CN101364016B - 一种薄膜晶体管液晶显示器像素结构的制造方法 - Google Patents
一种薄膜晶体管液晶显示器像素结构的制造方法 Download PDFInfo
- Publication number
- CN101364016B CN101364016B CN 200710120169 CN200710120169A CN101364016B CN 101364016 B CN101364016 B CN 101364016B CN 200710120169 CN200710120169 CN 200710120169 CN 200710120169 A CN200710120169 A CN 200710120169A CN 101364016 B CN101364016 B CN 101364016B
- Authority
- CN
- China
- Prior art keywords
- photoresist
- zone
- electrode
- layer
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 239000010409 thin film Substances 0.000 title claims abstract description 21
- 238000002161 passivation Methods 0.000 claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 claims abstract description 14
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 129
- 238000005530 etching Methods 0.000 claims description 46
- 238000009413 insulation Methods 0.000 claims description 33
- 239000002184 metal Substances 0.000 claims description 27
- 229910052751 metal Inorganic materials 0.000 claims description 27
- 238000005516 engineering process Methods 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 15
- 238000003384 imaging method Methods 0.000 claims description 12
- 230000008021 deposition Effects 0.000 claims description 8
- 238000005192 partition Methods 0.000 claims description 5
- 238000004140 cleaning Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000011521 glass Substances 0.000 abstract description 5
- 238000001259 photo etching Methods 0.000 description 27
- 239000004065 semiconductor Substances 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 4
- 229910004205 SiNX Inorganic materials 0.000 description 3
- 238000004380 ashing Methods 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 229910020286 SiOxNy Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明公开了一种薄膜晶体管液晶显示器像素结构，包括：玻璃基板、栅线、栅电极、第一栅绝缘层、有源层、掺杂层、第二绝缘层、数据线、源电极、漏电极、像素电极及钝化层，其中栅电极和栅线上依次为第一栅绝缘层、有源层和掺杂层；栅线上有一截断槽，其截断栅线上的掺杂层和有源层；第二绝缘层覆盖在截断槽及栅线和栅电极外的玻璃基板上；像素电极与漏电极呈一体结构，像素电极形成于第二绝缘层上方，漏电极形成于掺杂层上方；源电极和数据线呈一体结构，形成于掺杂层和第二绝缘层上方；钝化层覆盖在像素电极及漏电极之外的部分。本发明同时公开该像素结构的制造方法。本发明通过该结构和制造方法，能增大工艺容差，避免接触电阻的问题。
Description
技术领域
本发明涉及薄膜晶体管液晶显示器，特别涉及一种三次光刻工艺制作的薄膜晶体管液晶显示器像素结构的制造方法。
背景技术
目前在常规薄膜晶体管液晶显示器件制造的方法中，阵列工艺使用五次光刻掩模版的方法，一部分采用四次光刻掩模版的方法，其中四次光刻掩模版主要采用灰色调(Gray Tone)掩模版的技术对薄膜晶体管沟道部分的源漏金属电极和有源层部分进行刻蚀。
此结构在常规四次光刻掩模版包括如下工艺顺序：
首先，利用常规的栅工艺形成栅层，然后沉积栅绝缘层。
接着，沉积半导体有源层，掺杂层，源漏金属层。利用Gray Tone掩模版形成薄膜晶体管的小岛，进行灰化工艺，暴露沟道部分，刻蚀沟道部分的金属层，刻蚀沟道部分的掺杂层、有源层。在此步工艺中由于需要对有源层，金属层，还有掺杂层的刻蚀，所以在光刻工艺中需要对Gray Tone沟道部分的光刻胶控制相当严格，另外对刻蚀的选择比和均匀性均有很高的要求。所以对于工艺的容差要求非常高。
发明内容
本发明的目的是针对现有技术的缺陷，提供一种薄膜晶体管液晶显示器像素结构的制造方法，通过在由于在第一层掩模版中采用第二绝缘层实现工艺的平坦化，为后面的工艺增大工艺容差；同时，采用透明像素电极作为薄膜晶体管的漏电极，避免接触电阻的问题。
为了实现上述目的，本发明同时提供一种薄膜晶体管液晶显示器像素结构的制造方法，包括：
步骤1，在洁净的基板上依次沉积栅金属层，第一栅绝缘层，有源层，掺杂层，采用第一块掩模版，该掩模版为灰色调掩模版，经过曝光显影后得到无光刻胶区域、保留部分光刻胶区域和保留全部光刻胶区域；刻蚀无光刻胶区域形成栅线和栅电极图形；完成刻蚀后，对光刻胶进行灰化工艺，全部去除保留部分光刻胶区域的光刻胶，去除一部分厚度的保留全部光刻胶区域的光刻胶，露出栅线上的部分掺杂层，接着对掺杂层和有源层进行刻蚀，得到栅线上的截断槽；接着沉积第二绝缘层，采用光刻胶离地剥离工艺，剥离掉栅线和栅电极上方除隔断槽区域外的第二绝缘层；
步骤2，在完成步骤1基板上沉积像素电极层，采用第二块掩模版，经过曝光显影后得到像素电极及与像素电极一体的漏电极图形；
步骤3，在完成步骤2基板上沉积源漏金属电极层，采用第三块掩模版，该掩模版为灰色调掩模版，经过曝光显影后得到无光刻胶区域、保留部分光刻胶区域和保留全部光刻胶区域；刻蚀无光刻胶区域形成薄膜晶体管沟道；完成刻蚀后，对光刻胶进行灰化工艺，全部去除保留部分光刻胶区域的光刻胶，去除一部分厚度的保留全部光刻胶区域的光刻胶，露出数据线及一体源电极；接着沉积钝化层，采用光刻胶离地剥离工艺，剥离掉钝化层，露出像素电极及一体漏电极部分；最后进行源漏电极刻蚀，除去像素电极及一体漏电极上方的源漏金属电极层。
上述方案中，所述步骤1中第一块掩膜版经过曝光显影后无光刻胶的区域为形成栅线和栅电极以外的区域；保留部分光刻胶区域为形成栅线上的截断槽区域。所述步骤1中刻蚀无光刻胶区域包括刻蚀掺杂层、有源层、第一栅绝缘层和栅金属层。所述步骤3中第三块掩膜版经过曝光显影后保留全部光刻胶的区域包括形成像素电极及一体漏电极区域；保留部分光刻胶区域包括形成数据线及其一体的源电极区域；其他部分为无光刻胶区域。所述步骤3中刻蚀无光刻胶区域得到薄膜晶体管沟道部分至少包括源漏金属层刻蚀和掺杂层的刻蚀。
本发明相对于现有技术，由于利用灰色调掩模版并结合离地剥离工艺形成了栅线和栅电极、有源层、掺杂层、第二绝缘层以及栅线上的截断槽；并且本发明同时利用灰色调掩模版和剥离技术相结合的方法形成了沟道和像素电极以及钝化层。因此，本发明节约了阵列工艺的成本和占机时间，提高了产能。
同时，本发明由于在第一块灰色调掩模版中采用第二绝缘层实现了工艺的平坦化，为后面的工艺增大了工艺容差。
再者，本发明采用像素电极材料作为薄膜晶体管的漏电极直接与掺杂层相接触，避免了接触电阻的问题。
下面结合附图和具体实施例对本发明进行进一步更为详细地说明。
附图说明
图1a是本发明采用第一块灰色调(Gray-Tone)掩模版光刻后得到的图形；
图1b是本发明采用第一块掩模版进行曝光后图1a中A-A′部位的截面图形；
图1c是本发明采用第一块掩模版进行曝光后图1a中B-B′部位的截面图形；
图1d是本发明采用第一块掩模版对无光刻胶区刻蚀后图1a中A-A′部位的截面图形；
图1e是本发明采用第一块掩模版对光刻胶进行灰化工艺后图1a中A-A′部位的截面图形；
图1f是本发明采用第一块掩模版对光刻胶进行灰化工艺后图1a中B-B′部位的截面图形；
图1g是本发明采用第一块掩模版对有源层刻蚀后图1a中B-B′部位的截面图形；
图1h是本发明第二绝缘层沉积后图1a中A-A′部位的截面图形；
图1i是本发明采用第一块掩模版进行离地剥离(Lift-Off)工艺后图1a中A-A′部位的截面图形；
图1j是本发明采用第一块掩模版进行第二绝缘层沉积和离地剥离(Lift-Off)后图1a中B-B′部位的截面图形；
图1k是本发明采用第一层掩模版整个工艺完成后完整的像素平面图形；
图2a是本发明采用第二块常规掩模版后光刻后的平面图形；
图2b是本发明第二块常规掩模版曝光后图2a中C-C′部位的截面图形；
图2c是本发明第二块常规掩模版进行钝化层刻蚀和光刻胶剥离后图2a中C-C′部位的截面图形；
图3a是本发明第三块灰色调(GrayTone)掩模版光刻后的平面图形；
图3b是本发明第三块灰色调(GrayTone)掩模版光刻后图3a中D-D′部位的截面图形；
图3c是本发明第三块灰色调(GrayTone)曝光后无光刻胶区域刻蚀完成后图3a中D-D′部位的截面图形；
图3d是本发明第三块灰色调(GrayTone)曝光后光刻胶灰化后图3a中D-D′部位的截面图形；
图3e是本发明第三块灰色调(GrayTone)掩模版光刻工艺中钝化层沉积后图3a中D-D′部位的截面图形；
图3f是本发明第二块灰色调(GrayTone)掩模版光刻工艺中光刻胶剥离后图3a中D-D′部位的截面图形；
图3g是本发明第二块灰色调(GrayTone)掩模版光刻工艺中源漏金属电极层刻蚀后图3a中D-D′部位的截面图形，也是本发明的像素结构一个像素单元的截面图。
图中标识：20、玻璃基板；21、栅金属；22、第一栅绝缘层；23、半导体有源层；24、半导体掺杂层；25、第一次光刻光刻胶部分保留区域的光刻胶(Gray Tone)；25’、第一次光刻光刻胶完全保留区域的光刻胶(Full Tone)；26、第二绝缘层；27、源漏金属电极层；28、第三次光刻光刻胶部分保留区域的光刻胶((Gray Tone)；28’、第三次光刻光刻胶完全保留区域的光刻胶(Full Tone)；29’、像素电极层；29、像素电极；30、第二次光刻形成光刻胶；31、钝化层。
具体实施方式
下面结合附图说明和首选具体实施例，对本发明进行进一步详细地说明。
本发明提供一种薄膜晶体管液晶显示器阵列基板结构，包括基板、栅线、栅电极、第一栅绝缘层、有源层、掺杂层、第二绝缘层、源电极、漏电极、像素电极及钝化层等部分，这些组成部分与现有技术没有差异，其与现有技术中的像素结构相区别的特征在于：栅电极和栅线上依次为第一栅绝缘层、有源层和掺杂层；栅线上有一截断槽，其截断栅线上的掺杂层和有源层；第二绝缘层覆盖在截断槽及栅线和栅电极以外的玻璃基板上；像素电极形成于第二绝缘层上方，漏电极形成于掺杂层上方；源电极和数据线呈一体结构形成于掺杂层上方；钝化层覆盖在像素电极及漏电极之外的部分；钝化层覆盖在像素电极及其与漏电极之外的部分。
本发明栅线和栅电极可以为AlNd、Al、Cu、Mo、MoW或Cr的单层膜，或者为AlNd、Al、Cu、Mo、MoW或Cr之一或任意组合所构成的复合膜。
本发明第一绝缘层或第二绝缘层可以为SiNx、SiOx或SiOxNy的单层膜，或者为SiNx、SiOx或SiOxNy之一或任意组合所构成的复合膜。
本发明的源电极、数据线或漏电极为Mo、MoW或Cr的单层膜，或者为Mo、MoW或Cr之一或任意组合所构成的复合膜。
本发明同时提供了该阵列基板结构的制造方法，包括：
步骤1，在洁净的基板上依次沉积栅金属层，第一栅绝缘层，有源层，掺杂层，采用第一块掩模版，该掩模版为灰色调掩模板，经过曝光显影后得到无光刻胶区域，保留部分光刻胶区域和保留全部光刻胶区域，其中无光刻胶区域为形成栅线和栅电极之外的区域；光刻胶部分保留区域为在数据线之间的栅线上形成凹槽的区域；光刻胶完全保留区域为栅线和栅电极上除形成凹槽外的全部区域。刻蚀无光刻胶区域，露出基板，形成栅线和栅电极图形；完成刻蚀后，对光刻胶进行灰化工艺，全部去除保留部分光刻胶区域的光刻胶，去除一部分厚度的保留全部光刻胶区域的光刻胶，露出数据线之间的栅线上形成凹槽的区域，刻蚀该区域的有源层和掺杂层，形成防止因栅线上有掺杂层会导致数据线短路的凹槽；刻蚀完成后，在整个基板上沉积第二绝缘层，采用光刻胶剥离工艺，此时栅线及栅电极(凹槽区域除外)上方的第二绝缘层被除去，其他地方包括凹槽区域保留第二绝缘层。
步骤2，在完成步骤1基板上沉积像素电极层，采用第二块掩模板，经过曝光、掩模和刻蚀等工艺后形成像素电极和漏电极一体图形，其中形成的像素电极位于第二绝缘层的上方，而形成的漏电极位于栅电极上方的掺杂层上方。
步骤3，在完成步骤2基板上沉积源漏金属电极层，采用第三块掩模版，该掩模版为灰色调掩模板，经过曝光显影后得到无光刻胶区域，保留部分光刻胶区域和保留全部光刻胶区域；其中，保留全部光刻胶的区域包括形成像素电极和漏电极区域的光刻胶；保留部分光刻胶区域包括形成数据线、源电极区域的光刻胶；其他部分为无光刻胶区域(包括栅电极上方形成薄膜晶体管沟道的区域)。刻蚀无光刻胶区域得到薄膜晶体管沟道部分；完成刻蚀后，对光刻胶进行灰化工艺，全部去除保留部分光刻胶区域的光刻胶，即形成数据线和源电极上方区域的光刻胶，去除一部分厚度的保留全部光刻胶区域的光刻胶，即像素电极及一体的漏电极上方区域的光刻胶；然后，接着沉积一层钝化层，并结合光刻胶离地剥离工艺，剥离掉像素电极及一体的漏电极上方的光刻胶及钝化层，得到完整的阵列基板结构。
下面结合附图对本发明的像素结构的制造方法进行详细描述，如图1a至图3f所示。
首先，先在洁净的玻璃基板20上沉积栅金属21(Mo，Al/Nd，Cu等)，在栅金属上再沉积第一栅绝缘层22(SiNx)，在第一栅绝缘层上沉积半导体有源层23(a-Si，p-Si等)，然后再沉积半导体掺杂层24(掺杂B，P等)。采用第一块灰色调掩模板(Gray Tone)进行掩模曝光后得到栅小岛图形，如图1a所示、图1b是A-A′部位的截面图形，图1c是B-B′部位的截面图形，由图可见栅线和栅电极外的其他区域没有光刻胶，栅线上形成隔断槽部位为第一次光刻光刻胶部分保留区域的光刻胶25，栅线上其他区域和栅电极部分为第一次光刻光刻胶完全保留区域的光刻胶25’。然后进行刻蚀，将未被光刻胶保护的区域刻蚀掉，刻蚀后图1a中A-A′部位的截面图形如图1d所示。然后进行光刻胶灰化工艺，第一次光刻光刻胶部分保留区域的光刻胶25完全被去除，第一次光刻光刻胶完全保留区域的光刻胶25’变薄，灰化工艺后图1a中A-A′部位的截面图形如图1e所示，图1b中B-B′部位的截面图形如图1f所示，由图1f可见，栅线上隔断槽位置上的掺杂层露出，接着对该掺杂层和其下的有源层进行刻蚀，得到栅线上的隔断槽，如图1g所示。沉积第二绝缘层对栅电极进行保护，如图1h所示；图1a中A-A′部位光刻胶剥离后暴露掺杂层，如图1i所示；图1b中B-B′部位的有源层被第二绝缘层26所覆盖，如图1j所示。第一次光刻完成后的最终图形如图1k所示。
然后，沉积像素电极层29’，采用第二块常规光刻掩模版曝光后形成图形，即第二次光刻形成光刻胶30图形，如图2a所示，图2a中C-C’部位的截面图如图2b所示。经过刻蚀和光刻胶剥离等工艺后得到像素电极29和与其一体的漏电极，其中形成的像素电极29位于第二绝缘层的上方，而形成的漏电极位于栅电极上的掺杂层上方，如图2c所示。
然后，依次沉积源漏金属电极层27(Mo，Al，Cu等)，采用第三块灰色调(Gray Tone)掩模版，曝光后形成数据线形状的光刻胶，如图3a所示。在源电极和数据线一侧形成比较薄的光刻胶，即第三次光刻光刻胶部分保留区域的光刻胶(Gray Tone)28，在漏电极和像素电极区域形成比较厚的光刻胶，即第三次光刻光刻胶完全保留区域的光刻胶(Full Tone)28’如图3b所示。对没有被光刻胶保护的区域进行刻蚀(源漏金属电极层、掺杂层和部分有源层进行的刻蚀)，形成薄膜晶体管的沟道，如图3c所示。接着进行光刻胶灰化工艺，将源电极和数据线位置上方的源漏金属电极层27暴露出来，如图3d所示。然后进行沉积钝化层31，如图3e所示。由于漏电极和像素电极区域的光刻胶在灰化工艺中仍然有一定厚度的剩余，所以此时钝化层在此区域是沉积在光刻胶上面的，接着进行光刻胶剥离工艺将此部位的钝化层和光刻胶去掉，此时像素电极29和一体的漏电极上方仍然有源漏金属电极层27，如图3f所示。最后，对像素电极29和一体的漏电极上方的源漏金属电极层27进行刻蚀，得到我们所需要的像素结构图形，如图3g所示。
本实施例中由于利用第一块灰色调掩模版并离地剥离工艺形成了栅线和栅电极、有源层、掺杂层、第二绝缘层以及栅线上的截断槽；同时利用第三块灰色调掩模版形成了沟道、数据线和源电极，因此节约了阵列工艺的成本和占机时间，提高了产能。另外，由于本实施例在第一块灰色调掩模版中采用第二绝缘层实现了工艺的平坦化，为后面的工艺增大了工艺容差。再者，由于本实施例中采用透明金属电极作为薄膜晶体管的漏电极，避免了接触电阻的问题。
最后应说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，按照需要可使用不同材料和设备实现之，即可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围。
Claims (5)
1.一种薄膜晶体管液晶显示器像素结构的制造方法，其特征在于，包括：
步骤1，在洁净的基板上依次沉积栅金属层，第一栅绝缘层，有源层，掺杂层，采用第一块掩模版，该掩模版为灰色调掩模版，经过曝光显影后得到无光刻胶区域、保留部分光刻胶区域和保留全部光刻胶区域；刻蚀无光刻胶区域形成栅线和栅电极图形；完成刻蚀后，对光刻胶进行灰化工艺，全部去除保留部分光刻胶区域的光刻胶，去除一部分厚度的保留全部光刻胶区域的光刻胶，露出栅线上的部分掺杂层，接着对掺杂层和有源层进行刻蚀，得到栅线上的截断槽；接着沉积第二绝缘层，采用光刻胶离地剥离工艺，剥离掉栅线和栅电极上方除隔断槽区域外的第二绝缘层；
步骤2，在完成步骤1基板上沉积像素电极层，采用第二块掩模版，经过曝光显影后得到像素电极及与像素电极一体的漏电极图形；
步骤3，在完成步骤2基板上沉积源漏金属电极层，采用第三块掩模版，该掩模版为灰色调掩模版，经过曝光显影后得到无光刻胶区域、保留部分光刻胶区域和保留全部光刻胶区域；刻蚀无光刻胶区域形成薄膜晶体管沟道；完成刻蚀后，对光刻胶进行灰化工艺，全部去除保留部分光刻胶区域的光刻胶，去除一部分厚度的保留全部光刻胶区域的光刻胶，露出数据线及一体源电极；接着沉积钝化层，采用光刻胶离地剥离工艺，剥离掉钝化层，露出像素电极及一体漏电极部分；最后进行源漏电极刻蚀，除去像素电极及一体漏电极上方的源漏金属电极层。
2.根据权利要求1所述的制造方法，其特征在于：所述步骤1中第一块掩膜版经过曝光显影后无光刻胶的区域为形成栅线和栅电极以外的区域；保留部分光刻胶区域为形成栅线上的截断槽区域。
3.根据权利要求1或2所述的制造方法，其特征在于：所述步骤1中刻蚀无光刻胶区域包括刻蚀掺杂层、有源层、第一栅绝缘层和栅金属层。
4.根据权利要求1所述的制造方法，其特征在于：所述步骤3中第三块掩膜版经过曝光显影后保留全部光刻胶的区域包括形成像素电极及一体漏电极区域；保留部分光刻胶区域包括形成数据线及其一体的源电极区域；其他部分为无光刻胶区域。
5.根据权利要求1或4所述的制造方法，其特征在于：所述步骤3中刻蚀无光刻胶区域得到薄膜晶体管沟道部分至少包括源漏金属层刻蚀和掺杂层的刻蚀。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200710120169 CN101364016B (zh) | 2007-08-10 | 2007-08-10 | 一种薄膜晶体管液晶显示器像素结构的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200710120169 CN101364016B (zh) | 2007-08-10 | 2007-08-10 | 一种薄膜晶体管液晶显示器像素结构的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101364016A CN101364016A (zh) | 2009-02-11 |
| CN101364016B true CN101364016B (zh) | 2010-04-21 |
Family
ID=40390453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200710120169 Expired - Fee Related CN101364016B (zh) | 2007-08-10 | 2007-08-10 | 一种薄膜晶体管液晶显示器像素结构的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101364016B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109445139A (zh) * | 2018-12-26 | 2019-03-08 | 山水电子(中国)有限公司 | 一种新型液晶显示屏的制造工艺 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1959510A (zh) * | 2006-11-10 | 2007-05-09 | 京东方科技集团股份有限公司 | 一种薄膜晶体管液晶显示器像素结构及其制造方法 |
-
2007
- 2007-08-10 CN CN 200710120169 patent/CN101364016B/zh not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1959510A (zh) * | 2006-11-10 | 2007-05-09 | 京东方科技集团股份有限公司 | 一种薄膜晶体管液晶显示器像素结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101364016A (zh) | 2009-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100524781C (zh) | 一种薄膜晶体管液晶显示器像素结构及其制造方法 | |
| CN101685229B (zh) | 液晶显示器阵列基板的制造方法 | |
| US7916230B2 (en) | Thin film transistor-liquid crystal display having an insulating layer exposing portions of a gate island | |
| CN102315254B (zh) | 薄膜晶体管基板和采用该薄膜晶体管基板的液晶显示设备 | |
| CN100544004C (zh) | 一种tft lcd阵列基板及其制造方法 | |
| CN102270604B (zh) | 阵列基板的结构及其制造方法 | |
| CN108598089B (zh) | Tft基板的制作方法及tft基板 | |
| US7687330B2 (en) | TFT-LCD pixel structure and manufacturing method thereof | |
| CN101894807A (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN102768990B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN102023432A (zh) | Ffs型tft-lcd阵列基板及其制造方法 | |
| CN102629588B (zh) | 阵列基板的制造方法 | |
| CN100432812C (zh) | 一种薄膜晶体管液晶显示器像素结构及其制造方法 | |
| CN102468243A (zh) | Tft阵列基板、制造方法及液晶显示装置 | |
| EP2819155A1 (en) | Thin film transistor array substrate and producing method thereof | |
| CN100444012C (zh) | 一种薄膜晶体管液晶显示器像素结构及其制造方法 | |
| CN101364603A (zh) | 一种tft阵列基板结构及其制造方法 | |
| CN101126876B (zh) | 薄膜晶体管液晶显示器像素结构的制造方法 | |
| CN102637631B (zh) | 一种薄膜晶体管液晶显示器阵列基板的制造方法 | |
| CN104916649A (zh) | 阵列基板及其制造方法 | |
| CN101364016B (zh) | 一种薄膜晶体管液晶显示器像素结构的制造方法 | |
| CN100449391C (zh) | 一种薄膜晶体管液晶显示器像素结构及其制造方法 | |
| CN102044490B (zh) | 制造薄膜晶体管阵列基板的方法 | |
| US20150187825A1 (en) | Method of Manufacturing Array Substrate of LCD | |
| CN100449392C (zh) | 一种薄膜晶体管液晶显示器像素结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: JINGDONGFANG SCIENCE AND TECHNOLOGY GROUP CO., LTD Free format text: FORMER OWNER: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY CO., LTD. Effective date: 20141210 Owner name: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY Effective date: 20141210 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 100176 DAXING, BEIJING TO: 100015 CHAOYANG, BEIJING |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20141210 Address after: 100015 Jiuxianqiao Road, Beijing, No. 10, No. Patentee after: BOE Technology Group Co., Ltd. Patentee after: Beijing BOE Photoelectricity Science & Technology Co., Ltd. Address before: 100176 Beijing economic and Technological Development Zone, West Central Road, No. 8 Patentee before: Beijing BOE Photoelectricity Science & Technology Co., Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100421 Termination date: 20200810 |