DE102005048366A1 - Verfahren zur Herstellung von defektarmen selbstorganisierten nadelartigen Strukturen mit Nano-Dimensionen im Bereich unterhalb der üblichen Lichtwellenlängen mit großem Aspektverhältnis - Google Patents

Verfahren zur Herstellung von defektarmen selbstorganisierten nadelartigen Strukturen mit Nano-Dimensionen im Bereich unterhalb der üblichen Lichtwellenlängen mit großem Aspektverhältnis Download PDF

Info

Publication number
DE102005048366A1
DE102005048366A1 DE102005048366A DE102005048366A DE102005048366A1 DE 102005048366 A1 DE102005048366 A1 DE 102005048366A1 DE 102005048366 A DE102005048366 A DE 102005048366A DE 102005048366 A DE102005048366 A DE 102005048366A DE 102005048366 A1 DE102005048366 A1 DE 102005048366A1
Authority
DE
Germany
Prior art keywords
structures
needle
self
aspect ratio
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102005048366A
Other languages
English (en)
Inventor
Konrad Dr. Bach
Daniel Gäbler
Michael Fischer
Mike Stubenrauch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
X Fab Semiconductor Foundries GmbH
Technische Universitaet Ilmenau
Original Assignee
X Fab Semiconductor Foundries GmbH
Technische Universitaet Ilmenau
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by X Fab Semiconductor Foundries GmbH, Technische Universitaet Ilmenau filed Critical X Fab Semiconductor Foundries GmbH
Priority to DE102005048366A priority Critical patent/DE102005048366A1/de
Priority to US12/089,724 priority patent/US8058086B2/en
Priority to EP06807129A priority patent/EP1935010A2/de
Priority to PCT/EP2006/067248 priority patent/WO2007042520A2/de
Publication of DE102005048366A1 publication Critical patent/DE102005048366A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

Mit Hilfe eines RIE-Standardätzverfahrens für Silizium wird ohne jegliche zusätzliche Strukturierungsmaßnahme (e-beam, Interferenzlithographie, o. a.) durch Selbstorganisation eine kristallfehlerfreie, nadelförmige Struktur mit großem Aspektverhältnis und mit Nanodimensionen auf der Oberfläche von Siliziumscheiben erzeugt, wodurch unter anderem eine breitbandige Entspiegelung erreicht wird, die eine vielfältige Verwendung finden kann.

Description

  • Zur oberflächenmäßigen Strukturierung von Silizium wird im Allgemeinen eine Maske aus Fotolack erzeugt, mit deren Hilfe der Abtrag durch ein Ätzverfahren gesteuert wird (z.B. Patent WO 2005/045941 A2). Um kleine Strukturen zu erzeugen, muss der Fotolack mit einer Maske entsprechend kleiner Strukturen belichtet werden. Im Bereich unterhalb der üblichen Lichtwellenlängen ist dies nur mit erhöhtem Aufwand möglich. Alternativ werden hoch auflösende Masken auch mit Hilfe eines Elektronenstrahles geschrieben (e-beam). Diese Lösungen sind zwar sehr vielseitig aber auch aufwändig und teuer. Daher gibt es immer wieder Anstrengungen, alternative Verfahren zu finden, die ebenfalls die Strukturierung im Nanometerbereich ermöglichen. Dazu zählen: anisotropes nasschemisches Ätzen (P. M. M. C. Bressers, J. J. Kelly et al. J. Electrochem Soc., Vol. 143 (5) 1744 (1996)), Interferenzlithographie (S. J. Wilson and M. C. Hutley, Optica Acta, Vol. 29 (7), 993 (1982)), Mikromaskierung (Patentschrift WO 0213279 A2). Es wurden beispielsweise Defekte im Material (Masakazu Kanechia et al., J. Vac. Sci. Technol. B 20 (5), 1843 (2002)), nicht vollständig bedeckende Schichten (H. W. Deckman and J. H. Dunsmuir, Appl. Phys. Lett. 41 (4), 377 (1982)) und Selbstorganisationseffekte ausgenutzt (R. M. Bradley, J. M. E. Harper, J. Vac Sci. Technol. A6, 2390 (1988)); G. Ehrlich and F. G. Hudda, J. Chem. Phys. 44, 1039 (1966)) ausgenutzt. Allen aufgezählten Verfahren ist gemein, dass sie nicht das große Aspektverhältnis der Nanostrukturen bei niedriger Defektdichte erreichen und daher nur eingeschränkt oder mit schlechteren Ergebnissen einsetzbar sind. Dabei wurden zur Mikrostrukturierung unter Ausnutzung der Selbstorganisation auch RIE-Verfahren mit SF6 und Sauerstoff eingesetzt, wobei jedoch Metallpartikel die Mikromaskierung gewährleisteten. (WO 02/13279 A2, US 6091021 , US 6329296 ). Der größte Nachteil dieses Verfahrens besteht in der Anwendung von Metallen im Plasma. Die schädlichen Einflüsse geringster Metallspuren im Halbleiter-Herstellungsprozess, insbesondere bei integrierten Schaltungen sind bekannt. Außer dem Verschmutzungseffekt der RIE-Anagen ist der Mehraufwand dieser Verfahren negativ zu bewerten.
    •
  • Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren für die Erzeugung von Nadelstrukturen mit großem Aspektverhältnis und mit Nano-Dimensionen im Bereich unterhalb der üblichen Lichtwellenlängen auf Silizium-Scheibenoberflächen anzugeben, welches keinen zusätzlichen Aufwand der Maskierung erfordert und weder Kristallbaufehler noch chemischen Verunreinigungen hinterläßt und einfach zu handhaben ist.
  • Gelöst wird die Aufgabe mit den im Anspruch 1 angegebenen Merkmalen.
  • Der Gegenstand des Anspruchs 1 weist die Vorteile auf, dass auf Maskierung der Si-Oberfläche, sei es durch Fotolack oder andere Stoffe wie Aluminium, Gold, Titan, Polymere, Wasser, etc. verzichtet wird. Auch werden keine Defekte zur gezielten Maskenformation ausgenutzt. An die Stelle der gezielten Maskierung vor dem Ätzprozess tritt eine selbstorganisierte, durch die speziellen Prozessbedingungen hervorgerufene Maskierung während des Ätzprozesses. Die Besonderheit hierbei ist die Kombination der Selbstmaskierung mit der Ätzung während des RIE-Prozesses, die die Erzeugung von selbstorganisierten Strukturen im Nanometerbereich durch das Plasma ermöglicht. Es ist dadurch möglich, eine glatte Siliziumoberfläche in eine statistisch gesehen regelmäßige, quasi geordnete Nadelstruktur im Nanometerbereich, d.h. mit Abmessungen im Bereich unterhalb der üblichen Lichtwellenlängen umzuwandeln.
  • Ein wichtiger Unterschied zu vielen anderen Verfahren ist die Defektfreiheit der erzeugten Strukturen. So ließen sich weder mit RHEED, CV-Messungen, TEM oder PDS, Defekte nachweisen. Auch eine einfache Photodiode, deren Oberfläche mit diesem Prozess bearbeitet wurde, wies keine Besonderheiten, die auf erhöhte Defektdichten hinweisen, auf.
  • Die mit dem Verfahren erzeugten Strukturen zeigen keine Randabschattung an hohen Kanten. Es ist damit beispielsweise möglich, wenige μm große Flächen zu strukturieren, auch wenn die Fläche durch eine 5 μm hohe Struktur eingefasst wird.
  • Die Strukturierung des Siliziums erfolgt durch das Plasma im RIE-Prozess. Diese Strukturen werden durch den Ätzprozess stark vertieft, wodurch sich im Ergebnis die Strukturen im Nanometerbereich mit enormen Aspektverhältnissen ergeben. Der Prozess wurde mit den Arbeitsgasen SF6 und O2 auf verschieden kristallographisch orientierten Scheiben erprobt. Es ist jedoch prinzipiell davon auszugehen, dass er auch mit anderen Arbeitsgaskombinationen funktioniert, O2 muss aber immer dabei sein. SF6 ist in diesem Fall das eigentliche Ätzgas, wohingegen O2 die Ätzrate erhöht und die Selbstmaskierung (Passivierung) bewirkt. Auch stellt es eine große Selektivität zu SiO2 im Ätzverhalten her.
  • Entscheidend sind die Temperatur der Siliziumscheibe und das Verhältnis der beiden Arbeitsgase am Reaktionspunkt auf der Si-Scheibe. Auch der Prozessdruck und die Plasmaleistung sind aufeinander abzustimmen.
  • Das Verhältnis der Arbeitsgase ist so einzustellen, dass Ätzabtrag und Selbstmaskierung sich die Waage halten. Dadurch wird sowohl die Strukturierung als auch die geforderte Defektfreiheit gewährleistet.
  • Die absoluten Parameter hängen auch vom Anteil der offenen Siliziumoberfläche ab. Wenn die Si-Scheibe zu einem hohen Flächenanteil von Oxid bedeckt ist, muss dies durch eine Erhöhung des SF6-Anteils ausgeglichen werden.
  • Es ist durch diesen Prozess möglich, in kurzer Zeit mit Hilfe einer einfachen RIE-Anlage mit Parallel-plattenreaktor Nanometerstrukturen mit hohen, veränderbaren Aspektverhältnissen herzustellen. Dies ist großflächig sowie mit gezielter Anpassung der Prozessparameter auch in kleinsten Bereichen möglich. Nicht zu strukturierende Bereiche können einfach, z.B. durch eine Oxidmaske, geschützt werden.
    •
  • Die Erfindung wird nun anhand eines Ausführungsbeispiels unter Zuhilfenahme der Zeichnung erläutert.
  • Es zeigen
  • 1 eine elektronenmikroskopische Aufnahme einer RIE-geätzten Siliziumoberfläche im Schnitt in einem Bereich, der teilweise durch eine Oxidschicht abgedecckt ist,
  • 2 eine elektronenmikroskopische Aufnahme mit schräg einfallendem Elektronenstrahl, aus der die Homogenität der Verteilung der Siliziumnadeln und die Tiefe der Zwischenräume zwischen den Nadeln sichtbar sind,
  • 3 eine elektronenmikroskopische Aufnahme in Durchstrahlung mit hoher Auflösung von der Spitze einer Silizium-Nadel.
  • Die in 1 und 2 dargestellten Ergebnisse beziehen sich auf eine 6-Zoll(100)Si-Scheibe mit p-Dotierung, 10 Ohm/cm Widerstand und einem Flächenanteil der Oxidmaske von > 90%, die in einer Anlage des Typs STS320 mit folgenden Parametern bearbeitet wurde:
    SF6-Gasfluß: 100 cm3·s–1
    O2-Gasfluß: 20 cm3·s–1
    Gasdruck: 70 mTorr
    Temperatur der Si-Scheibe: 27 Grad Celsius
    Plasmaleistung: 100 W
    BIAS: variiert um 350 V (stellt sich selbst ein)
    Ätzzeit: 2 min
  • An den nicht durch Siliziumoxid maskierten Stellen ergaben sich Si-Nadeln mit einer Höhe von ca. 1000 nm in statistischer Verteilung. Wie in 3 zu erkennen ist, sind die Nadeln atomar spitz. Die einzelnen Netzebenen der einkristallinen Nadel sind deutlich zu erkennen.
  • Bearbeitete Scheiben mit gleichartigen Strukturen (ohne Oxidmaske) werden völlig schwarz und zeigten eine Reflexion von unter 0.4% für den Wellenlängenbereich von 400 bis 1000 nm bei gleichzeitig hervorragender Homogenität dieser Eigenschaft über den gesamten Wafer.
  • Durch die nach dem Prozess stark zerklüftete Oberfläche erhöht sich deren Fläche erheblich, wodurch sich die Eigenschaften deutlich ändern. Die vergrößerte Oberfläche bietet eine viel größere Angriffsfläche für sich anlagernde Moleküle und kann damit die Empfindlichkeit von Sensoren erheblich steigern. Zum Beispiel wurde festgestellt, dass Gase recht lange in der Struktur lokalisiert bleiben. Im optischen Bereich sind die Strukturen dahingehend interessant, dass sie in ihrer lateralen Größe kleiner als die Lichtwellenlänge (VIS/NIR) sind und durch ihre Nadelform und die hohen Aspektverhältnisse eine nahezu perfekte Gradientenschicht abgeben. Sie ermöglichen damit eine Impedanzanpassung, die zu einer hervorragenden breitbandigen Reflexionsunterdrückung führt. Weiterhin ist bekannt, dass starke Krümmungen, wie sie die Nadelspitzen besitzen, besonders geeignet für Feldemission sind.

Claims (7)

  1. Verfahren zur Herstellung von defektarmen nadelartigen Strukturen mit Nanometerdimensionen und einem Aspektverhältnis größer 4 zu 1 auf Siliziumoberflächen mittels eines reaktiven Ionenätzprozesses (reaktive ion etching – RIE) unter Verwendung der Arbeitsgase Sauerstoff und SF6 in einem einzigen Prozessschritt, dadurch gekennzeichnet, dass keine zusätzlichen Mittel zur gezielten Maskenformation angewendet werden, d.h. die Prozessparameter so eingestellt werden, dass der Sauerstoff im Reaktionspunkt auf der Siliziumscheibe eine selbstmaskierende Wirkung zeigt und eine Selbstorganisation der kristallfehlerfreien nadelartigen Strukturen stattfindet.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Siliziumscheibe oder ein eine Siliziumschicht tragender Körper während des Prozesses bei einer Plasmaleistung von etwa 100 bis 300 Watt auf einer konstanten Temperatur im Größenbereich von 27 ± 5 Grad Celsius gehalten wird.
  3. Verfahren nach Anspruch 1 und 2, dadurch gekennzeichnet, dass die Gasflüsse anlagenabhängig beim SF6 im Bereich von 50–150 cm3/s und beim O2 im Bereich von 20–200 cm3/s liegen.
  4. Verfahren nach Anspruch 1 bis 3, dadurch gekennzeichnet, das die Prozesszeit nur einige Minuten beträgt.
  5. Verfahren nach Anspruch 1 bis 4, dadurch gekennzeichnet, das die Arbeitsgase HCl, O2 und BCl3 sind.
  6. Verfahren nach Anspruch 1 bis 4, dadurch gekennzeichnet, das die Arbeitsgase CnFm und O2 sind.
  7. Verfahren nach Anspruch 1 bis 5, dadurch gekennzeichnet, das durch Strukturierung eines vorher aufgebrachten Maskierungsmaterials (beispielhaft SiO2, Si3N4) die Ausbildung der nadelartigen Strukturen auf definierte Gebiete begrenzt wird.
DE102005048366A 2005-10-10 2005-10-10 Verfahren zur Herstellung von defektarmen selbstorganisierten nadelartigen Strukturen mit Nano-Dimensionen im Bereich unterhalb der üblichen Lichtwellenlängen mit großem Aspektverhältnis Ceased DE102005048366A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102005048366A DE102005048366A1 (de) 2005-10-10 2005-10-10 Verfahren zur Herstellung von defektarmen selbstorganisierten nadelartigen Strukturen mit Nano-Dimensionen im Bereich unterhalb der üblichen Lichtwellenlängen mit großem Aspektverhältnis
US12/089,724 US8058086B2 (en) 2005-10-10 2006-10-10 Self-organized pin-type nanostructures, and production thereof on silicon
EP06807129A EP1935010A2 (de) 2005-10-10 2006-10-10 Selbstorganisierte nadelartige nano-strukturen und ihre herstellung auf silizium
PCT/EP2006/067248 WO2007042520A2 (de) 2005-10-10 2006-10-10 Selbstorganisierte nadelartige nano-strukturen und ihre herstellung auf silizium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005048366A DE102005048366A1 (de) 2005-10-10 2005-10-10 Verfahren zur Herstellung von defektarmen selbstorganisierten nadelartigen Strukturen mit Nano-Dimensionen im Bereich unterhalb der üblichen Lichtwellenlängen mit großem Aspektverhältnis

Publications (1)

Publication Number Publication Date
DE102005048366A1 true DE102005048366A1 (de) 2007-04-19

Family

ID=37685635

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005048366A Ceased DE102005048366A1 (de) 2005-10-10 2005-10-10 Verfahren zur Herstellung von defektarmen selbstorganisierten nadelartigen Strukturen mit Nano-Dimensionen im Bereich unterhalb der üblichen Lichtwellenlängen mit großem Aspektverhältnis

Country Status (4)

Country Link
US (1) US8058086B2 (de)
EP (1) EP1935010A2 (de)
DE (1) DE102005048366A1 (de)
WO (1) WO2007042520A2 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007051752B4 (de) * 2007-10-30 2010-01-28 X-Fab Semiconductor Foundries Ag Licht blockierende Schichtenfolge und Verfahren zu deren Herstellung
EP2336823A1 (de) * 2009-12-18 2011-06-22 Boegli-Gravures S.A. Verfahren und Vorrichtung zur Herstellung von Masken für eine Laseranlage zur Erzeugung von Mikrostrukturen.
CN102646699B (zh) * 2012-01-13 2014-12-10 京东方科技集团股份有限公司 一种氧化物薄膜晶体管及其制备方法
JP6361241B2 (ja) * 2014-04-04 2018-07-25 王子ホールディングス株式会社 微細構造体
CN109853044B (zh) * 2019-01-21 2021-06-15 南京航空航天大学 基于全波段减反的单晶硅表面复合微结构及其制备方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3493822A (en) * 1966-02-24 1970-02-03 Globe Union Inc Solid state solar cell with large surface for receiving radiation
US4717448A (en) * 1986-10-09 1988-01-05 International Business Machines Corporation Reactive ion etch chemistry for providing deep vertical trenches in semiconductor substrates
US4778563A (en) * 1987-03-26 1988-10-18 Applied Materials, Inc. Materials and methods for etching tungsten polycides using silicide as a mask
CA2027031A1 (en) 1989-10-18 1991-04-19 Loren A. Haluska Hermetic substrate coatings in an inert gas atmosphere
US5429708A (en) * 1993-12-22 1995-07-04 The Board Of Trustees Of The Leland Stanford Junior University Molecular layers covalently bonded to silicon surfaces
DE4415567B4 (de) 1994-05-03 2004-11-04 Robert Bosch Gmbh Verfahren zur Erzeugung einer SOI-Struktur mit einer Isolationsschicht auf einem Siliziumwafer und einer darauf epitaktisch aufgebrachten Siliziumschicht
WO1996008036A1 (en) 1994-09-02 1996-03-14 Stichting Voor De Technische Wetenschappen Process for producing micromechanical structures by means of reactive ion etching
US6579777B1 (en) * 1996-01-16 2003-06-17 Cypress Semiconductor Corp. Method of forming local oxidation with sloped silicon recess
US6091021A (en) * 1996-11-01 2000-07-18 Sandia Corporation Silicon cells made by self-aligned selective-emitter plasma-etchback process
US6038065A (en) * 1997-06-06 2000-03-14 Raytheon Company Infrared-transparent window structure
DE19912737A1 (de) 1998-03-19 2000-06-21 Henning Nagel Verfahren zur Herstellung von porösen SiO¶x¶-Schichten und poröse SiO¶x¶-Schichten
US6858462B2 (en) * 2000-04-11 2005-02-22 Gratings, Inc. Enhanced light absorption of solar cells and photodetectors by diffraction
DE10036725C2 (de) * 2000-07-27 2002-11-28 Infineon Technologies Ag Verfahren zur Herstellung einer porösen Isolierschicht mit niedriger Dielektrizitätskonstante auf einem Halbleitersubstrat
US6329296B1 (en) * 2000-08-09 2001-12-11 Sandia Corporation Metal catalyst technique for texturing silicon solar cells
JP2002182003A (ja) 2000-12-14 2002-06-26 Canon Inc 反射防止機能素子、光学素子、光学系および光学機器
DE10239642B3 (de) 2002-08-29 2004-06-24 X-Fab Semiconductor Foundries Ag Anordnung und Prozeßfolge zur Minimierung von Lichtverlusten und zur elektronischen Abschirmung an integrierten Fotodioden
DE10239643B3 (de) 2002-08-29 2004-06-17 X-Fab Semiconductor Foundries Ag Verfahren zur Passivierung von CMOS- oder BiCMOS-IC's mit integrierten fotoempfindlichen Strukturen
WO2004021452A2 (de) 2002-08-29 2004-03-11 X-Fab Semiconductor Foundries Ag Integrierte fotoempfindliche strukturen und passivierungsverfahren
SG168405A1 (en) 2002-09-06 2011-02-28 Asahi Glass Co Ltd Polishing compound for insulating film for semiconductor integrated circuit and method for producing semiconductor integrated circuit
US6946362B2 (en) * 2002-09-06 2005-09-20 Hewlett-Packard Development Company, L.P. Method and apparatus for forming high surface area material films and membranes
JP4140765B2 (ja) 2002-09-19 2008-08-27 コバレントマテリアル株式会社 針状シリコン結晶およびその製造方法
DE10350643B4 (de) * 2003-10-29 2008-12-04 Infineon Technologies Ag Verfahren zur Herstellung einer antireflektierenden Oberfläche auf optischen integrierten Schaltkreisen
DE10352423B3 (de) 2003-11-10 2005-01-05 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Verminderung der Reflexion an Halbleiteroberflächen

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
Jansen et al.: "The Black Silicon Method IV: The Fabrication of Three-Dimensional Structures in Silicon with High Aspect Ratios for Scanning Probe Microscopy and other Applications". Proceedings of the 1995 IEEE Micro Electro Mechanical Systems Conference, Amsterdam, Netherlands, 29.01.-02.02.1995, S. 88-93
Jansen et al.: "The Black Silicon Method IV: The Fabrication of Three-Dimensional Structures in Silicon with High Aspect Ratios for Scanning ProbeMicroscopy and other Applications". Proceedings of the 1995 IEEE Micro Electro Mechanical Systems Conference, Amsterdam, Netherlands, 29.01.-02.02.1995, S. 88-93 *
Schnell et al.: "Plasma Surface Texturization for Multicrystalline Silicon Solar Cells". Proceedings of the 28th IEEE Photovoltaic Special- ist Conference, Anchorage, USA, 17.-22.9.2000, S. 367-370
Schnell et al.: "Plasma Surface Texturization for Multicrystalline Silicon Solar Cells". Proceedings of the 28th IEEE Photovoltaic Special-ist Conference, Anchorage, USA, 17.-22.9.2000, S. 367-370 *

Also Published As

Publication number Publication date
WO2007042520A2 (de) 2007-04-19
EP1935010A2 (de) 2008-06-25
US20110127641A1 (en) 2011-06-02
US8058086B2 (en) 2011-11-15
WO2007042520A3 (de) 2007-06-07

Similar Documents

Publication Publication Date Title
EP2516322B1 (de) Verfahren zur herstellung von konusförmigen nanostrukturen auf substratoberflächen
EP1999498A1 (de) Breitbanding entspiegelte optische bauteile mit gekruemmten oberflaechen und deren herstellung
EP2748107B1 (de) Verfahren zur herstellung und ausrichtung von nanowires und anwendungen eines solchen verfahrens
DE3209066C2 (de)
DE2610014C2 (de)
DE2536718C3 (de) Verfahren zur Herstellung geätzter Strukturen in Festkörperoberflächen durch Ionenätzung und Bestrahlungsmaske zur Verwendung in diesem Verfahren
DE2930291A1 (de) Verfahren zur herstellung eines gegenstandes unter verwendung von plasmaaetzung
DE102005048366A1 (de) Verfahren zur Herstellung von defektarmen selbstorganisierten nadelartigen Strukturen mit Nano-Dimensionen im Bereich unterhalb der üblichen Lichtwellenlängen mit großem Aspektverhältnis
WO2007042521A2 (de) Herstellung von selbstorganisierten nadelartigen nano-strukturen und ihre recht umfangreichen anwendungen
DE102010028773A1 (de) Gegenlager mit asphärischem Membranbett, Drucksensor mit einem solchen Gegenlager und Verfahren zu deren Herstellung
DE102015103931A1 (de) Form, optisches Element und Verfahren zur Herstellung der Form und des optischen Elements
EP1622826B1 (de) Mikromechanische uhrwerkbauteile und verfahren zu ihrer herstellung
EP2307124A1 (de) Partikelfilter sowie herstellverfahren hierfür
DE102009053406A1 (de) Verfahren zur räumlich aufgelösten Vergrößerung von Nanopartikeln auf einer Substratoberfläche
WO2012032162A1 (de) Verfahren zur reduzierung der grenzflächenreflexion einer glasoberfläche
DE10234547B4 (de) Verfahren zur Bildung einer Ausnehmung in der Oberfläche eines Werkstücks, insbesondere zur Herstellung von Mikroformen
EP3036772A1 (de) Photozelle, insbesondere solarzelle sowie verfahren zum herstellen einer photozelle
KR20230023007A (ko) Ｅｕｖ 리소그래피용 초박형, 초저밀도 필름
DE3922563C2 (de)
EP2860151B1 (de) Verfahren zum Herstellen einer hybriden Mikro-Nano-Struktur sowie nach diesem Verfahren hergestellte Struktur
DE10326734A1 (de) Diamantfräswerkzeug und dessen Verwendung
WO2004014785A2 (de) Verfahren und herstellung wenigstens einer kleinen öffnung in einer schicht auf einem substrat und damit hergestellte bauelemente
DE102005048361B4 (de) Verfahren zur lokalen Beschichtung von Halbleiterschaltungen und diskreten Bauelementen mit einer thermischen SiO2-Schicht, deren Oberflächen Gebiete mit nadelförmigen Strukturen in Nanometerdimensionen enthalten
DE102010042017A1 (de) Verfahren zum Beschichten eines Substrats
CH718265B1 (de) Diamantabtastelement, insbesondere für eine Bildgebungsanwendung, und Verfahren für dessen Fertigung.

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R409 Internal rectification of the legal status completed
R409 Internal rectification of the legal status completed
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final