JPWO2007063966A1 - Ｔｆｔ基板及びｔｆｔ基板の製造方法 - Google Patents

Ｔｆｔ基板及びｔｆｔ基板の製造方法 Download PDF

Info

Publication number
JPWO2007063966A1
JPWO2007063966A1 JP2007548011A JP2007548011A JPWO2007063966A1 JP WO2007063966 A1 JPWO2007063966 A1 JP WO2007063966A1 JP 2007548011 A JP2007548011 A JP 2007548011A JP 2007548011 A JP2007548011 A JP 2007548011A JP WO2007063966 A1 JPWO2007063966 A1 JP WO2007063966A1
Authority
JP
Japan
Prior art keywords
resist
wiring
layer
electrode
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007548011A
Other languages
English (en)
Other versions
JP5171258B2 (ja
Inventor
井上　一吉
一吉 井上
矢野　公規
公規 矢野
田中　信夫
信夫 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Idemitsu Kosan Co Ltd
Original Assignee
Idemitsu Kosan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Idemitsu Kosan Co Ltd filed Critical Idemitsu Kosan Co Ltd
Priority to JP2007548011A priority Critical patent/JP5171258B2/ja
Publication of JPWO2007063966A1 publication Critical patent/JPWO2007063966A1/ja
Application granted granted Critical
Publication of JP5171258B2 publication Critical patent/JP5171258B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/04—Networks or arrays of similar microstructural devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

製造工程の工程数を削減することによって、製造コストを大幅に低減でき、かつ、製造歩留りを向上させることが可能なＴＦＴ基板及びＴＦＴ基板の製造方法の提案を目的とする。ＴＦＴ基板は、基板と、基板上に形成されたｎ型酸化物半導体層と、ｎ型酸化物半導体層上に、チャンネル部によって隔てられて形成された酸化物導電体層と、基板，ｎ型酸化物半導体層及び酸化物導電体層上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート配線及びゲート電極とを備えた構成としてある。

Description

本発明は、ＴＦＴ基板及びＴＦＴ基板の製造方法に関し、特に、ＴＦＴ（薄膜トランジスタ）の活性層として酸化物半導体（ｎ型酸化物半導体層）を備えたトップゲート型のＴＦＴ基板及びＴＦＴ基板の製造方法に関する。また、このＴＦＴ基板及びＴＦＴ基板の製造方法は、第二の酸化物層（酸化物導電体層）によって、ソース配線，ドレイン配線，ソース電極，ドレイン電極及び画素電極が形成されることにより、製造工程を削減して製造原価のコストダウンを図ることができる。
ＬＣＤ（液晶表示装置）や有機ＥＬ表示装置は、表示性能、省エネルギー等の理由から広く利用されている。これらは、特に、携帯電話やＰＤＡ（個人向け携帯情報端末）、パソコンやラップトップパソコン、テレビ等の表示装置として、ほぼ主流となっている。これらの表示装置には、一般に、ＴＦＴ基板が用いられている。
例えば、液晶表示装置は、ＴＦＴ基板と対向基板との間に液晶などの表示材料が充填されている。また、この表示材料は、画素ごとに選択的に電圧が印加される。ここで、ＴＦＴ基板は、半導体薄膜（半導体膜とも呼ばれる）などからなるＴＦＴ（薄膜トランジスタ）が配置されている基板である。一般に、ＴＦＴ基板は、アレイ状にＴＦＴが配置されているので、「ＴＦＴアレイ基板」とも呼ばれる。
なお、液晶表示装置などに用いられるＴＦＴ基板には、ＴＦＴと液晶表示装置の画面の１画素との組（これは１ユニットと呼ばれる）が、ガラス基板上に縦横に配設されている。ＴＦＴ基板では、ガラス基板上に、ゲート配線が例えば縦方向に等間隔で配置されており、ソース配線又はドレイン配線の一方が横方向に等間隔で配置されている。また、ソース配線又はドレイン配線の他方、ゲート電極，ソース電極及びドレイン電極が、各画素を構成する上記ユニット中に、それぞれ設けられている。
＜ＴＦＴ基板の従来の製造方法＞
さて、このＴＦＴ基板の製造法としては、通常、５枚のマスクを使用する５枚マスクプロセスや、ハーフトーン露光技術によって、４枚のマスクを使用する４枚マスクプロセス等が知られている。
ところで、このようなＴＦＴ基板の製造法では、５枚又は４枚のマスクを使用することによって、その製造プロセスは、多くの工程を必要とする。たとえば、４枚マスクプロセスは、３５ステップ（工程）、５枚マスクプロセスは、４０ステップ（工程）を超える工程が必要である。このように工程数が多くなると、製造歩留りが低下する恐れがある。また、工程数が多いと、工程が複雑となり、製造コストが増大する恐れもある。
（５枚のマスクを用いた製造方法）
図５４は、従来例にかかるＴＦＴ基板の製造方法を説明するための概略図であり、（ａ）はゲート電極が形成された断面図を示している。（ｂ）はエッチストッパーが形成された断面図を示している。（ｃ）はソース電極及びドレイン電極が形成された断面図を示している。（ｄ）は層間絶縁膜が形成された断面図を示している。（ｅ）は画素電極が形成された断面図を示している。
図５４（ａ）において、ガラス基板９２１０上に、第一のマスク（図示せず）を用いて、ゲート電極９２１２が形成される。すなわち、まず、ガラス基板９２１０上に、スパッタリングによって金属（たとえば、Ａｌ(アルミニウム)など）が堆積する。次に、第一のマスクを用いてホトリソグラフィー法によりレジストが形成される。次に、所定の形状にエッチングすることによってゲート電極９２１２が形成され、レジストがアッシングされる。
次に、図５４（ｂ）に示すように、ガラス基板９２１０及びゲート電極９２１２上に、ＳｉＮ膜（窒化シリコン膜）からなるゲート絶縁膜９２１３，及び，α−Ｓｉ：Ｈ（ｉ）膜９２１４が順に積層される。次に、チャンネル保護層であるＳｉＮ膜（窒化シリコン膜）が堆積する。次に、第二のマスク（図示せず）を用いてホトリソグラフィー法によりレジストが形成される。次に、ＣＨＦガスを用いてＳｉＮ膜が所定の形状にドライエッチングされ、エッチストッパー９２１５が形成され、レジストがアッシングされる。
次に、図５４（ｃ）に示すように、α−Ｓｉ：Ｈ（ｉ）膜９２１４及びエッチストッパー９２１５上に、α−Ｓｉ：Ｈ（ｎ）膜９２１６が堆積する。次に、その上にＣｒ（クロム）／Ａｌ二層膜が真空蒸着、あるいは、スパッタリング法を用いて堆積する。次に、第三のマスク（図示せず）を用いてホトリソグラフィー法によりレジストが形成される。次に、Ｃｒ／Ａｌ二層膜がエッチングされ、所定の形状のソース電極９２１７ａ及びドレイン電極９２１７ｂが形成される。この際、Ａｌに対しては、Ｈ３ＰＯ４−ＣＨ３ＣＯＯＨ−ＨＮＯ３を用いたホトエッチングが行われ、また、Ｃｒに対しては、硝酸第二セリウムアンモニウム水溶液を用いたホトエッチングが行われる。次に、α−Ｓｉ：Ｈ膜（９２１６及び９２１４）に対して、ＣＨＦガスを用いたドライエッチングと、ヒドラジン水溶液（ＮＨ２ＮＨ２・Ｈ２Ｏ）を用いたウェットエッチングが行われ、所定の形状のα−Ｓｉ：Ｈ（ｎ）膜９２１６及びα−Ｓｉ：Ｈ（ｉ）膜９２１４が形成され、レジストがアッシングされる。
次に、図５４（ｄ）に示すように、透明電極９２１９を形成する前に、ゲート絶縁膜９２１３，エッチストッパー９２１５，ソース電極９２１７ａ及びドレイン電極９２１７ｂ上に、層間絶縁膜９２１８が堆積する。次に、第四のマスク（図示せず）を用いてホトリソグラフィー法によりレジストが形成される。次に、層間絶縁膜９２１８がエッチングされ、透明電極９２１９をソース電極９２１７ａと電気的に接続させるためのスルーホール９２１８ａが形成され、レジストがアッシングされる。
次に、図５４（ｅ）に示すように、ソース電極９２１７ａ及びドレイン電極９２１７ｂのパターンが形成された領域の層間絶縁膜９２１８上に、酸化インジウムと酸化亜鉛を主成分とする非晶質透明導電膜がスパッタリング法によって堆積する。次に、第五のマスク（図示せず）を用いてホトリソグラフィー法によりレジストが形成される。次に、非晶質透明導電膜に対して、蓚酸約４重量％の水溶液をエッチャントとして用いてホトエッチングが行われる。次に、非晶質透明導電膜が、ソース電極９２１７ａと電気的に接続するような形状に形成され、レジストがアッシングされる。これによって、透明電極９２１９が形成される。
このように、本従来例によるＴＦＴ基板の製造方法によれば、５枚のマスクが必要である。
（３枚のマスクを用いた製造方法）
上記従来の技術を改良する技術として、マスクの数を（例えば、５枚から３枚に）減らし、より製造工程を削減した方法でＴＦＴ基板を製造する技術が種々提案されている。たとえば、下記特許文献１〜７には、３枚のマスクを用いたＴＦＴ基板の製造方法が記載されている。
日本国特開２００４−３１７６８５号公報 日本国特開２００４−３１９６５５号公報 日本国特開２００５−０１７６６９号公報 日本国特開２００５−０１９６６４号公報 日本国特開２００５−０４９６６７号公報 日本国特開２００５−１０６８８１号公報 日本国特開２００５−１０８９１２号公報
しかしながら、上記特許文献１〜７に記載された３枚のマスクを用いたＴＦＴ基板の製造方法は、ゲート絶縁膜の陽極酸化工程などが必要であり、非常に煩雑な製造プロセスである。このため、上記ＴＦＴ基板の製造方法は、実用が困難な技術であるといった問題があった。
また、実際の製造ラインにおいては、生産性及び品質を向上させることの可能な実用的な技術が要望されていた。
本発明は、係る課題に鑑みなされたものであり、製造工程の工程数を削減することによって、製造コストを大幅に低減できることが可能なＴＦＴ基板及びＴＦＴ基板の製造方法の提案を目的とする。
この目的を達成するために、本発明のＴＦＴ基板は、基板と、この基板上に形成された第一の酸化物層と、この第一の酸化物層上に、チャンネル部によって隔てられて形成された第二の酸化物層と、前記基板，前記第一の酸化物層及び前記第二の酸化物層上に形成されたゲート絶縁膜と、このゲート絶縁膜上に形成されたゲート配線及びゲート電極とを備えた構成としてある。
このようにすると、活性半導体層として酸化物半導体を設けたトップゲート型のＴＦＴ基板を提供することができる。また、ＴＦＴの活性層として酸化物半導体を使用することにより、電流を流しても安定であり、電流制御により作動させる有機電界発光装置にとって有用である。
また、好ましくは、前記ゲート絶縁膜，ゲート配線及びゲート電極上に形成され、ゲート配線パッド用開口部、ソース・ドレイン配線パッド用開口部及び画素電極用開口部を有する保護用絶縁膜を備えるとよい。さらに、好ましくは、前記第一の酸化物層が、前記基板を覆うように、前記基板上に形成されるとよい。
このようにすると、ＴＦＴ基板自体が保護用絶縁膜を備えた構造となるので、液晶や有機ＥＬ材料などを利用した表示手段や発光手段を容易に製造可能なＴＦＴ基板を提供することができる。
なお、ソース・ドレイン配線パッド用開口部とは、ソース配線パッド用開口部又はドレイン配線パッド用開口部をいう。
また、好ましくは、前記第一の酸化物層が、ｎ型酸化物半導体層であり、かつ、前記第二の酸化物層が、酸化物導電体層であるとよい。
このようにすると、チャンネル部，ソース電極及びドレイン電極を容易に形成することができる。
また、好ましくは、前記第二の酸化物層によって、ソース配線，ドレイン配線，ソース電極，ドレイン電極及び画素電極の少なくとも一つが形成されるとよい。
このようにすると、使用するマスク数を削減することができ、製造工程が削減される。したがって、生産効率が向上し、製造原価のコストダウンを図ることができる。
また、好ましくは、前記第一の酸化物層と第二の酸化物層との積層膜よりなる画素電極を備えるとよい。
このようにすると、積層膜を透明とすることができるので、光による誤動作を防止することができる。また、使用するマスク数を削減でき、製造工程が削減されることにより、生産効率が向上し製造原価のコストダウンを図ることができる。
また、好ましくは、少なくとも前記第二の酸化物層の基板側に、前記第一の酸化物層が形成されるとよい。
このようにすると、第二の酸化物層及び第一の酸化物層を透明とすることができるので、光による誤動作を防止することができる。
また、好ましくは、前記第二の酸化物層の材料が、前記第一の酸化物層の材料に対して、選択エッチング性を有するとよい。
このようにすると、チャンネル部を確実かつ容易に形成することができるので、品質を向上させることができる。また、チャンネル部が形成される際、チャンネル部となる第一の酸化物層が、ダメージを受けるといった不具合を回避することができるので、品質（製造歩留り）を向上させることができる。
なお、第二の酸化物層の材料が、第一の酸化物層の材料に対して、選択エッチング性を有するとは、所定のエッチング媒体によって、第二の酸化物層の材料は溶解するが、第一の酸化物層の材料は、上記所定のエッチング媒体に対して耐性を有することをいう。
また、所定のエッチング媒体として、一般的に、蓚酸水溶液や、燐酸，酢酸及び硝酸からなる混酸、若しくは、硝酸セリウムアンモニウム及び過酸化水素水などが用いられるが、これらに限定されるものではなく、たとえば、第二の酸化物層の材料や第一の酸化物層の材料に応じて、様々なエッチング媒体が用いられる。
また、好ましくは、前記第二の酸化物層の材料及び前記第一の酸化物層の材料の少なくとも一方が、結晶化されることによって、前記第二の酸化物層の材料が、前記第一の酸化物層の材料に対して、選択エッチング性を有するとよい。
このようにしても、チャンネル部が形成される際、チャンネル部となる第一の酸化物層が、ダメージを受けるといった不具合を回避することができるので、品質（製造歩留り）を向上させることができる。
また、好ましくは、前記第一の酸化物層及び前記第二の酸化物層のエネルギーギャップが３．０ｅＶ以上であるとよい。
このように、エネルギーギャップを３．０ｅＶ以上とすることにより、光による誤動作を防止することができる。したがって、品質（動作信頼性）を向上させることができる。また、第二の酸化物層からなる電極や、第一の酸化物層と第二の酸化物層との積層膜からなる電極を、画素電極として使用することができる。
なお、通常、エネルギーギャップは、３．０ｅＶ以上あればよいが、好ましくは、３．２ｅＶ以上とするとよく、さらに、好ましくは、３．４ｅＶ以上とするとよい。このように、エネルギーギャップを大きくすることにより、光による誤動作をより確実に防止することができる。
また、好ましくは、前記ゲート絶縁膜として、酸化物絶縁体を用いるとよい。
このようにすると、ゲート絶縁膜の誘電率を大きくすることができ、薄膜トランジスタが作動しやすくなり、信頼性を向上させることができる。
また、好ましくは、ソース配線，ドレイン配線，ソース電極，ドレイン電極及び画素電極の少なくとも一つに、補助導電層を形成するとよい。
このようにすると、各配線や電極の電気抵抗を低減することができ、信頼性を向上させることができる。また、エネルギー効率の低下を抑制することができる。さらに、補助導電層を活用して、半透過・半反射液晶表示装置や、反射型液晶表示装置にも有用である。
また、好ましくは、前記補助導電層の材料が、前記第二の酸化物層の材料に対して、選択エッチング性を有するとよい。
このようにすると、第二の酸化物層に対して、補助導電層を選択的にエッチングすることができるようになり、使用するマスク数を削減することができ、製造工程が削減される。したがって、生産効率が向上し、製造原価のコストダウンを図ることができる。また、たとえば、画素電極を露出させる際、画素電極となる第二の酸化物層が、ダメージを受けるといった不具合を回避することができるので、品質（製造歩留り）を向上させることができる。
なお、第二の酸化物層に対して、補助導電層を選択的にエッチングするとは、所定のエッチング媒体によって、補助導電層の材料は溶解するが、第二の酸化物層の材料は、上記所定のエッチング媒体に対して耐性を有する条件で、補助導電層がエッチングされることをいう。さらに、第二の酸化物層のエッチング速度が補助導電層のエッチング速度より著しく遅く、第二の酸化物層が僅かにエッチングされるものの、支障なく補助導電層がエッチングされ場合を含むものとする。
また、好ましくは、前記補助導電層の材料及び前記第二の酸化物層の材料の少なくとも一方が、結晶化されることによって、前記補助導電層の材料が、前記第二の酸化物層の材料に対して、選択エッチング性を有するとよい。
このようにしても、第二の酸化物層に対して、補助導電層を選択的にエッチングすることができるようになり、使用するマスク数を削減することができ、製造工程が削減される。したがって、生産効率が向上し、製造原価のコストダウンを図ることができる。
また、好ましくは、前記補助導電層の上方に、導電性保護膜を形成するとよい。
このようにすると、補助導電層の腐蝕を防ぐとともに、耐久性を向上させることができる。
また、好ましくは、前記ゲート電極又はゲート配線の少なくとも一つの上方に、導電性保護膜を形成するとよい。
このようにすると、ゲート電極やゲート配線の腐蝕を防ぐとともに、耐久性を向上させることができる。
また、好ましくは、ソース配線，ドレイン配線，ソース電極及びドレイン電極の少なくとも一つの上方に、絶縁膜を備えるとよい。
このようにすると、ＴＦＴ基板に、有機ＥＬ材料，電極及び保護膜を設けることにより、有機電界発光装置を容易に得ることができる。通常、この絶縁膜は、ゲート絶縁膜である。
また、本発明のＴＦＴ基板の製造方法は、基板上に、第一の酸化物層，第二の酸化物層及び第一のレジストを順次積層し、ハーフトーン露光によって、前記第一のレジストを所定の形状に形成する工程と、前記第一のレジストを用いて、前記第二の酸化物層及び第一の酸化物層をエッチングして、ソース配線，ドレイン配線，ソース電極，ドレイン電極及び画素電極を形成する工程と、前記第一のレジストを再形成した後、該第一のレジストを用いて、前記第二の酸化物層を選択的にエッチングし、チャンネル部を形成する工程と、前記基板，第一の酸化物層及び第二の酸化物層上に、ゲート絶縁膜，ゲート電極・配線層及び第二のレジストを順次積層し、ハーフトーン露光によって、前記第二のレジストを所定の形状に形成する工程と、前記第二のレジストを用いて、前記ゲート電極・配線層及びゲート絶縁膜をエッチングし、前記ソース・ドレイン配線パッド及び画素電極を露出させる工程と、前記第二のレジストを再形成した後、該第二のレジストを用いて、前記ゲート電極・配線層を選択的にエッチングし、ゲート電極及びゲート配線を形成する工程とを有する方法としてある。
このようにすると、二枚のマスクを用いて、活性半導体層に、酸化物半導体層を用いたトップゲート型のＴＦＴ基板を製造することができ、製造工程が削減され製造原価のコストダウンを図ることができる
なお、ソース・ドレイン配線パッドとは、ソース配線パッド又はドレイン配線パッドをいう。
また、本発明のＴＦＴ基板の製造方法は、基板上に、第一の酸化物層，第二の酸化物層及び第一のレジストを順次積層し、ハーフトーン露光によって、前記第一のレジストを所定の形状に形成する工程と、前記第一のレジストを用いて、前記第二の酸化物層及び第一の酸化物層をエッチングして、ソース配線，ドレイン配線，ソース電極，ドレイン電極及び画素電極を形成する工程と、前記第一のレジストを再形成した後、該第一のレジストを用いて、前記第二の酸化物層を選択的にエッチングし、チャンネル部を形成する工程と、前記基板，第一の酸化物層及び第二の酸化物層上に、補助導電層及び第二のレジストを順次積層し、第二のマスクを用いて、前記ソース配線，ドレイン配線，ソース電極及びドレイン電極の少なくとも一つ以上に、前記補助導電層からなる補助配線及び／又は補助電極を形成する工程と、前記基板，第一の酸化物層，第二の酸化物層及び補助導電層上に、ゲート絶縁膜，ゲート電極・配線層及び第三のレジストを順次積層し、ハーフトーン露光によって、前記第三のレジストを所定の形状に形成する工程と、前記第三のレジストを用いて、前記ゲート電極・配線層及びゲート絶縁膜をエッチングし、前記ソース・ドレイン配線パッド及び画素電極を露出させる工程と、前記第三のレジストを再形成した後、該第三のレジストを用いて、前記ゲート電極・配線層を選択的にエッチングし、ゲート電極及びゲート配線を形成する工程とを有する方法としてある。
このようにすると、各配線や電極の電気抵抗を低減することができ、信頼性を向上させることができるとともに、エネルギー効率の低下を抑制することができる。また、三枚のマスクを用いて、活性半導体層に、酸化物半導体層を用いたトップゲート型のＴＦＴ基板を製造することができ、製造工程が削減され製造原価のコストダウンを図ることができる。
また、本発明のＴＦＴ基板の製造方法は、基板上に、第一の酸化物層，第二の酸化物層，補助導電層及び第一のレジストを順次積層し、ハーフトーン露光によって、前記第一のレジストを所定の形状に形成する工程と、前記第一のレジストを用いて、前記補助導電層をエッチングし、続いて、前記第一のレジストを用いて、前記第二の酸化物層及び第一の酸化物層をエッチングして、前記補助導電層の積層されたソース配線，ドレイン配線，ソース電極，ドレイン電極及び画素電極を形成する工程と、前記第一のレジストを再形成した後、該第一のレジストを用いて、前記補助導電層及び前記第二の酸化物層を選択的にエッチングし、チャンネル部を形成する工程と、前記基板，第一の酸化物層及び補助導電層上に、ゲート絶縁膜，ゲート電極・配線層及び第二のレジストを順次積層し、ハーフトーン露光によって、前記第二のレジストを所定の形状に形成する工程と、前記第二のレジストを用いて、ソース・ドレイン配線パッド及び前記画素電極上の前記ゲート電極・配線層及びゲート絶縁膜をエッチングする工程と、前記第二のレジストを再形成した後、該第二のレジストを用いて、前記ゲート電極・配線層を選択的にエッチングし、ゲート電極及びゲート配線を形成するとともに、前記ソース・ドレイン配線パッド及び画素電極を露出させる工程とを有する方法としてある。
このようにすると、各配線や電極の電気抵抗を低減することができ、信頼性を向上させることができるとともに、エネルギー効率の低下を抑制することができる。また、二枚のマスクを用いて、活性半導体層に、酸化物半導体層を用いたトップゲート型のＴＦＴ基板を製造することができ、製造工程が削減され製造原価のコストダウンを図ることができる。
また、上記目的を達成するために、本発明のＴＦＴ基板の製造方法は、基板上に、第一の酸化物層，第二の酸化物層及び第一のレジストを順次積層し、ハーフトーン露光によって、前記第一のレジストを所定の形状に形成する工程と、前記第一のレジストを用いて、前記第二の酸化物層及び第一の酸化物層を所定のエッチング液（Ａ）にてエッチングして、ソース配線，ドレイン配線，ソース電極，ドレイン電極及び画素電極を形成する工程と、前記第一のレジストを再形成し、該再形成された第一のレジストを用いて、前記第二の酸化物層を選択的にエッチングし、チャンネル部を形成する工程と、前記基板，第一の酸化物層及び第二の酸化物層上に、ゲート絶縁膜，ゲート電極・配線層及び第二のレジストを順次積層し、ハーフトーン露光によって、前記第二のレジストを所定の形状に形成する工程と、前記第二のレジストを用いて、前記ゲート電極・配線層及びゲート絶縁膜をエッチングし、ソース・ドレイン配線パッド及び前記画素電極を露出させる工程と、前記第二のレジストを再形成し、該再形成された第二のレジストを用いて、前記ゲート電極・配線層を所定のエッチング液（Ｂ）にて選択的にエッチングし、ゲート電極及びゲート配線を形成する工程と、前記ゲート電極及びゲート配線の形成された前記基板の上方に、保護用絶縁膜及び第三のレジストを順次積層し、前記第三のレジストを所定の形状に形成する工程と、前記第三のレジストを用いて、保護用絶縁膜をエッチングし、前記画素電極、前記ソース・ドレイン配線パッド及びゲート配線パッドを露出させる工程とを有する方法としてある。
このようにすると、三枚のマスクを用いて、活性半導体層に、酸化物半導体層を用いたトップゲート型のＴＦＴ基板を製造することができる。また、製造工程が削減されるので、製造原価のコストダウンを図ることができる。また、ＴＦＴの活性層として酸化物半導体を使用することにより、電流を流しても安定である。したがって、製造歩留りを向上させるとともに、電流制御により作動させる有機電界発光装置にとって有用である。さらに、ＴＦＴ基板自体が保護用絶縁膜を備えているので、液晶や有機ＥＬ材料などを利用した表示手段や発光手段を容易に製造可能なＴＦＴ基板を提供することができる。
また、上記目的を達成するために、本発明のＴＦＴ基板の製造方法は、基板上に、第一の酸化物層，第二の酸化物層及び第一のレジストを順次積層し、ハーフトーン露光によって、前記第一のレジストを所定の形状に形成する工程と、前記第一のレジストを用いて、前記第二の酸化物層及び第一の酸化物層を所定のエッチング液（Ａ）にてエッチングして、ソース配線，ドレイン配線，ソース電極，ドレイン電極及び画素電極を形成する工程と、前記第一のレジストを再形成し、該再形成された第一のレジストを用いて、前記第二の酸化物層を選択的にエッチングし、チャンネル部を形成する工程と、前記基板，第一の酸化物層及び第二の酸化物層上に、ゲート絶縁膜，ゲート電極・配線層及び第二のレジストを順次積層し、前記第二のレジストを所定の形状に形成する工程と、前記第二のレジストを用いて、前記ゲート電極・配線層を所定のエッチング液（Ｂ）にてエッチングし、ゲート電極及びゲート配線を形成する工程と、前記ゲート電極及びゲート配線の形成された前記基板の上方に、保護用絶縁膜及び第三のレジストを順次積層し、前記第三のレジストを所定の形状に形成する工程と、前記第三のレジストを用いて、前記保護用絶縁膜及びゲート絶縁膜をエッチングし、前記画素電極、前記ソース・ドレイン配線パッド及びゲート配線パッドを露出させる工程とを有する方法としてある。
このようにすると、三枚のマスクを用いて、活性半導体層に、酸化物半導体層を用いたトップゲート型のＴＦＴ基板を製造することができる。また、製造工程が削減されるので、製造原価のコストダウンを図ることができる。また、ＴＦＴの活性層として酸化物半導体を使用することにより、電流を流しても安定である。したがって、製造歩留りを向上させるとともに、電流制御により作動させる有機電界発光装置にとって有用である。さらに、ＴＦＴ基板自体が保護用絶縁膜を備えているので、液晶や有機ＥＬ材料などを利用した表示手段や発光手段を容易に製造可能なＴＦＴ基板を提供することができる。また、ハーフトーン露光やエッチング回数が削減できるので、さらに製造原価のコストダウンを図ることができる。
また、上記目的を達成するために、本発明のＴＦＴ基板の製造方法は、基板上に、第一の酸化物層，第二の酸化物層，補助導電層及び第一のレジストを順次積層し、ハーフトーン露光によって、前記第一のレジストを所定の形状に形成する工程と、前記第一のレジストを用いて、所定のエッチング液（Ｂ）により前記補助導電層をエッチングし、さらに、前記第二の酸化物層及び第一の酸化物層を所定のエッチング液（Ａ）にてエッチングして、ソース配線，ドレイン配線，ソース電極，ドレイン電極及び画素電極を形成する工程と、前記第一のレジストを再形成し、該再形成された第一のレジストを用いて、前記所定のエッチング液（Ｂ）により前記補助導電層をエッチングし、さらに、前記第二の酸化物層を選択的にエッチングし、チャンネル部を形成する工程と、前記基板，第一の酸化物層及び補助導電層上に、ゲート絶縁膜，ゲート電極・配線層及び第二のレジストを順次積層し、ハーフトーン露光によって、前記第二のレジストを所定の形状に形成する工程と、前記第二のレジストを用いて、前記ゲート電極・配線層及びゲート絶縁膜をエッチングし、ソース・ドレイン配線パッド及び前記画素電極上の前記補助導電層を露出させる工程と、前記第二のレジストを再形成し、該再形成された第二のレジスト及び前記所定のエッチング液（Ｂ）を用いて、前記ゲート電極・配線層をエッチングし、ゲート電極及びゲート配線を形成するとともに、露出した前記補助導電層を選択エッチングし、前記ソース・ドレイン配線パッド及び画素電極を露出させる工程と、前記ゲート電極及びゲート配線の形成され、さらに、前記ソース・ドレイン配線パッド及び画素電極の露出した前記基板の上方に、保護用絶縁膜及び第三のレジストを順次積層し、前記第三のレジストを所定の形状に形成する工程と、前記第三のレジストを用いて、保護用絶縁膜をエッチングし、前記画素電極、前記ソース・ドレイン配線パッド及びゲート配線パッドを露出させる工程とを有する方法としてある。
このようにすると、三枚のマスクを用いて、活性半導体層に、酸化物半導体層を用いたトップゲート型のＴＦＴ基板を製造することができる。また、製造工程が削減されるので、製造原価のコストダウンを図ることができる。また、ＴＦＴの活性層として酸化物半導体を使用することにより、電流を流しても安定である。したがって、製造歩留りを向上させるとともに、電流制御により作動させる有機電界発光装置にとって有用である。さらに、ＴＦＴ基板自体が保護用絶縁膜を備えているので、液晶や有機ＥＬ材料などを利用した表示手段や発光手段を容易に製造可能なＴＦＴ基板を提供することができる。また、各配線や電極の電気抵抗を低減することができる。したがって、信頼性を向上させることができるとともに、エネルギー効率の低下を抑制することができる。
また、上記目的を達成するために、本発明のＴＦＴ基板の製造方法は、基板上に、第一の酸化物層，第二の酸化物層，補助導電層及び第一のレジストを順次積層し、ハーフトーン露光によって、前記第一のレジストを所定の形状に形成する工程と、前記第一のレジストを用いて、所定のエッチング液（Ｂ）により前記補助導電層をエッチングし、さらに、前記第二の酸化物層及び第一の酸化物層を所定のエッチング液（Ａ）にてエッチングして、ソース配線，ドレイン配線，ソース電極，ドレイン電極及び画素電極を形成する工程と、前記第一のレジストを再形成し、該再形成された第一のレジストを用いて、前記所定のエッチング液（Ｂ）により前記補助導電層をエッチングし、さらに、前記第二の酸化物層を選択的にエッチングし、チャンネル部を形成する工程と、前記基板，第一の酸化物層及び補助導電層上に、ゲート絶縁膜，ゲート電極・配線層及び第二のレジストを順次積層し、ハーフトーン露光によって、前記第二のレジストを所定の形状に形成する工程と、前記第二のレジストを用いて、前記ゲート電極・配線層及びゲート絶縁膜をエッチングし、前記画素電極上の前記補助導電層を露出させる工程と、前記第二のレジストを再形成し、該再形成された第二のレジスト及び前記所定のエッチング液（Ｂ）を用いて、前記ゲート電極・配線層をエッチングし、ゲート電極及びゲート配線を形成するとともに、露出した前記補助導電層を選択エッチングし、前記画素電極を露出させる工程と、前記画素電極の露出した前記基板の上方に、保護用絶縁膜及び第三のレジストを順次積層し、前記第三のレジストを所定の形状に形成する工程と、前記第三のレジストを用いて、前記保護用絶縁膜をエッチングし、ゲート配線パッド及び前記画素電極を露出させるとともに、ソース・ドレイン配線パッド上の前記保護用絶縁膜及びゲート絶縁膜をエッチングし、前記ソース・ドレイン配線パッドを露出させる工程とを有する方法としてある。
このようにすると、三枚のマスクを用いて、活性半導体層に、酸化物半導体層を用いたトップゲート型のＴＦＴ基板を製造することができる。また、製造工程が削減されるので、製造原価のコストダウンを図ることができる。また、ＴＦＴの活性層として酸化物半導体を使用することにより、電流を流しても安定である。したがって、製造歩留りを向上させるとともに、電流制御により作動させる有機電界発光装置にとって有用である。さらに、ＴＦＴ基板自体が保護用絶縁膜を備えているので、液晶や有機ＥＬ材料などを利用した表示手段や発光手段を容易に製造可能なＴＦＴ基板を提供することができる。また、各配線や電極の電気抵抗を低減することができる。したがって、信頼性を向上させることができるとともに、エネルギー効率の低下を抑制することができる。さらに、ソース・ドレイン配線パッドとして、補助導電層が露出するので、電気抵抗を低減することができ、信頼性を向上させることができる。
また、上記目的を達成するために、本発明のＴＦＴ基板の製造方法は、基板上に、第一の酸化物層，第二の酸化物層，補助導電層及び第一のレジストを順次積層し、ハーフトーン露光によって、前記第一のレジストを所定の形状に形成する工程と、前記第一のレジストを用いて、所定のエッチング液（Ｂ）により前記補助導電層をエッチングし、さらに、前記第二の酸化物層及び第一の酸化物層を所定のエッチング液（Ａ）にてエッチングして、ソース配線，ドレイン配線，ソース電極，ドレイン電極及び画素電極を形成する工程と、前記第一のレジストを再形成し、該再形成された第一のレジストを用いて、前記所定のエッチング液（Ｂ）により前記補助導電層をエッチングし、さらに、前記第二の酸化物層を選択的にエッチングし、チャンネル部を形成する工程と、前記基板，第一の酸化物層及び補助導電層上に、ゲート絶縁膜，ゲート電極・配線層及び第二のレジストを順次積層し、前記第二のレジストを所定の形状に形成する工程と、ハーフトーン露光によって、前記第二のレジストを所定の形状に形成する工程と、前記第二のレジストを用いて、前記ゲート電極・配線層をエッチングし、ゲート電極及びゲート配線を形成する工程と、前記ゲート電極及びゲート配線の形成された前記基板の上方に、保護用絶縁膜及び第三のレジストを順次積層し、ハーフトーン露光によって、前記第三のレジストを所定の形状に形成する工程と、前記第三のレジストを用いて、前記保護用絶縁膜，ゲート絶縁膜及び補助導電層をエッチングし、前記画素電極を露出させる工程と、前記第三のレジストを再形成し、該再形成された第三のレジストを用いて、前記保護用絶縁膜及びゲート絶縁膜をエッチングし、ゲート配線パッド及びドレイン配線パッドを露出させる工程とを有する方法としてある。
このようにしても、三枚のマスクを用いて、活性半導体層に、酸化物半導体層を用いたトップゲート型のＴＦＴ基板を製造することができる。また、製造工程が削減されるので、製造原価のコストダウンを図ることができる。また、ＴＦＴの活性層として酸化物半導体を使用することにより、電流を流しても安定である。したがって、製造歩留りを向上させるとともに、電流制御により作動させる有機電界発光装置にとって有用である。さらに、ＴＦＴ基板自体が保護用絶縁膜を備えているので、液晶や有機ＥＬ材料などを利用した表示手段や発光手段を容易に製造可能なＴＦＴ基板を提供することができる。また、各配線や電極の電気抵抗を低減することができる。したがって、信頼性を向上させることができるとともに、エネルギー効率の低下を抑制することができる。さらに、ソース・ドレイン配線パッドとして、補助導電層が露出するので、電気抵抗を低減することができ、信頼性を向上させることができる。
また、好ましくは、前記ゲート電極，ゲート配線又は補助導電層の少なくとも一つの上方に、導電性保護膜を形成するとよい。
このようにすると、エッチングガス（ＣＨＦ（ＣＦ４，ＣＨＦ３ガスなど））を用いて、保護用絶縁膜やゲート絶縁膜をエッチングする際、ゲート電極，ゲート配線，補助導電層へのダメージを低減することができる。
また、好ましくは、前記所定のエッチング液（Ａ）を蓚酸水溶液とし、前記所定のエッチング液（Ｂ）を燐酸，酢酸及び硝酸からなる混酸、若しくは、硝酸セリウムアンモニウム及び過酸化水素水からなる水溶液とするとよい。
このようにすると、ドライエッチングに比べて各配線や電極の形成プロセスを低減することができ、ゲート電極及びゲート配線や補助導電層を効率的に製造することができる。
また、上記目的を達成するために、本発明のＴＦＴ基板の製造方法は、基板上に、第一の酸化物層，第二の酸化物層，補助導電層及び第一のレジストを順次積層し、ハーフトーン露光によって、前記第一のレジストを所定の形状に形成する工程と、前記第一のレジストを用いて、所定のエッチング液（Ｂ´）により前記補助導電層をエッチングし、さらに、所定のエッチング液（Ａ´）により前記第二の酸化物層をエッチングして、チャンネル部，ソース配線，ドレイン配線，ソース電極，ドレイン電極及び画素電極を形成する工程と、前記第一のレジストを再形成し、該再形成された第一のレジストを用いて、前記所定のエッチング液（Ｂ´）により、前記画素電極上の前記補助導電層を選択的にエッチングし、前記画素電極を露出させる工程と、前記第一の酸化物層，第二の酸化物層及び補助導電層上に、ゲート絶縁膜，ゲート電極・配線層及び第二のレジストを順次積層し、ハーフトーン露光によって、前記第二のレジストを所定の形状に形成する工程と、前記第二のレジストを用いて、前記ゲート電極・配線層及びゲート絶縁膜をエッチングし、前記画素電を露出させる工程と、前記第二のレジストを再形成し、該再形成された第二のレジスト及び前記所定のエッチング液（Ｂ´）を用いて、前記ゲート電極・配線層を選択的にエッチングし、ゲート電極及びゲート配線を形成する工程と、前記ゲート電極及びゲート配線の形成され、さらに、前記画素電極の露出した前記基板の上方に、保護用絶縁膜及び第三のレジストを順次積層し、前記第三のレジストを所定の形状に形成する工程と、前記第三のレジストを用いて、前記保護用絶縁膜をエッチングし、ゲート配線パッド及び前記画素電極を露出させるとともに、ソース・ドレイン配線パッド上の前記保護用絶縁膜及びゲート絶縁膜をエッチングし、前記ソース・ドレイン配線パッドを露出させる工程とを有する方法としてある。
このようにすると、三枚のマスクを用いて、活性半導体層に、酸化物半導体層を用いたトップゲート型のＴＦＴ基板を製造することができる。また、製造工程が削減されるので、製造原価のコストダウンを図ることができる。また、ＴＦＴの活性層として酸化物半導体を使用することにより、電流を流しても安定である。したがって、製造歩留りを向上させるとともに、電流制御により作動させる有機電界発光装置にとって有用である。さらに、ＴＦＴ基板自体が保護用絶縁膜を備えているので、液晶や有機ＥＬ材料などを利用した表示手段や発光手段を容易に製造可能なＴＦＴ基板を提供することができる。
また、上記目的を達成するために、本発明のＴＦＴ基板の製造方法は、基板上に、第一の酸化物層，第二の酸化物層，補助導電層及び第一のレジストを順次積層し、ハーフトーン露光によって、前記第一のレジストを所定の形状に形成する工程と、前記第一のレジストを用いて、所定のエッチング液（Ｂ´）により前記補助導電層をエッチングし、さらに、所定のエッチング液（Ａ´）により前記第二の酸化物層をエッチングして、チャンネル部，ソース配線，ドレイン配線，ソース電極，ドレイン電極及び画素電極を形成する工程と、前記第一のレジストを再形成し、該再形成された第一のレジストを用いて、前記所定のエッチング液（Ｂ´）により、前記画素電極上の前記補助導電層を選択的にエッチングし、前記画素電極を露出させる工程と、前記第一の酸化物層，第二の酸化物層及び補助導電層上に、ゲート絶縁膜，ゲート電極・配線層及び第二のレジストを順次積層し、前記第二のレジストを所定の形状に形成する工程と、前記第二のレジストを用いて、前記ゲート電極・配線層を所定のエッチング液（Ｂ´）にてエッチングし、ゲート電極及びゲート配線を形成する工程と、前記ゲート電極及びゲート配線の形成された前記基板の上方に、保護用絶縁膜及び第三のレジストを順次積層し、前記第三のレジストを所定の形状に形成する工程と、前記第三のレジストを用いて、前記保護用絶縁膜をエッチングし、ゲート配線パッドを露出させるとともに、ソース・ドレイン配線パッド及び前記画素電極上の前記保護用絶縁膜及びゲート絶縁膜をエッチングし、前記ソース・ドレイン配線パッド及び画素電極を露出させる工程とを有する方法としてある。
このようにすると、三枚のマスクを用いて、活性半導体層に、酸化物半導体層を用いたトップゲート型のＴＦＴ基板を製造することができる。また、製造工程が削減されるので、製造原価のコストダウンを図ることができる。また、ＴＦＴの活性層として酸化物半導体を使用することにより、電流を流しても安定である。したがって、製造歩留りを向上させるとともに、電流制御により作動させる有機電界発光装置にとって有用である。さらに、ＴＦＴ基板自体が保護用絶縁膜を備えているので、液晶や有機ＥＬ材料などを利用した表示手段や発光手段を容易に製造可能なＴＦＴ基板を提供することができる。また、画素電極表面へのプロセスダメージを抑制することができ、品質をさらに向上させることができる。また、ハーフトーン露光やエッチング回数が削減できるので、さらに製造原価のコストダウンを図ることができる。
また、好ましくは、積層された前記第一の酸化物層及び／又は第二の酸化物層のエッチング耐性を、熱処理によって変化させるとよい。
このようにすると、選択的にエッチングする自由度が増大するので、使用するマスク数を削減でき、製造工程が削減される。したがって、生産効率が向上し製造原価のコストダウンを図ることができる。
また、好ましくは、前記ゲート電極，ゲート配線又は補助導電層の少なくとも一つの上方に、導電性保護膜を形成するとよい。
このようにすると、エッチングガス（ＣＨＦ（ＣＦ４，ＣＨＦ３ガスなど））を用いて、保護用絶縁膜やゲート絶縁膜をエッチングする際、ゲート電極，ゲート配線，補助導電層へのダメージを低減することができる。
また、好ましくは、前記所定のエッチング液（Ａ´）を蓚酸水溶液とし、前記所定のエッチング液（Ｂ´）を燐酸，酢酸及び硝酸からなる混酸、若しくは、硝酸セリウムアンモニウム及び過酸化水素水からなる水溶液とするとよい。
このようにすると、ドライエッチングに比べて各配線や電極の形成プロセスを低減することができるので、ゲート電極及びゲート配線や補助導電層を効率的に製造することができる。
図１は、本発明の第一実施形態にかかるＴＦＴ基板の製造方法を説明するための概略フローチャート図を示している。 図２は、本発明の第一実施形態にかかるＴＦＴ基板の製造方法の、第一のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）は処理前のガラス基板の断面図を示しており、（ｂ）はｎ型酸化物半導体層が成膜された断面図を示しており、（ｃ）は酸化物導電体層が成膜された断面図を示しており、（ｄ）はレジスト塗布／ハーフトーン露光／現像された断面図を示している。 図３は、本発明の第一実施形態にかかるＴＦＴ基板の製造方法の、第一のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）は第一のエッチングされソース電極，ドレイン電極，ソース配線，ドレイン配線及び画素電極が形成された断面図を示しており、（ｂ）は第一のレジストが再形成された断面図を示しており、（ｃ）は第二のエッチング／レジスト剥離によってチャンネル部が形成された断面図を示している。 図４は、本発明の第一実施形態にかかるＴＦＴ基板の製造方法において、チャンネル部が形成されたＴＦＴ基板の要部の概略平面図を示している。 図５は、本発明の第一実施形態にかかるＴＦＴ基板の製造方法の、第二のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）はゲート絶縁膜成膜／金属層成膜された断面図を示しており、（ｂ）は第二のレジスト塗布／ハーフトーン露光／現像された断面図を示しており、（ｃ）は第三のエッチング／第二のレジストの再形成／第四のエッチング／レジスト剥離された断面図を示している。 図６は、本発明の第一実施形態にかかるＴＦＴ基板の製造方法において、ゲート電極及びゲート配線が形成されたＴＦＴ基板の要部の概略平面図を示している。 図７は、本発明の第二実施形態にかかるＴＦＴ基板の製造方法を説明するための概略フローチャート図を示している。 図８は、本発明の第二実施形態にかかるＴＦＴ基板の製造方法の、第二のマスクを用いた処理を説明するための概略図であり、（ａ）は補助導電層成膜／第二のレジスト塗布／露光／現像された断面図を示しており、（ｂ）は第三のエッチング／レジスト剥離された断面図を示している。 図９は、本発明の第二実施形態にかかるＴＦＴ基板の製造方法において、補助配線及び補助電極が形成されたＴＦＴ基板の要部の概略平面図を示している。 図１０は、本発明の第二実施形態にかかるＴＦＴ基板の製造方法の、第三のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）はゲート絶縁膜成膜／金属層成膜された断面図を示しており、（ｂ）は第三のレジスト塗布／ハーフトーン露光／現像された断面図を示しており、（ｃ）は第四のエッチング／第三のレジストの再形成／第五のエッチング／レジスト剥離された断面図を示している。 図１１は、本発明の第二実施形態にかかるＴＦＴ基板の製造方法において、ゲート電極及びゲート配線が形成されたＴＦＴ基板の要部の概略平面図を示している。 図１２は、本発明の第三実施形態にかかるＴＦＴ基板の製造方法を説明するための概略フローチャート図を示している。 図１３は、本発明の第三実施形態にかかるＴＦＴ基板の製造方法の、第一のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）は処理前のガラス基板の断面図を示しており、（ｂ）はｎ型酸化物半導体層成膜／酸化物導電体層成膜／補助導電層成膜された断面図を示しており、（ｃ）はレジスト塗布／ハーフトーン露光／現像された断面図を示している。 図１４は、本発明の第三実施形態にかかるＴＦＴ基板の製造方法の、第一のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）は第一のエッチング／第二のエッチングされソース電極，ドレイン電極，ソース配線，ドレイン配線及び画素電極が形成された断面図を示しており、（ｂ）は第一のレジストが再形成された断面図を示しており、（ｃ）は第三のエッチング／レジスト剥離によってチャンネル部が形成された断面図を示している。 図１５は、本発明の第三実施形態にかかるＴＦＴ基板の製造方法において、チャンネル部が形成されたＴＦＴ基板の要部の概略平面図を示している。 図１６は、本発明の第三実施形態にかかるＴＦＴ基板の製造方法の、第二のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）はゲート絶縁膜成膜／金属層成膜された断面図を示しており、（ｂ）は第二のレジスト塗布／ハーフトーン露光／現像された断面図を示しており、（ｃ）は第四のエッチング／第二のレジストの再形成／第五のエッチング／レジスト剥離された断面図を示している。 図１７は、本発明の第三実施形態にかかるＴＦＴ基板の製造方法において、ゲート電極及びゲート配線を形成するとともに、ドレイン配線パッド及び画素電極を露出させたＴＦＴ基板の要部の概略平面図を示している。 図１８は、本発明の第四実施形態にかかるＴＦＴ基板の製造方法を説明するための概略フローチャート図を示している。 図１９は、本発明の第四実施形態にかかるＴＦＴ基板の製造方法の、第一のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）はｎ型酸化物半導体層成膜／酸化物導電体層成膜／第一のレジスト塗布／ハーフトーン露光／現像された断面図を示しており、（ｂ）は第一のエッチング／第一のレジストの再形成された断面図を示しており、（ｃ）は第二のエッチング／第一のレジスト剥離された断面図を示している。 図２０は、本発明の第四実施形態にかかるＴＦＴ基板の製造方法において、第一のレジストが剥離された後のＴＦＴ基板の要部の概略平面図を示している。 図２１は、本発明の第四実施形態にかかるＴＦＴ基板の製造方法の、第二のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）はゲート絶縁膜成膜／金属層成膜／第二のレジスト塗布／ハーフトーン露光／現像された断面図を示しており、（ｂ）は第三のエッチング／第二のレジストの再形成された断面図を示しており、（ｃ）は第四のエッチング／第二のレジスト剥離された断面図を示している。 図２２は、本発明の第四実施形態にかかるＴＦＴ基板の製造方法において、第二のレジストが剥離された後のＴＦＴ基板の要部の概略平面図を示している。 図２３は、本発明の第四実施形態にかかるＴＦＴ基板の製造方法の、第三のマスクを用いた処理を説明するための概略図であり、（ａ）は保護用絶縁膜成膜／第三のレジスト塗布／露光／現像された断面図を示しており、（ｂ）は第五のエッチング／第三のレジスト剥離された断面図を示している。 図２４は、本発明の第四実施形態にかかるＴＦＴ基板の製造方法において、第三のレジストが剥離された後のＴＦＴ基板の要部の概略平面図を示している。 図２５は、本発明の第五実施形態にかかるＴＦＴ基板の製造方法を説明するための概略フローチャート図を示している。 図２６は、本発明の第五実施形態にかかるＴＦＴ基板の製造方法の、第二のマスクを用いた処理を説明するための概略図であり、（ａ）はゲート絶縁膜成膜／金属層成膜／第二のレジスト塗布／露光／現像された断面図を示しており、（ｂ）は第三のエッチング／第二のレジスト剥離された断面図を示している。 図２７は、本発明の第五実施形態にかかるＴＦＴ基板の製造方法において、第二のレジストが剥離された後のＴＦＴ基板の要部の概略平面図を示している。 図２８は、本発明の第五実施形態にかかるＴＦＴ基板の製造方法の、第三のマスクを用いた処理を説明するための概略図であり、（ａ）は保護用絶縁膜成膜／第三のレジスト塗布／露光／現像された断面図を示しており、（ｂ）は第四のエッチング／第三のレジスト剥離された断面図を示している。 図２９は、本発明の第六実施形態にかかるＴＦＴ基板の製造方法を説明するための概略フローチャート図を示している。 図３０は、本発明の第六実施形態にかかるＴＦＴ基板の製造方法の、第一のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）はｎ型酸化物半導体層成膜／酸化物導電体層成膜／補助導電層成膜／第一のレジスト塗布／ハーフトーン露光／現像された断面図を示しており、（ｂ）は第一のエッチング／第一のレジストの再形成された断面図を示しており、（ｃ）は第二のエッチング／第一のレジスト剥離された断面図を示している。 図３１は、本発明の第六実施形態にかかるＴＦＴ基板の製造方法の、第二のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）はゲート絶縁膜成膜／金属層成膜／第二のレジスト塗布／ハーフトーン露光／現像された断面図を示しており、（ｂ）は第三のエッチング／第二のレジストの再形成された断面図を示しており、（ｃ）は第四のエッチング／第二のレジスト剥離された断面図を示している。 図３２は、本発明の第六実施形態にかかるＴＦＴ基板の製造方法の、第三のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）は保護用絶縁膜成膜／第三のレジスト塗布／露光／現像された断面図を示しており、（ｂ）は第五のエッチング／第三のレジスト剥離された断面図を示している。 図３３は、本発明の第六実施形態にかかるＴＦＴ基板の製造方法において、第三のレジストが剥離された後のＴＦＴ基板の要部の概略平面図を示している。 図３４は、本発明の第七実施形態にかかるＴＦＴ基板の製造方法を説明するための概略フローチャート図を示している。 図３５は、本発明の第七実施形態にかかるＴＦＴ基板の製造方法の、第二のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）はゲート絶縁膜成膜／金属層成膜／第二のレジスト塗布／ハーフトーン露光／現像された断面図を示しており、（ｂ）は第三のエッチング／第二のレジストの再形成された断面図を示しており、（ｃ）は第四のエッチング／第二のレジスト剥離された断面図を示している。 図３６は、本発明の第七実施形態にかかるＴＦＴ基板の製造方法の、第三のマスクを用いた処理を説明するための概略図であり、（ａ）は保護用絶縁膜成膜／第三のレジスト塗布／露光／現像された断面図を示しており、（ｂ）は第五のエッチング／第三のレジスト剥離された断面図を示している。 図３７は、本発明の第七実施形態にかかるＴＦＴ基板の製造方法において、第三のレジストが剥離された後のＴＦＴ基板の要部の概略平面図を示している。 図３８は、本発明の第八実施形態にかかるＴＦＴ基板の製造方法を説明するための概略フローチャート図を示している。 図３９は、本発明の第八実施形態にかかるＴＦＴ基板の製造方法の、第二のマスクを用いた処理を説明するための概略図であり、（ａ）はゲート絶縁膜成膜／金属層成膜／第二のレジスト塗布／露光／現像された断面図を示しており、（ｂ）は第三のエッチング／第二のレジスト剥離された断面図を示している。 図４０は、本発明の第八実施形態にかかるＴＦＴ基板の製造方法の、第三のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）は保護用絶縁膜成膜／第三のレジスト塗布／ハーフトーン露光／現像された断面図を示しており、（ｂ）は第四のエッチング／第三のレジストの再形成された断面図を示している。 図４１は、本発明の第八実施形態にかかるＴＦＴ基板の製造方法の、第三のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）は第五のエッチングされた断面図を示しており、（ｂ）は第三のレジスト剥離された断面図を示している。 図４２は、本発明の第九実施形態にかかるＴＦＴ基板の製造方法を説明するための概略フローチャート図を示している。 図４３は、本発明の第九実施形態にかかるＴＦＴ基板の製造方法の、第一のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）はｎ型酸化物半導体層成膜／酸化物導電体層成膜／補助導電層成膜／第一のレジスト塗布／ハーフトーン露光／現像された断面図を示しており、（ｂ）は第一のエッチング／第一のレジストの再形成された断面図を示しており、（ｃ）は第二のエッチング／第一のレジスト剥離された断面図を示している。 図４４は、本発明の第九実施形態にかかるＴＦＴ基板の製造方法において、第一のレジストが剥離された後のＴＦＴ基板の要部の概略平面図を示している。 図４５は、本発明の第九実施形態にかかるＴＦＴ基板の製造方法の、第二のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）はゲート絶縁膜成膜／金属層成膜／第二のレジスト塗布／ハーフトーン露光／現像された断面図を示しており、（ｂ）は第三のエッチング／第二のレジストの再形成された断面図を示しており、（ｃ）は第四のエッチング／第二のレジスト剥離された断面図を示している。 図４６は、本発明の第九実施形態にかかるＴＦＴ基板の製造方法において、第二のレジストが剥離された後のＴＦＴ基板の要部の概略平面図を示している。 図４７は、本発明の第九実施形態にかかるＴＦＴ基板の製造方法の、第三のマスクを用いた処理を説明するための概略図であり、（ａ）は保護用絶縁膜成膜／第三のレジスト塗布／露光／現像された断面図を示しており、（ｂ）は第五のエッチング／第三のレジスト剥離された断面図を示している。 図４８は、本発明の第九実施形態にかかるＴＦＴ基板の製造方法において、第三のレジストが剥離された後のＴＦＴ基板の要部の概略平面図を示している。 図４９は、本発明の第十実施形態にかかるＴＦＴ基板の製造方法を説明するための概略フローチャート図を示している。 図５０は、本発明の第十実施形態にかかるＴＦＴ基板の製造方法の、第二のマスクを用いた処理を説明するための概略図であり、（ａ）はゲート絶縁膜成膜／金属層成膜／第二のレジスト塗布／露光／現像された断面図を示しており、（ｂ）は第三のエッチング／第二のレジスト剥離された断面図を示している。 図５１は、本発明の第十実施形態にかかるＴＦＴ基板の製造方法において、第二のレジストが剥離された後のＴＦＴ基板の要部の概略平面図を示している。 図５２は、本発明の第十実施形態にかかるＴＦＴ基板の製造方法の、第三のマスクを用いた処理を説明するための概略図であり、（ａ）は保護用絶縁膜成膜／第三のレジスト塗布／露光／現像された断面図を示しており、（ｂ）は第四のエッチング／第三のレジスト剥離された断面図を示している。 図５３は、本発明の第十一実施形態にかかるＴＦＴ基板の製造方法を説明するための概略フローチャート図を示している。 図５４は、従来例にかかるＴＦＴ基板の製造方法を説明するための概略図であり、（ａ）はゲート電極が形成された断面図を示しており、（ｂ）はエッチストッパーが形成された断面図を示しており、（ｃ）はソース電極及びドレイン電極が形成された断面図を示しており、（ｄ）は層間絶縁膜が形成された断面図を示しており、（ｅ）は画素電極が形成された断面図を示している。
［ＴＦＴ基板の製造方法における第一実施形態］
本実施形態のＴＦＴ基板の製造方法は、請求項１８に対応する。
図１は、本発明の第一実施形態にかかるＴＦＴ基板の製造方法を説明するための概略フローチャート図を示している。
同図において、まず、基板１０１０上に、第一の酸化物層としてのｎ型酸化物半導体層１０２０，第二の酸化物層としての酸化物導電体層１０３０及び第一のレジスト１０３１を順次積層し、第一のハーフトーンマスク１０３２及びハーフトーン露光によって、第一のレジスト１０３１を所定の形状に形成する（ステップＳ１００１）。
次に、第一のハーフトーンマスク１０３２を用いた処理について、図面を参照して説明する。
（第一のマスクを用いた処理）
図２は、本発明の第一実施形態にかかるＴＦＴ基板の製造方法の、第一のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）は処理前のガラス基板の断面図を示しており、（ｂ）はｎ型酸化物半導体層が成膜された断面図を示しており、（ｃ）は酸化物導電体層が成膜された断面図を示しており、（ｄ）はレジスト塗布／ハーフトーン露光／現像された断面図を示している。
同図（ａ）において、まず、透光性のガラス基板１０１０が用意される。
次に、同図（ｂ）に示すように、基板１０１０上に、酸化インジウム−酸化セリウム（Ｉｎ２Ｏ３:ＣｅＯ２＝約９７:３ｗｔ％）のターゲットを用い、膜厚約１５０ｎｍのｎ型酸化物半導体層１０２０を成膜する。このときの条件は、酸素：アルゴン比が約１０：９０Ｖｏｌ．％であり、かつ、基板温度が約２００℃である。
なお、ｎ型酸化物半導体層１０２０は、上記酸化インジウム−酸化セリウムからなる酸化物半導体層に限定されるものではなく、たとえば、酸化インジウム−酸化ガリウム−酸化亜鉛系や、酸化インジウム−酸化サマリウム、酸化亜鉛−酸化マグネシウムなどからなる酸化物半導体層としてもよい。
ここで得られた酸化インジウム−酸化セリウム薄膜のキャリヤー密度は、１０＋１６ｃｍ−３以下であり、十分に半導体として作動する領域であった。また、ホール移動度は、５ｃｍ２／Ｖ・ｓｅｃであった。キャリヤー密度は１０＋１７ｃｍ−３台未満であれば、十分に作動領域になり、かつ、移動度は、非晶質シリコンのそれに比べて１０倍程度大きく、十分に有用な半導体薄膜である。
また、この薄膜は、非晶質の場合、蓚酸水溶液や、燐酸、酢酸及び硝酸からなる混酸（適宜、混酸と略称する。）に溶解可能であるが、加熱結晶化させることにより、蓚酸水溶液や混酸に不溶となり、耐性を示すようになる。また、結晶化の温度は、添加する酸化セリウムの量により制御できる。これにより、第一の酸化物層と第二の酸化物の選択エッチング性を出すことができる。
また、組成を適宜選択することにより、第一の酸化物層と第一の酸化物層の選択エッチング性を選ぶことができる。
次に、同図（ｃ）に示すように、ｎ型酸化物半導体層１０２０上に、酸化インジウム-酸化スズ−酸化サマリウム（Ｉｎ２Ｏ３：ＳｎＯ２：Ｓｍ２Ｏ３＝約９０：７：３ｗｔ％）のターゲットを用い、膜厚約１００ｎｍの酸化物導電体層１０３０を成膜する。このときの条件は、酸素：アルゴン比が約９９：１Ｖｏｌ．％であり、かつ、基板温度が約１５０℃である。
酸化インジウム−酸化スズ−酸化サマリウム薄膜は、非晶質の場合、蓚酸水溶液や混酸によりエッチングできる。また、結晶化させると、蓚酸水溶液や混酸に対して不溶となり耐性を示すことがある。また、結晶化温度は、添加する酸化サマリウムの量により決めることができ、量を増やせば、高温で結晶化するようになる。これらの特徴より、上記第一の酸化物層とのエッチング速度の差を利用し、選択エッチング性を制御することができる。
なお、酸化物導電体層１０３０は、上記酸化インジウム−酸化スズ−酸化サマリウムからなる酸化物半導体層に限定されるものではなく、たとえば、酸化インジウム−酸化スズ、酸化インジウム−酸化亜鉛、酸化インジウム−酸化スズ−酸化亜鉛などからなる酸化物導電体層としてもよい。また、本実施形態においては、酸化物導電体層１０３０は、画素電極１０３７も兼ねるので、導電性に優れたものを使用するとよい。
また、酸化インジウム−酸化スズ−酸化亜鉛からなる酸化物導電体層１０３０は、非晶質であり、蓚酸水溶液に溶解し、かつ、混酸に溶解しないので、有用である。このとき、酸化スズの含有量は約１０〜４０重量％であり、酸化亜鉛は約１０〜４０重量％、残りが酸化インジウムとするとよい。酸化スズ、酸化亜鉛とも約１０重量％未満では、混酸への耐性がなくなり、溶解するようになる。また、酸化スズが約４０重量％を超えると、蓚酸水溶液に溶解しなくなったり、比抵抗が大きくなったりする。また、酸化亜鉛が約４０重量％を超えると、混酸への耐性が無くなったりする場合がある。酸化スズ、酸化亜鉛の比は適宜選択すればよい。
次に、同図（ｄ）に示すように、酸化物導電体層１０３０上に、第一のレジスト１０３１が塗布され、第一のハーフトーンマスク１０３２及びハーフトーン露光によって、第一のレジスト１０３１を所定の形状に成形する（ステップＳ１００１）。第一のレジスト１０３１は、チャンネル部１０２１，ソース電極１０３３，ドレイン電極１０３４，ソース配線１０３５，ドレイン配線１０３６及び画素電極１０３７を覆い、かつ、ハーフトーンマスク部１３２１によって、チャンネル部１０２１を覆う部分が他の部分より薄い形状に形成される。
次に、図１に示すように、第一のレジスト１０３１及び第一のエッチング液を用いて、ｎ型半導体層１０３０及びｎ型酸化物半導体層１０２０をエッチングする。このエッチングにより、ソース電極１０３３，ドレイン電極１０３４，ソース配線１０３５，ドレイン配線１０３６及び画素電極１０３７を形成する（ステップＳ１００２）。
図３は、本発明の第一実施形態にかかるＴＦＴ基板の製造方法の、第一のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）は第一のエッチングされソース電極，ドレイン電極，ソース配線，ドレイン配線及び画素電極が形成された断面図を示しており、（ｂ）は第一のレジストが再形成された断面図を示しており、（ｃ）は第二のエッチング／レジスト剥離によってチャンネル部が形成された断面図を示している。
同図（ａ）において、第一のレジスト１０３１及び第一のエッチング液（蓚酸水溶液）を用いて、チャンネル部１０２１となる部分、並びに、ソース電極１０３３，ドレイン電極１０３４，ソース配線１０３５，ドレイン配線１０３６及び画素電極１０３７となる部分を残しエッチングする。このエッチングにより、ソース電極１０３３，ドレイン電極１０３４，ソース配線１０３５，ドレイン配線１０３６及び画素電極１０３７が形成される（ステップＳ１００２）。また、第一のエッチング液として、蓚酸水溶液を用いることにより、酸化物導電体層１０３０及びｎ型酸化物半導体層１０２０を一括エッチングする。
次に、同図（ｂ）に示すように、第一のレジスト１０３１のうち、チャンネル部１０２１上の薄く形成された部分をアッシングし、第一のレジスト１０３１を再形成する。続いて、同図（ｃ）に示すように、再形成された第一のレジスト１０３１及び第二のエッチング液（燐酸，酢酸及び硝酸からなる混酸（一般的に、ＰＡＮと呼ばれている。））を用いて、酸化物導電体層１０３０を選択的にエッチングし、チャンネル部１０２１を形成する（ステップＳ１００３）。ここで、酸化物導電体層１０３０は、ＰＡＮに対して溶解する酸化物が用いられ、かつ、ｎ型酸化物半導体層１０２０は、ＰＡＮ耐性を有する酸化物が用いられている。このため、ｎ型酸化物半導体層１０２０にダメージを与えることなく、酸化物導電体層１０３０を確実に選択エッチングすることができる。また、第一の酸化物層として、ｎ型酸化物半導体層１０２０を形成し、かつ、第二の酸化物層として、酸化物導電体層１０３０を形成することにより、チャンネル部１０２１，ソース電極１０３３及びドレイン電極１０３４を容易に形成することができる。
次に、再形成された第一のレジスト１０３１をアッシングすると、図４に示すように、基板１０１０上に、ソース電極１０３３，ドレイン電極１０３４，ソース配線１０３５，ドレイン配線１０３６及び画素電極１０３７が露出する。図３（ｃ）に示す、ドレイン電極１０３４，チャンネル部１０２１，ソース電極１０３３，ソース配線１０３５及び画素電極１０３７は、図４におけるＡ−Ａ断面を示しており、ドレイン配線１０３６は、Ｂ−Ｂ断面を示している。
また、ｎ型酸化物半導体層１０２０によって、ソース電極１０３３，ドレイン電極１０３４，ソース配線１０３５，ドレイン配線１０３６及び画素電極１０３７が形成されている。このようにすると、使用するマスク数を削減することができ、製造工程が削減される。したがって、生産効率が向上し、製造原価のコストダウンを図ることができる。
さらに、画素電極１０３７は、ｎ型酸化物半導体層１０２０と酸化物導電体層１０３０とからなる積層膜であり、この積層膜は、透明である。これにより、光による誤動作を防止することができる。
また、少なくとも酸化物導電体層１０３０の基板１０１０側に、ｎ型酸化物半導体層１０２０が形成されている。これにより、酸化物導電体層１０３０及びｎ型酸化物半導体層１０２０を透明とすることができるので、光による誤動作を防止することができる。
なお、本実施形態では、第一のエッチング液で、酸化物導電体層１０３０及びｎ型酸化物半導体層１０２０を一括してエッチングし、第二のエッチング液にて上層の酸化物導電体層１０３０をエッチングしている。通常、第一のエッチング液及び第二のエッチング液は、ｎ型酸化物半導体層１０２０及び酸化物導電体層１０３０の薄膜のエッチング速度により選択される。すなわち、第一のエッチング液に求められる特性としては、両層１０３０，１０２０を一括エッチングできることが重要であり、第二のエッチング液に求められる特性は、上層の酸化物導電体層１０３０を選択的にエッチングできることが重要である。
また、第一のエッチング液にて、酸化物導電体層１０３０をエッチングし、第二のエッチング液により、ｎ型酸化物半導体層１０２０をエッチングしてもよい。
次に、酸化物導電体層１０３０のエッチング耐性を変化させる（ステップＳ１００４）。すなわち、酸化物導電体層１０３０を加熱し結晶化させる。この結晶化によって、酸化物導電体層１０３０は、Ｃｒ（クロム）からなる金属層１０５０をエッチングするエッチング液（硝酸セリウムアンモニウムハイドロオキサイド水溶液（一般的に、ＣＡＮと呼ばれている。））に対して、ＣＡＮ耐性を有するようになる。
なお、本実施形態では、ゲート絶縁膜１０４０の成膜前にエッチング耐性を変化させているが、これに限定されるものではなく、たとえば、ゲート絶縁膜１０４０の成膜時に、基板温度を上げてエッチング耐性を変化させてもよい。
また、酸化物導電体層１０３０を加熱し結晶化させると、酸化物導電体層１０３０は、Ａｌ（アルミニウム）をエッチングするエッチング液（ＰＡＮ）に対して、ＰＡＮ耐性を有するようになる。
次に、図１に示すように、基板１０１０，ｎ型酸化物半導体層１０２０及び酸化物導電体層１０３０上に、ゲート絶縁膜１０４０，ゲート電極・配線層としての金属層１０５０及び第二のレジスト１０５１を順次積層し、第二のハーフトーンマスク１０５２及びハーフトーン露光によって、第二のレジスト１０５１を所定の形状に形成する（ステップＳ１００５）。
次に、第二のハーフトーンマスク１０５２を用いた処理について、図面を参照して説明する。
（第二のハーフトーンマスクを用いた処理）
図５は、本発明の第一実施形態にかかるＴＦＴ基板の製造方法の、第二のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）はゲート絶縁膜成膜／金属層成膜された断面図を示しており、（ｂ）は第二のレジスト塗布／ハーフトーン露光／現像された断面図を示しており、（ｃ）は第三のエッチング／第二のレジストの再形成／第四のエッチング／レジスト剥離された断面図を示している。
同図（ａ）において、まず、グロー放電ＣＶＤ（化学蒸着法）法により、基板１０１０，ｎ型酸化物半導体層１０２０及び酸化物導電体層１０３０上に、窒化シリコン（ＳｉＮＸ）膜であるゲート絶縁膜１０４０を膜厚約３００ｎｍ堆積させる。なお、本実施形態では、放電ガスとして、ＳｉＨ４−ＮＨ３−Ｎ２系の混合ガスを用いる。
続いて、Ｃｒターゲットを用いて、高周波スパッタリング法により、アルゴン１００％の条件で、ゲート電極１０５３及びゲート配線１０５４を形成するための厚み約１５０ｎｍの金属層（Ｃｒ薄膜層）１０５０を形成する。なお、金属層１０５０は、Ｃｒに限定されるものではなく、たとえば、Ａｌ，Ｃｕ（銅），Ａｇ（銀），Ａｕ（金）などの金属や合金を使用してもよい。
次に、同図（ｂ）に示すように、第二のハーフトーンマスク１０５２及びハーフトーン露光によって、第二のレジスト１０５１を所定の形状に形成する（ステップＳ１００５）。第二のレジスト１０５１は、ソース配線１０３５，画素電極１０３７及びドレイン配線パッド１０３８の上方を除く金属層１０５０上に形成される。また、第二のレジスト１０５１は、ゲート電極１０５３及びゲート配線１０５４となる部分の上方が、他の部分より厚く形成してある。
次に、同図（ｃ）に示すように、第二のレジスト１０５１及び第三のエッチング液（硝酸セリウムアンモニウムハイドロオキサイド水溶液（ＣＡＮ））を用いて、ソース配線１０３５，画素電極１０３７及びドレイン配線パッド１０３８の上方の金属層１０５０をエッチングする。なお、本実施形態では、金属層１０５０がＣｒからなるため、第三のエッチング液として、ＣＡＮを使用しているが、金属層１０５０がＡｌからなる場合には、第三のエッチング液として、ＰＡＮが使用される。
続いて、第二のレジスト１０５１及びエッチングガス（ＣＨＦ（ＣＦ４，ＣＨＦ３ガスなど））を用いて、ソース配線１０３５，画素電極１０３７及びドレイン配線パッド１０３８の上方のゲート絶縁膜１０４０をエッチングし、画素電極１０３７及びドレイン配線パッド１０３８を露出させる（ステップＳ１００６）。この際、ＣＨＦ中での酸化物（酸化物導電体層１０３０）のエッチング速度は極めて遅いので、ほぼゲート絶縁膜１０４０のみがエッチングされる。なお、本実施形態では、ソース配線１０３５も露出するが、これに限定されるものではない。
次に、第二のレジスト１０５１のうち、薄く形成された部分（ゲート電極１０５３及びゲート配線１０５４を除く部分）をアッシングし、第二のレジスト１０５１を再形成する。続いて、再形成された第二のレジスト１０５１及び第四のエッチング液（ＣＡＮ）を用いて、Ｃｒからなる金属層１０５０を選択的にエッチングし、ゲート電極１０５３及びゲート配線１０５４を形成する（ステップＳ１００７）。ここで、露出したソース配線１０３５，画素電極１０３７及びドレイン配線パッド１０３８の酸化物導電体層１０３０は、上述した熱処理によってＣＡＮ耐性を有しているので、金属層１０５０を確実に選択エッチングすることができる。すなわち、上記エッチングによって、露出したソース配線１０３５，画素電極１０３７及びドレイン配線パッド１０３８がエッチングされダメージを受けるといった不具合を回避することができる。
次に、再形成された第二のレジスト１０５１をアッシングすると、図６に示すように、基板１０１０上に、ゲート絶縁膜１０４０と、ゲート電極１０５３，ゲート配線１０５４，ソース配線１０３５，画素電極１０３７及びドレイン配線パッド１０３８が露出する。
図５（ｃ）に示す、ドレイン電極１０３４，チャンネル部１０２１，ゲート電極１０５３，ソース電極１０３３，ソース配線１０３５及び画素電極１０３７は、図６におけるＣ−Ｃ断面を示している。ドレイン配線パッド１０３８は、Ｄ−Ｄ断面を示している。ゲート配線１０５４は、Ｅ−Ｅ断面を示している。また、図示してないが、ゲート配線１０５４上には、必要に応じてゲート配線パッドが形成される。
このように、本実施形態のＴＦＴ基板の製造方法によれば、二枚のマスク（第一のハーフトーンマスク１０３２及び第二のハーフトーンマスク１０５２）を用いて、活性層に、ｎ型酸化物半導体層１０２０を用いたトップゲート型のＴＦＴ基板１００１を製造することができ、製造工程が削減され製造原価のコストダウンを図ることができる。さらに、ＴＦＴの活性層に酸化物半導体（ｎ型酸化物半導体層１０２０）を使用したことにより、電流を流しても、安定であり、電流を制御して作動する有機電界発光装置には有用である。
［ＴＦＴ基板の製造方法における第二実施形態］
本実施形態のＴＦＴ基板の製造方法は、請求項１９に対応する。
図７は、本発明の第二実施形態にかかるＴＦＴ基板の製造方法を説明するための概略フローチャート図を示している。
同図において、まず、基板１０１０上に、ｎ型酸化物半導体層１０２０，酸化物導電体層１０３０及び第一のレジスト１０３１を順次積層し、第一のハーフトーンマスク１０３２及びハーフトーン露光によって、第一のレジスト１０３１を所定の形状に形成する（ステップＳ１０１１）。続いて、第一のレジスト１０３１及び第一のエッチング液を用いて、ｎ型半導体層１０３０及びｎ型酸化物半導体層１０２０をエッチングして、ソース電極１０３３，ドレイン電極１０３４，ソース配線１０３５，ドレイン配線１０３６及び画素電極１０３７を形成する（ステップＳ１０１２）。さらに、再形成された第一のレジスト１０３１及び第二のエッチング液（ＰＡＮ）を用いて、酸化物導電体層１０３０を選択的にエッチングし、チャンネル部１０２１を形成する（ステップＳ１０１３）。
なお、ここまでの各ステップＳ１０１１、１０１２，１０１３は、上述した第一実施形態の各ステップＳ１００１，１００２，１００３と同様である。
次に、酸化物導電体層１０３０のエッチング耐性を変化させる（ステップＳ１０１４）。すなわち、酸化物導電体層１０３０を加熱し結晶化させ、この結晶化によって、酸化物導電体層１０３０は、Ａｌからなる補助導電層１０６０をエッチングするエッチング液（ＰＡＮ）に対してＰＡＮ耐性を有するようになる。
次に、図８に示すように、基板１０１０，ｎ型酸化物半導体層１０２０及び酸化物導電体層１０３０上に、補助導電層１０６０及び第二のレジスト１０６１を順次積層し、第二のマスク１０６２を用いて、ドレイン配線１０３６，ソース電極１０３３及びドレイン電極１０３４上に、補助導電層１０６０からなる補助配線及び／又は補助電極を形成する（ステップＳ１０１５）。
次に、第二のマスク１０６２を用いた処理について、図面を参照して説明する。
（第二のマスクを用いた処理）
図８は、本発明の第二実施形態にかかるＴＦＴ基板の製造方法の、第二のマスクを用いた処理を説明するための概略図であり、（ａ）は補助導電層成膜／第二のレジスト塗布／露光／現像された断面図を示しており、（ｂ）は第三のエッチング／レジスト剥離された断面図を示している。
同図（ａ）において、基板１０１０，ｎ型酸化物半導体層１０２０及び酸化物導電体層１０３０上に、Ａｌターゲットを用いてＡｌ薄膜からなる補助導電層１０６０を厚さ約２００ｎｍ成膜し、続いて、第二のレジスト１０６１を塗布する。次に、第二のマスク１０６２を用いて露光を行い、さらに、現像して第二のレジスト１０６１を所定の形状に形成する。
次に、同図（ｂ）に示すように、不要な部分のＡｌ薄膜に対して、燐酸−酢酸−硝酸水溶液（ＰＡＮ）からなるエッチング液を用いて、第三のエッチングを行う。ここで、ｎ型酸化物半導体層１０２０は、あらかじめＰＡＮ耐性を有しており、酸化物導電体層１０３０は、上記結晶化によりＰＡＮ耐性を有する。したがって、支障なく補助導電層１０６０がエッチングされ、ドレイン電極用補助電極１３４１，ソース電極用補助電極１３３１及びドレイン配線用補助配線１３６１を形成する（ステップＳ１０１５）。続いて、第二のレジスト１０６１をアッシングすると、図９に示すように、ドレイン電極１０３４，ソース電極１０３３及びドレイン配線１０３６上に、補助導電層１０６０からなる、ドレイン電極用補助電極１３４１，ソース電極用補助電極１３３１及びドレイン配線用補助配線１３６１が露出する。
図８（ｃ）に示す、ドレイン電極用補助電極１３４１，チャンネル部１０２１，ソース電極用補助電極１３３１，ソース配線１０３５及び画素電極１０３７は、図９におけるＦ−Ｆ断面を示している。ドレイン配線用補助配線３６１は、Ｇ−Ｇ断面を示している。
なお、補助導電層１０６０と酸化物導電体層１０３０との電気的な接続抵抗が気になる場合は、Ｍｏ（モリブデン），Ｔｉ（チタン）などを間に挿入してもよい。また、図示してないが、ソース・ドレイン配線パッドにおいて、Ａｌが露出し耐久性に問題を生じる場合には、Ａｌ薄膜上部を酸化インジウム−酸化スズ−酸化サマリウムなどの酸化物導電体層で覆ってもよい。また、これらＡｌ薄膜と酸化物導電体層の間で、電気的な接続抵抗が気になる場合は、Ｍｏ，Ｔｉなどを挿入してもよい。
次に、図７に示すように、基板１０１０，ｎ型酸化物半導体層１０２０，酸化物導電体層１０３０及び補助導電層１０６０上に、ゲート絶縁膜１０４０，ゲート電極・配線層としての金属層１０５０及び第三のレジスト１０５１ａを順次積層し、第三のハーフトーンマスク１０５２ａ及びハーフトーン露光によって、第三のレジスト１０５１ａを所定の形状に形成する（ステップＳ１０１６）。
次に、第三のハーフトーンマスク１０５２ａを用いた処理について、図面を参照して説明する。
（第三のハーフトーンマスクを用いた処理）
図１０は、本発明の第二実施形態にかかるＴＦＴ基板の製造方法の、第三のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）はゲート絶縁膜成膜／金属層成膜された断面図を示しており、（ｂ）は第三のレジスト塗布／ハーフトーン露光／現像された断面図を示しており、（ｃ）は第四のエッチング／第三のレジストの再形成／第五のエッチング／レジスト剥離された断面図を示している。
同図（ａ）において、まず、第一実施形態とほぼ同様に、グロー放電ＣＶＤ法により、基板１０１０，ｎ型酸化物半導体層１０２０及び酸化物導電体層１０３０上に、窒化シリコン（ＳｉＮｘ）膜であるゲート絶縁膜１０４０を膜厚約３００ｎｍ堆積させる。続いて、Ｃｒターゲットを用いて、高周波スパッタリング法により、アルゴン１００％の条件で、ゲート電極１０５３及びゲート配線１０５４を形成するための厚み約１５０ｎｍの金属層（クロム薄膜層）１０５０を形成する。
次に、同図（ｂ）に示すように、第三のハーフトーンマスク１０５２ａ及びハーフトーン露光によって、第三のレジスト１０５１ａを所定の形状に形成する（ステップＳ１０１６）。第三のレジスト１０５１ａは、ソース配線１０３５，画素電極１０３７及びドレイン配線パッド１０３８ａの上方を除く金属層１０５０上に形成される。また、第三のレジスト１０５１ａは、ゲート電極１０５３及びゲート配線１０５４となる部分の上方が、他の部分より厚く形成してある。
次に、同図（ｃ）に示すように、第三のレジスト１０５１ａ及び第四のエッチング液（硝酸セリウムアンモニウムハイドロオキサイド水溶液（ＣＡＮ））を用いて、ソース配線１０３５，画素電極１０３７及びドレイン配線パッド１０３８の上方の金属層１０５０をエッチングする。
続いて、第三のレジスト１０５１ａ及びエッチングガス（ＣＨＦ（ＣＦ４，ＣＨＦ３ガスなど））を用いて、ソース配線１０３５，画素電極１０３７及びドレイン配線パッド１０３８ａの上方のゲート絶縁膜１０４０をエッチングし、画素電極１０３７及びドレイン配線パッド１０３８ａを露出させる（ステップＳ１０１７）。この際、ＣＨＦ中での酸化物（酸化物導電体層１０３０）のエッチング速度は極めて遅いので、ほぼゲート絶縁膜１０４０のみがエッチングされる。
次に、第三のレジスト１０５１ａのうち、薄く形成された部分（ゲート電極１０５３及びゲート配線１０５４を除く部分）をアッシングし、第三のレジスト１０５１ａを再形成する。続いて、再形成された第三のレジスト１０５１ａ及び第五のエッチング液（ＣＡＮ）を用いて、Ｃｒからなる金属層１０５０を選択的にエッチングし、ゲート電極１０５３及びゲート配線１０５４を形成する（ステップＳ１０１８）。ここで、露出したソース配線１０３５及び画素電極１０３７の酸化物導電体層１０３０は、上述した熱処理によってＣＡＮ耐性を有しているので、不要な金属層１０５０を確実に選択エッチングすることができる。また、ドレイン配線パッド１０３８ａとなるドレイン配線用補助配線１３６１は、ＡｌからなりＣＡＮ耐性を有しているので、エッチングされない。
次に、再形成された第三のレジスト１０５１ａをアッシングすると、図１１に示すように、基板１０１０上に、ゲート絶縁膜１０４０と、ゲート電極１０５３，ゲート配線１０５４，ソース配線１０３５，画素電極１０３７及びドレイン配線パッド１０３８ａが露出する。
図１０（ｃ）に示す、ドレイン電極１０３４（及びドレイン電極用補助電極１３４１），チャンネル部１０２１，ゲート電極１０５３，ソース電極１０３３（及びソース電極用補助電極１３３１），ソース配線１０３５及び画素電極１０３７は、図１１におけるＨ−Ｈ断面を示している。ドレイン配線パッド３８ａは、Ｉ−Ｉ断面を示している。
このように、本実施形態のＴＦＴ基板の製造方法によれば、各配線や電極の電気抵抗を低減することができ、信頼性を向上させることができる。また、エネルギー効率の低下を抑制することができる。さらに、三枚のマスク（第一のハーフトーンマスク１０３２，第二のマスク１０６２及び第三のハーフトーンマスク１０５２ａ）を用いて、活性層に、ｎ型酸化物半導体層１０２０を用いたトップゲート型のＴＦＴ基板１００１ａを製造することができるので、製造工程が削減され製造原価のコストダウンを図ることができる。
なお、金属層１０５０や補助導電層１０６０は、Ｃｒ，Ａｌに限らず、Ｍｏ，Ａｇ，Ｃｕなどの金属・合金を使用してもよい。また、Ｍｏ／Ａｌ／Ｍｏ，Ｔｉ／Ａｌ／Ｔｉなどの金属薄膜の積層膜を使用することもできる。さらに、金属配線が全面に露出しないように、上部にＩＺＯなどの酸化物薄膜を成膜してもよい。このように、酸化物薄膜を金属層上に成膜することにより、金属薄膜などの腐蝕を防止することができる。
［ＴＦＴ基板の製造方法における第三実施形態］
本実施形態のＴＦＴ基板の製造方法は、請求項２０に対応する。
図１２は、本発明の第三実施形態にかかるＴＦＴ基板の製造方法を説明するための概略フローチャート図を示している。
同図において、まず、基板１０１０上に、ｎ型酸化物半導体層１０２０，酸化物導電体層１０３０，補助導電層１０６０及び第一のレジスト１０３１を順次積層し、第一のハーフトーンマスク１０３２及びハーフトーン露光によって、第一のレジスト１０３１を所定の形状に形成する（ステップＳ１０２１）。
次に、第一のハーフトーンマスク１０３２を用いた処理について、図面を参照して説明する。
（第一のマスクを用いた処理）
図１３は、本発明の第三実施形態にかかるＴＦＴ基板の製造方法の、第一のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）は処理前のガラス基板の断面図を示しており、（ｂ）はｎ型酸化物半導体層成膜／酸化物導電体層成膜／補助導電層成膜された断面図を示しており、（ｃ）はレジスト塗布／ハーフトーン露光／現像された断面図を示している。
同図（ａ）において、まず、透光性のガラス基板１０１０が用意される。
次に、同図（ｂ）に示すように、基板１０１０上に、酸化インジウム−酸化セリウム（Ｉｎ２Ｏ３:ＣｅＯ２＝約９７:３ｗｔ％）のターゲットを用い、膜厚約１５０ｎｍのｎ型酸化物半導体層１０２０を成膜する。このときの条件は、酸素：アルゴン比が約９０：１０Ｖｏｌ．％であり、かつ、基板温度が約２００℃である。
続いて、ｎ型酸化物半導体層１０２０上に、酸化インジウム-酸化スズ−酸化サマリウム（Ｉｎ２Ｏ３：ＳｎＯ２：Ｓｍ２Ｏ３＝約９０：７：３ｗｔ％）のターゲットを用い、膜厚約１００ｎｍの酸化物導電体層１０３０を成膜する。このときの条件は、酸素：アルゴン比が約９９：１Ｖｏｌ．％であり、かつ、基板温度が約１５０℃である。
さらに、酸化物導電体層１０３０上に、Ｃｒ金属をターゲットに用いて、Ｃｒ薄膜からなる補助導電層１０６０を厚さ約２００ｎｍ成膜する。
次に、同図（ｃ）に示すように、補助導電層１０６０上に、第一のレジスト１０６１ｂが塗布され、第一のハーフトーンマスク１０６２ｂ及びハーフトーン露光によって、第一のレジスト１０６１ｂを所定の形状に成形する（ステップＳ１０２１）。第一のレジスト１０６１ｂは、チャンネル部１０２１，ソース電極１０３３，ドレイン電極１０３４，ソース配線１０３５，ドレイン配線１０３６及び画素電極１０３７を覆い、かつ、ハーフトーンマスク部１６２１によって、チャンネル部１０２１を覆う部分が他の部分より薄い形状に形成される。
次に、図１２に示すように、第一のレジスト１０６１ｂを用いて、補助導電層１０６０，ｎ型半導体層１０３０及びｎ型酸化物半導体層１０２０をエッチングして、ソース電極１０３３，ドレイン電極１０３４，ソース配線１０３５，ドレイン配線１０３６及び画素電極１０３７を形成する（ステップＳ１０２２）。
図１４は、本発明の第三実施形態にかかるＴＦＴ基板の製造方法の、第一のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）は第一のエッチング／第二のエッチングされソース電極，ドレイン電極，ソース配線，ドレイン配線及び画素電極が形成された断面図を示しており、（ｂ）は第一のレジストが再形成された断面図を示しており、（ｃ）は第三のエッチング／レジスト剥離によってチャンネル部が形成された断面図を示している。
同図（ａ）において、第一のレジスト１０６１ｂ及び第一のエッチング液（硝酸セリウムアンモニウムハイドロオキサイド水溶液（ＣＡＮ））を用いて、補助導電層１０６０をエッチング除去する。続いて、第一のレジスト１０６１ｂ及び第二のエッチング液（蓚酸水溶液）を用いて、酸化物導電体層１０３０及びｎ型酸化物半導体層１０２０をエッチングする。すなわち、チャンネル部１０２１となる部分、並びに、ソース電極１０３３，ドレイン電極１０３４，ソース配線１０３５，ドレイン配線１０３６及び画素電極１０３７となる部分を残してエッチングする。このエッチングにより、ソース電極１０３３，ドレイン電極１０３４，ソース配線１０３５，ドレイン配線１０３６及び画素電極１０３７が形成される（ステップＳ１０２２）。
次に、同図（ｂ）に示すように、第一のレジスト１０６１ｂのうち、チャンネル部１０２１上の薄く形成された部分をアッシングし、第一のレジスト１０６１ｂを再形成する。続いて、同図（ｃ）に示すように、再形成された第一のレジスト１０６１ｂ及び第三のエッチング液（ＰＡＮ）を用いて、酸化物導電体層１０３０を選択的にエッチングし、チャンネル部１０２１を形成する（ステップＳ１０２３）。ここで、酸化物導電体層１０３０は、ＰＡＮに対して溶解する酸化物が用いられ、かつ、ｎ型酸化物半導体層１０２０は、ＰＡＮ耐性を有する酸化物が用いられている。したがって、酸化物導電体層１０３０を確実に選択エッチングすることができる。
なお、第三のエッチング液として、（硝酸セリウムアンモニウムハイドロオキサイド水溶液（ＣＡＮ））を用いて、酸化物導電体層１０３０を選択的にエッチングし、チャンネル部１０２１を形成してもよい。この場合、酸化物導電体層１０３０は、ＣＡＮに対して溶解する酸化物が用いられ、かつ、ｎ型酸化物半導体層１０２０は、ＣＡＮ耐性を有する酸化物が用いられる。
次に、再形成された第一のレジスト１０６１ｂをアッシングすると、図１５に示すように、基板１０１０上に、ソース電極１０３３，ドレイン電極１０３４，ソース配線１０３５，ドレイン配線１０３６及び画素電極１０３７上に形成された補助導電層１０６０が露出する。
図１４（ｃ）に示す、ドレイン電極１０３４，ドレイン電極用補助電極１３４１，チャンネル部１０２１，ソース電極１０３３，ソース電極用補助電極１３３１，ソース配線１０３５及び画素電極１０３７は、図１５におけるＪ−Ｊ断面を示している。ドレイン配線１０３６及びドレイン配線用補助配線１３６１は、Ｋ−Ｋ断面を示している。
次に、酸化物導電体層１０３０のエッチング耐性を変化させる（ステップＳ１０２４）。すなわち、酸化物導電体層１０３０を加熱し結晶化させ、この結晶化によって、酸化物導電体層１０３０は、金属層１０５０をエッチングするエッチング液（ＣＡＮ）に対してＣＡＮ耐性を有するようになる。
なお、本実施形態では、ゲート絶縁膜１０４０の成膜前にエッチング耐性を変化させているが、これに限定されるものではない。たとえば、ゲート絶縁膜１０４０の成膜時に、基板温度を上げてエッチング耐性を変化させてもよい。
次に、図１２に示すように、基板１０１０，ｎ型酸化物半導体層１０２０及び補助導電層１０６０上に、ゲート絶縁膜１０４０，ゲート電極・配線層としての金属層１０５０及び第二のレジスト１０５１ｂを順次積層し、第二のハーフトーンマスク１０５２ｂ及びハーフトーン露光によって、第二のレジスト１０５１ｂを所定の形状に形成する（ステップＳ１０２５）。
次に、第二のハーフトーンマスク１０５２ｂを用いた処理について、図面を参照して説明する。
（第二のハーフトーンマスクを用いた処理）
図１６は、本発明の第三実施形態にかかるＴＦＴ基板の製造方法の、第二のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）はゲート絶縁膜成膜／金属層成膜された断面図を示しており、（ｂ）は第二のレジスト塗布／ハーフトーン露光／現像された断面図を示しており、（ｃ）は第四のエッチング／第二のレジストの再形成／第五のエッチング／レジスト剥離された断面図を示している。
同図（ａ）において、まず、グロー放電ＣＶＤ法により、基板１０１０，ｎ型酸化物半導体層１０２０及び補助導電層１０６０上に、窒化シリコン（ＳｉＮＸ）膜であるゲート絶縁膜１０４０を膜厚約３００ｎｍ堆積させる。
続いて、Ｃｒターゲットを用いて、高周波スパッタリング法により、アルゴン１００％の条件で、ゲート電極１０５３及びゲート配線１０５４を形成するための厚み約１５０ｎｍの金属層（クロム薄膜層）１０５０を形成する。
次に、同図（ｂ）に示すように、第二のハーフトーンマスク１０５２ｂ及びハーフトーン露光によって、第二のレジスト１０５１ｂを所定の形状に形成する（ステップＳ１０２５）。第二のレジスト１０５１ｂは、ソース配線１０３５，画素電極１０３７及びドレイン配線パッド１０３８の上方を除く金属層１０５０上に形成される。また、第二のレジスト１０５１ｂは、ゲート電極１０５３及びゲート配線１０５４となる部分の上方が、他の部分より厚く形成してある。
次に、同図（ｃ）に示すように、第二のレジスト１０５１ｂ及び第四のエッチング液（硝酸セリウムアンモニウムハイドロオキサイド水溶液（ＣＡＮ））を用いて、ソース配線１０３５，画素電極１０３７及びドレイン配線パッド１０３８ａの上方の金属層５０をエッチングする。続いて、第二のレジスト１０５１ｂ及びエッチングガス（ＣＨＦ（ＣＦ４，ＣＨＦ３ガスなど））を用いて、ソース配線１０３５，画素電極１０３７及びドレイン配線パッド１０３８ａの上方のゲート絶縁膜１０４０をエッチングする（ステップＳ１０２６）。この際、ＣＨＦ中での酸化物（酸化物導電体層１０３０）のエッチング速度は極めて遅いので、ほぼゲート絶縁膜１０４０のみがエッチングされる。なお、本実施形態では、Ｃｒ薄膜により金属層１０５０を形成したが、Ａｌ，Ｃｕ，Ａｇ，Ａｕなどの金属・合金薄膜を用いることもできる。
次に、第二のレジスト１０５１のうち、薄く形成された部分（ゲート電極１０５３及びゲート配線１０５４を除く部分）をアッシングし、第二のレジスト１０５１を再形成する。続いて、再形成された第二のレジスト１０５１及び第五のエッチング液（ＣＡＮ）を用いて、Ｃｒからなる金属層１０５０を選択的にエッチングし、ゲート電極１０５３及びゲート配線１０５４を形成するとともに、ドレイン配線１０３６からなるドレイン配線パッド１０３８及び画素電極１０３７を露出させる（ステップＳ１０２７）。ここで、露出したソース配線１０３５，画素電極１０３７及びドレイン配線パッド１０３８の酸化物導電体層１０３０は、上述した熱処理によってＣＡＮ耐性を有しているので、金属層１０５０を確実に選択エッチングすることができる。すなわち、上記エッチングによって、露出したソース配線１０３５，画素電極１０３７及びドレイン配線パッド１０３８がエッチングされるといった不具合を回避することができる。
次に、再形成された第二のレジスト１０５１ｂをアッシングすると、図１７に示すように、基板１０１０上に、ゲート絶縁膜１０４０と、ゲート電極１０５３，ゲート配線１０５４，ソース配線１０３５，画素電極１０３７及びドレイン配線パッド１０３８が露出する。
図１６（ｃ）に示す、ドレイン電極１０３４，チャンネル部１０２１，ゲート電極１０５３，ソース電極１０３３，ソース配線１０３５及び画素電極１０３７は、図１７におけるＬ−Ｌ断面を示している。ドレイン配線パッド１０３８は、Ｍ−Ｍ断面を示しており、ゲート配線１０５４は、Ｎ−Ｎ断面を示している。また、図示してないが、ゲート配線１０５４上には、必要に応じてゲート配線パッドが形成される。
このように、本実施形態のＴＦＴ基板の製造方法によれば、各配線（ドレイン配線１０３６）や電極（ドレイン電極１０３４及びソース配線１０３５）の電気抵抗を低減することができ、信頼性を向上させることができる。また、エネルギー効率の低下を抑制することができる。さらに、二枚のマスク（第一のハーフトーンマスク１０６２ｂ及び第二のハーフトーンマスク１０５２ｂ）を用いて、活性半導体層に、酸化物半導体層を用いたトップゲート型のＴＦＴ基板１００１ｂを製造することができるので、製造工程が削減され製造原価のコストダウンを図ることができる。
なお、本実施形態では、ゲート絶縁膜１０４０にＳｉＮＸなどの窒化シリコン膜を用いたが、酸化物絶縁体を絶縁膜に用いることもできる。この場合、酸化物絶縁膜の誘電率は大きい方が、薄膜トランジスタの作動には有利になる。また、絶縁性は高い方が好ましい。これらを満足する例としては、酸化物の超格子構造を有する酸化物も好ましい酸化物絶縁膜である。さらに、非晶質の酸化物絶縁膜を用いることも可能である。非晶質酸化物絶縁膜の場合、成膜温度を低温に維持できるので、プラスチック基板などの耐熱性に乏しい基板の場合に、有利である。
例えば、ＳｃＡｌＭｇＯ４、ＳｃＡｌＺｎＯ４、ＳｃＡｌＣｏＯ４、ＳｃＡｌＭｎＯ４、ＳｃＧａＺｎＯ４、ＳｃＧａＭｇＯ４、又は、ＳｃＡｌＺｎ３Ｏ６、ＳｃＡｌＺｎ４Ｏ７、ＳｃＡｌＺｎ７Ｏ１０、又は、ＳｃＧａＺｎ３Ｏ６、ＳｃＧａＺｎ５Ｏ８、ＳｃＧａＺｎ７Ｏ１０、又は、ＳｃＦｅＺｎ２Ｏ５、ＳｃＦｅＺｎ３Ｏ６、ＳｃＦｅＺｎ６Ｏ９なども使用可能である。
また、酸化アルミナ、酸化チタン、酸化ハフニウム、酸化ランタノイドなどの酸化物及び、超格子構造の複合酸化物も使用可能である。
さらに、本実施形態では、ｉ型酸化物半導体として、酸化インジウム−酸化セリウム系、酸化インジウム−酸化ガリウム−酸化亜鉛系や、酸化インジウム−酸化サマリウム、酸化亜鉛−酸化マグネシウムなどの酸化物半導体を用いることができる。また、これらは、結晶系のみならず非晶質系でも使用可能である。さらに、ｎ型酸化物半導体１０２０との組合せ、エッチング特性の選択などにより、適宜選択することができる。
［ＴＦＴ基板における第一実施形態］
また、本発明は、ＴＦＴ基板１００１の発明としても有効である。
第一実施形態にかかるＴＦＴ基板１００１は、図５（ｃ）及び図６に示すように、基板１０１０と、この基板１０１０上に形成されたｎ型酸化物半導体層１０２０と、このｎ型酸化物半導体層１０２０上に、チャンネル部１０２１によって隔てられて形成された酸化物導電体層１０３０と、基板１０１０，ｎ型酸化物半導体層１０２０及び酸化物導電体層１０３０上に形成されたゲート絶縁膜１０４０と、このゲート絶縁膜１０４０上に形成されたゲート配線１０５４及びゲート電極１０５３とを備えている。このようにすると、活性半導体層としてｎ型酸化物半導体層１０２０を設けたトップゲート型のＴＦＴ基板１００１を提供することができる。また、ＴＦＴの活性層としてｎ型酸化物半導体層１０２０を使用することにより、電流を流しても安定であり、電流制御により作動させる有機電界発光装置にとって有用である。
また、ＴＦＴ基板１００１は、酸化物導電体層１０３０によって、ソース配線１０３５，ドレイン配線１０３６，ソース電極１０３３，ドレイン電極１０３４及び画素電極１０３７が形成されている。このようにすると、使用するマスク数を削減することができ、製造工程が削減される。したがって、生産効率が向上し、製造原価のコストダウンを図ることができる。
なお、通常、酸化物導電体層１０３０によって、ソース配線１０３５，ドレイン配線１０３６，ソース電極１０３３，ドレイン電極１０３４及び画素電極１０３７が形成されているが、これに限定されるものではない。たとえば、酸化物導電体層１０３０によって、ソース配線１０３５，ドレイン配線１０３６，ソース電極１０３３，ドレイン電極１０３４及び画素電極１０３７の少なくとも一つが形成されてもよい。
さらに、ｎ型酸化物半導体層１０２０と酸化物導電体層１０３０との積層膜よりなる画素電極１０３７を備えた構成としてある。このようにすると、積層膜を透明とすることができるので、光による誤動作を防止することができる。
また、少なくとも酸化物導電体層１０３０の基板１０１０側に、ｎ型酸化物半導体層１０２０が形成されている。このようにすると、酸化物導電体層１０３０及びｎ型酸化物半導体層１０２０を透明とすることができるので、光による誤動作を防止することができる。
さらに、第一の酸化物層としてのｎ型酸化物半導体層１０２０及び第二の酸化物層としての酸化物導電体層１０３０のエネルギーギャップを、３．０ｅＶ以上とするとよい。このように、エネルギーギャップを３．０ｅＶ以上とすることにより、光による誤動作を防止することができる。
また、ＴＦＴ基板１００１は、酸化物導電体層１０３０が、所定のエッチング液に溶解する材料からなり、かつ、ｎ型酸化物半導体層１０２０が、所定のエッチング液に対して耐性を有する材料からなる構成としてある。すなわち、酸化物導電体層１０３０の材料が、ｎ型酸化物半導体層１０２０の材料に対して、選択エッチング性を有している。このようにすると、チャンネル部１０２１を確実かつ容易に形成することができるので、品質を向上させることができる。
また、ＴＦＴ基板１００１は、ｎ型酸化物半導体層１０２０の材料が結晶化されることによって、酸化物導電体層１０３０の材料が、ｎ型酸化物半導体層１０２０の材料に対して、選択エッチング性を有する構成としてある。このようにしても、チャンネル部１０２１が形成される際、チャンネル部１０２１となるｎ型酸化物半導体層１０２０が、ダメージを受けるといった不具合を回避することができるので、品質（製造歩留り）を向上させることができる。
このように、本実施形態のＴＦＴ基板１００１によれば、活性半導体層としてｎ型酸化物半導体層１０２０を設けたトップゲート型のＴＦＴ基板１００１を提供することができる。また、ＴＦＴの活性層としてｎ型酸化物半導体層１０２０を使用することにより、電流を流しても安定であり、電流制御により作動させる有機電界発光装置にとって有用である。
［ＴＦＴ基板における第二実施形態］
また、本発明は、ＴＦＴ基板１００１ａの発明としても有効である。
第二実施形態にかかるＴＦＴ基板１００１ａは、ＴＦＴ基板１００１と比べると、図１０（ｂ）に示すように、ソース電極１０３３上，ドレイン電極１０３４上，ドレイン配線１０３６上に、金属層１０５０からなる導電性の補助層、すなわち、ソース電極用補助電極１３３１，ドレイン電極用補助電極１３４１，ドレイン配線用補助配線１３６１を形成した構成としてある。なお、その他の構成は、ほぼＴＦＴ基板１００１と同様としてある。
このようにすると、各配線や電極の電気抵抗を低減することができ、信頼性を向上させることができる。また、エネルギー効率の低下を抑制することができる。なお、本実施形態では、ソース配線１０３５上にソース配線用補助配線層を設けていないが、設ける構成としてもよい。
また、ＴＦＴ基板１００１ａは、ソース電極１０３３，ドレイン電極１０３４及びドレイン配線１０３６の上方に、ゲート絶縁膜１０４０を備えた構成としてある。このようにすると、ＴＦＴ基板１００１ａに、有機ＥＬ材料，電極及び保護膜を設けることにより、有機電界発光装置を容易に得ることができる。
さらに、ＴＦＴ基板１００１ａは、ゲート絶縁膜１０４０として、上述したように、酸化物絶縁体を用いるとよい。このようにすると、ゲート絶縁膜１０４０の誘電率を大きくすることができ、薄膜トランジスタが作動しやすくなり、信頼性を向上させることができる。
また、ＴＦＴ基板１００１ａは、上述したように、酸化物導電体層１０３０が結晶化される。この結晶化によって、酸化物導電体層１０３０は、Ａｌからなる補助導電層１０６０をエッチングするエッチング液（ＰＡＮ）に対してＰＡＮ耐性を有する。すなわち、補助導電層１０６０の材料が、酸化物導電体層１０３０の材料に対して、選択エッチング性を有する構成としてある。
このようにすると、酸化物導電体層１０３０に対して、補助導電層１０６０を選択的にエッチングすることができる。また、使用するマスク数を削減でき、製造工程が削減される。したがって、生産効率が向上し、製造原価のコストダウンを図ることができる。また、たとえば、画素電極１０３７を露出させる際、画素電極１０３７となる酸化物導電体層１０３０が、ダメージを受けるといった不具合を回避することができるので、品質（製造歩留り）を向上させることができる。
このように、本実施形態のＴＦＴ基板１００１ａは、各配線や電極の電気抵抗を低減することができ、信頼性を向上させることができる。また、エネルギー効率の低下を抑制することができる。さらに、ＴＦＴ基板１００１ａは、ガラス基板１０１０の上部にゲート絶縁膜１０４０を備えており、たとえば、このＴＦＴ基板１００１ａに、有機ＥＬ材料，電極及び保護膜を設けることにより、有機電界発光装置を容易に得ることができる。また、ＴＦＴ基板１００１ａは、上述した第二実施形態の製造方法により三枚のマスク１０３２，１０６２，１０５２ａで製造されるので、使用するマスク数を削減することができ、製造工程が削減される。したがって、生産効率が向上し、製造原価のコストダウンを図ることができる。
［ＴＦＴ基板における第三実施形態］
また、本発明は、ＴＦＴ基板１００１ｂの発明としても有効である。
第三実施形態にかかるＴＦＴ基板１００１ｂは、ＴＦＴ基板１００１ａと比べると、図１６（ｃ）に示すように、酸化物導電体層３０からなるドレイン配線パッド３８が露出した構成としてある。なお、その他の構成は、ほぼＴＦＴ基板１００１ａと同様としてある。
このようにすると、ＴＦＴ基板１００１ｂは、上述した第三実施形態の製造方法により二枚のマスク１０６２ｂ，１０５２ｂで製造されるので、使用するマスク数を削減することができ、製造工程が削減される。したがって、生産効率が向上し、製造原価のコストダウンを図ることができる。また、ＴＦＴ基板１００１ａと同様に、各配線や電極の電気抵抗を低減することができ、信頼性を向上させることができる。また、エネルギー効率の低下を抑制することができる。
［ＴＦＴ基板の製造方法における第四実施形態］
本実施形態のＴＦＴ基板の製造方法は、請求項２１に対応する。
図１８は、本発明の第四実施形態にかかるＴＦＴ基板の製造方法を説明するための概略フローチャート図を示している。
同図において、まず、基板上に、第一の酸化物層としてのｎ型酸化物半導体層２０２０，第二の酸化物層としての酸化物導電体層２０３０及び第一のレジスト２０３１をこの順に積層し、第一のハーフトーンマスク２０３２及びハーフトーン露光によって、第一のレジスト２０３１を所定の形状に形成する（ステップＳ２００１）。
次に、第一のハーフトーンマスク２０３２を用いた処理について、図面を参照して説明する。
（第一のハーフトーンマスクを用いた処理）
図１９は、本発明の第四実施形態にかかるＴＦＴ基板の製造方法の、第一のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）はｎ型酸化物半導体層成膜／酸化物導電体層成膜／第一のレジスト塗布／ハーフトーン露光／現像された断面図を示しており、（ｂ）は第一のエッチング／第一のレジストの再形成された断面図を示しており、（ｃ）は第二のエッチング／第一のレジスト剥離された断面図を示している。
同図（ａ）において、まず、透光性のガラス基板２０１０が用意される。
なお、ＴＦＴ基板２００１の基材となる板状部材は、上記ガラス基板２０１０に限定されるものではなく、たとえば、樹脂製の板状部材やシート状部材などでもよい。
次に、ガラス基板２０１０上に、酸化インジウム−酸化亜鉛（Ｉｎ２Ｏ３:ＺｎＯ＝約９７:３ｗｔ％）のターゲットを用い、膜厚約１５０ｎｍのｎ型酸化物半導体層２０２０を成膜する。このときの条件は、酸素：アルゴン比が約１０：９０Ｖｏｌ．％であり、かつ、基板温度が約２００℃である。
なお、ｎ型酸化物半導体層２０２０は、上記酸化インジウム−酸化亜鉛からなる酸化物半導体層に限定されるものではない。たとえば、酸化インジウム−酸化ガリウム−酸化亜鉛系や、酸化インジウム−酸化サマリウム、酸化亜鉛−酸化マグネシウムなどからなる酸化物半導体層としてもよい。
また、上記酸化インジウム−酸化亜鉛薄膜は、キャリヤー密度が１０＋１６ｃｍ−３以下であり、十分に半導体として作動する領域であった。また、ホール移動度は、１１ｃｍ２／Ｖ・ｓｅｃであった。通常、キャリヤー密度は約１０＋１７ｃｍ−３未満であれば、十分に作動領域となり、かつ、移動度は、非晶質シリコンのそれに比べて１０倍以上大きいことから、ｎ型酸化物半導体層２０２０は、十分に有用な半導体薄膜である。
また、ｎ型酸化物半導体層２０２０は、透明性が必要なことから、エネルギーギャップが３．０ｅＶ以上の酸化物を用いるとよい。好ましくは３．２ｅＶ以上、より好ましくは３．４ｅＶ以上である。上記の酸化インジウム−酸化亜鉛系、酸化インジウム−酸化ガリウム−酸化亜鉛系や、酸化インジウム−酸化サマリウム、酸化亜鉛−酸化マグネシウムなどからなるｎ型酸化物半導体層のエネルギーギャップは、３．２ｅＶ以上であり、好適に使用される。また、これらの薄膜（ｎ型酸化物半導体層）は、非晶質の場合、蓚酸水溶液や、燐酸，酢酸及び硝酸からなる混酸（適宜、混酸と略称する。）に溶解可能であるが、加熱結晶化させることにより、蓚酸水溶液や混酸に不溶となり、耐性を示すようになる。また、結晶化の温度は、添加する酸化亜鉛の量により制御できる。これにより、第一の酸化物層と第二の酸化物の選択エッチング性を出すことができる。
また、組成を適宜選択することにより、第一の酸化物層と第二の酸化物層の選択エッチング性を選ぶことができる。さらに、かかる場合、選ばれた選択エッチング性に応じたエッチング液が適宜選択される。
次に、同図（ａ）に示すように、ｎ型酸化物半導体層２０２０上に、酸化インジウム−酸化スズ−酸化亜鉛（Ｉｎ２Ｏ３：ＳｎＯ２：ＺｎＯ＝約６０：２０：２０ｗｔ％）のターゲットを用い、膜厚約１１０ｎｍの酸化物導電体層２０３０を成膜する。このときの条件は、酸素：アルゴン比が約９９：１Ｖｏｌ．％であり、かつ、基板温度が約１５０℃である。
この酸化インジウム−酸化スズ−酸化亜鉛薄膜は、非晶質であり、蓚酸水溶液によりエッチングできるが、混酸には耐性を示しエッチングされない。また、３００℃以下の熱処理では結晶化することはない。これにより、ｎ型酸化物半導体層２０２０と酸化物導電体層２０３０の選択エッチング性を制御することができる。
酸化物導電体層２０３０は、上記酸化インジウム−酸化スズ−酸化亜鉛からなる酸化物導電体層に限定されるものではない。たとえば、酸化インジウム−酸化スズ、酸化インジウム−酸化亜鉛、酸化インジウム−酸化スズ−酸化サマリウムなどからなる酸化物導電体層、あるいは、酸化インジウム−酸化スズ、酸化インジウム−酸化亜鉛、酸化インジウム−酸化スズ−酸化サマリウムなどにランタノイド元素を添加した酸化物導電体層としてもよい。また、本実施形態においては、酸化物導電体層２０３０によって、画素電極２０３７が形成されるので、導電性に優れたものを使用するとよい。また、酸化物導電層２０３０は、透明性が必要なことから、エネルギーギャップは、３．０ｅＶ以上の酸化物を用いるとよい。好ましくは３．２ｅＶ以上、より好ましくは３．４ｅＶ以上である。上記酸化インジウム−酸化スズ、酸化インジウム−酸化亜鉛、酸化インジウム−酸化スズ−酸化サマリウムなどからなる酸化物導電体層、あるいは、酸化インジウム−酸化スズ、酸化インジウム−酸化亜鉛、酸化インジウム−酸化スズ−酸化サマリウムなどにランタノイド元素を添加した酸化物導電体層は、いずれもエネルギーギャップは３．２ｅＶ以上であり、好適に使用される。
また、酸化インジウム−酸化スズ−酸化亜鉛からなる酸化物導電体層２０３０は、非晶質でありながら、蓚酸水溶液には溶解するが、混酸には溶解しないので、有用である。
ここで、酸化スズの含有量を約１０〜４０重量％とし、酸化亜鉛を約１０〜４０重量％とし、残りを酸化インジウムとするとよい。この理由は、酸化スズ、酸化亜鉛とも約１０重量％未満では、混酸への耐性がなくなり、溶解するようになる。また、酸化スズが約４０重量％を超えると、蓚酸水溶液に溶解しなくなったり、比抵抗が大きくなったりする。さらに、酸化亜鉛が約４０重量％を超えると、混酸への耐性が無くなったりする場合があるからである。なお、酸化スズ、酸化亜鉛の比は適宜選択すればよい。
また、酸化インジウム−酸化スズ−酸化サマリウムなどのランタノイド元素を含む酸化物導電体層は、室温成膜後は非晶質であり、蓚酸水溶液や混酸に溶解するが、加熱などによる結晶化後は、蓚酸水溶液や混酸に不溶となり、好適に使用することができる。
次に、同図（ａ）に示すように、酸化物導電体層２０３０上に、第一のレジスト２０３１が塗布され、第一のハーフトーンマスク２０３２及びハーフトーン露光によって、第一のレジスト２０３１を所定の形状に成形する（ステップＳ２００１）。すなわち、第一のレジスト２０３１は、ドレイン電極２０３４，チャンネル部２０２１，ソース電極２０３３，ソース配線２０３５，ドレイン配線２０３６及び画素電極２０３７を覆い、かつ、ハーフトーンマスク部２３２１によって、チャンネル部２０２１を覆う部分が他の部分より薄い形状に形成される。なお、本実施形態では、画素電極２０３７とソース電極２０３３がソース配線２０３５を介して接続される構成としてあるが、画素電極２０３７とドレイン電極がドレイン配線を介して接続される構成としてもよい。
次に、図１８に示すように、第一のレジスト２０３１及びエッチング液（Ａ）を用いて、酸化物導電体層２０３０及びｎ型酸化物半導体層２０２０をエッチングして、ソース配線２０３５，ドレイン配線２０３６，ソース電極２０３３，ドレイン電極２０３４及び画素電極２０３７を形成する（ステップＳ２００２）。エッチング液（Ａ）は、蓚酸水溶液である。
すなわち、第一のエッチングとして、図１９（ｂ）に示すように、第一のレジスト２０３１（図１９（ａ）参照）及びエッチング液（Ａ：蓚酸水溶液）を用いて、チャンネル部２０２１となる部分、並びに、ソース配線２０３５，ドレイン配線２０３６，ソース電極２０３３，ドレイン電極２０３４及び画素電極２０３７となる部分を残してエッチングする。このエッチングにより、ソース配線２０３５，ドレイン配線２０３６，ソース電極２０３３，ドレイン電極２０３４及び画素電極２０３７が形成される（ステップＳ２００２）。また、第一のエッチング液として、蓚酸水溶液を用いることにより、酸化物導電体層２０３０及びｎ型酸化物半導体層２０２０を一括エッチングすることができ、ソース配線２０３５，ドレイン配線２０３６，ソース電極２０３３，ドレイン電極２０３４及び画素電極２０３７を容易に形成することができる。なお、この段階では、ソース電極２０３３とドレイン電極２０３４は接続されており、（後述する）チャンネル部２０２１上の酸化物導電体層２０３０を選択エッチングにより除去し、チャンネル部２０２１が形成される際に、ソース電極２０３３とドレイン電極２０３４は、最終的に形成される（図１９（ｃ）参照）。
続いて、ｎ型酸化物半導体層２０２０を加熱して結晶化させることにより、ｎ型酸化物半導体層２０２０のエッチング耐性を変化させる（図１８のステップＳ２００３）。このエッチング耐性を変化させる工程は、上記第一のエッチングの後であれば、再形成された第一のレジスト２０３１を用いた第二のエッチングの前までに行えばよい。なお、上記加熱は、オーブンにより行うこともできるし、ランプ加熱、レーザー加熱などを適宜選べばよい。本実施形態では、オーブンで加熱した。この加熱処理により、ｎ型酸化物半導体層２０２０（酸化インジウム−酸化亜鉛＝約９７：３ｗｔ％）は結晶化し、エッチング液（Ａ：蓚酸水溶液）やエッチング液（Ｂ：混酸）には不溶となり、耐性を示すようになる。
また、加熱温度は、ｎ型酸化物半導体層２０２０が結晶化する温度であれば、適宜温度を選択すればよいが、約１５０〜３００℃であればよい。好ましくは、約１８０〜２５０℃であり、更に好ましくは、約１８０〜２３０℃である。この理由は、約１５０℃未満では、n型酸化物半導体層２０２０が結晶化しない場合があり、約３００℃を超えると、酸化物導電体層２０３０やｎ型酸化物半導体層２０２０にダメージがあり、導電性の低下を招いたり、移動度の低下を招いたりする場合があるからである。
さらに、ｎ型酸化物半導体層２０２０を加熱処理する際、酸化物導電体層２０３０を結晶化させない方がよい。すなわち、酸化インジウム−酸化スズ−酸化亜鉛系の酸化物導電体層２０３０は、約３００℃の加熱処理でも結晶化せず、エッチング液（Ａ：蓚酸水溶液）でエッチング可能であり、容易に酸化物導電体層２０３０とｎ型酸化物半導体層２０２０の選択エッチングが可能となる。
次に、図１９（ｂ）に示すように、上記第一のレジスト２０３１をアッシングし、チャンネル部２０２１の上方の酸化物導電層２０３０が露出する形状に、第一のレジスト２０３１を再形成し（図１８のステップＳ２００４）、続いて、第二のエッチングとして、図１９（ｃ）に示すように、再形成された第一のレジスト２０３１及びエッチング液（Ａ：蓚酸水溶液）を用いて、チャンネル部２０２１上の酸化物導電体層２０３０を選択エッチングにより除去し、チャンネル部２０２１を形成する（図１８のステップＳ２００５）。すなわち、酸化物導電体層２０３０の材料は、蓚酸に対して溶解する酸化物材料が用いられ、かつ、ｎ型酸化物半導体層２０２０の材料は、結晶化する前は蓚酸に対して溶解し、かつ、結晶化すると蓚酸耐性を有する酸化物材料が用いられているので、ｎ型酸化物半導体層２０２０にダメージを与えることなく、酸化物導電体層２０３０を確実に選択エッチングすることができ、チャンネル部２０２１を容易に形成することができる。
次に、再形成された第一のレジスト２０３１をアッシングすると、図２０に示すように、ガラス基板２０１０上に、ソース電極２０３３，ドレイン電極２０３４，ソース配線２０３５，ドレイン配線２０３６及び画素電極２０３７が露出する。
図１９（ｃ）に示す、ドレイン電極２０３４，チャンネル部２０２１，ソース電極２０３３，ソース配線２０３５及び画素電極２０３７は、図２０におけるＡ−Ａ断面を示している。ドレイン配線２０３６は、Ｂ−Ｂ断面を示している。
また、酸化物導電体層２０３０によって、ソース電極２０３３，ドレイン電極２０３４，ソース配線２０３５，ドレイン配線２０３６及び画素電極２０３７が形成されているので、使用するマスク数を削減でき、製造工程が削減される。これにより、生産効率が向上し、製造原価のコストダウンを図ることができる。
さらに、上記製造工程によれば、画素電極２０３７となる酸化物導電体層２０３０の下にｎ型酸化物半導体層２０２０が積層される。ここで、酸化物導電体層２０３０及びｎ型酸化物半導体層２０２０を透明とすることができるので、光による誤動作を防止することができる。
なお、本実施形態では、エッチング液（Ａ：蓚酸水溶液）を用いて、酸化物導電体層２０３０及びｎ型酸化物半導体層２０２０を一括してエッチングし、ｎ型酸化物半導体層２０２０を結晶化させ、蓚酸水溶液に対する耐性を持たせた後、エッチング液（Ａ：蓚酸水溶液）を用いて、チャンネル部２０２１上の酸化物導電体層２０３０を選択エッチングしている。
次に、図１８に示すように、ガラス基板２０１０，ｎ型酸化物半導体層２０２０及び酸化物導電体層２０３０上に、ゲート絶縁膜２０４０，ゲート電極・配線層としての金属層２０５０及び第二のレジスト２０５１をこの順に積層し、第二のハーフトーンマスク２０５２及びハーフトーン露光によって、第二のレジスト２０５１を所定の形状に形成する（ステップＳ２００６）。
次に、第二のハーフトーンマスク２０５２を用いた処理について、図面を参照して説明する。
（第二のハーフトーンマスクを用いた処理）
図２１は、本発明の第四実施形態にかかるＴＦＴ基板の製造方法の、第二のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）はゲート絶縁膜成膜／金属層成膜／第二のレジスト塗布／ハーフトーン露光／現像された断面図を示しており、（ｂ）は第三のエッチング／第二のレジストの再形成された断面図を示しており、（ｃ）は第四のエッチング／第二のレジスト剥離された断面図を示している。
同図（ａ）において、まず、グロー放電ＣＶＤ（化学蒸着法）法により、ガラス基板２０１０，ｎ型酸化物半導体層２０２０及び酸化物導電体層２０３０上に、窒化シリコン（ＳｉＮＸ）膜であるゲート絶縁膜２０４０を膜厚約３００ｎｍ堆積させる。なお、本実施形態では、放電ガスとして、ＳｉＨ４−ＮＨ３−Ｎ２系の混合ガスを用いる。
次に、Ａｌターゲットを用いて、高周波スパッタリング法により、アルゴン１００％の条件で、ゲート電極２０５３及びゲート配線２０５４を形成するための厚み約１５０ｎｍの金属層（Ａｌ薄膜層）２０５０を形成する。なお、金属層２０５０は、Ａｌに限定されるものではなく、たとえば、Ｃｒ，Ｍｏ（モリブデン），Ｃｕ（銅），Ａｇ（銀），Ａｕ（金）などの金属や合金を使用してもよい。
続いて、第二のレジスト２０５１を積層する。
次に、第二のハーフトーンマスク２０５２及びハーフトーン露光によって、第二のレジスト２０５１を所定の形状に形成する（ステップＳ２００６）。第二のレジスト２０５１は、画素電極２０３７及びドレイン配線パッド２０３８の上方を除く金属層２０５０上に形成され、かつ、ゲート電極２０５３及びゲート配線２０５４の上方が、他の部分より厚く形成してある。
次に、同図（ｂ）に示すように、第三のエッチングとして、第二のレジスト２０５１及びエッチング液（Ｂ：混酸（一般的に、ＰＡＮとも呼ばれる。））を用いて、画素電極２０３７及びドレイン配線パッド２０３８の上方の金属層２０５０をエッチングする。なお、本実施形態では、金属層２０５０がＡｌからなるため、エッチング液して、ＰＡＮを使用しているが、金属層２０５０がＣｒからなる場合には、エッチング液（Ｂ）として、硝酸セリウムアンモニウム及び過酸化水素水からなる水溶液（硝酸セリウムアンモニウムハイドロオキサイド水溶液（一般的に、ＣＡＮとも呼ばれる。））が使用される。
続いて、第三のエッチングとして、第二のレジスト２０５１及びエッチングガス（ＣＨＦ（ＣＦ４，ＣＨＦ３ガスなど））を用いて、画素電極２０３７及びドレイン配線パッド２０３８の上方のゲート絶縁膜２０４０をエッチングし、画素電極２０３７及びドレイン配線パッド２０３８を露出させる（ステップＳ２００７）。この際、ＣＨＦ中での酸化物（酸化物導電体層２０３０）のエッチング速度は極めて遅いので、ほぼゲート絶縁膜２０４０のみがエッチングされる。
次に、第二のレジスト２０５１のうち、薄く形成された部分（ゲート電極２０５３及びゲート配線２０５４を除く部分）をアッシングし、第二のレジスト２０５１を再形成し、続いて、第四のエッチングとして、再形成された第二のレジスト２０５１及びエッチング液（Ｂ：混酸）を用いて、Ａｌからなる金属層２０５０を選択的にエッチングし、ゲート電極２０５３及びゲート配線２０５４を形成する（ステップＳ２００８）。ここで、露出した画素電極２０３７及びドレイン配線パッド２０３８の酸化物導電体層２０３０は、上述したＰＡＮ耐性（及びＣＡＮ耐性）を有しているので、金属層２０５０を確実に選択エッチングすることができる。すなわち、上記第四のエッチングによって、露出した画素電極画素電極２０３７及びドレイン配線パッド２０３８がエッチングされダメージを受けるといった不具合を回避することができる。
次に、再形成された第二のレジスト２０５１をアッシングすると、図２２に示すように、ガラス基板２０１０上に、ゲート絶縁膜２０４０と、ゲート電極２０５３，ゲート配線２０５４，画素電極２０３７及びドレイン配線パッド２０３８が露出する。
図２１（ｃ）に示す、ドレイン電極２０３４，チャンネル部２０２１，ゲート電極２０５３，ソース電極２０３３，ソース配線２０３５及び画素電極２０３７は、図２２におけるＣ−Ｃ断面を示しており、ドレイン配線パッド２０３８は、Ｄ−Ｄ断面を示しており、ゲート配線２０５４は、Ｅ−Ｅ断面を示している。
次に、図１８に示すように、ゲート電極２０５３及びゲート配線２０５４の形成され、さらに、再形成された第二のレジスト２０５１のアッシングされたガラス基板２０１０の上方に、保護用絶縁膜２０７０及び第三のレジスト２０７１をこの順に積層し、第三のマスク２０７２を用いて、第三のレジスト２０７１を所定の形状に形成する（ステップＳ２００９）。
次に、第三のマスク２０７２を用いた処理について、図面を参照して説明する。
（第三のマスクを用いた処理）
図２３は、本発明の第四実施形態にかかるＴＦＴ基板の製造方法の、第三のマスクを用いた処理を説明するための概略図であり、（ａ）は保護用絶縁膜成膜／第三のレジスト塗布／露光／現像された断面図を示しており、（ｂ）は第五のエッチング／第三のレジスト剥離された断面図を示している。
同図（ａ）において、まず、グロー放電ＣＶＤ（化学蒸着法）法により、ガラス基板２０１０の上方に露出したゲート絶縁膜２０４０，酸化物導電体層２０３０及びゲート電極・配線層としての金属層２０５０上に、窒化シリコン（ＳｉＮＸ）膜である保護用絶縁膜２０７０を膜厚約２００ｎｍ堆積させる。なお、本実施形態では、放電ガスとして、ＳｉＨ４−ＮＨ３−Ｎ２系の混合ガスを用いる。続いて、第三のレジストを積層する。なお、本実施形態では、保護用絶縁膜２０７０がゲート絶縁膜２０４０と同じ材料を使用しているので、理解しやすいように保護用絶縁膜２０７０のハッチを、ゲート絶縁膜２０４０と同じハッチとし、ゲート絶縁膜２０４０との境界を点線で示してある。
次に、第三のマスク２０７２を用いて、第三のレジスト２０７１を所定の形状に形成する（ステップＳ２００９）。すなわち、第三のレジスト２０７１は、画素電極２０３７，ドレイン配線パッド２０３８及びゲート配線パッド２０５８の上方を除く保護用絶縁膜２０７０上に形成される。
続いて、第三のレジスト２０７１及びエッチングガス（ＣＨＦ（ＣＦ４，ＣＨＦ３ガスなど））を用いて、画素電極２０３７，ドレイン配線パッド２０３８及びゲート配線パッド２０５８の上方の保護用絶縁膜２０７０をエッチングし、画素電極２０３７，ドレイン配線パッド２０３８及びゲート配線パッド２０５８を露出させる（ステップＳ２０１０）。この際、ＣＨＦ中での酸化物（ｎ型酸化物半導体層２０３０）のエッチング速度は極めて遅いので、ほぼ保護用絶縁膜２０７０のみがエッチングされる。
次に、第三のレジスト２０７１をアッシングすると、図２４に示すように、ガラス基板２０１０上に、（画素電極２０３７，ドレイン配線パッド２０３８及びゲート配線パッド２０５８上に、それぞれ画素電極用開口部２３７１，ドレイン配線パッド用開口部２３８１及びゲート配線パッド用開口部２５８１を有する）保護用絶縁膜２０７０が露出する。
図２３（ｂ）に示す、ドレイン電極２０３４，チャンネル部２０２１，ゲート電極２０５３，ソース電極２０３３，ソース配線２０３５及び画素電極２０３７は、図２４におけるＦ−Ｆ断面を示している。ドレイン配線パッド２０３８は、Ｇ−Ｇ断面を示している。ゲート配線パッド２０５８は、Ｈ−Ｈ断面を示している。
ところで、第三のレジスト２０７１及びエッチングガス（ＣＨＦ（ＣＦ４，ＣＨＦ３ガスなど））を用いて、画素電極２０３７、ドレイン配線パッド２０３８及びゲート配線パッド２０５８の上方の保護用絶縁膜２０７０をエッチングする際、ゲート配線パッド２０５８の露出した金属層２０５０がダメージを受ける場合がある。これらを防ぐ目的で、金属層２０５０上に、導電性保護膜として導電性の金属酸化物層（図示せず）を設けてもよい。このようにすることにより、エッチングガス（ＣＨＦ（ＣＦ４，ＣＨＦ３ガスなど））によるダメージを低減することができる。
上記導電性保護膜として、たとえば、酸化インジウム−酸化亜鉛からなる透明導電膜が使用できる。この場合、導電性保護膜は、金属層（Ａｌ薄膜層）２０５０のエッチング液であるＰＡＮにより同時にエッチングできる導電性の金属酸化物であればよく、上記酸化インジウム−酸化亜鉛に限定されるものではない。すなわち、酸化インジウム−酸化亜鉛の組成としては、ＰＡＮにより、Ａｌと同時にエッチングできる組成であれば使用可能であるが、Ｉｎ／（Ｉｎ＋Ｚｎ）＝約０．５〜０．９５（重量比）、好ましくは、約０．７〜０．９（重量比）がよい。この理由は、約０．５（重量比）未満では、導電性の金属酸化物自体の耐久性が低い場合があったり、約０．９５（重量比）を超えると、Ａｌとの同時エッチングが難しかったりする場合があるからである。また、Ａｌと同時にエッチングする場合には、導電性の金属酸化物は非晶質であることが望ましい。この理由は、結晶化した膜の場合、Ａｌとの同時エッチングが難しくなる場合があるからである。
また、これら導電性保護膜の厚みは、約１０〜２００ｎｍあればよい。好ましくは約１５〜１５０ｎｍ、より好ましくは約２０〜１００ｎｍである。この理由は、約１０ｎｍ未満では、保護膜としての効果が小さい場合があり、約２００ｎｍを超えると、経済的に不利になるからである。
また、金属層２０５０と導電性保護膜との間で、接触抵抗が大きい場合には、金属層２０５０と導電性保護膜との間にＭｏ，Ｔｉ，Ｃｒなどの金属薄膜を形成すればよい。特に、Ｍｏであれば、Ａｌからなる金属層２０５０や導電性保護膜と同じＰＡＮによりエッチングできることから、工程を増やさずに加工できるので、好適である。上記Ｍｏ，Ｔｉ，Ｃｒなどの金属薄膜の厚みは、約１０〜２００ｎｍあればよい。好ましくは約１５〜１００ｎｍ、より好ましくは約２０〜５０ｎｍである。この理由は、約１０ｎｍ未満では、接触抵抗の低減効果が小さい場合があり、約２００ｎｍを超えると、経済的に不利になるからである。
このように、本実施形態のＴＦＴ基板の製造方法によれば、三枚のマスク２０３２，２０５２，２０７２を用いて、活性半導体層に、酸化物半導体層（ｎ型酸化物半導体層２０２０）を用いたトップゲート型のＴＦＴ基板２００１を製造することができる。また、製造工程が削減され製造原価のコストダウンを図ることができる。また、ＴＦＴの活性層としてｎ型酸化物半導体層２０２０を使用することにより、電流を流しても安定である。したがって、製造歩留りを向上させるとともに、電流制御により作動させる有機電界発光装置にとって有用である。さらに、ＴＦＴ基板２００１自体が保護用絶縁膜２０７０を備えているので、液晶や有機ＥＬ材料などを利用した表示手段や発光手段を容易に製造可能なＴＦＴ基板２００１を提供することができる。
［ＴＦＴ基板の製造方法における第五実施形態］
本実施形態のＴＦＴ基板の製造方法は、請求項２２に対応する。
図２５は、本発明の第五実施形態にかかるＴＦＴ基板の製造方法を説明するための概略フローチャート図を示している。
同図に示す本実施形態にかかるＴＦＴ基板の製造方法は、上述した第四実施形態と比べると、第四実施形態のステップＳ２００６，２００７，２００８（図１８参照）の代わりに、ゲート絶縁膜２０４０，ゲート電極・配線層としての金属層２０５０及び第二のレジスト２０５１ａを積層し、第二のマスク２０５２ａによって、第二のレジスト２０５１ａを形成し（ステップＳ２００６ａ）、続いて、第二のレジスト２０５１ａを用いて、ゲート電極２０５３及びゲート配線２０５４を形成する（ステップＳ２００８ａ）点が相違する。
したがって、その他の工程は、第四実施形態とほぼ同様となっており、同様の工程については、図中で第四実施形態と同一符号を付し、詳細な説明は省略する。
（第一のハーフトーンマスクを用いた処理）
図２５に示すように、本実施形態の第一のハーフトーンマスクを用いた処理は、第四実施形態における処理（図１８ステップＳ２００１，２００２，２００３，２００４，２００５参照）と同様としてある。
次に、図２５に示すように、ガラス基板２０１０，ｎ型酸化物半導体層２０２０及び酸化物導電体層２０３０上に、ゲート絶縁膜２０４０，ゲート電極・配線層としての金属層２０５０及び第二のレジスト２０５１ａをこの順に積層し、第二のマスク２０５２ａによって、第二のレジスト２０５１ａを所定の形状に形成する（ステップＳ２００６ａ）。
次に、第二のマスク２０５２ａを用いた処理について、図面を参照して説明する。
（第二のマスクを用いた処理）
図２６は、本発明の第五実施形態にかかるＴＦＴ基板の製造方法の、第二のマスクを用いた処理を説明するための概略図であり、（ａ）はゲート絶縁膜成膜／金属層成膜／第二のレジスト塗布／露光／現像された断面図を示しており、（ｂ）は第三のエッチング／第二のレジスト剥離された断面図を示している。
同図（ａ）において、第四実施形態と同様にして、ゲート絶縁膜２０４０、ゲート電極２０５３及びゲート配線２０５４を形成するための金属層（Ａｌ薄膜層）２０５０及び第二のレジスト２０５１ａを積層する。
次に、第二のマスク２０５２ａによって、第二のレジスト２０５１ａを所定の形状に形成する（ステップＳ２００６ａ）。すなわち、第二のレジスト２０５１ａは、ドレイン電極２０３４，チャンネル部２０２１及びソース電極２０３３の上方のゲート電極２０５３となる金属層２０５０上、並びに、ゲート配線２０５４となる金属層２０５０上に形成される。
次に、同図（ｂ）に示すように、第三のエッチングとして、第二のレジスト２０５１ａ及びエッチング液（Ｂ：混酸（一般的に、ＰＡＮとも呼ばれる。））を用いて、露出した金属層２０５０をエッチングし、ゲート電極２０５３及びゲート配線２０５４を形成する。なお、本実施形態では、金属層２０５０がＡｌからなるため、エッチング液して、ＰＡＮを使用しているが、金属層２０５０がＣｒからなる場合には、エッチング液（Ｂ）として、硝酸セリウムアンモニウムハイドロオキサイド水溶液（一般的に、ＣＡＮ）が使用される。
次に、第二のレジスト２０５１ａをアッシングすると、図２７に示すように、ガラス基板２０１０上に、ゲート絶縁膜２０４０と、ゲート電極２０５３及びゲート配線２０５４が露出する。
図２６（ｂ）に示す、ドレイン電極２０３４，チャンネル部２０２１，ゲート電極２０５３，ソース電極２０３３，ソース配線２０３５及び画素電極２０３７は、図２７におけるＩ−Ｉ断面を示している。ドレイン配線パッド２０３８は、Ｊ−Ｊ断面を示している。ゲート配線２０５４は、Ｋ−Ｋ断面を示している。
次に、図２５に示すように、ゲート電極２０５３及びゲート配線２０５４の形成され、さらに、第二のレジスト２０５１ａのアッシングされたガラス基板２０１０の上方に、保護用絶縁膜２０７０及び第三のレジスト２０７１をこの順に積層し、第三のマスク２０７２を用いて、第三のレジスト２０７１を所定の形状に形成する（ステップＳ２００９）。
次に、第三のマスク２０７２を用いた処理について、図面を参照して説明する。
（第三のマスクを用いた処理）
図２８は、本発明の第五実施形態にかかるＴＦＴ基板の製造方法の、第三のマスクを用いた処理を説明するための概略図であり、（ａ）は保護用絶縁膜成膜／第三のレジスト塗布／露光／現像された断面図を示しており、（ｂ）は第四のエッチング／第三のレジスト剥離された断面図を示している。
同図（ａ）において、第四実施形態と同様にして、保護用絶縁膜２０７０及び第三のレジスト２０７１を積層し、第三のマスク２０７２を用いて、第三のレジスト２０７１を所定の形状に形成する（ステップＳ２００９）。
次に、第四実施形態とほぼ同様にして、第四のエッチングとして、第三のレジスト２０７１及びエッチングガス（ＣＨＦ（ＣＦ４，ＣＨＦ３ガスなど））を用いて、画素電極２０３７，ドレイン配線パッド２０３８及びゲート配線パッド２０５８の上方の保護用絶縁膜２０７０及びゲート絶縁膜２０４０をエッチングし、画素電極２０３７，ドレイン配線パッド２０３８及びゲート配線パッド２０５８を露出させる（ステップＳ２０１０）。
次に、第三のレジスト２０７１をアッシングすると、図２４に示すように、ガラス基板２０１０上に、（画素電極２０３７，ドレイン配線パッド２０３８及びゲート配線パッド２０５８上に、それぞれ画素電極用開口部２３７１，ドレイン配線パッド用開口部２３８１及びゲート配線パッド用開口部２５８１を有する）保護用絶縁膜２０７０が露出する。
図２８（ｂ）に示す、ドレイン電極２０３４，チャンネル部２０２１，ゲート電極２０５３，ソース電極２０３３，ソース配線２０３５及び画素電極２０３７は、図２４におけるＦ−Ｆ断面を示している。ドレイン配線パッド２０３８は、Ｇ−Ｇ断面を示している。ゲート配線パッド２０５８は、Ｈ−Ｈ断面を示している。
このように、本実施形態のＴＦＴ基板の製造方法によれば、三枚のマスク２０３２，２０５２ａ，２０７２を用いて、活性半導体層に、酸化物半導体層（ｎ型酸化物半導体層２０２０）を用いたトップゲート型のＴＦＴ基板２００１ａを製造することができる。また、製造工程が削減され、製造原価のコストダウンを図ることができる。すなわち、上記第四実施形態とほぼ同様の効果を有し、さらに、第四実施形態と比べると、エッチング回数が削減できるので、さらに製造原価のコストダウンを図ることができる。
［ＴＦＴ基板の製造方法における第六実施形態］
本実施形態のＴＦＴ基板の製造方法は、請求項２３に対応する。
図２９は、本発明の第六実施形態にかかるＴＦＴ基板の製造方法を説明するための概略フローチャート図を示している。
同図に示す本実施形態にかかるＴＦＴ基板の製造方法は、上述した第四実施形態と比べると、第四実施形態のステップＳ２００１，２００８（図１８参照）の代わりに、それぞれ、ガラス基板２０１０上に、ｎ型酸化物半導体層２０２０ｂ，酸化物導電体層２０３０，２０６０及び第一のレジスト２０３１を積層し、第一のハーフトーンマスク２０３２によって、第一のレジスト２０３１を所定の形状に形成する（ステップＳ２００１ｂ）点、及び、再形成された第二のレジスト２０５１を用いて、ゲート電極２０５３及びゲート配線２０５４を形成するとともに、画素電極２０３７及びドレイン配線パッド２０３８上の補助導電層２０６０を除去する（ステップＳ２００８ｂ）点が相違する。
したがって、その他の工程は、第四実施形態とほぼ同様となっており、同様の工程については、図中で第四一実施形態と同一符号を付し、詳細な説明は省略する。
同図において、まず、ガラス基板２０１０上に、第一の酸化物層としてのｎ型酸化物半導体層２０２０，第二の酸化物層としての酸化物導電体層２０３０，補助導電層２０６０及び第一のレジスト２０３１をこの順に積層し、第一のハーフトーンマスク２０３２及びハーフトーン露光によって、第一のレジスト２０３１を所定の形状に形成する（ステップＳ２００１ｂ）。
次に、第一のハーフトーンマスク２０３２を用いた処理について、図面を参照して説明する。
（第一のハーフトーンマスクを用いた処理）
図３０は、本発明の第六実施形態にかかるＴＦＴ基板の製造方法の、第一のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）はｎ型酸化物半導体層成膜／酸化物導電体層成膜／補助導電層成膜／第一のレジスト塗布／ハーフトーン露光／現像された断面図を示しており、（ｂ）は第一のエッチング／第一のレジストの再形成された断面図を示しており、（ｃ）は第二のエッチング／第一のレジスト剥離された断面図を示している。
同図（ａ）において、まず、透光性のガラス基板２０１０が用意される。
次に、ガラス基板２０１０上に、第四実施形態と同様にして、ｎ型酸化物半導体層２０２０及び酸化物導電体層２０３０を成膜する。
続いて、酸化物導電体層２０３０上に、補助導電層２０６０を成膜する。すなわち、Ａｌターゲットを用いて、高周波スパッタリング法により、アルゴン１００％の条件で、ゲート電極及びゲート配線を形成するための厚み約１５０ｎｍのＡｌ薄膜層からなる補助導電層２０６０を形成する。なお、この補助導電層２０６０は、Ａｌに限定されるものではなく、たとえば、Ｃｒ，Ｍｏ，Ｃｕ，Ａｇ，Ａｕなどの金属や合金を使用してもよい。
また、酸化物導電体層２０３０と補助導電層２０６０との間で、接触抵抗が大きい場合には、酸化物導電体層２０３０と補助導電層２０６０との間にＭｏ，Ｔｉ，Ｃｒなどの金属薄膜を形成すればよい。特にＭｏであれば、Ａｌと同じ混酸（ＰＡＮ）によりエッチングできることから、工程を増やさずに加工できるので好適である。上記Ｍｏ，Ｔｉ，Ｃｒなどの金属薄膜の厚みは、約１０〜２００ｎｍあればよい。好ましくは約１５〜１００ｎｍ、より好ましくは約２０〜５０ｎｍである。この理由は、約１０ｎｍ未満では、接触抵抗の低減効果が小さい場合があり、約２００ｎｍを超えると、経済的に不利になるからである。
次に、同図（ａ）に示すように、補助導電層２０６０上に、第一のレジスト２０３１が塗布され、第一のハーフトーンマスク２０３２及びハーフトーン露光によって、第一のレジスト２０３１を所定の形状に成形する（ステップＳ２００１ｂ）。すなわち、第一のレジスト２０３１は、ドレイン電極２０３４，チャンネル部２０２１，ソース電極２０３３，ソース配線２０３５，ドレイン配線２０３６及び画素電極２０３７を覆い、かつ、ハーフトーンマスク部２３２１によって、チャンネル部２０２１を覆う部分が他の部分より薄い形状に形成される。
次に、第一のエッチングとして、まず、第一のレジスト２０３１及びエッチング液（Ｂ）により、補助導電層２０６０をエッチングし、続いて、第四実施形態と同様に、第一のレジスト２０３１及びエッチング液（Ａ）を用いて、酸化物導電体層２０３０及びｎ型酸化物半導体層２０２０を一括エッチングして、ソース配線２０３５，ドレイン配線２０３６，ソース電極２０３３，ドレイン電極２０３４及び画素電極２０３７を形成する（図２９のステップＳ２００２）。なお、エッチング液（Ａ）は、蓚酸水溶液であり、エッチング液（Ｂ）は、混酸である。
次に、第四実施形態と同様に、ｎ型酸化物半導体層２０２０を加熱して結晶化させることにより、ｎ型酸化物半導体層２０２０のエッチング耐性を変化させる（図２９のステップＳ２００３）。
続いて、図３０（ｂ）に示すように、上記第一のレジスト２０３１をアッシングし、チャンネル部２０２１の上方の酸化物導電層２０３０が露出する形状に、第一のレジスト２０３１を再形成し（図２９のステップＳ２００４）、続いて、第二のエッチングとして、図３０（ｃ）に示すように、再形成された第一のレジスト２０３１及びエッチング液（Ａ：蓚酸水溶液）を用いて、チャンネル部２０２１上の酸化物導電体層２０３０を選択エッチングにより除去し、チャンネル部２０２１を形成する（図２９のステップＳ２００５）。
次に、再形成された第一のレジスト２０３１をアッシングすると、図示してないが、ガラス基板２０１０上に、上部に補助導電層２０６０が積層された、ソース電極２０３３，ドレイン電極２０３４，ソース配線２０３５，ドレイン配線２０３６及び画素電極２０３７が露出する。なお、ソース電極２０３３，ドレイン電極２０３４及びドレイン配線２０３６上の補助導電層２０６０は、後述する工程によって、ソース電極用補助電極２３３１，ドレイン電極用補助電極２３４１，ソース配線用補助配線２３５１及びドレイン配線用補助配線２３６１となる。
次に、図２９に示すように、ガラス基板２０１０，ｎ型酸化物半導体層２０２０及び補助導電層２０６０上に、ゲート絶縁膜２０４０，ゲート電極・配線層としての金属層２０５０及び第二のレジスト２０５１をこの順に積層し、第二のハーフトーンマスク２０５２及びハーフトーン露光によって、第二のレジスト２０５１を所定の形状に形成する（ステップＳ２００６）。
次に、第二のハーフトーンマスク２０５２を用いた処理について、図面を参照して説明する。
（第二のハーフトーンマスクを用いた処理）
図３１は、本発明の第六実施形態にかかるＴＦＴ基板の製造方法の、第二のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）はゲート絶縁膜成膜／金属層成膜／第二のレジスト塗布／ハーフトーン露光／現像された断面図を示しており、（ｂ）は第三のエッチング／第二のレジストの再形成された断面図を示しており、（ｃ）は第四のエッチング／第二のレジスト剥離された断面図を示している。
同図（ａ）において、まず、ガラス基板２０１０，ｎ型酸化物半導体層２０２０及び補助導電層２０６０上に、第一実施形態と同様に、ゲート絶縁膜２０４０を堆積させ、次に、金属層（Ａｌ薄膜層）２０５０を形成し、続いて、第二のレジスト２０５１を積層する。
次に、第二のハーフトーンマスク２０５２及びハーフトーン露光によって、第二のレジスト２０５１を所定の形状に形成する（ステップＳ２００６）。第二のレジスト２０５１は、画素電極２０３７及びドレイン配線パッド２０３８の上方を除く金属層２０５０上に形成され、かつ、ゲート電極２０５３及びゲート配線２０５４の上方が、他の部分より厚く形成してある。
次に、同図（ｂ）に示すように、第四実施形態と同様にして、第三のエッチングとして、第二のレジスト２０５１及びエッチング液（Ｂ：混酸）を用いて、画素電極２０３７及びドレイン配線パッド２０３８の上方の金属層２０５０をエッチングする。
続いて、同じく第三のエッチングとして、第二のレジスト２０５１及びエッチングガス（ＣＨＦ（ＣＦ４，ＣＨＦ３ガスなど））を用いて、画素電極２０３７及びドレイン配線パッド２０３８上のゲート絶縁膜２０４０をエッチングし、画素電極２０３７及びドレイン配線パッド２０３８を露出させる（ステップＳ２００７）。この際、ＣＨＦ中での補助導電層２０６０（本実施形態では、Ａｌ層）のエッチング速度は極めて遅いので、ほぼゲート絶縁膜２０４０のみがエッチングされる。また、補助導電層２０６０は、次工程で除去されるので、補助導電層２０６０へのダメージを特に気にする必要はない。
次に、第二のレジスト２０５１のうち、薄く形成された部分（ゲート電極２０５３及びゲート配線２０５４を除く部分）をアッシングし、第二のレジスト２０５１を再形成する。続いて、第四のエッチングとして、再形成された第二のレジスト２０５１及びエッチング液（Ｂ：混酸）を用いて、Ａｌからなる金属層２０５０を選択的にエッチングし、ゲート電極２０５３及びゲート配線２０５４を形成する。また、この際、画素電極２０３７及びドレイン配線パッド２０３８上の補助導電層２０６０も選択的にエッチング（除去）され、画素電極２０３７及びドレイン配線パッド２０３８を露出させる（ステップＳ２００８ｂ）。
ここで、露出した画素電極２０３７及びドレイン配線パッド２０３８上の酸化物導電体層２０３０は、上述したＰＡＮ耐性を有しているので、補助導電層２０６０を確実に選択エッチングすることができる。すなわち、上記第四のエッチングによって、露出した画素電極画素電極２０３７及びドレイン配線パッド２０３８がエッチングされダメージを受けるといった不具合を回避することができる。
次に、再形成された第二のレジスト２０５１をアッシングすると、図示してないが、ガラス基板２０１０上に、ゲート絶縁膜２０４０と、ゲート電極２０５３，ゲート配線２０５４，画素電極２０３７及びドレイン配線パッド２０３８が露出する。
次に、第四実施形態と同様にして、ガラス基板２０１０の上方に、保護用絶縁膜２０７０及び第三のレジスト２０７１を積層し、第三のマスク２０７２を用いて、第三のレジスト２０７１を所定の形状に形成し（図２９のステップＳ２００９）、続いて、第三のレジスト２０７１を用いて、画素電極２０３７、ドレイン配線パッド２０３８及びゲート配線パッド２０５８を露出させる（ステップＳ２０１０）。
次に、第三のマスク２０７２を用いた処理について、図面を参照して説明する。
（第三のマスクを用いた処理）
図３２は、本発明の第六実施形態にかかるＴＦＴ基板の製造方法の、第三のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）は保護用絶縁膜成膜／第三のレジスト塗布／露光／現像された断面図を示しており、（ｂ）は第五のエッチング／第三のレジスト剥離された断面図を示している。
同図（ａ）において、まず、第四実施形態と同様にして、ガラス基板２０１０の上方に露出したゲート絶縁膜２０４０，酸化物導電体層２０３０及びゲート電極・配線層としての金属層２０５０上に、保護用絶縁膜２０７０を堆積させ、続いて、第三のレジスト２０７１を積層する。
次に、第三のマスク２０７２を用いて、第三のレジスト２０７１を所定の形状に形成する（ステップＳ２００９）。すなわち、第三のレジスト２０７１は、画素電極２０３７，ドレイン配線パッド２０３８及びゲート配線パッド２０５８の上方を除く保護用絶縁膜２０７０上に形成される。
続いて、第三のレジスト２０７１及びエッチングガス（ＣＨＦ（ＣＦ４，ＣＨＦ３ガスなど））を用いて、画素電極２０３７，ドレイン配線パッド２０３８及びゲート配線パッド２０５８の上方の保護用絶縁膜２０７０をエッチングし、画素電極２０３７，ドレイン配線パッド２０３８及びゲート配線パッド２０５８を露出させる（ステップＳ２０１０）。
次に、第三のレジスト２０７１をアッシングすると、図３３に示すように、ガラス基板２０１０上に、画素電極２０３７，ドレイン配線パッド２０３８及びゲート配線パッド２０５８上を除き、保護用絶縁膜２０７０が露出する。
図３２（ｂ）に示す、ドレイン電極２０３４，チャンネル部２０２１，ゲート電極２０５３，ソース電極２０３３，ソース配線２０３５及び画素電極２０３７は、図３３におけるＬ−Ｌ断面を示している。ドレイン配線パッド２０３８は、Ｍ−Ｍ断面を示している。ゲート配線パッド２０５８は、Ｎ−Ｎ断面を示している。
このように、本実施形態のＴＦＴ基板の製造方法によれば、三枚のマスク２０３２，２０５２，２０７２を用いて、活性半導体層に、酸化物半導体層（ｎ型酸化物半導体層２０２０）を用いたトップゲート型のＴＦＴ基板２００１ｂを製造することができる。また、製造工程が削減され、製造原価のコストダウンを図ることができる。すなわち、上記第四実施形態とほぼ同様の効果を有し、さらに、第四実施形態と比べると、ソース電極２０３３，ドレイン電極２０３４，ソース配線２０３５及びドレイン配線２０３６上に、補助導電層２０６０からなるソース電極用補助電極２３３１，ドレイン電極用補助電極２３４１，ソース配線用補助配線２３５１及びドレイン配線用補助配線２３６１が形成されるので、電気抵抗を低減することができ、信頼性を向上させることができる。また、エネルギー効率の低下を抑制することができる。
［ＴＦＴ基板の製造方法における第七実施形態］
本実施形態のＴＦＴ基板の製造方法は、請求項２４に対応する。
図３４は、本発明の第七実施形態にかかるＴＦＴ基板の製造方法を説明するための概略フローチャート図を示している。
同図に示す本実施形態にかかるＴＦＴ基板の製造方法は、上述した第六実施形態と比べると、第六実施形態のステップＳ２００６，２００７，２００８ｂ（図２９参照）の代わりに、次の三点が相違する。第一は、ゲート絶縁膜２０４０，ゲート電極・配線層としての金属層２０５０及び第二のレジスト２０５１ｃを積層し、第二のハーフトーンマスク２０５２ｃによって、第二のレジスト２０５１ｃを形成する（ステップＳ２００６ｃ）ことである。第二は、（ドレイン配線パッド２０３８を露出させず）画素電極２０３７を露出させる（ステップＳ２００７ｃ）ことである。第三は、再形成された第二のレジスト２０５１ｃを用いて、ゲート電極２０５３及びゲート配線２０５４を形成するとともに、画素電極２０３７上の補助導電層２０６０、及び、ドレイン配線パッド２０３８上のゲート電極・配線層としての金属層２０５０を除去する（ステップＳ２００８ｃ）ことである。
したがって、その他の工程は、第六実施形態とほぼ同様となっており、同様の工程については、図中で第六実施形態と同一符号を付し、詳細な説明は省略する。
（第一のハーフトーンマスクを用いた処理）
図３４に示すように、本実施形態の第一のハーフトーンマスクを用いた処理は、第六実施形態における処理（図２９のステップＳ２００１ｂ，２００２，２００３，２００４，２００５参照）と同様としてある。
次に、図３４に示すように、ガラス基板２０１０，ｎ型酸化物半導体層２０２０及び酸化物導電体層２０３０上に、ゲート絶縁膜２０４０，ゲート電極・配線層としての金属層２０５０及び第二のレジスト２０５１ｃをこの順に積層し、第二のハーフトーンマスク２０５２ｃによって、第二のレジスト２０５１ｃを所定の形状に形成する（ステップＳ２００６ｃ）。
次に、第二のハーフトーンマスク２０５２ｃを用いた処理について、図面を参照して説明する。
（第二のハーフトーンマスクを用いた処理）
図３５は、本発明の第七実施形態にかかるＴＦＴ基板の製造方法の、第二のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）はゲート絶縁膜成膜／金属層成膜／第二のレジスト塗布／ハーフトーン露光／現像された断面図を示しており、（ｂ）は第三のエッチング／第二のレジストの再形成された断面図を示しており、（ｃ）は第四のエッチング／第二のレジスト剥離された断面図を示している。
同図（ａ）において、まず、ガラス基板２０１０，ｎ型酸化物半導体層２０２０及び補助導電層２０６０上に、第六実施形態と同様に、ゲート絶縁膜２０４０を堆積させ、次に、金属層（Ａｌ薄膜層）２０５０を形成し、続いて、第二のレジスト２０５１ｃを積層する。
次に、第二のハーフトーンマスク２０５２ｃ及びハーフトーン露光によって、第二のレジスト２０５１ｃを所定の形状に形成する（ステップＳ２００６ｃ）。第二のレジスト２０５１ｃは、画素電極２０３７の上方を除く金属層２０５０上に形成され、かつ、ゲート電極２０５３及びゲート配線２０５４の上方が、他の部分より厚く形成してある。
次に、同図（ｂ）に示すように、第六実施形態と同様にして、第三のエッチングとして、第二のレジスト２０５１ｃ及びエッチング液（Ｂ：混酸）を用いて、画素電極２０３７の上方の金属層２０５０をエッチングする。続いて、同じく第三のエッチングとして、第二のレジスト２０５１ｃ及びエッチングガス（ＣＨＦ（ＣＦ４，ＣＨＦ３ガスなど））を用いて、画素電極２０３７上のゲート絶縁膜２０４０をエッチングし、画素電極２０３７を露出させる（ステップＳ２００７ｃ）。
次に、同図（ｂ）に示すように、第二のレジスト２０５１ｃのうち、薄く形成された部分（ゲート電極２０５３及びゲート配線２０５４を除く部分）をアッシングし、第二のレジスト２０５１ｃを再形成する。続いて、第四のエッチングとして、再形成された第二のレジスト２０５１ｃ及びエッチング液（Ｂ：混酸）を用いて、Ａｌからなる金属層２０５０を選択的にエッチングし、ゲート電極２０５３及びゲート配線２０５４を形成する（ステップＳ２００８ｂ）。なお、この際、ドレイン配線パッド２０３８上には、ゲート絶縁膜２０４０が積層されており、ドレイン配線パッド２０３８は露出していない。
次に、再形成された第二のレジスト２０５１ｃをアッシングすると、図示してないが、ガラス基板２０１０上に、ゲート絶縁膜２０４０と、ゲート電極２０５３，ゲート配線２０５４及び画素電極２０３７が露出する。
次に、第六実施形態と同様にして、ガラス基板２０１０の上方に、保護用絶縁膜２０７０及び第三のレジスト２０７１を積層し、第三のマスク２０７２を用いて、第三のレジスト２０７１を所定の形状に形成し（図３４のステップＳ２００９）、続いて、第三のレジスト２０７１を用いて、画素電極２０３７、ドレイン配線パッド２０３８及びゲート配線パッド２０５８を露出させる（ステップＳ２０１０）。
次に、第三のマスク２０７２を用いた処理について、図面を参照して説明する。
（第三のマスクを用いた処理）
図３６は、本発明の第七実施形態にかかるＴＦＴ基板の製造方法の、第三のマスクを用いた処理を説明するための概略図であり、（ａ）は保護用絶縁膜成膜／第三のレジスト塗布／露光／現像された断面図を示しており、（ｂ）は第五のエッチング／第三のレジスト剥離された断面図を示している。
同図（ａ）において、まず、第六実施形態と同様にして、ガラス基板２０１０の上方に露出したゲート絶縁膜２０４０，酸化物導電体層２０３０及びゲート電極・配線層としての金属層２０５０上に、保護用絶縁膜２０７０を堆積させ、続いて、第三のレジスト２０７１を積層する。
次に、第三のマスク２０７２を用いて、第三のレジスト２０７１を所定の形状に形成する（ステップＳ２００９）。すなわち、第三のレジスト２０７１は、画素電極２０３７，ドレイン配線パッド２０３８及びゲート配線パッド２０５８の上方を除く保護用絶縁膜２０７０上に形成される。
続いて、第三のレジスト２０７１及びエッチングガス（ＣＨＦ（ＣＦ４，ＣＨＦ３ガスなど））を用いて、画素電極２０３７及びゲート配線パッド２０５８上の保護用絶縁膜２０７０、並びに、ドレイン配線パッド２０３８上の保護用絶縁膜２０７０及びゲート絶縁膜２０４０をエッチングし、画素電極２０３７，補助導電層２０６０からなるドレイン配線パッド２０３８及びゲート配線パッド２０５８を露出させる（ステップＳ２０１０）。
次に、第三のレジスト２０７１をアッシングすると、図３７に示すように、ガラス基板２０１０上に、（画素電極２０３７，ドレイン配線パッド２０３８及びゲート配線パッド２０５８上に、それぞれ画素電極用開口部２３７１，ドレイン配線パッド用開口部２３８１及びゲート配線パッド用開口部２５８１を有する）保護用絶縁膜２０７０が露出する。
図３６（ｂ）に示す、ドレイン電極２０３４，チャンネル部２０２１，ゲート電極２０５３，ソース電極２０３３，ソース配線２０３５及び画素電極２０３７は、図３７におけるＰ−Ｐ断面を示している。ドレイン配線パッド２０３８は、Ｑ−Ｑ断面を示している。ゲート配線パッド２０５８は、Ｒ−Ｒ断面を示している。
ところで、第三のレジスト２０７１及びエッチングガス（ＣＨＦ（ＣＦ４，ＣＨＦ３ガスなど））を用いて、ドレイン配線パッド２０３８上の保護用絶縁膜２０７０及びゲート絶縁膜２０４０をエッチングする際、ドレイン配線パッド２０３８の露出した補助導電層２０６０がダメージを受ける場合がある。これらを防ぐ目的で、補助導電層２０６０上に、上述した導電性保護膜（図示せず）を設けてもよい。このようにすることにより、エッチングガス（ＣＨＦ（ＣＦ４，ＣＨＦ３ガスなど））によるダメージを低減することができる。
このように、本実施形態のＴＦＴ基板の製造方法によれば、三枚のマスク２０３２，２０５２ｃ，２０７２を用いて、活性半導体層に、酸化物半導体層（ｎ型酸化物半導体層２０２０）を用いたトップゲート型のＴＦＴ基板２００１ｃを製造することができる。また、製造工程が削減され、製造原価のコストダウンを図ることができる。すなわち、上記第六実施形態とほぼ同様の効果を有し、さらに、第六実施形態と比べると、ドレイン配線パッド２０３８として、補助導電層２０６０が露出するので、電気抵抗を低減することができ、信頼性を向上させることができる。
［ＴＦＴ基板の製造方法における第八実施形態］
本実施形態のＴＦＴ基板の製造方法は、請求項２５に対応する。
図３８は、本発明の第八実施形態にかかるＴＦＴ基板の製造方法を説明するための概略フローチャート図を示している。
同図に示す本実施形態にかかるＴＦＴ基板の製造方法は、上述した第七実施形態と比べると、第七実施形態のステップＳ２００６ｃ，２００７ｃ，２００８ｃ（図３４参照）の代わりに、ゲート絶縁膜２０４０，ゲート電極・配線層としての金属層２０５０及び第二のレジスト２０５１ｄを積層し、第二のマスク２０５２ｄによって、第二のレジスト２０５１ｄを形成し（ステップＳ２００６ｄ）、次に、ゲート電極２０５３及びゲート配線２０５４を形成する（ステップＳ２００７ｄ）点が相違する。また、第七実施形態のステップＳ２００９，２０１０（図３４参照）の代わりに、保護用絶縁膜２０７０及び第三のレジスト２０７１ｄを積層し、第三のハーフトーンマスク２０７２ｄを用いて、第三のレジスト２０７１ｄを所定の形状に形成し（ステップＳ２００９ｄ）、次に、画素電極２０３７を露出させ（ステップＳ２０１０ｄ）、続いて、再形成された第三のレジスト２０７１ｄを用いて、ドレイン配線パッド２０３８及びゲート配線パッド２０５８を露出させる（ステップＳ２０１１）点が相違する。
したがって、その他の工程は、第七実施形態とほぼ同様となっており、同様の工程については、図中で第七実施形態と同一符号を付し、詳細な説明は省略する。
（第一のハーフトーンマスクを用いた処理）
図３８に示すように、本実施形態の第一のハーフトーンマスクを用いた処理は、第七実施形態における処理（図３４のステップＳ２００１ｂ，２００２，２００３，２００４，２００５参照）と同様としてある。
次に、図３９に示すように、ガラス基板２０１０，ｎ型酸化物半導体層２０２０及び補助導電層２０６０上に、ゲート絶縁膜２０４０，ゲート電極・配線層としての金属層２０５０及び第二のレジスト２０５１ｄをこの順に積層し、第二のマスク２０５２ｄによって、第二のレジスト２０５１ｄを所定の形状に形成する（ステップＳ２００６ｄ）。
次に、第二のマスク２０５２ｄを用いた処理について、図面を参照して説明する。
（第二のマスクを用いた処理）
図３９は、本発明の第八実施形態にかかるＴＦＴ基板の製造方法の、第二のマスクを用いた処理を説明するための概略図であり、（ａ）はゲート絶縁膜成膜／金属層成膜／第二のレジスト塗布／露光／現像された断面図を示しており、（ｂ）は第三のエッチング／第二のレジスト剥離された断面図を示している。
同図（ａ）において、まず、ガラス基板２０１０，ｎ型酸化物半導体層２０２０及び補助導電層２０６０上に、第七実施形態と同様に、ゲート絶縁膜２０４０を堆積させ、次に、金属層（Ａｌ薄膜層）２０５０を形成し、続いて、第二のレジスト２０５１ｄを積層する。
次に、第二のマスク２０５２ｄ及び露光によって、第二のレジスト２０５１ｄを所定の形状に形成する（ステップＳ２００６ｄ）。第二のレジスト２０５１ｄは、ゲート電極２０５３及びゲート配線２０５４上に形成される。
次に、同図（ｂ）に示すように、第七実施形態と同様にして、第三のエッチングとして、第二のレジスト２０５１ｄ及びエッチング液（Ｂ：混酸）を用いて、金属層２０５０をエッチングし、ゲート電極２０５３及びゲート配線２０５４を成形する。続いて、第二のレジスト２０５１ｄをアッシングすると、図示してないが、ガラス基板２０１０上に、保護用絶縁膜２０７０，ゲート電極２０５３及びゲート配線２０５４が露出する（ステップＳ２００７ｄ）。
次に、ガラス基板２０１０の上方に、保護用絶縁膜２０７０及び第三のレジスト２０７１ｄを積層し、第三のハーフトーンマスク２０７２及びハーフトーン露光によって、第三のレジスト２０７１ｄを所定の形状に形成する（ステップＳ２００９ｄ）。第三のレジスト２０７１ｄは、画素電極２０３７の上方を除く保護用絶縁膜２０７０上に形成され、かつ、ドレイン配線パッド２０３８及びゲート配線パッド２０５８の上方が、他の部分より薄く形成してある。
次に、第三のハーフトーンマスク２０７２ｄを用いた処理について、図面を参照して説明する。
（第三のハーフトーンマスクを用いた処理）
図４０は、本発明の第八実施形態にかかるＴＦＴ基板の製造方法の、第三のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）は保護用絶縁膜成膜／第三のレジスト塗布／ハーフトーン露光／現像された断面図を示しており、（ｂ）は第四のエッチング／第三のレジストの再形成された断面図を示している。
同図（ａ）において、まず、第七実施形態と同様にして、ガラス基板２０１０の上方に露出したゲート絶縁膜２０４０及びゲート電極・配線層としての金属層２０５０上に、保護用絶縁膜２０７０を堆積させ、続いて、第三のレジスト２０７１を積層する。
次に、第三のハーフトーンマスク２０７２ｄを用いて、第三のレジスト２０７１ｄを所定の形状に形成する（ステップＳ２００９ｄ）。すなわち、第三のレジスト２０７１ｄは、画素電極２０３７を除く保護用絶縁膜２０７０上に形成され，かつ、ドレイン配線パッド２０３８及びゲート配線パッド２０５８の上方が、他の部分より薄く形成してある。
次に、第四のエッチングとして、第三のレジスト２０７１ｄ及びエッチングガス（ＣＨＦ（ＣＦ４，ＣＨＦ３ガスなど））を用いて、画素電極２０３７上の保護用絶縁膜２０７０及びゲート絶縁膜２０４０をエッチングし、さらに、露出した補助導電層２０６０をエッチング液（Ｂ：混酸）にて選択的にエッチングし、画素電極２０３７を露出させる（ステップＳ２０１０ｄ）。
続いて、第三のレジスト２０７１ｄのうち、薄く形成された部分（ドレイン配線パッド２０３８及びゲート配線パッド２０５８上の部分）をアッシングし、第三のレジスト２０７１ｄを再形成する（ステップＳ２０１１）。
図４１は、本発明の第八実施形態にかかるＴＦＴ基板の製造方法の、第三のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）は第五のエッチングされた断面図を示しており、（ｂ）は第三のレジスト剥離された断面図を示している。
同図（ａ）において、再形成された第三のレジスト７１（図４０（ｂ）参照）及びエッチングガス（ＣＨＦ（ＣＦ４，ＣＨＦ３ガスなど））を用いて、ドレイン配線パッド２０３８及びゲート配線パッド２０５８上の保護用絶縁膜２０７０及びゲート絶縁膜２０４０をエッチングし、補助導電層２０６０からなるドレイン配線パッド２０３８及びゲート配線パッド２０５８を露出させる（ステップＳ２０１１）。この際、ＣＨＦ中での（露出した画素電極２０３７の）酸化物導電体層２０３０は、エッチング速度が極めて遅いので、保護用絶縁膜２０７０及びゲート絶縁膜２０４０をエッチングしている間に、ダメージを受けることはない。
次に、第三のレジスト２０７１ｄをアッシングすると、図３７に示すように、ガラス基板２０１０上に、（画素電極２０３７，ドレイン配線パッド２０３８及びゲート配線パッド２０５８上に、それぞれ画素電極用開口部２３７１，ドレイン配線パッド用開口部２３８１及びゲート配線パッド用開口部２５８１を有する）保護用絶縁膜２０７０が露出する。
図４１（ｂ）に示す、ドレイン電極２０３４，チャンネル部２０２１，ゲート電極２０５３，ソース電極２０３３，ソース配線２０３５及び画素電極２０３７は、図３７におけるＰ−Ｐ断面を示している。ドレイン配線パッド２０３８は、Ｑ−Ｑ断面を示している。ゲート配線パッド２０５８は、Ｒ−Ｒ断面を示している。
ところで、第三のレジスト２０７１ｄ及びエッチングガス（ＣＨＦ（ＣＦ４，ＣＨＦ３ガスなど））を用いて、ドレイン配線パッド２０３８及びゲート配線パッド２０５８上の保護用絶縁膜２０７０及びゲート絶縁膜２０４０をエッチングする際、ドレイン配線パッド２０３８の露出した補助導電層２０６０やゲート配線パッド２０５８の金属層２０５０がダメージを受ける場合がある。これらを防ぐ目的で、補助導電層２０６０及び金属層２０５０上に、上述した導電性保護膜（図示せず）を設けてもよい。このようにすることにより、エッチングガス（ＣＨＦ（ＣＦ４，ＣＨＦ３ガスなど））によるダメージを低減することができる。
このように、本実施形態のＴＦＴ基板の製造方法によれば、三枚のマスク２０３２，２０５２ｄ，２０７２ｄを用いて、活性半導体層に、酸化物半導体層（ｎ型酸化物半導体層２０２０）を用いたトップゲート型のＴＦＴ基板２００１ｄを製造することができる。また、製造工程が削減され、製造原価のコストダウンを図ることができる。また、本実施形態によれば、ドレイン配線パッド２０３８として、補助導電層２０６０が露出するので、電気抵抗を低減することができ、信頼性を向上させることができる。
なお、本実施形態では、ゲート絶縁膜４０にＳｉＮＸなどの窒化シリコン膜を用いたが、酸化物絶縁体を絶縁膜に用いることもできる。この場合、酸化物絶縁膜の誘電率は大きい方が、薄膜トランジスタの作動には有利になる。また、絶縁性は高い方が好ましい。これらを満足する例としては、酸化物の超格子構造を有する酸化物も好ましい酸化物絶縁膜である。さらに、非晶質の酸化物絶縁膜を用いることも可能である。非晶質酸化物絶縁膜の場合、成膜温度を低温に維持できるので、プラスチック基板などの耐熱性に乏しい基板の場合に、有利である。
例えば、ＳｃＡｌＭｇＯ４、ＳｃＡｌＺｎＯ４、ＳｃＡｌＣｏＯ４、ＳｃＡｌＭｎＯ４、ＳｃＧａＺｎＯ４、ＳｃＧａＭｇＯ４、又は、ＳｃＡｌＺｎ３Ｏ６、ＳｃＡｌＺｎ４Ｏ７、ＳｃＡｌＺｎ７Ｏ１０、又は、ＳｃＧａＺｎ３Ｏ６、ＳｃＧａＺｎ５Ｏ８、ＳｃＧａＺｎ７Ｏ１０、又は、ＳｃＦｅＺｎ２Ｏ５、ＳｃＦｅＺｎ３Ｏ６、ＳｃＦｅＺｎ６Ｏ９なども使用可能である。
また、酸化アルミナ、酸化チタン、酸化ハフニウム、酸化ランタノイドなどの酸化物及び、超格子構造の複合酸化物も使用可能である。
さらに、本実施形態では、ｎ型酸化物半導体層２０２０として、酸化インジウム−酸化セリウム系、酸化インジウム−酸化ガリウム−酸化亜鉛系や、酸化インジウム−酸化サマリウム、酸化亜鉛−酸化マグネシウムなどの酸化物半導体を用いることができる。また、これらは、結晶系のみならず非晶質系でも使用可能である。さらに、酸化物導電体層２０３０との組合せ、エッチング特性の選択などにより、適宜選択することができる。
［ＴＦＴ基板における第四実施形態］
また、本発明は、ＴＦＴ基板２００１の発明としても有効である。
第四実施形態にかかるＴＦＴ基板２００１は、図２３（ｂ）及び図２４に示すように、ガラス基板２０１０と、このガラス基板２０１０上に形成された第一の酸化物層としてのｎ型酸化物半導体層２０２０と、この第一の酸化物層上に、チャンネル部２０２１によって隔てられて形成された第二の酸化物層としての酸化物導電体層２０３０と、ガラス基板２０１０，ｎ型酸化物半導体層２０２０及び酸化物導電体層２０３０上に形成されたゲート絶縁膜２０４０と、このゲート絶縁膜２０４０上に形成されたゲート配線２０５４及びゲート電極２０５３と、ゲート絶縁膜２０４０，ゲート配線２０５４及びゲート電極２０５３上に形成され、ゲート配線パッド用開口部２５８１、ドレイン配線パッド用開口部２３８１及び画素電極用開口部２３７１を有する保護用絶縁膜２０７０とを備えた構成としてある。
このようにすると、活性半導体層としてｎ型酸化物半導体層２０２０を設けたトップゲート型のＴＦＴ基板２００１を提供することができる。また、ＴＦＴの活性層として酸化物半導体を使用することにより、電流を流しても安定であり、製造歩留りを向上させるとともに、電流制御により作動させる有機電界発光装置にとって有用である。さらに、ＴＦＴ基板２００１自体が保護用絶縁膜を備えた構造となるので、液晶や有機ＥＬ材料などを利用した表示手段や発光手段を容易に製造可能なＴＦＴ基板を提供することができる。
また、本発明において、第一の酸化物層としてのｎ型酸化物半導体層２０２０は、ガラス基板２０１０上の所定の位置に形成されている。ここで、所定の位置とは、ゲート電極２０５３，ソース配線２０３５，ドレイン配線２０３６，ソース電極２０３３，ドレイン電極２０３４及び画素電極２０３７の下方の位置をいう。このようにすると、チャンネル部２０２１，ソース配線２０３５，ドレイン配線２０３６，ソース電極２０３３，ドレイン電極２０３４及び画素電極２０３７を、第一のハーフトーンマスク２０３２を用いて、効率よく形成することができる。
また、ＴＦＴ基板２００１は、第一の酸化物層が、ｎ型酸化物半導体層２０２０であり、かつ、第二の酸化物層が、酸化物導電体層２０３０である。これにより、チャンネル部２０２１，ソース電極２０３３及びドレイン電極２０３４を容易に形成することができる。
さらに、ＴＦＴ基板２００１は、酸化物導電体層２０３０によって、ソース配線２０３５，ドレイン配線２０３６，ソース電極２０３３，ドレイン電極２０３４及び画素電極２０３７が形成されている。このようにすると、使用するマスク数を削減でき、製造工程が削減される。したがって、生産効率が向上し、製造原価のコストダウンを図ることができる。
また、ＴＦＴ基板２００１は、ｎ型酸化物半導体層２０２０及び酸化物導電体層２０３０のエネルギーギャップが、３．０ｅＶ以上である。このようにすることにより、光による誤作動が抑えられ、品質（動作信頼性）を向上させることができる。また、酸化物導電体層２０３０からなる電極や、ｎ型酸化物半導体層２０２０と酸化物導電体層２０３０との積層膜からなる電極を、画素電極２０３７として使用することができる。
さらに、ＴＦＴ基板２００１は、画素電極２０３７が、ｎ型酸化物半導体層２０２０と酸化物導電体層２０３０との積層膜よりなる構成としてある。このようにすると、使用するマスク数を削減でき、製造工程が削減される。したがって、生産効率が向上し、製造原価のコストダウンを図ることができる。さらに、積層膜を透明とすることができるので、光による誤動作を防止することができる。
また、酸化物導電体層２０３０のガラス基板２０１０側に、ｎ型酸化物半導体層２０２０が形成されている。このようにすると、酸化物導電体層２０３０及びｎ型酸化物半導体層２０２０が透明酸化物であることから、光による誤動作を防止することができる。また、ハーフトーン露光によって使用するマスク数を削減でき、製造工程が削減される。したがって、生産効率が向上し製造原価のコストダウンを図ることができる。
また、ＴＦＴ基板２００１は、ｎ型酸化物半導体層２０２０の材料が、結晶化していない状態では、所定のエッチング液（Ａ：蓚酸水溶液）に溶解し、かつ、結晶化している状態では、エッチング液（Ａ：蓚酸水溶液）に対して耐性を有する材料からなり、酸化物導電体層２０３０の材料が、エッチング液（Ａ：蓚酸水溶液）に溶解する材料からなる構成としてある。
このようにすると、チャンネル部２０２１を確実かつ容易に形成することができるので、品質を向上させることができる。
さらに、ＴＦＴ基板２００１は、酸化物導電体層２０３０の材料が、所定のエッチング液（Ｂ：たとえば、ＰＡＮ）に対して耐性を有する材料からなり、ゲート電極・配線層としての金属層２０５０の材料が、所定のエッチング液（Ｂ：たとえば、ＰＡＮ）に溶解する材料からなる構成としてある。このようにすると、画素電極２０３７の酸化物導電体層２０３０がダメージを受けることなく、ゲート電極２０５３及びゲート配線２０５４を形成することができる。
このように、本実施形態のＴＦＴ基板２００１によれば、活性半導体層としてｎ型酸化物半導体層２０２０を設けたトップゲート型のＴＦＴ基板２００１を提供することができる。また、ＴＦＴの活性層としてｎ型酸化物半導体層２０２０を使用することにより、電流を流しても安定であり、電流制御により作動させる有機電界発光装置にとって有用である。
［ＴＦＴ基板における第五実施形態］
また、本発明は、ＴＦＴ基板２００１ｂの発明としても有効である。
本実施形態にかかるＴＦＴ基板２００１ｂは、ＴＦＴ基板２００１（又は２００１ａ）と比べると、図３２（ｂ），図３３に示すように、ソース電極２０３３，ドレイン電極２０３４，ソース配線２０３５及びドレイン配線２０３６上に、補助導電層２０６０からなるソース電極用補助電極２３３１，ドレイン電極用補助電極２３４１，ソース配線用補助配線２３５１及びドレイン配線用補助配線２３６１が形成されるので、電気抵抗を低減することができ、信頼性を向上させることができる。また、エネルギー効率の低下を抑制することができる。
また、ＴＦＴ基板２００１ｂは、ソース電極２０３３，ドレイン電極２０３４，ソース配線２０３５及びドレイン配線２０３６の上方に、ゲート絶縁膜２０４０を備えた構成としてある。このようにすると、ＴＦＴ基板２００１ｂに、有機ＥＬ材料，電極及び保護膜を設けることにより、有機電界発光装置を容易に得ることができる。
さらに、ＴＦＴ基板２００１ｂは、ゲート絶縁膜２０４０として、上述したように、酸化物絶縁体を用いるとよい。このようにすると、ゲート絶縁膜２０４０の誘電率を大きくすることができ、薄膜トランジスタが作動しやすくなり、信頼性を向上させることができる。
また、ＴＦＴ基板２００１ｂは、酸化物導電体層２０３０の材料が、所定のエッチング液（Ｂ：たとえば、ＰＡＮ）に対して耐性を有する材料からなり、補助導電層２０６０の材料が、所定のエッチング液（Ｂ：たとえば、ＰＡＮ）に溶解する材料からなる構成としてある。このようにすると、酸化物導電体層２０３０に対して、補助導電層２０６０を選択的にエッチングすることができるようになり、使用するマスク数を削減でき、製造工程が削減される。したがって、生産効率が向上し、製造原価のコストダウンを図ることができる。また、ドライエッチングに比べて各配線や電極の形成プロセスを低減することができ、ゲート電極２０５３及びゲート配線２０５４や補助導電層２０６０を効率的に製造することができる。
さらに、ＴＦＴ基板２００１ｂは、ゲート配線２０５４上に、導電性保護膜（図示せず）を形成した構成としてもよい。このようにすると、ゲート配線２０５４の腐蝕を防ぐとともに、耐久性を向上させることができる。
このように、本実施形態のＴＦＴ基板２００１ｂは、各配線や電極の電気抵抗を低減することができ、信頼性を向上させることができる。また、エネルギー効率の低下を抑制することができる。また、ＴＦＴ基板２００１ｂは、ガラス基板２０１０の上部にゲート絶縁膜２０４０を備えており、たとえば、このＴＦＴ基板２００１ｂに、有機ＥＬ材料，電極及び保護膜を設けることにより、有機電界発光装置を容易に得ることができる。また、ＴＦＴ基板２００１ｂは、上述した第三実施形態の製造方法により三枚のマスク２０３２，２０５２，２０７２で製造されるので、製造工程が削減されて生産効率が向上し、製造原価のコストダウンを図ることができる。
［ＴＦＴ基板における第六実施形態］
また、本発明は、ＴＦＴ基板２００１ｃの発明としても有効である。
本実施形態にかかるＴＦＴ基板２００１ｃは、ＴＦＴ基板２００１ｂと比べると、図３６（ｂ）、図３７に示すように、補助導電層２０６０からなるドレイン配線パッド２０３８が露出した構成としてある。このようにすると、ＴＦＴ基板２００１ｂは、ドレイン配線パッド２０３８として、補助導電層２０６０が露出するので、電気抵抗を低減することができ、信頼性を向上させることができる。
［ＴＦＴ基板の製造方法における第九実施形態］
本実施形態のＴＦＴ基板の製造方法は、請求項２８に対応する。
図４２は、本発明の第九実施形態にかかるＴＦＴ基板の製造方法を説明するための概略フローチャート図を示している。
同図において、まず、基板上に、第一の酸化物層としてのｎ型酸化物半導体層３０２０，第二の酸化物層としての酸化物導電体層３０３０，補助導電層３０６０及び第一のレジスト３０３１をこの順に積層し、第一のハーフトーンマスク３０３２及びハーフトーン露光によって、第一のレジスト３０３１を所定の形状に形成する（ステップＳ３００１）。
次に、第一のハーフトーンマスク３０３２を用いた処理について、図面を参照して説明する。
（第一のハーフトーンマスクを用いた処理）
図４３は、本発明の第九実施形態にかかるＴＦＴ基板の製造方法の、第一のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）はｎ型酸化物半導体層成膜／酸化物導電体層成膜／補助導電層成膜／第一のレジスト塗布／ハーフトーン露光／現像された断面図を示しており、（ｂ）は第一のエッチング／第一のレジストの再形成された断面図を示しており、（ｃ）は第二のエッチング／第一のレジスト剥離された断面図を示している。
同図（ａ）において、まず、透光性のガラス基板３０１０が用意される。
なお、ＴＦＴ基板３００１の基材となる板状部材は、上記ガラス基板３０１０に限定されるものではなく、たとえば、樹脂製の板状部材やシート状部材などでもよい。
次に、ガラス基板３０１０上に、酸化インジウム−酸化亜鉛（Ｉｎ２Ｏ３:ＺｎＯ＝約９７:３ｗｔ％）のターゲットを用い、膜厚約１５０ｎｍのｎ型酸化物半導体層３０２０を成膜する。このときの条件は、酸素：アルゴン比が約１０：９０Ｖｏｌ．％であり、かつ、基板温度が約２５０℃である。この条件では、ｎ型酸化物半導体層３０２０は、結晶質膜として得られる。また、低温で成膜した場合は、熱処理により結晶化させる。このような結晶化処理により、エッチング液（Ａ´：蓚酸水溶液）及びエッチング液（Ｂ´：混酸（一般的に、ＰＡＮとも呼ばれる。））に耐性のあるｎ型酸化物半導体層３０２０が得られる。
なお、ｎ型酸化物半導体層３０２０は、上記酸化インジウム−酸化亜鉛からなる酸化物半導体層に限定されるものではない。たとえば、酸化インジウム−酸化ガリウム−酸化亜鉛系や、酸化インジウム−酸化サマリウム、酸化亜鉛−酸化マグネシウムなどからなる酸化物半導体層としてもよい。
また、上記酸化インジウム−酸化亜鉛薄膜は、キャリヤー密度が１０＋１６ｃｍ−３以下であり、十分に半導体として作動する領域であった。また、ホール移動度は、２５ｃｍ２／Ｖ・ｓｅｃであった。通常、キャリヤー密度は約１０＋１７ｃｍ−３未満であれば、十分に作動領域となり、かつ、移動度は、非晶質シリコンのそれに比べて１０倍以上大きいことから、ｎ型酸化物半導体層３０２０は、十分に有用な半導体薄膜である。
また、ｎ型酸化物半導体層３０２０は、透明性が必要なことから、エネルギーギャップが約３．０ｅＶ以上の酸化物を用いるとよい。好ましくは約３．２ｅＶ以上、より好ましくは約３．４ｅＶ以上である。上記の酸化インジウム−酸化亜鉛系、酸化インジウム−酸化ガリウム−酸化亜鉛系や、酸化インジウム−酸化サマリウム、酸化亜鉛−酸化マグネシウムなどからなるｎ型酸化物半導体層のエネルギーギャップは、約３．２ｅＶ以上であり、好適に使用される。また、これらの薄膜（ｎ型酸化物半導体層）は、非晶質の場合、蓚酸水溶液や、燐酸，酢酸及び硝酸からなる混酸（適宜、混酸と略称する。）に溶解可能であるが、加熱結晶化させることにより、蓚酸水溶液や混酸に不溶となり、耐性を示すようになる。また、結晶化の温度は、添加する酸化亜鉛の量により制御できる。これにより、第一の酸化物層と第二の酸化物の選択エッチング性を出すことができる。
また、組成を適宜選択することにより、第一の酸化物層と第二の酸化物層の選択エッチング性を選ぶことができる。さらに、かかる場合、選ばれた選択エッチング性に応じたエッチング液が適宜選択される。
次に、同図（ａ）に示すように、ｎ型酸化物半導体層３０２０上に、酸化インジウム−酸化スズ−酸化亜鉛（Ｉｎ２Ｏ３：ＳｎＯ２：ＺｎＯ＝約６０：２０：２０ｗｔ％）のターゲットを用い、膜厚約１１０ｎｍの酸化物導電体層３０３０を成膜する。このときの条件は、酸素：アルゴン比が約９９：１Ｖｏｌ．％であり、かつ、基板温度が約１５０℃である。酸化インジウム−酸化スズ−酸化亜鉛薄膜は、非晶質であり、蓚酸水溶液によりエッチングできるが、混酸には耐性を示しエッチングされない。また、約３００℃以下の熱処理では結晶化することはない。これにより、ｎ型酸化物半導体層３０２０と酸化物導電体層３０３０の選択エッチング性を制御することができる。
酸化物導電体層３０３０は、上記酸化インジウム−酸化スズ−酸化亜鉛からなる酸化物導電体層に限定されるものではない。たとえば、酸化インジウム−酸化スズ、酸化インジウム−酸化亜鉛、酸化インジウム−酸化スズ−酸化サマリウムなどからなる酸化物導電体層、あるいは、酸化インジウム−酸化スズ、酸化インジウム−酸化亜鉛、酸化インジウム−酸化スズ−酸化サマリウムなどにランタノイド元素を添加した酸化物導電体層としてもよい。また、本実施形態においては、酸化物導電体層３０３０は、画素電極３０３７も兼ねるので、導電性に優れたものを使用するとよい。また、酸化物導電層３０３０は、透明性が必要なことから、エネルギーギャップは、約３．０ｅＶ以上の酸化物を用いるとよい。好ましくは約３．２ｅＶ以上、より好ましくは約３．４ｅＶ以上である。上記酸化インジウム−酸化スズ、酸化インジウム−酸化亜鉛、酸化インジウム−酸化スズ−酸化サマリウムなどからなる酸化物導電体層、あるいは、酸化インジウム−酸化スズ、酸化インジウム−酸化亜鉛、酸化インジウム−酸化スズ−酸化サマリウムなどにランタノイド元素を添加した酸化物導電体層は、いずれもエネルギーギャップは約３．２ｅＶ以上であり、好適に使用される。
また、酸化インジウム−酸化スズ−酸化亜鉛からなる酸化物導電体層３０３０は、非晶質でありながら、蓚酸水溶液には溶解するが、混酸には溶解しないので、有用である。
ここで、酸化スズの含有量を約１０〜４０重量％とし、酸化亜鉛を約１０〜４０重量％とし、残りを酸化インジウムとするとよい。この理由は、酸化スズ、酸化亜鉛とも１０重量％未満では、混酸への耐性がなくなり、溶解するようになる。また、酸化スズが約４０重量％を超えると、蓚酸水溶液に溶解しなくなったり、比抵抗が大きくなったりする。さらに、酸化亜鉛が約４０重量％を超えると、混酸への耐性が無くなったりする場合があるからである。なお、酸化スズ、酸化亜鉛の比は適宜選択すればよい。
また、酸化インジウム−酸化スズ−酸化サマリウムなどのランタノイド元素を含む酸化物導電体層は、室温成膜後は非晶質であり、蓚酸水溶液や混酸に溶解するが、加熱などによる結晶化後は、蓚酸水溶液や混酸に不溶となり、好適に使用することができる。
続いて、酸化物導電体層３０３０上に、補助導電層３０６０を成膜する。すなわち、Ａｌターゲットを用いて、高周波スパッタリング法により、アルゴン１００％の条件で、ゲート電極及びゲート配線を形成するための厚み約１５０ｎｍのＡｌ薄膜層からなる補助導電層３０６０を形成する。なお、この補助導電層３０６０は、Ａｌに限定されるものではなく、たとえば、Ｃｒ，Ｍｏ，Ｃｕ，Ａｇ，Ａｕなどの金属や合金を使用してもよい。
また、酸化物導電体層３０３０と補助導電層３０６０との間で、接触抵抗が大きい場合には、酸化物導電体層３０３０と補助導電層３０６０との間にＭｏ，Ｔｉ，Ｃｒなどの金属薄膜を形成すればよい。特にＭｏであれば、Ａｌと同じ混酸（ＰＡＮ）によりエッチングできることから、工程を増やさずに加工できるので好適である。上記Ｍｏ，Ｔｉ，Ｃｒなどの金属薄膜の厚みは、約１０〜２００ｎｍあればよい。好ましくは約１５〜１００ｎｍ、より好ましくは約２０〜５０ｎｍである。この理由は、約１０ｎｍ未満では、接触抵抗の低減効果が小さい場合があり、約２００ｎｍを超えると、経済的に不利になるからである。
ところで、後述する第三のレジスト３０７１及びエッチングガス（ＣＨＦ（ＣＦ４，ＣＨＦ３ガスなど））を用いて、ドレイン配線パッド３０３８の上方の保護用絶縁膜３０７０及びゲート絶縁膜３０４０をエッチングする際、ドレイン配線パッド３０３８の露出した補助導電層３０６０がダメージを受ける場合がある。これらを防ぐ目的で、補助導電層３０６０上に、導電性保護膜として導電性の金属酸化物層（図示せず）を設けてもよい。このようにすることにより、エッチングガス（ＣＨＦ（ＣＦ４，ＣＨＦ３ガスなど））によるダメージを低減することができる。
上記導電性保護膜として、たとえば、酸化インジウム−酸化亜鉛からなる透明導電膜が使用できる。この場合、導電性保護膜は、金属層（Ａｌ薄膜層）３０５０のエッチング液であるＰＡＮにより同時にエッチングできる導電性の金属酸化物であればよく、上記酸化インジウム−酸化亜鉛に限定されるものではない。すなわち、酸化インジウム−酸化亜鉛の組成としては、ＰＡＮにより、Ａｌと同時にエッチングできる組成であれば使用可能であるが、Ｉｎ／（Ｉｎ＋Ｚｎ）＝約０．５〜０．９５（重量比）、好ましくは、約０．７〜０．９（重量比）がよい。この理由は、約０．５（重量比）未満では、導電性の金属酸化物自体の耐久性が低い場合があったり、約０．９５（重量比）を超えると、Ａｌとの同時エッチングが難しかったりする場合があるからである。また、Ａｌと同時にエッチングする場合には、導電性の金属酸化物は非晶質であることが望ましい。この理由は、結晶化した膜の場合、Ａｌとの同時エッチングが難しくなる場合があるからである。
また、これら導電性保護膜の厚みは、約１０〜２００ｎｍあればよい。好ましくは約１５〜１５０ｎｍ、より好ましくは約２０〜１００ｎｍである。この理由は、約１０ｎｍ未満では、保護膜としての効果が小さい場合があり、約２００ｎｍを超えると、経済的に不利になるからである。
また、金属層３０５０と導電性保護膜との間で、接触抵抗が大きい場合には、金属層３０５０と導電性保護膜との間にＭｏ，Ｔｉ，Ｃｒなどの金属薄膜を形成すればよい。特に、Ｍｏであれば、Ａｌからなる金属層３０５０や導電性保護膜と同じＰＡＮによりエッチングできることから、工程を増やさずに加工できるので、好適である。上記Ｍｏ，Ｔｉ，Ｃｒなどの金属薄膜の厚みは、約１０〜２００ｎｍあればよい。好ましくは約１５〜１００ｎｍ、より好ましくは約２０〜５０ｎｍである。この理由は、約１０ｎｍ未満では、接触抵抗の低減効果が小さい場合があり、約２００ｎｍを超えると、経済的に不利になるからである。
次に、同図（ａ）に示すように、補助導電層３０６０上に、第一のレジスト３０３１が塗布され、第一のハーフトーンマスク３０３２及びハーフトーン露光によって、第一のレジスト３０３１を所定の形状に成形する（ステップＳ３００１）。すなわち、第一のレジスト３０３１は、ドレイン電極３０３４，ソース電極３０３３，ソース配線３０３５，ドレイン配線３０３６及び画素電極３０３７を覆い、かつ、ハーフトーンマスク部３３２１によって、画素電極３０３７を覆う部分が他の部分より薄い形状に形成される。なお、本実施形態では、画素電極３０３７とソース電極３０３３がソース配線３０３５を介して接続される構成としてあるが、画素電極３０３７とドレイン電極がドレイン配線を介して接続される構成としてもよい。
次に、同図（ｂ）に示すように、第一のエッチングとして、まず、第一のレジスト３０３１及びエッチング液（Ｂ´：混酸）により、補助導電層３０６０をエッチングし、続いて、第一のレジスト３０３１及びエッチング液（Ａ´：蓚酸水溶液）を用いて、酸化物導電体層３０３０を選択的にエッチングして、チャンネル部３０２１，ソース配線３０３５，ドレイン配線３０３６，ソース電極３０３３，ドレイン電極３０３４及び画素電極３０３７を形成する（図４２のステップＳ３００２）。また、ｎ型酸化物半導体層３０２０は、加熱され結晶化しているので、蓚酸水溶液に対して耐性を有しており、エッチング液（Ａ´：蓚酸水溶液）によって、ｎ型酸化物半導体層３０２０にダメージを与えることなく、酸化物導電体層３０３０を確実に選択エッチングすることができ、チャンネル部３０２１を容易に形成することができる。
続いて、上記第一のレジスト３０３１をアッシングし、画素電極３０３７の上方の補助導電層３０６０が露出する形状に、第一のレジスト３０３１を再形成する（図４２のステップＳ３００３）。
次に、同図（ｃ）に示すように、第二のエッチングとして、再形成された第一のレジスト３０３１及びエッチング液（Ａ´：蓚酸水溶液）を用いて、画素電極３０３７上の酸化物導電体層３０３０を選択エッチングにより除去し、画素電極３０３７を露出させる（図４２のステップＳ３００４）。
次に、再形成された第一のレジスト３０３１をアッシングすると、図４４に示すように、ガラス基板３０１０上に、補助導電層３０６０が積層されたソース電極３０３３，ドレイン電極３０３４，ソース配線３０３５及びドレイン配線３０３６、並びに、ｎ型酸化物半導体層３０２０からなるチャンネル部３０２１、酸化物導電体層３０３０からなる画素電極３０３７が露出する。
図４３（ｃ）に示す、ドレイン電極３０３４，チャンネル部３０２１，ソース電極３０３３，ソース配線３０３５及び画素電極３０３７は、図４４におけるＡ−Ａ断面を示している。ドレイン配線３０３６は、Ｂ−Ｂ断面を示している。
なお、ソース電極３０３３，ドレイン電極３０３４及びドレイン配線３０３６上の補助導電層３０６０は、ソース電極用補助電極３３３１，ドレイン電極用補助電極３３４１，ソース配線用補助配線３３５１及びドレイン配線用補助配線３３６１となる。
また、酸化物導電層３０３０によって、ソース電極３０３３，ドレイン電極３０３４，ソース配線３０３５，ドレイン配線３０３６及び画素電極３０３７が形成されている。このようにすると、使用するマスク数を削減でき、製造工程が削減される。したがって、生産効率が向上し、製造原価のコストダウンを図ることができる。
さらに、酸化物導電体層３０３０は、蓚酸に対して溶解する酸化物が用いられ、かつ、ｎ型酸化物半導体層３０２０は、結晶化後に蓚酸耐性を有する酸化物が用いられているので、ｎ型酸化物半導体層３０２０にダメージを与えることなく、酸化物導電体層３０３０を確実に選択エッチングすることができる。また、第一の酸化物層として、ｎ型酸化物半導体層３０２０を形成し、かつ、第二の酸化物層として、酸化物導電体層３０３０を形成することにより、チャンネル部３０２１，画素電極３０３７、ソース電極３０３３及びドレイン電極３０３４を容易に形成することができる。
また、画素電極３０３７が、ｎ型酸化物半導体層３０２０と酸化物導電体層３０３０との積層膜よりなることによって、積層膜を透明とすることができるので、光による誤動作を防止することができる。
次に、図４２に示すように、ｎ型酸化物半導体層３０２０，酸化物導電体層３０３０及び補助導電層３０６０上に、ゲート絶縁膜３０４０，ゲート電極・配線層としての金属層３０５０及び第二のレジスト３０５１をこの順に積層し、第二のハーフトーンマスク３０５２及びハーフトーン露光によって、第二のレジスト３０５１を所定の形状に形成する（ステップＳ３００５）。
次に、第二のハーフトーンマスク５２を用いた処理について、図面を参照して説明する。
（第二のハーフトーンマスクを用いた処理）
図４５は、本発明の第九実施形態にかかるＴＦＴ基板の製造方法の、第二のハーフトーンマスクを用いた処理を説明するための概略図であり、（ａ）はゲート絶縁膜成膜／金属層成膜／第二のレジスト塗布／ハーフトーン露光／現像された断面図を示しており、（ｂ）は第三のエッチング／第二のレジストの再形成された断面図を示しており、（ｃ）は第四のエッチング／第二のレジスト剥離された断面図を示している。
同図（ａ）において、まず、グロー放電ＣＶＤ（化学蒸着法）法により、ガラス基板３０１０を覆うように（ガラス基板３０１０のほぼ全面に）積層されたｎ型酸化物半導体層３０２０，酸化物導電体層３０３０及び補助導電層６０上に、窒化シリコン（ＳｉＮＸ）膜であるゲート絶縁膜３０４０を膜厚約３００ｎｍ堆積させる。なお、本実施形態では、放電ガスとして、ＳｉＨ４−ＮＨ３−Ｎ２系の混合ガスを用いる。
次に、Ａｌターゲットを用いて、高周波スパッタリング法により、アルゴン１００％の条件で、ゲート電極３０５３及びゲート配線３０５４を形成するための厚み約１５０ｎｍの金属層（Ａｌ薄膜層）３０５０を形成する。なお、金属層３０５０は、Ａｌに限定されるものではなく、たとえば、Ｃｒ，Ｍｏ（モリブデン），Ｃｕ（銅），Ａｇ（銀），Ａｕ（金）などの金属や合金を使用してもよい。
続いて、第二のレジスト３０５１を積層する。
次に、第二のハーフトーンマスク３０５２及びハーフトーン露光によって、第二のレジスト３０５１を所定の形状に形成する（ステップＳ３００５）。第二のレジスト３０５１は、画素電極３０３７の上方を除く金属層３０５０上に形成され、かつ、ゲート電極３０５３及びゲート配線３０５４の上方が、他の部分より厚く形成してある。
次に、同図（ｂ）に示すように、第三のエッチングとして、第二のレジスト３０５１及びエッチング液（Ｂ´：混酸）を用いて、画素電極３０３７の上方の金属層３０５０をエッチングする。なお、本実施形態では、金属層３０５０がＡｌからなるため、エッチング液して、ＰＡＮを使用しているが、金属層３０５０がＣｒからなる場合には、エッチング液（Ｂ´）として、硝酸セリウムアンモニウム及び過酸化水素水からなる水溶液（硝酸セリウムアンモニウムハイドロオキサイド水溶液（一般的に、ＣＡＮとも呼ばれる。））が使用される。
続いて、第三のエッチングとして、第二のレジスト３０５１及びエッチングガス（ＣＨＦ（ＣＦ４，ＣＨＦ３ガスなど））を用いて、画素電極３０３７上のゲート絶縁膜３０４０をエッチングし、画素電極３０３７を露出させる（ステップＳ３００６）。この際、ＣＨＦ中での酸化物（酸化物導電体層３０３０）のエッチング速度は極めて遅いので、ほぼゲート絶縁膜３０４０のみがエッチングされる。
次に、第二のレジスト３０５１のうち、薄く形成された部分（ゲート電極３０５３及びゲート配線３０５４を除く部分）をアッシングし、第二のレジスト３０５１を再形成し、続いて、第四のエッチングとして、再形成された第二のレジスト３０５１及びエッチング液（Ｂ´：混酸）を用いて、Ａｌからなる金属層３０５０を選択的にエッチングし、ゲート電極３０５３及びゲート配線３０５４を形成する（ステップＳ３００７）。ここで、露出した画素電極３０３７の酸化物導電体層３０は、上述したＰＡＮ耐性（及びＣＡＮ耐性）を有しているので、金属層３０５０を確実に選択エッチングすることができる。すなわち、上記第四のエッチングによって、露出した画素電極画素電極３０３７がエッチングされダメージを受けるといった不具合を回避することができる。
次に、再形成された第二のレジスト３０５１をアッシングすると、図４６に示すように、ガラス基板３０１０の上方に、ゲート絶縁膜３０４０と、ゲート電極３０５３，ゲート配線３０５４及び画素電極３０３７が露出する。
図４５（ｃ）に示す、ドレイン電極３０３４，チャンネル部３０２１，ゲート電極３０５３，ソース電極３０３３，ソース配線３０３５及び画素電極３０３７は、図４６におけるＣ−Ｃ断面を示している。ドレイン配線３０３６は、Ｄ−Ｄ断面を示している。ゲート配線３０５４は、Ｅ−Ｅ断面を示している。
次に、図４２に示すように、ゲート電極３０５３及びゲート配線３０５４の形成され、さらに、画素電極３０３７の露出したガラス基板３０１０の上方に、保護用絶縁膜３０７０及び第三のレジスト３０７１をこの順に積層し、第三のマスク３０７２を用いて、第三のレジスト３０７１を所定の形状に形成する（ステップＳ３００８）。
次に、第三のマスク３０７２を用いた処理について、図面を参照して説明する。
（第三のマスクを用いた処理）
図４７は、本発明の第九実施形態にかかるＴＦＴ基板の製造方法の、第三のマスクを用いた処理を説明するための概略図であり、（ａ）は保護用絶縁膜成膜／第三のレジスト塗布／露光／現像された断面図を示しており、（ｂ）は第五のエッチング／第三のレジスト剥離された断面図を示している。
同図（ａ）において、まず、グロー放電ＣＶＤ（化学蒸着法）法により、ガラス基板３０１０の上方に露出したゲート絶縁膜３０４０，酸化物導電体層３０３０及びゲート電極・配線層としての金属層３０５０上に、窒化シリコン（ＳｉＮＸ）膜である保護用絶縁膜３０７０を膜厚約２００ｎｍ堆積させる。なお、本実施形態では、放電ガスとして、ＳｉＨ４−ＮＨ３−Ｎ２系の混合ガスを用いる。続いて、第三のレジスト３０７１を積層する。なお、本実施形態では、保護用絶縁膜３０７０がゲート絶縁膜３０４０と同じ材料を使用しているので、理解しやすいように保護用絶縁膜３０７０のハッチを、ゲート絶縁膜３０４０と同じハッチとし、ゲート絶縁膜３０４０との境界を点線で示してある。
次に、第三のマスク３０７２を用いて、第三のレジスト３０７１を所定の形状に形成する（ステップＳ３００８）。すなわち、第三のレジスト３０７１は、画素電極３０３７，ドレイン配線パッド３０３８及びゲート配線パッド３０５８の上方を除く保護用絶縁膜３０７０上に形成される。
続いて、第三のレジスト３０７１及びエッチングガス（ＣＨＦ（ＣＦ４，ＣＨＦ３ガスなど））を用いて、画素電極３０３７及びゲート配線パッド３０５８の上方の保護用絶縁膜３０７０をエッチングし、画素電極３０３７及びゲート配線パッド３０５８を露出させるとともに、ドレイン配線パッド３０３８上の保護用絶縁膜３０７０及びゲート絶縁膜３０４０をエッチングし、ドレイン配線パッド３０３８を露出させる（ステップＳ３００９）。この際、ＣＨＦ中での酸化物（ｎ型酸化物半導体層３０３０）のエッチング速度は極めて遅いので、酸化物導電体層３０３０がダメージを受けることはない。
次に、第三のレジスト３０７１をアッシングすると、図４８に示すように、ガラス基板３０１０の上方に、（画素電極３０３７，ドレイン配線パッド３０３８及びゲート配線パッド３０５８上に、それぞれ画素電極用開口部３３７１，ドレイン配線パッド用開口部３３８１及びゲート配線パッド用開口部３５８１を有する）保護用絶縁膜３０７０が露出する。
図４７（ｂ）に示す、ドレイン電極３０３４，チャンネル部３０２１，ゲート電極３０５３，ソース電極３０３３，ソース配線３０３５及び画素電極３０３７は、図４８におけるＦ−Ｆ断面を示している。ドレイン配線パッド３０３８は、Ｇ−Ｇ断面を示している。ゲート配線パッド３０５８は、Ｈ−Ｈ断面を示している。
ところで、第三のレジスト３０７１及びエッチングガス（ＣＨＦ（ＣＦ４，ＣＨＦ３ガスなど））を用いて、画素電極３０３７、ドレイン配線パッド３０３８及びゲート配線パッド３０５８の上方の保護用絶縁膜３０７０をエッチングする際、ゲート配線パッド３０５８の露出した金属層３０５０がダメージを受ける場合がある。これらを防ぐ目的で、金属層３０５０上に、導電性保護膜として導電性の金属酸化物層（図示せず）を設けてもよい。このようにすることにより、エッチングガス（ＣＨＦ（ＣＦ４，ＣＨＦ３ガスなど））によるダメージを低減することができる。
上記導電性保護膜として、たとえば、酸化インジウム−酸化亜鉛からなる透明導電膜が使用できる。この場合、導電性保護膜は、金属層（Ａｌ薄膜層）３０５０のエッチング液であるＰＡＮにより同時にエッチングできる導電性の金属酸化物であればよく、上記酸化インジウム−酸化亜鉛に限定されるものではない。すなわち、酸化インジウム−酸化亜鉛の組成としては、ＰＡＮにより、Ａｌと同時にエッチングできる組成であれば使用可能であるが、Ｉｎ／（Ｉｎ＋Ｚｎ）＝約０．５〜０．９５（重量比）、好ましくは、約０．７〜０．９（重量比）がよい。この理由は、約０．５（重量比）未満では、導電性の金属酸化物自体の耐久性が低い場合があったり、約０．９５（重量比）を超えると、Ａｌとの同時エッチングが難しかったりする場合があるからである。また、Ａｌと同時にエッチングする場合には、導電性の金属酸化物は非晶質であることが望ましい。この理由は、結晶化した膜の場合、Ａｌとの同時エッチングが難しくなる場合があるからである。
また、これら導電性保護膜の厚みは、約１０〜２００ｎｍあればよい。好ましくは約１５〜１５０ｎｍ、より好ましくは約２０〜１００ｎｍである。この理由は、約１０ｎｍ未満では、保護膜としての効果が小さい場合があり、約２００ｎｍを超えると、経済的に不利になるからである。
また、金属層３０５０と導電性保護膜との間で、接触抵抗が大きい場合には、金属層３０５０と導電性保護膜との間にＭｏ，Ｔｉ，Ｃｒなどの金属薄膜を形成すればよい。特に、Ｍｏであれば、Ａｌからなる金属層３０５０や導電性保護膜と同じＰＡＮによりエッチングできることから、工程を増やさずに加工できるので、好適である。上記Ｍｏ，Ｔｉ，Ｃｒなどの金属薄膜の厚みは、約１０〜２００ｎｍあればよい。好ましくは約１５〜１００ｎｍ、より好ましくは約２０〜５０ｎｍである。この理由は、約１０ｎｍ未満では、接触抵抗の低減効果が小さい場合があり、約２００ｎｍを超えると、経済的に不利になるからである。
このように、本実施形態のＴＦＴ基板の製造方法によれば、三枚のマスク３０３２，３０５２，３０７２を用いて、活性半導体層に、酸化物半導体層（ｎ型酸化物半導体層３０２０）を用いたトップゲート型のＴＦＴ基板３００１を製造することができる。また、製造工程が削減されるので、製造原価のコストダウンを図ることができる。また、ＴＦＴの活性層としてｎ型酸化物半導体層３０２０を使用することにより、電流を流しても安定である。したがって、製造歩留りを向上させるとともに、電流制御により作動させる有機電界発光装置にとって有用である。さらに、ＴＦＴ基板３００１自体が保護用絶縁膜３０７０を備えているので、液晶や有機ＥＬ材料などを利用した表示手段や発光手段を容易に製造可能なＴＦＴ基板１を提供することができる。
［ＴＦＴ基板の製造方法における第十実施形態］
本実施形態のＴＦＴ基板の製造方法は、請求項２９に対応する。
図４９は、本発明の第十実施形態にかかるＴＦＴ基板の製造方法を説明するための概略フローチャート図を示している。
同図に示す本実施形態にかかるＴＦＴ基板の製造方法は、上述した第九実施形態と比べると、第九実施形態のステップＳ３００５，３００６，３００７（図４２参照）の代わりに、ゲート絶縁膜３０４０，ゲート電極・配線層としての金属層３０５０及び第二のレジスト３０５１ａを積層し、第二のマスク３０５２ａによって、第二のレジスト３０５１ａを形成し（ステップＳ３００５ａ）、続いて、第二のレジスト３０５１ａを用いて、ゲート電極３０５３及びゲート配線３０５４を形成する（ステップＳ３００７ａ）点が相違する。
したがって、その他の工程は、第九実施形態とほぼ同様となっており、同様の工程については、図中で第九実施形態と同一符号を付し、詳細な説明は省略する。
（第一のハーフトーンマスクを用いた処理）
図８に示すように、本実施形態の第一のハーフトーンマスクを用いた処理は、第一実施形態における処理（図１のステップＳ１，２，３，４，５参照）と同様としてある。
次に、図４９に示すように、ｎ型酸化物半導体層３０２０，酸化物導電体層３０３０及び補助導電層３０６０上に、ゲート絶縁膜３０４０，ゲート電極・配線層としての金属層３０５０及び第二のレジスト３０５１ａをこの順に積層し、第二のマスク３０５２ａによって、第二のレジスト３０５１ａを所定の形状に形成する（ステップＳ３００５ａ）。
次に、第二のマスク３０５２ａを用いた処理について、図面を参照して説明する。
（第二のマスクを用いた処理）
図５０は、本発明の第十実施形態にかかるＴＦＴ基板の製造方法の、第二のマスクを用いた処理を説明するための概略図であり、（ａ）はゲート絶縁膜成膜／金属層成膜／第二のレジスト塗布／露光／現像された断面図を示しており、（ｂ）は第三のエッチング／第二のレジスト剥離された断面図を示している。
同図（ａ）において、第十実施形態と同様にして、ゲート絶縁膜３０４０、ゲート電極３０５３とゲート配線３０５４を形成するための金属層（Ａｌ薄膜層）３０５０及び第二のレジスト３０５１ａを積層する。
次に、第二のマスク３０５２ａによって、第二のレジスト３０５１ａを所定の形状に形成する（ステップＳ３００５ａ）。すなわち、第二のレジスト３０５１ａは、ドレイン電極３０３４，チャンネル部３０２１及びソース電極３０３３の上方のゲート電極３０５３となる金属層３０５０上、並びに、ゲート配線３０５４となる金属層３０５０上に形成される。
次に、同図（ｂ）に示すように、第三のエッチングとして、第二のレジスト３０５１ａ及びエッチング液（Ｂ´：混酸）を用いて、露出した金属層３０５０をエッチングし、ゲート電極３０５３及びゲート配線３０５４を形成する（ステップＳ３００７ａ）。なお、本実施形態では、金属層３０５０がＡｌからなるため、エッチング液して、ＰＡＮを使用しているが、金属層３０５０がＣｒからなる場合には、エッチング液（Ｂ´）として、硝酸セリウムアンモニウムハイドロオキサイド水溶液（一般的に、ＣＡＮ）が使用される。
次に、第二のレジスト３０５１ａをアッシングすると、図５１に示すように、ガラス基板３０１０上に、ゲート絶縁膜３０４０と、ゲート電極３０５３及びゲート配線３０５４が露出する。
図５０（ｂ）に示す、ドレイン電極３０３４，チャンネル部３０２１，ゲート電極３０５３，ソース電極３０３３，ソース配線３０３５及び画素電極３０３７は、図５１におけるＩ−Ｉ断面を示している。ドレイン配線パッド３０３８は、Ｊ−Ｊ断面を示している。ゲート配線３０５４は、Ｋ−Ｋ断面を示している。
次に、図４９に示すように、ゲート電極３０５３及びゲート配線３０５４の形成され、さらに、第二のレジスト３０５１ａのアッシングされたガラス基板３０１０の上方に、保護用絶縁膜３０７０及び第三のレジスト３０７１をこの順に積層し、第三のマスク３０７２を用いて、第三のレジスト３０７１を所定の形状に形成する（ステップＳ３００８）。
次に、第三のマスク３０７２を用いた処理について、図面を参照して説明する。
（第三のマスクを用いた処理）
図５２は、本発明の第十実施形態にかかるＴＦＴ基板の製造方法の、第三のマスクを用いた処理を説明するための概略図であり、（ａ）は保護用絶縁膜成膜／第三のレジスト塗布／露光／現像された断面図を示しており、（ｂ）は第四のエッチング／第三のレジスト剥離された断面図を示している。
同図（ａ）において、第九実施形態と同様にして、保護用絶縁膜３０７０及び第三のレジスト３０７１を積層し、第三のマスク３０７２を用いて、第三のレジスト３０７１を所定の形状に形成する（ステップＳ３００８）。
次に、第九実施形態とほぼ同様にして、第四のエッチングとして、第三のレジスト７１及びエッチングガス（ＣＨＦ（ＣＦ４，ＣＨＦ３ガスなど））を用いて、保護用絶縁膜３０７０をエッチングし、ゲート配線パッド３０５８を露出させるとともに、ドレイン配線パッド３０３８及び画素電極３０３７上の保護用絶縁膜３０７０及びゲート絶縁膜３０４０をエッチングし、ドレイン配線パッド３０３８及び画素電極３０３７を露出させる（ステップＳ３００９）。
次に、第三のレジスト３０７１をアッシングすると、図４８に示すように、ガラス基板３０１０の上方に、（画素電極３０３７，ドレイン配線パッド３０３８及びゲート配線パッド３０５８上に、それぞれ画素電極用開口部３３７１，ドレイン配線パッド用開口部３３８１及びゲート配線パッド用開口部３５８１を有する）保護用絶縁膜３０７０が露出する。
図４９（ｂ）に示す、ドレイン電極３０３４，チャンネル部３０２１，ゲート電極３０５３，ソース電極３０３３，ソース配線３０３５及び画素電極３０３７は、図４８におけるＦ−Ｆ断面を示している。ドレイン配線パッド３０３８は、Ｇ−Ｇ断面を示している。ゲート配線パッド３０５８は、Ｈ−Ｈ断面を示している。
このように、本実施形態のＴＦＴ基板の製造方法によれば、三枚のマスク３０３２，３０５２ａ，３０７２を用いて、活性半導体層に、酸化物半導体層（ｎ型酸化物半導体層３０２０）を用いたトップゲート型のＴＦＴ基板３００１ａを製造することができる。また、製造工程が削減されるので、製造原価のコストダウンを図ることができる。すなわち、上記第九実施形態とほぼ同様の効果を有し、さらに、第九実施形態と比べると、エッチング回数が削減できるので、さらに製造原価のコストダウンを図ることができる。
［ＴＦＴ基板の製造方法における第十一実施形態］
図５３は、本発明の第十一実施形態にかかるＴＦＴ基板の製造方法を説明するための概略フローチャート図を示している。
同図に示す本実施形態にかかるＴＦＴ基板の製造方法は、上述した第十実施形態と比べると、異なる材料からなる酸化物導電体層３０３０を用い、第十実施形態のステップＳ３００３とステップＳ３００４の間で、酸化物導電体層３０３０のエッチング耐性を変化させる（ステップＳ３００３ｂ）点が相違する。
したがって、その他の工程は、第十実施形態とほぼ同様となっており、同様の工程については、図中で第十実施形態と同一符号を付し、詳細な説明は省略する。
（第一のハーフトーンマスクを用いた処理）
図５３に示すように、本実施形態の第一のハーフトーンマスクを用いた処理は、第二実施形態と同様に、まず、ガラス基板３０１０上に、酸化インジウム−酸化亜鉛（Ｉｎ２Ｏ３:ＺｎＯ＝約９７:３ｗｔ％）のターゲットを用い、膜厚約１５０ｎｍのｎ型酸化物半導体層３０２０を成膜する（図４３参照）。このときの条件は、酸素：アルゴン比が約１０：９０Ｖｏｌ．％であり、かつ、基板温度が約２５０℃である。この条件では、ｎ型酸化物半導体層３０２０は、結晶質膜として得られる。このような結晶化処理により、エッチング液（Ａ´：蓚酸水溶液）及びエッチング液（Ｂ´：混酸）に耐性のあるｎ型酸化物半導体層３０２０が得られる。
次に、図４３（ａ）に示すように、ｎ型酸化物半導体層３０２０上に、酸化インジウム−酸化スズ−酸化サマリウム（Ｉｎ２Ｏ３：ＳｎＯ２：Ｓｍ２Ｏ３＝約９０：７：３ｗｔ％）のターゲットを用い、膜厚１１０ｎｍの酸化物導電体層３０３０を成膜する。このときの条件は、酸素：アルゴン比が約１：９９Ｖｏｌ．％であり、かつ、基板温度が約１５０℃である。酸化インジウム−酸化スズ−酸化サマリウム薄膜は、非晶質であり、蓚酸水溶液及び混酸（ＰＡＮ）によりエッチングされる。また、約２００℃以上の熱処理では結晶化し、蓚酸水溶液及び混酸（ＰＡＮ）によりエッチングされることはない。これにより、ｎ型酸化物半導体層３０２０と酸化物導電体層３０３０及び補助導電層３０６０の選択エッチング性を制御することができる。
なお、酸化物導電体層３０３０は、上記酸化インジウム−酸化スズ−酸化サマリウムからなる酸化物半導体層に限定されるものではない。たとえば、酸化インジウム−酸化スズ、酸化インジウム−酸化亜鉛、酸化インジウム−酸化スズ−酸化サマリウムなどにランタノイド元素を添加した酸化物導電体層としてもよい。また、本実施形態においては、酸化物導電体層３０３０によって、画素電極３０３７が形成されるので、導電性に優れたものを使用するとよい。また、酸化物導電層３０３０は、透明性が必要なことから、エネルギーギャップは、約３．０ｅＶ以上の酸化物を用いるとよい。好ましくは約３．２ｅＶ以上、より好ましくは約３．４ｅＶ以上である。上記酸化インジウム−酸化スズ、酸化インジウム−酸化亜鉛、酸化インジウム−酸化スズ−酸化サマリウムなどにランタノイド元素を添加した酸化物導電体層は、いずれもエネルギーギャップは約３．２ｅＶ以上であり、好適に使用される。
また、酸化インジウム−酸化スズ−酸化サマリウムなどにランタノイド元素を添加した酸化物導電体層は、室温成膜後は非晶質であり、蓚酸水溶液、混酸（ＰＡＮ）に溶解する。しかし、加熱などによる結晶化後は、蓚酸水溶液、混酸（ＰＡＮ）に不溶となり、好適に使用することができる
続いて、第十実施形態と同様に、酸化物導電体層３０３０上に、補助導電層３０６０を成膜する。すなわち、Ａｌターゲットを用いて、高周波スパッタリング法により、アルゴン１００％の条件で、ゲート電極及びゲート配線を形成するための厚み約１５０ｎｍのＡｌ薄膜層からなる補助導電層３０６０を形成する。
次に、図４３（ａ）に示すように、補助導電層３０６０上に、第一のレジスト３０３１が塗布され、第一のハーフトーンマスク３０３２及びハーフトーン露光によって、第一のレジスト３０３１を所定の形状に成形する（ステップＳ３００１）。
次に、図４３（ｂ）に示すように、第一のエッチングとして、まず、第一のレジスト３０３１及びエッチング液（Ｂ´：混酸）により、補助導電層３０６０をエッチングし、続いて、第一のレジスト３０３１及びエッチング液（Ａ´：蓚酸水溶液）を用いて、酸化物導電体層３０３０を選択的にエッチングして、チャンネル部３０２１，ソース配線３０３５，ドレイン配線３０３６，ソース電極３０３３，ドレイン電極３０３４及び画素電極３０３７を形成する（ステップＳ３００２）。
続いて、第十実施形態と同様にして、上記第一のレジスト３０３１をアッシングし、画素電極３０３７の上方の補助導電層３０６０が露出する形状に、第一のレジスト３０３１を再形成する（ステップＳ３００３）。
また、酸化インジウム−酸化スズ−酸化サマリウムからなる酸化物導電体層３０３０は、非晶質の場合、蓚酸水溶液には溶解するし、混酸にも溶解する。熱処理等により、酸化インジウム−酸化スズ−酸化サマリウム膜を結晶化させれば、蓚酸水溶液及び混酸にも溶解しなくなる。
次に、酸化物導電層３０３０のエッチング耐性を変化させる（ステップＳ３００３ｂ）。ここで、酸化物導電層３０３０のエッチング耐性を変化させるとともに、補助導電層３０６０の抵抗を下げる効果もある。また、処理温度としては、結晶化する温度以上であれば問題ないが、好ましくは約１８０〜３００℃、より好ましくは約２００〜２５０℃である。この理由は、約１８０℃未満では結晶化が完全に進行せず、エッチング耐性が出ない場合があり、約３００℃を超えると、ｎ型酸化物半導体３０２０や、第一のレジスト３０３１などにダメージがある場合がある。
また、酸化スズの含有量は、約３〜２０重量％であり、酸化サマリウムは約１〜１０重量％、残りが酸化インジウムとするとよい。この理由は、酸化スズ、酸化サマリウムとも約３重量％未満では、混酸への耐性がなくなり、溶解するようになる。また、酸化スズが約２０重量％を超えると、蓚酸水溶液に溶解しなくなったり、比抵抗が大きくなったりする。また、酸化サマリウムが約１０重量％を超えると、結晶化が遅くなり混酸への耐性が無くなったりする場合があるからである。酸化スズ、酸化亜鉛の比は、適宜選択すればよい。
次に、図４３（ｃ）に示すように、第二のエッチングとして、再形成された第一のレジスト３０３１及びエッチング液（Ａ´：蓚酸水溶液）を用いて、画素電極３０３７上の酸化物導電体層３０３０を選択エッチングにより除去し、画素電極３０３７を露出させる（ステップＳ３００４）。
また、酸化物導電層によって、ソース電極，ドレイン電極，ソース配線，ドレイン配線及び画素電極が形成されているので、使用するマスク数を削減でき、製造工程が削減される。したがって、生産効率が向上し製造原価のコストダウンを図ることができる。
さらに、酸化物導電体層３０３０は、蓚酸に対して溶解する酸化物が用いられ、かつ、ｎ型酸化物半導体層３０２０は、結晶化後に蓚酸耐性を有する酸化物が用いられているので、ｎ型酸化物半導体層３０２０にダメージを与えることなく、酸化物導電体層３０３０を確実に選択エッチングすることができる。また、第一の酸化物層として、ｎ型酸化物半導体層３０２０を形成し、かつ、第二の酸化物層として、酸化物導電体層３０３０を形成することにより、チャンネル部３０２１，画素電極３０３７、ソース電極３０３３及びドレイン電極３０３４を容易に形成することができる。
また、画素電極３０３７が、ｎ型酸化物半導体層３０２０と酸化物導電体層３０３０との積層膜よりなることによって、積層膜を透明とすることができるので、光による誤動作を防止することができる。また、酸化物導電層３０３０は、透明性が必要なことから、エネルギーギャップは、約３．０ｅＶ以上の酸化物を用いるとよい。好ましくは約３．２ｅＶ以上、より好ましくは約３．４ｅＶ以上である。上記ｎ型酸化物半導体層３０２０である酸化インジウム−酸化亜鉛、及び、酸化物導電体層３０３０である酸化インジウム−酸化スズ−酸化亜鉛は、いずれもエネルギーギャップは３．２ｅＶ以上であり、好適に使用される。
（第二のマスクを用いた処理）
図５３に示すように、本実施形態の第二のマスク３０５２ａを用いた処理は、第十実施形態における処理（図４９のステップＳ３００５ａ，３００７ａ参照）と同様としてある。
すなわち、図５０に示すように、ｎ型酸化物半導体層３０２０，酸化物導電体層３０３０及び補助導電層３０６０上に、ゲート絶縁膜３０４０，ゲート電極・配線層としての金属層３０５０及び第二のレジスト３０５１ａをこの順に積層し、第二のマスク３０５２ａによって、第二のレジスト３０５１ａを所定の形状に形成する（ステップＳ３００５ａ）。
次に、図５０（ｂ）に示すように、第三のエッチングとして、第二のレジスト３０５１ａ及びエッチング液（Ｂ´：混酸）を用いて、露出した金属層３０５０をエッチングし、ゲート電極３０５３及びゲート配線３０５４を形成する（ステップＳ３００７ａ）。
（第三のマスクを用いた処理）
次に、図５３に示すように、ゲート電極３０５３及びゲート配線３０５４の形成され、さらに、第二のレジスト３０５１ａのアッシングされたガラス基板３０１０の上方に、保護用絶縁膜３０７０及び第三のレジスト３０７１をこの順に積層し、第三のマスク３０７２を用いて、第三のレジスト３０７１を所定の形状に形成する（ステップＳ３００８）。
次に、第九実施形態とほぼ同様にして、第四のエッチングとして、第三のレジスト３０７１及びエッチングガス（ＣＨＦ（ＣＦ４，ＣＨＦ３ガスなど））を用いて、保護用絶縁膜３０７０をエッチングし、ゲート配線パッド３０５８を露出させるとともに、ドレイン配線パッド３０３８及び画素電極３０３７上の保護用絶縁膜３０７０及びゲート絶縁膜３０４０をエッチングし、ドレイン配線パッド３０３８及び画素電極３０３７を露出させる（ステップＳ３００９）。
次に、第三のレジスト３０７１をアッシングすると、図４８に示すように、ガラス基板３０１０の上方に、（画素電極３０３７，ドレイン配線パッド３０３８及びゲート配線パッド３０５８上に、それぞれ画素電極用開口部３３７１，ドレイン配線パッド用開口部３３８１及びゲート配線パッド用開口部３５８１を有する）保護用絶縁膜３０７０が露出する。
図５２（ｂ）に示す、ドレイン電極３０３４，チャンネル部３０２１，ゲート電極３０５３，ソース電極３０３３，ソース配線３０３５及び画素電極３０３７は、図４８におけるＦ−Ｆ断面を示している。ドレイン配線パッド３０３８は、Ｇ−Ｇ断面を示している。ゲート配線パッド３０５８は、Ｈ−Ｈ断面を示している。
このように、本実施形態のＴＦＴ基板の製造方法によれば、三枚のマスク３０３２，３０５２ａ，３０７２を用いて、活性半導体層に、酸化物半導体層（ｎ型酸化物半導体層３０２０）を用いたトップゲート型のＴＦＴ基板３００１ａを製造することができる。また、製造工程が削減され、製造原価のコストダウンを図ることができる。すなわち、上記第九実施形態とほぼ同様の効果を有している。また、第九実施形態と比べると、エッチング回数が削減できるので、さらに製造原価のコストダウンを図ることができる。また、酸化物導電体層３０３０を結晶化させることにより、選択的にエッチングする自由度が増大するので、使用するマスク数を削減でき、製造工程が削減される。したがって、生産効率が向上し製造原価のコストダウンを図ることができる。
なお、本実施形態では、ゲート絶縁膜３０４０にＳｉＮＸなどの窒化シリコン膜を用いたが、酸化物絶縁体を絶縁膜に用いることもできる。この場合、酸化物絶縁膜の誘電率は大きい方が、薄膜トランジスタの作動には有利になる。また、絶縁性は高い方が好ましい。これらを満足する例としては、酸化物の超格子構造を有する酸化物も好ましい酸化物絶縁膜である。さらに、非晶質の酸化物絶縁膜を用いることも可能である。非晶質酸化物絶縁膜の場合、成膜温度を低温に維持できるので、プラスチック基板などの耐熱性に乏しい基板の場合に、有利である。
例えば、ＳｃＡｌＭｇＯ４、ＳｃＡｌＺｎＯ４、ＳｃＡｌＣｏＯ４、ＳｃＡｌＭｎＯ４、ＳｃＧａＺｎＯ４、ＳｃＧａＭｇＯ４、又は、ＳｃＡｌＺｎ３Ｏ６、ＳｃＡｌＺｎ４Ｏ７、ＳｃＡｌＺｎ７Ｏ１０、又は、ＳｃＧａＺｎ３Ｏ６、ＳｃＧａＺｎ５Ｏ８、ＳｃＧａＺｎ７Ｏ１０、又は、ＳｃＦｅＺｎ２Ｏ５、ＳｃＦｅＺｎ３Ｏ６、ＳｃＦｅＺｎ６Ｏ９なども使用可能である。
また、酸化アルミナ、酸化チタン、酸化ハフニウム、酸化ランタノイドなどの酸化物及び、超格子構造の複合酸化物も使用可能である。
さらに、本実施形態では、ｎ型酸化物半導体層３０２０として、酸化インジウム−酸化セリウム系、酸化インジウム−酸化ガリウム−酸化亜鉛系や、酸化インジウム−酸化サマリウム、酸化亜鉛−酸化マグネシウムなどの酸化物半導体を用いることができる。また、これらは、結晶系のみならず非晶質系でも使用可能である。さらに、酸化物導電体層３０３０との組合せ、エッチング特性の選択などにより、適宜選択することができる。
［ＴＦＴ基板における第七実施形態］
また、本発明は、ＴＦＴ基板３００１の発明としても有効である。
第七実施形態にかかるＴＦＴ基板３００１は、図４７（ｂ）及び図４８に示すように、ガラス基板３０１０と、このガラス基板３０１０を覆うように、該ガラス基板３０１０上に形成された第一の酸化物層としてのｎ型酸化物半導体層３０２０と、この第一の酸化物層上に、チャンネル部３０２１によって隔てられて形成された第二の酸化物層としての酸化物導電体層３０３０と、ガラス基板３０１０，ｎ型酸化物半導体層３０２０及び酸化物導電体層３０３０上に形成されたゲート絶縁膜３０４０と、このゲート絶縁膜３０４０上に形成されたゲート配線３０５４及びゲート電極３０５３と、ゲート絶縁膜３０４０，ゲート配線３０５４及びゲート電極３０５３上に形成され、ゲート配線パッド用開口部３５８１、ドレイン配線パッド用開口部３３８１及び画素電極用開口部３３７１を有する保護用絶縁膜３０７０とを備えた構成としてある。
このようにすると、活性半導体層としてｎ型酸化物半導体層３０２０を設けたトップゲート型のＴＦＴ基板３００１を提供することができる。また、ＴＦＴの活性層として酸化物半導体を使用することにより、電流を流しても安定である。したがって、製造歩留りを向上させるとともに、電流制御により作動させる有機電界発光装置にとって有用である。さらに、ＴＦＴ基板３００１自体が保護用絶縁膜を備えた構造となるので、液晶や有機ＥＬ材料などを利用した表示手段や発光手段を容易に製造可能なＴＦＴ基板を提供することができる。
また、ＴＦＴ基板３００１は、第一の酸化物層が、ｎ型酸化物半導体層３０２０であり、かつ、第二の酸化物層が、酸化物導電体層３０３０である。これにより、チャンネル部３０２１，ソース電極３０３３及びドレイン電極３０３４を容易に形成することができる。
さらに、ＴＦＴ基板３００１は、酸化物導電体層３０３０によって、ソース配線３０３５，ドレイン配線３０３６，ソース電極３０３３，ドレイン電極３０３４及び画素電極３０３７が形成されている。このようにすると、使用するマスク数を削減でき、製造工程が削減される。したがって、生産効率が向上し製造原価のコストダウンを図ることができる。
また、ＴＦＴ基板３００１は、ｎ型酸化物半導体層３０２０及び酸化物導電体層３０３０のエネルギーギャップが、約３．０ｅＶ以上である。このようにすることにより、光による誤作動が抑えられ、品質（動作信頼性）を向上させることができる。また、酸化物導電体層３０３０からなる電極や、ｎ型酸化物半導体層３０２０と酸化物導電体層３０３０との積層膜からなる電極を、画素電極３０３７として使用することができる。
さらに、ＴＦＴ基板３００１は、画素電極３０３７が、ｎ型酸化物半導体層３０２０と酸化物導電体層３０３０との積層膜よりなる構成としてある。このようにすると、使用するマスク数を削減でき、製造工程が削減されることにより、生産効率が向上し製造原価のコストダウンを図ることができる。さらに、積層膜を透明とすることができるので、光による誤動作を防止することができる。
また、酸化物導電体層３０３０のガラス基板３０１０側に、ｎ型酸化物半導体層３０２０が形成されている。このようにすると、酸化物導電体層３０３０及びｎ型酸化物半導体層３０２０が透明酸化物であることから、光による誤動作を防止することができる。また、ハーフトーン露光によって使用するマスク数を削減でき、製造工程が削減される。したがって、生産効率が向上し製造原価のコストダウンを図ることができる。
また、ＴＦＴ基板３００１は、ｎ型酸化物半導体層３０２０の材料が、結晶化していない状態では、所定のエッチング液（Ａ´：蓚酸水溶液）に溶解し、かつ、結晶化している状態では、エッチング液（Ａ´：蓚酸水溶液）に対して耐性を有する材料からなり、酸化物導電体層３０３０の材料が、エッチング液（Ａ´：蓚酸水溶液）に溶解する材料からなる構成としてある。
このようにすると、チャンネル部３０２１を確実かつ容易に形成することができるので、品質を向上させることができる。
さらに、ＴＦＴ基板３００１は、酸化物導電体層３０３０の材料が、所定のエッチング液（Ｂ´：たとえば、ＰＡＮ）に対して耐性を有する材料からなり、ゲート電極・配線層としての金属層３０５０の材料が、所定のエッチング液（Ｂ´：たとえば、ＰＡＮ）に溶解する材料からなる構成としてある。このようにすると、画素電極３０３７の酸化物導電体層３０３０がダメージを受けることなく、ゲート電極３０５３及びゲート配線３０５４を形成することができる。
また、ＴＦＴ基板３０１は、ソース電極３０３３，ドレイン電極３０３４，ソース配線３０３５及びドレイン配線３０３６上に、補助導電層３０６０からなるソース電極用補助電極３３３１，ドレイン電極用補助電極３３４１，ソース配線用補助配線３３５１及びドレイン配線用補助配線３３６１が形成されるので、電気抵抗を低減することができ、信頼性を向上させることができる。また、エネルギー効率の低下を抑制することができる。
また、ＴＦＴ基板３００１は、ソース電極３０３３，ドレイン電極３０３４，ソース配線３０３５及びドレイン配線３０３６の上方に、ゲート絶縁膜３０４０や保護用絶縁膜３０７０を備えた構成としてある。このようにすると、ＴＦＴ基板３００１に、有機ＥＬ材料，電極及び保護膜を設けることにより、有機電界発光装置を容易に得ることができる。
さらに、ＴＦＴ基板３００１は、ゲート絶縁膜３０４０として、上述したように、酸化物絶縁体を用いるとよい。このようにすると、ゲート絶縁膜３０４０の誘電率を大きくすることができ、薄膜トランジスタが作動しやすくなり、信頼性を向上させることができる。
また、ＴＦＴ基板３００１は、酸化物導電体層３０３０の材料が、所定のエッチング液（Ｂ´：たとえば、ＰＡＮ）に対して耐性を有する材料からなり、補助導電層３０６０の材料が、所定のエッチング液（Ｂ´：たとえば、ＰＡＮ）に溶解する材料からなる構成としてある。このようにすると、酸化物導電体層３０３０に対して、補助導電層３０６０を選択的にエッチングすることができるようになり、使用するマスク数を削減でき、製造工程が削減される。したがって、生産効率が向上し製造原価のコストダウンを図ることができる。また、ドライエッチングに比べて各配線や電極の形成プロセスを低減することができるので、ゲート電極３０５３及びゲート配線３０５４や補助導電層３０６０を効率的に製造することができる。
さらに、ＴＦＴ基板３００１は、ゲート配線３０５４上に、導電性保護膜（図示せず）を形成した構成としてもよい。このようにすると、ゲート配線３０５４の腐蝕を防ぐとともに、耐久性を向上させることができる。
このように、本実施形態のＴＦＴ基板３００１によれば、活性半導体層としてｎ型酸化物半導体層３０２０を設けたトップゲート型のＴＦＴ基板３００１を提供することができる。また、ＴＦＴの活性層としてｎ型酸化物半導体層３０２０を使用することにより、電流を流しても安定である。したがって、電流制御により作動させる有機電界発光装置にとって有用である。
以上、本発明のＴＦＴ基板及びＴＦＴ基板の製造方法について、好ましい実施形態を示して説明したが、本発明に係るＴＦＴ基板及びＴＦＴ基板の製造方法は、上述した実施形態にのみ限定されるものではなく、本発明の範囲で種々の変更実施が可能であることは言うまでもない。
たとえば、ＴＦＴ基板２００１，２００１ａ，２００１ｂ，２００１ｃ，２００１ｄは、ｎ型酸化物半導体層２０２０を加熱して結晶化させることにより、エッチング液（Ａ：蓚酸水溶液）に対するエッチング耐性を変化させ、酸化物導電体層２０３０に対して選択的なエッチングを行なっている。これにより、チャンネル部２０２１が確実かつ容易に形成され、品質が向上する。しかし、この方法及び構成に限定されるものではない。すなわち、所定のエッチング媒体を用いたエッチングによってチャンネル部２０２１が形成される際、ｎ型酸化物半導体層２０２０の材料が、所定のエッチング媒体に対して耐性を有する材料からなり、酸化物導電体層２０３０の材料が、所定のエッチング媒体に溶解する材料からなっていればよい。このようにすると、チャンネル部２０２１が形成される際、酸化物導電体層２０３０を選択的にエッチングすることができるので、チャンネル部２０２１となるｎ型酸化物半導体層２０２０が、ダメージを受けるといった不具合を回避することができ、品質（製造歩留り）を向上させることができる。
また、ｎ型酸化物半導体層２０２０の材料が、所定のエッチング液（Ａ：蓚酸水溶液）に溶解し、かつ、所定のエッチング液（Ｂ：混酸）に対して耐性を有する材料からなり、酸化物導電体層２０３０の材料が、所定のエッチング液（Ａ：蓚酸水溶液）に溶解し、かつ、所定のエッチング液（Ｂ：混酸）に溶解する材料からなる構成としてもよい。たとえば、ｎ型酸化物半導体層２０２０として、酸素約１０％以上、好ましくは、約１５％以上の環境下で、ＩＺＴＯ（Ｉｎｄｉｕｍ−Ｚｉｎｉｃ−Ｔｉｎ−Ｏｘｉｄｅ）膜を成膜すると、このＩＺＴＯ薄膜は、ＴＦＴの活性層として機能するとともに、エッチング液（Ａ：蓚酸水溶液）に溶解し、かつ、所定のエッチング液（Ｂ：混酸）に対して耐性を有する。また、酸化物導電体層２０３０として、ＩＴＯ（Ｉｎｄｉｕｍ−Ｔｉｎ−Ｏｘｉｄｅ）膜を成膜すると、このＩＴＯ薄膜は、透明電極として機能するとともに、エッチング液（Ａ：蓚酸水溶液）に溶解し、かつ、所定のエッチング液（Ｂ：混酸）に溶解する。すなわち、エッチング液（Ｂ：混酸）を用いて、ＩＴＯからなる酸化物導電体層２０３０を選択的にエッチングすることができ、チャンネル部２０２１を確実かつ容易に形成することができる。
また、たとえば、ＴＦＴ基板３００１，３００１ａは、ｎ型酸化物半導体層３０２０を加熱して結晶化させることにより、エッチング液（Ａ´：蓚酸水溶液）に対するエッチング耐性を変化させ、酸化物導電体層３０３０に対して選択的なエッチングを行なっている。これにより、チャンネル部３０２１を確実かつ容易に形成し、品質を向上させている。ただし、この方法及び構成に限定されるものではない。すなわち、所定のエッチング媒体を用いたエッチングによってチャンネル部３０２１が形成される際、ｎ型酸化物半導体層３０２０の材料が、所定のエッチング媒体に対して耐性を有する材料からなり、酸化物導電体層３０３０の材料が、所定のエッチング媒体に溶解する材料からなっていればよい。このようにすると、チャンネル部３０２１が形成される際、酸化物導電体層３０３０を選択的にエッチングすることができるので、チャンネル部３０２１となるｎ型酸化物半導体層３０２０が、ダメージを受けるといった不具合を回避することができ、品質（製造歩留り）を向上させることができる。
また、ｎ型酸化物半導体層３０２０の材料が、所定のエッチング液（Ａ´：蓚酸水溶液）に溶解し、かつ、所定のエッチング液（Ｂ´：混酸）に対して耐性を有する材料からなり、酸化物導電体層３０３０の材料が、所定のエッチング液（Ａ´：蓚酸水溶液）に溶解し、かつ、所定のエッチング液（Ｂ´：混酸）に溶解する材料からなる構成としてもよい。たとえば、ｎ型酸化物半導体層３０２０として、酸素約１０％以上、好ましくは、約１５％以上の環境下で、ＩＺＴＯ（Ｉｎｄｉｕｍ−Ｚｉｎｉｃ−Ｔｉｎ−Ｏｘｉｄｅ）膜を成膜すると、このＩＺＴＯ薄膜は、ＴＦＴの活性層として機能するとともに、エッチング液（Ａ´：蓚酸水溶液）に溶解し、かつ、所定のエッチング液（Ｂ´：混酸）に対して耐性を有する。また、酸化物導電体層３０３０として、ＩＴＯ（Ｉｎｄｉｕｍ−Ｔｉｎ−Ｏｘｉｄｅ）膜を成膜すると、このＩＴＯ薄膜は、透明電極として機能するとともに、エッチング液（Ａ´：蓚酸水溶液）に溶解し、かつ、所定のエッチング液（Ｂ´：混酸）に溶解する。すなわち、エッチング液（Ｂ´：混酸）を用いて、ＩＴＯからなる酸化物導電体層３０３０を選択的にエッチングすることができ、チャンネル部３０２１を確実かつ容易に形成することができる。
本発明のＴＦＴ基板及びＴＦＴ基板の製造方法は、ＬＣＤ（液晶表示装置）や有機ＥＬ表示装置に使用されるＴＦＴ基板及びＴＦＴ基板の製造方法に限定されるものではなく、たとえば、ＬＣＤ（液晶表示装置）や有機ＥＬ表示装置以外の表示装置、あるいは、他の用途に使用されるＴＦＴ基板及びＴＦＴ基板の製造方法としても、本発明を適用することが可能である。

Claims (32)

  1. 基板と、
    この基板上に形成された第一の酸化物層と、
    この第一の酸化物層上に、チャンネル部によって隔てられて形成された第二の酸化物層と、
    前記基板，前記第一の酸化物層及び前記第二の酸化物層上に形成されたゲート絶縁膜と、
    このゲート絶縁膜上に形成されたゲート配線及びゲート電極と
    を備えたことを特徴とするＴＦＴ基板。
  2. 前記ゲート絶縁膜，ゲート配線及びゲート電極上に形成され、ゲート配線パッド用開口部、ソース・ドレイン配線パッド用開口部及び画素電極用開口部を有する保護用絶縁膜を備えたことを特徴とする請求項１に記載のＴＦＴ基板。
  3. 前記第一の酸化物層が、前記基板を覆うように、前記基板上に形成されたことを特徴とする請求項２に記載のＴＦＴ基板。
  4. 前記第一の酸化物層が、ｎ型酸化物半導体層であり、かつ、前記第二の酸化物層が、酸化物導電体層であることを特徴とする請求項１〜３のいずれか一項に記載のＴＦＴ基板。
  5. 前記第二の酸化物層によって、ソース配線，ドレイン配線，ソース電極，ドレイン電極及び画素電極の少なくとも一つが形成されたことを特徴とする請求項１〜４のいずれか一項に記載のＴＦＴ基板。
  6. 前記第一の酸化物層と第二の酸化物層との積層膜よりなる画素電極を備えたことを特徴とする請求項１〜５のいずれか一項に記載のＴＦＴ基板。
  7. 少なくとも前記第二の酸化物層の基板側に、前記第一の酸化物層が形成されたことを特徴とする請求項１〜６のいずれか一項に記載のＴＦＴ基板。
  8. 前記第二の酸化物層の材料が、前記第一の酸化物層の材料に対して、選択エッチング性を有することを特徴とする請求項１〜７のいずれか一項に記載のＴＦＴ基板。
  9. 前記第二の酸化物層の材料及び前記第一の酸化物層の材料の少なくとも一方が、結晶化されることによって、前記第二の酸化物層の材料が、前記第一の酸化物層の材料に対して、選択エッチング性を有することを特徴とする請求項１〜８のいずれか一項に記載のＴＦＴ基板。
  10. 前記第一の酸化物層及び前記第二の酸化物層のエネルギーギャップが３．０ｅＶ以上であることを特徴とする請求項１〜９記載のいずれか１項に記載のＴＦＴ基板。
  11. 前記ゲート絶縁膜として、酸化物絶縁体を用いたことを特徴とする請求項１〜１０のいずれか一項に記載のＴＦＴ基板。
  12. ソース配線，ドレイン配線，ソース電極，ドレイン電極及び画素電極の少なくとも一つに、補助導電層を形成したことを特徴とする請求項１〜１１のいずれか一項に記載のＴＦＴ基板。
  13. 前記補助導電層の材料が、前記第二の酸化物層の材料に対して、選択エッチング性を有することを特徴とする請求項１２に記載のＴＦＴ基板。
  14. 前記補助導電層の材料及び前記第二の酸化物層の材料の少なくとも一方が、結晶化されることによって、前記補助導電層の材料が、前記第二の酸化物層の材料に対して、選択エッチング性を有することを特徴とする請求項１２又は１３に記載のＴＦＴ基板。
  15. 前記補助導電層の上方に、導電性保護膜を形成したことを特徴とする請求項１２〜１４のいずれか一項に記載のＴＦＴ基板。
  16. 前記ゲート電極又はゲート配線の少なくとも一つの上方に、導電性保護膜を形成したことを特徴とする請求項１〜１５のいずれか一項に記載のＴＦＴ基板。
  17. ソース配線，ドレイン配線，ソース電極及びドレイン電極の少なくとも一つの上方に、絶縁膜を備えたことを特徴とする請求項１〜１６のいずれか一項に記載のＴＦＴ基板。
  18. 基板上に、第一の酸化物層，第二の酸化物層及び第一のレジストを順次積層し、ハーフトーン露光によって、前記第一のレジストを所定の形状に形成する工程と、
    前記第一のレジストを用いて、前記第二の酸化物層及び第一の酸化物層をエッチングして、ソース配線，ドレイン配線，ソース電極，ドレイン電極及び画素電極を形成する工程と、
    前記第一のレジストを再形成した後、該第一のレジストを用いて、前記第二の酸化物層を選択的にエッチングし、チャンネル部を形成する工程と、
    前記基板，第一の酸化物層及び第二の酸化物層上に、ゲート絶縁膜，ゲート電極・配線層及び第二のレジストを順次積層し、ハーフトーン露光によって、前記第二のレジストを所定の形状に形成する工程と、
    前記第二のレジストを用いて、前記ゲート電極・配線層及びゲート絶縁膜をエッチングし、前記ソース・ドレイン配線パッド及び画素電極を露出させる工程と、
    前記第二のレジストを再形成した後、該第二のレジストを用いて、前記ゲート電極・配線層を選択的にエッチングし、ゲート電極及びゲート配線を形成する工程と
    を有することを特徴とするＴＦＴ基板の製造方法。
  19. 基板上に、第一の酸化物層，第二の酸化物層及び第一のレジストを順次積層し、ハーフトーン露光によって、前記第一のレジストを所定の形状に形成する工程と、
    前記第一のレジストを用いて、前記第二の酸化物層及び第一の酸化物層をエッチングして、ソース配線，ドレイン配線，ソース電極，ドレイン電極及び画素電極を形成する工程と、
    前記第一のレジストを再形成した後、該第一のレジストを用いて、前記第二の酸化物層を選択的にエッチングし、チャンネル部を形成する工程と、
    前記基板，第一の酸化物層及び第二の酸化物層上に、補助導電層及び第二のレジストを順次積層し、第二のマスクを用いて、前記ソース配線，ドレイン配線，ソース電極及びドレイン電極の少なくとも一つ以上に、前記補助導電層からなる補助配線及び／又は補助電極を形成する工程と、
    前記基板，第一の酸化物層，第二の酸化物層及び補助導電層上に、ゲート絶縁膜，ゲート電極・配線層及び第三のレジストを順次積層し、ハーフトーン露光によって、前記第三のレジストを所定の形状に形成する工程と、
    前記第三のレジストを用いて、前記ゲート電極・配線層及びゲート絶縁膜をエッチングし、前記ソース・ドレイン配線パッド及び画素電極を露出させる工程と、
    前記第三のレジストを再形成した後、該第三のレジストを用いて、前記ゲート電極・配線層を選択的にエッチングし、ゲート電極及びゲート配線を形成する工程と
    を有することを特徴とするＴＦＴ基板の製造方法。
  20. 基板上に、第一の酸化物層，第二の酸化物層，補助導電層及び第一のレジストを順次積層し、ハーフトーン露光によって、前記第一のレジストを所定の形状に形成する工程と、
    前記第一のレジストを用いて、前記補助導電層をエッチングし、続いて、前記第一のレジストを用いて、前記第二の酸化物層及び第一の酸化物層をエッチングして、前記補助導電層の積層されたソース配線，ドレイン配線，ソース電極，ドレイン電極及び画素電極を形成する工程と、
    前記第一のレジストを再形成した後、該第一のレジストを用いて、前記補助導電層及び前記第二の酸化物層を選択的にエッチングし、チャンネル部を形成する工程と、
    前記基板，第一の酸化物層及び補助導電層上に、ゲート絶縁膜，ゲート電極・配線層及び第二のレジストを順次積層し、ハーフトーン露光によって、前記第二のレジストを所定の形状に形成する工程と、
    前記第二のレジストを用いて、ソース・ドレイン配線パッド及び前記画素電極上の前記ゲート電極・配線層及びゲート絶縁膜をエッチングする工程と、
    前記第二のレジストを再形成した後、該第二のレジストを用いて、前記ゲート電極・配線層を選択的にエッチングし、ゲート電極及びゲート配線を形成するとともに、前記ソース・ドレイン配線パッド及び画素電極を露出させる工程と
    を有することを特徴とするＴＦＴ基板の製造方法。
  21. 基板上に、第一の酸化物層，第二の酸化物層及び第一のレジストを順次積層し、ハーフトーン露光によって、前記第一のレジストを所定の形状に形成する工程と、
    前記第一のレジストを用いて、前記第二の酸化物層及び第一の酸化物層を所定のエッチング液（Ａ）にてエッチングして、ソース配線，ドレイン配線，ソース電極，ドレイン電極及び画素電極を形成する工程と、
    前記第一のレジストを再形成し、該再形成された第一のレジストを用いて、前記第二の酸化物層を選択的にエッチングし、チャンネル部を形成する工程と、
    前記基板，第一の酸化物層及び第二の酸化物層上に、ゲート絶縁膜，ゲート電極・配線層及び第二のレジストを順次積層し、ハーフトーン露光によって、前記第二のレジストを所定の形状に形成する工程と、
    前記第二のレジストを用いて、前記ゲート電極・配線層及びゲート絶縁膜をエッチングし、ソース・ドレイン配線パッド及び前記画素電極を露出させる工程と、
    前記第二のレジストを再形成し、該再形成された第二のレジストを用いて、前記ゲート電極・配線層を所定のエッチング液（Ｂ）にて選択的にエッチングし、ゲート電極及びゲート配線を形成する工程と、
    前記ゲート電極及びゲート配線の形成された前記基板の上方に、保護用絶縁膜及び第三のレジストを順次積層し、前記第三のレジストを所定の形状に形成する工程と、
    前記第三のレジストを用いて、保護用絶縁膜をエッチングし、前記画素電極、前記ソース・ドレイン配線パッド及びゲート配線パッドを露出させる工程と
    を有することを特徴とするＴＦＴ基板の製造方法。
  22. 基板上に、第一の酸化物層，第二の酸化物層及び第一のレジストを順次積層し、ハーフトーン露光によって、前記第一のレジストを所定の形状に形成する工程と、
    前記第一のレジストを用いて、前記第二の酸化物層及び第一の酸化物層を所定のエッチング液（Ａ）にてエッチングして、ソース配線，ドレイン配線，ソース電極，ドレイン電極及び画素電極を形成する工程と、
    前記第一のレジストを再形成し、該再形成された第一のレジストを用いて、前記第二の酸化物層を選択的にエッチングし、チャンネル部を形成する工程と、
    前記基板，第一の酸化物層及び第二の酸化物層上に、ゲート絶縁膜，ゲート電極・配線層及び第二のレジストを順次積層し、前記第二のレジストを所定の形状に形成する工程と、
    前記第二のレジストを用いて、前記ゲート電極・配線層を所定のエッチング液（Ｂ）にてエッチングし、ゲート電極及びゲート配線を形成する工程と、
    前記ゲート電極及びゲート配線の形成された前記基板の上方に、保護用絶縁膜及び第三のレジストを順次積層し、前記第三のレジストを所定の形状に形成する工程と、
    前記第三のレジストを用いて、前記保護用絶縁膜及びゲート絶縁膜をエッチングし、前記画素電極、前記ソース・ドレイン配線パッド及びゲート配線パッドを露出させる工程と
    を有することを特徴とするＴＦＴ基板の製造方法。
  23. 基板上に、第一の酸化物層，第二の酸化物層，補助導電層及び第一のレジストを順次積層し、ハーフトーン露光によって、前記第一のレジストを所定の形状に形成する工程と、
    前記第一のレジストを用いて、所定のエッチング液（Ｂ）により前記補助導電層をエッチングし、さらに、前記第二の酸化物層及び第一の酸化物層を所定のエッチング液（Ａ）にてエッチングして、ソース配線，ドレイン配線，ソース電極，ドレイン電極及び画素電極を形成する工程と、
    前記第一のレジストを再形成し、該再形成された第一のレジストを用いて、前記所定のエッチング液（Ｂ）により前記補助導電層をエッチングし、さらに、前記第二の酸化物層を選択的にエッチングし、チャンネル部を形成する工程と、
    前記基板，第一の酸化物層及び補助導電層上に、ゲート絶縁膜，ゲート電極・配線層及び第二のレジストを順次積層し、ハーフトーン露光によって、前記第二のレジストを所定の形状に形成する工程と、
    前記第二のレジストを用いて、前記ゲート電極・配線層及びゲート絶縁膜をエッチングし、ソース・ドレイン配線パッド及び前記画素電極上の前記補助導電層を露出させる工程と、
    前記第二のレジストを再形成し、該再形成された第二のレジスト及び前記所定のエッチング液（Ｂ）を用いて、前記ゲート電極・配線層をエッチングし、ゲート電極及びゲート配線を形成するとともに、露出した前記補助導電層を選択エッチングし、前記ソース・ドレイン配線パッド及び画素電極を露出させる工程と、
    前記ゲート電極及びゲート配線の形成され、さらに、前記ソース・ドレイン配線パッド及び画素電極の露出した前記基板の上方に、保護用絶縁膜及び第三のレジストを順次積層し、前記第三のレジストを所定の形状に形成する工程と、
    前記第三のレジストを用いて、保護用絶縁膜をエッチングし、前記画素電極、前記ソース・ドレイン配線パッド及びゲート配線パッドを露出させる工程と
    を有することを特徴とするＴＦＴ基板の製造方法。
  24. 基板上に、第一の酸化物層，第二の酸化物層，補助導電層及び第一のレジストを順次積層し、ハーフトーン露光によって、前記第一のレジストを所定の形状に形成する工程と、
    前記第一のレジストを用いて、所定のエッチング液（Ｂ）により前記補助導電層をエッチングし、さらに、前記第二の酸化物層及び第一の酸化物層を所定のエッチング液（Ａ）にてエッチングして、ソース配線，ドレイン配線，ソース電極，ドレイン電極及び画素電極を形成する工程と、
    前記第一のレジストを再形成し、該再形成された第一のレジストを用いて、前記所定のエッチング液（Ｂ）により前記補助導電層をエッチングし、さらに、前記第二の酸化物層を選択的にエッチングし、チャンネル部を形成する工程と、
    前記基板，第一の酸化物層及び補助導電層上に、ゲート絶縁膜，ゲート電極・配線層及び第二のレジストを順次積層し、ハーフトーン露光によって、前記第二のレジストを所定の形状に形成する工程と、
    前記第二のレジストを用いて、前記ゲート電極・配線層及びゲート絶縁膜をエッチングし、前記画素電極上の前記補助導電層を露出させる工程と、
    前記第二のレジストを再形成し、該再形成された第二のレジスト及び前記所定のエッチング液（Ｂ）を用いて、前記ゲート電極・配線層をエッチングし、ゲート電極及びゲート配線を形成するとともに、露出した前記補助導電層を選択エッチングし、前記画素電極を露出させる工程と、
    前記画素電極の露出した前記基板の上方に、保護用絶縁膜及び第三のレジストを順次積層し、前記第三のレジストを所定の形状に形成する工程と、
    前記第三のレジストを用いて、前記保護用絶縁膜をエッチングし、ゲート配線パッド及び前記画素電極を露出させるとともに、ソース・ドレイン配線パッド上の前記保護用絶縁膜及びゲート絶縁膜をエッチングし、前記ソース・ドレイン配線パッドを露出させる工程と
    を有することを特徴とするＴＦＴ基板の製造方法。
  25. 基板上に、第一の酸化物層，第二の酸化物層，補助導電層及び第一のレジストを順次積層し、ハーフトーン露光によって、前記第一のレジストを所定の形状に形成する工程と、
    前記第一のレジストを用いて、所定のエッチング液（Ｂ）により前記補助導電層をエッチングし、さらに、前記第二の酸化物層及び第一の酸化物層を所定のエッチング液（Ａ）にてエッチングして、ソース配線，ドレイン配線，ソース電極，ドレイン電極及び画素電極を形成する工程と、
    前記第一のレジストを再形成し、該再形成された第一のレジストを用いて、前記所定のエッチング液（Ｂ）により前記補助導電層をエッチングし、さらに、前記第二の酸化物層を選択的にエッチングし、チャンネル部を形成する工程と、
    前記基板，第一の酸化物層及び補助導電層上に、ゲート絶縁膜，ゲート電極・配線層及び第二のレジストを順次積層し、前記第二のレジストを所定の形状に形成する工程と、
    ハーフトーン露光によって、前記第二のレジストを所定の形状に形成する工程と、
    前記第二のレジストを用いて、前記ゲート電極・配線層をエッチングし、ゲート電極及びゲート配線を形成する工程と、
    前記ゲート電極及びゲート配線の形成された前記基板の上方に、保護用絶縁膜及び第三のレジストを順次積層し、ハーフトーン露光によって、前記第三のレジストを所定の形状に形成する工程と、
    前記第三のレジストを用いて、前記保護用絶縁膜，ゲート絶縁膜及び補助導電層をエッチングし、前記画素電極を露出させる工程と、
    前記第三のレジストを再形成し、該再形成された第三のレジストを用いて、前記保護用絶縁膜及びゲート絶縁膜をエッチングし、ゲート配線パッド及びドレイン配線パッドを露出させる工程と
    を有することを特徴とするＴＦＴ基板の製造方法。
  26. 前記ゲート電極，ゲート配線又は補助導電層の少なくとも一つの上方に、導電性保護膜を形成することを特徴とする請求項２１〜２５のいずれか一項に記載のＴＦＴ基板の製造方法。
  27. 前記所定のエッチング液（Ａ）を蓚酸水溶液とし、前記所定のエッチング液（Ｂ）を燐酸，酢酸及び硝酸からなる混酸、若しくは、硝酸セリウムアンモニウム及び過酸化水素水からなる水溶液としたことを特徴とする請求項２１〜２６のいずれか一項に記載のＴＦＴ基板の製造方法。
  28. 基板上に、第一の酸化物層，第二の酸化物層，補助導電層及び第一のレジストを順次積層し、ハーフトーン露光によって、前記第一のレジストを所定の形状に形成する工程と、
    前記第一のレジストを用いて、所定のエッチング液（Ｂ´）により前記補助導電層をエッチングし、さらに、所定のエッチング液（Ａ´）により前記第二の酸化物層をエッチングして、チャンネル部，ソース配線，ドレイン配線，ソース電極，ドレイン電極及び画素電極を形成する工程と、
    前記第一のレジストを再形成し、該再形成された第一のレジストを用いて、前記所定のエッチング液（Ｂ´）により、前記画素電極上の前記補助導電層を選択的にエッチングし、前記画素電極を露出させる工程と、
    前記第一の酸化物層，第二の酸化物層及び補助導電層上に、ゲート絶縁膜，ゲート電極・配線層及び第二のレジストを順次積層し、ハーフトーン露光によって、前記第二のレジストを所定の形状に形成する工程と、
    前記第二のレジストを用いて、前記ゲート電極・配線層及びゲート絶縁膜をエッチングし、前記画素電を露出させる工程と、
    前記第二のレジストを再形成し、該再形成された第二のレジスト及び前記所定のエッチング液（Ｂ´）を用いて、前記ゲート電極・配線層を選択的にエッチングし、ゲート電極及びゲート配線を形成する工程と、
    前記ゲート電極及びゲート配線の形成され、さらに、前記画素電極の露出した前記基板の上方に、保護用絶縁膜及び第三のレジストを順次積層し、前記第三のレジストを所定の形状に形成する工程と、
    前記第三のレジストを用いて、前記保護用絶縁膜をエッチングし、ゲート配線パッド及び前記画素電極を露出させるとともに、ソース・ドレイン配線パッド上の前記保護用絶縁膜及びゲート絶縁膜をエッチングし、前記ソース・ドレイン配線パッドを露出させる工程と
    を有することを特徴とするＴＦＴ基板の製造方法。
  29. 基板上に、第一の酸化物層，第二の酸化物層，補助導電層及び第一のレジストを順次積層し、ハーフトーン露光によって、前記第一のレジストを所定の形状に形成する工程と、
    前記第一のレジストを用いて、所定のエッチング液（Ｂ´）により前記補助導電層をエッチングし、さらに、所定のエッチング液（Ａ´）により前記第二の酸化物層をエッチングして、チャンネル部，ソース配線，ドレイン配線，ソース電極，ドレイン電極及び画素電極を形成する工程と、
    前記第一のレジストを再形成し、該再形成された第一のレジストを用いて、前記所定のエッチング液（Ｂ´）により、前記画素電極上の前記補助導電層を選択的にエッチングし、前記画素電極を露出させる工程と、
    前記第一の酸化物層，第二の酸化物層及び補助導電層上に、ゲート絶縁膜，ゲート電極・配線層及び第二のレジストを順次積層し、前記第二のレジストを所定の形状に形成する工程と、
    前記第二のレジストを用いて、前記ゲート電極・配線層を所定のエッチング液（Ｂ´）にてエッチングし、ゲート電極及びゲート配線を形成する工程と、
    前記ゲート電極及びゲート配線の形成された前記基板の上方に、保護用絶縁膜及び第三のレジストを順次積層し、前記第三のレジストを所定の形状に形成する工程と、
    前記第三のレジストを用いて、前記保護用絶縁膜をエッチングし、ゲート配線パッドを露出させるとともに、ソース・ドレイン配線パッド及び前記画素電極上の前記保護用絶縁膜及びゲート絶縁膜をエッチングし、前記ソース・ドレイン配線パッド及び画素電極を露出させる工程と
    を有することを特徴とするＴＦＴ基板の製造方法。
  30. 積層された前記第一の酸化物層及び／又は第二の酸化物層のエッチング耐性を、熱処理によって変化させる工程を有することを特徴とする請求項２８又は２９記載のＴＦＴ基板の製造方法。
  31. 前記ゲート電極，ゲート配線又は補助導電層の少なくとも一つの上方に、導電性保護膜を形成することを特徴とする請求項２８〜３０のいずれか一項に記載のＴＦＴ基板の製造方法。
  32. 前記所定のエッチング液（Ａ´）を蓚酸水溶液とし、前記所定のエッチング液（Ｂ´）を燐酸，酢酸及び硝酸からなる混酸、若しくは、硝酸セリウムアンモニウム及び過酸化水素水からなる水溶液としたことを特徴とする請求項２８〜３１のいずれか一項に記載のＴＦＴ基板の製造方法。
JP2007548011A 2005-12-02 2006-11-30 Ｔｆｔ基板及びｔｆｔ基板の製造方法 Expired - Fee Related JP5171258B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007548011A JP5171258B2 (ja) 2005-12-02 2006-11-30 Ｔｆｔ基板及びｔｆｔ基板の製造方法

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP2005349403 2005-12-02
JP2005349403 2005-12-02
JP2005378901 2005-12-28
JP2005378902 2005-12-28
JP2005378901 2005-12-28
JP2005378902 2005-12-28
JP2007548011A JP5171258B2 (ja) 2005-12-02 2006-11-30 Ｔｆｔ基板及びｔｆｔ基板の製造方法
PCT/JP2006/324002 WO2007063966A1 (ja) 2005-12-02 2006-11-30 Ｔｆｔ基板及びｔｆｔ基板の製造方法

Publications (2)

Publication Number Publication Date
JPWO2007063966A1 true JPWO2007063966A1 (ja) 2009-05-07
JP5171258B2 JP5171258B2 (ja) 2013-03-27

Family

ID=38092299

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007548011A Expired - Fee Related JP5171258B2 (ja) 2005-12-02 2006-11-30 Ｔｆｔ基板及びｔｆｔ基板の製造方法

Country Status (6)

Country Link
US (2) US8263977B2 (ja)
JP (1) JP5171258B2 (ja)
KR (1) KR101345527B1 (ja)
CN (1) CN101336485B (ja)
TW (1) TWI456766B (ja)
WO (1) WO2007063966A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10319744B2 (en) 2009-10-21 2019-06-11 Semiconductor Energy Laboratory Co., Ltd. Analog circuit and semiconductor device

Families Citing this family (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101092483B1 (ko) * 2007-05-31 2011-12-13 캐논 가부시끼가이샤 산화물 반도체를 사용한 박막트랜지스터의 제조 방법
KR101376073B1 (ko) * 2007-06-14 2014-03-21 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 어레이 기판 및 이의 제조방법
WO2009034953A1 (ja) * 2007-09-10 2009-03-19 Idemitsu Kosan Co., Ltd. 薄膜トランジスタ
KR20090075554A (ko) * 2008-01-04 2009-07-08 삼성전자주식회사 액정 표시 장치와 그 제조 방법
WO2009093625A1 (ja) * 2008-01-23 2009-07-30 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置
JP5244439B2 (ja) * 2008-04-08 2013-07-24 三菱電機株式会社 透明導電膜、表示装置、及びこれらの製造方法
WO2010029885A1 (en) * 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN103985718B (zh) * 2008-09-19 2019-03-22 株式会社半导体能源研究所 显示装置
EP2172804B1 (en) * 2008-10-03 2016-05-11 Semiconductor Energy Laboratory Co, Ltd. Display device
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8741702B2 (en) 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
KR101432764B1 (ko) 2008-11-13 2014-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
US7691701B1 (en) 2009-01-05 2010-04-06 International Business Machines Corporation Method of forming gate stack and structure thereof
TW201044088A (en) 2009-06-15 2010-12-16 Chunghwa Picture Tubes Ltd Pixel structure and manufacturing method thereof and display panel
KR20210131462A (ko) 2009-07-10 2021-11-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 제작 방법
KR101782176B1 (ko) 2009-07-18 2017-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
EP2460183A4 (en) 2009-07-31 2015-10-07 Semiconductor Energy Lab SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
WO2011048923A1 (en) * 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. E-book reader
WO2011065216A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
WO2011065210A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
KR101895080B1 (ko) 2009-11-28 2018-10-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR102268217B1 (ko) * 2010-03-05 2021-06-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2011108346A1 (en) 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of oxide semiconductor film and manufacturing method of transistor
WO2011108374A1 (en) * 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8664097B2 (en) * 2010-09-13 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8558960B2 (en) 2010-09-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
JP2012256012A (ja) * 2010-09-15 2012-12-27 Semiconductor Energy Lab Co Ltd 表示装置
JP5658978B2 (ja) * 2010-11-10 2015-01-28 株式会社ジャパンディスプレイ 薄膜トランジスタ回路基板及びその製造方法
TWI525818B (zh) 2010-11-30 2016-03-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置之製造方法
CN102487041B (zh) * 2010-12-02 2014-07-23 京东方科技集团股份有限公司 阵列基板及其制造方法和电子纸显示器
CN102487043A (zh) * 2010-12-03 2012-06-06 京东方科技集团股份有限公司 阵列基板及其制造方法和电子纸显示器
JP5743064B2 (ja) * 2011-02-17 2015-07-01 株式会社Ｊｏｌｅｄ 薄膜トランジスタおよびその製造方法、並びに表示装置
JP2012178493A (ja) * 2011-02-28 2012-09-13 Hitachi Ltd 半導体装置の製造方法および半導体装置
JP5788701B2 (ja) * 2011-04-11 2015-10-07 関東化学株式会社 透明導電膜用エッチング液組成物
US8952377B2 (en) * 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5981711B2 (ja) 2011-12-16 2016-08-31 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
CN102629590B (zh) * 2012-02-23 2014-10-22 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板及其制作方法
KR102113160B1 (ko) * 2012-06-15 2020-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5779161B2 (ja) 2012-09-26 2015-09-16 株式会社東芝 薄膜トランジスタおよび表示装置
DE102013004940A1 (de) 2012-10-15 2014-04-17 Voxeljet Ag Verfahren und Vorrichtung zum Herstellen von dreidimensionalen Modellen mit temperiertem Druckkopf
CN104781944B (zh) 2012-11-30 2018-06-05 乐金显示有限公司 导电基板及制造该导电基板的方法
CN103021942B (zh) 2012-12-14 2015-08-12 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
JP6374221B2 (ja) * 2013-06-05 2018-08-15 株式会社半導体エネルギー研究所 半導体装置
JP2015012048A (ja) 2013-06-27 2015-01-19 三菱電機株式会社 アクティブマトリクス基板およびその製造方法
CN103489828B (zh) * 2013-09-30 2015-07-01 深圳市华星光电技术有限公司 薄膜晶体管阵列基板的制造方法
CN103489894B (zh) * 2013-10-09 2016-08-17 合肥京东方光电科技有限公司 有源矩阵有机电致发光显示器件、显示装置及其制作方法
CN103545378B (zh) * 2013-11-05 2016-09-07 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制作方法、阵列基板、显示装置
WO2015115330A1 (ja) * 2014-01-31 2015-08-06 独立行政法人物質・材料研究機構 薄膜トランジスタ、酸化物半導体、およびその製造方法
JP6252903B2 (ja) * 2014-01-31 2017-12-27 国立研究開発法人物質・材料研究機構 薄膜トランジスタおよびその製造方法
KR20160021943A (ko) 2014-08-18 2016-02-29 충북대학교 산학협력단 산화물 박막 트랜지스터 및 그 제조 방법
CN107077807B (zh) * 2014-12-05 2019-11-08 凸版印刷株式会社 显示装置基板、显示装置基板的制造方法及使用其的显示装置
KR101753974B1 (ko) 2015-08-26 2017-07-19 충북대학교 산학협력단 프리어닐링 공정을 이용한 산화물 트랜지스터 및 그 제조 방법
JP6907512B2 (ja) * 2015-12-15 2021-07-21 株式会社リコー 電界効果型トランジスタの製造方法
KR101872421B1 (ko) 2016-04-12 2018-06-28 충북대학교 산학협력단 산화물 반도체 기반의 트랜지스터 및 그 제조 방법
JP2018098313A (ja) * 2016-12-12 2018-06-21 株式会社ブイ・テクノロジー 酸化物半導体装置の製造方法
KR102154477B1 (ko) 2018-12-07 2020-09-10 충북대학교 산학협력단 용액 공정 기반의 다층 채널 구조 izo 저항 변화형 메모리 및 그 제작 방법
KR102174384B1 (ko) 2018-12-10 2020-11-04 충북대학교 산학협력단 플라즈마 처리를 이용한 용액 공정 기반의 다층 채널 구조 izo 산화물 트랜지스터 및 그 제조 방법
KR102245154B1 (ko) 2019-06-20 2021-04-26 충북대학교 산학협력단 다적층 구조 izo 박막 트랜지스터 및 그 제조 방법
KR102290124B1 (ko) 2019-06-20 2021-08-31 충북대학교 산학협력단 Rf 파워 기반의 플라즈마 처리를 이용한 용액공정형 다채널 izo 산화물 박막 트랜지스터 및 그 제조 방법
TWI717820B (zh) * 2019-09-03 2021-02-01 友達光電股份有限公司 元件基板及其製造方法
KR102431921B1 (ko) 2020-08-12 2022-08-11 김성진 산소 플라즈마 처리 기반의 산화물 박막 트랜지스터 및 그 제작 방법
KR102431925B1 (ko) 2020-08-12 2022-08-11 김성진 전기적 성능을 개선하기 위한 펨토초 레이저 공정을 이용한 tft 제작 방법
KR102431924B1 (ko) 2020-08-12 2022-08-11 김성진 패시베이션층을 구비하는 박막 트랜지스터 및 그 제조 방법
KR102439996B1 (ko) 2020-10-28 2022-09-05 충북대학교 산학협력단 산화물 반도체에서 산화물층 제조 장치 및 방법
KR102439994B1 (ko) 2020-10-28 2022-09-14 충북대학교 산학협력단 비정질 산화물 박막을 갖는 저항 변화형 메모리
KR102439995B1 (ko) 2020-10-28 2022-09-05 충북대학교 산학협력단 ReRAM 제조 방법
KR102439998B1 (ko) 2020-10-28 2022-09-05 충북대학교 산학협력단 후 열처리 공정을 이용한 저항 변화형 메모리 제조 방법
KR102439997B1 (ko) 2020-10-28 2022-09-05 충북대학교 산학협력단 산화물 반도체에서 상부 전극 제조 장치 및 방법
KR102431926B1 (ko) 2020-11-23 2022-08-11 김성진 산화물 박막 트랜지스터
KR102431927B1 (ko) 2020-11-23 2022-08-11 김성진 패시베이션막을 구비하는 박막 트랜지스터
KR102431923B1 (ko) 2020-11-30 2022-08-11 김성진 Tft 제작 방법
KR102431922B1 (ko) 2020-11-30 2022-08-11 김성진 펨토초 레이저를 이용한 트랜지스터 제작 방법
KR20220080408A (ko) 2020-12-07 2022-06-14 충북대학교 산학협력단 전도성 고분자를 이용한 저항성 랜덤 액세스 메모리 및 그 제조 방법
KR102592055B1 (ko) 2021-08-23 2023-10-23 충북대학교 산학협력단 투명 산화물 비휘발성 저항 변화형 메모리 제작 방법
KR102574530B1 (ko) 2021-08-23 2023-09-06 충북대학교 산학협력단 투명 산화물 멤리스터
KR102537632B1 (ko) 2021-09-17 2023-05-26 충북대학교 산학협력단 전류 어닐링 공정을 포함하는 전계효과 트랜지스터 제조 방법
KR102501386B1 (ko) 2021-10-21 2023-02-17 충북대학교 산학협력단 소비전력 감소를 위한 나노시트 fet 소자 및 그 제조 방법
KR20230105013A (ko) 2022-01-03 2023-07-11 충북대학교 산학협력단 인클로즈드 게이트 fet 및 그 구동 방법
KR102651185B1 (ko) 2022-03-22 2024-03-25 충북대학교 산학협력단 기생채널에 의한 누설전류를 개선하기 위한 나노시트 반도체 소자

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07159806A (ja) * 1993-12-03 1995-06-23 Hitachi Ltd アクティブマトリックス型液晶表示装置
EP0855614A4 (en) 1996-05-15 2001-12-19 Seiko Epson Corp THIN FILM COMPONENT HAVING A COATING LAYER, LIQUID CRYSTAL PANEL, ELECTRONIC APPARATUS AND METHOD FOR MANUFACTURING THE THIN FILM COMPONENT
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2002190598A (ja) * 2000-12-20 2002-07-05 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ基板およびその製造方法
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP4522660B2 (ja) * 2003-03-14 2010-08-11 シャープ株式会社 薄膜トランジスタ基板の製造方法
JP2004319655A (ja) 2003-04-15 2004-11-11 Quanta Display Japan Inc 液晶表示装置とその製造方法
JP2004317685A (ja) 2003-04-15 2004-11-11 Quanta Display Japan Inc 液晶表示装置とその製造方法
JP2005019664A (ja) 2003-06-26 2005-01-20 Quanta Display Japan Inc 液晶表示装置とその製造方法
JP2005017669A (ja) 2003-06-26 2005-01-20 Quanta Display Japan Inc 液晶表示装置とその製造方法
JP2005049667A (ja) 2003-07-30 2005-02-24 Quanta Display Japan Inc 液晶表示装置とその製造方法
JP2005106881A (ja) 2003-09-29 2005-04-21 Quanta Display Japan Inc 液晶表示装置とその製造方法
JP2005108912A (ja) * 2003-09-29 2005-04-21 Quanta Display Japan Inc 液晶表示装置とその製造方法
JP3923462B2 (ja) * 2003-10-02 2007-05-30 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP5093985B2 (ja) 2004-01-16 2012-12-12 株式会社半導体エネルギー研究所 膜パターンの形成方法
JP2005302808A (ja) * 2004-04-07 2005-10-27 Sharp Corp 薄膜トランジスタアレイ基板の製造方法
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10319744B2 (en) 2009-10-21 2019-06-11 Semiconductor Energy Laboratory Co., Ltd. Analog circuit and semiconductor device

Also Published As

Publication number Publication date
US20120009725A1 (en) 2012-01-12
KR101345527B1 (ko) 2013-12-27
TW200735371A (en) 2007-09-16
US8778722B2 (en) 2014-07-15
US8263977B2 (en) 2012-09-11
TWI456766B (zh) 2014-10-11
WO2007063966A1 (ja) 2007-06-07
CN101336485A (zh) 2008-12-31
KR20080082616A (ko) 2008-09-11
US20100283055A1 (en) 2010-11-11
JP5171258B2 (ja) 2013-03-27
CN101336485B (zh) 2012-09-26

Similar Documents

Publication Publication Date Title
JP5171258B2 (ja) Ｔｆｔ基板及びｔｆｔ基板の製造方法
JP5000290B2 (ja) Ｔｆｔ基板及びｔｆｔ基板の製造方法
JP5198066B2 (ja) Ｔｆｔ基板及びｔｆｔ基板の製造方法
JP5244295B2 (ja) Ｔｆｔ基板及びｔｆｔ基板の製造方法
JP5079130B2 (ja) 表示装置
TWI382259B (zh) 可撓性主動式矩陣顯示器背板及其製作方法
JP2007258675A (ja) Ｔｆｔ基板及び反射型ｔｆｔ基板並びにそれらの製造方法
JP5599026B2 (ja) 薄膜トランジスタの製造方法
CN108461531A (zh) 柔性阵列基板及其制备方法和柔性显示面板
CN108389884A (zh) 柔性阵列基板及其制备方法、柔性显示面板
WO2007088722A1 (ja) Ｔｆｔ基板及び反射型ｔｆｔ基板並びにそれらの製造方法
JP2007212699A (ja) 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法
TWI423445B (zh) 薄膜導體及製造方法
JP2004273614A (ja) 半導体装置およびその製造方法
JP2007157916A (ja) Ｔｆｔ基板及びｔｆｔ基板の製造方法
CN101826555B (zh) 薄膜晶体管、制造方法及有机发光二极管显示装置
TW201142955A (en) Method for manufacturing thin film transistor, thin film transistor and image display device
JP4850393B2 (ja) 表示装置の作製方法
JP2013012610A (ja) 薄膜トランジスタおよびその製造方法
CN104600083A (zh) 薄膜晶体管阵列基板及其制备方法、显示面板和显示装置
US10283628B2 (en) Thin film transistor with source electrode, drain electrode and active layer prepared in a same layer and method for manufacturing the same, array substrate and display device
EP3480853A1 (en) Method for manufacturing thin-film transistor and thin-film transistor
TW201140825A (en) Thin film transistor array substrate and method for making the same
CN102593184A (zh) 薄膜晶体管及其制造方法
KR20110075518A (ko) 어레이 기판의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120619

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121225

R150 Certificate of patent or registration of utility model

Ref document number: 5171258

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees