TW201342491A - 半導體裝置的製造方法 - Google Patents

半導體裝置的製造方法 Download PDF

Info

Publication number
TW201342491A
TW201342491A TW102124904A TW102124904A TW201342491A TW 201342491 A TW201342491 A TW 201342491A TW 102124904 A TW102124904 A TW 102124904A TW 102124904 A TW102124904 A TW 102124904A TW 201342491 A TW201342491 A TW 201342491A
Authority
TW
Taiwan
Prior art keywords
region
layer
type conductivity
oxide semiconductor
film
Prior art date
Application number
TW102124904A
Other languages
English (en)
Other versions
TWI518800B (zh
Inventor
Hidekazu Miyairi
Kengo Akimoto
Yasuo Nakamura
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201342491A publication Critical patent/TW201342491A/zh
Application granted granted Critical
Publication of TWI518800B publication Critical patent/TWI518800B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/467—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/4763—Deposition of non-insulating, e.g. conductive -, resistive -, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/4763—Deposition of non-insulating, e.g. conductive -, resistive -, layers on insulating layers; After-treatment of these layers
    • H01L21/47635—After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/263—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4

Abstract

本發明的目的在於：提供以製程數少製造具有優良電特性且可靠性高的薄膜電晶體的半導體裝置的方法。在包含In、Ga及Zn的氧化物半導體膜上形成通道保護層，然後形成具有n型導電性的膜和導電膜，並且在導電膜上形成抗蝕劑掩模。與該抗蝕劑掩模一起將通道保護層及閘極絕緣膜用來停止蝕刻，對導電膜、具有n型導電性的膜、包含In、Ga及Zn的氧化物半導體膜進行蝕刻，以形成源電極層及汲電極層、緩衝層和半導體層。

Description

半導體裝置的製造方法
本發明關於一種包括由將氧化物半導體膜用於通道形成區的薄膜電晶體(下面稱為TFT)構成的電路的半導體裝置及其製造方法。例如，本發明關於一種將以液晶顯示面板為代表的電光裝置或具有有機發光元件的發光顯示裝置用作部件而安裝的電子設備。
注意，在本發明說明中，半導體裝置是指能夠利用半導體特性來發揮功能的所有裝置。電光裝置、半導體電路及電子設備都是半導體裝置。
近年來，對一種主動矩陣型顯示裝置(諸如液晶顯示裝置、發光顯示裝置、電泳顯示裝置)正在進行積極的研究開發，在該主動矩陣型顯示裝置中的配置為矩陣狀的每個顯示像素中設置由薄膜電晶體(TFT)構成的開關元件。在主動矩陣型顯示裝置中，每個像素(或每一個點)設置有開關元件，且在其像素密度與被動矩陣型顯示裝置相比增加的情況下可以進行低電壓驅動，所以是有利的。
此外，將氧化物半導體膜用於通道形成區來製造薄膜電晶體(TFT)等並應用於電子裝置及光裝置的技術受到關注。例如，可舉出將ZnO用作氧化物半導體膜的TFT及將InGaO3(ZnO)m用作氧化物半導體膜的TFT。在專利文獻1、專利文獻2等中公開將這種使用氧化物半導體膜形成的TFT形成在具有透光性的基板上並用作圖像顯示裝置的開關元件等的技術。
[專利文獻1]日本專利申請公開2007-123861號公報
[專利文獻2]日本專利申請公開2007-96055號公報
對將氧化物半導體膜用於通道形成區的薄膜電晶體，要求工作速度高，製造製程較簡單，且具有充分的可靠性。
當形成薄膜電晶體時，作為源電極層及汲電極層使用低電阻的金屬材料。尤其是，當製造進行大面積的顯示的顯示裝置時，明顯地出現佈線的電阻所引起的信號的延遲問題。因此，作為佈線或電極的材料，較佳使用電阻值低的金屬材料。當採用由電阻值低的金屬材料構成的源電極層及汲電極層和氧化物半導體膜直接接觸的薄膜電晶體結構時，有接觸電阻增高的憂慮。在源電極層及汲電極層和氧化物半導體膜的接觸面形成肖特基結的現象被認為是接觸電阻增高的原因之一。
再者，還有如下憂慮：在源電極層及汲電極層和氧化物半導體膜直接接觸的部分形成電容，頻率特性(被稱為f特性)降低，因此阻礙薄膜電晶體的高速工作。
此外，氧化物半導體膜容易受到蝕刻劑所引起的膜厚度的降低、電漿所引起的氧缺陷量的變化等的損壞。當將受到損壞的半導體層用於薄膜電晶體時，產生特性的不均勻。於是，在製造使用氧化物半導體膜的反交錯型薄膜電晶體的情況下，設置用來保護通道形成區免受損壞的通道保護層的結構是有效的。但是，有隨著通道保護層的形成，光掩模的數量增加，製程變複雜，而生產率降低的憂慮。
本發明的目的之一在於：提供以製程數少製造如下薄膜電晶體的方法，在該薄膜電晶體中包含銦(In)、鎵(Ga)及鋅(Zn)的氧化物半導體層和源電極層及汲電極層的接觸電阻小，且在薄膜電晶體的製造製程中氧化物半導體層不容易受到損壞。
本發明的要旨在於：包括反交錯型(底閘極結構)的薄膜電晶體的製造方法，其中使用包含In、Ga及Zn的氧化物半導體層，在半導體層和源電極層及汲電極層之間設置緩衝層，並設置通道保護層。
在本發明說明中，將使用包含In、Ga及Zn的氧化物半導體膜形成的半導體層也稱為“IGZO半導體層”。
源電極和IGZO半導體層需要實現歐姆接觸。再者，較佳儘量減少該接觸電阻。同樣地，汲電極和IGZO半導體層需要實現歐姆接觸。再者，較佳儘量減少該接觸電 阻。
於是，藉由在源電極和IGZO半導體層之間意圖性地設置其載子濃度比IGZO半導體層高的緩衝層形成歐姆接觸。
此外，由於應用本發明的一實施例的薄膜電晶體的結構是設置通道保護層的結構，因此不僅可以保護通道形成區，而且可以保護IGZO半導體層的與接觸於閘極絕緣膜的面相反一側的區域，即所謂的背通道免受製程時的損壞(例如當蝕刻時電漿及蝕刻劑所引起的膜厚度的降低、氧化等)，從而可以提高半導體裝置的可靠性。
本發明的半導體裝置的製造方法的一實施例包括如下步驟：在基板上形成閘電極層；在閘電極層上形成閘極絕緣膜；在閘極絕緣膜上形成包含銦、鎵及鋅的氧化物半導體膜；在半導體膜上的與通道形成區重疊的區域形成通道保護層；在半導體膜上形成具有n型導電性的膜；在具有n型導電性的膜上形成導電膜；在導電膜上形成抗蝕劑掩模；以及使用抗蝕劑掩模對導電膜、具有n型導電性的膜、半導體膜進行蝕刻，以形成源電極層及汲電極層、緩衝層以及半導體層。
本發明的半導體裝置的製造方法的一實施例包括如下步驟：在具有透光性的基板上形成具有遮光性的閘電極層；在閘電極層上形成具有透光性的閘極絕緣膜；在閘極絕緣膜上形成包含銦、鎵及鋅的氧化物半導體膜；在半導體膜上形成具有透光性的絕緣膜；在絕緣膜上形成光抗蝕劑 膜；以閘電極為光掩模從基板一側對光掩模進行曝光，來形成抗蝕劑掩模；以及使用抗蝕劑掩模形成通道保護層。
此外，在本發明的半導體裝置的製造方法的一實施例中，閘極絕緣膜和通道保護層停止蝕刻。
根據本發明，可以獲得光電流少，寄生電容小，且導通/截止比高的薄膜電晶體，並且可以製程數少地製造具有優良的動態特性(f特性)的薄膜電晶體。因此，可以以生產率高的方法提供具有電特性高且可靠性高的薄膜電晶體的半導體裝置。
80‧‧‧傳送室
81‧‧‧傳送機械
82‧‧‧卡匣室
83‧‧‧閘閥
84‧‧‧閘閥
85‧‧‧閘閥
86‧‧‧閘閥
87‧‧‧閘閥
88‧‧‧閘閥
89‧‧‧處理室
90‧‧‧處理室
91‧‧‧處理室
92‧‧‧處理室
93‧‧‧處理室
94‧‧‧基板
100‧‧‧基板
102a‧‧‧閘極絕緣膜
102b‧‧‧閘極絕緣膜
103‧‧‧半導體膜
104‧‧‧膜
105‧‧‧導電膜
105-1‧‧‧鈦膜
105-2‧‧‧鋁膜
105-3‧‧‧鈦膜
106‧‧‧絕緣膜
111‧‧‧閘電極層
111a‧‧‧閘電極層
111b‧‧‧閘電極層
113‧‧‧半導體層
114a‧‧‧緩衝層
114b‧‧‧緩衝層
114c‧‧‧層
115a‧‧‧源電極層及汲電極層
115b‧‧‧源電極層及汲電極層
115c‧‧‧導電層
116‧‧‧通道保護層
116a‧‧‧通道保護層
117‧‧‧抗蝕劑掩模
118‧‧‧抗蝕劑掩模
200‧‧‧基板
201‧‧‧薄膜電晶體
202‧‧‧源極佈線層
203‧‧‧閘極佈線層
204‧‧‧電容器佈線層
211‧‧‧絕緣層
212‧‧‧絕緣層
213‧‧‧絕緣層
255‧‧‧電極層
260‧‧‧液晶顯示元件
261‧‧‧絕緣層
262‧‧‧液晶層
263‧‧‧絕緣層
264‧‧‧著色層
265‧‧‧電極層
266‧‧‧基板
267‧‧‧偏振片
268‧‧‧偏振片
301‧‧‧薄膜電晶體
302‧‧‧薄膜電晶體
303‧‧‧發光元件
304‧‧‧電容器元件
305‧‧‧源極佈線層
306‧‧‧閘極佈線層
307‧‧‧電源線
311‧‧‧絕緣層
312‧‧‧絕緣層
313‧‧‧絕緣層
320‧‧‧電極層
321‧‧‧分隔壁
322‧‧‧電場發光層
323‧‧‧電極層
324‧‧‧發光元件
581‧‧‧薄膜電晶體
585‧‧‧絕緣層
587‧‧‧電極層
587a‧‧‧電極層
588‧‧‧電極層
589‧‧‧球形粒子
590a‧‧‧黑色區
590b‧‧‧白色區
594‧‧‧空洞
595‧‧‧填料
1000‧‧‧移動電話機
1001‧‧‧框體
1002‧‧‧顯示部
1003‧‧‧操作按鈕
1004‧‧‧外部連接埠
1005‧‧‧揚聲器
1006‧‧‧麥克風
1601‧‧‧招貼
1602‧‧‧車廂廣告
2100‧‧‧數位播放器
2130‧‧‧主體
2131‧‧‧顯示部
2132‧‧‧記憶體部
2133‧‧‧操作部
2134‧‧‧耳機
2137‧‧‧控制部
2600‧‧‧TFT基板
2601‧‧‧對置基板
2602‧‧‧密封材料
2603‧‧‧像素部
2604‧‧‧顯示元件
2605‧‧‧著色層
2606‧‧‧偏振片
2607‧‧‧偏振片
2608‧‧‧佈線電路部
2609‧‧‧撓性線路板
2610‧‧‧冷陰極管
2611‧‧‧反射板
2612‧‧‧電路基板
2613‧‧‧漫射片
2700‧‧‧電子書籍
2701‧‧‧框體
2703‧‧‧框體
2705‧‧‧顯示部
2707‧‧‧顯示部
2711‧‧‧軸部
2721‧‧‧電源開關
2723‧‧‧操作鍵
2725‧‧‧揚聲器
4001‧‧‧基板
4002‧‧‧像素部
4003‧‧‧信號線驅動電路
4004‧‧‧掃描線驅動電路
4005‧‧‧密封材料
4006‧‧‧基板
4008‧‧‧液晶層
4010‧‧‧薄膜電晶體
4011‧‧‧薄膜電晶體
4013‧‧‧液晶元件
4015‧‧‧連接端子
4016‧‧‧佈線
4018‧‧‧FPC
4019‧‧‧各向異性導電膜
4030‧‧‧像素電極層
4031‧‧‧對置電極層
4032‧‧‧絕緣層
4501‧‧‧基板
4502‧‧‧像素部
4503a‧‧‧信號線驅動電路
4504a‧‧‧掃描線驅動電路
4505‧‧‧密封材料
4506‧‧‧基板
4507‧‧‧填料
4509‧‧‧薄膜電晶體
4510‧‧‧薄膜電晶體
4511‧‧‧發光元件
4515‧‧‧連接端子
4516‧‧‧佈線
4517‧‧‧電極層
4518a‧‧‧FPC
4519‧‧‧各向異性導電膜
5300‧‧‧基板
5301‧‧‧像素部
5302‧‧‧掃描線驅動電路
5303‧‧‧信號線驅動電路
5400‧‧‧基板
5401‧‧‧像素部
5402‧‧‧掃描線驅動電路
5403‧‧‧信號線驅動電路
5404‧‧‧掃描線驅動電路
5501‧‧‧佈線
5502‧‧‧佈線
5503‧‧‧佈線
5504‧‧‧佈線
5505‧‧‧佈線
5506‧‧‧佈線
5543‧‧‧節點
5544‧‧‧節點
5571‧‧‧薄膜電晶體
5572‧‧‧薄膜電晶體
5573‧‧‧薄膜電晶體
5574‧‧‧薄膜電晶體
5575‧‧‧薄膜電晶體
5576‧‧‧薄膜電晶體
5577‧‧‧薄膜電晶體
5578‧‧‧薄膜電晶體
5601‧‧‧驅動器IC
5602‧‧‧開關群
5603a‧‧‧薄膜電晶體
5603b‧‧‧薄膜電晶體
5603c‧‧‧薄膜電晶體
5611‧‧‧佈線
5612‧‧‧佈線
5613‧‧‧佈線
5621‧‧‧佈線
5701‧‧‧正反器
5703a‧‧‧時序
5703b‧‧‧時序
5703c‧‧‧時序
5711‧‧‧佈線
5712‧‧‧佈線
5713‧‧‧佈線
5714‧‧‧佈線
5715‧‧‧佈線
5716‧‧‧佈線
5717‧‧‧佈線
5721‧‧‧信號
5803a‧‧‧時序
5803b‧‧‧時序
5803c‧‧‧時序
5821‧‧‧信號
7001‧‧‧驅動TFT
7002‧‧‧發光元件
7003‧‧‧陰極
7004‧‧‧發光層
7005‧‧‧陽極
7011‧‧‧驅動TFT
7012‧‧‧發光元件
7013‧‧‧陰極
7014‧‧‧發光層
7015‧‧‧陽極
7016‧‧‧遮罩膜
7017‧‧‧導電膜
7021‧‧‧驅動TFT
7022‧‧‧發光元件
7023‧‧‧陰極
7024‧‧‧發光層
7025‧‧‧陽極
7027‧‧‧導電膜
9600‧‧‧電視裝置
9601‧‧‧框體
9603‧‧‧顯示部
9605‧‧‧支架
9607‧‧‧顯示部
9609‧‧‧操作鍵
9610‧‧‧遙控操作機
9700‧‧‧數位相框
9701‧‧‧框體
9703‧‧‧顯示部
在圖式中：圖1A至1D是說明應用本發明的一實施例的半導體裝置的圖；圖2A和2B是說明應用本發明的一實施例的半導體裝置的製造方法的圖；圖3A至3D是說明應用本發明的一實施例的半導體裝置的製造方法的圖；圖4A和4B是說明應用本發明的一實施例的半導體裝置的製造方法的圖；圖5A至5D是說明應用本發明的一實施例的半導體裝置的圖；圖6是多室型製造裝置的俯視示意圖；圖7A和7B是說明顯示裝置的方塊圖； 圖8是說明信號線驅動電路的結構的圖；圖9是說明信號線驅動電路的工作的時序圖；圖10是說明信號線驅動電路的工作的時序圖；圖11是說明移位暫存器的結構的圖；圖12是說明圖11所示的正反器的連接結構的圖；圖13A和13B是說明應用本發明的一實施例的液晶顯示裝置的圖；圖14是說明應用本發明的一實施例的電子紙的圖；圖15A和15B是說明應用本發明的一實施例的發光顯示裝置的圖；圖16是說明應用本發明的一實施例的發光顯示裝置的圖；圖17A至17C是說明應用本發明的一實施例的發光顯示裝置的圖；圖18A和18B是說明應用本發明的一實施例的發光顯示裝置的圖；圖19A1、19A2和19B是說明應用本發明的一實施例的液晶顯示裝置的圖；圖20是說明應用本發明的一實施例的液晶顯示裝置的圖；圖21A和21B是說明應用本發明的一實施例的電子設備的圖；圖22是說明應用本發明的一實施例的電子設備的圖； 圖23A和23B是說明應用本發明的一實施例的電子設備的圖；圖24是說明應用本發明的一實施例的電子設備的圖；圖25是說明應用本發明的一實施例的電子設備的圖。
下面，將參照圖式詳細地說明本發明的實施例。但是，本發明不局限於下面的說明，所屬技術領域的普通技術人員可以很容易地理解一個事實，就是其方式和詳細內容可以被變換為各種各樣的形式而不脫離本發明的宗旨及其範圍。因此，本發明不應該被解釋為僅限定在下面所示的實施例所記載的內容中。注意，在下面所說明的本發明的結構中，在不同的圖式中共同使用相同的圖式標記來表示相同的部分或具有相同功能的部分，而省略其重複說明。
[實施例1]
在本實施例中，參照圖1A至1D以及圖2A和2B說明反交錯型(底閘結構)薄膜電晶體的製造製程，其中使用包含In、Ga及Zn的氧化物半導體層，在半導體層和源電極層及汲電極層之間設置緩衝層，並設置通道保護層。
圖1A至1D示出本實施例的底閘結構的薄膜電晶體的製造製程。圖2A是藉由圖1A至1D的製程製造的薄膜 電晶體的平面圖，而圖2B是沿著圖2A中的A1-A2截斷的截面圖。
作為基板100，除了藉由熔融法或浮法製造的無鹼玻璃基板如鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃或鋁矽酸鹽玻璃等、以及陶瓷基板之外，還可以使用具有可耐受本製造製程的處理溫度的耐熱性的塑膠基板等。此外，還可以應用在不銹鋼合金等的金屬基板的表面設置絕緣膜的基板。在基板100是母體玻璃的情況下，作為基板的尺寸，可以使用第一代(320mm×400mm)、第二代(400mm×500mm)、第三代(550mm×650mm)、第四代(680mm×880mm或730mm×920mm)、第五代(1000mm×1200mm或1100mm×1250mm)、第六代(1500mm×1800mm)、第七代(1900mm×2200mm)、第八代(2160mm×2460mm)、第九代(2400mm×2800mm、2450mm×3050mm)、第十代(2950mm×3400mm)等。
此外，也可以在基板100上形成用作基底膜的絕緣膜。作為基底膜，藉由CVD法或濺射法等形成氧化矽膜、氮化矽膜、氧氮化矽膜或氮氧化矽膜的單層或疊層，即可。
閘電極層111由金屬材料形成。作為金屬材料，應用鋁、鉻、鈦、鉭、鉬、銅等。閘電極的較佳例子由鋁或鋁和阻擋金屬的疊層結構體形成。作為阻擋金屬，應用鈦、鉬、鉻等的耐火金屬。較佳設置阻擋金屬，以便防止鋁的小丘及氧化。
以50nm以上且300nm以下的厚度形成成為閘電極層111的導電膜。藉由將閘電極的厚度設定為300nm以下，可以防止後面形成的半導體膜及佈線的破裂。此外，藉由將閘電極的厚度設定為150nm以上，可以減少閘電極的電阻，並還可以增加基板的尺寸。
注意，由於在閘電極層111上形成半導體膜及佈線，因此較佳將其端部處理為錐形，以便防止破裂。此外，雖然未圖示，但是藉由該製程可以同時形成連接到閘電極的佈線或電容器佈線。
可以藉由濺射法、CVD法、鍍敷法、或印刷法形成閘電極層111。或者，使用銀、金、銅等的導電奈米膏並藉由噴墨法噴出包括導電粒子等的液滴，且焙燒它，來形成閘電極層111。
注意，在此藉由濺射法在基板上形成用作導電膜的鋁膜和鉬膜，並且採用使用本實施例中的第一光掩模形成的抗蝕劑掩模來對形成在基板上的導電膜進行蝕刻，從而形成閘電極層111。
可以使用50nm至150nm厚的氧化矽膜、氮化矽膜、氧氮化矽膜或氮氧化矽膜形成閘極絕緣膜102a、102b。注意，可以不將閘極絕緣膜形成為兩層，而使用氧化矽膜、氮化矽膜、氧氮化矽膜或氮氧化矽膜的單層形成閘極絕緣膜。此外，還可以形成三層的閘極絕緣膜。
藉由使用氮化矽膜或氮氧化矽膜形成閘極絕緣膜102a，基板和閘極絕緣膜102a的密接性提高，並且當將 玻璃基板用作基板時，可以防止來自基板的雜質擴散到半導體層103，而且可以防止閘電極層111的氧化。換言之，可以當防止膜剝離的同時提高後面要形成的薄膜電晶體的電特性。另外，當閘極絕緣膜102a、102b的厚度分別為50nm以上時，可以覆蓋閘電極層111的凹凸，所以是較佳的。
在此，氧氮化矽膜是指在其組成上氧含量多於氮含量的膜，作為其濃度範圍包含55原子%至65原子%的氧、1原子%至20原子%的氮、25原子%至35原子%的Si、以及0.1原子%至10原子%的氫。此外，氮氧化矽膜是指在其組成上氮含量多於氧含量的膜，作為其濃度範圍包含15原子%至30原子%的氧、20原子%至35原子%的氮、25原子%至35原子%的Si、以及15原子%至25原子%的氫。
此外，作為接觸於半導體層103的閘極絕緣膜102b，例如可以使用氧化矽、氧化鋁、氧化鎂、氮化鋁、氧化釔、氧化鉿。
可以藉由CVD法或濺射法等形成閘極絕緣膜102a、102b。在此，如圖1A示出那樣，作為閘極絕緣膜102a，藉由電漿CVD法形成氮化矽膜，並且作為閘極絕緣膜102b，藉由濺射法形成氧化矽膜。
特別是，較佳連續形成接觸於半導體膜的閘極絕緣膜102b和半導體膜103。藉由連續形成，可以形成沒有水蒸氣等的大氣成分及在大氣中懸浮的雜質元素及塵屑所引起 的污染的疊層介面，所以可以減少薄膜電晶體特性的不均勻。
在主動矩陣型顯示裝置中，構成電路的薄膜電晶體的電特性很重要，且該電特性影響到顯示裝置的性能。特別是，在薄膜電晶體的電特性中，臨界值電壓(Vth)很重要。即使在場效應遷移率高，臨界值電壓值高，或臨界值電壓值為負時，作為電路的控制也很困難。在採用臨界值電壓值高且臨界值電壓值的絕對值大的薄膜電晶體的情況下有如下憂慮，即在驅動電壓低的狀態下不能發揮作為薄膜電晶體的開關功能，而成為負荷。此外，當臨界值電壓值為負時，容易變成所謂的常導通狀態，其中即使閘極電壓為0V，也在源電極和汲電極之間產生電流。
在採用n通道型薄膜電晶體的情況下，較佳採用只有對閘極電壓施加正電壓，才形成通道而開始產生汲電流的電晶體。如下電晶體不適合用於電路的薄膜電晶體：除非增高驅動電壓，否則不形成通道的電晶體；在負電壓狀態下也形成通道而產生汲電流的電晶體。因此，較佳利用使用包含In、Ga及Zn的氧化物半導體膜的薄膜電晶體閘極電壓儘量相近於0V的正臨界值電壓形成通道。
薄膜電晶體的臨界值電壓被認為給氧化物半導體層的介面，即氧化物半導體層和閘極絕緣膜的介面帶來很大的影響。於是，藉由在清潔的狀態下形成這些介面，可以提高薄膜電晶體的電特性並防止製造製程的複雜化，從而實現具備量產性和高性能兩者的薄膜電晶體。
特別是，若是水分存在於氧化物半導體層和閘極絕緣膜的介面，則導致如下問題：薄膜電晶體的電特性的退化；臨界值電壓的不均勻；容易變成常導通狀態等。藉由連續形成氧化物半導體層和閘極絕緣膜，可以去除這種氫化合物。
因此，藉由在減壓下以不暴露於大氣的方式採用濺射法連續形成閘極絕緣膜和半導體膜，可以實現具有優質的介面，洩漏電流低，且電流驅動能力高的薄膜電晶體。
注意，本發明說明中的連續成膜是指如下狀態：在從採用濺射法進行的第一成膜製程到採用濺射法進行的第二成膜製程的一系列過程中，放置有被處理基板的氣氛不接觸大氣等的污染氣氛而一直被控制為在真空中或惰性氣體氣氛(氮氣氛或稀有氣體氣氛)。藉由進行連續成膜，可以防止水分等再次附著到清洗化了的被處理基板地進行成膜。
本發明說明中的連續成膜的範圍包括在同一個處理室中進行第一成膜製程到第二成膜製程的一系列過程的情況。
此外，本發明說明中的連續成膜的範圍還包括當在不同的處理室中進行第一成膜製程到第二成膜製程的一系列過程時的在結束第一成膜製程之後以不接觸大氣的方式在處理室之間傳送基板來進行第二成膜的情況。
注意，本發明說明中的連續成膜的範圍還包括在第一成膜製程和第二成膜製程之間具有基板傳送製程、對準製 程、緩冷製程或為了設定為第二製程所需要的溫度而對基板進行加熱或冷卻的製程等的情況。
但是，本發明說明中的連續成膜的範圍不包括在第一成膜製程和第二成膜製程之間具有清洗製程、濕蝕刻、抗蝕劑形成等的使用液體的製程的情況。
此外，藉由在氧氣氛下(或氧為90%以上，稀有氣體(氬等)為10%以下)形成閘極絕緣膜、半導體層及通道保護層，可以減輕退化所引起的可靠性的降低、薄膜電晶體特性的向常導通狀態一側的移動等。另外，較佳在稀有氣體(氬等)氣氛下形成具有n型導電性的緩衝層。
像這樣，當採用濺射法進行連續成膜時，生產率提高且薄膜介面的可靠性穩定。此外，藉由在氧氣氛下形成閘極絕緣膜和半導體層並使它們包含許多氧，可以減輕退化所引起的可靠性降低、薄膜電晶體變成常導通狀態的現象。
此外，較佳在形成半導體膜103之後連續形成成為通道保護層116的絕緣膜106。藉由進行連續成膜，可以在半導體膜103的與接觸於閘極絕緣膜的面相反一側的區域，即所謂的背通道中形成沒有水蒸氣等的大氣成分及在大氣中懸浮的雜質元素及塵屑所引起的污染的疊層介面，從而可以減少薄膜電晶體特性的不均勻。
作為連續成膜的方法，使用具有多個成膜室的多室型濺射裝置、具有多個靶材的濺射裝置或PLD(脈衝雷射蒸鍍)裝置，即可。
在形成氧化矽作為絕緣膜的情況下，可以將氧化矽(人工石英)或矽用作靶材並採用高頻濺射法或反應性濺射法來形成。
注意，在此使用具備矽靶材和半導體膜用靶材的多室型濺射裝置形成氧化矽膜作為接觸於半導體的第二層閘極絕緣膜102b，以不暴露於大氣的方式連續形成半導體膜103和成為通道保護層的絕緣膜106。
半導體層103由非晶氧化物半導體膜形成。作為非晶氧化物半導體膜，可以使用選自銦、鎵、鋁、鋅及錫中的元素的複合氧化物。
至於由氧化銦、氧化鎵和氧化鋅構成的氧化物，金屬元素的組成比的自由度高，且以廣泛範圍內的混合比用作半導體層。例如，作為一例可以舉出以等摩爾比混合氧化銦、氧化鎵和氧化鋅的材料、膜中的金屬元素的存在比為In：Ga：Zn=2.2：2.2：1.0的氧化物。
以2nm以上且200nm以下，較佳以20nm以上且150nm以下的厚度形成半導體膜103。此外，當膜中的氧缺陷增多時，載子濃度增高且薄膜電晶體特性受到損害，因此例如在只有氧的氣氛下、或氧為90%以上且Ar為10%以下的氣氛下，進行利用脈衝DC濺射法的濺射來形成具有過量的氧的IGZO膜。
可以藉由反應性濺射法、脈衝雷射蒸鍍法(PLD法)或溶膠-凝膠法形成非晶氧化物半導體膜。在氣相法中，從容易控制材料之類的組成的觀點來看，PLD法是合適的 ，並且從量產性的觀點來看，如上所述濺射法是合適的。在此，作為半導體層的形成方法的一例，說明使用包含In、Ga及Zn的氧化物(IGZO)的方法。
以等摩爾比混合氧化銦(In2O3)、氧化鎵(Ga2O3)和氧化鋅(ZnO)，使用燒結了的直徑為8英寸的靶材，在離靶材有170mm的位置上配置基板，並以500W的輸出進行DC(Direct Current；直流)濺射來形成半導體層。在處理室的壓力為0.4Pa且氣體組成比為Ar/O2為10/5sccm的條件下形成50nm厚的半導體層。較佳的是，將成膜時的氧分壓設定得高於氧化銦錫(ITO)等的透明導電膜的成膜條件，且控制成膜氣氛的氧濃度來抑制氧缺陷。此外，藉由使用脈衝直流(DC)電源，可以減輕塵屑，而且半導體層的膜厚度分佈也變均勻，所以是較佳的。
再者，也可以對半導體膜103進行電漿處理。藉由進行電漿處理，可以恢復半導體膜103的損壞。在O2、N2O氣氛下，較佳在包含氧的N2、He、Ar氣氛下進行電漿處理。此外，也可以在對上述氣氛添加Cl2、CF4的氣氛下進行。注意，較佳在無偏壓下進行電漿處理。
注意，在本實施例中，使用具備氧化物半導體膜用靶材和矽靶材的多室型濺射裝置，以不使在前面的製程中形成的閘極絕緣膜102b暴露於大氣的方式在其上形成半導體膜103。以不使所形成的半導體膜103暴露於大氣的方式，在其上形成成為通道保護層的絕緣膜106。
在與半導體層的通道形成區重疊的區域使用絕緣膜形成通道保護層116。作為成為通道保護層的絕緣膜106，可以使用無機材料(氧化矽、氮化矽、氧氮化矽、氮氧化矽等)。此外，可以使用由感光性或非感光性有機材料(有機樹脂材料)(聚醯亞胺、丙烯、聚醯胺、聚醯亞胺醯胺、抗蝕劑、苯並環丁烯等)或多種構成的膜、或這些膜的疊層等。另外，還可以使用矽氧烷。
可以藉由電漿CVD法及熱CVD法等的氣相成長法或濺射法形成成為通道保護層的絕緣膜106。此外，還可以採用濕式法的旋塗法等的塗敷法。另外，也可以藉由液滴噴出法、印刷法(絲網印刷法及膠印刷法等的形成圖案的方法)等選擇性地形成絕緣膜106。
注意，在此使用具備矽靶材和氧化物半導體膜用靶材的多室型濺射裝置，以不使在前面的製程中形成的半導體膜103暴露於大氣的方式形成氧化矽膜作為絕緣膜106。
接著，採用使用本實施例中的第二光掩模來如圖1A所示那樣形成抗蝕劑掩模117。使用抗蝕劑掩模117對形成在半導體膜103上的絕緣膜106選擇性地進行蝕刻來如圖1B所示那樣形成通道保護層116。
接著，在半導體膜103上形成用作緩衝層的具有n型導電性的膜104。緩衝層用作n+層，且也可以稱為汲區或源區。此外，也可以在半導體層和緩衝層之間設置其載子濃度比半導體層高且比緩衝層低的第二緩衝層。第二緩衝層用作n-層。
作為緩衝層，可以使用具有n型導電性的金屬氧化物及包含In、Ga及Zn的氧化物半導體膜。
作為可用於緩衝層的具有n型導電性的金屬氧化物，例如可以使用氧化鈦、氧化鉬、氧化鋅、氧化銦、氧化鎢、氧化鎂、氧化鈣、氧化錫等。也可以使緩衝層包含賦予n型或p型導電性的雜質。作為雜質，可以使用銦、鎵、鋁、鋅、錫等。特別是，緩衝層較佳包含鈦。因為由金屬氧化物構成的緩衝層的載子濃度比形成有通道的IGZO半導體層113高且導電性高，所以與源電極層及汲電極層和半導體層直接接合的情況相比，可以減少接觸電阻。
此外，也可以使用具有n型導電性的包含In、Ga及Zn的氧化物半導體膜作為緩衝層。另外，還可以使包含In、Ga及Zn的氧化物半導體膜包含賦予n型的雜質元素。作為雜質元素，例如可以使用鎂、鋁、鈦、鈧、釔、鋯、鉿、硼、鉈、鍺、錫、鉛等。當使緩衝層包含鎂、鋁、鈦等時，發揮對氧的阻擋效果等，且藉由成膜之後的加熱處理等可以將半導體層的氧濃度保持於最合適的範圍內。
此外，也可以在半導體層和緩衝層之間設置其載子濃度比半導體層高且比緩衝層低的用作n-層的第二緩衝層。
較佳以2nm以上且100nm以下的厚度形成具有n型導電性的膜104。
可以藉由濺射法或脈衝雷射蒸鍍法(PLD法)形成具有n型導電性的膜104。
接著，形成成為源電極層及汲電極層的導電膜105。 作為導電膜105可以使用與閘電極層111相同的材料。然而，特別是，其接觸於具有n型導電性的膜104的層較佳是鈦膜。作為導電膜的具體例子，也可以採用單體的鈦膜、鈦膜和鋁膜的疊層膜或按順序層疊有鈦膜、鋁膜和鈦膜的三層結構。
接著，採用使用本實施例中的第三光掩模來如圖1C所示那樣形成抗蝕劑掩模118。使用抗蝕劑掩模118如圖1D所示那樣對形成在通道保護層116上的導電膜105進行蝕刻並分離它來形成源電極層及汲電極層115a、115b。
再者，使用相同的抗蝕劑掩模118對具有n型導電性的膜104進行蝕刻並分離它來形成緩衝層114a、114b。
此外，通道保護層116不僅防止在蝕刻製程中通道形成區受到損壞，而且用作蝕刻停止層。也就是，當對半導體膜103的不需要的部分進行蝕刻並去除它時，通道保護層116防止半導體層103的通道形成區的消失。此外，由於閘極絕緣膜102b或102a也用作蝕刻停止膜，因此容易對半導體膜103的不需要的部分進行蝕刻。其結果是，可以使用所述抗蝕劑掩模118形成源電極層及汲電極層(115a、115b)、緩衝層(114a、114b)、半導體層113。
注意，至於各個膜，既可以採用乾蝕刻或濕蝕刻處理，又可以藉由兩次蝕刻進行選擇性的蝕刻。
本實施例所記載的將包含In、Ga及Zn的氧化物(IGZO)用於半導體層113的薄膜電晶體藉由對所形成的半導體層113進行加熱處理來改善其特性。具體而言，導 通電流增大且電晶體特性的不均勻減少。
半導體層113的加熱處理溫度較佳在300℃至400℃的範圍內。在此，以350℃進行一個小時的處理。只要在形成半導體層113之後，就在任何時候可以進行加熱處理。例如，可以在連續形成閘極絕緣膜102b、半導體膜103和成為通道保護層的絕緣膜106之後進行加熱處理，在對通道保護層116進行構圖而形成之後進行加熱處理，在形成用作緩衝層的具有n型導電性的膜104之後進行加熱處理，或在形成導電膜105之後進行加熱處理。此外，也可以在形成源電極層及汲電極層(115a、115b)、緩衝層(114a、114b)和半導體層113之後進行加熱處理，或在形成薄膜電晶體的密封膜之後進行加熱處理。而且，在形成平坦化膜之後進行的熱固化處理可以兼作半導體層的加熱處理。
根據上述說明，製造圖2A和2B所示的反交錯型(底閘結構)薄膜電晶體。
由於在本實施例中製造的薄膜電晶體的緩衝層114a、114b的載子濃度比半導體層113高且導電性高，因此與源電極層及汲電極層和半導體層113直接接合的情況相比，可以減少接觸電阻。此外，藉由將緩衝層114a、114b夾在源電極層及汲電極層和半導體層113的接合介面，可以緩和集中在接合介面的電場。
由於採用設置通道保護層116的結構，因此可以保護氧化物半導體膜的與接觸於閘極絕緣膜102b的面相反的 區域，即所謂的背通道免受製程時的損壞(當蝕刻時電漿及蝕刻劑所引起的膜厚度的降低、氧化等)。從而可以提高薄膜電晶體的可靠性。
因為連續形成接觸於半導體層113的閘極絕緣膜102b、半導體層113和通道保護層，所以可以形成沒有水蒸氣等的大氣成分及在大氣中懸浮的雜質元素及塵屑所引起的污染的疊層介面。從而可以減少薄膜電晶體特性的不均勻。
藉由使通道保護層和閘極絕緣膜用來停止蝕刻，可以利用使用第三光掩模製造的抗蝕劑掩模118對成為源電極層及汲電極層的導電膜105、成為緩衝層的具有n型導電性的膜104和半導體膜103進行蝕刻，從而製程變簡單。
由此，藉由應用本發明的一實施例，可以獲得光電流少，寄生電容小，且導通/截止比高的薄膜電晶體，並且可以成品率高地製造具有優良的動態特性(f特性)的薄膜電晶體。此外，可以以生產率高的方法提供具有電特性高且可靠性高的薄膜電晶體的半導體裝置。
[實施例2]
在本實施例中，參照圖3A至3D以及圖4A和4B說明與上述實施例1不同的結構的反交錯型(底閘結構)的薄膜電晶體的製造製程，在該薄膜電晶體中使用緩衝層所具有的IGZO半導體層。此外，在本實施例中，使用相同的圖式標記表示與實施例1相同的部分，並省略詳細說 明。
圖3A至3D示出本實施例的底閘結構的薄膜電晶體的製造製程。圖4A是藉由圖3A至3D的製程製造的薄膜電晶體的平面圖，而圖4B是沿著圖4A中的A1-A2截斷的截面圖。
在本實施例中，使用具有透光性的基板100。作為具有透光性的基板的例子，除了藉由熔融法或浮法製造的無鹼玻璃基板如鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃或鋁矽酸鹽玻璃等之外，例如還可以舉出具有可耐受本製造製程的處理溫度的耐熱性的塑膠基板等。注意，也可以與實施例1相同地在基板100上形成用作基底膜的絕緣膜。
使用具有透光性的金屬材料形成閘電極層111。作為金屬材料，應用鋁、鉻、鈦、鉭、鉬、銅等。閘電極的較佳例子由鋁或鋁和阻擋金屬的疊層結構體形成。作為阻擋金屬，應用鈦、鉬、鉻等的耐火金屬。較佳設置阻擋金屬，以便防止鋁的小丘及氧化。將其厚度及端部的形狀、成膜方法等設定為與實施例1相同地形成具有遮光性的閘電極層111。
注意，在此在基板上藉由濺射法形成用作導電膜的鋁膜和鉬膜而層疊，並且採用使用本實施例中的第一光掩模形成的抗蝕劑掩模來對形成在基板上的導電膜進行蝕刻，從而形成閘電極層111。
在閘電極層111上按順序層疊閘極絕緣膜102a、與半導體膜103接觸的閘極絕緣膜102b、半導體膜103以及 成為通道保護層的絕緣膜106。在本實施例中，作為閘極絕緣膜(102a、102b)和絕緣膜106，選擇具有透光性的絕緣材料。可以使用氧化矽膜、氮化矽膜、氧氮化矽膜或氮氧化矽膜形成具有透光性的絕緣膜。注意，將其厚度、成膜方法等設定為與實施例1相同地形成具有透光性的絕緣膜。
在此，作為閘極絕緣膜102a，採用電漿CVD法形成氮化矽膜，並且作為閘極絕緣膜102b，採用濺射法形成氧化矽膜。與實施例1相同地連續形成閘極絕緣膜102b、半導體膜103以及成為通道保護層的絕緣膜106而層疊。藉由連續形成，可以在通道區及背通道中沒有形成水蒸氣等的大氣成分和在大氣中懸浮的雜質元素及塵屑所引起的污染的疊層介面。結果，可以減少薄膜電晶體的特性的不均勻並抑制截止電流。注意，由於包含In、Ga及Zn的氧化物(IGZO)是其帶隙寬的材料，因此使用IGZO形成的半導體膜103充分地透過光。
接著，在絕緣膜106上藉由旋塗形成正型光抗蝕劑膜。因為在藉由到這為止的製程形成的結構中，只有閘電極層111具有遮光性，所以當從基板100一側對光抗蝕劑膜進行曝光時，只有光抗蝕劑膜的與閘電極層111重疊的區域不受到曝光。也就是，閘極絕緣膜用作光掩模，且可以在與閘電極層重疊的區域中形成抗蝕劑掩模117(參照圖3A)。
接著，使用抗蝕劑掩模117對絕緣膜106進行蝕刻來 形成通道保護層116。注意，當對通道保護層116進行蝕刻時，也可以如圖3B所示那樣對半導體膜103的表面稍微進行蝕刻。藉由對半導體膜103的表面進行蝕刻，可以實現與層疊半導體膜103上的具有n型導電性的膜104的優良的接觸狀態。
接著，藉由與實施例1相同的方法，在半導體膜103及通道保護層116上層疊成為緩衝層的具有n型導電性的膜104及成為源電極層及汲電極層的導電膜105。
在此，作為導電膜105，藉由濺射法形成三層疊層膜。例如，可以使用由鈦膜(105-1)、鋁膜(105-2)和鈦膜(105-3)構成的三層疊層膜。
接著，採用使用本實施例中的第二光掩模形成的抗蝕劑掩模118對由三層疊層膜構成的導電膜105進行蝕刻，來形成成為源電極層及汲電極層的115a、115b。
與實施例1相同地使用抗蝕劑掩模118對具有n型導電性的膜104進行蝕刻來形成緩衝層114a、114b。
以抗蝕劑掩模118和通道保護層116為掩模對半導體層113的不需要的部分進行蝕刻並去除它。雖然圖3D示出因為對於具有n型導電性的膜104和半導體膜103的蝕刻而通道保護層116的表面稍微被蝕刻並成為凹狀的狀態，但是只要防止對通道形成部的損壞，即可。此外，雖然圖3D還示出薄膜電晶體的外形部的閘極絕緣膜102b也降低膜厚度或消失的狀態，但是只要殘留有薄膜電晶體內部的閘極絕緣膜，即可。
與實施例1相同地進行所形成的半導體層113的加熱處理。
在本發明中，由於以閘電極層111為光掩模形成抗蝕劑掩模117，因此不僅可以節省光掩模的使用數量，而且不產生對準偏差。此外，因為處於由通道保護層116保護半導體層113的通道形成區的狀態，所以可以採用使用第二光掩模製造的抗蝕劑掩模118對成為源電極層及汲電極層的導電膜105、成為緩衝層的具有n型導電性的膜104、半導體膜103進行蝕刻，從而製程變簡單。
由此，藉由應用本發明的一實施例，可以獲得光電流少，寄生電容小，且導通/截止比高的薄膜電晶體，並且可以成品率高地製造具有優良的動態特性(f特性)的薄膜電晶體。因此，可以以生產率高的方法提供具有電特性高且可靠性高的薄膜電晶體的半導體裝置。
[實施例3]
在本實施例中，參照圖5A至5D說明具有連接多個通道形成區的結構的使用IGZO半導體層的薄膜電晶體的製造方法。
圖5A是示出使用本實施例中的第三光掩模在導電膜105上形成抗蝕劑掩模的狀態的截面圖。圖5B是示出對導電膜105、具有n型導電性的膜104、半導體膜103進行蝕刻的狀態的截面圖。圖5C是完成了的TFT的平面圖。圖5D是沿著圖5C中的A1-A2截斷的截面圖。注意， 在本實施例中，使用相同的圖式標記表示與實施例1相同的部分，並省略詳細說明。
藉由採用使用本實施例中的第一光掩模形成的抗蝕劑掩模，與實施例1相同地在基板100上形成閘電極層111a、111b。接著，在閘電極層111a、111b上形成閘極絕緣膜102a。接著，藉由濺射法連續形成與半導體膜103接觸的閘極絕緣膜102b、半導體膜103和成為通道保護層的絕緣膜106。
藉由採用使用本實施例中的第二光掩模形成的抗蝕劑掩模，在與半導體層的通道形成區重疊的區域形成通道保護層116a、116b。
接著，藉由與實施例1相同的方法在半導體膜103及通道保護層116a和116b上層疊成為緩衝層的具有n型導電性的膜104及成為源電極層及汲電極層的導電膜105。
在使用本實施例中的第三光掩模如圖5A所示那樣形成抗蝕劑掩模之後，對導電膜105、具有n型導電性的膜104以及半導體膜103進行蝕刻。導電膜105形成源電極層及汲電極層(115a、115b)以及連接兩個通道形成區的導電層115c，具有n型導電性的膜104形成緩衝層114a、114b以及連接兩個通道形成區的具有n型導電性的層114c，且對半導體膜103進行蝕刻來形成半導體層113(參照圖5B)。注意，圖5D示出源電極層及汲電極層(115a、115b)的端部從緩衝層(114a、114b)縮退的狀態。藉由縮退，不容易在源電極和汲電極之間產生短路。
注意，雖然在本實施例中採用連接兩個通道形成區的結構，但是不局限於此，而也可以採用連接三個通道形成區的三閘極結構等的所謂多閘極結構(包括串聯連接的兩個以上的通道形成區的結構)。
另外，本實施例所說明的薄膜電晶體的兩個通道形成區藉由半導體層113、具有n型導電性的層114c和導電層115c電連接。
此外，與實施例1相同地進行所形成的半導體層113的加熱處理。
本發明是由通道保護層116a和116b保護半導體層113的通道形成區的狀態。另外，採用使用第三光掩模製造的抗蝕劑掩模118來可以對成為源電極層及汲電極層的導電膜105、成為緩衝層的具有n型導電性的膜104、半導體膜103進行蝕刻，從而製程變簡單。再者，這種多閘極結構從減少截止電流值的觀點來看非常有效。
由此，藉由應用本發明的一實施例，可以獲得光電流少，寄生電容小，且導通/截止比高的薄膜電晶體，並且可以成品率高地製造具有優良的動態特性(f特性)的薄膜電晶體。此外，可以以生產率高的方法提供具有電特性高且可靠性高的薄膜電晶體的半導體裝置。
[實施例4]
在本實施例中，下面示出反交錯型薄膜電晶體的製造例子，其中以不接觸大氣之方式連續疊層至少閘極絕緣膜 和氧化物半導體膜。在本實施例中，示出直到進行連續成膜為止的製程，其後的製程根據實施例1至3中任一個製造薄膜電晶體，即可。
在以不接觸大氣的方式進行連續成膜的情況下，較佳使用圖6所示的多室型製造裝置。
在製造裝置的中央部，設置具備傳送基板的傳送機構(典型的是傳送機械81)的傳送室80，並且傳送室80聯結有卡匣室(cassette chamber)82，其中安裝容納多個搬入到傳送室中或從傳送室中搬出的基板的卡匣盒(cassette case)。
此外，多個處理室分別藉由閘閥83至88聯結到傳送室。在此，示出五個處理室聯結到俯視形狀是六角形的傳送室80的例子。注意，藉由改變傳送室的俯視形狀，可以改變能夠聯結的處理室數。例如，當改為四角形時可以聯結三個處理室，並且當改為八角形時可以聯結七個處理室。
五個處理室中的至少一個處理室是進行濺射的濺射處理室。濺射處理室在處理室內部至少設置有濺射靶材、用來對靶材進行濺射的電力施加機構及氣體引入單元、在預定位置上保持基板的基板支架等。此外，在濺射處理室中設置有控制處理室中的壓力的壓力控制單元，以使濺射處理室中處於減壓狀態。
作為濺射法，有將高頻電源用作濺射用電源的RF濺射法、DC濺射法，再者還有以脈衝方式施加偏壓的脈衝 DC濺射法。在形成絕緣膜的情況下主要採用RF濺射法，而在形成金屬膜的情況下主要採用DC濺射法。
此外，還有能夠設置多個材料不同的靶材的多源濺射裝置(multi-source sputtering apparatus)。多源濺射裝置能夠在同一個處理室中層疊形成不同的材料膜或在同一個處理室中同時使多種材料放電來進行成膜。
另外，還有在處理室中具備磁鐵機構的採用磁控濺射法的濺射裝置、以及採用ECR濺射法的濺射裝置，該ECR濺射法採用不使用輝光放電而使用微波來產生的電漿。
作為濺射處理室，適當地使用上述各種濺射法。此外，作為成膜方法，還有在成膜時使靶材物質和濺射氣體成分起化學反應來形成它們的化合物薄膜的反應濺射法、以及在成膜時也對基板施加電壓的偏壓濺射法。
此外，在五個處理室中，其他處理室中之一是在濺射之前對基板進行預熱等的加熱處理室、在濺射之後冷卻基板的冷卻處理室或進行電漿處理的處理室。
接著，說明製造裝置的工作的一例。
將容納其被成膜面朝向下面的基板94的基板卡匣安裝在卡匣室82，並利用設置在卡匣室82的真空排氣單元將卡匣室成為減壓狀態。注意，預先對各處理室及傳送室80的內部利用分別設置在它們中的真空排氣單元進行減壓。藉由上述步驟，可以當在各處理室之間傳送基板時不接觸大氣地維持清潔的狀態。
注意，在其被成膜面朝向下面的基板94預先至少設置有閘電極。例如，也可以在基板和閘電極之間設置可藉由電漿CVD法而獲得的氮化矽膜、氮氧化矽膜等的基底絕緣膜。在將包含鹼金屬的玻璃基板用作基板94的情況下，基底絕緣膜具有如下作用：抑制因鈉等的可動離子從基板侵入到其上的半導體區中而TFT的電特性變化的現象。
在此使用如下基板，其中藉由電漿CVD法形成覆蓋閘電極的氮化矽膜來形成第一層閘極絕緣膜。藉由電漿CVD法形成的氮化矽膜緻密，並藉由將它用作第一層閘極絕緣膜，可以抑制針孔等的產生。注意，雖然在此示出閘極絕緣膜是疊層的例子，但是並不局限於此而也可以採用單層或三層以上的疊層。
接著，開啟閘閥83並利用傳送機械81將第一個基板94從卡匣抽出，開啟閘閥84並將第一個基板94傳送到第一處理室89中，並且關閉閘閥84。在第一處理室89中，利用加熱器或燈加熱對基板進行加熱來去除附著到基板94的水分等。特別是，當閘極絕緣膜包含水分時，有TFT的電特性變化的憂慮，所以在進行濺射成膜之前的加熱是有效的。注意，當在卡匣室82中安裝基板的步驟中充分地去除水分時，不需要該加熱處理。
此外，也可以在第一處理室89中設置電漿處理單元，並對第一層閘極絕緣膜的表面進行電漿處理。另外，還可以在卡匣室82中設置加熱單元並在卡匣室82中進行加 熱以去除水分。
接著，開啟閘閥84並利用傳送機械81將基板傳送到傳送室80，開啟閘閥85將基板傳送到第二處理室90中，並且關閉閘閥85。
在此，第二處理室90是採用RF磁控濺射法的濺射處理室。在第二處理室90中，形成用作第二層閘極絕緣膜的氧化矽膜(SiOx膜(x>0))。作為第二閘極絕緣膜，除了氧化矽膜之外，還可以使用氧化鋁膜(Al2O3膜)、氧化鎂膜(MgOx膜(x>0))、氮化鋁膜(AlNx膜(x>0))、氧化釔膜(YOx膜(x>0))等。
此外，也可以對第二層閘極絕緣膜添加少量的鹵族元素例如氟、氯等來使鈉等的可動離子固定化。作為其方法，在處理室中引入包含鹵族元素的氣體進行濺射。但是，在引入包含鹵族元素的氣體的情況下，處理室的排氣單元需要設置有除害裝置。較佳將閘極絕緣膜所包含的鹵素元素的濃度設定為藉由採用SIMS(二次離子質譜分析器)的分析而獲得的濃度峰值是1×1015cm-3以上且1×1020cm-3以下的範圍內。
在獲得SiOx膜(x>0)的情況下，可以採用如下方法：作為靶材使用人工石英並使用稀有氣體，典型地使用氬的濺射法；或作為靶材使用單晶矽並使其與氧氣體起化學反應而獲得SiOx膜(x>0)的反應濺射法。在此，為了使SiOx膜(x>0)包含極多的氧，作為靶材使用人工石英，在只有氧的氣氛下或在氧為90%以上且Ar為10%以下的氣 氛下進行濺射，來形成具有過量的氧的SiOx膜(x>0)。
在形成SiOx膜(x>0)之後，以不接觸大氣的方式開啟閘閥85並利用傳送機械81將基板傳送到傳送室80，開啟閘閥86並將基板傳送到第三處理室91，並且關閉閘閥86。
在此，第三處理室91是採用DC磁控濺射法的濺射處理室。在第三處理室91中，形成用作半導體層的氧化金屬層(IGZO膜)。可以在稀有氣氛下或氧氣氛下使用包含銦(In)、鎵(Ga)及鋅(Zn)的氧化物半導體靶材形成氧化金屬層。在此，為了使IGZO膜包含極多的氧，作為靶材使用包含In、Ga及Zn的氧化物半導體，在只有氧的氣氛下或在氧為90%以上且Ar為10%以下的氣氛下進行採用脈衝DC濺射法的濺射，來形成具有過量的氧的IGZO膜。
像這樣，藉由以不接觸大氣的方式連續形成具有過量的氧的SiOx膜(x>0)和具有過量的氧的IGZO膜，因為它們都是具有過量的氧的膜，所以可以使它們之間的介面狀態穩定，並提高TFT的可靠性。當基板在形成IGZO膜之前接觸大氣時，水分等附著且給介面狀態帶來壞影響，因此有引起臨界值不均勻、電特性退化、成為常導通狀態的TFT的現象等的憂慮。水分是氫化合物，藉由以不接觸大氣的方式進行連續成膜，可以排除存在於介面的氫化合物。從而，藉由連續形成，可以減少臨界值的不均勻，防止電特性的退化，減少TFT移動到常導通狀態一側， 較佳可以去掉移動。
此外，藉由在第二處理室90的濺射處理室中設置人工石英的靶材和包含In、Ga及Zn的氧化物半導體靶材兩者，並使用擋板按順序層疊而進行連續成膜，也可以在同一個處理室中層疊。在靶材和基板之間設置擋板，打開進行成膜的靶材的擋板，而關閉不進行成膜的靶材的擋板。在同一個處理室中層疊的優點是可減少所使用的處理室數以及可防止當在不同的處理室之間傳送基板時微粒等附著到基板。
接著，以不接觸大氣的方式開啟閘閥86並利用傳送機械81將基板傳送到傳送室80，開啟閘閥87將基板傳送到第四處理室92中，並且關閉閘閥87。
在此，第四處理室92是採用RF磁控濺射法的濺射處理室。在第四處理室92中，形成用作成為通道保護層的絕緣膜的氧化矽膜(SiOx膜(x>0))。此外，作為通道保護層，除了氧化矽膜之外，還可以使用氧化鋁膜(Al2O3膜)、氧化鎂膜(MgOx膜(x>0))、氮化鋁膜(AlNx膜(x>0))、氧化釔膜(YOx膜(x>0))等。
此外，也可以對通道保護層添加少量的鹵族元素例如氟、氯等來使鈉等的可動離子固定化。作為其方法，在處理室中引入包含鹵族元素的氣體進行濺射。但是，在引入包含鹵族元素的氣體的情況下，處理室的排氣單元需要設置有除害裝置。較佳將通道保護層所包含的鹵族元素的濃度設定為藉由採用SIMS(二次離子質譜分析器)的分析 而獲得的濃度峰值是1×1015cm-3以上且1×1020cm-3以下的範圍內。
在獲得用作通道保護層的SiOx膜(x>0)的情況下，可以採用如下方法：作為靶材使用人工石英並使用稀有氣體，典型地使用氬的濺射法；或作為靶材使用單晶矽並使與其氧氣體起化學反應而獲得SiOx膜(x>0)的反應濺射法。在此，為了使SiOx膜(x>0)包含極多的氧，作為靶材使用人工石英，在只有氧的氣氛下，或在氧為90%以上且Ar為10%以下的氣氛下進行濺射，來形成具有過量的氧的SiOx膜(x>0)。
像這樣，藉由以不接觸大氣的方式連續形成具有過量的氧的SiOx膜(x>0)、具有過量的氧的IGZO膜和具有過量的氧的通道保護層，三層都是具有過量的氧的膜，因此其介面狀態更穩定，並可以提高TFT的可靠性。當基板在形成IGZO膜之前後接觸大氣時，水分等附著且給介面狀態帶來壞影響，因此有引起臨界值不均勻、電特性退化、成為常導通狀態的TFT的現象等的憂慮。水分是氫化合物，藉由以不接觸大氣的方式進行連續成膜，可以排除存在於IGZO膜的介面的氫化合物。從而，藉由連續形成三層，可以減少臨界值的不均勻，防止電特性的退化，減少TFT移動到常導通一側，較佳去掉移動。
此外，也可以在第二處理室90的濺射處理室中設置人工石英的靶材和包含In、Ga及Zn的氧化物半導體靶材兩者，並藉由使用擋板按順序層疊而連續形成三層來在同 一個處理室中層疊。在同一個處理室中層疊的優點是可減少所使用的處理室數以及防止當在不同的處理室之間傳送基板時微粒等附著到基板。
在藉由反復上述製程對卡匣盒中的基板進行成膜處理，結束對多個基板的處理之後，將卡匣室的真空開放到大氣並取出基板及卡匣。
接著，以只殘留與閘電極重疊的位置，即與成為IGZO膜的通道形成區的位置重疊的部分的方式對通道保護層進行蝕刻。作為對於在此的對通道保護層的蝕刻採用其蝕刻速度充分不同於IGZO膜的蝕刻速度的條件。在當進行通道保護層的蝕刻時蝕刻速度沒有充分的差異的情況下，IGZO膜的表面部分地被蝕刻，且形成其膜厚度比與通道保護層重疊的區域的膜厚度薄的區域。
接著，再次將基板安裝到圖6所示的多室型製造裝置的卡匣室。
接著，在將卡匣室處於減壓狀態之後，將基板傳送到傳送室80，並傳送到第三處理室90。在此，在只有稀有氣體的氣氛下進行採用脈衝DC濺射法的濺射，形成成為緩衝層的具有n型導電性的膜。該具有n型導電性的膜用作源區或汲區。
接著，以不接觸大氣的方式開啟閘閥87並利用傳送機械81將基板傳送到傳送室80，開啟閘閥88並將基板傳送到第五處理室93，並且關閉閘閥88。
在此，第五處理室93是採用DC磁控濺射法的濺射 處理室。在第五處理室93中，形成成為源電極及汲電極的金屬多層膜。在第五處理室93的濺射處理室中設置鈦的靶材和鋁的靶材兩者，並使用擋板按順序層疊進行連續成膜來在同一個處理室中層疊。在此，在鈦膜上層疊鋁膜，而且在鋁膜上層疊鈦膜。
像這樣，藉由以不接觸大氣的方式連續形成具有n型導電性的膜和金屬多層膜，可以在具有n型導電性的膜和金屬多層膜之間實現優質的介面狀態，並減少接觸電阻。
在藉由反復進行上述製程對卡匣盒中的基板進行成膜處理，結束對多個基板的處理之後，將卡匣室的真空開放到大氣並取出基板及卡匣。
接著，對金屬疊層膜選擇性地進行蝕刻來形成源電極及汲電極。再者，以源電極及汲電極為掩模進行蝕刻，並對具有n型導電性的膜和包含In、Ga及Zn的氧化物半導體膜選擇性地進行蝕刻形成源區及汲區和半導體層。當對具有n型導電性的膜和包含In、Ga及Zn的氧化物半導體膜進行蝕刻時，通道保護層用作蝕刻停止層。此外，在本實施例中，閘極絕緣膜是兩層，由於上層是SiOx膜(x>0)，因此有它被去除的憂慮。但是，下層是氮化矽膜，它用作蝕刻停止層。
藉由上述製程，可以製造具有通道保護層的反交錯型薄膜電晶體。
此外，在上述製程中示出在同一個處理室中形成具有過量的氧的IGZO膜和具有n型導電性的膜的例子，但是 沒有特別的限制而也可以在不同的處理室中分別進行成膜。
雖然在此以多室方式的製造裝置為例子進行說明，但是也可以使用將濺射處理室串聯聯結的串列方式的製造裝置來以不接觸大氣的方式進行連續成膜。
此外，在圖6所示的裝置中採用將基板的被成膜面安裝為朝向下面的所謂的朝下方式的處理室，但是也可以採用將基板豎為垂直的縱向安裝方式的處理室。縱向安裝方式的處理室具有其占地面積比朝下方式的處理室小的優點，並且當使用因基板的自重而會彎曲的大面積的基板時是有效的。
[實施例5]
在實施例中，下面示出在同一個基板上至少製造驅動電路的一部分和配置在像素部中的薄膜電晶體的例子。
根據實施例1至實施例3形成配置在像素部中的薄膜電晶體。此外，因為實施例1至實施例3所示的薄膜電晶體是n通道型TFT，所以將驅動電路之中的可使用n通道型TFT構成的驅動電路的一部分形成在與像素部的薄膜電晶體同一個基板上。
圖7A示出主動矩陣型液晶顯示裝置的方塊圖的一例。圖7A所示的顯示裝置在基板5300上包括：具有多個具備顯示元件的像素的像素部5301；選擇各像素的掃描線驅動電路5302；以及控制對被選擇的像素的視頻信號的 輸入的信號線驅動電路5303。
像素部5301利用從信號線驅動電路5303向列方向延伸地配置的多個信號線S1至Sm(未圖示)與信號線驅動電路5303連接，利用從掃描線驅動電路5302向行方向延伸地配置的多個掃描線G1至Gn(未圖示)與掃描線驅動電路5302連接，並具有對應於信號線S1至Sm及掃描線G1至Gn配置為矩陣狀的多個像素(未圖示)。而且，各像素與信號線Sj(信號線S1至Sm中的任一個)、掃描線Gi(掃描線G1至Gn中的任一個)連接。
此外，實施例1至實施例3所示的薄膜電晶體是n通道型TFT，參照圖8示出由n通道型TFT構成的信號線驅動電路。
圖8所示的信號線驅動電路包括：驅動器IC5601；開關群5602_1至5602_M；第一佈線5611；第二佈線5612；第三佈線5613；以及佈線5621_1至5621_M。開關群5602_1至5602_M分別包括第一薄膜電晶體5603a、第二薄膜電晶體5603b以及第三薄膜電晶體5603c。
驅動器IC5601連接到第一佈線5611、第二佈線5612、第三佈線5613及佈線5621_1至5621_M。而且，開關群5602_1至5602_M分別連接到第一佈線5611、第二佈線5612、第三佈線5613及分別對應於開關群5602_1至5602_M的佈線5621_1至5621_M。而且，佈線5621_1至5621_M分別藉由第一薄膜電晶體5603a、第二薄膜電晶體5603b及第三薄膜電晶體5603c連接到三個信號線。例 如，第J列的佈線5621_J(佈線5621_1至5621_M中任一個)分別藉由開關群5602_J所具有的第一薄膜電晶體5603a、第二薄膜電晶體5603b及第三薄膜電晶體5603c連接到信號線Sj-1、信號線Sj、信號線Sj+1。
注意，對第一佈線5611、第二佈線5612、第三佈線5613分別輸入信號。
注意，驅動器IC5601較佳形成在單晶基板上。再者，開關群5602_1至5602_M較佳形成在與實施例1至實施例3所示的像素部相同的基板上。因此，較佳藉由FPC等連接驅動器IC5601和開關群5602_1至5602_M。
接著，參照圖9的時序圖說明圖8所示的信號線驅動電路的工作。注意，圖9示出當第i行掃描線Gi被選擇時的時序圖。再者，第i行掃描線Gi的選擇期間被分割為第一子選擇期間T1、第二子選擇期間T2及第三子選擇期間T3。而且，圖8的信號線驅動電路在其他行的掃描線被選擇的情況下也進行與圖9相同的工作。
注意，圖9的時序圖示出第J列佈線5621_J藉由第一薄膜電晶體5603a、第二薄膜電晶體5603b及第三薄膜電晶體5603c連接到信號線Sj-1、信號線Sj、信號線Sj+1的情況。
注意，圖9的時序圖示出第i行掃描線Gi被選擇的時序、第一薄膜電晶體5603a的導通/截止的時序5703a、第二薄膜電晶體5603b的導通/截止的時序5703b、第三薄膜電晶體5603c的導通/截止的時序5703c及輸入到第J列 佈線5621_J的信號5721_J。
注意，在第一子選擇期間T1、第二子選擇期間T2及第三子選擇期間T3中，對佈線5621_1至佈線5621_M分別輸入不同的視頻信號。例如，在第一子選擇期間T1中輸入到佈線5621_J的視頻信號輸入到信號線Sj-1，在第二子選擇期間T2中輸入到佈線5621_J的視頻信號輸入到信號線Sj，在第三子選擇期間T3中輸入到佈線5621_J的視頻信號輸入到信號線Sj+1。再者，在第一子選擇期間T1、第二子選擇期間T2及第三子選擇期間T3中輸入到佈線5621_J的視頻信號分別為Data_j-1、Data_j、Data_j+1。
如圖9所示，在第一子選擇期間T1中，第一薄膜電晶體5603a導通，第二薄膜電晶體5603b及第三薄膜電晶體5603c截止。此時，輸入到佈線5621_J的Data_j-1藉由第一薄膜電晶體5603a輸入到信號線Sj-1。在第二子選擇期間T2中，第二薄膜電晶體5603b導通，第一薄膜電晶體5603a及第三薄膜電晶體5603c截止。此時，輸入到佈線5621_J的Data_j藉由第二薄膜電晶體5603b輸入到信號線Sj。在第三子選擇期間T3中，第三薄膜電晶體5603c導通，第一薄膜電晶體5603a及第二薄膜電晶體5603b截止。此時，輸入到佈線5621_J的Data_j+1藉由第三薄膜電晶體5603c輸入到信號線Sj+1。
據此，圖8的信號線驅動電路藉由將一個閘極選擇期間分割為三個來可以在一個閘極選擇期間中將視頻信號從 一個佈線5621輸入到三個信號線。因此，圖8的信號線驅動電路可以將形成驅動器IC5601的基板和形成有像素部的基板的連接數設定為信號線數的大約1/3。連接數成為大約1/3，從而圖8的信號線驅動電路可以提高可靠性、成品率等。
注意，如圖8所示，只要能夠將一個閘極選擇期間分割為多個子選擇期間，並在各子選擇期間中分別將視頻信號從某一個佈線輸入到多個信號線，就對於薄膜電晶體的配置、數量及驅動方法等沒有限制。
例如，當在三個以上的子選擇期間的各個中，將視頻信號從一個佈線分別輸入到三個以上的信號線時，追加薄膜電晶體及用來控制薄膜電晶體的佈線，即可。但是，當將一個選擇期間分割為四個以上的子選擇期間時，一個子選擇期間縮短。因此，一個閘極選擇期間較佳分割為兩個或三個子選擇期間。
作為另一個例子，也可以如圖10的時序圖所示，將一個選擇期間分割為預充電期間Tp、第一子選擇期間T1、第二子選擇期間T2、第三選擇期間T3。再者，圖10的時序圖示出選擇第i行掃描線Gi的時序、第一薄膜電晶體5603a的導通/截止的時序5803a、第二薄膜電晶體5603b的導通/截止的時序5803b、第三薄膜電晶體5603c的導通/截止的時序5803c以及輸入到第J列佈線5621_J的信號5821_J。如圖10所示，在預充電期間Tp中，第一薄膜電晶體5603a、第二薄膜電晶體5603b及第三薄膜 電晶體5603c導通。此時，輸入到佈線5621_J的預充電電壓Vp藉由第一薄膜電晶體5603a、第二薄膜電晶體5603b及第三薄膜電晶體5603c分別輸入到信號線Sj-1、信號線Sj、信號線Sj+1。在第一子選擇期間T1中，第一薄膜電晶體5603a導通，第二薄膜電晶體5603b及第三薄膜電晶體5603c截止。此時，輸入到佈線5621_J的Data_j-1藉由第一薄膜電晶體5603a輸入到信號線Sj-1。在第二子選擇期間T2中，第二薄膜電晶體5603b導通，第一薄膜電晶體5603a及第三薄膜電晶體5603c截止。此時，輸入到佈線5621_J的Data_j藉由第二薄膜電晶體5603b輸入到信號線Sj。在第三子選擇期間T3中，第三薄膜電晶體5603c導通，第一薄膜電晶體5603a及第二薄膜電晶體5603b截止。此時，輸入到佈線5621_J的Data_j+1藉由第三薄膜電晶體5603c輸入到信號線Sj+1。
據此，因為應用圖10的時序圖的圖8的信號線驅動電路可以藉由在子選擇期間之前提供預充電選擇期間來對信號線進行預充電，所以可以對像素高速地進行視頻信號的寫入。注意，在圖10中，使用相同的圖式標記來表示與圖9相同的部分，而省略相同的部分或具有相同的功能的部分的說明。
此外，說明掃描線驅動電路的結構。掃描線驅動電路包括移位暫存器、緩衝器。此外，根據情況，還可以包括位準轉移器。在掃描線驅動電路中，藉由對移位暫存器輸入時鐘信號(CLK)及起始脈衝信號(SP)，生成選擇信 號。所生成的選擇信號在緩衝器中被緩衝放大，並供給到對應的掃描線。掃描線連接到一條線上的像素的電晶體的閘電極。而且，由於需要將一條線上的像素的電晶體一齊導通，因此使用能夠產生大電流的緩衝器。
參照圖11和圖12說明用於掃描線驅動電路的一部分的移位暫存器的一個方式。
圖11示出移位暫存器的電路結構。圖11所示的移位暫存器由多個正反器5701_i(正反器5701_1至5701_n中任一個)構成。此外，輸入第一時鐘信號、第二時鐘信號、起始脈衝信號、重定信號來進行工作。
說明圖11的移位暫存器的連接關係。在圖11的移位暫存器的第i級正反器5701_i(正反器5701_1至5701_n中任一個)中，圖12所示的第一佈線5501連接到第七佈線5717_i-1，圖12所示的第二佈線5502連接到第七佈線5717_i+1，圖12所示的第三佈線5503連接到第七佈線5717_i，並且圖12所示的第六佈線5506連接到第五佈線5715。
此外，圖12所示的第四佈線5504在奇數級的正反器中連接到第二佈線5712，在偶數級的正反器中連接到第三佈線5713，並且圖12所示的第五佈線5505連接到第四佈線5714。
但是，第一級正反器5701_1的圖12所示的第一佈線5501連接到第一佈線5711，第n級正反器5701_n的圖12所示的第二佈線5502連接到第六佈線5716。
注意，第一佈線5711、第二佈線5712、第三佈線5713、第六佈線5716也可以分別稱為第一信號線、第二信號線、第三信號線、第四信號線。再者，第四佈線5714、第五佈線5715也可以分別稱為第一電源線、第二電源線。
接著，圖12示出圖11所示的正反器的詳細。圖12所示的正反器包括第一薄膜電晶體5571、第二薄膜電晶體5572、第三薄膜電晶體5573、第四薄膜電晶體5574、第五薄膜電晶體5575、第六薄膜電晶體5576、第七薄膜電晶體5577以及第八薄膜電晶體5578。注意，第一薄膜電晶體5571、第二薄膜電晶體5572、第三薄膜電晶體5573、第四薄膜電晶體5574、第五薄膜電晶體5575、第六薄膜電晶體5576、第七薄膜電晶體5577以及第八薄膜電晶體5578是n通道型電晶體，並且它們當閘極/源極之間的電壓(Vgs)超過臨界值電壓(Vth)時成為導通狀態。
接著，下面示出圖11所示的正反器的連接結構。
第一薄膜電晶體5571的第一電極(源電極及汲電極中的一者)連接到第四佈線5504，並且第一薄膜電晶體5571的第二電極(源電極及汲電極中的另一者)連接到第三佈線5503。
第二薄膜電晶體5572的第一電極連接到第六佈線5506，並且第二薄膜電晶體5572的第二電極連接到第三佈線5503。
第三薄膜電晶體5573的第一電極連接到第五佈線5505，第三薄膜電晶體5573的第二電極連接到第二薄膜電晶體5572的閘電極，並且第三薄膜電晶體5573的閘電極連接到第五佈線5505。
第四薄膜電晶體5574的第一電極連接到第六佈線5506，第四薄膜電晶體5574的第二電極連接到第二薄膜電晶體5572的閘電極，並且第四薄膜電晶體5574的閘電極連接到第一薄膜電晶體5571的閘電極。
第五薄膜電晶體5575的第一電極連接到第五佈線5505，第五薄膜電晶體5575的第二電極連接到第一薄膜電晶體5571的閘電極，並且第五薄膜電晶體5575的閘電極連接到第一佈線5501。
第六薄膜電晶體5576的第一電極連接到第六佈線5506，第六薄膜電晶體5576的第二電極連接到第一薄膜電晶體5571的閘電極，並且第六薄膜電晶體5576的閘電極連接到第二薄膜電晶體5572的閘電極。
第七薄膜電晶體5577的第一電極連接到第六佈線5506，第七薄膜電晶體5577的第二電極連接到第一薄膜電晶體5571的閘電極，並且第七薄膜電晶體5577的閘電極連接到第二佈線5502。第八薄膜電晶體5578的第一電極連接到第六佈線5506，第八薄膜電晶體5578的第二電極連接到第二薄膜電晶體5572的閘電極，並且第八薄膜電晶體5578的閘電極連接到第一佈線5501。
注意，將第一薄膜電晶體5571的閘電極、第四薄膜 電晶體5574的閘電極、第五薄膜電晶體5575的第二電極、第六薄膜電晶體5576的第二電極以及第七薄膜電晶體5577的第二電極的連接部分作為節點5543。再者，將第二薄膜電晶體5572的閘電極、第三薄膜電晶體5573的第二電極、第四薄膜電晶體5574的第二電極、第六薄膜電晶體5576的閘電極及第八薄膜電晶體5578的第二電極的連接部分作為節點5544。
注意，第一佈線5501、第二佈線5502、第三佈線5503以及第四佈線5504也可以分別稱為第一信號線、第二信號線、第三信號線、第四信號線。再者，第五佈線5505、第六佈線5506也可以分別稱為第一電源線、第二電源線。
此外，也可以僅使用實施例1至實施例3所示的n通道型TFT製造信號線驅動電路及掃描線驅動電路。因為實施例1至實施例3所示的n通道型TFT的電晶體遷移率大，所以可以提高驅動電路的驅動頻率。另外，由於實施例1至實施例3所示的n通道型TFT利用緩衝層減少寄生電容，因此頻率特性(被稱為f特性)高。例如，由於可以使使用實施例1至實施例3所示的n通道型TFT的掃描線驅動電路進行高速工作，因此可以提高框頻率或實現黑屏插入等。
再者，藉由增大掃描線驅動電路的電晶體的通道寬度，或配置多個掃描線驅動電路等，可以實現更高的框頻率。在配置多個掃描線驅動電路的情況下，藉由將用來驅動 偶數行的掃描線的掃描線驅動電路配置在一側，並將用來驅動奇數行的掃描線的掃描線驅動電路配置在其相反一側，可以實現框頻率的提高。
此外，因為在製造主動矩陣型發光顯示裝置的情況下，在至少一個像素中配置多個薄膜電晶體，因此較佳配置多個掃描線驅動電路。圖7B示出主動矩陣型發光顯示裝置的方塊圖的一例。
圖7B所示的顯示裝置在基板5400上包括：具有多個具備顯示元件的像素的像素部5401；選擇各像素的第一掃描線驅動電路5402及第二掃描線驅動電路5404；以及控制對被選擇的像素的視頻信號的輸入的信號線驅動電路5403。
在輸入到圖7B所示的顯示裝置的像素的視頻信號為數位方式的情況下，像素藉由切換導通和截止變成發光或非發光狀態。因此，可以採用面積灰度法或時間灰度法進行灰度級顯示。面積灰度法是一種驅動法，其中藉由將一個像素分割為多個子像素並使各子像素分別根據視頻信號驅動，來進行灰度級顯示。此外，時間灰度法是一種驅動法，其中藉由控制像素發光的期間，來進行灰度顯示。
發光元件的回應速度比液晶元件等高，所以與液晶元件相比適合時間灰度法。具體地，在採用時間灰度法進行顯示的情況下，將一個框期間分割為多個子框期間。然後，根據視頻信號，在各子框期間中使像素的發光元件成為發光或非發光狀態。藉由將一個框期間分割為多個子框期 間，可以利用視頻信號控制像素在一個框期間中實際上發光的期間的總長度，並顯示灰度級。
注意，在圖7B所示的發光裝置中示出一種例子，其中當在一個像素中配置兩個TFT，即開關TFT和電流控制TFT時，使用第一掃描線驅動電路5402生成輸入到開關TFT的閘極佈線的第一掃描線的信號，使用第二掃描線驅動電路5404生成輸入到電流控制TFT的閘極佈線的第二掃描線的信號。但是，也可以使用一個掃描線驅動電路生成輸入到第一掃描線的信號和輸入到第二掃描線的信號。此外，例如根據開關元件所具有的各電晶體的數量，可能會在各像素中設置多個用來控制開關元件的工作的第一掃描線。在此情況下，既可以使用一個掃描線驅動電路生成輸入到多個第一掃描線的所有信號，又可以使用多個掃描線驅動電路生成輸入到多個第一掃描線的所有信號。
此外，在發光裝置中也可以將驅動電路中的能夠由n通道型TFT構成的驅動電路的一部分形成在與像素部的薄膜電晶體相同的基板上。另外，也可以僅使用實施例1至實施例3所示的n通道型TFT製造信號線驅動電路及掃描線驅動電路。
此外，上述驅動電路除了液晶顯示裝置及發光裝置之外還可以用於利用與開關元件電連接的元件來使電子墨水驅動的電子紙。電子紙也被稱為電泳顯示裝置(電泳顯示器)，並具有如下優點：與紙相同的易讀性、耗電量比其他的顯示裝置小、可形成為薄且輕的形狀。
作為電泳顯示器可考慮各種方式。電泳顯示器是如下裝置，即在溶劑或溶質中分散有多個包含具有正電荷的第一粒子和具有負電荷的第二粒子的微囊，並且藉由對微囊施加電場使微囊中的粒子互相向相反方向移動，以僅顯示集合在一側的粒子的顏色。注意，第一粒子或第二粒子包含染料，且在沒有電場時不移動。此外，第一粒子和第二粒子的顏色不同(包含無色)。
像這樣，電泳顯示器是利用所謂的介電電泳效應的顯示器。在該介電電泳效應中，介電常數高的物質移動到高電場區。電泳顯示器不需要液晶顯示裝置所需的偏振片和對置基板，從而其厚度和重量減少一半。
將在其中分散有上述微囊的溶劑稱作電子墨水，該電子墨水可以印刷到玻璃、塑膠、布、紙等的表面上。另外，還可以藉由使用彩色濾光片或具有色素的粒子來進行彩色顯示。
此外，在主動矩陣基板上適當地佈置多個上述微囊，使得微囊夾在兩個電極之間而完成主動矩陣型顯示裝置，並且若對微囊施加電場則可以進行顯示。例如，可以使用根據實施例2而獲得的主動矩陣基板。
此外，作為微囊中的第一粒子及第二粒子，採用選自導電體材料、絕緣體材料、半導體材料、磁性材料、液晶材料、鐵電性材料、電致發光材料、電致變色材料、磁泳材料中的一種或這些材料的組合材料即可。
[實施例6]
製造應用本發明的一實施例的薄膜電晶體並將該薄膜電晶體用於像素部及驅動電路來可以製造具有顯示功能的半導體裝置(也稱為顯示裝置)。此外，將使用應用本發明的一實施例的薄膜電晶體的驅動電路的一部分或整體一體形成在與像素部相同的基板上來可以形成系統型面板(system-on-panel)。
顯示裝置包括顯示元件。作為顯示元件，可以使用液晶元件(也稱為液晶顯示元件)、發光元件(也稱為發光顯示元件)。在發光元件的範疇內包括由電流或電壓控制亮度的元件，具體而言，包括無機EL(Electro Luminescence；電致發光)、有機EL等。此外，也可以應用電子墨水等的對比度因電作用而變化的顯示媒體。
此外，顯示裝置包括密封有顯示元件的面板和在該面板中安裝有包括控制器的IC等的模組。再者，本發明關於一種元件基板，該元件基板相當於製造該顯示裝置的過程中完成的顯示元件之前的一個方式，並且它在多個像素的每一個中分別具備用來將電流供給到顯示元件的單元。具體而言，元件基板既可以是只形成有顯示元件的像素電極的狀態，又可以是形成成為像素電極的導電膜之後且藉由蝕刻形成像素電極之前的狀態，而可以採用各種方式。
注意，本發明說明中的顯示裝置是指圖像顯示器件、顯示器件、或光源(包括照明裝置)。另外，顯示裝置還包括安裝有連接器諸如FPC(Flexible Printed Circuit；撓 性印刷電路)、TAB(Tape Automated Bonding；載帶自動鍵合)帶或TCP(Tape Carrier Package；載帶封裝)的模組；將印刷線路板固定到TAB帶或TCP端部的模組；藉由COG(Chip On Glass；玻璃上晶片)方式將IC(積體電路)直接安裝到顯示元件上的模組。
在本實施例中，示出液晶顯示裝置的例子作為應用本發明的一實施例的半導體裝置。
圖13A和13B示出應用本發明的一實施例的主動矩陣型液晶顯示裝置。圖13A是液晶顯示裝置的平面圖，而圖13B是沿著圖13A中的V-X的截面圖。用於半導體裝置的薄膜電晶體201可以與實施例3所示的薄膜電晶體同樣製造，並且它是包括IGZO半導體層及具有n型導電性的緩衝層的可靠性高的薄膜電晶體。此外，實施例1或實施例2所示的薄膜電晶體也可以用作本實施例的薄膜電晶體201。
圖13A所示的本實施例的液晶顯示裝置包括源極佈線層202、多閘極結構的反交錯型薄膜電晶體201、閘極佈線層203、電容器佈線層204。
另外，在圖13B中，本實施例的液晶顯示裝置包括其中間夾著液晶層262的基板200和基板266以及液晶顯示元件260，該基板200設置有多閘極結構的薄膜電晶體201、絕緣層211、絕緣層212、絕緣層213、用於顯示元件的電極層255、用作取向膜的絕緣層261、偏振片268，並且該基板266設置有用作取向膜的絕緣層263、用於 顯示元件的電極層265、用作彩色濾光片的著色層264、偏振片267。
注意，圖13A和13B是透過型液晶顯示裝置的例子，但是本發明的一實施例可以應用於反射型液晶顯示裝置或半透型液晶顯示裝置。
此外，圖13A和13B的液晶顯示裝置示出在基板266的外側(可見一側)設置偏振片267，而在基板266的內側按順序設置著色層264、用於顯示元件的電極層265的例子，但是也可以在基板266的內側設置偏振片267。另外，偏振片和著色層的疊層結構也不局限於圖13A和13B，而根據偏振片及著色層的材料和製造製程條件適當地設定，即可。此外，還可以設置用作黑矩陣的遮光膜。
作為用作像素電極層的電極層255、265，可以使用具有透光性的導電材料諸如包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦錫(下面表示為ITO)、氧化銦鋅、添加有氧化矽的氧化銦錫等。
此外，可以使用包含導電高分子(也稱為導電聚合物)的導電組成物形成電極層255、265。使用導電組成物形成的像素電極的薄層電阻較佳為10000Ω/□以下，並且其波長為550nm時的透光率較佳為70%以上。另外，導電組成物所包含的導電高分子的電阻率較佳為0.1Ω．cm以下。
作為導電高分子，可以使用所謂的π電子共軛類導電 高分子。例如，可以舉出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者上述材料中的兩種以上的共聚物等。
藉由上述製程，可以製造可靠性高的液晶顯示裝置作為半導體裝置。
本實施例可以與其他實施例所記載的結構適當地組合而實施。
[實施例7]
在本實施例中，作為應用本發明的一實施例的半導體裝置示出電子紙的例子。
在圖14中，作為應用本發明的一實施例的半導體裝置的例子示出主動矩陣型電子紙。可以與實施例3所示的薄膜電晶體同樣地製造用於半導體裝置的薄膜電晶體581，並且該薄膜電晶體581是包括IGZO半導體層及具有n型導電性的緩衝層的可靠性高的薄膜電晶體。此外，也可以應用實施例1或實施例2所示的薄膜電晶體作為本實施例的薄膜電晶體581。
圖14的電子紙是採用旋轉球顯示方式的顯示裝置的例子。旋轉球顯示方式是指一種方法，其中將一個半球表面為黑色而另一半球表面為白色的球形粒子配置在作為用於顯示元件的電極層的第一電極層及第二電極層之間，並在第一電極層及第二電極層之間產生電位差來控制球形粒子的方向，以執行顯示。
薄膜電晶體581是多閘極結構的反交錯型薄膜電晶體，在形成在絕緣層585中的開口中利用源電極層及汲電極層接觸於第一電極層587並與它電連接。在第一電極層587和第二電極層588之間設置有球形粒子589，該球形粒子具有黑色區590a和白色區590b，其周圍包括充滿了液體的空洞594，並且球形粒子589的周圍填充了樹脂等的填料595(參照圖14)。
在圖14中，將包括透光性的導電高分子的電極層用作第一電極層。在第一電極層587上設置有無機絕緣膜，並且無機絕緣膜用作阻擋膜，以防止離子性雜質從第一電極層587擴散。
此外，還可以代替旋轉球而使用電泳元件。使用直徑為10μm至200μm左右的微囊，該微囊中封入有透明液體、帶正電的白色微粒和帶負電的黑色微粒。對於設置在第一電極層和第二電極層之間的微囊，當由第一電極層和第二電極層施加電場時，白色微粒和黑色微粒移動到相反方向，從而可以顯示白色或黑色。應用這種原理的顯示元件就是電泳顯示元件，一般地被稱為電子紙。電泳顯示元件具有比液晶顯示元件高的反射率，因而不需要輔助燈。此外，其耗電量低，並且在昏暗的地方也能夠辨別顯示部。另外，即使不向顯示部供應電源，也能夠保持顯示過一次的圖像，因此，即使使具有顯示功能的半導體裝置(簡單地稱為顯示裝置，或稱為具備顯示裝置的半導體裝置)遠離電子發射源，也能夠儲存顯示過的圖像。
藉由上述製程，可以製造作為半導體裝置的可靠性高的電子紙。
本實施例可以與其他實施例所記載的結構適當地組合而實施。
[實施例8]
在本實施例中，示出發光顯示裝置的例子作為應用本發明的一實施例的半導體裝置。在此，示出利用電致發光的發光元件作為顯示裝置所具有的顯示元件。利用電致發光的發光元件根據其發光材料是有機化合物還是無機化合物而被區別，一般來說，前者被稱為有機EL元件，而後者被稱為無機EL元件。
在有機EL元件中，藉由對發光元件施加電壓，電子和電洞從一對電極分別注入到包含發光有機化合物的層，以產生電流。然後，藉由使這些載子(電子和電洞)重新結合，發光有機化合物達到激發態，並且當該激發態恢復到基態時，獲得發光。根據這種機理，該發光元件被稱為電流激勵型發光元件。
根據其元件結構，將無機EL元件分類為分散型無機EL元件和薄膜型無機EL元件。分散型無機EL元件包括在黏合劑中分散有發光材料的粒子的發光層，且其發光機理是利用供體能級和受體能級的供體-受體重新結合型發光。薄膜型無機EL元件具有利用電介質層夾住發光層並還利用電極夾住該發光層的結構，且其發光機理是利用金 屬離子的內層電子躍遷的定域型發光。注意，在此使用有機EL元件作為發光元件而進行說明。
在圖15A和15B中，示出主動矩陣型發光顯示裝置作為應用本發明的一實施例的半導體裝置的例子。圖15A是發光顯示裝置的平面圖，而圖15B是沿著圖15A中的線Y-Z截斷的截面圖。注意，圖16示出圖15A和15B所示的發光顯示裝置的等效電路。
可以與實施例1及實施例3所示的薄膜電晶體同樣製造用於半導體裝置的薄膜電晶體301、302，並且該薄膜電晶體301、302是包括IGZO半導體層及由具有n型導電性的緩衝層構成的可靠性高的薄膜電晶體。此外，也可以應用實施例2所示的薄膜電晶體作為本實施例的薄膜電晶體301、302。
圖15A及圖16所示的本實施例的發光顯示裝置包括多閘極結構的薄膜電晶體301、302、發光元件303、電容器元件304、源極佈線層305、閘極佈線層306、電源線307。薄膜電晶體301、302是n通道型薄膜電晶體。
此外，在圖15B中，本實施例的發光顯示裝置包括薄膜電晶體302、絕緣層311、絕緣層312、絕緣層313、分隔壁321以及用於發光元件324的第一電極層320、電場發光層322、第二電極層323。
較佳使用丙烯、聚醯亞胺、聚醯胺等的有機樹脂、或矽氧烷形成絕緣層313。
在本實施例中，因為像素的薄膜電晶體302是n型， 所以較佳使用陰極作為像素電極層的第一電極層320。具體而言，作為陰極，可以使用功函數小的材料例如Ca、Al、CaF、MgAg、AlLi等。
使用有機樹脂膜、無機絕緣膜或有機聚矽氧烷形成分隔壁321。特別較佳的是，使用感光材料形成分隔壁321，在第一電極層320上形成開口部，以將其開口部的側壁形成為具有連續的曲率而成的傾斜面。
電場發光層322既可以由單層構成，又可以由多個層的疊層構成。
形成第二電極層323作為陽極，以覆蓋電場發光層322。利用在實施例7中作為像素電極層列舉的使用具有透光性的導電材料的透光導電膜形成第二電極層323。除了上述透光導電膜之外，還可以使用氮化鈦膜或鈦膜。藉由重疊第一電極層320、電場發光層322和第二電極層323，形成有發光元件324。然後，也可以在第二電極層323及分隔壁321上形成保護膜，以防止氧、氫、水分、二氧化碳等侵入到發光元件324中。作為保護膜，可以形成氮化矽膜、氮氧化矽膜、DLC膜等。
再者，在實際上，較佳當完成到圖15B的狀態之後使用氣密性高且漏氣少的保護薄膜(貼合薄膜、紫外線固性樹脂薄膜等)及覆蓋材料進行封裝(密封)，以便防止暴露於大氣。
接著，參照圖17A至17C說明發光元件的結構。在此，以驅動TFT是n型的情況為例子來說明像素的截面 結構。與實施例1所示的薄膜電晶體同樣製造用於圖17A、17B和17C的半導體裝置的驅動TFT7001、7011、7021，並且這些TFT是包括IGZO半導體層及具有n型導電性的緩衝層的可靠性高的薄膜電晶體。此外，也可以應用實施例2或實施例3所示的薄膜電晶體作為TFT7001、7011、7021。
發光元件的陽極及陰極中之至少一者是透明以取出發光，即可。而且，有如下結構的發光元件，即在基板上形成薄膜電晶體及發光元件，並從與基板相反的面取出發光的頂部發射、從基板一側取出發光的底部發射、以及從基板一側及與基板相反的面取出發光的雙面發射。應用本發明的一實施例的像素結構可以應用於任何發射結構的發光元件。
參照圖17A說明頂部發射結構的發光元件。
在圖17A中示出當驅動TFT7001是n型，且從發光元件7002發射的光穿過陽極7005一側時的像素的截面圖。在圖17A中，發光元件7002的陰極7003和驅動TFT7001電連接，在陰極7003上按順序層疊有發光層7004、陽極7005。至於陰極7003，只要是功函數小且反射光的導電膜，就可以使用各種材料。例如，較佳採用Ca、Al、CaF、MgAg、AlLi等。而且，發光層7004可以由單層或多層的疊層構成。在由多層構成時，在陰極7003上按順序層疊電子注入層、電子傳輸層、發光層、電洞傳輸層、電洞注入層。注意，不需要設置所有這些層 。使用透過光的具有透光性的導電材料形成陽極7005，也可以使用具有透明導電膜例如包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦錫(下面，表示為ITO)、氧化銦鋅、添加有氧化矽的氧化銦錫等。
利用陰極7003及陽極7005夾住發光層7004的區域相當於發光元件7002。在圖17A所示的像素中，從發光元件7002發射的光如箭頭所示那樣發射到陽極7005一側。
接著，參照圖17B說明底部發射結構的發光元件。示出在驅動TFT7011是n型，且從發光元件7012發射的光發射到陰極7013一側的情況下的像素的截面圖。在圖17B中，在與驅動TFT7011電連接的具有透光性的導電膜7017上形成有發光元件7012的陰極7013，在陰極7013上按順序層疊有發光層7014、陽極7015。注意，在陽極7015具有透光性的情況下，也可以覆蓋陽極7015上地形成有用來反射光或進行遮光的遮罩膜7016。與圖17A的情況同樣，只要是功函數小的導電材料，就可以使用各種這些材料，用於陰極7013。但是，將其厚度設定為透過光的程度(較佳為5nm至30nm左右)。例如，可以將膜厚度為20nm的鋁膜用作陰極7013。而且，與圖17A同樣，發光層7014可以由單層或多個層的疊層構成。陽極7015不需要透過光，但是可以與圖17A同樣使用具有透光性的導電材料形成。並且，雖然作為遮罩膜7016例如 可以使用反射光的金屬等，但是不局限於金屬膜。例如，也可以使用添加有黑色的顏料的樹脂等。
利用陰極7013及陽極7015夾住發光層7014的區域相當於發光元件7012。在圖17B所示的像素中，從發光元件7012發射的光如箭頭所示那樣發射到陰極7013一側。
接著，參照圖17C說明雙面發射結構的發光元件。在圖17C中，在與驅動TFT7021電連接的具有透光性的導電膜7027上形成有發光元件7022的陰極7023，在陰極7023上按順序層疊有發光層7024、陽極7025。與圖17A的情況同樣，至於陰極7023，只要是功函數小的導電材料，就可以使用各種材料。但是，將其厚度設定為透過光的程度。例如，可以將膜厚度為20nm的Al用作陰極7023。而且，與圖17A同樣，發光層7024可以由單層或多個層的疊層構成。陽極7025可以與圖17A同樣使用透過光的具有透光性的導電材料形成。
陰極7023、發光層7024和陽極7025重疊的部分相當於發光元件7022。在圖17C所示的像素中，從發光元件7022發射的光如箭頭所示那樣發射到陽極7025一側和陰極7023一側。
注意，雖然在此描述了有機EL元件作為發光元件，但是也可以設置無機EL元件作為發光元件。
注意，在本實施例中示出了控制發光元件的驅動的薄膜電晶體(驅動TFT)和發光元件電連接的例子，但是也 可以採用在驅動TFT和發光元件之間連接有電流控制TFT的結構。
注意，本實施例所示的半導體裝置不局限於圖17A至17C所示的結構而可以根據本發明的技術思想進行各種變形。
藉由上述製程，可以製造作為半導體裝置的可靠性高的發光顯示裝置。
本實施例可以與其他實施例所記載的結構適當地組合而實施。
[實施例9]
接著，下面示出安裝應用本發明的一實施例的半導體裝置的顯示面板的結構。在本實施例中，說明包括用作顯示元件的液晶元件的液晶顯示裝置的一實施例的液晶顯示面板(也稱為液晶面板)、包括用作顯示元件的發光元件的半導體裝置的一實施例的發光顯示面板(也稱為發光面板)。
接著，參照圖18A和18B說明安裝應用本發明的一實施例的半導體裝置的發光顯示面板的外觀及截面。圖18A是一種面板的俯視圖，其中利用密封材料將包括形成在第一基板上的IGZO半導體層及具有n型導電性的緩衝層的可靠性高的薄膜電晶體及發光元件密封在與第二基板之間。圖18B相當於沿著圖18A的H-I的截面圖。
以圍繞設置在第一基板4501上的像素部4502、信號 線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b的方式設置有密封材料4505。此外，在像素部4502、信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b上設置有第二基板4506。因此，像素部4502、信號線驅動電路4503a、4503b以及掃描線驅動電路4504a、4504b與填料4507一起由第一基板4501、密封材料4505和第二基板4506密封。
此外，設置在第一基板4501上的像素部4502、信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b包括多個薄膜電晶體。在圖18B中，例示包括在像素部4502中的薄膜電晶體4510和包括在信號線驅動電路4503a中的薄膜電晶體4509。
薄膜電晶體4509、4510相當於包括IGZO半導體層及具有n型導電性的緩衝層的薄膜電晶體，並可以應用實施例1、實施例2或實施例3所示的薄膜電晶體作為薄膜電晶體4509、4510。在本實施例中，薄膜電晶體4509、4510是n通道型薄膜電晶體。
此外，圖式標記4511相當於發光元件，發光元件4511所具有的作為像素電極的第一電極層4517與薄膜電晶體4510的源電極層或汲電極層電連接。注意，發光元件4511的結構不局限於本實施例所示的結構。可以根據從發光元件4511取出的光的方向等適當地改變發光元件4511的結構。
另外，供給到信號線驅動電路4503a、4503b、掃描 線驅動電路4504a、4504b、或像素部4502的各種信號及電位是從FPC4518a、4518b供給的。
在本實施例中，使用與源電極層或汲電極層相同的材料形成佈線4516，該佈線4516藉由設置在覆蓋薄膜電晶體4509、4510的絕緣膜的未圖示的接觸孔連接到像素部4502、信號線驅動電路4503a、4503b、或掃描線驅動電路4504a、4504b。此外，在基板4501的端部的所述佈線4516上使用與第一電極層4517相同的材料形成連接端子4515。
連接端子4515藉由各向異性導電膜4519與FPC4518a所具有的端子電連接。
位於來自發光元件4511的光的取出方向的第二基板4506需要具有透光性。在此情況下，使用如玻璃板、塑膠板、聚酯薄膜或丙烯薄膜等的具有透光性的材料。
此外，作為填料4507，除了氮及氬等的惰性氣體之外，還可以使用紫外線固性樹脂或熱固性樹脂。可以使用PVC(聚氯乙烯)、丙烯、聚醯亞胺、環氧樹脂、矽酮樹脂、PVB(聚乙烯醇縮丁醛)、或EVA(乙烯-醋酸乙烯酯)。在本實施例中，作為填料使用氮。
另外，若有需要，也可以在發光元件的射出面上適當地設置諸如偏振片、圓偏振片(包括橢圓偏振片)、相位差板(λ/4片、λ/2片)、彩色濾光片等的光學薄膜。另外，也可以在偏振片或圓偏振片上設置抗反射膜。例如，可以進行抗眩光處理，該處理是利用表面的凹凸來擴散反 射光並降低眩光的。
也可以在另外準備的基板上作為由單晶半導體膜或多晶半導體膜形成的驅動電路，安裝信號線驅動電路4503a、4503b、及掃描線驅動電路4504a、4504b。此外，也可以另外僅形成信號線驅動電路或其一部分、或者掃描線驅動電路或其一部分而安裝。本實施例不局限於圖18A和18B的結構。
接著，參照圖19A1、A2和19B說明相當於安裝應用本發明的一實施例的半導體裝置的液晶顯示面板的外觀及截面。圖19A1和19A2是一種面板的俯視圖，其中利用密封材料4005將包括形成在第一基板4001上的IGZO半導體層及具有n型導電性的緩衝層的可靠性高的薄膜電晶體4010、4011及液晶元件4013密封在與第二基板4006之間。圖19B相當於沿著圖19A1和19A2的M-N的截面圖。
以圍繞設置在第一基板4001上的像素部4002和掃描線驅動電路4004的方式設置有密封材料4005。此外，在像素部4002和掃描線驅動電路4004上設置有第二基板4006。因此，像素部4002和掃描線驅動電路4004與液晶層4008一起由第一基板4001、密封材料4005和第二基板4006密封。此外，在第一基板4001上的與由密封材料4005圍繞的區域不同的區域中安裝有信號線驅動電路4003，該信號線驅動電路4003使用單晶半導體膜或多晶半導體膜形成在另外準備的基板上。
注意，對於另外形成的驅動電路的連接方法沒有特別的限制，而可以採用COG方法、引線鍵合方法或TAB方法等。圖19A1是藉由COG方法安裝信號線驅動電路4003的例子，而圖19A2是藉由TAB方法安裝信號線驅動電路4003的例子。
此外，設置在第一基板4001上的像素部4002和掃描線驅動電路4004包括多個薄膜電晶體。在圖19B中例示像素部4002所包括的薄膜電晶體4010和掃描線驅動電路4004所包括的薄膜電晶體4011。
薄膜電晶體4010、4011相當於包括IGZO半導體層及具有n型導電性的緩衝層的薄膜電晶體，並可以應用實施例1、實施例2或實施例3所示的薄膜電晶體。在本實施例中，薄膜電晶體4010、4011是n通道型薄膜電晶體。
此外，液晶元件4013所具有的像素電極層4030與薄膜電晶體4010電連接。而且，液晶元件4013的對置電極層4031形成在第二基板4006上。像素電極層4030、對置電極層4031和液晶層4008重疊的部分相當於液晶元件4013。注意，像素電極層4030、對置電極層4031分別設置有用作取向膜的絕緣層4032、4033，且隔著絕緣層4032、4033夾有液晶層4008。
注意，作為第一基板4001、第二基板4006，可以使用玻璃、金屬(典型的是不銹鋼)、陶瓷、塑膠。作為塑膠，可以使用FRP(Fiberglass-Reinforced Plastics；纖維 增強塑膠)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯樹脂薄膜。此外，還可以採用具有使用PVF薄膜或聚酯薄膜夾住鋁箔的結構的薄片。
此外，圖式標記4035表示藉由對絕緣膜選擇性地進行蝕刻而獲得的柱狀間隔物，並且它是為控制像素電極層4030和對置電極層4031之間的距離(單元間隙)而設置的。注意，還可以使用球狀間隔物。
另外，供給到另外形成的信號線驅動電路4003、掃描線驅動電路4004或像素部4002的各種信號及電位是從FPC4018供給的。
在本實施例中，連接端子4015由與液晶元件4013所具有的像素電極層4030相同的導電膜形成，並且佈線4016由與薄膜電晶體4010、4011的閘電極層相同的導電膜形成。
連接端子4015藉由各向異性導電膜4019電連接到FPC4018所具有的端子。
此外，雖然在圖19A1至19B中示出另外形成信號線驅動電路4003並將它安裝在第一基板4001的例子，但是本實施例不局限於該結構。既可以另外形成掃描線驅動電路而安裝，又可以另外僅形成信號線驅動電路的一部分或掃描線驅動電路的一部分而安裝。
圖20示出使用應用本發明的一實施例製造的TFT基板2600來構成用作半導體裝置的液晶顯示模組的一例。
圖20是液晶顯示模組的一例，利用密封材料2602固 定TFT基板2600和對置基板2601，並在其間設置包括TFT等的像素部2603、包括液晶層的顯示元件2604、著色層2605來形成顯示區。在進行彩色顯示時需要著色層2605，並且當採用RGB方式時，對應於各像素設置有分別對應於紅色、綠色、藍色的著色層。在TFT基板2600和對置基板2601的外側配置有偏振片2606、偏振片2607、漫射片2613。光源由冷陰極管2610和反射板2611構成，電路基板2612利用撓性線路板2609與TFT基板2600的佈線電路部2608連接，且其中組裝有控制電路及電源電路等的外部電路。此外，可以以在偏振片和液晶層之間具有相位差板的狀態層疊。
作為液晶顯示模組，可以採用TN(扭曲向列；Twisted Nematic)模式、IPS(平面內轉換；In-Plane-Switching)模式、FFS(邊緣電場轉換；Fringe Field Switching)模式、MVA(多疇垂直取向；Multi-domain Vertical Alignment)模式、PVA(垂直取向構型；Patterned Vertical Alignment)模式、ASM(軸對稱排列微胞；Axially Symmetric aligned Micro-cell)模式、OCB(光學補償彎曲；Optical Compensated Birefringence)模式、FLC(鐵電性液晶；Ferroelectric Liquid Crystal)模式、AFLC(反鐵電性液晶；AntiFerroelectric Liquid Crystal)模式等。
藉由上述製程，可以製造作為半導體裝置的可靠性高的顯示面板。
本實施例可以與其他實施例所記載的結構適當地組合而實施。
[實施例10]
根據本發明的半導體裝置可以應用於各種電子設備(包括遊戲機)。作為電子設備，例如可以舉出電視裝置(也稱為電視或電視接收機)、用於電腦等的監視器、電子紙、數位相機、數位攝像機、數位相框、移動電話機(也稱為移動電話、移動電話裝置)、可攜式遊戲機、可攜式資訊終端、聲音再現裝置、彈珠機等的大型遊戲機等。特別是，如實施例6至實施例9所示，藉由將根據本發明的薄膜電晶體應用於液晶顯示裝置、發光裝置、電泳方式顯示裝置等，可以用於電子設備的顯示部。下面，具體地進行例示。
應用本發明的一實施例的半導體裝置可以如實施例7所示那樣應用於電子紙。電子紙可以用於用來顯示資訊的所有領域的電子設備。例如，可以將電子紙應用於電子書籍(電子書)、招貼、火車等的交通工具的車廂廣告、信用卡等的各種卡片中的顯示等。圖21A和21B以及圖22示出電子設備的一例。
圖21A示出使用電子紙製造的招貼1601。在廣告媒體是紙的印刷物的情況下用手進行廣告的交換，但是如果使用安裝應用本發明的一實施例的半導體裝置的電子紙，則在短時間內改變廣告的顯示內容。此外，由於使用電特 性良好的薄膜電晶體，顯示不會打亂而可以獲得穩定的圖像。注意，招貼也可以採用能夠以無線的方式收發資訊的結構。
此外，圖21B示出火車等的交通工具的車廂廣告1602。在廣告媒體是紙的印刷物的情況下用手進行廣告的交換，但是如果使用安裝應用本發明的一實施例的半導體裝置的電子紙，則在短時間內不需要許多人手地改變廣告的顯示內容。此外，由於使用電特性良好的薄膜電晶體，顯示不會打亂而可以獲得穩定的圖像。注意，廣告也可以採用能夠以無線的方式收發資訊的結構。
另外，圖22示出電子書籍2700的一例。例如，電子書籍2700由兩個框體，即框體2701及框體2703構成。框體2701及框體2703由軸部2711形成為一體，且可以以該軸部2711為軸進行開閉工作。藉由這種結構，可以進行如紙的書籍那樣的工作。
框體2701組裝有顯示部2705，而框體2703組裝有顯示部2707。顯示部2705及顯示部2707的結構既可以是顯示連續的螢幕的結構，又可以是顯示不同的螢幕的結構。藉由採用顯示部2705及顯示部2707顯示不同的螢幕的結構，例如在右邊的顯示部(圖22中的顯示部2705)上可以表示文章，而在左邊的顯示部(圖22中的顯示部2707)上可以顯示圖像。
此外，在圖22中示出框體2701具備操作部等的例子。例如，在框體2701中，具備電源開關2721、操作鍵 2723、揚聲器2725等。利用操作鍵2723可以翻頁。注意，也可以採用在與框體的顯示部相同的面具備鍵盤及指向裝置等的結構。另外，也可以採用在框體的背面及側面具備外部連接用端子(耳機端子、USB端子或可與AC適配器及USB電纜等的各種電纜連接的端子等)、記錄媒體插入部等的結構。再者，電子書籍2700也可以具有電子詞典的功能。
此外，電子書籍2700也可以採用能夠以無線的方式收發資訊的結構。還可以採用以無線的方式從電子書籍伺服器購買所希望的書籍資料等，然後下載的結構。
圖23A示出電視裝置9600的一例。在電視裝置9600中，框體9601組裝有顯示部9603。利用顯示部9603可以顯示圖像。此外，在此示出利用支架9605支撐框體9601的結構。作為顯示部9603可以應用實施例6至實施例9所示的顯示裝置。
藉由利用框體9601所具備的操作鍵、另外提供的遙控操作機9610可以進行電視裝置9600的操作。藉由利用遙控操作機9610所具備的操作鍵9609，可以進行頻道及音量的操作，並可以對在顯示部9603上顯示的圖像進行操作。此外，也可以採用在遙控操作機9610中設置顯示從該遙控操作機9610輸出的資訊的顯示部9607的結構。
注意，電視裝置9600採用具備接收機及數據機等的結構。可以藉由利用接收機接收一般的電視廣播。再者，藉由數據機連接到有線或無線方式的通信網路，從而可以 進行單向(從發送者到接收者)或雙向(在發送者和接收者之間或在接收者之間等)的資訊通信。
圖23B示出數位相框9700的一例。例如，在數位相框9700中，框體9701組裝有顯示部9703。顯示部9703可以顯示各種圖像，例如藉由顯示使用數位相機等拍攝的圖像資料，可以發揮與一般的相框同樣的功能。
注意，數位相框9700採用具備操作部、外部連接用端子(USB端子、可以與USB電纜等的各種電纜連接的端子等)、記錄媒體插入部等的結構。這些結構也可以組裝到與顯示部相同的面，但是藉由將它們設置在側面或背面上來提高設計性，所以是較佳的。例如，可以對數位相框的記錄媒體插入部插入儲存有由數位相機拍攝的圖像資料的記憶體並提取圖像資料，然後將所提取的圖像資料顯示於顯示部9703。
此外，數位相框9700也可以採用能夠以無線的方式收發資訊的結構。也可以採用以無線的方式提取所希望的圖像資料並進行顯示的結構。
圖24示出作為可攜式音響裝置的數位播放器2100的一例。數位播放器2100包括主體2130、顯示部2131、記憶體部2132、操作部2133、耳機2134、控制部2137等。注意，可以使用頭戴式耳機或無線式耳機代替耳機2134。作為顯示部2131可以應用實施例6至實施例9所示的顯示裝置。
此外，藉由使用記憶體部2132對操作部2133進行操 作，可以進行映射及聲音(音樂)的記錄、再現。注意，顯示部2131可以藉由在黑色的背景上顯示白色的文字來抑制耗電量。注意，設置在記憶體部2132中的記憶體也可以採用能夠取出的結構。
圖25示出移動電話機1000的一例。移動電話機1000除了安裝在框體1001中的顯示部1002之外還具備操作按鈕1003、外部連接埠1004、揚聲器1005、麥克風1006等。作為顯示部1002可以應用實施例8和實施例9所示的顯示裝置。
圖25所示的移動電話機1000可以用手指等觸摸顯示部1002來輸入資訊。此外，可以用手指等觸摸顯示部1002來進行打電話或輸入電子郵件的操作。
顯示部1002的螢幕主要有三種模式。第一是以圖像的顯示為主的顯示模式，第二是以文字等的資訊的輸入為主的輸入模式，第三是混合顯示模式和輸入模式的兩個模式的顯示+輸入模式。
例如，在打電話或製作電子郵件的情況下，將顯示部1002設定為以文字輸入為主的文字輸入模式，並進行在螢幕上顯示的文字的輸入操作，即可。在此情況下，較佳的是，在顯示部1002的螢幕的大多部分區域上顯示鍵盤或號碼按鈕。
藉由在移動電話機1000的內部設置具有陀螺儀或加速度感測器等檢測傾斜度的感測器的檢測裝置，判斷將移動電話機1000為景觀模式而平行設置還是為肖像模式而 垂直設置(豎向還是橫向)，而可以對顯示部1002的螢幕顯示進行自動切換。
藉由觸摸顯示部1002或對框體1001的操作按鈕1003進行操作，切換螢幕模式。還可以根據顯示在顯示部1002上的圖像種類切換螢幕模式。例如，當顯示在顯示部上的視頻信號為動態圖像的資料時，將螢幕模式切換成顯示模式，而當顯示在顯示部上的視頻信號為文字資料時，將螢幕模式切換成輸入模式。
當在輸入模式中藉由檢測出顯示部1002的光感測器所檢測的信號得知在一定期間中沒有利用顯示部1002的觸摸操作的輸入時，也可以以將螢幕模式從輸入模式切換成顯示模式的方式進行控制。
還可以將顯示部1002用作圖像感測器。例如，藉由用手掌或手指觸摸顯示部1002，來拍攝掌紋、指紋等，而可以進行個人識別。此外，藉由在顯示部中使用發射近紅外光的背光燈或發射近紅外光的感測用光源，也可以拍攝手指靜脈、手掌靜脈等。
本實施例可以與在其他實施例所記載的結構適當地組合而實施。
本發明說明根據2008年8月8日在日本專利局申請的日本專利申請編號2008-206006而製作，所述申請內容包括在本發明說明中。
100‧‧‧基板
102a‧‧‧閘極絕緣膜
102b‧‧‧閘極絕緣膜
111‧‧‧閘電極層
113‧‧‧半導體層
114a‧‧‧緩衝層
114b‧‧‧緩衝層
115a‧‧‧源電極層及汲電極層
115b‧‧‧源電極層及汲電極層
116‧‧‧通道保護層
118‧‧‧抗蝕劑掩模

Claims (15)

  1. 一種半導體裝置，包含：包含銦、鋅、鎵及氧的氧化物半導體層，該氧化物半導體層包括通道形成區；鄰近於該通道形成區的閘極電極，閘極絕緣層係設置於該閘極電極與該通道形成區之間；包含銦、鋅、鎵及氧的第一n型導電性區；包含銦、鋅、鎵及氧的第二n型導電性區；包含在該第一n型導電性區上的第一金屬層之源極電極，其中該源極電極經由該第一n型導電性區電接觸該氧化物半導體層之該通道形成區；包含在該第二n型導電性區上的第二金屬層之汲極電極，其中該汲極電極經由該第二n型導電性區電接觸該氧化物半導體層之該通道形成區，其中，該第一金屬層之內側邊緣實質上對準於該第一n型導電性區之內側邊緣，以及其中，該第二金屬層之內側邊緣實質上對準於該第二n型導電性區之內側邊緣。
  2. 一種半導體裝置，包含：包含銦、鋅、鎵及氧的氧化物半導體層，該氧化物半導體層包括通道形成區；鄰近於該通道形成區的閘極電極，閘極絕緣層係設置於該閘極電極與該通道形成區之間；包含銦、鋅、鎵及氧的第一n型導電性區； 包含銦、鋅、鎵及氧的第二n型導電性區；包含在該第一n型導電性區上的第一金屬層之源極電極，其中該源極電極經由該第一n型導電性區電接觸該氧化物半導體層之該通道形成區；包含在該第二n型導電性區上的第二金屬層之汲極電極，其中該汲極電極經由該第二n型導電性區電接觸該氧化物半導體層之該通道形成區，其中，該第一金屬層之外側邊緣實質上對準於該第一n型導電性區之外側邊緣，以及其中，該第二金屬層之外側邊緣實質上對準於該第二n型導電性區之外側邊緣。
  3. 一種半導體裝置，包含：包含銦、鋅、鎵及氧的氧化物半導體層，該氧化物半導體層包括通道形成區；鄰近於該通道形成區的閘極電極，閘極絕緣層係設置於該閘極電極與該通道形成區之間；包含銦、鋅、鎵及氧的第一n型導電性區；包含銦、鋅、鎵及氧的第二n型導電性區；包含在該第一n型導電性區上的第一金屬層之源極電極，其中該源極電極經由該第一n型導電性區電接觸該氧化物半導體層之該通道形成區；包含在該第二n型導電性區上的第二金屬層之汲極電極，其中該汲極電極經由該第二n型導電性區電接觸該氧化物半導體層之該通道形成區， 其中，該第一金屬層之平面形狀與該第一n型導電性區之平面形狀實質上相同，以及其中，該第二金屬層之平面形狀與該第二n型導電性區之平面形狀實質上相同。
  4. 一種半導體裝置，包含：包含銦、鋅、鎵及氧的氧化物半導體層，該氧化物半導體層包括通道形成區；在該通道形成區下方的閘極電極，閘極絕緣層係設置於該閘極電極與該通道形成區之間；包含銦、鋅、鎵及氧的第一n型導電性區；包含銦、鋅、鎵及氧的第二n型導電性區；包含在該第一n型導電性區上的第一金屬層之源極電極，其中該源極電極經由該第一n型導電性區電接觸該氧化物半導體層之該通道形成區；包含在該第二n型導電性區上的第二金屬層之汲極電極，其中該汲極電極經由該第二n型導電性區電接觸該氧化物半導體層之該通道形成區，其中，該第一金屬層之內側邊緣實質上對準於該第一n型導電性區之內側邊緣，以及其中，該第二金屬層之內側邊緣實質上對準於該第二n型導電性區之內側邊緣。
  5. 一種半導體裝置，包含：包含銦、鋅、鎵及氧的氧化物半導體層，該氧化物半導體層包括通道形成區； 在該通道形成區下方的閘極電極，閘極絕緣層係設置於該閘極電極與該通道形成區之間；包含銦、鋅、鎵及氧的第一n型導電性區；包含銦、鋅、鎵及氧的第二n型導電性區；包含在該第一n型導電性區上的第一金屬層之源極電極，其中該源極電極經由該第一n型導電性區電接觸該氧化物半導體層之該通道形成區；包含在該第二n型導電性區上的第二金屬層之汲極電極，其中該汲極電極經由該第二n型導電性區電接觸該氧化物半導體層之該通道形成區，其中，該第一金屬層之外側邊緣實質上對準於該第一n型導電性區之外側邊緣，以及其中，該第二金屬層之外側邊緣實質上對準於該第二n型導電性區之外側邊緣。
  6. 一種半導體裝置，包含：包含銦、鋅、鎵及氧的氧化物半導體層，該氧化物半導體層包括通道形成區；在該通道形成區下方的閘極電極，閘極絕緣層係設置於該閘極電極與該通道形成區之間；包含銦、鋅、鎵及氧的第一n型導電性區；包含銦、鋅、鎵及氧的第二n型導電性區；包含在該第一n型導電性區上的第一金屬層之源極電極，其中該源極電極經由該第一n型導電性區電接觸該氧化物半導體層之該通道形成區； 包含在該第二n型導電性區上的第二金屬層之汲極電極，其中該汲極電極經由該第二n型導電性區電接觸該氧化物半導體層之該通道形成區，其中，該第一金屬層之平面形狀與該第一n型導電性區之平面形狀實質上相同，以及其中，該第二金屬層之平面形狀與該第二n型導電性區之平面形狀實質上相同。
  7. 根據申請專利範圍第1、2、3、4、5或6項之半導體裝置，其中，該第一n型導電性區是形成於該氧化物半導體層上的一層，以及其中，該第二n型導電性區是形成於該氧化物半導體層上的一層。
  8. 根據申請專利範圍第1、2、3、4、5或6項之半導體裝置，其中，該第一n型導電性區的厚度為2nm到100nm，以及其中，該第二n型導電性區的厚度為2nm到100nm。
  9. 根據申請專利範圍第1、2、3、4、5或6項之半導體裝置，其中，該閘極絕緣層是包含第一絕緣層及第二絕緣層的堆疊層，其中，該第一絕緣層包含矽及氮，以及其中，該第二絕緣層包含矽及氧。
  10. 根據申請專利範圍第1、2、3、4、5或6項之半導體裝置，其中，該第一金屬層包含鈦，以及其中，該第二金屬層包含鈦。
  11. 根據申請專利範圍第1、2、3、4、5或6項之半導體裝置，進一步包含在該氧化物半導體層上的通道保護層。
  12. 根據申請專利範圍第1、2、3、4、5或6項之半導體裝置，其中，該氧化物半導體層是非晶氧化物半導體層。
  13. 根據申請專利範圍第1、2、3、4、5或6項之半導體裝置，其中，該第一n型導電性區中之載子濃度高於該氧化物半導體層中之載子濃度，以及其中，該第二n型導電性區中之載子濃度高於該氧化物半導體層中之該載子濃度。
  14. 根據申請專利範圍第1、2、3、4、5或6項之半導體裝置，其中，該氧化物半導體層包含過量的氧。
  15. 根據申請專利範圍第1、2、3、4、5或6項之半導體裝置，其中，該閘極絕緣層包含過量的氧。
TW102124904A 2008-08-08 2009-08-04 半導體裝置的製造方法 TWI518800B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008206006 2008-08-08

Publications (2)

Publication Number Publication Date
TW201342491A true TW201342491A (zh) 2013-10-16
TWI518800B TWI518800B (zh) 2016-01-21

Family

ID=41653315

Family Applications (4)

Application Number Title Priority Date Filing Date
TW106120385A TWI642113B (zh) 2008-08-08 2009-08-04 半導體裝置的製造方法
TW103139362A TWI637444B (zh) 2008-08-08 2009-08-04 半導體裝置的製造方法
TW102124904A TWI518800B (zh) 2008-08-08 2009-08-04 半導體裝置的製造方法
TW098126277A TWI424506B (zh) 2008-08-08 2009-08-04 半導體裝置的製造方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
TW106120385A TWI642113B (zh) 2008-08-08 2009-08-04 半導體裝置的製造方法
TW103139362A TWI637444B (zh) 2008-08-08 2009-08-04 半導體裝置的製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW098126277A TWI424506B (zh) 2008-08-08 2009-08-04 半導體裝置的製造方法

Country Status (4)

Country Link
US (8) US8343817B2 (zh)
JP (7) JP5564212B2 (zh)
KR (7) KR101678370B1 (zh)
TW (4) TWI642113B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9484441B2 (en) 2014-01-15 2016-11-01 Au Optronics Corporation Method for fabricating transistor having hard-mask layer
TWI581317B (zh) * 2014-11-14 2017-05-01 群創光電股份有限公司 薄膜電晶體基板及具備該薄膜電晶體基板之顯示面板
TWI721409B (zh) * 2013-12-19 2021-03-11 日商半導體能源研究所股份有限公司 半導體裝置
TWI774230B (zh) * 2009-08-27 2022-08-11 日商半導體能源研究所股份有限公司 顯示裝置和其製造方法

Families Citing this family (147)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI770659B (zh) 2008-07-31 2022-07-11 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP2010056541A (ja) * 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP5608347B2 (ja) * 2008-08-08 2014-10-15 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JP5480554B2 (ja) 2008-08-08 2014-04-23 株式会社半導体エネルギー研究所 半導体装置
TWI642113B (zh) * 2008-08-08 2018-11-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI535037B (zh) 2008-11-07 2016-05-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
US8114720B2 (en) 2008-12-25 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4752927B2 (ja) * 2009-02-09 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
US8247276B2 (en) 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
DE102009038589B4 (de) * 2009-08-26 2014-11-20 Heraeus Materials Technology Gmbh & Co. Kg TFT-Struktur mit Cu-Elektroden
JP5458102B2 (ja) * 2009-09-04 2014-04-02 株式会社東芝 薄膜トランジスタの製造方法
KR101843558B1 (ko) 2009-10-09 2018-03-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 시프트 레지스터, 표시 장치, 및 그 구동 방법
KR101291488B1 (ko) * 2009-10-21 2013-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20130130879A (ko) * 2009-10-21 2013-12-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
WO2011052382A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
EP2494601A4 (en) 2009-10-30 2016-09-07 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR
KR101623961B1 (ko) * 2009-12-02 2016-05-26 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
WO2011074407A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102008754B1 (ko) * 2010-01-24 2019-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치와 이의 제조 방법
KR102581069B1 (ko) * 2010-02-05 2023-09-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제조 방법
KR20240016443A (ko) 2010-02-05 2024-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
KR20110093113A (ko) 2010-02-11 2011-08-18 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR101627136B1 (ko) * 2010-02-19 2016-06-07 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
WO2011105183A1 (en) * 2010-02-26 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor element and deposition apparatus
WO2011105184A1 (en) 2010-02-26 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8431496B2 (en) * 2010-03-05 2013-04-30 Semiconductor Energy Labortory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20130008037A (ko) * 2010-03-05 2013-01-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하는 방법
CN105304502B (zh) 2010-03-26 2018-07-03 株式会社半导体能源研究所 半导体装置的制造方法
WO2011122299A1 (en) 2010-03-31 2011-10-06 Semiconductor Energy Laboratory Co., Ltd. Driving method of liquid crystal display device
JP5577796B2 (ja) * 2010-03-31 2014-08-27 凸版印刷株式会社 薄膜トランジスタ及びその製造方法
CN105810752B (zh) 2010-04-02 2019-11-19 株式会社半导体能源研究所 半导体装置
KR102292523B1 (ko) 2010-04-02 2021-08-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US20110240462A1 (en) * 2010-04-02 2011-10-06 Semiconductor Energy Laboratory Co., Ltd. Deposition apparatus and method for manufacturing semiconductor device
US8653514B2 (en) 2010-04-09 2014-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2011222767A (ja) * 2010-04-09 2011-11-04 Sony Corp 薄膜トランジスタならびに表示装置および電子機器
CN105390402B (zh) * 2010-04-23 2018-09-07 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
KR20130055607A (ko) 2010-04-23 2013-05-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
CN102870219B (zh) 2010-04-23 2016-04-27 株式会社半导体能源研究所 半导体装置的制造方法
WO2011135987A1 (en) * 2010-04-28 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101806271B1 (ko) * 2010-05-14 2017-12-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9496405B2 (en) 2010-05-20 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device including step of adding cation to oxide semiconductor layer
KR102110724B1 (ko) 2010-06-11 2020-06-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US8552425B2 (en) 2010-06-18 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8441010B2 (en) * 2010-07-01 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8642380B2 (en) 2010-07-02 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR102233958B1 (ko) 2010-07-02 2021-03-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101671952B1 (ko) * 2010-07-23 2016-11-04 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
US8519387B2 (en) * 2010-07-26 2013-08-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing
CN107947763B (zh) * 2010-08-06 2021-12-28 株式会社半导体能源研究所 半导体集成电路
US8422272B2 (en) 2010-08-06 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
KR101701212B1 (ko) * 2010-08-11 2017-02-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP5806043B2 (ja) * 2010-08-27 2015-11-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2012029644A1 (ja) 2010-08-30 2012-03-08 シャープ株式会社 半導体装置およびその製造方法
US8766253B2 (en) * 2010-09-10 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8871565B2 (en) * 2010-09-13 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5782695B2 (ja) * 2010-09-29 2015-09-24 凸版印刷株式会社 薄膜トランジスタ、薄膜トランジスタを備える画像表示装置、薄膜トランジスタの製造方法、画像表示装置の製造方法
KR20120037838A (ko) * 2010-10-12 2012-04-20 삼성전자주식회사 트랜지스터 및 이를 포함하는 전자소자
US8569754B2 (en) 2010-11-05 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102110496B1 (ko) 2010-12-03 2020-05-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
MX2013006233A (es) * 2010-12-07 2013-08-15 Univ Florida Transistor emisor de luz organico vertical habilitado con fuente diluida de matriz activa.
JP5707914B2 (ja) * 2010-12-13 2015-04-30 ソニー株式会社 酸化物半導体を用いる装置、表示装置、及び、電子機器
US8921948B2 (en) 2011-01-12 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8536571B2 (en) * 2011-01-12 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8912080B2 (en) * 2011-01-12 2014-12-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of the semiconductor device
JP5766467B2 (ja) * 2011-03-02 2015-08-19 株式会社東芝 薄膜トランジスタ及びその製造方法、表示装置
US9646829B2 (en) 2011-03-04 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8927329B2 (en) * 2011-03-30 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor device with improved electronic properties
US8541266B2 (en) * 2011-04-01 2013-09-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9093538B2 (en) * 2011-04-08 2015-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9478668B2 (en) * 2011-04-13 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
JP6076617B2 (ja) * 2011-05-13 2017-02-08 株式会社半導体エネルギー研究所 表示装置
TWI514572B (zh) * 2011-06-10 2015-12-21 E Ink Holdings Inc 金屬氧化物半導體電晶體
US8673426B2 (en) * 2011-06-29 2014-03-18 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, method of manufacturing the driver circuit, and display device including the driver circuit
WO2013009505A2 (en) * 2011-07-13 2013-01-17 Applied Materials, Inc. Methods of manufacturing thin film transistor devices
KR101934977B1 (ko) * 2011-08-02 2019-03-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP6128775B2 (ja) * 2011-08-19 2017-05-17 株式会社半導体エネルギー研究所 半導体装置
US9252279B2 (en) * 2011-08-31 2016-02-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN102315130B (zh) * 2011-09-21 2014-11-26 深圳市华星光电技术有限公司 薄膜场效应晶体管及其制作方法
US9018629B2 (en) * 2011-10-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR20130043063A (ko) 2011-10-19 2013-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102072244B1 (ko) 2011-11-30 2020-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US8969867B2 (en) 2012-01-18 2015-03-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101308809B1 (ko) * 2012-01-20 2013-09-13 경희대학교 산학협력단 산화물 반도체 박막 트랜지스터 제조방법 및 이를 이용한 능동구동 디스플레이 장치, 능동구동 센서장치
KR101318418B1 (ko) * 2012-01-30 2013-10-15 서울대학교산학협력단 박막 트랜지스터 및 이의 제조 방법
KR101969567B1 (ko) * 2012-04-17 2019-04-16 엘지디스플레이 주식회사 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
MY167330A (en) * 2012-04-20 2018-08-16 Sharp Kk Display device
US8658444B2 (en) 2012-05-16 2014-02-25 International Business Machines Corporation Semiconductor active matrix on buried insulator
KR101957976B1 (ko) * 2012-06-13 2019-03-15 엘지디스플레이 주식회사 평판 표시장치용 박막 트랜지스터 기판
CN102738007B (zh) * 2012-07-02 2014-09-03 京东方科技集团股份有限公司 一种薄膜晶体管的制造方法及阵列基板的制造方法
JP6155823B2 (ja) * 2012-07-12 2017-07-05 Jsr株式会社 有機ｅｌ素子、感放射線性樹脂組成物および硬化膜
JP2014199899A (ja) 2012-08-10 2014-10-23 株式会社半導体エネルギー研究所 半導体装置
KR20140026257A (ko) * 2012-08-23 2014-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP6204145B2 (ja) 2012-10-23 2017-09-27 株式会社半導体エネルギー研究所 半導体装置
WO2014065343A1 (en) 2012-10-24 2014-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102084288B1 (ko) 2012-11-05 2020-03-03 유니버시티 오브 플로리다 리서치 파운데이션, 아이엔씨. 디스플레이의 휘도 보상
TWI605593B (zh) * 2012-11-15 2017-11-11 半導體能源研究所股份有限公司 半導體裝置
US9231002B2 (en) 2013-05-03 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US9704894B2 (en) * 2013-05-10 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Display device including pixel electrode including oxide
KR102090289B1 (ko) * 2013-05-30 2020-04-16 삼성디스플레이 주식회사 산화물 스퍼터링 타겟, 이를 이용한 박막 트랜지스터 및 그 제조 방법
JP6410496B2 (ja) * 2013-07-31 2018-10-24 株式会社半導体エネルギー研究所 マルチゲート構造のトランジスタ
JP6238660B2 (ja) * 2013-09-19 2017-11-29 国立大学法人北陸先端科学技術大学院大学 薄膜トランジスタ及び薄膜トランジスタの製造方法
DE102013111501B4 (de) * 2013-10-18 2024-02-08 Universität Stuttgart Dünnschichttransistor und Verfahren zu seiner Herstellung
KR102232539B1 (ko) * 2013-11-13 2021-03-29 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 표시 기판 및 박막 트랜지스터의 제조 방법
KR102192084B1 (ko) * 2013-11-25 2020-12-16 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR20150060448A (ko) * 2013-11-26 2015-06-03 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
KR20150062186A (ko) 2013-11-28 2015-06-08 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US9722049B2 (en) * 2013-12-23 2017-08-01 Intermolecular, Inc. Methods for forming crystalline IGZO with a seed layer
CN103762178A (zh) * 2013-12-25 2014-04-30 深圳市华星光电技术有限公司 一种低温多晶硅薄膜晶体管及其制造方法
US20150187956A1 (en) * 2013-12-26 2015-07-02 Intermolecular Inc. IGZO Devices with Increased Drive Current and Methods for Forming the Same
JP6506545B2 (ja) 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
KR101536174B1 (ko) * 2014-02-11 2015-07-14 연세대학교 산학협력단 산소 확산을 억제할 수 있는 반도체 소자 제조 방법
US20150380563A1 (en) * 2014-06-26 2015-12-31 Samsung Display Co., Ltd. Display apparatus and method for manufacturing the same
TWI560781B (en) * 2014-09-10 2016-12-01 Au Optronics Corp Method for fabricating thin film transistor and apparatus thereof
US9722091B2 (en) 2014-09-12 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN105655344B (zh) * 2014-11-14 2019-02-05 群创光电股份有限公司 薄膜晶体管基板及具备该薄膜晶体管基板的显示面板
CN107004603B (zh) * 2014-11-28 2021-03-09 夏普株式会社 半导体装置及其制造方法
TW201624678A (zh) * 2014-12-27 2016-07-01 中華映管股份有限公司 主動元件及其製作方法
US9941324B2 (en) * 2015-04-28 2018-04-10 Nlt Technologies, Ltd. Semiconductor device, method of manufacturing semiconductor device, photodiode array, and imaging apparatus
US9837547B2 (en) * 2015-05-22 2017-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide conductor and display device including the semiconductor device
CN106298876A (zh) * 2015-05-25 2017-01-04 鸿富锦精密工业（深圳）有限公司 薄膜晶体管及其制造方法
JP2017084549A (ja) * 2015-10-27 2017-05-18 株式会社ジャパンディスプレイ 表示装置
JP6607013B2 (ja) * 2015-12-08 2019-11-20 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
CN105572990B (zh) * 2015-12-21 2019-07-12 武汉华星光电技术有限公司 阵列基板及其制造方法、液晶显示面板
US9728650B1 (en) * 2016-01-14 2017-08-08 Hon Hai Precision Industry Co., Ltd. Thin film transistor array panel and conducting structure
JP2017143135A (ja) * 2016-02-09 2017-08-17 株式会社ジャパンディスプレイ 薄膜トランジスタ
WO2017149413A1 (en) * 2016-03-04 2017-09-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6668455B2 (ja) 2016-04-01 2020-03-18 株式会社半導体エネルギー研究所 酸化物半導体膜の作製方法
US11302717B2 (en) * 2016-04-08 2022-04-12 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the same
KR20180016330A (ko) * 2016-07-08 2018-02-14 보에 테크놀로지 그룹 컴퍼니 리미티드 박막 트랜지스터, 게이트 드라이브 온 어레이 및 이를 갖는 디스플레이 장치, 및 그 제조 방법
KR102612734B1 (ko) 2016-07-29 2023-12-13 엘지디스플레이 주식회사 표시장치
WO2018039856A1 (zh) * 2016-08-29 2018-03-08 深圳市柔宇科技有限公司 薄膜晶体管制造方法
CN106206428A (zh) * 2016-09-05 2016-12-07 上海天马微电子有限公司 阵列基板及其制作方法、显示面板
KR102343573B1 (ko) * 2017-05-26 2021-12-28 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
CN107464830A (zh) * 2017-07-18 2017-12-12 武汉华星光电半导体显示技术有限公司 阵列基板及制作方法、显示面板
US11049887B2 (en) 2017-11-10 2021-06-29 Applied Materials, Inc. Layer stack for display applications
TW201919130A (zh) * 2017-11-13 2019-05-16 友達光電股份有限公司 畫素結構、半導體結構的製造方法及半導體元件的製造方法
CN108281489A (zh) * 2018-01-30 2018-07-13 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示面板
KR102606487B1 (ko) * 2018-02-01 2023-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
CN108598004A (zh) * 2018-03-21 2018-09-28 福建华佳彩有限公司 一种igzo阵列基板的制备方法及igzo阵列基板
CN108987485B (zh) * 2018-08-24 2021-10-29 合肥鑫晟光电科技有限公司 薄膜晶体管及其制造方法、显示装置
US11169424B2 (en) * 2019-03-18 2021-11-09 Sharp Kabushiki Kaisha Display device
CN110112212A (zh) * 2019-04-25 2019-08-09 深圳市华星光电技术有限公司 薄膜晶体管和阵列基板
US11335716B2 (en) 2019-12-24 2022-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Photosensing pixel, image sensor and method of fabricating the same
CN111370311B (zh) * 2020-03-17 2021-08-03 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法
WO2022120746A1 (zh) * 2020-12-10 2022-06-16 昆山龙腾光电股份有限公司 阵列基板及其制作方法和显示面板
CN112713196A (zh) * 2020-12-11 2021-04-27 广州国显科技有限公司 一种薄膜晶体管及其制备方法和阵列基板
CN113707556A (zh) * 2021-08-13 2021-11-26 Tcl华星光电技术有限公司 一种薄膜晶体管的制作方法、薄膜晶体管以及显示装置

Family Cites Families (164)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2692914B2 (ja) * 1988-12-19 1997-12-17 三洋電機株式会社 薄膜トランジスタの製造方法
US5766344A (en) * 1991-09-21 1998-06-16 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH06314789A (ja) * 1993-04-30 1994-11-08 Sharp Corp 薄膜トランジスタ
US5473168A (en) 1993-04-30 1995-12-05 Sharp Kabushiki Kaisha Thin film transistor
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH09270517A (ja) * 1996-03-29 1997-10-14 Casio Comput Co Ltd 薄膜トランジスタの製造方法
KR100301803B1 (ko) 1998-06-05 2001-09-22 김영환 박막트랜지스터 및 그의 제조방법
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
US6297519B1 (en) 1998-08-28 2001-10-02 Fujitsu Limited TFT substrate with low contact resistance and damage resistant terminals
JP3288637B2 (ja) * 1998-08-28 2002-06-04 富士通株式会社 Ｉｔｏ膜接続構造、ｔｆｔ基板及びその製造方法
USRE39452E1 (en) 1998-08-28 2007-01-02 Fujitsu Limited TFT substrate with low contact resistance and damage resistant terminals
JP2000101091A (ja) * 1998-09-28 2000-04-07 Sharp Corp 薄膜トランジスタ
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4562835B2 (ja) * 1999-11-05 2010-10-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4118485B2 (ja) * 2000-03-13 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2002289857A (ja) * 2001-03-23 2002-10-04 Toshiba Corp マトリクスアレイ基板の製造方法
JP2002368229A (ja) * 2001-04-04 2002-12-20 Canon Inc 半導体装置、及びその製造方法、並びに放射線検出装置
US6794682B2 (en) 2001-04-04 2004-09-21 Canon Kabushiki Kaisha Semiconductor device, method for manufacturing the same, and radiation detector
JP2002324904A (ja) * 2001-04-24 2002-11-08 Matsushita Electric Ind Co Ltd 薄膜トランジスタ及びその形成方法
JP2002373867A (ja) 2001-06-14 2002-12-26 Idemitsu Kosan Co Ltd 半導体素子用導電性薄膜、半導体素子及びそれらの製造方法
JP2003092271A (ja) * 2001-07-13 2003-03-28 Seiko Epson Corp 半導体装置及びその製造方法
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4507540B2 (ja) * 2003-09-12 2010-07-21 カシオ計算機株式会社 薄膜トランジスタ
JP2005108931A (ja) * 2003-09-29 2005-04-21 Sony Corp 表示装置の製造方法および表示装置
JP2005108930A (ja) * 2003-09-29 2005-04-21 Sony Corp 薄膜トランジスタの製造方法および薄膜トランジスタ
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
KR101019337B1 (ko) 2004-03-12 2011-03-07 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
JP4461873B2 (ja) * 2004-03-29 2010-05-12 カシオ計算機株式会社 亜鉛酸化物の加工方法および薄膜トランジスタの製造方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006005116A (ja) 2004-06-17 2006-01-05 Casio Comput Co Ltd 膜形成方法、半導体膜、及び積層絶縁膜
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JP4974500B2 (ja) * 2004-09-15 2012-07-11 株式会社半導体エネルギー研究所 半導体装置、モジュール及び電子機器
CN101044627B (zh) 2004-09-15 2012-02-08 株式会社半导体能源研究所 半导体器件
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP4610285B2 (ja) 2004-09-30 2011-01-12 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7601984B2 (en) 2004-11-10 2009-10-13 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
JP5126730B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 電界効果型トランジスタの製造方法
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP4569295B2 (ja) 2004-12-28 2010-10-27 カシオ計算機株式会社 薄膜トランジスタおよびその製造方法
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4981282B2 (ja) * 2005-09-06 2012-07-18 キヤノン株式会社 薄膜トランジスタの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5006598B2 (ja) * 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP2007109918A (ja) * 2005-10-14 2007-04-26 Toppan Printing Co Ltd トランジスタおよびその製造方法
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP5089139B2 (ja) 2005-11-15 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN101577293B (zh) 2005-11-15 2012-09-19 株式会社半导体能源研究所 半导体器件及其制造方法
JP5250929B2 (ja) * 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
JP2007157916A (ja) * 2005-12-02 2007-06-21 Idemitsu Kosan Co Ltd Ｔｆｔ基板及びｔｆｔ基板の製造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
JP5000290B2 (ja) * 2006-01-31 2012-08-15 出光興産株式会社 Ｔｆｔ基板及びｔｆｔ基板の製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5015470B2 (ja) 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP2007250982A (ja) 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
KR100785038B1 (ko) 2006-04-17 2007-12-12 삼성전자주식회사 비정질 ＺｎＯ계 ＴＦＴ
KR101206033B1 (ko) * 2006-04-18 2012-11-28 삼성전자주식회사 ＺｎＯ 반도체 박막의 제조방법 및 이를 이용한박막트랜지스터 및 그 제조방법
JP4215068B2 (ja) * 2006-04-26 2009-01-28 エプソンイメージングデバイス株式会社 電気光学装置および電子機器
JP5312728B2 (ja) * 2006-04-28 2013-10-09 凸版印刷株式会社 表示装置およびその製造方法
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP4200458B2 (ja) * 2006-05-10 2008-12-24 ソニー株式会社 薄膜トランジスタの製造方法
JP2007311404A (ja) * 2006-05-16 2007-11-29 Fuji Electric Holdings Co Ltd 薄膜トランジスタの製造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
KR100787455B1 (ko) 2006-08-09 2007-12-26 삼성에스디아이 주식회사 투명 박막 트랜지스터의 제조방법
JP5128792B2 (ja) 2006-08-31 2013-01-23 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP2008085091A (ja) * 2006-09-28 2008-04-10 Sony Corp 薄膜トランジスタの製造方法、薄膜トランジスタ、および表示装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
KR101146574B1 (ko) 2006-12-05 2012-05-16 캐논 가부시끼가이샤 산화물 반도체를 이용한 박막 트랜지스터의 제조방법 및 표시장치
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR20080052107A (ko) * 2006-12-07 2008-06-11 엘지전자 주식회사 산화물 반도체층을 구비한 박막 트랜지스터
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
KR100787464B1 (ko) 2007-01-08 2007-12-26 삼성에스디아이 주식회사 박막 트랜지스터, 및 그 제조방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5244331B2 (ja) 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101334182B1 (ko) 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US7682882B2 (en) * 2007-06-20 2010-03-23 Samsung Electronics Co., Ltd. Method of manufacturing ZnO-based thin film transistor
KR101270174B1 (ko) 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP2010056541A (ja) 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP5616038B2 (ja) 2008-07-31 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI770659B (zh) 2008-07-31 2022-07-11 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
TWI642113B (zh) * 2008-08-08 2018-11-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI774230B (zh) * 2009-08-27 2022-08-11 日商半導體能源研究所股份有限公司 顯示裝置和其製造方法
US11532488B2 (en) 2009-08-27 2022-12-20 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US11923206B2 (en) 2009-08-27 2024-03-05 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
TWI721409B (zh) * 2013-12-19 2021-03-11 日商半導體能源研究所股份有限公司 半導體裝置
US9484441B2 (en) 2014-01-15 2016-11-01 Au Optronics Corporation Method for fabricating transistor having hard-mask layer
TWI581317B (zh) * 2014-11-14 2017-05-01 群創光電股份有限公司 薄膜電晶體基板及具備該薄膜電晶體基板之顯示面板
US9741804B2 (en) 2014-11-14 2017-08-22 Innolux Corporation Thin film transistor substrate and display panel having film layer with different thicknesses

Also Published As

Publication number Publication date
JP2019050386A (ja) 2019-03-28
KR20160026950A (ko) 2016-03-09
TW201511138A (zh) 2015-03-16
KR20160077022A (ko) 2016-07-01
JP2020107911A (ja) 2020-07-09
JP6412842B2 (ja) 2018-10-24
US20100035379A1 (en) 2010-02-11
TWI642113B (zh) 2018-11-21
US9793416B2 (en) 2017-10-17
KR20100019381A (ko) 2010-02-18
TW201030856A (en) 2010-08-16
US8946703B2 (en) 2015-02-03
JP2014187390A (ja) 2014-10-02
JP2010062549A (ja) 2010-03-18
US9437748B2 (en) 2016-09-06
TWI518800B (zh) 2016-01-21
US20160372608A1 (en) 2016-12-22
TWI424506B (zh) 2014-01-21
KR101678370B1 (ko) 2016-11-22
KR20130084650A (ko) 2013-07-25
US9166058B2 (en) 2015-10-20
KR20170138070A (ko) 2017-12-14
JP5564212B2 (ja) 2014-07-30
KR20140101706A (ko) 2014-08-20
KR101470300B1 (ko) 2014-12-09
US20150048371A1 (en) 2015-02-19
US20150249147A1 (en) 2015-09-03
JP2016028434A (ja) 2016-02-25
KR20160143614A (ko) 2016-12-14
US10205030B2 (en) 2019-02-12
TW201737358A (zh) 2017-10-16
US9236456B2 (en) 2016-01-12
JP2017183750A (ja) 2017-10-05
TWI637444B (zh) 2018-10-01
US20180040741A1 (en) 2018-02-08
KR101685451B1 (ko) 2016-12-12
JP6423918B2 (ja) 2018-11-14
US20130140557A1 (en) 2013-06-06
JP2022044772A (ja) 2022-03-17
US20140231800A1 (en) 2014-08-21
US8343817B2 (en) 2013-01-01
JP6687703B2 (ja) 2020-04-28
US20160079438A1 (en) 2016-03-17
KR101805381B1 (ko) 2017-12-06
KR101558198B1 (ko) 2015-10-08
US8729547B2 (en) 2014-05-20
KR101634098B1 (ko) 2016-06-29

Similar Documents

Publication Publication Date Title
KR101939044B1 (ko) 반도체 장치 및 그 제작 방법
TWI518800B (zh) 半導體裝置的製造方法
JP6487013B2 (ja) 半導体装置