TW201624678A - 主動元件及其製作方法 - Google Patents

主動元件及其製作方法 Download PDF

Info

Publication number
TW201624678A
TW201624678A TW103145952A TW103145952A TW201624678A TW 201624678 A TW201624678 A TW 201624678A TW 103145952 A TW103145952 A TW 103145952A TW 103145952 A TW103145952 A TW 103145952A TW 201624678 A TW201624678 A TW 201624678A
Authority
TW
Taiwan
Prior art keywords
insulating layer
region
drain
gate
gate insulating
Prior art date
Application number
TW103145952A
Other languages
English (en)
Inventor
王豪偉
江佳銘
賴枝文
Original Assignee
中華映管股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 中華映管股份有限公司 filed Critical 中華映管股份有限公司
Priority to TW103145952A priority Critical patent/TW201624678A/zh
Priority to CN201510108450.7A priority patent/CN106033778A/zh
Priority to US14/662,041 priority patent/US20160190342A1/en
Publication of TW201624678A publication Critical patent/TW201624678A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L2029/42388—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor characterised by the shape of the insulating material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

一種主動元件及其製作方法。主動元件包括一閘極、一閘絕緣層、一通道、一源極與一汲極。閘極配置於一基板上。閘絕緣層配置於基板上且覆蓋閘極。閘絕緣層分為一第一區與一第二區。第一區具有均一的厚度，第二區具有均一的厚度，且第一區的厚度大於第二區的厚度。通道配置於閘絕緣層上。源極與汲極分別配置於閘絕緣層上且彼此分離。源極與汲極的分佈位置與第一區的分佈位置一致。通道接觸源極與汲極。

Description

主動元件及其製作方法
本發明是有關於一種元件及其製作方法，且特別是有關於一種主動元件及其製作方法。
具有高畫質、空間利用效率佳、低消耗功率、無輻射等優越特性之液晶顯示器(Liquid Crystal Display，LCD)已逐漸成為市場之主流。一般而言，液晶顯示器包括液晶顯示面板(LCD panel)與用以提供面光源的背光模組，其中，液晶顯示面板通常包括薄膜電晶體陣列基板(Thin Film Transistor Array Substrate,TFT array substrate)、彩色濾光基板(Color Filter substrate,CF substrate)以及位於兩基板之間的液晶層(liquid crystal layer)。
圖1為一種習知畫素陣列基板的電路示意圖。請參照圖1，一般而言，畫素陣列基板10位於同一列上的畫素結構P10A、P10B、P10C...之薄膜電晶體TFT10A、TFT10B、TFT10C...皆由同一條掃描線S10進行驅動。當掃描線S10提供足夠的開啟電壓時，連接至掃描線S10的薄膜電晶體TFT10A、TFT10B、TFT10C...就會被打開，以使各條資料線D10 所搭載的資料(電壓位準)能夠寫入畫素結構P10A、P10B、P10C...。當上述寫入動作完成後，薄膜電晶體TFT10A、TFT10B、TFT10C...就會被關閉，並藉由液晶電容CLC與畫素儲存電容CST等保持各畫素結構P10A、P10B、P10C...內畫素電極的電壓位準。
然而，當薄膜電晶體TFT10A、TFT10B、TFT10C...被關閉時，各畫素結構P10A、P10B、P10C...內之畫素電極的電壓位準很容易受到其他周圍電壓改變的影響而變動，此電壓變動量稱為饋通電壓(Feed-through voltage)，以下以△VP表示之。饋通電壓可表示為：△VP=[CGD/(CLC+CST+CGD)]×△VG (1)
方程式(1)內的CLC為液晶電容，CST為畫素儲存電容，CGD為薄膜電晶體之閘極與汲極間之電容，△VG則為掃描線在開啟與關閉薄膜電晶體時的電壓差。在液晶顯示器之作動原理中，主要就是藉由施加於液晶分子的電場大小來改變液晶分子的旋轉角度，進而表現出各種灰階變化。由於施加於液晶分子的電場大小是由各畫素結構的畫素電極與一共用電極的電壓差所決定，因此當畫素電極的電壓位準受饋通電壓△VP影響而改變時，就會影響液晶顯示器的顯示效果。
一般而言，經由調整共用電極之電壓位準便可以消除饋通電壓△VP所造成之影響。然而，由於掃描線內的電阻及其他電容的影響，使得△VP會隨著畫素結構距離掃描線輸入端越遠而越小，亦即圖1所示之畫素結構P10A、P10B、P10C的△VP會呈現(△VP)A>(△VP)B>(△VP)C的現象，使得液晶顯示器之畫面發生閃爍的情形。
本發明提供一種主動元件，可改善習知技術中饋通電壓過大所造成的問題。
本發明提供一種主動元件的製作方法，可改善習知技術製作出來的主動元件的饋通電壓過大所造成的問題。
本發明的主動元件包括一閘極、一閘絕緣層、一通道、一源極與一汲極。閘極配置於一基板上。閘絕緣層配置於基板上且覆蓋閘極。閘絕緣層分為一第一區與一第二區。第一區具有均一的厚度，第二區具有均一的厚度，且第一區的厚度大於第二區的厚度。通道配置於閘絕緣層上。源極與汲極分別配置於閘絕緣層上且彼此分離。源極與汲極的分佈位置與第一區的分佈位置一致。通道接觸源極與汲極。
在本發明的一實施例中，閘絕緣層包括一第一絕緣層以及一第二絕緣層。第一絕緣層位於第一區與第二區且具有均一的厚度，第二絕緣層位於第一區且具有均一的厚度。
在本發明的一實施例中，第一絕緣層的材質不同於第二絕緣層的材質。
在本發明的一實施例中，閘絕緣層由單一材質構成。
在本發明的一實施例中，主動元件更包括一畫素電極，電性連接汲極。
在本發明的一實施例中，通道的材質為非晶矽。
本發明的主動元件的製造方法包括下列步驟。形成一閘 極於一基板上。形成一閘絕緣層於基板上且覆蓋閘極。閘絕緣層分為一第一區與一第二區。第一區具有均一的厚度，第二區具有均一的厚度，且第一區的厚度大於第二區的厚度。形成一通道、一源極與一汲極於閘絕緣層上。源極與汲極彼此分離，且源極與汲極的分佈位置與第一區的分佈位置一致。通道接觸源極與汲極。
在本發明的一實施例中，形成閘絕緣層包括下列步驟。形成一第一絕緣層於第一區與第二區。第一絕緣層具有均一的厚度。形成一第二絕緣層於第一區。第二絕緣層具有均一的厚度。
在本發明的一實施例中，形成第二絕緣層所使用的光罩及形成源極與汲極所使用的光罩相同。
在本發明的一實施例中，閘絕緣層是以單一微影蝕刻製程形成。
基於上述，在本發明的主動元件及其製作方法中，閘絕緣層在源極與汲極下方的厚度增加以減少閘極與汲極間的電容，因此可降低主動元件的饋通電壓。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並合所附圖式作詳細說明如下。
10‧‧‧畫素陣列基板
CGD、CLC、CST‧‧‧電容
P10A、P10B、P10C‧‧‧畫素結構
TFT10A、TFT10B、TFT10C‧‧‧薄膜電晶體
S10‧‧‧掃瞄線
D10‧‧‧資料線
50‧‧‧基板
100、200‧‧‧主動元件
110‧‧‧閘極
120、220‧‧‧閘絕緣層
120A‧‧‧第一區
120B‧‧‧第二區
122‧‧‧第一絕緣層
124‧‧‧第二絕緣層
130‧‧‧通道
140‧‧‧畫素電極
152‧‧‧源極
154‧‧‧汲極
160‧‧‧絕緣層
170‧‧‧共用電極
S20‧‧‧掃瞄線
D20‧‧‧資料線
L12、L14、L16、L18‧‧‧曲線
△VP‧‧‧饋通電壓
圖1是習知的畫素陣列基板的電路示意圖。
圖2A至圖2G是本發明一實施例的主動元件的製作方法的流 程剖面圖。
圖3為電容CGD與顯示器的解析度的模擬分析圖。
圖4饋通電壓△VP與顯示器的解析度的模擬分析圖。
圖5為圖2G的主動元件的上視示意圖。
圖6是本發明另一實施例的主動元件的剖面示意圖。
本發明的一實施例的主動元件的製作方法介紹如下。首先如圖2A所示，形成一閘極110於一基板50上。基板50之材質可為玻璃、石英、有機聚合物、不透光/反射材料(如導電材料、晶圓、陶瓷等)或是其它合適的材質。閘極110的材料一般是金屬材料。但本發明不限於此，在其他實施例中，閘極110之材質也可以是其他導電材質，如合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物或是金屬材料與其它導電材質的堆疊層。
請參考圖2A及圖2B，首先如圖2B所示，形成一第一絕緣層122於基板50上且覆蓋閘極110，第一絕緣層122同時分布於一第一區120A與一第二區120B。第一絕緣層122具有均一的厚度。接著如圖2C所示，形成一第二絕緣層124於第一區120A。第二絕緣層124具有均一的厚度。藉此，形成一閘絕緣層120於基板50上且覆蓋閘極110。換言之，本實施例的閘絕緣層120是由第一絕緣層122與第二絕緣層124共同構成，但本發明不限於 此。基本上，閘絕緣層120是覆蓋整個基板50，但不限定於此，只要能覆蓋整個閘極110。閘絕緣層120分為第一區120A與第二區120B。第一區120A具有均一的厚度，第二區120B具有均一的厚度，且第一區120A的厚度大於第二區120B的厚度。本實施例中，第一區120A是多個分開的區域的集合，第二區120B也是多個分開的區域的集合。第一區120A具有均一的厚度的意思是，閘絕緣層120在第一區120A的部分的厚度基本上都相同，但不排除因製程誤差或其他原因所造成的厚度差異，第二區120B亦同。在此一提，以圖2B的閘絕緣層120為例，在閘極110的邊緣處所繪示的第一絕緣層122的厚度較厚，但實際上並非如此，只是因為示意圖的表示方法所造成。真正在製作第一絕緣層122時，閘極110的邊緣處的厚度也可能有誤差。但是，本實施例所述的第一絕緣層122具有均一的厚度是指理想的設計值，第二絕緣層124亦同。由於第一絕緣層122與第二絕緣層124各自具有均一的厚度，但第一絕緣層122同時分布於第一區120A與第二區120B，而第二絕緣層124僅分布於第一區120A，因此閘絕緣層120在第一區120A的厚度就會大於閘絕緣層120在第二區120B的厚度。第一絕緣層122與第二絕緣層124的材質可選自無機材料(例如氧化矽、氮化矽、氮氧化矽、其它合適的材料或上述至少二種材料的堆疊層)、有機材料或上述的組合。第一絕緣層122與第二絕緣層124的材質可以相同或不同。
接著如圖2D所示，形成一通道130於閘絕緣層120上。 本實施例可應用在顯示器中，此時可如圖2E所示，選擇性地在閘絕緣層120上形成一畫素電極140。接著如圖2F所示，形成一源極152與一汲極154於閘絕緣層120上，其中汲極154接觸並電性連接畫素電極140。源極152與汲極154彼此分離，通道130接觸源極152與汲極154。至此，大致完成本實施例的主動元件100。本實施例中是依序形成通道130、畫素電極140、源極152與汲極154，但形成順序可依據需求調整，只要通道130接觸源極152與汲極154，且汲極154電性連接畫素電極140。
另外，源極152與汲極154的分佈位置與第一區120A的分佈位置一致。換言之，在不考慮製程誤差等影響時，源極152與汲極154的分佈位置加總後恰等於第一區120A的分佈位置，而閘絕緣層120在源極152與汲極154下方的部分(即第一區120A)的厚度大於閘絕緣層120沒有在源極152與汲極154下方的部分(即第一區120A)的厚度。習知主動元件的閘極與汲極之間的閘絕緣層僅相當於本實施例的第一絕緣層122，而本實施例的主動元件100的閘極110與汲極154之間則除了第一絕緣層122之外還有第二絕緣層124。因此，本實施例的閘極110與汲極154之間的距離相較於習知技術而言被加大了，閘極110與汲極154之間的電容CGD也就變小。根據先前所提到的方程式(1)，本實施例的主動元件100的饋通電壓△VP會隨之縮小。
申請人以第二絕緣層124的厚度為2000Å的條件進行模擬獲得如圖3的結果。曲線L12表示閘絕緣層是均一厚度的狀況， 而曲線L14表示閘絕緣層如圖2F所示且第二絕緣層124的厚度為2000Å的狀況。從曲線L12可發現當所應用的顯示器的解析度(以單位PPI表示，即pixel per inch)提高時，電容CGD會隨著提高。從曲線L14可發現電容CGD依舊隨著解析度提高，但相較於曲線L12則可看出電容CGD有30%的降幅。另外，圖4顯示與圖3相同的條件下模擬所得的饋通電壓△VP與顯示器的解析度的關係。圖4的曲線L16與圖3的曲線L12的模擬條件相同，而圖4的曲線L18與圖3的曲線L14的模擬條件相同。從曲線L16與曲線L18的比較可看出曲線L18的饋通電壓△VP也有30%的降幅。由此可知，本實施例的主動元件100在應用於顯示器時將可大幅減少畫面發生閃爍的狀況，進而提高顯示品質。
同時，藉由本實施例的設計，在主動元件100的通道130的材質採用成本較低的多晶矽的條件下，還可製作出高解析度的顯示器，而不需採用需使用昂貴製程製作的低溫多晶矽的材質的通道。此外，本實施例的主動元件100的面積適於縮小而仍可發揮正常功能，因此有助於減少顯示器的邊框寬度。另外，源極152與汲極154的分佈位置與閘絕緣層120的第一區120A的分佈位置一致，也就是在利用微影蝕刻製程形成源極152與汲極154以及形成閘絕緣層120時可以採用相同的光罩。以本實施例而言，形成第二絕緣層124所使用的光罩及形成源極152與汲極154所使用的光罩相同。因此，雖然本實施例中製作了厚度不均勻的閘絕緣層120，但並不會額外產生購買與儲存光罩的成本。另外，若將 整層閘絕緣層的厚度都增加，根據先前所提到的方程式(1)，畫素儲存電容CST也會減少，反而會再次增加饋通電壓△VP。
再者，本實施例的通道130具有較佳的載子遷移率(mobility)。載子遷移率與電流大小及載子移動路徑的長度成正比。在霍爾(Hell)效應的影響下，由於本實施例的通道130在第二絕緣層124之間的厚度相較於習知通道的厚度加大了，因此載子從源極152邊緣進入通道130的上層後，會先往下移動到通道130的下層，再橫向移動至汲極154的邊緣下方，然後往上移動到通道130的上層並進入汲極154。藉此，本實施例的通道130具有較長的載子移動路徑，因此可以提高通道130的載子遷移率。
選擇性地，還可如圖2G所示，在基板50上方形成一絕緣層160。絕緣層160覆蓋前述所形成的各元件。接著，在絕緣層160上形成一共用電極170。利用畫素電極140與共用電極170之間的電壓差所形成的電場，本實施例的主動元件100應用於液晶顯示器時可控制液晶分子的排列而達成顯示效果。
接著參照圖5與圖2G說明本發明一實施例的主動元件100應用於顯示器的範例，其中圖2G是沿圖5中剖面線I-I所見的剖面示意圖。本實施例的主動元件100包括閘極110、閘絕緣層120(僅標示於圖2G)、通道130、源極152與汲極154。另外，因為本實施例的主動元件100應用於顯示器，故還包括掃瞄線S20、資料線D20、畫素電極140與共用電極170，但本發明不限於此。閘極110與掃瞄線S20例如是由同一材料層形成，而資料 線D20、源極152與汲極154例如是由同一材料層形成。閘極110直接與掃瞄線S20相連或者是掃瞄線S20的一部分，源極152直接與資料線D20相連或者是資料線D20的一部分。本實施例是以應用於邊際電場切換式(Fringe Field Switching,FFS)液晶顯示面板為例，畫素電極與共用電極兩者至少其中一個可具有多個狹縫(slit)與多個分支(branch)。在本實施例中，畫素電極140為塊狀電極圖案，而共用電極170具有多個分支電極圖案，但其他實施例中畫素電極140與共用電極170也可形成為其他形狀的圖案。
圖6是本發明另一實施例的主動元件的剖面示意圖。請參照圖6，本實施例的主動元件200與圖2G的主動元件100，差異僅在於本實施例的閘絕緣層220是由單一材質以單一微影蝕刻製程形成。由於閘絕緣層220在源極152與汲極154下方的部分的厚度較大，因此本實施例的主動元件200同樣具有較小的閘極110與汲極154之間的電容CGD，饋通電壓△VP也隨之縮小。由此可知，本實施例的主動元件100在應用於顯示器時將可大幅減少畫面發生閃爍的狀況，進而提高顯示品質。舉例而言，本實施例的閘絕緣層220可利用正光阻劑搭配形成源極152與汲極154所使用的光罩並調整曝光時間而形成，閘絕緣層220也可利用正光阻劑搭配半色調(halftone)光罩而形成。
綜上所述，在本發明的主動元件及其製作方法中，源極與汲極下方的閘絕緣層厚度增加，因此可以減少閘極與汲極間的電容，進而降低主動元件的饋通電壓。如此，可獲得較佳品質的主動 元件，且應用於顯示器時可大幅減少畫面發生閃爍的狀況，進而提高顯示品質。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
50‧‧‧基板
110‧‧‧閘極
120‧‧‧閘絕緣層
120A‧‧‧第一區
120B‧‧‧第二區
122‧‧‧第一絕緣層
124‧‧‧第二絕緣層
130‧‧‧通道
140‧‧‧畫素電極
152‧‧‧源極
154‧‧‧汲極

Claims (10)

  1. 一種主動元件，包括：一閘極，置於一基板上；一閘絕緣層，置於該基板上且覆蓋該閘極，該閘絕緣層分為一第一區與一第二區，該第一區具有均一的厚度，該第二區具有均一的厚度，且該第一區的厚度大於該第二區的厚度；一通道，置於該閘絕緣層上；以及一源極與一汲極，分別置於該閘絕緣層上且彼此分離，其中該源極與該汲極的分佈位置與該第一區的分佈位置一致，該通道接觸該源極與該汲極。
  2. 如申請專利範圍第1項所述的主動元件，其中該閘絕緣層包括：一第一絕緣層，位於該第一區與該第二區且具有均一的厚度；以及一第二絕緣層，位於該第一區且具有均一的厚度。
  3. 如申請專利範圍第2項所述的主動元件，其中該第一絕緣層的材質不同於該第二絕緣層的材質。
  4. 如申請專利範圍第1項所述的主動元件，其中該閘絕緣層由單一材質構成。
  5. 如申請專利範圍第1項所述的主動元件，更包括一畫素電極，電性連接該汲極。
  6. 如申請專利範圍第1項所述的主動元件，其中該通道的材 質為非晶矽。
  7. 一種主動元件的製造方法，包括下列步驟：形成一閘極於一基板上；形成一閘絕緣層於該基板上且覆蓋該閘極，該閘絕緣層分為一第一區與一第二區，該第一區具有均一的厚度，該第二區具有均一的厚度，且該第一區的厚度大於該第二區的厚度；以及形成一通道、一源極與一汲極於該閘絕緣層上，其中該源極與該汲極彼此分離，且該源極與該汲極的分佈位置與該第一區的分佈位置一致，該通道接觸該源極與該汲極。
  8. 如申請專利範圍第7項所述的主動元件的製造方法，其中形成該閘絕緣層的步驟包括：形成一第一絕緣層於該第一區與該第二區，其中該第一絕緣層具有均一的厚度；以及形成一第二絕緣層於該第一區，其中該第二絕緣層具有均一的厚度。
  9. 如申請專利範圍第8項所述的主動元件的製造方法，其中形成該第二絕緣層所使用的光罩及形成該源極與該汲極所使用的光罩相同。
  10. 如申請專利範圍第7項所述的主動元件的製造方法，其中該閘絕緣層是以單一微影蝕刻製程形成。
TW103145952A 2014-12-27 2014-12-27 主動元件及其製作方法 TW201624678A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW103145952A TW201624678A (zh) 2014-12-27 2014-12-27 主動元件及其製作方法
CN201510108450.7A CN106033778A (zh) 2014-12-27 2015-03-12 主动元件及其制作方法
US14/662,041 US20160190342A1 (en) 2014-12-27 2015-03-18 Active element and fabricating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103145952A TW201624678A (zh) 2014-12-27 2014-12-27 主動元件及其製作方法

Publications (1)

Publication Number Publication Date
TW201624678A true TW201624678A (zh) 2016-07-01

Family

ID=56165212

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103145952A TW201624678A (zh) 2014-12-27 2014-12-27 主動元件及其製作方法

Country Status (3)

Country Link
US (1) US20160190342A1 (zh)
CN (1) CN106033778A (zh)
TW (1) TW201624678A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110690290B (zh) * 2019-09-18 2020-12-22 华东师范大学 一种非对称栅氧结构的纳米片环栅场效应晶体管

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI518800B (zh) * 2008-08-08 2016-01-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
CN101740631B (zh) * 2008-11-07 2014-07-16 株式会社半导体能源研究所 半导体装置及该半导体装置的制造方法
JP5477547B2 (ja) * 2009-06-22 2014-04-23 ソニー株式会社 薄膜トランジスタの製造方法
US20140313443A1 (en) * 2013-04-22 2014-10-23 Shenzhen China Star Optoelectronics Technology Co., Ltd. Display panel, transistor, and the manufacturing method thereof

Also Published As

Publication number Publication date
US20160190342A1 (en) 2016-06-30
CN106033778A (zh) 2016-10-19

Similar Documents

Publication Publication Date Title
TWI383504B (zh) 形成薄膜電晶體（ｔｆｔ）陣列面板的裝置及其方法
US8570475B2 (en) Array substrate, liquid crystal panel and liquid crystal display
EP2784574B1 (en) Tft array substrate and forming method thereof, and display panel
US20080111934A1 (en) Tft-lcd array substrate and manufacturing method thereof
KR101515382B1 (ko) 박막 트랜지스터 표시판
WO2019033812A1 (zh) 显示基板、显示面板及显示装置
KR20010050055A (ko) 박막트랜지스터 및 그 제조방법과 그것을 구비한액정표시장치
US20070024770A1 (en) Liquid crystal display device and method of fabricating the same
WO2016098651A1 (ja) 半導体装置、その製造方法、および半導体装置を備えた表示装置
US20100245735A1 (en) Array substrate and manufacturing method thereof
US8115215B2 (en) Array substrate and method for manufacturing the same
KR102221845B1 (ko) 표시 기판 및 그의 제조방법
US20070273803A1 (en) Active component array substrate and fabricating method thereof
US20190088790A1 (en) Planarisation layers
US7615782B2 (en) Thin film transistor substrate and liquid crystal display panel having sub-pixels
WO2014153958A1 (zh) 阵列基板、阵列基板的制造方法以及显示装置
CN105810693A (zh) 阵列基板及其制作方法、显示装置
JPWO2009125532A1 (ja) アクティブマトリクス基板及び液晶表示装置
US9679921B2 (en) Display substrate and method of fabricating the same
KR20030065396A (ko) 횡방향 전계 액정 표시 장치
KR20140031191A (ko) Tft 어레이 기판 및 그의 형성 방법, 및 디스플레이 패널
JPH0611735A (ja) 光学的マスクを有するディスプレイスクリーンおよびスクリーンの形成法
JP2005107526A (ja) Ｏｃｂモード液晶表示装置
US10459300B2 (en) Array substrate and a method for fabricating the same, a liquid crystal display panel
TW201624678A (zh) 主動元件及其製作方法