JP5564212B2 - 半導体装置の作製方法、及び半導体装置 - Google Patents

半導体装置の作製方法、及び半導体装置 Download PDF

Info

Publication number
JP5564212B2
JP5564212B2 JP2009182980A JP2009182980A JP5564212B2 JP 5564212 B2 JP5564212 B2 JP 5564212B2 JP 2009182980 A JP2009182980 A JP 2009182980A JP 2009182980 A JP2009182980 A JP 2009182980A JP 5564212 B2 JP5564212 B2 JP 5564212B2
Authority
JP
Japan
Prior art keywords
film
thin film
layer
film transistor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009182980A
Other languages
English (en)
Other versions
JP2010062549A (ja
JP2010062549A5 (ja
Inventor
秀和 宮入
健吾 秋元
康男 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2009182980A priority Critical patent/JP5564212B2/ja
Publication of JP2010062549A publication Critical patent/JP2010062549A/ja
Publication of JP2010062549A5 publication Critical patent/JP2010062549A5/ja
Application granted granted Critical
Publication of JP5564212B2 publication Critical patent/JP5564212B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/467—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/4763—Deposition of non-insulating, e.g. conductive -, resistive -, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/4763—Deposition of non-insulating, e.g. conductive -, resistive -, layers on insulating layers; After-treatment of these layers
    • H01L21/47635—After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/263—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4

Description

本発明はチャネル形成領域に酸化物半導体膜を用いた薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体装置およびその作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置や有機発光素子を有する発光表示装置を部品として搭載した電子機器に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
近年、マトリクス状に配置された表示画素毎に薄膜トランジスタ（ＴＦＴ）からなるスイッチング素子を設けたアクティブマトリクス型の表示装置（液晶表示装置や発光表示装置や電気泳動式表示装置）が盛んに開発されている。アクティブマトリクス型の表示装置は、画素（又は１ドット）毎にスイッチング素子が設けられており、単純マトリクス方式に比べて画素密度が増えた場合に低電圧駆動できるので有利である。
また、チャネル形成領域に酸化物半導体膜を用いて薄膜トランジスタ（ＴＦＴ）などを作製し、電子デバイスや光デバイスに応用する技術が注目されている。例えば、酸化物半導体膜としてＺｎＯを用いるＴＦＴや、ＩｎＧａＯ３（ＺｎＯ）ｍを用いるＴＦＴが挙げられる。これらの酸化物半導体膜を用いて形成されたＴＦＴを透光性を有する基板上に形成し、画像表示装置のスイッチング素子などに用いる技術が特許文献１、特許文献２などで開示されている。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報
チャネル形成領域に酸化物半導体膜を用いる薄膜トランジスタには、動作速度が速く、製造工程が比較的簡単であり、十分な信頼性であることが求められている。
薄膜トランジスタを形成するにあたり、ソース電極層及びドレイン電極層は、低抵抗な金属材料を用いる。特に、大面積の表示を行う表示装置を製造する際、配線の抵抗による信号の遅延問題が顕著になってくる。従って、配線や電極の材料としては、電気抵抗値の低い金属材料を用いることが望ましい。電気抵抗値の低い金属材料からなるソース電極層及びドレイン電極層と、酸化物半導体膜とが直接接する薄膜トランジスタ構造とすると、コンタクト抵抗が高くなる恐れがある。コンタクト抵抗が高くなる原因は、ソース電極層及びドレイン電極層と、酸化物半導体膜との接触面でショットキー接合が形成されることが要因の一つと考えられる。
加えて、ソース電極層及びドレイン電極層と、酸化物半導体膜とが直接接する部分には容量が形成され、周波数特性（ｆ特性と呼ばれる）が低くなり、薄膜トランジスタの高速動作を妨げる恐れがある。
また、酸化物半導体はエッチング剤による膜減りや、プラズマによる酸素欠損量の変化などのダメージを受けやすい。ダメージを受けた半導体層を薄膜トランジスタに用いると特性がばらついてしまう。そこで、酸化物半導体膜を用いる逆スタガ型の薄膜トランジスタを作製する場合、チャネル形成領域をダメージから保護するチャネル保護層を設ける構造は有効である。しかし、チャネル保護層の形成にともないフォトマスクの使用枚数が増え、工程が煩雑になり、生産性が低下するおそれがある。
本発明は、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む酸化物半導体層とソース電極層及びドレイン電極層のコンタクト抵抗が小さく、薄膜トランジスタの作製工程において酸化物半導体層がダメージを受けにくい薄膜トランジスタを、少ない工程で作製する方法を提供することを課題の一つとする。
本発明は、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体層を用い、半導体層とソース電極層及びドレイン電極層との間にバッファ層を設け、チャネル保護層を設けた逆スタガ型（ボトムゲート構造）の薄膜トランジスタの作製方法を含むことを要旨とする。
本明細書において、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体膜を用いて形成された半導体層を「ＩＧＺＯ半導体層」とも記す。
ソース電極とＩＧＺＯ半導体層とはオーミック性のコンタクトが必要であり、さらに、そのコンタクト抵抗は極力低減することが望まれる。同様に、ドレイン電極とＩＧＺＯ半導体層とはオーミック性のコンタクトが必要であり、さらに、そのコンタクト抵抗は極力低減することが望まれる。
そこで、ソース電極とＩＧＺＯ半導体層との間に、ＩＧＺＯ半導体層よりもキャリア濃度の高いバッファ層を意図的に設けることによってオーミック性のコンタクトを形成する。
また、本発明の一態様を適用した薄膜トランジスタの構造はチャネル保護層を設ける構造であるため、チャネル形成領域だけでなくＩＧＺＯ半導体層のゲート絶縁膜と接する面とは反対側の領域、所謂バックチャネルを工程時のダメージ（エッチング時のプラズマやエッチング剤による膜減りや、酸化など）から保護することができ、半導体装置の信頼性を向上させることができる。
本発明の半導体装置の作製方法の一形態は、基板上にゲート電極層を形成し、ゲート電極層上にゲート絶縁膜を形成し、ゲート絶縁膜上にインジウム、ガリウム、及び亜鉛を含む酸化物半導体膜を形成し、酸化物半導体膜上のチャネル形成領域と重なる領域にチャネル保護層を形成し、酸化物半導体膜上にｎ型の導電型を有する膜を形成し、ｎ型の導電型を有する膜上に導電膜を形成し、導電膜上にレジストマスクを形成し、レジストマスクを用いて導電膜と、ｎ型の導電型を有する膜と、半導体膜をエッチングして、ソース電極層及びドレイン電極層と、バッファ層と半導体層を形成することを特徴とする半導体装置の作製方法である。
また、本発明の半導体装置の作製方法の一形態は、透光性の基板上に遮光性のゲート電極層を形成し、ゲート電極層上に透光性のゲート絶縁膜を形成し、ゲート絶縁膜上にインジウム、ガリウム、及び亜鉛を含む酸化物半導体膜を形成し、酸化物半導体膜上に透光性の絶縁膜を形成し、絶縁膜上にフォトレジスト膜を形成し、ゲート電極をフォトマスクとして、フォトレジストに基板側から露光してレジストマスクを形成し、レジストマスクを用いてチャネル保護層を形成することを特徴とする半導体装置の作成方法である。
また、本発明の半導体装置の作製方法の一形態は、ゲート絶縁膜とチャネル保護層をエッチングストッパーとすることを特徴とする半導体装置の作成方法である。
本発明によって、光電流が少なく、寄生容量が小さく、オン・オフ比の高い薄膜トランジスタを得ることができ、良好な動特性（ｆ特性）を有する薄膜トランジスタを少ない工程数で作製できる。よって、電気特性が高く信頼性のよい薄膜トランジスタを有する半導体装置を生産性に優れた方法で提供できる。
本発明の一態様を適用した半導体装置を説明する図。 本発明の一態様を適用した半導体装置の作製方法を説明する図。 本発明の一態様を適用した半導体装置の作製方法を説明する図。 本発明の一態様を適用した半導体装置の作製方法を説明する図。 本発明の一態様を適用した半導体装置を説明する図。 マルチチャンバー型の製造装置の上面模式図。 表示装置のブロック図を説明する図。 信号線駆動回路の構成を説明する図。 信号線駆動回路の動作を説明するタイミングチャート。 信号線駆動回路の動作を説明するタイミングチャート。 シフトレジスタの構成を説明する図。 図１１に示すフリップフロップの接続構成を説明する図。 本発明の一態様を適用した液晶表示装置を説明する図。 本発明の一態様を適用した電子ペーパーを説明する図。 本発明の一態様を適用した発光表示装置を説明する図。 本発明の一態様を適用した発光表示装置を説明する図。 本発明の一態様を適用した発光表示装置を説明する図。 本発明の一態様を適用した発光表示装置を説明する図。 本発明の一態様を適用した液晶表示装置を説明する図。 本発明の一態様を適用した液晶表示装置を説明する図。 本発明の一態様を適用した電子機器を説明する図。 本発明の一態様を適用した電子機器を説明する図。 本発明の一態様を適用した電子機器を説明する図。 本発明の一態様を適用した電子機器を説明する図。 本発明の一態様を適用した電子機器を説明する図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態では、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体層を用い、半導体層とソース電極層及びドレイン電極層との間にバッファ層を設け、チャネル保護層を設けた逆スタガ型（ボトムゲート構造）の薄膜トランジスタの作製工程について、図１及び図２を用いて説明する。
図１に本実施の形態のボトムゲート構造の薄膜トランジスタの作製工程を示す。図２（Ａ）は図１の工程を経て作製した薄膜トランジスタの平面図であり、図２（Ｂ）は図２（Ａ）におけるＡ１−Ａ２で切断した断面図である。
基板１００は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、若しくはアルミノシリケートガラスなど、フュージョン法やフロート法で作製される無アルカリガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板等を用いることができる。また、ステンレス合金などの金属基板の表面に絶縁膜を設けた基板を適用しても良い。基板１００がマザーガラスの場合、基板の大きさは、第１世代（３２０ｍｍ×４００ｍｍ）、第２世代（４００ｍｍ×５００ｍｍ）、第３世代（５５０ｍｍ×６５０ｍｍ）、第４世代（６８０ｍｍ×８８０ｍｍ、または７３０ｍｍ×９２０ｍｍ）、第５世代（１０００ｍｍ×１２００ｍｍまたは１１００ｍｍ×１２５０ｍｍ）、第６世代（１５００ｍｍ×１８００ｍｍ）、第７世代（１９００ｍｍ×２２００ｍｍ）、第８世代（２１６０ｍｍ×２４６０ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ、２４５０ｍｍ×３０５０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等を用いることができる。
また基板１００上に下地膜として絶縁膜を形成してもよい。下地膜としては、ＣＶＤ法やスパッタリング法等を用いて、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、または窒化酸化珪素膜の単層、又は積層で形成すればよい。
ゲート電極層１１１は、金属材料で形成される。金属材料としてはアルミニウム、クロム、チタン、タンタル、モリブデン、銅などが適用される。ゲート電極の好適例は、アルミニウム又はアルミニウムとバリア金属の積層構造体によって形成される。バリア金属としては、チタン、モリブデン、クロムなどの高融点金属が適用される。バリア金属はアルミニウムのヒロック防止、酸化防止のために設けることが好ましい。
ゲート電極層１１１となる導電膜は厚さ５０ｎｍ以上３００ｎｍ以下で形成する。ゲート電極の厚さを３００ｎｍ以下とすることで、後に形成される半導体膜や配線の段切れ防止が可能である。また、ゲート電極の厚さを１５０ｎｍ以上とすることで、ゲート電極の抵抗を低減することが可能であり、大面積化が可能である。
なお、ゲート電極層１１１上には半導体膜や配線を形成するので、段切れ防止のため端部がテーパー状になるように加工することが望ましい。また、図示しないがこの工程でゲート電極に接続する配線や容量配線も同時に形成することができる。
ゲート電極層１１１は、スパッタリング法、ＣＶＤ法、めっき法、印刷法、または、銀、金、銅などの導電性ナノペーストを用いてインクジェット法により導電性粒子等を含む液滴を吐出し焼成して、ゲート電極層１１１を形成することができる。
なお、ここでは基板上に導電膜としてアルミニウム膜とモリブデン膜をスパッタリング法により積層して成膜し、本実施の形態における第１のフォトマスクを用いて形成したレジストマスクを使い、基板上に形成された導電膜をエッチングしてゲート電極層１１１を形成する。
ゲート絶縁膜１０２ａ、１０２ｂはそれぞれ、厚さ５０〜１５０ｎｍの酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、または窒化酸化珪素膜で形成することができる。なお、ゲート絶縁膜を２層とせず、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、または窒化酸化珪素膜の単層で形成することができるし、また、３層のゲート絶縁膜を形成してもよい。
ゲート絶縁膜１０２ａを窒化珪素膜、または窒化酸化珪素膜を用いて形成することで、基板とゲート絶縁膜１０２ａの密着力が高まり、基板としてガラス基板を用いた場合、基板からの不純物が半導体層１１３に拡散するのを防止することが可能であり、さらにゲート電極層１１１の酸化防止が可能である。即ち、膜剥れを防止することができると共に、後に形成される薄膜トランジスタの電気特性を向上させることができる。また、ゲート絶縁膜１０２ａ、１０２ｂはそれぞれ厚さ５０ｎｍ以上であると、ゲート電極層１１１の凹凸を被覆率できるため好ましい。
ここでは、酸化窒化珪素膜とは、その組成として、窒素よりも酸素の含有量が多いものであって、濃度範囲として酸素が５５〜６５原子％、窒素が１〜２０原子％、Ｓｉが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化珪素膜とは、その組成として、酸素よりも窒素の含有量が多いものであって、濃度範囲として酸素が１５〜３０原子％、窒素が２０〜３５原子％、Ｓｉが２５〜３５原子％、水素が１５〜２５原子％の範囲で含まれるものをいう。
また、半導体層１１３に接するゲート絶縁膜１０２ｂとしては、例えば酸化珪素、酸化アルミニウム、酸化マグネシウム、窒化アルミニウム、酸化イットリウム、酸化ハフニウムを使うことができる。
ゲート絶縁膜１０２ａ、１０２ｂはそれぞれ、ＣＶＤ法やスパッタリング法等を用いて形成することができる。ここでは、図１（Ａ）のごとくゲート絶縁膜１０２ａとして窒化珪素膜をプラズマＣＶＤ法により成膜し、ゲート絶縁膜１０２ｂとして酸化珪素膜をスパッタリング法で成膜する。
特に、半導体膜に接するゲート絶縁膜１０２ｂと半導体膜１０３は連続で成膜するのが望ましい。連続成膜することで、水蒸気などの大気成分や大気中に浮遊する不純物元素やゴミによる汚染がない積層界面を形成できるので、薄膜トランジスタ特性のばらつきを低減できる。
アクティブマトリクス型の表示装置においては、回路を構成する薄膜トランジスタの電気特性が重要であり、この電気特性が表示装置の性能を左右する。特に、薄膜トランジスタの電気特性のうち、しきい値電圧（Ｖｔｈ）が重要である。電界効果移動度が高くともしきい値電圧値が高い、或いはしきい値電圧値がマイナスであると、回路として制御することが困難である。しきい値電圧値が高く、しきい値電圧値の絶対値が大きい薄膜トランジスタの場合には、駆動電圧が低い状態では薄膜トランジスタとしてのスイッチング機能を果たすことができず、負荷となる恐れがある。また、しきい値電圧値がマイナスであると、ゲート電圧が０Ｖでもソース電極とドレイン電極の間に電流が流れる、所謂ノーマリーオンとなりやすい。
ｎチャネル型の薄膜トランジスタの場合、ゲート電圧に正の電圧を印加してはじめてチャネルが形成されて、ドレイン電流が流れ出すトランジスタが望ましい。駆動電圧を高くしないとチャネルが形成されないトランジスタや、負の電圧状態でもチャネルが形成されてドレイン電流が流れるトランジスタは、回路に用いる薄膜トランジスタとしては不向きである。よって、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体膜を用いる薄膜トランジスタのゲート電圧が０Ｖにできるだけ近い正のしきい値電圧でチャネルが形成されることが望ましい。
薄膜トランジスタのしきい値電圧は、酸化物半導体層の界面、即ち、酸化物半導体層とゲート絶縁膜の界面に大きく影響すると考えられる。そこで、これらの界面を清浄な状態で形成することによって、薄膜トランジスタの電気特性を向上させるとともに、製造工程の複雑化を防ぐことができ、量産性と高性能の両方を備えた薄膜トランジスタを実現する。
特に酸化物半導体層とゲート絶縁膜との界面に水分が存在すると、薄膜トランジスタの電気的特性の劣化、しきい値電圧のばらつき、ノーマリーオンになりやすいといった問題を招く。酸化物半導体層とゲート絶縁膜とを連続成膜することで、このような水素化合物を排除することができる。
よって、大気に曝すことなくゲート絶縁膜と、半導体膜をスパッタリング法により、減圧下で連続成膜することで良好な界面を有し、リーク電流が低く、且つ、電流駆動能力の高い薄膜トランジスタを実現することができる。
なお、本明細書中で連続成膜とは、スパッタ法で行う第１の成膜工程からスパッタ法で行う第２の成膜工程までの一連のプロセス中、被処理基板の置かれている雰囲気が大気等の汚染雰囲気に触れることなく、常に真空中または不活性ガス雰囲気（窒素雰囲気または希ガス雰囲気）で制御されていることを言う。連続成膜を行うことにより、清浄化された被処理基板への水分等の再付着を回避して成膜を行うことができる。
同一チャンバー内で第１の成膜工程から第２の成膜工程までの一連のプロセスを行うことは本明細書における連続成膜の範囲にあるとする。
また、異なるチャンバーで第１の成膜工程から第２の成膜工程までの一連のプロセスを行う場合、第１の成膜工程を終えた後、大気にふれることなくチャンバー間を基板搬送して第２の成膜を施すことも本明細書における連続成膜の範囲にあるとする。
なお、第１の成膜工程と第２の成膜工程の間に、基板搬送工程、アライメント工程、徐冷工程、または第２の工程に必要な温度とするため基板を加熱または冷却する工程等を有しても、本明細書における連続成膜の範囲にあるとする。
ただし、洗浄工程、ウエットエッチング、レジスト形成といった液体を用いる工程が第１の成膜工程と第２の成膜工程の間にある場合、本明細書でいう連続成膜の範囲には当てはまらないとする。
また、ゲート絶縁膜、半導体層及びチャネル保護層は酸素雰囲気下（又は酸素９０％以上、希ガス（アルゴン等）１０％以下）で形成することで、劣化による信頼性の低下や、薄膜トランジスタ特性のノーマリーオン側へのシフトなどを軽減することができる。また、ｎ型の導電型を有するバッファ層は希ガス（アルゴン等）雰囲気下で成膜することが好ましい。
このようにスパッタリング法を用いて連続的に成膜すると、生産性が高く、薄膜界面の信頼性が安定する。また、ゲート絶縁膜と半導体層を酸素雰囲気下で成膜し、酸素を多く含ませるようにすると、劣化による信頼性の低下や、薄膜トランジスタがノーマリーオンとなることを軽減することができる。
また、チャネル保護層１１６となる絶縁膜１０６についても半導体膜１０３の成膜に引き続いて、連続成膜するのが望ましい。連続成膜することで、半導体膜１０３のゲート絶縁膜と接する面とは反対側の領域、所謂バックチャネルに水蒸気などの大気成分や大気中に浮遊する不純物元素やゴミによる汚染がない積層界面を形成することができるので、薄膜トランジスタ特性のばらつきを低減することができる。
連続で成膜する方法としては、複数の成膜室を有したマルチチャンバー型のスパッタリング装置や複数のターゲットを有したスパッタリング装置もしくはＰＬＤ（パルスレーザー蒸着）装置を用いれば良い。
絶縁膜として酸化珪素を形成する場合、ターゲットとして酸化珪素（人工石英）もしくは珪素を用い、高周波スパッタリング法もしくは反応性スパッタリング法により成膜できる。
なお、ここでは珪素ターゲットと半導体膜用のターゲットを備えたマルチチャンバー型のスパッタリング装置を使って、半導体に接する２層目のゲート絶縁膜１０２ｂとして酸化珪素膜を形成し、大気にさらすことなく半導体膜１０３の形成とチャネル保護層となる絶縁膜１０６を形成する。
半導体層１１３は非晶質の酸化物半導体膜で形成される。非晶質の酸化物半導体膜としては、インジウム、ガリウム、アルミニウム、亜鉛及びスズから選んだ元素の複合酸化物を用いることができる。
酸化インジウムと酸化ガリウムと酸化亜鉛からなる酸化物の場合、金属元素の組成比の自由度は高く、広い範囲の混合比で半導体層として機能する。例えば酸化インジウムと酸化ガリウムと酸化亜鉛をそれぞれ等モルで混合した材料や、膜中の金属元素の存在比がＩｎ：Ｇａ：Ｚｎ＝２．２：２．２：１．０の比で存在する酸化物を一例として挙げることができる。
半導体膜１０３としては２ｎｍ以上２００ｎｍ以下、好ましくは２０ｎｍ以上１５０ｎｍ以下の厚さで形成するとよい。また、膜中の酸素欠損が増えるとキャリア濃度が高まり、薄膜トランジスタ特性が損なわれてしまうため、例えば酸素のみの雰囲気下、または酸素が９０％以上、且つ、Ａｒが１０％以下の雰囲気下でパルスＤＣスパッタ法のスパッタリングを行い、酸素過剰のＩＧＺＯ膜を形成する。
非晶質の酸化物半導体は、反応性スパッタリング法、パルスレーザー蒸着法（ＰＬＤ法）又はゾルゲル法により成膜できる。気相法の中でも、材料系の組成を制御しやすい点では、ＰＬＤ法が、量産性の点からは、上述したようにスパッタリング法が適している。ここでは、半導体層の形成方法の一例として、Ｉｎ、Ｇａ、及びＺｎを含む酸化物（ＩＧＺＯ）を用いた方法について説明する。
酸化インジウム（Ｉｎ２Ｏ３）と酸化ガリウム（Ｇａ２Ｏ３）と酸化亜鉛（ＺｎＯ）をそれぞれ等モルで混合し、焼結した直径８インチのターゲットを用い、ターゲットから１７０ｍｍの位置に基板を配置して、５００Ｗの出力でＤＣ（Ｄｉｒｅｃｔ Ｃｕｒｒｅｎｔ）スパッタリングして半導体層を形成する。チャンバーの圧力は０．４Ｐａ、ガス組成比はＡｒ／Ｏ２が１０／５ｓｃｃｍの条件で５０ｎｍ成膜する。成膜の際の酸素分圧をインジウム錫酸化物（ＩＴＯ）などの透明導電膜の成膜条件より高く設定し、成膜雰囲気の酸素濃度を制御して酸素欠損を抑制することが望ましい。また、パルス直流（ＤＣ）電源を用いると、ごみが軽減でき、半導体層の膜厚分布も均一となるために好ましい。
さらに、半導体膜１０３にプラズマ処理を行ってもよい。プラズマ処理を行うことにより、半導体膜１０３のダメージを回復することができる。プラズマ処理はＯ２、Ｎ２Ｏ、好ましくは酸素を含むＮ２、Ｈｅ、Ａｒ雰囲気下で行うことが好ましい。また、上記雰囲気にＣｌ２、ＣＦ４を加えた雰囲気下で行ってもよい。なお、プラズマ処理は、無バイアスで行うことが好ましい。
なお、本実施の形態では酸化物半導体膜用のターゲットと共に珪素ターゲットを備えたマルチチャンバー型のスパッタリング装置を使い、前工程で形成したゲート絶縁膜１０２ｂを大気にさらすことなく、その上に半導体膜１０３を形成する。また、成膜した半導体膜１０３を大気にさらすことなく、その上にチャネル保護層となる絶縁膜１０６を成膜する。
チャネル保護層１１６は、半導体層のチャネル形成領域と重なる領域に絶縁膜で形成する。チャネル保護層となる絶縁膜１０６は、無機材料（酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素など）を用いることができる。また、感光性または非感光性の有機材料（有機樹脂材料）（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト、ベンゾシクロブテンなど）、もしくは複数種からなる膜、またはこれらの膜の積層などを用いることができる。また、シロキサンを用いてもよい。
チャネル保護層となる絶縁膜１０６は、プラズマＣＶＤ法や熱ＣＶＤ法などの気相成長法やスパッタリング法にて成膜できる。また、湿式法であるスピンコート法などの塗布法を用いることができる。また、液滴吐出法や、印刷法（スクリーン印刷やオフセット印刷などパターンが形成される方法）などによって選択的に形成してもよい。
なお、ここでは珪素ターゲットと酸化物半導体膜用のターゲットを備えたマルチチャンバー型のスパッタリング装置を使って、前工程で形成した半導体膜１０３を大気にさらすことなく、絶縁膜１０６として酸化珪素膜を成膜する。
次に、本実施の形態における第２のフォトマスクを用いてレジストマスク１１７を図１（Ａ）のごとく形成する。レジストマスク１１７を使い、半導体膜１０３上に形成された絶縁膜１０６を選択的にエッチングして図１（Ｂ）のごとくチャネル保護層１１６を形成する。
次に、半導体膜１０３上にバッファ層として機能するｎ型の導電型を有する膜１０４を成膜する。バッファ層はｎ＋層として機能し、ドレイン領域またはソース領域とも呼ぶことができる。また、半導体層とバッファ層との間にキャリア濃度が半導体層より高く、バッファ層より低い第２のバッファ層を設けてもよい。第２のバッファ層はｎ−層として機能する。
バッファ層としては、ｎ型の導電型を有する金属酸化物やＩｎ、Ｇａ、及びＺｎを含む酸化物半導体膜を用いることができる。
バッファ層に使用できるｎ型の導電型を有する金属酸化物としては、例えば酸化チタン、酸化モリブデン、酸化亜鉛、酸化インジウム、酸化タングステン、酸化マグネシウム、酸化カルシウム、酸化錫等を用いることができる。バッファ層にはｎ型またはｐ型の導電型を付与する不純物を含ませてもよい。不純物としては、インジウム、ガリウム、アルミニウム、亜鉛、錫などを用いることができる。特に、バッファ層がチタンを含むことが好ましい。金属酸化物からなるバッファ層のキャリア濃度はチャネルが形成されるＩＧＺＯ半導体層１１３よりも高く導電性に優るため、ソース電極層もしくはドレイン電極層と半導体層が直接接合する場合に比べ、接触抵抗を低減することがきる。
また、バッファ層としてｎ型の導電型を有するＩｎ、Ｇａ、及びＺｎを含む酸化物半導体膜を用いることもできる。またＩｎ、Ｇａ、及びＺｎを含む酸化物半導体膜にｎ型を付与する不純物元素を含ませてもよい。不純物元素として、例えば、マグネシウム、アルミニウム、チタン、スカンジウム、イットリウム、ジルコニウム、ハフニウム、硼素、タリウム、ゲルマニウム、錫、鉛などを用いることができる。マグネシウム、アルミニウム、チタンなどをバッファ層に含ませると、酸素のブロッキング効果などがあり、成膜後の加熱処理などによって半導体層の酸素濃度を最適な範囲内に保持できる。
また、半導体層とバッファ層の間に、半導体層よりキャリア濃度が高くバッファ層よりキャリア濃度が低いｎ−層として機能する第２のバッファ層を設けてもよい。
ｎ型の導電型を有する膜１０４としては２ｎｍ以上１００ｎｍ以下の厚さで形成するとよい。
ｎ型の導電型を有する膜１０４は、スパッタリング法又はパルスレーザー蒸着法（ＰＬＤ法）により成膜することができる。
次に、ソース電極層またはドレイン電極層となる導電膜１０５を成膜する。導電膜１０５はゲート電極層１１１と同じ材料を使うことができるが、特に、ｎ型の導電型を有する膜１０４に接する層がチタン膜であることが好適である。導電膜の具体例として、単体のチタン膜、もしくはチタン膜とアルミニウム膜の積層膜、もしくはチタン膜とアルミニウム膜とチタン膜とを順に積み重ねた三層構造としても良い。
次に、本実施の形態における第３のフォトマスクを用いてレジストマスク１１８を図１（Ｃ）のごとく形成し、レジストマスク１１８を使って、チャネル保護層１１６上に形成した導電膜１０５を図１（Ｄ）のごとくエッチングして分離し、ソース電極層及びドレイン電極層１１５ａ、１１５ｂを形成する。
さらに、同じレジストマスク１１８を使い、ｎ型の導電型を有する膜１０４をエッチングして分離し、バッファ層１１４ａ、１１４ｂを形成する。
また、チャネル保護層１１６はエッチング工程中にチャネル形成領域にダメージが加わるのを防ぐだけでなく、エッチングストッパーとしても機能する。すなわち半導体膜１０３の不要な部分をエッチングして除去する際、チャネル保護層１１６が半導体層１１３のチャネル形成領域の消失を防いでいる。また、ゲート絶縁膜１０２ｂもしくは１０２ａもエッチングストッパーとしても機能するため、半導体膜１０３の不要な部分のエッチングを容易にしている。その結果、ソース電極層及びドレイン電極層（１１５ａ、１１５ｂ）、バッファ層（１１４ａ、１１４ｂ）、半導体層１１３を前記レジストマスク１１８で形成することができる。
なお、それぞれの膜はドライエッチングやウエットエッチングを用いて加工してもよいし、２回のエッチングに分けてそれぞれ選択的にエッチングしてもよい。
本実施の形態に記載したＩｎ、Ｇａ、及びＺｎを含む酸化物（ＩＧＺＯ）を半導体層１１３に用いた薄膜トランジスタは、形成した半導体層１１３を加熱処理することで、特性が改善する。具体的には、オン電流が大きくなり、トランジスタ特性のバラツキが減少する。
半導体層１１３の加熱処理温度は好ましくは３００℃〜４００℃の範囲であり、ここでは３５０℃で一時間処理する。加熱処理は半導体層１１３の形成後であればいつ行っても良い。例えば、ゲート絶縁膜１０２ｂと半導体膜１０３とチャネル保護層となる絶縁膜１０６を連続成膜し終えた後でも良いし、チャネル保護層１１６をパタニングして形成した後でも良いし、バッファ層として機能するｎ型の導電型を有する膜１０４を成膜したあとでも良いし、導電膜１０５を成膜した後でも良い。また、ソース電極層及びドレイン電極層（１１５ａ、１１５ｂ）とバッファ層（１１４ａ、１１４ｂ）と半導体層１１３を形成し終えた後でも良いし、薄膜トランジスタの封止膜を形成した後でも良いし、平坦化膜の形成後に行う熱硬化処理を半導体層の加熱処理と兼ねてもよい。
以上の説明に従って、図２に示した逆スタガ型（ボトムゲート構造）薄膜トランジスタを作製する。
本実施の形態で作製した薄膜トランジスタのバッファ層１１４ａ、１１４ｂのキャリア濃度は半導体層１１３よりも高く導電性に優るため、ソース電極層もしくはドレイン電極層と半導体層１１３が直接接合する場合に比べ、接触抵抗を低減することがきる。また、ソース電極層もしくはドレイン電極層と半導体層１１３の接合界面にバッファ層１１４ａ、１１４ｂを挟み込むことで、接合界面に集中する電界を緩和できる。
また、チャネル保護層１１６を設ける構造であるため、酸化物半導体膜のゲート絶縁膜１０２ｂと接する面とは反対側の領域、所謂バックチャネルを工程時のダメージ（エッチング時のプラズマやエッチング剤による膜減りや、酸化など）から保護することができる。従って薄膜トランジスタの信頼性を向上させることができる。
また、半導体層１１３に接するゲート絶縁膜１０２ｂと半導体層１１３とチャネル保護層を連続成膜しているため、水蒸気などの大気成分や大気中に浮遊する不純物元素やゴミによる汚染がない積層界面を形成できるので、薄膜トランジスタ特性のばらつきを低減できる。
また、チャネル保護層とゲート絶縁膜をエッチングストッパーとして利用することで、第３のフォトマスクを用いて作製したレジストマスク１１８により、ソース電極層またはドレイン電極層となる導電膜１０５と、バッファ層となるｎ型の導電型を有する膜１０４と、半導体膜１０３をエッチングすることができ、工程が簡便になる。
よって、本発明の一態様を適用することにより、光電流が少なく、寄生容量が小さく、オン・オフ比の高い薄膜トランジスタを得ることができ、良好な動特性（ｆ特性）を有する薄膜トランジスタを歩留まり良く作製できる。また、電気特性が高く信頼性のよい薄膜トランジスタを有する半導体装置を生産性に優れた方法で提供できる。
（実施の形態２）
本実施の形態では、上記実施の形態１とは別の構造のバッファ層に有するＩＧＺＯ半導体層を用いた逆スタガ型（ボトムゲート構造）薄膜トランジスタの作製工程について、図３及び図４を用いて説明する。また、本実施の形態において、実施の形態１と同じものについては同じ符号を用い、詳細な説明を省略する。
図３に本実施の形態のボトムゲート構造の薄膜トランジスタの作製工程を示す。図４（Ａ）は図３の工程を経て作製した薄膜トランジスタの平面図であり、図４（Ｂ）は図４（Ａ）におけるＡ１−Ａ２で切断した断面図である。
本実施の形態では透光性のある基板１００を用いる。透光性のある基板としては、例えばバリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、若しくはアルミノシリケートガラスなど、フュージョン法やフロート法で作製される無アルカリガラス基板の他、本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板等をその例に挙げることができる。なお、実施の形態１と同様に、基板１００上に下地膜として絶縁膜を形成してもよい。
ゲート電極層１１１は、遮光性を有する金属材料で形成する。金属材料としてはアルミニウム、クロム、チタン、タンタル、モリブデン、銅などが適用される。ゲート電極の好適例は、アルミニウム又はアルミニウムとバリア金属の積層構造体によって形成される。バリア金属としては、チタン、モリブデン、クロムなどの高融点金属が適用される。バリア金属はアルミニウムのヒロック防止、酸化防止のために設けることが好ましい。遮光性を有するゲート電極層１１１の厚みおよび端部の形状、成膜方法などは、実施の形態１と同様に形成する。
なお、ここでは基板上に導電膜としてアルミニウム膜とモリブデン膜をスパッタリング法により成膜して積層し、本実施の形態における第１のフォトマスクを用いて形成したレジストマスクを使い、基板上に形成された導電膜をエッチングしてゲート電極層１１１を形成する。
ゲート電極層１１１上にゲート絶縁膜１０２ａと、半導体膜１０３に接するゲート絶縁膜１０２ｂと半導体膜１０３とチャネル保護層となる絶縁膜１０６をこの順に積層する。本実施の形態においては、ゲート絶縁膜（１０２ａ、１０２ｂ）と絶縁膜１０６は透光性の絶縁材料を選ぶ。透光性のある絶縁膜としては、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、または窒化酸化珪素膜で形成することができる。なお、透光性を有する絶縁膜の厚み、成膜方法などは、実施の形態１と同様に形成する。
ここでは、ゲート絶縁膜１０２ａとして窒化珪素膜をプラズマＣＶＤ法で成膜し、ゲート絶縁膜１０２ｂとして酸化珪素膜をスパッタリング法で成膜する。ゲート絶縁膜１０２ｂと半導体膜１０３とチャネル保護層となる絶縁膜１０６は実施の形態１と同様に、連続成膜して積層する。連続成膜により、チャネル領域およびバックチャネルに水蒸気などの大気成分や大気中に浮遊する不純物元素やゴミによる汚染がない積層界面を形成できる。その結果、薄膜トランジスタの特性のばらつきを低減し、オフ電流を抑制できる。なお、Ｉｎ、Ｇａ、及びＺｎを含む酸化物（ＩＧＺＯ）はバンドギャップが広い材料であるため、ＩＧＺＯを用いた半導体膜１０３は光を良く透過する。
次に、絶縁膜１０６上にポジ型のフォトレジスト膜をスピンコートして形成する。ここまでの工程で形成した構造において、ゲート電極層１１１のみ遮光性であるため、基板１００側からフォトレジスト膜を露光すると、フォトレジストのゲート電極層１１１と重なる領域だけが露光されない。すなわち、ゲート絶縁膜がフォトマスクとして働き、ゲート電極と重なる領域にレジストマスク１１７が形成できる（図３（Ａ）参照）。
次に、レジストマスク１１７を使って、絶縁膜１０６をエッチングしてチャネル保護層１１６を形成する。なお、チャネル保護層１１６のエッチングにおいて、半導体膜１０３の表面を図３（Ｂ）のごとくわずかにエッチングしてもよい。半導体膜１０３の表面をエッチングすることで、次に積層するｎ型の導電型を有する膜１０４と良好な接触状態にできる。
次に、半導体膜１０３およびチャネル保護層１１６の上にバッファ層となるｎ型の導電型を有する膜１０４並びにソース電極層およびドレイン電極層となる導電膜１０５を実施の形態１と同様な方法で積層する。
ここでは、導電膜１０５として、三層積層膜をスパッタリング法により成膜する。例えば、チタン膜（１０５−１）とアルミニウム膜（１０５−２）とチタン膜（１０５−３）からなる三層積層膜を用いることができる。
次に、本実施の形態における第２のフォトマスクを用いて形成したレジストマスク１１８を使って、三層積層膜からなる導電膜１０５をエッチングして、ソース電極層またはドレイン電極層となる１１５ａと１１５ｂを形成する。
実施の形態１と同様に、レジストマスク１１８を使ってｎ型の導電型を有する膜１０４をエッチングしてバッファ層１１４ａ、１１４ｂを形成する。
また、レジストマスク１１８とチャネル保護層１１６をマスクとして半導体層１１３の不要な部分をエッチングして除去する。図３（Ｄ）は、ｎ型の導電型を有する膜１０４と半導体膜１０３のエッチングに伴い、チャネル保護層１１６の表面がわずかにエッチングされ凹状になっている状態を示しているが、チャネル形成部へのダメージを防いでいれば良い。また、薄膜トランジスタの外形部のゲート絶縁膜１０２ｂも膜減りもしくは消失している様子を示しているが、薄膜トランジスタ内部のゲート絶縁膜が残っていれば良い。
形成した半導体層１１３の加熱処理は実施の形態１と同様に行う。
本発明では、ゲート電極層１１１をフォトマスクとしてレジストマスク１１７を形成するため、フォトマスクの使用枚数を節減できるだけでなく、アライメントズレが生じない。また、チャネル保護層１１６により半導体層１１３のチャネル形成領域を保護した状態であるため、第２のフォトマスクを用いて作製したレジストマスク１１８により、ソース電極層またはドレイン電極層となる導電膜１０５と、バッファ層となるｎ型の導電型を有する膜１０４と、半導体膜１０３をエッチングすることができ、工程が簡便になる。
よって、本発明の一態様を適用することにより、光電流が少なく、寄生容量が小さく、オン・オフ比の高い薄膜トランジスタを得ることができ、良好な動特性（ｆ特性）を有する薄膜トランジスタを歩留まり良く作製できる。また、電気特性が高く信頼性のよい薄膜トランジスタを有する半導体装置を生産性に優れた方法で提供できる。
（実施の形態３）
本実施の形態では、複数のチャネル形成領域を接続した構造を有するＩＧＺＯ半導体層を用いた薄膜トランジスタの作製方法について、図５を用いて説明する。
図５（Ａ）は、導電膜１０５上に本実施の形態における第３のフォトマスクを用いてレジストマスクを形成した状態を示す断面図である。図５（Ｂ）は導電膜１０５、ｎ型の導電型を有する膜１０４、半導体膜１０３をエッチングした状態を示す断面図である。図５（Ｃ）は完成したＴＦＴの平面図であり、図５（Ｄ）は図５（Ｃ）におけるＡ１−Ａ２で切断した断面図である。なお、本実施の形態において、実施の形態１と同じものについては同じ符号を用い、詳細な説明を省略する。
本実施の形態における第１のフォトマスクを用いて形成したレジストマスクを使って、実施の形態１と同様に基板１００上にゲート電極層１１１ａ、１１１ｂを形成する。次に、ゲート電極層１１１ａ、１１１ｂ上にゲート絶縁膜１０２ａを形成する。次に、半導体膜１０３に接するゲート絶縁膜１０２ｂと半導体膜１０３とチャネル保護層となる絶縁膜１０６をスパッタリング法により連続成膜する。
本実施の形態における第２のフォトマスクを用いて形成したレジストマスクを使って半導体層のチャネル形成領域と重なる領域に、チャネル保護層１１６ａ、１１６ｂを形成する。
次に、半導体膜１０３およびチャネル保護層１１６の上に、バッファ層となるｎ型の導電型を有する膜１０４およびソース電極層またはドレイン電極層となる導電膜１０５を実施の形態１と同様な方法で積層する。
本実施の形態における第３のフォトマスクを用いて図５（Ａ）のごとくレジストマスクを形成した後、導電膜１０５、ｎ型の導電型を有する膜１０４、および半導体膜１０３をエッチングする。導電膜１０５はソース電極層及びドレイン電極層（１１５ａ、１１５ｂ）、並びに二つのチャネル形成領域を接続する導電層１１５ｃを形成し、ｎ型の導電型を有する膜１０４はバッファ層１１４ａ、１１４ｂ、および二つのチャネル形成領域を接続するｎ型の導電型を有する層１１４ｃを形成し、半導体膜１０３をエッチングして半導体層１１３を形成する（図５（Ｂ）参照）。なお、図５（Ｄ）にはソース電極層及びドレイン電極層（１１５ａ、１１５ｂ）の端部が、バッファ層（１１４ａ、１１４ｂ）より後退した状態を示している。後退することで、ソース電極とドレイン電極の間で短絡が起こりにくくなる。
なお、本実施の形態では二つのチャネル形成領域を接続した構造を取り上げるが、これに限られるものではなく、三つのチャネル形成領域が接続されたトリプルゲート構造など所謂マルチゲート構造（直列に接続された二つ以上のチャネル形成領域を有する構造）であっても良い。
また、本実施の形態で説明する薄膜トランジスタの二つのチャネル形成領域は、半導体層１１３とｎ型の導電型を有する層１１４ｃと導電層１１５ｃで電気的に接続されている。
また、形成した半導体層１１３の加熱処理は実施の形態１と同様に行う。
本発明では、チャネル保護層１１６により半導体層１１３のチャネル形成領域を保護した状態である。また、第３のフォトマスクを用いて作製したレジストマスク１１８により、ソース電極層またはドレイン電極層となる導電膜１０５と、バッファ層となるｎ型の導電型を有する膜１０４と、半導体膜１０３をエッチングすることができ、工程が簡便になる。さらに、このような、マルチゲート構造はオフ電流値を低減する上で極めて有効である。
よって、本発明の一態様を適用することにより、光電流が少なく、寄生容量が小さく、オン・オフ比の高い薄膜トランジスタを得ることができ、良好な動特性（ｆ特性）を有する薄膜トランジスタを歩留まり良く作製できる。また、電気特性が高く信頼性のよい薄膜トランジスタを有する半導体装置を生産性に優れた方法で提供できる。
（実施の形態４）
ここでは、少なくともゲート絶縁膜と酸化物半導体層の積層を大気に触れることなく、連続成膜を行う逆スタガ型の薄膜トランジスタの作製例を以下に示す。ここでは、連続成膜を行う工程までの工程を示し、その後の工程は、実施の形態１乃至３のいずれか一に従って薄膜トランジスタを作製すればよい。
大気に触れることなく連続成膜を行う場合、図６に示すようなマルチチャンバー型の製造装置を用いることが好ましい。
製造装置の中央部には、基板を搬送する搬送機構（代表的には搬送ロボット８１）を備えた搬送室８０が設けられ、搬送室８０には、搬送室内へ搬入および搬出する基板を複数枚収納するカセットケースをセットするカセット室８２が連結されている。
また、搬送室には、それぞれゲートバルブ８３〜８８を介して複数の処理室が連結される。ここでは、上面形状が六角形の搬送室８０に５つの処理室を連結する例を示す。なお、搬送室の上面形状を変更することで、連結できる処理室の数を変えることができ、例えば、四角形とすれば３つの処理室が連結でき、八角形とすれば７つの処理室が連結できる。
５つの処理室のうち、少なくとも１つの処理室はスパッタリングを行うスパッタチャンバーとする。スパッタチャンバーは、少なくともチャンバー内部に、スパッタターゲット、ターゲットをスパッタするための電力印加機構やガス導入手段、所定位置に基板を保持する基板ホルダー等が設けられている。また、スパッタチャンバー内を減圧状態とするため、チャンバー内の圧力を制御する圧力制御手段がスパッタチャンバーに設けられている。
スパッタ法にはスパッタ用電源に高周波電源を用いるＲＦスパッタ法と、ＤＣスパッタ法があり、さらにパルス的にバイアスを与えるパルスＤＣスパッタ法もある。ＲＦスパッタ法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタ法は主に金属膜を成膜する場合に用いられる。
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種類の材料を同時に放電させて成膜することもできる。
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタ法を用いるスパッタ装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタ法を用いるスパッタ装置がある。
スパッタチャンバーとしては、上述した様々なスパッタ法を適宜用いる。
また、成膜方法として、成膜中にターゲット物質とスパッタガス成分とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中に基板にも電圧をかけるバイアススパッタ法もある。
また、５つの処理室のうち、他の処理室の一つはスパッタリングの前に基板の予備加熱などを行う加熱チャンバー、スパッタリング後に基板を冷却する冷却チャンバー、或いはプラズマ処理を行うチャンバーとする。
次に製造装置の動作の一例について説明する。
被成膜面を下向きとした基板９４を収納した基板カセットをカセット室８２にセットして、カセット室８２に設けられた真空排気手段によりカセット室を減圧状態とする。なお、予め、各処理室および搬送室８０内部をそれぞれに設けられた真空排気手段により減圧しておく。こうしておくことで、各処理室間を基板が搬送されている間、大気に触れることなく清浄な状態を維持することができる。
なお、被成膜面を下向きとした基板９４は、少なくともゲート電極が予め設けられている。例えば、基板とゲート電極の間にプラズマＣＶＤ法で得られる窒化シリコン膜、窒化酸化シリコン膜などの下地絶縁膜を設けてもよい。基板９４としてアルカリ金属を含むガラス基板を用いる場合、下地絶縁膜は、基板からナトリウム等の可動イオンがその上の半導体領域中に侵入して、ＴＦＴの電気特性が変化することを抑制する作用を有する。
ここでは、ゲート電極を覆う窒化シリコン膜をプラズマＣＶＤ法で形成し、１層目のゲート絶縁膜を形成した基板を用いる。プラズマＣＶＤ法で成膜された窒化シリコン膜は緻密であり、１層目のゲート絶縁膜とすることでピンホールなどの発生を抑えることができる。なお、ここではゲート絶縁膜を積層とする例を示すが特に限定されず、単層または３層以上の積層を用いてもよい。
次いで、ゲートバルブ８３を開いて搬送ロボット８１により１枚目の基板９４をカセットから抜き取り、ゲートバルブ８４を開いて第１の処理室８９内に搬送し、ゲートバルブ８４を閉める。第１の処理室８９では、加熱ヒータやランプ加熱で基板を加熱して基板９４に付着している水分などを除去する。特に、ゲート絶縁膜に水分が含まれるとＴＦＴの電気特性が変化する恐れがあるため、スパッタ成膜前の加熱は有効である。なお、カセット室８２に基板をセットした段階で十分に水分が除去されている場合には、この加熱処理は不要である。
また、第１の処理室８９にプラズマ処理手段を設け、１層目のゲート絶縁膜の表面にプラズマ処理を行ってもよい。また、カセット室８２に加熱手段を設けてカセット室８２で水分を除去する加熱を行ってもよい。
次いで、ゲートバルブ８４を開いて搬送ロボット８１により基板を搬送室８０に搬送し、ゲートバルブ８５を開いて第２の処理室９０内に搬送し、ゲートバルブ８５を閉める。
ここでは、第２の処理室９０は、ＲＦマグネトロンスパッタ法を用いたスパッタチャンバーとする。第２の処理室９０では、２層目のゲート絶縁膜として酸化シリコン膜（ＳｉＯｘ膜（ｘ＞０））の成膜を行う。２層目のゲート絶縁膜として、酸化シリコン膜の他に、酸化アルミニウム膜（Ａｌ２Ｏ３膜）、酸化マグネシウム膜（ＭｇＯｘ膜（ｘ＞０））、窒化アルミニウム膜（ＡｌＮｘ膜（ｘ＞０））、酸化イットリウム膜（ＹＯｘ膜（ｘ＞０））などを用いることができる。
また、２層目のゲート絶縁膜にハロゲン元素、例えばフッ素、塩素などを膜中に少量添加し、ナトリウム等の可動イオンの固定化をさせてもよい。その方法としては、チャンバー内にハロゲン元素を含むガスを導入してスパッタリングを行う。ただし、ハロゲン元素を含むガスを導入する場合にはチャンバーの排気手段に除害設備を設ける必要がある。ゲート絶縁膜に含ませるハロゲン元素の濃度は、ＳＩＭＳ（二次イオン質量分析計）を用いた分析により得られる濃度ピークが１×１０１５ｃｍ−３以上１×１０２０ｃｍ−３以下の範囲内とすることが好ましい。
ＳｉＯｘ膜（ｘ＞０）を得る場合、ターゲットとして人工石英を用い、希ガス、代表的にはアルゴンを用いるスパッタ方法や、ターゲットとして単結晶シリコンを用い、酸素ガスと化学反応させてＳｉＯｘ膜（ｘ＞０）を得るリアクティブスパッタ法を用いることができる。ここでは酸素を限りなく多くＳｉＯｘ膜（ｘ＞０）中に含ませるために、ターゲットとして人工石英を用い、酸素のみの雰囲気下、または酸素が９０％以上、且つ、Ａｒが１０％以下の雰囲気下でスパッタリングを行い、酸素過剰のＳｉＯｘ膜（ｘ＞０）を形成する。
ＳｉＯｘ膜（ｘ＞０）の成膜後、大気に触れることなく、ゲートバルブ８５を開いて搬送ロボット８１により基板を搬送室８０に搬送し、ゲートバルブ８６を開いて第３の処理室９１内に搬送し、ゲートバルブ８６を閉める。
ここでは、第３の処理室９１は、ＤＣマグネトロンスパッタ法を用いたスパッタチャンバーとする。第３の処理室９１では、半導体層として酸化金属層（ＩＧＺＯ膜）の成膜を行う。インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む酸化物半導体ターゲットを用いて、希ガス雰囲気下、または酸素雰囲気下で成膜することができる。ここでは酸素を限りなく多くＩＧＺＯ膜中に含ませるために、ターゲットとしてＩｎ、Ｇａ、及びＺｎを含む酸化物半導体を用い、酸素のみの雰囲気下、または酸素が９０％以上、且つ、Ａｒが１０％以下の雰囲気下でパルスＤＣスパッタ法のスパッタリングを行い、酸素過剰のＩＧＺＯ膜を形成する。
このように、大気に触れることなく、酸素過剰のＳｉＯｘ膜（ｘ＞０）と酸素過剰のＩＧＺＯ膜とを連続成膜することにより、酸素過剰の膜同士のため界面状態を安定させ、ＴＦＴの信頼性を向上させることができる。ＩＧＺＯ膜の成膜前に基板が大気に触れた場合、水分などが付着し、界面状態に悪影響を与え、しきい値のバラツキや、電気特性の劣化、ノーマリーオンのＴＦＴになってしまう症状などを引き起こす恐れがある。水分は水素化合物であり、大気に触れることなく、連続成膜することによって、水素化合物が界面に存在することを排除することができる。従って、連続成膜することにより、しきい値のバラツキの低減や、電気特性の劣化の防止や、ＴＦＴがノーマリーオン側にシフトすることを低減、望ましくはシフトをなくすことができる。
また、第２の処理室９０のスパッタチャンバーに人工石英のターゲットと、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲットとの両方を設置し、シャッターを用いて順次積層して連続成膜することによって同一チャンバー内で積層を行うこともできる。シャッターは、ターゲットと基板の間に設け、成膜を行うターゲットはシャッターを開け、成膜を行わないターゲットはシャッターにより閉じる。同一チャンバー内で積層する利点としては、使用するチャンバーの数を減らせる点と、異なるチャンバー間を基板搬送する間にパーティクル等が基板に付着することを防止できる点である。
次いで、大気に触れることなく、ゲートバルブ８６を開いて搬送ロボット８１により基板を搬送室８０に搬送し、ゲートバルブ８７を開いて第４の処理室９２内に搬送し、ゲートバルブ８７を閉める。
ここでは、第４の処理室９２は、ＲＦマグネトロンスパッタ法を用いたスパッタチャンバーとする。第４の処理室９２では、チャネル保護層となる絶縁膜として酸化シリコン膜（ＳｉＯｘ膜（ｘ＞０））の成膜を行う。また、チャネル保護層として、酸化シリコン膜の他に、酸化アルミニウム膜（Ａｌ２Ｏ３膜）、酸化マグネシウム膜（ＭｇＯｘ膜（ｘ＞０））、窒化アルミニウム膜（ＡｌＮｘ膜（ｘ＞０））、酸化イットリウム膜（ＹＯｘ膜（ｘ＞０））などを用いることができる。
また、チャネル保護層にハロゲン元素、例えばフッ素、塩素などを膜中に少量添加し、ナトリウム等の可動イオンの固定化をさせてもよい。その方法としては、チャンバー内にハロゲン元素を含むガスを導入してスパッタリングを行う。ただし、ハロゲン元素を含むガスを導入する場合にはチャンバーの排気手段に除害設備を設ける必要がある。チャネル保護層に含ませるハロゲン元素の濃度は、ＳＩＭＳ（二次イオン質量分析計）を用いた分析により得られる濃度ピークが１×１０１５ｃｍ−３以上１×１０２０ｃｍ−３以下の範囲内とすることが好ましい。
チャネル保護層としてＳｉＯｘ膜（ｘ＞０）を得る場合、ターゲットとして人工石英を用い、希ガス、代表的にはアルゴンを用いるスパッタ方法や、ターゲットとして単結晶シリコンを用い、酸素ガスと化学反応させてＳｉＯｘ膜（ｘ＞０）を得るリアクティブスパッタ法を用いることができる。ここでは酸素を限りなく多くＳｉＯｘ膜（ｘ＞０）中に含ませるために、ターゲットとして人工石英を用い、酸素のみの雰囲気下、または酸素が９０％以上、且つ、Ａｒが１０％以下の雰囲気下でスパッタリングを行い、酸素過剰のＳｉＯｘ膜（ｘ＞０）を形成する。
このように、大気に触れることなく、酸素過剰のＳｉＯｘ膜（ｘ＞０）と酸素過剰のＩＧＺＯ膜と酸素過剰のチャネル保護層とを連続成膜することにより、３層が全て酸素過剰の膜のため界面状態がより安定し、ＴＦＴの信頼性を向上させることができる。ＩＧＺＯ膜の成膜前後に基板が大気に触れた場合、水分などが付着し、界面状態に悪影響を与え、しきい値のバラツキや、電気特性の劣化、ノーマリーオンのＴＦＴになってしまう症状などを引き起こす恐れがある。水分は水素化合物であり、大気に触れることなく、連続成膜することによって、水素化合物がＩＧＺＯ膜の界面に存在することを排除することができる。従って、３層を連続成膜することにより、しきい値のバラツキの低減や、電気特性の劣化の防止や、ＴＦＴがノーマリーオン側にシフトすることを低減、望ましくはシフトをなくすことができる。
また、第２の処理室９０のスパッタチャンバーに人工石英のターゲットと、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲットとの両方を設置し、シャッターを用いて順次積層して３層を連続成膜することによって同一チャンバー内で積層を行うこともできる。同一チャンバー内で積層する利点としては、使用するチャンバーの数を減らせる点と、異なるチャンバー間を基板搬送する間にパーティクル等が基板に付着することを防止できる点である。
以上の工程を繰り返してカセットケース内の基板に成膜処理を行って複数の基板の処理を終えた後、カセット室の真空を大気に開放して、基板およびカセットを取り出す。
次いで、チャネル保護層をゲート電極と重なる位置、即ちＩＧＺＯ膜のチャネル形成領域となる位置と重なる部分のみを残してエッチングを行う。ここでのチャネル保護層のエッチングは、ＩＧＺＯ膜と十分にエッチングレートが異なる条件を用いる。チャネル保護層のエッチングで十分にエッチングレートに差がない場合、ＩＧＺＯ膜の表面が部分的にエッチングされ、チャネル保護層と重なる領域と比べ膜厚の薄い領域が形成される。
次いで、再び、図６に示すマルチチャンバー型の製造装置のカセット室に基板をセットする。
次いで、カセット室を減圧状態とした後、搬送室８０に基板を搬送し、第３の処理室９１に搬送する。ここでは、希ガスのみの雰囲気下でパルスＤＣスパッタ法のスパッタリングを行い、バッファ層となるｎ型の導電型を有する膜を形成する。このｎ型の導電型を有する膜はソース領域またはドレイン領域として機能する。
次いで、大気に触れることなく、ゲートバルブ８６を開いて搬送ロボット８１により基板を搬送室８０に搬送し、ゲートバルブ８８を開いて第５の処理室９３内に搬送し、ゲートバルブ８８を閉める。
ここでは、第５の処理室９３は、ＤＣマグネトロンスパッタ法を用いたスパッタチャンバーとする。第５の処理室９３では、ソース電極またはドレイン電極となる金属多層膜の成膜を行う。第５の処理室９３のスパッタチャンバーにチタンのターゲットと、アルミニウムのターゲットとの両方を設置し、シャッターを用いて順次積層して連続成膜することによって同一チャンバー内で積層を行う。ここでは、チタン膜上にアルミニウム膜を積層し、さらにアルミニウム膜上にチタン膜を積層する。
このように、大気に触れることなく、ｎ型の導電型を有する膜と金属多層膜の成膜とを連続成膜することにより、ｎ型の導電型を有する膜と金属多層膜との間で良好な界面状態を実現でき、接触抵抗を低減できる。
以上の工程を繰り返してカセットケース内の基板に成膜処理を行って複数の基板の処理を終えた後、カセット室の真空を大気に開放して、基板およびカセットを取り出す。
次いで、金属積層膜のエッチングを選択的に行ってソース電極及びドレイン電極を形成する。さらにソース電極及びドレイン電極をマスクとしてエッチングを行い、ｎ型の導電型を有する膜とＩｎ、Ｇａ、及びＺｎを含む酸化物半導体膜を選択的にエッチングしてソース領域及びドレイン領域と半導体層が形成される。ｎ型の導電型を有する膜とＩｎ、Ｇａ、及びＺｎを含む酸化物半導体膜のエッチングでは、チャネル保護層がエッチングストッパーとして機能する。また、本実施の形態ではゲート絶縁膜は２層であり、上層はＳｉＯｘ膜（ｘ＞０）であるため除去される恐れがあるが、下層は窒化シリコン膜でありエッチングストッパーとして機能する。
以上の工程でチャネル保護層を有する逆スタガ型の薄膜トランジスタが作製できる。
また、上記工程では、酸素過剰のＩＧＺＯ膜とｎ型の導電型を有する膜とを同一チャンバー内で成膜する例を示したが、特に限定されず、別々のチャンバーで成膜してもよい。
ここではマルチチャンバー方式の製造装置を例に説明を行ったが、スパッタチャンバーを直列に連結するインライン方式の製造装置を用いて大気に触れることなく連続成膜を行ってもよい。
また、図６に示す装置は被成膜面を下向きに基板をセットする、所謂フェイスダウン方式の処理室としたが、基板を垂直に立て、縦置き方式の処理室としてもよい。縦置き方式の処理室は、フェイスダウン方式の処理室よりもフットプリントが小さいメリットがあり、さらに基板の自重により撓む恐れのある大面積の基板を用いる場合に有効である。
（実施の形態５）
本実施の形態では、同一基板上に少なくとも駆動回路の一部と、画素部に配置する薄膜トランジスタを作製する例について以下に説明する。
画素部に配置する薄膜トランジスタは、実施の形態１乃至実施の形態３に従って形成する。また、実施の形態１乃至実施の形態３に示す薄膜トランジスタはｎチャネル型ＴＦＴであるため、駆動回路のうち、ｎチャネル型ＴＦＴで構成することができる駆動回路の一部を画素部の薄膜トランジスタと同一基板上に形成する。
アクティブマトリクス型液晶表示装置のブロック図の一例を図７（Ａ）に示す。図７（Ａ）に示す表示装置は、基板５３００上に表示素子を備えた画素を複数有する画素部５３０１と、各画素を選択する走査線駆動回路５３０２と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路５３０３とを有する。
画素部５３０１は、信号線駆動回路５３０３から列方向に伸張して配置された複数の信号線Ｓ１〜Ｓｍ（図示せず。）により信号線駆動回路５３０３と接続され、走査線駆動回路５３０２から行方向に伸張して配置された複数の走査線Ｇ１〜Ｇｎ（図示せず。）により走査線駆動回路５３０２と接続され、信号線Ｓ１〜Ｓｍ並びに走査線Ｇ１〜Ｇｎに対応してマトリクス状に配置された複数の画素（図示せず。）を有する。そして、各画素は、信号線Ｓｊ（信号線Ｓ１〜Ｓｍのうちいずれか一）、走査線Ｇｉ（走査線Ｇ１〜Ｇｎのうちいずれか一）と接続される。
また、実施の形態１乃至実施の形態３に示す薄膜トランジスタは、ｎチャネル型ＴＦＴであり、ｎチャネル型ＴＦＴで構成する信号線駆動回路について図８を用いて説明する。
図８に示す信号線駆動回路は、ドライバＩＣ５６０１、スイッチ群５６０２＿１〜５６０２＿Ｍ、第１の配線５６１１、第２の配線５６１２、第３の配線５６１３及び配線５６２１＿１〜５６２１＿Ｍを有する。スイッチ群５６０２＿１〜５６０２＿Ｍそれぞれは、第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃを有する。
ドライバＩＣ５６０１は第１の配線５６１１、第２の配線５６１２、第３の配線５６１３及び配線５６２１＿１〜５６２１＿Ｍに接続される。そして、スイッチ群５６０２＿１〜５６０２＿Ｍそれぞれは、第１の配線５６１１、第２の配線５６１２、第３の配線５６１３及びスイッチ群５６０２＿１〜５６０２＿Ｍそれぞれに対応した配線５６２１＿１〜５６２１＿Ｍに接続される。そして、配線５６２１＿１〜５６２１＿Ｍそれぞれは、第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃを介して、３つの信号線に接続される。例えば、Ｊ列目の配線５６２１＿Ｊ（配線５６２１＿１〜配線５６２１＿Ｍのうちいずれか一）は、スイッチ群５６０２＿Ｊが有する第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃを介して、信号線Ｓｊ−１、信号線Ｓｊ、信号線Ｓｊ＋１に接続される。
なお、第１の配線５６１１、第２の配線５６１２、第３の配線５６１３には、それぞれ信号が入力される。
なお、ドライバＩＣ５６０１は、単結晶基板上に形成されていることが望ましい。さらに、スイッチ群５６０２＿１〜５６０２＿Ｍは、実施の形態１乃至実施の形態３に示した画素部と同一基板上に形成されていることが望ましい。したがって、ドライバＩＣ５６０１とスイッチ群５６０２＿１〜５６０２＿ＭとはＦＰＣなどを介して接続するとよい。
次に、図８に示した信号線駆動回路の動作について、図９のタイミングチャートを参照して説明する。なお、図９のタイミングチャートは、ｉ行目の走査線Ｇｉが選択されている場合のタイミングチャートを示している。さらに、ｉ行目の走査線Ｇｉの選択期間は、第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２及び第３のサブ選択期間Ｔ３に分割されている。さらに、図８の信号線駆動回路は、他の行の走査線が選択されている場合でも図９と同様の動作をする。
なお、図９のタイミングチャートは、Ｊ列目の配線５６２１＿Ｊが第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃを介して、信号線Ｓｊ−１、信号線Ｓｊ、信号線Ｓｊ＋１に接続される場合について示している。
なお、図９のタイミングチャートは、ｉ行目の走査線Ｇｉが選択されるタイミング、第１の薄膜トランジスタ５６０３ａのオン・オフのタイミング５７０３ａ、第２の薄膜トランジスタ５６０３ｂのオン・オフのタイミング５７０３ｂ、第３の薄膜トランジスタ５６０３ｃのオン・オフのタイミング５７０３ｃ及びＪ列目の配線５６２１＿Ｊに入力される信号５７２１＿Ｊを示している。
なお、配線５６２１＿１〜配線５６２１＿Ｍには第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２及び第３のサブ選択期間Ｔ３において、それぞれ別のビデオ信号が入力される。例えば、第１のサブ選択期間Ｔ１において配線５６２１＿Ｊに入力されるビデオ信号は信号線Ｓｊ−１に入力され、第２のサブ選択期間Ｔ２において配線５６２１＿Ｊに入力されるビデオ信号は信号線Ｓｊに入力され、第３のサブ選択期間Ｔ３において配線５６２１＿Ｊに入力されるビデオ信号は信号線Ｓｊ＋１に入力される。さらに、第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２及び第３のサブ選択期間Ｔ３において、配線５６２１＿Ｊに入力されるビデオ信号をそれぞれＤａｔａ＿ｊ−１、Ｄａｔａ＿ｊ、Ｄａｔａ＿ｊ＋１とする。
図９に示すように、第１のサブ選択期間Ｔ１において第１の薄膜トランジスタ５６０３ａがオンし、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ−１が、第１の薄膜トランジスタ５６０３ａを介して信号線Ｓｊ−１に入力される。第２のサブ選択期間Ｔ２では、第２の薄膜トランジスタ５６０３ｂがオンし、第１の薄膜トランジスタ５６０３ａ及び第３の薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊが、第２の薄膜トランジスタ５６０３ｂを介して信号線Ｓｊに入力される。第３のサブ選択期間Ｔ３では、第３の薄膜トランジスタ５６０３ｃがオンし、第１の薄膜トランジスタ５６０３ａ及び第２の薄膜トランジスタ５６０３ｂがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ＋１が、第３の薄膜トランジスタ５６０３ｃを介して信号線Ｓｊ＋１に入力される。
以上のことから、図８の信号線駆動回路は、１ゲート選択期間を３つに分割することで、１ゲート選択期間中に１つの配線５６２１から３つの信号線にビデオ信号を入力することができる。したがって、図８の信号線駆動回路は、ドライバＩＣ５６０１が形成される基板と、画素部が形成されている基板との接続数を信号線の数に比べて約１／３にすることができる。接続数が約１／３になることによって、図８の信号線駆動回路は、信頼性、歩留まりなどを向上できる。
なお、図８のように、１ゲート選択期間を複数のサブ選択期間に分割し、複数のサブ選択期間それぞれにおいて、ある１つの配線から複数の信号線それぞれにビデオ信号を入力することができれば、薄膜トランジスタの配置や数、駆動方法などは限定されない。
例えば、３つ以上のサブ選択期間それぞれにおいて１つの配線から３つ以上の信号線それぞれにビデオ信号を入力する場合は、薄膜トランジスタ及び薄膜トランジスタを制御するための配線を追加すればよい。ただし、１ゲート選択期間を４つ以上のサブ選択期間に分割すると、１つのサブ選択期間が短くなる。したがって、１ゲート選択期間は、２つ又は３つのサブ選択期間に分割されることが望ましい。
別の例として、図１０のタイミングチャートに示すように、１つの選択期間をプリチャージ期間Ｔｐ、第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２、第３の選択期間Ｔ３に分割してもよい。さらに、図１０のタイミングチャートは、ｉ行目の走査線Ｇｉが選択されるタイミング、第１の薄膜トランジスタ５６０３ａのオン・オフのタイミング５８０３ａ、第２の薄膜トランジスタ５６０３ｂのオン・オフのタイミング５８０３ｂ、第３の薄膜トランジスタ５６０３ｃのオン・オフのタイミング５８０３ｃ及びＪ列目の配線５６２１＿Ｊに入力される信号５８２１＿Ｊを示している。図１０に示すように、プリチャージ期間Ｔｐにおいて第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃがオンする。このとき、配線５６２１＿Ｊに入力されるプリチャージ電圧Ｖｐが第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃを介してそれぞれ信号線Ｓｊ−１、信号線Ｓｊ、信号線Ｓｊ＋１に入力される。第１のサブ選択期間Ｔ１において第１の薄膜トランジスタ５６０３ａがオンし、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ−１が、第１の薄膜トランジスタ５６０３ａを介して信号線Ｓｊ−１に入力される。第２のサブ選択期間Ｔ２では、第２の薄膜トランジスタ５６０３ｂがオンし、第１の薄膜トランジスタ５６０３ａ及び第３の薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊが、第２の薄膜トランジスタ５６０３ｂを介して信号線Ｓｊに入力される。第３のサブ選択期間Ｔ３では、第３の薄膜トランジスタ５６０３ｃがオンし、第１の薄膜トランジスタ５６０３ａ及び第２の薄膜トランジスタ５６０３ｂがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ＋１が、第３の薄膜トランジスタ５６０３ｃを介して信号線Ｓｊ＋１に入力される。
以上のことから、図１０のタイミングチャートを適用した図８の信号線駆動回路は、サブ選択期間の前にプリチャージ選択期間を設けることによって、信号線をプリチャージできるため、画素へのビデオ信号の書き込みを高速に行うことができる。なお、図１０において、図９と同様なものに関しては共通の符号を用いて示し、同一部分又は同様な機能を有する部分の詳細な説明は省略する。
また、走査線駆動回路の構成について説明する。走査線駆動回路は、シフトレジスタ、バッファを有している。また場合によってはレベルシフタを有していても良い。走査線駆動回路において、シフトレジスタにクロック信号（ＣＬＫ）及びスタートパルス信号（ＳＰ）が入力されることによって、選択信号が生成される。生成された選択信号はバッファにおいて緩衝増幅され、対応する走査線に供給される。走査線には、１ライン分の画素のトランジスタのゲート電極が接続されている。そして、１ライン分の画素のトランジスタを一斉にＯＮにしなくてはならないので、バッファは大きな電流を流すことが可能なものが用いられる。
走査線駆動回路の一部に用いるシフトレジスタの一形態について図１１及び図１２を用いて説明する。
図１１にシフトレジスタの回路構成を示す。図１１に示すシフトレジスタは、複数のフリップフロップ５７０１＿ｉ（フリップフロップ５７０１＿１〜５７０１＿ｎのうちいずれか一）で構成される。また、第１のクロック信号、第２のクロック信号、スタートパルス信号、リセット信号が入力されて動作する。
図１１のシフトレジスタの接続関係について説明する。図１１のシフトレジスタは、ｉ段目のフリップフロップ５７０１＿ｉ（フリップフロップ５７０１＿１〜５７０１＿ｎのうちいずれか一）は、図１２に示した第１の配線５５０１が第７の配線５７１７＿ｉ−１に接続され、図１２に示した第２の配線５５０２が第７の配線５７１７＿ｉ＋１に接続され、図１２に示した第３の配線５５０３が第７の配線５７１７＿ｉに接続され、図１２に示した第６の配線５５０６が第５の配線５７１５に接続される。
また、図１２に示した第４の配線５５０４が奇数段目のフリップフロップでは第２の配線５７１２に接続され、偶数段目のフリップフロップでは第３の配線５７１３に接続され、図１２に示した第５の配線５５０５が第４の配線５７１４に接続される。
ただし、１段目のフリップフロップ５７０１＿１の図１２に示す第１の配線５５０１は第１の配線５７１１に接続され、ｎ段目のフリップフロップ５７０１＿ｎの図１２に示す第２の配線５５０２は第６の配線５７１６に接続される。
なお、第１の配線５７１１、第２の配線５７１２、第３の配線５７１３、第６の配線５７１６を、それぞれ第１の信号線、第２の信号線、第３の信号線、第４の信号線と呼んでもよい。さらに、第４の配線５７１４、第５の配線５７１５を、それぞれ第１の電源線、第２の電源線と呼んでもよい。
次に、図１１に示すフリップフロップの詳細について、図１２に示す。図１２に示すフリップフロップは、第１の薄膜トランジスタ５５７１、第２の薄膜トランジスタ５５７２、第３の薄膜トランジスタ５５７３、第４の薄膜トランジスタ５５７４、第５の薄膜トランジスタ５５７５、第６の薄膜トランジスタ５５７６、第７の薄膜トランジスタ５５７７及び第８の薄膜トランジスタ５５７８を有する。なお、第１の薄膜トランジスタ５５７１、第２の薄膜トランジスタ５５７２、第３の薄膜トランジスタ５５７３、第４の薄膜トランジスタ５５７４、第５の薄膜トランジスタ５５７５、第６の薄膜トランジスタ５５７６、第７の薄膜トランジスタ５５７７及び第８の薄膜トランジスタ５５７８は、ｎチャネル型トランジスタであり、ゲート・ソース間電圧（Ｖｇｓ）がしきい値電圧（Ｖｔｈ）を上回ったとき導通状態になるものとする。
次に、図１１に示すフリップフロップの接続構成について、以下に示す。
第１の薄膜トランジスタ５５７１の第１の電極（ソース電極またはドレイン電極の一方）が第５の配線５５０４に接続され、第１の薄膜トランジスタ５５７１の第２の電極（ソース電極またはドレイン電極の他方）が第３の配線５５０３に接続される。
第２の薄膜トランジスタ５５７２の第１の電極が第６の配線５５０６に接続され、第２の薄膜トランジスタ５５７２の第２の電極が第３の配線５５０３に接続される。
第３の薄膜トランジスタ５５７３の第１の電極が第５の配線５５０５に接続され、第３の薄膜トランジスタ５５７３の第２の電極が第２の薄膜トランジスタ５５７２のゲート電極に接続され、第３の薄膜トランジスタ５５７３のゲート電極が第５の配線５５０５に接続される。
第４の薄膜トランジスタ５５７４の第１の電極が第６の配線５５０６に接続され、第４の薄膜トランジスタ５５７４の第２の電極が第２の薄膜トランジスタ５５７２のゲート電極に接続され、第４の薄膜トランジスタ５５７４のゲート電極が第１の薄膜トランジスタ５５７１のゲート電極に接続される。
第５の薄膜トランジスタ５５７５の第１の電極が第５の配線５５０５に接続され、第５の薄膜トランジスタ５５７５の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極に接続され、第５の薄膜トランジスタ５５７５のゲート電極が第１の配線５５０１に接続される。
第６の薄膜トランジスタ５５７６の第１の電極が第６の配線５５０６に接続され、第６の薄膜トランジスタ５５７６の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極に接続され、第６の薄膜トランジスタ５５７６のゲート電極が第２の薄膜トランジスタ５５７２のゲート電極に接続される。
第７の薄膜トランジスタ５５７７の第１の電極が第６の配線５５０６に接続され、第７の薄膜トランジスタ５５７７の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極に接続され、第７の薄膜トランジスタ５５７７のゲート電極が第２の配線５５０２に接続される。第８の薄膜トランジスタ５５７８の第１の電極が第６の配線５５０６に接続され、第８の薄膜トランジスタ５５７８の第２の電極が第２の薄膜トランジスタ５５７２のゲート電極に接続され、第８の薄膜トランジスタ５５７８のゲート電極が第１の配線５５０１に接続される。
なお、第１の薄膜トランジスタ５５７１のゲート電極、第４の薄膜トランジスタ５５７４のゲート電極、第５の薄膜トランジスタ５５７５の第２の電極、第６の薄膜トランジスタ５５７６の第２の電極及び第７の薄膜トランジスタ５５７７の第２の電極の接続箇所をノード５５４３とする。さらに、第２の薄膜トランジスタ５５７２のゲート電極、第３の薄膜トランジスタ５５７３の第２の電極、第４の薄膜トランジスタ５５７４の第２の電極、第６の薄膜トランジスタ５５７６のゲート電極及び第８の薄膜トランジスタ５５７８の第２の電極の接続箇所をノード５５４４とする。
なお、第１の配線５５０１、第２の配線５５０２、第３の配線５５０３及び第４の配線５５０４を、それぞれ第１の信号線、第２の信号線、第３の信号線、第４の信号線と呼んでもよい。さらに、第５の配線５５０５を第１の電源線、第６の配線５５０６を第２の電源線と呼んでもよい。
また、信号線駆動回路及び走査線駆動回路を実施の形態１乃至実施の形態３に示すｎチャネル型ＴＦＴのみで作製することも可能である。実施の形態１乃至実施の形態３に示すｎチャネル型ＴＦＴはトランジスタの移動度が大きいため、駆動回路の駆動周波数を高くすることが可能となる。また、実施の形態１乃至実施の形態３に示すｎチャネル型ＴＦＴはバッファ層により寄生容量が低減されるため、周波数特性（ｆ特性と呼ばれる）が高い。例えば、実施の形態１乃至実施の形態３に示すｎチャネル型ＴＦＴを用いた走査線駆動回路は、高速に動作させることが出来るため、フレーム周波数を高くすること、または、黒画面挿入を実現することなども実現することが出来る。
さらに、走査線駆動回路のトランジスタのチャネル幅を大きくすることや、複数の走査線駆動回路を配置することなどによって、さらに高いフレーム周波数を実現することが出来る。複数の走査線駆動回路を配置する場合は、偶数行の走査線を駆動する為の走査線駆動回路を片側に配置し、奇数行の走査線を駆動するための走査線駆動回路をその反対側に配置することにより、フレーム周波数を高くすることを実現することが出来る。
また、アクティブマトリクス型発光表示装置を作製する場合、少なくとも一つの画素に複数の薄膜トランジスタを配置するため、走査線駆動回路を複数配置することが好ましい。アクティブマトリクス型発光表示装置のブロック図の一例を図７（Ｂ）に示す。
図７（Ｂ）に示す表示装置は、基板５４００上に表示素子を備えた画素を複数有する画素部５４０１と、各画素を選択する第１の走査線駆動回路５４０２及び第２の走査線駆動回路５４０４と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路５４０３とを有する。
図７（Ｂ）に示す表示装置の画素に入力されるビデオ信号をデジタル形式とする場合、画素はトランジスタのオンとオフの切り替えによって、発光もしくは非発光の状態となる。よって、面積階調法または時間階調法を用いて階調の表示を行うことができる。面積階調法は、１画素を複数の副画素に分割し、各副画素を独立にビデオ信号に基づいて駆動させることによって、階調表示を行う駆動法である。また時間階調法は、画素が発光する期間を制御することによって、階調表示を行う駆動法である。
発光素子は、液晶素子などに比べて応答速度が高いので、液晶素子よりも時間階調法に適している。具体的に時間階調法で表示を行なう場合、１フレーム期間を複数のサブフレーム期間に分割する。そしてビデオ信号に従い、各サブフレーム期間において画素の発光素子を発光または非発光の状態にする。複数のサブフレーム期間に分割することによって、１フレーム期間中に画素が実際に発光する期間のトータルの長さを、ビデオ信号により制御することができ、階調を表示することができる。
なお、図７（Ｂ）に示す発光装置では、一つの画素にスイッチング用ＴＦＴと、電流制御用ＴＦＴとの２つを配置する場合、スイッチング用ＴＦＴのゲート配線である第１の走査線に入力される信号を第１走査線駆動回路５４０２で生成し、電流制御用ＴＦＴのゲート配線である第２の走査線に入力される信号を第２の走査線駆動回路５４０４で生成している例を示しているが、第１の走査線に入力される信号と、第２の走査線に入力される信号とを、共に１つの走査線駆動回路で生成するようにしても良い。また、例えば、スイッチング素子が有する各トランジスタの数によって、スイッチング素子の動作を制御するのに用いられる第１の走査線が、各画素に複数設けられることもあり得る。この場合、複数の第１の走査線に入力される信号を、全て１つの走査線駆動回路で生成しても良いし、複数の各走査線駆動回路で生成しても良い。
また、発光装置においても、駆動回路のうち、ｎチャネル型ＴＦＴで構成することができる駆動回路の一部を画素部の薄膜トランジスタと同一基板上に形成することができる。また、信号線駆動回路及び走査線駆動回路を実施の形態１乃至実施の形態３に示すｎチャネル型ＴＦＴのみで作製することも可能である。
また、上述した駆動回路は、液晶表示装置や発光装置に限らず、スイッチング素子と電気的に接続する素子を利用して電子インクを駆動させる電子ペーパーに用いてもよい。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）も呼ばれており、紙と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利点を有している。
電気泳動ディスプレイは、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒子と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するものである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合において移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を含む）とする。
このように、電気泳動ディスプレイは、誘電定数の高い物質が高い電界領域に移動する、いわゆる誘電泳動的効果を利用したディスプレイである。電気泳動ディスプレイは、液晶表示装置には必要な偏光板、対向基板も電気泳動表示装置には必要なく、厚さや重さが半減する。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、この電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
また、アクティブマトリクス基板上に適宜、二つの電極の間に挟まれるように上記マイクロカプセルを複数配置すればアクティブマトリクス型の表示装置が完成し、マイクロカプセルに電界を印加すれば表示を行うことができる。例えば、実施の形態２で得られるアクティブマトリクス基板を用いることができる。
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレクトロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を用いればよい。
（実施の形態６）
本発明の一態様を適用した薄膜トランジスタを作製し、該薄膜トランジスタを画素部、さらには駆動回路に用いて表示機能を有する半導体装置（表示装置ともいう）を作製することができる。また、本発明の一態様を適用した薄膜トランジスタを用いた駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
表示装置は表示素子を含む。表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（発光表示素子ともいう）を用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。さらに本発明は、該表示装置を作製する過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該素子基板は、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板は、具体的には、表示素子の画素電極のみが形成された状態であっても良いし、画素電極となる導電膜を成膜した後であって、エッチングして画素電極を形成する前の状態であっても良いし、あらゆる形態があてはまる。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
本実施の形態では、本発明の一態様を適用した半導体装置として液晶表示装置の例を示す。
図１３（Ａ）（Ｂ）に、本発明の一態様を適用したアクティブマトリクス型の液晶表示装置を示す。図１３（Ａ）は液晶表示装置の平面図であり、図１３（Ｂ）は図１３（Ａ）における線Ｖ−Ｘの断面図である。半導体装置に用いられる薄膜トランジスタ２０１としては、実施の形態３で示す薄膜トランジスタと同様に作製でき、ＩＧＺＯ半導体層及びｎ型の導電型を有するバッファ層を含む信頼性の高い薄膜トランジスタである。また、実施の形態１、又は実施の形態２で示す薄膜トランジスタも本実施の形態の薄膜トランジスタ２０１として適用することもできる。
図１３（Ａ）の本実施の形態の液晶表示装置は、ソース配線層２０２、マルチゲート構造の逆スタガ型薄膜トランジスタ２０１、ゲート配線層２０３、容量配線層２０４を含む。
また、図１３（Ｂ）において、本実施の形態の液晶表示装置は、マルチゲート構造の薄膜トランジスタ２０１、絶縁層２１１、絶縁層２１２、絶縁層２１３、及び表示素子に用いる電極層２５５、配向膜として機能する絶縁層２６１、偏光板２６８が設けられた基板２００と、配向膜として機能する絶縁層２６３、表示素子に用いる電極層２６５、カラーフィルタとして機能する着色層２６４、偏光板２６７が設けられた基板２６６とが液晶層２６２を挟持して対向しており、液晶表示素子２６０を有している。
なお図１３は透過型液晶表示装置の例であるが、本発明の一態様は反射型液晶表示装置でも半透過型液晶表示装置でも適用できる。
また、図１３の液晶表示装置では、基板２６６の外側（視認側）に偏光板２６７を設け、内側に着色層２６４、表示素子に用いる電極層２６５という順に設ける例を示すが、偏光板２６７は基板２６６の内側に設けてもよい。また、偏光板と着色層の積層構造も図１３に限定されず、偏光板及び着色層の材料や作製工程条件によって適宜設定すればよい。また、ブラックマトリクスとして機能する遮光膜を設けてもよい。
画素電極層として機能する電極層２５５、２６５は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
また、電極層２５５、２６５として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成した画素電極は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。
導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
以上の工程により、半導体装置として信頼性の高い液晶表示装置を作製することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態７）
本実施の形態では、本発明の一態様を適用した半導体装置として電子ペーパーの例を示す。
図１４は、本発明の一態様を適用した半導体装置の例としてアクティブマトリクス型の電子ペーパーを示す。半導体装置に用いられる薄膜トランジスタ５８１としては、実施の形態３で示す薄膜トランジスタと同様に作製でき、ＩＧＺＯ半導体層及びｎ型の導電型を有するバッファ層を含む信頼性の高い薄膜トランジスタである。また、実施の形態１、又は実施の形態２で示す薄膜トランジスタも本実施の形態の薄膜トランジスタ５８１として適用することもできる。
図１４の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
薄膜トランジスタ５８１はマルチゲート構造の逆スタガ型の薄膜トランジスタであり、ソース電極層及びドレイン電極層によって第１の電極層５８７と、絶縁層５８５に形成する開口で接しており電気的に接続している。第１の電極層５８７と第２の電極層５８８との間には黒色領域５９０ａ及び白色領域５９０ｂを有し、周りに液体で満たされているキャビティ５９４を含む球形粒子５８９が設けられており、球形粒子５８９の周囲は樹脂等の充填材５９５で充填されている（図１４参照。）。
図１４では、透光性の導電性高分子を含む電極層を第１の電極層に用いている。第１の電極層５８７ａ上に無機絶縁膜が設けられており、無機絶縁膜は第１の電極層５８７ａよりイオン性不純物が拡散するのを防止するバリア膜として機能する。
また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ〜２００μｍ程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との間に設けられるマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与えられると、白い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパーとよばれている。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要であり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能であるため、電波発信源から表示機能付き半導体装置（単に表示装置、又は表示装置を具備する半導体装置ともいう）を遠ざけた場合であっても、表示された像を保存しておくことが可能となる。
以上の工程により、半導体装置として信頼性の高い電子ペーパーを作製することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態８）
本実施の形態では、本発明の一態様を適用した半導体装置として発光表示装置の例を示す。表示装置の有する表示素子としては、ここではエレクトロルミネッセンスを利用する発光素子を用いて示す。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。
図１５（Ａ）（Ｂ）は、本発明の一態様を適用した半導体装置の例としてアクティブマトリクス型の発光表示装置を示す。図１５（Ａ）は発光表示装置の平面図であり、図１５（Ｂ）は図１５（Ａ）における線Ｙ−Ｚの断面図である。なお、図１６に、図１５に示す発光表示装置の等価回路を示す。
半導体装置に用いられる薄膜トランジスタ３０１、３０２としては、実施の形態１及び実施の形態３で示す薄膜トランジスタと同様に作製でき、ＩＧＺＯ半導体層とｎ型の導電型を有する層からなるバッファ層とを含む信頼性の高い薄膜トランジスタである。また、実施の形態２で示す薄膜トランジスタも本実施の薄膜トランジスタ３０１、３０２として適用することもできる。
図１５（Ａ）及び図１６に示す本実施の形態の発光表示装置は、マルチゲート構造の薄膜トランジスタ３０１、発光素子３０３、容量素子３０４、ソース配線層３０５、ゲート配線層３０６、電源線３０７を含む。薄膜トランジスタ３０１、３０２はｎチャネル型薄膜トランジスタである。
また、図１５（Ｂ）において、本実施の形態の発光表示装置は、薄膜トランジスタ３０２、絶縁層３１１、絶縁層３１２、絶縁層３１３、隔壁３２１、及び発光素子３２４に用いる第１の電極層３２０、電界発光層３２２、第２の電極層３２３を有している。
絶縁層３１３は、アクリル、ポリイミド、ポリアミドなどの有機樹脂、またはシロキサンを用いて形成することが好ましい。
本実施の形態では画素の薄膜トランジスタ３０２がｎ型であるので、画素電極層である第１の電極層３２０として、陰極を用いるのが望ましい。具体的には、陰極としては、仕事関数が小さい材料、例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ等を用いることができる。
隔壁３２１は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。特に感光性の材料を用い、第１の電極層３２０上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層３２２は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
電界発光層３２２を覆うように、陽極を用いた第２の電極層３２３を形成する。第２の電極層３２３は、実施の形態７に画素電極層として列挙した透光性を有する導電性材料を用いた透光性導電膜で形成することができる。上記透光性導電膜の他に、窒化チタン膜またはチタン膜を用いても良い。第１の電極層３２０と電界発光層３２２と第２の電極層３２３とが重なり合うことで、発光素子３２４が形成されている。この後、発光素子３２４に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層３２３及び隔壁３２１上に保護膜を形成してもよい。保護膜としては、窒化珪素膜、窒化酸化珪素膜、ＤＬＣ膜等を形成することができる。
さらに、実際には、図１５（Ｂ）まで完成したら、さらに外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
次に、発光素子の構成について、図１７を用いて説明する。ここでは、駆動用ＴＦＴがｎ型の場合を例に挙げて、画素の断面構造について説明する。図１７（Ａ）（Ｂ）（Ｃ）の半導体装置に用いられる駆動用ＴＦＴ７００１、７０１１、７０２１は、実施の形態１で示す薄膜トランジスタと同様に作製でき、ＩＧＺＯ半導体層及びｎ型の導電型を有するバッファ層を含む信頼性の高い薄膜トランジスタである。また、実施の形態２、又は実施の形態３で示す薄膜トランジスタを駆動用ＴＦＴ７００１、７０１１、７０２１として適用することもできる。
発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そして、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、本発明の一態様を適用した画素構成はどの射出構造の発光素子にも適用することができる。
上面射出構造の発光素子について図１７（Ａ）を用いて説明する。
図１７（Ａ）に、駆動用ＴＦＴ７００１がｎ型で、発光素子７００２から発せられる光が陽極７００５側に抜ける場合の、画素の断面図を示す。図１７（Ａ）では、発光素子７００２の陰極７００３と駆動用ＴＦＴ７００１が電気的に接続されており、陰極７００３上に発光層７００４、陽極７００５が順に積層されている。陰極７００３は仕事関数が小さく、なおかつ光を反射する導電膜であれば様々の材料を用いることができる。例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ等が望ましい。そして発光層７００４は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。複数の層で構成されている場合、陰極７００３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はない。陽極７００５は光を透過する透光性を有する導電性材料を用いて形成し、例えば酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電膜を用いても良い。
陰極７００３及び陽極７００５で発光層７００４を挟んでいる領域が発光素子７００２に相当する。図１７（Ａ）に示した画素の場合、発光素子７００２から発せられる光は、矢印で示すように陽極７００５側に射出する。
次に、下面射出構造の発光素子について図１７（Ｂ）を用いて説明する。駆動用ＴＦＴ７０１１がｎ型で、発光素子７０１２から発せられる光が陰極７０１３側に射出する場合の、画素の断面図を示す。図１７（Ｂ）では、駆動用ＴＦＴ７０１１と電気的に接続された透光性を有する導電膜７０１７上に、発光素子７０１２の陰極７０１３が成膜されており、陰極７０１３上に発光層７０１４、陽極７０１５が順に積層されている。なお、陽極７０１５が透光性を有する場合、陽極上を覆うように、光を反射または遮蔽するための遮蔽膜７０１６が成膜されていてもよい。陰極７０１３は、図１７（Ａ）の場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの膜厚を有するアルミニウム膜を、陰極７０１３として用いることができる。そして発光層７０１４は、図１７（Ａ）と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０１５は光を透過する必要はないが、図１７（Ａ）と同様に、透光性を有する導電性材料を用いて形成することができる。そして遮蔽膜７０１６は、例えば光を反射する金属等を用いることができるが、金属膜に限定されない。例えば黒の顔料添加した樹脂等を用いることもできる。
陰極７０１３及び陽極７０１５で、発光層７０１４を挟んでいる領域が発光素子７０１２に相当する。図１７（Ｂ）に示した画素の場合、発光素子７０１２から発せられる光は、矢印で示すように陰極７０１３側に射出する。
次に、両面射出構造の発光素子について、図１７（Ｃ）を用いて説明する。図１７（Ｃ）では、駆動用ＴＦＴ７０２１と電気的に接続された透光性を有する導電膜７０２７上に、発光素子７０２２の陰極７０２３が成膜されており、陰極７０２３上に発光層７０２４、陽極７０２５が順に積層されている。陰極７０２３は、図１７（Ａ）の場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は、光を透過する程度とする。例えば２０ｎｍの膜厚を有するＡｌを、陰極７０２３として用いることができる。そして発光層７０２４は、図１７（Ａ）と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０２５は、図１７（Ａ）と同様に、光を透過する透光性を有する導電性材料を用いて形成することができる。
陰極７０２３と、発光層７０２４と、陽極７０２５とが重なっている部分が発光素子７０２２に相当する。図１７（Ｃ）に示した画素の場合、発光素子７０２２から発せられる光は、矢印で示すように陽極７０２５側と陰極７０２３側の両方に射出する。
なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機ＥＬ素子を設けることも可能である。
なお本実施の形態では、発光素子の駆動を制御する薄膜トランジスタ（駆動用ＴＦＴ）と発光素子が電気的に接続されている例を示したが、駆動用ＴＦＴと発光素子との間に電流制御用ＴＦＴが接続されている構成であってもよい。
なお本実施の形態で示す半導体装置は、図１７に示した構成に限定されるものではなく、本発明の技術的思想に基づく各種の変形が可能である。
以上の工程により、半導体装置として信頼性の高い発光表示装置を作製することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態９）
次に、本発明の一態様を適用した半導体装置を搭載した表示パネルの構成について、以下に示す。本実施の形態では、表示素子として液晶素子を有する液晶表示装置の一形態である液晶表示パネル（液晶パネルともいう）、表示素子として発光素子を有する半導体装置の一形態である発光表示パネル（発光パネルともいう）について説明する。
次に、本発明の一態様を適用した半導体装置を搭載した発光表示パネルの外観及び断面について、図１８を用いて説明する。図１８（Ａ）は、第１の基板上に形成されたＩＧＺＯ半導体層及びｎ型の導電型を有するバッファ層を含む信頼性の高い薄膜トランジスタ及び発光素子を、第２の基板との間にシール材によって封止した、パネルの上面図であり、図１８（Ｂ）は、図１８（Ａ）のＨ−Ｉにおける断面図に相当する。
第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よって画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６とによって、充填材４５０７と共に密封されている。
また第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、薄膜トランジスタを複数有しており、図１８（Ｂ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０と、信号線駆動回路４５０３ａに含まれる薄膜トランジスタ４５０９とを例示している。
薄膜トランジスタ４５０９、４５１０は、ＩＧＺＯ半導体層及びｎ型の導電型を有するバッファ層を含む薄膜トランジスタに相当し、実施の形態１、実施の形態２、又は実施の形態３に示す薄膜トランジスタを適用することができる。本実施の形態において、薄膜トランジスタ４５０９、４５１０はｎチャネル型薄膜トランジスタである。
また４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１の電極層４５１７は、薄膜トランジスタ４５１０のソース電極層またはドレイン電極層と電気的に接続されている。なお発光素子４５１１の構成は、本実施の形態に示した構成に限定されない。発光素子４５１１から取り出す光の方向などに合わせて、発光素子４５１１の構成は適宜変えることができる。
また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１８ｂから供給されている。
本実施の形態では、薄膜トランジスタ４５０９、４５１０を覆う絶縁膜に設けた図示していないコンタクトホールを介して画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、もしくは走査線駆動回路４５０４ａ、４５０４ｂと接続する配線４５１６を、ソース電極層またはドレイン電極層と同じ材料を用いて形成する。また、基板４５０１の端部の前記配線４５１６上に接続端子４５１５を、第１の電極層４５１７と同じ材料を用いて形成する。
接続端子４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介して電気的に接続されている。
発光素子４５１１からの光の取り出し方向に位置する第２の基板４５０６は透光性でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いる。
また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。本実施の形態は充填材として窒素を用いた。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回路のみ、或いは一部のみを別途形成して実装しても良く、本実施の形態は図１８の構成に限定されない。
次に、本発明の一態様を適用した半導体装置を搭載した液晶表示パネルの外観及び断面について、図１９を用いて説明する。図１９（Ａ１）（Ａ２）は、第１の基板４００１上に形成されたＩＧＺＯ半導体層及びｎ型の導電型を有するバッファ層を含む信頼性の高い薄膜トランジスタ４０１０、４０１１、及び液晶素子４０１３を、第２の基板４００６との間にシール材４００５によって封止した、パネルの上面図であり、図１９（Ｂ）は、図１９（Ａ１）（Ａ２）のＭ−Ｎにおける断面図に相当する。
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６とによって、液晶層４００８と共に封止されている。また第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ方法、ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。図１９（Ａ１）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図１９（Ａ２）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、薄膜トランジスタを複数有しており、図１９（Ｂ）では、画素部４００２に含まれる薄膜トランジスタ４０１０と、走査線駆動回路４００４に含まれる薄膜トランジスタ４０１１とを例示している。
薄膜トランジスタ４０１０、４０１１は、ＩＧＺＯ半導体層及びｎ型の導電型を有するバッファ層を含む薄膜トランジスタに相当し、実施の形態１、実施の形態２、又は実施の形態３に示す薄膜トランジスタを適用することができる。本実施の形態において、薄膜トランジスタ４０１０、４０１１はｎチャネル型薄膜トランジスタである。
また、液晶素子４０１３が有する画素電極層４０３０は、薄膜トランジスタ４０１０と電気的に接続されている。そして液晶素子４０１３の対向電極層４０３１は第２の基板４００６上に形成されている。画素電極層４０３０と対向電極層４０３１と液晶層４００８とが重なっている部分が、液晶素子４０１３に相当する。なお、画素電極層４０３０、対向電極層４０３１はそれぞれ配向膜として機能する絶縁層４０３２、４０３３が設けられ、絶縁層４０３２、４０３３を介して液晶層４００８を挟持している。
なお、第１の基板４００１、第２の基板４００６としては、ガラス、金属（代表的にはステンレス）、セラミックス、プラスチックを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。
また４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、画素電極層４０３０と対向電極層４０３１との間の距離（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていても良い。
また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
本実施の形態では、接続端子４０１５が、液晶素子４０１３が有する画素電極層４０３０と同じ導電膜から形成され、配線４０１６は、薄膜トランジスタ４０１０、４０１１のゲート電極層と同じ導電膜で形成されている。
接続端子４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電気的に接続されている。
また図１９においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装している例を示しているが、本実施の形態はこの構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。
図２０は、本発明の一態様を適用して作製されるＴＦＴ基板２６００を用いて半導体装置として液晶表示モジュールを構成する一例を示している。
図２０は液晶表示モジュールの一例であり、ＴＦＴ基板２６００と対向基板２６０１がシール材２６０２により固着され、その間にＴＦＴ等を含む画素部２６０３、液晶層を含む表示素子２６０４、着色層２６０５が設けられ表示領域を形成している。着色層２６０５はカラー表示を行う場合に必要であり、ＲＧＢ方式の場合は、赤、緑、青の各色に対応した着色層が各画素に対応して設けられている。ＴＦＴ基板２６００と対向基板２６０１の外側には偏光板２６０６、偏光板２６０７、拡散板２６１３が配設されている。光源は冷陰極管２６１０と反射板２６１１により構成され、回路基板２６１２は、フレキシブル配線基板２６０９によりＴＦＴ基板２６００の配線回路部２６０８と接続され、コントロール回路や電源回路などの外部回路が組みこまれている。また偏光板と、液晶層との間に位相差板を有した状態で積層してもよい。
液晶表示モジュールには、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）などを用いることができる。
以上の工程により、半導体装置として信頼性の高い表示パネルを作製することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態１０）
本発明に係る半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、電子ペーパー、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。特に、実施の形態６〜実施の形態９で示したように、本発明に係る薄膜トランジスタを液晶表示装置、発光装置、電気泳動方式表示装置などに適用することにより、電子機器の表示部に用いることができる。以下に具体的に例示する。
本発明の一態様を適用した半導体装置は、実施の形態７で示したように電子ペーパーに適用することができる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる。電子機器の一例を図２１、図２２に示す。
図２１（Ａ）は、電子ペーパーで作られたポスター１６０１を示している。広告媒体が紙の印刷物である場合には、広告の交換は人手によって行われるが、本発明の一態様を適用した半導体装置を搭載した電子ペーパーを用いれば短時間で広告の表示を変えることができる。また、電気特性のよい薄膜トランジスタを用いているため、表示も崩れることなく安定した画像が得られる。なお、ポスターは無線で情報を送受信できる構成としてもよい。
また、図２１（Ｂ）は、電車などの乗り物の車内広告１６０２を示している。広告媒体が紙の印刷物である場合には、広告の交換は人手によって行われるが、本発明の一態様を適用した半導体装置を搭載した電子ペーパーを用いれば人手を多くかけることなく短時間で広告の表示を変えることができる。また、電気特性のよい薄膜トランジスタを用いているため、表示も崩れることなく安定した画像が得られる。なお、社内広告は無線で情報を送受信できる構成としてもよい。
また、図２２は、電子書籍２７００の一例を示している。例えば、電子書籍２７００は、筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７０３は、軸部２７１１により一体になっており、該軸部２７１１を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図２２では表示部２７０５）に文章を表示し、左側の表示部（図２２では表示部２７０７）に画像を表示することができる。
また、図２２では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングディバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成としてもよい。
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
図２３（Ａ）は、テレビジョン装置９６００の一例を示している。テレビジョン装置９６００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持した構成を示している。表示部９６０３は、実施の形態６〜実施の形態９に示した表示装置を適用することができる。
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモコン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示される映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
図２３（Ｂ）は、デジタルフォトフレーム９７００の一例を示している。例えば、デジタルフォトフレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示部９７０３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。
また、デジタルフォトフレーム９７００は、無線で情報を送受信出来る構成としてもよい。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
図２４は、携帯型のオーディオ装置であるデジタルプレーヤー２１００の一例を示している。デジタルプレーヤー２１００は、本体２１３０、表示部２１３１、メモリ部２１３２、操作部２１３３、イヤホン２１３４、制御部２１３７等を含んでいる。なお、イヤホン２１３４の代わりにヘッドホンや無線式イヤホンを用いることができる。表示部２１３１は、実施の形態６〜実施の形態９に示した表示装置を適用することができる。
また、メモリ部２１３２を用いて、操作部２１３３を操作することにより、映像や音声（音楽）を記録、再生することができる。なお、表示部２１３１は黒色の背景に白色の文字を表示することで消費電力を抑えられる。なお、メモリ部２１３２に設けられたメモリは、取り出し可能な構成としてもよい。
図２５は、携帯電話機１０００の一例を示している。携帯電話機１０００は、筐体１００１に組み込まれた表示部１００２の他、操作ボタン１００３、外部接続ポート１００４、スピーカ１００５、マイク１００６などを備えている。表示部１００２は、実施の形態８〜実施の形態９に示した表示装置を適用することができる。
図２５に示す携帯電話機１０００は、表示部１００２を指などで触れることで、情報を入力することができる。また、電話を掛ける、或いはメールを打つ操作は、表示部１００２を指などで触れることにより行うことができる。
表示部１００２の画面は主として３つのモードがある。第１は、画像の表示を主とする表示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表示モードと入力モードの２つのモードが混合した表示＋入力モードである。
例えば、電話を掛ける、或いはメールを作成する場合は、表示部１００２を文字の入力を主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合、表示部１００２の画面のほとんどにキーボードまたは番号ボタンを表示させることが好ましい。
また、携帯電話機１０００内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを有する検出装置を設けることで、携帯電話機１０００の向き（縦か横か）を判断して、表示部１００２の画面表示を自動的に切り替えるようにすることができる。
また、画面モードの切り替えは、表示部１００２を触れること、又は筐体１００１の操作ボタン１００３の操作により行われる。また、表示部１００２に表示される画像の種類によって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画のデータであれば表示モード、テキストデータであれば入力モードに切り替える。
また、入力モードにおいて、表示部１００２の光センサで検出される信号を検知し、表示部１００２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モードから表示モードに切り替えるように制御してもよい。
表示部１００２は、イメージセンサとして機能させることもできる。例えば、表示部１００２に掌や指を触れることで、掌紋、指紋等を撮像することで、本人認証を行うことができる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
８０ 搬送室
８１ 搬送ロボット
８２ カセット室
８３ ゲートバルブ
８４ ゲートバルブ
８５ ゲートバルブ
８６ ゲートバルブ
８７ ゲートバルブ
８８ ゲートバルブ
８９ 処理室
９０ 処理室
９１ 処理室
９２ 処理室
９３ 処理室
９４ 基板
１００ 基板
１０２ａ ゲート絶縁膜
１０２ｂ ゲート絶縁膜
１０３ 半導体膜
１０４ 膜
１０５ 導電膜
１０６ 絶縁膜
１１１ ゲート電極層
１１１ａ ゲート電極層
１１３ 半導体層
１１４ａ バッファ層
１１４ｃ 層
１１５ａ ドレイン電極層
１１５ｃ 導電層
１１６ チャネル保護層
１１６ａ チャネル保護層
１１７ レジストマスク
１１８ レジストマスク
２００ 基板
２０１ 薄膜トランジスタ
２０２ ソース配線層
２０３ ゲート配線層
２０４ 容量配線層
２１１ 絶縁層
２１２ 絶縁層
２１３ 絶縁層
２５５ 電極層
２６０ 液晶表示素子
２６１ 絶縁層
２６２ 液晶層
２６３ 絶縁層
２６４ 着色層
２６５ 電極層
２６６ 基板
２６７ 偏光板
２６８ 偏光板
３０１ 薄膜トランジスタ
３０２ 薄膜トランジスタ
３０３ 発光素子
３０４ 容量素子
３０５ ソース配線層
３０６ ゲート配線層
３０７ 電源線
３１１ 絶縁層
３１２ 絶縁層
３１３ 絶縁層
３２０ 電極層
３２１ 隔壁
３２２ 電界発光層
３２３ 電極層
３２４ 発光素子
５８１ 薄膜トランジスタ
５８５ 絶縁層
５８７ 電極層
５８７ａ 電極層
５８８ 電極層
５８９ 球形粒子
５９０ａ 黒色領域
５９０ｂ 白色領域
５９４ キャビティ
５９５ 充填材
１０００ 携帯電話機
１００１ 筐体
１００２ 表示部
１００３ 操作ボタン
１００４ 外部接続ポート
１００５ スピーカ
１００６ マイク
１６０１ ポスター
１６０２ 車内広告
２１００ デジタルプレーヤー
２１３０ 本体
２１３１ 表示部
２１３２ メモリ部
２１３３ 操作部
２１３４ イヤホン
２１３７ 制御部
２６００ ＴＦＴ基板
２６０１ 対向基板
２６０２ シール材
２６０３ 画素部
２６０４ 表示素子
２６０５ 着色層
２６０６ 偏光板
２６０７ 偏光板
２６０８ 配線回路部
２６０９ フレキシブル配線基板
２６１０ 冷陰極管
２６１１ 反射板
２６１２ 回路基板
２６１３ 拡散板
２７００ 電子書籍
２７０１ 筐体
２７０３ 筐体
２７０５ 表示部
２７０７ 表示部
２７１１ 軸部
２７２１ 電源
２７２３ 操作キー
２７２５ スピーカ
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１０ 薄膜トランジスタ
４０１１ 薄膜トランジスタ
４０１３ 液晶素子
４０１５ 接続端子
４０１６ 配線
４０１８ ＦＰＣ
４０１９ 異方性導電膜
４０３０ 画素電極層
４０３１ 対向電極層
４０３２ 絶縁層
４５０１ 基板
４５０２ 画素部
４５０３ａ 信号線駆動回路
４５０４ａ 走査線駆動回路
４５０５ シール材
４５０６ 基板
４５０７ 充填材
４５０９ 薄膜トランジスタ
４５１０ 薄膜トランジスタ
４５１１ 発光素子
４５１５ 接続端子
４５１６ 配線
４５１７ 電極層
４５１８ａ ＦＰＣ
４５１９ 異方性導電膜
５３００ 基板
５３０１ 画素部
５３０２ 走査線駆動回路
５３０３ 信号線駆動回路
５４００ 基板
５４０１ 画素部
５４０２ 走査線駆動回路
５４０３ 信号線駆動回路
５４０４ 走査線駆動回路
５５０１ 配線
５５０２ 配線
５５０３ 配線
５５０４ 配線
５５０５ 配線
５５０６ 配線
５５４３ ノード
５５４４ ノード
５５７１ 薄膜トランジスタ
５５７２ 薄膜トランジスタ
５５７３ 薄膜トランジスタ
５５７４ 薄膜トランジスタ
５５７５ 薄膜トランジスタ
５５７６ 薄膜トランジスタ
５５７７ 薄膜トランジスタ
５５７８ 薄膜トランジスタ
５６０１ ドライバＩＣ
５６０２ スイッチ群
５６０３ａ 薄膜トランジスタ
５６０３ｂ 薄膜トランジスタ
５６０３ｃ 薄膜トランジスタ
５６１１ 配線
５６１２ 配線
５６１３ 配線
５６２１ 配線
５７０３ａ タイミング
５７０３ｂ タイミング
５７０３ｃ タイミング
５７１１ 配線
５７１２ 配線
５７１３ 配線
５７１４ 配線
５７１５ 配線
５７１６ 配線
５７１７ 配線
５７２１ 信号
５８０３ａ タイミング
５８０３ｂ タイミング
５８０３ｃ タイミング
５８２１ 信号
７００１ 駆動用ＴＦＴ
７００２ 発光素子
７００３ 陰極
７００４ 発光層
７００５ 陽極
７０１１ 駆動用ＴＦＴ
７０１２ 発光素子
７０１３ 陰極
７０１４ 発光層
７０１５ 陽極
７０１６ 遮蔽膜
７０１７ 導電膜
７０２１ 駆動用ＴＦＴ
７０２２ 発光素子
７０２３ 陰極
７０２４ 発光層
７０２５ 陽極
７０２７ 導電膜
９６００ テレビジョン装置
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド
９６０７ 表示部
９６０９ 操作キー
９６１０ リモコン操作機
９７００ デジタルフォトフレーム
９７０１ 筐体
９７０３ 表示部

Claims (5)

  1. 基板上に、ゲート電極層を形成し、
    前記ゲート電極層上に、ゲート絶縁膜を形成し、
    前記ゲート絶縁膜上に、インジウム、ガリウム、及び亜鉛を含む酸化物半導体膜を形成し、
    前記酸化物半導体膜のチャネル形成領域上に、絶縁膜を形成し、
    前記酸化物半導体膜上の、チタンを含む酸化物を介して、導電膜を形成し、
    前記導電膜上に、レジストマスクを形成し、
    前記レジストマスクを用いて、前記導電膜と、前記チタンを含む酸化物と、前記酸化物半導体膜とをエッチングして、前記導電膜を、前記チタンを含む酸化物より後退させ、
    前記酸化物半導体膜を加熱することを特徴とする半導体装置の作製方法。
  2. 基板上に、ゲート電極層を形成し、
    前記ゲート電極層上に、ゲート絶縁膜を形成し、
    前記ゲート絶縁膜上に、インジウム、ガリウム、及び亜鉛を含み、
    前記亜鉛の組成比が、前記インジウムの組成比よりも小さく、
    かつ前記亜鉛の組成比が、前記ガリウムの組成比よりも小さい、酸化物半導体膜を形成し、
    前記酸化物半導体膜のチャネル形成領域上に、絶縁膜を形成し、
    前記酸化物半導体膜上の、チタンを含む酸化物を介して、導電膜を形成し、
    前記導電膜上に、レジストマスクを形成し、
    前記レジストマスクを用いて、前記導電膜と、前記チタンを含む酸化物と、前記酸化物半導体膜とをエッチングして、前記導電膜を、前記チタンを含む酸化物より後退させ、
    前記酸化物半導体膜を加熱することを特徴とする半導体装置の作製方法。
  3. 請求項１又は請求項２において、
    前記基板を無バイアス状態として、前記酸化物半導体膜に、プラズマ処理を行うことを特徴とする半導体装置の作製方法。
  4. ゲート電極層と、
    前記ゲート電極層上の、ゲート絶縁膜と、
    前記ゲート絶縁膜上の、インジウム、ガリウム、及び亜鉛を含む酸化物半導体膜と、
    前記酸化物半導体膜のチャネル形成領域上の、絶縁膜と、
    前記酸化物半導体膜上の、第１の導電膜と、
    前記酸化物半導体膜上の、第２の導電膜と、
    前記酸化物半導体膜と、前記第１の導電膜との間の、第１のチタンを含む酸化物と、
    前記酸化物半導体膜と、前記第２の導電膜との間の、第２のチタンを含む酸化物と、を有し、
    前記第１のチタンを含む酸化物は、前記第１の導電膜の下端部より、延在した下端部を有し、
    前記第２のチタンを含む酸化物は、前記第２の導電膜の下端部より、延在した下端部を有することを特徴とする半導体装置。
  5. ゲート電極層と、
    前記ゲート電極層上の、ゲート絶縁膜と、
    前記ゲート絶縁膜上の、インジウム、ガリウム、及び亜鉛を含む酸化物半導体膜と、
    前記酸化物半導体膜のチャネル形成領域上の、絶縁膜と、
    前記酸化物半導体膜上の、第１の導電膜と、
    前記酸化物半導体膜上の、第２の導電膜と、
    前記酸化物半導体膜と、前記第１の導電膜との間の、第１のチタンを含む酸化物と、
    前記酸化物半導体膜と、前記第２の導電膜との間の、第２のチタンを含む酸化物と、を有し、
    前記第１のチタンを含む酸化物は、前記第１導電膜の下端部より、延在した下端部を有し、
    前記第２のチタンを含む酸化物は、前記第２導電膜の下端部より、延在した下端部を有し、
    前記酸化物半導体膜において、
    前記亜鉛の組成比は、前記インジウムの組成比よりも小さく、
    かつ前記亜鉛の組成比は、前記ガリウムの組成比よりも小さいことを特徴とする半導体装置。
JP2009182980A 2008-08-08 2009-08-06 半導体装置の作製方法、及び半導体装置 Active JP5564212B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009182980A JP5564212B2 (ja) 2008-08-08 2009-08-06 半導体装置の作製方法、及び半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008206006 2008-08-08
JP2008206006 2008-08-08
JP2009182980A JP5564212B2 (ja) 2008-08-08 2009-08-06 半導体装置の作製方法、及び半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014123252A Division JP2014187390A (ja) 2008-08-08 2014-06-16 半導体装置

Publications (3)

Publication Number Publication Date
JP2010062549A JP2010062549A (ja) 2010-03-18
JP2010062549A5 JP2010062549A5 (ja) 2013-01-17
JP5564212B2 true JP5564212B2 (ja) 2014-07-30

Family

ID=41653315

Family Applications (7)

Application Number Title Priority Date Filing Date
JP2009182980A Active JP5564212B2 (ja) 2008-08-08 2009-08-06 半導体装置の作製方法、及び半導体装置
JP2014123252A Withdrawn JP2014187390A (ja) 2008-08-08 2014-06-16 半導体装置
JP2015185481A Active JP6412842B2 (ja) 2008-08-08 2015-09-18 半導体装置
JP2017113570A Active JP6423918B2 (ja) 2008-08-08 2017-06-08 半導体装置
JP2018197501A Active JP6687703B2 (ja) 2008-08-08 2018-10-19 半導体装置の作製方法
JP2020066946A Withdrawn JP2020107911A (ja) 2008-08-08 2020-04-02 半導体装置の作製方法
JP2022010945A Withdrawn JP2022044772A (ja) 2008-08-08 2022-01-27 半導体装置及び半導体装置の作製方法

Family Applications After (6)

Application Number Title Priority Date Filing Date
JP2014123252A Withdrawn JP2014187390A (ja) 2008-08-08 2014-06-16 半導体装置
JP2015185481A Active JP6412842B2 (ja) 2008-08-08 2015-09-18 半導体装置
JP2017113570A Active JP6423918B2 (ja) 2008-08-08 2017-06-08 半導体装置
JP2018197501A Active JP6687703B2 (ja) 2008-08-08 2018-10-19 半導体装置の作製方法
JP2020066946A Withdrawn JP2020107911A (ja) 2008-08-08 2020-04-02 半導体装置の作製方法
JP2022010945A Withdrawn JP2022044772A (ja) 2008-08-08 2022-01-27 半導体装置及び半導体装置の作製方法

Country Status (4)

Country Link
US (8) US8343817B2 (ja)
JP (7) JP5564212B2 (ja)
KR (7) KR101678370B1 (ja)
TW (4) TWI642113B (ja)

Families Citing this family (151)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI597850B (zh) 2008-07-31 2017-09-01 半導體能源研究所股份有限公司 半導體裝置的製造方法
US8945981B2 (en) 2008-07-31 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5608347B2 (ja) * 2008-08-08 2014-10-15 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
TWI642113B (zh) 2008-08-08 2018-11-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP5480554B2 (ja) * 2008-08-08 2014-04-23 株式会社半導体エネルギー研究所 半導体装置
TWI487104B (zh) 2008-11-07 2015-06-01 Semiconductor Energy Lab 半導體裝置和其製造方法
US8114720B2 (en) 2008-12-25 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4752927B2 (ja) * 2009-02-09 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
US8247276B2 (en) * 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
DE102009038589B4 (de) * 2009-08-26 2014-11-20 Heraeus Materials Technology Gmbh & Co. Kg TFT-Struktur mit Cu-Elektroden
US8115883B2 (en) 2009-08-27 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP5458102B2 (ja) * 2009-09-04 2014-04-02 株式会社東芝 薄膜トランジスタの製造方法
KR101843558B1 (ko) 2009-10-09 2018-03-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 시프트 레지스터, 표시 장치, 및 그 구동 방법
WO2011048959A1 (en) 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101812683B1 (ko) * 2009-10-21 2017-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
KR102142450B1 (ko) 2009-10-30 2020-08-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
WO2011052382A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101623961B1 (ko) * 2009-12-02 2016-05-26 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
WO2011074407A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102008754B1 (ko) * 2010-01-24 2019-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치와 이의 제조 방법
KR101819197B1 (ko) * 2010-02-05 2018-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제조 방법
KR20120130763A (ko) 2010-02-05 2012-12-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
KR20110093113A (ko) 2010-02-11 2011-08-18 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR101627136B1 (ko) * 2010-02-19 2016-06-07 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
WO2011105183A1 (en) * 2010-02-26 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor element and deposition apparatus
KR102219398B1 (ko) 2010-02-26 2021-02-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20130008037A (ko) * 2010-03-05 2013-01-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하는 방법
US8431496B2 (en) * 2010-03-05 2013-04-30 Semiconductor Energy Labortory Co., Ltd. Semiconductor device and manufacturing method thereof
CN102822980B (zh) 2010-03-26 2015-12-16 株式会社半导体能源研究所 半导体装置的制造方法
JP5577796B2 (ja) * 2010-03-31 2014-08-27 凸版印刷株式会社 薄膜トランジスタ及びその製造方法
WO2011122299A1 (en) 2010-03-31 2011-10-06 Semiconductor Energy Laboratory Co., Ltd. Driving method of liquid crystal display device
JP5791934B2 (ja) * 2010-04-02 2015-10-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2011122363A1 (en) * 2010-04-02 2011-10-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101391964B1 (ko) * 2010-04-02 2014-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2011222767A (ja) * 2010-04-09 2011-11-04 Sony Corp 薄膜トランジスタならびに表示装置および電子機器
US8653514B2 (en) 2010-04-09 2014-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20130045418A (ko) 2010-04-23 2013-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
CN102859705B (zh) * 2010-04-23 2015-12-09 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
KR101800844B1 (ko) 2010-04-23 2017-11-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011135987A1 (en) * 2010-04-28 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101806271B1 (ko) * 2010-05-14 2017-12-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9496405B2 (en) 2010-05-20 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device including step of adding cation to oxide semiconductor layer
WO2011155502A1 (en) 2010-06-11 2011-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8552425B2 (en) 2010-06-18 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8441010B2 (en) * 2010-07-01 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102354354B1 (ko) * 2010-07-02 2022-01-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8642380B2 (en) 2010-07-02 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR101671952B1 (ko) * 2010-07-23 2016-11-04 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
JP5917035B2 (ja) * 2010-07-26 2016-05-11 株式会社半導体エネルギー研究所 半導体装置
US8422272B2 (en) 2010-08-06 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
CN107947763B (zh) 2010-08-06 2021-12-28 株式会社半导体能源研究所 半导体集成电路
KR101701212B1 (ko) * 2010-08-11 2017-02-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP5806043B2 (ja) * 2010-08-27 2015-11-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101346874B1 (ko) 2010-08-30 2014-01-02 샤프 가부시키가이샤 반도체 장치 및 그 제조 방법
US8766253B2 (en) * 2010-09-10 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8871565B2 (en) * 2010-09-13 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5782695B2 (ja) * 2010-09-29 2015-09-24 凸版印刷株式会社 薄膜トランジスタ、薄膜トランジスタを備える画像表示装置、薄膜トランジスタの製造方法、画像表示装置の製造方法
KR20120037838A (ko) * 2010-10-12 2012-04-20 삼성전자주식회사 트랜지스터 및 이를 포함하는 전자소자
US8569754B2 (en) 2010-11-05 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101457833B1 (ko) 2010-12-03 2014-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN106887449B (zh) * 2010-12-07 2021-11-05 佛罗里达大学研究基金会 一种显示面板
JP5707914B2 (ja) * 2010-12-13 2015-04-30 ソニー株式会社 酸化物半導体を用いる装置、表示装置、及び、電子機器
US8536571B2 (en) * 2011-01-12 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5977523B2 (ja) 2011-01-12 2016-08-24 株式会社半導体エネルギー研究所 トランジスタの作製方法
JP5982125B2 (ja) * 2011-01-12 2016-08-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5766467B2 (ja) 2011-03-02 2015-08-19 株式会社東芝 薄膜トランジスタ及びその製造方法、表示装置
US9646829B2 (en) * 2011-03-04 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8927329B2 (en) 2011-03-30 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor device with improved electronic properties
US8541266B2 (en) 2011-04-01 2013-09-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9093538B2 (en) * 2011-04-08 2015-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9478668B2 (en) * 2011-04-13 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
JP6076617B2 (ja) * 2011-05-13 2017-02-08 株式会社半導体エネルギー研究所 表示装置
TWI514572B (zh) * 2011-06-10 2015-12-21 E Ink Holdings Inc 金屬氧化物半導體電晶體
US8673426B2 (en) 2011-06-29 2014-03-18 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, method of manufacturing the driver circuit, and display device including the driver circuit
JP6078063B2 (ja) * 2011-07-13 2017-02-08 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 薄膜トランジスタデバイスの製造方法
KR101934977B1 (ko) * 2011-08-02 2019-03-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP6128775B2 (ja) * 2011-08-19 2017-05-17 株式会社半導体エネルギー研究所 半導体装置
US9252279B2 (en) * 2011-08-31 2016-02-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN102315130B (zh) * 2011-09-21 2014-11-26 深圳市华星光电技术有限公司 薄膜场效应晶体管及其制作方法
US9018629B2 (en) * 2011-10-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR20130043063A (ko) 2011-10-19 2013-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102072244B1 (ko) 2011-11-30 2020-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US8969867B2 (en) 2012-01-18 2015-03-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101308809B1 (ko) * 2012-01-20 2013-09-13 경희대학교 산학협력단 산화물 반도체 박막 트랜지스터 제조방법 및 이를 이용한 능동구동 디스플레이 장치, 능동구동 센서장치
KR101318418B1 (ko) * 2012-01-30 2013-10-15 서울대학교산학협력단 박막 트랜지스터 및 이의 제조 방법
KR101969567B1 (ko) * 2012-04-17 2019-04-16 엘지디스플레이 주식회사 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
KR101697841B1 (ko) * 2012-04-20 2017-01-18 샤프 가부시키가이샤 표시 장치
US8658444B2 (en) 2012-05-16 2014-02-25 International Business Machines Corporation Semiconductor active matrix on buried insulator
KR101957976B1 (ko) * 2012-06-13 2019-03-15 엘지디스플레이 주식회사 평판 표시장치용 박막 트랜지스터 기판
CN102738007B (zh) * 2012-07-02 2014-09-03 京东方科技集团股份有限公司 一种薄膜晶体管的制造方法及阵列基板的制造方法
JP6155823B2 (ja) * 2012-07-12 2017-07-05 Jsr株式会社 有機ｅｌ素子、感放射線性樹脂組成物および硬化膜
JP2014199899A (ja) 2012-08-10 2014-10-23 株式会社半導体エネルギー研究所 半導体装置
KR20140026257A (ko) * 2012-08-23 2014-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP6204145B2 (ja) 2012-10-23 2017-09-27 株式会社半導体エネルギー研究所 半導体装置
WO2014065343A1 (en) 2012-10-24 2014-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2014071343A1 (en) 2012-11-05 2014-05-08 University Of Florida Research Foundation, Inc. Brightness compensation in a display
TWI605593B (zh) 2012-11-15 2017-11-11 半導體能源研究所股份有限公司 半導體裝置
US9231002B2 (en) 2013-05-03 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US9704894B2 (en) 2013-05-10 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Display device including pixel electrode including oxide
KR102090289B1 (ko) * 2013-05-30 2020-04-16 삼성디스플레이 주식회사 산화물 스퍼터링 타겟, 이를 이용한 박막 트랜지스터 및 그 제조 방법
JP6410496B2 (ja) * 2013-07-31 2018-10-24 株式会社半導体エネルギー研究所 マルチゲート構造のトランジスタ
JP6238660B2 (ja) * 2013-09-19 2017-11-29 国立大学法人北陸先端科学技術大学院大学 薄膜トランジスタ及び薄膜トランジスタの製造方法
DE102013111501B4 (de) * 2013-10-18 2024-02-08 Universität Stuttgart Dünnschichttransistor und Verfahren zu seiner Herstellung
KR102232539B1 (ko) * 2013-11-13 2021-03-29 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 표시 기판 및 박막 트랜지스터의 제조 방법
KR102192084B1 (ko) * 2013-11-25 2020-12-16 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR20150060448A (ko) * 2013-11-26 2015-06-03 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
KR20150062186A (ko) 2013-11-28 2015-06-08 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
TWI666770B (zh) * 2013-12-19 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置
US9722049B2 (en) * 2013-12-23 2017-08-01 Intermolecular, Inc. Methods for forming crystalline IGZO with a seed layer
CN103762178A (zh) * 2013-12-25 2014-04-30 深圳市华星光电技术有限公司 一种低温多晶硅薄膜晶体管及其制造方法
US20150187956A1 (en) * 2013-12-26 2015-07-02 Intermolecular Inc. IGZO Devices with Increased Drive Current and Methods for Forming the Same
JP6506545B2 (ja) 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
TWI536464B (zh) 2014-01-15 2016-06-01 友達光電股份有限公司 電晶體及其製造方法
KR101536174B1 (ko) * 2014-02-11 2015-07-14 연세대학교 산학협력단 산소 확산을 억제할 수 있는 반도체 소자 제조 방법
US20150380563A1 (en) * 2014-06-26 2015-12-31 Samsung Display Co., Ltd. Display apparatus and method for manufacturing the same
TWI560781B (en) * 2014-09-10 2016-12-01 Au Optronics Corp Method for fabricating thin film transistor and apparatus thereof
US9722091B2 (en) 2014-09-12 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI581317B (zh) 2014-11-14 2017-05-01 群創光電股份有限公司 薄膜電晶體基板及具備該薄膜電晶體基板之顯示面板
CN105655344B (zh) * 2014-11-14 2019-02-05 群创光电股份有限公司 薄膜晶体管基板及具备该薄膜晶体管基板的显示面板
CN107004603B (zh) * 2014-11-28 2021-03-09 夏普株式会社 半导体装置及其制造方法
TW201624678A (zh) * 2014-12-27 2016-07-01 中華映管股份有限公司 主動元件及其製作方法
US9941324B2 (en) * 2015-04-28 2018-04-10 Nlt Technologies, Ltd. Semiconductor device, method of manufacturing semiconductor device, photodiode array, and imaging apparatus
US9837547B2 (en) * 2015-05-22 2017-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide conductor and display device including the semiconductor device
CN106298876A (zh) * 2015-05-25 2017-01-04 鸿富锦精密工业（深圳）有限公司 薄膜晶体管及其制造方法
JP2017084549A (ja) * 2015-10-27 2017-05-18 株式会社ジャパンディスプレイ 表示装置
JP6607013B2 (ja) * 2015-12-08 2019-11-20 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
CN105572990B (zh) * 2015-12-21 2019-07-12 武汉华星光电技术有限公司 阵列基板及其制造方法、液晶显示面板
US9806179B2 (en) * 2016-01-14 2017-10-31 Hon Hai Precision Industry Co., Ltd. Method for fabricating conducting structure and thin film transistor array panel
JP2017143135A (ja) * 2016-02-09 2017-08-17 株式会社ジャパンディスプレイ 薄膜トランジスタ
WO2017149413A1 (en) * 2016-03-04 2017-09-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6668455B2 (ja) 2016-04-01 2020-03-18 株式会社半導体エネルギー研究所 酸化物半導体膜の作製方法
US11302717B2 (en) * 2016-04-08 2022-04-12 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the same
WO2018006412A1 (en) * 2016-07-08 2018-01-11 Boe Technology Group Co., Ltd. Thin film transistor, gate drive on array and display apparatus having the same, and fabricating method thereof
KR102612734B1 (ko) * 2016-07-29 2023-12-13 엘지디스플레이 주식회사 표시장치
JP2019523565A (ja) * 2016-08-29 2019-08-22 シェンジェン ロイオル テクノロジーズ カンパニー リミテッドＳｈｅｎｚｈｅｎ Ｒｏｙｏｌｅ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．， Ｌｔｄ． 薄膜トランジスタの製造方法
CN106206428A (zh) * 2016-09-05 2016-12-07 上海天马微电子有限公司 阵列基板及其制作方法、显示面板
KR102343573B1 (ko) * 2017-05-26 2021-12-28 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
CN107464830A (zh) * 2017-07-18 2017-12-12 武汉华星光电半导体显示技术有限公司 阵列基板及制作方法、显示面板
US11049887B2 (en) 2017-11-10 2021-06-29 Applied Materials, Inc. Layer stack for display applications
TW201919130A (zh) * 2017-11-13 2019-05-16 友達光電股份有限公司 畫素結構、半導體結構的製造方法及半導體元件的製造方法
CN108281489A (zh) * 2018-01-30 2018-07-13 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示面板
WO2019150224A1 (ja) * 2018-02-01 2019-08-08 株式会社半導体エネルギー研究所 表示装置および電子機器
CN108598004A (zh) * 2018-03-21 2018-09-28 福建华佳彩有限公司 一种igzo阵列基板的制备方法及igzo阵列基板
CN108987485B (zh) * 2018-08-24 2021-10-29 合肥鑫晟光电科技有限公司 薄膜晶体管及其制造方法、显示装置
US11169424B2 (en) * 2019-03-18 2021-11-09 Sharp Kabushiki Kaisha Display device
CN110112212A (zh) * 2019-04-25 2019-08-09 深圳市华星光电技术有限公司 薄膜晶体管和阵列基板
US11335716B2 (en) 2019-12-24 2022-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Photosensing pixel, image sensor and method of fabricating the same
CN111370311B (zh) * 2020-03-17 2021-08-03 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法
WO2022120746A1 (zh) * 2020-12-10 2022-06-16 昆山龙腾光电股份有限公司 阵列基板及其制作方法和显示面板
CN112713196A (zh) * 2020-12-11 2021-04-27 广州国显科技有限公司 一种薄膜晶体管及其制备方法和阵列基板
CN113707556A (zh) * 2021-08-13 2021-11-26 Tcl华星光电技术有限公司 一种薄膜晶体管的制作方法、薄膜晶体管以及显示装置

Family Cites Families (164)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2692914B2 (ja) * 1988-12-19 1997-12-17 三洋電機株式会社 薄膜トランジスタの製造方法
US5766344A (en) * 1991-09-21 1998-06-16 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
US5473168A (en) 1993-04-30 1995-12-05 Sharp Kabushiki Kaisha Thin film transistor
JPH06314789A (ja) * 1993-04-30 1994-11-08 Sharp Corp 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH09270517A (ja) * 1996-03-29 1997-10-14 Casio Comput Co Ltd 薄膜トランジスタの製造方法
KR100301803B1 (ko) 1998-06-05 2001-09-22 김영환 박막트랜지스터 및 그의 제조방법
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
USRE39452E1 (en) 1998-08-28 2007-01-02 Fujitsu Limited TFT substrate with low contact resistance and damage resistant terminals
JP3288637B2 (ja) * 1998-08-28 2002-06-04 富士通株式会社 Ｉｔｏ膜接続構造、ｔｆｔ基板及びその製造方法
US6297519B1 (en) 1998-08-28 2001-10-02 Fujitsu Limited TFT substrate with low contact resistance and damage resistant terminals
JP2000101091A (ja) * 1998-09-28 2000-04-07 Sharp Corp 薄膜トランジスタ
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4562835B2 (ja) * 1999-11-05 2010-10-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4118485B2 (ja) * 2000-03-13 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289857A (ja) * 2001-03-23 2002-10-04 Toshiba Corp マトリクスアレイ基板の製造方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2002368229A (ja) * 2001-04-04 2002-12-20 Canon Inc 半導体装置、及びその製造方法、並びに放射線検出装置
US6794682B2 (en) 2001-04-04 2004-09-21 Canon Kabushiki Kaisha Semiconductor device, method for manufacturing the same, and radiation detector
JP2002324904A (ja) * 2001-04-24 2002-11-08 Matsushita Electric Ind Co Ltd 薄膜トランジスタ及びその形成方法
JP2002373867A (ja) 2001-06-14 2002-12-26 Idemitsu Kosan Co Ltd 半導体素子用導電性薄膜、半導体素子及びそれらの製造方法
JP2003092271A (ja) * 2001-07-13 2003-03-28 Seiko Epson Corp 半導体装置及びその製造方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4507540B2 (ja) * 2003-09-12 2010-07-21 カシオ計算機株式会社 薄膜トランジスタ
JP2005108930A (ja) 2003-09-29 2005-04-21 Sony Corp 薄膜トランジスタの製造方法および薄膜トランジスタ
JP2005108931A (ja) * 2003-09-29 2005-04-21 Sony Corp 表示装置の製造方法および表示装置
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
EP2413366B1 (en) 2004-03-12 2017-01-11 Japan Science And Technology Agency A switching element of LCDs or organic EL displays
JP4461873B2 (ja) * 2004-03-29 2010-05-12 カシオ計算機株式会社 亜鉛酸化物の加工方法および薄膜トランジスタの製造方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006005116A (ja) 2004-06-17 2006-01-05 Casio Comput Co Ltd 膜形成方法、半導体膜、及び積層絶縁膜
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JP4974500B2 (ja) * 2004-09-15 2012-07-11 株式会社半導体エネルギー研究所 半導体装置、モジュール及び電子機器
CN101044627B (zh) 2004-09-15 2012-02-08 株式会社半导体能源研究所 半导体器件
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP4610285B2 (ja) 2004-09-30 2011-01-12 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
KR100953596B1 (ko) 2004-11-10 2010-04-21 캐논 가부시끼가이샤 발광장치
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
CN101057338B (zh) 2004-11-10 2011-03-16 佳能株式会社 采用无定形氧化物的场效应晶体管
JP5126730B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 電界効果型トランジスタの製造方法
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CN101057339B (zh) 2004-11-10 2012-12-26 佳能株式会社 无定形氧化物和场效应晶体管
JP4569295B2 (ja) 2004-12-28 2010-10-27 カシオ計算機株式会社 薄膜トランジスタおよびその製造方法
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4981282B2 (ja) * 2005-09-06 2012-07-18 キヤノン株式会社 薄膜トランジスタの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5006598B2 (ja) * 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP3614442A3 (en) * 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP2007109918A (ja) * 2005-10-14 2007-04-26 Toppan Printing Co Ltd トランジスタおよびその製造方法
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR20090115222A (ko) 2005-11-15 2009-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
JP5089139B2 (ja) 2005-11-15 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5250929B2 (ja) * 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
JP2007157916A (ja) * 2005-12-02 2007-06-21 Idemitsu Kosan Co Ltd Ｔｆｔ基板及びｔｆｔ基板の製造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
JP5000290B2 (ja) * 2006-01-31 2012-08-15 出光興産株式会社 Ｔｆｔ基板及びｔｆｔ基板の製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP5015470B2 (ja) 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP2007250982A (ja) 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
KR100785038B1 (ko) 2006-04-17 2007-12-12 삼성전자주식회사 비정질 ＺｎＯ계 ＴＦＴ
KR101206033B1 (ko) * 2006-04-18 2012-11-28 삼성전자주식회사 ＺｎＯ 반도체 박막의 제조방법 및 이를 이용한박막트랜지스터 및 그 제조방법
JP4215068B2 (ja) * 2006-04-26 2009-01-28 エプソンイメージングデバイス株式会社 電気光学装置および電子機器
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5312728B2 (ja) * 2006-04-28 2013-10-09 凸版印刷株式会社 表示装置およびその製造方法
JP4200458B2 (ja) * 2006-05-10 2008-12-24 ソニー株式会社 薄膜トランジスタの製造方法
JP2007311404A (ja) * 2006-05-16 2007-11-29 Fuji Electric Holdings Co Ltd 薄膜トランジスタの製造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
KR100787455B1 (ko) 2006-08-09 2007-12-26 삼성에스디아이 주식회사 투명 박막 트랜지스터의 제조방법
JP5128792B2 (ja) 2006-08-31 2013-01-23 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP2008085091A (ja) * 2006-09-28 2008-04-10 Sony Corp 薄膜トランジスタの製造方法、薄膜トランジスタ、および表示装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR101146574B1 (ko) 2006-12-05 2012-05-16 캐논 가부시끼가이샤 산화물 반도체를 이용한 박막 트랜지스터의 제조방법 및 표시장치
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
KR20080052107A (ko) * 2006-12-07 2008-06-11 엘지전자 주식회사 산화물 반도체층을 구비한 박막 트랜지스터
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
KR100787464B1 (ko) 2007-01-08 2007-12-26 삼성에스디아이 주식회사 박막 트랜지스터, 및 그 제조방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5244331B2 (ja) 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101334182B1 (ko) 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US7682882B2 (en) * 2007-06-20 2010-03-23 Samsung Electronics Co., Ltd. Method of manufacturing ZnO-based thin film transistor
KR101270174B1 (ko) * 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
US8945981B2 (en) * 2008-07-31 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI597850B (zh) * 2008-07-31 2017-09-01 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP5616038B2 (ja) * 2008-07-31 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI642113B (zh) * 2008-08-08 2018-11-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置

Also Published As

Publication number Publication date
KR101634098B1 (ko) 2016-06-29
KR20160143614A (ko) 2016-12-14
KR20160026950A (ko) 2016-03-09
US9437748B2 (en) 2016-09-06
JP2010062549A (ja) 2010-03-18
JP2019050386A (ja) 2019-03-28
KR101685451B1 (ko) 2016-12-12
JP2017183750A (ja) 2017-10-05
KR20100019381A (ko) 2010-02-18
KR20140101706A (ko) 2014-08-20
US20150249147A1 (en) 2015-09-03
TW201737358A (zh) 2017-10-16
TWI424506B (zh) 2014-01-21
US9166058B2 (en) 2015-10-20
TW201342491A (zh) 2013-10-16
US9793416B2 (en) 2017-10-17
TW201511138A (zh) 2015-03-16
JP6687703B2 (ja) 2020-04-28
US20150048371A1 (en) 2015-02-19
KR101678370B1 (ko) 2016-11-22
US20130140557A1 (en) 2013-06-06
JP2016028434A (ja) 2016-02-25
KR20160077022A (ko) 2016-07-01
TWI518800B (zh) 2016-01-21
US8343817B2 (en) 2013-01-01
KR20170138070A (ko) 2017-12-14
US20160079438A1 (en) 2016-03-17
JP6412842B2 (ja) 2018-10-24
US20100035379A1 (en) 2010-02-11
TWI637444B (zh) 2018-10-01
US8946703B2 (en) 2015-02-03
US8729547B2 (en) 2014-05-20
TWI642113B (zh) 2018-11-21
JP6423918B2 (ja) 2018-11-14
US20160372608A1 (en) 2016-12-22
TW201030856A (en) 2010-08-16
KR101558198B1 (ko) 2015-10-08
JP2022044772A (ja) 2022-03-17
JP2020107911A (ja) 2020-07-09
KR101470300B1 (ko) 2014-12-09
KR20130084650A (ko) 2013-07-25
US20180040741A1 (en) 2018-02-08
US20140231800A1 (en) 2014-08-21
KR101805381B1 (ko) 2017-12-06
JP2014187390A (ja) 2014-10-02
US9236456B2 (en) 2016-01-12
US10205030B2 (en) 2019-02-12

Similar Documents

Publication Publication Date Title
JP6423918B2 (ja) 半導体装置
JP6487013B2 (ja) 半導体装置
JP6225216B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111220

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140610

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140616

R150 Certificate of patent or registration of utility model

Ref document number: 5564212

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250