JP6578334B2 - Ｔｆｔ基板およびｔｆｔ基板を備えた走査アンテナ - Google Patents

Ｔｆｔ基板およびｔｆｔ基板を備えた走査アンテナ Download PDF

Info

Publication number
JP6578334B2
JP6578334B2 JP2017186095A JP2017186095A JP6578334B2 JP 6578334 B2 JP6578334 B2 JP 6578334B2 JP 2017186095 A JP2017186095 A JP 2017186095A JP 2017186095 A JP2017186095 A JP 2017186095A JP 6578334 B2 JP6578334 B2 JP 6578334B2
Authority
JP
Japan
Prior art keywords
layer
gate
source
tft substrate
connection portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017186095A
Other languages
English (en)
Other versions
JP2019062096A (ja
Inventor
美崎　克紀
克紀 美崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2017186095A priority Critical patent/JP6578334B2/ja
Priority to CN201811119919.7A priority patent/CN109687144B/zh
Priority to US16/145,125 priority patent/US11081810B2/en
Publication of JP2019062096A publication Critical patent/JP2019062096A/ja
Application granted granted Critical
Publication of JP6578334B2 publication Critical patent/JP6578334B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H01Q21/22—Antenna units of the array energised non-uniformly in amplitude or phase, e.g. tapered array or binomial array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/18—Phase-shifters
    • H01P1/181—Phase-shifters using ferroelectric devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H01Q21/061—Two dimensional planar arrays
    • H01Q21/064—Two dimensional planar arrays using horn or slot aerials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q3/00—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system
    • H01Q3/26—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture
    • H01Q3/2676—Optically controlled phased array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q3/00—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system
    • H01Q3/26—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture
    • H01Q3/30—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture varying the relative phase between the radiating elements of an array
    • H01Q3/34—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture varying the relative phase between the radiating elements of an array by electrical means
    • H01Q3/36—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture varying the relative phase between the radiating elements of an array by electrical means with variable phase-shifters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q3/00—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system
    • H01Q3/44—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the electric or magnetic characteristics of reflecting, refracting, or diffracting devices associated with the radiating element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Waveguide Aerials (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、走査アンテナに関し、特に、アンテナ単位（「素子アンテナ」ということもある。）が液晶容量を有する走査アンテナ（「液晶アレイアンテナ」ということもある。）、およびそのような走査アンテナに用いられるＴＦＴ基板に関する。
移動体通信や衛星放送用のアンテナは、ビームの方向を変えられる（「ビーム走査」または「ビームステアリング」と言われる。）機能を必要とする。このような機能を有するアンテナ（以下、「走査アンテナ（ｓｃａｎｎｅｄ ａｎｔｅｎｎａ）」という。）として、アンテナ単位を備えるフェイズドアレイアンテナが知られている。しかしながら、従来のフェイズドアレイアンテナは高価であり、民生品への普及の障害となっている。特に、アンテナ単位の数が増えると、コストが著しく上昇する。
そこで、液晶材料（ネマチック液晶、高分子分散液晶を含む）の大きな誘電異方性（複屈折率）を利用した走査アンテナが提案されている（特許文献１〜５および非特許文献１）。液晶材料の誘電率は周波数分散を有するので、本明細書において、マイクロ波の周波数帯における誘電率（「マイクロ波に対する誘電率」ということもある。）を特に「誘電率Ｍ（εM）」と表記することにする。
特許文献３および非特許文献１には、液晶表示装置（以下、「ＬＣＤ」という。）の技術を利用することによって低価格な走査アンテナが得られると記載されている。
本出願人は、従来のＬＣＤの製造技術を利用して量産することが可能な走査アンテナを開発している。本出願人による特許文献６は、従来のＬＣＤの製造技術を利用して量産することが可能な走査アンテナ、そのような走査アンテナに用いられるＴＦＴ基板ならびにそのような走査アンテナの製造方法および駆動方法を開示している。参考のために、特許文献６の開示内容の全てを本明細書に援用する。
特開２００７−１１６５７３号公報 特開２００７−２９５０４４号公報 特表２００９−５３８５６５号公報 特表２０１３−５３９９４９号公報 国際公開第２０１５／１２６５５０号 国際公開第２０１７／０６１５２７号
Ｒ． Ａ． Ｓｔｅｖｅｎｓｏｎ ｅｔ ａｌ．， "Ｒｅｔｈｉｎｋｉｎｇ Ｗｉｒｅｌｅｓｓ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ：Ａｄｖａｎｃｅｄ Ａｎｔｅｎｎａ Ｄｅｓｉｇｎ ｕｓｉｎｇ ＬＣＤ Ｔｅｃｈｎｏｌｏｇｙ"， ＳＩＤ ２０１５ ＤＩＧＥＳＴ， ｐｐ．８２７−８３０． Ｍ． ＡＮＤＯ ｅｔ ａｌ．， "Ａ Ｒａｄｉａｌ Ｌｉｎｅ Ｓｌｏｔ Ａｎｔｅｎｎａ ｆｏｒ １２ＧＨｚ Ｓａｔｅｌｌｉｔｅ ＴＶ Ｒｅｃｅｐｔｉｏｎ"， ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｆ Ａｎｔｅｎｎａｓ ａｎｄ Ｐｒｏｐａｇａｔｉｏｎ， Ｖｏｌ． ＡＰ−３３， Ｎｏ．１２， ｐｐ． １３４７−１３５３ （１９８５）．
本発明者は、特許文献６に記載の走査アンテナのアンテナ性能を低下させることなく、コストを低減させるために、種々の構造を検討した。本発明は、アンテナ性能の低下を抑制しつつ、走査アンテナのコストを低減させること、および、アンテナ性能の低下を抑制しつつ走査アンテナのコストを低減させることができるＴＦＴ基板を提供することを目的とする。
本発明の実施形態によるＴＦＴ基板は、誘電体基板と、前記誘電体基板上に配列され、それぞれが、ＴＦＴと、前記ＴＦＴのドレイン電極に電気的に接続されたパッチ電極とを有する複数のアンテナ単位領域と、前記誘電体基板上に、前記パッチ電極を含む層よりも上側に、樹脂で形成された平坦化層とを有する。
ある実施形態において、前記平坦化層の上面は、前記パッチ電極の上面と同じ高さであるまたはよりも低い。
ある実施形態において、前記平坦化層は、前記誘電体基板の法線方向から見たとき、前記パッチ電極と重ならないように形成されている。
ある実施形態において、前記パッチ電極の厚さは２０００ｎｍ以下である。
ある実施形態において、前記平坦化層の上面は、前記パッチ電極の上面よりも高い。
ある実施形態において、前記平坦化層は、前記複数のアンテナ単位領域のそれぞれにおいて、前記誘電体基板の法線方向から見たとき、前記パッチ電極の少なくとも一部と重なる開口部を有する。
ある実施形態において、前記開口部の側面のテーパー角は、７０°以下である。
ある実施形態において、前記開口部の平面形状は、円形または楕円形である。
ある実施形態において、前記平坦化層の上面の高さと前記パッチ電極の上面の高さとの差は、５００ｎｍ以下である。
本発明の実施形態による走査アンテナは、上記のいずれかのＴＦＴ基板と、前記ＴＦＴ基板と対向するように配置されたスロット基板と、前記ＴＦＴ基板と前記スロット基板との間に設けられた液晶層と、前記スロット基板の前記液晶層と反対側の表面に誘電体層を介して対向するように配置された反射導電板とを備え、前記ＴＦＴ基板は、前記平坦化層および前記液晶層に接する第１配向膜を有し、前記スロット基板は、さらなる誘電体基板と、前記さらなる誘電体基板の前記液晶層側の表面に形成されたスロット電極と、前記スロット電極を覆い、前記液晶層に接する第２配向膜とを有し、前記スロット電極は複数のスロットを有し、前記複数のスロットのそれぞれは、前記ＴＦＴ基板の前記複数のアンテナ単位領域のそれぞれにおける前記パッチ電極に対応して配置されている。
ある実施形態において、前記平坦化層の上面の高さと前記パッチ電極の上面の高さとの差は、前記パッチ電極と前記スロット電極との間の前記液晶層の厚さの２３％以下である。
ある実施形態において、前記平坦化層は、前記誘電体基板の法線方向から見たとき、前記パッチ電極および前記複数のスロットのいずれとも重ならないように形成されている。
ある実施形態において、前記ＴＦＴ基板または前記スロット基板の一方は、複数の柱状スペーサをさらに有する。
ある実施形態において、前記平坦化層は、前記誘電体基板の法線方向から見たとき、前記複数の柱状スペーサと重ならないように形成されている。
ある実施形態において、前記平坦化層は、前記誘電体基板の法線方向から見たとき、前記複数の柱状スペーサと重なるように形成されている。
ある実施形態において、前記ＴＦＴ基板は、前記誘電体基板の法線方向から見たとき、前記複数の柱状スペーサと重なる凸部を有する。
ある実施形態において、前記凸部は、金属層を含む。
ある実施形態において、前記凸部は、前記パッチ電極と同じ層から形成されている。
本発明の実施形態によると、走査アンテナのアンテナ性能の低下を抑制しつつコストを低減させることができる、および、走査アンテナのアンテナ性能の低下を抑制しつつコストを低減させることができるＴＦＴ基板が提供される。
本発明の第１の実施形態による走査アンテナ１０００Ａの一部を模式的に示す断面図である。 （ａ）および（ｂ）は、それぞれ、走査アンテナ１０００Ａが備えるＴＦＴ基板１０１Ａおよびスロット基板２０１を示す模式的な平面図である。 （ａ）は、走査アンテナ１０００Ａの送受信領域Ｒ１のアンテナ単位領域Ｕの模式的な平面図であり、（ｂ）および（ｃ）は、走査アンテナ１０００Ａの非送受信領域Ｒ２の模式的な平面図である。 （ａ）〜（ｅ）は、ＴＦＴ基板１０１Ａの模式的な断面図である。 （ａ）〜（ｃ）は、ＴＦＴ基板１０１Ａの模式的な断面図であり、（ｄ）は、走査アンテナ１０００Ａが備える液晶パネル１００Ａの模式的な断面図である。 走査アンテナ１０００Ａが備える液晶パネル１００Ａの構造を示す断面図である。 （ａ）は、スロット基板２０１を模式的に示す断面図であり、（ｂ）は、ＴＦＴ基板１０１Ａおよびスロット基板２０１におけるトランスファー部を説明するための模式的な断面図である。 （ａ）〜（ｇ）は、ＴＦＴ基板１０１Ａの製造方法を説明するための模式的な断面図である。 （ａ）〜（ｇ）は、ＴＦＴ基板１０１Ａの製造方法を説明するための模式的な断面図である。 （ａ）〜（ｄ）は、ＴＦＴ基板１０１Ａの製造方法を説明するための模式的な断面図である。 （ａ）〜（ｄ）は、ＴＦＴ基板１０１Ａの製造方法を説明するための模式的な断面図である。 （ａ）〜（ｄ）は、ＴＦＴ基板１０１Ａの製造方法を説明するための模式的な断面図である。 （ａ）〜（ｄ）は、ＴＦＴ基板１０１Ａの製造方法を説明するための模式的な断面図である。 （ａ）〜（ｃ）は、ＴＦＴ基板１０１Ａの製造方法を説明するための模式的な断面図である。 （ａ）〜（ｃ）は、ＴＦＴ基板１０１Ａの製造方法を説明するための模式的な断面図である。 （ａ）は、第１の実施形態の変形例の走査アンテナ１０００Ａａの模式的な平面図であり、（ｂ）は、走査アンテナ１０００Ａａが備えるＴＦＴ基板１０１Ａａの模式的な断面図である。 （ａ）は、第２の実施形態の走査アンテナ１０００Ｂの模式的な平面図であり、（ｂ）は、走査アンテナ１０００Ｂが備えるＴＦＴ基板１０１Ｂの模式的な断面図である。 走査アンテナ１０００Ｂが備える液晶パネル１００Ｂの模式的な断面図である。 （ａ）〜（ｄ）は、ＴＦＴ基板１０１Ｂの模式的な断面図である。 ＴＦＴ基板１０１Ｂの模式的な断面図である。 （ａ）および（ｂ）は、ＴＦＴ基板１０１Ｂの製造方法を説明するための模式的な断面図である。 （ａ）および（ｂ）は、ＴＦＴ基板１０１Ｂの製造方法を説明するための模式的な断面図である。 （ａ）は、第２の実施形態の変形例の走査アンテナ１０００Ｂａの模式的な平面図であり、（ｂ）は、走査アンテナ１０００Ｂａが備えるＴＦＴ基板１０１Ｂａの模式的な断面図である。 走査アンテナ１０００Ｂａが備える液晶パネル１００Ｂａの模式的な断面図である。 （ａ）は、第３の実施形態の走査アンテナ１０００Ｃの模式的な平面図であり、（ｂ）は、走査アンテナ１０００Ｃが備えるＴＦＴ基板１０１Ｃの模式的な断面図である。 走査アンテナ１０００Ｃが備える液晶パネル１００Ｃの模式的な断面図である。 （ａ）および（ｂ）は、ＴＦＴ基板１０１Ｃの模式的な断面図である。 （ａ）は、第３の実施形態の変形例の走査アンテナ１０００Ｃａの模式的な平面図であり、（ｂ）は、走査アンテナ１０００Ｃａが備える液晶パネル１００Ｃａの模式的な断面図である。 （ａ）は、第４の実施形態の走査アンテナ１０００Ｄの送受信領域Ｒ１のアンテナ単位領域Ｕの模式的な平面図であり、（ｂ）および（ｃ）は、走査アンテナ１０００Ｄの非送受信領域Ｒ２の模式的な平面図である。 （ａ）〜（ｅ）は、走査アンテナ１０００Ｄが備えるＴＦＴ基板１０１Ｄの模式的な断面図である。 （ａ）〜（ｃ）は、ＴＦＴ基板１０１Ｄの模式的な断面図であり、（ｄ）は、走査アンテナ１０００Ｄが備える液晶パネル１００Ｄの模式的な断面図である。 （ａ）〜（ｅ）は、ＴＦＴ基板１０１Ｄの製造方法を説明するための模式的な断面図である。 （ａ）〜（ｃ）は、ＴＦＴ基板１０１Ｄの製造方法を説明するための模式的な断面図である。 （ａ）〜（ｃ）は、ＴＦＴ基板１０１Ｄの製造方法を説明するための模式的な断面図である。 （ａ）、（ｂ）は、ＴＦＴ基板１０１Ｄの製造方法を説明するための模式的な断面図である。
以下で、図面を参照しながら本発明の実施形態による走査アンテナ、走査アンテナの製造方法、および走査アンテナに用いられるＴＦＴ基板を説明する。なお、本発明は以下で例示する実施形態に限られない。また、本発明の実施形態は図面に限定されるものではない。例えば、断面図における層の厚さ、平面図における導電部および開口部のサイズ等は例示である。
（走査アンテナの基本構造）
液晶材料の大きな誘電率Ｍ（εM）の異方性（複屈折率）を利用したアンテナ単位を用いた走査アンテナは、ＬＣＤパネルの画素に対応付けられるアンテナ単位の各液晶層に印加する電圧を制御し、各アンテナ単位の液晶層の実効的な誘電率Ｍ（εM）を変化させることによって、静電容量の異なるアンテナ単位で２次元的なパターンを形成する（ＬＣＤによる画像の表示に対応する。）。アンテナから出射される、または、アンテナによって受信される電磁波（例えば、マイクロ波）には、各アンテナ単位の静電容量に応じた位相差が与えられ、静電容量の異なるアンテナ単位によって形成された２次元的なパターンに応じて、特定の方向に強い指向性を有することになる（ビーム走査）。例えば、アンテナから出射される電磁波は、入力電磁波が各アンテナ単位に入射し、各アンテナ単位で散乱された結果得られる球面波を、各アンテナ単位によって与えられる位相差を考慮して積分することによって得られる。各アンテナ単位が、「フェイズシフター：ｐｈａｓｅ ｓｈｉｆｔｅｒ」として機能していると考えることもできる。液晶材料を用いた走査アンテナの基本的な構造および動作原理については、特許文献１〜４および非特許文献１、２を参照されたい。非特許文献２は、らせん状のスロットが配列された走査アンテナの基本的な構造を開示している。参考のために、特許文献１〜４および非特許文献１、２の開示内容の全てを本明細書に援用する。
なお、本発明の実施形態による走査アンテナにおけるアンテナ単位はＬＣＤパネルの画素に類似してはいるものの、ＬＣＤパネルの画素の構造とは異なっているし、複数のアンテナ単位の配列もＬＣＤパネルにおける画素の配列とは異なっている。後に詳細に説明する第１の実施形態の走査アンテナ１０００Ａを示す図１を参照して、本発明の実施形態による走査アンテナの基本構造を説明する。走査アンテナ１０００Ａは、スロットが同心円状に配列されたラジアルインラインスロットアンテナであるが、本発明の実施形態による走査アンテナはこれに限られず、例えば、スロットの配列は、公知の種々の配列であってよい。特に、スロットおよび／またはアンテナ単位の配列について、特許文献５の全ての開示内容を参考のために本明細書に援用する。
図１は、本実施形態の走査アンテナ１０００Ａの一部を模式的に示す断面図であり、同心円状に配列されたスロットの中心近傍に設けられた給電ピン７２（図２（ｂ）参照）から半径方向に沿った断面の一部を模式的に示す。
走査アンテナ１０００Ａは、ＴＦＴ基板１０１Ａと、スロット基板２０１と、これらの間に配置された液晶層ＬＣと、スロット基板２０１と、空気層５４を介して対向するように配置された反射導電板６５とを備えている。走査アンテナ１０００Ａは、ＴＦＴ基板１０１Ａ側からマイクロ波を送受信する。
ＴＦＴ基板１０１Ａは、ガラス基板などの誘電体基板１と、誘電体基板１上に形成された複数のパッチ電極１５と、複数のＴＦＴ１０とを有している。各パッチ電極１５は、対応するＴＦＴ１０に接続されている。各ＴＦＴ１０は、ゲートバスラインとソースバスラインとに接続されている。
スロット基板２０１は、ガラス基板などの誘電体基板５１と、誘電体基板５１の液晶層ＬＣ側に形成されたスロット電極５５とを有している。スロット電極５５は複数のスロット５７を有している。
スロット基板２０１と、空気層５４を介して対向するように反射導電板６５が配置されている。空気層５４に代えて、マイクロ波に対する誘電率Ｍが小さい誘電体（例えば、ＰＴＦＥなどのフッ素樹脂）で形成された層を用いることができる。スロット電極５５と反射導電板６５と、これらの間の誘電体基板５１および空気層５４とが導波路３０１として機能する。
パッチ電極１５と、スロット５７を含むスロット電極５５の部分と、これらの間の液晶層ＬＣとがアンテナ単位Ｕを構成する。各アンテナ単位Ｕにおいて、１つのパッチ電極１５が１つのスロット５７を含むスロット電極５５の部分と液晶層ＬＣを介して対向しており、液晶容量を構成している。また、各アンテナ単位Ｕは、液晶容量と電気的に並列に接続された補助容量（図３参照）を有している。走査アンテナ１０００Ａのアンテナ単位Ｕと、ＬＣＤパネルにおける画素とは似た構成を有している。しかしながら、走査アンテナ１０００Ａは、ＬＣＤパネルと多くの相違点を有している。
まず、走査アンテナ１０００Ａの誘電体基板１、５１に求められる性能は、ＬＣＤパネルの基板に求められる性能と異なる。
一般にＬＣＤパネルには、可視光に透明な基板が用いられ、例えば、ガラス基板またはプラスチック基板が用いられる。反射型のＬＣＤパネルにおいては、背面側の基板には透明性が必要ないので、半導体基板が用いられることもある。これに対し、アンテナ用の誘電体基板１、５１としては、マイクロ波に対する誘電損失（マイクロ波に対する誘電正接をｔａｎδMと表すことにする。）が小さいことが好ましい。誘電体基板１、５１のｔａｎδMは、概ね０．０３以下であることが好ましく、０．０１以下がさらに好ましい。具体的には、ガラス基板またはプラスチック基板を用いることができる。ガラス基板はプラスチック基板よりも寸法安定性、耐熱性に優れ、ＴＦＴ、配線、電極等の回路要素をＬＣＤ技術を用いて形成するのに適している。例えば、導波路を形成する材料が空気とガラスである場合、ガラスの方が上記誘電損失が大きいため、ガラスがより薄い方が導波ロスを減らすことができるとの観点から、好ましくは４００μｍ以下であり、３００μｍ以下がさらに好ましい。下限は特になく、製造プロセスにおいて、割れることなくハンドリングできればよい。
電極に用いられる導電材料も異なる。ＬＣＤパネルの画素電極や対向電極には透明導電膜としてＩＴＯ膜が用いられることが多い。しかしながら、ＩＴＯはマイクロ波に対するｔａｎδMが大きく、アンテナにおける導電層として用いることができない。スロット電極５５は、反射導電板６５とともに導波路３０１の壁として機能する。したがって、導波路３０１の壁におけるマイクロ波の透過を抑制するためには、導波路３０１の壁の厚さ、すなわち、金属層（Ｃｕ層またはＡｌ層）の厚さは大きいことが好ましい。金属層の厚さが表皮深さの３倍であれば、電磁波は１／２０（−２６ｄＢ）に減衰され、５倍であれば１／１５０（−４３ｄＢ）程度に減衰されることが知られている。したがって、金属層の厚さが表皮深さの５倍であれば、電磁波の透過率を１％に低減することができる。例えば、１０ＧＨｚのマイクロ波に対しては、厚さが３．３μｍ以上のＣｕ層、および厚さが４．０μｍ以上のＡｌ層を用いると、マイクロ波を１／１５０まで低減することができる。また、３０ＧＨｚのマイクロ波に対しては、厚さが１．９μｍ以上のＣｕ層、および厚さが２．３μｍ以上のＡｌ層を用いると、マイクロ波を１／１５０まで低減することができる。このように、スロット電極５５は、比較的厚いＣｕ層またはＡｌ層で形成することが好ましい。Ｃｕ層またはＡｌ層の厚さに上限は特になく、成膜時間やコストを考慮して、適宜設定され得る。Ｃｕ層を用いると、Ａｌ層を用いるよりも薄くできるという利点が得られる。比較的厚いＣｕ層またはＡｌ層の形成は、ＬＣＤの製造プロセスで用いられる薄膜堆積法だけでなく、Ｃｕ箔またはＡｌ箔を基板に貼り付ける等、他の方法を採用することもできる。金属層の厚さは、例えば、２μｍ以上３０μｍ以下である。薄膜堆積法を用いて形成する場合、金属層の厚さは５μｍ以下であることが好ましい。なお、反射導電板６５は、例えば、厚さが数ｍｍのアルミニウム板、銅板などを用いることができる。
パッチ電極１５は、スロット電極５５のように導波路３０１を構成する訳ではないので、スロット電極５５よりも厚さが小さいＣｕ層またはＡｌ層を用いることができる。ただし、スロット電極５５のスロット５７付近の自由電子の振動がパッチ電極１５内の自由電子の振動を誘起する際に熱に変わるロスを避けるために、抵抗が低い方が好ましい。量産性の観点からはＣｕ層よりもＡｌ層を用いることが好ましく、Ａｌ層の厚さは例えば０．３μｍ以上２μｍ以下が好ましい。
また、アンテナ単位Ｕの配列ピッチは、画素ピッチと大きく異なる。例えば、１２ＧＨｚ（Ｋｕ ｂａｎｄ）のマイクロ波用のアンテナを考えると、波長λは、例えば２５ｍｍである。そうすると、特許文献４に記載されているように、アンテナ単位Ｕのピッチはλ／４以下および／またはλ／５以下であるので、６．２５ｍｍ以下および／または５ｍｍ以下ということになる。これはＬＣＤパネルの画素のピッチと比べて１０倍以上大きい。したがって、アンテナ単位Ｕの長さおよび幅もＬＣＤパネルの画素長さおよび幅よりも約１０倍大きいことになる。
もちろん、アンテナ単位Ｕの配列はＬＣＤパネルにおける画素の配列と異なり得る。ここでは、同心円状に配列した例（例えば、特開２００２−２１７６４０号公報参照）を示すが、これに限られず、例えば、非特許文献２に記載されているように、らせん状に配列されてもよい。さらに、特許文献４に記載されているようにマトリクス状に配列してもよい。
走査アンテナ１０００Ａの液晶層ＬＣの液晶材料に求められる特性は、ＬＣＤパネルの液晶材料に求められる特性と異なる。ＬＣＤパネルは画素の液晶層の屈折率変化によって、可視光（波長３８０ｎｍ〜８３０ｎｍ）の偏光に位相差を与えることによって、偏光状態を変化させる（例えば、直線偏光の偏光軸方向を回転させる、または、円偏光の円偏光度を変化させる）ことによって、表示を行う。これに対して実施形態による走査アンテナ１０００Ａは、アンテナ単位Ｕが有する液晶容量の静電容量値を変化させることによって、各パッチ電極から励振（再輻射）されるマイクロ波の位相を変化させる。したがって、液晶層は、マイクロ波に対する誘電率Ｍ（εM）の異方性（ΔεM）が大きいことが好ましく、ｔａｎδMは小さいことが好ましい。例えば、Ｍ． Ｗｉｔｔｅｋ ｅｔ ａｌ．， ＳＩＤ ２０１５ ＤＩＧＥＳＴｐｐ．８２４−８２６に記載のΔεMが４以上で、ｔａｎδMが０．０２以下（いずれも１９Ｇｚの値）を好適に用いることができる。この他、九鬼、高分子５５巻８月号ｐｐ．５９９−６０２（２００６）に記載のΔεMが０．４以上、ｔａｎδMが０．０４以下の液晶材料を用いることができる。
一般に液晶材料の誘電率は周波数分散を有するが、マイクロ波に対する誘電異方性ΔεMは、可視光に対する屈折率異方性Δｎと正の相関がある。したがって、マイクロ波に対するアンテナ単位用の液晶材料は、可視光に対する屈折率異方性Δｎが大きい材料が好ましいと言える。ＬＣＤ用の液晶材料の屈折率異方性Δｎは５５０ｎｍの光に対する屈折率異方性で評価される。ここでも５５０ｎｍの光に対するΔｎ（複屈折率）を指標に用いると、Δｎが０．３以上、好ましくは０．４以上のネマチック液晶が、マイクロ波に対するアンテナ単位用に用いられる。Δｎに特に上限はない。ただし、Δｎが大きい液晶材料は極性が強い傾向にあるので、信頼性を低下させる恐れがある。信頼性の観点からは、Δｎは０．４以下であることが好ましい。液晶層の厚さは、例えば、１μｍ〜５００μｍである。
以下、本発明の実施形態による走査アンテナの構造および製造方法をより詳細に説明する。
（第１の実施形態）
まず、図１および図２を参照する。図１は詳述した様に走査アンテナ１０００Ａの中心付近の模式的な部分断面図であり、図２（ａ）および（ｂ）は、それぞれ、走査アンテナ１０００Ａが備えるＴＦＴ基板１０１Ａおよびスロット基板２０１を示す模式的な平面図である。
走査アンテナ１０００Ａは２次元に配列された複数のアンテナ単位Ｕを有しており、ここで例示する走査アンテナ１０００Ａでは、複数のアンテナ単位が同心円状に配列されている。以下の説明においては、アンテナ単位Ｕに対応するＴＦＴ基板１０１Ａの領域およびスロット基板２０１の領域を「アンテナ単位領域」と呼び、アンテナ単位と同じ参照符号Ｕを付すことにする。また、図２（ａ）および（ｂ）に示す様に、ＴＦＴ基板１０１Ａおよびスロット基板２０１において、２次元的に配列された複数のアンテナ単位領域によって画定される領域を「送受信領域Ｒ１」と呼び、送受信領域Ｒ１以外の領域を「非送受信領域Ｒ２」と呼ぶ。非送受信領域Ｒ２には、端子部、駆動回路などが設けられる。
図２（ａ）は、走査アンテナ１０００Ａが備えるＴＦＴ基板１０１Ａを示す模式的な平面図である。
図示する例では、ＴＦＴ基板１０１Ａの法線方向から見たとき、送受信領域Ｒ１はドーナツ状である。非送受信領域Ｒ２は、送受信領域Ｒ１の中心部に位置する第１非送受信領域Ｒ２ａと、送受信領域Ｒ１の周縁部に位置する第２非送受信領域Ｒ２ｂとを含む。送受信領域Ｒ１の外径は、例えば２００ｍｍ〜１５００ｍｍで、通信量などに応じて設定される。
ＴＦＴ基板１０１Ａの送受信領域Ｒ１には、誘電体基板１に支持された複数のゲートバスラインＧＬおよび複数のソースバスラインＳＬが設けられ、これらの配線によってアンテナ単位領域Ｕが規定されている。アンテナ単位領域Ｕは、送受信領域Ｒ１において、例えば同心円状に配列されている。アンテナ単位領域Ｕのそれぞれは、ＴＦＴと、ＴＦＴに電気的に接続されたパッチ電極とを含んでいる。ＴＦＴのソース電極はソースバスラインＳＬに、ゲート電極はゲートバスラインＧＬにそれぞれ電気的に接続されている。また、ドレイン電極は、パッチ電極と電気的に接続されている。
非送受信領域Ｒ２（Ｒ２ａ、Ｒ２ｂ）には、送受信領域Ｒ１を包囲するようにシール領域Ｒｓが配置されている。シール領域Ｒｓにはシール材（不図示）が付与されている。シール材は、ＴＦＴ基板１０１Ａおよびスロット基板２０１を互いに接着させるとともに、これらの基板１０１Ａ、２０１の間に液晶を封入する。
非送受信領域Ｒ２のうちシール領域Ｒｓの外側には、ゲート端子部ＧＴ、ゲートドライバＧＤ、ソース端子部ＳＴおよびソースドライバＳＤが設けられている。ゲートバスラインＧＬのそれぞれはゲート端子部ＧＴを介してゲートドライバＧＤに接続されている。ソースバスラインＳＬのそれぞれはソース端子部ＳＴを介してソースドライバＳＤに接続されている。なお、この例では、ソースドライバＳＤおよびゲートドライバＧＤは誘電体基板１上に形成されているが、これらのドライバの一方または両方は他の誘電体基板上に設けられていてもよい。
非送受信領域Ｒ２には、また、複数のトランスファー端子部ＰＴが設けられている。トランスファー端子部ＰＴは、スロット基板２０１のスロット電極５５（図２（ｂ））と電気的に接続される。本明細書では、トランスファー端子部ＰＴとスロット電極５５との接続部を「トランスファー部」と称する。図示するように、トランスファー端子部ＰＴ（トランスファー部）は、シール領域Ｒｓ内に配置されてもよい。この場合、シール材として導電性粒子を含有する樹脂を用いてもよい。これにより、ＴＦＴ基板１０１Ａとスロット基板２０１との間に液晶を封入させるとともに、トランスファー端子部ＰＴとスロット基板２０１のスロット電極５５との電気的な接続を確保できる。この例では、第１非送受信領域Ｒ２ａおよび第２非送受信領域Ｒ２ｂの両方にトランスファー端子部ＰＴが配置されているが、いずれか一方のみに配置されていてもよい。
なお、トランスファー端子部ＰＴ（トランスファー部）は、シール領域Ｒｓ内に配置されていなくてもよい。例えば非送受信領域Ｒ２のうちシール領域Ｒｓの外側に配置されていてもよい。
図２（ｂ）は、走査アンテナ１０００Ａにおけるスロット基板２０１を例示する模式的な平面図であり、スロット基板２０１の液晶層ＬＣ側の表面を示している。
スロット基板２０１では、誘電体基板５１上に、送受信領域Ｒ１および非送受信領域Ｒ２に亘ってスロット電極５５が形成されている。
スロット基板２０１の送受信領域Ｒ１では、スロット電極５５には複数のスロット５７が配置されている。スロット５７は、ＴＦＴ基板１０１Ａにおけるアンテナ単位領域Ｕに対応して配置されている。図示する例では、複数のスロット５７は、ラジアルインラインスロットアンテナを構成するように、互いに概ね直交する方向に延びる一対のスロット５７が同心円状に配列されている。互いに概ね直交するスロットを有するので、走査アンテナ１０００Ａは、円偏波を送受信することができる。
非送受信領域Ｒ２には、複数の、スロット電極５５の端子部ＩＴが設けられている。端子部ＩＴは、ＴＦＴ基板１０１Ａのトランスファー端子部ＰＴ（図２（ａ））と電気的に接続される。この例では、端子部ＩＴは、シール領域Ｒｓ内に配置されており、導電性粒子を含有するシール材によって対応するトランスファー端子部ＰＴと電気的に接続される。
また、第１非送受信領域Ｒ２ａにおいて、スロット基板２０１の裏面側に給電ピン７２が配置されている。給電ピン７２によって、スロット電極５５、反射導電板６５および誘電体基板５１で構成された導波路３０１にマイクロ波が挿入される。給電ピン７２は給電装置７０に接続されている。給電は、スロット５７が配列された同心円の中心から行う。給電の方式は、直結給電方式および電磁結合方式のいずれであってもよく、公知の給電構造を採用することができる。
図２（ａ）および（ｂ）では、シール領域Ｒｓは、送受信領域Ｒ１を含む比較的狭い領域を包囲するように設けた例を示したが、これに限られない。特に、送受信領域Ｒ１の外側に設けられるシール領域Ｒｓは、送受信領域Ｒ１から一定以上の距離を持つように、例えば、誘電体基板１および／または誘電体基板５１の辺の近傍に設けてもよい。もちろん、非送受信領域Ｒ２に設けられる、例えば端子部や駆動回路は、シール領域Ｒｓの外側（すなわち、液晶層が存在しない側）に形成してもよい。送受信領域Ｒ１から一定以上の離れた位置にシール領域Ｒｓを形成することによって、シール材（特に、硬化性樹脂）に含まれている不純物（特にイオン性不純物）の影響を受けてアンテナ特性が低下することを抑制することができる。
以下で、走査アンテナ１０００Ａの構造をより具体的に説明する。
（アンテナ単位領域Ｕ）
図３（ａ）、図４（ａ）および図５（ｄ）を参照しながら、本実施形態の走査アンテナ１０００Ａの送受信領域Ｒ１のアンテナ単位領域Ｕの構造を説明する。
図３（ａ）は、走査アンテナ１０００Ａの送受信領域Ｒ１のアンテナ単位領域Ｕの模式的な平面図である。図４（ａ）は、走査アンテナ１０００Ａが備えるＴＦＴ基板１０１Ａの模式的な断面図であり、図３（ａ）中のＡ−Ａ’線に沿った断面を示している。図５（ｄ）は、走査アンテナ１０００Ａが備える液晶パネル１００Ａの模式的な断面図であり、図３（ａ）中のＨ−Ｈ’線に沿った断面を示している。液晶パネル１００Ａは、ＴＦＴ基板１０１Ａと、スロット基板２０１と、これらの間に設けられた液晶層ＬＣとを有する。
図３（ａ）、図４（ａ）および図５（ｄ）に示すように、ＴＦＴ基板１０１Ａは、誘電体基板１と、誘電体基板１上に配列され、それぞれが、ＴＦＴ１０と、ＴＦＴ１０のドレイン電極７Ｄに電気的に接続されたパッチ電極１５とを有する複数のアンテナ単位領域Ｕと、誘電体基板１上に、パッチ電極１５を含む層（ここではパッチメタル層１５ｌ）よりも上側に、樹脂で形成された平坦化層２１とを有する。
上述したように、本発明の実施形態による走査アンテナは、マイクロ波に対する誘電異方性ΔεM（可視光に対する複屈折率Δｎ）が大きいネマチック液晶材料を用いる。マイクロ波領域の誘電異方性ΔεMが大きい液晶材料は、現在ＬＣＤに用いられている液晶材料に比べて一般的に高価である。マイクロ波領域の誘電異方性ΔεMが大きい液晶材料は、例えば、イソチオシアネート基（−ＮＣＳ）またはチオシアネート基（−ＳＣＮ）を含む。なお、一般に、液晶材料は複数種類の液晶分子（液晶化合物）の混合物であるので、液晶材料に含まれる液晶分子の全てがイソチオシアネート基またはチオシアネート基を有する必要はない。
本実施形態においては、ＴＦＴ基板１０１Ａが平坦化層２１を有することによって、ＴＦＴ基板１０１Ａを有する走査アンテナ１０００Ａの液晶層ＬＣの体積を削減することができる。液晶材料を削減することができるので、走査アンテナ１０００Ａのコストが低減される。
液晶層ＬＣは、シール部によってＴＦＴ基板１０１Ａとスロット基板２０１との間に閉じ込められている。シール部で包囲された領域は、送受信領域Ｒ１の全部および非送受信領域Ｒ２の一部を含み得る。平坦化層２１を、シール部で包囲された領域内に設けることによって、液晶層ＬＣの体積を削減することができる。また、平坦化層２１は、非送受信領域Ｒ２の各端子部上には形成されないことが好ましい。すなわち、各端子部の上部接続部が平坦化層２１から露出されていればよい。アンテナ性能の観点からは、平坦化層２１は、誘電体基板１の法線方向から見たとき、パッチ電極１５の少なくとも一部と重ならないように形成されていることが好ましい。平坦化層２１は絶縁性なので、パッチ電極１５を覆う絶縁層の厚さが小さいことが、アンテナ性能の観点から好ましいからである。アンテナ性能の観点から、平坦化層２１は、誘電体基板１の法線方向から見たとき、パッチ電極１５と重ならないように形成されていることがより好ましく、パッチ電極１５およびスロット５７のいずれとも重ならないように形成されていることがさらに好ましい。
平坦化層２１は、例えば、アクリル樹脂、ポリイミド樹脂、またはシリコーン樹脂から形成されている。平坦化層２１は、有機絶縁層であり得る。平坦化層２１は、例えば感光性樹脂（例えばアクリル樹脂）から形成されていることが好ましい。感光性樹脂は、ポジ型であってもよいし、ネガ型であってもよい。平坦化層２１を、感光性を有する樹脂で形成すると、平坦化層２１をパターニングする（例えば開口部を形成する）ために、別途フォトレジスト層を形成する必要がないので、製造工程および製造コストを低減できる。感光性樹脂を含む溶液（前駆体溶液）を基板上に付与（塗布または印刷）し、プリベーク（溶剤の加熱除去）した後、所定のパターンを有するフォトマスクを介して露光し、現像することによって、平坦化層２１が得られる。必要に応じて、現像後にポストベークを行ってもよい。
感光性を有しない樹脂（例えば、熱硬化性樹脂）を用いて平坦化層２１を形成する場合には、一旦形成した熱硬化性樹脂の膜上に、所定のパターンを有するフォトレジスト層を形成し、フォトレジスト層をエッチングマスクとして熱硬化性樹脂の膜をエッチングすることによって平坦化層２１を形成すればよい。
ＴＦＴ基板１０１Ａにおいて、平坦化層２１の上面は、パッチ電極１５の上面よりも低い。ここで、平坦化層２１の上面およびパッチ電極１５の上面は、それぞれ、平坦化層２１の液晶層ＬＣ側の表面およびパッチ電極１５の液晶層ＬＣ側の表面をいう。例えば、パッチ電極１５の下にコンタクトホールが形成されており、コンタクトホールによってパッチ電極１５の表面が凹部を有する場合、「パッチ電極１５の上面の高さ」にはそのような凹部の影響は考慮されないものとする。ＴＦＴ基板が有する他の導電部（例えば電極）および絶縁層の上面に関しても、特に断らない限り同様とする。パッチ電極１５の厚さは、例えば２０００ｎｍ以下であってもよい。
ＴＦＴ基板１０１Ａにおいて、平坦化層２１の上面はパッチ電極１５の上面よりも低いので、平坦化層２１は、誘電体基板１の法線方向から見たとき、パッチ電極１５と重ならないように形成されている。従って、ＴＦＴ基板１０１Ａを備える走査アンテナ１０００Ａにおいては、平坦化層２１を有することによるアンテナ性能の低下が抑制されつつ、コストが削減される。
パッチ電極１５の上面よりも低い上面を有する平坦化層２１を形成する工程において、樹脂膜を形成した後または樹脂膜をパターニングした後に、樹脂膜にアッシング処理を施してもよい。ＴＦＴ基板１０１Ａの製造方法は後述する。
図示する例に限られず、平坦化層２１の上面は、パッチ電極１５の上面と同じ高さであってもよい。この場合においても、同様の効果が得られ得る。
図６は、走査アンテナ１０００Ａが備える液晶パネル１００Ａの構造を示す断面図である。図６に示すように、ＴＦＴ基板１０１Ａは、ＴＦＴ基板１０１Ａの液晶層ＬＣ側の表面を覆う第１配向膜３２Ａを有する。第１配向膜３２Ａは、平坦化層２１および液晶層ＬＣに接する。ＴＦＴ基板１０１Ａと対向するように配置されたスロット基板２０１は、スロット電極５５を覆い、液晶層ＬＣに接する第２配向膜４２Ａを有する。
後述するように、アンテナ性能の観点からは、ＴＦＴ基板の液晶層側の表面の段差が小さい方が好ましい。平坦化層２１の上面の高さとパッチ電極１５の上面の高さとの差は、例えば５００ｎｍ以下であることが好ましい。平坦化層２１の上面の高さとパッチ電極１５の上面の高さとの差は、例えば、パッチ電極１５とスロット電極５５との間の液晶層ＬＣの厚さｄｌ（図１参照）の２３％以下であることが好ましい。なお、一般に、第１配向膜３２Ａを形成することによって、ＴＦＴ基板の液晶層側の表面の段差は小さくなる傾向にある。
なお、断面図では、簡単のために、ゲート絶縁層４、第１絶縁層１１および第２絶縁層１７についても平坦化層のように表している場合があるが、一般に、薄膜堆積法（例えばＣＶＤ法、スパッタ法、真空蒸着法）によって形成される層は、下地の段差を反映した表面を有する。
＜ＴＦＴ基板１０１Ａの構造（アンテナ単位領域Ｕ）＞
ＴＦＴ基板１０１Ａのアンテナ単位領域Ｕの構造をより詳細に説明する。なお、本発明の実施形態によるＴＦＴ基板の構造は、図示する例に限定されるものではない。
図３（ａ）に示すように、ＴＦＴ基板１０１Ａは、誘電体基板１に支持されたゲートメタル層３と、ゲートメタル層３上に形成された半導体層５と、ゲートメタル層３と半導体層５との間に形成されたゲート絶縁層４と、ゲート絶縁層４上に形成されたソースメタル層７と、ソースメタル層７上に形成された第１絶縁層１１と、第１絶縁層１１上に形成されたパッチメタル層１５ｌと、パッチメタル層１５ｌ上に形成された第２絶縁層１７と、第２絶縁層１７上に形成された平坦化層２１とを有する。ＴＦＴ基板１０１Ａは、第１絶縁層１１とパッチメタル層１５ｌとの間に形成された下部導電層１３をさらに有する。ＴＦＴ基板１０１Ａは、第２絶縁層１７上に形成された上部導電層１９をさらに有する。
各アンテナ単位領域Ｕが有するＴＦＴ１０は、ゲート電極３Ｇと、島状の半導体層５と、コンタクト層６Ｓおよび６Ｄと、ゲート電極３Ｇと半導体層５との間に配置されたゲート絶縁層４と、ソース電極７Ｓおよびドレイン電極７Ｄとを備える。この例では、ＴＦＴ１０は、ボトムゲート構造を有するチャネルエッチ型のＴＦＴである。
ゲート電極３Ｇは、ゲートバスラインＧＬに電気的に接続されており、ゲートバスラインＧＬから走査信号電圧を供給される。ソース電極７Ｓは、ソースバスラインＳＬに電気的に接続されており、ソースバスラインＳＬからデータ信号電圧を供給される。この例では、ゲート電極３ＧおよびゲートバスラインＧＬは同じ導電膜（ゲート用導電膜）から形成されている。ここでは、ソース電極７Ｓ、ドレイン電極７ＤおよびソースバスラインＳＬは同じ導電膜（ソース用導電膜）から形成されている。ゲート用導電膜およびソース用導電膜は、例えば金属膜である。
半導体層５は、ゲート絶縁層４を介してゲート電極３Ｇと重なるように配置されている。図示する例では、半導体層５上に、ソースコンタクト層６Ｓおよびドレインコンタクト層６Ｄが形成されている。ソースコンタクト層６Ｓおよびドレインコンタクト層６Ｄは、半導体層５のうちチャネルが形成される領域（チャネル領域）の両側に配置されている。半導体層５は真性アモルファスシリコン（ｉ−ａ−Ｓｉ）層であり、ソースコンタクト層６Ｓおよびドレインコンタクト層６Ｄはｎ+型アモルファスシリコン（ｎ+−ａ−Ｓｉ）層であってもよい。
ソース電極７Ｓは、ソースコンタクト層６Ｓに接するように設けられ、ソースコンタクト層６Ｓを介して半導体層５に接続されている。ドレイン電極７Ｄは、ドレインコンタクト層６Ｄに接するように設けられ、ドレインコンタクト層６Ｄを介して半導体層５に接続されている。
ここでは、各アンテナ単位領域Ｕは、液晶容量と電気的に並列に接続された補助容量を有している。この例では、補助容量は、ドレイン電極７Ｄと電気的に接続された補助容量電極７Ｃと、ゲート絶縁層４と、ゲート絶縁層４を介して補助容量電極７Ｃと対向する補助容量対向電極３Ｃとによって構成される。補助容量対向電極３Ｃはゲートメタル層３に含まれており、補助容量電極７Ｃはソースメタル層７に含まれている。ゲートメタル層３は、補助容量対向電極３Ｃに接続されたＣＳバスライン（補助容量線）ＣＬをさらに含む。ＣＳバスラインＣＬは、例えば、ゲートバスラインＧＬと略平行に延びている。この例では、補助容量対向電極３Ｃは、ＣＳバスラインＣＬと一体的に形成されている。補助容量対向電極３Ｃの幅は、ＣＳバスラインＣＬの幅よりも大きくてもよい。また、この例では、補助容量電極７Ｃは、ドレイン電極７Ｄから延設されている。補助容量電極７Ｃの幅は、ドレイン電極７Ｄから延設された部分のうち補助容量電極７Ｃ以外の部分の幅よりも大きくてもよい。なお、補助容量とパッチ電極１５との配置関係は図示する例に限定されない。
ゲートメタル層３は、ＴＦＴ１０のゲート電極３Ｇと、ゲートバスラインＧＬと、補助容量対向電極３Ｃと、ＣＳバスラインＣＬとを含む。
ソースメタル層７は、ＴＦＴ１０のソース電極７Ｓおよびドレイン電極７Ｄと、ソースバスラインＳＬと、補助容量電極７Ｃとを含む。
第１絶縁層１１は、ＴＦＴ１０を覆うように形成されている。第１絶縁層１１は、ドレイン電極７Ｄまたはドレイン電極７Ｄから延設された部分に達する開口部１１ａを有する。開口部１１ａをコンタクトホールＣＨ＿ａということがある。
下部導電層１３は、第１絶縁層１１上および開口部１１ａ内に形成された接続部１３ａを含む。接続部１３ａは、開口部１１ａ内でドレイン電極７Ｄまたはドレイン電極７Ｄから延設された部分と接続されている。例えばここでは、接続部１３ａは、開口部１１ａ内でドレイン電極７Ｄから延設された部分と接触している。
下部導電層１３は、例えば透明導電層（例えばＩＴＯ層）を含む。
パッチメタル層１５ｌは、パッチ電極１５と、接続部１５ａとを含む。接続部１５ａは、接続部１３ａ上に形成され、接続部１３ａと電気的に接続されている。例えばここでは、接続部１５ａは、接続部１３ａと接触するように形成されている。この例では、接続部１５ａは、パッチ電極１５から延設された配線１５ｗと一体的に形成されている。この例では、パッチ電極１５とドレイン電極７Ｄとは、接続部１３ａ、接続部１５ａおよび配線１５ｗを介して電気的に接続されている。
パッチメタル層１５ｌは、金属層を含む。パッチメタル層１５ｌは、金属層のみから形成されていてもよい。パッチメタル層１５ｌは、例えば、低抵抗金属層と、低抵抗金属層の下に高融点金属含有層とを有する積層構造を有する。積層構造は、低抵抗金属層の上に高融点金属含有層をさらに有していてもよい。「高融点金属含有層」は、チタン（Ｔｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）およびニオブ（Ｎｂ）からなる群から選択される少なくとも１つの元素を含む層である。「高融点金属含有層」は積層構造であってもよい。例えば、高融点金属含有層は、Ｔｉ、Ｗ、Ｍｏ、Ｔａ、Ｎｂ、これらを含む合金、およびこれらの窒化物、ならびに前記金属または合金と前記窒化物との固溶体のいずれかで形成された層を指す。「低抵抗金属層」は、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）および金（Ａｕ）からなる群から選択される少なくとも１つの元素を含む層である。「低抵抗金属層」は、積層構造であってもよい。パッチメタル層１５ｌの低抵抗金属層を「主層」と呼ぶことがあり、低抵抗金属層の下および上の高融点金属含有層を、それぞれ「下層」および「上層」と呼ぶことがある。
パッチメタル層１５ｌは、例えば主層としてＣｕ層またはＡｌ層を含む。すなわち、パッチ電極１５は、例えば主層としてＣｕ層またはＡｌ層を含む。走査アンテナの性能はパッチ電極１５の電気抵抗と相関があり、主層の厚さは、所望の抵抗が得られるように設定される。電気抵抗の観点から、Ｃｕ層の方がＡｌ層よりもパッチ電極１５の厚さを小さくできる可能性がある。パッチメタル層１５ｌが有する金属層の厚さ（すなわち、パッチ電極１５が有する金属層の厚さ）は、例えば、ソース電極７Ｓおよびドレイン電極７Ｄの厚さよりも大きくなるように設定される。パッチ電極１５における金属層の厚さは、Ａｌ層で形成する場合、例えば０．３μｍ以上に設定される。
第２絶縁層１７は、パッチメタル層１５ｌ上に形成されている。第２絶縁層１７は、パッチ電極１５、接続部１５ａおよび配線１５ｗを覆うように形成されている。
なお、本発明の実施形態は図示する例に限られない。例えば、ＴＦＴの構造は、図示する例に限られない。また、ゲートメタル層３とソースメタル層７との配置関係は逆であってもよい。また、パッチ電極は、ゲートメタル層３またはソースメタル層７に含まれていてもよい。
＜スペーサ構造＞
走査アンテナ１０００Ａは、液晶層ＬＣの厚さを制御するスペーサを有する。
図３（ａ）および図５（ｄ）に示すように、走査アンテナ１０００Ａは、複数のアンテナ単位領域Ｕのそれぞれに形成された、液晶層ＬＣの厚さを制御する柱状スペーサＰＳを有する。この例では、スロット基板２０１が柱状スペーサＰＳを有している。柱状スペーサは、紫外線硬化性樹脂などの感光性樹脂を用いてフォトリソグラフィプロセスで形成されるスペーサであり、「フォトスペーサ」と呼ばれることもある。なお、スペーサとして、シール材に混合されたスペーサ（「粒状スペーサ」ということがある。）を併用してもよい。また、スペーサの個数や配置の具体例の図示は省略するが、任意であり得る。柱状スペーサＰＳは、各アンテナ単位領域Ｕに複数設けられていてもよい。スペーサは非送受信領域Ｒ２にも設けられていてもよい。
ＴＦＴ基板１０１Ａは、誘電体基板１および５１の法線方向から見たとき、複数のアンテナ単位領域Ｕのそれぞれにおいて、柱状スペーサＰＳと重なる凸部１５ｈを有する。ここでは、凸部１５ｈは、パッチメタル層１５ｌに含まれる。すなわち、凸部１５ｈは、パッチ電極１５と同じ層から形成されている。凸部１５ｈは、典型的には金属層を含む。ＴＦＴ基板１０１Ａが有する、柱状スペーサＰＳと重なる凸部は、図示する例に限られず、例えば、ゲートメタル層３、ソースメタル層７およびパッチメタル層１５ｌの少なくとも１つの導電層を含んでいてもよい。
ＴＦＴ基板１０１Ａが凸部１５ｈを有することで、以下の効果が得られる。液晶層ＬＣの厚さが大きい場合、感光性樹脂を用いて高い柱状スペーサ（例えば、高さが５μｍを超える柱状スペーサ）を形成することが難しくなる。そのような場合に、ＴＦＴ基板１０１Ａが有する凸部１５ｈの上に柱状スペーサＰＳを形成すれば、柱状スペーサＰＳの高さを低減できる。なお、柱状スペーサＰＳの高さは、柱状スペーサＰＳが規定する液晶層ＬＣの厚さｄｐ（図５（ｄ）参照）に相当する。
この例では、平坦化層２１は、誘電体基板１および５１の法線方向から見たとき、前記複数のアンテナ単位領域のそれぞれにおいて、柱状スペーサＰＳと重ならないように形成されている。凸部１５ｈの上面が平坦化層２１の上面よりも高いためである。この例では、ＴＦＴ基板１０１Ａが有するパッチメタル層１５ｌ以外の導電層は、誘電体基板１の法線方向から見たとき、パッチ電極１５と重ならないように形成されている。従って、パッチ電極１５の上面の高さと、パッチメタル層１５ｌに含まれる凸部１５ｈの上面の高さとはほぼ等しい。
柱状スペーサＰＳの高さは、凸部１５ｈを構成する導電層の構成、液晶層ＬＣの厚さ等によって適宜調整され得る。
ここでは、スロット基板２０１が柱状スペーサＰＳを有する例を示したが、本発明の実施形態による走査アンテナにおいて、ＴＦＴ基板が柱状スペーサを有していてもよい。ＴＦＴ基板が柱状スペーサを有する場合、柱状スペーサとＴＦＴ基板が有する凸部１５ｈとのアライメントずれの問題が生じないという利点がある。さらに、ＴＦＴ基板が平坦化層２１を有することによって、ＴＦＴ基板に柱状スペーサを形成するための感光性樹脂の量を削減することができるという利点がある。
＜スロット基板２０１の構造（アンテナ単位領域Ｕ）＞
図５（ｄ）を参照しながら、走査アンテナ１０００Ａが備えるスロット基板２０１の構造をより具体的に説明する。
スロット基板２０１は、表面および裏面を有する誘電体基板５１と、誘電体基板５１の表面に形成された第３絶縁層５２と、第３絶縁層５２上に形成されたスロット電極５５と、スロット電極５５を覆う第４絶縁層５８とを備える。反射導電板６５が誘電体基板５１の裏面に誘電体層（空気層）５４を介して対向するように配置されている。スロット電極５５および反射導電板６５は導波路３０１の壁として機能する。
送受信領域Ｒ１において、スロット電極５５には複数のスロット５７が形成されている。スロット５７はスロット電極５５を貫通する開口である。この例では、各アンテナ単位領域Ｕに１個のスロット５７が配置されている。
第４絶縁層５８は、スロット電極５５上およびスロット５７内に形成されている。第４絶縁層５８の材料は、第３絶縁層５２の材料と同じであってもよい。第４絶縁層５８でスロット電極５５を覆うことにより、スロット電極５５と液晶層ＬＣとが直接接触しないので、信頼性を高めることができる。スロット電極５５がＣｕ層で形成されていると、Ｃｕが液晶層ＬＣに溶出することがある。また、スロット電極５５を薄膜堆積技術を用いてＡｌ層で形成すると、Ａｌ層にボイドが含まれることがある。第４絶縁層５８は、Ａｌ層のボイドに液晶材料が侵入するのを防止することができる。なお、Ａｌ層をアルミ箔を接着材により誘電体基板５１に貼り付け、これをパターニングすることによってスロット電極５５を作製すれば、ボイドの問題を回避できる。
スロット電極５５は、Ｃｕ層、Ａｌ層などの主層５５Ｍを含む。スロット電極５５は、主層５５Ｍと、それを挟むように配置された上層５５Ｕおよび下層５５Ｌとを含む積層構造を有していてもよい（図７（ａ）および（ｂ）参照）。主層５５Ｍの厚さは、材料に応じて表皮効果を考慮して設定され、例えば２μｍ以上３０μｍ以下であってもよい。主層５５Ｍの厚さは、典型的には上層５５Ｕおよび下層５５Ｌの厚さよりも大きい。
図示する例では、主層５５ＭはＣｕ層、上層５５Ｕおよび下層５５ＬはＴｉ層である。主層５５Ｍと第３絶縁層５２との間に下層５５Ｌを配置することにより、スロット電極５５と第３絶縁層５２との密着性を向上できる。また、上層５５Ｕを設けることにより、主層５５Ｍ（例えばＣｕ層）の腐食を抑制できる。
反射導電板６５は、導波路３０１の壁を構成するので、表皮深さの３倍以上、好ましくは５倍以上の厚さを有することが好ましい。反射導電板６５は、例えば、削り出しによって作製された厚さが数ｍｍのアルミニウム板、銅板などを用いることができる。
（非送受信領域Ｒ２）
図３〜図５および図７を参照して、走査アンテナ１０００Ａの非送受信領域Ｒ２の構造を説明する。ＴＦＴ基板１０１Ａが有する平坦化層２１は、各端子部（トランスファー端子部、ソース端子部上、ゲート端子部上およびＣＳ端子部）以外の領域のほぼ全面に形成されている。ＴＦＴ基板１０１Ａが有する平坦化層２１は、各端子部上には形成されていない。
＜ＴＦＴ基板１０１Ａの構造（非送受信領域Ｒ２）＞
図３（ｂ）および図３（ｃ）は、走査アンテナ１０００Ａの非送受信領域Ｒ２の模式的な平面図であり、図４（ｂ）〜（ｅ）および図５（ａ）〜（ｃ）は、ＴＦＴ基板１０１Ａの非送受信領域Ｒ２の模式的な断面図である。
図３（ｂ）は、非送受信領域Ｒ２に設けられたトランスファー端子部ＰＴ、ゲート端子部ＧＴおよびＣＳ端子部ＣＴを示しており、図３（ｃ）は、非送受信領域Ｒ２に設けられたソース−ゲート接続部ＳＧおよびソース端子部ＳＴを示している。
トランスファー端子部ＰＴは、シール領域Ｒｓに位置する第１トランスファー端子部ＰＴ１と、シール領域Ｒｓの外側（液晶層がない側）に設けられた第２トランスファー端子部ＰＴ２とを含む。図示する例では、第１トランスファー端子部ＰＴ１は、シール領域Ｒｓに沿って、送受信領域Ｒ１を包囲するように延びている。
図４（ｂ）は、図３（ｂ）中のＢ−Ｂ’線に沿った第１トランスファー端子部ＰＴ１の断面を示しており、図４（ｃ）は、図３（ｃ）中のＣ−Ｃ’線に沿ったソース−ゲート接続部ＳＧの断面を示しており、図４（ｄ）は、図３（ｃ）中のＤ−Ｄ’線に沿ったソース端子部ＳＴの断面を示しており、図４（ｅ）は、図３（ｂ）中のＥ−Ｅ’線に沿った第２トランスファー端子部ＰＴ２の断面を示しており、図５（ａ）は、図３（ｂ）中のＦ−Ｆ’線に沿った第１トランスファー端子部ＰＴ１の断面を示しており、図５（ｂ）は、図３（ｃ）中のＧ−Ｇ’線に沿ったソース−ゲート接続部ＳＧの断面を示しており、図５（ｃ）は、図３（ｃ）中のＩ−Ｉ’線に沿ったソース−ゲート接続部ＳＧおよびソース端子部ＳＴの断面を示している。
一般に、ゲート端子部ＧＴおよびソース端子部ＳＴはそれぞれゲートバスライン毎およびソースバスライン毎に設けられる。ソース−ゲート接続部ＳＧは、一般に各ソースバスラインに対応して設けられる。図３（ｂ）には、ゲート端子部ＧＴと並べて、ＣＳ端子部ＣＴおよび第２トランスファー端子部ＰＴ２を図示しているが、ＣＳ端子部ＣＴおよび第２トランスファー端子部ＰＴ２の個数および配置は、それぞれゲート端子部ＧＴとは独立に設定される。通常、ＣＳ端子部ＣＴおよび第２トランスファー端子部ＰＴ２の個数は、ゲート端子部ＧＴの個数より少なく、ＣＳ電極およびスロット電極の電圧の均一性を考慮して適宜設定される。また、第２トランスファー端子部ＰＴ２は、第１トランスファー端子部ＰＴ１が形成されている場合には省略され得る。
各ＣＳ端子部ＣＴは、例えば、各ＣＳバスラインに対応して設けられる。各ＣＳ端子部ＣＴは、複数のＣＳバスラインに対応して設けられていてもよい。例えば、各ＣＳバスラインにスロット電圧と同じ電圧が供給される場合、ＴＦＴ基板１０１Ａは、ＣＳ端子部ＣＴを少なくとも１つ有すればよい。ただし、配線抵抗を下げるためには、ＴＦＴ基板１０１Ａは複数のＣＳ端子部ＣＴを有することが好ましい。なお、スロット電圧は、例えばグランド電位である。また、ＣＳバスラインにスロット電圧と同じ電圧が供給される場合、ＣＳ端子部ＣＴまたは第２トランスファー端子部ＰＴ２のいずれかは省略され得る。
・ソース−ゲート接続部ＳＧ
ＴＦＴ基板１０１Ａは、図３（ｃ）に示すように、非送受信領域Ｒ２にソース−ゲート接続部ＳＧを有する。ソース−ゲート接続部ＳＧは、一般に、ソースバスラインＳＬ毎に設けられる。ソース−ゲート接続部ＳＧは、各ソースバスラインＳＬをゲートメタル層３内に形成された接続配線（「ソース下部接続配線」ということがある。）に電気的に接続する。
図３（ｃ）、図４（ｃ）、図５（ｂ）および図５（ｄ）に示すように、ソース−ゲート接続部ＳＧは、ソース下部接続配線３ｓｇと、ゲート絶縁層４に形成された開口部４ｓｇ１と、ソースバスライン接続部７ｓｇと、第１絶縁層１１に形成された開口部１１ｓｇ１および開口部１１ｓｇ２と、ソースバスライン上部接続部１３ｓｇとを有する。ソース−ゲート接続部ＳＧ上を覆うように平坦化層２１が形成されている。
ソース下部接続配線３ｓｇは、ゲートメタル層３に含まれる。ソース下部接続配線３ｓｇは、ゲートバスラインＧＬと電気的に分離されている。
ゲート絶縁層４に形成された開口部４ｓｇ１は、ソース下部接続配線３ｓｇに達している。
ソースバスライン接続部７ｓｇは、ソースメタル層７に含まれ、ソースバスラインＳＬに電気的に接続されている。この例では、ソースバスライン接続部７ｓｇは、ソースバスラインＳＬから延設され、ソースバスラインＳＬと一体的に形成されている。ソースバスライン接続部７ｓｇの幅は、ソースバスラインＳＬの幅よりも大きくてもよい。
第１絶縁層１１に形成された開口部１１ｓｇ１は、誘電体基板１の法線方向から見たとき、ゲート絶縁層４に形成された開口部４ｓｇ１に重なっている。ゲート絶縁層４に形成された開口部４ｓｇ１および第１絶縁層１１に形成された開口部１１ｓｇ１は、コンタクトホールＣＨ＿ｓｇ１を構成する。
第１絶縁層１１に形成された開口部１１ｓｇ２は、ソースバスライン接続部７ｓｇに達している。開口部１１ｓｇ２をコンタクトホールＣＨ＿ｓｇ２ということがある。
ソースバスライン上部接続部１３ｓｇ（単に「上部接続部１３ｓｇ」ということがある。）は、下部導電層１３に含まれる。上部接続部１３ｓｇは、第１絶縁層１１上、コンタクトホールＣＨ＿ｓｇ１内、およびコンタクトホールＣＨ＿ｓｇ２内に形成され、コンタクトホールＣＨ＿ｓｇ１内でソース下部接続配線３ｓｇと接続されており、コンタクトホールＣＨ＿ｓｇ２内でソースバスライン接続部７ｓｇと接続されている。例えばここでは、上部接続部１３ｓｇは、ゲート絶縁層４に形成された開口部４ｓｇ１内でソース下部接続配線３ｓｇと接触しており、第１絶縁層１１に形成された開口部１１ｓｇ２内でソースバスライン接続部７ｓｇと接触している。
ソース下部接続配線３ｓｇの内、開口部４ｓｇ１によって露出されている部分は、上部接続部１３ｓｇで覆われていることが好ましい。ソースバスライン接続部７ｓｇの内、開口部１１ｓｇ２によって露出されている部分は、上部接続部１３ｓｇで覆われていることが好ましい。
この例では、ソース−ゲート接続部ＳＧは、パッチメタル層１５ｌに含まれる導電部および上部導電層１９に含まれる導電部を有しない。
ＴＦＴ基板１０１Ａは、ソース−ゲート接続部ＳＧに上部接続部１３ｓｇを有することによって、優れた動作安定性を有する。ソース−ゲート接続部ＳＧが上部接続部１３ｓｇを有することによって、パッチメタル層１５ｌを形成するためのパッチ用導電膜をエッチングする工程における、ゲートメタル層３および／またはソースメタル層７へのダメージが軽減される。この効果について説明する。
上述したように、ＴＦＴ基板１０１Ａにおいて、ソース−ゲート接続部ＳＧはパッチメタル層１５ｌに含まれる導電部を有しない。つまり、パッチ用導電膜のパターニング工程において、ソース−ゲート接続部形成領域のパッチ用導電膜は除去される。ソース−ゲート接続部ＳＧに上部接続部１３ｓｇを有しない場合、コンタクトホールＣＨ＿ｓｇ１内でゲートメタル層３（ソース下部接続配線３ｓｇ）が露出されるので、除去されるべきパッチ用導電膜は、コンタクトホールＣＨ＿ｓｇ１内に堆積され、ソース下部接続配線３ｓｇに接して形成される。同様に、ソース−ゲート接続部ＳＧに上部接続部１３ｓｇを有しない場合、コンタクトホールＣＨ＿ｓｇ２内でソースメタル層７（ソースバスライン接続部７ｓｇ）が露出されるので、除去されるべきパッチ用導電膜は、コンタクトホールＣＨ＿ｓｇ２内に堆積され、ソースバスライン接続部７ｓｇに接して形成される。このような場合、ゲートメタル層３および／またはソースメタル層７がエッチングダメージを受ける可能性がある。パッチ用導電膜をパターニングする工程では、例えばリン酸、硝酸および酢酸を含むエッチング液が用いられる。ソース下部接続配線３ｓｇおよび／またはソースバスライン接続部７ｓｇがエッチングダメージを受けると、ソース−ゲート接続部ＳＧにおいてコンタクト不良が生じる可能性がある。
ＴＦＴ基板１０１Ａのソース−ゲート接続部ＳＧは、コンタクトホールＣＨ＿ｓｇ１内およびコンタクトホールＣＨ＿ｓｇ２内に形成された上部接続部１３ｓｇを有する。従って、パッチ用導電膜のパターニング工程における、エッチングによるソース下部接続配線３ｓｇおよび／またはソースバスライン接続部７ｓｇへのダメージが軽減される。従って、ＴＦＴ基板１０１Ａは動作安定性に優れている。
ゲートメタル層３および／またはソースメタル層７へのエッチングダメージを効果的に軽減する観点からは、ソース下部接続配線３ｓｇの内、コンタクトホールＣＨ＿ｓｇ１によって露出されている部分は、上部接続部１３ｓｇで覆われており、ソースバスライン接続部７ｓｇの内、開口部１１ｓｇ２によって露出されている部分は、上部接続部１３ｓｇで覆われていることが好ましい。
走査アンテナに用いられるＴＦＴ基板では、比較的厚い導電膜（パッチ用導電膜）を用いてパッチ電極が形成されることがある。この場合、パッチ用導電膜のエッチング時間およびオーバーエッチング時間が、他の層のエッチング工程よりも長くなり得る。このとき、コンタクトホールＣＨ＿ｓｇ１内およびコンタクトホールＣＨ＿ｓｇ２内で、ゲートメタル層３（ソース下部接続配線３ｓｇ）およびソースメタル層７（ソースバスライン接続部７ｓｇ）が露出されていると、これらのメタル層が受けるエッチングダメージが大きくなる。このように、比較的厚いパッチメタル層を有するＴＦＴ基板においては、ソース−ゲート接続部ＳＧが上部接続部１３ｓｇを有することによって、ゲートメタル層３および／またはソースメタル層７へのエッチングダメージが軽減される効果が特に大きい。
図示する例では、コンタクトホールＣＨ＿ｓｇ２は、コンタクトホールＣＨ＿ｓｇ１から離間した位置に形成されている。本実施形態はこれに限られず、コンタクトホールＣＨ＿ｓｇ１およびコンタクトホールＣＨ＿ｓｇ２は、連続していてもよい（すなわち、単一のコンタクトホールとして形成されていてもよい）。コンタクトホールＣＨ＿ｓｇ１およびコンタクトホールＣＨ＿ｓｇ２は、単一のコンタクトホールとして同じ工程で形成されてもよい。具体的には、ソース下部接続配線３ｓｇおよびソースバスライン接続部７ｓｇに達する単一のコンタクトホールをゲート絶縁層４および第１絶縁層１１に形成し、このコンタクトホール内および第１絶縁層１１上に上部接続部１３ｓｇを形成してもよい。このとき、上部接続部１３ｓｇは、ソース下部接続配線３ｓｇおよびソースバスライン接続部７ｓｇの内、コンタクトホールによって露出されている部分を覆うように形成されることが好ましい。
また、後述するように、ソース−ゲート接続部ＳＧを設けることによって、ソース端子部ＳＴの下部接続部をゲートメタル層３で形成することができる。ゲートメタル層３で形成された下部接続部を有するソース端子部ＳＴは、信頼性に優れる。
・ソース端子部ＳＴ
ＴＦＴ基板１０１Ａは、図３（ｃ）に示すように、非送受信領域Ｒ２にソース端子部ＳＴを有する。ソース端子部ＳＴは、一般に、各ソースバスラインＳＬに対応して設けられる。ここでは、各ソースバスラインＳＬに対応して、ソース端子部ＳＴおよびソース−ゲート接続部ＳＧが設けられている。
ソース端子部ＳＴは、図３（ｃ）、図４（ｄ）および図５（ｃ）に示すように、ソース−ゲート接続部ＳＧに形成されたソース下部接続配線３ｓｇに接続されたソース端子用下部接続部３ｓ（単に「下部接続部３ｓ」ということもある。）と、ゲート絶縁層４に形成された開口部４ｓと、第１絶縁層１１に形成された開口部１１ｓと、第２絶縁層１７に形成された開口部１７ｓと、ソース端子用上部接続部１９ｓ（単に「上部接続部１９ｓ」ということもある。）とを有している。
下部接続部３ｓは、ゲートメタル層３に含まれる。下部接続部３ｓは、ソース−ゲート接続部ＳＧに形成されているソース下部接続配線３ｓｇと電気的に接続されている。この例では、下部接続部３ｓは、ソース下部接続配線３ｓｇから延設され、ソース下部接続配線３ｓｇと一体的に形成されている。
ゲート絶縁層４に形成された開口部４ｓは、下部接続部３ｓに達している。
第１絶縁層１１に形成された開口部１１ｓは、誘電体基板１の法線方向から見たとき、ゲート絶縁層４に形成された開口部４ｓに重なっている。
第２絶縁層１７に形成された開口部１７ｓは、誘電体基板１の法線方向から見たとき、第１絶縁層１１に形成された開口部１１ｓに重なっている。ゲート絶縁層４に形成された開口部４ｓ、第１絶縁層１１に形成された開口部１１ｓ、および第２絶縁層１７に形成された開口部１７ｓは、コンタクトホールＣＨ＿ｓを構成する。
上部接続部１９ｓは、上部導電層１９に含まれる。上部接続部１９ｓは、第２絶縁層１７上およびコンタクトホールＣＨ＿ｓ内に形成され、コンタクトホールＣＨ＿ｓ内で、下部接続部３ｓと接続されている。ここでは、上部接続部１９ｓは、ゲート絶縁層４に形成された開口部４ｓ内で、下部接続部３ｓと接触している。
上部導電層１９は、例えば透明導電層（例えばＩＴＯ層）を含む。上部導電層１９は、例えば透明導電層のみから形成されていてもよい。あるいは、上部導電層１９は、透明導電層を含む第１上部導電層と、第１上部導電層の下に形成された第２上部導電層とを含んでいてもよい。第２上部導電層は、例えば、Ｔｉ層、ＭｏＮｂＮｉ層、ＭｏＮｂ層、ＭｏＷ層、Ｗ層およびＴａ層からなる群から選択される１つの層または２以上の層の積層から形成されている。
誘電体基板１の法線方向から見たとき、上部接続部１９ｓの全ては、下部接続部３ｓと重なっていてもよい。
この例では、ソース端子部ＳＴは、ソースメタル層７に含まれる導電部、下部導電層１３に含まれる導電部、およびパッチメタル層１５ｌに含まれる導電部を含まない。
ソース端子部ＳＴは、ゲートメタル層３に含まれる下部接続部３ｓを有するので、優れた信頼性を有する。
端子部、特にシール領域Ｒｓよりも外側（液晶層と反対側）に設けられた端子部には、大気中の水分（不純物を含み得る。）によって腐食が生じることがある。大気中の水分は、下部接続部に達するコンタクトホールから侵入し、下部接続部に達し、下部接続部に腐食が起こり得る。腐食の発生を抑制する観点からは、下部接続部に達するコンタクトホールが深いことが好ましい。すなわち、コンタクトホールを構成する開口部が形成されている絶縁層の厚さが大きいことが好ましい。
また、誘電体基板としてガラス基板を有するＴＦＴ基板を作製する工程において、ガラス基板の破片や切り屑（カレット）によって、端子部の下部接続部にキズや断線が生じることがある。例えば、１つのマザー基板から複数のＴＦＴ基板が作製される。カレットは、例えば、マザー基板を切断する時、マザー基板にスクライブラインを形成する時、等に生じる。端子部の下部接続部のキズや断線を防ぐ観点からは、下部接続部に達するコンタクトホールが深いことが好ましい。すなわち、コンタクトホールを構成する開口部が形成されている絶縁層の厚さが大きいことが好ましい。
ＴＦＴ基板１０１Ａのソース端子部ＳＴにおいて、下部接続部３ｓはゲートメタル層３に含まれているので、下部接続部３ｓに達するコンタクトホールＣＨ＿ｓは、ゲート絶縁層４に形成された開口部４ｓ、第１絶縁層１１に形成された開口部１１ｓ、および第２絶縁層１７に形成された開口部１７ｓを有する。コンタクトホールＣＨ＿ｓの深さは、ゲート絶縁層４の厚さ、第１絶縁層１１の厚さ、および第２絶縁層１７の厚さの和である。これに対して、例えば下部接続部がソースメタル層７に含まれている場合、下部接続部に達するコンタクトホールは、第１絶縁層１１に形成された開口部および第２絶縁層１７に形成された開口部のみを有し、その深さは第１絶縁層１１の厚さおよび第２絶縁層１７の厚さの和であり、コンタクトホールＣＨ＿ｓの深さよりも小さい。ここで、コンタクトホールの深さおよび絶縁層の厚さは、それぞれ、誘電体基板１の法線方向における深さおよび厚さをいう。他のコンタクトホールおよび絶縁層についても特に断らない限り同様である。このように、ＴＦＴ基板１０１Ａのソース端子部ＳＴは、下部接続部３ｓがゲートメタル層３に含まれているので、例えば下部接続部がソースメタル層７に含まれている場合に比べて、優れた信頼性を有する。
ゲート絶縁層４に形成された開口部４ｓは、下部接続部３ｓの一部のみを露出するように形成されている。誘電体基板１の法線方向から見たとき、ゲート絶縁層４に形成された開口部４ｓは、下部接続部３ｓの内側にある。従って、開口部４ｓ内の全ての領域は、誘電体基板１上に下部接続部３ｓおよび上部接続部１９ｓを有する積層構造を有する。ソース端子部ＳＴにおいて、下部接続部３ｓを有しない領域の全ては、ゲート絶縁層４、第１絶縁層１１および第２絶縁層１７を有する積層構造を有する。これにより、ＴＦＴ基板１０１Ａのソース端子部ＳＴは優れた信頼性を有する。優れた信頼性を得る観点からは、ゲート絶縁層４の厚さ、第１絶縁層１１の厚さおよび第２絶縁層１７の厚さの和が大きいことが好ましい。
下部接続部３ｓの内、開口部４ｓによって露出されている部分は、上部接続部１９ｓで覆われている。
端子部の上部接続部の厚さが大きい（すなわち上部導電層１９の厚さが大きい）と、下部接続部に腐食が生じることが抑制される。下部接続部に腐食が生じることを効果的に抑制するために、上述したように、上部導電層１９は、透明導電層（例えばＩＴＯ層）を含む第１上部導電層と、第１上部導電層の下に形成され、Ｔｉ層、ＭｏＮｂＮｉ層、ＭｏＮｂ層、ＭｏＷ層、Ｗ層およびＴａ層からなる群から選択される１つの層または２以上の層の積層から形成されている第２上部導電層とを含む積層構造を有してもよい。下部接続部に腐食が生じることをより効果的に抑制するために、第２上部導電層の厚さを例えば１００ｎｍ超としてもよい。
・ゲート端子部ＧＴ
ＴＦＴ基板１０１Ａは、図３（ｂ）に示すように、非送受信領域Ｒ２にゲート端子部ＧＴを有する。ゲート端子部ＧＴは、図３（ｂ）に示すように、ソース端子部ＳＴと同様の構成を有し得る。ゲート端子部ＧＴは、一般に、ゲートバスラインＧＬ毎に設けられる。
図３（ｂ）に示すように、この例では、ゲート端子部ＧＴは、ゲート端子用下部接続部３ｇ（単に「下部接続部３ｇ」ということもある。）と、ゲート絶縁層４に形成された開口部４ｇと、第１絶縁層１１に形成された開口部１１ｇと、第２絶縁層１７に形成された開口部１７ｇと、ゲート端子用上部接続部１９ｇ（単に「上部接続部１９ｇ」ということもある。）とを有している。
下部接続部３ｇは、ゲートメタル層３に含まれ、ゲートバスラインＧＬと電気的に接続されている。この例では、下部接続部３ｇは、ゲートバスラインＧＬから延設され、ゲートバスラインＧＬと一体的に形成されている。
ゲート絶縁層４に形成された開口部４ｇは、下部接続部３ｇに達している。
第１絶縁層１１に形成された開口部１１ｇは、誘電体基板１の法線方向から見たとき、ゲート絶縁層４に形成された開口部４ｇに重なっている。
第２絶縁層１７に形成された開口部１７ｇは、誘電体基板１の法線方向から見たとき、第１絶縁層１１に形成された開口部１１ｇに重なっている。ゲート絶縁層４に形成された開口部４ｇ、第１絶縁層１１に形成された開口部１１ｇ、および第２絶縁層１７に形成された開口部１７ｇは、コンタクトホールＣＨ＿ｇを構成する。
上部接続部１９ｇは、上部導電層１９に含まれる。上部接続部１９ｇは、第２絶縁層１７上およびコンタクトホールＣＨ＿ｇ内に形成され、コンタクトホールＣＨ＿ｇ内で、下部接続部３ｇと接続されている。例えば、上部接続部１９ｇは、ゲート絶縁層４に形成された開口部４ｇ内で、下部接続部３ｇと接触している。
誘電体基板１の法線方向から見たとき、上部接続部１９ｇの全ては、下部接続部３ｇと重なっていてもよい。
この例では、ゲート端子部ＧＴは、ソースメタル層７に含まれる導電部、下部導電層１３に含まれる導電部、およびパッチメタル層１５ｌに含まれる導電部を有しない。
ゲート端子部ＧＴは、ゲートメタル層３に含まれる下部接続部３ｇを有するので、ソース端子部ＳＴと同様に、優れた信頼性を有する。
・ＣＳ端子部ＣＴ
ＴＦＴ基板１０１Ａは、図３（ｂ）に示すように、非送受信領域Ｒ２にＣＳ端子部ＣＴを有する。ＣＳ端子部ＣＴは、ここでは、図３（ｂ）に示すように、ソース端子部ＳＴおよびゲート端子部ＧＴと同様の構成を有する。ＣＳ端子部ＣＴは、例えば各ＣＳバスラインＣＬに対応して設けられていてもよい。
図３（ｂ）に示すように、ＣＳ端子部ＣＴは、ＣＳ端子用下部接続部３ｃ（単に「下部接続部３ｃ」ということもある。）と、ゲート絶縁層４に形成された開口部４ｃと、第１絶縁層１１に形成された開口部１１ｃと、第２絶縁層１７に形成された開口部１７ｃと、ＣＳ端子用上部接続部１９ｃ（単に「上部接続部１９ｃ」ということもある。）とを有している。
下部接続部３ｃは、ゲートメタル層３に含まれる。下部接続部３ｃは、ＣＳバスラインＣＬと電気的に接続されている。この例では、下部接続部３ｃは、ＣＳバスラインＣＬから延設され、ＣＳバスラインＣＬと一体的に形成されている。
ゲート絶縁層４に形成された開口部４ｃは、下部接続部３ｃに達している。
第１絶縁層１１に形成された開口部１１ｃは、誘電体基板１の法線方向から見たとき、ゲート絶縁層４に形成された開口部４ｃに重なっている。
第２絶縁層１７に形成された開口部１７ｃは、誘電体基板１の法線方向から見たとき、第１絶縁層１１に形成された開口部１１ｃに重なっている。ゲート絶縁層４に形成された開口部４ｃ、第１絶縁層１１に形成された開口部１１ｃ、および第２絶縁層１７に形成された開口部１７ｃは、コンタクトホールＣＨ＿ｃを構成する。
上部接続部１９ｃは、上部導電層１９に含まれる。上部接続部１９ｃは、第２絶縁層１７上およびコンタクトホールＣＨ＿ｃ内に形成され、コンタクトホールＣＨ＿ｃ内で、下部接続部３ｃと接続されている。例えば、上部接続部１９ｃは、ゲート絶縁層４に形成された開口部４ｃ内で、下部接続部３ｃと接触している。
誘電体基板１の法線方向から見たとき、上部接続部１９ｃの全ては、下部接続部３ｃと重なっていてもよい。
この例では、ＣＳ端子部ＣＴは、ソースメタル層７に含まれる導電部、下部導電層１３に含まれる導電部、およびパッチメタル層１５ｌに含まれる導電部を有しない。
ＣＳ端子部ＣＴは、ゲートメタル層３に含まれる下部接続部３ｃを有するので、ソース端子部ＳＴと同様に、優れた信頼性を有する。
・トランスファー端子部ＰＴ
ＴＦＴ基板１０１Ａは、図３（ｂ）に示すように、非送受信領域Ｒ２に第１トランスファー端子部ＰＴ１を有する。第１トランスファー端子部ＰＴ１は、ここでは、シール領域Ｒｓ内に設けられている（すなわち、第１トランスファー端子部ＰＴ１は、液晶層を包囲するシール部に設けられている）。
第１トランスファー端子部ＰＴ１は、図３（ｂ）および図４（ｂ）に示すように、第１トランスファー端子用下部接続部３ｐ１（単に「下部接続部３ｐ１」ということもある。）と、ゲート絶縁層４に形成された開口部４ｐ１と、第１絶縁層１１に形成された開口部１１ｐ１と、第１トランスファー端子用第１導電部１３ｐ１（単に「第１導電部１３ｐ１」ということもある。）と、第１トランスファー端子用第２導電部１５ｐ１（単に「第２導電部１５ｐ１」ということもある。）と、第２絶縁層１７に形成された開口部１７ｐ１と、第１トランスファー端子用上部接続部１９ｐ１（単に「上部接続部１９ｐ１」ということもある。）とを有している。
下部接続部３ｐ１は、ゲートメタル層３に含まれる。すなわち、下部接続部３ｐ１は、ゲートバスラインＧＬと同じ導電膜から形成されている。下部接続部３ｐ１は、ゲートバスラインＧＬと電気的に分離されている。例えば、ＣＳバスラインＣＬにスロット電圧と同じ電圧が供給されている場合、下部接続部３ｐ１は、例えばＣＳバスラインＣＬと電気的に接続されている。図示するように、下部接続部３ｐ１は、ＣＳバスラインから延設されていてもよい。ただしこの例に限られず、下部接続部３ｐ１は、ＣＳバスラインと電気的に分離されていてもよい。
ゲート絶縁層４に形成された開口部４ｐ１は、下部接続部３ｐ１に達している。
第１絶縁層１１に形成された開口部１１ｐ１は、誘電体基板１の法線方向から見たとき、ゲート絶縁層４に形成された開口部４ｐ１に重なっている。ゲート絶縁層４に形成された開口部４ｐ１、および第１絶縁層１１に形成された開口部１１ｐ１は、コンタクトホールＣＨ＿ｐ１を構成する。
第１導電部１３ｐ１は、下部導電層１３に含まれる。第１導電部１３ｐ１は、第１絶縁層１１上およびコンタクトホールＣＨ＿ｐ１内に形成され、コンタクトホールＣＨ＿ｐ１内で下部接続部３ｐ１と接続されている。ここでは、第１導電部１３ｐ１は、開口部４ｐ１内で下部接続部３ｐ１と接触している。
第２導電部１５ｐ１は、パッチメタル層１５ｌに含まれる。第２導電部１５ｐ１は、第１導電部１３ｐ１上に形成されている。第２導電部１５ｐ１は、第１導電部１３ｐ１と電気的に接続されている。例えばここでは、第２導電部１５ｐ１は、第１導電部１３ｐ１と直接接触している。
第２絶縁層１７に形成された開口部１７ｐ１は、第２導電部１５ｐ１に達している。
上部接続部１９ｐ１は、上部導電層１９に含まれる。上部接続部１９ｐ１は、第２絶縁層１７上および開口部１７ｐ１内に形成され、開口部１７ｐ１内で導電部１５ｐ１と接続されている。ここでは、上部接続部１９ｐ１は、開口部１７ｐ１内で導電部１５ｐ１と接触している。上部接続部１９ｐ１は、例えば導電性粒子を含むシール材によって、スロット基板側のトランスファー端子用上部接続部と接続される（図７（ｂ）参照）。
この例では、第１トランスファー端子部ＰＴ１は、ソースメタル層７に含まれる導電部に含まれる導電部を有しない。
第１トランスファー端子部ＰＴ１は、下部接続部３ｐ１と上部接続部１９ｐ１との間に第１導電部１３ｐ１および第２導電部１５ｐ１を有する。これにより、第１トランスファー端子部ＰＴ１は、下部接続部３ｐ１と上部接続部１９ｐ１との間の電気抵抗が低いという利点を有する。
誘電体基板１の法線方向から見たとき、上部接続部１９ｐ１の全ては、第２導電部１５ｐ１と重なっていてもよい。
この例では、下部接続部３ｐ１は、互いに隣接する２つのゲートバスラインＧＬの間に配置されている。ゲートバスラインＧＬを挟んで配置された２つの下部接続部３ｐ１は、導電接続部（不図示）を介して電気的に接続されていてもよい。２つの下部接続部３ｐ１を電気的に接続する導電接続部は、例えばソースメタル層７に含まれていてもよい。
ここでは、複数のコンタクトホールＣＨ＿ｐ１が設けられることによって、下部接続部３ｐ１が、第１導電部１３ｐ１および第２導電部１５ｐ１を介して、上部接続部１９ｐ１と接続されているが、コンタクトホールＣＨ＿ｐ１は、１つの下部接続部３ｐ１に対して１つ以上設けられていればよい。１つの下部接続部３ｐ１に対して１つのコンタクトホールが設けられていてもよい。コンタクトホールの個数や形状は図示する例に限られない。
ここでは、それぞれが各コンタクトホールＣＨ＿ｐ１と重なるように、複数の第１導電部１３ｐ１が形成されているが、第１導電部１３ｐ１の形状はこれに限られない。第１導電部は、複数のコンタクトホールＣＨ＿ｐ１と重なるように形成されていてもよい。
ここでは、上部接続部１９ｐ１は、１つの開口部１７ｐ１によって第２導電部１５ｐ１と接続されているが、開口部１７ｐ１は、１つの上部接続部１９ｐ１に対して１つ以上設けられていればよい。１つの上部接続部１９ｐ１に対して複数の開口部が設けられていてもよい。開口部の個数や形状は図示する例に限られない。
第２トランスファー端子部ＰＴ２は、シール領域Ｒｓの外側（送受信領域Ｒ１と反対側）に設けられている。第２トランスファー端子部ＰＴ２は、図３（ｂ）および図４（ｅ）に示すように、第２トランスファー端子用下部接続部１５ｐ２（単に「下部接続部１５ｐ２」ということもある。）と、第２絶縁層１７に形成された開口部１７ｐ２と、第２トランスファー端子用上部接続部１９ｐ２（単に「上部接続部１９ｐ２」ということもある。）とを有している。
第２トランスファー端子部ＰＴ２は、第１トランスファー端子部ＰＴ１の内、下部接続部３ｐ１、コンタクトホールＣＨ＿ｐ１、および第１導電部１３ｐ１を有しない部分（図５（ａ）参照）と同様の断面構造を有している。
下部接続部１５ｐ２は、パッチメタル層１５ｌに含まれる。下部接続部１５ｐ２は、ここでは、第１トランスファー端子用第２導電部１５ｐ１から延設され、第１トランスファー端子用第２導電部１５ｐ１と一体的に形成されている。
第２絶縁層１７に形成された開口部（コンタクトホール）１７ｐ２は、下部接続部１５ｐ２に達している。
上部接続部１９ｐ２は、上部導電層１９に含まれる。上部接続部１９ｐ２は、第２絶縁層１７上および開口部１７ｐ２内に形成され、開口部１７ｐ２内で下部接続部１５ｐ２と接続されている。ここでは、上部接続部１９ｐ２は、開口部１７ｐ２内で下部接続部１５ｐ２と接触している。
この例では、第２トランスファー端子部ＰＴ２は、ゲートメタル層３に含まれる導電部、ソースメタル層７に含まれる導電部および下部導電層１３に含まれる導電部を有しない。
第２トランスファー端子部ＰＴ２においても、上部接続部１９ｐ２は、例えば導電性粒子を含むシール材によって、スロット基板側のトランスファー端子用接続部と接続されていてもよい。
＜スロット基板２０１の構造（非送受信領域Ｒ２）＞
図７（ａ）は、スロット基板２０１のアンテナ単位領域Ｕと、非送受信領域Ｒ２の端子部ＩＴとを模式的に示す断面図である。図７（ｂ）は、ＴＦＴ基板１０１Ａの第１トランスファー端子部ＰＴ１と、スロット基板２０１の端子部ＩＴとを接続するトランスファー部を説明するための模式的な断面図である。
図７（ａ）に示すように、スロット基板２０１の非送受信領域Ｒ２には、端子部ＩＴが設けられている。端子部ＩＴは、スロット電極５５と、スロット電極５５を覆う第４絶縁層５８と、上部接続部６０とを備える。第４絶縁層５８は、スロット電極５５に達する開口部を有している。上部接続部６０は、開口部内でスロット電極５５に接している。本実施形態では、端子部ＩＴは、シール領域Ｒｓ内に配置され、導電性粒子を含有するシール樹脂によって、ＴＦＴ基板におけるトランスファー端子部と接続される（トランスファー部）。
図７（ｂ）に示すように、トランスファー部では、端子部ＩＴの上部接続部６０は、ＴＦＴ基板１０１Ａにおける第１トランスファー端子部ＰＴ１の第１トランスファー端子用上部接続部１９ｐ１と電気的に接続される。本実施形態では、上部接続部６０と上部接続部１９ｐ１とを、導電性ビーズ７１を含む樹脂（シール樹脂）７３（「シール部７３」ということもある。）を介して接続する。
上部接続部６０および１９ｐ１は、いずれも、ＩＴＯ膜、ＩＺＯ膜などの透明導電層であり、その表面に酸化膜が形成される場合がある。酸化膜が形成されると、透明導電層同士の電気的な接続が確保できず、コンタクト抵抗が高くなる可能性がある。これに対し、本実施形態では、導電性ビーズ（例えばＡｕビーズ）７１を含む樹脂を介して、これらの透明導電層を接着させるので、表面酸化膜が形成されていても、導電性ビーズが表面酸化膜を突き破る（貫通する）ことにより、コンタクト抵抗の増大を抑えることが可能である。導電性ビーズ７１は、表面酸化膜だけでなく、透明導電層である上部接続部６０、１９ｐ１をも貫通し、導電部１５ｐ１およびスロット電極５５に直接接していてもよい。
トランスファー部は、走査アンテナ１０００Ａの中心部および周縁部（すなわち、走査アンテナ１０００Ａの法線方向から見たとき、ドーナツ状の送受信領域Ｒ１の内側および外側）の両方に配置されていてもよいし、いずれか一方のみに配置されていてもよい。トランスファー部は、液晶を封入するシール領域Ｒｓ内に配置されていてもよいし、シール領域Ｒｓの外側（液晶層と反対側）に配置されていてもよい。
＜ＴＦＴ基板１０１Ａの製造方法＞
図８〜図１５を参照して、ＴＦＴ基板１０１Ａの製造方法を説明する。
図８（ａ）〜（ｇ）、図９（ａ）〜（ｇ）、図１０（ａ）〜（ｄ）、図１１（ａ）〜（ｄ）、図１２（ａ）〜（ｄ）、図１３（ａ）〜（ｄ）、図１４（ａ）〜（ｃ）および図１５（ａ）〜（ｃ）は、ＴＦＴ基板１０１Ａの製造方法を説明するための模式的な断面図である。これらの図のそれぞれは、図４（ａ）、図４（ｂ）、図４（ｅ）、図４（ｃ）、図４（ｄ）、図５（ｂ）、および図５（ｄ）に対応する断面（ＴＦＴ基板１０１ＡのＡ−Ａ’断面、Ｂ−Ｂ’断面、Ｅ−Ｅ’断面、Ｃ−Ｃ’断面、Ｄ−Ｄ’断面、Ｇ−Ｇ’断面、およびＨ−Ｈ’断面）を示している。なお、図５（ａ）に対応する断面（ＴＦＴ基板１０１ＡのＦ−Ｆ’断面）については、図示を省略するが、図４（ｅ）に対応する断面（ＴＦＴ基板１０１ＡのＥ−Ｅ’断面）と同様の方法で形成される。
まず、図８（ａ）および図９（ａ）に示すように、誘電体基板１上に、スパッタ法などによって、ゲート用導電膜３’を形成する。ゲート用導電膜３’の材料は特に限定されず、例えば、アルミニウム（Ａｌ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）等の金属またはその合金、若しくはその金属窒化物を含む膜を適宜用いることができる。ここでは、ゲート用導電膜３’として、Ａｌ膜（厚さ：例えば１５０ｎｍ）およびＭｏＮ膜（厚さ：例えば１００ｎｍ）をこの順で積層した積層膜（ＭｏＮ／Ａｌ）を形成する。
次いで、ゲート用導電膜３’をパターニングすることにより、図８（ｂ）および図９（ｂ）に示すように、ゲートメタル層３を形成する。具体的には、アンテナ単位形成領域にゲート電極３Ｇ、ゲートバスラインＧＬ、補助容量対向電極３Ｃ、およびＣＳバスラインＣＬを形成し、ソース−ゲート接続部形成領域にソース下部接続配線３ｓｇを形成し、各端子部形成領域に下部接続部３ｓ、３ｇ、３ｃおよび３ｐ１を形成する。ここでは、ゲート用導電膜３’のパターニングは、ウェットエッチングによって行う。
この後、図８（ｃ）および図９（ｃ）に示すように、ゲートメタル層３を覆うようにゲート絶縁膜４’、真性アモルファスシリコン膜５’およびｎ＋型アモルファスシリコン膜６’をこの順で形成する。ゲート絶縁膜４’は、ＣＶＤ法等によって形成され得る。ゲート絶縁膜４’としては、酸化珪素（ＳｉＯｘ）膜、窒化珪素（ＳｉｘＮｙ）膜、酸化窒化珪素（ＳｉＯｘＮｙ；ｘ＞ｙ）膜、窒化酸化珪素（ＳｉＮｘＯｙ；ｘ＞ｙ）膜等を適宜用いることができる。ここでは、ゲート絶縁膜４’として、例えば厚さ３５０ｎｍの窒化珪素（ＳｉｘＮｙ）膜を形成する。また、例えば厚さ１２０ｎｍの真性アモルファスシリコン膜５’および例えば厚さ３０ｎｍのｎ＋型アモルファスシリコン膜６’を形成する。
次いで、真性アモルファスシリコン膜５’およびｎ＋型アモルファスシリコン膜６’をパターニングすることにより、図８（ｄ）および図９（ｄ）に示すように、島状の半導体層５およびコンタクト層６を得る。なお、半導体層５に用いる半導体膜はアモルファスシリコン膜に限定されない。例えば、半導体層５として酸化物半導体層を形成してもよい。この場合には、半導体層５と、ソース電極およびドレイン電極との間にコンタクト層を設けなくてもよい。
次いで、図８（ｅ）および図９（ｅ）に示すように、ゲート絶縁膜４’上およびコンタクト層６上に、スパッタ法などによってソース用導電膜７’を形成する。ソース用導電膜７’の材料は特に限定されず、例えば、アルミニウム（Ａｌ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）等の金属またはその合金、若しくはその金属窒化物を含む膜を適宜用いることができる。ここでは、ソース用導電膜７’として、ＭｏＮ（厚さ：例えば５０ｎｍ）、Ａｌ（厚さ：例えば１５０ｎｍ）およびＭｏＮ（厚さ：例えば１００ｎｍ）をこの順で積層した積層膜（ＭｏＮ／Ａｌ／ＭｏＮ）を形成する。
次いで、ソース用導電膜７’をパターニングすることによって、図８（ｆ）および図９（ｆ）に示すように、ソースメタル層７を形成する。具体的には、アンテナ単位形成領域にソース電極７Ｓ、ドレイン電極７Ｄ、ソースバスラインＳＬ、および補助容量電極７Ｃを形成し、ソース−ゲート接続部形成領域にソースバスライン接続部７ｓｇを形成する。このとき、コンタクト層６もエッチングされ、互いに分離されたソースコンタクト層６Ｓとドレインコンタクト層６Ｄとが形成される。ここでは、ソース用導電膜７’のパターニングは、ウェットエッチングによって行う。例えばリン酸、硝酸および酢酸を含む水溶液を用いて、ウェットエッチングでＭｏＮ膜およびＡｌ膜を同時にパターニングする。その後、例えばドライエッチングにより、コンタクト層のうち、半導体層５のチャネル領域となる領域上に位置する部分を除去してギャップ部を形成し、ソースコンタクト層６Ｓおよびドレインコンタクト層６Ｄとに分離する。このとき、ギャップ部において、半導体層５の表面近傍もエッチングされる（オーバーエッチング）。このようにして、ＴＦＴ１０が得られる。
なお、例えばソース用導電膜としてＴｉ膜およびＡｌ膜をこの順で積層した積層膜を用いる場合には、例えばリン酸酢酸硝酸水溶液を用いて、ウェットエッチングでＡｌ膜のパターニングを行った後、ドライエッチングでＴｉ膜およびコンタクト層（ｎ+型アモルファスシリコン層）６を同時にパターニングしてもよい。あるいは、ソース用導電膜およびコンタクト層を一括してエッチングすることも可能である。ただし、ソース用導電膜またはその下層とコンタクト層６とを同時にエッチングする場合には、基板全体における半導体層５のエッチング量（ギャップ部の掘れ量）の分布の制御が困難となる場合がある。これに対し、上述したように、ソース・ドレイン分離とギャップ部の形成と別個のエッチング工程で行うと、ギャップ部のエッチング量をより容易に制御できる。
ここで、ソース−ゲート接続部形成領域において、ソース下部接続配線３ｓｇの少なくとも一部は、ソースバスライン接続部７ｓｇと重ならないようにソースメタル層７が形成されている。また、各端子部形成領域は、ソースメタル層７に含まれる導電部を有しない。
次に、図８（ｇ）および図９（ｇ）に示すように、ＴＦＴ１０およびソースメタル層７を覆うように第１絶縁膜１１’を形成する。第１絶縁膜１１’は、例えばＣＶＤ法によって形成される。第１絶縁膜１１’としては、酸化珪素（ＳｉＯｘ）膜、窒化珪素（ＳｉｘＮｙ）膜、酸化窒化珪素（ＳｉＯｘＮｙ；ｘ＞ｙ）膜、窒化酸化珪素（ＳｉＮｘＯｙ；ｘ＞ｙ）膜等を適宜用いることができる。この例では、第１絶縁膜１１’は、半導体層５のチャネル領域と接するように形成される。ここでは、第１絶縁膜１１’として、例えば厚さ３３０ｎｍの窒化珪素（ＳｉｘＮｙ）膜を形成する。
続いて、図１０（ａ）および図１１（ａ）に示すように、公知のフォトリソグラフィプロセスによって、第１絶縁膜１１’およびゲート絶縁膜４’のエッチングを行う。具体的には、アンテナ単位形成領域においては、ドレイン電極７Ｄから延設された部分に達する開口部１１ａを第１絶縁膜１１’に形成する。第１トランスファー端子部形成領域においては、下部接続部３ｐ１に達するコンタクトホールをゲート絶縁膜４’および第１絶縁膜１１’に形成する。ソース−ゲート接続部形成領域においては、ソース下部接続配線３ｓｇに達するコンタクトホールＣＨ＿ｓｇ１をゲート絶縁膜４’および第１絶縁膜１１’に形成し、ソースバスライン接続部７ｓｇに達する開口部１１ｓｇ２（コンタクトホールＣＨ＿ｓｇ２）を第１絶縁膜１１’に形成する。
このエッチング工程では、ソースメタル層７をエッチストップとして第１絶縁膜１１’およびゲート絶縁膜４’のエッチングが行われる。
ソース−ゲート接続部形成領域では、ソース下部接続配線３ｓｇに重なる領域においては、第１絶縁膜１１’およびゲート絶縁膜４’が一括してエッチングされるとともに、ソースバスライン接続部７ｓｇに重なる領域においてはソースバスライン接続部７ｓｇがエッチストップとして機能することにより第１絶縁膜１１’がエッチングされる。これにより、コンタクトホールＣＨ＿ｓｇ１およびＣＨ＿ｓｇ２が得られる。
コンタクトホールＣＨ＿ｓｇ１は、ゲート絶縁膜４’に形成された開口部４ｓｇ１と、第１絶縁膜１１’に形成された開口部１１ｓｇ１とを有する。ここで、ソース下部接続配線３ｓｇの少なくとも一部は、ソースバスライン接続部７ｓｇと重ならないように形成されているので、ゲート絶縁膜４’および第１絶縁膜１１’にコンタクトホールＣＨ＿ｓｇ１が形成される。コンタクトホールＣＨ＿ｓｇ１の側面において、開口部４ｓｇ１の側面と開口部１１ｓｇ１の側面とが整合していてもよい。本明細書において、コンタクトホール内において、異なる２以上の層の「側面が整合する」とは、これらの層におけるコンタクトホール内に露出した側面が、垂直方向に面一である場合のみでなく、連続してテーパー形状などの傾斜面を構成する場合をも含む。このような構成は、例えば、同一のマスクを用いてこれらの層をエッチングする、あるいは、一方の層をマスクとして他方の層のエッチングを行うこと等によって得られる。
第１絶縁膜１１’およびゲート絶縁膜４’は、例えば、同一のエッチャントを用いて一括してエッチングされる。ここでは、フッ素系ガスを用いたドライエッチングによって第１絶縁膜１１’およびゲート絶縁膜４’をエッチングする。第１絶縁膜１１’およびゲート絶縁膜４’は、異なるエッチャントを用いてエッチングされてもよい。
第１トランスファー端子部形成領域においては、第１絶縁膜１１’およびゲート絶縁膜４’が一括してエッチングされることによって、ゲート絶縁膜４’に開口部４ｐ１が形成され、第１絶縁膜１１’に開口部１１ｐ１が形成される。開口部４ｐ１の側面と開口部１１ｐ１の側面とは整合していてもよい。
この工程では、ソース端子部形成領域、ゲート端子部形成領域、ＣＳ端子部形成領域および第２トランスファー端子部形成領域においてはゲート絶縁膜４’および第１絶縁膜１１’に開口部を形成しない。
次に、図１０（ｂ）および図１１（ｂ）に示すように、第１絶縁膜１１’上、開口部１１ａ内、コンタクトホールＣＨ＿ｓｇ１内、コンタクトホールＣＨ＿ｓｇ２内、およびコンタクトホールＣＨ＿ｐ１内に、例えばスパッタ法により下部導電膜１３’を形成する。下部導電膜１３’は、例えば透明導電膜を含む。透明導電膜として、例えばＩＴＯ（インジウム・錫酸化物）膜、ＩＺＯ膜、ＺｎＯ膜（酸化亜鉛膜）などを用いることができる。ここでは、下部導電膜１３’として、例えば厚さ７０ｎｍのＩＴＯ膜を形成する。
次いで、下部導電膜１３’をパターニングすることにより、図１０（ｃ）および図１１（ｃ）に示すように、下部導電層１３を形成する。具体的には、アンテナ単位形成領域において、開口部１１ａ内でドレイン電極７Ｄから延設された部分に接触する接続部１３ａを形成する。第１トランスファー端子部形成領域において、コンタクトホールＣＨ＿ｐ１内で下部接続部３ｐ１に接触する第１導電部１３ｐ１を形成する。ソース−ゲート接続部形成領域において、コンタクトホールＣＨ＿ｓｇ１内でソース下部接続配線３ｓｇと接触し、コンタクトホールＣＨ＿ｓｇ２内でソースバスライン接続部７ｓｇと接触するソースバスライン上部接続部１３ｓｇを形成する。
次に、図１０（ｄ）および図１１（ｄ）に示すように、下部導電層１３上および第１絶縁膜１１’上に、パッチ用導電膜１５’を形成する。パッチ用導電膜１５’の材料として、ゲート用導電膜３’またはソース用導電膜７’と同様の材料が用いられ得る。ここでは、パッチ用導電膜１５’として、Ｔｉ膜（厚さ：例えば２０ｎｍ）およびＣｕ膜（厚さ：例えば５００ｎｍ）をこの順で含む積層膜（Ｃｕ／Ｔｉ）を形成する。あるいは、パッチ用導電膜１５’として、ＭｏＮ膜（厚さ：例えば５０ｎｍ）、Ａｌ膜（厚さ：例えば１０００ｎｍ）およびＭｏＮ膜（厚さ：例えば５０ｎｍ）をこの順で含む積層膜（ＭｏＮ／Ａｌ／ＭｏＮ）を形成してもよい。
パッチ用導電膜は、ゲート用導電膜およびソース用導電膜よりも厚くなるように設定されることが好ましい。これにより、パッチ電極のシート抵抗を低減させることで、パッチ電極内の自由電子の振動が熱に変わるロスを低減させることが可能になる。パッチ用導電膜の好適な厚さは、例えば、０．３μｍ以上である。これよりも薄いと、シート抵抗が０．１０Ω／ｓｑ以上となり、ロスが大きくなるという問題が生じる可能性がある。パッチ用導電膜の厚さは、例えば３μｍ以下、より好ましくは２μｍ以下である。これよりも厚いとプロセス中の熱応力により基板の反りが生じる場合がある。反りが大きいと、量産プロセスにおいて、搬送トラブル、基板の欠け、または基板の割れなどの問題が発生することがある。
次いで、パッチ用導電膜１５’をパターニングすることにより、図１２（ａ）および図１３（ａ）に示すように、パッチメタル層１５ｌを形成する。具体的には、アンテナ単位形成領域にパッチ電極１５、接続部１５ａおよび凸部１５ｈを形成し、第１トランスファー端子部形成領域において第２導電部１５ｐ１を形成し、第２トランスファー端子部形成領域に下部接続部１５ｐ２を形成する。
アンテナ単位形成領域において、接続部１５ａは、接続部１３ａと接続されるように形成される。ここでは、接続部１５ａは、接続部１３ａと接触するように形成される。また、第１トランスファー端子部形成領域において、第２導電部１５ｐ１は、第１導電部１３ｐ１と接続されるように形成される。ここでは、第２導電部１５ｐ１は、第１導電部１３ｐ１と接触するように形成される。
パッチ用導電膜１５’として、ＭｏＮ、ＡｌおよびＭｏＮをこの順で積層した積層膜（ＭｏＮ／Ａｌ／ＭｏＮ）を形成した場合は、パッチ用導電膜１５’のパターニングは、例えば、エッチング液としてリン酸、硝酸および酢酸を含む水溶液を用いて、ウェットエッチングでＭｏＮ膜およびＡｌ膜を同時にパターニングする。パッチ用導電膜１５’として、ＴｉおよびＣｕをこの順で積層した積層膜（Ｃｕ／Ｔｉ）を形成した場合は、パッチ用導電膜１５’は、例えば、エッチング液として混酸水溶液を用いてウェットエッチングでパターニングすることができる。
パッチ用導電膜１５’のパターニング工程において、ソース−ゲート接続部形成領域のパッチ用導電膜１５’は除去される。コンタクトホールＣＨ＿ｓｇ１内およびコンタクトホールＣＨ＿ｓｇ２内にはソースバスライン上部接続部１３ｓｇが形成されているので、パッチ用導電膜１５’のパターニング工程において、エッチングによるソース下部接続配線３ｓｇおよび／またはソースバスライン接続部７ｓｇへのダメージが軽減される。
ここでは、ソース下部接続配線３ｓｇの内、コンタクトホールＣＨ＿ｓｇ１によって露出されている部分は、ソースバスライン上部接続部１３ｓｇで覆われており、ソースバスライン接続部７ｓｇの内、コンタクトホールＣＨ＿ｓｇ２によって露出されている部分は、ソースバスライン上部接続部１３ｓｇで覆われている。これにより、ソースバスライン接続部７ｓｇおよび／またはソース下部接続配線３ｓｇへのエッチングダメージは、効果的に軽減される。
次いで、図１２（ｂ）および図１３（ｂ）に示すように、パッチメタル層１５ｌ上、下部導電層１３上および第１絶縁層１１上に第２絶縁膜１７’を形成する。第２絶縁膜１７’は、下部導電層１３およびパッチメタル層１５ｌを覆うように形成される。第２絶縁膜１７’は、例えばＣＶＤ法によって形成される。第２絶縁膜１７’としては、酸化珪素（ＳｉＯｘ）膜、窒化珪素（ＳｉｘＮｙ）膜、酸化窒化珪素（ＳｉＯｘＮｙ；ｘ＞ｙ）膜、窒化酸化珪素（ＳｉＮｘＯｙ；ｘ＞ｙ）膜等を適宜用いることができる。ここでは、第２絶縁膜１７’として、例えば厚さ１００ｎｍの窒化珪素（ＳｉｘＮｙ）膜を形成する。
次いで、公知のフォトリソグラフィプロセスによって、ゲート絶縁膜４’、第１絶縁膜１１’および第２絶縁膜１７’のエッチングを行うことにより、図１２（ｃ）および図１３（ｃ）に示すように、ゲート絶縁層４、第１絶縁層１１および第２絶縁層１７を形成する。具体的には、ソース端子部形成領域においては、第２絶縁膜１７’、第１絶縁膜１１’およびゲート絶縁膜４’に、下部接続部３ｓに達するコンタクトホールＣＨ＿ｓを形成する。ゲート端子部形成領域においては、第２絶縁膜１７’、第１絶縁膜１１’およびゲート絶縁膜４’に、下部接続部３ｇに達するコンタクトホールＣＨ＿ｇを形成する。ＣＳ端子部形成領域においては、第２絶縁膜１７’、第１絶縁膜１１’およびゲート絶縁膜４’に、下部接続部３ｃに達するコンタクトホールＣＨ＿ｃを形成する。第１トランスファー端子部形成領域においては、第２絶縁膜１７’に、導電部１５ｐ１に達する開口部１７ｐ１を形成する。第２トランスファー端子部形成領域においては、第２絶縁膜１７’に、下部接続部１５ｐ２に達する開口部１７ｐ２を形成する。
第２絶縁膜１７’、第１絶縁膜１１’およびゲート絶縁膜４’は、例えば、同一のエッチャントを用いて一括してエッチングされる。ここでは、フッ素系ガスを用いたドライエッチングによって第２絶縁膜１７’、第１絶縁膜１１’およびゲート絶縁膜４’をエッチングする。第２絶縁膜１７’、第１絶縁膜１１’およびゲート絶縁膜４’は、異なるエッチャントを用いてエッチングされてもよい。
このエッチング工程では、パッチメタル層１５ｌをエッチストップとして第２絶縁膜１７’、第１絶縁膜１１’およびゲート絶縁膜４’のエッチングが行われる。ソース端子部形成領域、ゲート端子部形成領域およびＣＳ端子部形成領域のそれぞれにおいては、ソースメタル層７およびパッチメタル層１５ｌに含まれる導電部が形成されていないので、第２絶縁膜１７’、第１絶縁膜１１’およびゲート絶縁膜４’が一括してエッチングされる。
ソース端子部形成領域においては、第２絶縁膜１７’、第１絶縁膜１１’およびゲート絶縁膜４’が一括してエッチングされることによってコンタクトホールＣＨ＿ｓが形成される。コンタクトホールＣＨ＿ｓは、ゲート絶縁層４に形成され、下部接続部３ｓに達する開口部４ｓと、第１絶縁層１１に形成され、開口部４ｓに重なる開口部１１ｓと、第２絶縁層１７に形成され、開口部１１ｓに重なる開口部１７ｓとを有する。コンタクトホールＣＨ＿ｓの側面において、開口部４ｓの側面と開口部１１ｓの側面と開口部１７ｓの側面とが整合していてもよい。
ゲート端子部形成領域においては、第２絶縁膜１７’、第１絶縁膜１１’およびゲート絶縁膜４’が一括してエッチングされることによってコンタクトホールＣＨ＿ｇが形成される。コンタクトホールＣＨ＿ｇは、ゲート絶縁層４に形成され、下部接続部３ｇに達する開口部４ｇと、第１絶縁層１１に形成され、開口部４ｇに重なる開口部１１ｇと、第２絶縁層１７に形成され、開口部１１ｇに重なる開口部１７ｇとを有する。コンタクトホールＣＨ＿ｇの側面において、開口部４ｇの側面と開口部１１ｇの側面と開口部１７ｇの側面とが整合していてもよい。
ＣＳ端子部形成領域においては、第２絶縁膜１７’、第１絶縁膜１１’およびゲート絶縁膜４’が一括してエッチングされることによってコンタクトホールＣＨ＿ｃが形成される。コンタクトホールＣＨ＿ｃは、ゲート絶縁層４に形成され、下部接続部３ｃに達する開口部４ｃと、第１絶縁層１１に形成され、開口部４ｃに重なる開口部１１ｃと、第２絶縁層１７に形成され、開口部１１ｃに重なる開口部１７ｃとを有する。コンタクトホールＣＨ＿ｃの側面において、開口部４ｃの側面と開口部１１ｃの側面と開口部１７ｃの側面とが整合していてもよい。
次いで、図１２（ｄ）および図１３（ｄ）に示すように、第２絶縁層１７上、コンタクトホールＣＨ＿ｓ内、コンタクトホールＣＨ＿ｇ内、コンタクトホールＣＨ＿ｃ内、開口部１７ｐ１内、および開口部１７ｐ２内に、例えばスパッタ法により上部導電膜１９’を形成する。上部導電膜１９’は、例えば透明導電膜を含む。透明導電膜として、例えばＩＴＯ（インジウム・錫酸化物）膜、ＩＺＯ膜、ＺｎＯ膜（酸化亜鉛膜）などを用いることができる。ここでは、上部導電膜１９’として、例えば厚さ７０ｎｍのＩＴＯ膜を用いる。あるいは、上部導電膜１９’として、Ｔｉ（厚さ：例えば５０ｎｍ）およびＩＴＯ（厚さ：例えば７０ｎｍ）をこの順で積層した積層膜（ＩＴＯ／Ｔｉ）を用いてもよい。Ｔｉ膜に代えて、ＭｏＮｂＮｉ膜、ＭｏＮｂ膜、ＭｏＷ膜、Ｗ膜およびＴａ膜からなる群から選択される１つの膜または２以上の膜の積層膜を用いてもよい。すなわち、上部導電膜１９’として、Ｔｉ膜、ＭｏＮｂＮｉ膜、ＭｏＮｂ膜、ＭｏＷ膜、Ｗ膜およびＴａ膜からなる群から選択される１つの膜または２以上の膜の積層膜と、ＩＴＯ膜とをこの順で積層した積層膜を用いてもよい。
次いで、上部導電膜１９’をパターニングすることにより、図１４（ａ）および図１５（ａ）に示すように、上部導電層１９を形成する。具体的には、ソース端子部形成領域においてコンタクトホールＣＨ＿ｓ内で下部接続部３ｓと接触する上部接続部１９ｓと、ゲート端子部形成領域においてコンタクトホールＣＨ＿ｇ内で下部接続部３ｇと接触する上部接続部１９ｇと、ＣＳ端子部形成領域においてコンタクトホールＣＨ＿ｃ内で下部接続部３ｃと接触する上部接続部１９ｃと、第１トランスファー端子部形成領域において開口部１７ｐ１内で導電部１５ｐ１と接続される上部接続部１９ｐ１と、第２トランスファー端子部形成領域において開口部１７ｐ２内で下部接続部１５ｐ２と接続される上部接続部１９ｐ２とを形成する。
次に、図１４（ｂ）および図１５（ｂ）に示すように、誘電体基板１のほぼ全面に平坦化膜２１’を形成する。ここでは、平坦化膜２１’として、例えば厚さ４８０ｎｍのアクリル樹脂膜を形成する。一般に平坦化膜２１’の厚さは下地の段差を反映するが、ここでは、最も広い領域でとる厚さの値を、平坦化膜２１’の厚さとする。この例では、ゲート絶縁層４、第１絶縁層１１および第２絶縁層１７を有し、導電層を有しない積層構造を有する領域における、平坦化膜２１’の厚さｄｆ（図１４（ｂ）参照）を示す。すなわち、この例では、平坦化膜２１’の厚さｄｆは、上記の領域における、第２絶縁層１７の上面から平坦化膜２１’の上面までの、誘電体基板１の法線方向における距離である。以下、特に断らない限り同じである。平坦化膜２１’から形成される平坦化層２１の厚さについても同様とする。ここでは、平坦化膜２１’の上面がパッチ電極１５の上面よりも低くなるように、平坦化膜２１’が形成される。従って、平坦化膜２１’は少なくともパッチ電極１５と重ならないように形成される。
続いて、図１４（ｃ）および図１５（ｃ）に示すように、平坦化膜２１’のパターニングを行うことにより、平坦化層２１を形成する。ここでは、感光性（例えばポジ型）のアクリル樹脂を用いて平坦化膜２１’を形成しているので、平坦化膜２１’の上にレジスト層を形成することなく、平坦化膜２１’を露光および現像し、パターニングすることができる。ここでは、各端子部形成領域（ソース端子部形成領域、ゲート端子部形成領域、ＣＳ端子部形成領域、第１トランスファー端子部形成領域、および第２トランスファー端子部形成領域）には平坦化層２１が形成されない。図示する例に限られず、各端子部の上部接続部１９ｓ、１９ｇ、１９ｃ、１９ｐ１および１９ｐ２が平坦化層２１から露出されていればよい。
平坦化膜２１’を形成した後または平坦化膜２１’をパターニングした後に、平坦化膜２１’にアッシング処理を施してもよい。これにより、平坦化膜２１’を形成したときにパッチ電極１５上に付着した樹脂を除去することができる。
以上により、アンテナ単位領域Ｕ、ソース−ゲート接続部ＳＧ、ソース端子部ＳＴ、ゲート端子部ＧＴ、ＣＳ端子部ＣＴ、第１トランスファー端子部ＰＴ１、および第２トランスファー端子部ＰＴ２が得られる。
このようにして、ＴＦＴ基板１０１Ａが製造される。
＜スロット基板２０１の製造方法＞
スロット基板２０１は、例えば以下の方法で製造され得る。
まず、誘電体基板上に第３絶縁層（厚さ：例えば２００ｎｍ）５２を形成する。誘電体基板としては、ガラス基板、樹脂基板などの、電磁波に対する透過率の高い（誘電率εMおよび誘電損失ｔａｎδMが小さい）基板を用いることができる。誘電体基板は電磁波の減衰を抑制するために薄い方が好ましい。例えば、ガラス基板の表面に後述するプロセスでスロット電極５５などの構成要素を形成した後、ガラス基板を裏面側から薄板化してもよい。これにより、ガラス基板の厚さを例えば５００μｍ以下に低減できる。
誘電体基板として樹脂基板を用いる場合、ＴＦＴ等の構成要素を直接、樹脂基板上に形成してもよいし、転写法を用いて樹脂基板上に形成してもよい。転写法によると、例えば、ガラス基板上に樹脂膜（例えばポリイミド膜）を形成し、樹脂膜上に後述するプロセスで構成要素を形成した後、構成要素が形成された樹脂膜とガラス基板とを分離させる。一般に、ガラスよりも樹脂の方が誘電率εMおよび誘電損失ｔａｎδMが小さい。樹脂基板の厚さは、例えば、３μｍ〜３００μｍである。樹脂材料としては、ポリイミドの他、例えば、液晶高分子を用いることもできる。
第３絶縁層５２としては、特に限定しないが、例えば酸化珪素（ＳｉＯｘ）膜、窒化珪素（ＳｉＮｘ）膜、酸化窒化珪素（ＳｉＯｘＮｙ；ｘ＞ｙ）膜、窒化酸化珪素（ＳｉＮｘＯｙ；ｘ＞ｙ）膜等を適宜用いることができる。
次いで、第３絶縁層５２の上に金属膜を形成し、これをパターニングすることによって、複数のスロット５７を有するスロット電極５５を得る。金属膜としては、厚さが２μｍ〜５μｍのＣｕ膜（またはＡｌ膜）を用いてもよい。ここでは、Ｔｉ（厚さ：例えば２０ｎｍ）およびＣｕ（厚さ：例えば３０００ｎｍ）をこの順で積層した積層膜を用いる。なお、代わりに、Ｔｉ膜、Ｃｕ膜およびＴｉ膜をこの順で積層した積層膜を形成してもよい。
この後、スロット電極５５上およびスロット５７内に第４絶縁層（厚さ：例えば１００ｎｍまたは２００ｎｍ）５８を形成する。第４絶縁層５８の材料は、第３絶縁層の材料と同じであってもよい。この後、非送受信領域Ｒ２において、第４絶縁層５８に、スロット電極５５に達する開口部を形成する。
次いで、第４絶縁層５８上および第４絶縁層５８の開口部内に透明導電膜を形成し、これをパターニングすることにより、開口部内でスロット電極５５と接する上部接続部６０を形成する。これにより、端子部ＩＴを得る。
この後、第４絶縁層５８上および上部接続部６０上に感光性樹脂膜を形成し、所定のパターンの開口部を有するフォトマスクを介して、感光性樹脂膜を露光、現像することによって、柱状スペーサＰＳを形成する。感光性樹脂は、ネガ型でもポジ型でもよい。ここでは、アクリル樹脂膜（厚さ：例えば２．７μｍ）を用いる。
このようにして、スロット基板２０１が製造される。
なお、ＴＦＴ基板が柱状スペーサＰＳを有する場合には、上記の方法でＴＦＴ基板１０１Ａを製造した後、第２絶縁層１７上および平坦化層２１上に感光性樹脂膜を形成し、露光、現像することによって、柱状スペーサＰＳを形成すればよい。
＜ＴＦＴ１０の材料および構造＞
本実施形態では、各画素に配置されるスイッチング素子として、半導体層５を活性層とするＴＦＴが用いられる。半導体層５はアモルファスシリコン層に限定されず、ポリシリコン層、酸化物半導体層であってもよい。
酸化物半導体層を用いる場合、酸化物半導体層に含まれる酸化物半導体は、アモルファス酸化物半導体であってもよいし、結晶質部分を有する結晶質酸化物半導体であってもよい。結晶質酸化物半導体としては、多結晶酸化物半導体、微結晶酸化物半導体、ｃ軸が層面に概ね垂直に配向した結晶質酸化物半導体などが挙げられる。
酸化物半導体層は、２層以上の積層構造を有していてもよい。酸化物半導体層が積層構造を有する場合には、酸化物半導体層は、非晶質酸化物半導体層と結晶質酸化物半導体層とを含んでいてもよい。あるいは、結晶構造の異なる複数の結晶質酸化物半導体層を含んでいてもよい。また、複数の非晶質酸化物半導体層を含んでいてもよい。酸化物半導体層が上層と下層とを含む２層構造を有する場合、上層に含まれる酸化物半導体のエネルギーギャップは、下層に含まれる酸化物半導体のエネルギーギャップよりも大きいことが好ましい。ただし、これらの層のエネルギーギャップの差が比較的小さい場合には、下層の酸化物半導体のエネルギーギャップが上層の酸化物半導体のエネルギーギャップよりも大きくてもよい。
非晶質酸化物半導体および上記の各結晶質酸化物半導体の材料、構造、成膜方法、積層構造を有する酸化物半導体層の構成などは、例えば特開２０１４−００７３９９号公報に記載されている。参考のために、特開２０１４−００７３９９号公報の開示内容の全てを本明細書に援用する。
酸化物半導体層は、例えば、Ｉｎ、ＧａおよびＺｎのうち少なくとも１種の金属元素を含んでもよい。本実施形態では、酸化物半導体層は、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の半導体（例えば酸化インジウムガリウム亜鉛）を含む。ここで、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の半導体は、Ｉｎ（インジウム）、Ｇａ（ガリウム）、Ｚｎ（亜鉛）の三元系酸化物であって、Ｉｎ、ＧａおよびＺｎの割合（組成比）は特に限定されず、例えばＩｎ：Ｇａ：Ｚｎ＝２：２：１、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝１：１：２等を含む。このような酸化物半導体層は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の半導体を含む酸化物半導体膜から形成され得る。
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の半導体は、アモルファスでもよいし、結晶質でもよい。結晶質Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の半導体としては、ｃ軸が層面に概ね垂直に配向した結晶質Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の半導体が好ましい。
なお、結晶質Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の半導体の結晶構造は、例えば、上述した特開２０１４−００７３９９号公報、特開２０１２−１３４４７５号公報、特開２０１４−２０９７２７号公報などに開示されている。参考のために、特開２０１２−１３４４７５号公報および特開２０１４−２０９７２７号公報の開示内容の全てを本明細書に援用する。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系半導体層を有するＴＦＴは、高い移動度（ａ−ＳｉＴＦＴに比べ２０倍超）および低いリーク電流（ａ−ＳｉＴＦＴに比べ１００分の１未満）を有しているので、駆動ＴＦＴ（例えば、非送受信領域に設けられる駆動回路に含まれるＴＦＴ）および各アンテナ単位領域に設けられるＴＦＴとして好適に用いられる。
酸化物半導体層は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系半導体の代わりに、他の酸化物半導体を含んでいてもよい。例えばＩｎ−Ｓｎ−Ｚｎ−Ｏ系半導体（例えばＩｎ2Ｏ3−ＳｎＯ2−ＺｎＯ；ＩｎＳｎＺｎＯ）を含んでもよい。Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系半導体は、Ｉｎ（インジウム）、Ｓｎ（スズ）およびＺｎ（亜鉛）の三元系酸化物である。あるいは、酸化物半導体層は、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系半導体、Ｉｎ−Ａｌ−Ｓｎ−Ｚｎ−Ｏ系半導体、Ｚｎ−Ｏ系半導体、Ｉｎ−Ｚｎ−Ｏ系半導体、Ｚｎ−Ｔｉ−Ｏ系半導体、Ｃｄ−Ｇｅ−Ｏ系半導体、Ｃｄ−Ｐｂ−Ｏ系半導体、ＣｄＯ（酸化カドミウム）、Ｍｇ−Ｚｎ−Ｏ系半導体、Ｉｎ−Ｇａ−Ｓｎ−Ｏ系半導体、Ｉｎ−Ｇａ−Ｏ系半導体、Ｚｒ−Ｉｎ−Ｚｎ−Ｏ系半導体、Ｈｆ−Ｉｎ−Ｚｎ−Ｏ系半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系半導体、Ｇａ−Ｚｎ−Ｏ系半導体などを含んでいてもよい。
図３に示す例では、ＴＦＴ１０は、ボトムゲート構造を有するチャネルエッチ型のＴＦＴである。「チャネルエッチ型のＴＦＴ」では、チャネル領域上にエッチストップ層が形成されておらず、ソースおよびドレイン電極のチャネル側の端部下面は、半導体層の上面と接するように配置されている。チャネルエッチ型のＴＦＴは、例えば半導体層上にソース・ドレイン電極用の導電膜を形成し、ソース・ドレイン分離を行うことによって形成される。ソース・ドレイン分離工程において、チャネル領域の表面部分がエッチングされる場合がある。
なお、ＴＦＴ１０は、チャネル領域上にエッチストップ層が形成されたエッチストップ型ＴＦＴであってもよい。エッチストップ型ＴＦＴでは、ソースおよびドレイン電極のチャネル側の端部下面は、例えばエッチストップ層上に位置する。エッチストップ型のＴＦＴは、例えば半導体層のうちチャネル領域となる部分を覆うエッチストップ層を形成した後、半導体層およびエッチストップ層上にソース・ドレイン電極用の導電膜を形成し、ソース・ドレイン分離を行うことによって形成される。
また、ＴＦＴ１０は、ソースおよびドレイン電極が半導体層の上面と接するトップコンタクト構造を有するが、ソースおよびドレイン電極は半導体層の下面と接するように配置されていてもよい（ボトムコンタクト構造）。さらに、ＴＦＴ１０は、半導体層の誘電体基板側にゲート電極を有するボトムゲート構造であってもよいし、半導体層の上方にゲート電極を有するトップゲート構造であってもよい。
（変形例）
図１６を参照しながら、本実施形態の変形例の走査アンテナ１０００Ａａおよび走査アンテナ１０００Ａａが備えるＴＦＴ基板１０１Ａａを説明する。走査アンテナ１０００ＡおよびＴＦＴ基板１０１Ａと共通する構成には共通の参照符号を付し、説明を省略する場合がある。
図１６（ａ）は、走査アンテナ１０００Ａａの送受信領域Ｒ１のアンテナ単位領域Ｕの模式的な平面図であり、図１６（ｂ）は、図１６（ａ）中のＡ−Ａ’線に沿ったＴＦＴ基板１０１Ａａの模式的な断面図である。なお、ＴＦＴ基板１０１Ａａのアンテナ単位領域の他の断面（すなわちＨ−Ｈ’断面）については、ＴＦＴ基板１０１Ａと同じであるので、図示および説明を省略する。また、ＴＦＴ基板１０１Ａａの非送受信領域Ｒ２については、ＴＦＴ基板１０１Ａと同じであるので、図示および説明を省略する。
図１６に示すように、走査アンテナ１０００Ａａが備えるＴＦＴ基板１０１Ａａは、平坦化層２１の形状において、走査アンテナ１０００Ａが備えるＴＦＴ基板１０１Ａと異なる。ＴＦＴ基板１０１Ａａの平坦化層２１は、誘電体基板１の法線方向から見たとき、パッチ電極１５およびスロット５７のいずれとも重ならないように形成されている。ＴＦＴ基板１０１Ａａの平坦化層２１は、各アンテナ単位領域に開口部２１Ａａを有する。開口部２１Ａａは、誘電体基板の法線方向から見たとき、パッチ電極１５およびスロット５７と重なる。
ＴＦＴ基板１０１Ａａを備える走査アンテナ１０００Ａａは、走査アンテナ１０００Ａに比べて、アンテナ性能の低下がさらに抑制される。
ＴＦＴ基板１０１Ａａは、ＴＦＴ基板１０１Ａの製造方法から、平坦化膜２１’のパターニング形状を適宜変更することによって製造される。
（第２の実施形態）
先の実施形態においては、平坦化層の上面はパッチ電極の上面よりも低いまたは同じ高さである。本実施形態においては、平坦化層の上面がパッチ電極の上面よりも高い。
図１７〜図２０を参照しながら、本実施形態の走査アンテナ１０００Ｂおよび走査アンテナ１０００Ｂが備えるＴＦＴ基板１０１Ｂを説明する。先の実施形態と共通する構成には共通の参照符号を付し、説明を省略することがある。
＜ＴＦＴ基板１０１Ｂの構造（アンテナ単位領域Ｕ）＞
図１７（ａ）、（ｂ）および図１８を参照しながら、本実施形態の走査アンテナ１０００Ａの送受信領域Ｒ１のアンテナ単位領域Ｕの構造を説明する。
図１７（ａ）は、走査アンテナ１０００Ｂの送受信領域Ｒ１のアンテナ単位領域Ｕの模式的な平面図である。図１７（ｂ）は、走査アンテナ１０００Ｂが備えるＴＦＴ基板１０１Ｂの模式的な断面図であり、図１７（ａ）中のＡ−Ａ’線に沿ったＴＦＴ基板１０１Ｂの模式的な断面図である。図１８は、走査アンテナ１０００Ｂが備える液晶パネル１００Ｂの模式的な断面図であり、図１７（ａ）中のＨ−Ｈ’線に沿った断面を示している。
図３（ａ）、図４（ａ）および図５（ｄ）に示したように、ＴＦＴ基板１０１Ａの平坦化層２１の上面はパッチ電極１５の上面よりも低い。これに対して、図１７（ａ）、（ｂ）および図１８に示すように、ＴＦＴ基板１０１Ｂの平坦化層２１ｆの上面はパッチ電極１５の上面よりも高い。平坦化層２１ｆは、各アンテナ単位領域Ｕにおいて、誘電体基板１の法線方向から見たとき、パッチ電極１５と重なる開口部２１Ｂを有する。開口部２１Ｂは、誘電体基板１の法線方向から見たとき、パッチ電極１５の少なくとも一部と重なっていればよい。これにより、ＴＦＴ基板１０１Ｂを備える走査アンテナ１０００Ｂにおいて、平坦化層２１ｆを有することによるアンテナ性能の低下が抑制される。
アンテナ性能の観点からは、平坦化層２１ｆは、誘電体基板１の法線方向から見たとき、パッチ電極１５と重ならないように形成されていることが好ましく、パッチ電極１５およびスロット５７のいずれとも重ならないように形成されていることがさらに好ましい。ただし、平坦化層２１ｆが有する開口部の形状が大きくなると、液晶層ＬＣの体積を削減するという効果は小さくなる。
アンテナ性能の観点からは、平坦化層２１ｆの上面の高さとパッチ電極１５の上面の高さとの差は、例えば５００ｎｍ以下であることが好ましい。平坦化層ｆ２１の上面の高さとパッチ電極１５の上面の高さとの差は、例えば、パッチ電極１５とスロット電極５５との間の液晶層ＬＣの厚さｄｌ（図１参照）の２３％以下であることが好ましい。
図１７（ａ）および図１８に示すように、ＴＦＴ基板１０１Ｂの平坦化層２１ｆは、アンテナ単位領域Ｕにおいて、誘電体基板１の法線方向から見たとき、柱状スペーサＰＳと重なる開口部２１Ｂｓをさらに有する。平坦化層２１ｆは、誘電体基板１の法線方向から見たとき、柱状スペーサＰＳと重ならないように形成されている。これにより、パッチ電極１５とスロット電極５５との間の液晶層ＬＣの厚さｄｌ（図１参照）を高い精度で制御できるという利点が得られる。この例では、パッチ電極１５とスロット電極５５との間の液晶層ＬＣの厚さｄｌは、柱状スペーサＰＳの高さのみによって規定されるからである。すなわち、平坦化層２１ｆの厚さのばらつきの影響を受けない。柱状スペーサＰＳの高さは、柱状スペーサＰＳが規定する液晶層ＬＣの厚さｄｐ（図１８参照）に相当し、走査アンテナ１０００Ａの柱状スペーサＰＳの高さ（図５（ｄ）参照）と同じである。
なお、開口部２１Ｂｓは省略され得る（例えば図２３および図２４に示す変形例参照）。開口部２１Ｂｓを設けない場合は、パッチ電極１５とスロット電極５５との間の液晶層ＬＣの厚さｄｌの制御の精度の観点で劣ることがある。開口部２１Ｂｓが省略された場合、パッチ電極１５とスロット電極５５との間の液晶層ＬＣの厚さｄｌは、柱状スペーサの高さと平坦化層２１ｆの厚さとによって決められるからである。ただし、開口部２１Ｂｓを省略することによって、液晶層ＬＣの体積の削減および柱状スペーサＰＳの材料の削減という利点がさらに大きくなる。
＜ＴＦＴ基板１０１Ｂの構造（非送受信領域Ｒ２）＞
図１９および図２０を参照して、ＴＦＴ基板１０１Ｂの非送受信領域Ｒ２の構造を説明する。図１９（ａ）〜（ｄ）および図２０は、ＴＦＴ基板１０１Ｂの非送受信領域Ｒ２の模式的な断面図である。ＴＦＴ基板１０１Ｂの非送受信領域Ｒ２の平面図は、図３（ｂ）および（ｃ）に示したＴＦＴ基板１０１Ａの平面図と同じであるので、図３（ｂ）および（ｃ）を参照して説明する。
図１９（ａ）は、図３（ｂ）中のＢ−Ｂ’線に沿った第１トランスファー端子部ＰＴ１の断面を示しており、図１９（ｂ）は、図３（ｃ）中のＣ−Ｃ’線に沿ったソース−ゲート接続部ＳＧの断面を示しており、図１９（ｃ）は、図３（ｂ）中のＦ−Ｆ’線に沿った第１トランスファー端子部ＰＴ１の断面を示しており、図１９（ｄ）は、図３（ｃ）中のＧ−Ｇ’線に沿ったソース−ゲート接続部ＳＧの断面を示しており、図２０は、図３（ｃ）中のＩ−Ｉ’線に沿ったソース−ゲート接続部ＳＧおよびソース端子部ＳＴの断面を示している。なお、ＴＦＴ基板１０１Ｂの他の断面については、ＴＦＴ基板１０１Ａと同じであるので、図示および説明を省略する。
図１９（ａ）〜（ｄ）および図２０に示すように、ＴＦＴ基板１０１Ｂの非送受信領域Ｒ２の構造は、平坦化層２１ｆの厚さ（または上面の高さ）においてＴＦＴ基板１０１Ａと異なる。すなわち、平坦化層２１ｆの厚さはＴＦＴ基板１０１Ａの平坦化層２１の厚さよりも大きい。平坦化層２１ｆの上面はＴＦＴ基板１０１Ａの平坦化層２１の上面よりも高い。
＜ＴＦＴ基板１０１Ｂの製造方法＞
図２１および図２２を参照して、ＴＦＴ基板１０１Ｂの製造方法を説明する。
図２１（ａ）、（ｂ）および図２２（ａ）、（ｂ）は、ＴＦＴ基板１０１Ｂの製造方法を説明するための模式的な断面図である。これらの図のそれぞれは、図４（ａ）、図４（ｂ）、図４（ｅ）、図４（ｃ）、図４（ｄ）、図５（ｂ）、および図５（ｄ）に対応する断面（ＴＦＴ基板１０１ＡのＡ−Ａ’断面、Ｂ−Ｂ’断面、Ｅ−Ｅ’断面、Ｃ−Ｃ’断面、Ｄ−Ｄ’断面、Ｇ−Ｇ’断面、およびＨ−Ｈ’断面）を示している。以下では、図８〜図１５を参照して説明したＴＦＴ基板１０１Ａの製造方法と異なる点を主に説明する。
まず、図８（ａ）〜（ｇ）、図９（ａ）〜（ｇ）、図１０（ａ）〜（ｄ）、図１１（ａ）〜（ｄ）、図１２（ａ）〜（ｄ）、図１３（ａ）〜（ｄ）、図１４（ａ）および図１５（ａ）に示したように、誘電体基板１上に、ゲートメタル層３、ゲート絶縁層４、島状の半導体層５、コンタクト層６Ｓ、６Ｄ、ソースメタル層７、第１絶縁層１１、下部導電層１３、パッチメタル層１５ｌ、第２絶縁層１７、および上部導電層１９を形成する。
続いて、図２１（ａ）および図２２（ａ）に示すように、誘電体基板１のほぼ全面に平坦化膜２１ｆ’を形成する。ここでは、平坦化膜２１ｆ’として、例えば厚さｄｆ（図２１（ａ）参照）が１０００ｎｍのアクリル樹脂膜を形成する。ここでは、平坦化膜２１ｆ’の上面がパッチ電極１５の上面よりも高くなるように、平坦化膜２１ｆ’が形成される。平坦化膜２１ｆ’は、第２絶縁層１７および上部導電層１９を覆うように形成される。
続いて、図２１（ｂ）および図２２（ｂ）に示すように、平坦化膜２１ｆ’のパターニングを行うことにより、平坦化層２１ｆを形成する。ここでは、各端子部形成領域（ソース端子部形成領域、ゲート端子部形成領域、ＣＳ端子部形成領域、第１トランスファー端子部形成領域、および第２トランスファー端子部形成領域）には平坦化層２１ｆが形成されない。また、アンテナ単位形成領域において、パッチ電極１５と重なる開口部２１Ｂと、凸部１５ｈと重なる開口部２１Ｂｓとが形成される。開口部２１Ｂが形成されることにより、パッチ電極１５の少なくとも一部と重ならない平坦化層２１ｆが形成される。
以上により、アンテナ単位領域Ｕ、ソース−ゲート接続部ＳＧ、ソース端子部ＳＴ、ゲート端子部ＧＴ、ＣＳ端子部ＣＴ、第１トランスファー端子部ＰＴ１、および第２トランスファー端子部ＰＴ２が得られる。
このようにして、ＴＦＴ基板１０１Ｂが製造される。
（変形例）
図２３および図２４を参照しながら、本実施形態の変形例の走査アンテナ１０００Ｂａおよび走査アンテナ１０００Ｂａが備えるＴＦＴ基板１０１Ｂａおよびスロット基板２０１ａを説明する。走査アンテナ１０００Ｂ、ＴＦＴ基板１０１Ｂおよびスロット基板２０１と共通する構成には共通の参照符号を付し、説明を省略する場合がある。
図２３（ａ）は、走査アンテナ１０００Ｂａの送受信領域Ｒ１のアンテナ単位領域Ｕの模式的な平面図である。図２３（ｂ）は、走査アンテナ１０００Ｂａが備えるＴＦＴ基板１０１Ｂａの模式的な断面図であり、図２３（ａ）中のＡ−Ａ’線に沿ったＴＦＴ基板１０１Ｂａの模式的な断面図である。図２４は、走査アンテナ１０００Ｂａが備える液晶パネル１００Ｂａの模式的な断面図であり、図２３（ａ）中のＨ−Ｈ’線に沿った断面を示している。なお、ＴＦＴ基板１０１Ｂａの非送受信領域Ｒ２については、ＴＦＴ基板１０１Ｂと同じであるので、図示および説明を省略する。
図２３および図２４に示すように、走査アンテナ１０００Ｂａが備えるＴＦＴ基板１０１Ｂａは、平坦化層２１ｆのパターニング形状において、走査アンテナ１０００Ｂが備えるＴＦＴ基板１０１Ｂと異なる。
図２３（ａ）および図２３（ｂ）に示すように、ＴＦＴ基板１０１Ｂａの平坦化層２１ｆは、誘電体基板１の法線方向から見たとき、パッチ電極１５と重ならないように形成されている。ＴＦＴ基板１０１Ｂａの平坦化層２１ｆは、各アンテナ単位領域Ｕにおいて、誘電体基板１の法線方向から見たとき、パッチ電極１５の全てと重なる開口部２１Ｂａを有する。ＴＦＴ基板１０１Ｂａを備える走査アンテナ１０００Ｂａは、走査アンテナ１０００Ｂに比べて、アンテナ性能の低下がさらに抑制される。
また、図２３（ａ）および図２４に示すように、ＴＦＴ基板１０１Ｂａの平坦化層２１ｆは、アンテナ単位領域Ｕにおいて、柱状スペーサＰＳと重なる開口部を有しない。すなわち、平坦化層２１ｆは、誘電体基板１の法線方向から見たとき、柱状スペーサＰＳと重なるように形成されている。これにより、柱状スペーサＰＳが規定する液晶層ＬＣの厚さｄｐ（図２４参照）は、ＴＦＴ基板１０１Ｂ（図１８参照）よりも小さい。従って、ＴＦＴ基板１０１Ｂａを備える走査アンテナ１０００Ｂａは、走査アンテナ１０００Ｂに比べて、液晶層ＬＣの体積の削減および柱状スペーサＰＳの材料の削減という効果が大きい。また、ＴＦＴ基板１０１Ｂａは凸部１５ｈを有しない点においてもＴＦＴ基板１０１Ｂと異なるが、走査アンテナ１０００Ｂａにおいては、凸部１５ｈを省略しても、液晶層ＬＣの体積の削減および柱状スペーサＰＳの材料の削減という利点が得られる。
ＴＦＴ基板１０１Ｂａは、ＴＦＴ基板１０１Ｂの製造方法から、パッチ用導電膜１５ｌ’および平坦化膜２１ｆ’のパターニング形状を適宜変更することによって製造される。
スロット基板２０１ａは、スロット基板２０１の製造方法から、柱状スペーサを形成するための感光性樹脂膜の厚さを適宜調整することによって製造される。
（第３の実施形態）
本実施形態は、平坦化層の開口部の側面のテーパー角が小さいことに特徴を有する。
図２５〜図２７を参照しながら、本実施形態の走査アンテナ１０００Ｃおよび走査アンテナ１０００Ｃが備えるＴＦＴ基板１０１Ｃを説明する。先の実施形態と共通する構成には共通の参照符号を付し、説明を省略することがある。
＜ＴＦＴ基板１０１Ｃの構造（アンテナ単位領域Ｕ）＞
図２５（ａ）、（ｂ）および図２６を参照しながら、本実施形態の走査アンテナ１０００Ａの送受信領域Ｒ１のアンテナ単位領域Ｕの構造を説明する。
図２５（ａ）は、走査アンテナ１０００Ｃの送受信領域Ｒ１のアンテナ単位領域Ｕの模式的な平面図である。図２５（ｂ）は、走査アンテナ１０００Ｃが備えるＴＦＴ基板１０１Ｃの模式的な断面図であり、図２５（ａ）中のＡ−Ａ’線に沿ったＴＦＴ基板１０１Ｃの模式的な断面図である。図２６は、走査アンテナ１０００Ｃが備える液晶パネル１００Ｃの模式的な断面図であり、図２５（ａ）中のＨ−Ｈ’線に沿った断面を示している。
図２５（ａ）、（ｂ）および図２６に示すように、平坦化層２１ｆは、各アンテナ単位領域Ｕにおいて、誘電体基板１の法線方向から見たとき、パッチ電極１５およびスロット５７のいずれとも重ならない開口部２１Ｃを有する。平坦化層２１ｆは、誘電体基板１の法線方向から見たとき、パッチ電極１５およびスロット５７のいずれとも重ならないように形成されている。開口部２１Ｃは、側面のテーパー角が小さい点および平面形状において、ＴＦＴ基板１０１Ｂの平坦化層２１ｆが有する開口部２１Ｂと異なる。開口部２１Ｃの側面のテーパー角は、例えば７０°以下であることが好ましい。開口部２１Ｃの平面形状は円形または楕円形であることが好ましい。ＴＦＴ基板１０１Ｃを備える走査アンテナ１０００Ｃは、開口部２１Ｃを有する平坦化層２１ｆを有することによって、ＴＦＴ基板１０１Ｂを備える走査アンテナ１０００Ｂに比べて、アンテナ性能の低下が効果的に抑制される。
走査アンテナ１０００Ｃにおいて、アンテナ性能の低下が抑制される理由を説明する。
走査アンテナ１０００Ｂにおいては、アンテナ性能の低下が十分に抑制されないことがある。アンテナ性能に特に影響を与えるのは、パッチ電極１５およびスロット５７近傍での液晶分子の配向状態である。液晶分子の配向は、例えば、ＴＦＴ基板の液晶層側の表面形状（例えば段差）の影響を受ける。平坦化層２１ｆの厚さが大きいほど（すなわち平坦化層２１ｆの上面が高いほど）、開口部を設けることによって形成される、ＴＦＴ基板の液晶層ＬＣ側の表面の段差は大きい。走査アンテナ１０００Ｂが有するＴＦＴ基板１０１Ｂの平坦化層２１ｆは、パッチ電極１５の少なくとも一部と重なる開口部２１Ｂを有するので、パッチ電極１５およびスロット５７近傍での液晶分子の配向が開口部２１Ｂによって形成される段差の影響を受けやすい。これにより、アンテナ性能が十分でない場合がある。
これに対して、走査アンテナ１０００Ｃが有するＴＦＴ基板１０１Ｃの平坦化層２１ｆの開口部２１Ｃは、側面のテーパー角が例えば７０°以下であり小さいので、液晶分子の配向に与える影響が小さい。従って、走査アンテナ１０００Ｃにおいては、走査アンテナ１０００Ｂに比べて、アンテナ性能の低下が抑制される。
また、走査アンテナ１０００Ｃが有するＴＦＴ基板１０１Ｃの平坦化層２１ｆの開口部２１Ｃの平面形状が円形または楕円形であるので、開口部２１Ｂの平面形状が矩形状である走査アンテナ１０００Ｂに比べて、液晶分子の配向に与える影響が低減される。
なお、図２５（ａ）の平面図における開口部２１Ｃのエッジは、開口部２１Ｃの側面の下端（誘電体基板１側）におけるエッジを示している。他の平面図および開口部についても特に断らない限り同様とする。「平坦化層２１ｆが、誘電体基板１の法線方向から見たとき、パッチ電極１５およびスロット５７のいずれとも重ならないように形成されている」とは、誘電体基板１の法線方向から見たときの開口部２１Ｃの最も内側のエッジが、パッチ電極１５およびスロット５７のいずれとも重ならないことをいう。例えば、開口部２１Ｃの側面のテーパー角が９０°未満である場合（すなわち開口部２１Ｃが順テーパー側面を有する場合）、開口部２１Ｃの側面の下端（誘電体基板１側）におけるエッジが、誘電体基板１の法線方向から見たときの開口部２１Ｃの最も内側のエッジである。
図２５（ａ）および図２６に示すように、ＴＦＴ基板１０１Ｃの平坦化層２１ｆは、アンテナ単位領域Ｕにおいて、誘電体基板１の法線方向から見たとき、柱状スペーサＰＳと重なる開口部２１Ｃｓをさらに有する。平坦化層２１ｆは、誘電体基板１の法線方向から見たとき、柱状スペーサＰＳと重ならないように形成されている。柱状スペーサＰＳの高さは、柱状スペーサＰＳが規定する液晶層ＬＣの厚さｄｐ（図２６参照）に相当し、走査アンテナ１０００Ａの柱状スペーサＰＳの高さ（図５（ｄ）参照）と同じである。開口部２１Ｃｓの側面のテーパー角も７０°以下であってもよい。ただし、柱状スペーサＰＳがパッチ電極１５から十分離れて配置される場合は、開口部２１Ｃｓの側面のテーパー角が７０°超であっても、アンテナ性能に与える影響は小さい。
＜ＴＦＴ基板１０１Ｃの構造（非送受信領域Ｒ２）＞
図２７を参照して、ＴＦＴ基板１０１Ｃの非送受信領域Ｒ２の構造を説明する。図２７（ａ）および（ｂ）は、ＴＦＴ基板１０１Ｃの非送受信領域Ｒ２の模式的な断面図である。ＴＦＴ基板１０１Ｃの非送受信領域Ｒ２の平面図は、図３（ｂ）および（ｃ）に示したＴＦＴ基板１０１Ａの平面図と同じであるので、図３（ｂ）および（ｃ）を参照して説明する。
図２７（ａ）は、図３（ｂ）中のＢ−Ｂ’線に沿った第１トランスファー端子部ＰＴ１の断面を示しており、図２７（ｃ）は、図３（ｂ）中のＦ−Ｆ’線に沿った第１トランスファー端子部ＰＴ１の断面を示している。なお、ＴＦＴ基板１０１Ｃの他の断面については、ＴＦＴ基板１０１Ｂと同じであるので、図示および説明を省略する。
図２７（ａ）および（ｂ）に示すように、ＴＦＴ基板１０１Ｃの非送受信領域Ｒ２の構造は、平坦化層２１ｆの側面のテーパー角が小さい点においてＴＦＴ基板１０１Ｂと異なる。
ＴＦＴ基板１０１Ｃは、ＴＦＴ基板１０１Ｂの製造方法から、平坦化膜２１ｆ’のパターニング形状および側面のテーパー角を適宜変更することによって製造される。
（変形例）
図２８を参照しながら、本実施形態の変形例の走査アンテナ１０００Ｃａおよび走査アンテナ１０００Ｃａが備えるＴＦＴ基板１０１Ｃａおよびスロット基板２０１ａを説明する。走査アンテナ１０００ＣおよびＴＦＴ基板１０１Ｃと共通する構成には共通の参照符号を付し、説明を省略する場合がある。スロット基板２０１ａは、走査アンテナ１０００Ｂａが有するスロット基板２０１ａと同様の構造を有する。
図２８（ａ）は、走査アンテナ１０００Ｃａの送受信領域Ｒ１のアンテナ単位領域Ｕの模式的な平面図である。図２８（ｂ）は、走査アンテナ１０００Ｃａが備える液晶パネル１００Ｃａの模式的な断面図であり、図２８（ａ）中のＨ−Ｈ’線に沿った断面を示している。なお、ＴＦＴ基板１０１Ｃａのアンテナ単位領域の他の断面（すなわちＡ−Ａ’断面）については、ＴＦＴ基板１０１Ｃと同じであるので、図示および説明を省略する。また、ＴＦＴ基板１０１Ｃａの非送受信領域Ｒ２については、ＴＦＴ基板１０１Ｃと同じであるので、図示および説明を省略する。
図２８（ａ）および（ｂ）に示すように、ＴＦＴ基板１０１Ｃａの平坦化層２１ｆは、アンテナ単位領域Ｕにおいて、柱状スペーサＰＳと重なる開口部を有しない点において、ＴＦＴ基板１０１Ｃと異なる。これにより、柱状スペーサＰＳが規定する液晶層ＬＣの厚さｄｐ（図２８（ｂ）参照）は、ＴＦＴ基板１０１Ｃ（図２６参照）よりも小さい。従って、ＴＦＴ基板１０１Ｃａを備える走査アンテナ１０００Ｃａは、走査アンテナ１０００Ｃに比べて、液晶層ＬＣの体積の削減および柱状スペーサＰＳの材料の削減という効果が大きい。また、ＴＦＴ基板１０１Ｃａは凸部１５ｈを有しない点においてもＴＦＴ基板１０１Ｃと異なるが、走査アンテナ１０００Ｃａにおいては、凸部１５ｈを省略しても、液晶層ＬＣの体積の削減および柱状スペーサＰＳの材料の削減という利点が得られる。
ＴＦＴ基板１０１Ｃａは、ＴＦＴ基板１０１Ｃの製造方法から、パッチ用導電膜１５ｌ’および平坦化膜２１ｆ’のパターニング形状を適宜変更することによって製造される。
（第４の実施形態）
本実施形態においては、ＴＦＴのゲート電極を含むゲートメタル層と、ＴＦＴのソース電極を含むソースメタル層との配置関係が先の実施形態と異なる。また、パッチ電極がゲートメタル層に含まれる点においても先の実施形態と異なる。本実施形態は、先の実施形態のいずれにも適用され得る。
図２９〜図３１を参照しながら、本実施形態の走査アンテナ１０００Ｄおよび走査アンテナ１０００Ｄが備えるＴＦＴ基板１０１Ｄを説明する。先の実施形態と共通する構成には共通の参照符号を付し、説明を省略することがある。
＜ＴＦＴ基板１０１Ｄの構造（アンテナ単位領域Ｕ）＞
図２９（ａ）、図３０（ａ）および図３１（ｄ）を参照しながら、本実施形態の走査アンテナ１０００Ｄの送受信領域Ｒ１のアンテナ単位領域Ｕの構造を説明する。
図２９（ａ）は、走査アンテナ１０００Ｄの送受信領域Ｒ１のアンテナ単位領域Ｕの模式的な平面図である。図３０（ａ）は、走査アンテナ１０００Ｄが備えるＴＦＴ基板１０１Ｄの模式的な断面図であり、図２９（ａ）中のＡ−Ａ’線に沿ったＴＦＴ基板１０１Ｄの模式的な断面図である。図３１（ｄ）は、走査アンテナ１０００Ｄが備える液晶パネル１００Ｄの模式的な断面図であり、図２９（ａ）中のＨ−Ｈ’線に沿った断面を示している。
図２９（ａ）、図３０（ａ）および図３１（ｄ）に示すように、ＴＦＴ基板１０１Ｄは、誘電体基板１と、誘電体基板１上に配列され、それぞれが、ＴＦＴ１０と、ＴＦＴ１０のドレイン電極７Ｄに電気的に接続されたパッチ電極１５とを有する複数のアンテナ単位領域Ｕと、誘電体基板１上に、パッチ電極１５を含む層（ここではゲートメタル層３）よりも上側に、樹脂で形成された平坦化層２１ｆとを有する。
ＴＦＴ基板１０１Ｄが平坦化層２１ｆを有することによって、ＴＦＴ基板１０１Ｄを有する走査アンテナ１０００Ｄの液晶層ＬＣの体積を削減することができる。液晶材料を削減することができるので、走査アンテナ１０００Ｄのコストが低減される。
ＴＦＴ基板１０１Ｄの平坦化層２１ｆの上面はパッチ電極１５の上面よりも高い。平坦化層２１ｆは、各アンテナ単位領域Ｕにおいて、誘電体基板１の法線方向から見たとき、パッチ電極１５およびスロット５７と重なる開口部２１Ｄを有する。ここでは、平坦化層２１ｆは、誘電体基板１の法線方向から見たとき、パッチ電極１５およびスロット５７のいずれとも重ならないように形成されている。これにより、ＴＦＴ基板１０１Ｄを備える走査アンテナ１０００Ｄにおいて、平坦化層２１ｆを有することによるアンテナ性能の低下が抑制される。
ＴＦＴ基板１０１Ｄの平坦化層２１ｆが有する開口部は、図示する例に限られず、先の実施形態に示したように、テーパー角が７０°以下である側面を有してもよいし、平面形状が円形または楕円形であってもよい。ＴＦＴ基板１０１Ｄが有する平坦化層の上面は、パッチ電極１５の上面よりも低くてもよい。
ＴＦＴ基板１０１Ｄのアンテナ単位領域Ｕの構造をより詳細に説明する。
図２９（ａ）、図３０（ａ）および図３１（ｄ）に示すように、ＴＦＴ基板１０１Ｄは、誘電体基板１に支持された半導体層５と、半導体層５上に形成されたソースメタル層７と、ソースメタル層７上に形成されたゲートメタル層３と、半導体層５とゲートメタル層３との間に形成されたゲート絶縁層４と、ゲートメタル層３上に形成された第１絶縁層１１と、第１絶縁層１１上に形成された上部導電層１９と、上部導電層１９上に形成された平坦化層２１ｆとを有する。
ＴＦＴ基板１０１Ｄは、誘電体基板１と半導体層５との間に下地絶縁層２０をさらに有する。下地絶縁層２０は、例えば誘電体基板１の全面に形成されていてもよい。なお、下地絶縁層２０は、省略され得る。
ＴＦＴ基板１０１ＤのＴＦＴ１０は、トップゲート構造を有する点において、先の実施形態（例えば図３のＴＦＴ基板１０１Ａ）と異なる。ＴＦＴ基板１０１ＤのＴＦＴ１０において、ゲート電極３Ｇは、半導体層５上にゲート絶縁層４を介して配置されている。
ソースメタル層７は、ＴＦＴ１０のソース電極７Ｓおよびドレイン電極７Ｄと、ソースバスラインＳＬと、補助容量電極７Ｃと、ドレイン電極７Ｄに電気的に接続された接続部７ａ１とを含む。この例では、接続部７ａ１は、補助容量電極７Ｃから延設されている。
ゲート絶縁層４は、接続部７ａ１に達する開口部４ａ１を有する。
ゲートメタル層３は、ＴＦＴ１０のゲート電極３Ｇと、ゲートバスラインＧＬと、補助容量対向電極３Ｃと、ＣＳバスラインＣＬと、パッチ電極１５と、凸部３ｈとを含む。
第１絶縁層１１は、誘電体基板１の法線方向から見たとき、ゲート絶縁層４に形成された開口部４ａ１に重なる開口部１１ａ１と、パッチ電極１５から延設された接続部３ａ２に達する開口部１１ａ２とを有する。ゲート絶縁層４に形成された開口部４ａ１および第１絶縁層１１に形成された開口部１１ａ１は、コンタクトホールＣＨ＿ａ１を構成する。第１絶縁層１１に形成された開口部１１ａ２を、コンタクトホールＣＨ＿ａ２ということがある。
上部導電層１９は、パッチドレイン接続部１９ａを含む。パッチドレイン接続部１９ａは、第１絶縁層１１上、コンタクトホールＣＨ＿ａ１内およびコンタクトホールＣＨ＿ａ２内に形成され、コンタクトホールＣＨ＿ａ１内において接続部７ａ１と接続され、コンタクトホールＣＨ＿ａ２内において接続部３ａ２と接続されている。ここでは、パッチドレイン接続部１９ａは、ゲート絶縁層４に形成された開口部４ａ１内で接続部７ａ１と接触し、第１絶縁層１１に形成された開口部１１ａ２内で接続部３ａ２と接触している。
ＴＦＴ基板１０１Ｄのパッチ電極１５は、ゲートメタル層３に含まれている（すなわち、ゲート電極３Ｇと同じ導電膜から形成されている）。これにより、ＴＦＴ基板１０１Ｄの製造コストが削減される。例えば、ＴＦＴ基板１０１Ｄの製造工程数（例えばフォトマスク数）が低減される。
図２９（ａ）および図３１（ｄ）に示すように、ＴＦＴ基板１０１Ｄの平坦化層２１ｆは、アンテナ単位領域Ｕにおいて、誘電体基板１の法線方向から見たとき、柱状スペーサＰＳと重なる開口部２１Ｄｓをさらに有する。柱状スペーサＰＳの高さは、柱状スペーサＰＳが規定する液晶層ＬＣの厚さｄｐ（図３１（ｄ）参照）に相当する。
ＴＦＴ基板１０１Ｄは、誘電体基板１および５１の法線方向から見たとき、複数のアンテナ単位領域Ｕのそれぞれにおいて、柱状スペーサＰＳと重なる凸部３ｈを有する。ここでは、凸部３ｈは、ゲートメタル層３に含まれる。すなわち、凸部３ｈは、パッチ電極１５と同じ層から形成されている。
＜ＴＦＴ基板１０１Ｄの構造（非送受信領域Ｒ２）＞
図２９〜図３１を参照して、ＴＦＴ基板１０１Ｄの非送受信領域Ｒ２の構造を説明する。
図２９（ｂ）および（ｃ）は、ＴＦＴ基板１０１Ｄの非送受信領域Ｒ２の模式的な平面図であり、図３０（ｂ）〜（ｅ）および図３１（ａ）〜（ｃ）は、ＴＦＴ基板１０１Ｄの非送受信領域Ｒ２の模式的な断面図である。
図２９（ｂ）は、非送受信領域Ｒ２に設けられたゲート端子部ＧＴ、ＣＳ端子部ＣＴ、トランスファー端子部ＰＴ、ソース−ゲート接続部ＳＧ、第１ソース−ＣＳ接続部ＳＣ１、および第２ソース−ＣＳ接続部ＳＣ２を示しており、図２９（ｃ）は、非送受信領域Ｒ２に設けられたソース端子部ＳＴを示している。
図３０（ｂ）は、図２９（ｂ）中のＢ−Ｂ’線に沿ったソース−ゲート接続部ＳＧの断面を示しており、図３０（ｃ）は、図２９（ｂ）中のＣ−Ｃ’線に沿ったゲート端子部ＧＴの断面を示しており、図３０（ｄ）は、図２９（ｃ）中のＤ−Ｄ’線に沿ったソース端子部ＳＴの断面を示しており、図３０（ｅ）は、図２９（ｂ）中のＥ−Ｅ’線に沿った第２トランスファー端子部ＰＴ２の断面を示しており、図３１（ａ）は、図２３（ｂ）中のＦ−Ｆ’線に沿った第１トランスファー端子部ＰＴ１の断面を示しており、図３１（ｂ）は、図２９（ｂ）中のＧ−Ｇ’線に沿ったソース−ゲート接続部ＳＧの断面を示しており、図３１（ｃ）は、図２９（ｂ）中のＩ−Ｉ’線に沿ったソース−ゲート接続部ＳＧの断面を示している。
・ソース−ゲート接続部ＳＧ
ＴＦＴ基板１０１Ｄは、図２９（ｂ）に示すように、非送受信領域Ｒ２にソース−ゲート接続部ＳＧを有する。ソース−ゲート接続部ＳＧは、一般に、ゲートバスラインＧＬ毎に設けられる。ソース−ゲート接続部ＳＧは、各ゲートバスラインＧＬをソースメタル層７内に形成された接続配線（「ゲート下部接続配線」ということがある。）に電気的に接続する。ソース−ゲート接続部ＳＧを設けることによって、ゲート端子部ＧＴの下部接続部をソースメタル層７で形成することができる。ソースメタル層７で形成された下部接続部を有するゲート端子部ＧＴは、信頼性に優れる。詳細は後述する。
図２９（ｂ）、図３０（ｂ）、図３１（ｂ）および図３１（ｃ）に示すように、ソース−ゲート接続部ＳＧは、ゲートバスラインＧＬと、ゲート下部接続配線７ｓｇＧ（単に「下部接続配線７ｓｇＧ」ということもある。）とを、ゲート上部接続部１９ｓｇ（単に「上部接続部１９ｓｇ」ということもある。）を介して電気的に接続する。
具体的には、ソース−ゲート接続部ＳＧは、ゲート下部接続配線７ｓｇＧと、ゲート絶縁層４に形成された開口部４ｓｇＡと、ゲートバスラインＧＬに接続されたゲートバスライン接続部３ｓｇＧと、第１絶縁層１１に形成された開口部１１ｓｇＡおよび開口部１１ｓｇＢと、ゲート上部接続部１９ｓｇとを有している。ソース−ゲート接続部ＳＧ上を覆うように平坦化層２１ｆが形成されている。
ゲート下部接続配線７ｓｇＧは、ソースメタル層７に含まれ、ソースバスラインＳＬとは電気的に分離されている。
ゲート絶縁層４に形成された開口部４ｓｇＡは、ゲート下部接続配線７ｓｇＧに達している。
ゲートバスライン接続部３ｓｇＧは、ゲートメタル層３に含まれ、ゲートバスラインＧＬに接続されている。この例では、ゲートバスライン接続部３ｓｇＧは、ゲートバスラインＧＬから延設され、ゲートバスラインＧＬと一体的に形成されている。ゲートバスライン接続部３ｓｇＧの幅は、ゲートバスラインＧＬの幅よりも大きくてもよい。
第１絶縁層１１に形成された開口部１１ｓｇＡは、誘電体基板１の法線方向から見たとき、ゲート絶縁層４に形成された開口部４ｓｇＡに重なっている。ゲート絶縁層４に形成された開口部４ｓｇＡおよび第１絶縁層１１に形成された開口部１１ｓｇＡは、コンタクトホールＣＨ＿ｓｇＡを構成する。
第１絶縁層１１に形成された開口部１１ｓｇＢは、ゲートバスライン接続部３ｓｇＧに達している。第１絶縁層１１に形成された開口部１１ｓｇＢを、コンタクトホールＣＨ＿ｓｇＢということがある。
ゲート上部接続部１９ｓｇは、導電層１９に含まれる。ゲート上部接続部１９ｓｇは、第１絶縁層１１上、コンタクトホールＣＨ＿ｓｇＡ内およびコンタクトホールＣＨ＿ｓｇＢ内に形成され、コンタクトホールＣＨ＿ｓｇＡ内でゲート下部接続配線７ｓｇＧと接続され、コンタクトホールＣＨ＿ｓｇＢ内でゲートバスライン接続部３ｓｇＧと接続されている。すなわち、ゲート上部接続部１９ｓｇは、ゲート絶縁層４に形成された開口部４ｓｇＡ内でゲート下部接続配線７ｓｇＧに接触し、第１絶縁層１１に形成された開口部１１ｓｇＢ内でゲートバスライン接続部３ｓｇＧに接触している。
図示する例では、コンタクトホールＣＨ＿ｓｇＢは、コンタクトホールＣＨ＿ｓｇＡから離間した位置に形成されている。本実施形態はこれに限られず、コンタクトホールＣＨ＿ｓｇＡおよびコンタクトホールＣＨ＿ｓｇＢは、連続していてもよい（すなわち、単一のコンタクトホールとして形成されていてもよい）。コンタクトホールＣＨ＿ｓｇＡおよびコンタクトホールＣＨ＿ｓｇＢは、単一のコンタクトホールとして同じ工程で形成されてもよい。具体的には、ゲート下部接続配線７ｓｇＧおよびゲートバスライン接続部３ｓｇＧに達する単一のコンタクトホールをゲート絶縁層４および第１絶縁層１１に形成し、このコンタクトホール内および第１絶縁層１１上にゲート上部接続部１９ｓｇを形成してもよい。
図示する例では、ソース−ゲート接続部ＳＧは、シール領域Ｒｓの内側（液晶層側）に設けられている。本実施形態はこれに限られず、ソース−ゲート接続部ＳＧは、シール領域Ｒｓの外側（液晶層がない側）に設けられていてもよい。
・ゲート端子部ＧＴ
ＴＦＴ基板１０１Ｄは、図２９（ｂ）に示すように、非送受信領域Ｒ２にゲート端子部ＧＴを有する。ゲート端子部ＧＴは、一般に、各ゲートバスラインＧＬに対応して設けられる。ここでは、各ゲートバスラインＧＬに対応して、ゲート端子部ＧＴおよびソース−ゲート接続部ＳＧが設けられている。
ゲート端子部ＧＴは、図２９（ｂ）および図３０（ｃ）に示すように、ゲート端子用下部接続部７ｇ（単に「下部接続部７ｇ」ということもある。）と、ゲート絶縁層４に形成された開口部４ｇと、第１絶縁層１１に形成された開口部１１ｇと、ゲート端子用上部接続部１９ｇ（単に「上部接続部１９ｇ」ということもある。）とを有している。
下部接続部７ｇは、ソースメタル層７に含まれる。下部接続部７ｇは、ソース−ゲート接続部ＳＧに形成されているゲート下部接続配線７ｓｇＧと接続されている。この例では、下部接続部７ｇは、ゲート下部接続配線７ｓｇＧから延設され、ゲート下部接続配線７ｓｇＧと一体的に形成されている。
ゲート絶縁層４に形成された開口部４ｇは、下部接続部７ｇに達している。
第１絶縁層１１に形成された開口部１１ｇは、誘電体基板１の法線方向から見たとき、ゲート絶縁層４に形成された開口部４ｇに重なっている。ゲート絶縁層４に形成された開口部４ｇおよび第１絶縁層１１に形成された開口部１１ｇは、コンタクトホールＣＨ＿ｇを構成する。
上部接続部１９ｇは、上部導電層１９に含まれる。上部接続部１９ｇは、第１絶縁層１１上およびコンタクトホールＣＨ＿ｇ内に形成され、コンタクトホールＣＨ＿ｇ内で、下部接続部７ｇと接続されている。すなわち、上部接続部１９ｇは、ゲート絶縁層４に形成された開口部４ｇ内で、下部接続部７ｇに接触している。
誘電体基板１の法線方向から見たとき、上部接続部１９ｇの全ては、下部接続部７ｇと重なっていてもよい。
ゲート端子部ＧＴは、ゲートメタル層３に含まれる導電部を含まない。
ゲート端子部ＧＴは、ソースメタル層７に含まれる下部接続部７ｇを有するので、優れた信頼性を有する。端子部、特にシール領域Ｒｓよりも外側（液晶層と反対側）に設けられた端子部には、大気中の水分（不純物を含み得る。）によって腐食が生じることがある。大気中の水分は、下部接続部に達するコンタクトホールから侵入し、下部接続部に達し、下部接続部に腐食が起こり得る。腐食の発生を抑制する観点からは、下部接続部に達するコンタクトホールが深いことが好ましい。すなわち、コンタクトホールを構成する開口部が形成されている絶縁層の厚さが大きいことが好ましい。
ＴＦＴ基板１０１Ｄのゲート端子部ＧＴにおいて、下部接続部７ｇはソースメタル層７に含まれているので、下部接続部７ｇに達するコンタクトホールＣＨ＿ｇは、ゲート絶縁層４に形成された開口部４ｇおよび第１絶縁層１１に形成された開口部１１ｇを有する。コンタクトホールＣＨ＿ｇの深さは、ゲート絶縁層４の厚さおよび第１絶縁層１１の厚さの和である。これに対して、例えば下部接続部がゲートメタル層３に含まれている場合、下部接続部に達するコンタクトホールは、第１絶縁層１１に形成された開口部のみを有し、その深さは第１絶縁層１１の厚さであり、コンタクトホールＣＨ＿ｇの深さよりも小さい。ここで、コンタクトホールの深さおよび絶縁層の厚さは、それぞれ、誘電体基板１の法線方向における深さおよび厚さをいう。他のコンタクトホールおよび絶縁層についても特に断らない限り同様である。このように、ＴＦＴ基板１０１Ｄのゲート端子部ＧＴは、下部接続部７ｇがソースメタル層７に含まれているので、例えば下部接続部がゲートメタル層３に含まれている場合に比べて、優れた信頼性を有する。
端子部の上部接続部の厚さが大きい（すなわち上部導電層１９の厚さが大きい）と、下部接続部に腐食が生じることが抑制される。下部接続部に腐食が生じることを効果的に抑制するために、上述したように、導電層１９は、透明導電層（例えばＩＴＯ層）を含む第１導電層と、第１導電層の下に形成され、Ｔｉ層、ＭｏＮｂＮｉ層、ＭｏＮｂ層、ＭｏＷ層、Ｗ層およびＴａ層からなる群から選択される１つの層または２以上の層の積層から形成されている第２導電層とを含む積層構造を有してもよい。下部接続部に腐食が生じることをより効果的に抑制するために、第２導電層の厚さを例えば１００ｎｍ超としてもよい。
・ソース端子部ＳＴ
ＴＦＴ基板１０１Ｄは、図２９（ｃ）に示すように、非送受信領域Ｒ２にソース端子部ＳＴを有する。ソース端子部ＳＴは、図２９（ｃ）および図３０（ｄ）に示すように、ゲート端子部ＧＴと同様の構成を有し得る。ソース端子部ＳＴは、一般に、ソースバスライン毎に設けられる。
ソース端子部ＳＴは、ソース端子用下部接続部７ｓ（単に「下部接続部７ｓ」ということもある。）と、ゲート絶縁層４に形成された開口部４ｓと、第１絶縁層１１に形成された開口部１１ｓと、ソース端子用上部接続部１９ｓ（単に「上部接続部１９ｓ」ということもある。）とを有している。
下部接続部７ｓは、ソースメタル層７に含まれ、ソースバスラインＳＬに接続されている。この例では、下部接続部７ｓは、ソースバスラインＳＬから延設され、ソースバスラインＳＬと一体的に形成されている。
ゲート絶縁層４に形成された開口部４ｓは、下部接続部７ｓに達している。
第１絶縁層１１に形成された開口部１１ｓは、誘電体基板１の法線方向から見たとき、ゲート絶縁層４に形成された開口部４ｓに重なっている。ゲート絶縁層４に形成された開口部４ｓおよび第１絶縁層１１に形成された開口部１１ｓは、コンタクトホールＣＨ＿ｓを構成する。
上部接続部１９ｓは、上部導電層１９に含まれる。上部接続部１９ｓは、第１絶縁層１１上およびコンタクトホールＣＨ＿ｓ内に形成され、コンタクトホールＣＨ＿ｓ内で、下部接続部７ｓと接続されている。すなわち、上部接続部１９ｓは、ゲート絶縁層４に形成された開口部４ｓ内で、下部接続部７ｓに接触している。
誘電体基板１の法線方向から見たとき、上部接続部１９ｓの全ては、下部接続部７ｓと重なっていてもよい。
ソース端子部ＳＴは、ゲートメタル層３に含まれる導電部を含まない。
ソース端子部ＳＴは、ソースメタル層７に含まれる下部接続部７ｓを有するので、ゲート端子部ＧＴと同様に、優れた信頼性を有する。上述したように、ゲート端子部ＧＴの下部接続部をソースメタル層７で形成するために、各ゲート端子部ＧＴについて、ゲートメタル層３とソースメタル層７とを接続するソース−ゲート接続部ＳＧが設けられている。これに対して、ソース端子部ＳＴについては、このような接続部を設ける必要がない。
・第１トランスファー端子部ＰＴ１
ＴＦＴ基板１０１Ｄは、図２９（ｂ）に示すように、非送受信領域Ｒ２に第１トランスファー端子部ＰＴ１を有する。第１トランスファー端子部ＰＴ１は、ここでは、シール領域Ｒｓ内に設けられている（すなわち、第１トランスファー端子部ＰＴ１は、液晶層を包囲するシール部に設けられている）。
第１トランスファー端子部ＰＴ１は、図２９（ｂ）および図３１（ａ）に示すように、第１トランスファー端子用下部接続部３ｐ１（単に「下部接続部３ｐ１」ということもある。）と、第１絶縁層１１に形成された開口部１１ｐ１と、第１トランスファー端子用上部接続部１９ｐ１（単に「上部接続部１９ｐ１」ということもある。）とを有している。
下部接続部３ｐ１は、ゲートメタル層３に含まれ、ＣＳバスラインＣＬと電気的に接続されている。下部接続部３ｐ１は、この例では、下部接続部３ｐ１はＣＳバスラインと一体的に形成されている。下部接続部３ｐ１は、ゲートバスラインＧＬとは電気的に分離されている。
第１絶縁層１１に形成された開口部１１ｐ１は、下部接続部３ｐ１に達している。第１絶縁層１１に形成された開口部１１ｐ１をコンタクトホールＣＨ＿ｐ１ということがある。
上部接続部１９ｐ１は、上部導電層１９に含まれる。上部接続部１９ｐ１は、第１絶縁層１１上およびコンタクトホールＣＨ＿ｐ１内に形成され、コンタクトホールＣＨ＿ｐ１内で、下部接続部３ｐ１と接続されている。すなわち、上部接続部１９ｐ１は、第１絶縁層１１に形成された開口部１１ｐ１内で、下部接続部３ｐ１に接触している。上部接続部１９ｐ１は、例えば導電性粒子を含むシール材によって、スロット基板側のトランスファー端子用接続部と接続される。
下部接続部３ｐ１の内、開口部１１ｐ１によって露出されている部分は、上部接続部１９ｐ１で覆われている。
この例では、下部接続部３ｐ１は、互いに隣接する２つのゲートバスラインＧＬの間に配置されている。ゲートバスラインＧＬを挟んで配置された２つの下部接続部３ｐ１は、導電接続部（不図示）を介して電気的に接続されていてもよい。導電接続部は、ソースメタル層７から形成されていてもよい。
なお、ここでは、下部接続部３ｐ１は、１つのコンタクトホールＣＨ＿ｐ１によって上部接続部１９ｐ１と接続されているが、１つの下部接続部３ｐ１に対して複数のコンタクトホールが設けられていてもよい。
・ＣＳ端子部ＣＴ、第１ソース−ＣＳ接続部ＳＣ１
ＴＦＴ基板１０１Ｄは、図２９（ｂ）に示すように、非送受信領域Ｒ２に、ＣＳ端子部ＣＴおよび第１ソース−ＣＳ接続部ＳＣ１を有する。ＣＳ端子部ＣＴは、例えば各ＣＳバスラインＣＬに対応して設けられている。第１ソース−ＣＳ接続部ＳＣ１は、ここでは、ＣＳ端子部ＣＴに対応して設けられている。例えば、各ＣＳバスラインＣＬに対応して、ＣＳ端子部ＣＴおよび第１ソース−ＣＳ接続部ＳＣ１が設けられている。第１ソース−ＣＳ接続部ＳＣ１を設けることによって、ＣＳ端子部ＣＴの下部接続部をソースメタル層７で形成することができる。ソースメタル層７で形成された下部接続部を有するＣＳ端子部ＣＴは、信頼性に優れる。
ＣＳ端子部ＣＴは、断面構造の図示を省略するが、図２９（ｂ）に示すように、ここではゲート端子部ＧＴと同様の構成を有している。
ＣＳ端子部ＣＴは、ＣＳ端子用下部接続部７ｃ（単に「下部接続部７ｃ」ということもある。）と、ゲート絶縁層４に形成された開口部４ｃと、第１絶縁層１１に形成された開口部１１ｃと、ＣＳ端子用上部接続部１９ｃ（単に「上部接続部１９ｃ」ということもある。）とを有している。
下部接続部７ｃは、ソースメタル層７に含まれ、ＣＳバスラインＣＬに電気的に接続されている。下部接続部７ｃは、第１ソース−ＣＳ接続部ＳＣ１に形成されているＣＳ下部接続配線７ｓｃ１と接続されている。この例では、下部接続部７ｃは、ＣＳ下部接続配線７ｓｃ１から延設され、ＣＳ下部接続配線７ｓｃ１と一体的に形成されている。
ゲート絶縁層４に形成された開口部４ｃは、下部接続部７ｃに達している。
第１絶縁層１１に形成された開口部１１ｃは、誘電体基板１の法線方向から見たとき、ゲート絶縁層４に形成された開口部４ｃに重なっている。ゲート絶縁層４に形成された開口部４ｃおよび第１絶縁層１１に形成された開口部１１ｃは、コンタクトホールＣＨ＿ｃを構成する。
上部接続部１９ｃは、上部導電層１９に含まれる。上部接続部１９ｃは、第１絶縁層１１上およびコンタクトホールＣＨ＿ｃ内に形成され、コンタクトホールＣＨ＿ｃ内で、下部接続部７ｃと接続されている。すなわち、上部接続部１９ｃは、ゲート絶縁層４に形成された開口部４ｃ内で、下部接続部７ｃに接触している。
誘電体基板１の法線方向から見たとき、上部接続部１９ｃの全ては、下部接続部７ｃと重なっていてもよい。
ＣＳ端子部ＣＴは、ゲートメタル層３に含まれる導電部を含まない。
ＣＳ端子部ＣＴは、ソースメタル層７に含まれる下部接続部７ｃを有するので、ゲート端子部ＧＴと同様に、優れた信頼性を有する。
第１ソース−ＣＳ接続部ＳＣ１は、この例では、図２９（ｂ）中のＧ−Ｇ’線に沿ったソース−ゲート接続部ＳＧの断面（図３１（ｂ）参照）と同様の構成を有している。第１ソース−ＣＳ接続部ＳＣ１の断面構造の図示は省略する。
第１ソース−ＣＳ接続部ＳＣ１は、ＣＳ下部接続配線７ｓｃ１（単に「下部接続配線７ｓｃ１」ということもある。）と、ゲート絶縁層４に形成された開口部４ｓｃ１と、第１絶縁層１１に形成された開口部１１ｓｃ１と、ＣＳ上部接続部１９ｓｃ１とを有している。
ＣＳ下部接続配線７ｓｃ１は、ソースメタル層７に含まれ、ソースバスラインＳＬとは電気的に分離されている。
ゲート絶縁層４に形成された開口部４ｓｃ１は、ＣＳ下部接続配線７ｓｃ１に達している。
第１絶縁層１１に形成された開口部１１ｓｃ１は、誘電体基板１の法線方向から見たとき、ゲート絶縁層４に形成された開口部４ｓｃ１に重なっている。ゲート絶縁層４に形成された開口部４ｓｃ１および第１絶縁層１１に形成された開口部１１ｓｃ１は、コンタクトホールＣＨ＿ｓｃ１を構成する。
ＣＳ上部接続部１９ｓｃ１は、導電層１９に含まれる。ＣＳ上部接続部１９ｓｃ１は、第１絶縁層１１上およびコンタクトホールＣＨ＿ｓｃ１内に形成され、コンタクトホールＣＨ＿ｓｃ１内でＣＳ下部接続配線７ｓｃ１と接続されている。すなわち、ＣＳ上部接続部１９ｓｃ１は、ゲート絶縁層４に形成された開口部４ｓｃ１内でＣＳ下部接続配線７ｓｃ１に接触している。
この例では、ＣＳ上部接続部１９ｓｃ１は、第１トランスファー端子部ＰＴ１に形成されている第１トランスファー端子用上部接続部１９ｐ１から延設され、上部接続部１９ｐ１と一体的に形成されている。第１トランスファー端子部ＰＴ１において、上部接続部１９ｐ１は、ＣＳバスラインＣＬと一体的に形成されている下部接続部３ｐ１と接続されている。このようにして、ＣＳ端子部ＣＴの下部接続部７ｃは、ＣＳバスラインと電気的に接続されている。
ＣＳ上部接続部１９ｓｃ１は、各端子部の上部接続部と同じ導電膜から形成されている。これにより、ＴＦＴ基板１０１Ｄを、５枚のフォトマスクを用いて製造することができる。第１ソース−ＣＳ接続部ＳＣ１を設けることによって、ＣＳ端子部ＣＴの下部接続部をソースメタル層７で形成することができる。これにより、ＴＦＴ基板１０１ＤのＣＳ端子部ＣＴは優れた信頼性を有する。
図示する例では、ＴＦＴ基板１０１Ｄは、各ＣＳバスラインに対応して、ＣＳ端子部ＣＴを有するが、上述したように、本実施形態はこれに限られない。本実施形態のＴＦＴ基板は、複数のＣＳバスラインに対応して１つのＣＳ端子部ＣＴを有していてもよい。
・第２トランスファー端子部ＰＴ２、第２ソース−ＣＳ接続部ＳＣ２
ＴＦＴ基板１０１Ｄは、図２９（ｂ）に示すように、非送受信領域Ｒ２に第２トランスファー端子部ＰＴ２および第２ソース−ＣＳ接続部ＳＣ２を有する。第２トランスファー端子部ＰＴ２は、シール領域Ｒｓの外側（送受信領域Ｒ１と反対側）に設けられている。すなわち、第２トランスファー端子部ＰＴ２は、液晶層を包囲するシール部の外側に設けられている。第２ソース−ＣＳ接続部ＳＣ２は、ここでは、第２トランスファー端子部ＰＴ２に対応して設けられている。
第２トランスファー端子部ＰＴ２は、図３０（ｅ）に示すように、図３０（ｃ）に示すゲート端子部ＧＴと同様の断面構造を有している。すなわち、第２トランスファー端子部ＰＴ２は、図３０（ｅ）に示すように、第２トランスファー端子用下部接続部７ｐ２（単に「下部接続部７ｐ２」ということもある。）と、ゲート絶縁層４に形成された開口部４ｐ２と、第１絶縁層１１に形成された開口部１１ｐ２と、第２トランスファー端子用上部接続部１９ｐ２（単に「上部接続部１９ｐ２」ということもある。）とを有している。
下部接続部７ｐ２は、ソースメタル層７に含まれ、ＣＳバスラインＣＬに電気的に接続されている。下部接続部７ｐ２は、ソースバスラインＳＬとは電気的に分離されている。この例では、下部接続部７ｐ２は、第２ソース−ＣＳ接続部ＳＣ２に形成されているＣＳ下部接続配線７ｓｃ２（単に「下部接続配線７ｓｃ２」ということもある。）から延設され、ＣＳ下部接続配線７ｓｃ２と一体的に形成されている。
ゲート絶縁層４に形成された開口部４ｐ２は、下部接続部７ｐ２に達している。
第１絶縁層１１に形成された開口部１１ｐ２は、誘電体基板１の法線方向から見たとき、ゲート絶縁層４に形成された開口部４ｐ２に重なっている。ゲート絶縁層４に形成された開口部４ｐ２および第１絶縁層１１に形成された開口部１１ｐ２は、コンタクトホールＣＨ＿ｐ２を構成する。
上部接続部１９ｐ２は、上部導電層１９に含まれる。上部接続部１９ｐ２は、第１絶縁層１１上およびコンタクトホールＣＨ＿ｐ２内に形成され、コンタクトホールＣＨ＿ｐ２内で、下部接続部７ｐ２と接続されている。すなわち、上部接続部１９ｐ２は、ゲート絶縁層４に形成された開口部４ｐ２内で、下部接続部７ｐ２に接触している。
この例では、第２トランスファー端子部ＰＴ２は、ゲートメタル層３に含まれる導電部を有しない。
第２トランスファー端子部ＰＴ２は、ソースメタル層７に含まれる下部接続部７ｐ２を有するので、ゲート端子部ＧＴと同様に、優れた信頼性を有する。
第２トランスファー端子部ＰＴ２においても、上部接続部１９ｐ２は、例えば導電性粒子を含むシール材によって、スロット基板側のトランスファー端子用接続部と接続されていてもよい。
第２ソース−ＣＳ接続部ＳＣ２は、この例では、第１ソース−ＣＳ接続部ＳＣ１と同様に、図２９（ｂ）中のＧ−Ｇ’線に沿ったソース−ゲート接続部ＳＧの断面（図３１（ｂ）参照）と同様の構成を有している。第２ソース−ＣＳ接続部ＳＣ２の断面構造の図示は省略する。
第２ソース−ＣＳ接続部ＳＣ２は、ＣＳ下部接続配線７ｓｃ２と、ゲート絶縁層４に形成された開口部４ｓｃ２と、第１絶縁層１１に形成された開口部１１ｓｃ２と、ＣＳ上部接続部１９ｓｃ２とを有している。
ＣＳ下部接続配線７ｓｃ２は、ソースメタル層７に含まれ、ソースバスラインＳＬとは電気的に分離されている。
ゲート絶縁層４に形成された開口部４ｓｃ２は、ＣＳ下部接続配線７ｓｃ２に達している。
第１絶縁層１１に形成された開口部１１ｓｃ２は、誘電体基板１の法線方向から見たとき、ゲート絶縁層４に形成された開口部４ｓｃ２に重なっている。ゲート絶縁層４に形成された開口部４ｓｃ２および第１絶縁層１１に形成された開口部１１ｓｃ２は、コンタクトホールＣＨ＿ｓｃ２を構成する。
ＣＳ上部接続部１９ｓｃ２は、上部導電層１９に含まれる。ＣＳ上部接続部１９ｓｃ２は、第１絶縁層１１上およびコンタクトホールＣＨ＿ｓｃ２内に形成され、コンタクトホールＣＨ＿ｓｃ２内でＣＳ下部接続配線７ｓｃ２と接続されている。すなわち、ＣＳ上部接続部１９ｓｃ２は、ゲート絶縁層４に形成された開口部４ｓｃ２内でＣＳ下部接続配線７ｓｃ２に接触している。
この例では、ＣＳ上部接続部１９ｓｃ２は、第１トランスファー端子部ＰＴ１に形成されている第１トランスファー端子用上部接続部１９ｐ１から延設され、上部接続部１９ｐ１と一体的に形成されている。第１トランスファー端子部ＰＴ１において、上部接続部１９ｐ１は、ＣＳバスラインＣＬと一体的に形成されている下部接続部３ｐ１と接続されている。このようにして、第２トランスファー端子部ＰＴ２の下部接続部７ｐ２は、ＣＳバスラインと電気的に接続されている。
ＣＳ上部接続部１９ｓｃ２は、各端子部の上部接続部と同じ導電膜から形成されている。これにより、ＴＦＴ基板１０１Ｄを、５枚のフォトマスクを用いて製造することができる。第２ソース−ＣＳ接続部ＳＣ２を設けることによって、第２トランスファー端子部ＰＴ２の下部接続部をソースメタル層７で形成することができる。これにより、ＴＦＴ基板１０１Ｄの第２トランスファー端子部ＰＴ２は優れた信頼性を有する。
図示する例では、ＴＦＴ基板１０１Ｄは、各ＣＳバスラインに対応して第１ソース−ＣＳ接続部ＳＣ１および第２ソース−ＣＳ接続部ＳＣ２を有するが、本実施形態はこれに限られない。本実施形態のＴＦＴ基板は、各ＣＳバスラインに対応して１つのソース−ＣＳ接続部を有していてもよい。また、上述したように、ソース−ＣＳ接続部は、必ずしも各ＣＳバスラインに対応して設ける必要はなく、本実施形態のＴＦＴ基板は、複数のＣＳバスラインに対応して１つのソース−ＣＳ接続部を有していてもよい。また、図示する例では、第１ソース−ＣＳ接続部ＳＣ１および第２ソース−ＣＳ接続部ＳＣ２は、シール領域Ｒｓの外側（液晶層がない側）に設けられている。本実施形態はこれに限られず、ソース−ＣＳ接続部は、シール領域Ｒｓの内側（液晶層側）に設けられていてもよい。
＜ＴＦＴ基板１０１Ｄの製造方法＞
図３２〜図３５を参照して、ＴＦＴ基板１０１Ｄの製造方法を説明する。
図３２（ａ）〜（ｅ）、図３３（ａ）〜（ｃ）、図３４（ａ）〜（ｃ）、および図３５（ａ）、（ｂ）は、ＴＦＴ基板１０１Ｄの製造方法を説明するための模式的な断面図である。これらの図のそれぞれは、図３０（ａ）、図３０（ｂ）、図３０（ｃ）、図３１（ａ）、および図３１（ｄ）に対応する断面（ＴＦＴ基板１０１ＤのＡ−Ａ’断面、Ｂ−Ｂ’断面、Ｃ−Ｃ’断面、Ｆ−Ｆ’断面、およびＨ−Ｈ’断面）を示している。なお、図３０（ｄ）、図３０（ｅ）、および図３１（ｂ）に対応する断面（ＴＦＴ基板１０１ＤのＤ−Ｄ’断面、Ｅ−Ｅ’断面、およびＧ−Ｇ’断面）については、図示を省略するが、図３１（ａ）に対応する断面（ＴＦＴ基板１０１ＤのＦ−Ｆ’断面）と同様の方法で形成される。先の実施形態と同様の事項（例えば各層の材料、厚さ、形成方法など）については、説明を省略することがある。
まず、図３２（ａ）に示すように、誘電体基板１上に、下地絶縁層２０、真性アモルファスシリコン膜５’およびｎ＋型アモルファスシリコン膜６’をこの順で形成する。ここでは、下地絶縁層２０として、例えば厚さ２００ｎｍの窒化珪素（ＳｉｘＮｙ）膜を形成する。さらに、例えば厚さ１２０ｎｍの真性アモルファスシリコン膜５’および例えば厚さ３０ｎｍのｎ＋型アモルファスシリコン膜６’を形成する。
次いで、真性アモルファスシリコン膜５’およびｎ＋型アモルファスシリコン膜６’を
パターニングすることにより、図３２（ｂ）に示すように、島状の半導体層５およびコンタクト層６を得る。なお、半導体層５に用いる半導体膜はアモルファスシリコン膜に限定されない。
次いで、図３２（ｃ）に示すように、下地絶縁層２０上およびコンタクト層６上にソース用導電膜７’を形成する。ここでは、ソース用導電膜７’として、ＭｏＮ（厚さ：例えば５０ｎｍ）、Ａｌ（厚さ：例えば１５０ｎｍ）およびＭｏＮ（厚さ：例えば１００ｎｍ）をこの順で積層した積層膜（ＭｏＮ／Ａｌ／ＭｏＮ）を形成する。あるいは、ソース用導電膜７’として、Ｔｉ（厚さ：例えば５０ｎｍ）、Ａｌ（厚さ：例えば２００ｎｍ）およびＴｉ（厚さ：例えば５０ｎｍ）をこの順で積層した積層膜（Ｔｉ／Ａｌ／Ｔｉ）を形成してもよい。
次いで、ソース用導電膜７’をパターニングすることによって、図３２（ｄ）に示すように、ソースメタル層７を得る。具体的には、アンテナ単位形成領域に、ソース電極７Ｓおよびドレイン電極７Ｄと、ドレイン電極７Ｄに接続された補助容量電極７Ｃと、ソース電極７Ｓに接続されたソースバスラインＳＬとを形成し、各端子部形成領域に下部接続部７ｇ、７ｓ、７ｃおよび７ｐ２を形成し、ソース−ゲート接続部形成領域に下部接続配線７ｓｇＧを形成し、ソース−ＣＳ接続部形成領域に下部接続配線７ｓｃ１および７ｓｃ２を形成する。このとき、コンタクト層６もエッチングされ、互いに分離されたソースコンタクト層６Ｓとドレインコンタクト層６Ｄとが形成される。
ソース用導電膜７’として、ＭｏＮ、ＡｌおよびＭｏＮをこの順で積層した積層膜（ＭｏＮ／Ａｌ／ＭｏＮ）を形成した場合は、ソース用導電膜７’のパターニングは、例えばウェットエッチングによって行う。エッチング液として、例えばリン酸、硝酸および酢酸を含む水溶液を用いてＭｏＮ膜およびＡｌ膜を同時にパターニングする。ウェットエッチングでＭｏＮ膜およびＡｌ膜をパターニングした後、ドライエッチングでコンタクト層（ｎ＋型アモルファスシリコン層）６をパターニングしてもよい。
ソース用導電膜７’として、Ｔｉ、ＡｌおよびＴｉをこの順で積層した積層膜（Ｔｉ／Ａｌ／Ｔｉ）を形成した場合には、ソース用導電膜７’のパターニングは、例えばドライエッチングによって行う。例えばドライエッチングによって、Ｔｉ膜、Ａｌ膜およびコンタクト層（ｎ＋型アモルファスシリコン層）６を一括してパターニングする。
次に、図３２（ｅ）に示すように、ソースメタル層７および下地絶縁層２０を覆うようにゲート絶縁膜４’を形成する。この例では、ゲート絶縁膜４’は、半導体層５のチャネル領域と接するように配置される。ここでは、ゲート絶縁膜４’として、例えば厚さ３５０ｎｍの窒化珪素（ＳｉｘＮｙ）膜を形成する。
次いで、図３３（ａ）に示すように、ゲート絶縁膜４’上にゲート用導電膜３’を形成する。ここでは、ゲート用導電膜３’として、Ｔｉ膜（厚さ：例えば２０ｎｍ）およびＣｕ膜（厚さ：例えば５００ｎｍ）をこの順で積層した積層膜（Ｃｕ／Ｔｉ）を形成する。
次いで、ゲート用導電膜３’をパターニングすることにより、図３３（ｂ）に示すように、ゲートメタル層３を得る。具体的には、アンテナ単位形成領域に、ゲート絶縁膜４’を介して半導体層５と対向する部分を含むゲート電極３Ｇと、ゲート電極３Ｇに接続されたゲートバスラインＧＬと、ゲート絶縁膜４’を介して補助容量電極７Ｃと対向する部分を含む補助容量対向電極３Ｃと、補助容量対向電極３Ｃに接続されたＣＳバスラインＣＬと、パッチ電極１５と、凸部３ｈとを形成し、第１トランスファー端子部形成領域に下部接続部３ｐ１を形成し、ソース−ゲート接続部形成領域にゲートバスライン接続部３ｓｇＧを形成する。ここでは、ゲート用導電膜３’のパターニングは、ウェットエッチングによって行う。このようにして、ＴＦＴ１０が得られる。
ここでは、ソース−ゲート接続部形成領域において、ゲート下部接続配線７ｓｇＧの少なくとも一部は、ゲートバスライン接続部３ｓｇＧと重ならないように形成されている。アンテナ単位形成領域において、ドレイン電極７Ｄおよびドレイン電極７Ｄから延設された部分の少なくとも一部は、ゲートメタル層３と重ならないように形成されている。また、各端子部形成領域（第１トランスファー端子部形成領域を除く）、第１ソース−ＣＳ接続部形成領域および第２ソース−ＣＳ接続部形成領域は、ゲートメタル層３に含まれる導電部を有しない。
次に、図３３（ｃ）に示すように、ＴＦＴ１０およびゲートメタル層３を覆うように第１絶縁膜１１’を形成する。ここでは、第１絶縁膜１１’として、例えば厚さ１００ｎｍの窒化珪素（ＳｉｘＮｙ）膜を形成する。
次いで、公知のフォトリソグラフィプロセスによって、第１絶縁膜１１’およびゲート絶縁膜４’のエッチングを行うことにより、図３４（ａ）に示すように、第１絶縁層１１およびゲート絶縁層４を得る。具体的には、アンテナ単位形成領域に、ドレイン電極７Ｄから延設された接続部７ａ１に達するコンタクトホールＣＨ＿ａ１と、パッチ電極１５から延設された接続部３ａ２に達するコンタクトホールＣＨ＿ａ２（開口部１１ａ２）とを形成し、ゲート端子部形成領域に下部接続部７ｇに達するコンタクトホールＣＨ＿ｇを形成し、ソース端子部形成領域に下部接続部７ｓに達するコンタクトホールＣＨ＿ｓを形成し、ＣＳ端子部形成領域に下部接続部７ｃに達するコンタクトホールＣＨ＿ｃを形成し、第１トランスファー端子部形成領域に下部接続部３ｐ１に達するコンタクトホールＣＨ＿ｐ１を形成し、第２トランスファー端子部形成領域に下部接続部７ｐ２に達するコンタクトホールＣＨ＿ｐ２を形成し、ソース−ゲート接続部形成領域に、下部接続配線７ｓｇＧに達するコンタクトホールＣＨ＿ｓｇＡと、ゲートバスライン接続部３ｓｇＧに達するコンタクトホールＣＨ＿ｓｇＢ（開口部１１ｓｇＢ）とを形成し、第１ソース−ＣＳ接続部形成領域に下部接続配線７ｓｃ１に達するコンタクトホールＣＨ＿ｓｃ１を形成し、第２ソース−ＣＳ接続部形成領域に下部接続配線７ｓｃ１に達するコンタクトホールＣＨ＿ｓｃ２を形成する。
このエッチング工程では、ゲートメタル層３をエッチストップとして第１絶縁膜１１’およびゲート絶縁膜４’のエッチングが行われる。
例えばアンテナ単位形成領域を例にとると、コンタクトホールＣＨ＿ａ１形成領域においては第１絶縁膜１１’およびゲート絶縁膜４’がエッチングされるとともに、コンタクトホールＣＨ＿ａ２形成領域においては接続部３ａ２がエッチストップとして機能することにより第１絶縁膜１１’のみがエッチングされる。コンタクトホールＣＨ＿ａ１は、ゲート絶縁層４に形成され、接続部７ａ１に達する開口部４ａ１と、第１絶縁層１１に形成され、開口部４ａ１に重なる開口部１１ａ１とを有する。ここで、ドレイン電極７Ｄおよびドレイン電極７Ｄから延設された部分の少なくとも一部は、ゲートメタル層３と重ならないように形成されているので、ドレイン電極７Ｄまたはドレイン電極７Ｄから延設された部分に達するコンタクトホールＣＨ＿ａ１が形成される。コンタクトホールＣＨ＿ａ１の側面において、開口部４ａ１の側面と開口部１１ａ１の側面とは整合し得る。
第１絶縁膜１１’およびゲート絶縁膜４’は、例えば、同一のエッチャントを用いて一括してエッチングされる。ここでは、フッ素系ガスを用いたドライエッチングによって第１絶縁膜１１’およびゲート絶縁膜４’をエッチングする。第１絶縁膜１１’およびゲート絶縁膜４’は、異なるエッチャントを用いてエッチングされてもよい。
このように、コンタクトホールのうち、第１絶縁層１１に形成された開口部とゲート絶縁層４に形成された開口部とを有するコンタクトホールにおいて、第１絶縁層１１に形成された開口部の側面とゲート絶縁層４に形成された開口部の側面とは整合し得る。
ソース−ゲート接続部形成領域では、コンタクトホールＣＨ＿ｓｇＡ形成領域においては第１絶縁膜１１’およびゲート絶縁膜４’が一括してエッチングされるとともに、コンタクトホールＣＨ＿ｓｇＢ形成領域においてはゲートバスライン接続部３ｓｇＧがエッチストップとして機能することにより第１絶縁膜１１’のみがエッチングされる。これにより、コンタクトホールＣＨ＿ｓｇＡおよびコンタクトホールＣＨ＿ｓｇＢが得られる。コンタクトホールＣＨ＿ｓｇＡは、ゲート絶縁層４に形成され、ゲート下部接続配線７ｓｇＧに達する開口部４ｓｇＡと、第１絶縁層１１に形成され、開口部４ｓｇＡに重なる開口部１１ｓｇＡとを有する。ここで、ゲート下部接続配線７ｓｇＧの少なくとも一部は、ゲートバスライン接続部３ｓｇＧと重ならないように形成されているので、ゲート下部接続配線７ｓｇＧに達するコンタクトホールＣＨ＿ｓｇＡが形成される。コンタクトホールＣＨ＿ｓｇＡの側面において、開口部４ｓｇＡの側面と開口部１１ｓｇＡの側面とが整合していてもよい。
各端子部形成領域（第１トランスファー端子部形成領域を除く）においては、ゲートメタル層３に含まれる導電部が形成されていないので、第１絶縁膜１１’およびゲート絶縁膜４’が一括してエッチングされる。
ゲート端子部形成領域においては、ゲートメタル層３に含まれる導電部が形成されていないので、第１絶縁膜１１’およびゲート絶縁膜４’が一括してエッチングされることによってコンタクトホールＣＨ＿ｇが形成される。コンタクトホールＣＨ＿ｇは、ゲート絶縁層４に形成され、下部接続部７ｇに達する開口部４ｇと、第１絶縁層１１に形成され、開口部４ｇに重なる開口部１１ｇとを有する。コンタクトホールＣＨ＿ｇの側面において、開口部４ｇの側面と開口部１１ｇの側面とが整合していてもよい。
ソース端子部形成領域においては、ゲートメタル層３に含まれる導電部が形成されていないので、第１絶縁膜１１’およびゲート絶縁膜４’が一括してエッチングされることによってコンタクトホールＣＨ＿ｓが形成される。コンタクトホールＣＨ＿ｓは、ゲート絶縁層４に形成され、下部接続部７ｓに達する開口部４ｓと、第１絶縁層１１に形成され、開口部４ｓに重なる開口部１１ｓとを有する。コンタクトホールＣＨ＿ｓの側面において、開口部４ｓの側面と開口部１１ｓの側面とが整合していてもよい。
ＣＳ端子部形成領域においては、ゲートメタル層３に含まれる導電部が形成されていないので、第１絶縁膜１１’およびゲート絶縁膜４’が一括してエッチングされることによってコンタクトホールＣＨ＿ｃが形成される。コンタクトホールＣＨ＿ｃは、ゲート絶縁層４に形成され、下部接続部７ｃに達する開口部４ｃと、第１絶縁層１１に形成され、開口部４ｃに重なる開口部１１ｃとを有する。コンタクトホールＣＨ＿ｃの側面において、開口部４ｃの側面と開口部１１ｃの側面とが整合していてもよい。
第２トランスファー端子部形成領域においては、ゲートメタル層３に含まれる導電部が形成されていないので、第１絶縁膜１１’およびゲート絶縁膜４’が一括してエッチングされることによってコンタクトホールＣＨ＿ｐ２が形成される。コンタクトホールＣＨ＿ｐ２は、ゲート絶縁層４に形成され、下部接続部７ｐ２に達する開口部４ｐ２と、第１絶縁層１１に形成され、開口部４ｐ２に重なる開口部１１ｐ２とを有する。コンタクトホールＣＨ＿ｐ２の側面において、開口部４ｐ２の側面と開口部１１ｐ２の側面とが整合していてもよい。
第１トランスファー端子部形成領域においては、ゲートメタル層３に含まれる下部接続部３ｐ１がエッチストップとして機能することにより第１絶縁膜１１’のみがエッチングされる。これにより、第１絶縁層１１に、下部接続部３ｐ１に達する開口部１１ｐ１（コンタクトホールＣＨ＿ｐ１）が形成される。
第１ソース−ＣＳ接続部形成領域においては、ゲートメタル層３に含まれる導電部が形成されていないので、第１絶縁膜１１’およびゲート絶縁膜４’が一括してエッチングされることによってコンタクトホールＣＨ＿ｓｃ１が形成される。コンタクトホールＣＨ＿ｓｃ１は、ゲート絶縁層４に形成され、下部接続配線７ｓｃ１に達する開口部４ｓｃ１と、第１絶縁層１１に形成され、開口部４ｓｃ１に重なる開口部１１ｓｃ１とを有する。コンタクトホールＣＨ＿ｓｃ１の側面において、開口部４ｓｃ１の側面と開口部１１ｓｃ１の側面とが整合していてもよい。
第２ソース−ＣＳ接続部形成領域においては、ゲートメタル層３に含まれる導電部が形成されていないので、第１絶縁膜１１’およびゲート絶縁膜４’が一括してエッチングされることによってコンタクトホールＣＨ＿ｓｃ２が形成される。コンタクトホールＣＨ＿ｓｃ２は、ゲート絶縁層４に形成され、下部接続配線７ｓｃ２に達する開口部４ｓｃ２と、第１絶縁層１１に形成され、開口部４ｓｃ２に重なる開口部１１ｓｃ２とを有する。コンタクトホールＣＨ＿ｓｃ２の側面において、開口部４ｓｃ２の側面と開口部１１ｓｃ２の側面とが整合していてもよい。
次いで、図３４（ｂ）に示すように、第１絶縁層１１上、コンタクトホールＣＨ＿ａ１内、コンタクトホールＣＨ＿ａ２内、コンタクトホールＣＨ＿ｇ内、コンタクトホールＣＨ＿ｓ内、コンタクトホールＣＨ＿ｃ内、コンタクトホールＣＨ＿ｐ１内、コンタクトホールＣＨ＿ｐ２内、コンタクトホールＣＨ＿ｓｇＡ内、コンタクトホールＣＨ＿ｓｇＢ内、コンタクトホールＣＨ＿ｓｃ１内、およびコンタクトホールＣＨ＿ｓｃ２内に、例えばスパッタ法により上部導電膜１９’を形成する。上部導電膜１９’は、例えば透明導電膜を含む。ここでは、上部導電膜１９’として、例えば厚さ７０ｎｍのＩＴＯ膜を用いる。あるいは、上部導電膜１９’として、Ｔｉ（厚さ：例えば５０ｎｍ）およびＩＴＯ（厚さ：例えば７０ｎｍ）をこの順で積層した積層膜（ＩＴＯ／Ｔｉ）を用いてもよい。 次いで、上部導電膜１９’をパターニングすることにより、図３４（ｃ）に示すように、上部導電層１９を得る。
具体的には、アンテナ単位領域Ｕにおいては、コンタクトホールＣＨ＿ａ１内で接続部７ａ１と接触し、コンタクトホールＣＨ＿ａ２内で接続部３ａ２と接触するパッチドレイン接続部１９ａが形成され、ゲート端子部ＧＴにおいては、コンタクトホールＣＨ＿ｇ内で下部接続部７ｇと接触する上部接続部１９ｇが形成され、ソース端子部ＳＴにおいては、コンタクトホールＣＨ＿ｓ内で下部接続部７ｓと接触する上部接続部１９ｓが形成され、ＣＳ端子部ＣＴにおいては、コンタクトホールＣＨ＿ｃ内で下部接続部７ｃと接触する上部接続部１９ｃが形成され、第１トランスファー端子部ＰＴ１においては、コンタクトホールＣＨ＿ｐ１内で下部接続部３ｐ１と接触する上部接続部１９ｐ１が形成され、第２トランスファー端子部ＰＴ２においては、コンタクトホールＣＨ＿ｐ２内で下部接続部７ｐ２と接触する上部接続部１９ｐ２が形成され、ソース−ゲート接続部ＳＧにおいては、コンタクトホールＣＨ＿ｓｇＡ内で下部接続配線７ｓｇＧと接触し、コンタクトホールＣＨ＿ｓｇＢ内でゲートバスライン接続部３ｓｇＧと接触する上部接続部１９ｓｇが形成され、第１ソース−ＣＳ接続部ＳＣ１においては、コンタクトホールＣＨ＿ｓｃ１内で下部接続配線７ｓｃ１と接触する上部接続部１９ｓｃ１が形成され、第２ソース−ＣＳ接続部ＳＣ２においては、コンタクトホールＣＨ＿ｓｃ２内で下部接続配線７ｓｃ２と接触する上部接続部１９ｓｃ２が形成される。各端子部において、上部接続部は、下部接続部の内、コンタクトホールによって露出されている部分を覆うように形成されることが好ましい。ソース−ゲート接続部ＳＧにおいて、上部接続部１９ｓｇは、下部接続配線７ｓｇＧの内、コンタクトホールＣＨ＿ｓｇＡによって露出されている部分を覆い、ゲートバスライン接続部３ｓｇＧの内、コンタクトホールＣＨ＿ｓｇＢによって露出されている部分を覆うように形成されることが好ましい。第１ソース−ＣＳ接続部ＳＣ１および第２ソース−ＣＳ接続部ＳＣ２において、上部接続部は、下部接続配線の内、コンタクトホールによって露出されている部分を覆うように形成されることが好ましい。
次に、図３５（ａ）に示すように、誘電体基板１のほぼ全面に平坦化膜２１ｆ’を形成する。ここでは、平坦化膜２１ｆ’として、例えば厚さｄｆ（図３５（ａ）参照）が１０００ｎｍのアクリル樹脂膜を形成する。ここでは、平坦化膜２１ｆ’の上面がパッチ電極１５の上面よりも高くなるように、平坦化膜２１ｆ’が形成される。平坦化膜２１ｆ’は、第１絶縁層１１および上部導電層１９を覆うように形成される。
続いて、図３５（ｂ）に示すように、平坦化膜２１ｆ’のパターニングを行うことにより、平坦化層２１ｆを形成する。ここでは、各端子部形成領域（ソース端子部形成領域、ゲート端子部形成領域、ＣＳ端子部形成領域、第１トランスファー端子部形成領域、および第２トランスファー端子部形成領域）には平坦化層２１ｆが形成されない。また、アンテナ単位形成領域において、パッチ電極１５と重なる開口部２１Ｄと、凸部３ｈと重なる開口部２１Ｄｓとが形成される。開口部２１Ｄが形成されることにより、パッチ電極１５の少なくとも一部と重ならない平坦化層２１ｆが形成される。
以上により、アンテナ単位領域Ｕ、ゲート端子部ＧＴ、ソース端子部ＳＴ、ＣＳ端子部ＣＴ、第１トランスファー端子部ＰＴ１、第２トランスファー端子部ＰＴ２、ソース−ゲート接続部ＳＧ、第１ソース−ＣＳ接続部ＳＣ１、および第２ソース−ＣＳ接続部ＳＣ２が得られる。
このようにして、ＴＦＴ基板１０１Ｄが製造される。
（アンテナ単位の配列、ゲートバスライン、ソースバスラインの接続の例）
本発明の実施形態による走査アンテナにおいて、アンテナ単位は例えば、同心円状に配列される。
例えば、ｍ個の同心円に配列されている場合、ゲートバスラインは例えば、各円に対して１本ずつ設けられ、合計ｍ本のゲートバスラインが設けられる。送受信領域Ｒ１の外径を、例えば８００ｍｍとすると、ｍは例えば、２００である。最も内側のゲートバスラインを１番目とすると、１番目のゲートバスラインには、ｎ個（例えば３０個）のアンテナ単位が接続され、ｍ番目のゲートバスラインにはｎｘ個（例えば６２０個）のアンテナ単位が接続されている。
このような配列では、各ゲートバスラインに接続されているアンテナ単位の数が異なる。また、最も外側の円を構成するｎｘ個のアンテナ単位に接続されているｎｘ本のソースバスラインには、ｍ個のアンテナ単位が接続されているが、内側の円を構成するアンテナ単位に接続されているソースバスラインに接続されているアンテナ単位の数はｍよりも小さくなる。
このように、走査アンテナにおけるアンテナ単位の配列は、ＬＣＤパネルにおける画素（ドット）の配列とは異なり、ゲートバスラインおよび／またはソースバスラインによって、接続されているアンテナ単位の数が異なる。したがって、全てのアンテナ単位の容量（液晶容量＋補助容量）を同じにすると、ゲートバスラインおよび／またはソースバスラインによって、接続されている電気的な負荷が異なることになる。そうすると、アンテナ単位への電圧の書き込みにばらつきが生じるという問題がある。
そこで、これを防止するために、例えば、補助容量の容量値を調整することによって、あるいは、ゲートバスラインおよび／またはソースバスラインに接続するアンテナ単位の数を調整することによって、各ゲートバスラインおよび各ソースバスラインに接続されている電気的な負荷を略同一にすることが好ましい。
本発明の実施形態による走査アンテナは、必要に応じて、例えばプラスチック製の筺体に収容される。筺体にはマイクロ波の送受信に影響を与えない誘電率εMが小さい材料を用いることが好ましい。また、筺体の送受信領域Ｒ１に対応する部分には貫通孔を設けてもよい。さらに、液晶材料が光に曝されないように、遮光構造を設けてもよい。遮光構造は、例えば、ＴＦＴ基板１０１Ａの誘電体基板１および／またはスロット基板２０１の誘電体基板５１の側面から誘電体基板１および／または５１内を伝播し、液晶層に入射する光を遮光するように設ける。誘電異方性ΔεMが大きな液晶材料は、光劣化しやすいものがあり、紫外線だけでなく、可視光の中でも短波長の青色光も遮光することが好ましい。遮光構造は、例えば、黒色の粘着テープなどの遮光性のテープを用いることによって、必要な個所に容易に形成できる。
本発明による実施形態は、例えば、移動体（例えば、船舶、航空機、自動車）に搭載される衛星通信や衛星放送用の走査アンテナおよびその製造に用いられる。
１ ：誘電体基板
３ ：ゲートメタル層
３Ｃ ：補助容量対向電極
３Ｇ ：ゲート電極
３ａ２ ：接続部
３ｃ、３ｇ、３ｐ１、３ｓ ：下部接続部
３ｈ ：凸部
３ｓｇ ：ソース下部接続配線
３ｓｇＧ：ゲートバスライン接続部
４ ：ゲート絶縁層
４ａ１、４ｃ、４ｇ、４ｐ１、４ｐ２、４ｓ：開口部
４ｓｃ１、４ｓｃ２、４ｓｇ１、４ｓｇＡ：開口部
５ ：半導体層
６Ｄ ：ドレインコンタクト層
６Ｓ ：ソースコンタクト層
７ ：ソースメタル層
７Ｃ ：補助容量電極
７Ｄ ：ドレイン電極
７Ｓ ：ソース電極
７ａ１ ：接続部
７ｃ、７ｇ、７ｐ２、７ｓ：下部接続部
７ｓｃ１、７ｓｃ２：下部接続配線
７ｓｇ ：ソースバスライン接続部
７ｓｇＧ：ゲート下部接続配線
１１ ：第１絶縁層
１１ａ、１１ａ１、１１ａ２、１１ｃ、１１ｇ、１１ｐ１、１１ｐ２：開口部
１１ｓ、１１ｓｃ１、１１ｓｃ２、１１ｓｇ１、１１ｓｇ２：開口部
１１ｓｇＡ、１１ｓｇＢ：開口部
１３ ：下部導電層
１３ｐ１：第１導電部
１３ｓｇ：ソースバスライン上部接続部
１５ ：パッチ電極
１５ａ ：接続部
１５ｈ ：凸部
１５ｌ ：パッチメタル層
１５ｐ１：第２導電部
１５ｐ２：下部接続部
１７ ：第２絶縁層
１７ｃ、１７ｇ：開口部
１７ｐ１、１７ｐ２、１７ｓ：開口部
１９ ：上部導電層
１９ａ ：パッチドレイン接続部
１９ｃ、１９ｇ、１９ｐ１、１９ｐ２、１９ｓ：上部接続部
１９ｓｃ１、１９ｓｃ２、１９ｓｇ：上部接続部
２０ ：下地絶縁層
２１、２１ｆ：平坦化層
２１Ａａ、２１Ｂ、２１Ｂａ、２１Ｂｓ、２１Ｃ、２１Ｄ、２１Ｄｓ：開口部
５１ ：誘電体基板
５２ ：第３絶縁層
５４ ：誘電層（空気層）
５５ ：スロット電極
５５Ｌ ：下層
５５Ｍ ：主層
５５Ｕ ：上層
５７ ：スロット
５８ ：第４絶縁層
６０ ：上部接続部
６５ ：反射導電板
７０ ：給電装置
７１ ：導電性ビーズ
７２ ：給電ピン
７３ ：シール部
１００Ａ、１００Ｂ、１００Ｂａ：液晶パネル
１００Ｃ、１００Ｃａ、１００Ｄ：液晶パネル
１０１Ａ、１０１Ａａ、１０１Ｂ、１０１Ｂａ：ＴＦＴ基板
１０１Ｃ、１０１Ｃａ、１０１Ｄ：ＴＦＴ基板
２０１、２０１ａ：スロット基板
３０１ ：導波路
１０００Ａ、１０００Ａａ、１０００Ｂ、１０００Ｂａ：走査アンテナ
１０００Ｃ、１０００Ｃａ、１０００Ｄ：走査アンテナ
ＣＨ＿ａ、ＣＨ＿ａ１、ＣＨ＿ａ２、ＣＨ＿ｃ、ＣＨ＿ｇ：コンタクトホール
ＣＨ＿ｐ１、ＣＨ＿ｐ２、ＣＨ＿ｓ、ＣＨ＿ｓｃ１、ＣＨ＿ｓｃ２：コンタクトホール
ＣＨ＿ｓｇ１、ＣＨ＿ｓｇ２：コンタクトホール
ＣＨ＿ｓｇＡ、ＣＨ＿ｓｇＢ：コンタクトホール
ＣＬ ：ＣＳバスライン
ＣＴ ：ＣＳ端子部
ＧＤ ：ゲートドライバ
ＧＬ ：ゲートバスライン
ＧＴ ：ゲート端子部
ＩＴ ：端子部
ＬＣ ：液晶層
ＰＳ ：柱状スペーサ
ＰＴ ：トランスファー端子部
ＰＴ１ ：第１トランスファー端子部
ＰＴ２ ：第２トランスファー端子部
Ｒ１ ：送受信領域
Ｒ２ ：非送受信領域
Ｒ２ａ ：第１非送受信領域
Ｒ２ｂ ：第２非送受信領域
Ｒｓ ：シール領域
ＳＣ１、ＳＣ２：ソース−ＣＳ接続部
ＳＤ ：ソースドライバ
ＳＧ ：ソース−ゲート接続部
ＳＬ ：ソースバスライン
ＳＴ ：ソース端子部
Ｕ ：アンテナ単位、アンテナ単位領域

Claims (18)

  1. 誘電体基板と、
    前記誘電体基板上に配列され、それぞれが、ＴＦＴと、前記ＴＦＴのドレイン電極に電気的に接続されたパッチ電極とを有する複数のアンテナ単位領域と、
    前記誘電体基板上に、前記パッチ電極を含む層よりも上側に、樹脂で形成された平坦化層と
    を有する、ＴＦＴ基板。
  2. 前記平坦化層の上面は、前記パッチ電極の上面と同じ高さであるまたはよりも低い、請求項１に記載のＴＦＴ基板。
  3. 前記平坦化層は、前記誘電体基板の法線方向から見たとき、前記パッチ電極と重ならないように形成されている、請求項１または２に記載のＴＦＴ基板。
  4. 前記パッチ電極の厚さは２０００ｎｍ以下である、請求項１から３のいずれかに記載のＴＦＴ基板。
  5. 前記平坦化層の上面は、前記パッチ電極の上面よりも高い、請求項１に記載のＴＦＴ基板。
  6. 前記平坦化層は、前記複数のアンテナ単位領域のそれぞれにおいて、前記誘電体基板の法線方向から見たとき、前記パッチ電極の少なくとも一部と重なる開口部を有する、請求項１または５に記載のＴＦＴ基板。
  7. 前記開口部の側面のテーパー角は、７０°以下である、請求項６に記載のＴＦＴ基板。
  8. 前記開口部の平面形状は、円形または楕円形である、請求項６または７に記載のＴＦＴ基板。
  9. 前記平坦化層の上面の高さと前記パッチ電極の上面の高さとの差は、５００ｎｍ以下である、請求項１から８のいずれかに記載のＴＦＴ基板。
  10. 請求項１から９のいずれかに記載のＴＦＴ基板と、
    前記ＴＦＴ基板と対向するように配置されたスロット基板と、
    前記ＴＦＴ基板と前記スロット基板との間に設けられた液晶層と、
    前記スロット基板の前記液晶層と反対側の表面に誘電体層を介して対向するように配置された反射導電板と
    を備え、
    前記ＴＦＴ基板は、前記平坦化層および前記液晶層に接する第１配向膜を有し、
    前記スロット基板は、さらなる誘電体基板と、前記さらなる誘電体基板の前記液晶層側の表面に形成されたスロット電極と、前記スロット電極を覆い、前記液晶層に接する第２配向膜とを有し、
    前記スロット電極は複数のスロットを有し、前記複数のスロットのそれぞれは、前記ＴＦＴ基板の前記複数のアンテナ単位領域のそれぞれにおける前記パッチ電極に対応して配置されている、走査アンテナ。
  11. 前記平坦化層の上面の高さと前記パッチ電極の上面の高さとの差は、前記パッチ電極と前記スロット電極との間の前記液晶層の厚さの２３％以下である、請求項１０に記載の走査アンテナ。
  12. 前記平坦化層は、前記誘電体基板の法線方向から見たとき、前記パッチ電極および前記複数のスロットのいずれとも重ならないように形成されている、請求項１０または１１に記載の走査アンテナ。
  13. 前記ＴＦＴ基板または前記スロット基板の一方は、複数の柱状スペーサをさらに有する、請求項１０から１２のいずれかに記載の走査アンテナ。
  14. 前記平坦化層は、前記誘電体基板の法線方向から見たとき、前記複数の柱状スペーサと重ならないように形成されている、請求項１３に記載の走査アンテナ。
  15. 前記平坦化層は、前記誘電体基板の法線方向から見たとき、前記複数の柱状スペーサと重なるように形成されている、請求項１３に記載の走査アンテナ。
  16. 前記ＴＦＴ基板は、前記誘電体基板の法線方向から見たとき、前記複数の柱状スペーサと重なる凸部を有する、請求項１３から１５のいずれかに記載の走査アンテナ。
  17. 前記凸部は、金属層を含む、請求項１６に記載の走査アンテナ。
  18. 前記凸部は、前記パッチ電極と同じ層から形成されている、請求項１６または１７に記載の走査アンテナ。
JP2017186095A 2017-09-27 2017-09-27 Ｔｆｔ基板およびｔｆｔ基板を備えた走査アンテナ Active JP6578334B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017186095A JP6578334B2 (ja) 2017-09-27 2017-09-27 Ｔｆｔ基板およびｔｆｔ基板を備えた走査アンテナ
CN201811119919.7A CN109687144B (zh) 2017-09-27 2018-09-25 Tft基板及具备tft基板的扫描天线
US16/145,125 US11081810B2 (en) 2017-09-27 2018-09-27 TFT substrate and scanned antenna having TFT substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017186095A JP6578334B2 (ja) 2017-09-27 2017-09-27 Ｔｆｔ基板およびｔｆｔ基板を備えた走査アンテナ

Publications (2)

Publication Number Publication Date
JP2019062096A JP2019062096A (ja) 2019-04-18
JP6578334B2 true JP6578334B2 (ja) 2019-09-18

Family

ID=66170725

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017186095A Active JP6578334B2 (ja) 2017-09-27 2017-09-27 Ｔｆｔ基板およびｔｆｔ基板を備えた走査アンテナ

Country Status (3)

Country Link
US (1) US11081810B2 (ja)
JP (1) JP6578334B2 (ja)
CN (1) CN109687144B (ja)

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217640A (ja) 2001-01-17 2002-08-02 Radial Antenna Kenkyusho:Kk 平面アンテナ及び導波管
KR100858295B1 (ko) 2002-02-26 2008-09-11 삼성전자주식회사 반사-투과형 액정표시장치 및 이의 제조 방법
US7538488B2 (en) * 2004-02-14 2009-05-26 Samsung Mobile Display Co., Ltd. Flat panel display
KR101055190B1 (ko) * 2004-04-19 2011-08-08 엘지디스플레이 주식회사 액정표시패널의 제조방법
JP2007295044A (ja) 2006-04-20 2007-11-08 Matsushita Electric Ind Co Ltd フェーズドアレイアンテナ
JP2007116573A (ja) 2005-10-24 2007-05-10 Toyota Central Res & Dev Lab Inc アレーアンテナ
US7466269B2 (en) 2006-05-24 2008-12-16 Wavebender, Inc. Variable dielectric constant-based antenna and array
EP1895450B1 (en) * 2006-08-31 2014-03-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and power receiving device
JP5386074B2 (ja) * 2006-08-31 2014-01-15 株式会社半導体エネルギー研究所 受電装置
US7692999B2 (en) * 2006-12-25 2010-04-06 Semiconductor Energy Laboratory Co., Ltd Nonvolatile memory and semiconductor device including nonvolatile memory
US7994607B2 (en) * 2007-02-02 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5072952B2 (ja) * 2007-03-07 2012-11-14 シャープ株式会社 液晶表示パネル、液晶表示装置及びテレビジョン受信機
CN101930134B (zh) 2009-06-19 2013-08-07 台均科技（深圳）有限公司 电磁感应式液晶面板及其制造方法和液晶显示器
JP5404281B2 (ja) * 2009-09-28 2014-01-29 株式会社ジャパンディスプレイ 液晶表示パネル
KR20120034982A (ko) * 2010-10-04 2012-04-13 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법, 박막 트랜지스터 표시판 및 그 제조방법
RU2590937C2 (ru) 2010-10-15 2016-07-10 Де Инвеншн Сайенс Фанд Уан, ЭлЭлСи Антенны поверхностного рассеяния
CN103500712B (zh) 2010-12-03 2016-05-25 株式会社半导体能源研究所 半导体装置
KR102071545B1 (ko) 2012-05-31 2020-01-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9385435B2 (en) 2013-03-15 2016-07-05 The Invention Science Fund I, Llc Surface scattering antenna improvements
WO2014157019A1 (en) 2013-03-25 2014-10-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6194657B2 (ja) 2013-06-28 2017-09-13 ソニー株式会社 液晶表示装置
BR112016018882B1 (pt) 2014-02-19 2022-02-22 Kymeta Corporation Antena
US9887456B2 (en) 2014-02-19 2018-02-06 Kymeta Corporation Dynamic polarization and coupling control from a steerable cylindrically fed holographic antenna
KR102295536B1 (ko) * 2014-07-25 2021-08-31 삼성디스플레이 주식회사 디스플레이 모듈, 디스플레이 디바이스 및 그 제조방법
US10263331B2 (en) 2014-10-06 2019-04-16 Kymeta Corporation Device, system and method to mitigate side lobes with an antenna array
US9893435B2 (en) 2015-02-11 2018-02-13 Kymeta Corporation Combined antenna apertures allowing simultaneous multiple antenna functionality
US9905921B2 (en) 2015-03-05 2018-02-27 Kymeta Corporation Antenna element placement for a cylindrical feed antenna
US9887455B2 (en) 2015-03-05 2018-02-06 Kymeta Corporation Aperture segmentation of a cylindrical feed antenna
WO2017061527A1 (ja) * 2015-10-09 2017-04-13 シャープ株式会社 Ｔｆｔ基板、それを用いた走査アンテナ、およびｔｆｔ基板の製造方法
CN107408759B (zh) * 2016-01-29 2018-11-09 夏普株式会社 扫描天线
US11223142B2 (en) * 2017-06-15 2022-01-11 Sharp Kabushiki Kaisha TFT substrate and scanning antenna provided with TFT substrate

Also Published As

Publication number Publication date
JP2019062096A (ja) 2019-04-18
CN109687144B (zh) 2021-01-08
US20190123455A1 (en) 2019-04-25
CN109687144A (zh) 2019-04-26
US11081810B2 (en) 2021-08-03

Similar Documents

Publication Publication Date Title
US10873128B2 (en) TFT substrate, scanned antenna having TFT substrate, and method for manufacturing TFT substrate
US10819006B2 (en) TFT substrate, scanned antenna having TFT substrate, and method for manufacturing TFT substrate
US11239370B2 (en) TFT substrate and scanning antenna provided with TFT substrate
US11431106B2 (en) TFT substrate, method for manufacturing TFT substrate, and scanned antenna
WO2018230448A1 (ja) Ｔｆｔ基板およびｔｆｔ基板を備えた走査アンテナ
US11316248B2 (en) Scanned antenna and TFT substrate
US11387260B2 (en) TFT substrate, scanning antenna provided with TFT substrate, and manufacturing method of TFT substrate
US11088282B2 (en) TFT substrate, scanned antenna having TFT substrate, and method for manufacturing TFT substrate
JP6578334B2 (ja) Ｔｆｔ基板およびｔｆｔ基板を備えた走査アンテナ
JP7027571B2 (ja) 走査アンテナおよび走査アンテナの製造方法
JP2021016148A (ja) 走査アンテナおよび走査アンテナの製造方法
US11848503B2 (en) Scanning antenna and method for manufacturing scanning antenna
US11349209B2 (en) Scanning antenna and method for manufacturing scanning antenna

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180723

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190730

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190826

R150 Certificate of patent or registration of utility model

Ref document number: 6578334

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150