JP6612888B2 - 液晶表示パネルおよびその修正方法 - Google Patents

Description

本発明は、液晶表示パネルおよびその修正方法に関し、特に、高精細のテレビ用途の大型液晶表示パネルおよびそのソースバスラインの断線修正方法に関する。ここで、液晶表示パネルは、特に説明しない限り、ＴＦＴ型の液晶表示パネルをいう。

本出願人は、高精細な大型の液晶表示パネルの製造販売を行っている。例えば、４Ｋや８Ｋ等、ＦＨＤを超える高精細な大型の液晶表示パネルでは、ソースバスライン（信号線）に表示信号電圧を供給するソースドライバ（信号線駆動回路）に求められる充電能力が大きくなり得る。高精細および／または大型の液晶表示パネルにおいて、液晶表示パネルの表示領域の両側（例えば表示領域の上方および下方）の額縁領域のそれぞれにソースドライバを設け、それぞれのソースバスラインに、両方のソースドライバから表示信号電圧を入力する駆動方法（以下、「両側入力駆動構造」という。）が採用されることがある。両側入力駆動構造を有する液晶表示パネルは、それぞれのソースバスラインを駆動するソースドライバが２個設けられているので、高い充電能力を有する。液晶表示パネルの表示領域の上方または下方の額縁領域にソースドライバを設け、それぞれのソースバスラインに、１個のソースドライバから表示信号電圧を入力する駆動方法（上記の両側入力駆動構造に対して、「片側入力駆動構造」ということがある。）を有する液晶表示パネルに比べて、個々のソースドライバに求められる充電能力を低減することができる。

特許文献１は、上記の両側入力駆動構造を有する液晶表示装置を開示している。特許文献１の液晶表示装置によると、ソースバスラインに断線が発生しても修正しなくとも支障なく表示させることができる。

液晶表示パネルの表示品位を向上させるために、様々な工夫が行われている。液晶表示パネルの各画素は、液晶層に印加された電圧の大きさに応じた輝度を呈する。画素は、電気的には、画素電極／液晶層／対向電極で構成される液晶容量として表現され、画素（液晶層）に印加される電圧の大きさは、対向電極の電位を基準に表される。液晶材料は誘電体であり、直流電圧が長時間にわたって印加されると劣化する。これを防止するために、液晶層に印加される電圧（電界）は、一定時間ごとに極性（方向）が反転させられる（「交流駆動」と呼ばれている）。各画素に印加される電圧の極性（電界の向き）を垂直走査期間毎に反転させるフレーム反転駆動（あるいはフィールド反転駆動）が採用されている。なお、「垂直走査期間」とは、ある走査線（ゲートバスライン）が選択され、次にその走査線が選択されるまでの期間を意味する。

しかしながら、量産される液晶表示パネルにおいて、電圧の極性を反転させた前後の電圧の絶対値を正確に一致させることは困難であり、極性が反転するごとに電圧の絶対値がわずかに変化する。その結果、静止画を表示すると、極性が反転するごとに輝度が変化し、表示がちらつくというフリッカが発生する。そこで、表示領域内に互いに逆の極性の電圧が印加された画素を隣接して配置することにより、画素の輝度が空間的に平均される効果を利用することによって、フリッカを低減する方法が採用されている。その代表的な方法が、互いに隣接する画素に印加される電圧の極性を反転させ、「ドット反転」と呼ばれる状態を実現する駆動方法（「１ドット反転駆動」と呼ばれることもある。）である。「ドット」は画素を意味している。

特開昭６２−２７１５７４号公報

本発明者が、両側入力駆動構造を有する特許文献１の液晶表示装置において、表示品位を向上させるために１ドット反転駆動を行ったところ、ソースドライバが過度に発熱するという問題（問題１）が生じることがあった。本発明者の検討によると、上記問題１は、液晶表示パネルが両側入力駆動構造を有することに起因し、片側入力駆動構造を有する液晶表示パネルにおいては生じない原因によるものであった。詳細は後述する。

また、本発明者の検討によると、特許文献１の液晶表示装置は、ソースバスラインに断線が発生しても修正することなく動作し得るものの、ソースバスラインに断線が発生すると液晶表示パネルの表示領域に暗部が発生するという問題（問題２）が生じることがあった。問題２は、特に、高精細および／または大型の液晶表示パネルにおいて顕著であり、ソースドライバの充電能力が十分でないことに起因している。詳細は後述する。

本発明は、少なくとも上記問題１を解決することを目的とし、ソースドライバの発熱が抑制され、かつ、個々のソースドライバに求められる充電能力が低減される液晶表示パネルおよびその修正方法を提供することを目的とする。

本発明の実施形態による液晶表示パネルは、複数の行および複数の列を有するマトリクス状に配列された複数の画素と、それぞれが前記複数の画素のいずれか１つに接続されている複数のトランジスタと、それぞれが、行方向に延び、かつ、前記複数のトランジスタのいずれかに接続されている複数のゲートバスラインと、それぞれが、列方向に延び、かつ、前記複数のトランジスタのいずれかに接続されている複数のソースバスラインと、前記複数の画素によって画定される表示領域の上方の第１額縁領域に設けられた複数の第１ソースドライバであって、それぞれが、前記複数のソースバスラインの内の関連付けられた複数のソースバスラインに第１表示信号電圧を供給する、複数の第１ソースドライバと、前記表示領域の下方の第２額縁領域に設けられた複数の第２ソースドライバであって、それぞれが、前記複数のソースバスラインの内の関連付けられた複数のソースバスラインに第２表示信号電圧を供給する、複数の第２ソースドライバとを備え、各垂直走査期間において、前記複数のソースバスラインのそれぞれに前記第１表示信号電圧および前記第２表示信号電圧が重畳して供給され、前記第１表示信号電圧および前記第２表示信号電圧の極性は、それぞれ、各垂直走査期間において変化しない。

ある実施形態において、前記複数のソースバスラインは、各画素列に対応して配置された第１ソースバスラインを含み、行方向に互いに隣接する２個の画素に接続された前記トランジスタは、互いに異なる前記第１ソースバスラインに接続され、各垂直走査期間において、互いに隣接する２本の前記第１ソースバスラインに供給される前記第１表示信号電圧の極性は互いに逆であり、各垂直走査期間において、互いに隣接する２本の前記第１ソースバスラインに供給される前記第２表示信号電圧の極性は互いに逆である。

ある実施形態において、列方向に互いに隣接する２個の画素に接続された前記トランジスタは、互いに異なる前記第１ソースバスラインに接続されている。

ある実施形態において、前記複数の画素が有する前記複数の行をｍ行とするとき、各画素列において、互いに隣接するＮ個（Ｎは２以上、かつ、ｍを１０８０で除した商の２倍以下の整数）の画素に接続された前記トランジスタは、その画素列に対応して配置された前記第１ソースバスラインに接続され、前記Ｎ個の画素に列方向に隣接する、互いに隣接するＮ個の画素に接続された前記トランジスタは、その画素列に隣接する画素列に対応して配置された前記第１ソースバスラインに接続されている。

ある実施形態において、前記複数のソースバスラインは、各画素列に対応して配置された第１ソースバスラインおよび第２ソースバスラインであって、各垂直走査期間において供給される前記第１表示信号電圧の極性は互いに逆であり、かつ、各垂直走査期間において供給される前記第２表示信号電圧の極性は互いに逆である第１ソースバスラインおよび第２ソースバスラインを含む。

ある実施形態において、各垂直走査期間において、行方向に互いに隣接する２個の画素に供給される前記第１表示信号電圧の極性は互いに逆であり、各垂直走査期間において、行方向に互いに隣接する２個の画素に供給される前記第２表示信号電圧の極性は互いに逆である。

ある実施形態において、各画素行において、行方向に互いに隣接する２個の画素の一方の画素は、前記第１ソースバスラインに接続され、他方の画素は、前記第２ソースバスラインに接続されている。

ある実施形態において、各画素行において、行方向に互いに隣接する２個の画素の両方は、前記第１ソースバスラインまたは前記第２ソースバスラインに接続されている。

ある実施形態において、各画素列において、ある画素に接続された前記トランジスタは、その画素列に対応して配置された前記第１ソースバスラインに接続され、前記ある画素に列方向に隣接する画素に接続された前記トランジスタは、その画素列に対応して配置された前記第２ソースバスラインに接続されている。

ある実施形態において、前記複数の画素が有する前記複数の行をｍ行とするとき、各画素列において、互いに隣接するＮ個（Ｎは２以上、かつ、ｍを１０８０で除した商の２倍以下の整数）の画素に接続された前記トランジスタは、その画素列に対応して配置された前記第１ソースバスラインに接続され、前記Ｎ個の画素に列方向に隣接する、互いに隣接するＮ個の画素に接続された前記トランジスタは、その画素列に対応して配置された前記第２ソースバスラインに接続されている。

ある実施形態において、前記複数の画素が有する前記複数の行の数は、１０８０超である。

ある実施形態において、前記液晶表示パネルは、前記第１額縁領域に設けられた複数の第１バッファ回路であって、それぞれが、前記複数の第１ソースドライバのそれぞれと、前記複数の第１ソースドライバのそれぞれの前記関連付けられた複数のソースバスラインとに対応して設けられ、複数の第１バッファを含む第１バッファ回路と、前記第２額縁領域に設けられた複数の第２バッファ回路であって、それぞれが、前記複数の第２ソースドライバのそれぞれと、前記複数の第２ソースドライバのそれぞれの前記関連付けられた複数のソースバスラインとに対応して設けられ、複数の第２バッファを含む第２バッファ回路とをさらに有する。

ある実施形態において、前記複数の第１バッファのそれぞれに接続される入力配線と出力配線とは互いに隣接して配置され、前記複数の第２バッファのそれぞれに接続される入力配線と出力配線とは互いに隣接して配置されている。

ある実施形態において、前記複数の第１バッファのそれぞれは、当該第１バッファが動作しない状態から当該第１バッファが動作する状態への切り換えを制御する第１スイッチ機構を有し、前記複数の第２バッファのそれぞれは、当該第２バッファが動作しない状態から当該第２バッファが動作する状態への切り換えを制御する第２スイッチ機構を有する。

ある実施形態において、前記複数のソースバスラインの内の断線が発生していないソースバスラインに対応して設けられた前記第１および第２バッファ回路に含まれる前記複数の第１および第２バッファは、動作しない状態である。

本発明の実施形態による液晶表示パネルの修正方法は、上記のいずれかに記載の液晶表示パネルの修正方法であって、前記複数のソースバスラインの内の１本に断線が発生し、当該断線が発生した箇所から前記第１ソースドライバまでの距離が、当該断線が発生した箇所から前記第２ソースドライバまでの距離よりも大きい場合には、当該断線が発生したソースバスラインと、前記複数の第１バッファの内の１個の第１バッファとを接続し、前記複数のソースバスラインの内の１本に断線が発生し、当該断線が発生した箇所から前記第２ソースドライバまでの距離が、当該断線が発生した箇所から前記第１ソースドライバまでの距離よりも大きい場合には、当該断線が発生したソースバスラインと、前記複数の第２バッファの内の１個の第２バッファとを接続する工程を包含する。

ある実施形態において、前記修正方法は、前記断線が発生したソースバスラインと接続される前記第１バッファの前記第１スイッチ機構を操作することにより、当該第１バッファが動作しない状態から当該第１バッファが動作する状態へと切り換える工程、または、前記断線が発生したソースバスラインと接続される前記第２バッファの前記第２スイッチ機構を操作することにより、当該第２バッファが動作しない状態から当該第２バッファが動作する状態へと切り換える工程をさらに包含する。

本発明の実施形態によると、ソースドライバの発熱が抑制され、かつ、個々のソースドライバに求められる充電能力が低減される液晶表示パネルおよびその修正方法が提供される。

本発明の実施形態１による液晶表示パネル１００Ａの模式的な平面図である。 （ａ）は、液晶表示パネル１００に用いられるＴＦＴ基板１０Ａ１の模式的な平面図であり、（ｂ）は、ＴＦＴ基板１０Ａ１を有する液晶表示パネルの駆動に用いられる各種電圧の波形を示す図である。 （ａ）は、本発明の実施形態１による液晶表示パネルに用いられるＴＦＴ基板１０Ａ２の模式的な平面図であり、（ｂ）は、ＴＦＴ基板１０Ａ２を有する液晶表示パネルの駆動に用いられる各種電圧の波形を示す図である。 （ａ）は、本発明の実施形態１による液晶表示パネルに用いられるＴＦＴ基板１０Ａ３の模式的な平面図であり、（ｂ）は、ＴＦＴ基板１０Ａ３を有する液晶表示パネルの駆動に用いられる各種電圧の波形を示す図である。 本発明の実施形態２による液晶表示パネルに用いられるＴＦＴ基板１０Ｂ１の模式的な平面図である。 ＴＦＴ基板１０Ｂ１を有する液晶表示パネルの駆動に用いられる各種電圧の波形を示す図である。 本発明の実施形態２による液晶表示パネルに用いられるＴＦＴ基板１０Ｂ２の模式的な平面図である。 本発明の実施形態２による液晶表示パネルに用いられるＴＦＴ基板１０Ｂ３の模式的な平面図である。 本発明の実施形態３による液晶表示パネルに用いられるＴＦＴ基板１０Ｃ１の模式的な平面図である。 ＴＦＴ基板１０Ｃ１を有する液晶表示パネルの駆動に用いられる各種電圧の波形を示す図である。 本発明の実施形態３による液晶表示パネルに用いられるＴＦＴ基板１０Ｃ２の模式的な平面図である。 本発明の実施形態３による液晶表示パネルに用いられるＴＦＴ基板１０Ｃ３の模式的な平面図である。 本発明の実施形態４による液晶表示パネル２００の模式的な平面図である。 （ａ）および（ｂ）は、それぞれ、第２バッファ回路３４ｂの模式的な平面図の一例を示し、（ｃ）は、（ａ）の一部を拡大して表した図である。 （ａ）および（ｂ）は、それぞれ、第２バッファ回路３４ｂの回路図の一例である。 （ａ）は、比較例１の液晶表示パネルに用いられるＴＦＴ基板１０Ｘの模式的な平面図であり、（ｂ）は、ＴＦＴ基板１０Ｘを有する比較例１の液晶表示パネルの駆動に用いられる各種電圧の波形を示す図であり、（ｃ）は、比較例１の液晶表示パネルにおいてソースドライバが過度に発熱する原因を説明するための図である。 本発明の実施形態５による液晶表示パネルに用いられるアクティブマトリクス基板７００における結晶質シリコンＴＦＴ７１０Ａおよび酸化物半導体ＴＦＴ７１０Ｂの断面図である。

まず、本発明者が見出した、ソースドライバが過度に発熱する問題（問題１）の原因について、図１６（ａ）〜（ｃ）を参照して説明する。図１６（ａ）は、比較例１の液晶表示パネルに用いられるＴＦＴ基板１０Ｘの模式的な平面図であり、各画素のトランジスタとゲートバスライン１２およびソースバスライン１４ｓと電気的な接続関係、および、ある垂直走査期間において各画素に印加される表示信号電圧の極性を示す図である。図１６（ｂ）は、ＴＦＴ基板１０Ｘを有する比較例１の液晶表示パネルの駆動に用いられる各種電圧の波形を示す図である。図１６（ｃ）は、比較例１の液晶表示パネルにおいてソースドライバが過度に発熱する原因を説明するための図である。

比較例１の液晶表示パネルは、本発明の実施形態による液晶表示パネル（例えば図１の液晶表示パネル１００）と同様に、両側入力駆動構造を有する。両側入力駆動構造の説明においては図１をあわせて参照することがある。ここで図１は、本発明の実施形態１による液晶表示パネル１００の模式的な平面図である。比較例１の液晶表示パネルは、各画素のトランジスタとソースバスライン１４ｓとの電気的な接続関係、および／または、ソースバスライン１４ｓに供給される表示信号電圧において、本発明による実施形態の液晶表示パネルと異なる。

比較例１の液晶表示パネルは、ＴＦＴ基板１０Ｘと、対向基板（不図示）と、両基板の間に設けられた液晶層（不図示）とを有する。ＴＦＴ基板１０Ｘは、複数の行および複数の列を有するマトリクス状に配列された複数の画素と、複数のトランジスタと、複数のゲートバスライン１２と、複数のソースバスライン１４ｓとを有する。複数のトランジスタのそれぞれは、複数の画素のいずれか１つに接続されている。複数の画素により比較例１の液晶表示パネルの表示領域が画定される。

図１６（ａ）に示すように、ＴＦＴ基板１０Ｘは、マルチ画素構造を有しており、各画素Ｐが２つの副画素ＳＰａとＳＰｂとを有している。２つの副画素ＳＰａおよびＳＰｂは、列方向に沿って配列されている。ＴＦＴ基板１０Ｘは、２つの副画素（第１副画素ＳＰａおよび第２副画素ＳＰｂ）に対応して、２つの副画素電極（第１副画素電極１１ａおよび第２副画素電極１１ｂ）を有している。２つの副画素電極１１ａおよび１１ｂは、例えば、共通のゲートバスライン１２に接続された２つのトランジスタ１８ａおよび１８ｂを介して、共通のソースバスライン１４ｓから表示信号電圧が供給される。

図１６（ａ）に示すように、複数のソースバスライン１４ｓのそれぞれは、各画素列に対応して配置されている。各画素列の画素に接続されたトランジスタ１８ａ、１８ｂは、その画素列に対応して配置されたソースバスライン１４ｓに接続されている。すなわち、ｎ列目の画素列に含まれる画素に接続されたトランジスタ１８ａ、１８ｂは、ｎ列目の画素列に対応して配置されたソースバスラインＳ（ｎ）に接続されている。

比較例１の液晶表示パネルは、図１に示すように、表示領域の上方の第１額縁領域２０ａに設けられ、複数のソースバスライン１４ｓに第１表示信号電圧を供給する第１ソースドライバ３５ａと、表示領域１０ｄの下方の第２額縁領域２０ｂに設けられ、複数のソースバスライン１４ｓに第２表示信号電圧を供給する第２ソースドライバ３５ｂとをさらに有する。各垂直走査期間において、複数のソースバスライン１４ｓのそれぞれに、第１表示信号電圧および第２表示信号電圧が重畳して供給される。第１表示信号電圧および第２表示信号電圧は、共通の入力表示信号から生成される。第１ソースドライバ３５ａおよび第２ソースドライバ３５ｂは、入力表示信号によって与えられる、各画素が表示すべき階調に基づいて、その画素に供給される第１表示信号電圧および第２表示信号電圧を、それぞれ、生成する。それぞれのソースドライバから生成される第１表示信号電圧および第２表示信号電圧は、理想的には、同一である。

図１６（ｂ）は、各ソースバスラインＳ（ｎ）および各ゲートバスラインＧ（ｍ）に供給される電圧の波形を示す。各ソースバスラインＳ（ｎ）に供給される表示信号電圧の内、第１表示信号電圧を実線で、第２表示信号電圧を破線で示す。図１６（ｂ）に示すように、各ソースバスラインに供給される第１表示信号電圧および第２表示信号電圧のそれぞれは、１水平走査期間（１Ｈ）ごとに極性が反転している。この結果、図１６（ａ）に示すように、各垂直走査期間（フレーム期間と呼ばれることもある。）において、互いに隣接する画素に供給される信号電圧の極性は互いに逆となり、ドット反転と呼ばれる状態を呈する。ここで、１水平走査期間（１Ｈ）は、各垂直走査期間内において、ある走査線（ゲートバスライン）を選択する時刻と、その次の走査線を選択する時刻との差（期間）である。

第１表示信号電圧と第２表示信号電圧とは、互いに異なるソースドライバ３５ａまたは３５ｂから供給されるので、図１６（ｂ）に示すように、各ソースバスライン１４ｓに供給されるタイミングにずれが生じることがある。このとき、各ソースバスライン１４ｓに供給される第１表示信号電圧および第２表示信号電圧の極性が互いに異なり得る。図１６（ｃ）に示すように、第１ソースドライバ３５ａと第２ソースドライバ３５ｂとの間に電位差が発生すると、異常電流が図中の矢印の向きに発生する。異常電流の発生により、第１および第２ソースドライバ３５ａ、３５ｂが過度に発熱することがあった。第１および第２ソースドライバ３５ａ、３５ｂが過度に加熱されると、故障に至ることがあった。この異常電流は、片側入力駆動構造を有する液晶表示パネルでは発生し得ない。

比較例１の液晶表示パネルにおいて、第１表示信号電圧および第２表示信号電圧のそれぞれは、１水平走査期間（１Ｈ）ごとに極性が反転しているので、第１表示信号電圧および第２表示信号電圧の極性が互いに異なる頻度が高く、第１ソースドライバと第２ソースドライバとの間に電位差が発生する頻度が高い。例えば、１水平走査期間（１Ｈ）ごとに異常電流が発生する可能性がある。一方で、第１表示信号電圧および第２表示信号電圧の極性の振動の周期を長くすると、表示品位が低下し得る。例えば、第１表示信号電圧および第２表示信号電圧の極性を１垂直走査期間（１Ｖ）ごとに反転させると、各垂直走査期間（フレーム期間）において、互いに隣接する画素に供給される信号電圧の極性が同一になるので、フリッカが発生し得る。

以下、図面を参照して、本発明の実施形態による液晶表示パネルおよびその修正方法を説明する。本発明は以下で例示する実施形態に限定されない。以下の図面において、実質的に同じ機能を有する構成要素は共通の参照符号で示し、その説明を省略することがある。

（実施形態１）
図１および図２を参照して、本発明の実施形態１による液晶表示パネル１００を説明する。図１は、本発明の実施形態１による液晶表示パネル１００の模式的な平面図である。図２（ａ）は、液晶表示パネル１００に用いられるＴＦＴ基板１０Ａ１の模式的な平面図であり、図２（ｂ）は、ＴＦＴ基板１０Ａ１を有する液晶表示パネルの駆動に用いられる各種電圧の波形を示す図である。

図１に示すように、液晶表示パネル１００は、ＴＦＴ基板１０Ａ１と、対向基板（不図示）と、両基板の間に設けられた液晶層（不図示）とを有する。ＴＦＴ基板１０Ａ１は、複数の行および複数の列を有するマトリクス状に配列された複数の画素と、複数のトランジスタと、複数のゲートバスライン１２と、複数のソースバスライン１４ｓとを有する。

複数のトランジスタのそれぞれは、複数の画素のいずれか１つに接続されている。複数の画素により液晶表示パネル１００の表示領域１０ｄが画定される。ＴＦＴ基板１０Ａ１の、液晶表示パネル１００の表示領域１０ｄに対応する領域には、マトリクス状に配列された画素電極（例えば図２（ａ）の副画素電極１１ａ、１１ｂ参照）と、各画素電極にドレイン電極が接続されたトランジスタ（例えば図２（ａ）のトランジスタ１８ａ、１８ｂ参照）と、トランジスタのゲート電極に接続されたゲートバスライン１２と、トランジスタのソース電極に接続されたソースバスライン１４ｓとが形成されている。複数のゲートバスライン１２のそれぞれは、行方向に延び、かつ、複数のトランジスタのいずれかに接続されている。複数のソースバスライン１４ｓのそれぞれは、列方向に延び、かつ、複数のトランジスタのいずれかに接続されている。各画素のトランジスタとゲートバスライン１２およびソースバスライン１４ｓとの電気的な接続関係については、図２〜図４を参照して説明する。

液晶表示パネル１００は、例えば、表示領域１０ｄの右方または左方にゲートドライバ３２を有する。ゲートドライバ３２から複数のゲートバスライン１２にゲート信号電圧が供給される。ゲートドライバ３２は、表示領域１０ｄの右方および左方のいずれか一方に設けられてもよいし、両方に設けられてもよい。ゲートドライバ３２は複数設けられていてもよい。ゲートドライバ３２が表示領域１０ｄの右方または左方に複数設けられている場合は、それぞれのゲートドライバ３２は、複数のゲートバスライン１２の内の関連付けられた複数のゲートバスラインにゲート信号電圧を供給する。

液晶表示パネル１００は、表示領域１０ｄの上方の第１額縁領域２０ａに設けられた複数の第１ソースドライバ３５ａと、表示領域１０ｄの下方の第２額縁領域２０ｂに設けられた複数の第２ソースドライバ３５ｂとをさらに有する。複数の第１ソースドライバ３５ａのそれぞれは、複数のソースバスライン１４ｓの内の関連付けられた複数のソースバスラインに第１表示信号電圧を供給する。複数の第２ソースドライバ３５ｂのそれぞれは、複数のソースバスライン１４ｓの内の関連付けられた複数のソースバスラインに第２表示信号電圧を供給する。各垂直走査期間において、複数のソースバスライン１４ｓのそれぞれに、第１表示信号電圧および第２表示信号電圧が重畳して供給される。第１表示信号電圧および第２表示信号電圧の極性は、それぞれ、各垂直走査期間において変化しない。

複数の第１ソースドライバ３５ａのそれぞれについて、関連付けられた複数のソースバスラインとは、例えば、複数の第１ソースドライバ３５ａのそれぞれに電気的に接続されているソースバスラインをいう。複数の第２ソースドライバ３５ｂのそれぞれについて、関連付けられた複数のソースバスラインとは、例えば、複数の第２ソースドライバ３５ｂのそれぞれに電気的に接続されているソースバスラインをいう。

液晶表示パネル１００は、両側入力駆動構造を有するので、片側入力駆動構造を有する液晶表示パネルに比べて、個々のソースドライバに求められる充電能力が低減される。すなわち、液晶表示パネル１００は、片側入力駆動構造を有する液晶表示パネルに比べて、高い充電能力を有する。液晶表示パネル１００の充電能力の評価については、後述する。

ゲートドライバ３２およびソースドライバ３５ａ、３５ｂは、例えば、図示されるように、ＣＯＦ（チップオンフィルム）を用いてＴＦＴ基板１０Ａに実装されている。第１額縁領域２０ａおよび第２額縁領域２０ｂは、ＣＯＦを含み得る。これに限られず、ゲートドライバ３２および／またはソースドライバ３５ａ、３５ｂは、ＣＯＧ（チップオングラス）を用いてＴＦＴ基板１０Ａに実装されていてもよい。第１額縁領域２０ａおよび第２額縁領域２０ｂは、ＴＦＴ基板１０Ａに含まれていてもよい。

第１表示信号電圧および第２表示信号電圧は、共通の入力表示信号から生成される。第１ソースドライバ３５ａおよび第２ソースドライバ３５ｂは、入力表示信号によって与えられる、各画素が表示すべき階調に基づいて、その画素に供給される第１表示信号電圧および第２表示信号電圧を、それぞれ、生成する。第１ソースドライバ３５ａおよび第２ソースドライバ３５ｂから生成される第１表示信号電圧および第２表示信号電圧は、理想的には同一である。

液晶表示パネル１００において、各ソースバスライン１４ｓに、重畳して供給される第１表示信号電圧および第２表示信号電圧の極性は、それぞれ、各垂直走査期間において変化しない。液晶表示パネル１００において、各ソースバスライン１４ｓに供給される第１表示信号電圧および第２表示信号電圧の極性が互いに異なる頻度は、比較例１の液晶表示パネルよりも低いので、ソースドライバの発熱が抑制される。各ソースバスライン１４ｓに供給される第１表示信号電圧および第２表示信号電圧の極性が互いに異なる頻度は、例えば、多くても１垂直走査期間（１Ｖ）ごとに１回である。例えば、４Ｋ２Ｋ（単に「４Ｋ」と呼ばれることもある。）（横およそ４０００画素×縦およそ２０００画素）のパネルにおいては、第１表示信号電圧および第２表示信号電圧の極性が互いに異なる頻度は、比較例１の液晶表示パネルにおける値を１とすると、液晶表示パネル１００における値はおよそ２０００分の１である。

図２（ａ）を参照して、各画素のトランジスタとゲートバスライン１２およびソースバスライン１４ｓとの電気的な接続関係について説明する。図２（ａ）は、各画素のトランジスタとゲートバスライン１２およびソースバスライン１４ｓとの電気的な接続関係、および、ある垂直走査期間において各画素に印加される表示信号電圧の極性を示す。

ＴＦＴ基板１０Ａ１は、マルチ画素構造を有しており、各画素Ｐが２つの副画素ＳＰａとＳＰｂとを有している。２つの副画素ＳＰａおよびＳＰｂは、列方向に沿って配列されている。２つの副画素ＳＰａおよびＳＰｂは、互いに異なる階調（輝度）を呈することができる。画素Ｐに入力されたソース信号電圧（階調信号電圧）に応じて、画素Ｐが表示すべき階調に対して、一方の副画素ＳＰａは高い階調を呈し、他方の副画素ＳＰｂは低い階調を呈し、画素Ｐ全体として入力されたソース信号電圧に応じた階調を呈する。マルチ画素構造は、垂直配向モードの液晶表示パネルに特に好適に用いられ、そのガンマ特性の視角依存性を改善することができる。マルチ画素構造を有する液晶表示パネルの構造およびその駆動方法は、例えば、本出願人による特開２００５−１８９８０４号公報（特許第４２６５７８８号）に記載されている。参考のために、特開２００５−１８９８０４号公報の開示内容の全てを本明細書に援用する。

ＴＦＴ基板１０Ａ１は、２つの副画素（第１副画素ＳＰａおよび第２副画素ＳＰｂ）に対応して、２つの副画素電極（第１副画素電極１１ａおよび第２副画素電極１１ｂ）を有している。２つの副画素電極１１ａおよび１１ｂは、例えば、共通のゲートバスライン１２に接続された２つのトランジスタ１８ａおよび１８ｂを介して、共通のソースバスライン１４ｓから表示信号電圧が供給される。もちろん、２つのトランジスタ１８ａおよび１８ｂは、同じタイミングでＯＮ／ＯＦＦ制御されればよいので、必ずしも共通のゲートバスライン１２に接続されている必要はない。ソースバスライン１４ｓについても同様である。ただし、ゲートバスラインおよび／またはソースバスラインの本数が増えると、開口率が低下する要因となるので、１つの画素Ｐを構成する２つの副画素ＳＰａおよびＳＰｂのそれぞれに対応する２つのトランジスタ１８ａ、１８ｂは、共通のゲートバスライン１２および共通のソースバスライン１４ｓに接続されることが好ましい。

液晶表示パネル１００は、シングルソース構造を有する。複数のソースバスライン１４ｓは、各画素列に対応して配置されたソースバスライン（第１ソースバスラインということがある。）１４ｓを含む。ｎ列目の画素列（すなわち列方向に配列された複数の画素）に対応して配置されたソースバスラインをＳ（ｎ）ということがある。液晶表示パネル１００においては、列方向に互いに隣接する２個の画素に接続されたトランジスタ１８ａ、１８ｂは、互いに異なる第１ソースバスラインに接続されている。行方向に互いに隣接する２個の画素に接続されたトランジスタ１８ａ、１８ｂは、互いに異なるソースバスライン１４ｓに接続されている。各垂直走査期間において、互いに隣接する２本のソースバスライン１４ｓに供給される第１表示信号電圧の極性は互いに逆であり、各垂直走査期間において、互いに隣接する２本のソースバスライン１４ｓに供給される第２表示信号電圧の極性は互いに逆である。上述したように、各垂直走査期間において、複数のソースバスライン１４ｓのそれぞれに、第１表示信号電圧および第２表示信号電圧が重畳して供給され、第１表示信号電圧および第２表示信号電圧の極性は、それぞれ、各垂直走査期間において変化しない。従って、図２（ａ）に示すように、各垂直走査期間（フレーム期間と呼ばれることもある。）において、互いに隣接する画素に供給される信号電圧の極性は互いに逆となり、ドット反転状態を呈する。液晶表示パネル１００は、フリッカの発生を抑制することができるので、表示品位を低下させることなくソースドライバの発熱を抑制することができる。

図２（ｂ）は、各ソースバスラインＳ（ｎ）および各ゲートバスラインＧ（ｍ）に供給される電圧の波形を示す。ｍ行目の画素行（すなわち行方向に配列された複数の画素）に対応して配置されたゲートバスラインをＧ（ｍ）ということがある。各ソースバスラインＳ（ｎ）に供給される表示信号電圧の内、第１表示信号電圧を実線で、第２表示信号電圧を破線で示す。図２（ｂ）に示すように、各ソースバスラインに供給される第１表示信号電圧および第２表示信号電圧のそれぞれは、１垂直走査期間（１Ｖ）ごとに極性が反転する（周期は２Ｖ）。すなわち、ある垂直走査期間において、各画素に印加される表示信号電圧の極性は図２（ａ）に示すようになり、その次の垂直走査期間においては、各画素に印加される表示信号電圧の極性は反転する。これに限られず、第１表示信号電圧および第２表示信号電圧の極性が反転する周期は、例えば４Ｖ以上であってもよい。第１表示信号電圧および第２表示信号電圧の極性反転の周期が長いと、異常電流の発生の頻度をより低くすることができ、かつ、消費電力を低減できる。

ここで液晶表示パネルの充電能力を評価する。液晶表示パネルの充電能力は、画素あたりの充電時間に比例し、ソースドライバあたりのソースバスライン負荷（容量および抵抗の積（「ＣＲ積」と呼ばれることもある。））に反比例するとする。液晶表示パネルの大型化および／または高精細化にともない、液晶表示パネルの充電能力の向上が求められている。

液晶表示パネル１００は両側入力駆動構造を有するので、以下に説明するように、片側入力駆動構造を有する液晶表示パネル（「比較例２の液晶表示パネル」ということがある。）よりも高い充電能力を有する。ソースドライバあたりのソースバスライン負荷は、以下に説明するように、比較例２の液晶表示パネルを１とすると、液晶表示パネル１００においては１／４である。液晶表示パネル１００では、ソースバスラインの両側にソースドライバが接続されているので、各ソースドライバは、各ソースバスラインの実質的に半分を駆動することになる。従って、各ソースドライバについて、ソースバスライン抵抗は１／２になり、ソースバスライン容量は１／２になるので、これらの積であるソースバスライン負荷は１／４となる。液晶表示パネル１００および比較例２の液晶表示パネルはともにシングルソース構造を有するので、画素あたりの充電時間は同じである。以上より、液晶表示パネル１００の充電能力は、比較例２の液晶表示パネルの４倍と評価できる。

マルチ画素構造を有する液晶表示パネル１００においては、第１副画素ＳＰａは第１補助容量を有し、第２副画素ＳＰｂは第２補助容量を有する。第１副画素ＳＰａの第１補助容量に接続された補助容量配線ＣＳａと、第２副画素ＳＰｂの第２補助容量に接続された補助容量配線ＣＳｂとから、互いに異なる補助容量電圧を供給することによって、第１副画素ＳＰａの液晶層と第２副画素ＳＰｂの液晶層とに印加される実効電圧を異ならせる。ここでは、補助容量配線ＣＳａおよびＣＳｂはゲートバスライン１２とは電気的に独立している。なお、液晶表示パネル１００全体では、補助容量配線ＣＳａおよびＣＳｂのように互いに電気的に独立な補助容量配線が、例えば１２種類設けられており、補助容量電圧の位相に応じて、対応する副画素の補助容量電極に供給される。例えば、１２種類の補助容量電圧は、１２本の補助容量幹線から各補助容量配線に供給される。

一般的な液晶表示パネルにおいては、補助容量には、液晶容量と同じ電圧が印加されるので、補助容量を構成する一対の電極の内の一方には画素電極と同じ電圧が供給され、他方の電極には共通電極（対向電極）と同じ電圧（共通電圧）が供給される。これに対して、マルチ画素構造を有する液晶表示パネルにおいては、上記の補助容量配線ＣＳａおよびＣＳｂから互いに異なる振動電圧（１垂直走査期間内において振動する電圧）が供給される。振動電圧は、典型的には、補助容量配線ＣＳａと補助容量配線ＣＳｂとで位相が１８０°異なる電圧である。なお、補助容量が有する一対の電極の内で、補助容量配線に接続された電極は、補助容量対向電極と呼ばれることもある。

補助容量配線およびこれに接続された補助容量電極は、例えば、ゲートバスラインと同じメタル層（ゲートメタル層という。）によって形成される。補助容量の誘電体層は、例えば、ゲート絶縁層で形成される。補助容量電極上の誘電体層の上に形成される電極は、画素電極（副画素電極）と同じ導電層、または、ソースバスラインと同じメタル層（ソースメタル層）で形成され、ＴＦＴのドレインまたは画素電極（副画素電極）と電気的に接続される。これらの補助容量の構造はよく知られているので、図示を省略する。

ＴＦＴ基板１０Ａ１が有する補助容量配線ＣＳａおよびＣＳｂのそれぞれは、例えば図２（ａ）に示すように、１つの画素行（すなわち行方向に配列された複数の画素）に属する第１補助容量（第１副画素ＳＰａが有する補助容量）に接続され、行方向に延びる第１補助容量配線１６＿１と、１つの画素行に属する第２補助容量（第２副画素ＳＰｂが有する補助容量）に接続され、行方向に延びる第２補助容量配線１６＿２と、互いに隣接する画素行に関連付けられた第１補助容量配線１６＿１および第２補助容量配線１６＿２と平行に設けられ、上記第１補助容量配線１６＿１および上記第２補助容量配線１６＿２に電気的に接続された第３補助容量配線１６＿３とを有している。

補助容量配線ＣＳａおよびＣＳｂのそれぞれは、例えば、列方向に沿って配列された２つの画素をｋ行目画素およびｋ＋１行目画素とし、それぞれの画素において、第１副画素ＳＰａの列方向に第２副画素ＳＰｂが配置されており、ｋ行目画素の第２副画素ＳＰｂに関連付けられた第２補助容量配線１６＿２と、ｋ＋１行目画素の第１副画素ＳＰａに関連付けられた第１補助容量配線１６＿１と、これら第２補助容量配線１６＿２と第１補助容量配線１６＿１との間に設けられた第３補助容量配線１６＿３と、これらを電気的に接続する補助容量連結配線１６ｃｎをさらに有する。補助容量連結配線１６ｃｎは、第１補助容量（第１副画素ＳＰａが有する補助容量）および第２補助容量（第２副画素ＳＰｂが有する補助容量）の補助容量電極と電気的に接続されている。

このように、補助容量配線ＣＳａおよびＣＳｂを複数の配線で構成される分岐構造（梯子構造を含む）とすることによって、補助容量配線ＣＳａおよびＣＳｂの抵抗を低減させることができる。したがって、高精細および／または大型の液晶表示パネルにおいても、補助容量電圧の遅延や波形なまりの発生を抑制することができる。

上述した例においては、液晶表示パネル１００はマルチ画素構造を有するが、本実施形態はこれに限られない。

例えば、本実施形態の液晶表示パネルが有するマルチ画素構造および／またはマルチ画素駆動方法は、例示したものに限られない。すなわち、各画素が有する２つの副画素に、互いに異なる階調（輝度）を呈する方法は、例示したものに限られない。例えば、それぞれの副画素に接続されたトランジスタおよび補助容量に加えて、一方の副画素がもう一つのトランジスタおよびそれに接続された容量を有することによってマルチ画素駆動を行ってもよい。このような、各画素が３個のトランジスタを有するマルチ画素構造は、例えば特開２０１３−２５０５４５号の図８および図９に開示されている。

本実施形態の液晶表示パネルは、マルチ画素構造を有しなくてもよい。本実施形態の液晶表示パネルは、マルチ画素駆動を行わなくてもよい。

本実施形態の液晶表示パネルは、垂直配向モード（ＶＡモード）に限られない。本実施形態の液晶表示パネルは、横電界モード（ＩＰＳモード、ＦＦＳモードを含む）であってもよい。

液晶表示パネル１００のトランジスタは、アモルファスシリコンＴＦＴ（ａ−Ｓｉ ＴＦＴ）、ポリシリコンＴＦＴ（ｐ−Ｓｉ ＴＦＴ）、マイクロクリスタリンシリコンＴＦＴ（μＣ−Ｓｉ ＴＦＴ）などの公知のＴＦＴであってよいが、酸化物半導体層を有するＴＦＴ（酸化物ＴＦＴ）を用いることが好ましい。

酸化物半導体層に含まれる酸化物半導体は、アモルファス酸化物半導体であってもよいし、結晶質部分を有する結晶質酸化物半導体であってもよい。結晶質酸化物半導体としては、多結晶酸化物半導体、微結晶酸化物半導体、ｃ軸が層面に概ね垂直に配向した結晶質酸化物半導体などが挙げられる。

酸化物半導体層は、２層以上の積層構造を有していてもよい。酸化物半導体層が積層構造を有する場合には、酸化物半導体層は、非晶質酸化物半導体層と結晶質酸化物半導体層とを含んでいてもよい。あるいは、結晶構造の異なる複数の結晶質酸化物半導体層を含んでいてもよい。また、複数の非晶質酸化物半導体層を含んでいてもよい。酸化物半導体層が上層と下層とを含む２層構造を有する場合、上層に含まれる酸化物半導体のエネルギーギャップは、下層に含まれる酸化物半導体のエネルギーギャップよりも大きいことが好ましい。ただし、これらの層のエネルギーギャップの差が比較的小さい場合には、下層の酸化物半導体のエネルギーギャップが上層の酸化物半導体のエネルギーギャップよりも大きくてもよい。

非晶質酸化物半導体および上記の各結晶質酸化物半導体の材料、構造、成膜方法、積層構造を有する酸化物半導体層の構成などは、例えば特開２０１４−００７３９９号公報に記載されている。参考のために、特開２０１４−００７３９９号公報の開示内容の全てを本明細書に援用する。

酸化物半導体層は、例えば、Ｉｎ、ＧａおよびＺｎのうち少なくとも１種の金属元素を含んでもよい。酸化物半導体層は、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の半導体（例えば酸化インジウムガリウム亜鉛）を含む。ここで、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の半導体は、Ｉｎ（インジウム）、Ｇａ（ガリウム）、Ｚｎ（亜鉛）の三元系酸化物であって、Ｉｎ、ＧａおよびＺｎの割合（組成比）は特に限定されず、例えばＩｎ：Ｇａ：Ｚｎ＝２：２：１、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝１：１：２等を含む。このような酸化物半導体層は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の半導体を含む酸化物半導体膜から形成され得る。なお、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の半導体等、酸化物半導体を含む活性層を有するチャネルエッチ型のＴＦＴを、「ＣＥ−ＯＳ−ＴＦＴ」と呼ぶことがある。

Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の半導体は、アモルファスでもよいし、結晶質でもよい。結晶質Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の半導体としては、ｃ軸が層面に概ね垂直に配向した結晶質Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の半導体が好ましい。

なお、結晶質Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の半導体の結晶構造は、例えば、特開２０１４−００７３９９号公報、特開２０１２−１３４４７５号公報、特開２０１４−２０９７２７号公報などに開示されている。参考のために、特開２０１２−１３４４７５号公報および特開２０１４−２０９７２７号公報の開示内容の全てを本明細書に援用する。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系半導体層を有するＴＦＴは、高い移動度（ａ−ＳｉＴＦＴに比べ２０倍超）および低いリーク電流（ａ−ＳｉＴＦＴに比べ１００分の１未満）を有しているので、駆動ＴＦＴ（例えば、複数の画素を含む表示領域の周辺に、表示領域と同じ基板上に設けられる駆動回路に含まれるＴＦＴ）および画素ＴＦＴ（画素に設けられるＴＦＴ）として好適に用いられる。

酸化物半導体層は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系半導体の代わりに、他の酸化物半導体を含んでいてもよい。例えばＩｎ−Ｓｎ−Ｚｎ−Ｏ系半導体（例えばＩｎ₂Ｏ₃−ＳｎＯ₂−ＺｎＯ；ＩｎＳｎＺｎＯ）を含んでもよい。Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系半導体は、Ｉｎ（インジウム）、Ｓｎ（スズ）およびＺｎ（亜鉛）の三元系酸化物である。あるいは、酸化物半導体層は、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系半導体、Ｉｎ−Ａｌ−Ｓｎ−Ｚｎ−Ｏ系半導体、Ｚｎ−Ｏ系半導体、Ｉｎ−Ｚｎ−Ｏ系半導体、Ｚｎ−Ｔｉ−Ｏ系半導体、Ｃｄ−Ｇｅ−Ｏ系半導体、Ｃｄ−Ｐｂ−Ｏ系半導体、ＣｄＯ（酸化カドミウム）、Ｍｇ−Ｚｎ−Ｏ系半導体、Ｉｎ−Ｇａ−Ｓｎ−Ｏ系半導体、Ｉｎ−Ｇａ−Ｏ系半導体、Ｚｒ−Ｉｎ−Ｚｎ−Ｏ系半導体、Ｈｆ−Ｉｎ−Ｚｎ−Ｏ系半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系半導体、Ｇａ−Ｚｎ−Ｏ系半導体などを含んでいてもよい。

上述した例においては、液晶表示パネル１００はドット反転状態（１行１列ドット反転状態）を呈するが、本実施形態はこれに限られない。以下に示すように、本実施形態による液晶表示パネルは、Ｎ行１列ドット反転状態（Ｎは２以上の整数）を呈してもよい。図３を参照してＮ＝２の場合を説明し、図４を参照してＮが３以上の場合を説明する。

図３を参照して、本実施形態の他の一例を説明する。図３（ａ）は、実施形態１による液晶表示パネルに用いられるＴＦＴ基板１０Ａ２の模式的な平面図であり、各画素のトランジスタとゲートバスライン１２およびソースバスライン１４ｓとの電気的な接続関係、および、ある垂直走査期間において各画素に印加される表示信号電圧の極性を示す図である。図３（ｂ）は、ＴＦＴ基板１０Ａ２を有する液晶表示パネルの駆動に用いられる各種電圧の波形を示す図である。

図３（ａ）に示すように、ＴＦＴ基板１０Ａ２を有する実施形態１による液晶表示パネルは、２行１列ドット反転状態を呈する点において、ＴＦＴ基板１０Ａ１を有する液晶表示パネル１００と異なる。すなわち、ＴＦＴ基板１０Ａ２の各画素列（ｎ列目の画素列とする。）において、互いに隣接する２個の画素に接続されたトランジスタ１８ａ、１８ｂは、その画素列（ｎ列目の画素列）に対応して配置された第１ソースバスラインＳ（ｎ）に接続され、上記２個の画素に列方向に隣接する、互いに隣接する２個の画素に接続されたトランジスタ１８ａ、１８ｂは、その画素列に隣接する画素列（ｎ＋１列目の画素列）に対応して配置された第１ソースバスラインＳ（ｎ＋１）に接続されている。ＴＦＴ基板１０Ａ２を有する実施形態１による液晶表示パネルは、各画素のトランジスタとソースバスラインとの電気的な接続関係を除いて、液晶表示パネル１００と同じであってよい。

ＴＦＴ基板１０Ａ２を有する実施形態１による液晶表示パネルは、両側入力駆動構造を有するので、片側入力駆動構造を有する液晶表示パネルに比べて、個々のソースドライバに求められる充電能力が低減される。

ＴＦＴ基板１０Ａ２を有する実施形態１による液晶表示パネルにおいて、各ソースバスライン１４ｓに、重畳して供給される第１表示信号電圧および第２表示信号電圧の極性は、それぞれ、各垂直走査期間において変化しない。ＴＦＴ基板１０Ａ２を有する実施形態１による液晶表示パネルにおいて、各ソースバスライン１４ｓに供給される第１表示信号電圧および第２表示信号電圧の極性が互いに異なる頻度は、比較例１の液晶表示パネルよりも低いので、ソースドライバの発熱が抑制される。

ＴＦＴ基板１０Ａ２を有する実施形態１による液晶表示パネルは、各垂直走査期間において２行１列ドット反転状態を呈するので、フリッカが抑制される。ただし、解像度が同じであれば、フリッカの発生を抑制する観点からは、２行１列ドット反転状態よりも１行１列ドット反転状態の方が好ましい。

図４を参照して、本実施形態のさらに他の一例を説明する。図４（ａ）は、実施形態１による液晶表示パネルに用いられるＴＦＴ基板１０Ａ３の模式的な平面図であり、各画素のトランジスタとゲートバスライン１２およびソースバスライン１４ｓとの電気的な接続関係、および、ある垂直走査期間において各画素に印加される表示信号電圧の極性を示す図である。図４（ｂ）は、ＴＦＴ基板１０Ａ３を有する液晶表示パネルの駆動に用いられる各種電圧の波形を示す図である。

図４（ａ）に示すように、ＴＦＴ基板１０Ａ３を有する実施形態１による液晶表示パネルは、Ｎ行１列ドット反転状態（Ｎは３以上の整数）を呈する点において、ＴＦＴ基板１０Ａ１を有する液晶表示パネル１００と異なる。すなわち、ＴＦＴ基板１０Ａ３の各画素列（ｎ列目の画素列とする。）において、互いに隣接するＮ個の画素に接続されたトランジスタ１８ａ、１８ｂは、その画素列（ｎ列目の画素列）に対応して配置された第１ソースバスラインＳ（ｎ）に接続され、上記Ｎ個の画素に列方向に隣接する、互いに隣接するＮ個の画素に接続されたトランジスタ１８ａ、１８ｂは、その画素列に隣接する画素列（ｎ＋１列目の画素列）に対応して配置された第１ソースバスラインＳ（ｎ＋１）に接続されている。ＴＦＴ基板１０Ａ３を有する実施形態１による液晶表示パネルは、各画素のトランジスタとソースバスラインとの電気的な接続関係を除いて、液晶表示パネル１００と同じであってよい。

ＴＦＴ基板１０Ａ３を有する実施形態１による液晶表示パネルは、両側入力駆動構造を有するので、片側入力駆動構造を有する液晶表示パネルに比べて、個々のソースドライバに求められる充電能力が低減される。

ＴＦＴ基板１０Ａ３を有する実施形態１による液晶表示パネルにおいて、各ソースバスライン１４ｓに、重畳して供給される第１表示信号電圧および第２表示信号電圧の極性は、それぞれ、各垂直走査期間において変化しない。ＴＦＴ基板１０Ａ３を有する実施形態１による液晶表示パネルにおいて、各ソースバスライン１４ｓに供給される第１表示信号電圧および第２表示信号電圧の極性が互いに異なる頻度は、比較例１の液晶表示パネルよりも低いので、ソースドライバの発熱が抑制される。

ＴＦＴ基板１０Ａ３を有する実施形態１による液晶表示パネルは、各垂直走査期間においてＮ行１列ドット反転状態を呈する。解像度が同じであれば、フリッカの発生を抑制する観点からは、Ｎ行１列ドット反転状態よりも１行１列ドット反転状態の方が好ましい。しかしながら、例えば４Ｋ（画素数はおよそ２０００行×およそ４０００列）や８Ｋ（画素数はおよそ４０００行×およそ８０００列）等、ＦＨＤ（画素数は１０８０行×１９２０列）を超える解像度を有する高精細の表示パネルにおいては、複数行ごとに反転させてもフリッカが視認されず、表示品位においてほとんど問題ない場合がある。フリッカを抑制する観点からは、Ｎ行１列ドット反転状態についてのＮは、表示領域１０ｄを画定する複数の画素が有する画素行をｍ行とするとき、例えば、ｍを１０８０で除した商の２倍以下の整数であることが好ましい。

（実施形態２）
図５および図６を参照して、本発明の実施形態２による液晶表示パネルを説明する。図５は、本発明の実施形態２による液晶表示パネルに用いられるＴＦＴ基板１０Ｂ１の模式的な平面図であり、図６は、ＴＦＴ基板１０Ｂ１を有する液晶表示パネルの駆動に用いられる各種電圧の波形を示す図である。以下では、本実施形態による液晶表示パネルが実施形態１による液晶表示パネルと異なる点を中心に説明を行う。以降の実施形態についても同様である。

実施形態２による液晶表示パネルは、ダブルソース構造を有する点において、実施形態１による液晶表示パネルと異なる。

図５は、各画素のトランジスタとゲートバスライン１２およびソースバスライン１４ａ、１４ｂとの電気的な接続関係、および、ある垂直走査期間において各画素に印加される表示信号電圧の極性を示す図である。実施形態２による液晶表示パネルにおいて、複数のソースバスラインは、各画素列に対応して配置された第１ソースバスライン１４ａおよび第２ソースバスライン１４ｂを含む。図中においては、画素の左側に設けられたソースバスラインを第１ソースバスライン１４ａと表し、画素の右側に設けられたソースバスラインを第２ソースバスライン１４ｂと表すことにする。ｎ列目の画素列（すなわち列方向に配列された複数の画素）に対応して配置された第１ソースバスラインをＳａ（ｎ）、ｎ列目の画素列に対応して配置された第２ソースバスラインをＳｂ（ｎ）ということがある。

図５に示すように、第１ソースバスライン１４ａおよび第２ソースバスライン１４ｂに、各垂直走査期間において供給される第１表示信号電圧の極性は互いに逆であり、かつ、各垂直走査期間において供給される第２表示信号電圧の極性は互いに逆である。各垂直走査期間において、行方向に互いに隣接する２個の画素に供給される第１表示信号電圧の極性は互いに逆であり、各垂直走査期間において、行方向に互いに隣接する２個の画素に供給される第２表示信号電圧の極性は互いに逆である。各画素行において、行方向に互いに隣接する２個の画素の一方の画素は、第１ソースバスライン１４ａに接続され、他方の画素は、第２ソースバスライン１４ｂに接続されている。図６に示すように、ＴＦＴ基板１０Ｂ１を有する液晶表示パネルにおいて、各ソースバスライン１４ａ、１４ｂに、重畳して供給される第１表示信号電圧および第２表示信号電圧の極性は、それぞれ、各垂直走査期間において変化しない。図５に示すように、各垂直走査期間において、互いに隣接する画素に供給される信号電圧の極性は互いに逆となり、ドット反転状態を呈する。

ＴＦＴ基板１０Ｂ１を有する液晶表示パネルにおいて、各ソースバスライン１４ａ、１４ｂに供給される第１表示信号電圧および第２表示信号電圧の極性が互いに異なる頻度は、比較例１の液晶表示パネルよりも低いので、ソースドライバの発熱が抑制される。

ＴＦＴ基板１０Ｂ１を有する液晶表示パネルは、フリッカの発生を抑制することができるので、表示品位を低下させることなくソースドライバの発熱を抑制することができる。

図６は、各第１ソースバスラインＳａ（ｎ）、各第２ソースバスラインＳｂ（ｎ）および各ゲートバスラインＧ（ｍ）に供給される電圧の波形を示す。各ソースバスラインＳａ（ｎ）、Ｓｂ（ｎ）に供給される表示信号電圧の内、第１表示信号電圧を実線で、第２表示信号電圧を破線で示す。各ソースバスラインＳａ（ｎ）、Ｓｂ（ｎ）に供給される第１表示信号電圧および第２表示信号電圧のそれぞれは、例えば、１垂直走査期間（１Ｖ）ごとに極性が反転する。

ＴＦＴ基板１０Ｂ１を有する液晶表示パネルはダブルソース構造を有するので、図６に示すように、２本のゲートバスラインを同時に選択することができる。例えば、図６に示すように、列方向に互いに隣接する２つの画素に接続されているトランジスタは、同じタイミングでオン状態となる。例えば、列方向に互いに隣接する２つの画素に接続されているトランジスタは互いに異なるゲートバスラインＧ（ｍ）およびＧ（ｍ＋１）に接続され、ゲートバスラインＧ（ｍ）およびＧ（ｍ＋１）は同時に選択される。列方向に互いに隣接する２つの画素に接続されているトランジスタは、共通の走査信号によってオン／オフ制御されていてもよい。

ＴＦＴ基板１０Ｂ１を有する液晶表示パネルは、両側入力駆動構造を有するので、片側入力駆動構造を有する液晶表示パネルに比べて、個々のソースドライバに求められる充電能力が低減される。すなわち、ＴＦＴ基板１０Ｂ１を有する液晶表示パネルは、片側入力駆動構造を有する液晶表示パネルに比べて、高い充電能力を有する。ＴＦＴ基板１０Ｂ１を有する液晶表示パネルの充電能力について、以下で評価する。

２本のゲートバスラインを同時に選択して駆動すると、ＴＦＴ基板１０Ｂ１を有する液晶表示パネルにおいては、画素への充電時間が十分に確保される。画素あたりの充電時間は、シングルソース構造を有する実施形態１による液晶表示パネルの２倍である。ソースドライバあたりのソースバスライン負荷は、シングルソース構造を有する実施形態１による液晶表示パネルと同じである。ここで、ソースバスラインに接続されたトランジスタによる寄生容量の影響を考慮すると、ソースドライバあたりのソースバスライン負荷は、実施形態１による液晶表示パネルよりも小さい。各ソースバスラインに接続されるトランジスタの数において、ダブルソース構造を有する実施形態２の液晶表示パネルは、シングルソース構造を有する実施形態１の液晶表示パネルの半分だからである。

以上より、シングルソース構造かつ両側入力駆動構造を有する実施形態１による液晶表示パネルの充電能力を１とすると、ダブルソース構造かつ両側入力駆動構造を有する実施形態２による液晶表示パネルの充電能力は２以上である。実施形態２による液晶表示パネルの充電能力は、シングルソース構造かつ片側入力駆動構造を有する比較例２の液晶表示パネルの８倍以上と評価できる。

上述した例においては、実施形態２による液晶表示パネルはマルチ画素構造を有するが、本実施形態はこれに限られない。

実施形態１において述べたように、本実施形態の液晶表示パネルが有するマルチ画素構造および／またはマルチ画素駆動方法は、例示したものに限られない。すなわち、各画素が有する２つの副画素に、互いに異なる階調（輝度）を呈する方法は、例示したものに限られない。本実施形態の液晶表示パネルは、マルチ画素構造を有しなくてもよい。本実施形態の液晶表示パネルは、マルチ画素駆動を行わなくてもよい。本実施形態の液晶表示パネルは、垂直配向モード（ＶＡモード）に限られない。本実施形態の液晶表示パネルは、横電界モード（ＩＰＳモード、ＦＦＳモードを含む）であってもよい。

上述した例においては、ＴＦＴ基板１０Ｂ１を有する液晶表示パネルはドット反転状態（１行１列ドット反転状態）を呈するが、本実施形態はこれに限られない。以下に示すように、本実施形態による液晶表示パネルは、Ｎ行１列ドット反転状態（Ｎは２以上の整数）を呈してもよい。図７を参照してＮ＝２の場合を説明し、図８を参照してＮが３以上の場合を説明する。

図７を参照して、本実施形態の他の一例を説明する。図７は、実施形態２による液晶表示パネルに用いられるＴＦＴ基板１０Ｂ２の模式的な平面図であり、各画素のトランジスタとゲートバスライン１２およびソースバスライン１４ａ、１４ｂとの電気的な接続関係、および、ある垂直走査期間において各画素に印加される表示信号電圧の極性を示す図である。

図７に示すように、ＴＦＴ基板１０Ｂ２を有する液晶表示パネルは、２行１列ドット反転状態を呈する点において、ＴＦＴ基板１０Ｂ１を有する液晶表示パネルと異なる。すなわち、ＴＦＴ基板１０Ｂ２の各画素列（ｎ列目の画素列とする。）において、互いに隣接する２個の画素に接続されたトランジスタ１８ａ、１８ｂは、その画素列（ｎ列目の画素列）に対応して配置された第１ソースバスライン１４ａに接続され、上記２個の画素に列方向に隣接する、互いに隣接する２個の画素に接続されたトランジスタ１８ａ、１８ｂは、その画素列（ｎ列目の画素列）に対応して配置された第２ソースバスライン１４ｂに接続されている。ＴＦＴ基板１０Ｂ２を有する液晶表示パネルは、各画素のトランジスタとソースバスラインとの電気的な接続関係を除いて、ＴＦＴ基板１０Ｂ１を有する液晶表示パネルと同じであってよい。ＴＦＴ基板１０Ｂ２を有する液晶表示パネルの駆動に用いられる各種電圧は、図６に示す、ＴＦＴ基板１０Ｂ１を有する液晶表示パネルの駆動に用いられる各種電圧と同じであってよい。

ＴＦＴ基板１０Ｂ２を有する液晶表示パネルは、両側入力駆動構造を有するので、片側入力駆動構造を有する液晶表示パネルに比べて、個々のソースドライバに求められる充電能力が低減される。

ＴＦＴ基板１０Ｂ２を有する液晶表示パネルにおいて、各ソースバスライン１４ａ、１４ｂに、重畳して供給される第１表示信号電圧および第２表示信号電圧の極性は、それぞれ、各垂直走査期間において変化しない。ＴＦＴ基板１０Ｂ２を有する液晶表示パネルにおいて、各ソースバスライン１４ａ、１４ｂに供給される第１表示信号電圧および第２表示信号電圧の極性が互いに異なる頻度は、比較例１の液晶表示パネルよりも低いので、ソースドライバの発熱が抑制される。

ＴＦＴ基板１０Ｂ２を有する液晶表示パネルは、各垂直走査期間において２行１列ドット反転状態を呈するので、フリッカが抑制される。ただし、解像度が同じであれば、フリッカの発生を抑制する観点からは、２行１列ドット反転状態よりも１行１列ドット反転状態の方が好ましい。

図８を参照して、本実施形態のさらに他の一例を説明する。図８は、実施形態２による液晶表示パネルに用いられるＴＦＴ基板１０Ｂ３の模式的な平面図であり、各画素のトランジスタとゲートバスライン１２およびソースバスライン１４ａ、１４ｂとの電気的な接続関係、および、ある垂直走査期間において各画素に印加される表示信号電圧の極性を示す図である。

図８に示すように、ＴＦＴ基板１０Ｂ３を有する液晶表示パネルは、Ｎ行１列ドット反転状態（Ｎは３以上の整数）を呈する点において、ＴＦＴ基板１０Ｂ１を有する液晶表示パネルと異なる。すなわち、ＴＦＴ基板１０Ｂ３の各画素列（ｎ列目の画素列とする。）において、互いに隣接するＮ個の画素に接続されたトランジスタ１８ａ、１８ｂは、その画素列（ｎ列目の画素列）に対応して配置された第１ソースバスライン１４ａに接続され、上記Ｎ個の画素に列方向に隣接する、互いに隣接するＮ個の画素に接続されたトランジスタ１８ａ、１８ｂは、その画素列（ｎ列目の画素列）に対応して配置された第２ソースバスライン１４ｂに接続されている。ＴＦＴ基板１０Ｂ３を有する液晶表示パネルは、各画素のトランジスタとソースバスラインとの電気的な接続関係を除いて、ＴＦＴ基板１０Ｂ１を有する液晶表示パネルと同じであってよい。ＴＦＴ基板１０Ｂ３を有する液晶表示パネルの駆動に用いられる各種電圧は、図６に示す、ＴＦＴ基板１０Ｂ１を有する液晶表示パネルの駆動に用いられる各種電圧と同じであってよい。

ＴＦＴ基板１０Ｂ３を有する液晶表示パネルは、両側入力駆動構造を有するので、片側入力駆動構造を有する液晶表示パネルに比べて、個々のソースドライバに求められる充電能力が低減される。

ＴＦＴ基板１０Ｂ３を有する液晶表示パネルにおいて、各ソースバスライン１４ａ、１４ｂに、重畳して供給される第１表示信号電圧および第２表示信号電圧の極性は、それぞれ、各垂直走査期間において変化しない。ＴＦＴ基板１０Ｂ３を有する液晶表示パネルにおいて、各ソースバスライン１４ａ、１４ｂに供給される第１表示信号電圧および第２表示信号電圧の極性が互いに異なる頻度は、比較例１の液晶表示パネルよりも低いので、ソースドライバの発熱が抑制される。

ＴＦＴ基板１０Ｂ３を有する液晶表示パネルは、各垂直走査期間においてＮ行１列ドット反転状態を呈するので、フリッカが抑制される。解像度が同じであれば、フリッカの発生を抑制する観点からは、Ｎ行１列ドット反転状態よりも１行１列ドット反転状態の方が好ましい。しかしながら、例えば４Ｋ（画素数はおよそ２０００行×およそ４０００列）や８Ｋ（画素数はおよそ４０００行×およそ８０００列）等、ＦＨＤ（画素数は１０８０行×１９２０列）を超える解像度を有する高精細の表示パネルにおいては、複数行ごとに反転させてもフリッカが視認されず、表示品位においてほとんど問題ない場合がある。フリッカを抑制する観点からは、Ｎ行１列ドット反転状態についてのＮは、表示領域１０ｄを画定する複数の画素が有する画素行をｍ行とするとき、例えば、ｍを１０８０で除した商の２倍以下の整数であることが好ましい。

（実施形態３）
図９および図１０を参照して、本発明の実施形態３による液晶表示パネルを説明する。図９は、本発明の実施形態３による液晶表示パネルに用いられるＴＦＴ基板１０Ｃ１の模式的な平面図であり、図１０は、ＴＦＴ基板１０Ｃ１を有する液晶表示パネルの駆動に用いられる各種電圧の波形を示す図である。

実施形態３による液晶表示パネルは、実施形態２による液晶表示パネルと同じくダブルソース構造を有するが、各画素のトランジスタとソースバスライン１４ａ、１４ｂとの電気的な接続関係、および、各垂直走査期間において各ソースバスライン１４ａ、１４ｂに印加される表示信号電圧の極性において、実施形態２による液晶表示パネルと異なる。

図９は、各画素のトランジスタとゲートバスライン１２およびソースバスライン１４ａ、１４ｂとの電気的な接続関係、および、ある垂直走査期間において各画素に印加される表示信号電圧の極性を示す図である。図９に示すように、各画素行において、行方向に互いに隣接する２個の画素の両方は、第１ソースバスライン１４ａまたは第２ソースバスライン１４ｂに接続されている。各垂直走査期間において、互いに隣接する２列の画素列に対応付けられた２本の第１ソースバスラインＳａ（ｎ）およびＳａ（ｎ＋１）に供給される第１表示信号電圧は、互いに逆であり、各垂直走査期間において、互いに隣接する２列の画素列に対応付けられた２本の第２ソースバスラインＳｂ（ｎ）およびＳｂ（ｎ＋１）に供給される第１表示信号電圧は、互いに逆である。各垂直走査期間において、互いに隣接する２列の画素列に対応付けられた２本の第１ソースバスラインＳａ（ｎ）およびＳａ（ｎ＋１）に供給される第２表示信号電圧は、互いに逆であり、各垂直走査期間において、互いに隣接する２列の画素列に対応付けられた２本の第２ソースバスラインＳｂ（ｎ）およびＳｂ（ｎ＋１）に供給される第２表示信号電圧は、互いに逆である。

図１０に示すように、ＴＦＴ基板１０Ｃ１を有する液晶表示パネルにおいて、各ソースバスライン１４ａ、１４ｂに、重畳して供給される第１表示信号電圧および第２表示信号電圧の極性は、それぞれ、各垂直走査期間において変化しない。図９に示すように、各垂直走査期間において、互いに隣接する画素に供給される信号電圧の極性は互いに逆となり、ドット反転状態を呈する。

ＴＦＴ基板１０Ｃ１を有する液晶表示パネルにおいて、各ソースバスライン１４ａ、１４ｂに供給される第１表示信号電圧および第２表示信号電圧の極性が互いに異なる頻度は、比較例１の液晶表示パネルよりも低いので、ソースドライバの発熱が抑制される。

ＴＦＴ基板１０Ｃ１を有する液晶表示パネルは、フリッカの発生を抑制することができるので、表示品位を低下させることなくソースドライバの発熱を抑制することができる。

ＴＦＴ基板１０Ｃ１を有する液晶表示パネルは、両側入力駆動構造を有するので、片側入力駆動構造を有する液晶表示パネルに比べて、個々のソースドライバに求められる充電能力が低減される。すなわち、ＴＦＴ基板１０Ｃ１を有する液晶表示パネルは、片側入力駆動構造を有する液晶表示パネルに比べて、高い充電能力を有する。

図１０は、各第１ソースバスラインＳａ（ｎ）、各第２ソースバスラインＳｂ（ｎ）および各ゲートバスラインＧ（ｍ）に供給される電圧の波形を示す。各ソースバスラインＳａ（ｎ）、Ｓｂ（ｎ）に供給される表示信号電圧の内、第１表示信号電圧を実線で、第２表示信号電圧を破線で示す。図９に示すように、各ソースバスラインＳａ（ｎ）、Ｓｂ（ｎ）に供給される第１表示信号電圧および第２表示信号電圧のそれぞれは、１垂直走査期間（１Ｖ）ごとに極性が反転している。

上述した例においては、ＴＦＴ基板１０Ｃ１を有する液晶表示パネルはドット反転状態（１行１列ドット反転状態）を呈するが、本実施形態はこれに限られない。以下に示すように、本実施形態による液晶表示パネルは、Ｎ行１列ドット反転状態（Ｎは２以上の整数）を呈してもよい。図１１を参照してＮ＝２の場合を説明し、図１２を参照してＮが３以上の場合を説明する。

図１１を参照して、本実施形態の他の一例を説明する。図１１は、実施形態３による液晶表示パネルに用いられるＴＦＴ基板１０Ｃ２の模式的な平面図であり、各画素のトランジスタとゲートバスライン１２およびソースバスライン１４ａ、１４ｂとの電気的な接続関係、および、ある垂直走査期間において各画素に印加される表示信号電圧の極性を示す図である。

図１１に示すように、ＴＦＴ基板１０Ｃ２を有する液晶表示パネルは、２行１列ドット反転状態を呈する点において、ＴＦＴ基板１０Ｃ１を有する液晶表示パネルと異なる。すなわち、ＴＦＴ基板１０Ｃ２の各画素列（ｎ列目の画素列とする。）において、互いに隣接する２個の画素に接続されたトランジスタ１８ａ、１８ｂは、その画素列（ｎ列目の画素列）に対応して配置された第１ソースバスライン１４ａに接続され、上記２個の画素に列方向に隣接する、互いに隣接する２個の画素に接続されたトランジスタ１８ａ、１８ｂは、その画素列（ｎ列目の画素列）に対応して配置された第２ソースバスライン１４ｂに接続されている。

ＴＦＴ基板１０Ｃ２を有する液晶表示パネルは、各画素のトランジスタとソースバスラインとの電気的な接続関係を除いて、ＴＦＴ基板１０Ｃ１を有する液晶表示パネルと同じであってよい。ＴＦＴ基板１０Ｃ２を有する液晶表示パネルの駆動に用いられる各種電圧は、図１０に示す、ＴＦＴ基板１０Ｃ１を有する液晶表示パネルの駆動に用いられる各種電圧と同じであってよい。

ＴＦＴ基板１０Ｃ２を有する液晶表示パネルは、両側入力駆動構造を有するので、片側入力駆動構造を有する液晶表示パネルに比べて、個々のソースドライバに求められる充電能力が低減される。

ＴＦＴ基板１０Ｃ２を有する液晶表示パネルにおいて、各ソースバスライン１４ａ、１４ｂに、重畳して供給される第１表示信号電圧および第２表示信号電圧の極性は、それぞれ、各垂直走査期間において変化しない。ＴＦＴ基板１０Ｃ２を有する液晶表示パネルにおいて、各ソースバスライン１４ａ、１４ｂに供給される第１表示信号電圧および第２表示信号電圧の極性が互いに異なる頻度は、比較例１の液晶表示パネルよりも低いので、ソースドライバの発熱が抑制される。

ＴＦＴ基板１０Ｃ２を有する液晶表示パネルは、各垂直走査期間において２行１列ドット反転状態を呈するので、フリッカが抑制される。ただし、解像度が同じであれば、フリッカの発生を抑制する観点からは、２行１列ドット反転状態よりも１行１列ドット反転状態の方が好ましい。

図１２を参照して、本実施形態のさらに他の一例を説明する。図１２は、実施形態３による液晶表示パネルに用いられるＴＦＴ基板１０Ｃ３の模式的な平面図であり、各画素のトランジスタとゲートバスライン１２およびソースバスライン１４ａ、１４ｂとの電気的な接続関係、および、ある垂直走査期間において各画素に印加される表示信号電圧の極性を示す図である。

図１２に示すように、ＴＦＴ基板１０Ｃ３を有する液晶表示パネルは、Ｎ行１列ドット反転状態（Ｎは３以上の整数）を呈する点において、ＴＦＴ基板１０Ｃ１を有する液晶表示パネルと異なる。すなわち、ＴＦＴ基板１０Ｂ３の各画素列（ｎ列目の画素列とする。）において、互いに隣接するＮ個の画素に接続されたトランジスタ１８ａ、１８ｂは、その画素列（ｎ列目の画素列）に対応して配置された第１ソースバスライン１４ａに接続され、上記Ｎ個の画素に列方向に隣接する、互いに隣接するＮ個の画素に接続されたトランジスタ１８ａ、１８ｂは、その画素列（ｎ列目の画素列）に対応して配置された第２ソースバスライン１４ｂに接続されている。ＴＦＴ基板１０Ｃ３を有する液晶表示パネルは、各画素のトランジスタとソースバスラインとの電気的な接続関係を除いて、ＴＦＴ基板１０Ｃ１を有する液晶表示パネルと同じであってよい。ＴＦＴ基板１０Ｃ３を有する液晶表示パネルの駆動に用いられる各種電圧は、図１０に示す、ＴＦＴ基板１０Ｃ１を有する液晶表示パネルの駆動に用いられる各種電圧と同じであってよい。

ＴＦＴ基板１０Ｃ３を有する液晶表示パネルは、両側入力駆動構造を有するので、片側入力駆動構造を有する液晶表示パネルに比べて、個々のソースドライバに求められる充電能力が低減される。

ＴＦＴ基板１０Ｃ３を有する液晶表示パネルにおいて、各ソースバスライン１４ａ、１４ｂに、重畳して供給される第１表示信号電圧および第２表示信号電圧の極性は、それぞれ、各垂直走査期間において変化しない。ＴＦＴ基板１０Ｃ３を有する液晶表示パネルにおいて、各ソースバスライン１４ａ、１４ｂに供給される第１表示信号電圧および第２表示信号電圧の極性が互いに異なる頻度は、比較例１の液晶表示パネルよりも低いので、ソースドライバの発熱が抑制される。

ＴＦＴ基板１０Ｃ３を有する液晶表示パネルは、各垂直走査期間においてＮ行１列ドット反転状態を呈するので、フリッカが抑制される。解像度が同じであれば、フリッカの発生を抑制する観点からは、Ｎ行１列ドット反転状態よりも１行１列ドット反転状態の方が好ましい。しかしながら、例えば４Ｋ（画素数はおよそ２０００行×およそ４０００列）や８Ｋ（画素数はおよそ４０００行×およそ８０００列）等、ＦＨＤ（画素数は１０８０行×１９２０列）を超える解像度を有する高精細の表示パネルにおいては、複数行ごとに反転させてもフリッカが視認されず、表示品位においてほとんど問題ない場合がある。フリッカを抑制する観点からは、Ｎ行１列ドット反転状態についてのＮは、表示領域１０ｄを画定する複数の画素が有する画素行をｍ行とするとき、例えば、ｍを１０８０で除した商の２倍以下の整数であることが好ましい。

（実施形態４）
図１３を参照して、本発明の実施形態４による液晶表示パネル２００とその修正方法を説明する。図１３は、本発明の実施形態４による液晶表示パネル２００の模式的な平面図である。実施形態４による液晶表示パネルによると、問題１（ソースドライバが過度に発熱するという問題）に加えて、ソースバスラインに断線が発生したときに表示領域に暗部が発生するという問題（問題２）をも解決することができる。

図１３に示すように、液晶表示パネル２００は、第１額縁領域２０ａに設けられた複数の第１バッファ回路３４ａと、第２額縁領域２０ｂに設けられた複数の第２バッファ回路３４ｂとをさらに有する。複数の第１バッファ回路３４ａのそれぞれは、複数の第１ソースドライバ３５ａのそれぞれと、複数の第１ソースドライバ３５ａのそれぞれの関連付けられた複数のソースバスラインとに対応して設けられている。複数の第１バッファ回路３４ａのそれぞれは、複数の第１バッファ３３ａを含む。複数の第２バッファ回路３４ｂのそれぞれは、複数の第２ソースドライバ３５ｂのそれぞれと、複数の第２ソースドライバ３５ｂのそれぞれの関連付けられた複数のソースバスラインとに対応して設けられている。複数の第２バッファ回路３４ｂのそれぞれは、複数の第２バッファ３３ｂを含む。

第１バッファ回路３４ａについて、複数の第１ソースドライバ３５ａのそれぞれと、複数の第１ソースドライバ３５ａのそれぞれの関連付けられた複数のソースバスラインとに対応して設けられているとは、第１バッファ回路３４ａが有する入力配線および出力配線が、上記関連付けられた複数のソースバスラインの内から任意に選択した１つと電気的に接続できるように、設けられていることをいう。第２バッファ回路３４ｂについて、複数の第２ソースドライバ３５ｂのそれぞれと、複数の第２ソースドライバ３５ｂのそれぞれの関連付けられた複数のソースバスラインとに対応して設けられているとは、第２バッファ回路３４ｂが有する入力配線および出力配線が、上記関連付けられた複数のソースバスラインの内から任意に選択した１つと電気的に接続できるように、設けられていることをいう。

液晶表示パネル２００は、第１バッファ回路３４ａおよび第２バッファ回路３４ｂをさらに有する点において、上述した実施形態１から３のいずれかによる液晶表示パネルと異なる。例えば、液晶表示パネル２００はシングルソース構造を有するが、本実施形態の液晶表示パネルはこれに限られず、ダブルソース構造を有してもよい。第１バッファ回路３４ａおよび第２バッファ回路３４ｂをまとめてバッファ回路と呼ぶことがあり、第１バッファおよび第２バッファをまとめてバッファ（バッファ増幅器）と呼ぶことがある。

上記特許文献１にも記載されているように、両側入力駆動構造を有する液晶表示パネルにおいては、各ソースバスラインの両側（例えば上下）から表示信号電圧が供給されるので、ソースバスラインに断線が生じても、各画素に表示信号電圧が供給され得る。しかしながら、本発明者の検討によると、両側入力駆動構造を有する液晶表示パネルにおいてソースバスラインに断線が生じると、液晶表示パネルの表示領域に暗部が発生することがあった。断線１４ｆが発生したソースバスライン１４ｓにおいて、断線１４ｆが発生した箇所から第１ソースドライバ３５ａまでの距離と断線１４ｆが発生した箇所から第２ソースドライバ３５ｂまでの距離とのうち、長い方に供給された表示信号電圧の振動波形が鈍ってしまうことが原因であった。すなわち、距離が長いとソースバスラインのＣＲ積（容量および抵抗の積）が大きいので、表示信号電圧の振動波形が鈍ることがある。表示領域内の暗部の発生は、例えば、高精細および／または大型の液晶表示パネルにおいて顕著であった。高精細および／または大型の液晶表示パネルにおいては、個々のソースドライバに求められる充電能力が増大するためである。

実施形態４による液晶表示パネル２００においては、断線が発生したソースバスラインへの出力の内、断線が発生した箇所から遠い方のソースドライバからの出力がバッファ回路を介して出力されることにより、電圧降下を補償することができる。液晶表示パネル２００または液晶表示パネル２００を用いた修正方法によると、ソースバスラインに断線が発生しても、表示領域に暗部が発生することを防ぐことができる。

液晶表示パネル２００において、複数のソースバスライン１４ｓの内の１本に断線１４ｆが発生し、かつ、断線１４ｆが発生した箇所から第１ソースドライバ３５ａまでの距離が、断線１４ｆが発生した箇所から第２ソースドライバ３５ｂまでの距離よりも大きい場合には、断線１４ｆが発生したソースバスライン１４ｓと、複数の第１バッファ３３ａの内の１個の第１バッファ３３ａとを接続する。複数のソースバスライン１４ｓの内の１本に断線１４ｆが発生し、かつ、断線１４ｆが発生した箇所から第２ソースドライバ３５ｂまでの距離が、断線１４ｆが発生した箇所から第１ソースドライバ３５ａまでの距離よりも大きい場合には、断線１４ｆが発生したソースバスライン１４ｓと、複数の第２バッファ３３ｂの内の１個の第２バッファ３３ｂとを接続する。

例えば、図１３に示すように、断線１４ｆ（１）が発生したソースバスライン１４ｓにおいて、そのソースバスライン１４ｓに接続されている第１、第２ソースドライバ３５ａ、３５ｂの内、第２ソースドライバ３５ｂの方が、断線１４ｆ（１）が発生した箇所からの距離が大きい。従って、断線１４ｆ（１）が発生したソースバスライン１４ｓと第２バッファ３３ｂとを接続する。

断線１４ｆ（１）が発生したソースバスライン１４ｓと第２バッファ３３ｂとの接続は、例えば以下のように行われる。断線１４ｆ（１）が発生したソースバスライン１４ｓは、切断点１４ｃで切断される。第２バッファ回路３４ｂは、例えば、第２バッファ３３ｂと、入力配線３７と、出力配線３８とを有する。断線１４ｆ（１）が発生したソースバスライン１４ｓと、入力配線３７とは、これらの交差部分を溶融することによって形成された接続点１４ｍ１を介して互いに接続される。断線１４ｆ（１）が発生したソースバスライン１４ｓと、出力配線３８とは、これらの交差部分を溶融することによって形成された接続点１４ｍ２を介して互いに接続される。切断点１４ｃおよび接続点１４ｍ１、１４ｍ２は、例えば公知のレーザーリペア装置を用いて形成される。

図１３に示すように、断線１４ｆ（２）が発生したソースバスライン１４ｓにおいて、断線１４ｆ（２）が発生した箇所から第１ソースドライバ３５ａまでの距離と、断線１４ｆ（２）が発生した箇所から第２ソースドライバ３５ｂまでの距離とは等しい。この場合は、第１バッファ３３ａおよび第２バッファ３３ｂのいずれも使用しなくてもよい。断線１４ｆ（２）が発生したソースバスライン１４ｓについて、第１ソースドライバ３５ａのソースバスラインＣＲ積と、第２ソースドライバ３５ｂのソースバスラインＣＲ積とが等しいからである。ただし、例えば液晶表示パネル２００の表示を確認した際に、必要に応じて、第１バッファ３３ａおよび第２バッファ３３ｂのいずれか一方を任意に選択して、断線１４ｆ（２）が発生したソースバスライン１４ｓと接続してもよいし、第１バッファ３３ａおよび第２バッファ３３ｂの両方を、断線１４ｆ（２）が発生したソースバスライン１４ｓと接続してもよい。

図１４（ａ）〜（ｃ）を参照して、バッファ回路３４ａ、３４ｂが有する入力配線３７および出力配線３８の配置について説明する。図１４（ａ）および（ｂ）は、それぞれ、第２バッファ回路３４ｂの模式的な平面図の一例を示し、図１４（ｃ）は、図１４（ａ）の一部を拡大して表した図である。なお、図１４には第２バッファ回路３４ｂの例を示すが、第１バッファ回路３４ａは典型的には第２バッファ回路３４ｂと同様の構造を有するので説明を省略する。

図１４（ａ）および（ｂ）に示すように、第２バッファ回路３４ｂは、例えば、２つの第２バッファ３３ｂ（１）、３３ｂ（２）を有する。例えば、第２額縁領域２０ｂに、図示するような第２バッファ回路３４ｂおよび第２ソースドライバ３５ｂが、複数個ずつ設けられている。図示する例においては、第２ソースドライバ３５ｂに接続されているソースバスライン１４ｓのうち、断線が生じたものを最大２本まで修正することができる。

図１４（ｃ）に示すように、ソースバスライン１４ｓには、修正するソースバスライン１４ｓおよびソースバスライン１４ｓと接続するバッファ３３ｂを特定し易くするための識別記号（例えば数字、文字、記号等）を付加しておくことが好ましい。これにより修正効率を向上させることができる。例えば、図１４（ｃ）中の「９５６」から「９６０」は、各ソースバスライン１４ｓをナンバリングした数字である。図１４（ｃ）中の「Ｂ１」および「Ｂ２」は、第２バッファ３３ｂ（１）、第２バッファ３３ｂ（２）をナンバリングした記号である。

図１４（ｂ）に示す配置と比較して、図１４（ａ）に示すように、第２バッファ３３ｂ（１）、３３ｂ（２）のそれぞれに接続される入力配線３７と出力配線３８とは、互いに隣接して配置されることが好ましい。図１４（ａ）の例においては、断線１４ｆが発生したソースバスライン１４ｓと、第２バッファ３３ｂ（２）とを接続するために、１個の切断点１４ｃおよび２個の接続点１４ｍ１、１４ｍ２を形成する。このとき、図１４（ａ）および（ｃ）に示すように、断線１４ｆが発生したソースバスライン１４ｓを特定するための識別記号および該ソースバスライン１４ｓと接続する第２バッファ３３ｂ（２）を特定するための識別記号と、切断点１４ｃと、接続点１４ｍ１、１４ｍ２とが互いに近接しているので、修正作業の効率が向上される。修正作業の効率の向上は、誤切断、誤接続等のリスクの低減にもつながる。修正作業効率の向上の観点からは、例えば、上記の識別記号、切断点および接続点が、修正位置確認用顕微鏡の同一視野内にあることが好ましい。上記の識別記号、切断点および接続点が同一視野内にない場合であっても、これらが近接していると、これらを確認するために視野を移動させる距離や、切断点および接続点を形成するためのレーザーの移動距離が短いので、修正作業の効率が向上される。

これに対して、図１４（ｂ）に示すように、第２バッファ３３ｂ（１）に接続される入力配線３７と第２バッファ３３ｂ（２）に接続される入力配線３７とが互いに隣接し、第２バッファ３３ｂ（１）に接続される出力配線３８と第２バッファ３３ｂ（２）に接続される出力配線３８とが互いに隣接して配置されていると、断線１４ｆが発生したソースバスライン１４ｓを特定するための識別記号および該ソースバスライン１４ｓと接続する第２バッファ３３ｂ（２）を特定するための識別記号と、切断点１４ｃと、接続点１４ｍ１、１４ｍ２とが互いに離れて配置されてしまう。切断点１４ｃは、図１４（ｂ）に図示する２個のうち、いずれか１つを形成すればよい。図１４（ｂ）に示す配置の場合、上記の識別記号、切断点および接続点が、修正位置確認用顕微鏡の同一視野内に含まれないことがある。また、上記の識別記号、切断点および接続点を確認するために視野を移動させる距離や、切断点および接続点を形成するためのレーザーの移動距離が長いので、修正作業の効率が低下し、誤切断、誤接続等のリスクが増加し得る。

図１３および図１４に示すように、第２バッファ回路３４ｂは、例えば、電源３９ｐに接続された付加配線３９をさらに有する。図１５（ａ）にも第２バッファ回路３４ｂの回路図の一例を示す。図１５（ｂ）は、第２バッファ回路３４ｂの回路図の他の例を示す。

図１３〜１４および図１５（ａ）に示すように、付加配線３９に接続されている第２バッファ３３ｂは、動作しない状態である。付加配線３９を切断点３９ｃで切断し、第２バッファ３３ｂを電源３９ｐから電気的に独立させることで、第２バッファ３３ｂは動作する状態へと切り換えられる。すなわち、付加配線３９は、第２バッファ３３ｂが動作しない状態から第２バッファ３３ｂが動作する状態への切り換えを制御するスイッチ機構として機能する。第２バッファ３３ｂのそれぞれがスイッチ機構を有すると、ソースバスラインと接続されるバッファのみを選択的に動作可能な状態にする一方で、他のバッファは動作しない状態のままとすることができる。例えば、複数のソースバスライン１４ｓの内の断線１４ｆが発生していないソースバスライン１４ｓに対応して設けられた第１および第２バッファ回路３４ａ、３４ｂに含まれる複数の第１および第２バッファ３３ａ、３３ｂは、動作しない状態である。

ここでは第２バッファ回路が有するスイッチ機構について説明したが、第１バッファ回路も同様のスイッチ機構を有する。第１バッファ回路が有するスイッチ機構を第１スイッチ機構と呼び、第２バッファ回路が有するスイッチ機構を第２スイッチ機構と呼ぶことがある。

バッファ回路がスイッチ機構を有すると、使用しないバッファが誤作動を起こすことを防ぐことができる。特に、図１４（ａ）に示すように、第２バッファ３３ｂ（１）、３３ｂ（２）のそれぞれに接続される入力配線３７と出力配線３８とが互いに隣接して配置されると、誤作動（例えばバッファ回路３４ｂの発振）が起こり易くなると考えられる。入出力配線３７、３８の間で寄生容量が形成されることにより、寄生容量を介して入力配線３７と出力配線３８とが結合し得るからである。バッファ３３ｂが誤作動を起こすと、ノイズや熱が発生し得る。従って、それぞれのバッファに接続される入出力配線が互いに隣接して配置される場合は、バッファ回路のそれぞれがスイッチ機構を有することが特に好ましい。

片側入力駆動構造を有する液晶表示パネルにおいては、バッファ回路の入出力配線を互いに隣接して配置する動機がない。片側入力駆動構造を有する液晶表示パネルにおいては、バッファ回路の入出力配線を互いに隣接して配置しても、以下に説明するように、修正効率の向上につながらないからである。従って、バッファが誤作動を起こす可能性があるという問題は、片側入力駆動構造を有する液晶表示パネルにおいては生じないことが多い。

片側入力駆動構造を有する液晶表示パネルにおいては、ソースドライバは、表示領域の片側（例えば上方）領域にのみ設けられている。ソースバスラインに断線が発生すると、そのソースバスラインの一方の端には、ソースドライバからの表示信号電圧が直接供給され、他方の端には、ソースドライバからの表示信号電圧が、表示領域外に設けられた予備配線を介して供給される。予備配線を介して供給される経路においては、予備配線による電圧降下を補償するために、バッファ回路を介してソースドライバからの出力がソースバスラインに出力される。バッファ回路の入出力配線は、表示領域の両側において、それぞれソースバスラインと接続される。すなわち、ソースバスラインとバッファとを接続するために形成される２個の接続点は、表示領域の両側、例えば上方領域と下方領域とに離れて設けられる。バッファ回路の入出力配線を互いに隣接して配置しても、２個の接続点は互いに離れて配置されるので、上述した修正作業効率の向上にはつながらない。

スイッチ機構は、上述した例に限られない。例えば図１５（ｂ）に示すように、バッファ回路は、スイッチ機構としてスイッチ４１を有してもよい。スイッチ４１は物理的にオン／オフを切り換えられるものであってもよいし、オン／オフを制御する信号をコントロール基板から受けてオン／オフを切り換えるものであってもよい。

（実施形態５）
以下、図面を参照しながら、本発明の実施形態５による液晶表示パネルに用いられるアクティブマトリクス基板（ＴＦＴ基板）を説明する。本実施形態のアクティブマトリクス基板は、同一基板上に形成された酸化物半導体ＴＦＴと結晶質シリコンＴＦＴとを備えるアクティブマトリクス基板である。

アクティブマトリクス基板は、画素毎にＴＦＴ（画素用ＴＦＴ）を備えている。画素用ＴＦＴとしては、例えばＩｎ−Ｇａ−Ｚｎ−Ｏ系の半導体膜を活性層とする酸化物半導体ＴＦＴが用いられる。

画素用ＴＦＴと同一基板上に、周辺駆動回路の一部または全体を一体的に形成することもある。このようなアクティブマトリクス基板は、ドライバモノリシックのアクティブマトリクス基板と呼ばれる。ドライバモノリシックのアクティブマトリクス基板では、周辺駆動回路は、複数の画素を含む領域（表示領域）以外の領域（非表示領域または額縁領域）に設けられる。周辺駆動回路を構成するＴＦＴ（回路用ＴＦＴ）は、例えば、多結晶シリコン膜を活性層とした結晶質シリコンＴＦＴが用いられる。このように、画素用ＴＦＴとして酸化物半導体ＴＦＴを用い、回路用ＴＦＴとして結晶質シリコンＴＦＴを用いると、表示領域では消費電力を低くすることが可能となり、さらに、額縁領域を小さくすることが可能となる。

次に、本実施形態のアクティブマトリクス基板のより具体的な構成を、図面を用いて説明する。

図１７は、本実施形態のアクティブマトリクス基板（ＴＦＴ基板）７００における結晶質シリコンＴＦＴ（以下、「第１薄膜トランジスタ」と称する。）７１０Ａおよび酸化物半導体ＴＦＴ（以下、「第２薄膜トランジスタ」と称する。）７１０Ｂの断面構造を示す断面図である。

アクティブマトリクス基板７００は、複数の画素を含む表示領域７０２と、表示領域７０２以外の領域（非表示領域）とを有している。非表示領域は、駆動回路が設けられる駆動回路形成領域７０１を含んでいる。駆動回路形成領域７０１には、図１に示したゲートドライバ３２が有するゲートドライバ回路の一部または全部が設けられている。駆動回路形成領域７０１に、図１に示した第１ソースドライバ３５ａおよび第２ソースドライバ３５ｂが有するソースドライバ回路の一部または全部がさらに設けられていてもよい。

図１７に示すように、アクティブマトリクス基板７００において、表示領域７０２の各画素には画素用ＴＦＴとして第２薄膜トランジスタ７１０Ｂが形成され、駆動回路形成領域７０１には回路用ＴＦＴとして第１薄膜トランジスタ７１０Ａが形成されている。

本実施形態は、先の実施形態の液晶パネルのいずれにも適用できる。例えば、図２〜図５、図７〜図９、図１１および図１２を参照しながら上述したトランジスタ１８ａ、１８ｂとして、本実施形態の第２薄膜トランジスタ７１０Ｂを用いることができる。

アクティブマトリクス基板７００は、基板７１１と、基板７１１の表面に形成された下地膜７１２と、下地膜７１２上に形成された第１薄膜トランジスタ７１０Ａと、下地膜７１２上に形成された第２薄膜トランジスタ７１０Ｂとを備えている。第１薄膜トランジスタ７１０Ａは、結晶質シリコンを主として含む活性領域を有する結晶質シリコンＴＦＴである。第２薄膜トランジスタ７１０Ｂは、酸化物半導体を主として含む活性領域を有する酸化物半導体ＴＦＴである。第１薄膜トランジスタ７１０Ａおよび第２薄膜トランジスタ７１０Ｂは、基板７１１に一体的に作り込まれている。ここでいう「活性領域」とは、ＴＦＴの活性層となる半導体層のうちチャネルが形成される領域を指すものとする。

第１薄膜トランジスタ７１０Ａは、下地膜７１２上に形成された結晶質シリコン半導体層（例えば低温ポリシリコン層）７１３と、結晶質シリコン半導体層７１３を覆う第１の絶縁層７１４と、第１の絶縁層７１４上に設けられたゲート電極７１５Ａとを有している。第１の絶縁層７１４のうち結晶質シリコン半導体層７１３とゲート電極７１５Ａとの間に位置する部分は、第１薄膜トランジスタ７１０Ａのゲート絶縁膜として機能する。結晶質シリコン半導体層７１３は、チャネルが形成される領域（活性領域）７１３ｃと、活性領域の両側にそれぞれ位置するソース領域７１３ｓおよびドレイン領域７１３ｄとを有している。この例では、結晶質シリコン半導体層７１３のうち、第１の絶縁層７１４を介してゲート電極７１５Ａと重なる部分が活性領域７１３ｃとなる。第１薄膜トランジスタ７１０Ａは、また、ソース領域７１３ｓおよびドレイン領域７１３ｄにそれぞれ接続されたソース電極７１８ｓＡおよびドレイン電極７１８ｄＡを有している。ソースおよびドレイン電極７１８ｓＡ、７１８ｄＡは、ゲート電極７１５Ａおよび結晶質シリコン半導体層７１３を覆う層間絶縁膜（ここでは、第２の絶縁層７１６）上に設けられ、層間絶縁膜に形成されたコンタクトホール内で結晶質シリコン半導体層７１３と接続されていてもよい。

第２薄膜トランジスタ７１０Ｂは、下地膜７１２上に設けられたゲート電極７１５Ｂと、ゲート電極７１５Ｂを覆う第２の絶縁層７１６と、第２の絶縁層７１６上に配置された酸化物半導体層７１７とを有している。図示するように、第１薄膜トランジスタ７１０Ａのゲート絶縁膜である第１の絶縁層７１４が、第２薄膜トランジスタ７１０Ｂを形成しようとする領域まで延設されていてもよい。この場合には、酸化物半導体層７１７は、第１の絶縁層７１４上に形成されていてもよい。第２の絶縁層７１６のうちゲート電極７１５Ｂと酸化物半導体層７１７との間に位置する部分は、第２薄膜トランジスタ７１０Ｂのゲート絶縁膜として機能する。酸化物半導体層７１７は、チャネルが形成される領域（活性領域）７１７ｃと、活性領域の両側にそれぞれ位置するソースコンタクト領域７１７ｓおよびドレインコンタクト領域７１７ｄを有している。この例では、酸化物半導体層７１７のうち、第２の絶縁層７１６を介してゲート電極７１５Ｂと重なる部分が活性領域７１７ｃとなる。また、第２薄膜トランジスタ７１０Ｂは、ソースコンタクト領域７１７ｓおよびドレインコンタクト領域７１７ｄにそれぞれ接続されたソース電極７１８ｓＢおよびドレイン電極７１８ｄＢをさらに有している。尚、基板７１１上に下地膜７１２を設けない構成も可能である。

薄膜トランジスタ７１０Ａ、７１０Ｂは、パッシベーション膜７１９および平坦化膜７２０で覆われている。画素用ＴＦＴとして機能する第２薄膜トランジスタ７１０Ｂでは、ゲート電極７１５Ｂはゲートバスライン（図示せず）、ソース電極７１８ｓＢはソースバスライン（図示せず）、ドレイン電極７１８ｄＢは画素電極７２３に接続されている。この例では、ドレイン電極７１８ｄＢは、パッシベーション膜７１９および平坦化膜７２０に形成された開口部内で、対応する画素電極７２３と接続されている。ソース電極７１８ｓＢにはソースバスラインを介してビデオ信号が供給され、ゲートバスラインからのゲート信号に基づいて画素電極７２３に必要な電荷が書き込まれる。

なお、図示するように、平坦化膜７２０上にコモン電極として透明導電層７２１が形成され、透明導電層（コモン電極）７２１と画素電極７２３との間に第３の絶縁層７２２が形成されていてもよい。この場合、画素電極７２３にスリット状の開口が設けられていてもよい。このようなアクティブマトリクス基板７００は、例えばＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードの表示装置に適用され得る。

図示する例では、第１薄膜トランジスタ７１０Ａは、ゲート電極７１５Ａと基板７１１（下地膜７１２）との間に結晶質シリコン半導体層７１３が配置されたトップゲート構造を有している。一方、第２薄膜トランジスタ７１０Ｂは、酸化物半導体層７１７と基板７１１（下地膜７１２）との間にゲート電極７１５Ｂが配置されたボトムゲート構造を有している。このような構造を採用することにより、同一基板７１１上に、２種類の薄膜トランジスタ７１０Ａ、７１０Ｂを一体的に形成する際に、製造工程数や製造コストの増加をより効果的に抑えることが可能である。

第１薄膜トランジスタ７１０Ａおよび第２薄膜トランジスタ７１０ＢのＴＦＴ構造は上記に限定されない。

本発明は、液晶表示パネルおよびその修正方法、特に、高精細のテレビ用途の大型液晶表示パネルおよびそのソースバスラインの断線修正方法として、広く利用できる。

１０Ａ１〜１０Ａ３、１０Ｂ１〜１０Ｂ３、１０Ｃ１〜１０Ｃ３、１０Ｘ ＴＦＴ基板
１０ｄ 表示領域
１２ ゲートバスライン
１４ａ、１４ｂ、１４ｓ ソースバスライン（第１、第２ソースバスライン）
１４ｃ 切断点
１４ｆ 断線
１４ｍ１、１４ｍ２ 接続点
２０ａ、２０ｂ 第１、第２額縁領域
３２ ゲートドライバ
３３ａ、３３ｂ 第１、第２バッファ
３４ａ、３４ｂ 第１、第２バッファ回路
３５ａ、３５ｂ 第１、第２ソースドライバ
３７ 入力配線
３８ 出力配線
３９ 付加配線
３９ｃ 切断点
１００、２００ 液晶表示パネル

Claims (18)

1. 複数の行および複数の列を有するマトリクス状に配列された複数の画素と、
   それぞれが前記複数の画素のいずれか１つに接続されている複数のトランジスタと、
   それぞれが、行方向に延び、かつ、前記複数のトランジスタのいずれかに接続されている複数のゲートバスラインと、
   それぞれが、列方向に延び、かつ、前記複数のトランジスタのいずれかに接続されている複数のソースバスラインと、
   前記複数の画素によって画定される表示領域の上方の第１額縁領域に設けられた複数の第１ソースドライバであって、それぞれが、前記複数のソースバスラインの内の関連付けられた複数のソースバスラインに第１表示信号電圧を供給する、複数の第１ソースドライバと、
   前記表示領域の下方の第２額縁領域に設けられた複数の第２ソースドライバであって、それぞれが、前記複数のソースバスラインの内の関連付けられた複数のソースバスラインに第２表示信号電圧を供給する、複数の第２ソースドライバとを備え、
   各垂直走査期間において、前記複数のソースバスラインのそれぞれに前記第１表示信号電圧および前記第２表示信号電圧が重畳して供給され、前記第１表示信号電圧および前記第２表示信号電圧の極性は、それぞれ、各垂直走査期間において変化せず、
   前記第１額縁領域に設けられた複数の第１バッファ回路であって、それぞれが、前記複数の第１ソースドライバのそれぞれと、前記複数の第１ソースドライバのそれぞれの前記関連付けられた複数のソースバスラインとに対応して設けられ、複数の第１バッファを含む、複数の第１バッファ回路と、
   前記第２額縁領域に設けられた複数の第２バッファ回路であって、それぞれが、前記複数の第２ソースドライバのそれぞれと、前記複数の第２ソースドライバのそれぞれの前記関連付けられた複数のソースバスラインとに対応して設けられ、複数の第２バッファを含む、複数の第２バッファ回路と
   をさらに有し、
   前記複数の第１バッファ回路のそれぞれは、それぞれが前記複数の第１バッファのそれぞれに接続された複数の第１入力配線と、それぞれが前記複数の第１バッファのそれぞれに接続された複数の第１出力配線とをさらに含み、
   前記複数の第１入力配線および前記複数の第１出力配線のそれぞれは、前記関連付けられた複数のソースバスラインの内から任意に選択された１つと電気的に接続できるように構成されており、
   前記複数の第２バッファ回路のそれぞれは、それぞれが前記複数の第２バッファのそれぞれに接続された複数の第２入力配線と、それぞれが前記複数の第２バッファのそれぞれに接続された複数の第２出力配線とをさらに含み、
   前記複数の第２入力配線および前記複数の第２出力配線のそれぞれは、前記関連付けられた複数のソースバスラインの内から任意に選択された１つと電気的に接続できるように構成されており、
   前記複数の第１入力配線のそれぞれと前記複数の第１出力配線のそれぞれとは互いに隣接して配置され、前記複数の第２入力配線のそれぞれと前記複数の第２出力配線のそれぞれとは互いに隣接して配置されている、液晶表示パネル。
2. 前記複数の第１バッファのそれぞれは、当該第１バッファが動作しない状態から当該第１バッファが動作する状態への切り換えを制御する第１スイッチ機構を有し、前記複数の第２バッファのそれぞれは、当該第２バッファが動作しない状態から当該第２バッファが動作する状態への切り換えを制御する第２スイッチ機構を有する、請求項１に記載の液晶表示パネル。
3. 複数の行および複数の列を有するマトリクス状に配列された複数の画素と、
   それぞれが前記複数の画素のいずれか１つに接続されている複数のトランジスタと、
   それぞれが、行方向に延び、かつ、前記複数のトランジスタのいずれかに接続されている複数のゲートバスラインと、
   それぞれが、列方向に延び、かつ、前記複数のトランジスタのいずれかに接続されている複数のソースバスラインと、
   前記複数の画素によって画定される表示領域の上方の第１額縁領域に設けられた複数の第１ソースドライバであって、それぞれが、前記複数のソースバスラインの内の関連付けられた複数のソースバスラインに第１表示信号電圧を供給する、複数の第１ソースドライバと、
   前記表示領域の下方の第２額縁領域に設けられた複数の第２ソースドライバであって、それぞれが、前記複数のソースバスラインの内の関連付けられた複数のソースバスラインに第２表示信号電圧を供給する、複数の第２ソースドライバとを備え、
   各垂直走査期間において、前記複数のソースバスラインのそれぞれに前記第１表示信号電圧および前記第２表示信号電圧が重畳して供給され、前記第１表示信号電圧および前記第２表示信号電圧の極性は、それぞれ、各垂直走査期間において変化せず、
   前記第１額縁領域に設けられた複数の第１バッファ回路であって、それぞれが、前記複数の第１ソースドライバのそれぞれと、前記複数の第１ソースドライバのそれぞれの前記関連付けられた複数のソースバスラインとに対応して設けられ、複数の第１バッファを含む、複数の第１バッファ回路と、
   前記第２額縁領域に設けられた複数の第２バッファ回路であって、それぞれが、前記複数の第２ソースドライバのそれぞれと、前記複数の第２ソースドライバのそれぞれの前記関連付けられた複数のソースバスラインとに対応して設けられ、複数の第２バッファを含む、複数の第２バッファ回路と
   をさらに有し、
   前記複数の第１バッファ回路のそれぞれは、それぞれが前記複数の第１バッファのそれぞれに接続された複数の第１入力配線と、それぞれが前記複数の第１バッファのそれぞれに接続された複数の第１出力配線とをさらに含み、
   前記複数の第１入力配線および前記複数の第１出力配線のそれぞれは、前記関連付けられた複数のソースバスラインの内から任意に選択された１つと電気的に接続できるように構成されており、
   前記複数の第２バッファ回路のそれぞれは、それぞれが前記複数の第２バッファのそれぞれに接続された複数の第２入力配線と、それぞれが前記複数の第２バッファのそれぞれに接続された複数の第２出力配線とをさらに含み、
   前記複数の第２入力配線および前記複数の第２出力配線のそれぞれは、前記関連付けられた複数のソースバスラインの内から任意に選択された１つと電気的に接続できるように構成されており、
   前記複数の第１バッファのそれぞれは、当該第１バッファが動作しない状態から当該第１バッファが動作する状態への切り換えを制御する第１スイッチ機構を有し、前記複数の第２バッファのそれぞれは、当該第２バッファが動作しない状態から当該第２バッファが動作する状態への切り換えを制御する第２スイッチ機構を有する、液晶表示パネル。
4. 前記複数の第１バッファ回路は、前記関連付けられた複数のソースバスラインに断線が発生していない第１バッファ回路であって、該第１バッファ回路に含まれる前記複数の第１入力配線および前記複数の第１出力配線は、前記関連付けられた複数のソースバスラインと電気的に接続されておらず、該第１バッファ回路に含まれる前記複数の第１バッファは動作しない状態である、第１バッファ回路を含み、
   前記複数の第２バッファ回路は、前記関連付けられた複数のソースバスラインに断線が発生していない第２バッファ回路であって、該第２バッファ回路に含まれる前記複数の第２入力配線および前記複数の第２出力配線は、前記関連付けられた複数のソースバスラインと電気的に接続されておらず、該第２バッファ回路に含まれる前記複数の第２バッファは動作しない状態である、第２バッファ回路を含む、請求項１から３のいずれかに記載の液晶表示パネル。
5. 複数の行および複数の列を有するマトリクス状に配列された複数の画素と、
   それぞれが前記複数の画素のいずれか１つに接続されている複数のトランジスタと、
   それぞれが、行方向に延び、かつ、前記複数のトランジスタのいずれかに接続されている複数のゲートバスラインと、
   それぞれが、列方向に延び、かつ、前記複数のトランジスタのいずれかに接続されている複数のソースバスラインと、
   前記複数の画素によって画定される表示領域の上方の第１額縁領域に設けられた複数の第１ソースドライバであって、それぞれが、前記複数のソースバスラインの内の関連付けられた複数のソースバスラインに第１表示信号電圧を供給する、複数の第１ソースドライバと、
   前記表示領域の下方の第２額縁領域に設けられた複数の第２ソースドライバであって、それぞれが、前記複数のソースバスラインの内の関連付けられた複数のソースバスラインに第２表示信号電圧を供給する、複数の第２ソースドライバとを備え、
   各垂直走査期間において、前記複数のソースバスラインのそれぞれに前記第１表示信号電圧および前記第２表示信号電圧が重畳して供給され、前記第１表示信号電圧および前記第２表示信号電圧の極性は、それぞれ、各垂直走査期間において変化せず、
   前記第１額縁領域に設けられた複数の第１バッファ回路であって、それぞれが、前記複数の第１ソースドライバのそれぞれと、前記複数の第１ソースドライバのそれぞれの前記関連付けられた複数のソースバスラインとに対応して設けられ、複数の第１バッファを含む、複数の第１バッファ回路と、
   前記第２額縁領域に設けられた複数の第２バッファ回路であって、それぞれが、前記複数の第２ソースドライバのそれぞれと、前記複数の第２ソースドライバのそれぞれの前記関連付けられた複数のソースバスラインとに対応して設けられ、複数の第２バッファを含む、複数の第２バッファ回路と
   をさらに有し、
   前記複数の第１バッファ回路のそれぞれは、それぞれが前記複数の第１バッファのそれぞれに接続された複数の第１入力配線と、それぞれが前記複数の第１バッファのそれぞれに接続された複数の第１出力配線とをさらに含み、
   前記複数の第１入力配線および前記複数の第１出力配線のそれぞれは、前記関連付けられた複数のソースバスラインの内から任意に選択された１つと電気的に接続できるように構成されており、
   前記複数の第２バッファ回路のそれぞれは、それぞれが前記複数の第２バッファのそれぞれに接続された複数の第２入力配線と、それぞれが前記複数の第２バッファのそれぞれに接続された複数の第２出力配線とをさらに含み、
   前記複数の第２入力配線および前記複数の第２出力配線のそれぞれは、前記関連付けられた複数のソースバスラインの内から任意に選択された１つと電気的に接続できるように構成されており、
   前記複数の第１バッファ回路は、前記関連付けられた複数のソースバスラインに断線が発生していない第１バッファ回路であって、該第１バッファ回路に含まれる前記複数の第１入力配線および前記複数の第１出力配線は、前記関連付けられた複数のソースバスラインと電気的に接続されておらず、該第１バッファ回路に含まれる前記複数の第１バッファは動作しない状態である、第１バッファ回路を含み、
   前記複数の第２バッファ回路は、前記関連付けられた複数のソースバスラインに断線が発生していない第２バッファ回路であって、該第２バッファ回路に含まれる前記複数の第２入力配線および前記複数の第２出力配線は、前記関連付けられた複数のソースバスラインと電気的に接続されておらず、該第２バッファ回路に含まれる前記複数の第２バッファは動作しない状態である、第２バッファ回路を含む、液晶表示パネル。
6. 前記複数のソースバスラインは、各画素列に対応して配置された第１ソースバスラインを含み、行方向に互いに隣接する２個の画素に接続された前記トランジスタは、互いに異なる前記第１ソースバスラインに接続され、各垂直走査期間において、互いに隣接する２本の前記第１ソースバスラインに供給される前記第１表示信号電圧の極性は互いに逆であり、各垂直走査期間において、互いに隣接する２本の前記第１ソースバスラインに供給される前記第２表示信号電圧の極性は互いに逆である、請求項１から５のいずれかに記載の液晶表示パネル。
7. 列方向に互いに隣接する２個の画素に接続された前記トランジスタは、互いに異なる前記第１ソースバスラインに接続されている、請求項６に記載の液晶表示パネル。
8. 前記複数の画素が有する前記複数の行をｍ行とするとき、各画素列において、互いに隣接するＮ個（Ｎは２以上、かつ、ｍを１０８０で除した商の２倍以下の整数）の画素に接続された前記トランジスタは、その画素列に対応して配置された前記第１ソースバスラインに接続され、前記Ｎ個の画素に列方向に隣接する、互いに隣接するＮ個の画素に接続された前記トランジスタは、その画素列に隣接する画素列に対応して配置された前記第１ソースバスラインに接続されている、請求項６に記載の液晶表示パネル。
9. 前記複数のソースバスラインは、各画素列に対応して配置された第１ソースバスラインおよび第２ソースバスラインであって、各垂直走査期間において供給される前記第１表示信号電圧の極性は互いに逆であり、かつ、各垂直走査期間において供給される前記第２表示信号電圧の極性は互いに逆である第１ソースバスラインおよび第２ソースバスラインを含む、請求項１から５のいずれかに記載の液晶表示パネル。
10. 各垂直走査期間において、行方向に互いに隣接する２個の画素に供給される前記第１表示信号電圧の極性は互いに逆であり、各垂直走査期間において、行方向に互いに隣接する２個の画素に供給される前記第２表示信号電圧の極性は互いに逆である、請求項９に記載の液晶表示パネル。
11. 各画素行において、行方向に互いに隣接する２個の画素の一方の画素は、前記第１ソースバスラインに接続され、他方の画素は、前記第２ソースバスラインに接続されている、請求項１０に記載の液晶表示パネル。
12. 各画素行において、行方向に互いに隣接する２個の画素の両方は、前記第１ソースバスラインまたは前記第２ソースバスラインに接続されている、請求項１０に記載の液晶表示パネル。
13. 各画素列において、ある画素に接続された前記トランジスタは、その画素列に対応して配置された前記第１ソースバスラインに接続され、前記ある画素に列方向に隣接する画素に接続された前記トランジスタは、その画素列に対応して配置された前記第２ソースバスラインに接続されている、請求項９から１２のいずれかに記載の液晶表示パネル。
14. 前記複数の画素が有する前記複数の行をｍ行とするとき、各画素列において、互いに隣接するＮ個（Ｎは２以上、かつ、ｍを１０８０で除した商の２倍以下の整数）の画素に接続された前記トランジスタは、その画素列に対応して配置された前記第１ソースバスラインに接続され、前記Ｎ個の画素に列方向に隣接する、互いに隣接するＮ個の画素に接続された前記トランジスタは、その画素列に対応して配置された前記第２ソースバスラインに接続されている、請求項９から１２のいずれかに記載の液晶表示パネル。
15. 前記複数の画素が有する前記複数の行の数は、１０８０超である、請求項１から１４のいずれかに記載の液晶表示パネル。
16. 請求項１から１５のいずれかに記載の液晶表示パネルの修正方法であって、
    前記複数のソースバスラインの内の１本に断線が発生し、当該断線が発生した箇所から前記第１ソースドライバまでの距離が、当該断線が発生した箇所から前記第２ソースドライバまでの距離よりも大きい場合には、当該断線が発生したソースバスラインと、前記複数の第１バッファの内の１個の第１バッファとを接続し、
    前記複数のソースバスラインの内の１本に断線が発生し、当該断線が発生した箇所から前記第２ソースドライバまでの距離が、当該断線が発生した箇所から前記第１ソースドライバまでの距離よりも大きい場合には、当該断線が発生したソースバスラインと、前記複数の第２バッファの内の１個の第２バッファとを接続する工程を包含する、修正方法。
17. 前記断線が発生したソースバスラインと接続される前記第１バッファの前記第１スイッチ機構を操作することにより、当該第１バッファが動作しない状態から当該第１バッファが動作する状態へと切り換える工程、または、
    前記断線が発生したソースバスラインと接続される前記第２バッファの前記第２スイッチ機構を操作することにより、当該第２バッファが動作しない状態から当該第２バッファが動作する状態へと切り換える工程をさらに包含する、請求項２および３ならびにこれらのいずれかを引用する請求項４および６から１５のいずれかを引用する請求項１６に記載の修正方法。
18. 液晶表示パネルの修正方法であって、
    前記液晶表示パネルは、
    複数の行および複数の列を有するマトリクス状に配列された複数の画素と、
    それぞれが前記複数の画素のいずれか１つに接続されている複数のトランジスタと、
    それぞれが、行方向に延び、かつ、前記複数のトランジスタのいずれかに接続されている複数のゲートバスラインと、
    それぞれが、列方向に延び、かつ、前記複数のトランジスタのいずれかに接続されている複数のソースバスラインと、
    前記複数の画素によって画定される表示領域の上方の第１額縁領域に設けられた複数の第１ソースドライバであって、それぞれが、前記複数のソースバスラインの内の関連付けられた複数のソースバスラインに第１表示信号電圧を供給する、複数の第１ソースドライバと、
    前記表示領域の下方の第２額縁領域に設けられた複数の第２ソースドライバであって、それぞれが、前記複数のソースバスラインの内の関連付けられた複数のソースバスラインに第２表示信号電圧を供給する、複数の第２ソースドライバとを備え、
    各垂直走査期間において、前記複数のソースバスラインのそれぞれに前記第１表示信号電圧および前記第２表示信号電圧が重畳して供給され、前記第１表示信号電圧および前記第２表示信号電圧の極性は、それぞれ、各垂直走査期間において変化せず、
    前記液晶表示パネルは、
    前記第１額縁領域に設けられた複数の第１バッファ回路であって、それぞれが、前記複数の第１ソースドライバのそれぞれと、前記複数の第１ソースドライバのそれぞれの前記関連付けられた複数のソースバスラインとに対応して設けられ、複数の第１バッファを含む、複数の第１バッファ回路と、
    前記第２額縁領域に設けられた複数の第２バッファ回路であって、それぞれが、前記複数の第２ソースドライバのそれぞれと、前記複数の第２ソースドライバのそれぞれの前記関連付けられた複数のソースバスラインとに対応して設けられ、複数の第２バッファを含む、複数の第２バッファ回路と
    をさらに有し、
    前記複数のソースバスラインの内の１本に断線が発生し、当該断線が発生した箇所から前記第１ソースドライバまでの距離が、当該断線が発生した箇所から前記第２ソースドライバまでの距離よりも大きい場合には、当該断線が発生したソースバスラインと、前記複数の第１バッファの内の１個の第１バッファとを接続し、
    前記複数のソースバスラインの内の１本に断線が発生し、当該断線が発生した箇所から前記第２ソースドライバまでの距離が、当該断線が発生した箇所から前記第１ソースドライバまでの距離よりも大きい場合には、当該断線が発生したソースバスラインと、前記複数の第２バッファの内の１個の第２バッファとを接続する工程を包含する、修正方法。

Images