JP6153543B2 - アクティブマトリクス基板、表示装置、表示装置の欠陥修正方法および表示装置の製造方法 - Google Patents

アクティブマトリクス基板、表示装置、表示装置の欠陥修正方法および表示装置の製造方法 Download PDF

Info

Publication number
JP6153543B2
JP6153543B2 JP2014556371A JP2014556371A JP6153543B2 JP 6153543 B2 JP6153543 B2 JP 6153543B2 JP 2014556371 A JP2014556371 A JP 2014556371A JP 2014556371 A JP2014556371 A JP 2014556371A JP 6153543 B2 JP6153543 B2 JP 6153543B2
Authority
JP
Japan
Prior art keywords
wiring
bus line
line group
display device
display area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014556371A
Other languages
English (en)
Other versions
JPWO2014109221A1 (ja
Inventor
了基 伊藤
了基 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JPWO2014109221A1 publication Critical patent/JPWO2014109221A1/ja
Application granted granted Critical
Publication of JP6153543B2 publication Critical patent/JP6153543B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136263—Line defects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Description

本発明は、アクティブマトリクス基板に関する。また、本発明は、表示装置や表示装置の欠陥修正方法、表示装置の製造方法にも関する。
液晶表示装置は、薄型で低消費電力であるという特徴を有し、様々な分野に広く用いられている。特に、画素ごとに薄膜トランジスタ（ＴＦＴ）を備えたアクティブマトリクス型の液晶表示装置は、高いコントラスト比および優れた応答特性を有し、高性能であるため、テレビやモニタ、ノートパソコンなどに用いられており、近年その市場規模が拡大している。
アクティブマトリクス型液晶表示装置は、複数のＴＦＴが形成されたアクティブマトリクス基板と、アクティブマトリクス基板に対向するように設けられたカラーフィルタ基板とを備え、これらの間に挟持された液晶層の配向状態を制御することによって表示を行う。
アクティブマトリクス基板には、上述したＴＦＴの他、ＴＦＴに走査信号を供給するための多数のゲートバスラインや、ＴＦＴに表示信号を供給するための多数のソースバスラインが形成されている。アクティブマトリクス基板は、絶縁性基板上に、半導体膜や絶縁膜、導体膜を堆積する工程と、これらの膜をパターニングする工程とを繰り返すことによって作製される。そのため、バスライン（上述したゲートバスラインやソースバスライン）に断線が発生することがある。断線箇所よりも下流側に位置する画素のＴＦＴには、正常に信号が供給されなくなるので、その画素では所望の表示を行うことができない。
このように、バスラインの断線は、表示欠陥の原因となる。そこで、バスラインの断線に起因した表示欠陥を、額縁領域（非表示領域）に設けられたリペア配線を用いて修正する技術が提案されている。
例えば特許文献１には、非表示領域に第１、第２および第３のリペア配線が設けられた表示装置が開示されている。この表示装置では、複数本のソースバスライン（ドレインバスライン）は、ｍ個のグループに分割されている。ソースバスラインの各グループについてｎ本の第１のリペア配線が形成されており、ｎ本の第１のリペア配線のそれぞれは、対応するグループのすべてのソースバスラインに絶縁膜を介して交差している。また、表示領域に対して第１のリペア配線とは反対側に、ソースバスラインの各グループについてｎ本の第２のリペア配線が形成されている。ｎ本の第２のリペア配線のそれぞれも、対応するグループのすべてのソースバスラインに絶縁膜を介して交差している。そして、すべての（つまりｍ×ｎ本の）第２のリペア配線に絶縁膜を介して交差するように、２×ｎ本の第３のリペア配線が形成されている。第１のリペア配線は、その一端および他端が、対応する第３のリペア配線にそれぞれ電気的に接続されている。また、第２のリペア配線は、その両端において第３のリペア配線と交差している。
特許文献１の表示装置では、ソースバスラインに断線が発生した場合、断線しているソースバスラインと第１のリペア配線との交差部にレーザ光を照射してこれらを電気的に接続するとともに、断線しているソースバスラインと第２のリペア配線との交差部にレーザ光を照射してこれらを電気的に接続する。さらに、断線しているソースバスラインに接続された第２のリペア配線と第３のリペア配線との交差部にもレーザ光を照射してこれらを電気的に接続する。これにより、断線しているソースバスラインの断線箇所よりも上流側の部分と下流側の部分とが、第１、第２および第３のリペア配線を介して電気的に接続される。そのため、断線しているソースバスライン全体に表示信号が供給されるようになる。
特開２００１−１６６７０４号公報
しかしながら、上述したようにリペア配線を用いて表示欠陥の修正を行う場合、リペア配線にぶら下がる容量（負荷）に起因した表示信号の遅延（鈍り）が発生することがある。表示信号の遅延は、表示不良の原因となる。例えばノーマリホワイト方式で表示を行うＴＮモードの液晶表示装置では、上述したような表示信号の遅延が発生すると、薄い輝線がライン状の表示不良として視認されてしまう。特許文献１の技術では、そのような問題の発生を防止するために、第１のリペア配線および第２のリペア配線は、ソースバスラインとの接続箇所の近傍でレーザ光の照射により切断される。ところが、バスラインが挟ピッチで配置されている場合（つまり表示パネルが高精細でバスラインの本数が多い場合）には、切断箇所が確保できず、切断を無理に行った場合には、２次不良の発生が懸念される。
本発明は、上記問題に鑑みてなされたものであり、その目的は、バスラインの断線に起因した表示欠陥の修正に好適な構造を有するアクティブマトリクス基板およびそのようなアクティブマトリクス基板を備えた表示装置を提供することにある。
本発明の実施形態によるアクティブマトリクス基板は、表示領域および前記表示領域の外側に設けられた非表示領域を有する表示装置に用いられるアクティブマトリクス基板であって、それぞれが所定の方向に延びる複数本のバスラインであって、第１バスライン群および前記第１バスライン群に隣接する第２バスライン群を含む複数のバスライン群に区分される複数本のバスラインと、前記非表示領域に設けられた少なくとも１本の第１配線であって、それぞれが前記第１バスライン群のうちの少なくとも一部のバスラインの、信号入力側とは反対側の端部に絶縁層を介して交差する少なくとも１本の第１配線と、前記非表示領域に設けられた少なくとも１本の第２配線であって、それぞれが前記第２バスライン群のうちの少なくとも一部のバスラインの、信号入力側とは反対側の端部に絶縁層を介して交差する少なくとも１本の第２配線と、前記非表示領域に設けられた第３配線であって、前記第１バスライン群の信号入力側の端部に絶縁層を介して交差し、且つ、前記第２バスライン群には交差しない第３配線と、前記非表示領域に設けられた第４配線であって、前記第２バスライン群の信号入力側の端部に絶縁層を介して交差し、且つ、前記第１バスライン群には交差しない第４配線と、前記非表示領域に設けられた第５配線であって、前記第１、第２、第３および第４配線に絶縁層を介して交差するように引き回された第５配線と、を備え、前記第３配線と前記第４配線とは、電気的に分離されており、前記第３配線は、前記第３配線の、前記第４配線側の端部で前記第５配線と交差しており、前記第４配線は、前記第４配線の、前記第３配線側の端部で前記第５配線と交差している。
ある実施形態において、前記少なくとも１本の第１配線は、複数本の第１配線であり、前記少なくとも１本の第２配線は、複数本の第２配線である。
ある実施形態において、前記少なくとも１本の第１配線は、１本の第１配線であり、前記少なくとも１本の第２配線は、１本の第２配線である。
ある実施形態において、前記複数のバスライン群は、第３バスライン群および前記第３バスライン群に隣接する第４バスライン群をさらに含み、前記アクティブマトリクス基板は、前記非表示領域に設けられた少なくとも１本の第６配線であって、それぞれが前記第３バスライン群のうちの少なくとも一部のバスラインの、信号入力側とは反対側の端部に絶縁層を介して交差する少なくとも１本の第６配線と、前記非表示領域に設けられた少なくとも１本の第７配線であって、それぞれが前記第４バスライン群のうちの少なくとも一部のバスラインの、信号入力側とは反対側の端部に絶縁層を介して交差する少なくとも１本の第７配線と、前記非表示領域に設けられた第８配線であって、前記第３バスライン群の信号入力側の端部に絶縁層を介して交差し、且つ、前記第４バスライン群には交差しない第８配線と、前記非表示領域に設けられた第９配線であって、前記第４バスライン群の信号入力側の端部に絶縁層を介して交差し、且つ、前記第３バスライン群には交差しない第９配線と、前記非表示領域に設けられた第１０配線であって、前記第６、第７、第８および第９配線に絶縁層を介して交差するように引き回された第１０配線と、をさらに備え、前記第８配線と前記第９配線とは、電気的に分離されており、前記第８配線は、前記第８配線の、前記第９配線側の端部で前記第１０配線と交差しており、前記第９配線は、前記第９配線の、前記第８配線側の端部で前記第１０配線と交差しており、前記第５配線と前記第１０配線とは互いに電気的に分離されている。
本発明の実施形態による表示装置は、上述した構成を有するアクティブマトリクス基板を備える。
ある実施形態において、前記複数本のバスラインは、表示信号が供給される複数本のソースバスラインである。
ある実施形態において、前記アクティブマトリクス基板は、それぞれが前記所定の方向に交差する方向に延びる複数本のゲートバスラインをさらに備え、前記非表示領域は、前記複数本のソースバスラインの信号入力側の端部が位置する第１の部分と、前記複数本のソースバスラインの信号入力側とは反対側の端部が位置する第２の部分と、前記複数本のゲートバスラインの信号入力側の端部が位置する第３の部分と、前記複数本のゲートバスラインの信号入力側とは反対側の端部が位置する第４の部分とを含む。
ある実施形態において、前記第５配線は、前記複数本のゲートバスラインと同一の導電膜から形成されている。
ある実施形態において、前記第５配線は、前記複数本のソースバスラインと同一の導電膜から形成されている。
ある実施形態において、上述した構成を有する表示装置は、前記非表示領域の前記第１の部分において前記アクティブマトリクス基板の端部に取り付けられた第１フレキシブルプリント基板をさらに備える。
ある実施形態において、前記第５配線は、前記第１フレキシブルプリント基板に形成された部分を含む。
ある実施形態において、上述した構成を有する表示装置は、前記非表示領域の前記第３の部分において前記アクティブマトリクス基板の端部に取り付けられた第２フレキシブルプリント基板をさらに備える。
ある実施形態において、前記第５配線は、前記非表示領域の前記第３の部分には位置しないように引き回されている。
ある実施形態において、上述した構成を有する表示装置は、前記複数のゲートバスラインに走査信号を供給するゲートドライバをさらに備え、前記ゲートドライバは、前記非表示領域の前記第３の部分において前記アクティブマトリクス基板上に一体的に形成されており、前記第５配線は、前記非表示領域の前記第３の部分においては前記ゲートドライバよりも外側に位置するように引き回されている。
本発明の実施形態による表示装置の欠陥修正方法は、上述した構成を有する表示装置に用いられる表示装置の欠陥修正方法であって、前記第１バスライン群および前記第２バスライン群のバスラインから、断線しているバスラインを特定する工程と、前記第１配線および前記第２配線の一方と、前記第３配線および前記第４配線の一方と、前記第５配線とを含む配線経路であって、前記特定されたバスラインの信号入力側の端部と信号入力側とは反対側の端部とを電気的に接続する配線経路を形成する工程と、を包含する。
ある実施形態において、前記配線経路を形成する工程は、前記特定されたバスラインが前記第１バスライン群のバスラインである場合には、前記特定されたバスラインと、前記第１配線、前記第３配線および前記第５配線とを電気的に接続する工程を含み、前記特定されたバスラインが前記第２バスライン群のバスラインである場合には、前記特定されたバスラインと、前記第２配線、前記第４配線および前記第５配線とを電気的に接続する工程を含む。
本発明の実施形態による表示装置の製造方法は、前記アクティブマトリクス基板を備えた表示装置を作製する工程と、上述した表示装置の欠陥修正方法によって前記表示装置の表示欠陥を修正する工程と、を包含する。
本発明の実施形態によると、バスラインの断線に起因した表示欠陥の修正に好適な構造を有するアクティブマトリクス基板およびそのようなアクティブマトリクス基板を備えた表示装置が提供される。
本発明の実施形態における液晶表示装置１００を模式的に示す平面図である。 本発明の実施形態における液晶表示装置１００の１つの画素に対応した領域を模式的に示す平面図である。 本発明の実施形態における液晶表示装置１００の１つの画素に対応した領域を模式的に示す断面図であり、図２中の３Ａ−３Ａ’線に沿った断面図である。 本発明の実施形態における液晶表示装置１００を模式的に示す平面図である。 本発明の実施形態における液晶表示装置１００を模式的に示す平面図である。 比較例の液晶表示装置７００を模式的に示す平面図である。 本発明の実施形態における液晶表示装置１００を模式的に示す平面図である。 本発明の実施形態における液晶表示装置１００を模式的に示す平面図である。 液晶表示装置１００が備える第３配線１０３のコンタクト部１０３Ｃ近傍を模式的に示す平面図である。 液晶表示装置１００が備える第３配線１０３のコンタクト部１０３Ｃ近傍を模式的に示す図であり、図９中の１０Ａ−１０Ａ’線に沿った断面図である。 本発明の実施形態における液晶表示装置２００を模式的に示す平面図である。 本発明の実施形態における液晶表示装置３００を模式的に示す平面図である。 本発明の実施形態における液晶表示装置４００を模式的に示す平面図である。
以下、図面を参照しながら本発明の実施形態を説明する。なお、本発明は以下の実施形態に限定されるものではない。
（実施形態１）
図１、図２および図３に、本実施形態における液晶表示装置１００を示す。図１は、液晶表示装置１００を模式的に示す平面図である。図２は、液晶表示装置１００の１つの画素に対応する領域を模式的に示す平面図である。図３は、図２中の３Ａ−３Ａ’線に沿った断面図である。
液晶表示装置１００は、図１に示すように、表示領域Ｄと、非表示領域Ｆとを有する。表示領域Ｄは、マトリクス状に配列された複数の画素によって規定される。表示領域Ｄは、第１、第２、第３および第４のブロックＤ１、Ｄ２、Ｄ３およびＤ４に分割されている。非表示領域Ｆは、表示領域の外側（周囲）に設けられている。非表示領域Ｆは、第１、第２、第３および第４の部分Ｆ１、Ｆ２、Ｆ３およびＦ４を有する額縁状の領域であり、「額縁領域」と呼ばれることもある。
液晶表示装置１００は、図３に示すように、アクティブマトリクス基板（以下では「ＴＦＴ基板」と呼ぶ。）１０と、ＴＦＴ基板１０に対向するように設けられた対向基板（「カラーフィルタ基板」と呼ばれることもある。）２０と、ＴＦＴ基板１０および対向基板２０の間に設けられた液晶層３０とを備える。
ＴＦＴ基板１０は、表示信号が供給される複数本のソースバスライン（信号配線）１１と、走査信号が供給される複数本のゲートバスライン（走査配線）１２と、各画素に設けられた薄膜トランジスタ（ＴＦＴ）１３と、ＴＦＴ１３に電気的に接続された画素電極１４とを有する。
複数本のソースバスライン１１のそれぞれは、所定の方向（図１および図３における上下方向）に延びる。複数本のゲートバスライン１２のそれぞれは、ソースバスライン１１の延びる方向に交差する方向（ここでは直交する方向であり、図１および図３における左右方向）に延びる。ソースバスライン１１の信号入力側の端部（以下では「入力側端部」と呼ぶ。）１１ａは、非表示領域Ｆの第１の部分Ｆ１に位置する。これに対し、ソースバスライン１１の信号入力側とは反対側の端部（以下では「非入力側端部」と呼ぶ。）１１ｂは、非表示領域Ｆの第２の部分Ｆ２に位置する。また、ゲートバスライン１２の信号入力側の端部（以下では「入力側端部」と呼ぶ。）は、非表示領域Ｆの第３の部分Ｆ３に位置し、ゲートバスライン１２の信号入力側とは反対側の端部（以下では「非入力側端部」と呼ぶ。）は、非表示領域Ｆの第４の部分Ｆ４に位置する。
ＴＦＴ１３は、ゲート電極１３ａ、ゲート絶縁膜１５、ソース電極１３ｂ、ドレイン電極１３ｃおよび半導体層１３ｄを有する。
ゲート電極１３ａは、複数本のゲートバスライン１２のうちの対応する１本に電気的に接続されている。ゲート絶縁膜１５は、ゲート電極１３ａを覆うように形成されている。
ソース電極１３ｂは、複数本のソースバスライン１１のうちの対応する１本に電気的に接続されている。ドレイン電極１３ｃは、画素電極１４に電気的に接続されている。半導体層１３ｄは、ゲート絶縁膜１５を介してゲート電極１３ａ上に位置するように設けられている。半導体層１３ｄとしては、例えばアモルファスシリコン層や酸化物半導体層が用いられる（勿論これらに限定されるものではない）。酸化物半導体層の材料としては、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系半導体（以下、「ＩＧＺＯ系半導体」と略する。）を用いることができる。ここで、ＩＧＺＯ系半導体は、Ｉｎ（インジウム）、Ｇａ（ガリウム）、Ｚｎ（亜鉛）の三元系酸化物であって、Ｉｎ、ＧａおよびＺｎの割合（組成比）は特に限定されず、例えばＩｎ：Ｇａ：Ｚｎ＝２：２：１、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝１：１：２等を含む。ＩＧＺＯ系半導体は、アモルファスでもよいし、結晶質でもよい。アモルファスＩＧＺＯ系半導体は、低温で製造でき、また、高い移動度を実現できるという利点を有する。結晶質ＩＧＺＯ系半導体としては、ｃ軸が層面に概ね垂直に配向した結晶質ＩＧＺＯ系半導体が好ましい。このようなＩＧＺＯ系半導体の結晶構造は、例えば、特開２０１２−１３４４７５号公報に開示されている。参考のために、特開２０１２−１３４４７５号公報の開示内容の全てを本明細書に援用する。
ＴＦＴ１３を覆うように、層間絶縁膜１６が設けられており、画素電極１４は、この層間絶縁膜１６上に設けられている。層間絶縁膜１６には、画素電極１４をＴＦＴ１３のドレイン電極１３ｃに電気的に接続するためのコンタクトホール１６ａが形成されている。画素電極１４は、典型的には、透明な導電材料（例えばＩＴＯ）から形成されている。
本実施形態におけるＴＦＴ基板１０は、さらに、ゲートバスライン１２に平行に延びる複数本のＣｓバスライン（補助容量配線）１７を有する。Ｃｓバスライン１７は、補助容量対向電圧（Ｃｓ電圧）を供給される。ＴＦＴ１３のドレイン電極１３ｃから延設された補助容量電極１８と、Ｃｓバスライン１７の補助容量電極１８に重なる部分と、これらの間に位置する層間絶縁膜１６とにより、補助容量が構成される。
ＴＦＴ基板１０の構成要素（上述したソースバスライン１１、ゲートバスライン１２、ＴＦＴ１３など）は、絶縁性基板（例えばガラス基板）１０ａに支持されている。ＴＦＴ基板１０の液晶層３０側の表面には、配向膜（不図示）が設けられている。
対向基板２０は、カラーフィルタ２１、ブラックマトリクス２２および対向電極（共通電極）２３を有する。対向電極２３は、透明な導電材料（例えばＩＴＯ）から形成されている。
対向基板２０の構成要素（上述したカラーフィルタ２１など）は、透明な絶縁性基板（例えばガラス基板）２０ａに支持されている。対向基板２０の液晶層３０側の表面には、配向膜（不図示）が設けられている。
液晶層３０は、水平配向膜によって配向規制される水平配向型の液晶層であってもよいし、垂直配向膜によって配向規制される垂直配向型の液晶層であってもよい。液晶表示装置１００の表示モードに特に制限はなく、用いられる表示モードに応じて、水平配向型または垂直配向型の液晶層３０が設けられる。表示モードとしては、公知の種々の表示モードが用いられる。例えば、ＴＮ（Twisted Nematic）モード、ＭＶＡ（Multi-domain Vertical Alignment）モード、ＣＰＡ（Continuous Pinwheel Alignment）モード、ＩＰＳ（In-Plane Switching）モードおよびＦＦＳ（Fringe Field Switching）モードを用いることができる。なお、ＩＰＳモードやＦＦＳモードのような横電界モードを用いる場合には、ＴＦＴ基板側に共通電極が設けられる。
液晶表示装置１００は、さらに、非表示領域Ｆの第１の部分Ｆ１においてＴＦＴ基板１０の端部に取り付けられた複数の第１フレキシブルプリント基板（以下では「第１ＦＰＣ」と呼ぶ。）５０と、非表示領域Ｆの第３の部分Ｆ３においてＴＦＴ基板１０の端部に取り付けられた複数の第２フレキシブルプリント基板（以下では「第２ＦＰＣ」と呼ぶ。）６０とを備える。また、液晶表示装置１００は、第１ＦＰＣ５０に接続された少なくとも１つのソース側プリント配線板（ソース側ＰＷＢ：不図示）と、第２ＦＰＣ６０に接続された少なくとも１つのゲート側プリント配線板（ゲート側ＰＷＢ：不図示）とを備える。
第１ＦＰＣ５０には、ソースバスライン１１に表示信号を供給するソースドライバ（不図示）が実装されている。ソースバスライン１１の入力側端部１１ａは、ソースドライバに電気的に接続されている。
第２ＦＰＣ６０には、ゲートバスライン１２に走査信号を供給するゲートドライバ（不図示）が実装されている。ゲートバスライン１２の入力側端部は、ゲートドライバに電気的に接続されている。
本実施形態では、複数本のソースバスライン１１は、複数のバスライン群に区分される。より具体的には、複数本のソースバスライン１１は、第１バスライン群１１Ｇ１、第２バスライン群１１Ｇ２、第３バスライン群１１Ｇ３および第４バスライン群１１Ｇ４に区分される。第１バスライン群１１Ｇ１は、表示領域Ｄの第１のブロックＤ１に位置しており、第２バスライン群１１Ｇ２は、表示領域Ｄの第２のブロックＤ２に位置している。また、第３バスライン群１１Ｇ３は、表示領域Ｄの第３のブロックＤ３に位置しており、第４バスライン群１１Ｇ４は、表示領域Ｄの第４のブロックＤ４に位置している。従って、第１バスライン群１１Ｇ１、第２バスライン群１１Ｇ２、第３バスライン群１１Ｇ３および第４バスライン群１１Ｇ４は、右側から左側に向かってこの順で配置されている。つまり、第１バスライン群１１Ｇ１および第２バスライン群１１Ｇ２は互いに隣接しており、第３バスライン群１１Ｇ３および第４バスライン群１１Ｇ４は互いに隣接している。
本実施形態における液晶表示装置１００は、ソースバスライン１１に断線が発生した場合に、断線に起因した表示欠陥を修正し得る配線構造を非表示領域Ｆ内に有する。以下、この配線構造を具体的に説明する。
まず、表示領域Ｄの第１のブロックＤ１および第２のブロックＤ２に対応した欠陥修正用配線構造を説明する。
液晶表示装置１００の非表示領域Ｆには、図１に示すように、複数本の第１配線（以下では「第１リペア配線」と呼ぶ。）１０１および複数本の第２配線（以下では「第２リペア配線」と呼ぶ。）１０２が設けられている。また、非表示領域Ｆには、第３配線（以下では「第３リペア配線」と呼ぶ。）１０３、第４配線（以下では「第４リペア配線」と呼ぶ。）１０４および第５配線（以下では「第５リペア配線」と呼ぶ。）１０５が設けられている。
複数本の第１リペア配線１０１および複数本の第２リペア配線１０２は、非表示領域Ｆの第２の部分Ｆ２に位置している。各第１リペア配線１０１は、第１バスライン群１１Ｇ１のうちの一部のソースバスライン１１の非入力側端部１１ｂに絶縁層を介して交差する。これに対し、各第２リペア配線１０２は、第２バスライン群１１Ｇ２のうちの一部のソースバスライン１１の非入力側端部１１ｂに絶縁層を介して交差する。本実施形態では、第１リペア配線１０１および第２リペア配線１０２の主な部分は、ゲートバスライン１２と同一の導電膜から（つまりゲートメタル層から）形成されており、ゲート絶縁膜１５を介してソースバスライン１１に交差している。
第３リペア配線１０３および第４リペア配線１０４は、非表示領域Ｆの第１の部分Ｆ１に位置している。第３リペア配線１０３は、第１バスライン群１１Ｇ１の入力側端部１１ａに絶縁層を介して交差し、且つ、第２バスライン群１１Ｇ２には交差しない。これに対し、第４リペア配線１０４は、第２バスライン群１１Ｇ２の入力側端部１１ａに絶縁層を介して交差し、且つ、第１バスライン群１１Ｇ１には交差しない。第３リペア配線１０３と、第４リペア配線１０４とは、電気的に分離されている。本実施形態では、第３リペア配線１０３および第４リペア配線１０４の主な部分は、ゲートメタル層から形成されており、ゲート絶縁膜１５を介してソースバスライン１１に交差している。
第５リペア配線１０５は、第１リペア配線１０１、第２リペア配線１０２、第３リペア配線１０３および第４リペア配線１０４に絶縁層を介して交差するように引き回されている。具体的には、第５リペア配線１０５は、非表示領域Ｆの第１の部分Ｆ１から第３の部分Ｆ３を介して第２の部分Ｆ２に至るように引き回されている。第５リペア配線１０５の主な部分は、ゲートメタル層から形成されている。また、本実施形態では、第５リペア配線１０５は、ＴＦＴ基板１０以外に形成された部分を含んでいる。具体的には、第５リペア配線１０５は、第１ＦＰＣ５０、ソース側ＰＷＢおよび第２ＦＰＣ６０に形成された部分を含んでいる。このように、第５リペア配線１０５の一部は、ＴＦＴ基板１０以外にも形成され得る。また、第５リペア配線１０５の、非表示領域Ｆの第１の部分Ｆ１に位置する部分１０５ａは、第１ＦＰＣ５０の外部接続端子５１に接続されており、外部接続端子５１の後段には、増幅回路５２が配置されている。
第３リペア配線１０３は、第４リペア配線１０４側の端部１０３ａで第５リペア配線１０５と交差している。一方、第４リペア配線１０４は、第３リペア配線１０３側の端部１０４ａで第５リペア配線１０５と交差している。第３リペア配線１０３の、第５リペア配線１０５に交差する部分（端部１０３ａ）は、ソースバスライン１１と同一の導電膜から（つまりソースメタル層から）形成されている。また、第４リペア配線１０４の、第５リペア配線１０５に交差する部分（端部１０４ａ）も、ソースメタル層から形成されている。同様に、第１リペア配線１０１および第２リペア配線１０２の、第５リペア配線１０５に交差する部分も、ソースメタル層から形成されている。第１リペア配線１０１、第２リペア配線１０２、第３リペア配線１０３および第４リペア配線１０４のそれぞれの、ソースメタル層から形成された部分は、適当な箇所でゲートメタル層から形成された部分と電気的に接続されている。
次に、表示領域Ｄの第３のブロックＤ３および第４のブロックＤ４に対応した欠陥修正用配線構造を説明する。
液晶表示装置１００の非表示領域Ｆには、図１に示すように、複数本の第６配線（以下では「第６リペア配線」と呼ぶ。）１０６および複数本の第７配線（以下では「第７リペア配線」と呼ぶ。）１０７が設けられている。また、非表示領域Ｆには、第８配線（以下では「第８リペア配線」と呼ぶ。）１０８、第９配線（以下では「第９リペア配線」と呼ぶ。）１０９および第１０配線（以下では「第１０リペア配線」と呼ぶ。）１１０が設けられている。
複数本の第６リペア配線１０６および複数本の第７リペア配線１０７は、非表示領域Ｆの第２の部分Ｆ２に位置している。各第６リペア配線１０６は、第３バスライン群１１Ｇ３のうちの一部のソースバスライン１１の非入力側端部１１ｂに絶縁層を介して交差する。これに対し、各第７リペア配線１０７は、第４バスライン群１１Ｇ４のうちの一部のソースバスライン１１の非入力側端部１１ｂに絶縁層を介して交差する。本実施形態では、第６リペア配線１０６および第７リペア配線１０７の主な部分は、ゲートメタル層から形成されており、ゲート絶縁膜１５を介してソースバスライン１１に交差している。
第８リペア配線１０８および第９リペア配線１０９は、非表示領域Ｆの第１の部分Ｆ１に位置している。第８リペア配線１０８は、第３バスライン群１１Ｇ３の入力側端部１１ａに絶縁層を介して交差し、且つ、第４バスライン群１１Ｇ４には交差しない。これに対し、第９リペア配線１０９は、第４バスライン群１１Ｇ４の入力側端部１１ａに絶縁層を介して交差し、且つ、第３バスライン群１１Ｇ３には交差しない。第８リペア配線１０８と、第９リペア配線１０９とは、電気的に分離されている。本実施形態では、第８リペア配線１０８および第９リペア配線１０９の主な部分は、ゲートメタル層から形成されており、ゲート絶縁膜１５を介してソースバスライン１１に交差している。
第１０リペア配線１１０は、第６リペア配線１０６、第７リペア配線１０７、第８リペア配線１０８および第９リペア配線１０９に絶縁層を介して交差するように引き回されている。具体的には、第１０リペア配線１１０は、非表示領域Ｆの第１の部分Ｆ１から第４の部分Ｆ４を介して第２の部分Ｆ２に至るように引き回されている。第１０リペア配線１１０の主な部分は、ゲートメタル層から形成されている。また、本実施形態では、第１０リペア配線１１０は、ＴＦＴ基板１０以外に形成された部分を含んでいる。具体的には、第１０リペア配線１１０は、第１ＦＰＣ５０およびソース側ＰＷＢに形成された部分を含んでいる。このように、第１０リペア配線１１０の一部は、ＴＦＴ基板１０以外にも形成され得る。第１０リペア配線１１０の、非表示領域Ｆの第１の部分Ｆ１に位置する部分１１０ａは、第１ＦＰＣ５０の外部接続端子５１に接続されており、外部接続端子５１の後段には、増幅回路５２が配置されている。
第８リペア配線１０８は、第９リペア配線１０９側の端部１０８ａで第１０リペア配線１１０と交差している。第９リペア配線１０９は、第８リペア配線１０８側の端部１０９ａで第１０リペア配線１１０と交差している。第８リペア配線１０８の、第１０リペア配線１１０に交差する部分（端部１０８ａ）は、ソースメタル層から形成されている。また、第９リペア配線１０９の、第１０リペア配線１１０に交差する部分（端部１０９ａ）も、ソースメタル層から形成されている。同様に、第６リペア配線１０６および第７リペア配線１０７の、第１０リペア配線１１０に交差する部分も、ソースメタル層から形成されている。第６リペア配線１０６、第７リペア配線１０７、第８リペア配線１０８および第９リペア配線１０９のそれぞれの、ソースメタル層から形成された部分は、適当な箇所でゲートメタル層から形成された部分と電気的に接続されている。第５リペア配線１０５と、第１０リペア配線１１０とは、互いに電気的に分離されている。
また、本実施形態における液晶表示装置１００では、表示領域Ｄの第１のブロックＤ１および第２のブロックＤ２と、第３のブロックＤ３および第４のブロックＤ４のそれぞれに対応して、さらなる欠陥修正用配線構造が設けられている。
まず、表示領域Ｄの第１のブロックＤ１および第２のブロックＤ２に対応したさらなる欠陥修正用配線構造を説明する。
液晶表示装置１００の非表示領域Ｆには、図１に示すように、複数本の第１１配線（以下では「第１１リペア配線」と呼ぶ。）１１１および複数本の第１２配線（以下では「第２リペア配線」と呼ぶ。）１１２が設けられている。また、非表示領域Ｆには、第１３配線（以下では「第１３リペア配線」と呼ぶ。）１１３および第１４配線（以下では「第１４リペア配線」と呼ぶ。）１１４が設けられている。
複数本の第１１リペア配線１１１および複数本の第１２リペア配線１１２は、非表示領域Ｆの第２の部分Ｆ２に位置している。各第１１リペア配線１１１は、第１バスライン群１１Ｇ１のうちの一部のソースバスライン１１の非入力側端部１１ｂに絶縁層を介して交差する。これに対し、各第１２リペア配線１１２は、第２バスライン群１１Ｇ２のうちの一部のソースバスライン１１の非入力側端部１１ｂに絶縁層を介して交差する。本実施形態では、第１１リペア配線１１１および第１２リペア配線１１２の主な部分は、ゲートメタル層から形成されており、ゲート絶縁膜１５を介してソースバスライン１１に交差している。
第１３リペア配線１１３は、第１バスライン群１１Ｇ１の入力側端部１１ａに絶縁層を介して交差し、且つ、第２バスライン群１１Ｇ２には交差しない。また、第１３リペア配線１１３は、第１１リペア配線１１１にも絶縁層を介して交差するように引き回されている。具体的には、第１３リペア配線１１３は、非表示領域Ｆの第１の部分Ｆ１から第３の部分Ｆ３を介して第２の部分Ｆ２に至るように引き回されている。本実施形態では、第１３リペア配線１１３は、ＴＦＴ基板１０以外に形成された部分を含んでいる。具体的には、第１３リペア配線１１３は、第１ＦＰＣ５０、ソース側ＰＷＢおよび第２ＦＰＣ６０に形成された部分を含んでいる。このように、第１３リペア配線１１３の一部は、ＴＦＴ基板１０以外にも形成され得る。第１３リペア配線１１３の、非表示領域Ｆの第１の部分Ｆ１に位置する部分は、第１ＦＰＣ５０の外部接続端子５１に接続されており、外部接続端子５１の後段には、増幅回路５２が配置されている。
第１４リペア配線１１４は、第２バスライン群１１Ｇ２の入力側端部１１ａに絶縁層を介して交差し、且つ、第１バスライン群１１Ｇ１には交差しない。また、第１４リペア配線１１４は、第１２リペア配線１１２にも絶縁層を介して交差するように引き回されている。具体的には、第１４リペア配線１１４は、非表示領域Ｆの第１の部分Ｆ１から第３の部分Ｆ３を介して第２の部分Ｆ２に至るように引き回されている。本実施形態では、第１４リペア配線１１４は、ＴＦＴ基板１０以外に形成された部分を含んでいる。具体的には、第１４リペア配線１１４は、第１ＦＰＣ５０、ソース側ＰＷＢおよび第２ＦＰＣ６０に形成された部分を含んでいる。このように、第１４リペア配線１１４の一部は、ＴＦＴ基板１０以外にも形成され得る。第１４リペア配線１１４の、非表示領域Ｆの第１の部分Ｆ１に位置する部分は、第１ＦＰＣ５０の外部接続端子５１に接続されており、外部接続端子５１の後段には、増幅回路５２が配置されている。
第１３リペア配線１１３と、第１４リペア配線１１４とは、電気的に分離されている。本実施形態では、第１３リペア配線１１３および第１４リペア配線１１４の主な部分は、ゲートメタル層から形成されており、ゲート絶縁膜１５を介してソースバスライン１１に交差している。また、第１１リペア配線１１１の、第１３リペア配線１１３に交差する部分は、ソースメタル層から形成されており、第１２リペア配線１１２の、第１４リペア配線１１４に交差する部分も、ソースメタル層から形成されている。第１１リペア配線１１１および第１２リペア配線１１２のそれぞれの、ソースメタル層から形成された部分は、適当な箇所でゲートメタル層から形成された部分と電気的に接続されている。
次に、表示領域Ｄの第３のブロックＤ３および第４のブロックＤ４に対応したさらなる欠陥修正用配線構造を説明する。
液晶表示装置１００の非表示領域Ｆには、図１に示すように、複数本の第１５配線（以下では「第１５リペア配線」と呼ぶ。）１１５および複数本の第１６配線（以下では「第１６リペア配線」と呼ぶ。）１１６が設けられている。また、非表示領域Ｆには、第１７配線（以下では「第１７リペア配線」と呼ぶ。）１１７および第１８配線（以下では「第１８リペア配線」と呼ぶ。）１１８が設けられている。
複数本の第１５リペア配線１１５および複数本の第１６リペア配線１１６は、非表示領域Ｆの第２の部分Ｆ２に位置している。各第１５リペア配線１１５は、第３バスライン群１１Ｇ３のうちの一部のソースバスライン１１の非入力側端部１１ｂに絶縁層を介して交差する。これに対し、各第１６リペア配線１１６は、第４バスライン群１１Ｇ４のうちの一部のソースバスライン１１の非入力側端部１１ｂに絶縁層を介して交差する。本実施形態では、第１５リペア配線１１５および第１６リペア配線１１６の主な部分は、ゲートメタル層から形成されており、ゲート絶縁膜１５を介してソースバスライン１１に交差している。
第１７リペア配線１１７は、第３バスライン群１１Ｇ３の入力側端部１１ａに絶縁層を介して交差し、且つ、第４バスライン群１１Ｇ４には交差しない。また、第１７リペア配線１１７は、第１５リペア配線１１５にも絶縁層を介して交差するように引き回されている。具体的には、第１７リペア配線１１３は、非表示領域Ｆの第１の部分Ｆ１から第４の部分Ｆ４を介して第２の部分Ｆ２に至るように引き回されている。本実施形態では、第１７リペア配線１１７は、ＴＦＴ基板１０以外に形成された部分を含んでいる。具体的には、第１７リペア配線１１７は、第１ＦＰＣ５０およびソース側ＰＷＢに形成された部分を含んでいる。このように、第１７リペア配線１１７の一部は、ＴＦＴ基板１０以外にも形成され得る。第１７リペア配線１１７の、非表示領域Ｆの第１の部分Ｆ１に位置する部分は、第１ＦＰＣ５０の外部接続端子５１に接続されており、外部接続端子５１の後段には、増幅回路５２が配置されている。
第１８リペア配線１１８は、第４バスライン群１１Ｇ２の入力側端部１１ａに絶縁層を介して交差し、且つ、第３バスライン群１１Ｇ３には交差しない。また、第１８リペア配線１１８は、第１６リペア配線１１６にも絶縁層を介して交差するように引き回されている。具体的には、第１８リペア配線１１８は、非表示領域Ｆの第１の部分Ｆ１から第４の部分Ｆ４を介して第２の部分Ｆ２に至るように引き回されている。本実施形態では、第１８リペア配線１１８は、ＴＦＴ基板１０以外に形成された部分を含んでいる。具体的には、第１８リペア配線１１８は、第１ＦＰＣ５０およびソース側ＰＷＢに形成された部分を含んでいる。このように、第１８リペア配線１１８の一部は、ＴＦＴ基板１０以外にも形成され得る。第１８リペア配線１１８の、非表示領域Ｆの第１の部分Ｆ１に位置する部分は、第１ＦＰＣ５０の外部接続端子５１に接続されており、外部接続端子５１の後段には、増幅回路５２が配置されている。
第１７リペア配線１１７と、第１８リペア配線１１８とは、電気的に分離されている。本実施形態では、第１７リペア配線１１７および第１８リペア配線１１８の主な部分は、ゲートメタル層から形成されており、ゲート絶縁膜１５を介してソースバスライン１１に交差している。また、第１５リペア配線１１５の、第１７リペア配線１１７に交差する部分は、ソースメタル層から形成されており、第１６リペア配線１１６の、第１８リペア配線１１８に交差する部分も、ソースメタル層から形成されている。第１５リペア配線１１５および第１６リペア配線１１６のそれぞれの、ソースメタル層から形成された部分は、適当な箇所でゲートメタル層から形成された部分と電気的に接続されている。
上述したような配線構造を有する液晶表示装置１００において、ソースバスライン１１に断線が発生した場合に表示欠陥を修正する方法を説明する。以下では、表示領域Ｄの第１のブロックＤ１および第２のブロックＤ２に着目して説明を行うが、第３のブロックＤ３および第４のブロックＤ４についても以下の説明と同様にして表示欠陥の修正を行うことができる。
まず、第１バスライン群１１Ｇ１および第２バスライン群１１Ｇ２のソースバスライン１１から、断線しているソースバスライン１１を特定する。この工程（断線バスライン特定工程）は、ソースバスライン１１、ゲートバスライン１２および対向電極２３に所定の検査信号を入力した状態で、目視により表示状態を確認することによって行うことができる。断線が発生しているソースバスライン１１に接続され、且つ、断線箇所よりも下流側の画素は、正常に表示信号を供給されないので、本来とは異なる表示状態となる。例えばノーマリホワイト方式で、本来であれば画素が黒表示状態となるような検査信号を入力した場合、断線が発生しているソースバスライン１１に接続され、且つ、断線箇所よりも下流側の画素は、白表示状態のままである。
次に、第１リペア配線１０１および第２リペア配線１０２の一方と、第３リペア配線１０３および第４リペア配線１０４の一方と、第５リペア配線１０５とを含む配線経路であって、断線が発生していると特定されたソースバスライン１１の入力側端部１１ａと非入力側端部１１ｂとを電気的に接続する配線経路を形成する。この工程（配線経路形成工程）は、特定されたソースバスライン１１が第１バスライン群１１Ｇ１のソースバスライン１１である場合には、特定されたソースバスライン１１と、第１リペア配線１０１、第３リペア配線１０３および第５リペア配線１０５とを電気的に接続する工程を含む。また、配線経路形成工程は、特定されたソースバスライン１１が第２バスライン群１１Ｇ２のソースバスライン１１である場合には、特定されたソースバスライン１１と、第２リペア配線１０２、第４リペア配線１０４および第５リペア配線１０５とを電気的に接続する工程を含む。以下、この配線経路形成工程をより具体的に説明する。
図４に示すように、第１バスライン群１１Ｇ１のあるソースバスライン１１’に断線が発生した場合（断線箇所Ｒ）、ソースバスライン１１’と第１リペア配線１０１との交差部（接続箇所ｃ１）にレーザ光を照射してこれらを接続する。また、第１リペア配線１０１と第５リペア配線１０５との交差部（接続箇所ｃ２）にレーザ光を照射してこれらを接続する。さらに、ソースバスライン１１’と第３リペア配線１０３との交差部（接続箇所ｃ３）にレーザ光を照射してこれらを接続し、第３リペア配線１０３と第５リペア配線１０５との交差部（接続箇所ｃ４）にレーザ光を照射してこれらを接続する。レーザ光の照射には、例えばＹＡＧレーザを用いることができる。
上述した４箇所での接続を行うことにより、断線が発生しているソースバスライン１１’の入力側端部１１ａと非入力側端部１１ｂとを電気的に接続する配線経路が形成され、ソースバスライン１１’の断線箇所Ｒよりも下流側には、この配線経路を介して表示信号が供給される（図４中に白抜き矢印で模式的に示されている）。
これに対し、図５に示すように、第２バスライン群１１Ｇ２のあるソースバスライン１１’に断線が発生した場合（断線箇所Ｒ）、ソースバスライン１１’と第２リペア配線１０２との交差部（接続箇所ｃ５）にレーザ光を照射してこれらを接続する。また、第２リペア配線１０２と第５リペア配線１０５との交差部（接続箇所ｃ６）にレーザ光を照射してこれらを接続する。さらに、ソースバスライン１１’と第４リペア配線１０４との交差部（接続箇所ｃ７）にレーザ光を照射してこれらを接続し、第４リペア配線１０４と第５リペア配線１０５との交差部（接続箇所ｃ８）にレーザ光を照射してこれらを接続する。
上述した４箇所での接続を行うことにより、断線が発生しているソースバスライン１１’の入力側端部１１ａと非入力側端部１１ｂとを電気的に接続する配線経路が形成され、ソースバスライン１１’の断線箇所Ｒよりも下流側には、この配線経路を介して表示信号が供給される（図５中に白抜き矢印で模式的に示されている）。
このような欠陥修正方法は、液晶表示装置１００の製造方法における１工程として好適に実行され得る。例えば、既に説明したような配線構造を有するＴＦＴ基板１０を備えた液晶表示装置１００を作製する（用意する）工程の後に、上述した欠陥修正方法によって液晶表示装置１００の表示欠陥を修正する工程を実行すればよい。液晶表示装置１００を用意する工程は、公知の方法を用いて実行することができる。また、表示欠陥を修正する工程の前に用意される液晶表示装置１００は、一部の構成要素（偏光板など）が取り付けられる前の状態のものであってもよい。
なお、本実施形態では、第１バスライン群１１Ｇ１に対応して設けられる第３リペア配線１０３と、第２バスライン群１１Ｇ２に対応して設けられる第４リペア配線１０４とは、電気的に分離されている。これに対し、図６に示す比較例の液晶表示装置７００のような構成を採用することも考えられる。
図６に示す比較例の液晶表示装置７００では、液晶表示装置１００の第３リペア配線１０３および第４リペア配線１０４に代えて、第１バスライン群１１Ｇ１に対応した部分７０１ａと、第２バスライン群１１Ｇ２に対応した部分７０１ｂとが連続している（つまり電気的に接続されている）配線７０１が設けられている。また、液晶表示装置１００の第8リペア配線１０８および第９リペア配線１０９に代えて、第３バスライン群１１Ｇ３に対応した部分７０２ａと、第４バスライン群１１Ｇ４に対応した部分７０２ｂとが連続している（つまり電気的に接続されている）配線７０２が設けられている。
比較例の液晶表示装置７００において、配線７０１を用いて欠陥修正を行った場合、配線７０１は、液晶表示装置１００の第３リペア配線１０３や第４リペア配線１０４よりも多くのソースバスライン１１に交差しているため、容量（負荷）が大きく、表示信号の遅延が発生するおそれがある。
これに対し、本実施形態の液晶表示装置１００では、第３リペア配線１０３と第４リペア配線１０４とが電気的に分離されているので、修正に用いられるリペア配線の容量（負荷）に起因した表示信号の遅延を抑制することができ、修正に用いられるリペア配線（第３リペア配線１０３または第４リペア配線１０４）をレーザ光の照射により切断する必要がない。そのため、液晶表示パネルが高精細である場合であっても、より確実に欠陥修正を行うことができる。
また、本実施形態の液晶表示装置１００では、第３リペア配線１０３および第４リペア配線１０４の両方が第５リペア配線１０５に交差しており、第３リペア配線１０３を含む配線経路と、第４リペア配線１０４を含む配線経路とは、１つの外部接続端子５１（および１つの増幅回路５２）を共用し得る。そのため、１つの外部接続端子５１（および１つの増幅回路５２）で、広い領域のソースバスライン１１の断線修正（断線に起因する表示欠陥の修正）が可能であるので、本実施形態の液晶表示装置１００は、狭額縁化の点で有利である。
なお、本実施形態の液晶表示装置１００では、第１１リペア配線１１１、第１２リペア配線１１２、第１３リペア配線１１３および第１４リペア配線１１４を用いた欠陥修正も可能である。つまり、第１１リペア配線１１１および第１２リペア配線１１２の一方と、第１３リペア配線１１３および第１４リペア配線１１４の一方とを含む配線経路であって、断線が発生していると特定されたソースバスライン１１の入力側端部１１ａと非入力側端部１１ｂとを電気的に接続する配線経路を形成すればよい。この工程（配線経路形成工程）は、特定されたソースバスライン１１が第１バスライン群１１Ｇ１のソースバスライン１１である場合には、特定されたソースバスライン１１と、第１１リペア配線１１１および第１３リペア配線１１３とを電気的に接続する工程を含む。また、配線経路形成工程は、特定されたソースバスライン１１が第２バスライン群１１Ｇ２のソースバスライン１１である場合には、特定されたソースバスライン１１と、第１２リペア配線１１２および第１４リペア配線１１４とを電気的に接続する工程を含む。以下、この配線経路形成工程をより具体的に説明する。
図７に示すように、第１バスライン群１１Ｇ１のあるソースバスライン１１’に断線が発生した場合（断線箇所Ｒ）、ソースバスライン１１’と第１１リペア配線１１１との交差部（接続箇所ｃ９）にレーザ光を照射してこれらを接続する。また、第１１リペア配線１１１と第１３リペア配線１１３との交差部（接続箇所ｃ１０）にレーザ光を照射してこれらを接続する。さらに、ソースバスライン１１’と第１３リペア配線１１３との交差部（接続箇所ｃ１１）にレーザ光を照射してこれらを接続する。
上述した３箇所での接続を行うことにより、断線が発生しているソースバスライン１１’の入力側端部１１ａと非入力側端部１１ｂとを電気的に接続する配線経路が形成され、ソースバスライン１１’の断線箇所Ｒよりも下流側には、この配線経路を介して表示信号が供給される（図７中に白抜き矢印で模式的に示されている）。
これに対し、図８に示すように、第２バスライン群１１Ｇ２のあるソースバスライン１１’に断線が発生した場合（断線箇所Ｒ）、ソースバスライン１１’と第１２リペア配線１１２との交差部（接続箇所ｃ１２）にレーザ光を照射してこれらを接続する。また、第１２リペア配線１１２と第１４リペア配線１１４との交差部（接続箇所ｃ１３）にレーザ光を照射してこれらを接続する。さらに、ソースバスライン１１’と第１４リペア配線１１４との交差部（接続箇所ｃ１４）にレーザ光を照射してこれらを接続する。
上述した３箇所での接続を行うことにより、断線が発生しているソースバスライン１１’の入力側端部１１ａと非入力側端部１１ｂとを電気的に接続する配線経路が形成され、ソースバスライン１１’の断線箇所Ｒよりも下流側には、この配線経路を介して表示信号が供給される（図８中に白抜き矢印で模式的に示されている）。
なお、第１バスライン群１１Ｇ１および第２バスライン群１１Ｇ２において（つまり表示領域Ｄの第１のブロックＤ１および第２のブロックＤ２において）断線が発生しているソースバスライン１１が１本だけである場合、第１１リペア配線１１１、第１２リペア配線１１２、第１３リペア配線１１３および第１４リペア配線１１４を用いた欠陥修正（図７および図８に示した欠陥修正）を優先的に行うことが好ましい。第１１リペア配線１１１、第１２リペア配線１１２、第１３リペア配線１１３および第１４リペア配線１１４を用いた欠陥修正は、第１リペア配線１０１、第２リペア配線１０２、第３リペア配線１０３、第４リペア配線１０４および第５リペア配線１０５を用いた欠陥修正（図４および図５に示した欠陥修正）よりも、接続箇所が少ないからである。
また、既に説明したように、第３リペア配線１０３、第４リペア配線１０４および第５リペア配線１０５の主な部分は、ゲートメタル層から形成されており、第３リペア配線１０３および第４リペア配線１０４と第５リペア配線１０５とを重畳させる（絶縁層を介して交差させる）ために、第３リペア配線１０３および第４リペア配線１０４を、第５リペア配線１０５との交差部近傍でゲートメタル層からソースメタル層に繋ぎ換えている。以下では、このような繋ぎ換えが行われている部分をコンタクト部と呼ぶ。
このような構成を採用することにより、ＴＦＴ基板１０の、対向基板２０に覆われていない部分（いわゆる実装領域）に引き出されている配線を、より確実に保護することができる。半導体層１３ｄとしてアモルファスシリコン層や酸化物半導体層を有するボトムゲート型のＴＦＴ１３を用いる場合、ソースメタル層よりもゲートメタル層の方が、多くの（具体的にはゲート絶縁膜１５の分だけ多く）絶縁膜に覆われているので、実装領域では、ゲートメタル層から配線（第３リペア配線１０３、第４リペア配線１０４および第５リペア配線１０５）を形成することにより、より確実な保護を図ることができる。また、同様の理由で、ソースバスライン１１の実装領域に引き出されている部分もゲートメタル層から形成されていることが（つまりソースバスライン１１を実装領域に引き出す際にソースメタル層からゲートメタル層に繋ぎ換えることが）好ましい。
ここで、図９および図１０を参照しながら、第３リペア配線１０３のコンタクト部１０３Ｃ近傍の構造の一例を示す。図９は、コンタクト部１０３Ｃ近傍を模式的に示す平面図であり、図１０は、図９中の１０Ａ−１０Ａ’線に沿った断面図である。なお、以下の説明では、第３リペア配線１０３のうち、ゲートメタル層から形成された部分を「ゲート層」と呼び、ソースメタル層から形成された部分を「ソース層」と呼ぶ。
図９および図１０に示すように、コンタクト部１０３Ｃにおいては、第３リペア配線１０３のゲート層１０３ｇを露出するようにコンタクトホールＣＨがゲート絶縁膜１５および層間絶縁膜（ここではパッシベーション層１６ａおよび有機絶縁層１６ｂを含む）１６に形成されている。このコンタクトホールＣＨを覆うように、画素電極１４と同一の導電膜から形成された接続電極１４’が形成されている。第３リペア配線１０３のゲート層１０３ｇとソース層１０３ｓとは、この接続電極１４’を介して電気的に接続されている。
ソースバスライン１１のコンタクト部においても、同様の構造により、ソースメタル層からゲートメタル層への繋ぎ換えを行うことができる。なお、ここでは、ソース層１０３ｓが下層（例えばＴｉ層）１０３ｓ１および上層（例えばＡｌ層）１０３ｓ２を含む積層構造を有するとともに、コンタクト部１０３Ｃに、ＴＦＴ１３の半導体層１３ｄと同一の半導体膜から形成された半導体層１３ｄ’が設けられている構成を例示しているが、勿論、コンタクト部１０３Ｃの構造はこれに限定されるものではない。
なお、第５リペア配線１０５の主な部分（ＴＦＴ基板１０上に形成されている部分）を、ソースバスライン１１と同一の導電膜から（つまりソースメタル層から）形成してもよい。第５リペア配線１０５がソースメタル層から形成されていると、上述したようなコンタクト部が不要であるので、コンタクト抵抗が無くなる。また、コンタクト部を形成しなくてもよいので、コンタクト不良が発生せず、そのことによって歩留りのさらなる向上を図ることができる。
一方、既に説明したように、第５リペア配線１０５の主な部分（ＴＦＴ基板１０上に形成されている部分）を、ゲートバスライン１２と同一の導電膜から（つまりゲートメタル層から）形成してもよい。第５リペア配線１０５がゲートメタル層から形成されている構成は、第５リペア配線１０５の保護という観点から好ましい。
なお、本実施形態では、表示領域Ｄが４つのブロックに分割された構成（つまり複数本のソースバスライン１１が４つのバスライン群に区分される構成）を例示したが、表示領域Ｄの分割数（バスライン群の数）は４に限定されるものではない。表示領域Ｄの分割数（バスライン群の数）は、５以上であってもよいし、３以下であってもよい。
（実施形態２）
図１１に、本実施形態における液晶表示装置２００を示す。図１１は、液晶表示装置２００を模式的に示す平面図である。以下では、液晶表示装置２００が、実施形態１における液晶表示装置１００と異なる点を中心に説明を行う。
本実施形態における液晶表示装置２００は、図１１に示すように、第１１リペア配線１１１〜第１８リペア配線１１８が設けられていない点において、実施形態１における液晶表示装置１００と異なっている。第１１リペア配線１１１〜第１８リペア配線１１８を省略することにより、狭額縁化を図ることができる。
なお、第１１リペア配線１１１〜第１８リペア配線１１８を省略する代わりに、第１リペア配線１０１〜第１０リペア配線１１０を省略する構成も考えられるが、そのような構成よりも、本実施形態のように、第１１リペア配線１１１〜第１８リペア配線１１８を省略することが好ましい。第１リペア配線１０１〜第１０リペア配線１１０の方を残すことにより、外部接続端子５１および増幅回路５２の数が少なくてすむので、いっそうの狭額縁化を図ることができる。
また、本実施形態における液晶表示装置２００は、第１リペア配線１０１、第２リペア配線１０２、第６リペア配線１０６および第７リペア配線１０７がそれぞれ１本だけ設けられている点においても、実施形態１における液晶表示装置１００と異なっている。本実施形態のように、第１リペア配線１０１、第２リペア配線１０２、第６リペア配線１０６および第７リペア配線１０７がそれぞれ１本だけ設けられる構成は、狭額縁化の点で有利である。また、実施形態１の液晶表示装置１００のように、第１リペア配線１０１、第２リペア配線１０２、第６リペア配線１０６および第７リペア配線１０７がそれぞれ複数本設けられる構成を採用すると、表示領域Ｄの１つのブロック内での断線修正可能な本数が増加するので、歩留まりを向上させることができる。
（実施形態３）
図１２に、本実施形態における液晶表示装置３００を示す。図１２は、液晶表示装置３００を模式的に示す平面図である。以下では、液晶表示装置３００が、実施形態２における液晶表示装置２００と異なる点を中心に説明を行う。
本実施形態における液晶表示装置３００は、第５リペア配線１０５が、非表示領域Ｆの第３の部分Ｆ３には位置しないように引き回されている点において、実施形態２における液晶表示装置２００と異なっている。液晶表示装置３００の第５リペア配線１０５は、非表示領域Ｆの第１の部分Ｆ１から第４の部分Ｆ４を介して第２の部分Ｆ２に至るように引き回されている。
実施形態２における液晶表示装置２００の第５リペア配線１０５を、第３の部分Ｆ３において第２ＦＰＣ６０に形成された部分を含まないように（つまり第２ＦＰＣ６０を経由しないように）設けることは可能であるが、その場合、第５リペア配線１０５がゲートバスライン１２に交差してしまい、第５リペア配線１０５の容量（負荷）が増加してしまう。
これに対し、本実施形態のように、第５リペア配線１０５を非表示領域Ｆの第３の部分Ｆ３には位置しないように引き回すことにより、上述したような容量（負荷）の増加を防止することができる。
（実施形態４）
図１３に、本実施形態における液晶表示装置４００を示す。図１３は、液晶表示装置４００を模式的に示す平面図である。以下では、液晶表示装置４００が、実施形態２における液晶表示装置２００と異なる点を中心に説明を行う。
本実施形態における液晶表示装置４００では、第２ＦＰＣ６０は設けられておらず、ゲートドライバ７０は、非表示領域Ｆの第３の部分においてＴＦＴ基板１０上に形成されている。つまり、ゲートドライバ（ゲートドライバ回路）７０は、ＴＦＴ基板１０上に一体的に（モノリシックに）形成されている。そして、液晶表示装置４００の第５リペア配線１０５は、非表示領域Ｆの第３の部分Ｆ３においてはゲートドライバ７０（およびゲートドライバ用配線７１）よりも外側に位置するように引き回されている。このような構成を採用することにより、第５リペア配線１０５の容量（負荷）の増加を防止することができる。
上述したように、本発明の実施形態によると、バスラインの断線に起因した表示欠陥の修正に好適な構造を有するアクティブマトリクス基板およびそのようなアクティブマトリクス基板を備えた表示装置が提供される。
なお、上記の説明では、液晶表示装置および液晶表示装置用のアクティブマトリクス基板を例としたが、本発明の実施形態は液晶表示装置や液晶表示装置用のアクティブマトリクス基板に限定されるものではない。本発明の実施形態は、有機ＥＬ（Electro Luminescence）表示装置やＦＥＤ（Field Emission Display）などの他の表示装置や、これらの表示装置用のアクティブマトリクス基板にも好適に用いられる。
また、上記の説明では、ソースバスラインの断線に起因した表示欠陥の修正が可能な配線構造を有する構成を例示したが、ゲートバスラインに対して同様の配線構造を形成することにより、ゲートバスラインの断線に起因した表示欠陥の修正が可能となる。具体的には、第１バスライン群および第１バスライン群に隣接する第２バスライン群を含む複数のバスライン群に区分される複数本のゲートバスラインを備えるアクティブマトリクス基板において、非表示領域に以下の５種類の配線（リペア配線）を設けることにより、ゲートバスラインの断線に起因した表示欠陥の修正が可能となる。
（１）それぞれが第１バスライン群のうちの少なくとも一部のゲートバスラインの非入力側端部に絶縁層を介して交差する少なくとも１本の第１配線；
（２）それぞれが第２バスライン群のうちの少なくとも一部のゲートバスラインの非入力側端部に絶縁層を介して交差する少なくとも１本の第２配線；
（３）第１バスライン群の入力側端部に絶縁層を介して交差し、且つ、第２バスライン群には交差しない第３配線；
（４）第２バスライン群の入力側端部に絶縁層を介して交差し、且つ、第１バスライン群には交差しない第４配線であって、第３配線と電気的に分離された第４配線；
（５）第１、第２、第３および第４配線に絶縁層を介して交差するように引き回された第５配線。
本発明の実施形態によると、バスラインの断線に起因した表示欠陥の修正に好適な構造を有するアクティブマトリクス基板およびそのようなアクティブマトリクス基板を備えた表示装置が提供される。
１０ アクティブマトリクス基板（ＴＦＴ基板）
１１ ソースバスライン
１１Ｇ１ 第１バスライン群
１１Ｇ２ 第２バスライン群
１１Ｇ３ 第３バスライン群
１１Ｇ４ 第４バスライン群
１２ ゲートバスライン
１３ 薄膜トランジスタ（ＴＦＴ）
１４ 画素電極
２０ 対向基板（カラーフィルタ基板）
２３ 対向電極
３０ 液晶層
５０ 第１フレキシブルプリント基板
６０ 第２フレキシブルプリント基板
１００、２００、３００、４００ 液晶表示装置
１０１ 第１配線（第１リペア配線）
１０２ 第２配線（第２リペア配線）
１０３ 第３配線（第３リペア配線）
１０４ 第４配線（第４リペア配線）
Ｄ 表示領域
Ｆ 非表示領域（額縁領域）

Claims (18)

  1. 表示領域および前記表示領域の外側に設けられた非表示領域を有する表示装置に用いられるアクティブマトリクス基板であって、
    それぞれが所定の方向に延びる複数本のバスラインであって、第１バスライン群および前記第１バスライン群に隣接する第２バスライン群を含む複数のバスライン群に区分される複数本のバスラインと、
    前記非表示領域に設けられた少なくとも１本の第１配線であって、それぞれが前記第１バスライン群のうちの少なくとも一部のバスラインの、信号入力側とは反対側の端部に絶縁層を介して交差する少なくとも１本の第１配線と、
    前記非表示領域に設けられた少なくとも１本の第２配線であって、それぞれが前記第２バスライン群のうちの少なくとも一部のバスラインの、信号入力側とは反対側の端部に絶縁層を介して交差する少なくとも１本の第２配線と、
    前記非表示領域に設けられた第３配線であって、前記第１バスライン群の信号入力側の端部に絶縁層を介して交差し、且つ、前記第２バスライン群には交差しない第３配線と、
    前記非表示領域に設けられた第４配線であって、前記第２バスライン群の信号入力側の端部に絶縁層を介して交差し、且つ、前記第１バスライン群には交差しない第４配線と、
    前記非表示領域に設けられた第５配線であって、前記第１、第２、第３および第４配線に絶縁層を介して交差するように引き回された第５配線と、を備え、
    前記第３配線と前記第４配線とは、電気的に分離されており、前記第３配線は、前記第３配線の、前記第４配線側の端部で前記第５配線と交差しており、前記第４配線は、前記第４配線の、前記第３配線側の端部で前記第５配線と交差しており、
    前記アクティブマトリクス基板は、
    前記非表示領域に設けられた複数本の第１１配線であって、それぞれが前記第１バスライン群のうちの一部のバスラインの、信号入力側とは反対側の端部に絶縁層を介して交差する複数本の第１１配線と、
    前記非表示領域に設けられた複数本の第１２配線であって、それぞれが前記第２バスライン群のうちの一部のバスラインの、信号入力側とは反対側の端部に絶縁層を介して交差する複数本の第１２配線と、
    前記非表示領域に設けられた第１３配線であって、前記第１バスライン群の信号入力側の端部に絶縁層を介して交差し、且つ、前記第２バスライン群には交差せず、さらに、前記複数本の第１１配線に絶縁層を介して交差するように引き回された第１３配線と、
    前記非表示領域に設けられた第１４配線であって、前記第２バスライン群の信号入力側の端部に絶縁層を介して交差し、且つ、前記第１バスライン群には交差せず、さらに、前記複数本の第１２配線に絶縁層を介して交差するように引き回された第１４配線と、をさらに備え、
    前記第１３配線と前記第１４配線とは、電気的に分離されているアクティブマトリクス基板。
  2. 前記少なくとも１本の第１配線は、複数本の第１配線であり、
    前記少なくとも１本の第２配線は、複数本の第２配線である請求項１に記載のアクティブマトリクス基板。
  3. 前記少なくとも１本の第１配線は、１本の第１配線であり、
    前記少なくとも１本の第２配線は、１本の第２配線である請求項１に記載のアクティブマトリクス基板。
  4. 前記複数のバスライン群は、第３バスライン群および前記第３バスライン群に隣接する第４バスライン群をさらに含み、
    前記アクティブマトリクス基板は、
    前記非表示領域に設けられた少なくとも１本の第６配線であって、それぞれが前記第３バスライン群のうちの少なくとも一部のバスラインの、信号入力側とは反対側の端部に絶縁層を介して交差する少なくとも１本の第６配線と、
    前記非表示領域に設けられた少なくとも１本の第７配線であって、それぞれが前記第４バスライン群のうちの少なくとも一部のバスラインの、信号入力側とは反対側の端部に絶縁層を介して交差する少なくとも１本の第７配線と、
    前記非表示領域に設けられた第８配線であって、前記第３バスライン群の信号入力側の端部に絶縁層を介して交差し、且つ、前記第４バスライン群には交差しない第８配線と、
    前記非表示領域に設けられた第９配線であって、前記第４バスライン群の信号入力側の端部に絶縁層を介して交差し、且つ、前記第３バスライン群には交差しない第９配線と、
    前記非表示領域に設けられた第１０配線であって、前記第６、第７、第８および第９配線に絶縁層を介して交差するように引き回された第１０配線と、をさらに備え、
    前記第８配線と前記第９配線とは、電気的に分離されており、前記第８配線は、前記第８配線の、前記第９配線側の端部で前記第１０配線と交差しており、前記第９配線は、前記第９配線の、前記第８配線側の端部で前記第１０配線と交差しており、
    前記第５配線と前記第１０配線とは互いに電気的に分離されている請求項１から３のいずれかに記載のアクティブマトリクス基板。
  5. 前記非表示領域に設けられた複数本の第１５配線であって、それぞれが前記第３バスライン群のうちの一部のバスラインの、信号入力側とは反対側の端部に絶縁層を介して交差する複数本の第１５配線と、
    前記非表示領域に設けられた複数本の第１６配線であって、それぞれが前記第４バスライン群のうちの一部のバスラインの、信号入力側とは反対側の端部に絶縁層を介して交差する複数本の第１６配線と、
    前記非表示領域に設けられた第１７配線であって、前記第３バスライン群の信号入力側の端部に絶縁層を介して交差し、且つ、前記第４バスライン群には交差せず、さらに、前記複数本の第１５配線に絶縁層を介して交差するように引き回された第１７配線と、
    前記非表示領域に設けられた第１８配線であって、前記第４バスライン群の信号入力側の端部に絶縁層を介して交差し、且つ、前記第３バスライン群には交差せず、さらに、前記複数本の第１６配線に絶縁層を介して交差するように引き回された第１８配線と、をさらに備え、
    前記第１７配線と前記第１８配線とは、電気的に分離されている請求項４に記載のアクティブマトリクス基板。
  6. 請求項１から５のいずれかに記載のアクティブマトリクス基板を備えた表示装置。
  7. 前記複数本のバスラインは、表示信号が供給される複数本のソースバスラインである請求項６に記載の表示装置。
  8. 前記アクティブマトリクス基板は、それぞれが前記所定の方向に交差する方向に延びる複数本のゲートバスラインをさらに備え、
    前記非表示領域は、前記複数本のソースバスラインの信号入力側の端部が位置する第１の部分と、前記複数本のソースバスラインの信号入力側とは反対側の端部が位置する第２の部分と、前記複数本のゲートバスラインの信号入力側の端部が位置する第３の部分と、前記複数本のゲートバスラインの信号入力側とは反対側の端部が位置する第４の部分とを含む請求項７に記載の表示装置。
  9. 前記第５配線は、前記複数本のゲートバスラインと同一の導電膜から形成されている請求項８に記載の表示装置。
  10. 前記第５配線は、前記複数本のソースバスラインと同一の導電膜から形成されている請求項８に記載の表示装置。
  11. 前記非表示領域の前記第１の部分において前記アクティブマトリクス基板の端部に取り付けられた第１フレキシブルプリント基板をさらに備える請求項８から１０のいずれかに記載の表示装置。
  12. 前記第５配線は、前記第１フレキシブルプリント基板に形成された部分を含む請求項１１に記載の表示装置。
  13. 前記非表示領域の前記第３の部分において前記アクティブマトリクス基板の端部に取り付けられた第２フレキシブルプリント基板をさらに備える請求項１１または１２に記載の表示装置。
  14. 前記第５配線は、前記非表示領域の前記第３の部分には位置しないように引き回されている請求項１３に記載の表示装置。
  15. 前記複数のゲートバスラインに走査信号を供給するゲートドライバをさらに備え、
    前記ゲートドライバは、前記非表示領域の前記第３の部分において前記アクティブマトリクス基板上に一体的に形成されており、
    前記第５配線は、前記非表示領域の前記第３の部分においては前記ゲートドライバよりも外側に位置するように引き回されている請求項１１または１２に記載の表示装置。
  16. 請求項６から１５のいずれかに記載の表示装置に用いられる表示装置の欠陥修正方法であって、
    前記第１バスライン群および前記第２バスライン群のバスラインから、断線しているバスラインを特定する工程と、
    前記第１配線および前記第２配線の一方と、前記第３配線および前記第４配線の一方と、前記第５配線とを含む配線経路であって、前記特定されたバスラインの信号入力側の端部と信号入力側とは反対側の端部とを電気的に接続する配線経路を形成する工程と、を包含する表示装置の欠陥修正方法。
  17. 前記配線経路を形成する工程は、
    前記特定されたバスラインが前記第１バスライン群のバスラインである場合には、前記特定されたバスラインと、前記第１配線、前記第３配線および前記第５配線とを電気的に接続する工程を含み、
    前記特定されたバスラインが前記第２バスライン群のバスラインである場合には、前記特定されたバスラインと、前記第２配線、前記第４配線および前記第５配線とを電気的に接続する工程を含む請求項１６に記載の表示装置の欠陥修正方法。
  18. 前記アクティブマトリクス基板を備えた表示装置を作製する工程と、
    請求項１６または１７に記載の表示装置の欠陥修正方法によって前記表示装置の表示欠陥を修正する工程と、を包含する表示装置の製造方法。
JP2014556371A 2013-01-10 2013-12-24 アクティブマトリクス基板、表示装置、表示装置の欠陥修正方法および表示装置の製造方法 Expired - Fee Related JP6153543B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013002949 2013-01-10
JP2013002949 2013-01-10
PCT/JP2013/084471 WO2014109221A1 (ja) 2013-01-10 2013-12-24 アクティブマトリクス基板、表示装置、表示装置の欠陥修正方法および表示装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2014109221A1 JPWO2014109221A1 (ja) 2017-01-19
JP6153543B2 true JP6153543B2 (ja) 2017-06-28

Family

ID=51166878

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014556371A Expired - Fee Related JP6153543B2 (ja) 2013-01-10 2013-12-24 アクティブマトリクス基板、表示装置、表示装置の欠陥修正方法および表示装置の製造方法

Country Status (3)

Country Link
US (1) US9679925B2 (ja)
JP (1) JP6153543B2 (ja)
WO (1) WO2014109221A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI651839B (zh) 2013-02-27 2019-02-21 半導體能源研究所股份有限公司 半導體裝置、驅動電路及顯示裝置
US10372001B2 (en) * 2014-12-24 2019-08-06 Sakai Display Products Corporation Display apparatus and method of manufacturing display apparatus
CN105044946B (zh) * 2015-09-09 2018-09-04 京东方科技集团股份有限公司 阵列基板、显示装置及修复方法
WO2017060980A1 (ja) * 2015-10-06 2017-04-13 堺ディスプレイプロダクト株式会社 表示装置
JP2019101211A (ja) * 2017-12-01 2019-06-24 シャープ株式会社 表示装置
JP7076991B2 (ja) * 2017-12-04 2022-05-30 株式会社ジャパンディスプレイ 表示装置
CN109387988B (zh) * 2018-11-27 2020-10-16 惠科股份有限公司 显示面板及其修复方法
US10921665B2 (en) 2018-11-27 2021-02-16 HKC Corporation Limited Display panel and repair method for the display panel

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6014191A (en) * 1996-07-16 2000-01-11 Samsung Electronics Co., Ltd. Liquid crystal display having repair lines that cross data lines twice and cross gate lines in the active area and related repairing methods
JP3167633B2 (ja) * 1996-12-16 2001-05-21 富士通株式会社 液晶表示装置
JP3244447B2 (ja) * 1997-03-13 2002-01-07 三菱電機株式会社 液晶表示装置
KR100260611B1 (ko) * 1997-04-03 2000-07-01 윤종용 배선을 수리하기 위한 평판 표시 장치용 기판
JP4566308B2 (ja) 1999-12-09 2010-10-20 シャープ株式会社 表示装置
JP4516244B2 (ja) * 2001-07-31 2010-08-04 シャープ株式会社 アクティブマトリクス型液晶表示装置用基板及びそれを備えた液晶表示装置
JP4322471B2 (ja) 2002-05-30 2009-09-02 シャープ株式会社 液晶表示装置用基板の欠陥修復方法及びそれに用いられる欠陥修復装置
JP4583052B2 (ja) 2004-03-03 2010-11-17 株式会社 日立ディスプレイズ アクティブマトリクス型表示装置
JP2007047277A (ja) * 2005-08-08 2007-02-22 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
KR20070020778A (ko) * 2005-08-17 2007-02-22 삼성전자주식회사 액정 표시 장치와 이의 검사 방법 및 이의 리페어 방법
KR101347846B1 (ko) * 2006-12-27 2014-01-07 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이를 포함하는 액정표시장치 및이의 리페어 방법
TWI363241B (en) * 2007-07-16 2012-05-01 Au Optronics Corp Lower substrate for an fpd
EP2317493A4 (en) 2008-08-20 2012-02-22 Sharp Kk DISPLAY DEVICE AND METHOD FOR THE PRODUCTION THEREOF AND ACTIVE MATRIX CONDUCTOR PLATE
US8390606B2 (en) 2008-10-07 2013-03-05 Sharp Kabushiki Kaisha Display device, method for manufacturing same, and active matrix substrate
KR102637010B1 (ko) 2010-12-03 2024-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR101765274B1 (ko) * 2010-12-30 2017-08-07 삼성디스플레이 주식회사 액정표시패널

Also Published As

Publication number Publication date
US9679925B2 (en) 2017-06-13
JPWO2014109221A1 (ja) 2017-01-19
US20150357355A1 (en) 2015-12-10
WO2014109221A1 (ja) 2014-07-17

Similar Documents

Publication Publication Date Title
JP6153543B2 (ja) アクティブマトリクス基板、表示装置、表示装置の欠陥修正方法および表示装置の製造方法
US9715153B2 (en) Display device
US9299877B2 (en) Active matrix substrate, display device, method for inspecting the active matrix substrate, and method for inspecting the display device
CN107611143B (zh) 显示装置及其制造方法
KR102007833B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
JP5809289B2 (ja) 液晶表示装置
CN102844803B (zh) 有源矩阵基板和显示装置
KR101820032B1 (ko) 박막 트랜지스터 기판, 액정 표시 장치 및 이들의 리페어 방법
CN109154750B (zh) 液晶显示装置
JP2010145667A (ja) 液晶表示装置及びその点欠陥修正方法
US8767161B2 (en) Display device
JP2008064961A (ja) 配線構造、及び表示装置
US20160141315A1 (en) Display device and method for fabricating the same
TWI409559B (zh) 液晶顯示面板
US9018632B2 (en) TFT substrate and method for correcting wiring fault on TFT substrate
US10159145B2 (en) Circuit device and display apparatus
US11487173B2 (en) Display panel, repair method for display panel and display device
JP6168927B2 (ja) 表示装置
JP2001166704A (ja) 表示装置
US20150103283A1 (en) Display device
JP2021117485A (ja) 液晶表示装置
KR101232145B1 (ko) 액정표시장치의 검사용 기판
JP5536159B2 (ja) 液晶表示装置およびその製造方法
JP2010160381A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170530

R150 Certificate of patent or registration of utility model

Ref document number: 6153543

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees