JP5809289B2 - 液晶表示装置 - Google Patents

Description

本発明は、液晶表示装置に関する。より詳しくは、横電界を利用した液晶配向モードの液晶表示装置等、複数の画素に共通の信号を供給する電極を含む液晶表示装置に好適な液晶表示装置に関するものである。

近年、テレビジョン、パーソナルコンピュータ等の多様な用途で広く用いられる液晶表示装置は、表示の駆動制御を行うために様々な電子部材が組み込まれており、これらが一体となって一つのモジュールを構成する。このような液晶表示装置は一般的に、入力された表示信号を集積回路（ＩＣ：Integrated Circuit）で制御し、その制御信号に基づき、液晶表示パネルにおいて表示が行われる方式となっている。また、近年では、携帯電話、デジタルカメラ等のモバイル用途の拡大に伴って、表示品位に優れ、かつ、小型化された液晶表示パネルの需要が高まっている。

液晶表示パネルにおいては、一般的に、複数の画素に共通の信号を供給するための電極（以下では、信号供給電極とも言う。）が形成されており、このような電極には、表示領域の外側に設けられた配線（以下では、共通幹配線とも言う。）から電位が供給される。例えば、表示領域の周辺部に沿って形成された外周共通電位ラインと、外周共通電位ラインと接続された共通電極とを備えたＦＦＳ（Fringe Field Switching）モードの液晶表示装置（例えば、特許文献１参照。）や、表示領域の周縁部に沿って形成された共通配線と、共通配線と電気的に接続された共通電極とを備えたＦＦＳモードの液晶表示パネル（例えば、特許文献２参照。）が知られている。

特開２００８−３２８９９号公報 特開２０１０−８７５８号公報

ところで、従来の液晶表示装置においては、液晶表示パネルを小型化（挟額縁化）すると、フリッカ等の表示不良が発生するという課題があった。

液晶表示パネルが備える信号供給電極は、通常、表示領域内に形成される。このとき、液晶表示パネルの透過率を低下させないため、信号供給電極は、ＩＴＯ（Indium Tin Oxide）やＩＺＯ（Indium Zinc Oxide）等の透明導電膜材料から形成される。透明導電膜材料から形成された信号供給電極は、金属配線と比較して電気抵抗が大きいため、複数の画素に供給される信号遅延のばらつきが面内で大きくなりやすい。したがって、信号供給電極までの信号入力の経路となる共通幹配線の電気抵抗は、小さい方が好ましい。しかしながら、表示パネルを小型化するために額縁領域を小さくすると、それに伴い、共通幹配線の幅も狭くなるため、その結果、フリッカ等の表示不良が発生することがあった。

ＦＦＳモードの液晶表示パネルにおいては、一般的に、横電界を発生させるために、画素電極と、信号供給電極の一種である共通電極とのいずれか一方にスリットが形成される。しかしながら、共通電極にスリットを形成する場合、より信号遅延のばらつきが大きくなりやすく、共通電極がスリットを有するＦＦＳモードの液晶表示パネルでは、小型化した場合に上述の表示不良がより発生しやすい。また、共通電極にスリットを形成する場合、電界無印加時の液晶分子を配向させるため、共通電極上に形成した配向膜にラビング処理を施す場合があるが、このとき、共通電極のスリット部の段差に起因するラビングの不具合を抑制するため、共通電極の膜厚は薄い方が好ましい。しかしながら、共通電極の膜厚を薄くすると、共通電極の抵抗は大きくなりやすく、共通電極がスリットを有し、かつ共通電極上にラビング処理された配向膜を備えるＦＦＳモードの液晶表示パネルでは、小型化した場合に上述の表示不良が更に発生しやすい。

また、特許文献１には、ＴＦＴ基板上において、透明電極からなる共通電極の端部を表示領域の外周に配し、金属等からなる外周共通電位ラインと接続することが記載されている。したがって、表示パネルを小型化するために、外周共通電位ラインの幅を狭くすると、外周共通電位ラインの電気抵抗が大きくなり、表示不良が発生するおそれがある。

また、特許文献２には、透明導電性材料からなる共通電極の抵抗を下げるために、透明導電性材料よりも導電性が良好な導電層を共通電極の表面、又は、共通電極と電極間絶縁膜との間に設けることが記載されている。しかしながら、表示領域の外周側に形成され、共通電極と接続される共通配線については金属材料から形成される、と記載されているだけであり、小型化のために共通配線の幅を小さくした場合には、特許文献１と同様に、表示不良が発生すると考えられる。

以上より、特許文献１、２に記載の技術を利用した場合でも、共通幹配線の低抵抗化は不充分であるため、液晶表示パネルの外形縮小が困難である。

本発明は、上記現状に鑑みてなされたものであり、フリッカ等の表示不良の発生を抑制しながら小型化が可能な液晶表示装置を提供することを目的とするものである。

本発明者は、フリッカ等の表示不良の発生を抑制しながら小型化が可能な液晶表示装置について種々検討したところ、複数の画素に共通の信号を供給する電極と接続され、表示領域の外側に設けられた配線（共通幹配線）の構造に着目した。そして、アクティブマトリクス基板は、通常は、透明導電層を含む少なくとも３つの導電層が積層された構造を有するが、アクティブマトリクス基板に導電層を更に一層追加し、この追加した層と、透明導電層以外の別の導電層とを用いて共通幹配線を積層構造とすることによって、共通幹配線の断面積を広くできるため、額縁領域を小さくするために共通幹配線の幅を狭くしても電気抵抗が大きくなることを抑制できることを見出した。このように、共通幹配線を積層化することで、共通幹配線の幅を狭くすることが可能となり、幅を狭くした分だけ、液晶表示パネルを小型化することが可能となることを見出し、上記課題をみごとに解決することができることに想到し、本発明に到達したものである。

すなわち、本発明の一側面は、アクティブマトリクス基板と、表示領域内に設けられた複数の画素とを備える表示装置であって、前記アクティブマトリクス基板は、複数の導電層が積層された積層構造と、前記複数の画素に共通の信号を供給する電極と、前記表示領域の外側に設けられ、前記電極に接続された配線とを含み、前記複数の導電層は、第一導電層と、前記第一導電層上の第二導電層と、前記第二導電層上の第三導電層と、透明導電層とを含み、前記電極は、前記透明導電層に形成された第一電極部分を含み、前記配線は、第一配線部分及び／又は第二配線部分と、前記第一配線部分及び／又は前記第二配線部分に対向する第三配線部分とを含み、前記第一配線部分、前記第二配線部分、及び、前記第三配線部分は、それぞれ、前記第一導電層、前記第二導電層、及び、前記第三導電層に形成される液晶表示装置（以下、「本発明に係る液晶表示装置」とも言う。）である。

本発明に係る液晶表示装置としては、このような構成要素を必須として形成されるものである限り、その他の構成要素により特に限定されるものではない。

アクティブマトリクス基板とは、ガラス基板等の絶縁基板上において、各画素にアクティブ素子を設けたものを言う。アクティブ素子の種類は、特に限定されないが、好適には、薄膜トランジスタ（TFT: Thin Film Transistor）が用いられる。

前記複数の導電層は、通常、互いに異なる工程によって形成される。前記透明導電層の配置場所は特に限定されず、適宜、設定することができるが、通常は、前記第一導電層、及び、前記第二導電層の間には配置されない。

前記電極の用途、すなわち、前記信号の種類は特に限定されず、液晶表示装置のモードの種類、特性等の条件に合わせて、適宜、設定することができるが、前記電極は、共通電極、又は、補助容量電極として好適である。

前記配線の配置場所については特に限定されず、表示性能等の条件を考慮して適宜設定することができる。また、前記第一、第二及び第三配線部分の配置場所についても、表示性能等の条件を考慮して適宜設定することができる。したがって、前記配線の全部分が積層構造を含んでもよいし、一部のみが積層構造を含んでいてもよく、また、後者の場合は、積層構造を含む部分の割合（広さ）は適宜設定することができる。

本発明に係る液晶表示装置が表示できる色の種類は特に限定されず、例えば、白黒、多色（マルチカラー）、フルカラーが挙げられる。なお、フルカラー表示を行う場合、前記画素は、通常、複数色のサブ画素（ドット）から構成されることから、前記画素は、サブ画素と読み替えてもよい。

以下、本発明に係る液晶表示装置の好ましい形態について説明する。なお、本発明に係る液晶表示装置の各種形態は、適宜組み合わせることができる。

前記配線は、前記第一配線部分、及び、前記第二配線部分を含み、前記第一配線部分は、前記第三配線部分を介して、前記第二配線部分に接続されることが好ましい。これにより、前記第一配線部分、及び、前記第二配線部分を互いに接続するための繋ぎ替え電極を形成する必要がなくなるため、工程数及びコストを抑制することができる。

前記透明導電層及び前記第三導電層は、互いに隣接する層である形態（以下では、第一形態とも言う。）が好ましい。これにより、前記透明導電層の形成工程と、前記第三導電層の形成工程との間に、層間絶縁膜等の他の層の形成工程を設ける必要がなくなるので、工程数及びコストを抑制することができる。また、前記透明導電層を前記第三導電層に容易に接触させることができる。したがって、前記第三配線部分を前記第一電極部分に容易かつ確実に接触させることができ、その結果、前記配線を前記電極により容易かつより確実に接続することができる。

このような観点からは、第一形態において、前記第三配線部分が前記第一電極部分に接触することによって、前記配線は、前記電極に接続されることが好ましい。

第一形態において、前記電極は、隣接する画素の間に設けられた第二電極部分を更に含み、前記第二電極部分は、前記第三導電層に形成され、前記第三配線部分とつながっていることが好ましい。これにより、前記配線と前記電極との接続をより確実なものとするとともに、前記配線からの信号入力の経路が増えるため、前記電極内において信号遅延のばらつきが生じにくくなる。

前記第三導電層は、前記透明導電層よりもシート抵抗が小さいことが好ましい。これにより、前記配線の電気抵抗をより小さくすることが可能となるため、フリッカ等の表示不良をより抑制したり、本発明に係る液晶表示装置をより小型化したりすることができる。

前記アクティブマトリクス基板は、前記第一導電層及び前記第二導電層の間に形成された第一絶縁膜と、前記第二導電層及び前記第三導電層の間に形成された第二絶縁膜とを更に含む形態（以下では、第二形態とも言う。）が好ましい。これにより、前記第一導電層、前記第二導電層、及び前記第三導電層にそれぞれ形成された部材のうち、電気的に接続されないもの同士を確実に絶縁することができる。

第二形態において、前記配線は、前記第一配線部分を含み、前記第三配線部分は、前記第一絶縁膜及び前記第二絶縁膜を貫通するコンタクトホールを通して前記第一配線部分に接触してもよい。これにより、前記第一絶縁膜、及び、第二絶縁膜が存在するときも、前記第一配線部分と、前記第三配線部分とを互いに接続することができる。

第二形態において、前記配線は、前記第二配線部分を含み、前記第三配線部分は、前記第二絶縁膜を貫通するコンタクトホールを通して前記第二配線部分に接触してもよい。これにより、前記第二絶縁膜が存在するときも、前記第二配線部分と、前記第三配線部分とを互いに接続することができる。

前記アクティブマトリクス基板は、前記表示領域内に各々設けられたゲートバスライン及びソースバスラインと、前記表示領域の外側に設けられ、前記ゲートバスライン又は前記ソースバスラインに接続された引き出し線とを更に含み、前記引き出し線は、前記配線と交差し、前記配線は、前記引き出し線と交差する部分において、くびれていることが好ましい（以下では、第三形態とも言う。）。これにより、前記配線と前記引き出し線とが互いに交差する領域を小さくすることができるため、この領域に発生する寄生容量を小さくすることができる。

なお、明確化の観点から、本明細書においては、引き出し線と、ゲートバスライン又はソースバスラインとを含む配線において、表示領域内の部分をゲートバスライン又はソースバスラインと規定し、表示領域の外側の部分を引き出し線と規定する。

第三形態において、前記引き出し線は、前記第一導電層に形成され、前記配線は、前記第二配線部分を含み、前記第二配線部分は、前記引き出し線と交差する部分において、くびれていることが好ましい。これにより、前記引き出し線が前記第一導電層に形成され、前記配線が前記第二配線部分を含む場合において、前記配線と前記引き出し線の間に発生する寄生容量を小さくすることができる。

第三形態において、前記引き出し線は、前記第二導電層に形成され、前記配線は、前記第一配線部分を含み、前記第一配線部分、及び／又は、前記第三配線部分は、前記引き出し線と交差する部分において、くびれている形態（以下では、第四形態とも言う。）が好ましい。これにより、前記引き出し線が前記第二導電層に形成され、前記配線が前記第一配線部分を含む場合において、前記配線と前記引き出し線の間に発生する寄生容量を小さくすることができる。

第四形態において、前記第二絶縁膜の比誘電率を前記第二絶縁膜の膜厚で除した値は、前記第一絶縁膜の比誘電率を前記第一絶縁膜の膜厚で除した値よりも大きく、前記第三配線部分は、前記引き出し線と交差する部分において、くびれていることが好ましい。絶縁膜の比誘電率を絶縁膜の膜厚で除した値が大きい絶縁膜を介して前記引き出し線と対向する配線部分をくびれさせることで、前記配線と前記引き出し線の間に発生する寄生容量をより効果的に小さくすることができる。

同様の観点から、前記第二絶縁膜の比誘電率を前記第二絶縁膜の膜厚で除した値は、前記第一絶縁膜の比誘電率を前記第一絶縁膜の膜厚で除した値よりも小さく、前記第一配線部分は、前記引き出し線と交差する部分において、くびれていることが好ましい。

前記電極は、共通電極であり、前記アクティブマトリクス基板は、画素電極を更に含み、前記共通電極は、各画素内に、隙間をあけて並ぶ複数の線状部分を含み、前記画素電極は、前記隙間に対向することが好ましい。前記共通電極にスリット（長手状の開口）が形成されたＦＦＳモードの液晶表示装置においては、前記共通電極内において信号遅延のばらつきが大きくなりやすい。したがって、本発明がより好適に用いられる。

なお、前記共通電極は、前記画素電極との間に電界を発生し得る電極であり、両電極の間にいわゆる液晶容量が形成される。すなわち、前記電界は、液晶層中に発生し、前記電界によって液晶層中の液晶分子の配向が制御される。

本発明によれば、フリッカ等の表示不良の発生を抑制しながら小型化が可能な液晶表示装置を提供することができる。

実施形態１に係る液晶表示装置が備える液晶表示パネルの平面模式図である。 実施形態１に係る液晶表示装置が備えるアクティブマトリクス基板の第一導電層及び第二導電層を示す平面模式図である。 実施形態１に係る液晶表示装置が備えるアクティブマトリクス基板の透明導電層を示す平面模式図である。 実施形態１に係る液晶表示装置が備えるアクティブマトリクス基板の第三導電層を示す平面模式図である。 図１中の太い破線で囲まれた領域を拡大した平面模式図である。 図５の線分Ａ−１〜Ａ−２で切断したときの断面模式図である。 図５の線分Ｂ−１〜Ｂ−２で切断したときの断面模式図である。 図５の線分Ｃ−１〜Ｃ−２で切断したときの断面模式図である。 実施形態１に係る液晶表示装置の画素の構造を示す平面模式図である。 図９中の画素電極層を示す平面模式図である。 図９中の第三導電層を示す平面模式図である。 図９中の透明導電層を示す平面模式図である。 図９の線分Ｄ−１〜Ｄ−２で切断したときの断面模式図である。 実施形態２に係る液晶表示装置が備えるアクティブマトリクス基板の一部を拡大した平面模式図である。 図１４の線分Ｅ−１〜Ｅ−２で切断したときの断面模式図である。 図１４の線分Ｆ−１〜Ｆ−２で切断したときの断面模式図である。 実施形態３に係る液晶表示装置の画素の構造を示す平面模式図である。 実施形態３に係る液晶表示装置が備えるアクティブマトリクス基板の第三導電層を示す平面模式図である。 実施形態３に係る液晶表示装置が備えるアクティブマトリクス基板の透明導電層を示す平面模式図である。 実施形態３に係る液晶表示装置が備える対向基板のブラックマトリクス（ＢＭ）とリベットとを示す平面模式図である。 図１７の線分Ｇ−１〜Ｇ−２で切断したときの断面模式図である。 図１７の線分Ｈ−１〜Ｈ−２で切断したときの断面模式図である。 実施形態１の変形例に係る液晶表示装置が備える液晶表示パネルの断面模式図である。 実施形態１の別の変形例に係る液晶表示装置が備える液晶表示パネルの断面模式図である。

以下に実施形態を掲げ、本発明について図面を参照して更に詳細に説明するが、本発明はこれらの実施形態のみに限定されるものではない。

実施形態１
実施形態１に係る液晶表示装置は、ＦＦＳモードの液晶表示装置である。図１は、実施形態１に係る液晶表示装置が備える液晶表示パネルの平面模式図である。この液晶表示パネルが備えるアクティブマトリクス基板１００は、ガラス基板１０を含み、ガラス基板１０上には、第一導電層に形成された第一配線部分１、及び、第二導電層に形成された第二配線部分２がこの順に形成される。第一配線部分１、及び、第二配線部分２は、矩形の表示領域８の外側を囲むように形成される。また、第一配線部分１及び第二配線部分２に重畳するように、第三配線部分３が形成される。第三配線部分３は、第三導電層に形成される。第三導電層は、第二導電層上に形成される。このように第一〜第三配線部分１〜３が互いに積層されて、共通幹配線４を構成する。共通幹配線４は、共通電極９に信号を供給するための経路として機能する。また、第一配線部分１の一部は、ＦＰＣ（Flexible Printed Circuits）実装部６に伸長し、ＦＰＣ実装部６内の共通信号入力端子５に接続される。更に、ガラス基板１０上には、ドライバ実装部７が形成される。ドライバ実装部７中の接続端子４５、及び、接続端子４６には、それぞれ、ゲートバスライン及びソースバスラインにそれぞれ接続される引き出し線が接続される。更に、表示領域８と重畳するように共通電極９が形成される。共通電極９は、透明導電層に形成された第一電極部分５０、及び、第三導電層に形成された第二電極部分１５からなる。表示領域８は、液晶表示装置において、画像を表示し得る領域である。

また、図示しないが、実施形態１に係る液晶表示パネルは、アクティブマトリクス基板１００の他に、カラーフィルタ基板を備え、アクティブマトリクス基板１００、及び、カラーフィルタ基板は、シール材で貼りあわされるとともに、液晶層を挟持している。カラーフィルタ基板は、ガラス基板上に、カラーフィルタ、及び、ブラックマトリクス（ＢＭ）を有する。液晶層は、正の誘電率異方性を有する液晶分子を含む。

第一〜第三導電層、及び、透明導電層について、図２〜４を用いて更に詳述する。図２は、実施形態１に係る液晶表示装置が備えるアクティブマトリクス基板の第一導電層及び第二導電層を示す平面模式図であり、図３は、実施形態１に係る液晶表示装置が備えるアクティブマトリクス基板の透明導電層を示す平面模式図であり、図４は、実施形態１に係る液晶表示装置が備えるアクティブマトリクス基板の第三導電層を示す平面模式図である。

図２に示すように、第一導電層には、第一配線部分１、ゲートバスライン１１、ゲートバスライン引き出し線１３、及び、ソースバスライン引き出し線１４の一部が形成される。一方、第二導電層には、第二配線部分２、ソースバスライン１２、及び、ソースバスライン引き出し線１４の一部が形成される。第一配線部分１、及び、第二配線部分２は、表示領域８の外周領域に形成される。ゲートバスライン１１、及び、ソースバスライン１２は、表示領域８内に形成される。ゲートバスライン１１、及び、ソースバスライン１２によって各画素が規定される。ゲートバスライン１１、及び、ソースバスライン１２は、それぞれ、ゲートバスライン引き出し線１３、及び、ソースバスライン引き出し線１４に接続される。ソースバスライン引き出し線１４は、第一導電層、及び、第二導電層に形成される。換言すれば、ソースバスライン引き出し線１４は、繋ぎ替え部を介して、第一導電層、及び、第二導電層に形成される。引き出し線１３、１４は、それぞれ、ドライバ実装部７に含まれる接続端子４５、及び、接続端子４６と接続される。第一及び第二導電層は、通常、銅、アルミニウム、チタン、モリブデン、又は、それらの合金や積層膜等の金属材料から形成される。積層膜の例としては、例えば、アルミニウム単層膜とチタン単層膜とを積層させた膜や、アルミニウム単層膜とモリブデン単層膜とを積層させた膜等が挙げられる。第一導電層、及び、第二導電層は、それぞれ、膜厚が０．１〜０．６μｍである。

図３に示すように、透明導電層には、第一電極部分５０が形成される。第一電極部分５０は、表示領域８を覆うように形成される。透明導電層は、ＩＴＯ、ＩＺＯ等の透明導電膜材料から形成される。透明導電層は、膜厚が０．０３〜０．２μｍであり、シート抵抗は、１０〜７０Ω／□である。なお、透明導電層にスリットが形成され、かつ、透明導電層上に配された配向膜にラビング処理が施される場合、透明導電層は、薄く形成されることが好ましく、透明導電層の膜厚を０．０３〜０．０７μｍ程度と薄く形成した場合、シート抵抗は、３０Ω／□以上となる。

図４に示すように、第三導電層には、第一配線部分１、及び、第二配線部分２と重畳する第三配線部分３と、隣接する画素間に設けられた第二電極部分１５とが形成され、第二電極部分１５と第三配線部分３とは、互いに接続される。第三導電層は、ＩＴＯ、ＩＺＯ等の透明導電膜材料から形成されてもよいが、共通幹配線４をより低抵抗なものとするためには、銅、アルミニウム、チタン、モリブデン、又は、それらの合金や積層膜等の金属材料から形成されることが好ましい。積層膜の例としては、例えば、アルミニウム単層膜とチタン単層膜とを積層させた膜や、アルミニウム単層膜とモリブデン単層膜とを積層させた膜等が挙げられる。第二電極部分１５は、透明導電層に形成された第一電極部分５０と接続され、共通電極９を構成する。第三導電層は、膜厚が０．０２〜０．２μｍであり、シート抵抗は、０．１５〜３．０Ω／□である。したがって、透明導電層と第三導電層とのシート抵抗の差は、７．０〜６９．７５Ω／□となる。

次に、図５〜８を用いて実施形態１に係る液晶表示装置が備えるアクティブマトリクス基板について更に説明する。図５は、図１中の太い破線で囲まれた領域を拡大した平面模式図である。図６は、図５の線分Ａ−１〜Ａ−２で切断したときの断面模式図であり、図７は、図５の線分Ｂ−１〜Ｂ−２で切断したときの断面模式図であり、図８は、図５の線分Ｃ−１〜Ｃ−２で切断したときの断面模式図である。

図６に示すように、図５の線分Ａ−１〜Ａ−２で切断した断面においては、ガラス基板１０上には、第一導電層に形成されたゲートバスライン引き出し線１３、第一絶縁膜２０、第二導電層に形成された第二配線部分２、第二絶縁膜２１、第三導電層に形成された第三配線部分３、及び、共通電極９（透明導電層に形成された第一電極部分５０）がこの順に形成される。また、第二絶縁膜２１には、コンタクトホール１６が形成され、第三配線部分３と、第二配線部分２とは、コンタクトホール１６を介して互いに接続される。第一絶縁膜２０は、窒化シリコン（ＳｉＮｘ）や酸化シリコン（ＳｉＯｘ）等から形成される。また、第二絶縁膜２１は、窒化シリコン（ＳｉＮｘ）や酸化シリコン（ＳｉＯｘ）等の他、感光性樹脂膜やそれらの積層膜から形成される。

なお、実施形態１においては、第三導電層上に透明導電層が形成されているが、逆に、透明導電層上に第三導電層が形成されてもよい。このように、透明導電層及び第三導電層を互いに隣接させることにより、透明導電層の形成工程と、第三導電層の形成工程との間に、層間絶縁膜等の他の層の形成工程を設ける必要がなくなるので、工程数及びコストを抑制することができる。また、透明導電層を第三導電層に容易に接触させることができるため、第三配線部分３を共通電極９に容易かつ確実に接触させることができる。

また、図７に示すように、図５の線分Ｂ−１〜Ｂ−２で切断した断面においては、ガラス基板１０上には、第一導電層に形成された第一配線部分１、第一絶縁膜２０、第二導電層に形成されたソースバスライン引き出し線１４、第二絶縁膜２１、第三導電層に形成された第三配線部分３、及び、第三配線部分３上に形成された共通電極９がこの順に形成される。また、第一絶縁膜２０、及び、第二絶縁膜２１には、コンタクトホール１７が形成され、第三配線部分３と、第一配線部分１とは、コンタクトホール１７を介して互いに接続される。

図５〜図７においては、第一導電層に第一配線部分１が形成され、第二導電層に第二配線部分２が形成されているが、逆に、第一導電層に第二配線部分２が形成され、第二導電層に第一配線部分１が形成されていてもよい。このとき、ソースバスライン引き出し線１４が、第一配線部分１と接触しないようにするため、ソースバスライン引き出し線１４の繋ぎ替え部は、表示領域８の近傍（第一配線部分１と表示領域８との間の領域）に設けられる。

更に、図８に示すように、図５の線分Ｃ−１〜Ｃ−２で切断した断面においては、ガラス基板１０上には、第一導電層に形成された第一配線部分１、第一絶縁膜２０、第二導電層に形成された第二配線部分２、第二絶縁膜２１、第三導電層に形成された第三配線部分３、及び、第三配線部分３上に形成された共通電極９がこの順に形成される。また、第二絶縁膜２１にはコンタクトホール１８が形成され、第三配線部分３と第二配線部分２とは、コンタクトホール１８を介して互いに接続される。更に、第二絶縁膜２１、及び、第一絶縁膜２０には、コンタクトホール１９が形成され、第三配線部分３と、第一配線部分１とは、コンタクトホール１９を介して互いに接続される。すなわち、第一配線部分１は、第三配線部分３を介して、第二配線部分２に接続される。第一配線部分１と第二配線部分２とは繋ぎ替え電極を介して接続されていてもよいが、第三配線部分３により、第一配線部分１、及び、第二配線部分２を互いに接続するための繋ぎ替え電極を形成する必要がなくなるのも本実施形態の特徴の一つである。

次に、図９〜１３を用いて、実施形態１に係る液晶表示装置の画素の構造について説明する。図９は、実施形態１に係る液晶表示装置の画素の構造を示す平面模式図である。また、図１０は、図９中の画素電極層を示す平面模式図であり、図１１は、図９中の第三導電層を示す平面模式図であり、図１２は、図９中の透明導電層を示す平面模式図である。更に、図１３は、図９の線分Ｄ−１〜Ｄ−２で切断したときの断面模式図である。

図９に示すように、画素中には、ゲート電極２５、ソース電極２６、半導体層２７、及び、ドレイン電極２８を含むＴＦＴ３０が形成される。ゲート電極２５は、ゲートバスライン１１に接続され、ソース電極２６は、ソースバスライン１２に接続される。ドレイン電極２８は、画素電極３１に接続される。画素電極３１は、ＩＴＯ、ＩＺＯ等の透明導電膜材料から形成される。

画素電極３１は、透明導電膜（画素電極層）から形成され、図１０に示すように、画素の開口領域と重畳するように形成される。また、画素電極層から、ソースバスライン１２を構成する第二ソースバスライン部分４７が形成される。また、図１１に示すように、第三導電層には、隣接する画素間に第二電極部分１５が形成される。更に、図１２に示すように、透明導電層には、スリット３２を有する第一電極部分５０が形成される。

図１３に示すように、画素内において、画素電極３１は、第一電極部分５０のスリット３２に対向するように形成される。また、第一電極部分５０は、第二電極部分１５上に形成され、第一電極部分５０と、第二電極部分１５とは、共通電極９を構成する。ソースバスライン１２は、第二導電層に形成された第一ソースバスライン部分４８と、画素電極層に形成された第二ソースバスライン部分４７とから構成される。

実施形態１に係る液晶表示装置のように、ソースバスラインを２層の導電層から形成することにより、断線を抑制することができる（断線冗長）が、画素電極層から形成された第二ソースバスライン部分４７は、無くてもよい。また、実施形態１においては、第二導電層の上に画素電極層が形成されているが、画素電極層の上に第二導電層が形成されてもよく、このとき、第二ソースバスライン部分４７上に第一ソースバスライン部分４８が形成される。

以上のように、実施形態１に係る液晶表示装置において、第一配線部分１及び／又は第二配線部分２と、絶縁膜を介して第一及び／又は第二配線部分の液晶層側に形成され、かつ、第一及び／又は第二配線部分に接続された第三配線部分３との積層構造を有する共通幹配線４を設けることで、液晶表示パネルの小型化に伴い、共通幹配線４の幅を狭くしても、その電気抵抗が大きくなることを抑制でき、フリッカ等の表示不良の発生を抑制することができる。換言すれば、フリッカ等の表示不良を抑制しながら、共通幹配線４の幅を狭くした分だけ、液晶表示パネルを小型化することができる。

実施形態１においては、スリット３２が形成された共通電極９を用いたＦＦＳモードについて例示したが、例えば、それぞれ櫛歯構造を有する共通電極９、及び、画素電極３１を用いたＩＰＳ（In-Plane Switching）モードの液晶表示装置にも同様の構成を適用することができる。また、例えば、液晶層に負の誘電率異方性を有する液晶分子を含む構成とした、ＴＢＡ（Transverse Bend Alignment）モードの液晶表示装置にも、同様の構成を適用することができる。ＴＢＡモードは、一方の基板に設けた電極対（例えば、それぞれ、櫛歯構造を有する共通電極、及び、画素電極）からの横電界により、垂直配向した液晶分子を水平方向にベンド状に配向させて表示を行う方式である。

なお、実施形態１においては、表示領域８の四辺全てに沿って共通幹配線４を形成したが、共通幹配線４は、少なくともいずれか１辺に沿って形成されていればよい。また、同様に、表示領域８の四辺全てに沿って第三配線部分３を形成したが、第三配線部分３は、表示領域８のいずれか一辺に沿って形成されてもよいし、表示領域８のいずれか一辺の一部に沿って形成されてもよい。

第一〜第三配線部分１〜３の幅は、それぞれ、略同一であってもよいし、異なっていてもよい。

また、実施形態１においては、隣接する画素間に沿って格子状の第二電極部分１５が形成されており、これにより、共通電極９の更なる低抵抗化が図れるが、第二電極部分１５は形成されなくともよい。また、格子状ではなく、一方向のみのストライプ状（例えば、ゲートバスラインの延伸方向のみ）に形成されてもよい。

更に、実施形態１においては、第三導電層上に透明導電層が形成されていたが、逆に、透明導電層上に第三導電層が形成されていてもよい。

図２３は、実施形態１の変形例に係る液晶表示装置が備える液晶表示パネルの断面模式図である。図２３に示す断面模式図は、実施形態１における図８に示す断面模式図に対応する位置の断面模式図である。実施形態１においては、図８に示すように、第一配線部分１が第三配線部分３を介して、第二配線部分２に接続されていたが、図２３に示すように、一点鎖線で囲まれた領域において、第一配線部分１は、第一絶縁膜２０に形成されたコンタクトホールを介して、直接、第二配線部分２に接続されていてもよい。

また、このとき、図２３の点線で囲まれた領域において、第三配線部分３、及び、共通電極９は、それぞれ分断されるが、分断されずに繋がっていてもよい。前者の分断されている構造によれば、以下の効果を奏することができる。すなわち、スペーサ（例えば、繊維状ガラス等）を含有するシール材が、第一配線部分１と第二配線部分２の繋ぎ替え部において、第三配線部分３及び共通電極９に重なるような設計レイアウトの場合、スペーサによるストレスによって共通電極９が第三配線部分３上から剥離するのを低減することができる。しかしながら一般的には、一点鎖線で囲まれた領域において接続不良が生じた場合の冗長構造の効果を考慮して、後者の分断されずに繋がっている構造を採用する。

図２４は、実施形態１の別の変形例に係る液晶表示装置が備える液晶表示パネルの断面模式図である。図２４に示す断面模式図は、実施形態１における図８に示す断面模式図に対応する位置の断面模式図である。図２４に示すように、第一配線部分１と第二配線部分２とが互いに重畳する領域において、第二配線部分２は、第一絶縁膜２０に重ならず、第一絶縁膜２０の開口部内に設けられてもよい。

実施形態２
実施形態１においては、第一配線部分１、第二配線部分２、及び、第三配線部分３の幅は、それぞれ、略同一に形成されていたが、第一〜第三配線部分の少なくとも一つは、一部がくびれて形成されていてもよい。

実施形態２に係る液晶表示装置について、図１４〜図１６を用いて説明する。図１４は、実施形態２に係る液晶表示装置が備えるアクティブマトリクス基板の一部を拡大した平面模式図であり、実施形態１の図５と対応する平面模式図である。図１５は、図１４の線分Ｅ−１〜Ｅ−２で切断したときの断面模式図であり、図１６は、図１４の線分Ｆ−１〜Ｆ−２で切断したときの断面模式図である。

図１４及び図１５に示すように、第二配線部分２は、ゲートバスライン引き出し線１３と交差する部分において、くびれている（細くなっている）。これにより、第二配線部分２と引き出し線１３とが互いに交差する領域を小さくすることができるため、この領域に発生する寄生容量を小さくすることができる。また、図１４及び図１６に示すように、第一配線部分１は、ソースバスライン引き出し線１４と交差する部分においてくびれている（細くなっている）。これにより、第一配線部分１と引き出し線１４とが互いに交差する領域を小さくすることができるため、この領域に発生する寄生容量を小さくすることができる。また、図１４、及び、図１６においては、第三配線部分３が、ソースバスライン引き出し線１４と交差する部分においてくびれていてもよい。

この際、寄生容量をより小さくするためには、第二絶縁膜２１の比誘電率を第二絶縁膜２１の膜厚で除した値（以下では、「Ａ」とも言う。）が、第一絶縁膜２０の比誘電率を第一絶縁膜２０の膜厚で除した値（以下では、「Ｂ」とも言う。）よりも大きいとき、第一配線部分１よりも第三配線部分３を優先的に、引き出し線１３、及び／又は、引き出し線１４と交差する部分において、くびれさせることが好ましい。絶縁膜の比誘電率を絶縁膜の膜厚で除した値が大きい絶縁膜を介して引き出し線と対向する電極（配線部分）をくびれさせることで、共通幹配線と引き出し線１３、及び／又は、引き出し線１４との間に発生する寄生容量をより効果的に小さくすることができる。

例えば、第一絶縁膜２０、及び、第二絶縁膜２１を窒化シリコン（ＳｉＮｘ）で形成したとき、絶縁膜２０、２１の比誘電率は、６〜８となる。このとき、第一絶縁膜２０の膜厚を０．３０〜０．５０μｍとし、第二絶縁膜２１の膜厚を０．２０〜０．４０μｍとし、かつ、第一絶縁膜の膜厚よりも薄くしたとき、ＡがＢよりも大きくなる。ＡがＢよりも大きければ、第三配線部分３を優先的にくびれさせることで、共通幹配線と引き出し線１３、及び／又は、引き出し線１４との間に発生する寄生容量をより効果的に小さくすることができるため、ＡとＢとの差は特に限定されない。

より具体的には、例えば、第一絶縁膜２０が比誘電率６．４の窒化シリコン（ＳｉＮｘ）から形成され、膜厚が０．４５μｍであり、第二絶縁膜２１が比誘電率６．４の窒化シリコン（ＳｉＮｘ）から形成され、膜厚が０．３５μｍのとき、第三配線部分３がくびれて形成されることが好ましい。

同様の観点から、第二絶縁膜２１の比誘電率を第二絶縁膜２１の膜厚で除した値（Ａ）が、第一絶縁膜２０の比誘電率を第一絶縁膜２０の膜厚で除した値（Ｂ）よりも小さいとき、第三配線部分３よりも第一配線部分１を優先的に、引き出し線１４と交差する部分において、くびれていることが好ましい。

例えば、第一絶縁膜２０を窒化シリコン（ＳｉＮｘ）で形成したとき、第一絶縁膜２０の比誘電率は、６〜８となる。このとき、第一絶縁膜２０の膜厚を０．３０〜０．５０μｍとし、一方、第二絶縁膜２１を比誘電率が６〜８の窒化シリコン（ＳｉＮｘ）と、比誘電率が３．４〜３．８の感光性アクリル樹脂との積層から形成し、窒化シリコン膜の膜厚を０．２０〜０．４０μｍとするとともに、感光性アクリル樹脂の膜厚を１．０〜４．０μｍとしたとき、ＡがＢよりも小さくなり得る。ＡがＢよりも小さければ、第一配線部分１を優先的にくびれさせることで、共通幹配線と引き出し線１４との間に発生する寄生容量をより効果的に小さくすることができる。なお、ＡとＢとの差は特に限定されない。

より具体的には、例えば、第一絶縁膜２０が比誘電率６．４の窒化シリコン（ＳｉＮｘ）から形成され、膜厚が０．４５μｍであり、第二絶縁膜２１が比誘電率６．４の窒化シリコン（ＳｉＮｘ）から形成された、膜厚が０．２μｍの膜と、比誘電率３．４の感光性アクリル樹脂から形成された、膜厚が１．０μｍの膜との積層膜から形成されるとき、第一配線部分３がくびれて形成されることが好ましい。

実施形態２においては、共通幹配線の低抵抗化の効果を得ながら、引き出し線と共通幹配線との間の寄生容量が増大することを抑制することができる。

実施形態３
実施形態１及び２は、ＦＦＳモードの液晶表示装置であり、本発明の液晶表示装置における前記電極が、共通電極として機能する例を挙げたが、本発明の液晶表示装置における前記電極は、共通電極に特に限定されず、例えば、補助容量電極として機能してもよい。実施形態３に係る液晶表示装置においては、各画素の補助容量が、画素電極と、補助容量電極と、その間の絶縁層とから形成される。画素電極と補助容量電極とは、共に、ＩＴＯやＩＴＯ等の透明導電膜材料から形成され、透過率を大きく低下させることなく、大きな補助容量を形成することができる（以下では、透明Ｃｓ構造とも言う。）。実施形態３に係る液晶表示装置は、透明Ｃｓ構造を備えたＣＰＡ（Continuous Pinwheel Alignment）モードの液晶表示装置である。実施形態３に係る液晶表示装置も、実施形態１に係る液晶表示装置と同様に、第一〜第三配線部分１〜３の積層構造を有する共通幹配線４を備える。

図１７〜図２２を用いて実施形態３に係る液晶表示装置について説明する。図１７は、実施形態３に係る液晶表示装置の画素の構造を示す平面模式図である。また、図１８は、実施形態３に係る液晶表示装置が備えるアクティブマトリクス基板の第三導電層を示す平面模式図であり、図１９は、実施形態３に係る液晶表示装置が備えるアクティブマトリクス基板の透明導電層を示す平面模式図であり、図２０は、実施形態３に係る液晶表示装置が備える対向基板のブラックマトリクス（ＢＭ）とリベットとを示す平面模式図である。更に、図２１は、図１７の線分Ｇ−１〜Ｇ−２で切断したときの断面模式図であり、図２２は、図１７の線分Ｈ−１〜Ｈ−２で切断したときの断面模式図である。

図１７、２１及び２２に示すように、実施形態３に係る液晶表示装置は、アクティブマトリクス基板１００と、対向基板１１０と、基板１００及び１１０に挟持された垂直配向モードの液晶層１２０とを備える。液晶層１２０は、負の誘電率異方性を有するネマチック液晶分子を含む。

図１７に示すように、アクティブマトリクス基板１００には、ゲート電極２５、ソース電極２６、半導体層２７、及び、ドレイン電極２８を含むＴＦＴ３０が形成される。ゲート電極２５は、ゲートバスライン１１に接続され、ソース電極２６は、ソースバスライン１２に接続される。ドレイン電極２８は、画素電極３１に接続される。更に、図１８に示すように、第三導電層には、隣接する画素間に第二電極部分１５が形成される。更に、図１９に示すように、透明導電層には、第一電極部分４１が形成される。第一電極部分４１、及び、第二電極部分１５は、補助容量電極を構成する。各画素の補助容量は、画素電極３１と、補助容量電極と、その間の絶縁膜で形成されている。 画素電極３１、及び、第一電極部分４１は、共に、ＩＴＯやＩＺＯ等の透明導電膜材料から形成され、透過率を大きく低下させることなく、大きな補助容量を形成することができる。

図２１に示すように、図１７の線分Ｇ−１〜Ｇ−２で切断した断面において、アクティブマトリクス基板１００は、ガラス基板１０、第一絶縁膜２０、第二導電層に形成されたソースバスライン１２、第二絶縁膜２１、透明導電層に形成された第一電極部分４１、第三導電層に形成された第二電極部分１５、第三絶縁膜３９、及び、画素電極３１をこの順に含む。すなわち、画素電極３１と、補助容量電極（第一電極部分４１、及び、第二電極部分１５）と、第三絶縁膜３９とから画素の補助容量は形成される。

一方、対向基板１１０は、ガラス基板４０、ＢＭ３５、カラーフィルタ３６、及び、対向電極３７をこの順に含む。画素電極３１と対向電極３７との間に発生する電界により、液晶分子を配向制御する。

また、図２２に示すように、図１７の線分Ｈ−１〜Ｈ−２で切断した断面において、アクティブマトリクス基板１００は、ガラス基板１０、第一導電層に形成されたゲートバスライン１１、第一絶縁膜２０、第二導電層に形成されたドレイン電極２８、第二絶縁膜２１、透明導電層に形成された第一電極部分４１、第三導電層に形成された第二電極部分１５、第三絶縁膜３９、及び、画素電極３１をこの順に含む。また、第二絶縁膜２１、及び、第三絶縁膜３９には、コンタクトホール３４が形成され、このコンタクトホール３４を介して、ドレイン電極２８と画素電極３１とは接続される。

一方、対向基板１１０は、ガラス基板４０、ＢＭ３５、カラーフィルタ３６、対向電極３７、及び、リベット３３をこの順に含む。リベット３３は、電圧印加時に液晶分子を放射状に配向制御させるための構造物である。

実施形態１と同様に実施形態３に係る液晶表示装置においても、第一〜第三配線部分１〜３の積層構造を有する共通幹配線４を備えることで、液晶表示パネルの小型化に伴い、共通幹配線４の幅を狭くしても、その電気抵抗が大きくなることを抑制でき、フリッカ等の表示不良の発生を抑制することができる。

なお、実施形態３においては、透明導電層上に、第三導電層が形成されているが、逆に、第三導電層上に、透明導電層が形成されてもよい。

また、実施形態３においては、負の誘電率異方性を有する液晶、及び、配向制御構造物（リベット）を用いたＣＰＡモードについて例示したが、透明Ｃｓ構造を備えるものであれば、例えば、ＣＰＡモード以外のＶＡ（Vertical Alignment）モードや、ＴＮ（Twisted Nematic）モード等の液晶表示装置にも同様の構成を適用することができる。

本願は、２０１１年１１月２５日に出願された日本国特許出願２０１１−２５７８０５号を基礎として、パリ条約ないし移行する国における法規に基づく優先権を主張するものである。該出願の内容は、その全体が本願中に参照として組み込まれている。

１：第一配線部分
２：第二配線部分
３：第三配線部分
４：共通幹配線
５：共通信号入力端子
６：ＦＰＣ実装部
７：ドライバ実装部
８：表示領域
９：共通電極
１０、４０：ガラス基板
１１：ゲートバスライン
１２：ソースバスライン
１３：ゲートバスライン引き出し線
１４：ソースバスライン引き出し線
１５：第二電極部分
１６、１７、１８、１９：コンタクトホール
２０：第一絶縁膜
２１：第二絶縁膜
２５：ゲート電極
２６：ソース電極
２７：半導体層
２８：ドレイン電極
３０：ＴＦＴ
３１：画素電極
３２：スリット
３３：リベット
３４：コンタクトホール
３５：ＢＭ
３６：カラーフィルタ
３７：対向電極
３９：第三絶縁膜
４１、５０：第一電極部分
４５、４６：接続端子
４７：第二ソースバスライン部分
４８：第一ソースバスライン部分
１００：アクティブマトリクス基板
１１０：対向基板
１２０：液晶層

Claims (12)

1. アクティブマトリクス基板と、表示領域内に設けられた複数の画素とを備える表示装置であって、
   前記アクティブマトリクス基板は、複数の導電層が積層された積層構造と、前記複数の画素に共通の信号を供給する電極と、前記表示領域の外側に設けられ、前記電極に接続された配線とを含み、
   前記複数の導電層は、第一導電層と、前記第一導電層上の第二導電層と、前記第二導電層上の第三導電層と、透明導電層とを含み、
   前記電極は、前記透明導電層に形成された第一電極部分を含み、
   前記配線は、第一配線部分及び第二配線部分と、前記第一配線部分及び前記第二配線部分に対向する第三配線部分とを含み、
   前記第一配線部分、前記第二配線部分、及び、前記第三配線部分は、それぞれ、前記第一導電層、前記第二導電層、及び、前記第三導電層に形成され、
   前記第一配線部分は、前記第三配線部分を介して、前記第二配線部分に接続されることを特徴とする液晶表示装置。
2. アクティブマトリクス基板と、表示領域内に設けられた複数の画素とを備える表示装置であって、
   前記アクティブマトリクス基板は、複数の導電層が積層された積層構造と、前記複数の画素に共通の信号を供給する電極と、前記表示領域の外側に設けられ、前記電極に接続された配線とを含み、
   前記複数の導電層は、第一導電層と、前記第一導電層上の第二導電層と、前記第二導電層上の第三導電層と、透明導電層とを含み、
   前記電極は、前記透明導電層に形成された第一電極部分を含み、
   前記配線は、第一配線部分及び／又は第二配線部分と、前記第一配線部分及び／又は前記第二配線部分に対向する第三配線部分とを含み、
   前記第一配線部分、前記第二配線部分、及び、前記第三配線部分は、それぞれ、前記第一導電層、前記第二導電層、及び、前記第三導電層に形成され、
   前記透明導電層及び前記第三導電層は、互いに隣接する層であり、
   前記電極は、隣接する画素の間に設けられた第二電極部分を更に含み、
   前記第二電極部分は、前記第三導電層に形成され、前記第三配線部分とつながっていることを特徴とする液晶表示装置。
3. 前記第三配線部分が前記第一電極部分に接触することによって、前記配線は、前記電極に接続されることを特徴とする請求項２記載の液晶表示装置。
4. アクティブマトリクス基板と、表示領域内に設けられた複数の画素とを備える表示装置であって、
   前記アクティブマトリクス基板は、複数の導電層が積層された積層構造と、前記複数の画素に共通の信号を供給する電極と、前記表示領域の外側に設けられ、前記電極に接続された配線とを含み、
   前記複数の導電層は、第一導電層と、前記第一導電層上の第二導電層と、前記第二導電層上の第三導電層と、透明導電層とを含み、
   前記電極は、前記透明導電層に形成された第一電極部分を含み、
   前記配線は、第一配線部分及び／又は第二配線部分と、前記第一配線部分及び／又は前記第二配線部分に対向する第三配線部分とを含み、
   前記第一配線部分、前記第二配線部分、及び、前記第三配線部分は、それぞれ、前記第一導電層、前記第二導電層、及び、前記第三導電層に形成され、
   前記アクティブマトリクス基板は、前記第一導電層及び前記第二導電層の間に形成された第一絶縁膜と、前記第二導電層及び前記第三導電層の間に形成された第二絶縁膜と、前記表示領域内に各々設けられたゲートバスライン及びソースバスラインと、前記表示領域の外側に設けられ、前記ゲートバスライン又は前記ソースバスラインに接続された引き出し線とを更に含み、
   前記引き出し線は、前記配線と交差し、
   前記配線は、前記引き出し線と交差する部分において、くびれていることを特徴とする液晶表示装置。
5. 前記引き出し線は、前記第一導電層に形成され、
   前記配線は、前記第二配線部分を含み、
   前記第二配線部分は、前記引き出し線と交差する部分において、くびれていることを特徴とする請求項４記載の液晶表示装置。
6. 前記引き出し線は、前記第二導電層に形成され、
   前記配線は、前記第一配線部分を含み、
   前記第一配線部分、及び／又は、前記第三配線部分は、前記引き出し線と交差する部分において、くびれていることを特徴とする請求項４記載の液晶表示装置。
7. 前記第二絶縁膜の比誘電率を前記第二絶縁膜の膜厚で除した値は、前記第一絶縁膜の比誘電率を前記第一絶縁膜の膜厚で除した値よりも大きく、
   前記第三配線部分は、前記引き出し線と交差する部分において、くびれていることを特徴とする請求項６記載の液晶表示装置。
8. 前記第二絶縁膜の比誘電率を前記第二絶縁膜の膜厚で除した値は、前記第一絶縁膜の比誘電率を前記第一絶縁膜の膜厚で除した値よりも小さく、
   前記第一配線部分は、前記引き出し線と交差する部分において、くびれていることを特徴とする請求項６記載の液晶表示装置。
9. 前記配線は、前記第一配線部分を含み、
   前記第三配線部分は、前記第一絶縁膜及び前記第二絶縁膜を貫通するコンタクトホールを通して前記第一配線部分に接触することを特徴とする請求項４〜８のいずれかに記載の液晶表示装置。
10. 前記配線は、前記第二配線部分を含み、
    前記第三配線部分は、前記第二絶縁膜を貫通するコンタクトホールを通して前記第二配線部分に接触することを特徴とする請求項４〜９のいずれかに記載の液晶表示装置。
11. 前記第三導電層は、前記透明導電層よりもシート抵抗が小さいことを特徴とする請求項１〜１０のいずれかに記載の液晶表示装置。
12. 前記電極は、共通電極であり、
    前記アクティブマトリクス基板は、画素電極を更に含み、
    前記共通電極は、各画素内に、隙間をあけて並ぶ複数の線状部分を含み、
    前記画素電極は、前記隙間に対向することを特徴とする請求項１〜１１のいずれかに記載の液晶表示装置。

Images