CN103339715A - 氧化物半导体膜以及半导体装置 - Google Patents

氧化物半导体膜以及半导体装置 Download PDF

Info

Publication number
CN103339715A
CN103339715A CN2011800666106A CN201180066610A CN103339715A CN 103339715 A CN103339715 A CN 103339715A CN 2011800666106 A CN2011800666106 A CN 2011800666106A CN 201180066610 A CN201180066610 A CN 201180066610A CN 103339715 A CN103339715 A CN 103339715A
Authority
CN
China
Prior art keywords
film
oxide semiconductor
semiconductor film
oxide
crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800666106A
Other languages
English (en)
Other versions
CN103339715B (zh
Inventor
山崎舜平
津吹将志
秋元健吾
大原宏树
本田达也
小俣贵嗣
野中裕介
高桥正弘
宫永昭治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to CN201310376877.6A priority Critical patent/CN103500712B/zh
Priority to CN201510496344.0A priority patent/CN105336791B/zh
Publication of CN103339715A publication Critical patent/CN103339715A/zh
Application granted granted Critical
Publication of CN103339715B publication Critical patent/CN103339715B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025Channel region of field-effect devices
    • H01L29/1029Channel region of field-effect devices of field-effect transistors
    • H01L29/1033Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247Amorphous materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Abstract

本发明提供一种具有更稳定的导电性的氧化物半导体膜。此外,通过使用氧化物半导体膜来提供具有稳定的电特性及高可靠性的半导体装置。氧化物半导体膜包括结晶区域,且结晶区域包括a-b面与膜的表面实质上平行且c轴与膜的表面实质上垂直的晶体;氧化物半导体膜具有稳定的导电性且相对于可见光、紫外线光等的照射更电稳定。通过将这种氧化物半导体膜用于晶体管,可以提供具有稳定的电特性的可靠性高的半导体装置。

Description

氧化物半导体膜以及半导体装置
技术领域
本发明的实施方式涉及一种氧化物半导体膜及包括氧化物半导体膜的半导体装置。
在本说明书中,半导体装置涉及能够通过利用半导体特性来作用的任何装置,并且光电装置、半导体电路及电子设备都是半导体装置。
背景技术
如在液晶显示装置中常见那样,使用非晶硅、多晶硅等来制造形成在玻璃衬底等上的晶体管。使用非晶硅制造的晶体管可以容易形成在较大的玻璃衬底上。然而,使用非晶硅制造的晶体管具有低场效迁移率的缺点。虽然使用多晶硅制造的晶体管具有高场效迁移率,但是其具有不适合于较大玻璃衬底的缺点。
与具有上述缺点的使用硅制造的晶体管相比,有一种技术已受到注目,其中使用氧化物半导体来制造晶体管,且将该晶体管应用于电子设备或光学装置。例如,专利文献1公开一种技术,其中使用包含In、Zn、Ga、Sn等的非晶氧化物作为氧化物半导体来制造晶体管。另外,专利文献2公开一种技术,其中制造与专利文献1同样的晶体管且将该晶体管用作显示装置的像素中的开关元件等。
另外,至于在晶体管中使用的这种氧化物半导体,也有下列说明:氧化物半导体对杂质不敏感,当在膜中含有相当大量的金属杂质时不会产生问题,且也可以使用含有大量的碱金属(诸如钠)且廉价的碱石灰玻璃(参照非专利文献1)。
[参照文献]
[专利文献]
[专利文献1]日本专利申请公开2006-165529号
[专利文献2]日本专利申请公开2006-165528号
[非专利文献]
[非专利文献1]Kamiya,Nomura,以及Hosono,“CarrierTransport Properties and Electronic Structures of Amorphous OxideSemiconductors:The present status”,KOTAI BUTSURI(SOLID STATEPHYSICS),2009,Vol.44,pp.621-633
发明内容
然而,在氧化物半导体膜及包括氧化物半导体膜的半导体装置的制造工序中,例如当在氧化物半导体膜中产生以氧缺陷为典型的缺陷时或将成为用来供应载流子的来源的氢进入氧化物半导体膜中时,氧化物半导体膜的导电性可能会改变。这种现象改变包括氧化物半导体膜的晶体管的电特性,其造成半导体装置的可靠性下降。
当对这种氧化物半导体膜照射可见光或紫外光时,尤其氧化物半导体膜的导电性会改变。这种现象也改变包括氧化物半导体膜的晶体管的电特性,其造成半导体装置的可靠性下降。
鉴于上述问题,一个目的是提供一种具有更稳定的导电性的氧化物半导体膜。另外,一个目的是提供一种通过使用氧化物半导体膜而有稳定的电特性的可靠性高的半导体装置。
所公开的发明的一个实施方式提供一种包括结晶区域的氧化物半导体膜,且该结晶区域包括a-b面与膜表面实质上平行且c轴与膜表面实质上垂直的晶体。亦即,氧化物半导体膜中的结晶区域具有c轴对准。注意,氧化物半导体膜处于非单晶状态。另外,氧化物半导体膜不完全处于非晶状态。
所公开的发明的一个实施方式提供一种包括结晶区域的氧化物半导体膜。该结晶区域包括a-b面与膜表面实质上平行且c轴与膜表面实质上垂直的晶体。在从c轴方向进行电子束的照射的电子衍射强度测量中,散射向量的大小大于或等于3.3nm-1并小于或等于4.1nm-1的区域中的峰值的半峰全宽以及散射向量的大小大于或等于5.5nm-1并小于或等于7.1nm-1的区域中的峰值的半峰全宽分别大于或等于0.2nm-1
在上述记载中,散射向量的大小大于或等于3.3nm-1并小于或等于4.1nm-1的区域中的峰值的半峰全宽优选大于或等于0.4nm-1并小于或等于0.7nm-1,且散射向量的大小大于或等于5.5nm-1并小于或等于7.1nm-1的区域中的峰值的半峰全宽优选大于或等于0.45nm-1并小于或等于1.4nm-1。另外,g值位于ESR测量中的1.93附近的区域中的峰值的自旋密度优选低于1.3×1018(自旋/cm3)。另外,氧化物半导体膜可以包括多个结晶区域,且多个结晶区域中的结晶的a轴或b轴方向可以互不相同。另外,氧化物半导体膜优选具有由InGaO3(ZnO)m(m不是自然数)表示的结构。
另外,所公开的发明的另一个实施方式提供一种半导体装置,包括:第一绝缘膜;设置在第一绝缘膜上的包括结晶区域的氧化物半导体膜;设置为与氧化物半导体膜接触的源电极和漏电极;设置在氧化物半导体膜上的第二绝缘膜;以及设置在第二绝缘膜上的栅电极。结晶区域包括a-b面与膜表面实质上平行且c轴与膜表面实质上垂直的晶体。
另外,所公开的发明的另一个实施方式提供一种半导体装置,包括:栅电极;设置在栅电极上的第一绝缘膜;设置在第一绝缘膜上的包括结晶区域的氧化物半导体膜;设置为与氧化物半导体膜接触的源电极和漏电极;以及设置在氧化物半导体膜上的第二绝缘膜。结晶区域包括a-b面与膜表面实质上平行且c轴与膜表面实质上垂直的晶体。
在上述记载中,优选的是,第一金属氧化物膜设置在第一绝缘膜和氧化物半导体膜之间,第一金属氧化物膜包括氧化镓、氧化锌以及结晶区域,且结晶区域包括a-b面与膜表面实质上平行且c轴与膜表面实质上垂直的晶体。另外,在第一金属氧化物膜中,氧化锌的物质量优选低于氧化镓的物质量的25%。另外,优选的是,第二金属氧化物膜设置在氧化物半导体膜与第二绝缘膜之间,第二金属氧化物膜包括氧化镓、氧化锌以及结晶区域,且结晶区域包括a-b面与膜表面实质上平行且c轴与膜表面实质上垂直的晶体。另外,在第二金属氧化物膜中,氧化锌的物质量优选低于氧化镓的物质量的25%。
在本说明书等中,“面A与面B实质上平行”意味着“在面A的法线与面B的法线之间的角度大于或等于0°并小于或等于20°”。另外,在本说明书等中,“线C与面B实质上垂直”意味着“在线C与面B的法线之间的角度大于或等于0°并小于或等于20°”。
包括a-b面与膜表面实质上平行且c轴与膜表面实质上垂直的结晶区域的氧化物半导体膜具有稳定的导电性且相对于可见光、紫外光等的照射更电稳定。通过将这种氧化物半导体膜用于晶体管,可以提供具有稳定的电特性的可靠性高的半导体装置。
附图说明
图1为根据本发明的一个实施方式的截面TEM图像;
图2示出根据本发明的一个实施方式的晶体结构的平面图及截面图;
图3为表示计算电子态密度的结果的图;
图4为包括氧缺陷的非晶氧化物半导体的带图;
图5A及5B分别示出包括氧缺陷的非晶氧化物半导体的再结合模型;
图6A至6E为示出根据本发明的一个实施方式的半导体装置的制造工序的截面图;
图7A及7B为示出溅射设备的示意图;
图8A及8B为示出晶种的晶体结构的示意图;
图9A及9B为示出根据本发明的一个实施方式的半导体装置的制造工序的截面图;
图10A至10C为分别示出根据本发明的一个实施方式的半导体装置的截面图;
图11A至11C为分别示出根据本发明的一个实施方式的半导体装置的截面图;
图12为示出根据本发明的一个实施方式的半导体装置的带结构的图;
图13A至13E为根据本发明的一个示例的截面TEM图像;
图14A至14E为根据本发明的一个示例的平面TEM图像;
图15A至15E为根据本发明的一个示例的电子衍射图案;
图16A至16E为根据本发明的一个示例的平面TEM图像及电子衍射图案;
图17为示出根据本发明的一个示例的电子衍射强度的图;
图18为示出根据本发明的一个示例的电子衍射强度中的第一峰值的半峰全宽的图;
图19为示出根据本发明的一个示例的电子衍射强度中的第二峰值的半峰全宽的图;
图20示出根据本发明的一个示例的XRD光谱;
图21A及21B分别示出根据本发明的一个示例的XRD光谱;
图22为示出根据本发明的一个示例的ESR测量的结果的图;
图23示出根据本发明的一个示例的用于量子化学计算中的氧缺陷的模型;
图24为示出根据本发明的一个示例的低温PL测量的结果的图;
图25为示出根据本发明的一个示例的负偏压应力光劣化的测量的结果的图;
图26A及26B为分别示出根据本发明的一个示例的通过光响应缺陷评估法测量的光电流的图;
图27示出根据本发明的一个示例的TDS分析的结果;
图28A及28B分别示出根据本发明的一个示例的SIMS分析的结果;
图29A至29C为示出根据本发明的一个实施方式的框图及等效电路图;
图30A至30D为分别示出根据本发明的一个实施方式的电子设备的外观图;
图31为根据本发明的一个实施方式的截面TEM图像。
具体实施方式
将参考附图详细说明本发明的实施方式及示例。注意,本发明不限于下列说明,且本领域的普通技术人员将容易了解可以以各种方式修改本发明的方式和详细内容而不背离本发明的宗旨及范畴。因此,本发明不应该被解释为限于下列实施方式及示例中的说明。注意,在下述本发明的结构中,在不同图中以相同参照标记表示相同部分或具有类似功能的部分,且不重复其说明。
注意,在本说明书中所述的各图中,各构成要素的大小、层厚度或区域在某些情况中为了清楚而加以放大。因此,本发明的实施方式及示例并不总是限定于这种比例。
再者,本说明书中的诸如“第一”、“第二”及“第三”之类的术语用来避免构成要素之间的混淆,且这些术语在数目方面上不限制构成要素。因此,例如可以适当地以术语“第二”、“第三”等取代术语“第一”。
实施方式1
在本实施方式中,将参照图1、图2、图3、图4、图5A及5B说明氧化物半导体膜作为本发明的一个实施方式。
根据本实施方式的氧化物半导体膜包括结晶区域。结晶区域包括a-b面与膜表面实质上平行且c轴与膜表面实质上垂直的晶体。亦即,包括在氧化物半导体膜中的结晶区域具有c轴对准。当观察结晶区域的截面时,观察到以层状配置且从衬底向膜表面层叠的原子,且晶体的c轴与表面实质上垂直。由于氧化物半导体膜包括上述c轴对准的结晶区域,氧化物半导体膜也称为c轴对准的结晶氧化物半导体(CAAC-OS)膜。
图1为实际制造的包括结晶区域的氧化物半导体膜的截面TEM图像。在氧化物半导体膜中观察到结晶区域21,在该结晶区域21中如图1的箭头所示,原子以层状配置,亦即,其具有c轴对准。
在氧化物半导体膜中还观察到结晶区域22。结晶区域21及结晶区域22被非晶区域以三维方式围绕。虽然多个结晶区域存在于氧化物半导体膜中,在图1中并未观察到晶界。在整个氧化物半导体膜中也未观察到晶界。
虽然在图1中结晶区域21及结晶区域22在其间有非晶区域互相分隔,但是可以观察到以与结晶区域22中大致相同的间隔层叠在结晶区域21中以层状配置的原子,且超出非晶区域之外连续形成层。
另外,虽然结晶区域21及结晶区域22的大小在图1中大约为3nm至7nm,形成在本实施方式中的氧化物半导体膜中的结晶区域的大小可以大约为大于或等于1nm并小于或等于1000nm。例如,如图31所示,氧化物半导体膜的结晶区域的大小可以大于或等于数十纳米。
另外,优选当从与膜表面垂直的方向观察结晶区域时,原子配置在六角形晶格中。通过采用这种结构,结晶区域可以容易得到具有三重对称性的六方晶体结构。注意,在本说明书中,六方晶体结构包括在六方晶族(hexagonal crystal family)中。或者,六方晶体结构包括在三方晶系(trigonal crystal systems)及六方晶系中(hexagonal crystalsystems)。
根据本实施方式的氧化物半导体膜可以包括多个结晶区域,且在多个结晶区域中的晶体的a轴或b轴方向可以互不相同。亦即,在根据本实施方式的氧化物半导体膜中的多个结晶区域沿着c轴结晶化,但是沿着a-b面的对准不一定会出现。然而,优选具有不同a轴或b轴方向的区域互不接触,以避免在区域互相接触的界面处形成晶界。因此,氧化物半导体膜优选包括以三维方式围绕结晶区域的非晶区域。亦即,包括结晶区域的氧化物半导体膜处于非单晶状态且不完全处于非晶状态。
作为氧化物半导体膜,可以使用诸如In-Sn-Ga-Zn-O类金属氧化物之类的四元金属氧化物,诸如In-Ga-Zn-O类金属氧化物、In-Sn-Zn-O类金属氧化物、In-Al-Zn-O类金属氧化物、Sn-Ga-Zn-O类金属氧化物、Al-Ga-Zn-O类金属氧化物或Sn-Al-Zn-O类金属氧化物之类的三元金属氧化物,诸如In-Zn-O类金属氧化物或Sn-Zn-O类金属氧化物之类的二元金属氧化物等。
尤其是,In-Ga-Zn-O类金属氧化物在许多情况中具有宽至大于或等于2eV,优选大于或等于2.5eV,更优选大于或等于3eV的能隙;当使用In-Ga-Zn-O类金属氧化物来制造晶体管时,晶体管可以在关闭状态中具有足够高的电阻且其关闭状态电流可以足够小。在In-Ga-Zn-O类金属氧化物中的结晶区域主要具有在许多情况中不是六角形纤锌矿结构的晶体结构,且可以具有例如YbFe2O4结构、Yb2Fe3O7结构、它们的修改结构等(M.Nakamura,N.Kimizuka,以及T.Mohri,“The PhaseRelations in the In2O3-Ga2ZnO4-ZnO System at1350℃”,J.Solid StateChem.,1991,Vol.93,pp.298-315)。注意,在下面,含有Yb的层表示为A层且含有Fe的层表示为B层。YbFe2O4结构为ABB|ABB|ABB的重复结构。作为YbFe2O4结构的变形结构的一个示例,可以举出ABBB|ABBB的重复结构。此外,Yb2Fe3O7的结构为ABB|AB|ABB|AB的重复结构。作为Yb2Fe3O7的变形结构的一个示例,可以举出ABBB|ABB|ABBB|ABB|ABBB|ABB|的重复结构。在In-Ga-Zn-O类金属氧化物中的ZnO量大的情况中,其可以具有纤锌矿晶体结构。
由InGaO3(ZnO)m(m>0)表示In-Ga-Zn-O类金属氧化物的一个典型示例。在此,作为In-Ga-Zn-O类金属氧化物的一个示例,可以举出具有In2O3:Ga2O3:ZnO=1:1:1[摩尔比]的组成比的金属氧化物、具有In2O3:Ga2O3:ZnO=1:1:2[摩尔比]的组成比的金属氧化物或具有In2O3:Ga2O3:ZnO=1:1:4[摩尔比]的组成比的金属氧化物。m优选不是自然数。注意,上述组成归因于晶体结构且仅为示例。作为In-Ga-Zn-O类金属氧化物的一个示例,也可以举出具有In2O3:Ga2O3:ZnO=2:1:8[摩尔比]的组成比的金属氧化物、具有In2O3:Ga2O3:ZnO=3:1:4[摩尔比]的组成比的金属氧化物或具有In2O3:Ga2O3:ZnO=2:1:6[摩尔比]的组成比的金属氧化物。
作为具有上述结构的包括在氧化物半导体膜中的结晶区域的结构示例,图2示出In2Ga2ZnO7的晶体结构。由与a轴及b轴平行的平面图及与c轴平行的截面图示出图2中的In2Ga2ZnO7的晶体结构。c轴与a轴和b轴垂直,且a轴和b轴之间的角度为120°。针对图2中的In2Ga2ZnO7,在平面图中示出In原子会占据的地点11,并且在截面图中示出In原子12、Ga原子13、Ga或Zn原子14及O原子15。
如图2的截面图所示,In2Ga2ZnO7具有在c轴方向中交替层叠In氧化物层之间的一个Ga氧化物层和In氧化物层之间的两个氧化物层即,一个Ga氧化物层和一个Zn氧化物层。另外,如图2的平面图所示,In2Ga2ZnO7得到具有三重对称性的六方晶体结构。
在本实施方式所述的包括结晶区域的氧化物半导体膜优选具有某程度的结晶性。另外,包括结晶区域的氧化物半导体膜不处于单晶状态。包括结晶区域的氧化物半导体膜与完全非晶的氧化物半导体膜相比有优良的结晶性,且减少以氧缺陷为典型的缺陷或诸如键合到悬空键等的氢之类的杂质。尤其是,键合到晶体中的金属原子的氧具有比与非晶部分中的金属原子键合的氧高的键合力,且变成对诸如氢之类的杂质较不起反应,所以可以减少缺陷的产生。
例如,由In-Ga-Zn-O类金属氧化物形成并包括结晶区域的氧化物半导体膜具有如下结晶性,其中在从c轴方向进行电子束的照射的电子衍射强度测量中,散射向量的大小大于或等于3.3nm-1并小于或等于4.1nm-1的区域中的峰值的半峰全宽以及散射向量的大小大于或等于5.5nm-1并小于或等于7.1nm-1的区域中的峰值的半峰全宽分别大于或等于0.2nm-1。优选地,散射向量的大小大于或等于3.3nm-1并小于或等于4.1nm-1的区域中的峰值的半峰全宽大于或等于0.4nm-1并小于或等于0.7nm-1,且散射向量的大小大于或等于5.5nm-1并小于或等于7.1nm-1的区域中的峰值的半峰全宽大于或等于0.45nm-1并小于或等于1.4nm-1
在本实施方式所述的包括结晶区域的氧化物半导体膜中,优选如上述那样减少膜中的以氧缺陷为典型的缺陷。以氧缺陷为典型的缺陷用作用来供应氧化物半导体膜中的载流子的来源,其可能会改变氧化物半导体膜的导电性。因此,包括减少了这种缺陷的结晶区域的氧化物半导体膜具有稳定的导电性且相对于可见光、紫外光等的照射更电稳定。
通过对包括结晶区域的氧化物半导体膜进行电子自旋共振(ESR)测量,可以测量膜中的孤电子量,并可以估计氧缺陷量。例如,在由In-Ga-Zn-O类金属氧化物形成并包括结晶区域的氧化物半导体膜中,g值位于ESR测量中的1.93附近的区域中的峰值的自旋密度低于1.3×1018(自旋/cm3),优选低于或等于5×1017(自旋/cm3),更优选低于或等于5×1016(自旋/cm3),进一步优选为1×1016(自旋/cm3)。
如上所述,在包括结晶区域的氧化物半导体膜中优选减少氢或含氢的杂质(诸如水、羟基或氢化物),且包括结晶区域的氧化物半导体膜中的氢浓度优选低于或等于1×1019原子/cm3。键合到悬空键等的氢或含氢的杂质(诸如水、羟基或氢化物)用作用来供应氧化物半导体膜中的载流子的来源,其可能会改变氧化物半导体膜的导电性。另外,包含在氧化物半导体膜中的氢与键合到金属原子的氧反应而成为水,并且在氧从此脱离的晶格(或氧从此脱离的部分)中形成缺陷。因此,包括这种缺陷减少的结晶区域的氧化物半导体膜具有稳定的导电性且相对于可见光、紫外光等的照射更电稳定。
注意,优选减少包括结晶区域的氧化物半导体膜中的诸如碱金属之类的杂质。例如,在包括结晶区域的氧化物半导体膜中,锂的浓度低于或等于5×1015cm-3,优选低于或等于1×1015cm-3;钠的浓度低于或等于5×1016cm-3,优选低于或等于1×1016cm-3,更优选低于或等于1×1015cm-3;并且钾的浓度低于或等于5×1015cm-3,优选低于或等于1×1015cm-3
碱金属及碱土金属对于包括结晶区域的氧化物半导体膜而言是不利杂质,且优选氧化物半导体膜所包含的碱金属及碱土金属尽可能地少。尤其是,当将氧化物半导体膜用于晶体管时,碱金属之一的钠扩散到与包括结晶区域的氧化物半导体膜接触的绝缘膜中,且因此载流子有可能被供应到氧化物半导体膜。另外,钠切断金属与氧之间的键或进入包括结晶区域的氧化物半导体膜中的键中。其结果是,晶体管特性劣化(例如,晶体管成为常导通(阈值电压移动到负侧)或迁移率减少)。另外,这也导致特性的变化。
这种问题在包括结晶区域的氧化物半导体膜中的氢浓度非常低的情况中特别明显。因此,非常优选的是,在包括结晶区域的氧化物半导体膜的氢浓度低于或等于5×1019cm-3,且尤其低于或等于5×1018cm-3的情况中,将碱金属的浓度设定在上述范围中。据此,优选极度减少在包括结晶区域的氧化物半导体膜中的杂质,碱金属的浓度低于或等于5×1016原子/cm3,且氢的浓度低于或等于5×1019原子/cm3
如上所述,包括结晶区域的氧化物半导体膜与完全非晶的氧化物半导体膜相比具有优良的结晶性,且减少以氧缺陷为典型的缺陷或诸如键合到悬空键等的氢之类的杂质。以氧缺陷为典型的缺陷、键合到悬空键等的氢等用作用来供应氧化物半导体膜中的载流子的来源,其可能会改变氧化物半导体膜的导电性。因此,包括这种缺陷减少的结晶区域的氧化物半导体膜具有稳定的导电性且相对于可见光、紫外光等的照射更电稳定。通过将这种包括结晶区域的氧化物半导体膜用于晶体管,可以提供具有稳定的电特性的可靠性高的半导体装置。
接下来,将说明使用基于密度泛函理论的第一原理计算来检验氧化物半导体膜的导电性如何受到氧化物半导体膜中的氧缺陷的影响的结果。注意,将由Accelrys Software Inc.生产的第一原理计算的软件,CASTEP,用于第一原理计算。另外,将GGA-PBE用于函数,且将超软类型用于赝势(pseudopotential)。
在这种计算中,作为氧化物半导体膜的模型,使用一个氧原子从非晶InGaZnO4脱离且空隙(氧缺陷)留在这区域中的模型。该模型包括12个In原子、12个Ga原子、12个Zn原子及47个O原子。具有这种结构的InGaZnO4被进行原子位置上的结构最优化,并且计算电子态密度。此时,将截止能量设定为300eV。
图3示出电子态密度的计算结果。在图3中,垂直轴表示态密度(DOS)[状态/eV]且水平轴表示能量[eV]。费米能量是能量的起点,其位于水平轴上。如图3所示,InGaZnO4的价带的顶部为-0.74eV且其导带的底部为0.56eV。与InGaZnO4的带隙的实验值的3.15eV相比,该带隙的值极小。然而,已知带隙比基于密度泛函理论的第一原理计算中的实验值小,且带隙的值不表示该计算不恰当。
图3示出包括氧缺陷的非晶InGaZnO4在带隙中具有深能级。亦即,估计包括氧缺陷的非晶氧化物半导体的带结构中,因氧缺陷导致的陷阱能级存在为带隙中的深陷阱能级。
图4示出基于上述考虑的包括氧缺陷的非晶氧化物半导体的带图。在图4中,垂直轴表示能量,水平轴表示DOS,且将从在价带(VB)的顶部的能级Ev到在导带(CB)的底部的能级Ec的能隙设定为3.15eV,其基于实验值。
在图4的带图中,因氧化物半导体中的非晶部分导致的尾态存在于导带的底部的附近。再者,假设非晶氧化物半导体中的因键合到悬空键等的氢导致的氢施主能级存在于从导带的底部大约为0.1eV深的浅能级。因非晶氧化物半导体中的氧缺陷导致的陷阱能级存在于从导带的底部大约为1.8eV深的深能级。注意,将在后面的示例中详细说明因氧缺陷导致的陷阱能级的能级的值。
图5A及5B分别示出基于上述考虑的在上述带隙中具有这种能级,尤其是因氧缺陷导致的深陷阱能级的非晶氧化物半导体的情况的带结构中的电子和空穴的再结合模型。
图5A示出在足够的空穴存在于价带中且足够的电子存在于导带中的情况的再结合模型。当对非晶氧化物半导体膜照射光来产生足够的电子-空穴对时,氧化物半导体的带结构具有如图5A所示的再结合模型。在该再结合模型中,不仅在价带的顶部也在因氧缺陷导致的深陷阱能级产生空穴。
在图5A所示的再结合模型中,假设并行地发生两种再结合过程。再结合过程之一为带至带再结合过程,其中在导带中的电子与在价带中的空穴直接互相再结合。再结合过程的另一个为导带中的电子与因氧缺陷导致的陷阱能级的空穴再结合的再结合过程。带至带再结合比与因氧缺陷导致的陷阱能级的再结合更常发生;当价带中的空穴的数量变得够小时,带至带再结合比与陷阱能级的再结合更早结束。因此,图5A所示的再结合模型仅有导带的底部的电子与因氧缺陷导致的陷阱能级的空穴再结合的再结合过程,并移动到图5B所示的再结合模型。
可对氧化物半导体进行足够的光照射,使得足够的空穴存在于价带中并使得足够电子存在于导带中;通过在之后停止光照射,电子与空穴互相再结合,如在图5A所示的再结合模型中那样。在此时流过氧化物半导体的电流也称为光电流。在此时的光电流的衰退所需的时间(弛豫时间)比图5B所示的再结合模型中的光电流的弛豫时间短。上述记载的详细内容也可以参照在后面描述的示例。
在进行图5A所示的再结合模型且在价带中的空穴的数量充分减少之后获得图5B所示的再结合模型。由于在图5B所示的再结合模型中,几乎只发生与因氧缺陷导致的陷阱能级的再结合过程,导带中的电子的数量比图5A所示的再结合模型中更缓慢地减少。当然导带中的电子贡献于再结合过程中的氧化物半导体膜中的导电。因此,在图5B所示的再结合模型中,光电流的弛豫时间比主要发生带至带再结合的图5A所示的再结合模型中长。注意,上述记载的详细内容也可以参照在后面描述的示例。
如上所述,具有因氧缺陷导致的深陷阱能级的非晶氧化物半导体在带结构中具有电子-空穴对的两种再结合模型,且光电流的弛豫时间也可以分成两种。当以使用氧化物半导体膜的晶体管等中的光照射对栅电极施加负偏压时,在图5B所示的再结合模型中的光电流的缓慢弛豫可能会在氧化物半导体膜或在氧化物半导体膜与相邻膜之间的界面处形成固定电荷。据此,假设氧化物半导体膜中的氧缺陷给氧化物半导体膜的导电性带来不利影响。
然而,根据本发明的一个实施方式的包括结晶区域的氧化物半导体膜与完全非晶的氧化物半导体膜相比具有优良的结晶性,且减少以氧缺陷为典型的缺陷。因此,根据本发明的一个实施方式的包括结晶区域的氧化物半导体膜具有稳定的导电性且相对于可见光、紫外光等的照射更电稳定。通过将这种包括结晶区域的氧化物半导体膜用于晶体管,可以提供具有稳定的电特性的可靠性高的半导体装置。
在本实施方式所述的结构等可以与其他实施方式所述的任何结构、方法等适当地组合。
实施方式2
在本实施方式中,将参照图6A至6E、图7A及7B、图8A及8B、图9A及9B和图10A至10C描述使用实施方式1所述的包括结晶区域的氧化物半导体膜的晶体管及制造该晶体管的方法。图6A至6E为示出半导体装置的结构的一个实施方式的顶栅晶体管120的制造工序的截面图。
首先,在形成包括结晶区域的氧化物半导体膜之前,优选如图6A所示,在衬底51上形成基底绝缘膜53。
衬底51应该至少具有足够高而足以承受在后面进行的热处理的耐热性。当使用玻璃衬底作为衬底51时,优选使用应变点高于或等于730℃的玻璃衬底。作为玻璃衬底,例如,使用由诸如铝硅酸玻璃、铝硼硅酸盐玻璃或钡硼硅酸盐玻璃之类的玻璃材料形成的衬底。注意,优选使用BaO的量大于B2O3的量的含有BaO及B2O3的玻璃衬底。在衬底51为母玻璃的情况中,衬底可以具有如下任何尺寸:第一代(320mm×400mm)、第二代(400mm×500mm)、第三代(550mm×650mm)、第四代(680mm×880mm或730mm×920mm)、第五代(1000mm×1200mm或1100mm×1250mm)、第六代(1500mm×1800mm)、第七代(1900mm×2200mm)、第八代(2160mm×2460mm)、第九代(2400mm×2800mm或2450mm×3050mm)、第十代(2950mm×3400mm)等。当处理温度高且处理时间长时,母玻璃会大幅度地收缩。因此,在使用母玻璃来进行量产的情况中,在制造工序中的优选的加热温度低于或等于600℃,优选低于或等于450℃。
可以使用由绝缘体形成的衬底(诸如陶瓷衬底、石英衬底或蓝宝石衬底)来取代玻璃衬底。或者,可以使用结晶玻璃等。或者,可以使用通过在诸如硅片之类的半导体衬底的表面或由金属材料形成的导电衬底的表面上形成绝缘层而得的衬底。
优选使用通过热处理从其释放出所含的氧的一部分的氧化物绝缘膜来形成基底绝缘膜53。通过热处理而从其释放出所含的氧的一部分的氧化物绝缘膜优选为以超过化学计量比的比例含有氧的氧化物绝缘膜。通过作为基底绝缘膜53使用通过热处理从其释放出所含的氧的一部分的氧化物绝缘膜,可以在后面的步骤中通过热处理将氧扩散到氧化物半导体膜中。通过热处理从其释放出所含的氧的一部分的氧化物绝缘膜的典型示例包括氧化硅、氧氮化硅、氧化铝、氧氮化铝、氧化镓、氧化铪、氧化钇等的膜。
基底绝缘膜53的厚度大于或等于50nm,优选大于或等于200nm并小于或等于500nm。通过使基底绝缘膜53变厚,可以增加从基底绝缘膜53所释放出的氧的量,并且可以减少在基底绝缘膜53和在后面形成的氧化物半导体膜之间的界面的缺陷。
通过溅射法、CVD法等来形成基底绝缘膜53。可以通过溅射法容易形成通过热处理从其释放出所含的氧的一部分的氧化物绝缘膜。当通过溅射法形成通过热处理从其释放出所含的氧的一部分的氧化物绝缘膜时,在沉积气体中的含氧量优选大,且可以使用氧、氧和稀有气体的混合气体等。典型地是,沉积气体中的氧浓度优选高于或等于6%并低于或等于100%。
基底绝缘膜53不一定需要使用通过热处理从其释放出所含的氧的一部分的氧化物绝缘膜来形成,且可以使用由氮化硅、氮氧化硅、氮化铝等形成的氮化物绝缘膜来形成。另外,基底绝缘膜53可以具有包括氧化物绝缘膜及氮化物绝缘膜的层状结构;在这种情况中,氧化物绝缘膜优选设置在氮化物绝缘膜上。通过使用氮化物绝缘膜作为基底绝缘膜53,当使用含有诸如碱金属之类的杂质的玻璃衬底时,可以防止碱金属等进入氧化物半导体膜中。由于诸如锂、钠或钾之类的碱金属对氧化物半导体而言为不利的杂质,在氧化物半导体膜中这种碱金属的含量优选小。可以通过CVD法、溅射法等形成氮化物绝缘膜。
接下来,如图6B所示,在基底绝缘膜53上,通过使用溅射设备的溅射法来以大于或等于30nm并小于或等于50μm的厚度形成包括结晶区域的氧化物半导体膜55。
在此,参照图7A说明溅射设备的处理室。排空单元33及气体供应单元35连接到处理室31。在处理室31中提供衬底支撑40及靶材41。靶材41连接到电源装置37。
处理室31连接到GND。当处理室31的泄漏率低于或等于1×10-10Pa·m3/sec时,可以减少杂质进入到由溅射法形成的膜中。
为了减少泄漏率,与外部泄漏同样需要减少内部泄漏。外部泄漏是指经过小孔、密封缺陷等从真空系统的外部的气体流入。内部泄漏是因为经过真空系统的诸如阀之类的分隔的泄漏或从外部组件释放的气体而导致的。从外部泄漏和内部泄漏的两方面来采取措施,以使泄漏率低于或等于1×10-10Pa·m3/sec。
为了减少外部泄漏,优选以金属垫片密封处理室的开/关部。针对金属垫片,优选使用由氟化铁、氧化铝或氧化铬覆盖的金属材料。金属垫片实现比O环更高的密接性,并可以减少外部泄漏。此外,通过使用由钝化状态的氟化铁、氧化铝、氧化铬等覆盖的金属材料,抑制从金属垫片释放的含氢气体,所以也可以减少内部泄漏。
作为形成处理室31的内壁的组件,使用从其释放较少量的含氢气体的铝、铬、钛、锆、镍或钒。也可以使用由上述材料覆盖的含有铁、铬、镍等的合金材料。含有铁、铬、镍等的合金材料坚硬,抗热,并适合于处理。在此,当通过抛光等减少组件的表面不平坦来减少表面面积时,可以减少释放的气体。或者,可以由钝化状态的氟化铁、氧化铝、氧化铬等覆盖溅射设备的上述组件。
优选尽可能仅由金属材料形成设置在处理室31的内壁的组件。例如,在设置由石英等形成的观察窗的情况中,优选由钝化状态的氟化铁、氧化铝、氧化铬等薄薄地覆盖表面以抑制释放的气体。
此外,优选在处理室31的正前面提供溅射气体的精炼器。此时,在精炼器与处理室之间的管子长度小于或等于5m,优选小于或等于1m。当管子长度小于或等于5m或小于或等于1m时,可以因管子长度的减少而减少从管子释放的气体的影响。
溅射气体从气缸流到处理室31所经过的管子优选为其内部由钝化状态的氟化铁、氧化铝、氧化铬等覆盖的金属管子。通过使用上述管子,含氢的释放气体量小,并且与例如SUS316L-EP管子相比,可以减少进入到沉积气体中的杂质。此外,优选使用高性能超密实金属垫片接头(UPG接头)作为管子的接头。另外,优选的是管子的所有材料都为金属材料的结构,因为与使用树脂等的结构相比可以减少释放的气体及外部泄漏的影响。
优选以诸如干泵之类的低真空泵及诸如溅射离子泵、涡轮分子泵或低温泵之类的高真空泵的适当组合进行处理室31的排空。涡轮分子泵在去除大型分子时有杰出的能力,但是去除氢或水时的能力不佳。因此,与具有去除水的高能力的低温泵及具有去除氢的高能力的溅射离子泵的组合是有效的。
在处理室31的内壁上的吸附物不影响处理室中的压力,因为其被吸附到内壁上,但是吸附物导致处理室的排空时的气体释放。因此,虽然泄漏率与排空率并无相关,尽可能使处理室中的吸附物脱离并使用具有高排空能力的泵预先进行排空是重要的。注意,可能会为促进吸附物的脱离而对处理室进行烘烤。通过烘烤,吸附物的脱离率可以增加十倍左右。可以在高于或等于100℃并低于或等于450℃的温度下进行烘烤。此时,当在引进惰性气体同时去除吸附物时,可以进一步增加单凭排空难以脱离的水等的脱离率。
排空单元33可以从处理室31去除杂质并控制处理室31中的压力。优选使用捕集真空泵作为排空单元33。例如,优选使用低温泵、离子泵或钛升华泵。通过使用上述捕集真空泵,可以减少包含在氧化物半导体膜中的氢量。
注意,在一些情况中,包含在氧化物半导体膜中的氢除了氢原子之外还可以为氢分子、水、羟基或氢化物。
气体供应单元35用来供应将靶材溅射到处理室31中的气体。气体供应单元35包括以气体填充的气缸、压力调整阀、止阀、质量流量控制器等。向气体供应单元35提供精炼器可以减少包含在引进到处理室31中的气体的杂质。作为溅射靶材的气体,使用诸如氦、氖、氩、氙或氪之类的稀有气体。或者,可以使用氧和上述稀有气体中的一种的混合气体。
作为电源装置37,可以适当地使用RF电源装置、AC电源装置、DC电源装置等。在附图中未图示,当在支撑靶材的靶材支撑内部或外部设置磁体时,可以将高密度等离子体限制在靶材的周围,所以可以实现沉积率的改善及衬底上的等离子体破坏的减少。这种方法称为磁控溅射法。此外,当可以在磁控溅射法中旋转磁体时,可以减少磁场的不均匀性,所以增加靶材的使用效率并可以减少衬底平面中的膜质量的变化。
衬底支撑40连接到GND。衬底支撑40设置有加热器。作为加热器,可以使用通过来自诸如电阻式加热元件之类的加热元件的热传导或热辐射来加热物体的装置。
作为靶材41,优选使用包含锌的金属氧化物靶材。作为靶材41的典型示例,可以使用诸如In-Sn-Ga-Zn-O类金属氧化物之类的四元金属氧化物;诸如In-Ga-Zn-O类金属氧化物、In-Sn-Zn-O类金属氧化物、In-Al-Zn-O类金属氧化物、Sn-Ga-Zn-O类金属氧化物、Al-Ga-Zn-O类金属氧化物或Sn-Al-Zn-O类金属氧化物之类的三元金属氧化物;诸如In-Zn-O类金属氧化物或Sn-Zn-O类金属氧化物之类的二元金属氧化物。
靶材41的一个示例为以In2O3:Ga2O3:ZnO=1:1:1[摩尔比]的组成比的包含In、Ga及Zn的金属氧化物靶材。或者,可以使用具有In2O3:Ga2O3:ZnO=1:1:2[摩尔比]的组成比的靶材、具有In2O3:Ga2O3:ZnO=1:1:4[摩尔比]的组成比的靶材或具有In2O3:Ga2O3:ZnO=2:1:8[摩尔比]的组成比的靶材。
靶材41和衬底51之间的距离(T-S距离)优选设定为能够使原子量轻的原子优先到达衬底51上的基底绝缘膜53的距离。
如图7A所示,将在其上形成有基底绝缘膜53的衬底51放置在溅射设备的处理室31中的衬底支撑40上。接下来,从气体供应单元35引进用于溅射靶材41的气体到处理室31中。靶材41的纯度高于或等于99.9%,优选高于或等于99.99%。接着,对连接到靶材41的电源装置37供应电力。其结果是,通过使用离子43以及从气体供应单元35引进到处理室31中的溅射气体中的电子,溅射靶材41。
在此,靶材41与衬底51之间的距离设定为使得原子量轻的原子优先到达衬底51上的基底绝缘膜53的距离,藉此在包含在靶材41中的原子中,如图7B所示,原子量轻的原子45可以比原子量重的原子47优先移到衬底一侧。
在靶材41中,锌具有比铟等轻的原子量。因此,锌优先沉积到基底绝缘膜53上。此外,用于形成膜的气氛含有氧,且衬底支撑40设置有用来在沉积期间加热衬底及所沉积的膜的加热器。因此,氧化沉积于基底绝缘膜53上的锌,所以形成具有含有锌的六方晶体结构的晶种55a,典型地,含有具有六方晶体结构的氧化锌的晶种。在靶材41包括具有比锌轻的原子量的铝等的原子的情况中,具有比锌轻的原子量的铝等的原子与锌同样优先沉积于基底绝缘膜53上。
晶种55a包括含有具有六角形纤锌矿晶体结构的锌的晶体,其中在a-b面中包括具有六角形晶格的键,a-b面与膜表面实质上平行,且c轴与膜表面实质上垂直。将参照图8A及8B描述含有具有六方晶体结构的锌的晶体,其中在a-b面中包括具有六角形晶格的键,a-b面与膜表面实质上平行,且c轴与膜表面实质上垂直。作为含有具有六方晶体结构的锌的晶体的典型示例,说明氧化锌。黑色球体表示锌,且白色球体表示氧。图8A为在a-b面中具有六方晶体结构的氧化锌的示意图,图8B为附图的纵向方向为c轴方向的具有六方晶体结构的氧化锌的示意图。如图8A所示,在a-b面的平面顶表面中,锌和氧键合以形成六角形状。如图8B所示,层叠锌和氧键合以形成六角形晶格的每个层,且c轴方向与a-b面垂直。晶种55a在c轴方向中包括包含在a-b面中具有六角形晶格的键的至少一个原子层。
使用溅射气体来连续溅射靶材41,藉此将包括在靶材中的原子沉积到晶种55a上。此时,使用晶种55a作为核而导致晶体生长,所以可以在晶种55a上形成包括具有六方晶体结构的结晶区域的氧化物半导体膜55b。注意,由于由衬底支撑40的加热器加热衬底51,在氧化原子的同时使用晶种55a作为核来进行沉积在表面上的原子的晶体生长。
在氧化物半导体膜55b的形成中,在氧化原子的同时使用晶种55a作为核来导致靶材41的表面上的原子量重的原子及在晶种55a的形成后溅射的原子量轻的原子的晶体生长。因此,如晶种55a那样,氧化物半导体膜55b含有具有六方晶体结构的结晶区域,其中在a-b面中包括具有六角形晶格的键,a-b面与膜表面实质上平行,且c轴与膜表面实质上垂直。亦即,包括晶种55a及氧化物半导体膜55b的氧化物半导体膜55包括具有六方晶体结构的结晶区域,其中包括在与基底绝缘膜53的表面平行的a-b面中具有六角形晶格的键,且c轴与膜表面实质上垂直。亦即,包括在氧化物半导体膜55中的具有六方晶体结构的结晶区域具有c轴对准。注意,在图6B中,为了说明氧化物半导体膜的叠层,由虚线表示晶种55a与氧化物半导体膜55b之间的界面;然而,界面实际上并不分明且为了便于了解而予以示出。
通过加热器加热的衬底的温度高于200℃并低于或等于400℃,优选高于或等于250℃并低于或等于350℃。通过在高于200℃并低于或等于400℃,优选高于或等于250℃并低于或等于350℃的温度下加热衬底的同时进行沉积,可以在与沉积同时进行热处理,所以可以形成包括具有优良的结晶性的区域的氧化物半导体膜。注意,在溅射中形成膜的表面的温度高于或等于250℃并低于或等于衬底的热处理温度的上限。
作为溅射气体,适当地使用稀有气体(典型的是氩)、氧或稀有气体和氧的混合气体。优选使用从其去除诸如氢、水、羟基或氢化物之类的杂质的高纯度气体作为溅射气体。
当将包括衬底支撑40及靶材41的处理室的压力设定为低于或等于0.4Pa时,可以减少进入包括结晶区域的氧化物半导体膜的表面或其内部的诸如碱金属或氢之类的杂质。
此外,当溅射设备的处理室的泄漏率设定为低于或等于1×10-10Pa·m3/sec时,可以减少诸如碱金属、氢、水、羟基或氢化物之类的杂质的对通过溅射法形成的包括结晶区域的氧化物半导体膜中的进入。再者,使用捕集真空泵作为排空系统,可以减少来自排空系统的诸如碱金属、氢、水、羟基或氢化物之类的杂质的逆流。
当靶材41的纯度设定为高于或等于99.99%时,可以减少碱金属、氢、水、羟基、氢化物等进入包括结晶区域的氧化物半导体膜。通过使用上述靶材,在氧化物半导体膜55中,锂的浓度可以低于或等于5×1015原子/cm3,优选低于或等于1×1015原子/cm3,钠的浓度可以低于或等于5×1016原子/cm3,优选低于或等于1×1016原子/cm3,更优选低于或等于1×1015原子/cm3,并且钾的浓度可以低于或等于5×1015原子/cm3,优选低于或等于1×1015原子/cm3
在上述形成氧化物半导体膜的方法中,在一个溅射步骤中,通过利用包含在靶材中的原子的原子量的差异,将原子量轻的锌优先沉积于氧化物绝缘膜上以形成晶种,然后在进行晶体生长的同时将原子量重的铟等沉积在晶种上。因此,可以形成包括结晶区域的氧化物半导体膜而不进行多个步骤。
在上述形成氧化物半导体膜55的方法中,通过溅射法同时形成并晶化晶种55a及氧化物半导体膜55b;然而,不一定得以这种方式形成根据本实施方式的氧化物半导体膜。例如,可以在分开步骤中进行晶种及氧化物半导体膜的形成与晶化。
参照图9A及9B,下面说明在分开步骤中进行晶种及氧化物半导体膜的形成与晶化的方法。在本说明书中,下面说明的形成包括结晶区域的氧化物半导体膜的方法有时称为“2步法”。图1中的截面TEM图像所示的包括结晶区域的氧化物半导体膜通过2步法形成。
首先,在基底绝缘膜53上形成具有大于或等于1nm并小于或等于10nm的厚度的第一氧化物半导体膜。通过溅射法形成第一氧化物半导体膜,且通过溅射法沉积时的衬底温度优选设定为高于或等于200℃并低于或等于400℃。其他膜形成条件与上述形成氧化物半导体膜的方法类似。
接下来,在设置衬底的处理室的气氛是氮或干燥空气的气氛的情况下进行第一热处理。第一热处理的温度高于或等于400℃并低于或等于750℃。经过第一热处理,晶化第一氧化物半导体膜,以形成晶种56a(参照图9A)。
虽然取决于第一热处理的温度,但是第一热处理导致从膜表面的晶化以及从膜表面向膜内部的晶体生长,所以获得c轴对准的晶体。通过第一热处理,大量的锌及氧聚集到膜表面,且在最外表面形成包括锌及氧并在上平面上具有六角形状的石墨稀型二维晶体的一个层或多个层;在最外表面的层在厚度方向中生长以形成多层的叠层。通过提高热处理的温度,晶体生长从表面进行到内部并进一步从内部进行到底部。
另外,通过使用通过热处理从其释放所包含的氧的一部分的氧化物绝缘膜作为基底绝缘膜53,基底绝缘膜53中的氧可以通过第一热处理扩散到基底绝缘膜53与晶种56a之间的界面中或其附近(从界面±5nm),藉此可以减少晶种56a中的氧缺陷。
接下来,在晶种56a上形成具有大于10nm的厚度的第二氧化物半导体膜。通过溅射法形成第二氧化物半导体膜,且沉积时的衬底温度设定为高于或等于200℃并低于或等于400℃。其他膜形成条件与上述形成氧化物半导体膜的方法的那些条件类似。
接下来,在设置衬底的处理室的气氛设定为氮或干燥空气的气氛的情况下进行第二热处理。第二热处理的温度高于或等于400℃并低于或等于750℃。经过第二热处理,晶化第二氧化物半导体膜,以形成氧化物半导体膜56b(参照图9B)。第二热处理是在氮气氛、氧气氛或氮和氧的混合气氛中进行,藉此增加氧化物半导体膜56b的密度并减少其中的缺陷数量。通过第二热处理,使用晶种56a作为核来在厚度方向上进行晶体生长,亦即,晶体生长从底部进行到内部;因此形成包括结晶区域的氧化物半导体膜56b。采用这种方式,形成包括晶种56a及氧化物半导体膜56b的氧化物半导体膜56。在图9B中,由虚线表示晶种56a和氧化物半导体膜56b之间的界面,并且将晶种56a及氧化物半导体膜56b示出为氧化物半导体层的叠层;然而,界面实际上并不分明且为了便于了解而予以示出。
优选不暴露于空气地连续进行从基底绝缘膜53的形成到第二热处理的步骤。优选在控制为含有少量的氢及水分(诸如惰性气氛、减压气氛或干燥空气气氛)的气氛中进行从基底绝缘膜53的形成到第二热处理的步骤;以水分而言,例如,优选采用具有低于或等于-40℃的露点,优选低于或等于-50℃的露点的干燥氮气氛。
在上述形成氧化物半导体膜的方法中,与原子量轻的原子优先沉积于氧化物绝缘膜上的方法相比,即使沉积时的衬底温度低也可以形成包括具有优良的结晶性的区域的氧化物半导体膜。注意,通过使用上述2步法形成的氧化物半导体膜56具有与通过其中原子量轻的原子优先沉积于氧化物绝缘膜上的方法形成的氧化物半导体膜55实质上相同的结晶性,且氧化物半导体膜56也具有稳定的导电性。因此,可以使用通过上述方法的任一个形成的氧化物半导体膜来提供具有稳定的电特性的可靠性高的半导体装置。至于下述的工序,描述使用氧化物半导体膜55的晶体管120的制造工序;然而,也可以使用氧化物半导体膜56。
经过上述工序,可以在基底绝缘膜53上形成包括晶种55a和氧化物半导体膜55b的叠层的氧化物半导体膜55。接下来,优选对衬底51进行热处理,所以从氧化物半导体膜55释放氢且包含在基底绝缘膜53中的氧的一部分扩散到氧化物半导体膜55中以及在基底绝缘膜53与氧化物半导体膜55之间的界面附近。
热处理的温度优选为从氧化物半导体膜55释放氢且包含在基底绝缘膜53中的氧的一部分释放并扩散到氧化物半导体膜55中的温度。该温度典型地高于或等于150℃并低于衬底51的应变点,优选高于或等于250℃并低于或等于450℃。当热处理温度高于形成包括结晶区域的氧化物半导体膜的温度时,可以释放包含在基底绝缘膜53中的大量的氧。
优选在含有少量的氢及水分的惰性气体气氛、氧气氛、氮气氛或氧及氮的混合气氛中进行热处理。作为惰性气体气氛,典型的是,诸如氦、氖、氩、氙或氪之类的稀有气体的气氛为优选的。另外,热处理的加热时间长于或等于1分钟并短于或等于24小时。
该热处理使氢能从氧化物半导体膜55释放并使包含在基底绝缘膜53中的氧的一部分能扩散到氧化物半导体膜55中以及基底绝缘膜53与氧化物半导体膜55之间的界面附近。经过这种工序,可以减少氧化物半导体膜55中的氧缺陷。其结果是,可以形成包括其中减少了氢浓度及氧缺陷的结晶区域的氧化物半导体膜。
接下来,在氧化物半导体膜55上形成掩模,接着使用掩模来选择性地蚀刻氧化物半导体膜55,所以形成如图6C所示的氧化物半导体膜59。然后,去除掩模。
可以通过光刻步骤、喷墨法、印刷法等适当地形成在蚀刻氧化物半导体膜55中使用的掩模。对氧化物半导体膜55的蚀刻可以适当地采用湿蚀刻或干蚀刻。
接下来,如图6D所示,形成与氧化物半导体膜59接触的源电极61a及漏电极61b。
可以使用选自铝、铬、铜、钽、钛、钼、钨、锰和锆的金属元素;含有任何这些金属元素作为成分的合金;含有任何这些金属元素的组合的合金等来形成源电极61a及漏电极61b。或者,也可以使用含有铝与选自钛、钽、钨、钼、铬、钕和钪的一种或多种金属元素的合金膜或氮化物膜。源电极61a及漏电极61b可以为单层或两个或更多个层的叠层。例如,可以使用含硅的铝膜的单层结构、铜膜层叠于Cu-Mg-Al合金膜上的两层结构、钛膜层叠于铝膜上的两层结构、钛膜层叠于氮化钛膜上的两层结构、钨膜层叠于氮化钛膜上的两层结构、钨膜层叠于氮化钽膜上的两层结构或钛膜、铝膜和钛膜以此顺序层叠的三层结构等。
也可以使用诸如氧化铟锡、含有氧化钨的氧化铟、含有氧化钨的氧化铟锌、含有氧化钛的氧化铟、含有氧化钛的氧化铟锡、氧化铟锌或添加有氧化硅的氧化铟锡之类的透光导电材料来形成源电极61a及漏电极61b。也可能具有使用上述透光导电材料及上述金属元素形成的层状结构。
在通过溅射法、CVD法、蒸镀法等形成导电膜之后,在导电膜上形成掩模并蚀刻导电膜,藉此形成源电极61a及漏电极61b。可以通过印刷法、喷墨法或光刻法,适当地形成导电膜上的掩模。或者,可以通过印刷法或喷墨法直接形成源电极61a及漏电极61b。
此时,在氧化物半导体膜59及基底绝缘膜53上形成导电膜,并蚀刻为预定图案以形成源电极61a及漏电极61b。
或者,可以以在氧化物半导体膜55上形成导电膜并用多色调光掩模蚀刻氧化物半导体膜55及导电膜的方式形成氧化物半导体膜59、源电极61a及漏电极61b。在上述描述中,形成不平坦的掩模,使用该不平坦的掩模来蚀刻氧化物半导体膜55及导电膜,通过灰化分离不平坦的掩模,并且使用分离而得的掩模来选择性地蚀刻导电膜,藉此可以形成氧化物半导体膜59、源电极61a及漏电极61b。采用这种工序可以减少光掩模数量及光刻工序中的步骤数量。
接着,在氧化物半导体膜59、源电极61a及漏电极61b上形成栅极绝缘膜63。
可以以包括氧化硅、氧氮化硅、氮化硅、氮氧化硅、氧化铝、氧氮化铝和氧化镓中的一种或多种的单层或叠层形成栅极绝缘膜63。优选与氧化物半导体膜59接触的栅极绝缘膜63中的部分含有氧。更优选的是,如基底绝缘膜53那样使用通过热处理从其释放出所含的氧的一部分的氧化物绝缘膜来形成栅极绝缘膜63。通过使用氧化硅膜作为通过热处理从其释放出所含的氧的一部分的氧化物绝缘膜,可以在后面的步骤中的热处理中使氧扩散到氧化物半导体膜59中,藉此晶体管120的特性可以为优良。
当使用诸如硅酸铪(HfSiOx)、添加有氮的硅酸铪(HfSixOyNz)、添加有氮的铝酸铪(HfAlxOyNz)、氧化铪或氧化钇之类的高k材料来形成栅极绝缘膜63时,可以减少栅极泄漏电流。此外,可以使用其中层叠氧化硅、氧氮化硅、氮化硅、氮氧化硅、氧化铝、氧氮化铝和氧化镓中的一种或多种和高k材料的层状结构。栅极绝缘膜63的厚度优选大于或等于1nm并小于或等于300nm,且更优选大于或等于5nm并小于或等于50nm。当栅极绝缘膜63的厚度大于或等于5nm时,可以减少栅极泄漏电流。
在形成栅极绝缘膜63之前,可以将氧化物半导体膜59的表面暴露于诸如氧、臭氧或一氧化二氮之类的氧化气体的等离子体来氧化,藉此减少氧缺陷。
接下来,在于栅极绝缘膜63上并与氧化物半导体膜59重叠的区域中形成栅电极65。
可以使用选自铝、铬、铜、钽、钛、钼、钨、锰和锆的金属元素;含有任何这些金属元素作为成分的合金;含有这些金属元素的组合的合金等来形成栅电极65。或者,可以使用含有铝与选自钛、钽、钨、钼、铬、钕和钪的一种或多种金属元素的合金膜或氮化物膜。此外,栅电极65可以为单层或具有两个或更多个层的叠层。例如,可以使用含硅的铝膜的单层结构、钛膜层叠于铝膜上的两层结构、钛膜层叠于氮化钛上的两层结构、钨膜层叠于氮化钛上的两层结构、钨膜层叠于氮化钽上的两层结构或钛膜、铝膜和钛膜以此顺序层叠的三层结构等。
也可以使用诸如氧化铟锡、含有氧化钨的氧化铟、含有氧化钨的氧化铟锌、含有氧化钛的氧化铟、含有氧化钛的氧化铟锡、氧化铟锌或添加有氧化硅的氧化铟锡之类的透光导电材料来形成栅电极65。另外,可以使用通过在含氮的气氛中使用In-Ga-Zn-O类金属氧化物作为靶材的溅射得到的化合物导体。也可能得到使用上述透光导电材料及上述金属元素形成的层状结构。
此外,可以在栅电极65上形成绝缘膜69作为保护膜(参照图6E)。另外,在栅极绝缘膜63及绝缘膜69中形成接触孔之后,可以形成布线以连接到源电极61a和漏电极61b。
可以适当地使用与栅极绝缘膜63类似的绝缘膜来形成绝缘膜69。当通过溅射法形成氮化硅膜作为绝缘膜69时,可以防止从外部水分及碱金属进入,因此可以减少包含在氧化物半导体膜59中的杂质的量。
注意,在形成栅极绝缘膜63或形成绝缘膜69之后,可以进行热处理。该热处理使氢能从氧化物半导体膜59释放,并使包含在基底绝缘膜53、栅极绝缘膜63或绝缘膜69中的氧的一部分能扩散到氧化物半导体膜59中、在基底绝缘膜53与氧化物半导体膜59之间的界面附近以及在栅极绝缘膜63与氧化物半导体膜59之间的界面附近。经过该工序,可以减少氧化物半导体膜59中的氧缺陷,并可以减少氧化物半导体膜59与基底绝缘膜53之间的界面或氧化物半导体膜59与栅极绝缘膜63之间的界面的缺陷。其结果是,可以形成减少了氢浓度及氧缺陷的氧化物半导体膜59。如上所述那样形成高纯度化的i型(本征)或实质上i型氧化物半导体膜,藉此可以实现具有优异特性的晶体管。
经过上述工序,可以制造在包括结晶区域的氧化物半导体膜中形成沟道区域的晶体管120。如图6E所示,晶体管120包括设置在衬底51上的基底绝缘膜53、设置在基底绝缘膜53上的氧化物半导体膜59、设置为与氧化物半导体膜59的上表面及侧面接触的源电极61a和漏电极61b、设置在氧化物半导体膜59上的栅极绝缘膜63、设置在栅极绝缘膜63上以与氧化物半导体膜59重叠的栅电极65以及设置在栅电极65上的绝缘膜69。
用于晶体管120中的包括结晶区域的氧化物半导体膜与完全非晶的氧化物半导体膜相比具有优良的结晶性,且减少以氧缺陷为典型的缺陷或诸如键合到悬空键等的氢之类的杂质。以氧缺陷为典型的缺陷、键合到悬空键等的氢等用作用来供应氧化物半导体膜中的载流子的来源,其可能会改变氧化物半导体膜的导电性。因此,包括这种缺陷减少的结晶区域的氧化物半导体膜具有稳定的导电性且相对于可见光、紫外光等的照射更电稳定。通过将这种包括结晶区域的氧化物半导体膜用于晶体管,可以提供具有稳定的电特性的可靠性高的半导体装置。
根据本发明的半导体装置不限于图6A至6E所示的晶体管120。例如,可以采用如图10A所示的晶体管130的结构。晶体管130包括设置在衬底51上的基底绝缘膜53、设置在基底绝缘膜53上的源电极61a和漏电极61b、设置为与源电极61a和漏电极61b的上表面及侧面接触的氧化物半导体膜59、设置在氧化物半导体膜59上的栅极绝缘膜63、设置在栅极绝缘膜63上以与氧化物半导体膜59重叠的栅电极65以及设置在栅电极65上的绝缘膜69。亦即,晶体管130与晶体管120差别在于氧化物半导体膜59设置为与源电极61a和漏电极61b的上表面及侧面接触。
另外,可以采用如图10B所示的晶体管140的结构。晶体管140包括设置在衬底51上的基底绝缘膜53、设置在基底绝缘膜53上的栅电极65、设置在栅电极65上的栅极绝缘膜63、设置在栅极绝缘膜63上的氧化物半导体膜59、设置为与氧化物半导体膜59的上表面及侧面接触的源电极61a和漏电极61b及设置在氧化物半导体膜59上的绝缘膜69。亦即,晶体管140与晶体管120差别在于其具有底栅结构,在该结构中栅电极65及栅极绝缘膜63设置在氧化物半导体膜59的下面。
另外,可以采用如图10C所示的晶体管150的结构。晶体管150包括设置在衬底51上的基底绝缘膜53、设置在基底绝缘膜53上的栅电极65、设置在栅电极65上的栅极绝缘膜63、设置在栅极绝缘膜63上的源电极61a和漏电极61b、设置为与源电极61a和漏电极61b的上表面及侧面接触的氧化物半导体膜59以及设置在氧化物半导体膜59上的绝缘膜69。亦即,晶体管150与晶体管130差别在于其具有底栅结构,在该结构中栅电极65及栅极绝缘膜63设置在氧化物半导体膜59的下面。
在本实施方式中所述的结构、方法等可以与其他实施方式所述的任何结构、方法等适当地组合。
实施方式3
在本实施方式中,将参照图11A至11C及图12描述具有与上述实施方式中所述的包括包含结晶区域的氧化物半导体膜的晶体管不同的结构的晶体管。
具有图11A所示的顶栅结构的晶体管160包括设置在衬底351上的基底绝缘膜353、设置在基底绝缘膜353上的金属氧化物膜371、设置在金属氧化物膜371上的氧化物半导体膜359、设置为与氧化物半导体膜359的上表面及侧面接触的源电极361a和漏电极361b、设置在氧化物半导体膜359上的金属氧化物膜373、设置在金属氧化物膜373上的栅极绝缘膜363、设置在栅极绝缘膜363上以与氧化物半导体膜359重叠的栅电极365以及设置在栅电极365上的绝缘膜369。
亦即,晶体管160与上述实施方式中所述的晶体管120的差别在于金属氧化物膜371设置在基底绝缘膜353与氧化物半导体膜359之间,且金属氧化物膜373设置在氧化物半导体膜359与栅极绝缘膜363之间。注意,晶体管160的其他结构与上述实施方式中所述的晶体管120的那些结构类似。换言之,衬底351的详细内容可以参照关于衬底51的说明,基底绝缘膜353的详细内容可以参照关于基底绝缘膜53的说明,氧化物半导体膜359的详细内容可以参照关于氧化物半导体膜59的说明,源电极361a和漏电极361b的详细内容可以参照关于源电极61a和漏电极61b的说明,栅极绝缘膜363的详细内容可以参照关于栅极绝缘膜63的说明,并且栅电极365的详细内容可以参照关于栅电极65的说明。
希望使用含有与氧化物半导体膜359类似的组分的金属氧化物作为金属氧化物膜371及金属氧化物膜373。在此,“与氧化物半导体膜类似的组分”是指选自氧化物半导体膜的组分金属原子的一个或多个原子。尤其优选使用可以具有与氧化物半导体膜359的结晶区域类似的晶体结构的组分原子。采用这种方式,优选使用含有与氧化物半导体膜359类似的组分的金属氧化物来形成金属氧化物膜371及金属氧化物膜373,以具有如氧化物半导体膜359那样的结晶区域。优选地,结晶区域包括a-b面与膜表面实质上平行且c轴与膜表面实质上垂直的晶体。亦即,结晶区域优选具有c轴对准。当从与膜的表面垂直的方向观察结晶区域时,优选原子配置在六角形晶格中。
通过如上所述那样提供包括结晶区域的金属氧化物膜371,可以在金属氧化物膜371与氧化物半导体膜359之间的界面及其附近形成具有连续的c轴对准的结晶区域。据此,可以在金属氧化物膜371与氧化物半导体膜359之间的界面及其附近减少以氧缺陷为典型的缺陷或诸如键合到悬空键等的氢之类的杂质。另外,也在金属氧化物膜373与氧化物半导体膜359之间的界面及其附近,可以形成具有连续的c轴对准的结晶区域。
如上所述,以氧缺陷为典型的缺陷、键合到悬空键等的氢等用作用来供应载流子的来源,其可能会改变氧化物半导体膜的导电性。因此,在氧化物半导体膜359与金属氧化物膜371之间的界面、在氧化物半导体膜359与金属氧化物膜373之间的界面以及其附近减少上述缺陷、氢等。因此,氧化物半导体膜359具有稳定的导电性且相对于可见光、紫外光等的照射更电稳定。通过将氧化物半导体膜359、金属氧化物膜371及金属氧化物膜373用于晶体管,可以提供具有稳定的电特性的可靠性高的半导体装置。
在将例如In-Ga-Zn-O类金属氧化物用于氧化物半导体膜359的情况中,金属氧化物膜371及金属氧化物膜373可以使用含有氧化镓的金属氧化物形成,尤其使用通过对氧化镓添加氧化锌而获得的Ga-Zn-O类金属氧化物。在Ga-Zn-O类金属氧化物中,氧化锌的物质量相对于氧化镓低于50%,优选低于25%。注意,在Ga-Zn-O类金属氧化物与In-Ga-Zn-O类金属氧化物接触的情况中,能垒在导带一侧上大约为0.5eV且在价带一侧上大约为0.7eV。
金属氧化物膜371及金属氧化物膜373分别需要具有比氧化物半导体膜359大的能隙,因为氧化物半导体膜359用作有源层。另外,在金属氧化物膜371与氧化物半导体膜359之间或在金属氧化物膜373与氧化物半导体膜359之间,需要形成具有至少在室温(20℃)下不使载流子从氧化物半导体膜359流出的能级的能垒。例如,金属氧化物膜371或金属氧化物膜373的导带底部与氧化物半导体膜359的导带底部之间的能量差异或者金属氧化物膜371或金属氧化物膜373的价带顶部与氧化物半导体膜359的价带顶部之间的能量差异优选大于或等于0.5eV,更优选大于或等于0.7eV。另外,能量差异优选小于或等于1.5eV。
此外,优选金属氧化物膜371具有比基底绝缘膜353小的能隙,且金属氧化物膜373具有比栅极绝缘膜363小的能隙。
图12为晶体管160的能带图(示意图),亦即栅极绝缘膜363、金属氧化物膜373、氧化物半导体膜359、金属氧化物膜371及基底绝缘膜353从栅电极365一侧配置的结构的能带图。图12表示假设从栅电极365一侧配置的栅极绝缘膜363、金属氧化物膜373、氧化物半导体膜359、金属氧化物膜371及基底绝缘膜353都为本征的理想状态而使用氧化硅(具有8eV至9eV的带隙Eg)作为栅极绝缘膜363及基底绝缘膜353的每一个,使用Ga-Zn-O类金属氧化物(具有4.4eV的带隙Eg)作为金属氧化膜的每一个,且使用In-Ga-Zn-O类金属氧化物(具有3.2eV的带隙Eg)作为氧化物半导体膜的情况。在氧化硅中真空能级与导带底部之间的能量差异为0.95eV,在Ga-Zn-O类金属氧化物中真空能级与导带底部之间的能量差异为4.1eV,且在In-Ga-Zn-O类金属氧化物中真空能级与导带底部之间的能量差异为4.6eV。
如图12所示,在氧化物半导体膜359的栅电极一侧(沟道一侧)上,在氧化物半导体膜359与金属氧化物膜373之间的界面存在大约0.5eV的能垒及大约0.7eV的能垒。在氧化物半导体膜359的背沟道一侧(与栅电极相反的一侧)上,类似地,在氧化物半导体膜359与金属氧化物膜371之间的界面存在大约0.5eV的能垒及大约0.7eV的能垒。由于这些能垒存在于氧化物半导体与金属氧化物之间的界面,可以防止在界面的载流子的转移;因此,载流子在氧化物半导体的内部移动并不从氧化物半导体膜359移动到金属氧化物膜371或金属氧化物膜373。亦即,当氧化物半导体膜359夹在以阶梯式带隙比氧化物半导体宽的材料(在此,金属氧化物膜与绝缘膜)之间时,载流子在氧化物半导体膜内部移动。
对于金属氧化物膜371及金属氧化物膜373的形成方法没有特别的限制。例如,诸如等离子体CVD法或溅射法之类的膜形成方法可以用于金属氧化物膜371及金属氧化物膜373的形成。溅射法等在氢、水等的进入的低几率上而言为合适。另一方面,等离子体CVD法等在改善膜质量上而言为合适。另外,当使用Ga-Zn-O类金属氧化物膜来形成金属氧化物膜371及金属氧化物膜373时,金属氧化物膜的导电性高,因为使用了锌,由此可以使用DC溅射法来形成金属氧化物膜371及金属氧化物膜373。
根据本发明的半导体装置不限于图11A所示的晶体管160。例如,可以采用如图11B所示的晶体管170的结构。晶体管170包括设置在衬底351上的基底绝缘膜353、设置在基底绝缘膜353上的金属氧化物膜371、设置在金属氧化物膜371上的氧化物半导体膜359、设置为与氧化物半导体膜359的上表面及侧面接触的源电极361a和漏电极361b、设置在氧化物半导体膜359上的栅极绝缘膜363、设置在栅极绝缘膜363上以与氧化物半导体膜359重叠的栅电极365以及设置在栅电极365上的绝缘膜369。亦即,晶体管170与晶体管160的差别在于在氧化物半导体膜359与栅极绝缘膜363之间不设置金属氧化物膜373。
另外,可以采用如图11C所示的晶体管180的结构。晶体管180包括设置在衬底351上的基底绝缘膜353、设置在基底绝缘膜353上的氧化物半导体膜359、设置为与氧化物半导体膜359的上表面及侧面接触的源电极361a和漏电极361b、设置在氧化物半导体膜359上的金属氧化物膜373、设置在金属氧化物膜373上的栅极绝缘膜363、设置在栅极绝缘膜363上以与氧化物半导体膜359重叠的栅电极365以及设置在栅电极365上的绝缘膜369。亦即,晶体管180与晶体管160的差别在于在基底绝缘膜353与氧化物半导体膜359之间不设置金属氧化物膜371。
在本实施方式中,图11A至11C所示的每个晶体管具有顶栅结构及源电极361a和漏电极361b与氧化物半导体膜359的上表面及侧面接触的结构,但是根据本发明的半导体装置不限于此。如上述实施方式中的图10A至10C所示的晶体管那样,可以采用底栅结构,或可以采用氧化物半导体膜359与源电极361a和漏电极361b的上表面及侧面接触的结构。
在本实施方式所述的结构、方法等可以与其他实施方式所述的任何结构、方法等适当地组合。
实施方式4
在本实施方式中,下面描述在一个衬底上形成驱动器电路的至少一部分及设置在像素部中的晶体管的示例。
根据实施方式2或3形成设置在像素部中的晶体管。此外,晶体管可以容易为n沟道晶体管,因此使用驱动器电路中的n沟道晶体管形成的驱动器电路的一部分形成在与像素部的晶体管相同的衬底上。通过将在上述实施方式中所述的晶体管用于上述像素部或驱动器电路,可以提供可靠性高的显示装置。
图29A示出有源矩阵显示装置的框图的一个示例。像素部501、第一扫描线驱动器电路502、第二扫描线驱动器电路503及信号线驱动器电路504设置在显示装置中的衬底500上。在像素部501中,配置从信号线驱动器电路504延伸的多个信号线且配置从第一扫描线驱动器电路502及第二扫描线驱动器电路503延伸的多个扫描线。注意,在其每个中扫描线及信号线互相交叉的各区域中以矩阵设置各自包括显示元件的像素。显示装置中的衬底500经由诸如柔性印刷电路(FPC)之类的连接部连接到时序控制电路(也称为控制器或控制IC)。
在图29A中,第一扫描线驱动器电路502、第二扫描线驱动器电路503以及信号线驱动器电路504形成在与像素部501相同的衬底500上。依此,减少设置在外部的驱动器电路等的构件数量,所以可以实现成本的减少。此外,若驱动器电路设置在衬底500外部,则会需要延长布线且布线连接数量会增加,但是若在衬底500上设置驱动器电路,则可以减少布线连接数量。依此,可以改善可靠性或产率。
图29B示出像素部的电路结构的一个示例。在此,示出VA液晶显示面板的像素结构。
在这种像素结构中,在一个像素中设置多个像素电极层,且晶体管连接到各像素电极层。构成多个晶体管以由不同的栅极信号驱动。换言之,独立地控制施加到在多域像素中的各像素电极层的信号。
晶体管516的栅极布线512及晶体管517的栅极布线513被分开,所以可以对其提供不同的栅极信号。相反地,晶体管516及517共同使用用作数据线的源电极或漏电极层514。针对晶体管516及517,可以适当地使用上述实施方式中所述的晶体管。采用上述方式,可以提供可靠性高的液晶显示面板。
电连接到晶体管516的第一像素电极层及电连接到晶体管517的第二像素电极层具有不同的形状并被裂缝分开。设置第二像素电极层以围绕呈V形状散开的第一像素电极层的外侧。通过由晶体管516及517使第一和第二像素电极层之间的电压施加时序为不同来控制液晶的对准。晶体管516连接到栅极布线512,且晶体管517连接到栅极布线513。当对栅极布线512及栅极布线513施加不同的栅极信号时,可以使晶体管516及晶体管517的操作时序变化。
此外,使用电容器布线510、用作电介质的栅极绝缘膜及电连接到第一像素电极层或第二像素电极层的电容器电极来形成存储电容器。
第一像素电极层、液晶层及对置电极层互相重叠以形成第一液晶元件518。另外,第二像素电极层、液晶层和对置电极层互相重叠以形成第二液晶元件519。像素结构为第一液晶元件518及第二液晶元件519设置在一个像素中的多域结构。
注意,本发明的实施方式不限于图29B所示的像素结构。例如,可以对图29B所示的像素添加切换器、电阻器、电容器、晶体管、传感器、逻辑电路等。
图29C示出像素部的电路结构的一个示例。在此,示出使用有机EL元件的显示面板的像素结构。
在有机EL元件中,通过对发光元件施加电压,分别从一对电极到含有发光有机化合物的层中注入电子及空穴,且电流流动。载流子(电子与空穴)再结合,因此激发发光有机化合物。发光有机化合物从激发态返回基态,藉此发光。由于这种机理,这种发光元件称为电流激发型发光元件。
作为半导体装置的一个示例,图29C示出可以应用数字时间灰度级驱动的像素结构的一个示例。
描述可以应用数字时间灰度级驱动的像素的结构及操作。在此,一个像素包括各自包括氧化物半导体层作为沟道形成区域的两个n沟道晶体管。
像素520包括开关晶体管521、驱动器晶体管522、发光元件524及电容器523。开关晶体管521的栅电极层连接到扫描线526,开关晶体管521的第一电极(源电极层和漏电极层中之一)连接到信号线525,且开关晶体管521的第二电极(源电极层和漏电极层中之另一)连接到驱动器晶体管522的栅电极层。驱动器晶体管522的栅电极层通过电容器523连接到电源线527,驱动器晶体管522的第一电极连接到电源线527,且驱动器晶体管522的第二电极连接到发光元件524的第一电极(像素电极)。发光元件524的第二电极相应于共同电极528。共同电极528电连接到形成在与共同电极528的相同衬底上的共同电位线。
作为开关晶体管521及驱动器晶体管522,可以适当地使用上述实施方式中所述的晶体管。采用该方式,可以提供包括有机EL元件的可靠性高的显示面板。
注意,发光元件524的第二电极(共同电极528)设定为低电源电位。注意,低电源电位为当参照针对电源线527设定的高电源电位时满足低电源电位<高电源电位的电位。作为低电源电位,可以采用例如GND、0V等。为了通过对发光元件524施加高电源电位与低电源电位之间的电位差使发光元件524发光以对发光元件524供应电流,设定每个电位使得高电源电位与低电源电位之间的电位差高于或等于发光元件524的正向阈值电压。
可以使用驱动器晶体管522的栅极电容来取代电容器523,在此情况中可以省略电容器523。驱动器晶体管522的栅极电容可以形成在沟道形成区域与栅电极层之间。
在采用电压-输入电压驱动方法的情况中,将视频信号输入到驱动器晶体管522的栅电极层,以使驱动器晶体管522处于充分启通及关闭的两个状态之一。亦即,驱动器晶体管522在线性区域中操作。驱动器晶体管522在线性区域中工作,因此对驱动器晶体管522的栅电极层施加高于电源线527的电压的电压。注意,对信号线525施加高于或等于(电源线的电压+驱动器晶体管522的Vth)的电压。
在使用模拟灰度级驱动来取代数字时间灰度级驱动的情况中,可以通过以改变信号的输入来使用与图29C相同的像素结构。
在进行模拟灰度级驱动的情况中,对驱动器晶体管522的栅电极层施加高于或等于发光元件524的正向电压和驱动器晶体管522的Vth的总和的电压。发光元件524的正向电压指示获得所希望的亮度的电压,并至少包括正向阈值电压。输入会使驱动器晶体管522在饱和区域中工作的视频信号,以能够使电流供应到发光元件524。为了使驱动器晶体管522在饱和区域中工作,电源线527的电位设定为高于驱动器晶体管522的栅极电位。由于视频信号为模拟信号,因此可以对发光元件524供应根据视频信号的电流,并进行模拟灰度级驱动。
注意,本发明的实施方式不限于图29C所示的像素结构。例如,可以对图29C所示的像素添加切换器、电阻器、电容器、晶体管、传感器、逻辑电路等。
实施方式5
可以将在本说明书中公开的半导体装置应用于各种电子设备(包括游戏机)。电子设备的示例为电视机(也称为电视或电视接收器)、计算机等的监视器、诸如数字相机或数字摄像机之类的拍摄装置、数字相框、移动电话机(也称为移动电话或移动电话装置)、便携式游戏机、便携式信息终端、声音再现装置、诸如弹珠机之类的大尺寸游戏机等。将描述各自包括在上述实施方式中所述的显示装置的电子设备的示例。
图30A示出便携式信息终端,其包括主体1001、框体1002、显示部1003a及1003b等。显示部1003b是触摸面板。通过触摸显示在显示部1003b上的键盘按钮1004,可以操作屏幕,并可以输入文本。不用说,显示部1003b可以是触摸面板。通过使用上述实施方式中所述的晶体管作为开关元件来制造液晶面板或有机发光面板并将其应用于显示部1003a或1003b,藉此可以提供可靠性高的便携式信息终端。
图30A中的便携式信息终端可以具有在显示部上显示各种数据(例如,静止图像、移动图像及文本图像)的功能,在显示部上显示日历、日期、时间等的功能,操作或编辑显示在显示部上的数据的功能,控制通过各种软件(程序)的处理的功能等。此外,外部连接端子(耳机端子、USB端子等)、记录介质插入部等可以设置在框体的背面或侧面上。
图30A所示的便携式信息终端可以被配置成能够无线地传送并接收数据。经过无线通信,可以从电子书服务器购买并下载想要的书籍数据等。
图30B示出便携式音乐播放器,其在主体1021中包括显示部1023、由其可以将便携式音乐播放器戴在耳朵上的固定部1022、扬声器、操作按钮1024、外部存储槽1025等。通过使用上述实施方式中所述的晶体管作为开关元件来制造液晶面板或有机发光面板并将其应用于显示部1023,藉此可以提供可靠性高的便携式音乐播放器。
此外,当图30B所示的便携式音乐播放器具有天线、麦克风功能或无线通信功能并与移动电话一起使用时,使用者可以在开车等的同时无线且无手持地讲电话。
图30C示出移动电话,其包括两个框体,即框体1030及框体1031。框体1031包括显示面板1032、扬声器1033、麦克风1034、指向装置1036、拍摄装置用透镜1037、外部连接端子1038等。框体1030设置有用于给移动电话充电的太阳电池单元1040、外部存储槽1041等。此外,天线结合在框体1031中。上述实施方式中所述的晶体管应用于显示面板1032,藉此可以提供可靠性高的移动电话。
此外,显示面板1032包括触摸面板。在图30C中以虚线示出显示为图像的多个操作键1035。注意,还包括升压电路,由其将从太阳电池单元1040输出的电压增加到对每一个电路而言足够高。
例如,当在上述实施方式中所述的晶体管的氧化物半导体膜具有大于或等于2μm并小于或等于50μm的厚度时,也可以形成用于诸如升压电路之类的电源电路的功率晶体管。
在显示面板1032中,根据使用模式适当地改变显示方向。此外,移动电话在与显示面板1032相同表面上设置有拍摄装置用透镜1037,因此其可以用作视频电话。扬声器1033及麦克风1034可以用于视频通话、记录及播放声音等以及语音通话。此外,处于如图30C所示那样展开的状态的框体1030及框体1031可以通过滑动而移动,来使得处于一方重叠于另一方上的状态。因此,可以减少移动电话的大小来使移动电话适合于携带。
外部连接端子1038可以连接到AC适配器及诸如USB电缆之类的各种电缆,因此可以进行充电及与个人计算机等的数据通信。此外,可以通过对外部存储槽1041插入记录介质来储存和移动大量的数据。
此外,除了上述功能之外,可以提供红外通信功能、电视接收功能等。
图30D示出电视机的一个示例。在电视机1050中,显示部1053结合在框体1051中。图像可以显示在显示部1053上。在此,由结合有CPU的支架1055支撑框体1051。当将上述实施方式中所述的晶体管应用于显示部1053时,电视机1050可以具有高可靠性。
可以使用框体1051的操作开关或独立的遥控器来操作电视机1050。此外,遥控器可以设置有显示部以显示从遥控器输出的数据。
注意,电视机1050设置有接收器、调制解调器等。通过使用接收器,可以接收一般电视广播。再者,当电视机有线或无线地经由调制解调器连接到通信网络时,可以进行单道(从发送者至接收者)或双道(发送者与接收者之间或接收者之间)数据通信。
此外,电视机1050设置有外部连接端子1054、存储介质记录与再现部1052及外部存储槽。外部连接端子1054可以连接到诸如USB电缆之类的各种电缆,且可以进行与个人计算机的数据通信。磁盘存储介质插入到存储介质记录与再现部1052中,并且可进行储存在存储介质中的数据读取及对存储介质的数据写入。另外,可以在显示部1053上显示插入到外部存储槽的外部存储器1056中的储存为数据的图像、视频等。
当将上述实施方式中所述的半导体装置应用于外部存储器1056或CPU时,电视机1050可以具有高可靠性且充分减少其耗电量。
[示例]
通过使用各种方法来对根据本发明的一个实施方式的氧化物半导体膜及包括该氧化物半导体膜的半导体装置进行测量。在本示例中描述其结果。
<1.使用TEM的TEM图像的观察及电子衍射强度的测量以及XRD测量>
在此章节中,根据上述实施方式形成氧化物半导体膜,且使用透射电子显微镜(TEM)来观察该氧化物半导体膜。下面描述其结果。
在此章节中,通过溅射法在石英衬底上形成氧化物半导体膜。采用该方式,制造样品A、样品B、样品C、样品D及样品E。样品A、样品B、样品C、样品D及样品E的沉积时的衬底温度分别为室温、200℃、250℃、300℃及400℃。以低于实施方式2中的方法中的沉积时的衬底温度来制造样品A及B,且以在实施方式2中的方法中的范围中的衬底温度来制造样品C至E。用于形成氧化物半导体膜的靶材具有In2O3:Ga2O3:ZnO=1:1:2[摩尔比]的组成比。其他条件为如下:针对沉积气体的流量,氩气体的流量为30sccm且氧气体的流量为15sccm,压力为0.4Pa,衬底与靶材之间的距离为60mm,并且射频(RF)功率为0.5kW。注意,样品A、B及E中的每一个的目标厚度为50nm,且样品C及D中的每一个的目标厚度为100nm。
在形成氧化物半导体膜后,对在其上形成有氧化物半导体膜的石英衬底进行热处理。在以450℃的温度具有-24℃的露点的干燥气氛中进行热处理1小时。采用该方式,制造氧化物半导体膜形成在石英衬底上的样品A、B、C、D及E。
此外,采用与样品A至E不同的方式,通过实施方式2中所述的2步法形成氧化物半导体膜,藉此形成样品F。采用一种方式形成样品F,其中首先形成具有5nm的厚度的第一氧化物半导体膜,对第一氧化物半导体膜进行第一热处理,在第一氧化物半导体膜上形成具有30nm的厚度的第二氧化物半导体膜,并对第一氧化物半导体膜及第二氧化物半导体膜进行第二热处理。
在此,用来形成第一氧化物半导体膜的靶材具有In2O3:Ga2O3:ZnO=1:1:2[摩尔比]的组成比。其他条件为如下:针对沉积气体的流量,氩气体的流量为30sccm且氧气体的流量为15sccm,压力为0.4Pa,衬底与靶材之间的距离为60mm,并且射频(RF)功率为0.5kW。在氮气氛中以650℃的温度进行第一热处理1小时。
另外,用于形成第二氧化物半导体膜的靶材具有In2O3:Ga2O3:ZnO=1:1:2[摩尔比]的组成比。其他条件为如下:针对沉积气体的流量,氩气体的流量为30sccm且氧气体的流量为15sccm,压力为0.4Pa,衬底与靶材之间的距离为60mm,并且射频(RF)功率为0.5kW。在以650℃的温度具有-24℃的露点的干燥气氛中进行第二热处理1小时。
采用该方式,制造通过2步法在石英衬底上形成氧化物半导体膜的样品F。
作为样品A至F的比较示例,在氧化钇稳定氧化锆(YSZ)衬底上形成具有150nm的厚度的IGZO单晶膜,藉此形成样品G。
通过使用TEM,通过对在其上形成有氧化物半导体膜的衬底照射与衬底垂直,即与上述实施方式中的c轴方向平行的电子束,取得样品A至G的TEM图像及电子衍射图案。图13A至13E分别为样品A至E的截面TEM图像。由于样品的顶表面的方向相应于在图13A至13E中的每个截面TEM图像中的纵向方向,图像的纵向方向为c轴方向。图14A至14E分别为样品A至E的平面TEM图像。由于样品的顶表面的方向相应于图14A至14E中的每个平面TEM图像中的垂直方向,图像的垂直方向为c轴方向。图15A至15E分别为样品A至E的电子衍射图案。由于样品的顶表面的方向相应于图15A至15E中的每个电子衍射图案中的垂直方向,图案的垂直方向为c轴方向。图16A及16B分别为样品F及G的平面TEM图像。图16C为样品F的电子衍射图案。图16D及16E为样品G的电子衍射图案。由于样品的顶表面的方向相应于图16A至16E中的每个平面TEM图像及电子衍射图案中的垂直方向,图像及图案的垂直方向为c轴方向。
注意,在此章节中,通过利用由Hitachi High-TechnologiesCorporation制造的H-9000NAR来将电子束点的直径设定为1nm并将加速电压设定为300kW,取得截面TEM图像、平面TEM图像及电子衍射图案。
在图13C至13E中的截面TEM图像中,观察到c轴对准的结晶区域。另一方面,在图13A及13B中的截面TEM图像中,没有清楚地观察到c轴对准的结晶区域。这显示c轴对准的结晶区域形成在以高于200℃,优选高于或等于250℃的沉积时的衬底温度形成的氧化物半导体膜中。c轴对准的结晶区域的清晰度从图13C依序增加到图13E,因此估计氧化物半导体膜的结晶性随着形成氧化物半导体膜时的衬底温度增加而改善。
在图14E中的平面TEM图像中,观察到配置在六角形晶格中的原子。同样在图14C及14D中的平面TEM图像中,观察到配置在六角形晶格中的较明亮颜色的原子。在图14A及14B中的平面TEM图像中,没有清楚地观察到配置在六角形晶格中的原子。另外,在图16A及16B中的平面TEM图像中,观察到配置在六角形晶格中的原子。从上述记载,假设在氧化物半导体膜中c轴对准的结晶区域倾向于具有如图2所示的具有三重对称性的六方晶体结构。另外,发现如样品C至E中那样,结晶区域也形成在通过2步法制造的样品F的氧化物半导体膜中。如图13A至13E中的截面TEM图像的观察结果那样,假设氧化物半导体膜的结晶性随着形成氧化物半导体膜时的衬底温度增加而改善。图13A至13E及图14A至14E的观察表示样品A及B中的每一个为几乎不具有结晶性的非晶氧化物半导体膜且样品C至F中的每一个为包括c轴对准的结晶区域的氧化物半导体膜。
图15A至15E中的电子衍射图案的每一个具有同心圆形光环图案,其中衍射图案的宽度宽且不分明,并且外光环图案的电子衍射强度低于内光环图案的电子衍射强度。此外,外光环图案的电子衍射强度从图15A依序增加到图15E。图16C中的电子衍射图案也具有同心圆形光环图案;然而,与图15A至15E相比,在图16C中,光环图案的宽度较细,且内光环图案的电子衍射强度及外光环图案的电子衍射强度实质上互相相等。
不像图15A至15E及图16C,图16D中的电子衍射图案为点图案。处理图16D中的电子衍射图案的图像以获得图16E中的同心圆形图案;图16E中的图案不是光环图案,因为不像图15A至15E及图16C,同心圆形图案的宽度细。此外,图16E与图15A至15E及图16C的差别在于外同心圆形图案的电子衍射强度高于内同心圆形图案。
图17为表示样品A至G的电子衍射强度的图。在图17所示的图表中,垂直轴指示电子衍射强度(任意单位)且水平轴指示样品的散射向量的大小(1/d[1/nm])。注意,在散射向量的大小(1/d[1/nm])中的d表示晶体中的晶面间距。可以通过使用电子衍射图案的胶卷中的从中心中的传送波的一点到衍射波的同心圆形图案的距离r、TEM中的样品与胶卷之间的相机长度L及用于TEM中的电子束的波长λ的下列公式来表示散射向量的大小(1/d)。
[公式1]
rd=λL
1 d = r &lambda;L
亦即,图17的水平轴上的散射向量的大小(1/d)与在图15A至15E及图16C及16E的每一个电子衍射图案中的从中心中的传送波的一点到衍射波的同心圆形图案的距离r成比例。
亦即,在图17所示的图表中,在3.3nm-1≤1/d≤4.1nm-1的范围中的第一峰值相应于图15A至15E及图16A及16E中的电子衍射图案中的内光环图案的峰值及内同心圆形图案的峰值,且5.5nm-1≤1/d≤7.1nm-1的范围中的第二峰值相应于在图15A至15E及图16A及16E中的电子衍射图案中的外光环图案的峰值及外同心圆形图案的峰值。
图18为表示样品A至G的每一个的第一峰值的半峰全宽的图表,且图19为表示样品A至G的每一个的第二峰值的半峰全宽的图表。在图18所示的图表中,垂直轴指示第一峰值的半峰全宽(FWHM)(nm-1)且水平轴指示样品A至E的形成氧化物半导体膜时的衬底温度(℃)。另外,在图18的图表中的虚线指示在样品F及G中的第一峰值的半峰全宽的值。以与图18中类似的方式,在图19的图表中表示第二峰值的半峰全宽。在图18及图19中的第一峰值及第二峰值的位置(nm-1)及半峰全宽(nm-1)列举于表1中。
[表1]
Figure BDA00003606606800392
Figure BDA00003606606800401
图18及图19表示第一峰值和第二峰值的每一个的半峰全宽及峰值位置随着形成氧化物半导体膜时的衬底温度增加而减少的倾向。还表示第一峰值和第二峰值的每一个的半峰全宽在300℃至400℃的范围中的膜形成时的衬底温度之间的差异不大。此外,通过2步法形成的样品F的第一峰值和第二峰值的每一个的半峰全宽及峰值位置的值小于样品A至E的半峰全宽及峰值位置的值,且大于处于单晶态的样品G的半峰全宽及峰值位置的值。
包括c轴对准的结晶区域的氧化物半导体膜的结晶性和具有单晶结构的样品G的结晶性不同。因此,在从c轴方向进行电子束的照射的电子衍射强度的测量中,第一峰值和第二峰值的每一个的半峰全宽大于或等于0.2nm-1;优选地,第一峰值的半峰全宽大于或等于0.4nm-1,且第二峰值的半峰全宽大于或等于0.45nm-1
从图13A至13E及图14A至14E,在样品A及B中,亦即,在以低于或等于200℃的沉积时的衬底温度形成的氧化物半导体膜中,没有清楚地观察到结晶性;考虑到此,在从c轴方向进行电子束的照射的电子衍射强度的测量中,优选在包括c轴对准的结晶区域的氧化物半导体膜中,第一峰值的半峰全宽小于或等于0.7nm-1,且第二峰值的半峰全宽小于或等于1.4nm-1
另外,对样品A、E及G进行X射线衍射(XRD)测量,其结果支持上述TEM测量结果。
图20示出通过使用平面外(out-of-plane)法来测量样品A及E的XRD光谱的结果。在图20中,垂直轴指示X射线衍射强度(任意单位),且水平轴指示旋转角度2θ[度]。
图20表示在样品E中的2θ位于30°附近的区域中观察到强峰值,而在样品A中的2θ位于30°附近的区域中几乎观察不到峰值。该峰值归因于IGZO晶体的(009)面中的衍射。这亦指示样品E为包括c轴对准的结晶区域的氧化物半导体膜,其明显与具有非晶结构的样品A不同。
图21A表示通过使用平面内(in-plane)法来测量样品E的XRD光谱的结果。类似地,图21B表示通过使用平面内法来测量样品G的XRD光谱的结果。在图21A及21B中,垂直轴指示X射线衍射强度(任意单位),且水平轴指示旋转角度φ[度]。在本示例中所使用的平面内法中,通过使用样品的c轴作为旋转轴以旋转角度φ旋转样品来进行XRD测量。
在图21B所示的样品G的XRD光谱中,以作为旋转角度的60°的等间隔观察到峰值,这表示样品G为具有六重对称性的单晶膜。另一方面,在图21A所示的样品E的XRD光谱中,没有观察到规律的峰值,这表示在结晶区域中的a-b面方向中没有对准。亦即,样品E中的各结晶区域沿着c轴晶化,但是沿着a-b面的对准不一定会出现。这亦指示样品E为包括c轴对准的结晶区域的氧化物半导体膜,这与具有单晶结构的样品G明显不同。
如上所述,根据本发明的一个实施方式的包括c轴对准的结晶区域的氧化物半导体膜具有与具有非晶结构的氧化物半导体膜及具有单晶结构的氧化物半导体膜明显不同的结晶性。
如上所述的包括c轴对准的结晶区域的氧化物半导体膜与完全非晶的氧化物半导体膜相比具有优良的结晶性,且减少以氧缺陷为典型的缺陷或诸如键合到悬空键等的氢之类的杂质。以氧缺陷为典型的缺陷、键合到悬空键等的氢等用作用来供应氧化物半导体膜中的载流子的来源,其可能会改变氧化物半导体膜的导电性。因此,包括这种缺陷减少的结晶区域的氧化物半导体膜具有稳定的导电性且相对于可见光、紫外光等的照射更电稳定。通过将这种包括结晶区域的氧化物半导体膜用于晶体管,可以提供具有稳定的电特性的可靠性高的半导体装置。
<2.ESR测量>
在此章节中,根据上述实施方式形成氧化物半导体膜,且使用电子自旋共振(ESR)法来评估该氧化物半导体膜。下面描述其结果。
在此章节中,制造通过溅射法在石英衬底上形成氧化物半导体膜的样品H及通过对在其上形成有氧化物半导体膜的石英衬底进行热处理而获得的样品I。用于形成氧化物半导体膜的靶材具有In2O3:Ga2O3:ZnO=1:1:2[摩尔比]的组成比。其他条件为如下:针对沉积气体的流量,氩气体的流量为30sccm且氧气体的流量为15sccm,沉积时的衬底温度为400℃,压力为0.4Pa,衬底与靶材之间的距离为60mm,射频(RF)功率为0.5kW,并且膜厚度为100nm。
在形成氧化物半导体膜之后,对在其上形成有氧化物半导体膜的石英衬底进行热处理以形成样品I。在以450℃的温度具有-24℃的露点的干燥气氛中进行热处理1小时。采用该方式,制造在其每一个中氧化物半导体膜形成在石英衬底上的样品H及I。
在此章节中,描述对样品H及I进行的ESR测量。ESR测量为通过利用塞曼(Zeeman)效应来测量物质中的孤电子的方法。当在对样品照射具有特定频度v的微波的同时扫掠施加到样品的磁场H时,样品中的孤电子吸收在特定磁场H的微波,藉此造成与磁场平行的自旋能级到与磁场反平行的自旋能级的迁移。由样品中的孤电子吸收的微波的频率v与施加到样品的磁场H之间的关系可以由下列公式表示。
[公式2]
hν=gμBH
在该公式中,h表示普朗克(Planck)常数且μB表示玻尔(Bohr)磁子。另外,g为称为g值的系数,其随着施加到物质中的孤电子的局部磁场而变;亦即,通过使用上述公式来计算g值,可以知道诸如悬空键之类的孤电子的环境。
在本示例中,通过使用由Bruker Corporation制造的E500来进行ESR测量。测量条件为如下:测量温度为室温,微波频率为9.5GHz,且微波功率为0.2mW。
在图22中表示对样品H及I进行的ESR测量的结果。在图22所示的图表中,垂直轴指示微波的吸收强度的一阶微分,且水平轴指示g值。
如图22的图表所示,针对样品I没有观察到相应于微波的吸收的信号,而针对样品H在g值位于1.93附近的区域中观察到相应于微波的吸收的信号。通过计算g值位于1.93附近的区域中的信号的积分的值,可以获得相应于微波的吸收的孤电子的自旋密度,亦即,1.3×1018的自旋密度(自旋/cm3)。注意,在样品I中,微波的吸收小于检测下限;因此,在样品1中的孤电子的自旋密度低于或等于1×1016(自旋/cm3)。
在此,进行量子化学计算以检验下面:1.93附近的g值的信号归因于In-Ga-Zn-O类氧化物半导体膜中的哪种悬空键。具体而言,形成金属原子具有相应于氧缺陷的悬空键的群集模型而最优化群集模型的结构,并且计算其g值。
使用阿姆斯特丹(Amsterdam)密度泛函(ADF)软件来最优化该模型的结构并计算结构经最优化的模型的g值。在该模型的结构的最优化及结构经最优化的模型的g值的计算双方中,使用GGA:BP作为函数并使用TZ2P作为基础函数。另外,作为核心类型(Core Type),将大(Large)用于模型结构的最优化,并将无(None)用于g值的计算。
图23表示In-Ga-Zn-O类氧化物半导体膜中的悬空键的模型,其是通过上述量子化学计算获得的。图23表示因铟-氧键中的氧缺陷导致的悬空键(g=1.984)、因镓-氧键中的氧缺陷导致的悬空键(g=1.995)及因锌-氧键中的氧缺陷导致的悬空键(g=1.996)。悬空键的这些g值与相应于样品H的微波的吸收的信号的g=1.93相对接近。亦即,样品H具有在铟、镓及锌中的一个或多个与氧的键中产生氧缺陷的可能性。
然而,针对样品I,在g值位于1.93附近的区域中没有观察到相应于微波的吸收的信号。这指示在形成氧化物半导体膜之后通过在干燥气氛中进行热处理而对氧缺陷添加氧。如上述实施方式所述,氧化物半导体膜中的氧缺陷可以用作改变导电性的载流子;通过减少氧缺陷,可以改善包括氧化物半导体膜的晶体管的可靠性。
因此,在根据本发明的一个实施方式的包括c轴对准的结晶区域的氧化物半导体膜中,优选在形成氧化物半导体膜之后通过进行热处理而对氧缺陷添加氧,且ESR测量中的g值位于1.93附近的区域中的自旋密度优选低于或等于1.3×1018(自旋/cm3),更优选低于或等于1×1016(自旋/cm3)。
<3.低温PL测量>
在此章节中,根据上述实施方式形成氧化物半导体膜,并使用低温光致发光(PL)测量来评估该氧化物半导体膜。下面描述其结果。
在此章节中,制造通过以200℃的沉积时的衬底温度的溅射法在石英衬底上形成氧化物半导体膜的样品J及通过以400℃的沉积时的衬底温度的溅射法在石英衬底上形成氧化物半导体膜的样品K。亦即,样品J为不包括c轴对准的结晶区域的氧化物半导体膜,且样品K为包括c轴对准的结晶区域的氧化物半导体膜。用于形成氧化物半导体膜的靶材具有In2O3:Ga2O3:ZnO=1:1:2[摩尔比]的组成比。其他条件为如下:针对沉积气体的流量,氩气体的流量为30sccm且氧气体的流量为15sccm,压力为0.4Pa,衬底与靶材之间的距离为60mm,射频(RF)功率为0.5kW,并且膜厚度为100nm。
此外,在形成氧化物半导体膜之后对样品J和K的每一个中的石英衬底分别进行热处理,在该石英衬底上形成氧化物半导体膜。在以450℃的温度具有-24℃的露点的干燥气氛中进行热处理1小时。采用该方式,制造样品J及K,在其每一个中氧化物半导体膜形成在石英衬底上。
在此章节中,对样品J及K进行低温PL测量。在低温PL测量中,在非常低温的气氛中对样品照射激发光以对样品提供能量,当在样品中产生电子与空穴的同时停止使用激发光的照射,且通过使用电荷耦联装置(CCD)等来检测由激发光的照射产生的电子与空穴的再结合所造成的发光。
在本示例中,在氦气体气氛中以10K的测量温度进行低温PL测量。针对激发光,使用从He-Cd气体激光器发射的具有325nm的波长的光。另外,使用CCD来检测发光。
在图24中表示在低温PL测量中检测的样品J及K的发射光谱。在图24所示的图表中,垂直轴指示PL检测计数,且水平轴指示检测到的发光的能量(eV)。
根据图24的图表,发现虽然样品J及K各自在发射能量位于1.8eV附近的区域中具有峰值,但是样品K的PL检测计数的数目小于样品J100左右。注意,在样品J和K的每一个的发射能量位于3.2eV附近的区域中的峰值归因于低温PL测量装置的石英窗。
在此,图24的图表中的发射能量位于1.8eV附近的区域中的峰值指示能级存在于自氧化物半导体膜的带结构中的导带底部大约1.8eV的深度。在带隙中的这种深能级与在图3中的电子态密度的计算结果中因氧缺陷导致的陷阱能级符合。因此,可以假设图24的图表中的发射能量位于1.8eV附近的区域中的发射峰值表示图4中的带图中因氧缺陷导致的陷阱能级的能级。亦即,由于样品K中的发射能量位于1.8eV附近的区域中的PL检测计数的数目小于样品J,则假设在包括c轴对准的结晶区域的氧化物半导体膜中,减少因氧缺陷导致的陷阱能级的数量,即,氧缺陷的数量。
<4.负偏压应力光劣化的测量>
在本示例中,根据上述实施方式制造包括氧化物半导体膜的晶体管,并通过在对晶体管照射光的同时对晶体管的栅极施加负电压,来对晶体管施加应力,以使晶体管的阈值电压随着施加应力的时间长度而变。描述评估晶体管的阈值电压的改变的结果。因应力导致的晶体管的这种阈值电压等的改变称为负偏压应力光劣化。
在此章节中,制造设置有形成上述实施方式所述的c轴对准的结晶区域的氧化物半导体膜(样品L)的晶体管。另外,作为比较示例,制造由与样品L类似的材料形成但是设置有不形成c轴对准的结晶区域的氧化物半导体膜(样品M)的晶体管。接着,通过在对样品L及M照射光的同时对样品的栅极施加负电压来对样品L及M施加应力,并评估随着施加应力的时间长度而变的样品L及M的阈值电压Vth。下面描述制造样品L及M的方法。
首先,作为基底膜,通过等离子体CVD法在玻璃衬底上连续形成具有100nm的厚度的氮化硅膜及具有150nm的厚度的氧氮化硅膜,接着通过溅射法在氧氮化硅膜上形成具有100nm的厚度的钨膜。选择性地蚀刻钨膜,藉此形成具有锥型形状的栅电极。接着,作为栅极绝缘膜,通过等离子体CVD法在栅电极上形成具有100nm的厚度的氮氧化硅膜。
接下来,通过溅射法在栅极绝缘膜上形成氧化物半导体膜。以一种方式形成样品L的氧化物半导体膜,其中使得具有30nm的厚度的氧化物半导体膜层叠在用作晶种的具有5nm的厚度的氧化物半导体膜上,并对其进行热处理以形成c轴对准的结晶区域。以一种方式形成样品M的氧化物半导体膜,其中使得对具有25nm的厚度的氧化物半导体膜进行热处理。
首先,描述制造样品L的氧化物半导体膜的方法。通过溅射法形成用作晶种的氧化物半导体膜;作为用于形成氧化物半导体膜的靶材,使用具有In2O3:Ga2O3:ZnO=1:1:2[摩尔比]的组成比的靶材。其他条件为如下:沉积时的衬底温度为200℃,在沉积气体的流量中氧气体为50%且氩气体为50%,压力为0.6Pa,衬底与靶材之间的距离为100mm,直流电(DC)功率为5kW,并且膜厚度为5nm。在形成氧化物半导体膜之后,以450℃的温度在氮气氛中进行热处理1小时,藉此晶化用作晶种的氧化物半导体膜。接着,在用作晶种的氧化物半导体膜上,在与用于形成用作晶种的氧化物半导体膜类似的条件下通过溅射法形成具有30nm的厚度的氧化物半导体膜。此外,以450℃的温度在氮气氛中使用烤炉进行热处理1小时,再者,以450℃的温度在氮和氧的混合气氛中进行热处理1小时,以形成包括c轴对准的结晶区域的氧化物半导体膜。
另外,通过溅射法形成样品M的氧化物半导体膜;作为用于形成氧化物半导体膜的靶材,使用具有In2O3:Ga2O3:ZnO=1:1:2[摩尔比]的组成比的靶材。其他条件为如下:在沉积时的衬底温度为200℃,在沉积气体的流量中氧气体为50%且氩气体为50%,压力为0.6Pa,衬底与靶材之间的距离为100mm,直流电(DC)功率为5kW,并且膜厚度为25nm。在形成氧化物半导体膜之后,在650℃的温度在氮气氛中使用迅速热退火(RTA)法进行热处理6分钟。此外,以450℃的温度在氮和氧的混合气氛中使用烤炉进行热处理1小时,以形成不包括c轴对准的结晶区域的氧化物半导体膜。
接下来,在氧化物半导体膜上,通过溅射法形成并选择性地蚀刻其中层叠钛膜、铝膜和钛膜的导电膜以形成源电极及漏电极。接着,形成具有400nm的厚度的氧化硅膜作为第一层间绝缘膜。此外,作为第二层间绝缘膜,形成由具有1.5μm的厚度的丙烯酸树脂形成的绝缘膜。最后,以250℃的温度在氮气氛中进行热处理1小时,以制造样品L及M。
接着,通过在对样品L及M照射光的同时对样品的栅极施加负电压,对样品L及M施加应力,且测量取决于施加应力的时间长度的样品L及M的Id-Vg特性,以获得施加应力之前及之后的阈值电压中的改变量。
在下列条件下以室温在空气气氛中施加应力:栅电压为-20V,漏电压为0.1V,源电压为0V,且照射用的光的亮度为36000(lx)。通过如下变化施加应力的时间长度来测量样品L及M的Id-Vg特性:100秒、300秒、600秒、1000秒、1800秒、3600秒、7200秒、10000秒、18000秒及43200秒(12小时)。在测量Id-Vg特性中,将漏电压设定为+10V,在从-10V到+10V的范围中扫掠栅电压,并且其他条件与施加应力的那些条件类似。
图25为表示样品L及M的阈值电压的改变量的图表。在图25所示的图表中,垂直轴指示阈值电压ΔVth(V)中的改变量且水平轴指示应力时间(秒)。
在图25中,样品L的阈值电压ΔVth中的改变量最大约为-1V,样品M的阈值电压ΔVth中的改变量最大约为-2V;亦即,样品L的阈值电压ΔVth中的改变量减少到样品M的大约一半。
据此,设置有包括c轴对准的结晶区域的氧化物半导体膜的晶体管相对于光照射或栅电压的应力具有更稳定的电特性,且改善其可靠性。
<5.使用光响应缺陷评估法的测量>
在此章节中,根据上述实施方式形成包括氧化物半导体膜的晶体管,且对晶体管进行光响应缺陷评估法并评估相对于光照射的氧化物半导体膜的稳定性。下面描述其结果。
在此章节中,对通过与样品L及M类似的方法制造的样品N及O进行光响应缺陷评估法。在光响应缺陷评估法中,测量通过对半导体膜照射光而流动的电流(光电流)的弛豫,通过使用指数型函数的线性结合所表示的公式来拟合表示光电流的弛豫的图以计算弛豫时间τ,并从弛豫时间τ评估在半导体膜中的缺陷。
在此,通过使用相应于迅速响应的弛豫时间τ1及相应于缓慢响应的弛豫时间τ2(τ21),由具有两项的指数型函数的线性结合表示电流ID,来造成下列公式。
[公式3]
ID = Ae - t &tau; 1 + Be - t &tau; 2
在此章节中描述的光响应缺陷评估法中,在60秒的黑暗状态后,进行光照射600秒,接着停止光照射并测量光电流的弛豫3000秒。将照射光的波长及强度分别设定为400nm及3.5mW/cm2,将样品N和O的每一个的栅电极及源电极的电压设定为0V,对漏电极施加0.1V的低电压,并测量光电流的值。注意,样品N及O中的每一个的沟道长度L及沟道宽度W分别为30μm及10000μm。
图26A及26B为表示光响应缺陷评估法中的样品N及O的光电流中的改变量的图表。在图26A及26B所示的图表中,垂直轴指示光电流ID且水平轴指示时间t(秒)。以由指数型函数的线性结合表示的公式进行图26A及26B所示的图表的拟合,来造成下列公式。
[公式4]
ID = 0.95 e - t 0.3 + 0.02 e - t 39
[公式5]
ID = 0.56 e - t 3.8 + 0.22 e - t 96
从图26A及26B,发现在包括含有c轴对准的结晶区域的氧化物半导体膜的样品N中,与样品O中相比光电流的最大值更小且弛豫时间τ1及弛豫时间τ2更短。在样品N中,光电流的最大值Imax为6.2×10-11A,弛豫时间τ1为0.3秒,且弛豫时间τ2为39秒。另一方面,在样品O中光电流的最大值Imax为8.0×10-9A,弛豫时间τ1为3.9秒,且弛豫时间τ2为98秒。
发现在样品N和O双方中,通过具有至少两种弛豫时间的指数型函数的线性结合来进行光电流ID的弛豫的拟合。这指示光电流ID的弛豫在样品N和O双方中具有两种弛豫过程。这与在图5A及5B所示的具有两种再结合模型的光电流的弛豫过程吻合。亦即,这指示了如上述实施方式中的图5A及5B中的带图那样,陷阱能级存在于氧化物半导体的带隙中。
此外,与样品O相比包括含有c轴对准的结晶区域的氧化物半导体膜的样品N的弛豫时间τ1及弛豫时间τ2更短。这指示与样品O中相比,在样品N中,图5A及5B中的再结合模型中因氧缺陷导致的陷阱能级的数量更小。这是因为在样品N中,可以用作陷阱能级的氧化物半导体膜中的缺陷的数量因氧化物半导体膜包括c轴对准的结晶区域而减少。
从上述记载,晶体管通过在氧化物半导体膜中形成c轴对准的结晶区域而相对于光照射具有较稳定的结构。通过将这种氧化物半导体膜用于晶体管,可以提供具有稳定的电特性的可靠性高的晶体管。
<6.TDS分析>
在此章节中,根据上述实施方式形成氧化物半导体膜,并使用热脱附光谱学(TDS)来评估氧化物半导体膜。下面描述其结果。
在此章节中,通过溅射法在石英衬底上形成氧化物半导体膜,以室温的沉积时的衬底温度形成样品P1,以100℃的沉积时的衬底温度形成样品P2,以200℃的沉积时的衬底温度形成样品P3,以300℃的沉积时的衬底温度形成样品P4,并且以400℃的沉积时的衬底温度形成样品P5。在此,样品P1、P2和P3的每一个为不包括c轴对准的结晶区域的氧化物半导体膜,且样品P4和P5的每一个为包括c轴对准的结晶区域的氧化物半导体膜。用来形成氧化物半导体膜的靶材具有In2O3:Ga2O3:ZnO=1:1:2[摩尔比]的组成比。其他条件为如下:针对沉积气体的流量,氩气体的流量为30sccm且氧气体的流量为15sccm,压力为0.4Pa,衬底与靶材之间的距离为60mm,射频(RF)功率为0.5kW,并且膜厚度为50nm。石英衬底预先经过在850℃的干燥气氛中的热处理以在TDS分析中减少来自衬底的脱附气体的因素。
注意,TDS分析为一种分析方法,其中在真空框体中使用卤素灯来加热样品,并通过四极杆质谱法(QMS)来检测当增加样品的温度时从整个样品产生的气体成分。检测到的气体成分通过M/z(质量/电荷)的值互相区别并以质谱形式检测。
在本示例中,利用由ESCO Ltd制造的WA1000S进行TDS分析。在下列测量条件下检测到相应于H2O的M/z=18的质谱:SEM电压为1500V,衬底表面的温度为室温至400℃,真空程度低于或等于1.5×10-7Pa,停留时间(Dwell Time)为0.2(秒/U),并且温度上升率为30(℃/分钟)。
在图27中表示样品P1至P5的TDS分析的结果。在图27所示的图表中,垂直轴指示脱附的水分子的量(M/z=18)[分子/cm3](计数),且水平轴指示衬底温度(℃)。在此,通过在M/z=18的质谱中计算在300℃附近的温度的积分的值来获得脱附的水分子的量,亦即,其为从氧化物半导体膜脱附的水分子的量。在M/z=18的质谱中,峰值也存在于温度位于100℃附近的区域中,但是假设该峰值指示吸附于氧化物半导体膜的表面上的水分子的量并且因而不计算为脱附的水分子的量。
图27的图表表示当沉积时的衬底温度增加时,从每个样品脱附的水分子的量减少。因此,可以说是通过增加沉积时的衬底温度,亦即,通过在氧化物半导体膜中形成c轴对准的结晶区域,可以减少在氧化物半导体膜中所含的含有H(氢原子)的分子或离子,典型为H2O(水)分子。
如上所述,通过形成包括c轴对准的结晶区域的氧化物半导体膜,可以减少可以为用来供应氧化物半导体膜中的载流子的来源的诸如含有H(氢原子)的分子或离子之类的杂质,典型为H2O(水)分子。因此,可以防止氧化物半导体膜的导电性改变,藉此可以改善包括氧化物半导体膜的晶体管的可靠性。
<7.二次离子质谱法>
在此章节中,根据上述实施方式形成氧化物半导体膜,并使用二次离子质谱法(SIMS)来评估氧化物半导体膜。下面描述其结果。
在此章节中,通过溅射法在石英衬底上形成氧化物半导体膜,来以室温的沉积时的衬底温度形成样品Q1至Q7,并以400℃的沉积时的衬底温度形成样品R1至R7。在此,样品Q1至Q7的每一个为不包括c轴对准的结晶区域的氧化物半导体膜,且样品R1至R7的每一个为包括c轴对准的结晶区域的氧化物半导体膜。用于形成氧化物半导体膜的靶材具有In2O3:Ga2O3:ZnO=1:1:2[摩尔比]的组成比。其他条件为如下:针对沉积气体的流量,氩气体的流量为30sccm,氧气体的流量为15sccm,压力为0.4Pa,衬底与靶材之间的距离为60mm,射频(RF)功率为0.5kW,且膜厚度为300nm。石英衬底预先经过在850℃的氮气氛中的热处理1小时。
在形成氧化物半导体膜之后,在样品Q2至Q7及样品R2至R7的每一个中,对在其上形成有氧化物半导体膜的石英衬底进行热处理。以一种方式进行热处理,其中在氮气氛中增加温度到预定温度,气氛从氮气氛切换到氧气氛,将预定温度维持在氧气氛中1小时,接着在氧气氛中降低温度。预定温度在样品Q2及R2中为200℃,在样品Q3及R3中为250℃,在样品Q4及R4中为350℃,在样品Q5及R5中为450℃,在样品Q6及R6中为550℃,并且在样品Q7及R7中为650℃。采用该方式,制造在其每一个中氧化物半导体膜形成在石英衬底上的样品Q1至Q7及样品R1至R7。
在此章节中,对样品Q1至Q7及样品R1至R7的每一个进行SIMS分析。在图28A中表示样品Q1至Q7的SIMS分析的结果,且在图28B中表示样品R1至R7的SIMS分析的结果。在图28A及28B所示的图表中,垂直轴指示氢(H)的浓度(原子/cm3),且水平轴指示从氧化物半导体膜的表面的氧化物半导体膜的深度(nm)及石英衬底的深度(nm)。
从图28A及28B的图表中看似:样品Q1及R1中的氧化物半导体膜中的氢浓度实质上互相相等,但是样品R2至R7中的氧化物半导体膜中的氢浓度分别低于样品Q2至Q7。这表示在形成氧化物半导体膜时的衬底温度较高时,在后续进行的热处理中氢较不可能进入氧化物半导体膜。尤其,样品Q3至Q5的图表表示当热处理中的温度增加时,氢从氧化物半导体膜的表面一侧进入且氢浓度高的层分散到氧化物半导体膜的内部,并且当温度进一步增加时,从氧化物半导体膜的表面一侧排除氢。采用该方式,在氧化物半导体膜不包括c轴对准的结晶区域的情况中,因热处理造成氢的进入或排除。然而,在氧化物半导体膜中各自包括c轴对准的结晶区域的样品R2至R7中并未观察到这种现象。
可以认为这是因为通过以在形成氧化物半导体膜时增加的衬底温度在氧化物半导体膜中形成c轴对准的结晶区域,在氧化物半导体膜中减少氢可能键合的悬空键等。
据此,通过以在形成氧化物半导体膜时增加的衬底温度在氧化物半导体膜中形成c轴对准的结晶区域,可以防止因热处理而可能成为用来供应氧化物半导体膜中的载流子的来源的氢的增加。因此,可以防止氧化物半导体膜的导电性改变,藉此可以改善包括氧化物半导体膜的晶体管的可靠性。
附图标记说明
11:地点;12:In原子;13:Ga原子;14:Zn原子;15:O原子;31:处理室;33:排空单元;35:气体供应单元;37:电源装置;40:衬底支撑;41:靶材;43:离子;45:原子;47:原子;51:衬底;53:基底绝缘膜;55:氧化物半导体膜;56:氧化物半导体膜;59:氧化物半导体膜;63:栅极绝缘膜;65:栅电极;69:绝缘膜;120:晶体管;130:晶体管;140:晶体管;150:晶体管;160:晶体管;170:晶体管;180:晶体管;351:衬底;353:基底绝缘膜;359:氧化物半导体膜;363:栅极绝缘膜;365:栅电极;369:绝缘膜;371:金属氧化物膜;373:金属氧化物膜;55a:晶种;55b:氧化物半导体膜;56a:晶种;56b:氧化物半导体膜;61a:源电极;61b:漏电极;361a:源电极;361b:漏电极;500:衬底;501:像素部;502:扫描线驱动器电路;503:扫描线驱动器电路;504:信号线驱动器电路;510:电容器布线;512:栅极布线;513:栅极布线;514:漏电极层;516:晶体管;517:晶体管;518:液晶元件;519:液晶元件;520:像素;521:开关晶体管;522:驱动器晶体管;523:电容器;524:发光元件;525:信号线;526:扫描线;527:电源线;528:共同电极;1001:主体;1002:框体;1004:键盘按钮;1021:主体;1022:固定部;1023:显示部;1024:操作按钮;1025:外部存储槽;1030:框体;1031:框体;1032:显示面板;1033:扬声器;1034:麦克风;1035:操作键;1036:指向装置;1037:拍摄装置用透镜;1038:外部连接端子;1040:太阳电池单元;1041:外部存储槽;1050:电视机;1051:框体;1052:存储介质记录与再现部;1053:显示部;1054:外部连接端子;1055:支架;1056:外部存储器;1003a:显示部;1003b:显示部
本申请基于2010年12月3日提交到日本专利局的日本专利申请No.2010-270557,通过应用将其完整内容并入在此。

Claims (27)

1.一种氧化物半导体膜,包括a-b面与所述氧化物半导体膜的表面实质上平行且c轴与所述氧化物半导体膜的所述表面实质上垂直的晶体,
其中,所述氧化物半导体膜在散射向量的大小大于或等于3.3nm-1并小于或等于4.1nm-1的区域中具有含有大于或等于0.2nm-1的半峰全宽的电子衍射强度的第一峰值,
并且,所述氧化物半导体膜在散射向量的大小大于或等于5.5nm-1并小于或等于7.1nm-1的区域中具有含有大于或等于0.2nm-1的半峰全宽的电子衍射强度的第二峰值。
2.根据权利要求1所述的氧化物半导体膜,
其中所述第一峰值的所述半峰全宽大于或等于0.4nm-1并小于或等于0.7nm-1
并且所述第二峰值的所述半峰全宽大于或等于0.45nm-1并小于或等于1.4nm-1
3.根据权利要求1所述的氧化物半导体膜,其中通过以来自所述晶体的所述c轴的方向的电子束的照射来进行电子衍射强度的测量。
4.根据权利要求1所述的氧化物半导体膜,其中所述氧化物半导体膜的ESR测量中的g值位于1.93附近的区域中的峰值的自旋密度低于1.3×1018(自旋/cm3)。
5.根据权利要求1所述的氧化物半导体膜,
其中所述晶体包括由InGaO3(ZnO)m表示的结构,
并且m不是自然数。
6.一种氧化物半导体膜,包括:
第一晶体,在所述第一晶体中a-b面与所述氧化物半导体膜的表面实质上平行且c轴与所述氧化物半导体膜的所述表面实质上垂直;
第二晶体,在所述第二晶体中a-b面与所述氧化物半导体膜的所述表面实质上平行且c轴与所述氧化物半导体膜的所述表面实质上垂直;以及
所述第一晶体与所述第二晶体之间的非晶区域,
其中,所述氧化物半导体膜在散射向量的大小大于或等于3.3nm-1并小于或等于4.1nm-1的区域中具有含有大于或等于0.2nm-1的半峰全宽的电子衍射强度的第一峰值,
并且,所述氧化物半导体膜在散射向量的大小大于或等于5.5nm-1并小于或等于7.1nm-1的区域中具有含有大于或等于0.2nm-1的半峰全宽的电子衍射强度的第二峰值。
7.根据权利要求6所述的氧化物半导体膜,
其中所述第一峰值的所述半峰全宽大于或等于0.4nm-1并小于或等于0.7nm-1
并且所述第二峰值的所述半峰全宽大于或等于0.45nm-1并小于或等于1.4nm-1
8.根据权利要求6所述的氧化物半导体膜,其中通过以来自所述第一或第二晶体的所述c轴的方向的电子束的照射来进行电子衍射强度的测量。
9.根据权利要求6所述的氧化物半导体膜,其中所述氧化物半导体膜的ESR测量中的g值位于1.93附近的区域中的峰值的自旋密度低于1.3×1018(自旋/cm3)。
10.根据权利要求6所述的氧化物半导体膜,
其中所述第一晶体及所述第二晶体中的每一个包括由InGaO3(ZnO)m表示的结构,
并且m不是自然数。
11.根据权利要求6所述的氧化物半导体膜,其中所述第一晶体的a轴方向与所述第二晶体的a轴方向互不相同。
12.根据权利要求6所述的氧化物半导体膜,其中所述第一晶体的b轴方向与所述第二晶体的b轴方向互不相同。
13.一种半导体装置,包括:
第一绝缘膜;
所述第一绝缘膜上的包括结晶区域的氧化物半导体膜;
与所述氧化物半导体膜电接触的源电极和漏电极;
与所述氧化物半导体膜重叠的栅电极;以及
所述氧化物半导体膜与所述栅电极之间的第二绝缘膜,
其中,所述氧化物半导体膜的所述结晶区域包括a-b面与所述氧化物半导体膜的表面实质上平行且c轴与所述氧化物半导体膜的所述表面实质上垂直的晶体。
14.根据权利要求13所述的半导体装置,还包括与所述氧化物半导体膜的底表面接触的第一金属氧化物膜,
其中所述第一金属氧化物膜包括氧化镓及氧化锌,
所述第一金属氧化物膜包括结晶区域,
并且所述第一金属氧化物膜的所述结晶区域包括a-b面与所述第一金属氧化物膜的表面实质上平行且c轴与所述第一金属氧化物膜的所述表面实质上垂直的晶体。
15.根据权利要求14所述的半导体装置,其中在所述第一金属氧化物膜中,氧化锌的物质量低于氧化镓的物质量的25%。
16.根据权利要求13所述的半导体装置,还包括与所述氧化物半导体膜的顶表面接触的第二金属氧化物膜,
其中所述第二金属氧化物膜包括氧化镓及氧化锌,
所述第二金属氧化物膜包括结晶区域,
并且所述第二金属氧化物膜的所述结晶区域包括a-b面与所述第二金属氧化物膜的表面实质上平行且c轴与所述第二金属氧化物膜的所述表面实质上垂直的晶体。
17.根据权利要求16所述的半导体装置,其中在所述第二金属氧化物膜中,氧化锌的物质量低于氧化镓的物质量的25%。
18.一种半导体装置,包括:
第一绝缘膜;
所述第一绝缘膜上的包括结晶区域的氧化物半导体膜;
与所述氧化物半导体膜电接触的源电极和漏电极;
所述氧化物半导体膜上的第二绝缘膜;以及
所述第二绝缘膜上的栅电极,
其中,所述氧化物半导体膜的所述结晶区域包括a-b面与所述氧化物半导体膜的表面实质上平行且c轴与所述氧化物半导体膜的所述表面实质上垂直的晶体。
19.根据权利要求18所述的半导体装置,还包括所述第一绝缘膜与所述氧化物半导体膜之间的第一金属氧化物膜,
其中所述第一金属氧化物膜包括氧化镓及氧化锌,
所述第一金属氧化物膜包括结晶区域,
并且所述第一金属氧化物膜的所述结晶区域包括a-b面与所述第一金属氧化物膜的表面实质上平行且c轴与所述第一金属氧化物膜的所述表面实质上垂直的晶体。
20.根据权利要求19所述的半导体装置,其中在所述第一金属氧化物膜中,氧化锌的物质量低于氧化镓的物质量的25%。
21.根据权利要求18所述的半导体装置,还包括所述氧化物半导体膜与所述第二绝缘膜之间的第二金属氧化物膜,
其中所述第二金属氧化物膜包括氧化镓及氧化锌,
所述第二金属氧化物膜包括结晶区域,
并且所述第二金属氧化物膜的所述结晶区域包括a-b面与所述第二金属氧化物膜的表面实质上平行且c轴与所述第二金属氧化物膜的所述表面实质上垂直的晶体。
22.根据权利要求21所述的半导体装置,其中在所述第二金属氧化物膜中,氧化锌的物质量低于氧化镓的物质量的25%。
23.一种半导体装置,包括:
栅电极;
所述栅电极上的第一绝缘膜;
所述第一绝缘膜上的包括结晶区域的氧化物半导体膜;
与所述氧化物半导体膜电接触的源电极和漏电极;以及
所述氧化物半导体膜上的第二绝缘膜,
其中,所述氧化物半导体膜的所述结晶区域包括a-b面与所述氧化物半导体膜的表面实质上平行且c轴与所述氧化物半导体膜的所述表面实质上垂直的晶体。
24.根据权利要求23所述的半导体装置,还包括所述第一绝缘膜与所述氧化物半导体膜之间的第一金属氧化物膜,
其中所述第一金属氧化物膜包括氧化镓及氧化锌,
所述第一金属氧化物膜包括结晶区域,
并且所述第一金属氧化物膜的所述结晶区域包括a-b面与所述第一金属氧化物膜的表面实质上平行且c轴与所述第一金属氧化物膜的所述表面实质上垂直的晶体。
25.根据权利要求24所述的半导体装置,其中在所述第一金属氧化物膜中,氧化锌的物质量低于氧化镓的物质量的25%。
26.根据权利要求23所述的半导体装置,还包括所述氧化物半导体膜与所述第二绝缘膜之间的第二金属氧化物膜,
其中所述第二金属氧化物膜包括氧化镓及氧化锌,
所述第二金属氧化物膜包括结晶区域,
并且所述第二金属氧化物膜的所述结晶区域包括a-b面与所述第二金属氧化物膜的表面实质上平行且c轴与所述第二金属氧化物膜的所述表面实质上垂直的晶体。
27.根据权利要求26所述的半导体装置,其中在所述第二金属氧化物膜中,氧化锌的物质量低于氧化镓的物质量的25%。
CN201180066610.6A 2010-12-03 2011-11-21 氧化物半导体膜以及半导体装置 Active CN103339715B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201310376877.6A CN103500712B (zh) 2010-12-03 2011-11-21 半导体装置
CN201510496344.0A CN105336791B (zh) 2010-12-03 2011-11-21 氧化物半导体膜以及半导体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-270557 2010-12-03
JP2010270557 2010-12-03
PCT/JP2011/077292 WO2012073844A1 (en) 2010-12-03 2011-11-21 Oxide semiconductor film and semiconductor device

Related Child Applications (2)

Application Number Title Priority Date Filing Date
CN201310376877.6A Division CN103500712B (zh) 2010-12-03 2011-11-21 半导体装置
CN201510496344.0A Division CN105336791B (zh) 2010-12-03 2011-11-21 氧化物半导体膜以及半导体装置

Publications (2)

Publication Number Publication Date
CN103339715A true CN103339715A (zh) 2013-10-02
CN103339715B CN103339715B (zh) 2016-01-13

Family

ID=46161371

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201180066610.6A Active CN103339715B (zh) 2010-12-03 2011-11-21 氧化物半导体膜以及半导体装置
CN201510496344.0A Active CN105336791B (zh) 2010-12-03 2011-11-21 氧化物半导体膜以及半导体装置
CN201310376877.6A Active CN103500712B (zh) 2010-12-03 2011-11-21 半导体装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN201510496344.0A Active CN105336791B (zh) 2010-12-03 2011-11-21 氧化物半导体膜以及半导体装置
CN201310376877.6A Active CN103500712B (zh) 2010-12-03 2011-11-21 半导体装置

Country Status (7)

Country Link
US (8) US8669556B2 (zh)
JP (13) JP2012134475A (zh)
KR (9) KR20240025046A (zh)
CN (3) CN103339715B (zh)
DE (1) DE112011104002B4 (zh)
TW (9) TWI553873B (zh)
WO (1) WO2012073844A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103250256A (zh) * 2010-12-17 2013-08-14 株式会社半导体能源研究所 氧化物材料及半导体器件
JP2016082238A (ja) * 2014-10-16 2016-05-16 株式会社半導体エネルギー研究所 半導体装置、モジュールおよび電子機器
CN105655344A (zh) * 2014-11-14 2016-06-08 群创光电股份有限公司 薄膜晶体管基板及具备该薄膜晶体管基板的显示面板
US9406761B2 (en) 2013-09-13 2016-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN106462020A (zh) * 2014-04-25 2017-02-22 夏普株式会社 液晶显示装置
US9666722B2 (en) 2014-01-28 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9824888B2 (en) 2013-05-21 2017-11-21 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and formation method thereof

Families Citing this family (351)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103339715B (zh) * 2010-12-03 2016-01-13 株式会社半导体能源研究所 氧化物半导体膜以及半导体装置
US9331206B2 (en) 2011-04-22 2016-05-03 Semiconductor Energy Laboratory Co., Ltd. Oxide material and semiconductor device
US8969154B2 (en) * 2011-08-23 2015-03-03 Micron Technology, Inc. Methods for fabricating semiconductor device structures and arrays of vertical transistor devices
KR102304125B1 (ko) 2011-09-29 2021-09-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20130040706A (ko) 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR20140074384A (ko) 2011-10-14 2014-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5899237B2 (ja) 2011-11-18 2016-04-06 シャープ株式会社 半導体装置、表示装置、ならびに半導体装置の製造方法
JP2013149953A (ja) 2011-12-20 2013-08-01 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
CN104011587B (zh) 2011-12-28 2016-08-24 夏普株式会社 有源矩阵基板
KR102103913B1 (ko) * 2012-01-10 2020-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
WO2013105473A1 (ja) 2012-01-11 2013-07-18 シャープ株式会社 半導体装置、表示装置および半導体装置の製造方法
JP6026433B2 (ja) 2012-01-11 2016-11-16 シャープ株式会社 半導体装置、表示装置、ならびに半導体装置の製造方法
US9419146B2 (en) 2012-01-26 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN104081507B (zh) 2012-01-31 2017-03-22 夏普株式会社 半导体装置及其制造方法
WO2013115052A1 (ja) 2012-01-31 2013-08-08 シャープ株式会社 半導体装置およびその製造方法
JP5824535B2 (ja) 2012-01-31 2015-11-25 シャープ株式会社 半導体装置およびその製造方法
US9735280B2 (en) * 2012-03-02 2017-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, and method for forming oxide film
WO2013146216A1 (ja) 2012-03-27 2013-10-03 シャープ株式会社 半導体装置、半導体装置の製造方法および表示装置
US9341904B2 (en) 2012-04-04 2016-05-17 Sharp Kabushiki Kaisha Liquid-crystal display apparatus with large viewing angle and high optical transmittance
WO2013150981A1 (ja) 2012-04-04 2013-10-10 シャープ株式会社 半導体装置およびその製造方法
US9035303B2 (en) 2012-04-06 2015-05-19 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
US8901556B2 (en) 2012-04-06 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Insulating film, method for manufacturing semiconductor device, and semiconductor device
JP6128906B2 (ja) 2012-04-13 2017-05-17 株式会社半導体エネルギー研究所 半導体装置
JP6143423B2 (ja) * 2012-04-16 2017-06-07 株式会社半導体エネルギー研究所 半導体装置の製造方法
WO2013157336A1 (ja) 2012-04-18 2013-10-24 シャープ株式会社 アクティブマトリクス基板および液晶表示装置
US20130320335A1 (en) * 2012-06-01 2013-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9305939B2 (en) * 2012-06-08 2016-04-05 Sharp Kabushiki Kaisha Semiconductor device with oxide layer as transparent electrode
KR20140011945A (ko) * 2012-07-19 2014-01-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링용 타깃, 스퍼터링용 타깃의 사용 방법 및 산화물막의 제작 방법
JP6022838B2 (ja) * 2012-07-20 2016-11-09 株式会社半導体エネルギー研究所 酸化物半導体膜の評価方法
KR102343715B1 (ko) 2012-07-20 2021-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
JP2014042004A (ja) 2012-07-26 2014-03-06 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP6224931B2 (ja) * 2012-07-27 2017-11-01 株式会社半導体エネルギー研究所 半導体装置
WO2014021249A1 (ja) * 2012-08-02 2014-02-06 シャープ株式会社 半導体装置およびその製造方法
KR102243843B1 (ko) 2012-08-03 2021-04-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체 적층막 및 반도체 장치
JP5654648B2 (ja) * 2012-08-10 2015-01-14 株式会社半導体エネルギー研究所 金属酸化物膜
JP6220597B2 (ja) * 2012-08-10 2017-10-25 株式会社半導体エネルギー研究所 半導体装置
US9929276B2 (en) 2012-08-10 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2014024808A1 (en) * 2012-08-10 2014-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN108305895B (zh) * 2012-08-10 2021-08-03 株式会社半导体能源研究所 半导体装置及其制造方法
US9245958B2 (en) * 2012-08-10 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20140026257A (ko) 2012-08-23 2014-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US9397649B2 (en) 2012-09-11 2016-07-19 Sharp Kabushiki Kaisha Semiconductor device and display device
US9224869B2 (en) 2012-09-12 2015-12-29 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
EP2897124B1 (en) 2012-09-13 2019-02-06 Sharp Kabushiki Kaisha Liquid crystal display device
SG11201501946WA (en) * 2012-09-13 2015-05-28 Sharp Kk Liquid crystal display device
TWI799011B (zh) * 2012-09-14 2023-04-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI746200B (zh) 2012-09-24 2021-11-11 日商半導體能源研究所股份有限公司 半導體裝置
KR102227591B1 (ko) 2012-10-17 2021-03-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5951442B2 (ja) * 2012-10-17 2016-07-13 株式会社半導体エネルギー研究所 半導体装置
US9166021B2 (en) * 2012-10-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6246549B2 (ja) * 2012-10-17 2017-12-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6033045B2 (ja) * 2012-10-17 2016-11-30 株式会社半導体エネルギー研究所 半導体装置
JP6204145B2 (ja) 2012-10-23 2017-09-27 株式会社半導体エネルギー研究所 半導体装置
WO2014065343A1 (en) * 2012-10-24 2014-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102279459B1 (ko) 2012-10-24 2021-07-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2014069260A1 (ja) 2012-10-29 2014-05-08 シャープ株式会社 アクティブマトリクス基板および液晶表示装置
KR102072340B1 (ko) * 2012-11-08 2020-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 금속 산화물 막 및 금속 산화물 막의 형성 방법
US9263531B2 (en) * 2012-11-28 2016-02-16 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, film formation method thereof, and semiconductor device
KR102526635B1 (ko) 2012-11-30 2023-04-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9153649B2 (en) * 2012-11-30 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for evaluating semiconductor device
WO2014084130A1 (ja) * 2012-11-30 2014-06-05 シャープ株式会社 Tft基板
TWI624949B (zh) 2012-11-30 2018-05-21 半導體能源研究所股份有限公司 半導體裝置
JP2014135478A (ja) * 2012-12-03 2014-07-24 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR102207028B1 (ko) * 2012-12-03 2021-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9349593B2 (en) * 2012-12-03 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR20140072679A (ko) * 2012-12-05 2014-06-13 삼성디스플레이 주식회사 박막 트랜지스터
DE112013006219T5 (de) 2012-12-25 2015-09-24 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und deren Herstellungsverfahren
KR102241249B1 (ko) * 2012-12-25 2021-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 저항 소자, 표시 장치, 및 전자기기
KR102370239B1 (ko) * 2012-12-28 2022-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2014109221A1 (ja) 2013-01-10 2014-07-17 シャープ株式会社 アクティブマトリクス基板、表示装置、表示装置の欠陥修正方法および表示装置の製造方法
CN104903949B (zh) 2013-01-11 2018-02-13 夏普株式会社 显示面板
US9391096B2 (en) * 2013-01-18 2016-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI614813B (zh) 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US8981374B2 (en) * 2013-01-30 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9190527B2 (en) * 2013-02-13 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
JP6329779B2 (ja) * 2013-02-25 2018-05-23 株式会社半導体エネルギー研究所 半導体装置
JP6141777B2 (ja) * 2013-02-28 2017-06-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6250883B2 (ja) * 2013-03-01 2017-12-20 株式会社半導体エネルギー研究所 半導体装置
KR102153110B1 (ko) * 2013-03-06 2020-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체막 및 반도체 장치
JP6298657B2 (ja) * 2013-03-07 2018-03-20 株式会社半導体エネルギー研究所 半導体装置
US9812581B2 (en) 2013-03-07 2017-11-07 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
JP6199581B2 (ja) * 2013-03-08 2017-09-20 株式会社半導体エネルギー研究所 金属酸化物膜、及び半導体装置
TWI644433B (zh) 2013-03-13 2018-12-11 半導體能源研究所股份有限公司 半導體裝置
US9577107B2 (en) * 2013-03-19 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and method for forming oxide semiconductor film
US9153650B2 (en) 2013-03-19 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor
US9368636B2 (en) * 2013-04-01 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device comprising a plurality of oxide semiconductor layers
US10304859B2 (en) * 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
TWI620324B (zh) * 2013-04-12 2018-04-01 半導體能源研究所股份有限公司 半導體裝置
JP6138244B2 (ja) 2013-04-23 2017-05-31 シャープ株式会社 表示装置およびその駆動電流検出方法
US9685129B2 (en) 2013-04-23 2017-06-20 Sharp Kabushiki Kaisha Liquid crystal display device
US9658491B2 (en) 2013-04-24 2017-05-23 Sharp Kabushiki Kaisha Optical apparatus and display apparatus provided with same
CN105144276B (zh) 2013-04-25 2017-12-19 夏普株式会社 显示装置及其驱动方法
WO2014174902A1 (ja) 2013-04-25 2014-10-30 シャープ株式会社 半導体装置および半導体装置の製造方法
KR102222344B1 (ko) * 2013-05-02 2021-03-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN105209970B (zh) 2013-05-15 2018-04-06 夏普株式会社 液晶显示装置
US9312392B2 (en) * 2013-05-16 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102264971B1 (ko) 2013-05-20 2021-06-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
DE102014208859B4 (de) 2013-05-20 2021-03-11 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
WO2014188750A1 (ja) 2013-05-22 2014-11-27 シャープ株式会社 表示装置および表示制御回路
JP6400336B2 (ja) * 2013-06-05 2018-10-03 株式会社半導体エネルギー研究所 半導体装置
US9806198B2 (en) * 2013-06-05 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9865621B2 (en) 2013-06-10 2018-01-09 Sharp Kabushiki Kaisha Display device
TWI652822B (zh) 2013-06-19 2019-03-01 日商半導體能源研究所股份有限公司 氧化物半導體膜及其形成方法
CN105247603B (zh) 2013-06-27 2017-07-11 夏普株式会社 显示装置及其驱动方法
US9837016B2 (en) 2013-06-27 2017-12-05 Sharp Kabushiki Kaisha Display device and drive method therefor
CN105340021B (zh) 2013-06-28 2019-09-27 夏普株式会社 单位移位寄存器电路、移位寄存器电路、单位移位寄存器电路的控制方法和显示装置
US20150001533A1 (en) 2013-06-28 2015-01-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6322503B2 (ja) * 2013-07-16 2018-05-09 株式会社半導体エネルギー研究所 半導体装置
TWI608523B (zh) * 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
US9798174B2 (en) 2013-07-26 2017-10-24 Sharp Kabushiki Kaisha Liquid crystal display apparatus
JP6129318B2 (ja) 2013-07-30 2017-05-17 シャープ株式会社 表示装置およびその駆動方法
US9496330B2 (en) 2013-08-02 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
JP6235021B2 (ja) * 2013-08-07 2017-11-22 シャープ株式会社 半導体装置、表示装置および半導体装置の製造方法
US9299855B2 (en) 2013-08-09 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having dual gate insulating layers
JP2015041388A (ja) * 2013-08-20 2015-03-02 株式会社半導体エネルギー研究所 記憶装置、及び半導体装置
US9443987B2 (en) 2013-08-23 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN105518773B (zh) 2013-09-05 2018-05-29 夏普株式会社 液晶显示装置
US9716003B2 (en) * 2013-09-13 2017-07-25 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US9397153B2 (en) 2013-09-23 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6383616B2 (ja) * 2013-09-25 2018-08-29 株式会社半導体エネルギー研究所 半導体装置
CN103489828B (zh) * 2013-09-30 2015-07-01 深圳市华星光电技术有限公司 薄膜晶体管阵列基板的制造方法
WO2015052991A1 (ja) 2013-10-09 2015-04-16 シャープ株式会社 半導体装置およびその製造方法
TWI741298B (zh) 2013-10-10 2021-10-01 日商半導體能源研究所股份有限公司 半導體裝置
WO2015053010A1 (ja) 2013-10-11 2015-04-16 シャープ株式会社 半導体装置
WO2015053009A1 (ja) * 2013-10-11 2015-04-16 シャープ株式会社 半導体装置
CN105659311B (zh) 2013-10-21 2018-01-23 夏普株式会社 显示装置
CN105706158B (zh) 2013-11-05 2018-11-06 夏普株式会社 显示装置及其驱动方法
US9607996B2 (en) 2013-11-18 2017-03-28 Sharp Kabushiki Kaisha Semiconductor device
US9859016B2 (en) * 2013-11-25 2018-01-02 Sharp Kabushiki Kaisha Semiconductor device and method for writing thereto
WO2015079756A1 (ja) * 2013-11-26 2015-06-04 シャープ株式会社 半導体装置
CN105793773B (zh) * 2013-12-02 2019-01-01 夏普株式会社 液晶面板及其使用的有源矩阵基板
CN105814481B (zh) 2013-12-10 2018-09-18 夏普株式会社 半导体装置及其制造方法
TWI642186B (zh) 2013-12-18 2018-11-21 日商半導體能源研究所股份有限公司 半導體裝置
TWI721409B (zh) 2013-12-19 2021-03-11 日商半導體能源研究所股份有限公司 半導體裝置
US9379192B2 (en) * 2013-12-20 2016-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9842545B2 (en) 2013-12-20 2017-12-12 Sharp Kabushiki Kaisha Display device and method for driving same
US9722049B2 (en) * 2013-12-23 2017-08-01 Intermolecular, Inc. Methods for forming crystalline IGZO with a seed layer
KR102283814B1 (ko) * 2013-12-25 2021-07-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9401432B2 (en) * 2014-01-16 2016-07-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
JP6523695B2 (ja) 2014-02-05 2019-06-05 株式会社半導体エネルギー研究所 半導体装置
US10012883B2 (en) 2014-02-10 2018-07-03 Sharp Kabushiki Kaisha Semiconductor device including a silicon nitride dielectric layer and method for producing same
US9741308B2 (en) 2014-02-14 2017-08-22 Sharp Kabushiki Kaisha Active matrix substrate
KR102317297B1 (ko) 2014-02-19 2021-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물, 반도체 장치, 모듈, 및 전자 장치
WO2015125685A1 (ja) * 2014-02-21 2015-08-27 シャープ株式会社 アクティブマトリクス基板およびその製造方法
WO2015133469A1 (ja) * 2014-03-05 2015-09-11 シャープ株式会社 液晶表示装置
US9716183B2 (en) 2014-03-11 2017-07-25 Sharp Kabushiki Kaisha Semiconductor device and method of manufacturing same
WO2015146975A1 (ja) 2014-03-26 2015-10-01 シャープ株式会社 電子デバイス
WO2015151927A1 (ja) 2014-03-31 2015-10-08 シャープ株式会社 表示装置およびその駆動方法
US9690155B2 (en) 2014-04-16 2017-06-27 Sharp Kabushiki Kaisha Liquid crystal display panel and method for producing same
WO2015163288A1 (ja) * 2014-04-21 2015-10-29 シャープ株式会社 光検出装置
CN103996717B (zh) * 2014-05-07 2015-08-26 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示基板和显示装置
JP6537341B2 (ja) * 2014-05-07 2019-07-03 株式会社半導体エネルギー研究所 半導体装置
CN106415801B (zh) 2014-06-03 2019-12-13 夏普株式会社 半导体装置及其制造方法
CN106663685A (zh) 2014-06-06 2017-05-10 夏普株式会社 半导体装置及其制造方法
WO2015189731A1 (en) 2014-06-13 2015-12-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device including the semiconductor device
CN106415701B (zh) 2014-06-23 2018-01-02 夏普株式会社 显示装置及其驱动方法
CN106471566B (zh) 2014-06-25 2019-01-25 夏普株式会社 显示装置及其驱动方法
WO2016009909A1 (ja) 2014-07-15 2016-01-21 シャープ株式会社 表示装置およびその駆動方法
US10269316B2 (en) 2014-08-26 2019-04-23 Sharp Kabushiki Kaisha Method for driving a display device including flicker check circuitry
US9971193B2 (en) 2014-09-05 2018-05-15 Sharp Kabushiki Kaisha Liquid crystal display panel
WO2016039211A1 (ja) 2014-09-10 2016-03-17 シャープ株式会社 半導体装置、液晶表示装置および半導体装置の製造方法
CN106716519B (zh) 2014-09-17 2019-11-01 夏普株式会社 显示装置及其驱动方法
KR20160034200A (ko) 2014-09-19 2016-03-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2016056452A1 (ja) 2014-10-08 2016-04-14 シャープ株式会社 半導体装置およびその製造方法
TWI652362B (zh) 2014-10-28 2019-03-01 日商半導體能源研究所股份有限公司 氧化物及其製造方法
TWI581317B (zh) * 2014-11-14 2017-05-01 群創光電股份有限公司 薄膜電晶體基板及具備該薄膜電晶體基板之顯示面板
US10164118B2 (en) 2014-11-28 2018-12-25 Sharp Kabushiki Kaisha Semiconductor device and method for producing same
US10700210B2 (en) 2014-11-28 2020-06-30 Sharp Kabushiki Kaisha Semiconductor device, and manufacturing method for same
WO2016084699A1 (ja) 2014-11-28 2016-06-02 シャープ株式会社 半導体装置およびその製造方法
US20170323907A1 (en) 2014-11-28 2017-11-09 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
JP6647841B2 (ja) 2014-12-01 2020-02-14 株式会社半導体エネルギー研究所 酸化物の作製方法
US10255865B2 (en) 2014-12-05 2019-04-09 Sharp Kabushiki Kaisha Data processing device connected with display device and control method of display device
WO2016098651A1 (ja) 2014-12-16 2016-06-23 シャープ株式会社 半導体装置、その製造方法、および半導体装置を備えた表示装置
WO2016104253A1 (ja) 2014-12-25 2016-06-30 シャープ株式会社 半導体装置
US10386670B2 (en) 2014-12-26 2019-08-20 Sharp Kabushiki Kaisha Display device
US10396210B2 (en) 2014-12-26 2019-08-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with stacked metal oxide and oxide semiconductor layers and display device including the semiconductor device
US9633710B2 (en) 2015-01-23 2017-04-25 Semiconductor Energy Laboratory Co., Ltd. Method for operating semiconductor device
KR20230141954A (ko) 2015-02-12 2023-10-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
US10192507B2 (en) 2015-02-23 2019-01-29 Sharp Kabushiki Kaisha Shift register circuit and display device provided with same
JP6705663B2 (ja) * 2015-03-06 2020-06-03 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
WO2016148067A1 (ja) 2015-03-19 2016-09-22 シャープ株式会社 液晶表示パネル
WO2016158745A1 (ja) 2015-04-02 2016-10-06 シャープ株式会社 表示装置
WO2016175127A1 (ja) 2015-04-28 2016-11-03 シャープ株式会社 電気泳動素子および表示装置
WO2016175205A1 (ja) 2015-04-28 2016-11-03 シャープ株式会社 電気泳動素子および表示装置
CN104916703B (zh) * 2015-05-07 2018-07-31 京东方科技集团股份有限公司 一种氧化物薄膜晶体管、阵列基板和显示装置
WO2016190186A1 (ja) 2015-05-25 2016-12-01 シャープ株式会社 シフトレジスタ回路
JP2016225573A (ja) * 2015-06-03 2016-12-28 株式会社東芝 基板処理装置および基板処理方法
US10276593B2 (en) 2015-06-05 2019-04-30 Sharp Kabushiki Kaisha Active matrix substrate and method for manufacturing same, display device using active matrix substrate
US10197874B2 (en) 2015-06-30 2019-02-05 Sharp Kabushiki Kaisha Liquid crystal display device
US10262616B2 (en) 2015-07-24 2019-04-16 Sharp Kabushiki Kaisha Display device and drive method therefor
US10283645B2 (en) 2015-07-27 2019-05-07 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
US20170062192A1 (en) * 2015-08-28 2017-03-02 Semiconductor Energy Laboratory Co., Ltd. Film forming apparatus
JP6526215B2 (ja) 2015-09-24 2019-06-05 シャープ株式会社 半導体装置およびその製造方法
CN107210534B (zh) 2015-10-09 2018-10-09 夏普株式会社 Tft基板、使用该tft基板的扫描天线以及tft基板的制造方法
CN108140945B (zh) 2015-10-09 2020-07-07 夏普株式会社 扫描天线及其驱动方法
WO2017065199A1 (ja) 2015-10-14 2017-04-20 シャープ株式会社 半導体装置およびその製造方法
US10777887B2 (en) 2015-10-15 2020-09-15 Sharp Kabushiki Kaisha Scanning antenna and method for manufacturing same
JP6500120B2 (ja) 2015-10-15 2019-04-10 シャープ株式会社 走査アンテナおよびその製造方法
US10153550B2 (en) 2015-10-15 2018-12-11 Sharp Kabushiki Kaisha Scanning antenna comprising a liquid crystal layer and method for manufacturing the same
JP6389341B2 (ja) 2015-10-19 2018-09-12 シャープ株式会社 シフトレジスタおよびそれを備える表示装置
US10657909B2 (en) 2015-10-22 2020-05-19 Sharp Kabushiki Kaisha Liquid crystal display panel and method for driving same
US10991326B2 (en) 2015-10-22 2021-04-27 Sharp Kabushiki Kaisha Liquid crystal display panel and correction method therefor
US10243083B2 (en) 2015-11-24 2019-03-26 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing semiconductor device
WO2017094548A1 (ja) 2015-12-01 2017-06-08 シャープ株式会社 アクティブマトリクス基板およびそれを備える液晶表示パネル
US10497330B2 (en) 2015-12-02 2019-12-03 Sharp Kabushiki Kaisha Display device that performs pause driving
US20180356660A1 (en) * 2015-12-09 2018-12-13 Sharp Kabushiki Kaisha Active matrix substrate and liquid crystal display panel provided with same
WO2017115672A1 (ja) 2015-12-28 2017-07-06 シャープ株式会社 走査アンテナおよびその製造方法
KR20180099725A (ko) 2015-12-29 2018-09-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 금속 산화물막 및 반도체 장치
US10705395B2 (en) 2016-01-04 2020-07-07 Sharp Kabushiki Kaisha Display device
JP6568957B2 (ja) 2016-01-20 2019-08-28 シャープ株式会社 液晶表示パネルおよびその製造方法
US10651209B2 (en) 2016-01-27 2020-05-12 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
CN108496277B (zh) 2016-01-29 2020-09-08 夏普株式会社 扫描天线
CN107408759B (zh) 2016-01-29 2018-11-09 夏普株式会社 扫描天线
WO2017141874A1 (ja) 2016-02-16 2017-08-24 シャープ株式会社 走査アンテナ
US10985469B2 (en) 2016-02-19 2021-04-20 Sharp Kabushiki Kaisha Scanning antenna and method for manufacturing same
CN108701719A (zh) 2016-02-22 2018-10-23 夏普株式会社 半导体装置和半导体装置的制造方法
CN108713225B (zh) 2016-03-02 2021-04-13 夏普株式会社 有源矩阵基板以及具备有源矩阵基板的液晶显示装置
KR102115870B1 (ko) * 2016-03-07 2020-05-28 가부시키가이샤 리코 소자, 셀, 및 발전 디바이스
US11081790B2 (en) 2016-03-11 2021-08-03 Sharp Kabushiki Kaisha Scanned antenna and method of inspecting scanned antenna
US10656483B2 (en) 2016-03-14 2020-05-19 Sharp Kabushiki Kaisha Semiconductor apparatus and method for manufacturing semiconductor apparatus
CN108780620A (zh) 2016-03-15 2018-11-09 夏普株式会社 有源矩阵基板
US10637141B2 (en) 2016-03-29 2020-04-28 Sharp Kabushiki Kaisha Scanning antenna, method for inspecting scanning antenna, and method for manufacturing scanning antenna
US10690975B2 (en) 2016-03-31 2020-06-23 Sharp Kabushiki Kaisha Active matrix substrate, manufacturing method therefor and display device
WO2017168283A1 (ja) 2016-04-01 2017-10-05 株式会社半導体エネルギー研究所 複合酸化物半導体、当該複合酸化物半導体を用いた半導体装置、当該半導体装置を有する表示装置
US10388738B2 (en) 2016-04-01 2019-08-20 Semiconductor Energy Laboratory Co., Ltd. Composite oxide semiconductor and method for manufacturing the same
US10573641B2 (en) 2016-05-16 2020-02-25 Sharp Kabushiki Kaisha TFT substrate, scanning antenna provided with TFT substrate, and method for producing TFT substrate
CN109196716B (zh) 2016-05-27 2021-01-01 夏普株式会社 扫描天线及扫描天线的制造方法
JP6589058B2 (ja) 2016-05-30 2019-10-09 シャープ株式会社 走査アンテナ
JP6189484B2 (ja) * 2016-06-08 2017-08-30 株式会社半導体エネルギー研究所 半導体装置
CN109314145B (zh) 2016-06-09 2021-07-13 夏普株式会社 Tft基板、具备tft基板的扫描天线、以及tft基板的制造方法
WO2017213148A1 (ja) 2016-06-10 2017-12-14 シャープ株式会社 走査アンテナ
US20170373195A1 (en) * 2016-06-27 2017-12-28 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
US20170373194A1 (en) * 2016-06-27 2017-12-28 Semiconductor Energy Laboratory Co., Ltd. Transistor
WO2018016387A1 (ja) 2016-07-19 2018-01-25 シャープ株式会社 Tft基板、tft基板を備えた走査アンテナ、およびtft基板の製造方法
JP6691213B2 (ja) 2016-07-26 2020-04-28 シャープ株式会社 走査アンテナおよび走査アンテナの製造方法
JP6712320B2 (ja) 2016-07-27 2020-06-17 シャープ株式会社 走査アンテナ
WO2018021310A1 (ja) 2016-07-28 2018-02-01 シャープ株式会社 走査アンテナ
US10749259B2 (en) 2016-07-29 2020-08-18 Sharp Kabushiki Kaisha TFT substrate, scanning antenna provided with TFT substrate and method for producing TFT substrate
KR102589754B1 (ko) 2016-08-05 2023-10-18 삼성디스플레이 주식회사 트랜지스터 및 이를 포함하는 표시 장치
WO2018030180A1 (ja) 2016-08-08 2018-02-15 シャープ株式会社 走査アンテナ
WO2018030279A1 (ja) 2016-08-12 2018-02-15 シャープ株式会社 走査アンテナ
US10957268B2 (en) 2016-08-12 2021-03-23 Sharp Kabushiki Kaisha Active-matrix substrate and display device
US10756440B2 (en) 2016-08-26 2020-08-25 Sharp Kabushiki Kaisha Scanning antenna and method of manufacturing scanning antenna
CN109661701A (zh) 2016-09-01 2019-04-19 夏普株式会社 有源矩阵基板和显示装置
WO2018043472A1 (ja) 2016-09-02 2018-03-08 シャープ株式会社 アクティブマトリクス基板およびその製造方法
CN109690661B (zh) 2016-09-02 2021-01-01 夏普株式会社 有源矩阵基板和具备有源矩阵基板的显示装置
WO2018043426A1 (ja) 2016-09-05 2018-03-08 シャープ株式会社 アクティブマトリクス基板およびその製造方法
US10741696B2 (en) 2016-09-27 2020-08-11 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
JP6495878B2 (ja) * 2016-10-13 2019-04-03 株式会社半導体エネルギー研究所 半導体装置
US10833197B2 (en) 2016-10-19 2020-11-10 Sharp Kabushiki Kaisha TFT substrate having compensation capacitance unit for change in capacitance formed between gate electrode and drain electrode
CN109891483A (zh) 2016-10-19 2019-06-14 夏普株式会社 有源矩阵基板及其制造方法
TW202129966A (zh) * 2016-10-21 2021-08-01 日商半導體能源研究所股份有限公司 複合氧化物及電晶體
WO2018079350A1 (ja) 2016-10-27 2018-05-03 シャープ株式会社 Tft基板、tft基板を備えた走査アンテナ、およびtft基板の製造方法
WO2018079411A1 (ja) 2016-10-28 2018-05-03 シャープ株式会社 液晶表示装置
US10707350B2 (en) 2016-11-09 2020-07-07 Sharp Kabushiki Kaisha TFT substrate, scanning antenna provided with TFT substrate, and method for producing TFT substrate
WO2018101089A1 (ja) 2016-11-29 2018-06-07 シャープ株式会社 液晶装置、液晶装置の残留dc電圧値を求める方法、液晶装置の駆動方法、および液晶装置の製造方法
CN110050350B (zh) 2016-12-08 2021-12-07 夏普株式会社 Tft基板、具备tft基板的扫描天线以及tft基板的制造方法
CN110050351B (zh) 2016-12-09 2022-06-10 夏普株式会社 Tft基板、具备tft基板的扫描天线以及tft基板的制造方法
WO2018123659A1 (ja) 2016-12-27 2018-07-05 シャープ株式会社 半導体装置の製造方法および成膜装置
US11043600B2 (en) 2016-12-27 2021-06-22 Sharp Kabushiki Kaisha Semiconductor device provided with oxide semiconductor TFT
WO2018123696A1 (ja) 2016-12-28 2018-07-05 シャープ株式会社 Tft基板、tft基板を備えた走査アンテナ、およびtft基板の製造方法
WO2018131635A1 (ja) 2017-01-13 2018-07-19 シャープ株式会社 走査アンテナおよび走査アンテナの製造方法
CN110226193A (zh) 2017-01-27 2019-09-10 夏普株式会社 有源矩阵基板以及使用它的显示装置
WO2018143098A1 (ja) 2017-02-06 2018-08-09 シャープ株式会社 アクティブマトリクス基板および液晶表示装置
WO2018150962A1 (ja) 2017-02-15 2018-08-23 シャープ株式会社 アクティブマトリクス基板
WO2018151085A1 (ja) 2017-02-20 2018-08-23 シャープ株式会社 アクティブマトリクス基板および液晶表示装置
CN110326114B (zh) 2017-02-28 2022-04-22 夏普株式会社 Tft基板、具备tft基板的扫描天线以及tft基板的制造方法
WO2018159607A1 (ja) 2017-03-03 2018-09-07 シャープ株式会社 Tft基板およびtft基板を備えた走査アンテナ
US10991725B2 (en) 2017-03-09 2021-04-27 Sharp Kabushiki Kaisha Active matrix substrate and method for producing same
US11043599B2 (en) 2017-03-14 2021-06-22 Sharp Kabushiki Kaisha Semiconductor device and method for producing same
CN110521003B (zh) 2017-03-27 2023-06-09 夏普株式会社 有源矩阵基板及其制造方法
WO2018180617A1 (ja) 2017-03-27 2018-10-04 シャープ株式会社 アクティブマトリクス基板、液晶表示装置および有機el表示装置
US10818766B2 (en) 2017-03-30 2020-10-27 Sharp Kabushiki Kaisha Active matrix substrate and liquid crystal display panel
WO2018186281A1 (ja) 2017-04-06 2018-10-11 シャープ株式会社 Tft基板およびtft基板を備えた走査アンテナ
US10937812B2 (en) 2017-04-07 2021-03-02 Sharp Kabushiki Kaisha TFT substrate, scanning antenna provided with TFT substrate, and method for producing TFT substrate
WO2018186311A1 (ja) 2017-04-07 2018-10-11 シャープ株式会社 Tft基板、tft基板を備えた走査アンテナ、およびtft基板の製造方法
WO2018190245A1 (ja) 2017-04-10 2018-10-18 シャープ株式会社 アクティブマトリクス基板および表示装置
JP6345842B2 (ja) * 2017-05-02 2018-06-20 株式会社半導体エネルギー研究所 半導体装置
US11302718B2 (en) 2017-05-18 2022-04-12 Sharp Kabushiki Kaisha Active matrix substrate and production method therefor
JP6844845B2 (ja) 2017-05-31 2021-03-17 三国電子有限会社 表示装置
CN110709999A (zh) 2017-05-31 2020-01-17 夏普株式会社 Tft基板和具备tft基板的扫描天线
WO2018221294A1 (ja) 2017-05-31 2018-12-06 シャープ株式会社 アクティブマトリクス基板およびその製造方法
WO2018225690A1 (ja) 2017-06-08 2018-12-13 シャープ株式会社 アクティブマトリクス基板および表示装置
WO2018230452A1 (ja) 2017-06-16 2018-12-20 シャープ株式会社 液晶表示装置およびその駆動方法
JP6392955B2 (ja) * 2017-08-24 2018-09-19 株式会社半導体エネルギー研究所 金属酸化物膜
WO2019044546A1 (ja) 2017-08-29 2019-03-07 シャープ株式会社 アクティブマトリクス基板および表示装置
JP2019049590A (ja) 2017-09-08 2019-03-28 シャープ株式会社 アクティブマトリクス基板およびデマルチプレクサ回路
JP2019050323A (ja) 2017-09-12 2019-03-28 シャープ株式会社 アクティブマトリクス基板およびデマルチプレクサ回路
JP6578334B2 (ja) 2017-09-27 2019-09-18 シャープ株式会社 Tft基板およびtft基板を備えた走査アンテナ
JP2019062090A (ja) 2017-09-27 2019-04-18 シャープ株式会社 Tft基板、tft基板を備えた走査アンテナ、およびtft基板の製造方法
JP6684769B2 (ja) 2017-09-28 2020-04-22 シャープ株式会社 アクティブマトリクス基板、液晶表示装置、有機el表示装置およびアクティブマトリクス基板の製造方法
JP2019066505A (ja) 2017-09-28 2019-04-25 シャープ株式会社 液晶表示装置
JP6836604B2 (ja) 2017-10-18 2021-03-03 漢陽大学校産学協力団Industry−University Cooperation Foundation Hanyang University 膜、マルチレベル素子、マルチレベル素子の製造方法、マルチレベル素子の駆動方法
US10985247B2 (en) * 2017-10-18 2021-04-20 Iucf-Hyu (Industry-University Cooperation Foundation Hanyang University) Layer, multilevel element, method for fabricating multilevel element, and method for driving multilevel element
JP2019087552A (ja) 2017-11-01 2019-06-06 シャープ株式会社 薄膜トランジスタの製造方法、及び、薄膜トランジスタ
JP2019091794A (ja) 2017-11-14 2019-06-13 シャープ株式会社 半導体装置
JP2019091835A (ja) 2017-11-16 2019-06-13 シャープ株式会社 Tft基板、tft基板を備えた走査アンテナ、およびtft基板の製造方法
JP2019134032A (ja) 2018-01-30 2019-08-08 シャープ株式会社 Tft基板、tft基板を備えた走査アンテナ、およびtft基板の製造方法
JP2019153656A (ja) 2018-03-02 2019-09-12 シャープ株式会社 アクティブマトリクス基板およびデマルチプレクサ回路
JP6706638B2 (ja) 2018-03-07 2020-06-10 シャープ株式会社 半導体装置およびその製造方法
US10756116B2 (en) 2018-03-20 2020-08-25 Sharp Kabushiki Kaisha Active matrix substrate having thin film transistors that each include copper gate electrode and oxide semiconductor layer
JP6757353B2 (ja) 2018-03-28 2020-09-16 シャープ株式会社 アクティブマトリクス基板および表示装置
JP6757352B2 (ja) 2018-03-28 2020-09-16 シャープ株式会社 アクティブマトリクス基板および表示装置
WO2019186895A1 (ja) 2018-03-29 2019-10-03 シャープ株式会社 駆動方法、及び、表示装置
JP6753885B2 (ja) 2018-04-16 2020-09-09 シャープ株式会社 アクティブマトリクス基板、表示装置およびアクティブマトリクス基板の欠陥修正方法
DE102019004521A1 (de) 2018-07-02 2020-01-02 Sharp Kabushiki Kaisha Aktivmatrixsubstrat und verfahren zur herstellung eines aktivmatrixsubstrats
JP7190729B2 (ja) 2018-08-31 2022-12-16 三国電子有限会社 キャリア注入量制御電極を有する有機エレクトロルミネセンス素子
JP6804603B2 (ja) 2018-09-19 2020-12-23 シャープ株式会社 アクティブマトリクス基板の製造方法、およびアクティブマトリクス基板を用いたタッチセンサ付き液晶表示装置の製造方法
JP6799123B2 (ja) 2018-09-19 2020-12-09 シャープ株式会社 アクティブマトリクス基板およびその製造方法
JP6868069B2 (ja) 2018-09-19 2021-05-12 シャープ株式会社 アクティブマトリクス基板およびアクティブマトリクス基板を用いたタッチセンサ付き液晶表示装置
JP2020053759A (ja) 2018-09-25 2020-04-02 シャープ株式会社 走査アンテナおよびtft基板
JP7246681B2 (ja) * 2018-09-26 2023-03-28 三国電子有限会社 トランジスタ及びトランジスタの製造方法、並びにトランジスタを含む表示装置
US11637370B2 (en) 2018-12-12 2023-04-25 Sharp Kabushiki Kaisha Scanning antenna and method for manufacturing scanning antenna
KR102265038B1 (ko) * 2018-12-12 2021-06-16 한양대학교 산학협력단 P형 반도체층, p형 멀티레벨 소자, 및 p형 멀티레벨 소자의 제조방법
US11616305B2 (en) 2018-12-12 2023-03-28 Sharp Kabushiki Kaisha Scanning antenna and method for manufacturing scanning antenna
WO2020121875A1 (ja) 2018-12-12 2020-06-18 シャープ株式会社 走査アンテナおよび走査アンテナの製造方法
US11177449B2 (en) 2018-12-12 2021-11-16 Industry-University Cooperation Foundation Hanyang University P-type semiconductor layer, P-type multilevel element, and manufacturing method for the element
US10921669B2 (en) 2019-01-18 2021-02-16 Sharp Kabushiki Kaisha Display device and active matrix substrate
JP7190740B2 (ja) 2019-02-22 2022-12-16 三国電子有限会社 エレクトロルミネセンス素子を有する表示装置
CN110972508B (zh) * 2019-03-04 2022-05-03 京东方科技集团股份有限公司 薄膜晶体管及薄膜晶体管的制造方法
US11145679B2 (en) 2019-03-22 2021-10-12 Sharp Kabushiki Kaisha Method for manufacturing active matrix board
JP7284613B2 (ja) 2019-03-29 2023-05-31 シャープ株式会社 アクティブマトリクス基板およびその製造方法
US11431106B2 (en) 2019-06-04 2022-08-30 Sharp Kabushiki Kaisha TFT substrate, method for manufacturing TFT substrate, and scanned antenna
US10976626B2 (en) 2019-06-14 2021-04-13 Sharp Kabushiki Kaisha Display device
US11314136B2 (en) 2019-06-28 2022-04-26 Sharp Kabushiki Kaisha Active matrix substrate and display device
CN112305819B (zh) 2019-07-26 2024-04-02 夏普株式会社 液晶显示装置
US11327366B2 (en) 2019-07-26 2022-05-10 Sharp Kabushiki Kaisha Method for producing liquid crystal display device and electronic apparatus
US11476282B2 (en) 2019-08-09 2022-10-18 Sharp Kabushiki Kaisha Active matrix substrate and method for manufacturing same
CN110797395A (zh) * 2019-09-18 2020-02-14 华南理工大学 掺杂型金属氧化物半导体及薄膜晶体管与应用
US11682681B2 (en) 2019-10-17 2023-06-20 Sharp Kabushiki Kaisha Active matrix substrate and method for manufacturing same
US11379231B2 (en) 2019-10-25 2022-07-05 Semiconductor Energy Laboratory Co., Ltd. Data processing system and operation method of data processing system
US11079636B2 (en) 2019-10-25 2021-08-03 Sharp Kabushiki Kaisha Active matrix substrate, liquid crystal display device with touch sensor using active matrix substrate, and method for manufacturing active matrix substrate
JP7471075B2 (ja) 2019-12-17 2024-04-19 シャープ株式会社 アクティブマトリクス基板およびその製造方法
JP7299834B2 (ja) 2019-12-26 2023-06-28 シャープ株式会社 アクティブマトリクス基板、アクティブマトリクス基板を備えたインセルタッチパネル型液晶表示装置、およびアクティブマトリクス基板の製造方法
JP7372832B2 (ja) 2019-12-26 2023-11-01 シャープ株式会社 液晶表示装置およびその製造方法
JP7444436B2 (ja) 2020-02-05 2024-03-06 三国電子有限会社 液晶表示装置
CN113257835A (zh) 2020-02-07 2021-08-13 夏普株式会社 有源矩阵基板及其制造方法
US11557679B2 (en) 2020-03-02 2023-01-17 Sharp Kabushiki Kaisha Active matrix substrate and display device
US11502115B2 (en) 2020-04-21 2022-11-15 Sharp Kabushiki Kaisha Active matrix substrate and method for manufacturing same
US11631704B2 (en) 2020-04-21 2023-04-18 Sharp Kabushiki Kaisha Active matrix substrate and display device
JP2021192406A (ja) 2020-06-05 2021-12-16 シャープ株式会社 アクティブマトリクス基板およびその製造方法
JP2022014107A (ja) 2020-07-06 2022-01-19 シャープ株式会社 アクティブマトリクス基板およびその製造方法
JP2022014108A (ja) 2020-07-06 2022-01-19 シャープ株式会社 アクティブマトリクス基板およびその製造方法
US11581340B2 (en) 2020-12-15 2023-02-14 Sharp Kabushiki Kaisha Active matrix substrate
JP2022100714A (ja) 2020-12-24 2022-07-06 シャープ株式会社 アクティブマトリクス基板およびその製造方法
US20220285560A1 (en) * 2021-03-05 2022-09-08 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
JP2022158302A (ja) 2021-04-01 2022-10-17 シャープ株式会社 液晶表示装置およびその製造方法
JP2022167632A (ja) 2021-04-23 2022-11-04 シャープディスプレイテクノロジー株式会社 アクティブマトリクス基板、アクティブマトリクス基板の製造方法、およびアクティブマトリクス基板を用いたタッチセンサ付き液晶表示装置
JP2022178523A (ja) 2021-05-20 2022-12-02 シャープディスプレイテクノロジー株式会社 アクティブマトリクス基板および液晶表示装置
JP2023007092A (ja) 2021-07-01 2023-01-18 シャープディスプレイテクノロジー株式会社 アクティブマトリクス基板およびその製造方法
US11830454B2 (en) 2022-02-07 2023-11-28 Sharp Display Technology Corporation Active matrix substrate and display device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1659711A (zh) * 2002-06-13 2005-08-24 株式会社村田制作所 半导体器件以及制造这种半导体器件的方法
US20060113536A1 (en) * 2004-11-10 2006-06-01 Canon Kabushiki Kaisha Display
JP2008277665A (ja) * 2007-05-02 2008-11-13 Kochi Prefecture Sangyo Shinko Center 電子素子及び電子素子の製造方法
CN101310371A (zh) * 2006-02-15 2008-11-19 日本财团法人高知县产业振兴中心 半导体器件及其制造方法
JP2010067954A (ja) * 2008-08-14 2010-03-25 Fujifilm Corp 薄膜電界効果型トランジスタ
CN101752428A (zh) * 2008-12-12 2010-06-23 佳能株式会社 场效应晶体管、场效应晶体管的制造方法和显示装置

Family Cites Families (237)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPS6379791A (ja) * 1986-09-22 1988-04-09 Matsushita Electric Ind Co Ltd 薄膜製造法
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
US6326248B1 (en) * 1994-06-02 2001-12-04 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating semiconductor device
JP3947575B2 (ja) * 1994-06-10 2007-07-25 Hoya株式会社 導電性酸化物およびそれを用いた電極
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
JP3325751B2 (ja) * 1995-07-21 2002-09-17 日立建機株式会社 圧電素子およびその製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
TW335503B (en) * 1996-02-23 1998-07-01 Semiconductor Energy Lab Kk Semiconductor thin film and manufacturing method and semiconductor device and its manufacturing method
JPH09278514A (ja) 1996-04-04 1997-10-28 Natl Inst For Res In Inorg Mater ゲルマン酸鉛系セラミック薄膜透光体とその製造方法
JPH098340A (ja) * 1996-06-06 1997-01-10 Canon Inc 光起電力素子及びその製造方法
JP3881407B2 (ja) * 1996-07-31 2007-02-14 Hoya株式会社 導電性酸化物薄膜、この薄膜を有する物品及びその製造方法
JP2972678B2 (ja) * 1997-10-29 1999-11-08 九州日本電気株式会社 スパッタリング装置及びリーク検出方法
JP2000026119A (ja) 1998-07-09 2000-01-25 Hoya Corp 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000133829A (ja) 1998-10-27 2000-05-12 Canon Inc 半導体素子の製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
WO2002016679A1 (fr) 2000-08-18 2002-02-28 Tohoku Techno Arch Co., Ltd. Matiere semi-conductrice polycristalline
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002356400A (ja) 2001-03-22 2002-12-13 Canon Inc 酸化亜鉛の針状構造体の製造方法及びそれを用いた電池、光電変換装置
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
US6888156B2 (en) 2001-06-29 2005-05-03 National Institute For Materials Science Thin film device
JP2004006562A (ja) * 2001-06-29 2004-01-08 National Institute For Materials Science 薄膜素子及びその製造方法
JP4267266B2 (ja) * 2001-07-10 2009-05-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003029293A (ja) 2001-07-13 2003-01-29 Minolta Co Ltd 積層型表示装置及びその製造方法
JP3694737B2 (ja) 2001-07-27 2005-09-14 独立行政法人物質・材料研究機構 酸化亜鉛基ホモロガス化合物薄膜の製造法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4298194B2 (ja) * 2001-11-05 2009-07-15 独立行政法人科学技術振興機構 自然超格子ホモロガス単結晶薄膜の製造方法。
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
EP1616981A4 (en) 2003-04-03 2009-06-03 Tokyo Denpa Kk MONOCRYSTAL ZINC OXIDE
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
TWI368774B (en) 2003-07-14 2012-07-21 Semiconductor Energy Lab Light-emitting device
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP3923458B2 (ja) * 2003-09-10 2007-05-30 株式会社半導体エネルギー研究所 半導体装置
US7859187B2 (en) 2003-11-14 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Display device and method for fabricating the same
JP4455890B2 (ja) 2004-01-06 2010-04-21 スタンレー電気株式会社 半導体装置の製造方法
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
JP2005340370A (ja) * 2004-05-25 2005-12-08 Shin Etsu Handotai Co Ltd 化合物半導体素子の製造方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP4660124B2 (ja) 2004-06-17 2011-03-30 カシオ計算機株式会社 薄膜トランジスタの製造方法
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
BRPI0517560B8 (pt) 2004-11-10 2018-12-11 Canon Kk transistor de efeito de campo
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置,電子裝置,和半導體裝置的製造方法
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
GB0516401D0 (en) 2005-08-09 2005-09-14 Univ Cambridge Tech Nanorod field-effect transistors
WO2007017689A2 (en) 2005-08-09 2007-02-15 Cambridge Enterprise Limited Nanorod thin-film transistors
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4981283B2 (ja) * 2005-09-06 2012-07-18 キヤノン株式会社 アモルファス酸化物層を用いた薄膜トランジスタ
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
KR100729043B1 (ko) 2005-09-14 2007-06-14 삼성에스디아이 주식회사 투명 박막 트랜지스터 및 그의 제조방법
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP2007115735A (ja) * 2005-10-18 2007-05-10 Toppan Printing Co Ltd トランジスタ
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP2007121788A (ja) 2005-10-31 2007-05-17 Hitachi Displays Ltd アクティブマトリクス基板およびそれを用いた液晶表示装置
JP5129473B2 (ja) 2005-11-15 2013-01-30 富士フイルム株式会社 放射線検出器
US7745798B2 (en) 2005-11-15 2010-06-29 Fujifilm Corporation Dual-phosphor flat panel radiation detector
KR101112655B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
JP5376750B2 (ja) 2005-11-18 2013-12-25 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
US7998372B2 (en) 2005-11-18 2011-08-16 Idemitsu Kosan Co., Ltd. Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
JP5250930B2 (ja) * 2005-12-07 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
KR100732849B1 (ko) 2005-12-21 2007-06-27 삼성에스디아이 주식회사 유기 발광 표시장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
JP5177954B2 (ja) * 2006-01-30 2013-04-10 キヤノン株式会社 電界効果型トランジスタ
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP5015473B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタアレイ及びその製法
JP2007250982A (ja) 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
KR100785038B1 (ko) 2006-04-17 2007-12-12 삼성전자주식회사 비정질 ZnO계 TFT
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
WO2007142167A1 (en) 2006-06-02 2007-12-13 Kochi Industrial Promotion Center Semiconductor device including an oxide semiconductor thin film layer of zinc oxide and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US7906415B2 (en) * 2006-07-28 2011-03-15 Xerox Corporation Device having zinc oxide semiconductor and indium/zinc electrode
JP5328083B2 (ja) 2006-08-01 2013-10-30 キヤノン株式会社 酸化物のエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7511343B2 (en) * 2006-10-12 2009-03-31 Xerox Corporation Thin film transistor
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR20080052107A (ko) * 2006-12-07 2008-06-11 엘지전자 주식회사 산화물 반도체층을 구비한 박막 트랜지스터
CN100428502C (zh) * 2006-12-27 2008-10-22 电子科技大学 一种a-b取向ZnO纳米线阵列的制备方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
KR100877153B1 (ko) 2007-01-09 2009-01-09 한국전자통신연구원 전자소자용 ZnO 반도체막 형성방법 및 상기 반도체막을포함하는 박막 트랜지스터
JP4616359B2 (ja) * 2007-01-09 2011-01-19 韓國電子通信研究院 電子素子用ZnO半導体膜の形成方法及び前記半導体膜を含む薄膜トランジスタ
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
TWI478347B (zh) 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
US7972943B2 (en) * 2007-03-02 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5244331B2 (ja) 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
JP2008276212A (ja) 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP5197058B2 (ja) 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
JP5064094B2 (ja) 2007-04-16 2012-10-31 パナソニック株式会社 半導体記憶装置およびその製造方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
KR101092483B1 (ko) 2007-05-31 2011-12-13 캐논 가부시끼가이샤 산화물 반도체를 사용한 박막트랜지스터의 제조 방법
US7935964B2 (en) 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
US8354674B2 (en) 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
KR20090002841A (ko) 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
JPWO2009034953A1 (ja) 2007-09-10 2010-12-24 出光興産株式会社 薄膜トランジスタ
JP2009135430A (ja) 2007-10-10 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2009099847A (ja) 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5264197B2 (ja) 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
JP5540517B2 (ja) 2008-02-22 2014-07-02 凸版印刷株式会社 画像表示装置
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP2009265271A (ja) 2008-04-23 2009-11-12 Nippon Shokubai Co Ltd 電気光学表示装置
JP5305730B2 (ja) 2008-05-12 2013-10-02 キヤノン株式会社 半導体素子の製造方法ならびにその製造装置
KR101461127B1 (ko) 2008-05-13 2014-11-14 삼성디스플레이 주식회사 반도체 장치 및 이의 제조 방법
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP5392708B2 (ja) * 2008-06-30 2014-01-22 国立大学法人東京農工大学 ヘテロエピタキシャル成長方法
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
US8822263B2 (en) 2008-06-30 2014-09-02 National University Corporation Tokyo University Of Agriculture And Technology Epitaxial growth method of a zinc oxide based semiconductor layer, epitaxial crystal structure, epitaxial crystal growth apparatus, and semiconductor device
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
EP2146379B1 (en) 2008-07-14 2015-01-28 Samsung Electronics Co., Ltd. Transistor comprising ZnO based channel layer
JP5345349B2 (ja) * 2008-07-24 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP2010040552A (ja) * 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
TWI642113B (zh) * 2008-08-08 2018-11-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP5525778B2 (ja) * 2008-08-08 2014-06-18 株式会社半導体エネルギー研究所 半導体装置
JP5480554B2 (ja) * 2008-08-08 2014-04-23 株式会社半導体エネルギー研究所 半導体装置
JP5627071B2 (ja) 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
US7963148B2 (en) * 2008-09-03 2011-06-21 National Formosa Univeristy Gas sensor made of field effect transistor based on ZnO nanowires
JP5339825B2 (ja) 2008-09-09 2013-11-13 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
KR101657957B1 (ko) 2008-09-12 2016-09-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2010029865A1 (en) 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Display device
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
CN103545342B (zh) 2008-09-19 2018-01-26 株式会社半导体能源研究所 半导体装置
KR101889287B1 (ko) 2008-09-19 2018-08-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
KR101622981B1 (ko) 2008-09-19 2016-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그 제조방법
EP2172977A1 (en) 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101961632B1 (ko) 2008-10-03 2019-03-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
US8741702B2 (en) 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5442234B2 (ja) 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
WO2010047288A1 (en) 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductordevice
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
JP5616012B2 (ja) 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8222740B2 (en) 2008-10-28 2012-07-17 Jagdish Narayan Zinc oxide based composites and methods for their fabrication
KR101659703B1 (ko) 2008-11-07 2016-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI656645B (zh) 2008-11-13 2019-04-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP2010153802A (ja) 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
KR101648927B1 (ko) * 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
US8367486B2 (en) 2009-02-05 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the transistor
US8247276B2 (en) 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
US8704216B2 (en) 2009-02-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4936406B2 (ja) 2009-05-25 2012-05-23 キャタピラージャパン株式会社 建設機械におけるキャブの支持構造
JP5564331B2 (ja) 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Igzo系酸化物材料及びigzo系酸化物材料の製造方法
EP2284891B1 (en) 2009-08-07 2019-07-24 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
TWI596741B (zh) 2009-08-07 2017-08-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
EP3540772A1 (en) 2009-09-16 2019-09-18 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
KR20210048590A (ko) 2009-09-16 2021-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102321565B1 (ko) 2009-09-24 2021-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR20120084751A (ko) * 2009-10-05 2012-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102246127B1 (ko) 2009-10-08 2021-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101779349B1 (ko) 2009-10-14 2017-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN102687400B (zh) 2009-10-30 2016-08-24 株式会社半导体能源研究所 逻辑电路和半导体装置
KR101829176B1 (ko) * 2009-11-20 2018-02-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101825345B1 (ko) 2009-11-28 2018-02-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 적층 산화물 재료, 반도체 장치 및 반도체 장치의 제작 방법
KR102250803B1 (ko) * 2009-12-04 2021-05-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101470303B1 (ko) * 2009-12-08 2014-12-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
JP2011187506A (ja) 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
WO2011108346A1 (en) * 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of oxide semiconductor film and manufacturing method of transistor
WO2011118741A1 (en) 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI670711B (zh) 2010-09-14 2019-09-01 日商半導體能源研究所股份有限公司 記憶體裝置和半導體裝置
US8816425B2 (en) * 2010-11-30 2014-08-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN103339715B (zh) * 2010-12-03 2016-01-13 株式会社半导体能源研究所 氧化物半导体膜以及半导体装置
JP2012160679A (ja) 2011-02-03 2012-08-23 Sony Corp 薄膜トランジスタ、表示装置および電子機器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1659711A (zh) * 2002-06-13 2005-08-24 株式会社村田制作所 半导体器件以及制造这种半导体器件的方法
US20060113536A1 (en) * 2004-11-10 2006-06-01 Canon Kabushiki Kaisha Display
CN101310371A (zh) * 2006-02-15 2008-11-19 日本财团法人高知县产业振兴中心 半导体器件及其制造方法
JP2008277665A (ja) * 2007-05-02 2008-11-13 Kochi Prefecture Sangyo Shinko Center 電子素子及び電子素子の製造方法
JP2010067954A (ja) * 2008-08-14 2010-03-25 Fujifilm Corp 薄膜電界効果型トランジスタ
CN101752428A (zh) * 2008-12-12 2010-06-23 佳能株式会社 场效应晶体管、场效应晶体管的制造方法和显示装置

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11688810B2 (en) 2010-12-17 2023-06-27 Semiconductor Energy Laboratory Co., Ltd. Oxide material and semiconductor device
US11217702B2 (en) 2010-12-17 2022-01-04 Semiconductor Energy Laboratory Co., Ltd. Oxide material and semiconductor device
CN103250256A (zh) * 2010-12-17 2013-08-14 株式会社半导体能源研究所 氧化物材料及半导体器件
US11049977B2 (en) 2010-12-17 2021-06-29 Semiconductor Energy Laboratory Co., Ltd. Oxide material and semiconductor device
US10079309B2 (en) 2010-12-17 2018-09-18 Semiconductor Energy Laboratory Co., Ltd. Oxide material and semiconductor device
US9824888B2 (en) 2013-05-21 2017-11-21 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and formation method thereof
US9406761B2 (en) 2013-09-13 2016-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9842941B2 (en) 2013-09-13 2017-12-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9666722B2 (en) 2014-01-28 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10304961B2 (en) 2014-01-28 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN106462020B (zh) * 2014-04-25 2019-08-23 夏普株式会社 液晶显示装置
CN106462020A (zh) * 2014-04-25 2017-02-22 夏普株式会社 液晶显示装置
JP2016082238A (ja) * 2014-10-16 2016-05-16 株式会社半導体エネルギー研究所 半導体装置、モジュールおよび電子機器
CN105655344B (zh) * 2014-11-14 2019-02-05 群创光电股份有限公司 薄膜晶体管基板及具备该薄膜晶体管基板的显示面板
CN105655344A (zh) * 2014-11-14 2016-06-08 群创光电股份有限公司 薄膜晶体管基板及具备该薄膜晶体管基板的显示面板

Also Published As

Publication number Publication date
US10916663B2 (en) 2021-02-09
JP5897485B2 (ja) 2016-03-30
US20140183532A1 (en) 2014-07-03
KR102110496B1 (ko) 2020-05-13
JP2013102171A (ja) 2013-05-23
JP2015128164A (ja) 2015-07-09
JP2018170515A (ja) 2018-11-01
KR20230034433A (ko) 2023-03-09
TW201842676A (zh) 2018-12-01
KR101995082B1 (ko) 2019-07-02
TWI577025B (zh) 2017-04-01
JP6568631B2 (ja) 2019-08-28
CN105336791B (zh) 2018-10-26
US20170309754A1 (en) 2017-10-26
US20180308989A1 (en) 2018-10-25
TWI606591B (zh) 2017-11-21
JP2022103433A (ja) 2022-07-07
KR20240025046A (ko) 2024-02-26
JP2018182343A (ja) 2018-11-15
KR101749387B1 (ko) 2017-06-20
KR102637010B1 (ko) 2024-02-16
JP2013149994A (ja) 2013-08-01
KR20140097581A (ko) 2014-08-06
TWI668871B (zh) 2019-08-11
US9331208B2 (en) 2016-05-03
US20210159345A1 (en) 2021-05-27
TWI764367B (zh) 2022-05-11
JP2024045486A (ja) 2024-04-02
TW201351656A (zh) 2013-12-16
US8680522B2 (en) 2014-03-25
US20160240694A1 (en) 2016-08-18
JP6031537B2 (ja) 2016-11-24
JP2023181500A (ja) 2023-12-21
US8994021B2 (en) 2015-03-31
TW201236157A (en) 2012-09-01
KR101763052B1 (ko) 2017-07-28
TW201639169A (zh) 2016-11-01
KR20200052993A (ko) 2020-05-15
JP2013149995A (ja) 2013-08-01
US20150179805A1 (en) 2015-06-25
JP5689490B2 (ja) 2015-03-25
TW201545355A (zh) 2015-12-01
TW201624718A (zh) 2016-07-01
TW202109898A (zh) 2021-03-01
CN103339715B (zh) 2016-01-13
DE112011104002B4 (de) 2023-07-27
TWI713225B (zh) 2020-12-11
TWI692109B (zh) 2020-04-21
TWI553873B (zh) 2016-10-11
TWI562365B (en) 2016-12-11
CN103500712B (zh) 2016-05-25
KR20150103317A (ko) 2015-09-09
US8669556B2 (en) 2014-03-11
TW201939755A (zh) 2019-10-01
CN103500712A (zh) 2014-01-08
JP2012134475A (ja) 2012-07-12
US20120138922A1 (en) 2012-06-07
TW201810679A (zh) 2018-03-16
DE112011104002T5 (de) 2013-08-29
US9711655B2 (en) 2017-07-18
KR101457833B1 (ko) 2014-11-05
US20130214273A1 (en) 2013-08-22
KR102505248B1 (ko) 2023-03-03
KR20130118921A (ko) 2013-10-30
TW202220220A (zh) 2022-05-16
JP2018139333A (ja) 2018-09-06
KR20130124514A (ko) 2013-11-14
JP2017050553A (ja) 2017-03-09
WO2012073844A1 (en) 2012-06-07
US10103277B2 (en) 2018-10-16
KR20190077596A (ko) 2019-07-03
KR20220109486A (ko) 2022-08-04
JP2020043363A (ja) 2020-03-19
CN105336791A (zh) 2016-02-17
TWI514581B (zh) 2015-12-21

Similar Documents

Publication Publication Date Title
CN103339715B (zh) 氧化物半导体膜以及半导体装置
CN103155121B (zh) 半导体装置的制造方法
TWI582856B (zh) 半導體裝置及其製造方法
TWI834109B (zh) 半導體裝置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant