JP2022158302A - 液晶表示装置およびその製造方法 - Google Patents
液晶表示装置およびその製造方法 Download PDFInfo
- Publication number
- JP2022158302A JP2022158302A JP2021063083A JP2021063083A JP2022158302A JP 2022158302 A JP2022158302 A JP 2022158302A JP 2021063083 A JP2021063083 A JP 2021063083A JP 2021063083 A JP2021063083 A JP 2021063083A JP 2022158302 A JP2022158302 A JP 2022158302A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating layer
- conductive layer
- electrode
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133553—Reflecting elements
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Abstract
【課題】各画素が反射領域を含む液晶表示装置において、反射電極がアルミニウムまたは銀を含んでいることおよび配線が銅を含んでいることに起因する表示品位の低下および信頼性の低下を比較的簡単な構造で抑制する。【解決手段】液晶表示装置の第１基板は、複数のゲート配線と、複数のソース配線と、各画素に設けられたＴＦＴと、透明導電材料から形成されＴＦＴに電気的に接続された画素電極と、反射領域内に位置する部分を含む反射電極と、非表示領域に配置された端子部とを有する。画素電極は、反射電極よりも上層に形成されており、反射電極は、画素電極に接していない。端子部は、ゲート配線と同層に形成された第１導電層およびソース配線と同層に形成された第２導電層の少なくとも一方と、画素電極と同層に形成された第３導電層とを含み、且つ、反射電極と同層に形成された導電層を含まない。【選択図】図２Ａ
Description
本開示は、液晶表示装置に関し、特に、各画素が反射領域を含む液晶表示装置に関する。また、本開示は、液晶表示装置の製造方法にも関する。
液晶表示装置は、一般に、透過型液晶表示装置と、反射型液晶表示装置とに大別される。透過型液晶表示装置は、バックライトから出射された光を用いて透過モードの表示を行う。反射型液晶表示装置は、周囲光を用いて反射モードの表示を行う。
反射型液晶表示装置は、屋外で利用される表示装置として好適に用いられている。反射型液晶表示装置は、例えば特許文献１に開示されている。特許文献１に開示されている反射型液晶表示装置では、凹凸状の表面を有する反射膜（反射電極）が画素電極として機能する。
反射電極の材料としては、アルミニウムや銀が用いられることが多い。また、近年、配線の材料として低抵抗な銅を用いることが提案されている。しかしながら、アルミニウムや銀から形成された反射電極および銅から形成された配線を備えた液晶表示装置では、後に詳述するように、フリッカの発生による表示品位の低下や、反射電極の電食、端子部の腐食等による信頼性の低下が懸念される。そして、これらを抑制しようとすると製造プロセスや膜構成が複雑化するという問題がある。
本発明は、上記問題に鑑みてなされたものであり、その目的は、各画素が反射領域を含む液晶表示装置において、反射電極がアルミニウムまたは銀を含んでいることおよび配線が銅を含んでいることに起因する表示品位の低下および信頼性の低下を比較的簡単な構造で抑制することにある。
本明細書は、以下の項目に記載の液晶表示装置および液晶表示装置の製造方法を開示している。
［項目１］
第１基板と、
前記第１基板に対向する第２基板と、
前記第１基板と前記第２基板との間に設けられた液晶層と、
を備え、
複数の行および複数の列を含むマトリクス状に配列された複数の画素を含む表示領域と、前記表示領域の周辺に位置する非表示領域と、を有する液晶表示装置であって、
前記複数の画素のそれぞれは、反射モードで表示を行う反射領域を含み、
前記第１基板は、
行方向に延びる複数のゲート配線と、
列方向に延びる複数のソース配線と、
前記複数の画素のそれぞれに設けられた薄膜トランジスタと、
透明導電材料から形成され、前記薄膜トランジスタに電気的に接続された画素電極と、
前記反射領域内に位置する部分を含む反射電極と、
前記非表示領域に配置された端子部と、
を有し、
前記反射電極は、アルミニウムまたは銀を含む金属層を有し、
前記複数のゲート配線および前記複数のソース配線の少なくとも一方は、銅を含む金属層を最上層として有し、
前記画素電極は、前記反射電極よりも上層に形成されており、
前記反射電極は、前記画素電極に接しておらず、
前記端子部は、前記複数のゲート配線と同層に形成された第１導電層および前記複数のソース配線と同層に形成された第２導電層の少なくとも一方と、前記画素電極と同層に形成された第３導電層とを含み、且つ、前記反射電極と同層に形成された導電層を含まない、液晶表示装置。
第１基板と、
前記第１基板に対向する第２基板と、
前記第１基板と前記第２基板との間に設けられた液晶層と、
を備え、
複数の行および複数の列を含むマトリクス状に配列された複数の画素を含む表示領域と、前記表示領域の周辺に位置する非表示領域と、を有する液晶表示装置であって、
前記複数の画素のそれぞれは、反射モードで表示を行う反射領域を含み、
前記第１基板は、
行方向に延びる複数のゲート配線と、
列方向に延びる複数のソース配線と、
前記複数の画素のそれぞれに設けられた薄膜トランジスタと、
透明導電材料から形成され、前記薄膜トランジスタに電気的に接続された画素電極と、
前記反射領域内に位置する部分を含む反射電極と、
前記非表示領域に配置された端子部と、
を有し、
前記反射電極は、アルミニウムまたは銀を含む金属層を有し、
前記複数のゲート配線および前記複数のソース配線の少なくとも一方は、銅を含む金属層を最上層として有し、
前記画素電極は、前記反射電極よりも上層に形成されており、
前記反射電極は、前記画素電極に接しておらず、
前記端子部は、前記複数のゲート配線と同層に形成された第１導電層および前記複数のソース配線と同層に形成された第２導電層の少なくとも一方と、前記画素電極と同層に形成された第３導電層とを含み、且つ、前記反射電極と同層に形成された導電層を含まない、液晶表示装置。
［項目２］
前記第２基板は、透明導電材料から形成され前記画素電極に対向する対向電極を有する、項目１に記載の液晶表示装置。
前記第２基板は、透明導電材料から形成され前記画素電極に対向する対向電極を有する、項目１に記載の液晶表示装置。
［項目３］
前記反射電極は、凹凸表面構造を有する、項目１または２に記載の液晶表示装置。
前記反射電極は、凹凸表面構造を有する、項目１または２に記載の液晶表示装置。
［項目４］
前記第１基板は、前記反射電極を覆う有機絶縁層をさらに有し、
前記画素電極は、前記有機絶縁層上に設けられている、項目３に記載の液晶表示装置。
前記第１基板は、前記反射電極を覆う有機絶縁層をさらに有し、
前記画素電極は、前記有機絶縁層上に設けられている、項目３に記載の液晶表示装置。
［項目５］
前記第１基板は、
前記薄膜トランジスタを覆う保護絶縁層と、
前記保護絶縁層上に設けられたさらなる有機絶縁層と、
をさらに有し、
前記反射電極は、前記さらなる有機絶縁層上に設けられている、項目４に記載の液晶表示装置。
前記第１基板は、
前記薄膜トランジスタを覆う保護絶縁層と、
前記保護絶縁層上に設けられたさらなる有機絶縁層と、
をさらに有し、
前記反射電極は、前記さらなる有機絶縁層上に設けられている、項目４に記載の液晶表示装置。
［項目６］
前記第１基板は、前記非表示領域に配置された配線接続部をさらに有し、
前記配線接続部は、前記複数のゲート配線と同層に形成された第４導電層と、前記複数のソース配線と同層に形成された第５導電層と、前記反射電極と同層に形成された第６導電層とを含む、項目１から５のいずれかに記載の液晶表示装置。
前記第１基板は、前記非表示領域に配置された配線接続部をさらに有し、
前記配線接続部は、前記複数のゲート配線と同層に形成された第４導電層と、前記複数のソース配線と同層に形成された第５導電層と、前記反射電極と同層に形成された第６導電層とを含む、項目１から５のいずれかに記載の液晶表示装置。
［項目７］
前記端子部は、前記第１導電層および前記第２導電層のうちの少なくとも前記第２導電層を含む、項目１から６のいずれかに記載の液晶表示装置。
前記端子部は、前記第１導電層および前記第２導電層のうちの少なくとも前記第２導電層を含む、項目１から６のいずれかに記載の液晶表示装置。
［項目８］
前記端子部は、前記第１導電層および前記第２導電層のうちの前記第１導電層を含み、且つ、前記第２導電層を含まない、項目１から６のいずれかに記載の液晶表示装置。
前記端子部は、前記第１導電層および前記第２導電層のうちの前記第１導電層を含み、且つ、前記第２導電層を含まない、項目１から６のいずれかに記載の液晶表示装置。
［項目９］
項目７に記載の液晶表示装置の製造方法であって、
前記第１基板を作製する工程は、
基板上に、前記薄膜トランジスタを形成する工程（ａ）と、
前記薄膜トランジスタを覆う保護絶縁層を形成する工程（ｂ）と、
前記保護絶縁層上に、第１有機絶縁層を形成する工程（ｃ）と、
前記第１有機絶縁層上に、前記反射電極を形成する工程（ｄ）と、
前記反射電極を覆うように第２有機絶縁層を形成する工程（ｅ）と、
前記第２有機絶縁層上に、前記画素電極および前記第３導電層を形成する工程（ｆ）と、
を包含し、
前記複数のソース配線は、銅を含む前記金属層を最上層として有し、
前記薄膜トランジスタを形成する前記工程（ａ）は、前記複数のソース配線と、前記第２導電層と、前記薄膜トランジスタのソース電極およびドレイン電極とを形成する工程（ａ１）を含み、
前記第１有機絶縁層を形成する前記工程（ｃ）および前記第２有機絶縁層を形成する前記工程（ｅ）は、それぞれベークを行うベーク工程を含み、
前記工程（ｃ）に含まれる前記ベーク工程および前記工程（ｅ）に含まれる前記ベーク工程は、前記第２導電層および前記ドレイン電極が前記保護絶縁層によって覆われた状態で行われる、液晶表示装置の製造方法。
項目７に記載の液晶表示装置の製造方法であって、
前記第１基板を作製する工程は、
基板上に、前記薄膜トランジスタを形成する工程（ａ）と、
前記薄膜トランジスタを覆う保護絶縁層を形成する工程（ｂ）と、
前記保護絶縁層上に、第１有機絶縁層を形成する工程（ｃ）と、
前記第１有機絶縁層上に、前記反射電極を形成する工程（ｄ）と、
前記反射電極を覆うように第２有機絶縁層を形成する工程（ｅ）と、
前記第２有機絶縁層上に、前記画素電極および前記第３導電層を形成する工程（ｆ）と、
を包含し、
前記複数のソース配線は、銅を含む前記金属層を最上層として有し、
前記薄膜トランジスタを形成する前記工程（ａ）は、前記複数のソース配線と、前記第２導電層と、前記薄膜トランジスタのソース電極およびドレイン電極とを形成する工程（ａ１）を含み、
前記第１有機絶縁層を形成する前記工程（ｃ）および前記第２有機絶縁層を形成する前記工程（ｅ）は、それぞれベークを行うベーク工程を含み、
前記工程（ｃ）に含まれる前記ベーク工程および前記工程（ｅ）に含まれる前記ベーク工程は、前記第２導電層および前記ドレイン電極が前記保護絶縁層によって覆われた状態で行われる、液晶表示装置の製造方法。
［項目１０］
前記工程（ｅ）の後で、前記工程（ｆ）の前に、前記保護絶縁層に、前記第２導電層の少なくとも一部を露出させる開口部および前記ドレイン電極の少なくとも一部を露出させる開口部を形成する工程（ｇ）をさらに包含する、項目９に記載の液晶表示装置の製造方法。
前記工程（ｅ）の後で、前記工程（ｆ）の前に、前記保護絶縁層に、前記第２導電層の少なくとも一部を露出させる開口部および前記ドレイン電極の少なくとも一部を露出させる開口部を形成する工程（ｇ）をさらに包含する、項目９に記載の液晶表示装置の製造方法。
［項目１１］
項目８に記載の液晶表示装置の製造方法であって、
前記第１基板を作製する工程は、
基板上に、前記薄膜トランジスタを形成する工程（ａ）と、
前記薄膜トランジスタを覆う保護絶縁層を形成する工程（ｂ）と、
前記保護絶縁層上に、第１有機絶縁層を形成する工程（ｃ）と、
前記第１有機絶縁層上に、前記反射電極を形成する工程（ｄ）と、
前記反射電極を覆うように第２有機絶縁層を形成する工程（ｅ）と、
前記第２有機絶縁層上に、前記画素電極および前記第３導電層を形成する工程（ｆ）と、
を包含し、
前記複数のゲート配線および前記複数のソース配線の両方は、銅を含む前記金属層を最上層として有し、
前記薄膜トランジスタを形成する前記工程（ａ）は、前記複数のゲート配線、前記第１導電層および前記薄膜トランジスタのゲート電極を形成する工程（ａ１）と、前記複数のソース配線、前記薄膜トランジスタのソース電極およびドレイン電極を形成する工程（ａ２）とを含み、
前記第１有機絶縁層を形成する前記工程（ｃ）および前記第２有機絶縁層を形成する前記工程（ｅ）は、それぞれベークを行うベーク工程を含み、
前記工程（ｃ）に含まれる前記ベーク工程および前記工程（ｅ）に含まれる前記ベーク工程は、前記第１導電層および前記ドレイン電極が前記保護絶縁層によって覆われた状態で行われる、液晶表示装置の製造方法。
項目８に記載の液晶表示装置の製造方法であって、
前記第１基板を作製する工程は、
基板上に、前記薄膜トランジスタを形成する工程（ａ）と、
前記薄膜トランジスタを覆う保護絶縁層を形成する工程（ｂ）と、
前記保護絶縁層上に、第１有機絶縁層を形成する工程（ｃ）と、
前記第１有機絶縁層上に、前記反射電極を形成する工程（ｄ）と、
前記反射電極を覆うように第２有機絶縁層を形成する工程（ｅ）と、
前記第２有機絶縁層上に、前記画素電極および前記第３導電層を形成する工程（ｆ）と、
を包含し、
前記複数のゲート配線および前記複数のソース配線の両方は、銅を含む前記金属層を最上層として有し、
前記薄膜トランジスタを形成する前記工程（ａ）は、前記複数のゲート配線、前記第１導電層および前記薄膜トランジスタのゲート電極を形成する工程（ａ１）と、前記複数のソース配線、前記薄膜トランジスタのソース電極およびドレイン電極を形成する工程（ａ２）とを含み、
前記第１有機絶縁層を形成する前記工程（ｃ）および前記第２有機絶縁層を形成する前記工程（ｅ）は、それぞれベークを行うベーク工程を含み、
前記工程（ｃ）に含まれる前記ベーク工程および前記工程（ｅ）に含まれる前記ベーク工程は、前記第１導電層および前記ドレイン電極が前記保護絶縁層によって覆われた状態で行われる、液晶表示装置の製造方法。
本発明の実施形態によると、各画素が反射領域を含む液晶表示装置において、反射電極がアルミニウムまたは銀を含んでいることおよび配線が銅を含んでいることに起因する表示品位の低下および信頼性の低下を比較的簡単な構造で抑制することができる。
反射電極を備えた従来の液晶表示装置において生じる問題をあらためて説明する。
まず、アルミニウムや銀から形成された反射電極と、ＩＴＯのような透明導電材料から形成された対向電極とが液晶層を介して対向していると、アルミニウム（または銀）と透明導電材料との仕事関数の差に起因したフリッカが発生することがある。また、アルミニウムから形成された反射電極がＩＴＯから形成された導電層（電極）に接していると、電食が生じる。さらに、反射電極と同層に形成された（つまりアルミニウムや銀から形成された）導電層が端子部に存在していると、腐食が生じやすい。
また、アクティブマトリクス基板の製造時に、銅から形成された配線がむき出しの状態で熱処理（例えば有機絶縁層を形成する際のベーク工程）が行われると、配線の表面に酸化膜が形成されてしまう。
本発明の実施形態によれば、比較的簡単な構造（あるいは比較的簡単な製造プロセス）で上述したような問題の発生を抑制することができる。
以下、図面を参照しながら本発明の実施形態を説明する。以下では、本発明の実施形態として反射型の液晶表示装置を例示する。
図１を参照しながら、本発明の実施形態による液晶表示装置１００を説明する。図１は、液晶表示装置１００を模式的に示す平面図である。
液晶表示装置１００は、図１に示すように、表示領域ＤＲと、表示領域ＤＲの周辺に位置する非表示領域（周辺領域）ＦＲとを有する。表示領域ＤＲは、複数の画素Ｐを含む。複数の画素Ｐは、複数の行および複数の列を含むマトリクス状に配列されている。各画素Ｐには、薄膜トランジスタ（ＴＦＴ）２と、画素電極ＰＥとが設けられている。
ここで、図２Ａ、図２Ｂおよび図２Ｃも参照しながら、液晶表示装置１００をより具体的に説明する。図２Ａ、図２Ｂおよび図２Ｃは、液晶表示装置１００を模式的に示す断面図である。図２Ａは、表示領域ＤＲの一部（より具体的には各画素ＰにおいてＴＦＴ２が設けられている領域）を示している。図２Ｂは、非表示領域ＦＲの一部（より具体的には後述する配線接続部Ｌｃが設けられている領域）を示している。図２Ｃは、非表示領域ＦＲの他の一部（より具体的には後述する端子部Ｔａが設けられている領域）を示している。
液晶表示装置１００は、図２Ａ、図２Ｂおよび図２Ｃに示すように、アクティブマトリクス基板（以下では「ＴＦＴ基板」と呼ぶ）１０と、ＴＦＴ基板１０に対向する対向基板（「カラーフィルタ基板」とも呼ばれる）２０と、ＴＦＴ基板１０と対向基板２０との間に設けられた液晶層３０とを備える。液晶表示装置１００の各画素Ｐは、周囲光を用いて反射モードで表示を行う反射領域Ｒを含む。
ＴＦＴ基板１０は、図１および図２Ａに示すように、行方向に延びる複数のゲート配線（走査配線）ＧＬと、列方向に延びる複数のソース配線（信号配線）ＳＬと、各画素Ｐに設けられたＴＦＴ２と、ＴＦＴ２に電気的に接続された画素電極ＰＥと、反射領域Ｒ内に位置する部分を含む反射電極ＲＥとを有する。上述したゲート配線ＧＬ等は、絶縁性を有する基板１によって支持されている。基板１は、例えばガラス基板である。ゲート配線ＧＬおよびソース配線ＳＬの少なくとも一方（ここでは両方）は、銅を含む金属層を最上層として有する。
ＴＦＴ２は、ゲート電極３、ゲート絶縁層４、半導体層５、ソース電極６およびドレイン電極７を有する。ゲート電極３は、対応するゲート配線ＧＬに電気的に接続されており、ゲート配線ＧＬからゲート信号（走査信号）を印加される。ゲート絶縁層４は、ゲート電極３を覆うように形成されている。半導体層５は、ゲート絶縁層４上に設けられており、ゲート絶縁層４を介してゲート電極３に対向している。
ソース電極６は、ゲート絶縁層４および半導体層５上に設けられており、半導体層５の一部に接している。ソース電極６は、対応するソース配線ＳＬに電気的に接続されており、ソース配線ＳＬからソース信号（表示信号）を印加される。ドレイン電極７は、ゲート絶縁層４および半導体層５上に設けられており、半導体層５の他の一部に接している。ドレイン電極７は、画素電極ＰＥに電気的に接続されている。
ＴＦＴ２を覆うように保護絶縁層（パッシベーション層）８が設けられている。保護絶縁層８は、例えば無機絶縁層である。保護絶縁層８上に、第１有機絶縁層９が設けられている。第１有機絶縁層９の表面は、その一部（具体的には表示領域ＤＲ内に位置している部分）に凹凸形状を有する。つまり、第１有機絶縁層９は、凹凸表面構造を有する。凹凸表面構造を有する第１有機絶縁層９は、例えば、特許第３３９４９２６号公報に記載されているように感光性樹脂材料を用いて形成され得る。
反射電極ＲＥは、第１有機絶縁層９上に設けられている。反射電極ＲＥは、反射率の高い金属材料から形成されている。本実施形態では、反射電極ＲＥは、アルミニウムまたは銀を含む金属層を有する。反射電極ＲＥは、単一の層であってもよいし、複数の層を含む積層構造を有していてもよい。反射電極ＲＥの表面は、第１有機絶縁層９の凹凸表面構造が反映された凹凸形状を有する。つまり、反射電極ＲＥも凹凸表面構造を有する。反射電極ＲＥの凹凸表面構造は、周囲光を拡散反射してペーパーホワイトに近い表示を実現するために設けられている。凹凸表面構造は、例えば、隣り合う凸部ｐの中心間隔が５μｍ以上５０μｍ以下、好ましくは１０μｍ以上２０μｍ以下となるようにランダムに配置された複数の凸部ｐで構成され得る。基板１の法線方向からみたとき、凸部ｐの形状は略円形または略多角形である。画素Ｐに占める凸部ｐの面積は、例えば約２０％から４０％である。凸部ｐの高さは、例えば１μｍ以上５μｍ以下である。
反射電極ＲＥを覆うように第２有機絶縁層（平坦化層）１１が設けられている。第２有機絶縁層１１は、第１有機絶縁層９と同様に、感光性樹脂材料を用いて形成され得る。
画素電極ＰＥは、透明導電材料（例えばＩＴＯ）から形成されている。画素電極ＰＥは、第２有機絶縁層１１上に設けられている。つまり、画素電極ＰＥは、反射電極ＲＥよりも上層に形成されている。画素電極ＰＥは、保護絶縁層８、第１有機絶縁層９および第２有機絶縁層１１に形成されたコンタクトホールＣＨにおいて、ＴＦＴ２のドレイン電極７に接続されている。また、画素電極ＰＥと反射電極ＲＥとは、互いに接していない。
対向基板２０は、遮光層（ブラックマトリクス）２２と、カラーフィルタ層２３と、対向電極ＣＥとを有する。
遮光層２２は、略格子状に形成されている。カラーフィルタ層２３は、典型的には、赤カラーフィルタ、緑カラーフィルタおよび青カラーフィルタを含む。
対向電極（共通電極）ＣＥは、透明導電材料（例えばＩＴＯ）から形成されている。対向電極ＣＥは、画素電極ＰＥに対向している。対向電極ＣＥは、遮光層２２およびカラーフィルタ層２３上に設けられている。対向電極ＣＥには、複数の画素Ｐで共通の電圧（共通電圧）が印加される。
上述した遮光層２２等は、透明で絶縁性を有する基板２１によって支持されている。基板２１は、例えばガラス基板である。
ＴＦＴ基板１０および対向基板２０の液晶層３０側の最表面には、一対の配向膜（不図示）が設けられている。一対の配向膜は、表示モードに応じて水平配向膜または垂直配向膜であり得る。
液晶層３０の厚さは、複数の柱状スペーサ３１によって規定されている。柱状スペーサ３１は、感光性樹脂材料から形成される。
ＴＦＴ基板１０は、非表示領域ＦＲに配置された複数の端子部Ｔａ（図１および図２Ｃ参照）と、非表示領域ＦＲに配置された複数の配線接続部Ｌｃ（図２Ｂ参照）とをさらに有する。各ゲート配線ＧＬは、対応する端子部Ｔａを介してゲートドライバ（不図示）に接続されている。各ソース配線ＳＬは、対応する端子部Ｔａを介してソースドライバ（不図示）に接続されている。
端子部Ｔａは、図２Ｃに示すように、下層導電層（第１導電層）１２と、中間導電層（第２導電層）１３と、上層導電層（第３導電層）１４とを含む。下層導電層１２は、ゲート配線ＧＬと同層に（つまりゲート配線ＧＬと同じ導電膜から）形成されている。中間導電層１３は、ソース配線ＳＬと同層に（つまりソース配線ＳＬと同じ導電膜から）形成されている。ゲート絶縁層４には、下層導電層１２の一部を露出させる開口部が形成されており、中間導電層１３は、この開口部内で下層導電層１２に接続されている。上層導電層１４は、画素電極ＰＥと同層に（つまり画素電極ＰＥと同じ導電膜から）形成されている。保護絶縁層８には、中間導電層１３の一部を露出させる開口部が形成されており、上層導電層１４は、この開口部内で中間導電層１３に接続されている。従って、下層導電層１２、中間導電層１３および上層導電層１４は、互いに電気的に接続されている。
また、端子部Ｔａは、反射電極ＲＥと同層に形成された導電層を含まない。つまり、端子部Ｔａには、反射電極ＲＥと同じ導電膜から形成された導電層は設けられていない。
配線接続部Ｌｃは、図２Ｂに示すように、下層導電層（第４導電層）１５と、中間導電層（第５導電層）１６と、上層導電層（第６導電層）１７とを含む。下層導電層１５は、ゲート配線ＧＬと同層に（つまりゲート配線ＧＬと同じ導電膜から）形成されている。中間導電層１６は、ソース配線ＳＬと同層に（つまりソース配線ＳＬと同じ導電膜から）形成されている。ゲート絶縁層４には、下層導電層１５の一部を露出させる開口部が形成されており、中間導電層１６は、この開口部内で下層導電層１５に接続されている。上層導電層１７は、反射電極ＲＥと同層に（つまり反射電極ＲＥと同じ導電膜から）形成されている）。保護絶縁層８には、中間導電層１６の一部を露出させるように開口部が形成されており、上層導電層１７は、この開口部内で中間導電層１６に接続されている。従って、下層導電層１５、中間導電層１６および上層導電層１７は、互いに電気的に接続されている。
例えば、配線接続部Ｌｃの上層導電層１７は、反射電極ＲＥから延設された（つまり反射電極ＲＥに電気的に接続された）配線であり、下層導電層１５または中間導電層１６は、対向電極ＣＥと同じ電位が与えられる配線である。この場合、配線接続部Ｌｃにおいて下層導電層１５、中間導電層１６および上層導電層１７が電気的に接続されていることにより、反射電極ＲＥに対向電極ＣＥと同じ電位を与えることができる。
上述したように、本実施形態における液晶表示装置１００では、透明導電材料から形成された画素電極ＰＥが、反射電極ＲＥよりも上層に形成されている。言い換えると、反射電極ＲＥと対向電極ＣＥとの間には画素電極ＰＥが介在している。これにより、フリッカの発生が抑制される。また、反射電極ＲＥは、画素電極ＰＥに接していないので、反射電極ＲＥがアルミニウムから形成されていても電食が生じない。電食を防止するために反射電極ＲＥを積層構造にする必要がない（アルミニウム単層であってよい）ので、反射電極ＲＥの構成を簡略化することもできる。さらに、端子部Ｔａが、反射電極ＲＥと同層に形成された導電層を含んでいないので、端子部Ｔａの腐食が抑制される。また、反射電極ＲＥ上に第２有機絶縁層１１が設けられており、この第２有機絶縁層１１上に画素電極ＰＥが設けられているので、画素電極ＰＥの表面には、反射電極ＲＥの凹凸表面構造は反映されない（つまり画素電極ＰＥの表面は実質的に平坦である）。そのため、凹凸に起因した液晶配向の乱れが発生しにくい。
［液晶表示装置１００の製造方法］
液晶表示装置１００の製造方法を説明する。まず、図３Ａ～図３Ｌおよび図４Ａ～図４Ｌを参照しながら、ＴＦＴ基板１０を作製する工程を説明する。
液晶表示装置１００の製造方法を説明する。まず、図３Ａ～図３Ｌおよび図４Ａ～図４Ｌを参照しながら、ＴＦＴ基板１０を作製する工程を説明する。
図３Ａ～図３Ｌは、ＴＦＴ基板１０を作製する工程を説明するための工程断面図であり、図中の左側、中央、右側には、それぞれ、ＴＦＴ２が形成される領域（ＴＦＴ形成領域）、配線接続部Ｌｃが形成される領域（配線接続部形成領域）、端子部Ｔａが形成される領域（端子部形成領域）を示している。また、図４Ａ～図４Ｌは、ＴＦＴ基板１０を作製する工程を説明するための工程平面図であり、図中の左側、中央、右側には、それぞれ、ＴＦＴ形成領域、配線接続部形成領域、端子部形成領域を示している。
・ＳＴＥＰ１：ゲートメタル層の形成（図３Ａ、図４Ａ）
まず、基板１上に、第１の導電膜（厚さ：例えば５０ｎｍ以上５００ｎｍ以下）を形成する。第１の導電膜は、例えばスパッタリング法により形成される。次に、フォトリソグラフィプロセスにより、第１の導電膜のパターニングを行う。これにより、図３Ａおよび図４Ａに示すように、ゲート電極３、ゲート配線ＧＬ、下層導電層（第１導電層）１２および下層導電層（第４導電層）１５を形成する。ゲート電極３、ゲート配線ＧＬ、下層導電層１２および下層導電層１５を包括して「ゲートメタル層」と呼ぶこともある。
まず、基板１上に、第１の導電膜（厚さ：例えば５０ｎｍ以上５００ｎｍ以下）を形成する。第１の導電膜は、例えばスパッタリング法により形成される。次に、フォトリソグラフィプロセスにより、第１の導電膜のパターニングを行う。これにより、図３Ａおよび図４Ａに示すように、ゲート電極３、ゲート配線ＧＬ、下層導電層（第１導電層）１２および下層導電層（第４導電層）１５を形成する。ゲート電極３、ゲート配線ＧＬ、下層導電層１２および下層導電層１５を包括して「ゲートメタル層」と呼ぶこともある。
基板１としては、絶縁性を有する基板を用いることができる。基板１として、具体的には、ガラス基板、シリコン基板、耐熱性を有するプラスチック基板（樹脂基板）などを用いることができる。
第１の導電膜は、銅（Ｃｕ）を含む金属層を最上層として有する。第１の導電膜は、例えば、Ｃｕ層またはＣｕ合金層の単層膜であってもよいし、下層としてチタン（Ｔｉ）層またはモリブデン（Ｍｏ）層を含み、上層としてＣｕ層またはＣｕ合金層を含む積層膜であってもよい。
・ＳＴＥＰ２：ゲート絶縁層４の形成（図３Ｂ、図４Ｂ）
次に、図３Ｂおよび図４Ｂに示すように、ゲート電極３、ゲート配線ＧＬ、下層導電層１２および１５を覆うゲート絶縁層４（厚さ：例えば２００ｎｍ以上６００ｎｍ以下）を形成する。ゲート絶縁層４は、例えばＣＶＤ法により形成される。ゲート絶縁層４としては、例えば窒化珪素（ＳｉＮｘ）層を用いることができる。
次に、図３Ｂおよび図４Ｂに示すように、ゲート電極３、ゲート配線ＧＬ、下層導電層１２および１５を覆うゲート絶縁層４（厚さ：例えば２００ｎｍ以上６００ｎｍ以下）を形成する。ゲート絶縁層４は、例えばＣＶＤ法により形成される。ゲート絶縁層４としては、例えば窒化珪素（ＳｉＮｘ）層を用いることができる。
・ＳＴＥＰ３：半導体層５の形成（図３Ｃ、図４Ｃ）
続いて、ゲート絶縁層４上に酸化物半導体膜（厚さ：例えば１５ｎｍ以上２００ｎｍ以下）を形成する。この後、酸化物半導体膜のアニール処理を行ってもよい。次に、フォトリソグラフィプロセスにより酸化物半導体膜のパターニングを行う。これにより、図３Ｃおよび図４Ｃに示すように、ＴＦＴ形成領域においてＴＦＴ２の活性層となる半導体層５を形成する。
続いて、ゲート絶縁層４上に酸化物半導体膜（厚さ：例えば１５ｎｍ以上２００ｎｍ以下）を形成する。この後、酸化物半導体膜のアニール処理を行ってもよい。次に、フォトリソグラフィプロセスにより酸化物半導体膜のパターニングを行う。これにより、図３Ｃおよび図４Ｃに示すように、ＴＦＴ形成領域においてＴＦＴ２の活性層となる半導体層５を形成する。
酸化物半導体膜は、例えばスパッタリング法により形成される。酸化物半導体膜として、例えば、Ｉｎ、ＧａおよびＺｎを含むＩｎ－Ｇａ－Ｚｎ－Ｏ系半導体膜を用いることができる。
なお、半導体層５は、酸化物半導体膜から形成された酸化物半導体層でなくてもよい。例えば、半導体層５は、アモルファスシリコン（ａ―Ｓｉ）層であってもよい。
・ＳＴＥＰ４：ゲート絶縁層４への開口部４ａ、４ｂの形成（図３Ｄ、図４Ｄ）
次に、フォトリソグラフィプロセスにより、ゲート絶縁層４のパターニングを行う。これにより、図３Ｄおよび図４Ｄに示すように、端子部形成領域において下部導電層１２の一部を露出させる開口部４ａをゲート絶縁層４に形成し、配線接続部形成領域において下部導電層１５の一部を露出させる開口部４ｂをゲート絶縁層４に形成する。
次に、フォトリソグラフィプロセスにより、ゲート絶縁層４のパターニングを行う。これにより、図３Ｄおよび図４Ｄに示すように、端子部形成領域において下部導電層１２の一部を露出させる開口部４ａをゲート絶縁層４に形成し、配線接続部形成領域において下部導電層１５の一部を露出させる開口部４ｂをゲート絶縁層４に形成する。
・ＳＴＥＰ５：ソースメタル層の形成（図３Ｅ、図４Ｅ）
続いて、第２の導電膜（厚さ：例えば５０ｎｍ以上５００ｎｍ以下）を形成する。第２の導電膜は、例えばスパッタリング法により形成される。次に、フォトリソグラフィプロセスにより、第２の導電膜のパターニングを行う。これにより、図３Ｅおよび図４Ｅに示すように、ソース電極６、ドレイン電極７、ソース配線ＳＬ、中間導電層（第２導電層）１３および中間導電層（第５導電層）１６を形成する。ソース電極６、ドレイン電極７、ソース配線ＳＬ、中間導電層１３および１６を包括して「ソースメタル層」とも呼ぶ。
続いて、第２の導電膜（厚さ：例えば５０ｎｍ以上５００ｎｍ以下）を形成する。第２の導電膜は、例えばスパッタリング法により形成される。次に、フォトリソグラフィプロセスにより、第２の導電膜のパターニングを行う。これにより、図３Ｅおよび図４Ｅに示すように、ソース電極６、ドレイン電極７、ソース配線ＳＬ、中間導電層（第２導電層）１３および中間導電層（第５導電層）１６を形成する。ソース電極６、ドレイン電極７、ソース配線ＳＬ、中間導電層１３および１６を包括して「ソースメタル層」とも呼ぶ。
ソース電極６は、半導体層５の一部に接しており、ドレイン電極７は、半導体層５の他の一部に接している。中間導電層１３は、開口部４ａ内で下層導電層１２に接しており、中間導電層１６は、開口部４ｂ内で下層導電層１５に接している。
第２の導電膜は、Ｃｕを含む金属層を最上層として有する。第２の導電膜は、例えば、Ｃｕ層またはＣｕ合金層の単層膜であってもよいし、下層としてＴｉ層またはＭｏ層を含み、上層としてＣｕ層またはＣｕ合金層を含む積層膜であってもよい。
・ＳＴＥＰ６：保護絶縁層８の形成（図３Ｆ、図４Ｆ）
次に、図３Ｆおよび図４Ｆに示すように、ＴＦＴ２を覆う保護絶縁層８（厚さ：例えば１００ｎｍ以上５００ｎｍ以下）を形成する。保護絶縁層８は、例えばＣＶＤ法により形成される。保護絶縁層８としては、酸化珪素（ＳｉＯｘ）層、窒化珪素（ＳｉＮｘ）層等を適宜用いることができる。保護絶縁層８は、単層であってもよいし、積層構造を有していてもよい。
次に、図３Ｆおよび図４Ｆに示すように、ＴＦＴ２を覆う保護絶縁層８（厚さ：例えば１００ｎｍ以上５００ｎｍ以下）を形成する。保護絶縁層８は、例えばＣＶＤ法により形成される。保護絶縁層８としては、酸化珪素（ＳｉＯｘ）層、窒化珪素（ＳｉＮｘ）層等を適宜用いることができる。保護絶縁層８は、単層であってもよいし、積層構造を有していてもよい。
・ＳＴＥＰ７：第１有機絶縁層９の形成（図３Ｇ、図４Ｇ）
続いて、図３Ｇおよび図４Ｇに示すように、保護絶縁層８上に第１有機絶縁層９（厚さ：例えば１～３μｍ）を形成する。第１有機絶縁層９は、例えば感光性樹脂材料から形成される。感光性樹脂材料として、例えばアクリル系樹脂材料を用いることができる。
続いて、図３Ｇおよび図４Ｇに示すように、保護絶縁層８上に第１有機絶縁層９（厚さ：例えば１～３μｍ）を形成する。第１有機絶縁層９は、例えば感光性樹脂材料から形成される。感光性樹脂材料として、例えばアクリル系樹脂材料を用いることができる。
表示領域ＤＲ内において、第１有機絶縁層９の表面には凹凸表面構造が形成されている。また、ＴＦＴ形成領域において、第１有機絶縁層９には、基板１の法線方向から見たときにドレイン電極７に重なる開口部９ａが形成されている。さらに、配線接続部形成領域において、第１有機絶縁層９には、基板１の法線方向から見たときに中間導電層１６に重なる開口部９ｂが形成されている。端子部形成領域には、第１有機絶縁層９は形成されていない。
第１有機絶縁層９を形成する工程は、例えば、感光性樹脂材料を塗布する工程、塗布された感光性樹脂材料をパターン露光する工程、露光後の感光性樹脂材料を現像する工程、および、現像後にベークを行う工程を含む。
・ＳＴＥＰ８：保護絶縁層８への開口部８ａの形成（図３Ｈ、図４Ｈ）
次に、フォトリソグラフィプロセスにより、保護絶縁層８のパターニングを行う。これにより、図３Ｈおよび図４Ｈに示すように、配線接続部形成領域において、保護絶縁層８に中間導電層１６の一部を露出させる開口部８ａを形成する。
次に、フォトリソグラフィプロセスにより、保護絶縁層８のパターニングを行う。これにより、図３Ｈおよび図４Ｈに示すように、配線接続部形成領域において、保護絶縁層８に中間導電層１６の一部を露出させる開口部８ａを形成する。
・ＳＴＥＰ９：反射電極ＲＥの形成（図３Ｉ、図４Ｉ）
続いて、第１有機絶縁層９上に、第３の導電膜（厚さ：例えば５０ｎｍ以上３００ｎｍ以下）を形成する。第３の導電膜は、例えばスパッタリング法により形成される。次に、フォトリソグラフィプロセスにより、第３の導電膜のパターニングを行う。これにより、図３Ｉおよび図４Ｉに示すように、反射電極ＲＥおよび上層導電層１７を形成する。このとき、端子部形成領域においては、第３の導電膜は除去され、反射電極ＲＥと同層の導電層は形成されない。反射電極ＲＥには、基板１の法線方向から見たときにドレイン電極７に重なる開口部ｏｐが形成されている。上層導電層１７は、保護絶縁層８の開口部８ａ内において中間導電層１６に接している。
続いて、第１有機絶縁層９上に、第３の導電膜（厚さ：例えば５０ｎｍ以上３００ｎｍ以下）を形成する。第３の導電膜は、例えばスパッタリング法により形成される。次に、フォトリソグラフィプロセスにより、第３の導電膜のパターニングを行う。これにより、図３Ｉおよび図４Ｉに示すように、反射電極ＲＥおよび上層導電層１７を形成する。このとき、端子部形成領域においては、第３の導電膜は除去され、反射電極ＲＥと同層の導電層は形成されない。反射電極ＲＥには、基板１の法線方向から見たときにドレイン電極７に重なる開口部ｏｐが形成されている。上層導電層１７は、保護絶縁層８の開口部８ａ内において中間導電層１６に接している。
第３の導電膜は、アルミニウム（Ａｌ）または銀（Ａｇ）を含む金属層を有する。第３の導電膜は、例えば、Ａｌ層、Ａｌ合金層、Ａｇ層またはＡｇ合金層の単層膜であってもよいし、積層膜であってもよい。積層膜としては、例えば、下層としてＭｏ層、上層としてＡｌ層を含む積層膜や、下層としてＩＴＯ層、中間層としてＡｇ層、上層としてＩＴＯ層を含む積層膜を用いることができる。
・ＳＴＥＰ１０：第２有機絶縁層１１の形成（図３Ｊ、図４Ｊ）
次に、図３Ｊおよび図４Ｊに示すように、反射電極ＲＥおよび上層導電層１７を覆うように第２有機絶縁層１１（厚さ：例えば１～３μｍ）を形成する。第２有機絶縁層１１は、例えば感光性樹脂材料から形成される。感光性樹脂材料として、例えばアクリル系樹脂材料を用いることができる。
次に、図３Ｊおよび図４Ｊに示すように、反射電極ＲＥおよび上層導電層１７を覆うように第２有機絶縁層１１（厚さ：例えば１～３μｍ）を形成する。第２有機絶縁層１１は、例えば感光性樹脂材料から形成される。感光性樹脂材料として、例えばアクリル系樹脂材料を用いることができる。
ＴＦＴ形成領域において、第２有機絶縁層１１には、基板１の法線方向から見たときにドレイン電極７に重なる開口部１１ａが形成されている。端子部形成領域には、第２有機絶縁層１１は形成されていない。
第２有機絶縁層１１を形成する工程は、例えば、感光性樹脂材料を塗布する工程、塗布された感光性樹脂材料をパターン露光する工程、露光後の感光性樹脂材料を現像する工程、および、現像後にベークを行う工程を含む。
・ＳＴＥＰ１１：保護絶縁層８への開口部８ｂ、８ｃの形成（図３Ｋ、図４Ｋ）
次に、フォトリソグラフィプロセスにより、保護絶縁層８のパターニングを行う。これにより、図３Ｋおよび図４Ｋに示すように、ＴＦＴ形成領域において、ドレイン電極７の少なくとも一部を露出させる開口部８ｂを保護絶縁層８に形成するとともに、端子部形成領域において、中間導電層１３の少なくとも一部を露出させる開口部８ｃを保護絶縁層８に形成する。
次に、フォトリソグラフィプロセスにより、保護絶縁層８のパターニングを行う。これにより、図３Ｋおよび図４Ｋに示すように、ＴＦＴ形成領域において、ドレイン電極７の少なくとも一部を露出させる開口部８ｂを保護絶縁層８に形成するとともに、端子部形成領域において、中間導電層１３の少なくとも一部を露出させる開口部８ｃを保護絶縁層８に形成する。
・ＳＴＥＰ１２：画素電極ＰＥの形成（図３Ｌ、図４Ｌ）
その後、第２有機絶縁層１１上に、透明導電膜（厚さ：例えば２０ｎｍ以上３００ｎｍ以下）を形成する。透明導電膜は、例えばスパッタリング法により形成される。透明導電膜の材料としては、例えばＩＴＯを用いることができる。次に、フォトリソグラフィプロセスにより透明導電膜のパターニングを行う。これにより、図３Ｌおよび図４Ｌに示すように、画素電極ＰＥおよび上層導電層１４を形成する。画素電極ＰＥは、保護絶縁層８の開口部８ｂ内においてドレイン電極７に接している。上層導電層１４は、保護絶縁層８の開口部８ｃ内において中間導電層１３に接している。
その後、第２有機絶縁層１１上に、透明導電膜（厚さ：例えば２０ｎｍ以上３００ｎｍ以下）を形成する。透明導電膜は、例えばスパッタリング法により形成される。透明導電膜の材料としては、例えばＩＴＯを用いることができる。次に、フォトリソグラフィプロセスにより透明導電膜のパターニングを行う。これにより、図３Ｌおよび図４Ｌに示すように、画素電極ＰＥおよび上層導電層１４を形成する。画素電極ＰＥは、保護絶縁層８の開口部８ｂ内においてドレイン電極７に接している。上層導電層１４は、保護絶縁層８の開口部８ｃ内において中間導電層１３に接している。
このようにして、ＴＦＴ基板１０が作製される。対向基板２０を作製する工程および液晶層３０を形成する工程は、公知の種々の手法を用いて行われ得るので、ここではその説明を省略する。
上述した製造方法によれば、第１有機絶縁層９を形成する工程（図３Ｇ、図４Ｇ）に含まれるベーク工程および第２有機絶縁層１１を形成する工程（図３Ｊ、図４Ｊ）に含まれるベーク工程は、中間導電層１３およびドレイン電極７が保護絶縁層８によって覆われた状態で行われる。そのため、中間導電層１３およびドレイン電極７の最上層（Ｃｕを含む金属層）の表面に酸化膜が形成されることを防止できる。
また、反射電極ＲＥを形成する工程（図３Ｉ、図４Ｉ）において、端子部形成領域の中間導電層１３は保護絶縁層８によって覆われているので、第３の導電膜をパターニングする際の薬液（エッチング液）によって中間導電層１３がダメージを受けることが防止される。
［比較例のＴＦＴ基板９１０およびその作製工程］
図５Ａ、図５Ｂおよび図５Ｃを参照しながら、比較例のＴＦＴ基板９１０を説明する。比較例のＴＦＴ基板９１０は、反射型の液晶表示装置に用いられる。図５Ａ、図５Ｂおよび図５Ｃは、ＴＦＴ基板９１０を示す断面図である。図５Ａは、表示領域ＤＲの一部（より具体的には各ＴＦＴ９０２が設けられている領域）を示している。図５Ｂは、非表示領域ＦＲの一部（より具体的には配線接続部Ｌｃが設けられている領域）を示している。図５Ｃは、非表示領域ＦＲの他の一部（より具体的には端子部Ｔａが設けられている領域）を示している。
図５Ａ、図５Ｂおよび図５Ｃを参照しながら、比較例のＴＦＴ基板９１０を説明する。比較例のＴＦＴ基板９１０は、反射型の液晶表示装置に用いられる。図５Ａ、図５Ｂおよび図５Ｃは、ＴＦＴ基板９１０を示す断面図である。図５Ａは、表示領域ＤＲの一部（より具体的には各ＴＦＴ９０２が設けられている領域）を示している。図５Ｂは、非表示領域ＦＲの一部（より具体的には配線接続部Ｌｃが設けられている領域）を示している。図５Ｃは、非表示領域ＦＲの他の一部（より具体的には端子部Ｔａが設けられている領域）を示している。
ＴＦＴ基板９１０は、図５Ａに示すように、各画素に設けられたＴＦＴ９０２と、ＴＦＴ９０２に電気的に接続された画素電極ＰＥと、行方向に延びる複数のゲート配線および列方向に延びる複数のソース配線（いずれも不図示）とを有する。上述したＴＦＴ９０２等は、絶縁性を有する基板９０１によって支持されている。ゲート配線およびソース配線は、銅を含む金属層を最上層として有する。
ＴＦＴ９０２は、ゲート電極９０３、ゲート絶縁層９０４、半導体層９０５、ソース電極９０６およびドレイン電極９０７を有する。ゲート電極９０３は、対応するゲート配線に電気的に接続されており、ゲート配線からゲート信号を印加される。ゲート絶縁層９０４は、ゲート電極９０３を覆うように形成されている。半導体層９０５は、ゲート絶縁層９０４上に設けられており、ゲート絶縁層９０４を介してゲート電極９０３に対向している。
ソース電極９０６は、ゲート絶縁層９０４および半導体層９０５上に設けられており、半導体層９０５の一部に接している。ソース電極９０６は、対応するソース配線に電気的に接続されており、ソース配線からソース信号を印加される。ドレイン電極９０７は、ゲート絶縁層９０４および半導体層９０５上に設けられており、半導体層９０５の他の一部に接している。ドレイン電極９０７は、画素電極ＰＥに電気的に接続されている。
ＴＦＴ９０２を覆うように保護絶縁層（パッシベーション層）９０８が設けられている。保護絶縁層９０８は、例えば無機絶縁層である。保護絶縁層９０８上に、有機絶縁層９０９が設けられている。有機絶縁層９０９の表面は、その一部（具体的には表示領域ＤＲ内に位置している部分）に凹凸形状を有する。つまり、有機絶縁層９０９は、凹凸表面構造を有する。凹凸表面構造を有する有機絶縁層９０９は、例えば感光性樹脂材料を用いて形成され得る。
画素電極ＰＥは、有機絶縁層９０９上に設けられている。画素電極ＰＥは、保護絶縁層９０８および有機絶縁層９０９に形成されたコンタクトホールＣＨにおいて、ＴＦＴ９０２のドレイン電極９０７に接続されている。画素電極ＰＥは、反射率の高い金属材料から形成されている。従って、画素電極ＰＥは、反射電極としても機能する。画素電極ＰＥは、アルミニウムまたは銀を含む金属層を有する。画素電極ＰＥの表面は、有機絶縁層９０９の凹凸表面構造が反映された凹凸形状を有する。つまり、画素電極ＰＥも凹凸表面構造を有する。
ＴＦＴ基板９１０は、非表示領域ＦＲに配置された複数の端子部Ｔａ（図５Ｃ参照）と、非表示領域ＦＲに配置された複数の配線接続部Ｌｃ（図５Ｂ参照）とをさらに有する。各ゲート配線は、対応する端子部Ｔａを介してゲートドライバに接続されている。各ソース配線は、対応する端子部Ｔａを介してソースドライバに接続されている。
端子部Ｔａは、図５Ｃに示すように、下層導電層９１２と、中間導電層９１３と、上層導電層９１４とを含む。下層導電層９１２は、ゲート配線と同層に（つまりゲート配線と同じ導電膜から）形成されている。中間導電層９１３は、ソース配線と同層に（つまりソース配線と同じ導電膜から）形成されている。ゲート絶縁層９０４には、下層導電層９１２の一部を露出させる開口部が形成されており、中間導電層９１３は、この開口部内で下層導電層９１２に接続されている。上層導電層９１４は、画素電極ＰＥと同層に（つまり画素電極ＰＥと同じ導電膜から）形成されている。保護絶縁層９０８には、中間導電層９１３の一部を露出させる開口部が形成されており、上層導電層９１４は、この開口部内で中間導電層９１３に接続されている。従って、下層導電層９１２、中間導電層９１３および上層導電層９１４は、互いに電気的に接続されている。
配線接続部Ｌｃは、図５Ｂに示すように、下層導電層９１５と、上層導電層９１６とを含む。下層導電層９１５は、ゲート配線と同層に（つまりゲート配線と同じ導電膜から）形成されている。上層導電層９１６は、ソース配線と同層に（つまりソース配線と同じ導電膜から）形成されている。ゲート絶縁層９０４には、下層導電層９１５の一部を露出させる開口部が形成されており、上層導電層９１６は、この開口部内で下層導電層９１５に接続されている。従って、下層導電層９１５および上層導電層９１６は、互いに電気的に接続されている。
図６Ａ～図６Ｈは、ＴＦＴ基板９１０を作製する工程を説明するための工程断面図であり、図中の左側、中央、右側には、それぞれ、ＴＦＴ形成領域、配線接続部形成領域および端子部形成領域を示している。
・ＳＴＥＰ１Ａ：ゲートメタル層の形成（図６Ａ）
まず、基板９０１上に、例えばスパッタリング法により第１の導電膜を形成する。次に、フォトリソグラフィプロセスにより、第１の導電膜のパターニングを行う。これにより、図６Ａに示すように、ゲートメタル層、具体的には、ゲート電極９０３、ゲート配線、下層導電層９１２および９１５を形成する。第１の導電膜は、Ｃｕを含む金属層を最上層として有する。
まず、基板９０１上に、例えばスパッタリング法により第１の導電膜を形成する。次に、フォトリソグラフィプロセスにより、第１の導電膜のパターニングを行う。これにより、図６Ａに示すように、ゲートメタル層、具体的には、ゲート電極９０３、ゲート配線、下層導電層９１２および９１５を形成する。第１の導電膜は、Ｃｕを含む金属層を最上層として有する。
・ＳＴＥＰ２Ａ：ゲート絶縁層９０４の形成（図６Ｂ）
次に、図６Ｂに示すように、例えばＣＶＤ法によりゲート電極９０３、ゲート配線、下層導電層９１２および９１５を覆うゲート絶縁層９０４を形成する。
次に、図６Ｂに示すように、例えばＣＶＤ法によりゲート電極９０３、ゲート配線、下層導電層９１２および９１５を覆うゲート絶縁層９０４を形成する。
・ＳＴＥＰ３Ａ：半導体層９０５の形成（図６Ｃ）
続いて、ゲート絶縁層４上に酸化物半導体膜を形成する。次に、フォトリソグラフィプロセスにより酸化物半導体膜のパターニングを行う。これにより、図６Ｃに示すように、ＴＦＴ形成領域においてＴＦＴ９０２の活性層となる半導体層９０５を形成する。
続いて、ゲート絶縁層４上に酸化物半導体膜を形成する。次に、フォトリソグラフィプロセスにより酸化物半導体膜のパターニングを行う。これにより、図６Ｃに示すように、ＴＦＴ形成領域においてＴＦＴ９０２の活性層となる半導体層９０５を形成する。
・ＳＴＥＰ４Ａ：ゲート絶縁層９０４への開口部９０４ａ、９０４ｂの形成（図６Ｄ）
次に、フォトリソグラフィプロセスにより、ゲート絶縁層９０４のパターニングを行う。これにより、図６Ｄに示すように、端子部形成領域において下部導電層９１２の一部を露出させる開口部９０４ａをゲート絶縁層９０４に形成し、配線接続部形成領域において下部導電層９１５の一部を露出させる開口部９０４ｂをゲート絶縁層９０４に形成する。
次に、フォトリソグラフィプロセスにより、ゲート絶縁層９０４のパターニングを行う。これにより、図６Ｄに示すように、端子部形成領域において下部導電層９１２の一部を露出させる開口部９０４ａをゲート絶縁層９０４に形成し、配線接続部形成領域において下部導電層９１５の一部を露出させる開口部９０４ｂをゲート絶縁層９０４に形成する。
・ＳＴＥＰ５Ａ：ソースメタル層の形成（図６Ｅ）
続いて、例えばスパッタリング法により第２の導電膜を形成する。次に、フォトリソグラフィプロセスにより、第２の導電膜のパターニングを行う。これにより、図６Ｅに示すように、ソースメタル層、具体的には、ソース電極９０６、ドレイン電極９０７、ソース配線、中間導電層９１３および上層導電層９１６を形成する。
続いて、例えばスパッタリング法により第２の導電膜を形成する。次に、フォトリソグラフィプロセスにより、第２の導電膜のパターニングを行う。これにより、図６Ｅに示すように、ソースメタル層、具体的には、ソース電極９０６、ドレイン電極９０７、ソース配線、中間導電層９１３および上層導電層９１６を形成する。
ソース電極９０６は、半導体層９０５の一部に接しており、ドレイン電極９０７は、半導体層９０５の他の一部に接している。中間導電層９１３は、開口部９０４ａ内で下層導電層９１２に接しており、上層導電層９１６は、開口部９０４ｂ内で下層導電層９１５に接している。第２の導電膜は、Ｃｕを含む金属層を最上層として有する。
・ＳＴＥＰ６Ａ：保護絶縁層９０８の形成（図６Ｆ）
次に、例えばＣＶＤ法により、ＴＦＴ９０２を覆う保護絶縁層９０８を形成する。次に、フォトリソグラフィプロセスにより、保護絶縁層９０８のパターニングを行う。これにより、図６Ｆに示すように、ＴＦＴ形成領域において、ドレイン電極９０７の一部を露出させる開口部９０８ａを保護絶縁層９０８に形成するとともに、端子部形成領域において、中間導電層９１３の一部を露出させる開口部９０８ｂを保護絶縁層９０８に形成する。
次に、例えばＣＶＤ法により、ＴＦＴ９０２を覆う保護絶縁層９０８を形成する。次に、フォトリソグラフィプロセスにより、保護絶縁層９０８のパターニングを行う。これにより、図６Ｆに示すように、ＴＦＴ形成領域において、ドレイン電極９０７の一部を露出させる開口部９０８ａを保護絶縁層９０８に形成するとともに、端子部形成領域において、中間導電層９１３の一部を露出させる開口部９０８ｂを保護絶縁層９０８に形成する。
・ＳＴＥＰ７Ａ：有機絶縁層９０９の形成（図６Ｇ）
続いて、図６Ｇに示すように、保護絶縁層９０８上に有機絶縁層９０９を形成する。有機絶縁層９０９は、感光性樹脂材料から形成される。
続いて、図６Ｇに示すように、保護絶縁層９０８上に有機絶縁層９０９を形成する。有機絶縁層９０９は、感光性樹脂材料から形成される。
表示領域ＤＲ内において、有機絶縁層９０９の表面には凹凸表面構造が形成されている。また、ＴＦＴ形成領域において、有機絶縁層９０９には、ドレイン電極９０７の一部を露出させる開口部９０９ａが形成されている。端子部形成領域には、有機絶縁層９０９は形成されていない。
有機絶縁層９０９を形成する工程は、感光性樹脂材料を塗布する工程、塗布された感光性樹脂材料をパターン露光する工程、露光後の感光性樹脂材料を現像する工程、および、現像後にベークを行う工程を含む。
・ＳＴＥＰ８Ａ：画素電極ＰＥの形成（図６Ｈ）
続いて、例えばスパッタリング法により有機絶縁層９上に第３の導電膜を形成する。次に、フォトリソグラフィプロセスにより、第３の導電膜のパターニングを行う。これにより、図６Ｈに示すように、画素電極ＰＥおよび上層導電層９１４を形成する。画素電極ＰＥは、保護絶縁層９０８の開口部９０８ａおよび有機絶縁層９０９の開口部９０９ａから構成されるコンタクトホールＣＨ内においてドレイン電極９０７に接している。上層導電層９１４は、保護絶縁層９０８の開口部９０８ｂ内において中間導電層９１３に接している。このようにして、ＴＦＴ基板９１０が作製される。
続いて、例えばスパッタリング法により有機絶縁層９上に第３の導電膜を形成する。次に、フォトリソグラフィプロセスにより、第３の導電膜のパターニングを行う。これにより、図６Ｈに示すように、画素電極ＰＥおよび上層導電層９１４を形成する。画素電極ＰＥは、保護絶縁層９０８の開口部９０８ａおよび有機絶縁層９０９の開口部９０９ａから構成されるコンタクトホールＣＨ内においてドレイン電極９０７に接している。上層導電層９１４は、保護絶縁層９０８の開口部９０８ｂ内において中間導電層９１３に接している。このようにして、ＴＦＴ基板９１０が作製される。
比較例のＴＦＴ基板９１０を用いた液晶表示装置では、金属材料から形成された画素電極（反射電極）ＰＥが、透明導電材料から形成された対向電極と液晶層を介して対向することになる。そのため、両者の仕事関数の差に起因したフリッカが発生する。また、ここでは図示しないが、画素電極ＲＥがＩＴＯから形成された導電層（電極）に接する場合には、電食を防止するために画素電極ＰＥを積層構造にする必要がある（例えばＡｌ層の下層にＭｏ層を設ける必要がある）ので、画素電極ＰＥの構成が複雑になる。さらに、端子部Ｔａが、画素電極ＰＥと同層に形成された上層導電層９１４を含んでいるので、端子部Ｔａの腐食が懸念される。また、画素電極ＰＥの凹凸表面構造に起因した液晶配向の乱れが発生するおそれがある。
また、上述したＴＦＴ基板９１０の製造方法によれば、有機絶縁層９０９を形成する工程（図６Ｇ）に含まれるベーク工程は、中間導電層９１３およびドレイン電極９０７がむき出しの状態で行われる。そのため、中間導電層９１３およびドレイン電極９０７の最上層（Ｃｕを含む金属層）の表面に酸化膜が形成されてしまう。
さらに、画素電極ＰＥを形成する工程（図６Ｈ）において、端子部形成領域の中間導電層９１３は保護絶縁層９０８によって覆われていないので、第３の導電膜をパターニングする際の薬液（エッチング液）によって中間導電層９１３がダメージを受けてしまう。
上述したことからわかるように、比較例のＴＦＴ基板９１０を用いた液晶表示装置では、表示品位の低下や信頼性の低下が懸念される。これに対し、本実施形態の液晶表示装置１００およびその製造方法によれば、表示品位の低下および信頼性の低下を比較的簡単な構造および／または比較的簡単な製造プロセスで抑制することができる。
なお、上記の説明では、反射型の液晶表示装置を例示したが、本発明の実施形態による液晶表示装置は、反射型に限定されない。本発明の実施形態による液晶表示装置は、透過反射両用型（半透過型）であってもよい。透過反射両用型の液晶表示装置では、各画素Ｐは、反射領域に加えて、バックライト（照明装置）から出射した光を用いて透過モードで表示を行う透過領域を含む。
また、上記の説明では、端子部Ｔａが、下層導電層（第１導電層）１２と中間導電層（第２導電層）１３と上層導電層（第３導電層）１４とを含む構成を例示したが、下層導電層１２および中間導電層１３の一方が省略されてもよい。つまり、図７Ａに示すように、端子部Ｔａにおいて下層導電層１２が省略されてもよいし、図７Ｂに示すように、端子部Ｔａにおいて中間導電層１３が省略されてもよい。中間導電層１３が省略された構成においては、ゲート絶縁層４および保護絶縁層８に、下層導電層１２の一部を露出させるように開口部が形成されており、上層導電層１４は、これらの開口部内で下層導電層１２に接続されている。このように、端子部Ｔａは、下層導電層１２および中間導電層１３の少なくとも一方と、上層導電層１４とを含んでいればよい。
図７Ｂに示したように、中間導電層１３が省略される場合、第１有機絶縁層９を形成する工程に含まれるベーク工程および第２有機絶縁層１１を形成する工程に含まれるベーク工程は、それぞれ図８に示すように、下層導電層１２（およびドレイン電極７）が保護絶縁層８によって覆われた状態で行われる。そのため、下層導電層１２（およびドレイン電極７）の最上層（Ｃｕを含む金属層）の表面に酸化膜が形成されることを防止できる。また、第２有機絶縁層１１を形成する工程の後で、画素電極ＰＥおよび第３導電層１４を形成する工程の前に、保護絶縁層８に、下層導電層１２の少なくとも一部を露出させる開口部およびドレイン電極７の少なくとも一部を露出させる開口部を形成する工程が行われる。
［トップゲート構造］
ここまでの説明では、ＴＦＴ基板１０がボトムゲート構造のＴＦＴ２を有する構成を例示したが、ＴＦＴ基板１０は、トップゲート構造のＴＦＴを有していてもよい。
ここまでの説明では、ＴＦＴ基板１０がボトムゲート構造のＴＦＴ２を有する構成を例示したが、ＴＦＴ基板１０は、トップゲート構造のＴＦＴを有していてもよい。
図９Ａ、図９Ｂおよび図９Ｃを参照しながら、ＴＦＴ基板１０がトップゲート構造のＴＦＴ２Ａを有する液晶表示装置１００Ａを説明する。図９Ａ、図９Ｂおよび図９Ｃは、液晶表示装置１００Ａを模式的に示す断面図である。図９Ａは、表示領域ＤＲの一部（より具体的には各画素ＰにおいてＴＦＴ２Ａが設けられている領域）を示している。図９Ｂは、非表示領域ＦＲの一部（より具体的には配線接続部Ｌｃが設けられている領域）を示している。図９Ｃは、非表示領域ＦＲの他の一部（より具体的には端子部Ｔａが設けられている領域）を示している。
液晶表示装置１００Ａは、図９Ａに示すように、ＴＦＴ基板１０がトップゲート構造のＴＦＴ２Ａを有する点において、図２Ａなどに示した液晶表示装置１００と異なっている。ＴＦＴ２Ａのゲート電極３は、ゲート絶縁層４を介して半導体層５の上方に位置している。半導体層５およびゲート電極３を覆うように上部絶縁層１９が設けられており、上部絶縁層１９上にソース電極６およびドレイン電極７が設けられている。上部絶縁層１９には、半導体層５の一部を露出させる開口部および半導体層５の他の一部を露出させる開口部が形成されており、ソース電極６およびドレイン電極７は、これらの開口部において半導体層５に接続されている。
また、液晶表示装置１００Ａでは、半導体５よりも基板１側に、半導体層５のうちの少なくともチャネル領域に重なる遮光層ＳＨが設けられている。遮光層ＳＨを覆うように下部絶縁層１８が設けられており、ＴＦＴ２Ａは下部絶縁層１８上に設けられている。
端子部Ｔａは、図９Ｃに示すように、下層導電層（第１導電層）１２と、中間導電層（第２導電層）１３と、上層導電層（第３導電層）１４とを含む。下層導電層１２は、ゲート配線ＧＬと同層に形成されている。中間導電層１３は、ソース配線ＳＬと同層に形成されている。上部絶縁層１９には、下層導電層１２の一部を露出させる開口部が形成されており、中間導電層１３は、この開口部内で下層導電層１２に接続されている。上層導電層１４は、画素電極ＰＥと同層に形成されている。保護絶縁層８には、中間導電層１３の一部を露出させる開口部が形成されており、上層導電層１４は、この開口部内で中間導電層１３に接続されている。従って、下層導電層１２、中間導電層１３および上層導電層１４は、互いに電気的に接続されている。
また、端子部Ｔａは、反射電極ＲＥと同層に形成された導電層を含まない。つまり、端子部Ｔａには、反射電極ＲＥと同じ導電膜から形成された導電層は設けられていない。
配線接続部Ｌｃは、図９Ｂに示すように、下層導電層（第４導電層）１５と、中間導電層（第５導電層）１６と、上層導電層（第６導電層）１７とを含む。下層導電層１５は、ゲート配線ＧＬと同層に形成されている。中間導電層１６は、ソース配線ＳＬと同層に形成されている。上部絶縁層１９には、下層導電層１５の一部を露出させる開口部が形成されており、中間導電層１６は、この開口部内で下層導電層１５に接続されている。上層導電層１７は、反射電極ＲＥと同層に形成されている）。保護絶縁層８には、中間導電層１６の一部を露出させるように開口部が形成されており、上層導電層１７は、この開口部内で中間導電層１６に接続されている。従って、下層導電層１５、中間導電層１６および上層導電層１７は、互いに電気的に接続されている。
上述した液晶表示装置１００Ａにおいても、液晶表示装置１００と同様の効果が得られる。
続いて、図１０Ａ～図１０Ｏおよび図１１Ａ～図１１Ｎを参照しながら、液晶表示装置１００ＡのＴＦＴ基板１０を作製する工程を説明する。
図１０Ａ～図１０Ｏは、ＴＦＴ基板１０を作製する工程を説明するための工程断面図であり、図中の左側、中央、右側には、それぞれ、ＴＦＴ２が形成される領域（ＴＦＴ形成領域）、配線接続部Ｌｃが形成される領域（配線接続部形成領域）、端子部Ｔａが形成される領域（端子部形成領域）を示している。また、図１１Ａ～図１１Ｎは、ＴＦＴ基板１０を作製する工程を説明するための工程平面図であり、図中の左側、中央、右側には、それぞれ、ＴＦＴ形成領域、配線接続部形成領域、端子部形成領域を示している。
・ＳＴＥＰ１：遮光層ＳＨの形成（図１０Ａ、図１１Ａ）
まず、基板１上に、遮光膜（厚さ：例えば５０ｎｍ以上５００ｎｍ以下）を形成する。遮光膜は、例えばスパッタリング法により形成される。次に、フォトリソグラフィプロセスにより、遮光膜のパターニングを行う。これにより、図１０Ａおよび図１１Ａに示すように、遮光層ＳＨを形成する。
まず、基板１上に、遮光膜（厚さ：例えば５０ｎｍ以上５００ｎｍ以下）を形成する。遮光膜は、例えばスパッタリング法により形成される。次に、フォトリソグラフィプロセスにより、遮光膜のパターニングを行う。これにより、図１０Ａおよび図１１Ａに示すように、遮光層ＳＨを形成する。
遮光膜は、例えば、アルミニウム（Ａｌ）、クロム（Ｃｒ）、銅（Ｃｕ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）あるいはタングステン（Ｗ）から選ばれた元素を含む金属膜、またはこれらの元素を成分とする合金膜などを用いることができる。また、これらのうち複数の膜を含む積層膜を用いてもよい。
・ＳＴＥＰ２：下部絶縁層１８の形成（図１０Ｂ、図１１Ｂ）
次に、図１０Ｂおよび図１０Ｂに示すように、遮光層ＳＨを覆う下部絶縁層１８（厚さ：例えば２００ｎｍ以上６００ｎｍ以下）を形成する。下部絶縁層１８は、例えばＣＶＤ法により形成される。下部絶縁層１８としては、例えば窒化珪素（ＳｉＮｘ）層を用いることができる。
次に、図１０Ｂおよび図１０Ｂに示すように、遮光層ＳＨを覆う下部絶縁層１８（厚さ：例えば２００ｎｍ以上６００ｎｍ以下）を形成する。下部絶縁層１８は、例えばＣＶＤ法により形成される。下部絶縁層１８としては、例えば窒化珪素（ＳｉＮｘ）層を用いることができる。
・ＳＴＥＰ３：半導体層５の形成（図１０Ｃ、図１１Ｃ）
続いて、下部絶縁層１８上に酸化物半導体膜（厚さ：例えば１５ｎｍ以上２００ｎｍ以下）を形成する。この後、酸化物半導体膜のアニール処理を行ってもよい。次に、フォトリソグラフィプロセスにより酸化物半導体膜のパターニングを行う。これにより、図１０Ｃおよび図１０Ｃに示すように、ＴＦＴ形成領域においてＴＦＴ２の活性層となる半導体層５を形成する。
続いて、下部絶縁層１８上に酸化物半導体膜（厚さ：例えば１５ｎｍ以上２００ｎｍ以下）を形成する。この後、酸化物半導体膜のアニール処理を行ってもよい。次に、フォトリソグラフィプロセスにより酸化物半導体膜のパターニングを行う。これにより、図１０Ｃおよび図１０Ｃに示すように、ＴＦＴ形成領域においてＴＦＴ２の活性層となる半導体層５を形成する。
酸化物半導体膜は、例えばスパッタリング法により形成される。酸化物半導体膜として、例えば、Ｉｎ、ＧａおよびＺｎを含むＩｎ－Ｇａ－Ｚｎ－Ｏ系半導体膜を用いることができる。
なお、半導体層５は、酸化物半導体膜から形成された酸化物半導体層でなくてもよい。例えば、半導体層５は、アモルファスシリコン（ａ―Ｓｉ）層であってもよい。
・ＳＴＥＰ４：ゲート絶縁層４の形成（図１０Ｄ、図１１Ｄ）
その後、図１０Ｄおよび図１１Ｄに示すように、半導体層５を覆うゲート絶縁層４（厚さ：例えば８０ｎｍ以上２５０ｎｍ以下）を形成する。ゲート絶縁層４は、例えばＣＶＤ法により形成される。ゲート絶縁層４としては、例えば酸化珪素（ＳｉＯｘ）層を用いることができる。
その後、図１０Ｄおよび図１１Ｄに示すように、半導体層５を覆うゲート絶縁層４（厚さ：例えば８０ｎｍ以上２５０ｎｍ以下）を形成する。ゲート絶縁層４は、例えばＣＶＤ法により形成される。ゲート絶縁層４としては、例えば酸化珪素（ＳｉＯｘ）層を用いることができる。
・ＳＴＥＰ５：ゲートメタル層の形成（図１０Ｅ、図１１Ｅ）
次に、ゲート絶縁層４上に、第１の導電膜（厚さ：例えば５０ｎｍ以上５００ｎｍ以下）を形成する。第１の導電膜は、例えばスパッタリング法により形成される。次に、フォトリソグラフィプロセスにより、第１の導電膜のパターニングを行う。これにより、図１０Ｅおよび図１１Ｅに示すように、ゲート電極３、ゲート配線ＧＬ、下層導電層（第１導電層）１２および下層導電層（第４導電層）１５を形成する。
次に、ゲート絶縁層４上に、第１の導電膜（厚さ：例えば５０ｎｍ以上５００ｎｍ以下）を形成する。第１の導電膜は、例えばスパッタリング法により形成される。次に、フォトリソグラフィプロセスにより、第１の導電膜のパターニングを行う。これにより、図１０Ｅおよび図１１Ｅに示すように、ゲート電極３、ゲート配線ＧＬ、下層導電層（第１導電層）１２および下層導電層（第４導電層）１５を形成する。
第１の導電膜は、Ｃｕを含む金属層を最上層として有する。第１の導電膜は、例えば、Ｃｕ層またはＣｕ合金層の単層膜であってもよいし、下層としてチタン（Ｔｉ）層またはモリブデン（Ｍｏ）層を含み、上層としてＣｕ層またはＣｕ合金層を含む積層膜であってもよい。
・ＳＴＥＰ６：ゲート絶縁層４のパターニング（図１０Ｆ）
続いて、図１０Ｆに示すように、ゲート絶縁層４のパターニングを行う。ここでは、第１の導電膜をパターニングする際と同一のレジストマスクを用いてパターニングを行うので、ゲート絶縁層４の側面とゲートメタル層の側面とが厚さ方向に整合する。つまり、基板面法線方向から見たとき、ゲート絶縁層４の周縁は、ゲートメタル層の周縁と整合する。
続いて、図１０Ｆに示すように、ゲート絶縁層４のパターニングを行う。ここでは、第１の導電膜をパターニングする際と同一のレジストマスクを用いてパターニングを行うので、ゲート絶縁層４の側面とゲートメタル層の側面とが厚さ方向に整合する。つまり、基板面法線方向から見たとき、ゲート絶縁層４の周縁は、ゲートメタル層の周縁と整合する。
・ＳＴＥＰ７：上部絶縁層１９の形成（図１０Ｇおよび図１１Ｆ）
続いて、図１０Ｇおよび図１１Ｆに示すように、ゲート電極３、半導体層５、下部導電層１２および１５を覆う上部絶縁層４（厚さ：例えば１００ｎｍ以上５００ｎｍ以下）を形成する。上部絶縁層４として、酸化珪素層、窒化珪素層などの無機絶縁層を単層で、または積層させて形成することができる。その後、フォトリソグラフィプロセスにより上部絶縁層１９のパターニングを行う。これにより、ＴＦＴ形成領域において、半導体層５の一部を露出させる開口部１９ａおよび半導体層５の他の一部を露出させる開口部１９ｂを上部絶縁層１９に形成する。また、端子部形成領域において下部導電層１２の一部を露出させる開口部１９ｃを上部絶縁層１９に形成するとともに、配線接続部形成領域において下部導電層１５の一部を露出させる開口部１９ｄを上部絶縁層１９に形成する。
続いて、図１０Ｇおよび図１１Ｆに示すように、ゲート電極３、半導体層５、下部導電層１２および１５を覆う上部絶縁層４（厚さ：例えば１００ｎｍ以上５００ｎｍ以下）を形成する。上部絶縁層４として、酸化珪素層、窒化珪素層などの無機絶縁層を単層で、または積層させて形成することができる。その後、フォトリソグラフィプロセスにより上部絶縁層１９のパターニングを行う。これにより、ＴＦＴ形成領域において、半導体層５の一部を露出させる開口部１９ａおよび半導体層５の他の一部を露出させる開口部１９ｂを上部絶縁層１９に形成する。また、端子部形成領域において下部導電層１２の一部を露出させる開口部１９ｃを上部絶縁層１９に形成するとともに、配線接続部形成領域において下部導電層１５の一部を露出させる開口部１９ｄを上部絶縁層１９に形成する。
・ＳＴＥＰ８：ソースメタル層の形成（図１０Ｈ、図１１Ｇ）
続いて、第２の導電膜（厚さ：例えば５０ｎｍ以上５００ｎｍ以下）を形成する。第２の導電膜は、例えばスパッタリング法により形成される。次に、フォトリソグラフィプロセスにより、第２の導電膜のパターニングを行う。これにより、図１０Ｈおよび図１１Ｇに示すように、ソース電極６、ドレイン電極７、ソース配線ＳＬ、中間導電層（第２導電層）１３および中間導電層（第５導電層）１６を形成する。
続いて、第２の導電膜（厚さ：例えば５０ｎｍ以上５００ｎｍ以下）を形成する。第２の導電膜は、例えばスパッタリング法により形成される。次に、フォトリソグラフィプロセスにより、第２の導電膜のパターニングを行う。これにより、図１０Ｈおよび図１１Ｇに示すように、ソース電極６、ドレイン電極７、ソース配線ＳＬ、中間導電層（第２導電層）１３および中間導電層（第５導電層）１６を形成する。
ソース電極６は、開口部１９ａ内で半導体層５に接しており、ドレイン電極７は、開口部１９ｂ内で半導体層５に接している。中間導電層１３は、開口部１９ｃ内で下層導電層１２に接しており、中間導電層１６は、開口部１９ｄ内で下層導電層１５に接している。
第２の導電膜は、Ｃｕを含む金属層を最上層として有する。第２の導電膜は、例えば、Ｃｕ層またはＣｕ合金層の単層膜であってもよいし、下層としてＴｉ層またはＭｏ層を含み、上層としてＣｕ層またはＣｕ合金層を含む積層膜であってもよい。
・ＳＴＥＰ９：保護絶縁層８の形成（図１０Ｉ、図１１Ｈ）
次に、図１０Ｉおよび図１１Ｈに示すように、ＴＦＴ２Ａを覆う保護絶縁層８（厚さ：例えば１００ｎｍ以上５００ｎｍ以下）を形成する。保護絶縁層８は、例えばＣＶＤ法により形成される。保護絶縁層８としては、酸化珪素（ＳｉＯｘ）層、窒化珪素（ＳｉＮｘ）層等を適宜用いることができる。保護絶縁層８は、単層であってもよいし、積層構造を有していてもよい。
次に、図１０Ｉおよび図１１Ｈに示すように、ＴＦＴ２Ａを覆う保護絶縁層８（厚さ：例えば１００ｎｍ以上５００ｎｍ以下）を形成する。保護絶縁層８は、例えばＣＶＤ法により形成される。保護絶縁層８としては、酸化珪素（ＳｉＯｘ）層、窒化珪素（ＳｉＮｘ）層等を適宜用いることができる。保護絶縁層８は、単層であってもよいし、積層構造を有していてもよい。
・ＳＴＥＰ１０：第１有機絶縁層９の形成（図１０Ｊ、図１１Ｉ）
続いて、図１０Ｊおよび図１１Ｉに示すように、保護絶縁層８上に第１有機絶縁層９（厚さ：例えば１～３μｍ）を形成する。第１有機絶縁層９は、例えば感光性樹脂材料から形成される。感光性樹脂材料として、例えばアクリル系樹脂材料を用いることができる。
続いて、図１０Ｊおよび図１１Ｉに示すように、保護絶縁層８上に第１有機絶縁層９（厚さ：例えば１～３μｍ）を形成する。第１有機絶縁層９は、例えば感光性樹脂材料から形成される。感光性樹脂材料として、例えばアクリル系樹脂材料を用いることができる。
表示領域ＤＲ内において、第１有機絶縁層９の表面には凹凸表面構造が形成されている。また、ＴＦＴ形成領域において、第１有機絶縁層９には、基板１の法線方向から見たときにドレイン電極７に重なる開口部９ａが形成されている。さらに、配線接続部形成領域において、第１有機絶縁層９には、基板１の法線方向から見たときに中間導電層１６に重なる開口部９ｂが形成されている。端子部形成領域には、第１有機絶縁層９は形成されていない。
第１有機絶縁層９を形成する工程は、例えば、感光性樹脂材料を塗布する工程、塗布された感光性樹脂材料をパターン露光する工程、露光後の感光性樹脂材料を現像する工程、および、現像後にベークを行う工程を含む。
・ＳＴＥＰ１１：保護絶縁層８への開口部８ａの形成（図１０Ｋ、図１１Ｊ）
次に、フォトリソグラフィプロセスにより、保護絶縁層８のパターニングを行う。これにより、図１０Ｋおよび図１１Ｊに示すように、配線接続部形成領域において、保護絶縁層８に中間導電層１６の一部を露出させる開口部８ａを形成する。
次に、フォトリソグラフィプロセスにより、保護絶縁層８のパターニングを行う。これにより、図１０Ｋおよび図１１Ｊに示すように、配線接続部形成領域において、保護絶縁層８に中間導電層１６の一部を露出させる開口部８ａを形成する。
・ＳＴＥＰ１２：反射電極ＲＥの形成（図１０Ｌ、図１１Ｋ）
続いて、第１有機絶縁層９上に、第３の導電膜（厚さ：例えば５０ｎｍ以上３００ｎｍ以下）を形成する。第３の導電膜は、例えばスパッタリング法により形成される。次に、フォトリソグラフィプロセスにより、第３の導電膜のパターニングを行う。これにより、図１０Ｌおよび図１１Ｋに示すように、反射電極ＲＥおよび上層導電層１７を形成する。このとき、端子部形成領域においては、第３の導電膜は除去され、反射電極ＲＥと同層の導電層は形成されない。反射電極ＲＥには、基板１の法線方向から見たときにドレイン電極７に重なる開口部ｏｐが形成されている。上層導電層１７は、保護絶縁層８の開口部８ａ内において中間導電層１６に接している。
続いて、第１有機絶縁層９上に、第３の導電膜（厚さ：例えば５０ｎｍ以上３００ｎｍ以下）を形成する。第３の導電膜は、例えばスパッタリング法により形成される。次に、フォトリソグラフィプロセスにより、第３の導電膜のパターニングを行う。これにより、図１０Ｌおよび図１１Ｋに示すように、反射電極ＲＥおよび上層導電層１７を形成する。このとき、端子部形成領域においては、第３の導電膜は除去され、反射電極ＲＥと同層の導電層は形成されない。反射電極ＲＥには、基板１の法線方向から見たときにドレイン電極７に重なる開口部ｏｐが形成されている。上層導電層１７は、保護絶縁層８の開口部８ａ内において中間導電層１６に接している。
第３の導電膜は、ＡｌまたはＡｇを含む金属層を有する。第３の導電膜は、例えば、Ａｌ層、Ａｌ合金層、Ａｇ層またはＡｇ合金層の単層膜であってもよいし、積層膜であってもよい。積層膜としては、例えば、下層としてＭｏ層、上層としてＡｌ層を含む積層膜や、下層としてＩＴＯ層、中間層としてＡｇ層、上層としてＩＴＯ層を含む積層膜を用いることができる。
・ＳＴＥＰ１３：第２有機絶縁層１１の形成（図１０Ｍ、図１１Ｌ）
次に、図１０Ｍおよび図１１Ｌに示すように、反射電極ＲＥおよび上層導電層１７を覆うように第２有機絶縁層１１（厚さ：例えば１～３μｍ）を形成する。第２有機絶縁層１１は、例えば感光性樹脂材料から形成される。感光性樹脂材料として、例えばアクリル系樹脂材料を用いることができる。
次に、図１０Ｍおよび図１１Ｌに示すように、反射電極ＲＥおよび上層導電層１７を覆うように第２有機絶縁層１１（厚さ：例えば１～３μｍ）を形成する。第２有機絶縁層１１は、例えば感光性樹脂材料から形成される。感光性樹脂材料として、例えばアクリル系樹脂材料を用いることができる。
ＴＦＴ形成領域において、第２有機絶縁層１１には、基板１の法線方向から見たときにドレイン電極７に重なる開口部１１ａが形成されている。端子部形成領域には、第２有機絶縁層１１は形成されていない。
第２有機絶縁層１１を形成する工程は、例えば、感光性樹脂材料を塗布する工程、塗布された感光性樹脂材料をパターン露光する工程、露光後の感光性樹脂材料を現像する工程、および、現像後にベークを行う工程を含む。
・ＳＴＥＰ１４：保護絶縁層８への開口部８ｂ、８ｃの形成（図１０Ｎ、図１１Ｍ）
次に、フォトリソグラフィプロセスにより、保護絶縁層８のパターニングを行う。これにより、図１０Ｎおよび図１１Ｍに示すように、ＴＦＴ形成領域において、ドレイン電極７の少なくとも一部を露出させる開口部８ｂを保護絶縁層８に形成するとともに、端子部形成領域において、中間導電層１３の少なくとも一部を露出させる開口部８ｃを保護絶縁層８に形成する。
次に、フォトリソグラフィプロセスにより、保護絶縁層８のパターニングを行う。これにより、図１０Ｎおよび図１１Ｍに示すように、ＴＦＴ形成領域において、ドレイン電極７の少なくとも一部を露出させる開口部８ｂを保護絶縁層８に形成するとともに、端子部形成領域において、中間導電層１３の少なくとも一部を露出させる開口部８ｃを保護絶縁層８に形成する。
・ＳＴＥＰ１５：画素電極ＰＥの形成（図１０Ｏ、図１１Ｎ）
その後、第２有機絶縁層１１上に、透明導電膜（厚さ：例えば２０ｎｍ以上３００ｎｍ以下）を形成する。透明導電膜は、例えばスパッタリング法により形成される。透明導電膜の材料としては、例えばＩＴＯを用いることができる。次に、フォトリソグラフィプロセスにより透明導電膜のパターニングを行う。これにより、図１０Ｏおよび図１１Ｎに示すように、画素電極ＰＥおよび上層導電層１４を形成する。画素電極ＰＥは、保護絶縁層８の開口部８ｂ内においてドレイン電極７に接している。上層導電層１４は、保護絶縁層８の開口部８ｃ内において中間導電層１３に接している。
その後、第２有機絶縁層１１上に、透明導電膜（厚さ：例えば２０ｎｍ以上３００ｎｍ以下）を形成する。透明導電膜は、例えばスパッタリング法により形成される。透明導電膜の材料としては、例えばＩＴＯを用いることができる。次に、フォトリソグラフィプロセスにより透明導電膜のパターニングを行う。これにより、図１０Ｏおよび図１１Ｎに示すように、画素電極ＰＥおよび上層導電層１４を形成する。画素電極ＰＥは、保護絶縁層８の開口部８ｂ内においてドレイン電極７に接している。上層導電層１４は、保護絶縁層８の開口部８ｃ内において中間導電層１３に接している。
このようにして、ＴＦＴ基板１０が作製される。
上述した製造方法によれば、第１有機絶縁層９を形成する工程（図１０Ｊ、図１１Ｉ）に含まれるベーク工程および第２有機絶縁層１１を形成する工程（図１０Ｍ、図１１Ｌ）に含まれるベーク工程は、中間導電層１３およびドレイン電極７が保護絶縁層８によって覆われた状態で行われる。そのため、中間導電層１３およびドレイン電極７の最上層（Ｃｕを含む金属層）の表面に酸化膜が形成されることを防止できる。
また、反射電極ＲＥを形成する工程（図１０Ｌ、図１１Ｋ）において、端子部形成領域の中間導電層１３は保護絶縁層８によって覆われているので、第３の導電膜をパターニングする際の薬液（エッチング液）によって中間導電層１３がダメージを受けることが防止される。
［酸化物半導体について］
酸化物半導体層に含まれる酸化物半導体は、非晶質酸化物半導体であってもよいし、結晶質部分を有する結晶質酸化物半導体であってもよい。結晶質酸化物半導体としては、多結晶酸化物半導体、微結晶酸化物半導体、ｃ軸が層面に概ね垂直に配向した結晶質酸化物半導体などが挙げられる。
酸化物半導体層に含まれる酸化物半導体は、非晶質酸化物半導体であってもよいし、結晶質部分を有する結晶質酸化物半導体であってもよい。結晶質酸化物半導体としては、多結晶酸化物半導体、微結晶酸化物半導体、ｃ軸が層面に概ね垂直に配向した結晶質酸化物半導体などが挙げられる。
酸化物半導体層は、２層以上の積層構造を有していてもよい。酸化物半導体層が積層構造を有する場合には、酸化物半導体層は、非晶質酸化物半導体層と結晶質酸化物半導体層とを含んでいてもよい。あるいは、結晶構造の異なる複数の結晶質酸化物半導体層を含んでいてもよい。また、複数の非晶質酸化物半導体層を含んでいてもよい。酸化物半導体層が上層と下層とを含む２層構造を有する場合、２層のうちゲート電極側に位置する層（ボトムゲート構造なら下層、トップゲート構造なら上層）に含まれる酸化物半導体のエネルギーギャップは、ゲート電極と反対側に位置する層（ボトムゲート構造なら上層、トップゲート構造なら下層）に含まれる酸化物半導体のエネルギーギャップよりも小さくてもよい。ただし、これらの層のエネルギーギャップの差が比較的小さい場合には、ゲート電極側に位置する層の酸化物半導体のエネルギーギャップが、ゲート電極と反対側に位置する層の酸化物半導体のエネルギーギャップよりも大きくてもよい。
非晶質酸化物半導体および上記の各結晶質酸化物半導体の材料、構造、成膜方法、積層構造を有する酸化物半導体層の構成などは、例えば特開２０１４－００７３９９号公報に記載されている。参考のために、特開２０１４－００７３９９号公報の開示内容の全てを本明細書に援用する。
酸化物半導体層は、例えば、Ｉｎ、ＧａおよびＺｎのうち少なくとも１種の金属元素を含んでもよい。本発明の実施形態では、酸化物半導体層は、例えば、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体（例えば酸化インジウムガリウム亜鉛）を含む。ここで、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体は、Ｉｎ（インジウム）、Ｇａ（ガリウム）、Ｚｎ（亜鉛）の三元系酸化物であって、Ｉｎ、ＧａおよびＺｎの割合（組成比）は特に限定されず、例えばＩｎ：Ｇａ：Ｚｎ＝２：２：１、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝１：１：２等を含む。このような酸化物半導体層は、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体を含む酸化物半導体膜から形成され得る。
Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体は、非晶質でもよいし、結晶質でもよい。結晶質Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体としては、ｃ軸が層面に概ね垂直に配向した結晶質Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体が好ましい。
なお、結晶質Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体の結晶構造は、例えば、上述した特開２０１４－００７３９９号公報、特開２０１２－１３４４７５号公報、特開２０１４－２０９７２７号公報などに開示されている。参考のために、特開２０１２－１３４４７５号公報および特開２０１４－２０９７２７号公報の開示内容の全てを本明細書に援用する。Ｉｎ－Ｇａ－Ｚｎ－Ｏ系半導体層を有するＴＦＴは、高い移動度（ａ－ＳｉＴＦＴに比べ２０倍超）および低いリーク電流（ａ－ＳｉＴＦＴに比べ１００分の１未満）を有しているので、駆動ＴＦＴ（例えば、複数の画素を含む表示領域の周辺に、表示領域と同じ基板上に設けられる駆動回路に含まれるＴＦＴ）および画素ＴＦＴ（画素に設けられるＴＦＴ）として好適に用いられる。
酸化物半導体層は、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系半導体の代わりに、他の酸化物半導体を含んでいてもよい。例えばＩｎ－Ｓｎ－Ｚｎ－Ｏ系半導体（例えばＩｎ２Ｏ３－ＳｎＯ２－ＺｎＯ；ＩｎＳｎＺｎＯ）を含んでもよい。Ｉｎ－Ｓｎ－Ｚｎ－Ｏ系半導体は、Ｉｎ（インジウム）、Ｓｎ（スズ）およびＺｎ（亜鉛）の三元系酸化物である。あるいは、酸化物半導体層は、Ｉｎ－Ａｌ－Ｚｎ－Ｏ系半導体、Ｉｎ－Ａｌ－Ｓｎ－Ｚｎ－Ｏ系半導体、Ｚｎ－Ｏ系半導体、Ｉｎ－Ｚｎ－Ｏ系半導体、Ｚｎ－Ｔｉ－Ｏ系半導体、Ｃｄ－Ｇｅ－Ｏ系半導体、Ｃｄ－Ｐｂ－Ｏ系半導体、ＣｄＯ（酸化カドミウム）、Ｍｇ－Ｚｎ－Ｏ系半導体、Ｉｎ－Ｇａ－Ｓｎ－Ｏ系半導体、Ｉｎ－Ｇａ－Ｏ系半導体、Ｚｒ－Ｉｎ－Ｚｎ－Ｏ系半導体、Ｈｆ－Ｉｎ－Ｚｎ－Ｏ系半導体、Ａｌ－Ｇａ－Ｚｎ－Ｏ系半導体、Ｇａ－Ｚｎ－Ｏ系半導体、Ｉｎ－Ｇａ－Ｚｎ－Ｓｎ－Ｏ系半導体、Ｉｎ－Ｗ－Ｚｎ－Ｏ系半導体などを含んでいてもよい。
本発明の実施形態によると、各画素が反射領域を含む液晶表示装置において、反射電極がアルミニウムまたは銀を含んでいることおよび配線が銅を含んでいることに起因する表示品位の低下および信頼性の低下を比較的簡単な構造で抑制することができる。
１ 基板
２、２Ａ 薄膜トランジスタ（ＴＦＴ）
３ ゲート電極
４ ゲート絶縁層
５ 半導体層
６ ソース電極
７ ドレイン電極
８ 保護絶縁層
９ 第１有機絶縁層
１０ ＴＦＴ基板
１１ 第２有機絶縁層
１２ 下層導電層（第１導電層）
１３ 中間導電層（第２導電層）
１４ 上層導電層（第３導電層）
１５ 下層導電層（第４導電層）
１６ 中間導電層（第５導電層）
１７ 上層導電層（第６導電層）
１８ 下部絶縁層
１９ 上部絶縁層
２０ 対向基板
２１ 基板
２２ 遮光層（ブラックマトリクス）
２３ カラーフィルタ層
３０ 液晶層
３１ 柱状スペーサ
１００ 液晶表示装置
Ｐ 画素
Ｒ 反射領域
ＤＲ 表示領域
ＦＲ 非表示領域
ＧＬ ゲート配線
ＳＬ ソース配線
ＰＥ 画素電極
ＲＥ 反射電極
ＣＥ 対向電極
ＣＨ コンタクトホール
Ｔａ 端子部
Ｌｃ 配線接続部
ＳＨ 遮光層
２、２Ａ 薄膜トランジスタ（ＴＦＴ）
３ ゲート電極
４ ゲート絶縁層
５ 半導体層
６ ソース電極
７ ドレイン電極
８ 保護絶縁層
９ 第１有機絶縁層
１０ ＴＦＴ基板
１１ 第２有機絶縁層
１２ 下層導電層（第１導電層）
１３ 中間導電層（第２導電層）
１４ 上層導電層（第３導電層）
１５ 下層導電層（第４導電層）
１６ 中間導電層（第５導電層）
１７ 上層導電層（第６導電層）
１８ 下部絶縁層
１９ 上部絶縁層
２０ 対向基板
２１ 基板
２２ 遮光層（ブラックマトリクス）
２３ カラーフィルタ層
３０ 液晶層
３１ 柱状スペーサ
１００ 液晶表示装置
Ｐ 画素
Ｒ 反射領域
ＤＲ 表示領域
ＦＲ 非表示領域
ＧＬ ゲート配線
ＳＬ ソース配線
ＰＥ 画素電極
ＲＥ 反射電極
ＣＥ 対向電極
ＣＨ コンタクトホール
Ｔａ 端子部
Ｌｃ 配線接続部
ＳＨ 遮光層
Claims (11)
- 第１基板と、
前記第１基板に対向する第２基板と、
前記第１基板と前記第２基板との間に設けられた液晶層と、
を備え、
複数の行および複数の列を含むマトリクス状に配列された複数の画素を含む表示領域と、前記表示領域の周辺に位置する非表示領域と、を有する液晶表示装置であって、
前記複数の画素のそれぞれは、反射モードで表示を行う反射領域を含み、
前記第１基板は、
行方向に延びる複数のゲート配線と、
列方向に延びる複数のソース配線と、
前記複数の画素のそれぞれに設けられた薄膜トランジスタと、
透明導電材料から形成され、前記薄膜トランジスタに電気的に接続された画素電極と、
前記反射領域内に位置する部分を含む反射電極と、
前記非表示領域に配置された端子部と、
を有し、
前記反射電極は、アルミニウムまたは銀を含む金属層を有し、
前記複数のゲート配線および前記複数のソース配線の少なくとも一方は、銅を含む金属層を最上層として有し、
前記画素電極は、前記反射電極よりも上層に形成されており、
前記反射電極は、前記画素電極に接しておらず、
前記端子部は、前記複数のゲート配線と同層に形成された第１導電層および前記複数のソース配線と同層に形成された第２導電層の少なくとも一方と、前記画素電極と同層に形成された第３導電層とを含み、且つ、前記反射電極と同層に形成された導電層を含まない、液晶表示装置。 - 前記第２基板は、透明導電材料から形成され前記画素電極に対向する対向電極を有する、請求項１に記載の液晶表示装置。
- 前記反射電極は、凹凸表面構造を有する、請求項１または２に記載の液晶表示装置。
- 前記第１基板は、前記反射電極を覆う有機絶縁層をさらに有し、
前記画素電極は、前記有機絶縁層上に設けられている、請求項３に記載の液晶表示装置。 - 前記第１基板は、
前記薄膜トランジスタを覆う保護絶縁層と、
前記保護絶縁層上に設けられたさらなる有機絶縁層と、
をさらに有し、
前記反射電極は、前記さらなる有機絶縁層上に設けられている、請求項４に記載の液晶表示装置。 - 前記第１基板は、前記非表示領域に配置された配線接続部をさらに有し、
前記配線接続部は、前記複数のゲート配線と同層に形成された第４導電層と、前記複数のソース配線と同層に形成された第５導電層と、前記反射電極と同層に形成された第６導電層とを含む、請求項１から５のいずれかに記載の液晶表示装置。 - 前記端子部は、前記第１導電層および前記第２導電層のうちの少なくとも前記第２導電層を含む、請求項１から６のいずれかに記載の液晶表示装置。
- 前記端子部は、前記第１導電層および前記第２導電層のうちの前記第１導電層を含み、且つ、前記第２導電層を含まない、請求項１から６のいずれかに記載の液晶表示装置。
- 請求項７に記載の液晶表示装置の製造方法であって、
前記第１基板を作製する工程は、
基板上に、前記薄膜トランジスタを形成する工程（ａ）と、
前記薄膜トランジスタを覆う保護絶縁層を形成する工程（ｂ）と、
前記保護絶縁層上に、第１有機絶縁層を形成する工程（ｃ）と、
前記第１有機絶縁層上に、前記反射電極を形成する工程（ｄ）と、
前記反射電極を覆うように第２有機絶縁層を形成する工程（ｅ）と、
前記第２有機絶縁層上に、前記画素電極および前記第３導電層を形成する工程（ｆ）と、
を包含し、
前記複数のソース配線は、銅を含む前記金属層を最上層として有し、
前記薄膜トランジスタを形成する前記工程（ａ）は、前記複数のソース配線と、前記第２導電層と、前記薄膜トランジスタのソース電極およびドレイン電極とを形成する工程（ａ１）を含み、
前記第１有機絶縁層を形成する前記工程（ｃ）および前記第２有機絶縁層を形成する前記工程（ｅ）は、それぞれベークを行うベーク工程を含み、
前記工程（ｃ）に含まれる前記ベーク工程および前記工程（ｅ）に含まれる前記ベーク工程は、前記第２導電層および前記ドレイン電極が前記保護絶縁層によって覆われた状態で行われる、液晶表示装置の製造方法。 - 前記工程（ｅ）の後で、前記工程（ｆ）の前に、前記保護絶縁層に、前記第２導電層の少なくとも一部を露出させる開口部および前記ドレイン電極の少なくとも一部を露出させる開口部を形成する工程（ｇ）をさらに包含する、請求項９に記載の液晶表示装置の製造方法。
- 請求項８に記載の液晶表示装置の製造方法であって、
前記第１基板を作製する工程は、
基板上に、前記薄膜トランジスタを形成する工程（ａ）と、
前記薄膜トランジスタを覆う保護絶縁層を形成する工程（ｂ）と、
前記保護絶縁層上に、第１有機絶縁層を形成する工程（ｃ）と、
前記第１有機絶縁層上に、前記反射電極を形成する工程（ｄ）と、
前記反射電極を覆うように第２有機絶縁層を形成する工程（ｅ）と、
前記第２有機絶縁層上に、前記画素電極および前記第３導電層を形成する工程（ｆ）と、
を包含し、
前記複数のゲート配線および前記複数のソース配線の両方は、銅を含む前記金属層を最上層として有し、
前記薄膜トランジスタを形成する前記工程（ａ）は、前記複数のゲート配線、前記第１導電層および前記薄膜トランジスタのゲート電極を形成する工程（ａ１）と、前記複数のソース配線、前記薄膜トランジスタのソース電極およびドレイン電極を形成する工程（ａ２）とを含み、
前記第１有機絶縁層を形成する前記工程（ｃ）および前記第２有機絶縁層を形成する前記工程（ｅ）は、それぞれベークを行うベーク工程を含み、
前記工程（ｃ）に含まれる前記ベーク工程および前記工程（ｅ）に含まれる前記ベーク工程は、前記第１導電層および前記ドレイン電極が前記保護絶縁層によって覆われた状態で行われる、液晶表示装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021063083A JP2022158302A (ja) | 2021-04-01 | 2021-04-01 | 液晶表示装置およびその製造方法 |
| US17/708,121 US11762252B2 (en) | 2021-04-01 | 2022-03-30 | Liquid crystal display device and method for manufacturing same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021063083A JP2022158302A (ja) | 2021-04-01 | 2021-04-01 | 液晶表示装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2022158302A true JP2022158302A (ja) | 2022-10-17 |
Family
ID=83448977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021063083A Pending JP2022158302A (ja) | 2021-04-01 | 2021-04-01 | 液晶表示装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US11762252B2 (ja) |
| JP (1) | JP2022158302A (ja) |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2756206B2 (ja) | 1992-02-19 | 1998-05-25 | シャープ株式会社 | 反射型液晶表示装置及びその製造方法 |
| KR100244447B1 (ko) * | 1997-04-03 | 2000-02-01 | 구본준 | 액정 표시 장치 및 그 액정 표시 장치의 제조 방법 |
| JPH11101986A (ja) * | 1997-09-26 | 1999-04-13 | Sanyo Electric Co Ltd | 表示装置及び表示装置用大基板 |
| JP3394926B2 (ja) | 1998-09-28 | 2003-04-07 | シャープ株式会社 | 液晶表示装置の製造方法 |
| KR100776939B1 (ko) * | 2001-12-28 | 2007-11-21 | 엘지.필립스 엘시디 주식회사 | 반사투과형 액정표시장치용 어레이기판 제조방법 |
| KR100617029B1 (ko) * | 2001-12-29 | 2006-08-30 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 제조방법 |
| JP2003215572A (ja) * | 2002-01-22 | 2003-07-30 | Matsushita Electric Ind Co Ltd | 半透過型液晶表示素子及びそれを用いた画像表示装置 |
| KR100936954B1 (ko) * | 2002-12-31 | 2010-01-14 | 엘지디스플레이 주식회사 | 반사투과형 액정표시장치와 그 제조방법 |
| JP3928641B2 (ja) * | 2004-02-24 | 2007-06-13 | セイコーエプソン株式会社 | 液晶装置、電子機器およびカラーフィルタ基板 |
| US7551247B2 (en) * | 2004-06-09 | 2009-06-23 | Sharp Kabushiki Kaisha | Reflection type display device and method with pixel electrodes having predetermined dimensions and relationships to each other as to gap width therebetween on both short and long sides and pitch of cubic corner cubes |
| JP2008275966A (ja) * | 2007-05-01 | 2008-11-13 | Epson Imaging Devices Corp | 液晶表示装置および電子機器 |
| CN102263060B (zh) * | 2010-05-24 | 2014-09-24 | 北京京东方光电科技有限公司 | 阵列基板及其制造方法、液晶显示器 |
| KR102637010B1 (ko) | 2010-12-03 | 2024-02-16 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 산화물 반도체막 및 반도체 장치 |
| WO2013180040A1 (en) | 2012-05-31 | 2013-12-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| WO2014157019A1 (en) | 2013-03-25 | 2014-10-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| CN105789121A (zh) * | 2016-05-27 | 2016-07-20 | 京东方科技集团股份有限公司 | 全反射阵列基板及其制备方法、显示器件 |
-
2021
- 2021-04-01 JP JP2021063083A patent/JP2022158302A/ja active Pending
-
2022
- 2022-03-30 US US17/708,121 patent/US11762252B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US11762252B2 (en) | 2023-09-19 |
| US20220317532A1 (en) | 2022-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101425064B1 (ko) | 산화물 박막 트랜지스터 및 그 제조방법 | |
| US7488983B2 (en) | Transflective liquid crystal display device and method of fabricating the same | |
| JP4083752B2 (ja) | アクティブマトリクス基板及びその製造方法 | |
| KR101274706B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JP3993543B2 (ja) | 半透過型液晶表示装置及びその製造方法 | |
| US20080067519A1 (en) | Display device and method of manufacturing the same | |
| KR101658533B1 (ko) | 산화물 박막 트랜지스터 및 그 제조방법 | |
| US8300166B2 (en) | Display panel and method of manufacturing the same | |
| US8193534B2 (en) | Array substrate of thin film transistor liquid crystal display and method of manufacturing the same | |
| US20070126958A1 (en) | Liquid crystal display and panel therefor | |
| TWI680603B (zh) | 畫素陣列基板 | |
| US8634036B2 (en) | Transflective liquid crystal display device with barrier metal layer between ohmic-contact layer and source/drain electrode patterns and fabrication method thereof | |
| KR20170052801A (ko) | 표시 장치 및 그 제조 방법 | |
| JP5011479B2 (ja) | 表示装置の製造方法 | |
| KR20160128518A (ko) | 표시장치 및 그 제조방법 | |
| US8304772B2 (en) | Thin-film transistor array panel and method of fabricating the same | |
| US8357937B2 (en) | Thin film transistor liquid crystal display device | |
| KR101402047B1 (ko) | 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치 | |
| WO2018168767A1 (ja) | 液晶表示装置 | |
| US11079644B2 (en) | Liquid crystal display device and manufacturing method of the same | |
| JP2022158302A (ja) | 液晶表示装置およびその製造方法 | |
| KR20180063414A (ko) | 표시 장치 | |
| KR100417917B1 (ko) | 반사투과형 액정표시장치 및 그의 제조방법 | |
| KR20080062101A (ko) | 표시 패널 및 어레이 기판의 제조 방법 | |
| KR102066020B1 (ko) | 산화물 반도체를 이용한 표시장치용 어레이기판 및 그 제조방법 |