JP2005515657A - スイッチ回路および高周波信号のスイッチング方法 - Google Patents

Abstract

新規なＲＦスイッチ回路およびＲＦ信号をスイッチングするための方法について記載している。ＲＦスイッチ回路は、シリコンオンインシュレータ（ＳＯＩ）技術で製造する。ＲＦスイッチには、ＲＦ入力信号を交互に共通ＲＦノードに結合するために使用する、スイッチングトランジスタ・グループおよび分路トランジスタグループの組が含まれる。スイッチングトランジスタ・グループおよび分路トランジスタグループの組は、スイッチング制御電圧（ＳＷ）およびその逆の（ＳＷ＿）によって制御される。スイッチングトランジスタ・グループおよび分路トランジスタグループには、「積層」または直列構成にともに接続された１つまたは複数のＭＯＳＦＥＴトランジスタが含まれる。トランジスタ・グループデバイスの積層および関連するゲート抵抗器は、直列に接続されたスイッチトランジスタ全体の降伏電圧を増加し、ＲＦスイッチ圧縮を改善するように働く。ＲＦスイッチ素子とともに集積されたデジタル制御論理および負電圧発生器を含む、完全に集積化されたＲＦスイッチについて記載している。一実施形態では、完全に集積化されたＲＦスイッチには、内蔵式発振器、電荷ポンプ回路、ＣＭＯＳ論理回路、レベルシフト回路および分圧器回路ならびにＲＦバッファ回路が含まれる。電荷ポンプ回路、レベルシフト回路、分圧器回路およびＲＦバッファ回路のいくつかの実施形態について記載している。本発明のＲＦスイッチによって、挿入損失、スイッチ分離およびスイッチ圧縮における改善が実現する。

Description

発明の背景
発明の分野
本発明はスイッチに関し、特に、集積回路内のスイッチ回路および高周波（ＲＦ）信号のスイッチング方法に関する。一実施形態では、このスイッチ回路には、無線通信設備、衛星およびケーブルテレビなどＲＦの適用分野において使用するための、シリコンオンインシュレータ（ＳＯＩ）上に実現するＣＭＯＳデバイスが含まれる。

関連技術の説明
周知のように、高周波（ＲＦ）スイッチは、多くの無線通信システムにおいて、重要な構成ブロックとなっている。ＲＦスイッチは、携帯電話機、無線ページャ、無線インフラ設備、衛星通信設備およびケーブルテレビ設備などの多くの異なる通信設備に使用されている。周知のように、ＲＦスイッチの性能は、３つの主な動作性能パラメータ、すなわち挿入損失、スイッチ分離および「１ｄＢ圧縮ポイント」によって決められる。これら３つの性能パラメータは緊密に結びついており、ＲＦスイッチ構成要素の設計において、いずれか１つのパラメータを重視すると、他のパラメータを犠牲にすることになる。ＲＦスイッチ設計において時々考慮される第４のパラメータは、通常、スイッチング時間またはスイッチング速度（スイッチの片側をオンにし、反対側をオフにするのに必要な時間と定義される）と呼ばれている。ＲＦスイッチの設計において重要な他の指標には、ＲＦスイッチ集積の容易さと程度（レベル）、複雑さ、歩留まり、返品損失および製造コストが含まれる。

これらのＲＦスイッチの性能パラメータは、図１ａ〜１ｃの簡易回路図に示す、先行技術によるＲＦスイッチ設計を参照して、より簡単に説明できる。図１ａに、先行技術の単極単投（ＳＰＳＴ）ＲＦスイッチ１０の簡易回路図を示す。先行技術のＳＰＳＴスイッチ１０には、スイッチングトランジスタＭ１（５）および分路トランジスタＭ２（７）が含まれる。ここで図１ａを参照すると、２つのＭＯＳＦＥＴトランジスタＭ１（５）およびＭ２（７）の制御電圧の状態に依存して（すなわち、ＭＯＳＦＥＴスイッチングトランジスタＭ１および分路トランジスタＭ２のゲート入力部にそれぞれ印加される直流バイアスに依存して）、ＲＦ信号は、ＲＦ入力ノード１からＲＦ出力ノード３へ送られるか、または分路トランジスタＭ２（７）を介してグラウンドへ分路される。直流バイアス電圧の実際の値は、ＭＯＳＦＥＴトランジスタＭ１（５）およびＭ２（７）の極性と閾値次第である。ＲＦ電源信号と直列の抵抗器Ｒ０（９）は、電源信号からバイアスを分離するものであり、最高のスイッチ性能にとって必須である。図１ｂに、図１ａにおけるＲＦスイッチ１０の「オン」状態を示す（すなわち、図１ｂには、ＲＦスイッチ１０が「オン」、スイッチングトランジスタＭ１（５）がオンおよび分路トランジスタＭ２（７）がオフのときの、トランジスタＭ１およびＭ２の等価小信号値を示す）。図１ｃに、図１ａのスイッチ１０の「オフ」状態を示す（すなわち、図１ｃには、ＲＦスイッチ１０が「オフ」、スイッチングトランジスタＭ１（５）がオフおよび分路トランジスタＭ２（７）がオンのときの、トランジスタＭ１およびＭ２の等価小信号値を示す）。

図１ｂに示すように、ＲＦスイッチ１０がオンのとき、スイッチングトランジスタＭ１（５）は主に抵抗性であり、一方、分路トランジスタＭ２（７）は主に容量性である。ＲＦスイッチ１０の「挿入損失」は、入力ノード１における最大利用可能電力と出力ノード３の負荷に供給される電力間の差異から決定される。低周波においては、スイッチ１０がオンのとき（図１ｂを参照されたい）、電力損失はいずれも、スイッチングトランジスタＭ１（５）の有限なオン抵抗「ｒ」１３に起因する。オン抵抗ｒ１３（図１ｂ）は、典型的には、電源抵抗器Ｒ０（９）よりもずっと小さい。したがって、挿入損失「ＩＬ」は、以下に示す式１のような特徴がある。
式１：ＩＬはほぼ、１０ｒ／Ｒ０ｌｎ（１０）＝０．０８７ｒ（ｄＢ）に等しい。

したがって、低周波で、ｒの値が３Ωでは、結果として約０．２５ｄＢの挿入損失となる。挿入損失は、ＲＦスイッチ送信機のオン抵抗に大きく左右されるので、トランジスタ・オン抵抗を下げ、寄生基板抵抗を減少させることにより、挿入損失を改善できる。

一般に、ＲＦスイッチの入力−出力分離（または簡単にスイッチ分離）は、入力ポートと出力ポートを接続しているトランジスタがオフのとき、入力ポートから出力ポートへ「流出」する電力量を測ることによって決定する。分離特性は、ＲＦスイッチの切断の程度はどれくらいか（すなわち、スイッチが、入力信号を出力からどの程度ブロックするか）を示す。特に、ここで図１ｃにおけるＲＦスイッチ１０の「オフ」状態を参照すると、スイッチＭ１（５）のオフ状態は、入力１を出力３からブロックする働きをする。分路トランジスタＭ２（７）もまた、スイッチ１０の入力−出力分離を向上させる働きをする。

ターンオフすると（すなわち、ＲＦスイッチ１０およびスイッチングトランジスタＭ１（５）がターンオフするとき）、Ｍ１（５）は、主に容量性であり、入力信号の「フィードスルー」（ＲＦ入力信号が、入力ノード１から出力ノード３へ通ること）は、キャパシタＣＧＤオフ１５（スイッチングトランジスタＭ１がターンオフしたときのゲート−ドレインキャパシタンス）、キャパシタＣＧＳオフ１７（スイッチングトランジスタＭ１がターンオフしたときのゲート−ソースキャパシタンス）およびキャパシタＣＤＳ１（１９）（スイッチングトランジスタＭ１がターンオフしたときのドレイン−ソースキャパシタンス）の直列／並列値によって決定される。入力信号のフィードスルーは望ましくなく、ＲＦスイッチ１０の入力−出力分離に直接関連する。分路トランジスタＭ２（７）を使用してフィードスルーの大きさを減少し、それによってＲＦスイッチの分離特性を向上させる。

図１ｃの分路トランジスタＭ２（７）を、スイッチングトランジスタＭ１（５）がターンオフのとき、ターンオンさせる。この条件では、分路トランジスタＭ２（７）は、主に、値ｒの抵抗器として働く。設計によっては、ｒの値は、ＲＦ電源特有のインピーダンスよりずっと小さい。結果として、ｒは、スイッチングトランジスタＭ１（５）の入力部の電圧を著しく減少させる。ｒの値が、電源抵抗Ｒ０（９）および分路トランジスタＭ２（７）のフィードスルー容量性抵抗よりもずっと小さいとき、分離は簡単に計算できる。ＲＦスイッチ１０のオフ状態のスイッチ分離は、入力部の最大利用可能電力と出力部の電力間の差異で決定する。

ＲＦスイッチの挿入損失および分離に加えて、別の重要なＲＦスイッチ性能特性は、大きな入力電力を処理する能力である。これは、スイッチをターンオンしたとき、一定の周波数で、挿入損失が入力電力の関数とならないことを、確実なものとすることである。スイッチが、「スイッチオン」したスイッチを通して送られる電力をゆがめないことが、多くの適用分野で求められている。たとえば、２つの近接した音が、同時にＲＦスイッチを通過する場合には、スイッチの非線形性のために、相互変調（ＩＭ）を起こす可能性があり、それにより隣接するチャネルで擬似音声を生成する可能性がある。たとえば、これらの隣接するチャネルを、情報信号のために確保しておく場合には、擬似音声の電力は、できる限り小さく維持しなければならない。スイッチ圧縮または「１ｄＢ圧縮ポイント」（「Ｐ１ｄＢ」）は、電力を処理する能力を示す。Ｐ１ｄＢは、挿入損失がその低電力値から１ｄＢだけ増加したときの入力電力として定義される。または別の言い方をすると、１ｄＢ圧縮ポイントは、出力電力が、入力電力との線形的関係から１ｄＢだけ逸脱する前に、入力ポートでＲＦスイッチに入力できる電力量の程度である。

スイッチ圧縮は、２つの道筋のいずれか１つで発生する。スイッチ圧縮がどのように発生するかを理解するために、図１ａ〜１ｃのＲＦスイッチ１０に示すＭＯＳＦＥＴトランジスタの動作について説明する。トランジスタ設計分野においては周知のように、ＭＯＳＦＥＴは、ターンオンするために、閾値電圧Ｖ_ｔを超えるゲート−ソースバイアスが必要である。同様に、ゲート−ソースバイアスは、スイッチがオフになるためには、Ｖ_ｔより小さくなければならない。Ｖ_ｔは、「Ｎ型」ＭＯＳＦＥＴでは正であり、「Ｐ型」ＭＯＳＦＥＴでは、負である。図１ａ〜１ｃのＲＦスイッチ１０には、Ｎ型ＭＯＳＦＥＴが、選択されている。Ｎ型ＭＯＳＦＥＴのソースは、最も低い電位のノードである。
再び図１ｃを参照すると、分路トランジスタＭ２（７）の過渡電圧の結果、入力信号サイクルの一部期間に、分路トランジスタＭ２（７）がターンオンすると、入力電力はグラウンドへ送られ、出力に対しては失われる。この電力の損失は、入力電力が増加（すなわち、増加した電力の入力信号）すると増加し、それにより第１のタイプの圧縮を引き起こす。ＲＦスイッチ１０の１ｄＢ圧縮ポイントは、ターンオフした分路トランジスタＭ２（７）がオフのままでいられなくなるポイントにおける入力の信号振動によって決定される。結局、入力の負振動は、グラウンドより低く、同様にＭ２ゲート電位より低くなる（したがってソース化する）。この差異がＶ_ｔに等しくなると、トランジスタＭ２（７）がターンオンし始め、圧縮が始まる。この第１のタイプの圧縮は、ＲＦスイッチの分路レッグにおけるノーマリオフ型ゲートのターンオン現象によって引き起こされる。ひとたび分路トランジスタＭ２（７）がターンオンすると、出力ノード３の電力は、もはや、線形にスイッチ入力部の電力に従うことはない。第２のタイプのＲＦスイッチ圧縮は、分路トランジスタＭ２（７）のソースおよびドレインが過度の電圧でブレークダウンするときに発生する。サブミクロンのシリコンオンインシュレータ（ＳＯＩ）デバイスに対して、この電圧は、供給電圧を直流約＋１Ｖ超えるだけの可能性がある。ブレークダウンでは、分路デバイスは大量の電力を導通し始め、それにより出力で利用できる電力が減少する。

図２に、先行技術による単極双投（ＳＰＤＴ）ＲＦスイッチ２０の簡易図を示す。図２に示すように、先行技術のＲＦスイッチ２０には、最低限、４つのＭＯＳＦＥＴトランジスタ２３、２４、２７および２８が含まれる。トランジスタ２３および２５は、「パス」または「スイッチング」トランジスタとして働き（図１ａ−１ｃのスイッチングＭＯＳＦＥＴトランジスタＭ１（５）と同様に）、これらの関連したそれぞれのＲＦ入力ノードを二者択一的に共通のＲＦノード２５に結合するように構成されている。たとえば、作動している場合（すなわち、「オン」にスイッチされたとき）、スイッチングトランジスタ２３は、第１のＲＦ入力ノード２１への入力である第１の入力信号「ＲＦ_１」をＲＦ共通ノード２５へ結合する。同様に、作動している場合、スイッチングトランジスタ２４は、第２のＲＦ入力ノード２２への入力である第２のＲＦ入力信号「ＲＦ_２」を、ＲＦ共通ノード２５へ結合する。分路トランジスタ２７および２８は、作動している場合で、それらの関連したＲＦ入力ノードが、ＲＦ共通ノード２５と結合していないとき（すなわち、それらの関連する入力ノードへ接続されているスイッチングトランジスタ（２３または２４）がターンオフされているとき）、それぞれの関連したＲＦ入力ノードを二者択一的にグラウンドへ分路するために働く。

図２に示すように、先行技術のＲＦスイッチの動作を制御するために、２つの制御電圧を用いている。「ＳＷ」およびその逆の「ＳＷ＿」の名称がついた制御電圧は、トランジスタ２３、２４、２７および２８の動作を制御する。制御電圧は、選択したトランジスタの対を、二者択一的に作動（ターンオン）または不作動（ターンオフ）にするように調整されている。たとえば、図２に示すように、ＳＷがオン（いくつかの実施形態では、これは、制御電圧を、論理的に「高い」電圧レベル、たとえば、「＋Ｖｄｄ」に設定することによって決定される）のとき、スイッチングトランジスタ２３が作動となり、その関連する分路トランジスタ２８も作動する。しかしながら、ＳＷの逆のＳＷ＿は、第２のスイッチングトランジスタ２４の動作とその関連する分路トランジスタ２７を制御し、また、制御信号ＳＷ＿は、ＳＷがオン（いくつかの実施形態では、これは、ＳＷ＿を−Ｖｄｄに設定することによって決定する）の間、オフなので、これら２つのトランジスタは、この同じ期間には不作動またはターンオフされている。この状態（ＳＷがオンでＳＷ＿がオフ）では、ＲＦ_１入力信号は、（作動しているスイッチングトランジスタ２３を介して）ＲＦ共通ポート２５に結合される。第２のスイッチングトランジスタ２４はターンオフされているので、ＲＦ_２入力信号は、ＲＦ共通ポート２５からはブロックされる。その上、ＲＦ_２入力信号は、作動している分路トランジスタ２８を介してグラウンドへ分路されるので、ＲＦ共通ポート２５からさらに分離される。トランジスタ設計分野の当業者は容易に理解されるであろうように、ＳＷ制御信号が「オフ」（およびＳＷ＿が「オン」）のときには、ＲＦ_２信号は、同じような方法で、ＲＦ共通ポート２５に結合される（そしてＲＦ_１信号はブロックさレッグラウンドへ分路される）。

様々な性能上の結果を伴って、図２のＳＰＤＦ・ＲＦスイッチ２０などのＲＦスイッチが、バルク相補型金属酸化膜半導体（ＣＭＯＳ）およびガリウムヒ素（ＧａＡｓ）技術を始めとする、異なる素子技術においてこれまで実現されてきた。実は、ほとんどの高性能高周波スイッチは、ＧａＡｓ技術を使用している。先行技術によるＲＦスイッチの実現において、上記のＲＦスイッチ性能特性を改善しようと試みているが、それらの結果は種々雑多であり、集積回路の複雑さと歩留まりの程度も様々である。たとえば、バルクＣＭＯＳ・ＲＦスイッチは、不利なことに、高い挿入損失性能特性、低い圧縮性能特性および不十分な線形性能特性を示す。対照的に、ＧａＡｓ材料の半絶縁性のために、寄生基板抵抗は著しく減少でき、それにより、スイッチ挿入損失を減少できる。同様に、半絶縁ＧａＡｓ基板は、スイッチ分離を改善する。

ＧａＡｓＲＦスイッチの実現により、性能特性の向上がもたらされるが、この技術にはいくつかの欠点がある。たとえば、ＧａＡｓ技術では、正常に機能する集積回路の歩留まりが比較的低い。ＧａＡｓＲＦスイッチは、設計および製造が比較的高価になりがちである。加えて、ＧａＡｓスイッチは、上記のように、挿入損失特性を改善するが、ＧａＡｓ基板に存在する遅い表面準位のために、周波数制限が低くなる可能性がある。また、この技術は高いレベルの集積化に向いていないので、ＲＦスイッチに関連するデジタル制御回路をスイッチから「オフチップ」で実現する必要がある。スイッチに関連する低電力回路は、集積するのが困難だと分かっている。これは、全体的なシステムコストまたは製造コスト、サイズおよび複雑さを増加させ、同様に、システムのスループット速度を減少させるので不利である。

したがって、改善した性能特性を有する、ＲＦスイッチおよびＲＦ信号をスイッチングする方法を提供することが望ましい。特に、挿入損失、分離および圧縮が改善したＲＦスイッチを提供することが望ましい。このようなＲＦスイッチは、容易に設計製造ができ、比較的安価に製造され、高いレベルの集積に向いており、低周波から高周波まで適用できるのが望ましい。電力制御回路は、スイッチ機能とともに簡単にオンチップに集積できるようにすべきである。このような集積は、これまで、Ｓｉ基板およびＧａＡｓ基板を用いて実現するのが困難だった。本発明は、このようなＲＦスイッチおよびＲＦ信号のスイッチング方法を提供する。

発明の概要
新規なＲＦスイッチ回路およびＲＦ信号のスイッチング方法について説明する。ＲＦスイッチは無線用途に使用可能で、シリコンオンインシュレータ技術で製造できる。一実施形態において、ＲＦスイッチは、極薄シリコン（「ＵＴＳｉ」）基板上に製造する。一実施形態において、ＲＦスイッチには、つぎのものが含まれる。すなわち、ＲＦ信号を受信するための入力部と、ＲＦ信号を受信するための入力部およびＲＦ共通ポートに接続され、スイッチング電圧（ＳＷ）によって制御される第１のスイッチングトランジスタ・グループと、第１のスイッチングトランジスタ・グループおよびＲＦ共通ポートに接続され、スイッチング電圧（ＳＷ＿）によって制御される第２のスイッチングトランジスタ・グループとが含まれ、またＳＷ＿はＳＷの逆であり、第１のスイッチングトランジスタ・グループがオンのとき、第２のスイッチングトランジスタ・グループがオフになる。スイッチングトランジスタ・グループは、作動しているとき、それぞれのＲＦ入力信号を、ＲＦ共通ポートへ二者択一的に接続する。この実施形態において、ＲＦスイッチにはまた、スイッチングトランジスタ・グループに結合され、スイッチング電圧ＳＷおよびＳＷ＿によって制御される分路トランジスタグループが含まれる。分路トランジスタグループは、作動しているとき、それらの関連するＲＦ入力ノードを二者択一的にグラウンドに分路するように働き、それによってＲＦスイッチ分離を改善する。

スイッチングおよび分路トランジスタグループには、積層または直列構成でともに接続された１つまたは複数のＭＯＳＦＥＴトランジスタが含まれる。各トランジスタグループ内では、積層トランジスタのゲートは、通常、スイッチング電圧（ＳＷまたはＳＷ＿）によって制御され、このスイッチング電圧は、それぞれのゲート抵抗器を介して各トランジスタゲートに結合される。トランジスタグループ・デバイスの積層およびゲート抵抗器によって、スイッチの圧縮ポイントが増加する。ＭＯＳＦＥＴのゲート抵抗器およびゲート容量によって形成されるＲＣ時定数は、ＲＦ信号の周期よりもずっと長くなるように設計され、ＲＦ電圧が、直列接続デバイス全体で等しく共用されるようにする。この構成によって、ＲＦスイッチの１ｄＢ圧縮ポイントが増加する。

完全に集積化されたＲＦスイッチについて説明する。このＲＦスイッチには、デジタルスイッチ制御論理回路と、本発明のＲＦスイッチとともに集積された負の電源電圧発生器とが含まれる。一実施形態では、完全に集積化されたＲＦスイッチによって、先行技術のＲＦスイッチには存在しない、いくつかの機能が提供される。たとえば、一実施形態では、完全に集積化されたＲＦスイッチには、電荷ポンプ回路にクロック入力信号を供給する内蔵式発振器と、他のＲＦスイッチ回路が必要とする負の電源電圧を発生する集積された電荷ポンプ回路と、ＲＦスイッチトランジスタを制御する制御信号を発生するＣＭＯＳ論理回路と、スイッチデバイスの信頼性を増加する、レベルシフト回路および低電流分圧器回路と、ＲＦ信号エネルギを、電荷ポンプ回路およびデジタル制御論理回路から分離するＲＦバッファ回路とが含まれる。電荷ポンプ回路、レベルシフト回路、分圧器およびＲＦバッファ回路のいくつかの実施形態について説明する。本発明のＲＦスイッチによって、挿入損失、スイッチ分離およびスイッチ圧縮が改善される。さらに、本発明のＲＦスイッチによって利用可能となる、より高いレベルの集積のおかげで、本発明を用いることにより、ＲＦシステムの設計および製造コストは減少し、信頼性が高まる。
なお、以下の図面の簡単な説明において、様々な図面の同じ参照符号は、同じ構成要素を示す。

発明の詳細な説明
この明細書を通して、明らかにする好適な実施形態および実施例は、本発明に対する限定というよりも、例示的なものとして考えるべきである。
本発明のＲＦスイッチ
本発明は、新規なＲＦスイッチ設計およびＲＦ回路をスイッチングするための方法である。本発明のＲＦスイッチ３０の第１の例示的な実施形態を、図３に示す。図３に示すように、一実施形態において、本発明のＲＦスイッチ３０には、ＭＯＳＦＥＴトランジスタの４つのクラスタまたは「グループ」が含まれる。これらを、トランジスタグループ３３、３４、３７および３８として図３に示す。２つのトランジスタグループには、「パス」または「スイッチング」トランジスタグループ３３および３４が含まれ、２つのトランジスタグループには、分路トランジスタグループ３７および３８が含まれる。各トランジスタグループには、直列構成に配置された１つまたは複数のＭＯＳＦＥＴトランジスタが含まれる。たとえば、図３に示す実施形態では、スイッチンググループ３３には、３つのスイッチングトランジスタＭ_３３Ａ、Ｍ_３３ＢおよびＭ_３３Ｃが含まれる。同様に、スイッチンググループ３４には、３つのスイッチングトランジスタＭ_３４Ａ、Ｍ_３４ＢおよびＭ_３４Ｃが含まれる。分路グループ３７には、３つのトランジスタＭ_３７Ａ、Ｍ_３７ＢおよびＭ_３７Ｃが含まれる。同様に、分路グループ３８には、３つのトランジスタＭ_３８Ａ、Ｍ_３８ＢおよびＭ_３８Ｃが含まれる。トランジスタグループ３３、３４、３７および３８は、３つのＭＯＳＦＥＴトランジスタを含むものとして、図３には示してあるが、ＲＦスイッチ設計分野の当業者は、本発明の範囲または趣旨から逸脱することなく、代替のグループ構成が使用できることを、理解されるであろう。たとえば、以下により詳細に説明するように、本発明の範囲から逸脱することなく、任意の都合のよい数のトランジスタを使用して、図３に示すグループを実現することができる。

本発明のＲＦスイッチの一実施形態において、ＭＯＳＦＥＴトランジスタ（たとえば、トランジスタＭ_３７Ａ、Ｍ_３７ＢおよびＭ_３７Ｃ）は、完全に絶縁された基板シリコンオンインシュレータ（ＳＯＩ）技術を用いて実現する。特に、以下により詳細に説明するように、本発明のＲＦスイッチのＭＯＳＦＥＴトランジスタは、「極薄シリコン（Ｕｌｔｒａ−Ｔｈｉｎ−Ｓｉｌｉｃｏｎ）（ＵＴＳｉ）」（本明細書においては、また「極薄シリコンオンサファイア（ｕｌｔｒａｔｈｉｎ ｓｉｌｉｃｏｎ−ｏｎ−ｓａｐｐｈｉｒｅ）」と呼ぶ）技術を用いて実現する。ＵＴＳｉ製造方法に従い、本発明のＲＦスイッチを実現するために使用するトランジスタは、絶縁サファイアウエハにおけるシリコンの極薄層に形成する。完全な絶縁性のサファイア基板は、非絶縁基板および半絶縁基板に関連する、有害な、基板の結合効果を減少させることにより、本発明によるＲＦスイッチの性能特性を向上させる。たとえば、挿入損失の改善は、トランジスタのオン抵抗を下げ、寄生基板抵抗を減少させることにより実現する。さらに、スイッチ分離は、ＵＴＳｉ技術によって提供される、完全な絶縁基板を用いて改善する。シリコンオンサファイア技術の完全な絶縁性のおかげで、バルクＣＭＯＳおよび他の、従来の集積回路製造技術と比較して、ＲＦスイッチ３０のノード間の寄生キャパシタンスは、著しく減少する。その結果、本発明のＲＦスイッチでは、先行技術のＲＦスイッチ設計と比較して、スイッチ分離が改善される。

図３に示すように、図２に関連して上記に説明したスイッチと同様に、トランジスタグループは、２つの制御信号ＳＷおよびその逆のＳＷ＿によって制御される。制御信号は、関連するそれぞれのゲート抵抗器を介して、それぞれのトランジスタのゲートに結合される。たとえば、制御信号ＳＷは、スイッチングトランジスタ・グループ３３における３つのトランジスタ（Ｍ_３３Ａ、Ｍ_３３ＢおよびＭ_３３Ｃ）の動作を、３つのそれぞれに関連するゲート抵抗器（Ｒ_３３Ａ、Ｒ_３３ＢおよびＲ_３３Ｃ）を介して制御する。制御信号ＳＷは、入力ノード３３’へ入力され、スイッチングトランジスタ・グループ３３を制御する。ＳＷはまた、入力ノード３８’へ入力され、分路トランジスタグループ３８を制御する。同様に、ＳＷの逆のＳＷ＿は、入力ノード３４’を介して、スイッチングトランジスタ・グループ３４を制御する。ＳＷ＿はまた、入力ノード３７’へ入力され、分路トランジスタグループ３７を制御する。

一実施形態において、トランジスタグループの抵抗器には、約３０ＫΩの抵抗器が含まれるが、本発明の趣旨または範囲から逸脱せずに、代替の抵抗値を用いることができる。さらに、本発明のいくつかの実施形態において、ゲート抵抗器には、比較的高い抵抗値を有する任意の抵抗素子が含まれる。たとえば、一実施形態では、逆バイアスダイオードを用いて、ゲート抵抗器を実現してもよい。以下により詳細に説明するように、ゲート抵抗器は、直列接続トランジスタ全体の実効降伏電圧を増加するのに役立つ。

制御信号は、トランジスタグループ３３、３４、３７および３８の作動および不作動について制御するように機能し、ＲＦスイッチ３０は、一般に、図２におけるスイッチのアナログトランジスタを制御するのと同様の方法で、ＲＦ信号を通過させるかまたはブロックするように機能する。特に、スイッチングトランジスタ・グループ３３および３４は、パストランジスタまたはスイッチングトランジスタとして機能し、二者択一的に、それぞれの関連するＲＦ入力ノードを共通のＲＦノード３５に結合するように構成されている。たとえば、スイッチングトランジスタ・グループ３３は、作動すると、第１のＲＦ入力ノード３１への入力である第１のＲＦ入力信号「ＲＦ_１」を、ＲＦ共通ノード３５に結合する。同様に、スイッチングトランジスタ・グループ３４は、作動すると、第２のＲＦ入力ノード３２への入力である第２のＲＦ入力信号「ＲＦ_２」を、ＲＦ共通ノード３５へ結合する。分路トランジスタグループ３７および３８は、作動すると、それらの関連するＲＦ入力ノードが、ＲＦ共通ノード３５と結合していないとき（すなわち、関連する入力ノードに接続されているスイッチングトランジスタ・グループ（３３または３４）がターンオフされているとき）、それぞれの関連するＲＦ入力ノードを、二者択一的にグラウンドへ分路するように働く。

制御電圧は、トランジスタグループの選択した組を、二者択一的に作動または不作動にするために接続されている。たとえば、図３に示すように、ＳＷがオンのとき（いくつかの実施形態では、これは、制御電圧ＳＷが、論理的に「高い」電圧レベルに設定されるときに決定される）、スイッチングトランジスタ・グループ３３は作動し（すなわち、グループ３３の全てのトランジスタがターンオンする）、その関連する分路トランジスタグループ３８もまた作動する（すなわち、グループ３８の全てのトランジスタが、ターンオンする）。しかしながら、図２におけるスイッチの動作と同様に、ＳＷの逆のＳＷ＿が、第２のスイッチングトランジスタ・グループ３４およびその関連する分路トランジスタグループ３７を制御するので、これら２つのトランジスタグループは、この期間には不作動になる（すなわち、グループ３４および３７のトランジスタは全て、ターンオフする）。したがって、ＳＷがオンのとき、ＲＦ_１入力信号は、ＲＦ共通ノード３５に結合される。ＲＦ_２入力信号は、スイッチングトランジスタ・グループ３４がオフなので、ＲＦ共通ノード３５からブロックされる。ＲＦ_２入力信号は、作動された分路トランジスタグループ３８を介してグラウンドに分路されるので、ＲＦ共通ノード３５からさらに分離される。ＲＦスイッチ設計分野の当業者は理解されるであろうように、ＲＦ_２信号は、ＳＷ制御信号がオフ（そしてＳＷ＿制御信号がオン）のとき、同様の方法で、ＲＦ共通ノード３５に結合される（そしてＲＦ_１信号はブロックさレッグラウンドへ分路される）。

図３における本発明のＲＦスイッチ３０に示すように、ＭＯＳＦＥＴトランジスタを積層し、ゲート抵抗器を使用する目的の１つは、直列接続トランジスタ全体の降伏電圧を高くすることである。ゲート抵抗器およびＭＯＳＦＥＴのゲート容量によって形成されるＲＣ時定数は、ＲＦ信号の周期よりもずっと長くなるように設計する。それゆえに、ＲＦエネルギは、ゲート抵抗器を介して消散することがほとんどない。この配置により、ＲＦ電圧は、効果的に、直列接続トランジスタ全体で等しく共用される。正味効果として、直列接続デバイス全体の降伏電圧が、個別ＦＥＴの降伏電圧のｎ倍に増加する。この場合、ｎは、直列に接続されるトランジスタの数である。この構成により、本発明のＲＦスイッチ３０の１ｄＢ圧縮ポイントが増加する。

スイッチ性能を改善するために、ＲＣ時定数は、ＲＦ信号周期に対して大きなサイズにしなければならない。このことは、主として、ゲートトランジスタ（ゲート抵抗器）を実現するのに使用できるＲの最小値に制約を課すことになる。上記のように、本発明の一実施形態では、Ｒの典型的な値は３０ｋΩであるが、本発明の範囲から逸脱することなく、他の抵抗値を用いることもできる。ＭＯＳＦＥＴゲート入力部は、直流電流を引き寄せないので、この抵抗全体のＩＲ降下のために、デバイスにおけるバイアスが変更されることはない。

有利なことに、本発明のＲＦスイッチ３０は、増大した電力レベルの入力信号に対応できる。トランジスタグループ（３３、３４、３７および３８）を含むＭＯＳＦＥＴトランジスタの直列配置のおかげで、増大した電力信号を、スイッチ動作に有害な影響を与えることなく、ＲＦ入力ノード（すなわち、入力ノード３１および３２）に供給することができる。トランジスタ設計分野の当業者は、より大きな入力電力レベルには、トランジスタグループごとにトランジスタの数を増やすこと、またはトランジスタの物理的構成を変えることによって対応できることを、理解されるであろう。たとえば、一実施形態において、トランジスタの寸法は、約０．５×２，１００μｍである。しかしながら、本発明の範囲または趣旨から逸脱することなく、代替の構成を用いることができる。
シリコンオンインシュレータ（ＳＯＩ）技術
図３におけるＲＦスイッチの説明において上記で言及したように、ＳＯＩ技術は、絶縁基板の完全な絶縁性のために、ＲＦスイッチの実現においては、魅力がある。周知のように、ＳＯＩは、高性能マイクロエレクトロニクスデバイスの実現、主に、放射線耐性および高速動作を必要とする用途に使用されてきた。ＳＯＩ技術には、たとえば、ＳＩＭＯＸ、絶縁層に接合された薄いシリコン層を有する接合ウエハおよびシリコンオンサファイアが含まれる。上記の望ましいスイッチ性能特性を達成するために、一実施形態において、本発明のＲＦスイッチは、サファイア基板上に製造される。

絶縁基板上にデバイスを製造するには、絶縁基板上にシリコンＣＭＯＳデバイスを形成するための効果的な方法を用いる必要がある。サファイアなどの絶縁性支持基板にエピタキシャル堆積した、シリコンなどの単結晶半導体層を含む複合基板を用いることの利点がよく認識され、これらの利点は、サファイア（Ａｌ_２Ｏ_３）、スピネルまたは他の周知の高絶縁材料などの絶縁材料を基板として用い、デバイス間リーク電流の導電経路が基板を必ず通過するようにすることによって、実現できる。

「理想的」なシリコンオンサファイア・ウエハは、その中に能動素子を製造できる十分な厚さを有した、完全単結晶で欠陥のないシリコン層を含む、と定義できる。このシリコン層は、絶縁基板に隣接し、シリコン−絶縁体界面における結晶格子の乱れは最小限であろう。この「理想的」なシリコンオンサファイア・ウエハを製造しようとする初期の試みは、多くの際立った問題のために挫折した。これらの問題は、（１）最初のエピタキシャルシリコン堆積に使用する高温、およびその後、シリコン層をアニールして、その中の欠陥を減少するために使用する高温の結果として、汚染物、特にｐ型ドーパントのアルミニウムがかなりエピタキシャル堆積シリコン層に侵入するすること、ならびに（２）様々な打込み、アニールおよび／または再成長の方法を通して問題となる高温を避けたときの、エピタキシャルシリコン層の不十分な結晶特性として要約できる。

要求の厳しいデバイス用途に適した高品質のシリコン薄膜を、サファイア基板上に製造できることが分かっているが、このときの方法には、サファイア基板上におけるシリコン層のエピタキシャル堆積、シリコン層に埋込みアモルファス領域を形成するための低温イオン打込みおよび約９５０℃未満の温度における複合物のアニールが含まれる。

このようなシリコンオンサファイア・デバイスを製造する例および方法が、以下の明細書に記載されている。それらは、米国特許第５，４１６，０４３号明細書（「超薄膜シリコンオンサファイアウエハ上に製造される最小電荷ＦＥＴ」（Ｍｉｎｉｍｕｍ ｃｈａｒｇｅ ＦＥＴ ｆａｂｒｉｃａｔｅｄ ｏｎ ａｎ ｕｌｔｒａｔｈｉｎ ｓｉｌｉｃｏｎ ｏｎ ｓａｐｐｈｉｒｅ ｗａｆｅｒ））、米国特許第５，４９２，８５７号明細書（「単一の極薄膜シリコンオンサファイアチップ上の高周波ワイヤレス通信システム」（Ｈｉｇｈ−ｆｒｅｑｕｅｎｃｙ ｗｉｒｅｌｅｓｓ ｃｏｍｍｕｎｉｃａｔｉｏｎ ｓｙｓｔｅｍ ｏｎ ａ ｓｉｎｇｌｅ ｕｌｔｒａｔｈｉｎ ｓｉｌｉｃｏｎ ｏｎ ｓａｐｐｈｉｒｅ ｃｈｉｐ））、米国特許第５，５７２，０４０号明細書（「単一の極薄膜シリコンオンサファイアチップ上の高周波ワイヤレス通信システム」（Ｈｉｇｈ−ｆｒｅｑｕｅｎｃｙ ｗｉｒｅｌｅｓｓ ｃｏｍｍｕｎｉｃａｔｉｏｎ ｓｙｓｔｅｍ ｏｎ ａ ｓｉｎｇｌｅ ｕｌｔｒａｔｈｉｎ ｓｉｌｉｃｏｎ ｏｎ ｓａｐｐｈｉｒｅ ｃｈｉｐ））、米国特許第５，５９６，２０５号明細書（「単一の極薄膜シリコンオンサファイアチップ上の高周波ワイヤレス通信システム」（Ｈｉｇｈ−ｆｒｅｑｕｅｎｃｙ ｗｉｒｅｌｅｓｓ ｃｏｍｍｕｎｉｃａｔｉｏｎ ｓｙｓｔｅｍ ｏｎ ａ ｓｉｎｇｌｅ ｕｌｔｒａｔｈｉｎ ｓｉｌｉｃｏｎ ｏｎ ｓａｐｐｈｉｒｅ ｃｈｉｐ））、米国特許第５，６００，１６９号明細書（「超薄膜シリコンオンサファイアウエハ上に製造される最小電荷ＦＥＴ」（Ｍｉｎｉｍｕｍ ｃｈａｒｇｅ ＦＥＴ ｆａｂｒｉｃａｔｅｄ ｏｎ ａｎ ｕｌｔｒａｔｈｉｎ ｓｉｌｉｃｏｎ ｏｎ ｓａｐｐｈｉｒｅ ｗａｆｅｒ））、米国特許第５，６６３，５７０号明細書（「単一の極薄膜シリコンオンサファイアチップ上の高周波ワイヤレス通信システム」（Ｈｉｇｈ−ｆｒｅｑｕｅｎｃｙ ｗｉｒｅｌｅｓｓ ｃｏｍｍｕｎｉｃａｔｉｏｎ ｓｙｓｔｅｍ ｏｎ ａ ｓｉｎｇｌｅ ｕｌｔｒａｔｈｉｎ ｓｉｌｉｃｏｎ ｏｎ ｓａｐｐｈｉｒｅ ｃｈｉｐ））、米国特許第５，８６１，３３６号明細書（「単一の極薄膜シリコンオンサファイアチップ上の高周波ワイヤレス通信システム」（Ｈｉｇｈ−ｆｒｅｑｕｅｎｃｙ ｗｉｒｅｌｅｓｓ ｃｏｍｍｕｎｉｃａｔｉｏｎ ｓｙｓｔｅｍ ｏｎ ａ ｓｉｎｇｌｅ ｕｌｔｒａｔｈｉｎ ｓｉｌｉｃｏｎ ｏｎ ｓａｐｐｈｉｒｅ ｃｈｉｐ））、米国特許第５，８６３，８２３号明細書（「シリコンオンインシュレータにおける自己整合されたエッジ制御」（Ｓｅｌｆ−ａｌｉｇｎｅｄ ｅｄｇｅ ｃｏｎｔｒｏｌ ｉｎ ｓｉｌｉｃｏｎ ｏｎ ｉｎｓｕｌａｔｏｒ））、米国特許第５，８８３，３９６号明細書（「単一の極薄膜シリコンオンサファイアチップ上の高周波ワイヤレス通信システム」（Ｈｉｇｈ−ｆｒｅｑｕｅｎｃｙ ｗｉｒｅｌｅｓｓ ｃｏｍｍｕｎｉｃａｔｉｏｎ ｓｙｓｔｅｍ ｏｎ ａ ｓｉｎｇｌｅ ｕｌｔｒａｔｈｉｎ ｓｉｌｉｃｏｎ ｏｎ ｓａｐｐｈｉｒｅ ｃｈｉｐ））、米国特許第５，８９５，９５７号明細書（「超薄膜シリコンオンサファイアウエハ上に製造される最小電荷ＦＥＴ」（Ｍｉｎｉｍｕｍ ｃｈａｒｇｅ ＦＥＴ ｆａｂｒｉｃａｔｅｄ ｏｎ ａｎ ｕｌｔｒａｔｈｉｎ ｓｉｌｉｃｏｎ ｏｎ ｓａｐｐｈｉｒｅ ｗａｆｅｒ））、米国特許第５，９２０，２３３号明細書（「擬似側波帯を減少するためのサンプリング回路を含む位相同期ループ」Ｐｈａｓｅ ｌｏｃｋｅｄ ｌｏｏｐ ｉｎｃｌｕｄｉｎｇ ａ ｓａｍｐｌｉｎｇ ｃｉｒｃｕｉｔ ｆｏｒ ｒｅｄｕｃｉｎｇ ｓｐｕｒｉｏｕｓ ｓｉｄｅ ｂａｎｄ）、米国特許第５，９３０，６３８号明細書（「極薄シリコンオンインシュレータ上に低寄生抵抗を製造する方法」（Ｍｅｔｈｏｄ ｏｆ ｍａｋｉｎｇ ａ ｌｏｗ ｐａｒａｓｔｉｃ ｒｅｓｉｓｔｏｒ ｏｎ ｕｌｔｒａｔｈｉｎ ｓｉｌｉｃｏｎ ｏｎ ｉｎｓｕｌａｔｏｒ））、米国特許第５，９７３，３６３号明細書（「極薄シリコンオンインシュレータ上の、短縮されたＰチャネル長を有するＣＭＯＳ回路」（ＣＭＯＳ ｃｉｒｃｕｉｔｒｙ ｗｉｔｈ ｓｈｏｒｔｅｎｅｄ Ｐ−ｃｈａｎｎｅｌ ｌｅｎｇｔｈ ｏｎ ｕｌｔｒａｔｈｉｎ ｓｉｌｉｃｏｎ ｏｎ ｉｎｓｕｌａｔｏｒ））、米国特許第５，９７３，３８２号明細書（「絶縁体上における極薄半導体上のキャパシタ」（Ｃａｐａｃｉｔｏｒ ｏｎ ｕｌｔｒａｔｈｉｎ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｏｎ ｉｎｓｕｌａｔｏｒ））および米国特許第６，０５７，５５５号明細書（「超薄膜シリコンオンサファイアウエハ上に製造される最小電荷ＦＥＴ」（Ｈｉｇｈ−ｆｒｅｑｕｅｎｃｙ ｗｉｒｅｌｅｓｓ ｃｏｍｍｕｎｉｃａｔｉｏｎ ｓｙｓｔｅｍ ｏｎ ａ ｓｉｎｇｌｅ ｕｌｔｒａｔｈｉｎ ｓｉｌｉｃｏｎ ｏｎ ｓａｐｐｈｉｒｅ ｃｈｉｐ））である。これらの参照特許は全て、極薄シリコンオンサファイア集積回路設計および製造に関するその教示全体において、本明細書に援用している。

上記で参照した特許に記載された方法を用いて、電子デバイスを、絶縁合成サファイアウエハ上のシリコン極薄層に形成することができる。シリコン層の厚さは、典型的には、１５０ｎｍ未満である。このような「極薄」シリコン層により、絶縁サファイア基板の利点が最大化され、単一集積回路上に多数の機能を集積することが可能となる。厚いシリコンでは必要とされる従来のトランジスタ分離ウェルが必要でなくなり、トランジスタ処理が簡略化され、回路密度が増大する。これらの、上記で参照した方法およびデバイスを、以前の厚いシリコン実施形態と区別するために、本明細書では、これらを一括して「極薄シリコンオンサファイア」と呼ぶ。

本発明のいくつかの好適な実施形態では、ＭＯＳトランジスタは、米国特許第５，４１６，０４３号、第５，４９２，８５７号、第５，５７２，０４０号、第５，５９６，２０５号、第５，６００，１６９号、第５，６６３，５７０号、第５，８６１，３３６号、第５，８６３，８２３号、第５，８８３，３９６号、第５，８９５，９５７号、第５，９２０，２３３号、第５，９３０，６３８号、第５，９７３，３６３号、第５，９７３，３８２号および第６，０５７，５５５号の各明細書に開示された方法により、極薄シリコンオンサファイアに形成する。しかしながら、本発明の趣旨または範囲から逸脱することなしに、極薄シリコンオンサファイア集積回路を製造する他の周知の方法を用いることができる。

これらの特許に記載され、特許請求されているように、要求の厳しいデバイス用途に適した高品質のシリコン薄膜が、絶縁基板上へのシリコン層のエピタキシャル堆積、シリコン層に埋込みアモルファスを形成するための低温イオン打込みおよび約９５０℃未満の温度での複合物のアニールを含む方法により、絶縁基板上に製造することができる。約９５０℃を超える温度にシリコン層をさらすどのような処理も、酸化周囲環境において実施する。トランジスタを形成するシリコン薄膜には、意図的ではなくドープされた領域に、約５×１０^１１ｃｍ^−２未満の電気的に活性状態の面積密度がある。

上記で言及したように、ＵＴＳｉ基板は、ＲＦ用途には特に望ましい。なぜなら、完全な絶縁基板は、従来の基板（すなわち、完全には絶縁性でない）に関連した基板結合の有害な影響を減少するからである。結果として、一実施形態では、図３のＲＦスイッチ３０は、ＵＴＳｉ基板上に製造する。
ＲＦスイッチ設計トレードオフ
図３に関連して上記で説明した、本発明のＲＦスイッチ３０を設計し実現するときに、いくつかの設計パラメータおよびトレードオフを考慮すべきである。本発明のＲＦスイッチは、所望のシステム設計要求およびＲＦスイッチ性能目標を満たすか超えるように仕立てることができる。ＲＦスイッチ設計に影響を与える設計トレードオフおよび考慮すべきことについて、ここで説明する。

図３に関連して上記で説明したように、ＲＦスイッチ３０は、「Ｎ型」でも「Ｐ型」でもよいが、ＭＯＳＦＥＴトランジスタを用いて実現する。しかしながら、ＣＭＯＳ技術においてＲＦスイッチを実現するには、Ｎチャネルトランジスタが好ましい。Ｎチャネルトランジスタが好ましいのは、一定のトランジスタサイズに対して、Ｎチャネルトランジスタの「オン」抵抗が、Ｐチャネルトランジスタの場合よりも、ずっと小さいからである。これは、正孔に対して電子の、シリコンにおける移動度が高いことによる。制御電圧は、「オン」トランジスタのオン抵抗が確実に減少するように選択する。制御電圧はまた、「オフ」トランジスタが、不作動にされたとき、確実にオフとどまるように選択する。

トランジスタ設計分野においては周知のように、ＮチャネルＭＯＳトランジスタにおいては、「オン」抵抗は、トランジスタゲートに印加する電圧とトランジスタソースに印加する電圧間の差異に反比例する。この電圧は、通常、「Ｖｇｓ」（ゲート−ソース電圧）と呼ばれる。容易に気づくことだが、入力ポート（たとえば、図３における第１のＲＦ入力ノード３１）において、したがって、ＲＦ共通ポート３５においてＲＦ信号（Ｖｓ）の大きさが増すにつれて、オントランジスタのＶｇｓが減少する（たとえば、ＲＦ１信号の大きさが増加するにつれて、スイッチングトランジスタ・グループ３３におけるトランジスタＭ３３_ＡのＶｇｓが減少する）。このために、ゲート制御電圧（たとえば、入力ノード３３’のＳＷ）を可能な限り正にすべきだというになる。しかし残念ながら、信頼性の懸念から、ゲート制御電圧を正にできる程度が制限される。

同様の懸念が「オフ」トランジスタに対しても存在する。典型的なＲＦスイッチの適用では、ＲＦ入力信号（たとえば、ＲＦ１入力信号）が一般にゼロ基準電圧をめぐって振動することに注目することは大切である。オフトランジスタ（たとえば、シャントトランジスタグループ３７のトランジスタ）は、ＲＦ入力信号の正および負の電圧偏移の間、不作動またはターンオフのままにとどまらなくてはならない。このことから、オフトランジスタのゲート制御電圧（たとえば、ＳＷ＿制御電圧信号）をできる限り負にすべきだということになる。再び、信頼性の懸念から、ゲート制御電圧を負にできる程度が制限される。

ＣＭＯＳスイッチにとって、オフトランジスタの設計によって、また、スイッチの１ｄＢ圧縮ポイントが制限される。トランジスタ設計分野においては周知のように、ＭＯＳトランジスタでは、そのソースとドレイン間に基本的な降伏電圧がある。デバイス両端の電位がこの降伏電圧を超えると、トランジスタをオフ状態に維持しようとしているゲート電位が存在するときでも、ソースとドレイン間に高電流が流れる。スイッチにおける圧縮の改善は、トランジスタの降伏電圧を増加することによっと、達成することができる。高降伏電圧を有するＭＯＳトランジスタを製造する方法の１つは、ゲート長を増加することである。残念なことに、ゲート長の増加により、デバイスのチャネル抵抗が不都合にも増加し、それにより、デバイスの挿入損失が増加する。チャネル抵抗は、デバイスの幅を広くすることによって減少できるが、これはまた、スイッチ分離を低下させる。したがって、ＭＯＳスイッチに、トレードオフが存在する。

図３における本発明のＲＦスイッチ３０に関連して上記に説明したように、トランジスタを直列構成に積層して、スイッチの１ｄＢ圧縮ポイントを改善する。比較的高い値のゲート抵抗器と、トランジスタグループにおけるトランジスタの積層構成との組み合わせにより、直列接続トランジスタ全体の実効降伏電圧を増加する。スイッチ素子の設計および製造においては、ＲＣ時定数（ゲート抵抗器の抵抗値およびＭＯＳＦＥＴのゲート容量によって決定される）が、ＲＦスイッチ３０が処理するＲＦ信号の周期よりもずっと長くなるようにする。上記のように、積層構成および比較的高抵抗のゲート抵抗器の正味効果として、直列接続トランジスタ全体の降伏電圧が、個別トランジスタにおける降伏電圧のｎ倍の率で増加する（ここで、ｎは、トランジスタグループにおいて、直列に接続したトランジスタの数に等しい）。

設計上さらに考慮すべきことは、従来のバルクＣＭＯＳトランジスタにおいて使用されている「ボディタイ」に関する。トランジスタ設計分野においては周知のように、ボディタイは、デバイスをウェルまたは基板のどちらかに結合する。ウェル−基板接合部は、常に逆バイアスをかけられたままにしなければならない。ソース−ボディおよびドレイン−ボディ接合部は、常に逆バイアスをかけられたままにしなければならない。一般に、バルクＣＭＯＳ設計において、ウェル（Ｎウェル技術の）は、回路に印加される最大の正の電位に結合される。基板（Ｐウェル技術の）は、回路に印加される最大の負の電位に結合される。ＲＦ入力信号は、グラウンドの上下を対称的に振動するので、ＣＭＯＳスイッチ設計は、挿入損失、分離および１ｄＢ圧縮ポイントについて、不十分な性能を示す。これらおよび上記の理由で、本発明のＲＦスイッチ３０は、絶縁基板上に実現するのが好ましい。

本発明のＲＦスイッチを絶縁基板上に実現することにより、スイッチ分離の改善および挿入損失の減少などいくつかの利点が提供される。ＵＴＳｉ技術を用いて本発明のＲＦスイッチを実現することにより、さらなる利点が得られる。たとえば、先行技術のＲＦスイッチをＧａＡｓに実現することと比較して、ＵＴＳｉを用いることにより、集積回路歩留まりの改善、製造コストの減少および集積レベルの増加が達成される。集積回路設計分野において周知のように、ＧａＡｓは、高レベルの集積化には向いていない。したがって、ＲＦスイッチの動作および機能に関連したデジタル制御回路および他の回路（負電圧電力供給発生器回路、レベルシフト回路、低電流分圧器回路およびＲＦバッファ回路など）は、オフチップで実現しなければならないことがしばしばある（すなわち、これらの機能は、ＲＦスイッチと簡単には集積できない）。これは、コストの増加および先行技術により実現したＲＦスイッチの性能低下へとつながる。

対照的に、本ＲＦスイッチの発明に従い、ＵＴＳｉ技術を用いて、ＲＦスイッチの正常な動作および機能のために必要な回路を、スイッチ自体と同じ集積回路に一緒に実現できる。たとえば、以下により詳細に説明するように、ＵＴＳｉ技術でＲＦスイッチを実現することにより、ＲＦスイッチは、負電圧発生器およびＲＦスイッチの動作を制御するのに必要なＣＭＯＳ制御論理回路とともに同じ集積回路に集積できる。スイッチの動作を制御するのに必要な制御線の減少のおかげで、ＲＦスイッチの複雑さもまた減少する。有利なことに、ＲＦスイッチ制御論理回路は、低電圧ＣＭＯＳトランジスタを用いて実現できる。さらに、高電力ＲＦスイッチ実現のためであっても、比較的低電力の外部電源を用いて、本発明のＲＦスイッチに電力を供給することができる。この特徴は、先行技術によるＧａＡｓの実現に比較して有利である。ＧａＡｓの場合には、比較的高電力の外部電源ならびに正および負両方の電力供給を実現するのに必要な電力発生回路を使用することが必要だからである。たとえば、図４〜１２に関連して以下に説明する例示的な実施形態では、本発明のＲＦスイッチは、単一の３Ｖ外部電源を１つ必要とするだけである。先行技術によるスイッチでは、典型的に、少なくとも１つの６Ｖ外部電源ならびに正および負の電力供給を実現するための外部電圧発生回路が必要である
完全に集積化されたＲＦスイッチ
図４に、本発明に従って製造し、例示的で、完全に集積化されたＲＦスイッチ１００の簡易ブロック図を示す。図４に示すように、完全に集積化されたＲＦスイッチ１００には、上記において図３で説明した本発明のＲＦスイッチ３０（図４においては、簡略化した図式表現で示す）ＣＭＯＳ制御論理回路１１０および負電圧発生器回路１２０（「電荷ポンプ」回路を用いて、一実施形態において実現する）が含まれる。制御信号１３０は、ＣＭＯＳ論理回路ブロック１１０入力する。一実施形態では、制御信号１３０は、０ボルトから＋Ｖｄｄの範囲におよぶが、デジタル論理回路設計分野の当業者は、本発明の範囲または趣旨から逸脱することなく、他の論理回路レベルが使用できることを理解されるであろう。上記に提示した理由で、一実施形態では、完全に集積化されたＲＦスイッチ１００は、ＵＴＳｉ基板上に製造する。しかし、他の絶縁基板技術を用いることもできる。

以下により詳細に説明するように、完全に集積化されたＲＦスイッチ１００には、図２における先行技術のＲＦスイッチにはないいくつかの機能および特徴が含まれる。たとえば、本発明のＲＦスイッチ３０（図３に関連して上記に説明したように、新規な、トランジスタの積層およびゲートトランジスタ（ゲート抵抗）構成を用いる）に加えて、完全に集積化されたＲＦスイッチ１００では、本発明のスイッチと同じ集積回路上に、負電圧発生器およびＲＦスイッチ制御機能を一緒に集積する。以下により詳細に説明するように、完全に集積化されたＲＦスイッチ１００には、クロック入力信号を電荷ポンプ回路に供給する内蔵式発振器、他のＲＦスイッチ回路が必要とする負の電源電圧を発生する集積化電荷ポンプ回路、ＲＦスイッチトランジスタを制御する制御信号を発生するＣＭＯＳ論理回路、スイッチトランジスタの、ゲート−ドレイン、ゲート−ソースおよびドレイン−ソース電圧を減少することにより、信頼性を増加させるレベルシフト回路ならびに電荷ポンプ回路およびデジタル制御論理回路からＲＦ信号エネルギを分離するＲＦバッファ回路が含まれる。これらの各回路は、関連する図を参照して、以下により詳細に説明する。
負電圧発生器−電荷ポンプ−第１の実施形態
図４に示すように、完全に集積化されたＲＦスイッチ１００の一実施形態には、負電圧発生器すなわち電荷ポンプ１２０が含まれる。負電圧発生器１２０によって、完全に集積化されたＲＦスイッチ１００の他の回路が必要とする負の電源電圧（以下、「−Ｖｄｄ」と記す）を発生する。２つの入力セット、すなわち、正の直流電源電圧信号（Ｖｄｄ）１２２およびクロック入力（単一の入力信号「Ｃｌｋ」として図に示す）１２４を、負電圧発生器１２０に供給する。クロック入力１２４は、図４で単一の入力信号として示してあるが、以下に図５ｂに関連して説明するように、本発明におけるＲＦスイッチのいくつかの実施形態では、クロック入力１２４は、２つまたはそれを超えるクロック入力信号を含むことができる。

さらに、図４に示す実施形態では、負電圧発生器回路１２０への入力である正の供給電圧には、直流３Ｖ電力供給源が含まれる。しかしながら、本発明の範囲または趣旨から逸脱することなく、他の電力供給レベルを用いてもよい。たとえば、所望ならば、直流３．５Ｖ、直流５Ｖまたは任意の他の都合のよい正の電力供給を、図４の負電圧発生器回路１２０への入力とすることができる。正の電力供給信号は、典型的には、外部の低電力供給源により発生する。

本発明の一実施形態において、図４の負電圧発生器１２０は、電荷ポンプ回路を用いて実現する。図５ａに、図４の負電圧発生器１２０における例示的な一実施形態の簡易ブロック図を示す。図５ａの簡易ブロック図に示すように、負電圧発生器には、発振器２０２、クロック発生器回路２０４および本発明の電荷ポンプ回路２０６が含まれる。発振器２０２の出力は、クロック発生器回路２０４に入力される。クロック発生器回路２０４の出力は、電荷ポンプ回路２０６に入力される。負電圧発生器１２０により、完全に集積化されたＲＦスイッチ１００の他の回路が使用する負の電源電圧を供給する。

先行技術によるＲＦスイッチの多くでは、不利なことに、負の電源電圧は、ＲＦスイッチ回路に対して外部の回路で発生しなければならない。他のＲＦスイッチの実現では、ＲＦ入力信号の直流値を、印加したバイアス電圧の中間点にシフトするために必要な結合アプローチを用いる。このアプローチでは一般に、ＦＥＴゲートドライブがこのレベルシフトのために実効的に半分になるため、比較的高いバイアス電圧を印加する必要がある。バイアス電圧を増加しない場合、このことにより、スイッチ挿入損失に否定的な影響がもたらされる。なぜなら、これによりゲートドライブが減少し、それによってＦＥＴチャネル抵抗が増加するからである。

これらの問題に対処するために、完全に集積化されたＲＦスイッチ１００の一実施形態では、図５ｂに詳細に示す、本発明の電荷ポンプ回路２０６を使用する。図５ｂに示すように、電荷ポンプ回路２０６の第１の実施形態には、２つのＰチャネルＭＯＳＦＥＴトランジスタ２０８および２１０が含まれ、これらは、２つのＮチャネルＭＯＳＦＥＴトランジスタ２１２および２１４に直列に接続されている。電荷ポンプ回路２０６の左レッグ（第１のＮチャネルトランジスタ２１２に直列に接続された、第１のＰチャネルトランジスタ２０８を含む）は、電荷ポンプ回路の右レッグ（第２のＮチャネルトランジスタ２１４に直列に接続された、第２のＰチャネルトランジスタ２１０を含む）に、第１のキャパシタＣｐ２１６を用いて結合されている。図示のように、第２のＮチャネルトランジスタ２１４のソースは、出力キャパシタである第２のキャパシタＣ２１８に結合されている。２つの非重複クロック制御信号「Ｃｌｋ１」および「Ｃｌｋ２」は、トランジスタ２０８、２１０、２１２および２１４の動作を制御するために用いる。たとえば、図５ｂに示すように、「Ｃｌｋ１」の逆の「Ｃｌｋ１＿」は、Ｐチャネルトランジスタ２０８および２１０のゲートを制御する。他方の非重複クロック制御信号「Ｃｌｋ２」は、図示のように、Ｎチャネルトランジスタ２１２および２１４のゲートを制御する。

電荷ポンプ２０６は、トランジスタゲートを駆動する非重複クロック制御信号Ｃｌｋ１およびＣｌｋ２を用いて、２つのキャパシタ（Ｃｐ２１６および出力キャパシタＣ２１８）を交互に充電および放電することにより、負の電源電圧（−Ｖｄｄ）を発生する。負の電源電圧−Ｖｄｄは、キャパシタＣ２１８に充電した電荷から発生する。一実施形態では、パルスシフト回路（図示せず）を用いて、電荷ポンプを駆動するパルス列（すなわち、パルス列は、クロック入力信号Ｃｌｋ１およびＣｌｋ２として入力される）を発生する。パルス列が、電荷ポンプ２０６に印加されるので、キャパシタＣｐ２１６は、正の電力供給Ｖｄｄを印加され、つぎにキャパシタＣ２１８を越えて反対方向に放電され、負の電源電圧−Ｖｄｄを生成する。電荷ポンプのどのトランジスタも、いずれのソース／ドレインノード間でも、Ｖｄｄを超えるものを避ける必要がなく、したがって、電荷ポンプ２０６の信頼性が大いに高まる。

本発明の電荷ポンプ回路２０６の一実施形態において、出力Ｃ２１８のキャパシタンスは約２００ｐＦであり、Ｃｐ２１６のキャパシタンスは約５０ｐＦである。電荷ポンプ設計分野の当業者は、本発明の範囲または趣旨から逸脱することなく、他のキャパシタンス値を使用できることを、理解されるであろう。
図５ａの簡易ブロック図に示すように、一実施形態において、２つの非重複クロック信号は、内部発振器２０２が発生する発振信号から派生する。図５ａに示すように、発振器２０２は、発振信号を、クロック発生器回路２０４に入力し、今度はこの回路が、電荷ポンプトランジスタゲートを制御する２つの非重複クロック信号を（任意で便利な、周知の方法で）発生する。本発明の完全に集積化されたＲＦスイッチ１００の一実施形態では、発振器２０２には、（数ＭＨｚのオーダの）比較的低周波の発振器が含まれる。この実施形態では、発振器には、簡単な弛張発振器が含まれる。しかしながら、集積回路分野の当業者は、本発明の趣旨または範囲から逸脱することなく、他のタイプの発振器を用いて本発明を実施できることを、理解されるであろう。

図５ｃに、経時的に変化する、２つの非重複クロック信号Ｃｌｋ１およびＣｌｋ２の電圧振幅を示す。図５ｃに示すように、２つの非重複クロック信号は、−ＶｄｄからＶｄｄまでの電圧振幅で変化する。一実施形態において、クロック信号は、直流−３Ｖから直流＋３Ｖまで変化する。このように調整することによって、電荷ポンプ２０６の効率を改善する。

電荷ポンプトランジスタ２０８、２１０、２１２および２１４には、有利なことに、単一閾値のＮチャネル（２１２および２１４）およびＰチャネル（２０８および２１０）デバイスが含まれる。従来の電荷ポンプ回路は、複数閾値レベルデバイスの使用を必要とする。したがって、これら従来のものを実現するには、図５ｂにおける本発明の電荷ポンプ回路２０６よりも、設計が複雑でコストがかかった。本発明の電荷ポンプ２０６の一実施形態において、Ｐチャネルトランジスタ２０８および２１０の幅は約２０μｍ、長さは約０．８μｍである。Ｎチャネルトランジスタ２１２および２１４の幅は約８μｍ、長さは約０．８μｍである。集積回路設計分野の当業者は、本発明の範囲または趣旨から逸脱することなく、他の寸法のトランジスタが使用できることを、理解されるであろう。本発明の電荷ポンプ回路２０６は、非常に効率的であり、温度およびプロセスの変動にもかかわらず、申し分なく動作する。
レベルシフト回路
電荷ポンプ回路は、この回路に印加された電源電圧を効率的に２倍にするので、これらの高い電圧に関連した、電位の信頼性問題に注意を払わなければならない。トランジスタの信頼性を高めるような方法で電荷ポンプを実現するために、レベルシフト回路を用いて、トランジスタのゲート−ソース電圧、ゲート−ドレイン電圧およびドレイン−ソース電圧を、許容できるレベルに制限する。

本発明に従って作成された発明的なレベルシフト回路３００を図６ａに示す。レベルシフト回路３００を用いて、典型的または「普通の」デジタル入力信号（デジタル信号は、典型的にはグラウンド（ＧＮＤ）から＋Ｖｄｄの範囲におよぶ）を、−Ｖｄｄから＋Ｖｄｄの範囲におよぶように変換またはシフトする。それにより、完全に集積化されたＲＦスイッチの信頼性が高まる。本発明の一実施形態では、制御信号は、直流−３Ｖから直流＋３Ｖの範囲へシフトされるが、ＲＦスイッチ制御分野の当業者は、本発明の趣旨または範囲から逸脱することなく、他のレベルシフト電圧範囲が使用できることを理解されるであろう。

図６ａに示すように、本発明のレベルシフト回路３００（以後は、レベルシフタ３００と呼ぶ）には、フィードバック構造に結合された複数のインバータが含まれる。特に、図６ａに示す実施形態では、レベルシフタ３００には、２つのグループのインバータが含まれ、これらのインバータを用いて、第１および第２のシフトした出力信号、すなわち、第１の出力ノード３１４の「ｏｕｔ」およびその逆の、第２の出力ノード３１６の「ｏｕｔ＿」を発生する。第１のインバータグループには、インバータ３０２、３０４および３０４が含まれる。第２のインバータグループには、インバータ３０８、３１０および３１２が含まれる。典型的または「普通の」デジタル入力信号（すなわち、ＧＮＤから＋Ｖｄｄの範囲にわたるデジタル入力信号）は、第１のインバータ３２０の入力ノード３１８で、レベルシフタ３００へ入力される。第１のインバータ３２０は、（出力ノード３２４で）第１の入力信号「ｉｎ」を発生し、この信号が、第２のインバータ３２２へ入力される。第２のインバータ３２２は、第１の入力信号「ｉｎ」の逆である第２の入力信号「ｉｎ＿」を、出力ノード３２６で発生する。したがって、第１および第２のインバータ３２０および３２２は、上記の２つのインバータグループへ入力される信号を発生する。たとえば、第１の入力信号「ｉｎ」は、インバータ３０２の入力部３２８に結合される。同様に、第２の入力信号「ｉｎ＿」は、インバータ３０８の入力部３３０に結合される。

第１のインバータグループの出力「ｏｕｔ」は、第１の出力インバータ３０６によって発生され、第１の出力ノード３１４へ供給される。第２のインバータグループの出力「ｏｕｔ＿」は、第２の出力インバータ３１２によって発生され、第２の出力ノード３１６に供給される。２つのレベルシフタ出力「ｏｕｔ」およびｏｕｔ＿」は、図４の完全に集積化されたＲＦスイッチ１００の他の回路へ入力される。たとえば、一実施形態では、第１の出力「ｏｕｔ」は、スイッチングトランジスタ・グループ３３および分路トランジスタグループ３８におけるデバイスのゲートに結合される（すなわち、図６ａの第１の出力ノード３１４における「ｏｕｔ」信号は、入力ノード３３’および３８’で、図３の「ＳＷ」制御入力信号に結合され、それにより、図３に関連して上記で説明したように、スイッチングトランジスタ・グループ３３および分路トランジスタグループ３８の動作を制御する）。同様に、この実施形態では、第２のレベルシフタ出力「ｏｕｔ＿」は、図３の「ＳＷ＿」制御入力信号に（入力ノード３４’および３８’で）結合され、それにより、上記のように、スイッチングトランジスタ・グループ３４および分路トランジスタグループ３７を制御する
図６ａのレベルシフタ３００は、入力信号（すなわち、入力ノード３１８で供給される入力信号）の直流レベルをシフトし、一方、入力信号の周波数応答を不変にする。レベルシフタ３００は、完全に集積化されたＲＦスイッチ１００のシリコンオンインシュレータ基板での実現によって提供されるフローティング技術を十分に利用する。レベルシフタ３００のインバータは、差動バイアスに基づいて動作する。すなわち、レベルシフタは、２つの電圧信号の差異に基づいてデジタル入力信号をシフトする。特に、インバータ（たとえば、出力インバータ３０６および３１２など）に供給される電力供給信号間の差異が、Ｖｄｄのオーダである限りは、レベルシフタ３００は、確実に機能して、入力信号を−Ｖｄｄと＋Ｖｄｄ間の範囲でシフトする。一実施形態では、Ｖｄｄは直流３Ｖに等しい。この実施形態において、レベルシフタ３００のインバータ（たとえば、出力インバータ３０６および３１２）を構成するトランジスタでは、それらのソース／ドレインノード間に印加される電圧は、直流３Ｖよりも大きくはならない。このことによって、トランジスタデバイスの信頼性が増加する。

再び図６ａを参照すると、レベルシフタはフィードバック法を用いて、デジタル入力信号を、−Ｖｄｄから＋Ｖｄｄの範囲の電圧レベルにシフトする。特に、第２の出力ノード３１６における、第２のインバータグループ（３０８、３１０および３１２）の出力（すなわち、「ｏｕｔ＿」信号）が、インバータ３０４の入力部で、第１のインバータグループの入力部へのフィードバックとして供給される。同様に、第１の出力ノード３１４における、第１のインバータグループ（３０２、３０４および３０６）の出力（すなわち、「ｏｕｔ」出力信号）が、第２のインバータグループ、特に、インバータ３１０への入力として供給される。

入力ノード３１８におけるデジタル入力信号が論理的に「高い」状態になるとき（すなわち、いくつかの実施形態では、入力信号がＧＮＤから＋Ｖｄｄに遷移するとき）、「ｉｎ」信号（ノード３２４における）および「ｉｎ＿」信号（ノード３２６における）は、それぞレッグラウンド（たとえば、直流０Ｖ）およびＶｄｄ（たとえば、直流３Ｖ）になる。第１の出力ノード３１４の「ｏｕｔ」信号は、＋Ｖｄｄになる。同時に、第２の出力ノード３１６の「ｏｕｔ＿」信号は、−Ｖｄｄになる。（インバータ３０４の入力部へフィードバックされる「ｏｕｔ＿」およびインバータ３１０の入力部へフィードフォワードされる「ｏｕｔ」の）フィードバック構成により、レベルシフタ３００における状態の迅速な変化を確実にする。レベルシフタ３００は、入力信号が論理的に高い状態から論理的に低い状態に遷移（すなわち、＋ＶｄｄからＧＮＤに遷移）するときにも、同様に働く。入力ノード３１８のデジタル入力信号が、論理的に「低い」状態になると、「ｉｎ」信号（ノード３２４における）および「ｉｎ＿」信号（ノード３２６における）は、それぞれ、Ｖｄｄ（たとえば、直流３Ｖ）およびグラウンドになる。第１の出力ノード３１４における「ｏｕｔ」信号は、−Ｖｄｄになる。同時に、第２の出力ノード３１６における「ｏｕｔ＿」信号は、＋Ｖｄｄになる。再びフィードバックにより、レベルシフタ３００における状態の迅速な変化を確実にする。接地により、レベルシフタインバータにおいては、インバータのＭＯＳＦＥＴトランジスタにおけるソース／ドレインノード間の、完全なＶｄｄ電圧以上の降下は確実になくなる。

図６ｂに、図６ａのレベルシフタ３００を実現するために使用するインバータ（たとえば、インバータ３０２、３０４および３０６）の一実施形態を示す。図６ｂに示すように、インバータ３４０には、２つのＭＯＳＦＥＴデバイス、すなわちＰチャネルトランジスタ３４２およびＮチャネルトランジスタ３４４が含まれる。図示のように、これらのデバイスは直列に接続され、そのゲートをともに結合し、入力ノード３４６に供給される入力信号によって制御される。Ｐチャネルトランジスタ３４２のソースは、ノード３５０で、第１の電源電圧へ結合され、一方、Ｎチャネルトランジスタ３４４ソースは、ノード３５２で、第２の電源電圧へ結合される。図示のように、デバイスのドレインは、共に結合され、出力ノード３４８で、インバータの出力を生成する。本発明のインバータ３４０の一実施形態では、Ｐチャネルトランジスタ３４２は、幅が５μｍであり、長さが０，８μｍである。この実施形態では、Ｎチャネルトランジスタは、幅が２μｍであり、長さが０．８μｍである。トランジスタ設計分野の当業者は、本発明の範囲または趣旨から逸脱することなく、インバータ３４０のトランジスタとして、他の物理的寸法のものを使用できることを、理解されるであろう。インバータ３４０の論理表現を、また、図６ｂにおいて記号３６０として示してある。

このように、本発明のレベルシフタ３００を用いることによって、当初ＧＮＤから＋Ｖｄｄの範囲におよぶデジタル入力信号が、−Ｖｄｄから＋Ｖｄｄの範囲におよぶようにシフトされる。図７ａに、デジタル入力信号の、電圧振幅対時間のプロットおよび図６ａの本発明のレベルシフタ３００が発生する、対応する出力信号を示す。図７ａに示すように、デジタル入力信号は、グラウンドまたは直流０ＶからＶｄｄの範囲におよぶ。本発明のレベルシフタ３００の出力は、−Ｖｄｄから＋Ｖｄｄの範囲におよぶ。本発明におけるＲＦスイッチの一実施形態では、入力信号は、直流０Ｖから直流＋３Ｖの範囲におよび、レベルシフタ３００の出力は、直流−３Ｖから直流＋３Ｖの範囲におよぶ。本発明の範囲または趣旨から逸脱することなく、他の値の電源電圧を用いることができる。たとえば、一実施形態では、入力信号は、０から直流＋３．５Ｖまたは０から直流４Ｖの範囲とすることができる。この実施形態では、レベルシフタは、信号を、直流−３．５（または−４）Ｖから直流＋３．５（または＋４）Ｖにシフトする。

図７ｂに、図６ａにおける本発明のレベルシフタ３００の簡易論理記号を示す。この論理記号は、後の図面で用いる。図７ｂに示すように、デジタル入力信号は、入力ノード３１８（図６ａに関連して上記で説明したのと同じ入力ノード３１８）で供給される。レベルシフタ３００は、２つのシフトした出力、すなわち「ｏｕｔ」およびその逆の「ｏｕｔ＿」を供給する。これらの出力は、それぞれ、出力ノード３１４および３１６（図６ａに関連して上記で説明したのと同じ出力ノード３１４および３１６）で供給される。
ＲＦバッファ回路
図８ａは、２段階レベルシフタ・バッファ回路４００の電気図である。図８ｂは、デジタル制御入力およびバッファ回路４００に対するインタフェースの簡易ブロック図である。図８ａの２段階レベルシフタ・ＲＦバッファ回路４００には、第１段階レベルシフタ３００および第２段階ＲＦバッファ回路４０２が含まれる。第１段階レベルシフタ３００は、図６ａ、６ｂ、７ａおよび７ｂに関連して上記で説明したものと同一であり、したがって、ここでより詳細に説明することはしない。上記で説明したように、レベルシフタ段階３００は、デジタル制御信号の論理レベルをシフトして、−Ｖｄｄから＋Ｖｄｄの範囲におよぶようにする。回路４００の第２段階には、ＲＦバッファ回路４０２が含まれる。ＲＦバッファ回路４０２は、ドライバの役割のみ果たす（ＲＦバッファ回路は、レベルシフトを行わない）。

ＲＦバッファは、図３に関連して上記に説明したＲＦスイッチ３０から、デジタル制御信号（図４のＣＭＯＳ論理ブロック１１０が発生するものなど）を電気的に分離する。ＲＦバッファ４０２は、ＲＦスイッチ３０におけるトランジスタの作動および不作動を制御する制御電圧（ＳＷおよびＳＷ＿のことだが、本明細書および図８ａではまた、それぞれ、制御信号「ｏｕｔ」および「ｏｕｔ＿」として示す）の垂下を抑制するように機能する。以下により詳細に説明するように、ＲＦバッファ４０２はまた、大電力ＲＦ信号が、負電力供給（すなわち、−Ｖｄｄ）に結合するのを防ぐように機能する。この負電力供給は、図５ａ〜５ｃに関連して上記に説明したように、電荷ポンプ回路２０６が発生する。特に、ＲＦバッファ４０２は、ＲＦスイッチ３０における大電力ＲＦ信号の外延が、電荷ポンプ２０６（図５）が発生する負電力供給にＲＦ結合し、それにより、負電力供給から電流が排流するのを防ぐ。

きわめて大電力のＲＦ入力信号が、本発明のＲＦスイッチ３０に入力されるとき、デジタル論理信号をＲＦスイッチから分離するために、バッファ回路を用いていない場合には、ＲＦ信号とデジタル論理信号の結合が起こる。ＲＦ結合は、ＲＦトランジスタ制御信号（ＳＷおよびＳＷ＿）に有害な影響を与える可能性があるし、通常は、有害な影響を与える。たとえば、約３０ｄＢのオーダのＲＦ入力信号が、１ワットのＲＦスイッチ３０に入力される場合、ＲＦ結合により、デジタル制御線で零点数ボルトの電圧振動の起こる可能性がある。これは、ＲＦ信号が、ＲＦスイッチからデジタル制御回路へフィードバックされるためである。このＲＦ結合効果が、ＲＦトランジスタグループの作動および不作動、したがって、ＲＦスイッチ３０の正常な動作に悪い影響を与える可能性がある。図８ａのバッファ回路４０２によって、結合効果を防ぐ。

図８ａに示すように、本発明のバッファ回路４０２は、２段階回路４００の第１段階として上記に説明し図示したレベルシフタ３００と、構成において非常に似ている。レベルシフタ３００と同様に、ＲＦバッファ４０２には、２つのインバータグループ、すなわち第１のインバータグループ（４０４、４０６および４０８）ならびに第２のインバータグループ（４１０、４１２および４１４）が含まれる。第１のインバータグループ（４０４、４０６および４０８）の出力は、第１の出力インバータ４０８によって発生され、図では「ｏｕｔ」の符号を付けてあり、第１の出力ノード４１６で供給される。第２のインバータグループ（４１０、４１２および４１４）の出力は、第２の出力インバータ４１４によって発生され、「ｏｕｔ＿」の符号を付けてあり、第２の出力ノード４１８で供給される。出力信号「ｏｕｔ＿」は、出力信号「ｏｕｔ」の逆である。

重要なことだが、第１段階のレベルシフタ３００は、フィードバックを用いてレベルシフト機能を実行する（図６ａに関連して説明したように）が、ＲＦバッファ回路４０２は、その出力信号を入力へフィードバックしない。その結果、第１段階へ入力されるデジタル入力信号（すなわち、ノード３２８および３３０で、レベルシフタ３００に入力される制御入力信号）は、ＲＦスイッチトランジスタを制御するために使用する出力信号（すなわち、それぞれ、出力ノード４１６および４１８の制御出力信号「ｏｕｔ」およびその逆の「ｏｕｔ＿」であり、それぞれ、ＳＷおよびＳＷ＿制御信号線に結合される）から分離される。

再び図８ａを参照すると、特に、レベルシフタ３００は、デジタル制御信号「ｉｎ」およびその逆の信号「ｉｎ＿」を、それぞれ、ノード３２８および３３０で入力する（図６ａに関連して上記により詳細に説明したように）。出力ノード３１４における、レベルシフタ３００の第１の出力「ｏｕｔ１」は、図示のようにインバータ３１０の入力部へフィードバックされる。同様に、出力ノード３１６における、レベルシフタ３００の第２の出力「ｏｕｔ１＿」は、インバータ３０４の入力部へフィードバックされる。上記のように、このフィードバックトポロジのせいでＲＦ結合（すなわち、レベルシフタ出力信号が、ＲＦ信号をその上に重ね合わせる）が起こるのは、レベルシフタの出力信号を、ＲＦスイッチトランジスタを直接制御するために用いる場合（すなわち、バッファ回路４０２がない場合）である。したがって、本発明のＲＦバッファ回路４０２は、出力信号のフィードバックなしに用いて、入力信号（すなわち、デジタル入力信号「ｉｎ」および「ｉｎ＿」）を、ＲＦスイッチに存在するＲＦ信号から分離する。図８ａに示すように、レベルシフタ３００の第１の出力信号「ｏｕｔ１」は、ＲＦバッファ回路のインバータ４０４および４０６へ入力する。同様に、レベルシフタ３００の第２の出力信号「ｏｕｔ１＿」は、バッファ回路のインバータ４１０および４１２へ入力する。ＲＦバッファ回路４０２の２つの制御出力（「ｏｕｔ」および「ｏｕｔ＿」）は、ＲＦスイッチにおけるトランジスタの作動および不作動を制御するが、レベルシフタへのフィードバックとしては供給されない。したがって、ＲＦスイッチとデジタル論理回路間における分離の改善が達成される。

一実施形態において、２段階レベルシフタ・ＲＦバッファ回路４００を実現するインバータには、図６ｂに関連して上記に説明したインバータ３４０が含まれる。しかしながら、インバータ設計分野の当業者は、代替のインバータ設計を用いて、本発明の範囲または趣旨から逸脱することなく、２段階回路４００が実現できることを理解されるであろう。一実施形態では、第１段階レベルシフタ３００を実現するために使用するトランジスタは、第２段階ＲＦバッファ回路４０２を実現するため使用するトランジスタよりも物理的に小さい。より大きな寸法のトランジスタは、制御信号の効率的な増幅を達成するために、ＲＦバッファ回路４０２で用いる。たとえば、一実施形態では、ＲＦバッファを実現するために使用するトランジスタは、レベルシフタ３００を実現するために使用するトランジスタよりも、幅が３倍あり、その結果、電流の約３倍の増幅がもたらされる。トランジスタ設計分野の当業者は、デジタル制御信号における任意の望ましい増幅を達成するために、他の便利な寸法のトランジスタが使用できることを、理解されるであろう。
本発明の代替レベルシフト回路において使用する分圧器
図９ａは、低電流分圧器（「ＬＣＶＤ」）回路５００における一実施形態の電気図である。この回路は、図６ａに関連して上記に説明したレベルシフタ３００における一実施形態のフィードバック経路で使用する。図９ｂに、図９ａの分圧器５００を表すために使用する簡易論理記号を示す。分圧器５００を一実施形態で用いて、フィードバック・インバータトランジスタのゲート酸化物全体の過度の電圧振動に関連した潜在的なゲート酸化物信頼性問題と取り組む。レベルシフタ３００に関連して上記で説明したように、レベルシフタを実現するために使用する様々なＭＯＳＦＥＴのソース−ドレイン電圧は、Ｖｄｄより大きな電圧を印加されることは決してないが、レベルシフタの出力（すなわち、出力信号「ｏｕｔ」および「ｏｕｔ＿」）は、２×Ｖｄｄ（すなわち、−Ｖｄｄから＋Ｖｄｄまで）も振動する可能性があるので、フィードバックインバータ３０４および３１０のゲート酸化物は、２×Ｖｄｄの電圧を印加される可能性がある。これらのフィードバック電圧レベルは、フィードバックインバータ３０４および３１０のゲート酸化物全体に印加され、結果として、ゲート酸化物信頼性問題が生じる可能性がある。

ゲート酸化物信頼性問題を回避できるようにするためには、フィードバックインバータ３０４および３１０のゲート酸化物全体に印加される最大電圧を、確実に、ほぼＶｄｄ（２×Ｖｄｄのゲート酸化物電圧ではなく）に低減する。したがって、本発明の完全に集積化されたＲＦスイッチにおける一実施形態では、図９ａの分圧器によって、レベルシフタ・フィードバックインバータ３０４および３１０のゲートに印加される電圧を制限する。この実施形態では、レベルシフタの出力（すなわち、出力ノード３１４および３１６におけるそれぞれの出力「ｏｕｔ」および「ｏｕｔ＿」）を、それぞれの、図６ａのレベルシフタに示すフィードバックインバータに直接フィードバックする代わりに、レベルシフタ出力信号を、最初に、図９ａの分圧器５００で調整して、その後、フィードバックインバータにフィードバックする。以下により詳細に説明するように、分圧器５００により、確実に、フィードバックインバータ３０４および３１０のゲート酸化物に印加される電圧が、Ｖｄｄと小さな電圧降下の合計（電圧降下は、分圧器５００を実現するために使用するトランジスタの数およびトランジスタ閾値電圧の関数である）を超えないようにする。一実施形態では、Ｖｄｄは直流３Ｖであり、電圧降下は直流０．９Ｖである。この実施形態では、分圧器５００のおかげで、ゲート酸化物は、直流約３．９Ｖ（すなわち、フィードバックインバータは、直流−３Ｖから直流０．９Ｖの範囲にわたる電圧を印加される）を超える電圧を決して印加されないことが確実になる。

ここで図９ａを参照すると、分圧器５００には、直列構成（すなわち、図示のように、ソース−ドレイン配置で互いの上に重ねる）でともに結合された複数のＭＯＳＦＥＴデバイス（５０２、５０４、５０６および５０８）含まれる。一実施形態では、ＭＯＳＦＥＴ５０２、５０４、５０６および５０８のゲートおよびドレインが、ともに結合して、積層ダイオードを実現している。ダイオードを実現するＭＯＳＦＥＴを以後は「ダイオードデバイス」と称するが、これらは、図示のように、直列に積層されている。分圧器５００にはまた、ＭＯＳＦＥＴＭ３（５１０）および出力ＭＯＳＦＥＴＭ２（５１２）が含まれる。これら２つのトランジスタの機能は、以下でより詳細に説明する。

ダイオードデバイスを使用して、入力ノード５１４で分圧器５００に供給される入力信号の電圧を分圧する。図９ａに示すように、分圧器５００に分圧される信号は、第１のデバイス５０２のドレイン（および接続されているゲート）に入力として供給される。入力信号が、ひとたび（ｎ×Ｖｔｈｎ）の正の電圧レベルを超えると、ここで「ｎ」は、分圧器５００を実現するために使用するダイオードデバイスの数で、Ｖｔｈｎは、デバイスの閾値電圧（すなわち、デバイスのドレインからソースへの「ダイオード降下」）だが、ダイオードデバイス（５０２、５０４、５０６および５０８）は、大量の電流を導通し始める。図９ａに示す実施形態では、ｎ＝４、Ｖｔｈｎ＝０．７ボルトだが、本発明の範囲または趣旨から逸脱することなく、「ｎ」およびＶｔｈｎに対して、代替値を用いることができる。たとえば、他の実施形態では、分圧器に供給する入力信号は、分圧器５００を実現するために使用するダイオードデバイスの数を変えることにより（すなわち、「ｎ」の値を変えることにより）、任意で所望の電圧レベルに制限できる。図９ａに示す実施形態では、入力電圧が、（４×０．７）の電圧レベルすなわち２．８ボルトをひとたび超えると、積層ダイオードデバイスがさかんに導通し始める。

バラスト抵抗器Ｒ５１６が、図示のように、出力ダイオードデバイス５０８のソースに接続されている。ひとたびダイオードデバイスが完全にターンオンすると、バラスト抵抗器Ｒ５１６のために、ｎ×Ｖｔｈｎの値を超える、任意の追加的入力電圧が降下する。図９ａに示す実施形態では、バラスト抵抗器Ｒ５１６のために、（入力電圧−（４×Ｖｔｈｎ））の値を超える、任意の追加的入力電圧が降下する。分圧器５００の出力は、出力ダイオードデバイス５０８の、接続されたゲート−ドレインから引き出す。分圧された出力信号は、出力ノード５２０で供給される。ダイオードデバイス５０２、５０４および５０６のダイオード電圧降下およびバラスト抵抗器Ｒ５１６全体で降下する電圧のために、出力ノード５２０の出力は、ほぼ（入力電圧−（３×Ｖｔｈｎ））を決して超えないことが保証される。Ｖｔｈｎ＝約０．７Ｖおよび約３Ｖの最大入力電圧に対して、出力ノード５２０は、（直流３Ｖ−（３×直流０．７Ｖ））すなわち直流０．９Ｖを決して超えない。このように、図９ａに示す実施形態では、直流−３Ｖと直流＋３Ｖ間の範囲におよぶ入力電圧に対して、分圧器５００は、出力ノード５２０の出力を、直流−３Ｖから直流＋０．９Ｖの範囲に制限する。

出力ＭＯＳＦＥＴＭ２（５１２）はキャパシタとして構成され、分圧器５００のスイッチング時間の加速を支援するために使用する。入力が負電位に達したとき、ＭＯＳＦＥＴＭ３（５１０）は、出力ノード５２０が、入力ノード５１４における入力信号の電位に振動することを確実にする。これは、入力信号が負電位に達したとき、デバイスＭ３（５１０）がターンオンすることによって、達成される。したがって、入力信号が−Ｖｄｄ電位（たとえば、直流−３Ｖ）になるとき、出力ノード５２０の出力信号もまた−Ｖｄｄになる。出力デバイス５０８は、入力信号の負電圧振動の間、逆バイアスをかけられ、これにより、入力信号の負電圧振動の間、直流電流が、負の電力供給源から排流しないことが確実となる。分圧器の出力が直流約−３Ｖのとき、分圧器５００は、電流を少しも引き寄せない。このことは、重要である。なぜなら、電流は直流−３Ｖで、図５ｂに関連して上記に説明した電荷ポンプ回路を放電させるからである。分圧器の出力が約０．９Ｖのとき、バラスト抵抗器Ｒ５１６が比較的大きく選択されている場合には、引き寄せられる電流は、比較的少ない。しかしながら、この場合の電流は、正電圧（０．９Ｖ）とグラウンド間に生じるので、図９ａの分圧器５００の動作のために、追加的な電荷ポンプ電流が送られることはない。

一実施形態では、バラスト抵抗器Ｒ５１６の値は１００ｋΩである。一実施形態では、分圧器５００のデバイスは全て、同じ長さである。たとえば、一実施形態では、全てのデバイスは、長さが０．８μｍである。一実施形態では、全てのダイオードデバイス（５０２、５０４、５０６および５０８）の物理的寸法は同じである。一実施形態では、各ダイオードデバイスは、幅が２μｍであり、デバイスＭ３（５１０）は、幅が同じ２μｍであり、そして出力ＭＯＳＦＥＴＭ２（５１２）は、幅が１４μｍである。集積回路設計分野の当業者は、本発明の範囲または趣旨から逸脱することなく、図９ａに示すデバイスに対して、他の値および代替構成が使用できることを、理解されるであろう。たとえば、電気回路設計分野の当業者は、ダイオード素子の数「ｎ」を変えること、Ｖｔｈｎの値を変えること、またはダイオードデバイスの積層において、異なるポイントで出力ノード５２０を引き出すこと（たとえば、図示のように、デバイス５０８のドレインから引き出す代わりに、ダイオードデバイス５０６または５０４のドレインから出力を引き出すこと）によって、他の分圧器出力レベルが、簡単に調節できることを理解されるであろう。
分圧器を用いる修正レベルシフタ
ＲＦスイッチトランジスタのゲート酸化物に印加される電圧を減少することにより、図９ａおよび９ｂの分圧器５００を有利に使用して、上記のレベルシフタ３００および電荷ポンプ回路の両方におけるトランジスタの信頼性を高めることができる。たとえば、図１０に、図６ａのレベルシフタ３００と組み合わせて、図９ａの分圧器５００を使用する修正レベルシフタ６００を示す。図１０に示すように、レベルシフタ３００におけるインバータ３０６の出力（出力ノード３１４における）は、第１の分圧器５００’の入力部へ印加される。同様に、レベルシフタ３００のインバータ３１２の出力（出力ノード３１６における）は、第２の分圧器５００’’の入力部に印加される。分圧器の出力は、図１０に示すように、フィードバックインバータ３０４および３１０の入力部へフィードバックされる。特に、図１０を参照すると、出力ノード５２０’における、第１の分圧器の出力「ｏｕｔ」は、フィードバックインバータ３１０の入力部へフィードバックされる。同様に、出力ノード５２０’’における、第２の分圧器の出力「ｏｕｔ＿」は、フィードバックインバータ３０４の入力部へフィードバックされる。図９ａに関連して上記に説明したように、レベルシフタ５００’および５００’’により、フィードバック電圧を、−Ｖｄｄから直流約＋０．９Ｖの範囲に減少する。このフィードバック経路の減少した電圧振動のために、レベルシフタ６００の機能が変わることはない。

ＲＦスイッチ制御信号「ＳＷ」および「ＳＷ＿」は、それらを分圧器５００’および５００’’へ入力する前に、レベルシフタ出力から引き出し、図３の本発明のＲＦスイッチ３０へ入力として供給できることに注目されたい。たとえば、図１０に示すように、出力ノード３１４における、インバータ３０６の出力は、スイッチ制御信号「ＳＷ」を発生するために、引き出して使用することができる。同様に、出力ノード３１６における、インバータ３１２の出力は、スイッチ制御信号「ＳＷ＿」を発生するために、引き出して使用することができる。一実施形態では、図８ａの２段階レベルシフタ・ＲＦバッファ回路４００に関連して上記で説明したように、ノード３１４および３１６から引き出した制御信号は、最初にバッファに格納され、その後ＲＦスイッチトランジスタに結合される。スイッチ制御信号ＳＷおよびＳＷ＿は、全域にわたる電圧振動が可能だが、これは、ＲＦスイッチにおける、ゲート酸化物の信頼性問題を引き起こさない。特に、スイッチ制御信号は、−Ｖｄｄから＋Ｖｄｄまでの範囲にわたる（すなわち、スイッチ制御信号の電圧レベルは、分圧器によって制限されない）。スイッチ制御信号の全面的な電圧振動は、ＲＦスイッチＭＯＳＦＥＴに関して、ゲート酸化物の信頼性問題を引き起こすことはない。なぜなら、ＲＦスイッチＭＯＳＦＥＴのソースが、接地されているからである。したがって、スイッチ入力信号は、ＲＦスイッチＭＯＳＦＥＴにおけるグラウンドに関連する。その結果、ＭＯＳＦＥＴは、グラウンドに対して正のＶｄｄ電圧を、ゲート酸化物全体に印加されるか、またはグラウンドに対して負のＶｄｄ電圧を、ゲート酸化物全体に印加される。

図１０にまた、修正レベルシフタ６００における一部分の簡易記号表現６０１を示す。記号６０１は、図１０の破線領域６０１’が示す部分を表す。図１０に示すように、記号による修正レベルシフタ６０１には、入力ノード３２６（「ｉｎ＿」）に対応する第１の入力「ｉｎ＿」６３０が含まれる。記号による修正レベルシフタ６０１にはまた、フィードバックインバータ３１０への入力に対応する、第２の入力「ｏｕｔ」６３２が含まれる。この信号はまた、第１の分圧器５００’の出力部５２０’から出ていることに注意されたい。正の電源電圧は、＋Ｖｄｄ入力部６３４で入力される。負の電源電圧は、−Ｖｄｄ入力部６３６で入力される。修正レベルシフタ６０１には、３つの出力信号、すなわち、「ｏｕｔ＿ｐｏｓ」（出力部６３８における）、「ｏｕｔ＿ｎｅｇ」（出力部６４０における）および「ｏｕｔ＿」（出力部６４２における）がある。これらの出力部は、上記の出力ノード６０６、６０８および５２０’’に対応している。理解を容易にするために、レベルシフタ６０１の記号表現は、以下に説明する図面において使用する。

図６ａに関連して上記に説明した、レベルシフタ３００に関連する潜在的なゲート酸化物信頼性問題は、修正レベルシフタ６００のフィードバック経路において、分圧器５００’および５００’’を用いて回避する。さらに、分圧器５００’および５００’’はまた、電荷ポンプ回路に関連する潜在的なゲート酸化物信頼性問題を減少するために機能することもできる。図１０に示すように、インバータ３０８および３１０の出力は、レベルシフタ３００から引き出され、２つの出力信号「ｏｕｔ＿ｐｏｓ」および「ｏｕｔ＿ｎｅｇ」を生成するために、２つの出力インターバルに入力として供給される。特に、インバータ３０８の出力は、第１の出力インバータ６０２への入力として供給される。同様に、フィードバックインバータ３１０の出力は、第２の出力インバータ６０４への入力として供給される。

このような方法で出力インバータ６０２および６０４を結合することにより、修正レベルシフタ６００の出力信号は、決してＶｄｄ（または−Ｖｄｄ）を超えることがなくなる。特に、第１の出力インバータ６０２は、第１の出力ノード６０６において、ＧＮＤ（すなわち、直流０Ｖ）から＋Ｖｄｄの範囲にわたる出力信号「ｏｕｔ＿ｐｏｓ」を発生する。第２の出力インバータ６０４は、第２の出力ノード６０８において、−ＶｄｄからＧＮＤの範囲にわたる第２の出力信号「ｏｕｔ＿ｎｅｇ」を発生する。入力信号「ｉｎ＿」がＧＮＤになると、出力信号「ｏｕｔ＿ｐｏｓ」もまたＧＮＤになる。出力信号「ｏｕｔ＿ｎｅｇ」がＧＮＤから−Ｖｄｄに移る。入力信号「ｉｎ＿」が正の＋Ｖｄｄになると、「ｏｕｔ＿ｐｏｓ」もまたＶｄｄになり、「ｏｕｔ＿ｎｅｇ」が−ＶｄｄからＧＮＤに移る。このように、本発明の修正レベルシフタ６００を用いると、「ｏｕｔ＿ｐｏｓ」出力信号は、ＧＮＤから＋Ｖｄｄの範囲にわたり、一方、「ｏｕｔ＿ｎｅｇ」出力信号は、−ＶｄｄからＧＮＤの範囲にわたる。以下により詳細に説明するように、２つの出力信号「ｏｕｔ＿ｐｏｓ」および「ｏｕｔ＿ｎｅｇ」を用いて、修正電荷ポンプ回路における潜在的なゲート酸化物信頼性問題に取り組む。ここで図１１ａおよび１１ｂに関連して説明するように、これらの出力信号を用いて、ＲＦバッファ回路における、潜在的なゲート酸化物信頼性問題に取り組むこともできる。
修正レベルシフタ・ＲＦバッファ回路
図８ａに関連して上記で説明した、２段階のレベルシフタ・ＲＦバッファ４００では、ＲＦバッファインバータ入力において、約２×Ｖｄｄの電圧振動を経験する可能性がある。すでに説明したように、このレベルの電圧振動では、ゲート酸化物信頼性問題が生じ、ＲＦバッファトランジスタの機能に有害な影響を与える可能性がある。

図１１ａおよび１１ｂに、図８ａに関連して上記に説明した、２段階レベルシフタ・ＲＦバッファ回路４００の代替実施形態を示す。図１１ｂに示す、ＲＦバッファの代替実施形態では、上記に説明した分圧器回路を用いて、確実に、ＲＦバッファのゲート酸化物にかかる電圧が、Ｖｄｄを０．９ボルトより超えないようにする。図１１ｂに示すように、代替の２段階レベルシフタ・ＲＦバッファ回路４００’には、第１段階レベルシフタ回路６００およびそれに結合された第２段階ＲＦバッファ回路４０２’が含まれる。レベルシフタおよびＲＦバッファ回路４００’のこの実施形態では、図１１に関連して上記で説明した、修正レベルシフタの出力「ｏｕｔ＿ｐｏｓ」および「ｏｕｔ＿ｎｅｇ」を、ＲＦバッファインバータへの入力として用い、ＲＦバッファ出力信号「ｏｕｔ」および「ｏｕｔ＿」を発生する。たとえば、図１１ｂに示すように、第１の修正レベルシフタ７００が発生する「ｏｕｔ＿ｐｏｓ」および「ｏｕｔ＿ｎｅｇ」出力信号は、２つのＲＦバッファインバータ７０２および７０４へそれぞれ入力される。同様に、第２の修正レベルシフタ７０６が発生する「ｏｕｔ＿ｐｏｓ」および「ｏｕｔ＿ｎｅｇ」出力信号は、２つのＲＦバッファインバータ７０８および７１０へそれぞれ入力される。図１１ａおよび１１ｂに示す代替の実施形態４００’に従い、入力信号「ｉｎ」が論理的に高い信号のとき、「ｏｕｔ＿ｐｏｓ」出力はＶｄｄになり、一方「ｏｕｔ＿ｎｅｇ」はＧＮＤになる。このように、入力信号「ｉｎ」が論理的に高い値のとき、インバータ７０２の出力はＧＮＤになり、インバータ７０４の出力は−Ｖｄｄになる。したがって、入力信号「ｉｎ」が高いとき、インバータ７１２の出力は（「ｏｕｔ」）−Ｖｄｄになる。入力信号「ｉｎ」が低いとき、反対の出力が生成される。

ＲＦバッファインバータ７０２および７０４を用いて、第１のＲＦ出力インバータ７１２の電源電圧を制御する。同様に、ＲＦバッファインバータ７０８および７１０を用いて、第２のＲＦ出力インバータ７１４の電源電圧を制御する。この実施形態では、ＲＦバッファ出力信号「ｏｕｔ」および「ｏｕｔ＿」を用いてＲＦスイッチを制御する（すなわち、出力信号「ｏｕｔ」は、制御電圧「ＳＷ」として働き、一方、「ｏｕｔ＿」は制御電圧「ＳＷ＿」として働く）。
修正電荷ポンプ−代替実施形態
上記のように、図１０の修正レベルシフタ６００が発生する２つの出力信号「ｏｕｔ＿ｐｏｓ」および「ｏｕｔ＿ｎｅｇ」を、電荷ポンプ回路における代替の一実施形態で用いて、電荷ポンプに印加される過度の電圧に関連する、潜在的なゲート酸化物信頼性問題を減少または解消することができる。図５ｂおよび５ｃに関連して上記に説明したように、電荷ポンプトランジスタ（すなわち、Ｐチャネルトランジスタ２０８および２１０、ならびにＮチャネルトランジスタ２１２および２１４）のゲートを制御するために用いるクロック信号には、２×Ｖｄｄの電圧振動がある。たとえば、図５ｃに示すように、電荷ポンプクロック信号「Ｃｌｋ１」および「Ｃｌｋ２」は、負の電源電圧−Ｖｄｄから正の電源電圧＋Ｖｄｄの範囲にわたる。ＲＦバッファ回路およびレベルシフタ回路に関連して上記に説明したゲート酸化物信頼性問題と同様に、この全域にわたる電圧振動は、電荷ポンプ回路に酸化物信頼性問題を引き起こす可能性がある。したがって、ゲート酸化物に印加される電圧を、−Ｖｄｄから０．９Ｖの範囲に制限することにより、潜在的なゲート酸化物信頼性問題を減少または解消する修正電荷ポンプ回路を、図１２に示す。

図１２に、修正電荷ポンプ８００を示す。これは、図１０に関連して上記に説明した修正レベルシフタ６００を使用する。図１２に示すように、修正電荷ポンプ８００には、電荷ポンプ回路２０６’および本発明の電荷ポンプクロック発生回路８０２が含まれる。電荷ポンプクロック発生回路８０２によって、電荷ポンプ回路２０６’が使用するクロック制御信号を発生する。電荷ポンプ回路２０６’は、図５ｂに関連して上記で説明した電荷ポンプ２０６に、設計が非常に似ている。たとえば、電荷ポンプ回路２０６’には、パスキャパシタＣｐ２１６および出力キャパシタＣ２１８に加えて、一対のＰチャネルトランジスタ２０８および２１０、ならびに一対のＮチャネルトランジスタ２１２および２１４が含まれる。電荷ポンプ回路２０６’の一実施形態では、出力キャパシタＣ２１８には、数百ｐＦのオーダのキャパシタンスがあり、キャパシタＣｐ２１６には、約５０ｐＦのキャパシタンスがある。電荷ポンプ設計分野の当業者は、本発明の範囲または趣旨から逸脱することなく、他のキャパシタンス値が使用できることを、理解されるであろう。

電荷ポンプ２０６’の機能は、図５ａに関連して上記に説明した電荷ポンプ２０６と、非常に似ている。したがって、その動作を、ここで再び詳細に説明することはしない。図１２に示す電荷ポンプ２０６’が電荷ポンプ２０６と異なるのは、電荷ポンプ２０６’のトランジスタゲート（すなわち、トランジスタ２０８、２１０、２１２および２１４のゲート）を制御するために使用する制御信号が、電圧振動の半分の領域に制限されている点である（すなわち、−ＶｄｄからグラウンドまたはグラウンドからＶｄｄの範囲に制限されている）。ゲート制御電圧が全域（すなわち、−ＶｄｄからＶｄｄまで）を振動するときに生じる、潜在的なゲート酸化物信頼性問題は、したがって、減少するかまたは解消される。

図１２に示すように、電荷ポンプクロック発生回路８０２には、フィードバック構成でともに結合された、４つの修正レベルシフタ８０４、８０６、８０８および８１０が含まれる。修正電荷ポンプの一実施形態では、４つの修正レベルシフタは、図１０に関連して上記に説明した修正レベルシフタ６００によって実現される。図１２に、図１０におけるレベルシフタ６００の記号表現６０１を用いたレベルシフタを示す。この実施形態では、レベルシフタ８０４、８０６、８０８および８１０は、図１０のレベルシフタ６００と同一の動作をする。２つの非重複クロック信号「Ｃｌｋ１」および「Ｃｌｋ２」（ならびに、それぞれの逆信号「Ｃｌｋ１＿」および「Ｃｌｋ２＿」）は、図１２に示すように、レベルシフタの「ｉｎ＿」入力部に入力される。２つの入力クロック信号「Ｃｌｋ１」および「Ｃｌｋ２」は、図５ａ〜５ｃに関連して上記で説明した非重複クロック信号と同一である。図５ｃに関連して上記で示したように、２つの非重複クロック信号は、−Ｖｄｄから＋Ｖｄｄの電圧振幅で変化する。一実施形態では、クロック信号は、直流−３Ｖから直流＋３Ｖまで変化する。

４つの修正レベルシフタにより、電荷ポンプ２０６’を制御するために使用する、半分の領域のクロック制御信号を発生する。特に、図１２に示すように、４つのレベルシフタにより、「ＣＬＫ１ＰＯＳ＿」、「ＣＬＫ１ＮＥＧ＿」、「ＣＬＫ２ＰＯＳ」および「ＣＬＫ２ＮＥＧ」制御信号を発生する。これらは、電荷ポンプ・トランジスタゲート制御ノード２５０、２５２、２５４および２５６へそれぞれ入力される。図１２に示す実施形態では、レベルシフタ８０５および８０８により、４つのトランジスタゲート制御信号「ＣＬＫ１ＰＯＳ＿」、「ＣＬＫ１ＮＥＧ＿」、「ＣＬＫ２ＰＯＳ」および「ＣＬＫ２ＮＥＧ」を発生する。レベルシフタ８０６により、「ＣＬＫ１ＰＯＳ＿」および「ＣＬＫ１ＮＥＧ＿」ゲート制御信号を発生し、一方、レベルシフタ８０８により、「ＣＬＫ２ＰＯＳ」および「ＣＬＫ２ＮＥＧ」ゲート制御信号を発生する。特に、図１２に示すように、レベルシフタ８０６の「ｏｕｔ＿ｐｏｓ」出力（「ＣＬＫ１ＰＯＳ＿」）は、トランジスタ２０８のトランジスタゲート入力部２５０を制御するために結合される。レベルシフタ８０６の「ｏｕｔ＿ｎｅｇ」出力（「ＣＬＫ１ＮＥＧ＿」）は、トランジスタ２１０のトランジスタゲート入力部２５２を制御するために結合される。同様に、レベルシフタ８０８の「ｏｕｔ＿ｐｏｓ」出力（「ＣＬＫ２ＰＯＳ」）は、トランジスタ２１４のトランジスタゲート入力部２５４を制御するために結合される。最後に、レベルシフタ８０８の「ｏｕｔ＿ｎｅｇ」出力（「ＣＬＫ２ＮＥＧ」）は、トランジスタ２１４のトランジスタゲート入力部２５６を制御するために結合される。クロック発生回路８０２は、電荷ポンプトランジスタにおけるゲート酸化物全体の過度の電圧を防ぐように機能する。

トランジスタ設計分野の当業者は、本発明の趣旨または範囲から逸脱することなく、他の制御構成が使用できることを、理解されるであろう。たとえば、他の２つのレベルシフタ（８０４および８１０）を用い、修正電荷ポンプの代替実施形態において、制御信号を発生できる。また、電荷ポンプ回路２０６に関連して上記で説明したように、代替のトランジスタ構成（ＮチャネルおよびＰチャネル）を用いて、本発明の修正電荷ポンプ２０６’を実現することができる。

図１２に示すように、４つのレベルシフタ８０４、８０６、８０８および８１０は、図６ａに関連して上記で説明したレベルシフタのフィードバックトポロジと非常に似ているフィードバック構成において、ともにレベルシフタの組（８０４と８０６および８０８と８１０）に結合される。たとえば、レベルシフタ８０４の「ｏｕｔ＿」出力ノード（信号）は、その関連する組のレベルシフタ８０６の「ｏｕｔ」ノードへフィードバックとして供給される。同様に、レベルシフタ８０６の「ｏｕｔ＿」出力ノードは、その関連する組のレベルシフタ８０４の「ｏｕｔ」ノードへフィードバックとして供給される。同様に、レベルシフタ８０８の「ｏｕｔ＿」出力ノードは、その関連する組のレベルシフタ８１０の「ｏｕｔ」ノードへのフィードバックとして供給される。レベルシフタ８１０の「ｏｕｔ＿」出力ノードは、その関連する組のレベルシフタ８０８の「ｏｕｔ」ノードへフィードバックとして供給される。フィードバック構成は、４つのトランジスタゲート制御信号「ＣＬＫ１ＰＯＳ＿」、「ＣＬＫ１ＮＥＧ＿」、「ＣＬＫ２ＰＯＳ」および「ＣＬＫ２ＮＥＧ」の発生において、クロック発生回路８０２が使用する。
概要
ＳＯＩ・ＣＭＯＳプロセスを用いて製造する新規なＲＦスイッチを提供する。ＳＯＩ基板の上にスイッチを製造すると、結果として、基板バイアスがなくなり、主なＣＭＯＳ回路構成ブロックを、ＲＦスイッチ素子とともに集積することが可能となる。ＣＭＯＳ構成ブロックをＲＦスイッチ素子と集積することにより、単一外部電源（すなわち、負の電源電圧は、ＲＦスイッチとともに集積された電荷ポンプ回路で内的に発生する）だけの使用が必要な、完全に集積化されたＲＦスイッチという解決法が提供される。この結果として、ＲＦスイッチ分離、挿入損失および圧縮が改善される。一実施形態では、ＲＦスイッチの１ｄＢ圧縮ポイントは約１ワットを超え、挿入損失は約０．５ｄＢ未満であり、スイッチ分離は約４０ｄＢほどの高さである。本発明スイッチにより、また、スイッチング時間が改善する。

本発明のいくつかの実施形態について、説明してきた。しかしながら、本発明の趣旨および範囲から逸脱することなく、様々な修正が可能であることを理解されるであろう。

したがって、本発明は、特定の、例示した実施形態によって限定されるのではなく、添付の特許請求の範囲によってのみ限定されることを理解されたい。

ＲＦスイッチの性能特性を説明するために使用する、先行技術による単極単投（ＳＰＳＴ）ＲＦスイッチの簡易電気回路図である。 図１ａにおけるＳＰＳＴ・ＲＦスイッチの簡易電気回路図であり、このスイッチがターン「オン」され、ＲＦ信号が入力ノードから出力ノードへ通過可能となったときの、スイッチの主要な特性を示す。 ＲＦスイッチがターン「オフ」され、それによってＲＦ信号を出力ノードからブロックするときの、図１ａおよび１ｂにおけるＲＦスイッチの、同等な小信号電気特性を示す。 先行技術による単極双投（ＳＰＤＴ）ＲＦスイッチの簡易電気回路図である。 本発明の一実施形態によるＲＦスイッチの電気回路図である。 本発明に従って製造した、例示的で、完全に集積化されたＲＦスイッチの、簡易ブロック図である。 図４の簡易ブロック図に示す負電圧発生器における例示的な一実施形態の簡易ブロック図である。 図４のＲＦスイッチへ負供給電圧を発生するために使用する電荷ポンプ回路における第１の実施形態の電気回路図である。 図５ｂの電荷ポンプ回路を制御するために使用する、２つの、重なり合わず、経時的に変化するクロック信号の電圧振幅を示す、電圧振幅対時間のプロットである。 本発明のレベルシフト回路における第１の実施形態の電気回路図である。 図６ａのレベルシフタを実現するために使用するインバータにおける一実施形態の電気回路図である。 デジタル入力信号およびそれに対応する、図６ａの本発明のレベルシフタが発生する出力信号の、電圧振幅対時間のプロットである。 図６ａにおける本発明のレベルシフタの簡易論理記号である。 第１段階のレベルシフタおよび第２段階のＲＦバッファ回路を含む２段階レベルシフタ・ＲＦバッファ回路における一実施形態の電気回路図である。 デジタル制御入力および図８ａのＲＦバッファ回路に対するインタフェースの簡易ブロック図である。 本ＲＦスイッチの発明に従って製造した低電流分圧器（ＬＣＶＤ）回路における一実施形態の電気回路図である。 図９ａの分圧器を表現するために使用する簡易論理記号である。 図６ａのレベルシフト回路と組み合わせて、図９ａの低電流分圧器回路を用いているレベルシフト回路における第２の実施形態の電気回路図である。 図８ａの２段階レベルシフタ・ＲＦバッファ回路の代替実施形態を示す電気回路図である。 図８ａの２段階レベルシフタ・ＲＦバッファ回路の代替実施形態を示す電気回路図である。 図１０のレベルシフト回路を使用する修正電荷ポンプの電気回路図である。

Claims (42)

1. （ａ） 第１のＲＦ入力信号を受信する第１の入力ポートと、
   （ｂ） 第２のＲＦ入力信号を受信する第２の入力ポートと、
   （ｃ） ＲＦ共通ポートと、
   （ｄ） 前記第１の入力ポートに結合された第１のノードと、前記ＲＦ共通ポートに結合された第２のノードとを有し、スイッチ制御信号（ＳＷ）によって制御される第１のスイッチトランジスタ・グループと、
   （ｅ） 前記第２の入力ポートに結合された第１のノードと、前記ＲＦ共通ポートに結合された第２のノードとを有し、前記スイッチ制御信号（ＳＷ）の反転信号（ＳＷ＿）によって制御される第２のスイッチトランジスタ・グループと、
   （ｆ） 前記第２の入力ポートに結合された第１のノードと、グラウンドに結合された第２のノードとを有し、前記スイッチ制御信号（ＳＷ）によって制御される、第１の分路トランジスタグループと、
   （ｇ） 前記第１の入力ポートに結合された第１のノードと、グラウンドに結合された第２のノードとを有し、前記スイッチ制御信号（ＳＷ）の反転信号（ＳＷ＿）によって制御される、第２の分路トランジスタグループと、
   を含む、ＲＦ信号をスイッチングするためのＲＦスイッチ回路であって、
   前記スイッチ制御信号ＳＷが有効であるとき、前記第１のスイッチトランジスタ・グループおよび前記第１の分路トランジスタグループが作動する一方、前記第２のスイッチトランジスタ・グループおよび前記第２の分路トランジスタグループは不作動となり、それにより、前記第１のＲＦ入力信号を前記ＲＦ共通ポートへ通過させて、前記第２のＲＦ入力信号をグラウンドへ分路し、前記スイッチ制御信号ＳＷが非有効であるときには、前記第２のスイッチトランジスタ・グループおよび前記第２の分路トランジスタグループが作動する一方、前記第１のスイッチトランジスタ・グループおよび前記第１の分路トランジスタグループは不作動となり、それにより、前記第２のＲＦ入力信号を前記ＲＦ共通ポートへ通過させて、前記第１のＲＦ入力信号をグラウンドへ分路するＲＦスイッチ回路。
2. シリコンオンインシュレータ（ＳＯＩ）技術において製造される、請求項１に記載のＲＦスイッチ回路。
3. 極薄シリコン（「ＵＴＳｉ」）基板上に製造される、請求項１に記載のＲＦスイッチ回路。
4. 前記トランジスタグループが、完全絶縁性サファイアウエハ上の薄いシリコン層に形成されるＭＯＳＦＥＴトランジスタを含み、前記完全絶縁性サファイアウエハが、基板の結合効果を減少することによって、前記ＲＦスイッチの性能特性を向上させる、請求項３に記載のＲＦスイッチ回路。
5. スイッチ挿入損失が、前記ＭＯＳＦＥＴトランジスタのオン抵抗を減少することにより減少される、請求項４に記載のＲＦスイッチ回路。
6. 前記ＲＦスイッチのスイッチ分離特性が、前記ＭＯＳＦＥＴトランジスタのノード間の寄生容量を減少することにより改善される、請求項４に記載のＲＦスイッチ回路。
7. 前記トランジスタグループが、積層構成に配置された複数のＭＯＳＦＥＴトランジスタを含む、請求項３に記載のＲＦスイッチ回路。
8. 前記積層ＭＯＳＦＥＴトランジスタが、それぞれの関連するゲート抵抗器に結合されたゲートノードを含み、前記ゲート抵抗器が、通常、スイッチング電圧によって制御される、請求項７に記載のＲＦスイッチ回路。
9. 前記第１のスイッチトランジスタ・グループおよび前記第１の分路トランジスタグループのトランジスタゲート・ノードに結合された前記ゲート抵抗器が、通常、前記スイッチ制御信号ＳＷによって制御される、請求項８に記載のＲＦスイッチ回路。
10. 前記第２のスイッチトランジスタ・グループおよび前記第２の分路トランジスタグループのトランジスタゲート・ノードに結合された前記ゲート抵抗器が、通常、前記反転スイッチ制御信号ＳＷ＿によって制御される、請求項８に記載のＲＦスイッチ回路。
11. 前記ＭＯＳＦＥＴトランジスタが関連するゲート容量を有し、前記トランジスタグループ内の各ＭＯＳＦＥＴトランジスタに関連するＲＣ時定数が、前記ゲート抵抗器および関連する前記ゲート容量の関数であり、各トランジスタの前記ＲＣ時定数が、前記ＲＦ入力信号の周期をはるかに超え、それによって、ＲＦ電圧が、前記ＭＯＳＦＥＴトランジスタ全体で等しく共用される、請求項８に記載のＲＦスイッチ回路。
12. 選択したトランジスタグループの、前記複数の積層ＭＯＳＦＥＴトランジスタ全体の降伏電圧が、前記選択したトランジスタグループの個別ＭＯＳＦＥＴトランジスタの降伏電圧のｎ倍に効果的に増加され、ｎが、前記選択したトランジスタグループにおけるＭＯＳＦＥＴトランジスタの総計を含む、請求項８に記載のＲＦスイッチ回路。
13. 関連する１ｄＢ圧縮ポイントを有し、前記１ｄＢ圧縮ポイントを、前記積層ＭＯＳＦＥＴトランジスタ構成を用いて増加する、請求項１２に記載のＲＦスイッチ回路。
14. 前記第１のＲＦ入力信号および前記第２のＲＦ入力信号が、関連する入力電力レベルを有し、増加した入力電力レベルを、トランジスタグループごとのＭＯＳＦＥＴトランジスタの数を増加することによって、前記ＲＦスイッチ回路で調節できる、請求項７に記載のＲＦスイッチ回路。
15. 前記第１のＲＦ入力信号および前記第２のＲＦ入力信号が、関連する入力電力レベルを有し、増加した入力電力レベルを、トランジスタグループの実現に使用するトランジスタの物理的サイズを変えることによって、前記ＲＦスイッチ回路で調節できる、請求項７に記載のＲＦスイッチ回路。
16. （ａ） 請求項３に記載のＲＦスイッチ回路と、
    （ｂ） 前記スイッチ制御信号（ＳＷ）および前記反転スイッチ制御信号（ＳＷ＿）を出力する、前記ＲＦスイッチ回路に結合された制御論理ブロックと、
    （ｃ） クロック入力信号および外部電源からの正の電源電圧を受取り、負の電源電圧を出力する、前記制御論理ブロックに結合された負電圧発生器と、
    を含む、完全に集積化されたＲＦスイッチ回路。
17. 前記ＲＦスイッチ回路が、複数のデジタル回路およびアナログ回路とともに、集積回路（ＩＣ）に集積されている、請求項１６に記載の完全に集積化されたＲＦスイッチ回路。
18. （ａ） クロック入力信号を出力する発振器と、
    （ｂ） 前記クロック入力信号を入力する前記発振器に結合され、負の電源電圧を出力する電荷ポンプと、
    （ｃ） 前記電荷ポンプに結合され、前記スイッチトランジスタ・グループおよび前記分路トランジスタグループの制御に使用する制御信号を出力する論理回路ブロックと、
    （ｄ） 前記論理回路ブロックおよび前記ＲＦスイッチ回路に結合され、前記トランジスタグループを実現するために使用するＭＯＳＦＥＴトランジスタのゲート−ドレイン、ゲート−ソースおよびドレイン−ソース電圧を減少するレベルシフト回路と、
    （ｅ） 前記ＲＦスイッチ回路に結合され、ＲＦ信号エネルギを、前記電荷ポンプブロックおよび前記論理回路ブロックから分離するＲＦバッファ回路と、
    をさらに含む、請求項１６に記載の完全に集積化されたＲＦスイッチ回路。
19. 前記電荷ポンプが、
    （ａ） 少なくとも２つのＰチャネルＭＯＳＦＥＴトランジスタと、
    （ｂ） 少なくとも２つのＮチャネルＭＯＳＦＥＴトランジスタであって、それぞれが、それぞれの関連するＰチャネルＭＯＳＦＥＴトランジスタと直列に結合され、それによって、前記電荷ポンプのそれぞれのレッグを形成するＮチャネルＭＯＳＦＥＴトランジスタと、
    （ｃ） 連続レッグに結合された前記電荷ポンプの各レッグを結合する、少なくとも１つの結合キャパシタと、
    （ｄ） 前記電荷ポンプの出力レッグに結合された出力キャパシタと、
    を含み、
    前記負の電源電圧を、前記ＰチャネルＭＯＳＦＥＴトランジスタおよび前記ＮチャネルＭＯＳＦＥＴトランジスタを駆動するための、非重複入力クロック信号を用い、前記結合キャパシタおよび前記出力キャパシタを交互に充電および放電することによって、前記電荷ポンプで発生する、請求項１８に記載の完全に集積化されたＲＦスイッチ回路。
20. 前記非重複入力クロック信号が、２つの非重複クロック制御信号を含み、第１の非重複クロック制御信号がＰチャネルトランジスタを制御し、第２の非重複クロック制御信号がＮチャネルトランジスタを制御する、請求項１９に記載の完全に集積化されたＲＦスイッチ回路。
21. 前記Ｐチャネルトランジスタおよび前記Ｎチャネルトランジスタが、単一閾値トランジスタである、請求項１９に記載の完全に集積化されたＲＦスイッチ回路。
22. 前記非重複入力クロック信号が、パルスシフト回路によって発生される、請求項１９に記載の完全に集積化されたＲＦスイッチ回路。
23. 前記非重複入力クロック信号が、前記発振器クロック入力信号から引き出される、請求項１９に記載の完全に集積化されたＲＦスイッチ回路。
24. 前記発振器が、弛張発振器を含む、請求項１９に記載の完全に集積化されたＲＦスイッチ回路。
25. 前記非重複入力クロック信号が、−Ｖｄｄから＋Ｖｄｄまでの電圧振幅で変化する、請求項１９に記載の完全に集積化されたＲＦスイッチ回路。
26. 前記レベルシフト回路が、フィードバック構成でともに結合された複数のインバータを含む、請求項１８に記載の完全に集積化されたＲＦスイッチ回路。
27. 前記インバータが、第１の差動入力と、第２の差動入力と、論理入力と、論理出力とを含み、前記レベルシフト回路が、
    （ａ） ２つの入力差動インバータを含む入力インバータグループであって、第１の入力差動インバータが論理入力信号（ｉｎｐｕｔ）を受信して、第１の論理入力信号（ｉｎ）を出力し、第２の入力差動インバータが、前記第１の論理入力信号（ｉｎ）を受信し、前記第１の論理入力信号の逆（ｉｎ＿）を出力する入力インバータグループと、
    （ｂ） ３つの差動インバータを含む第１のインバータグループであって、前記第１のインバータグループにおける第１のインバータの前記論理出力が、前記第１の論理入力信号（ｉｎ）に結合され、前記第１のインバータの前記論理出力が、前記第１のインバータグループにおける出力インバータの第１の差動入力に結合され、前記第１のインバータグループにおける第２のインバータの前記論理出力が、前記第１のインバータグループにおける前記出力インバータの第２の差動入力に結合され、前記第１のインバータグループの前記出力インバータが、第１の出力信号（ｏｕｔ）を出力する第１のインバータグループと、
    （ｃ） ３つの差動インバータを含む第２のインバータグループであって、前記第２のインバータグループの第１のインバータの前記論理出力が、前記第１の論理入力信号の前記逆（ｉｎ＿）に結合され、前記第２のインバータグループにおける前記第１のインバータの前記論理出力が、前記第２のインバータグループにおける出力インバータの第１の差動入力に結合され、前記第２のインバータグループにおける第２のインバータの前記論理出力が、前記第２のインバータグループにおける前記出力インバータの第２の差動入力に結合され、前記第２のインバータグループにおける前記出力インバータが、第２の出力信号（ｏｕｔ＿）を出力する前記第２のインバータグループと、を含み、
    前記第１の出力信号（ｏｕｔ）がフィードバックとして供給されて、前記第２のインバータグループにおける前記第２のインバータの論理入力部に入力され、前記第２の出力信号（ｏｕｔ＿）が、フィードバックとして供給されて、前記第１のインバータグループにおける前記第２のインバータの論理入力部に入力される請求項２６に記載の完全に集積化されたＲＦスイッチ回路。
28. 前記第１の出力信号および前記第２の出力信号が、前記ＲＦスイッチの、前記スイッチトランジスタ・グループおよび前記分路トランジスタグループを制御する、請求項２７に記載の完全に集積化されたＲＦスイッチ回路。
29. 前記レベルシフト回路が、前記入力信号の周波数応答に影響を与えずに、前記論理入力信号（ｉｎｐｕｔ）の直流レベルをシフトする、請求項２６に記載の完全に集積化されたＲＦスイッチ回路。
30. 前記ＲＦバッファ回路が、第１段階レベルシフト回路および第２段階ＲＦバッファ回路を含む２段階回路を含み、前記第１段階レベルシフト回路が、請求項２７で定義されたレベルシフト回路を含み、前記第２段階ＲＦバッファ回路が、第２の複数の差動インバータを含み、前記第２の複数の差動インバータが、それぞれ、第１の差動入力と、第２の差動入力と、論理入力と、論理出力とを有し、前記第２段階ＲＦバッファ回路が、さらに、
    （ａ） ３つの差動インバータを含む第１のＲＦバッファインバータ・グループであって、前記第１のＲＦバッファインバータ・グループにおける第１のインバータと第２のインバータの前記論理入力が、前記レベルシフト回路によって、前記第１の出力信号（ｏｕｔ）出力に結合され、前記第１のＲＦバッファインバータ・グループにおける前記第１のインバータの前記論理出力が、前記第１のＲＦバッファインバータ・グループにおける出力インバータの第１の差動入力に結合され、前記第１のＲＦバッファインバータ・グループにおける、前記第２のインバータの前記論理出力が、前記第１のＲＦバッファインバータ・グループにおける前記出力インバータの第２の差動入力に結合され、前記第１のＲＦバッファインバータ・グループの前記出力インバータが、第１の出力信号（ＯＵＴ）を出力する第１のＲＦバッファインバータ・グループと、
    （ｂ） ３つの差動インバータを含む第２のＲＦバッファインバータ・グループであって、前記第２のＲＦバッファインバータ・グループにおける第１のインバータと第２のインバータの前記論理入力が、前記レベルシフト回路によって、前記第２の出力信号（ｏｕｔ＿）出力に結合され、前記第２のＲＦバッファインバータ・グループにおける前記第１のインバータの前記論理出力が、前記第２のＲＦバッファインバータ・グループにおける出力インバータの第１の差動入力に結合され、前記第２のＲＦバッファインバータ・グループにおける前記第２のインバータの前記論理出力が、前記第２のＲＦバッファインバータ・グループにおける前記出力インバータの第２の差動入力に結合され、前記第２のＲＦバッファインバータ・グループの前記出力インバータが、第２の出力信号（ＯＵＴ＿）を出力する第２のＲＦバッファインバータ・グループと、
    を含む、請求項１８に記載の完全に集積化されたＲＦスイッチ回路。
31. 前記ＲＦバッファ回路が、デジタル論理信号を前記ＲＦスイッチ回路から分離する、請求項３０に記載の完全に集積化されたＲＦスイッチ回路。
32. 前記第２段階ＲＦバッファ回路が、前記出力信号ＯＵＴおよびＯＵＴ＿のフィードバックを、前記第１段階レベルシフト回路に供給せず、それによって、前記デジタル論理信号からの、前記ＲＦスイッチの分離を改善する、請求項３１に記載の完全に集積化されたＲＦスイッチ回路。
33. 前記第１段階レベルシフト回路を実現するために使用するトランジスタが、前記第２段階ＲＦバッファ回路を実現するために使用するトランジスタよりも小さい、請求項３０に記載の完全に集積化されたＲＦスイッチ回路。
34. 前記出力信号（ｏｕｔ）および（ｏｕｔ＿）に結合された分圧器回路をさらに含み、前記分圧器回路が、前記出力信号の電圧レベルを制限し、その後、前記出力信号が、前記第１インバータグループおよび前記第２インバータグループの前記第２のインバータにフィードバックとして供給される、請求項２７に記載の完全に集積化されたＲＦスイッチ回路。
35. 前記分圧器回路が、前記電圧レベルを、ほぼＶｄｄに制限する、請求項３４に記載の完全に集積化されたＲＦスイッチ回路。
36. 前記分圧器が、直列構成にともに結合された複数のＭＯＳＦＥＴデバイスを含み、出力ＭＯＳＦＥＴデバイスが、バラスト抵抗器を介してグラウンドノードに結合され、前記ＭＯＳＦＥＴデバイスが、ダイオード機能を果たす、請求項３４に記載の完全に集積化されたＲＦスイッチ回路。
37. 前記ＲＦバッファ回路が、第１段階レベルシフト回路と第２段階ＲＦバッファ回路とを含む２段階回路を含み、前記第１段階レベルシフト回路が、請求項３４で定義されたレベルシフト回路を含み、前記第２段階ＲＦバッファ回路が、第２の複数の差動インバータを含み、前記第２の複数の差動インバータが、それぞれ、第１の差動入力と、第２の差動入力と、論理入力と、論理出力とを含み、前記第２段階ＲＦバッファ回路が、さらに、
    （ａ） ３つの差動インバータを含む第１のＲＦバッファインバータ・グループであって、前記第１のＲＦバッファインバータ・グループにおける第１のインバータの前記論理入力が、前記レベルシフト回路によって、第１の出力信号（ｏｕｔ＿ｐｏｓ１）出力に結合され、前記第１のＲＦバッファインバータ・グループにおける第２のインバータの前記論理入力が、前記レベルシフト回路によって、第２の出力信号（ｏｕｔ＿ｎｅｇ１）出力に結合され、前記第１のＲＦバッファインバータ・グループにおける前記第１のインバータの前記出力が、前記第１のＲＦバッファインバータ・グループにおける出力インバータの第１の差動入力に結合され、前記第１のＲＦバッファインバータ・グループにおける前記第２のインバータの前記論理出力が、前記第１のＲＦバッファインバータ・グループにおける前記出力インバータの第２の差動入力に結合され、前記第１のＲＦバッファインバータ・グループの前記出力インバータが、第１の出力信号（ＯＵＴ）を出力する第１のＲＦバッファインバータ・グループと、
    （ｂ） ３つの差動インバータを含む第２のＲＦバッファインバータ・グループであって、前記第２のＲＦバッファインバータ・グループにおける第１のインバータの前記論理入力が、前記レベルシフト回路によって、第３の出力信号（ｏｕｔ＿ｐｏｓ２）出力に結合され、前記第２のＲＦバッファインバータ・グループにおける第２のインバータの前記論理入力が、前記レベルシフト回路によって、第４の出力信号（ｏｕｔ＿ｎｅｇ２）出力に結合され、前記第２のＲＦバッファインバータ・グループにおける前記第１のインバータの前記出力が、前記第２のＲＦバッファインバータ・グループにおける出力インバータの第１の差動入力に結合され、前記第２のＲＦバッファインバータ・グループにおける、前記第２のインバータの前記論理出力が、前記第２のＲＦバッファインバータ・グループにおける前記出力インバータの第２の差動入力に結合され、前記第２のＲＦバッファインバータ・グループの前記出力インバータが、第２の出力信号（ＯＵＴ＿）を出力する第２のＲＦバッファインバータ・グループと、を含み、
    前記第１の出力信号（ｏｕｔ＿ｐｏｓ１）が、前記レベルシフト回路の前記第１のインバータグループにおける前記第１のインバータのバッファされた出力を含み、前記第２の出力信号（ｏｕｔ＿ｎｅｇ１）が、前記レベルシフト回路の前記第１のインバータグループにおける前記第２のインバータのバッファされた出力を含み、前記第３の出力信号（ｏｕｔ＿ｐｏｓ２）が、前記レベルシフト回路の前記第２のインバータグループにおける前記第１のインバータのバッファされた出力を含み、前記第４の出力信号（ｏｕｔ＿ｎｅｇ２）が、前記レベルシフト回路の前記第２のインバータグループにおける前記第２のインバータのバッファされた出力を含む、請求項１８に記載の完全に集積化されたＲＦスイッチ回路。
38. 前記非重複入力クロック信号が、請求項３４で定義されるレベルシフト回路へ入力され、その後前記電荷ポンプへ入力される、請求項２０に記載の完全に集積化されたＲＦスイッチ回路。
39. 前記レベルシフト回路が、第１のレベルシフト回路と第２のレベルシフト回路とを含み、前記第１のレベルシフト回路と前記第２のレベルシフト回路が請求項３４で定義され、前記第１のレベルシフト回路が、その第１のインバータグループにおける前記第１のインバータの前記論理出力から第１の出力信号（ｃｌｋ１ｐｏｓ）を出力し、その第１のインバータグループにおける前記第２のインバータの前記論理出力から第２の出力信号（ｃｌｋ１ｎｅｇ）を出力し、その第２のインバータグループにおける前記第１のインバータの前記論理出力から第３の出力信号（ｃｌｋ１ｐｏｓ＿）を出力し、その第２のインバータグループにおける前記第２のインバータの前記論理出力から第４の出力信号（ｃｌｋ１ｎｅｇ＿）を出力し、前記第２のレベルシフト回路が、その第１のインバータグループにおける前記第１のインバータの前記論理出力から第５の出力信号（ｃｌｋ２ｐｏｓ）を出力し、その第１のインバータグループにおける前記第２のインバータの前記論理出力から第６の出力信号（ｃｌｋ２ｎｅｇ）を出力し、その第２のインバータグループにおける前記第１のインバータの前記論理出力から第７の出力信号（ｃｌｋ２ｐｏｓ＿）を出力し、その第２のインバータグループにおける前記第２のインバータの前記論理出力から第８の出力信号（ｃｌｋ２ｎｅｇ＿）を出力する、請求項３８に記載の完全に集積化されたＲＦスイッチ回路。
40. 前記第３の出力信号（ｃｌｋ１ｐｏｓ＿）が、前記電荷ポンプの第１のＰチャネルＭＯＳＦＥＴトランジスタを制御し、前記第４の出力信号（ｃｌｋ１ｎｅｇ＿）が、前記電荷ポンプの第２のＰチャネルＭＯＳＦＥＴトランジスタを制御し、前記第５の出力信号（ｃｌｋ２ｐｏｓ）が、前記第１のＰチャネルＭＯＳＦＥＴトランジスタに関連する第１のＮチャネルＭＯＳＦＥＴトランジスタを制御し、前記第６の出力信号（ｃｌｋ２ｎｅｇ）が、前記第２のＰチャネルＭＯＳＦＥＴトランジスタに関連する第２のＮチャネルＭＯＳＦＥＴトランジスタを制御する、請求項３９に記載の完全に集積化されたＲＦスイッチ回路。
41. （ａ） 第１の高周波信号を受信するための第１の入力手段と、
    （ｂ） 第２の高周波信号を受信するための第２の入力手段と、
    （ｃ） 高周波共通ポート手段と、
    （ｄ） 前記第１の入力手段に結合された第１のノードと前記高周波共通ポート手段に結合された第２のノードとを有し、スイッチ制御信号（ＳＷ）によって制御される第１の積層トランジスタスイッチング手段と、
    （ｅ） 前記第２の入力手段に結合された第１のノードと前記高周波共通ポート手段に結合された第２のノードとを有し、前記スイッチ制御信号（ＳＷ）の反転信号（ＳＷ＿）によって制御される第２の積層トランジスタスイッチング手段と、
    （ｆ） 前記第２の入力手段に結合された第１のノードと接地に結合された第２のノードとを有し、前記スイッチ制御信号（ＳＷ）によって制御される第１の積層トランジスタ分路手段と、
    （ｇ） 前記第１の入力手段に結合された第１のノードと接地に結合された第２のノードとを有し、前記スイッチ制御信号（ＳＷ）の反転信号（ＳＷ＿）によって制御される第２の積層トランジスタ分路手段と、を備え、
    前記スイッチング制御信号ＳＷが有効であるときに、前記第１の積層トランジスタスイッチング手段及び及び前記第１の積層トランジスタ分路手段が有効となり、前記第２の積層トランジスタスイッチング手段及び前記第２の積層トランジスタ分路手段が非有効となって、前記第１の高周波入力信号を高周波共通ポート手段に通過させ、前記第２の高周波入力信号を接地に分流させ、
    前記スイッチング制御信号ＳＷが非有効であるときに、前記第２の積層トランジスタ分路手段が有効となり、前記第１の積層トランジスタ及び第１の積層トランジスタ分路手段が非有効となって、前記第２の高周波入力信号を前記高周波共通ポート手段に通過させ、前記第１の高周波入力信号を接地に分流させる、
    高周波信号を切替える高周波スイッチング回路。
42. （ａ） 複数の積層トランジスタを含む第１のスイッチトランジスタ・グループおよび第１の分路トランジスタグループに、第１のＲＦ入力信号を入力するステップと、
    （ｂ） 複数の積層トランジスタを含む第２のスイッチトランジスタ・グループおよび第２の分路トランジスタグループに、第２のＲＦ入力信号を入力するステップと、
    （ｃ） 前記第１のスイッチトランジスタ・グループを作動する一方、前記第１の分路トランジスタグループを不作動にし、同時に、前記第２のスイッチトランジスタ・グループを不作動にする一方、前記第２の分路トランジスタグループを作動し、それによって、前記第１のＲＦ入力信号を通過させ、前記第２のＲＦ入力信号を分路させるステップと、
    （ｄ） 前記第２のスイッチトランジスタ・グループを作動する一方、前記第２の分路トランジスタグループを不作動にし、同時に、前記第１のスイッチトランジスタ・グループを不作動にする一方、前記第１の分路トランジスタグループを作動し、それによって、前記第２のＲＦ入力信号を通過させ、前記第１のＲＦ入力信号を分路させるステップと、
    を含む、ＲＦ信号をスイッチングする方法。