JP2003008028A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2003008028A
JP2003008028A JP2001194935A JP2001194935A JP2003008028A JP 2003008028 A JP2003008028 A JP 2003008028A JP 2001194935 A JP2001194935 A JP 2001194935A JP 2001194935 A JP2001194935 A JP 2001194935A JP 2003008028 A JP2003008028 A JP 2003008028A
Authority
JP
Japan
Prior art keywords
mosfet
source
soi mosfet
semiconductor device
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001194935A
Other languages
English (en)
Inventor
Mitsuru Hougiyoku
充 宝玉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2001194935A priority Critical patent/JP2003008028A/ja
Priority to US10/183,888 priority patent/US6835982B2/en
Publication of JP2003008028A publication Critical patent/JP2003008028A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/66772Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7841Field effect transistors with field effect produced by an insulated gate with floating body, e.g. programmable transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78612Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
    • H01L29/78615Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect with a body contact

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 電流駆動能力をいっそう向上させた部分空乏
型SOI MOSFETを有する半導体装置を提供す
る。 【解決手段】 SOI MOSFET10は、埋め込み酸化膜11
上に形成されたシリコン単結晶を基体として構成され
る。例えばP型のボディー12、チャネル部13及びN
型のソース・ドレイン領域14,15が形成され、低濃
度N型のエクステンション領域18、ゲート絶縁膜16
を介してゲート電極17、及びサイドウォール19が形
成されている。ボディー12との間の抵抗(ボディー抵
抗)Rbを積極的に高めたボディー端子101を設け
て、ソース領域14と電気的に繋げる。この構成によ
り、回路動作中において、ボディーの過渡的な容量性結
合を伴うBTS(Body-Tied-to-Source )操作のSOI MO
SFETを実現する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、SOI(Silicon
On Insulator)膜に形成されるトランジスタ素子に係
り、特にボディーが部分的にのみ空乏化する部分空乏型
素子の電流駆動能力を向上させる半導体装置に関する。
【0002】
【従来の技術】SOI MOSFETは、絶縁膜上に形
成されたシリコン単結晶にMOSFETを構成するもの
であり、ソース・ドレインの接合容量が小さく抑えられ
る利点を有する。このため、通常のバルクシリコン基板
上に作製したMOSFET(バルクMOSFET)より
高速で動作する。また、低電圧電源でも高速に動作する
ため、低消費電力LSIへの応用が検討されている。
【0003】シリコン単結晶中のボディー全領域が空乏
化するものを完全空乏型のSOIMOSFET、ボディ
ーが部分的にのみ空乏化するものを部分空乏型のSOI
MOSFETとして区別される。本発明は部分空乏型S
OI MOSFETに関し、電流駆動能力を向上させる
技術について検討する。
【0004】図4は、一般的なSOI MOSFETの
構成を示す断面図である。埋め込み酸化膜と呼ばれるS
iO2膜上にシリコン単結晶が形成され、例えばP型の
ボディー及びN型のソース・ドレイン領域が形成されて
いる。ボディー上にゲート酸化膜を介してゲート電極が
構成されている。ゲート電極の両側にはソース・ドレイ
ン領域よりも低濃度のN型のエクステンション領域形成
後に設けられるサイドウォール(スペーサー)が形成さ
れている。
【0005】FB(Floating-Body )操作の部分空乏型
SOI MOSFETでは、ボディーが電気的に浮遊状
態にある。これにより、回路動作中での電流特性は、以
下に示す2つの理由により、定常状態のそれと異なる。
【0006】第1は、埋め込み酸化膜の低熱伝導率に由
来する自己発熱効果である。一般に回路動作中での自己
発熱効果は定常状態での同効果よりも程度が弱く、従っ
て実際の回路動作中での電流駆動能力はDC測定結果か
ら見積もられるよりも高い(その差は回路の詳細に依存
する)。因みにこの効果は、FB(Floating-Body )操
作以外の操作方法(例えば後述のBTS(Body-Tied-to
-Source )操作)でも見られるSOIデバイスに普遍的
なものである。
【0007】第2は、いわゆる基板浮遊効果である。定
常状態のボディー電位は、ボディーから流出する電流の
総和が0となる条件で定まる一方、回路動作中ではゲー
ト、ソース及びドレインの各ノードとボディーとの間の
過渡的な容量性結合を考慮してボディー電位を計算する
必要性が生じる。
【0008】仮にオフ電流の定常値を考えるならば、オ
フ・バイアス(ゲート電圧Vgs=0、かつドレイン電
圧Vds=VDD(電源電圧))での定常状態のボディ
ー電位が問題となり、また、回路動作中での実効的な電
流特性を考えるなら、その際の過渡状態のボディー電位
が問題となる。これにつき、FB(Floating-Body )操
作のSOI MOSFETに特徴的な、定常状態におけ
るキャリア生成による寄生バイポーラ動作について以下
に説明する。
【0009】通常のバルクMOSFETでは、基板電位
がウェル・コンタクトを介して電源線電位に固定されて
いる。ウェル・コンタクトを貫通する基板電流はドレイ
ン,基板間に印加される電位差によって生じる同接合部
でのキャリア生成電流(電源電圧やオフ電流の設定によ
ってはインパクト・イオン化の電流も寄与する)であ
る。
【0010】しかしながら、FB(Floating-Body )操
作のSOI MOSFETでは、基板に相当するボディ
ーに端子が設けられていないため、ドレイン,ボディー
間接合部でのキャリア生成電流がボディーを正にバイア
スすることとなる。
【0011】換言すれば、ドレイン,ボディー間接合部
でのキャリア生成電流がベース電流の役割を果たすこと
によってソース,ドレイン,ボディーをそれぞれエミッ
タ,コレクタ,ベースとするバイポーラ動作が寄生的に
生じる。
【0012】この寄生バイポーラ動作でボディーが正に
バイアスされ、ソース,ボディー間接合部でのキャリア
再結合電流が増加し、結局、ドレイン,ボディー間接合
部でのキャリア生成電流と釣り合うまでボディー電位は
上昇し続ける。従って、ボディー電位の定常値は次式で
定められることとなる。
【数3】
【0013】上記FB(Floating-Body )操作のSOI
MOSFETによれば、回路動作待機時のオフ電流
は、キャリア生成電流に起因する寄生バイポーラ動作に
伴って増加することになる。このようなことから、SO
I MOSFETではバルクMOSFETに比べてボデ
ィー(チャネル部)の不純物濃度を高くする必要があ
り、これに伴ってキャリア電界効果移動度が減少する。
【0014】
【発明が解決しようとする課題】FB(Floating-Body
)操作のSOI MOSFETでは、キャリア生成電
流に起因する寄生バイポーラ動作によって、回路動作待
機時のオフ電流が増加する。このため、バルクMOSF
ETに比べてボディー(チャネル部)の不純物濃度を高
くしなければならず、これに伴って電界効果移動度は減
少し、ひいては電流駆動能力が低下してしまう。
【0015】本発明は上記のような事情等を考慮してな
されたもので、電流駆動能力をいっそう向上させる部分
空乏型SOI MOSFETを有する半導体装置を提供
しようとするものである。
【0016】
【課題を解決するための手段】まず、FB(Floating-B
ody )操作の部分空乏型SOI MOSFETにおける
回路動作中での実効的な電流特性について説明する。F
B(Floating-Body )操作の部分空乏型SOI MOS
FETの回路動作中、そのボディー電荷量は、ボディー
電荷を変化させる源となるボディー電流の各成分がいず
れも極めて小さいため、およそ一定となる。
【0017】すなわち、ボディーはゲート、ソース、及
びドレインの各ノードとの間に過渡的な容量性結合を生
じることになる。回路動作中での定常状態(通常の意味
とは異なる)とは、回路動作が1周期経過してもボディ
ー電荷量が変化しない状態を指すものであり、次式で規
定される。 Qb(t+tp)-Qb(t)=0 …(2) ここで、Qb(t)とは、任意の時刻tにおけるボディー電
荷量を表している。また、tpとは回路動作の1周期を
意味している。なお、この(2)式については、(文献
−1) A.Wei et al.,IEEE Trans.Electron Devices,v
ol.45,pp.430-438,1998.におけるIII 章C節を参照され
たい。
【0018】さらに、インパクト・イオン化の電流を含
むダイオード電流Idiode を用いて前記(2)式を書き
改めると次式が得られる。
【数4】 ここで、左辺の積分の範囲は、t+tpからtまでであ
る。Vbs及びVdsは時間t’の関数である。左辺の正あ
るいは負の被積分値は、それぞれボディーにおけるキャ
リアの再結合あるいは生成を意味している。
【0019】従って(3)式全体の物理的な意味合い
は、「回路動作中での定常状態において、ゲートあるい
はドレインのバイアスの低下に伴って容量性結合により
ボディー電位が低下する際に生じるキャリア生成は、電
流駆動時の両バイアスの増加に伴って容量性結合により
ボディー電位が増加する際に生じるキャリア再結合に補
償される」と解釈できる。電流駆動時にキャリア再結合
を伴うことを考えると、その際に過渡ボディー電位がオ
ーバーシュートすることは疑う余地がない。
【0020】すなわち、(3)式は回路動作中の定常状
態を規定する式であると同時に電流駆動時の過渡ボディ
ー電位のオーバーシュートを証明する式でもある。当
然、この過渡ボディー電位のオーバーシュートの影響
で、過渡しきい値電圧及び過渡飽和電流はそれぞれアン
ダーシュート及びオーバーシュートする。つまり、電流
駆動能力は回路動作中においてオーバーシュートするの
である。
【0021】ただし、上記のボディー電位ひいては電流
駆動能力の過渡的なオーバーシュートを定量計算する際
には、一般にキャリアの再結合が生成よりも速いことに
注意しなければならない。すなわち、バイアス減少時の
キャリア生成を補償するには、電流駆動時における少量
の過渡ボディー電位のオーバーシュートに伴うキャリア
再結合で十分なのである。この性質に関しては、図5に
示したFB(Floating-Body )操作の部分空乏型SOI
MOSFETの回路動作中における過渡ボディー電位
の変移を示す特性図を参照されたい。
【0022】さらに(文献−2) L.M.Perron et al.,
IEEE Trans.Electron Devices,vol.45,pp.2372-2375,19
98.におけるIII 章によれば、回路動作周波数、スイッ
チング確率、並びに負荷容量の増加と共に、バイアスが
減少してキャリア生成を生じる時間が相対的に短くな
り、それに伴って電流駆動時の過渡ボディー電位のオー
バーシュートが徐々に減少する傾向を示すことがわか
る。つまり、電流駆動能力の過渡的なオーバーシュート
もまた決して大きくはなく、さらには回路動作周波数、
スイッチング確率、並びに負荷容量の増加と共に減少す
ることとなる。
【0023】上述から、回路動作中における電流駆動時
の過渡ボディー電位のオーバーシュートに関し、その程
度はともかくとして定量化できる利点であることを留意
されたい。
【0024】(文献−3) H.Mikoshiba and M.Hogyok
u,Ext.Abs.SSDM,pp.464-465,2000の3章及びFig.6に
は、FB(Floating-Body )操作の部分空乏型SOI
MOSFETの電流駆動能力を解析で評価した例が示さ
れている。
【0025】前記[発明が解決しようとする課題]で
は、寄生バイポーラ動作によって増加したオフ電流を調
節するためのチャネル不純物濃度の増加に伴って、キャ
リア電界効果移動度が減少することを指摘している。ま
た、本節[課題を解決するための手段]はこれまで、回
路動作中における電流駆動時の過渡ボディー電位がオー
バーシュートすることを指摘している。
【0026】これら2つの影響を考慮した上で(文献−
3)を考察すると、FB(Floating-Body )操作の部分
空乏型SOI MOSFETは、その電流駆動能力に関
し、[発明が解決しようとする課題]で述べたチャネル
不純物濃度の増加に伴うキャリア電界効果移動度の減少
による不利益と、ここまでの[課題を解決するための手
段]で説明するところの過渡ボディー電位のオーバーシ
ュートによる利点の影響とが、互いに補償し合い、結局
のところバルクMOSFETに比べてたかだか7%の飽
和電流の増加が見込まれるにとどまっているといえる。
【0027】なお、(文献−4) K.Mistry at.al.,VL
SI Tech.Dig.,pp.204-205,2000.等で報告されているC
MOSインバータの遅延時間の実測値からも、同様にた
かだか数%程度の電流駆動能力の向上が想定されるにと
どまっている。
【0028】そこで、本発明ではFB(Floating-Body
)操作に特徴的な[発明が解決しようとする課題]に
示した不利益を抑え、かつ[課題を解決するための手
段]で述べている利点を増幅させるような部分空乏型S
OI MOSFETの構成を提供して、電流駆動能力向
上を達成させる。
【0029】[発明が解決しようとする課題]で述べた
不利益を抑えるには、ボディーに端子を設けてその電位
を固定する必要がある(因みにArイオン注入等による
再結合中心の導入だとインパクト・イオン化による寄生
バイポーラ動作を抑制する効果しか持たない)。一方、
ボディー電位を完全に固定すると[課題を解決するため
の手段]で述べている利点が失われてしまう。
【0030】このような問題を解決するために、回路動
作中、ボディーの電位が容量性結合を伴うように制御さ
れるボディー端子形態を有する部分空乏型SOI MO
SFETを提供する。すなわち、RC線路遅延の性質を
利用するのである。抵抗と容量を持つ線路の一方端側に
電位変動を与えると、線路の抵抗及び与えた電位変動の
周波数が十分高ければ、他端側に伝わる電位変動は極め
て小さくなる。
【0031】つまり、ボディー端子を設けたとしても、
ボディーとの間の抵抗、回路動作周波数が共に十分高け
れば、回路動作中での実効的なボディー電位は端子のそ
れに固定されずにむしろ容量性結合を伴って変動する。
これにより、過渡ボディー電位のオーバーシュートによ
る利点の影響を受けるようにするのである。
【0032】併せて、仮に電位変動の低周波極限すなわ
ち定常状態において、オフ・バイアス(ゲート電圧Vg
s=0、かつドレイン電圧Vds=VDD(電源電
圧))でのボディー電位がおよそソース電位に固定され
るのであれば、チャネル不純物濃度の増加に伴うキャリ
ア電界効果移動度の減少による不利益は抑制できること
になる。
【0033】上記形態を具現化するにあたって、ボディ
ーの端子をソースのそれに繋げて操作するBTS(Body
-Tied-to-Source )操作の形態を採用することが好適で
ある。これにより、極めて重要な長所を見出すことがで
きる。
【0034】すなわち、BTS(Body-Tied-to-Source
)操作においても、ボディー端子とボディーとの間の
抵抗、回路動作周波数が共に十分高ければ、回路動作中
でのボディー電位は容量性結合を伴って変動することに
なる。この時、仮にボディー端子を貫通する電流がキャ
リアの生成・再結合の電流よりも十分大きければ、ボデ
ィーの多数キャリアの補充と排出は主にボディー端子の
貫通電流に支配されることになる。
【0035】また、ソース端子に繋げられたボディー端
子を貫通する電流によるボディーの多数キャリアの補充
と排出は等速度で生じる。このため、キャリアの再結合
が生成よりも速いことに由来する問題、すなわち、「ボ
ディー電位ひいては電流駆動能力の過渡的なオーバーシ
ュートは決して大きくはなく、回路動作周波数、スイッ
チング確率、及び負荷容量の増加と共に減少する」とい
う問題は、結局のところ抑制されることになる。なお、
本発明に関係して、図6に示した回路動作中における過
渡ボディー電位の変移を示す特性図を参照されたい。
【0036】以上の考察から、部分空乏型SOI MO
SFETに関し、その電流駆動能力をいっそう向上させ
る形態は、ボディー・コンタクトの抵抗値をある程度高
くすることが重要になり、次のようになる。
【0037】[1] 本発明に係る半導体装置は、絶縁
膜上に形成されたシリコン単結晶にMOSFETを構成
するSOI MOSFETに関し、前記シリコン単結晶
中のボディーとの間の抵抗を積極的に高めたボディー端
子を設け、このボディー端子をソース端子に繋げること
により、回路動作中において、ボディーの過渡的な容量
性結合を伴うBTS(Body-Tied-to-Source )操作のS
OI MOSFETを有することを特徴とする。
【0038】[2] さらに、本発明に係る半導体装置
は、絶縁膜上に形成されたシリコン単結晶にMOSFE
Tを構成するSOI MOSFETに関し、以下の3つ
の条件を満足するBTS(Body-Tied-to-Source )操作
のSOIMOSFETを有することを特徴とする。
【数5】
【0039】[3] 本発明のより好ましい実施態様に
係る半導体装置は、絶縁膜上に形成されたシリコン単結
晶にMOSFETを構成するSOI MOSFETに関
し、前記シリコン単結晶中のボディーの端子導出用とし
て不純物が導入されたボディー引き出し部と、前記ボデ
ィー引き出し部の不純物とボディーとの境界近傍におい
て空乏化現象を利用した抵抗因子部と、を具備し、以下
の3つの条件を満足するBTS(Body-Tied-to-Source
)操作のSOIMOSFETを有することを特徴とす
る。
【数6】
【0040】[4] また、[3]に記載された半導体
装置において、前記SOI MOSFETは、前記シリ
コン単結晶中においてゲート電極近傍に設けられた接合
深さが前記ボディーの厚みより小さいエクステンション
領域を具備し、このエクステンション領域直下のボディ
ーの空乏層を前記抵抗因子部とすることを特徴としてい
る。
【0041】[5] また、[3]に記載された半導体
装置において、前記SOI MOSFETは、前記シリ
コン単結晶中において接合深さが前記ボディーの厚みよ
り小さいソース・ドレイン領域を具備し、ソース領域直
下のボディーの空乏層を前記抵抗因子部とすることを特
徴としている。
【0042】
【発明の実施の形態】図1は、本発明の基本的な実施形
態に係る半導体装置の要部構成を示しており、BTS
(Body-Tied-to-Source )操作の部分空乏型SOI M
OSFETにおける要部の断面図である。
【0043】SOI MOSFET10は、埋め込み酸
化膜11上に形成されたシリコン単結晶を基体として構
成されている。例えば、P型のボディー12、チャネル
部13及びN型のソース領域14、ドレイン領域15が
形成されている。チャネル部13上にゲート絶縁膜16
を介してゲート電極17が構成されている。ゲート電極
17の両側には低濃度N型領域となるエクステンション
領域18形成後に設けられるサイドウォール(スペーサ
ー)19が形成されている。
【0044】この実施形態では、ボディー12との間の
抵抗(ボディー抵抗)Rbを積極的に高めたボディー端
子101を設け、このボディー端子101をソース領域
14と電気的に繋げる。この構成により、回路動作中に
おいて、ボディー12の過渡的な容量性結合を伴うBT
S(Body-Tied-to-Source )操作のSOI MOSFE
Tを実現する。
【0045】ボディー抵抗Rbの値を決定するにあた
り、以下のような注意が必要である。回路動作時におい
て、ボディーの過渡的な容量性結合を生じさせるように
高くする(注意1)。その容量性結合状態でのボディー
の多数キャリア量を制御し得る程度に低くする(注意
2)。かつインパクトイオン化あるいはShockley-Read-
Hall(SRH)キャリア生成等のキャリア生成過程に由
来する回路動作待機時のオフ電流の増加を免れる程度に
低くする(注意3)。
【0046】(注意1)に関しては、ボディーあるいは
ボディー端子の抵抗の増加と共にボディー電位の制御が
不能となる現象が一般に知られており、これを利用す
る。
【0047】(注意2)に関しては、FB(Floating-B
ody )操作の回路動作時で考えると、ボディーの多数キ
ャリア量は、その回路動作時のバイアス履歴に加えてキ
ャリア生成・再結合の両過程の速度比から定まるある一
定値の周りで小さく揺らいでいることが一般に知られて
いる((文献−1)のIII 章C節を参照のこと)。この
現象はすなわち、ボディーがゲート/ソース/ドレイン
/基板の各部に対し容量性結合を介して繋がっているこ
とに等価である((文献−1)のI 章を参照のこと)。
【0048】また、P−N接合部で生じるキャリア生成
の速度はキャリア再結合のそれに比べて小さい。このた
め、回路動作時における容量性結合状態でのボディーの
多数キャリア量、並びにそれに影響される実効電流駆動
能力は、回路動作周波数並びに負荷容量の増加と共に減
少するものと考えられる((文献−2)のIII 章を参照
のこと)。
【0049】これに対し、本発明の実施形態では、回路
動作時のボディーの多数キャリア量を制御している要因
が、P−N接合部で生じる生成・再結合電流からボディ
ー端子を貫通する電流に置き換わる。ソース端子に繋げ
られたボディー端子を貫通する電流によるボディーの多
数キャリアの補充と排出は等速度で生じるため、回路動
作周波数並びに負荷容量の依存性は抑制されるものと考
えられる。
【0050】また、(注意3)に関する条件を満足する
BTS(Body-Tied-to-Source )操作では、インパクト
イオン化あるいはShockley-Read-Hall(SRH)キャリ
ア生成等のキャリア生成過程に由来する回路動作待機時
のオフ電流の増加は見られない。このため、従来のバル
クMOSFETに比べてボディー(チャネル部)の不純
物濃度を高く設定する必要がないということが留意点で
ある。
【0051】上記観点から、SOI MOSFET10
は、以下の3つの条件を満足するBTS(Body-Tied-to
-Source )操作のSOI MOSFETであることを特
徴とする。
【数7】
【0052】上記構成によれば、ボディー端子101を
設けたとしても、ボディー12との間の抵抗(Rb)、
回路動作周波数が共に十分高ければ、回路動作中での実
効的なボディー電位はボディー端子101の電位に固定
されずにむしろ容量性結合を伴って変動する。これによ
り、過渡ボディー電位のオーバーシュートによる利点の
影響を受けるようにするのである。
【0053】併せて、仮に電位変動の低周波極限すなわ
ち定常状態において、オフ・バイアス(ゲート電圧Vg
s=0、かつドレイン電圧Vds=VDD(電源電
圧))でのボディー電位がおよそボディー端子101の
電位に固定されるのであれば、チャネル不純物濃度を増
加させる必要はなく、キャリア電界効果移動度の減少は
抑制できる。これにより、電流駆動能力がいっそう向上
する。
【0054】図2(a),(b)は、それぞれ本発明の
第1実施形態に係る半導体装置の要部構成を示してお
り、BTS(Body-Tied-to-Source )操作の部分空乏型
SOIMOSFETに関する(a)は平面図、(b)は
(a)の2B−2B線に沿う断面図である。
【0055】SOI MOSFET20は、埋め込み酸
化膜21上に形成されたシリコン単結晶を基体として構
成されている。例えば、P型のボディー22、チャネル
部23及びN++型(高濃度N型)のソース領域24、ド
レイン領域25が形成されている。チャネル部23上に
ゲート絶縁膜26を介してゲート電極27が構成されて
いる。ゲート電極27の両側にはN+型(低濃度N型)
のエクステンション領域28形成後に設けられるサイド
ウォール(スペーサー)29が形成されている。
【0056】この実施形態では、ボディー22の端子導
出用として、ソース領域24の一部に高濃度のP型不純
物(P++)が導入されたボディー引き出し部201が設
けられている。ボディー引き出し部201はソース及び
ボディーに共通のコンタクト202を有する。
【0057】また、エクステンション領域28は、その
接合深さX1がボディーの厚みT1よりも小さく設定さ
れる。これにより、ボディー引き出し部201の不純物
とボディー22との境界近傍に、空乏化現象を利用した
抵抗因子部としてエクステンション領域28直下のボデ
ィーの空乏層が設けられる。
【0058】そして、以下の3つの条件を満足する。
【数8】
【0059】上記構成によれば、ボディー引き出し部2
01に隣接してエクステンション領域28を設けてお
く。このエクステンション領域28を敢えて設け、併せ
て同領域28の接合深さX1及びボディー22の厚みT
1を調節することによって、エクステンション領域28
の直下のボディーを空乏化させる。
【0060】さらに、ボディー引き出し部201のオフ
セット長L1を調節することにより、ボディー引き出し
部201とボディー22との間の抵抗(ボディー抵抗)
Rbをある程度高く設定(例えば100M〜1GΩ前
後)することができる。
【0061】すなわち、ボディー引き出し部201を設
けたとしても、ボディー22との間の抵抗(ボディー抵
抗)Rb、回路動作周波数が共に十分高ければ、回路動
作中での実効的なボディー電位はボディー引き出し部2
01の電位に固定されずにむしろ容量性結合を伴って変
動する。これにより、過渡ボディー電位のオーバーシュ
ートによる利点の影響を受けることができる。
【0062】併せて、仮に電位変動の低周波極限すなわ
ち定常状態において、オフ・バイアス(ゲート電圧Vg
s=0、かつドレイン電圧Vds=VDD(電源電
圧))でのボディー電位がおよそボディー引き出し部2
01の電位に固定されるのであれば、チャネル不純物濃
度を増加させる必要はなく、キャリア電界効果移動度の
減少は抑制できる。これにより、電流駆動能力がいっそ
う向上する。
【0063】上記実施形態によれば、ボディー・コンタ
クトに関する構造(ボディー引き出し部201の導入)
に伴う素子面積の増加は最小限に抑えられる。
【0064】なぜならば、エクステンション領域28が
果たす役割は、直下のボディーを空乏化させることによ
ってボディー−ボディー端子間抵抗(ボディー抵抗)R
bを高くすることはもとより、ボディー引き出し部20
1の導入に伴う実効チャネル幅の減少を最小限にとどめ
ることにあるからである。
【0065】また、ボディー引き出し部201のコンタ
クト抵抗は、少々高くても問題はない。ただし、同部2
01のコンタクトをショットキー接合で形成してはなら
ない。素子面積の増加をさらに最小限に抑える観点か
ら、デザイン・ルールに特例を設けてボディー引き出し
部201の幅W1を可能な限り小さくすることが望まし
い。
【0066】なお、ボディー引き出し部201は上記形
態に限らず、ソース領域24の端等、他の部分から導出
してもよい。ソース領域24上に複数導出してもかまわ
ない。また、ボディー引き出し部201の不純物とボデ
ィー22との境界近傍に空乏化現象を利用した抵抗因子
部を導入するにあたって、他の構成も十分考えられる。
【0067】図3(a),(b)は、それぞれ本発明の
第2実施形態に係る半導体装置の要部構成を示してお
り、BTS(Body-Tied-to-Source )操作の部分空乏型
SOIMOSFETに関する(a)は平面図、(b)は
(a)の3B−3B線に沿う断面図である。前記第1実
施形態と同様の箇所には同一の符号を付す。
【0068】この実施形態では、ボディー22の端子導
出用として、ソース領域34の一部に高濃度のP型不純
物(P++)が導入されたボディー引き出し部301が設
けられている。ボディー引き出し部301はソース及び
ボディーに共通のコンタクト202を有する。
【0069】また、ソース・ドレイン領域34,35の
接合深さX2は、ボディーの厚みT1よりも小さく設定
される。これにより、ボディー引き出し部301の不純
物とボディー22との境界近傍に、空乏化現象を利用し
た抵抗因子部としてソース領域34直下のボディーの空
乏層が設けられる。
【0070】このような構成でもって、以下の3つの条
件を満足する。
【数9】
【0071】上記構成によれば、ボディー引き出し部3
01に隣接してソース領域34を設けておく。このソー
ス領域34を敢えて設け、併せて同領域34の接合深さ
X2及びボディー22の厚みT1を調節することによっ
て、ソース領域34の直下のボディーを空乏化させる。
【0072】さらに、ボディー引き出し部301のオフ
セット長L1を調節することにより、ボディー引き出し
部301とボディー22との間の抵抗(ボディー抵抗)
Rbをある程度高く設定(例えば100M〜1GΩ前
後)することができる。
【0073】すなわち、ボディー引き出し部301を設
けたとしても、ボディー22との間の抵抗(ボディー抵
抗)Rb、回路動作周波数が共に十分高ければ、回路動
作中での実効的なボディー電位はボディー引き出し部3
01の電位に固定されずにむしろ容量性結合を伴って変
動する。これにより、過渡ボディー電位のオーバーシュ
ートによる利点の影響を受けることができる。
【0074】併せて、仮に電位変動の低周波極限すなわ
ち定常状態において、オフ・バイアス(ゲート電圧Vg
s=0、かつドレイン電圧Vds=VDD(電源電
圧))でのボディー電位がおよそボディー引き出し部3
01の電位に固定されるのであれば、チャネル不純物濃
度を増加させる必要はなく、キャリア電界効果移動度の
減少は抑制できる。これにより、電流駆動能力がいっそ
う向上する。
【0075】上記実施形態によれば、ゲート電極に近い
側にソース領域の一部を残した形でボディー引き出し部
301が導入される。このため、ボディー引き出し部3
01の導入に伴う実効チャネル幅の減少は、第1実施形
態の場合以上に十分に抑制されるものと考えられる。こ
れにより、素子面積の増加もまた十分に抑えられること
が期待できる。
【0076】また、ボディー引き出し部301のコンタ
クト抵抗は、少々高くても問題はない。ただし、同部3
01のコンタクトをショットキー接合で形成してはなら
ない。このことは、本第2実施形態に類似している(文
献−5) M.Horiuchi,IEEETrans.Electron Devices,vo
l.47,pp.1587-1592,2000.におけるII章に記載の実施形
態と比較する際に、最も重要な相違点となる。
【0077】なお、ボディー引き出し部301は上記形
態に限らず、ソース領域24の端等、他の部分から導出
してもよい。ソース領域34上に複数導出してもかまわ
ない。
【0078】
【発明の効果】以上説明したように、本発明によれば、
ボディーの端子をソースのそれに繋げて操作するBTS
(Body-Tied-to-Source )操作においてもボディー−ボ
ディー端子間抵抗、回路動作周波数が共に十分高けれ
ば、回路動作中でのボディー電位は容量性結合を伴って
変動することになる。この時、仮にボディー端子を導通
する電流がキャリアの生成・再結合の電流よりも十分大
きければ、ボディーの多数キャリアの補充と排出は主に
ボディー端子電流に支配されることになる。ソース端子
に繋げられたボディー端子を貫通する電流によるボディ
ーの多数キャリアの補充と排出は等速度で生じるため、
回路動作周波数並びに負荷容量の増加と共に電流駆動能
力が低下する問題は抑制されるものと考えられる。併せ
て、仮に電位変動の低周波極限すなわち定常状態におい
て、オフ・バイアス(ゲート電圧Vgs=0、かつドレ
イン電圧Vds=VDD(電源電圧))でのボディー電
位がおよそソース電位に固定されるのであれば、チャネ
ル不純物濃度を増加させる必要はなく、キャリア電界効
果移動度の減少は抑制できる。この結果、電流駆動能力
をいっそう向上させた部分空乏型SOI MOSFET
を有する半導体装置を提供することができる。
【図面の簡単な説明】
【図1】本発明の基本的な実施形態に係る半導体装置の
要部構成を示しており、BTS(Body-Tied-to-Source
)操作の部分空乏型SOI MOSFETにおける要
部の断面図である。
【図2】(a),(b)は、それぞれ本発明の第1実施
形態に係る半導体装置の要部構成を示しており、BTS
(Body-Tied-to-Source )操作の部分空乏型SOI M
OSFETに関する(a)は平面図、(b)は(a)の
2B−2B線に沿う断面図である。
【図3】(a),(b)は、それぞれ本発明の第2実施
形態に係る半導体装置の要部構成を示しており、BTS
(Body-Tied-to-Source )操作の部分空乏型SOI M
OSFETに関する(a)は平面図、(b)は(a)の
3B−3B線に沿う断面図である。
【図4】一般的なSOI MOSFETの構成を示す断
面図である。
【図5】FB(Floating-Body )操作の部分空乏型SO
I MOSFETの回路動作中における過渡ボディー電
位の変移を示す特性図である。
【図6】本発明に関係するBTS(Body-Tied-to-Sourc
e )操作の部分空乏型SOIMOSFETの回路動作中
における過渡ボディー電位の変移を示す特性図である。
【符号の説明】
10,20…SOI MOSFET 11,21…埋め込み酸化膜 12,22…ボディー 13,23…チャネル部 14,24,34…ソース領域 15,25,35…ドレイン領域 16,26…ゲート絶縁膜 17,27…ゲート電極 18,28…エクステンション領域 19,29…サイドウォール(スペーサー) 101…ボディー端子 201,301…ボディー引き出し部 202…ソース及びボディーに共通のコンタクト W1…ボディー引き出し部の幅 L1…ボディー引き出し部のオフセット長 X1…エクステンション領域の接合深さ X2…ソース及びドレイン領域の接合深さ T1…ボディーの厚み

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 絶縁膜上に形成されたシリコン単結晶に
    MOSFETを構成するSOI MOSFETに関し、 前記シリコン単結晶中のボディーとの間の抵抗を積極的
    に高めたボディー端子を設け、このボディー端子をソー
    ス端子に繋げることにより、回路動作中において、ボデ
    ィーの過渡的な容量性結合を伴うBTS(Body-Tied-to
    -Source )操作のSOI MOSFETを有することを
    特徴とする半導体装置。
  2. 【請求項2】 絶縁膜上に形成されたシリコン単結晶に
    MOSFETを構成するSOI MOSFETに関し、 以下の3つの条件を満足するBTS(Body-Tied-to-Sou
    rce )操作のSOIMOSFETを有することを特徴と
    する半導体装置。 【数1】
  3. 【請求項3】 絶縁膜上に形成されたシリコン単結晶に
    MOSFETを構成するSOI MOSFETに関し、 前記シリコン単結晶中のボディーの端子導出用として不
    純物が導入されたボディー引き出し部と、 前記ボディー引き出し部の不純物とボディーとの境界近
    傍において空乏化現象を利用した抵抗因子部と、を具備
    し、 以下の3つの条件を満足するBTS(Body-Tied-to-Sou
    rce )操作のSOIMOSFETを有することを特徴と
    する半導体装置。 【数2】
  4. 【請求項4】 前記SOI MOSFETは、前記シリ
    コン単結晶中においてゲート電極近傍に設けられた接合
    深さが前記ボディーの厚みより小さいエクステンション
    領域を具備し、このエクステンション領域直下のボディ
    ーの空乏層を前記抵抗因子部とすることを特徴とした請
    求項3記載の半導体装置。
  5. 【請求項5】 前記SOI MOSFETは、前記シリ
    コン単結晶中において接合深さが前記ボディーの厚みよ
    り小さいソース・ドレイン領域を具備し、ソース領域直
    下のボディーの空乏層を前記抵抗因子部とすることを特
    徴とした請求項3記載の半導体装置。
JP2001194935A 2001-06-27 2001-06-27 半導体装置 Pending JP2003008028A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001194935A JP2003008028A (ja) 2001-06-27 2001-06-27 半導体装置
US10/183,888 US6835982B2 (en) 2001-06-27 2002-06-27 Semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001194935A JP2003008028A (ja) 2001-06-27 2001-06-27 半導体装置

Publications (1)

Publication Number Publication Date
JP2003008028A true JP2003008028A (ja) 2003-01-10

Family

ID=19032986

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001194935A Pending JP2003008028A (ja) 2001-06-27 2001-06-27 半導体装置

Country Status (2)

Country Link
US (1) US6835982B2 (ja)
JP (1) JP2003008028A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005038959A (ja) * 2003-07-17 2005-02-10 Seiko Epson Corp 半導体装置
WO2009093354A1 (ja) * 2008-01-21 2009-07-30 Sharp Kabushiki Kaisha 半導体装置及び表示装置

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6804502B2 (en) 2001-10-10 2004-10-12 Peregrine Semiconductor Corporation Switch circuit and method of switching radio frequency signals
US6784532B2 (en) * 2002-07-31 2004-08-31 Intel Corporation Power/ground configuration for low impedance integrated circuit
US7109532B1 (en) * 2003-12-23 2006-09-19 Lee Zachary K High Ion/Ioff SOI MOSFET using body voltage control
JP4965072B2 (ja) * 2004-12-01 2012-07-04 ラピスセミコンダクタ株式会社 Soi半導体装置の製造方法
US9653601B2 (en) * 2005-07-11 2017-05-16 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
USRE48965E1 (en) 2005-07-11 2022-03-08 Psemi Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
US7910993B2 (en) 2005-07-11 2011-03-22 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink
US20080076371A1 (en) 2005-07-11 2008-03-27 Alexander Dribinsky Circuit and method for controlling charge injection in radio frequency switches
US7612410B1 (en) * 2005-08-08 2009-11-03 Altera Corporation Trigger device for ESD protection circuit
US8330186B2 (en) * 2008-07-30 2012-12-11 Maxpower Semiconductor, Inc. Lateral devices containing permanent charge
US7601569B2 (en) * 2007-06-12 2009-10-13 International Business Machines Corporation Partially depleted SOI field effect transistor having a metallized source side halo region
WO2010014281A1 (en) * 2008-07-30 2010-02-04 Maxpower Semiconductor Inc. Semiconductor on insulator devices containing permanent charge
US8232603B2 (en) * 2009-03-19 2012-07-31 International Business Machines Corporation Gated diode structure and method including relaxed liner
US20100308405A1 (en) * 2009-06-08 2010-12-09 International Business Machines Corporation Mosfet on silicon-on-insulator with internal body contact
US7858469B1 (en) * 2009-09-24 2010-12-28 Altera Corporation Method for forming a trigger device for ESD protection circuit
CN101916776B (zh) * 2010-07-13 2015-07-22 中国科学院上海微系统与信息技术研究所 具有bts结构的soimos器件及其制作方法
US11948978B2 (en) * 2020-04-24 2024-04-02 Qualcomm Incorporated Field-effect transistors (FETs) employing edge transistor current leakage suppression to reduce FET current leakage

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4965213A (en) * 1988-02-01 1990-10-23 Texas Instruments Incorporated Silicon-on-insulator transistor with body node to source node connection
US6020222A (en) * 1997-12-16 2000-02-01 Advanced Micro Devices, Inc. Silicon oxide insulator (SOI) semiconductor having selectively linked body
US6353245B1 (en) * 1998-04-09 2002-03-05 Texas Instruments Incorporated Body-tied-to-source partially depleted SOI MOSFET
DE69925078T2 (de) * 1998-08-29 2006-03-09 International Business Machines Corp. SOI-Transistor mit einem Substrat-Kontakt und Verfahren zu dessen Herstellung
US6586817B1 (en) 2001-05-18 2003-07-01 Sun Microsystems, Inc. Device including a resistive path to introduce an equivalent RC circuit
US6583001B1 (en) 2001-05-18 2003-06-24 Sun Microsystems, Inc. Method for introducing an equivalent RC circuit in a MOS device using resistive paths

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005038959A (ja) * 2003-07-17 2005-02-10 Seiko Epson Corp 半導体装置
JP4534440B2 (ja) * 2003-07-17 2010-09-01 セイコーエプソン株式会社 半導体装置
WO2009093354A1 (ja) * 2008-01-21 2009-07-30 Sharp Kabushiki Kaisha 半導体装置及び表示装置

Also Published As

Publication number Publication date
US20030025159A1 (en) 2003-02-06
US6835982B2 (en) 2004-12-28

Similar Documents

Publication Publication Date Title
JP2003008028A (ja) 半導体装置
US9117893B1 (en) Tunneling transistor suitable for low voltage operation
US6492676B2 (en) Semiconductor device having gate electrode in which depletion layer can be generated
US5801420A (en) Lateral semiconductor arrangement for power ICS
TWI431771B (zh) 帶狀隙經設計之金屬氧化物半導體(mos)閘控功率電晶體
JP3129298B2 (ja) 電界効果トランジスタ及びその製造方法
JP2001506418A (ja) シリコン・オン・インシュレータ基板上で使用するためのボディ注入電流制限機能を備えたゲート―ボディ接続を有するmosデバイス
CN108231903B (zh) 一种带软恢复体二极管的超结功率mosfet
KR100585886B1 (ko) 동적 문턱 전압을 가지는 반도체 회로
US8120107B2 (en) Semiconductor device internally having insulated gate bipolar transistor
US8288827B2 (en) Field effect transistor with metal-semiconductor junction
US6815735B2 (en) Semiconductor device
US20110079848A1 (en) Semiconductor device with dummy gate electrode and corresponding integrated circuit and manufacturing method
US20100084684A1 (en) Insulated gate bipolar transistor
US5497011A (en) Semiconductor memory device and a method of using the same
Saini et al. In 0.53 Ga 0.47 As/InP trench-gate power MOSFET based on impact ionization for improved performance: design and analysis
JPH10327059A (ja) 静電誘導トランジスタの駆動方法及び駆動回路
CN109888006B (zh) 一种低功耗绝缘体上硅横向绝缘栅双极型晶体管
US6194282B1 (en) Method for stabilizing SOI semiconductor device and SOI semiconductor device
JPH0992826A (ja) 半導体素子及びそのシミュレーション方法
CN107359193B (zh) 一种ldmos器件
WO2019205537A1 (zh) 一种双栅mosfet结构
JP4534440B2 (ja) 半導体装置
Narayanan et al. Studies and minimization of kink effect in SOI MOSFET devices with SELBOX structure
US20030203544A1 (en) CMOS transistor on thin silicon-on-insulator using accumulation as conduction mechanism

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040706

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040825

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051018