JP3357807B2 - 受信装置および移相器 - Google Patents
受信装置および移相器Info
- Publication number
- JP3357807B2 JP3357807B2 JP00394997A JP394997A JP3357807B2 JP 3357807 B2 JP3357807 B2 JP 3357807B2 JP 00394997 A JP00394997 A JP 00394997A JP 394997 A JP394997 A JP 394997A JP 3357807 B2 JP3357807 B2 JP 3357807B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- phase shifter
- output
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/16—Networks for phase shifting
- H03H11/20—Two-port phase shifters providing an adjustable phase shift
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/16—Networks for phase shifting
- H03H11/18—Two-port phase shifters providing a predetermined phase shift, e.g. "all-pass" filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/16—Networks for phase shifting
- H03H11/22—Networks for phase shifting providing two or more phase shifted output signals, e.g. n-phase output
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/66—Phase shifters
Landscapes
- Networks Using Active Elements (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、例えば無線通信信
号などの高周波信号を受信し復調する受信装置およびこ
れに用いられる移相器に関する。
号などの高周波信号を受信し復調する受信装置およびこ
れに用いられる移相器に関する。
【０００２】
【従来の技術】例えば携帯電話機などの無線受信装置な
どの内部には、直交復調回路およびイメージ除去周波数
変換器などが利用されている。これらの直交復調器およ
びイメージ除去周波数変換器には、乗算回路と移相器が
主要な構成要素として用いられている。
どの内部には、直交復調回路およびイメージ除去周波数
変換器などが利用されている。これらの直交復調器およ
びイメージ除去周波数変換器には、乗算回路と移相器が
主要な構成要素として用いられている。
【０００３】従来の移相器としては、Hiroyuki Kikuchi
らによる「GHz-Band Monolithic Modem IC's」(IEEE TR
ANSACTION ON MICROWAVE THEORY AND TECHNIQUES VOL.M
TT-35,NO.12 DECENVER 1987)のFig.5 に示されているも
のがある。ここには、外部より制御電圧を与えて位相を
調整する移相器が示されている。これは、集積回路上に
移相器を形成すると、必ず製造誤差が生じるため、この
製造誤差を回避する目的で発案されたものである。
らによる「GHz-Band Monolithic Modem IC's」(IEEE TR
ANSACTION ON MICROWAVE THEORY AND TECHNIQUES VOL.M
TT-35,NO.12 DECENVER 1987)のFig.5 に示されているも
のがある。ここには、外部より制御電圧を与えて位相を
調整する移相器が示されている。これは、集積回路上に
移相器を形成すると、必ず製造誤差が生じるため、この
製造誤差を回避する目的で発案されたものである。
【０００４】また、Kazuya Yamamoto らによる「A 1.9-
GHz-Band GaAs Direct-Quadature Modulator IC with a
Phase Shifter 」(IEEE JOURNAL OF SOLID-STATE CIR
CUITS, VOL.28, NO.10 OCTOBER 1993 pp.994-1000)のFi
g.6 に示されているものもある。ここに示されている移
相器は、第１のフィルタ回路に抵抗素子と容量素子とを
組み合わせた高域通過特性を有する微分回路を用い、第
２のフィルタ回路に抵抗素子と容量素子とを組み合わせ
た低域通過特性を有する積分回路を用い、入力信号に対
して位相を90゜ずらした出力信号を得るものである。こ
の回路では、各素子の相対精度が高ければ、位相誤差の
少ない二つの出力を得ることができる。ところで、上記
移相器は、携帯電話機の内部では、ＲＦ段の一部として
利用されることから、１チップ化、つまりＩＣチップ上
に実装する必要がある。またＩＣチップ上では、個々の
素子の絶対精度は高くとれないものの、相対精度は高く
とれるので、周波数特性上の位相誤差は小さくなり、移
相器を高精度化する上では、ＩＣチップ上に移相器を形
成する必要がある。
GHz-Band GaAs Direct-Quadature Modulator IC with a
Phase Shifter 」(IEEE JOURNAL OF SOLID-STATE CIR
CUITS, VOL.28, NO.10 OCTOBER 1993 pp.994-1000)のFi
g.6 に示されているものもある。ここに示されている移
相器は、第１のフィルタ回路に抵抗素子と容量素子とを
組み合わせた高域通過特性を有する微分回路を用い、第
２のフィルタ回路に抵抗素子と容量素子とを組み合わせ
た低域通過特性を有する積分回路を用い、入力信号に対
して位相を90゜ずらした出力信号を得るものである。こ
の回路では、各素子の相対精度が高ければ、位相誤差の
少ない二つの出力を得ることができる。ところで、上記
移相器は、携帯電話機の内部では、ＲＦ段の一部として
利用されることから、１チップ化、つまりＩＣチップ上
に実装する必要がある。またＩＣチップ上では、個々の
素子の絶対精度は高くとれないものの、相対精度は高く
とれるので、周波数特性上の位相誤差は小さくなり、移
相器を高精度化する上では、ＩＣチップ上に移相器を形
成する必要がある。
【０００５】しかし、ＩＣチップ上では、素子の絶対精
度を高くとることができないため、Kazuya Yamamoto ら
による移相器のように各フィルタ回路の素子構成を変え
たのでは、それぞれのフィルタ回路から得られる二つの
信号の振幅をそろえることは難しい。
度を高くとることができないため、Kazuya Yamamoto ら
による移相器のように各フィルタ回路の素子構成を変え
たのでは、それぞれのフィルタ回路から得られる二つの
信号の振幅をそろえることは難しい。
【０００６】一方、Jan Crols らによる「A Signale Ch
ip 900 MHz CMOS Recever Front-end with a High Perf
omance Low-IF Topology」(IEEE JOURNAL OF SOLID-STA
TE CIRCUITS, VOL.28, NO.10 OCTOBER 1993 pp.994-100
0)のFig.6 に示されているものもある。ここに示されて
いる移相器は、抵抗素子と容量素子とを多数用い、位相
と振幅との互いの誤差を少なくしたものである。
ip 900 MHz CMOS Recever Front-end with a High Perf
omance Low-IF Topology」(IEEE JOURNAL OF SOLID-STA
TE CIRCUITS, VOL.28, NO.10 OCTOBER 1993 pp.994-100
0)のFig.6 に示されているものもある。ここに示されて
いる移相器は、抵抗素子と容量素子とを多数用い、位相
と振幅との互いの誤差を少なくしたものである。
【０００７】しかしながら、この場合、入力信号に対し
て90゜位相をずらした出力信号を得るときのみ有効であ
り、例えば45゜などに位相をずらした出力信号を得るこ
とはできない。
て90゜位相をずらした出力信号を得るときのみ有効であ
り、例えば45゜などに位相をずらした出力信号を得るこ
とはできない。
【０００８】この45゜の位相差を生成する移相器として
は、USP-4612518 に開示されているものがある。ここに
開示されている移相器は、 8分の 1波長の伝送線路であ
り、ハーモニックミキサを用いてベクトル変調回路を構
成する上で利用されている。この場合、伝送線路は、群
遅延が周波数に依存しないので、周波数に比例して移相
量を変化させることができるが、移相量を変化させるた
めには伝送線路の長さを変える必要があるため、携帯電
話機や無線機などに利用されるＲＦ信号の周波数帯、例
えばマイクロ波（ミリ波）やＧＨｚ帯などの高周波数で
は、伝送線路の長さがある程度長く必要になり、ＩＣチ
ップの面上には、物理的に作ることができないという欠
点がある。
は、USP-4612518 に開示されているものがある。ここに
開示されている移相器は、 8分の 1波長の伝送線路であ
り、ハーモニックミキサを用いてベクトル変調回路を構
成する上で利用されている。この場合、伝送線路は、群
遅延が周波数に依存しないので、周波数に比例して移相
量を変化させることができるが、移相量を変化させるた
めには伝送線路の長さを変える必要があるため、携帯電
話機や無線機などに利用されるＲＦ信号の周波数帯、例
えばマイクロ波（ミリ波）やＧＨｚ帯などの高周波数で
は、伝送線路の長さがある程度長く必要になり、ＩＣチ
ップの面上には、物理的に作ることができないという欠
点がある。
【０００９】
【発明が解決しようとする課題】上述したように、ＩＣ
チップ、つまり集積回路上に抵抗素子または容量素子を
組み合わせて複数のフィルタを形成し移相器として利用
する上で、個々の素子の相対誤差として例えば 3％以下
などとして実現することは困難ではないが、複数のフィ
ルタを組み合わせた絶対精度を例えば10％以下などに高
精度化することは至って困難であるという問題があっ
た。
チップ、つまり集積回路上に抵抗素子または容量素子を
組み合わせて複数のフィルタを形成し移相器として利用
する上で、個々の素子の相対誤差として例えば 3％以下
などとして実現することは困難ではないが、複数のフィ
ルタを組み合わせた絶対精度を例えば10％以下などに高
精度化することは至って困難であるという問題があっ
た。
【００１０】また、移相器は、入力信号に対して位相差
をもった信号を複数出力するものなので、異なる周波数
特性を有する複数のフィルタ回路を集積回路上に構成す
る必要がある。例えばYamamotoらが提案した移相器のよ
うに、第１のフィルタ回路として高域通過特性を有する
微分回路を用い、第２のフィルタ回路として低域通過特
性を有する積分回路を用いるようにすれば、絶対精度10
％以下の実現も可能であるが、この場合、微分回路と積
分回路では各フィルタ回路毎に各素子の接続構造を変え
る必要があることから、例えば位相差の設定を変えるな
ど、汎用性を持たせることが至って困難であるという問
題があった。
をもった信号を複数出力するものなので、異なる周波数
特性を有する複数のフィルタ回路を集積回路上に構成す
る必要がある。例えばYamamotoらが提案した移相器のよ
うに、第１のフィルタ回路として高域通過特性を有する
微分回路を用い、第２のフィルタ回路として低域通過特
性を有する積分回路を用いるようにすれば、絶対精度10
％以下の実現も可能であるが、この場合、微分回路と積
分回路では各フィルタ回路毎に各素子の接続構造を変え
る必要があることから、例えば位相差の設定を変えるな
ど、汎用性を持たせることが至って困難であるという問
題があった。
【００１１】本発明はこのような課題を解決するために
なされたもので、汎用性があり、かつ高性能な移相器を
集積回路上に実現することを目的としている。
なされたもので、汎用性があり、かつ高性能な移相器を
集積回路上に実現することを目的としている。
【００１２】
【課題を解決するための手段】上記した目的を達成する
ために、請求項１記載の発明の移相器は、複数の素子を
組み合わせて接続した回路構造をなし、入力信号に対し
て異なる位相でかつ前記入力信号の全周波数帯域を通過
させた第１の信号を出力する第１のフィルタ回路と、前
記第１のフィルタ回路の回路構造と各素子の接続構造が
等しくかついずれかの素子の値が異なり、前記入力信号
とは異なる位相でかつ前記入力信号の全周波数帯域を通
過させた第２の出力信号を出力する第２のフィルタ回路
と 、 前記第１の出力信号または前記第２の出力信号のい
ずれか一方を選択して出力する信号選択手段とを具備す
る単位位相器を縦続接続した位相器であって、前記第１
および第２のフィルタ回路は、抵抗素子と容量素子とか
ら構成されるブリッジ回路と、このブリッジ回路の出力
を緩衝増幅する緩衝増幅回路とからなることを特徴とし
ている。
ために、請求項１記載の発明の移相器は、複数の素子を
組み合わせて接続した回路構造をなし、入力信号に対し
て異なる位相でかつ前記入力信号の全周波数帯域を通過
させた第１の信号を出力する第１のフィルタ回路と、前
記第１のフィルタ回路の回路構造と各素子の接続構造が
等しくかついずれかの素子の値が異なり、前記入力信号
とは異なる位相でかつ前記入力信号の全周波数帯域を通
過させた第２の出力信号を出力する第２のフィルタ回路
と 、 前記第１の出力信号または前記第２の出力信号のい
ずれか一方を選択して出力する信号選択手段とを具備す
る単位位相器を縦続接続した位相器であって、前記第１
および第２のフィルタ回路は、抵抗素子と容量素子とか
ら構成されるブリッジ回路と、このブリッジ回路の出力
を緩衝増幅する緩衝増幅回路とからなることを特徴とし
ている。
【００１３】また請求項２記載の発明の移相器は、複数
の素子を組み合わせて接続した回路構造をなし、入力信
号に対して異なる位相でかつ前記入力信号の中の所定周
波数帯域の通過を阻止した第１の信号を出力する第１の
フィルタ回路と、前記第１のフィルタ回路の回路構造と
各素子の接続構造が等しくかついずれかの素子の値が異
なり、前記入力信号とは異なる位相でかつ前記入力信号
の中の所定周波数帯域の通過を阻止した第２の出力信号
を出力する第２のフィルタ回路とを具備し、前記第１お
よび第２のフィルタ回路は、抵抗素子と容量素子とから
構成され複数縦続接続されたブリッジ回路と、このブリ
ッジ回路の出力を緩衝増幅する緩衝増幅回路とからなる
ことを特徴としている。
の素子を組み合わせて接続した回路構造をなし、入力信
号に対して異なる位相でかつ前記入力信号の中の所定周
波数帯域の通過を阻止した第１の信号を出力する第１の
フィルタ回路と、前記第１のフィルタ回路の回路構造と
各素子の接続構造が等しくかついずれかの素子の値が異
なり、前記入力信号とは異なる位相でかつ前記入力信号
の中の所定周波数帯域の通過を阻止した第２の出力信号
を出力する第２のフィルタ回路とを具備し、前記第１お
よび第２のフィルタ回路は、抵抗素子と容量素子とから
構成され複数縦続接続されたブリッジ回路と、このブリ
ッジ回路の出力を緩衝増幅する緩衝増幅回路とからなる
ことを特徴としている。
【００１４】
【００１５】
【００１６】
【００１７】請求項３記載の発明の受信装置は、請求項
１または請求項２に記載の移相器を高周波信号処理段に
集積回路として組み込んだことを特徴としている。
１または請求項２に記載の移相器を高周波信号処理段に
集積回路として組み込んだことを特徴としている。
【００１８】すなわち、本発明の移相器は、フィルタ回
路を構成する複数の素子の接続構造が等しく、いずれか
の素子の素子値が異なる第１のフィルタ回路と第２のフ
ィルタ回路とを集積回路上に形成して構成したものであ
る。
路を構成する複数の素子の接続構造が等しく、いずれか
の素子の素子値が異なる第１のフィルタ回路と第２のフ
ィルタ回路とを集積回路上に形成して構成したものであ
る。
【００１９】一般に、集積回路上では、例えば設計値 1
ｋΩの抵抗が誤差のために実際には1.1ｋΩになった場
合、設計値 2ｋΩの抵抗はほぼ 2.2ｋΩになっている。
ｋΩの抵抗が誤差のために実際には1.1ｋΩになった場
合、設計値 2ｋΩの抵抗はほぼ 2.2ｋΩになっている。
【００２０】このため、入力信号の周波数が10ΜＨｚの
ときに入力信号と出力信号との移相差が45゜に設計され
た第１のフィルタ回路は、実際には出力周波数が11ＭＨ
ｚで入出力信号の移相差が45°になる。また、入力信号
の周波数が20ΜＨｚのときに入力信号と出力信号との移
相差が45°に設計された第２のフィルタ回路は、実際に
は出力周波数が22ΜＨｚで入出力信号の移相差が45゜に
なる。
ときに入力信号と出力信号との移相差が45゜に設計され
た第１のフィルタ回路は、実際には出力周波数が11ＭＨ
ｚで入出力信号の移相差が45°になる。また、入力信号
の周波数が20ΜＨｚのときに入力信号と出力信号との移
相差が45°に設計された第２のフィルタ回路は、実際に
は出力周波数が22ΜＨｚで入出力信号の移相差が45゜に
なる。
【００２１】本発明のように、素子の接続構造を等し
く、かつ素子の素子値のみを変えた第１および第２のフ
ィルタ回路を集積回路上に形成したことにより、周波数
特性および位相シフト特性の誤差が同じ割合で変化する
移相器を構成することができる。 このため、２つのフ
ィルタ回路の特性は、集積回路上の素子値がずれたこと
によって、対数表示の周波数軸上を同じ向きに同じ距離
だけ移動または変形する。また、入力信号周波数付近で
は、互いのフィルタ回路が通過域となるように周波数特
性を選ぶことで振幅がほぼ等しい２つの信号を得ること
ができる。
く、かつ素子の素子値のみを変えた第１および第２のフ
ィルタ回路を集積回路上に形成したことにより、周波数
特性および位相シフト特性の誤差が同じ割合で変化する
移相器を構成することができる。 このため、２つのフ
ィルタ回路の特性は、集積回路上の素子値がずれたこと
によって、対数表示の周波数軸上を同じ向きに同じ距離
だけ移動または変形する。また、入力信号周波数付近で
は、互いのフィルタ回路が通過域となるように周波数特
性を選ぶことで振幅がほぼ等しい２つの信号を得ること
ができる。
【００２２】一方、ＲＣブリッジ回路は、90゜位相回路
として知られてきたが、全域通過フィルタとみなすこと
もできる。素子値の異なるＲＣブリッジ回路を組み合わ
せる事で集積回路上で素子感度が小さい移相器を構成で
きる。
として知られてきたが、全域通過フィルタとみなすこと
もできる。素子値の異なるＲＣブリッジ回路を組み合わ
せる事で集積回路上で素子感度が小さい移相器を構成で
きる。
【００２３】さらに上記ＲＣブリッジ回路を複数従属接
続すると素子値の変動による位相差の変動をより小さく
することができる。
続すると素子値の変動による位相差の変動をより小さく
することができる。
【００２４】この結果、汎用性がありかつ絶対精度の高
い高性能な移相器を集積回路上に実現することができ
る。
い高性能な移相器を集積回路上に実現することができ
る。
【００２５】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して詳細に説明する。
を参照して詳細に説明する。
【００２６】図１は本発明に係る第１の実施形態の移相
器を用いた無線受信機（受信装置）の構成を示す図、図
２は図１の無線受信機の信号分配移相器を示す図、図３
は図２の移相器の内部構成を示す回路図である。
器を用いた無線受信機（受信装置）の構成を示す図、図
２は図１の無線受信機の信号分配移相器を示す図、図３
は図２の移相器の内部構成を示す回路図である。
【００２７】図１において、この無線受信機は、無線周
波数信号（ＲＦ信号）などの高周波信号を受信するアン
テナ１と、受信された高周波信号を低雑音で増幅する低
雑音増幅器２（以下Low Noise Amplifier ：ＬＮＡ２と
称する）と、このＬＮＡ２の増幅出力を帯域瀘波するバ
ンドパスフィルタ３（以下ＢＰＦ３と称す）と、帯域瀘
波された信号出力を分配する信号分配器４と、ＲＦ信号
に対応する周波数の局部発振信号を生成する局部発振器
５と、ＲＦ信号とほぼ同じ周波数にされた局部発振信号
を入力信号とし、この入力信号に対して位相の異なる第
１の出力信号Ｓ１と第２の出力信号Ｓ２とを生成する信
号分配移相器７と、この信号分配移相器７から出力され
た第１の出力信号Ｓ１と信号分配器４により分配された
ＲＦ信号とを乗算する乗算器８と、この乗算器８の出力
の低域成分を通過させて乗算器８の出力を瀘波するロー
パスフィルタ９（以下ＬＰＦ９と称す）と、このＬＰＦ
９のアナログ出力をディジタル信号に変換するＡ／Ｄ変
換器１０と、信号分配移相器７から出力された第２の出
力信号Ｓ２と信号分配器４により分配されたＲＦ信号と
を乗算する乗算器１１と、この乗算器１１の出力の低域
成分を通過させて乗算器１１の出力を瀘波するＬＰＦ１
２と、このＬＰＦ１２のアナログ出力をディジタル信号
に変換するＡ／Ｄ変換器１３と、Ａ／Ｄ変換器１０、１
３よりそれぞれ出力されるディジタル信号を処理するデ
ィジタル信号処理部１４と、処理されたディジタル信号
を後段に出力する端子１５とを備えている。
波数信号（ＲＦ信号）などの高周波信号を受信するアン
テナ１と、受信された高周波信号を低雑音で増幅する低
雑音増幅器２（以下Low Noise Amplifier ：ＬＮＡ２と
称する）と、このＬＮＡ２の増幅出力を帯域瀘波するバ
ンドパスフィルタ３（以下ＢＰＦ３と称す）と、帯域瀘
波された信号出力を分配する信号分配器４と、ＲＦ信号
に対応する周波数の局部発振信号を生成する局部発振器
５と、ＲＦ信号とほぼ同じ周波数にされた局部発振信号
を入力信号とし、この入力信号に対して位相の異なる第
１の出力信号Ｓ１と第２の出力信号Ｓ２とを生成する信
号分配移相器７と、この信号分配移相器７から出力され
た第１の出力信号Ｓ１と信号分配器４により分配された
ＲＦ信号とを乗算する乗算器８と、この乗算器８の出力
の低域成分を通過させて乗算器８の出力を瀘波するロー
パスフィルタ９（以下ＬＰＦ９と称す）と、このＬＰＦ
９のアナログ出力をディジタル信号に変換するＡ／Ｄ変
換器１０と、信号分配移相器７から出力された第２の出
力信号Ｓ２と信号分配器４により分配されたＲＦ信号と
を乗算する乗算器１１と、この乗算器１１の出力の低域
成分を通過させて乗算器１１の出力を瀘波するＬＰＦ１
２と、このＬＰＦ１２のアナログ出力をディジタル信号
に変換するＡ／Ｄ変換器１３と、Ａ／Ｄ変換器１０、１
３よりそれぞれ出力されるディジタル信号を処理するデ
ィジタル信号処理部１４と、処理されたディジタル信号
を後段に出力する端子１５とを備えている。
【００２８】図２に示すように、信号分配移相器７は、
複数の素子（抵抗素子Ｒ１、Ｒ２、容量素子（コンデン
サ）Ｃ、演算増幅器（ＡＭＰ）Ａ１など）を図のように
組み合わせ接続して構成され、入力信号の位相をシフト
する第１の帯域通過フィルタ回路２１と、この第１の帯
域通過フィルタ回路２１と同様の素子接続構造をとり、
入力信号の位相をシフトする第２の帯域通過フィルタ回
路２２とからなる。これらの帯域通過フィルタ回路２
１、２２は、高周波信号処理段（ＲＦ段）の一部として
ＩＣチップ上に形成されている。
複数の素子（抵抗素子Ｒ１、Ｒ２、容量素子（コンデン
サ）Ｃ、演算増幅器（ＡＭＰ）Ａ１など）を図のように
組み合わせ接続して構成され、入力信号の位相をシフト
する第１の帯域通過フィルタ回路２１と、この第１の帯
域通過フィルタ回路２１と同様の素子接続構造をとり、
入力信号の位相をシフトする第２の帯域通過フィルタ回
路２２とからなる。これらの帯域通過フィルタ回路２
１、２２は、高周波信号処理段（ＲＦ段）の一部として
ＩＣチップ上に形成されている。
【００２９】ここで、各帯域通過フィルタ回路２１、２
２における素子間の接続構造自体は等しく、一部の素子
の値、この場合、コンデンサＣの定数が異なるものであ
る。各帯域通過フィルタ回路２１、２２は、入力信号の
周波数に対して所定の帯域通過特性と位相シフト特性と
を有している。なおコンデンサＣではなく抵抗素子Ｒ
１、Ｒ２の値を変えても良い。
２における素子間の接続構造自体は等しく、一部の素子
の値、この場合、コンデンサＣの定数が異なるものであ
る。各帯域通過フィルタ回路２１、２２は、入力信号の
周波数に対して所定の帯域通過特性と位相シフト特性と
を有している。なおコンデンサＣではなく抵抗素子Ｒ
１、Ｒ２の値を変えても良い。
【００３０】次に、この受信装置の動作を説明する。
【００３１】この受信装置の場合、アンテナ１によりＲ
Ｆ信号が受信されると、受信されたＲＦ信号は、ＬＮＡ
２により低雑音で増幅された後、ＢＰＦ３を通じて信号
分配器４に入力され、ＲＦ信号は、直交復調を行うため
に二つに分配される。
Ｆ信号が受信されると、受信されたＲＦ信号は、ＬＮＡ
２により低雑音で増幅された後、ＢＰＦ３を通じて信号
分配器４に入力され、ＲＦ信号は、直交復調を行うため
に二つに分配される。
【００３２】一方、局部発振器５からは、局部発振信号
（Lo信号）が発生されて可変減衰器により減衰されて上
記ＲＦ信号とほぼ同じ周波数の信号が信号分配移相器７
に入力信号として入力される。この信号分配移相器７で
は、以下のように入力信号に対して位相シフトした第１
および第２の出力信号Ｓ１、Ｓ２が生成される。
（Lo信号）が発生されて可変減衰器により減衰されて上
記ＲＦ信号とほぼ同じ周波数の信号が信号分配移相器７
に入力信号として入力される。この信号分配移相器７で
は、以下のように入力信号に対して位相シフトした第１
および第２の出力信号Ｓ１、Ｓ２が生成される。
【００３３】信号分配移相器７では、入力信号を分岐さ
せて第１の帯域通過フィルタ回路２１および第２の帯域
通過フィルタ回路２２にそれぞれ入力される。第１およ
び第２の帯域通過フィルタ回路２１、２２では、入力信
号に対して回路素子の定数に応じて位相をシフトさせ、
第１の出力信号Ｓ１および第２の出力信号Ｓ２を出力す
る。
せて第１の帯域通過フィルタ回路２１および第２の帯域
通過フィルタ回路２２にそれぞれ入力される。第１およ
び第２の帯域通過フィルタ回路２１、２２では、入力信
号に対して回路素子の定数に応じて位相をシフトさせ、
第１の出力信号Ｓ１および第２の出力信号Ｓ２を出力す
る。
【００３４】ここで、例えば10ΜＨｚの入力信号を例え
ば45゜の位相差を持った２つの信号に分割して出力する
場合は、第１の帯域通過フィルタ回路２１を、Ｒ１＝ 5
ｋΩ、Ｒ２＝10ｋΩ、Ｃ＝1.74ｐＦとし、第２の帯域通
過フィルタ回路２２を、Ｒ１＝ 5ｋΩ、Ｒ２＝10ｋΩ、
Ｃ＝3.10ｐＦとする。
ば45゜の位相差を持った２つの信号に分割して出力する
場合は、第１の帯域通過フィルタ回路２１を、Ｒ１＝ 5
ｋΩ、Ｒ２＝10ｋΩ、Ｃ＝1.74ｐＦとし、第２の帯域通
過フィルタ回路２２を、Ｒ１＝ 5ｋΩ、Ｒ２＝10ｋΩ、
Ｃ＝3.10ｐＦとする。
【００３５】このときの第１および第２の帯域通過フィ
ルタ回路２１、２２の周波数−振幅特性を図３に示す。
この図３の周波数−振幅特性をみると、中心周波数（10
ΜＨｚ）の位置でグラフが交差しており、この周波数に
おいて出力振幅が等しいことを示している。
ルタ回路２１、２２の周波数−振幅特性を図３に示す。
この図３の周波数−振幅特性をみると、中心周波数（10
ΜＨｚ）の位置でグラフが交差しており、この周波数に
おいて出力振幅が等しいことを示している。
【００３６】図４は位相特性である。この図４の位相特
性をみると、10ΜＨｚ近辺において、第１および第２の
フィルタ回路２１、２２の位相特性の傾きが概略等しい
ことが判る。このときの位相差の周波数特性の傾きは 0
になる。
性をみると、10ΜＨｚ近辺において、第１および第２の
フィルタ回路２１、２２の位相特性の傾きが概略等しい
ことが判る。このときの位相差の周波数特性の傾きは 0
になる。
【００３７】図５は、位相差の周波数特性を示す図であ
る。
る。
【００３８】この周波数特性図の中で、nominal と表示
したものが、設計中心値における周波数特性であり、第
１の帯域通過フィルタ回路２１と第２の帯域通過フィル
タ回路２２の抵抗値をそれぞれ10％ずつ大きくした場合
の特性と10％ずつ小さくした場合の特性とを示してい
る。この図５から、抵抗値が10％程度増減しても位相差
は、44〜45゜の範囲に維持されることが判る。
したものが、設計中心値における周波数特性であり、第
１の帯域通過フィルタ回路２１と第２の帯域通過フィル
タ回路２２の抵抗値をそれぞれ10％ずつ大きくした場合
の特性と10％ずつ小さくした場合の特性とを示してい
る。この図５から、抵抗値が10％程度増減しても位相差
は、44〜45゜の範囲に維持されることが判る。
【００３９】このようして信号分配移相器７で生成され
た第１および第２の出力信号Ｓ１、Ｓ２は、信号分配器
４により分配されたＲＦ信号と乗算器８、１１でそれぞ
れ乗算された後、ＬＰＦ９、１２により瀘波されて低域
成分のみが通過しそれぞれの信号（アナログ出力）がＡ
／Ｄ変換器１０、１３によりディジタル信号に変換さ
れ、それぞれから出力されたディジタル信号がディジタ
ル信号処理部１４で処理される。そして、処理後のディ
ジタル信号は端子１５から後段に出力される。
た第１および第２の出力信号Ｓ１、Ｓ２は、信号分配器
４により分配されたＲＦ信号と乗算器８、１１でそれぞ
れ乗算された後、ＬＰＦ９、１２により瀘波されて低域
成分のみが通過しそれぞれの信号（アナログ出力）がＡ
／Ｄ変換器１０、１３によりディジタル信号に変換さ
れ、それぞれから出力されたディジタル信号がディジタ
ル信号処理部１４で処理される。そして、処理後のディ
ジタル信号は端子１５から後段に出力される。
【００４０】ここで、図６を参照して上記信号分配移相
器７の変形例について説明する。
器７の変形例について説明する。
【００４１】この場合、信号分配移相器７は、第１の帯
域通過フィルタ回路２１を二つ直列に接続し、第２の帯
域通過フィルタ回路２２を二つ直列に接続して構成す
る。
域通過フィルタ回路２１を二つ直列に接続し、第２の帯
域通過フィルタ回路２２を二つ直列に接続して構成す
る。
【００４２】この信号分配移相器７の各回路素子の値
を、図２の場合と同じにすると、信号分配移相器７から
出力される第１および第２の出力信号は、入力信号に対
して位相を90゜シフトさせたものになる。
を、図２の場合と同じにすると、信号分配移相器７から
出力される第１および第２の出力信号は、入力信号に対
して位相を90゜シフトさせたものになる。
【００４３】また、二つの第１の帯域通過フィルタ回路
２１の各素子の定数を、Ｒ１＝ 5ｋΩ、Ｒ２＝10ｋΩ、
Ｃ＝1.94ｐＦとし、二つの第２の帯域通過フィルタ回路
２２の各素子の定数を、Ｒ１＝ 5ｋΩ、Ｒ２＝10ｋΩ、
Ｃ＝2.57ｐＦとすると、信号分配移相器７全体としての
第１および第２の出力信号は、入力信号に対して位相を
45゜シフトさせたものになる。
２１の各素子の定数を、Ｒ１＝ 5ｋΩ、Ｒ２＝10ｋΩ、
Ｃ＝1.94ｐＦとし、二つの第２の帯域通過フィルタ回路
２２の各素子の定数を、Ｒ１＝ 5ｋΩ、Ｒ２＝10ｋΩ、
Ｃ＝2.57ｐＦとすると、信号分配移相器７全体としての
第１および第２の出力信号は、入力信号に対して位相を
45゜シフトさせたものになる。
【００４４】この位相差45゜の場合の位相差の周波数特
性を図７に示す。この図７の周波数特性は、図５の周波
数特性と同様に45゜付近で平坦な特性となっている。
性を図７に示す。この図７の周波数特性は、図５の周波
数特性と同様に45゜付近で平坦な特性となっている。
【００４５】図８は、この信号分配移相器７の出力振幅
の周波数特性である。この図８の周波数特性と図３の周
波数特性（図２の構成例）とを比較すると、図３の周波
数特性の方が、両フィルタ回路２１、２２の通過帯域中
心周波数が近くなっていることが判る。このため10ΜＨ
ｚ近辺での振幅変動が少なく、信号分配移相器７をさら
に高精度化できる。
の周波数特性である。この図８の周波数特性と図３の周
波数特性（図２の構成例）とを比較すると、図３の周波
数特性の方が、両フィルタ回路２１、２２の通過帯域中
心周波数が近くなっていることが判る。このため10ΜＨ
ｚ近辺での振幅変動が少なく、信号分配移相器７をさら
に高精度化できる。
【００４６】このようにこの第１の実施形態の受信装置
によれば、ＩＣチップ上に、素子構成（各素子の接続構
造）が等しくかつ素子値の異なる第１および第２の帯域
通過フィルタ回路２１、２２とからなる信号分配移相器
７を形成したことにより回路素子の形成誤差の影響が少
なくなり、例えば抵抗値が10％程度増減しても位相差
は、44〜45゜の範囲に維持されるので、信号分配移相器
７から出力する２つの出力信号の周波数特性を向上する
ことができる。そしてこのように周波数特性のよい信号
分配移相器７をＩＣチップ上に実装することにより、無
線通信機器の小型化および軽量化に寄与することができ
る。
によれば、ＩＣチップ上に、素子構成（各素子の接続構
造）が等しくかつ素子値の異なる第１および第２の帯域
通過フィルタ回路２１、２２とからなる信号分配移相器
７を形成したことにより回路素子の形成誤差の影響が少
なくなり、例えば抵抗値が10％程度増減しても位相差
は、44〜45゜の範囲に維持されるので、信号分配移相器
７から出力する２つの出力信号の周波数特性を向上する
ことができる。そしてこのように周波数特性のよい信号
分配移相器７をＩＣチップ上に実装することにより、無
線通信機器の小型化および軽量化に寄与することができ
る。
【００４７】また、高調波ミキサを用いる無線機のよう
に入力信号に対して位相差が90゜以外の例えば45゜、60
゜などといった信号を生成する必要がある受信装置にも
適用でき、さまざまな位相差を得るケースに対応可能で
あり、ＩＣチップ上に実装した移相器として汎用性を高
めることができる。
に入力信号に対して位相差が90゜以外の例えば45゜、60
゜などといった信号を生成する必要がある受信装置にも
適用でき、さまざまな位相差を得るケースに対応可能で
あり、ＩＣチップ上に実装した移相器として汎用性を高
めることができる。
【００４８】さらに、図６のように第１および第２の帯
域通過フィルタ回路２１、２２を多段接続したことによ
り、10ΜＨｚ近辺での振幅変動が少なくなり、信号分配
移相器７をさらに高精度化することができる。
域通過フィルタ回路２１、２２を多段接続したことによ
り、10ΜＨｚ近辺での振幅変動が少なくなり、信号分配
移相器７をさらに高精度化することができる。
【００４９】次に、図９〜図１１を参照して本発明の第
２の実施形態に係る信号分配移相器について説明する。
図９は本発明の第２の実施形態に係る信号分配移相器の
構成を示す図、図１０および図１１はこの第２の実施形
態の信号分配移相器の周波数特性図である。
２の実施形態に係る信号分配移相器について説明する。
図９は本発明の第２の実施形態に係る信号分配移相器の
構成を示す図、図１０および図１１はこの第２の実施形
態の信号分配移相器の周波数特性図である。
【００５０】この信号分配移相器は、図９に示すよう
に、第１の全域通過フィルタ回路４１と第２の全域通過
フィルタ回路４２とからなる。第１の全域通過フィルタ
回路４１は、入力信号の周波数に応じて信号経路が変わ
るＲＣブリッジ回路４３と、このＲＣブリッジ回路４３
から出力される信号を緩衝増幅する緩衝増幅回路（BUFF
ER AMP）Ａ２とから構成されている。また第２の全域通
過フィルタ回路４２は、ＲＣブリッジ回路４３と素子構
成が等しくかつ素子値が異なるＲＣブリッジ回路４４と
このＲＣブリッジ回路４４から出力される信号を緩衝増
幅する緩衝増幅回路（BUFFER AMP）Ａ２とから構成され
ている。
に、第１の全域通過フィルタ回路４１と第２の全域通過
フィルタ回路４２とからなる。第１の全域通過フィルタ
回路４１は、入力信号の周波数に応じて信号経路が変わ
るＲＣブリッジ回路４３と、このＲＣブリッジ回路４３
から出力される信号を緩衝増幅する緩衝増幅回路（BUFF
ER AMP）Ａ２とから構成されている。また第２の全域通
過フィルタ回路４２は、ＲＣブリッジ回路４３と素子構
成が等しくかつ素子値が異なるＲＣブリッジ回路４４と
このＲＣブリッジ回路４４から出力される信号を緩衝増
幅する緩衝増幅回路（BUFFER AMP）Ａ２とから構成され
ている。
【００５１】この信号分配移相器の場合、第１および第
２の全域通過フィルタ回路４１、４２は、入力信号の周
波数全域を通過させる全域通過特性を有するものなの
で、出力振幅は周波数に依存しない。したがって、２つ
の全域通過フィルタ回路４１、４２の出力振幅はほぼ等
しくなる。但し、各ＲＣブリッジ回路４３、４４から大
きな信号電流を取り出す場合は、振幅や移相の誤差が大
きくなるので、これを考慮して緩衝増幅回路（BUFFER A
MP）Ａ２を用いている。
２の全域通過フィルタ回路４１、４２は、入力信号の周
波数全域を通過させる全域通過特性を有するものなの
で、出力振幅は周波数に依存しない。したがって、２つ
の全域通過フィルタ回路４１、４２の出力振幅はほぼ等
しくなる。但し、各ＲＣブリッジ回路４３、４４から大
きな信号電流を取り出す場合は、振幅や移相の誤差が大
きくなるので、これを考慮して緩衝増幅回路（BUFFER A
MP）Ａ２を用いている。
【００５２】上述した第１の実施形態の信号分配移相器
（図２に示した帯域通過フィルタ回路２１、２２）で
は、演算増幅回路Ａ１などが必要であり、このような場
合は、高周波での利用は困難であるが、この第２の実施
形態では、緩衝増幅回路（BUFFER AMP）Ａ２を用いてお
り、この緩衝増幅回路（BUFFER AMP）は、高周波でも利
用できるので、この第２の実施形態の信号分配移相器
は、高周波での利用に適するものと言える。
（図２に示した帯域通過フィルタ回路２１、２２）で
は、演算増幅回路Ａ１などが必要であり、このような場
合は、高周波での利用は困難であるが、この第２の実施
形態では、緩衝増幅回路（BUFFER AMP）Ａ２を用いてお
り、この緩衝増幅回路（BUFFER AMP）は、高周波でも利
用できるので、この第２の実施形態の信号分配移相器
は、高周波での利用に適するものと言える。
【００５３】図１０は 1ＧＨｚ付近で45゜の位相差にな
るように設計した信号分配移相器において、設計上で容
量値を10％増やした場合と設計上で容量値を10％減らし
た場合の位相差の周波数特性である。この図１０の周波
数特性から、この信号分配移相器の 1ＧＨｚにおける位
相差は、45°± 1゜以内であることが判る。
るように設計した信号分配移相器において、設計上で容
量値を10％増やした場合と設計上で容量値を10％減らし
た場合の位相差の周波数特性である。この図１０の周波
数特性から、この信号分配移相器の 1ＧＨｚにおける位
相差は、45°± 1゜以内であることが判る。
【００５４】またこの信号分配移相器において入力信号
に対する出力信号の位相差を60゜とした場合と90゜とし
た場合の周波数特性を図１１に示す。この図１１の周波
数特性図からは、それぞれの位相差について良好な結果
が得られることが判る。なおこの場合の第１および第２
の全域通過フィルタ回路４１、４２の各素子値、つまり
定数を表１に示す。
に対する出力信号の位相差を60゜とした場合と90゜とし
た場合の周波数特性を図１１に示す。この図１１の周波
数特性図からは、それぞれの位相差について良好な結果
が得られることが判る。なおこの場合の第１および第２
の全域通過フィルタ回路４１、４２の各素子値、つまり
定数を表１に示す。
【００５５】
【表１】 なお各素子の定数は設計値である。
【００５６】このようにこの第２の実施形態の信号分配
移相器によれば、ＲＣブリッジ回路４３と緩衝増幅回路
（BUFFER AMP）Ａ２とからなる第１の全域通過フィルタ
回路４１と、ＲＣブリッジ回路４３と素子構成が等しく
かつ素子値が異なるＲＣブリッジ回路４４と緩衝増幅回
路（BUFFER AMP）Ａ２とからなる第２の全域通過フィル
タ回路４２とをＩＣチップ上に形成したことにより、 1
ＧＨｚにおける位相差が45°± 1゜以内である高性能な
信号分配移相器を実現することができる。また演算増幅
回路Ａ１ではなく緩衝増幅回路（BUFFER AMP）Ａ２を用
いているので、高周波での利用に適した信号分配移相器
を実現することができる。
移相器によれば、ＲＣブリッジ回路４３と緩衝増幅回路
（BUFFER AMP）Ａ２とからなる第１の全域通過フィルタ
回路４１と、ＲＣブリッジ回路４３と素子構成が等しく
かつ素子値が異なるＲＣブリッジ回路４４と緩衝増幅回
路（BUFFER AMP）Ａ２とからなる第２の全域通過フィル
タ回路４２とをＩＣチップ上に形成したことにより、 1
ＧＨｚにおける位相差が45°± 1゜以内である高性能な
信号分配移相器を実現することができる。また演算増幅
回路Ａ１ではなく緩衝増幅回路（BUFFER AMP）Ａ２を用
いているので、高周波での利用に適した信号分配移相器
を実現することができる。
【００５７】次に、図１２〜図１４を参照して本発明の
第３の実施形態に係る信号分配移相器について説明す
る。図１２は本発明の第３の実施形態に係る信号分配移
相器の構成を示す図、図１３および図１４はこの第３の
実施形態の信号分配移相器の周波数特性図である。
第３の実施形態に係る信号分配移相器について説明す
る。図１２は本発明の第３の実施形態に係る信号分配移
相器の構成を示す図、図１３および図１４はこの第３の
実施形態の信号分配移相器の周波数特性図である。
【００５８】図１２に示すように、この第３の実施形態
の信号分配移相器は、第１の全域通過フィルタ回路５１
と第２の全域通過フィルタ回路５２とからなる。これら
第１および第２の全域通過フィルタ回路５１、５２は、
それぞれ上記第２の実施形態で例示したＲＣブリッジ回
路４３、４４を２つ従属接続（直列接続）し、後側のＲ
Ｃブリッジ回路４３、４４に緩衝増幅回路（BUFFER AM
P）Ａ２を接続して構成したものである。
の信号分配移相器は、第１の全域通過フィルタ回路５１
と第２の全域通過フィルタ回路５２とからなる。これら
第１および第２の全域通過フィルタ回路５１、５２は、
それぞれ上記第２の実施形態で例示したＲＣブリッジ回
路４３、４４を２つ従属接続（直列接続）し、後側のＲ
Ｃブリッジ回路４３、４４に緩衝増幅回路（BUFFER AM
P）Ａ２を接続して構成したものである。
【００５９】これら第１および第２の全域通過フィルタ
回路５１、５２によって構成された信号分配移相器で
は、位相差の周波数特性は、図１３に示すようになる。
回路５１、５２によって構成された信号分配移相器で
は、位相差の周波数特性は、図１３に示すようになる。
【００６０】この図１３の位相差の周波数特性と、ＲＣ
ブリッジ回路４３、４４が一段の場合（図１０の周波数
特性図）とを比較すると、周波数特性がよりなだらかに
変化していることが判る。このことは、各ＲＣブリッジ
回路４３、４４を複数段従属接続することにより、さら
に素子値の誤差の影響が受け難くなることを示してい
る。但し、振幅特性については、図１４に示すように、
ＲＣブリッジ回路が一段の場合と比較すると、変化が少
ない帯域阻止特性となるが、中心周波数における振幅は
等しい。
ブリッジ回路４３、４４が一段の場合（図１０の周波数
特性図）とを比較すると、周波数特性がよりなだらかに
変化していることが判る。このことは、各ＲＣブリッジ
回路４３、４４を複数段従属接続することにより、さら
に素子値の誤差の影響が受け難くなることを示してい
る。但し、振幅特性については、図１４に示すように、
ＲＣブリッジ回路が一段の場合と比較すると、変化が少
ない帯域阻止特性となるが、中心周波数における振幅は
等しい。
【００６１】このようにこの第３の実施形態の信号分配
移相器によれば、ＲＣブリッジ回路４３、４４を２段従
属接続した構成の第１および第２の全域通過フィルタ回
路５１、５２をＩＣチップ上に形成したことにより、上
記第２実施形態よりも回路素子の形成誤差の影響をさら
に受け難くでき、信号分配移相器から出力する２つの出
力信号の位相差の周波数特性をさらに向上することがで
きる。
移相器によれば、ＲＣブリッジ回路４３、４４を２段従
属接続した構成の第１および第２の全域通過フィルタ回
路５１、５２をＩＣチップ上に形成したことにより、上
記第２実施形態よりも回路素子の形成誤差の影響をさら
に受け難くでき、信号分配移相器から出力する２つの出
力信号の位相差の周波数特性をさらに向上することがで
きる。
【００６２】次に、図１５を参照して本発明の第４の実
施形態に係る信号分配移相器について説明する。図１５
は第１および第２の信号分配移相器を直列接続すること
で異なる 2ビットの位相出力を得ることを実現した信号
分配移相器の構成図である。図１５に示すように、この
信号分配移相器は、第１の出力信号Ｓ１と第２の出力信
号Ｓ２とを生成する第１の移相器６１と、第３の出力信
号Ｓ３と第４の出力信号Ｓ４とを生成する第２の移相器
６２と、選択制御信号ＳＥＬ１の入力に応じて第１また
は第２の出力信号Ｓ１、Ｓ２のいずれか一方を選択する
信号選択手段６３と、選択制御信号ＳＥＬ２の入力に応
じて第３または第４の出力信号Ｓ３、Ｓ４のいずれか一
方を選択する信号選択手段６４とから構成されている。
なお信号選択手段６３、６４は、半導体スイッチなどで
ある。
施形態に係る信号分配移相器について説明する。図１５
は第１および第２の信号分配移相器を直列接続すること
で異なる 2ビットの位相出力を得ることを実現した信号
分配移相器の構成図である。図１５に示すように、この
信号分配移相器は、第１の出力信号Ｓ１と第２の出力信
号Ｓ２とを生成する第１の移相器６１と、第３の出力信
号Ｓ３と第４の出力信号Ｓ４とを生成する第２の移相器
６２と、選択制御信号ＳＥＬ１の入力に応じて第１また
は第２の出力信号Ｓ１、Ｓ２のいずれか一方を選択する
信号選択手段６３と、選択制御信号ＳＥＬ２の入力に応
じて第３または第４の出力信号Ｓ３、Ｓ４のいずれか一
方を選択する信号選択手段６４とから構成されている。
なお信号選択手段６３、６４は、半導体スイッチなどで
ある。
【００６３】すなわち、この信号分配移相器は、上記第
１〜第３の実施形態で説明した信号分配移相器を直列に
二段に接続し、それぞれから出力される複数の出力信号
を切り替え可能にしたものである。
１〜第３の実施形態で説明した信号分配移相器を直列に
二段に接続し、それぞれから出力される複数の出力信号
を切り替え可能にしたものである。
【００６４】この場合、第１の移相器６１により生成さ
れる第１および第２の出力信号Ｓ１、Ｓ２のうちいずれ
か一方が信号選択手段６３により選択されて第２の移相
器６２の入力信号として利用される。
れる第１および第２の出力信号Ｓ１、Ｓ２のうちいずれ
か一方が信号選択手段６３により選択されて第２の移相
器６２の入力信号として利用される。
【００６５】また第２の移相器６２においては、生成さ
れる第３および第４の出力信号Ｓ３、Ｓ４のうちいずれ
か一方が信号選択手段６４により選択され、入力信号に
対して位相差の異なる出力信号として出力される。これ
により、異なる 2ビットの位相の信号が得られる。
れる第３および第４の出力信号Ｓ３、Ｓ４のうちいずれ
か一方が信号選択手段６４により選択され、入力信号に
対して位相差の異なる出力信号として出力される。これ
により、異なる 2ビットの位相の信号が得られる。
【００６６】このようにこの第４の実施形態の信号分配
移相器によれば、第１の移相器６１と第２の移相器６２
間に信号選択手段６３を介在させて従属接続し、選択制
御信号を信号選択手段に与えて出力信号の流れを切り替
えることにより、入力信号に対して90゜の他に45゜、60
゜などといった位相差の出力信号を出力させることがで
き、汎用性を得ることができる。
移相器によれば、第１の移相器６１と第２の移相器６２
間に信号選択手段６３を介在させて従属接続し、選択制
御信号を信号選択手段に与えて出力信号の流れを切り替
えることにより、入力信号に対して90゜の他に45゜、60
゜などといった位相差の出力信号を出力させることがで
き、汎用性を得ることができる。
【００６７】この結果、汎用性があり、かつ高性能な信
号分配移相器を集積回路上に実現することができる。
号分配移相器を集積回路上に実現することができる。
【００６８】なお、上記第１〜第４の各実施形態では、
帯域通過フィルタ回路や全域通過フィルタ回路について
説明したが、これ以外にも、例えば入力信号の所定周波
数帯域の通過を阻止する帯域阻止フィルタ回路などとし
ても良く、本願発明は、位相シフトするフィルタ回路の
周波数特性が限定されるものではない。この場合も、各
フィルタ回路を構成する複数の素子の接続構造を等しく
しかつ素子値を変えて構成する。
帯域通過フィルタ回路や全域通過フィルタ回路について
説明したが、これ以外にも、例えば入力信号の所定周波
数帯域の通過を阻止する帯域阻止フィルタ回路などとし
ても良く、本願発明は、位相シフトするフィルタ回路の
周波数特性が限定されるものではない。この場合も、各
フィルタ回路を構成する複数の素子の接続構造を等しく
しかつ素子値を変えて構成する。
【００６９】
【発明の効果】以上説明したように本発明によれば、各
素子の接続構造が等しくかついずれかの素子値が異なる
第１および第２のフィルタ回路を集積回路上に形成した
ことにより、回路素子の形成誤差の影響が少なくなり、
それぞれから出力する第１および第２の出力信号の周波
数特性を向上することができる。
素子の接続構造が等しくかついずれかの素子値が異なる
第１および第２のフィルタ回路を集積回路上に形成した
ことにより、回路素子の形成誤差の影響が少なくなり、
それぞれから出力する第１および第２の出力信号の周波
数特性を向上することができる。
【００７０】また、このようなフィルタ回路の素子構成
にすることにより入力信号に対して出力信号の位相差を
さまざまな値に変える場合にも適用でき、移相器として
汎用性を得ることができる。
にすることにより入力信号に対して出力信号の位相差を
さまざまな値に変える場合にも適用でき、移相器として
汎用性を得ることができる。
【００７１】この結果、汎用性があり、かつ高性能な移
相器を集積回路上に実現することができる。
相器を集積回路上に実現することができる。
【図１】本発明の第１の実施形態に係る無線受信機の構
成を示す図。
成を示す図。
【図２】図１の無線受信機の信号分配移相器の構成を示
す図。
す図。
【図３】図２の信号分配移相器の周波数−振幅特性。
【図４】図２の信号分配移相器の周波数−位相特性。
【図５】図２の信号分配移相器の周波数−位相差特性。
【図６】図１の信号分配移相器の他の構成例を示す図。
【図７】図６の信号分配移相器の周波数−位相差特性。
【図８】図６の信号分配移相器の周波数−振幅特性。
【図９】本発明の第２の実施形態に係る信号分配移相器
の構成を示す図。
の構成を示す図。
【図１０】図９の信号分配移相器の周波数−位相差特
性。
性。
【図１１】図９の信号分配移相器の周波数−位相差特
性。
性。
【図１２】本発明の第３の実施形態に係る信号分配移相
器の構成を示す図。
器の構成を示す図。
【図１３】図１２の信号分配移相器の周波数−位相差特
性。
性。
【図１４】図１２の信号分配移相器の周波数−振幅特
性。
性。
【図１５】本発明の第４の実施形態に係る信号選択式の
信号分配移相器の構成を示す図。
信号分配移相器の構成を示す図。
１…アンテナ、２…低雑音増幅器（ＬＮＡ）、３…バン
ドパスフィルタ（ＢＰＦ）、４…信号分配器、５…局部
発振器、６…可変減衰器、７…信号分配移相器、８、１
１…乗算器、９、１２…ローパスフィルタ（ＬＰＦ）、
１０、１３…Ａ／Ｄ変換器、１４…ディジタル信号処理
部、１５…端子、２１…第１の帯域通過フィルタ回路、
２２…第２の帯域通過フィルタ回路。
ドパスフィルタ（ＢＰＦ）、４…信号分配器、５…局部
発振器、６…可変減衰器、７…信号分配移相器、８、１
１…乗算器、９、１２…ローパスフィルタ（ＬＰＦ）、
１０、１３…Ａ／Ｄ変換器、１４…ディジタル信号処理
部、１５…端子、２１…第１の帯域通過フィルタ回路、
２２…第２の帯域通過フィルタ回路。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−192209（ＪＰ，Ａ) 特開 昭59−104814（ＪＰ，Ａ) 特開 平５−347529（ＪＰ，Ａ) 特開 平１−149511（ＪＰ，Ａ) 実開 昭47−4831（ＪＰ，Ｕ) 実開 昭53−124401（ＪＰ，Ｕ) 特公 昭31−2603（ＪＰ，Ｂ１) 実公 昭41−4667（ＪＰ，Ｙ１) 特許148855（ＪＰ，Ｃ１) 特許172210（ＪＰ，Ｃ１) 特許177164（ＪＰ，Ｃ１) 特表 平１−502793（ＪＰ，Ａ) 特表 平３−505030（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03H 7/18 H03H 11/22
Claims (3)
- 【請求項１】 複数の素子を組み合わせて接続した回路
構造をなし、入力信号に対して異なる位相でかつ前記入
力信号の全周波数帯域を通過させた第１の信号を出力す
る第１のフィルタ回路と、 前記第１のフィルタ回路の回路構造と各素子の接続構造
が等しくかついずれかの素子の値が異なり、前記入力信
号とは異なる位相でかつ前記入力信号の全周波数帯域を
通過させた第２の出力信号を出力する第２のフィルタ回
路と、 前記第１の出力信号または前記第２の出力信号のいずれ
か一方を選択して出力する信号選択手段とを具備する単
位位相器を縦続接続した位相器であって、前記第１および第２のフィルタ回路は、抵抗素子と容量
素子とから構成されるブリッジ回路と、このブリッジ回
路の出力を緩衝増幅する緩衝増幅回路とからなること を
特徴とする移相器。 - 【請求項２】 複数の素子を組み合わせて接続した回路
構造をなし、入力信号に対して異なる位相でかつ前記入
力信号の中の所定周波数帯域の通過を阻止した第１の信
号を出力する第１のフィルタ回路と、 前記第１のフィルタ回路の回路構造と各素子の接続構造
が等しくかついずれかの素子の値が異なり、前記入力信
号とは異なる位相でかつ前記入力信号の中の所定周波数
帯域の通過を阻止した第２の出力信号を出力する第２の
フィルタ回路とを具備し、 前記第１および第２のフィルタ回路は、抵抗素子と容量
素子とから構成され複数縦続接続されたブリッジ回路
と、このブリッジ回路の出力を緩衝増幅する緩衝増幅回
路とからなること を特徴とする移相器。 - 【請求項３】 請求項１または請求項２に記載の移相器
を高周波信号処理段に集積回路として組み込んだことを
特徴とする受信装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00394997A JP3357807B2 (ja) | 1997-01-13 | 1997-01-13 | 受信装置および移相器 |
| US09/006,044 US6057723A (en) | 1997-01-13 | 1998-01-12 | Phase shifter |
| KR1019980000511A KR100341231B1 (ko) | 1997-01-13 | 1998-01-12 | 이상기 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00394997A JP3357807B2 (ja) | 1997-01-13 | 1997-01-13 | 受信装置および移相器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10200376A JPH10200376A (ja) | 1998-07-31 |
| JP3357807B2 true JP3357807B2 (ja) | 2002-12-16 |
Family
ID=11571375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00394997A Expired - Fee Related JP3357807B2 (ja) | 1997-01-13 | 1997-01-13 | 受信装置および移相器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6057723A (ja) |
| JP (1) | JP3357807B2 (ja) |
| KR (1) | KR100341231B1 (ja) |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| PT737207E (pt) * | 1994-01-11 | 2005-02-28 | Dyax Corp | Inibidores de plasmina humana derivados de dominios kunitz |
| US6636107B2 (en) * | 2000-03-28 | 2003-10-21 | International Rectifier Corporation | Active filter for reduction of common mode current |
| US6495998B1 (en) | 2000-09-28 | 2002-12-17 | Sunrise Telecom Corp. | Selectable band-pass filtering apparatus and method |
| US6690230B2 (en) | 2001-05-17 | 2004-02-10 | International Rectifier Corporation | Active common mode filter connected in A-C line |
| US6804502B2 (en) | 2001-10-10 | 2004-10-12 | Peregrine Semiconductor Corporation | Switch circuit and method of switching radio frequency signals |
| US6819076B2 (en) * | 2002-05-02 | 2004-11-16 | International Rectifier Corporation | Active EMI filter with magnetoresistive sensor for common mode noise current |
| JP2005328260A (ja) * | 2004-05-13 | 2005-11-24 | Mitsubishi Electric Corp | バンドパスフィルタ |
| EP1774620B1 (en) | 2004-06-23 | 2014-10-01 | Peregrine Semiconductor Corporation | Integrated rf front end |
| WO2006090436A1 (ja) | 2005-02-23 | 2006-08-31 | Renesas Technology Corp. | 受信回路 |
| BRPI0520310A2 (pt) * | 2005-06-10 | 2009-09-15 | Ericsson Telefon Ab L M | dispositivo de deslocador de fase, e, sistema de antena |
| USRE48965E1 (en) | 2005-07-11 | 2022-03-08 | Psemi Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| US20080076371A1 (en) | 2005-07-11 | 2008-03-27 | Alexander Dribinsky | Circuit and method for controlling charge injection in radio frequency switches |
| US8742502B2 (en) | 2005-07-11 | 2014-06-03 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
| US9653601B2 (en) | 2005-07-11 | 2017-05-16 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
| US7910993B2 (en) | 2005-07-11 | 2011-03-22 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink |
| US7890891B2 (en) | 2005-07-11 | 2011-02-15 | Peregrine Semiconductor Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| JP2008078995A (ja) | 2006-09-21 | 2008-04-03 | Nec Electronics Corp | 移相回路 |
| US7960772B2 (en) | 2007-04-26 | 2011-06-14 | Peregrine Semiconductor Corporation | Tuning capacitance to enhance FET stack voltage withstand |
| EP3346611B1 (en) | 2008-02-28 | 2021-09-22 | pSemi Corporation | Method and apparatus for use in digitally tuning a capacitor in an integrated circuit device |
| JP5109886B2 (ja) * | 2008-09-11 | 2012-12-26 | 富士通株式会社 | 群遅延特性補償装置及び群遅延特性補償方法 |
| US8723260B1 (en) | 2009-03-12 | 2014-05-13 | Rf Micro Devices, Inc. | Semiconductor radio frequency switch with body contact |
| IT1395322B1 (it) * | 2009-08-20 | 2012-09-14 | Maccaferri Spa Off | Struttura di rivestimento di terreni comprendente uno strato di geocomposito ed un elemento di rinforzo ad elevata resistenza meccanica, e impianto e procedimento di fabbricazione di tale struttura |
| US9590674B2 (en) | 2012-12-14 | 2017-03-07 | Peregrine Semiconductor Corporation | Semiconductor devices with switchable ground-body connection |
| US20150236798A1 (en) | 2013-03-14 | 2015-08-20 | Peregrine Semiconductor Corporation | Methods for Increasing RF Throughput Via Usage of Tunable Filters |
| US9406695B2 (en) | 2013-11-20 | 2016-08-02 | Peregrine Semiconductor Corporation | Circuit and method for improving ESD tolerance and switching speed |
| US9831857B2 (en) | 2015-03-11 | 2017-11-28 | Peregrine Semiconductor Corporation | Power splitter with programmable output phase shift |
| US9948281B2 (en) | 2016-09-02 | 2018-04-17 | Peregrine Semiconductor Corporation | Positive logic digitally tunable capacitor |
| US10236872B1 (en) | 2018-03-28 | 2019-03-19 | Psemi Corporation | AC coupling modules for bias ladders |
| US10886911B2 (en) | 2018-03-28 | 2021-01-05 | Psemi Corporation | Stacked FET switch bias ladders |
| US10505530B2 (en) | 2018-03-28 | 2019-12-10 | Psemi Corporation | Positive logic switch with selectable DC blocking circuit |
| US11476849B2 (en) | 2020-01-06 | 2022-10-18 | Psemi Corporation | High power positive logic switch |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2509500A1 (fr) * | 1981-07-10 | 1983-01-14 | Efcis | Analyseur spectral a filtres communs a deux voies, notamment pour la reconnaissance vocale |
| JPH0799425A (ja) * | 1993-09-29 | 1995-04-11 | Mitsubishi Electric Corp | 移相器 |
-
1997
- 1997-01-13 JP JP00394997A patent/JP3357807B2/ja not_active Expired - Fee Related
-
1998
- 1998-01-12 KR KR1019980000511A patent/KR100341231B1/ko not_active IP Right Cessation
- 1998-01-12 US US09/006,044 patent/US6057723A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6057723A (en) | 2000-05-02 |
| JPH10200376A (ja) | 1998-07-31 |
| KR19980070450A (ko) | 1998-10-26 |
| KR100341231B1 (ko) | 2002-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3357807B2 (ja) | 受信装置および移相器 | |
| JP3948533B2 (ja) | 多相フィルタからなる受信機及びフィルタ配置 | |
| US6020783A (en) | RF notch filter having multiple notch and variable notch frequency characteristics | |
| KR19980024842A (ko) | 집적 영상 제거 믹서 | |
| US20060262230A1 (en) | Receiver if system having image rejection mixer and band-pass filter | |
| US20140171009A1 (en) | Radio Frequency Receiver | |
| JP6560053B2 (ja) | フィルタ回路及び無線受信機 | |
| US7860478B2 (en) | Poly-phase filter | |
| JP2002534828A (ja) | 広帯域幅のｉｆイメージ排除受信機 | |
| EP0909481B1 (en) | Receiver and filter arrangement comprising polyphase filters | |
| US20090102546A1 (en) | Composite band-pass filter and method of filtering quadrature signals | |
| KR20040104544A (ko) | 수신기 | |
| US20050157826A1 (en) | Filtering signals | |
| WO2004040755A1 (ja) | フィルタ回路及び無線装置 | |
| US6335659B1 (en) | Demodulator circuits | |
| JPS5840935A (ja) | 高周波同調回路 | |
| EP2141806A1 (en) | System for automatic tuning of an analogue filter | |
| JP3754029B2 (ja) | 受信回路及び受信装置 | |
| JP3824250B2 (ja) | クワドラチャ検波器 | |
| JP2956719B2 (ja) | ラジオ受信機用１チップｉｃ | |
| JP3191819B2 (ja) | ラジオ受信機 | |
| JPH11186873A (ja) | フィルタ回路 | |
| JPH0870261A (ja) | 受信回路 | |
| LEMLEY | MMIC Receiver Specification(Patent Application) | |
| JP2003347900A (ja) | 帯域可変型フィルタ回路及びそれを用いた通信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020924 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081004 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081004 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091004 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |