KR100341231B1 - 이상기 - Google Patents

이상기 Download PDF

Info

Publication number
KR100341231B1
KR100341231B1 KR1019980000511A KR19980000511A KR100341231B1 KR 100341231 B1 KR100341231 B1 KR 100341231B1 KR 1019980000511 A KR1019980000511 A KR 1019980000511A KR 19980000511 A KR19980000511 A KR 19980000511A KR 100341231 B1 KR100341231 B1 KR 100341231B1
Authority
KR
South Korea
Prior art keywords
signal
pass filter
phase
filter circuit
output signal
Prior art date
Application number
KR1019980000511A
Other languages
English (en)
Other versions
KR19980070450A (ko
Inventor
다카후미 야마지
히로시 다니모토
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR19980070450A publication Critical patent/KR19980070450A/ko
Application granted granted Critical
Publication of KR100341231B1 publication Critical patent/KR100341231B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/16—Networks for phase shifting
    • H03H11/20—Two-port phase shifters providing an adjustable phase shift
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/16—Networks for phase shifting
    • H03H11/18—Two-port phase shifters providing a predetermined phase shift, e.g. "all-pass" filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/16—Networks for phase shifting
    • H03H11/22—Networks for phase shifting providing two or more phase shifted output signals, e.g. n-phase output
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/66—Phase shifters

Landscapes

  • Networks Using Active Elements (AREA)

Abstract

본 발명은 이상기(移相器)에 관한 것으로서, 접속 구성이 동일하고 소자값이 다른 제 1 필터 회로 및 제 2 필터 회로를 IC(Integrated Circuit)상에 형성하여, 주파수 특성 및 이상 특성 오차가 동일하게 변하는 출력 신호를 갖는 이상기가 실현될 수 있는 것을 특징으로 한다.

Description

이상기{PHASE SHIFTER}
본 발명은 무선 통신 신호와 같은 고주파 신호를 수신하고 수신된 신호를 복조하는 수신장치에서 사용하기 위한 이상기에 관한 것이다.
휴대전화기와 같은 무선 수신 장치는 직교 복조 회로 및 이미지 제거 주파수 변환기를 가지고 있다. 상기 직교 복조 회로 및 이미지 제거 주파수 변환기에서, 승산(乘算)회로 및 이상기가 주요 구성요소로서 사용된다.
히로유키 기쿠치(Hiroyuki Kikuchi)외 다수의 IEEE TRANSACTION ON MICROWAVE THEORY AND TECHNIQUES VOL. MTT-35(제12호 1987. 12) "GHz-Band Monolithic Modem IC's"의 도 5에 이상기가 개시되어 있다.
상기 이상기에서, 위상은 외부 제어 전압으로 조정된다. 상기 이상기는 IC상에 배치된 이상기에서 일어날 수 있는 제조 오차를 방지하기 위해 제공되었다.
가즈야 야마모토(Kazuya Yamamoto)외 다수의 IEEE JOURNAL OF SOLID-STATE CIRCUIT(28권, 제10호, 994-1000쪽, 1993. 10) "A 1.9-GHz-Band GaAs Direct-Quadrature Modulator IC with a Phase Shifter"의 도 6에 이상기가 개시되어 있다.
상기 이상기는 제 1 필터 회로 및 제 2 필터 회로를 가지고 있다. 상기 제 1 필터 회로는 고대역통과 특성을 위해 저항소자와 용량소자를 가진 미분회로를 가지고 있다. 제 2 필터 회로는 저대역통과 특성을 위해 저항소자와 용량소자를 가진 적분회로를 가지고 있다. 따라서, 상기 이상기는 그 위상이 서로 90°벗어나는 2개 신호를 출력한다. 이 회로에서, 이러한 소자들의 상대 정밀도가 높은 경우, 위상오차가 작은 2개의 출력 신호들이 얻어진다.
그러나 휴대전화기에서, 상기 이상기는 RF단(段)의 일부로서 사용된다. 따라서, 상기 이상기는 하나의 칩으로 구축되어야 한다(즉, 상기 이상기는 하나의 IC칩으로 구성되어야 한다).
그러나, IC칩상의 소자의 절대 정밀도가 개선될 수 없기 때문에, 만일 각각의 필터 회로의 소자구성이 가즈야 야마모토 등의 이상기에서와 같이 변한다면, 이러한 필터 회로에서 얻어진 2개 신호의 진폭을 맞추기가 어렵다.
반면, IEEE JOURNAL OF SOLID-STATE CIRCUITS(30권, 제12호, 1483-1492쪽, 1995. 12) "A Single Chip 900 MHZ COMS Receiver Front-end with a High Performance Low-IF Topology"의 도 6에 이상기가 개시되어 있다. 이 이상기에서, 많은 저항소자 및 용량소자가 위상오차 및 진폭오차를 줄이기 위해 사용된다.
그러나, 이 경우 출력 신호는 입력 신호의 위상에서 90°벗어나는 위상을 가져야 한다.
따라서, 입력 신호의 위상에서 45°벗어나는 위상을 갖는 출력 신호는 얻어질 수 없다.
45°벗어난 위상을 가진 출력 신호를 생성하는 이상기가 USP4612518에 개시되어 있다. 이 이상기는 1/8λ 전송선로 및 하모닉 믹서(harmonic mixer)와 함께 벡터 변조 회로를 위해 사용된다.
이러한 경우에서, 전송선로상의 그룹 지연은 사용중에 주파수에 의존하지 않기 때문에, 주파수에 비례하여 이상량을 변화시킬 수 있다. 그러나, 이상량을 변화시키기 위해, 전송선로의 길이가 변화되어야 한다. 따라서, 상기 전송선로의 길이는 휴대전화기, 무선기 등에서 사용되는, 마이크로파와 GHz대역과 같은 고주파에서 길어야 할 필요가 있다. 따라서, 그러한 전송선로는 IC칩상에서 물리적으로 배치될 수 없다.
본 발명은 상기한 관점에서 이루어진 것이다.
본 발명의 제 1 목적은 범용 고성능 이상기를 구현하는 것이다.
본 발명의 제 2 목적은 높은 절대 정밀도를 가진 이상기를 구축하는 것이다.
본 발명의 제 3 목적은 고성능의 소형 수신장치를 구현하는 것이다.
도 1은 본 발명의 제 1 실시예에 따른 이상기를 갖는 무선수신기(수신 장치)의 구성을 나타내는 도면,
도 2는 도 1에 도시한 무선 수신 장치의 신호 분배 이상기를 나타내는 개략도,
도 3은 도 2에 도시한 신호 분배 이상기의 주파수-진폭 특성을 나타내는 그래프,
도 4는 도 2에 도시한 신호 분배 이상기의 주파수-위상 특성을 나타내는 그래프,
도 5는 도 2에 도시한 신호 분배 이상기의 주파수-위상 차이 특성을 나타내는 그래프,
도 6은 도 1에 도시한 신호 분배 이상기의 다른 구성예를 나타내는 개략도,
도 7은 도 6에 도시한 신호 분배 이상기의 주파수-위상 차이 특성을 나타내는 그래프,
도 8은 도 6에 도시한 신호 분배 이상기의 주파수-진폭 특성을 나타내는 그래프,
도 9는 본 발명의 제 2 실시예에 따른 신호 분배 이상기의 구성을 나타내는 개략도,
도 10은 도 9에 도시한 신호 분배 이상기의 주파수-위상 차이 특성을 나타내는 그래프,
도 11은 도 9에 도시한 신호 분배 이상기의 주파수-위상 차이 특성을 나타내는 그래프,
도 12는 본 발명의 제 3 실시예에 따른 신호 분배 이상기의 구성을 나타내는 개략도,
도 13은 도 12에 도시한 신호 분배 이상기의 주파수-위상 차이 특성을 나타내는 그래프,
도 14는 도 12에 도시한 신호 분배 이상기의 주파수-진폭 특성을 나타내는 그래프, 및
도 15는 본 발명의 제 4 실시예에 따른 신호 선택식의 신호 분배 이상기의 구성을 나타내는 개략도이다.
*도면의 주요 부분에 대한 부호의 설명
1 : 안테나 2 : 저잡음 증폭기(LNA)
3 : 대역 통과 필터(BPF) 4 : 신호 분배기
5 : 국부 발진기 6 : 가변감쇠기
7 : 신호분배 이상기 8,11 : 승산기
9,12 : 저대역 통과 필터(LPF) 10,13 : A/D 변환기
14 : 디지털 신호처리부 15 : 터미널
21 : 제 1 대역 통과 필터 회로 22 : 제 2 대역 통과 필터 회로
상기한 목적을 달성하기 위해, 본 발명에서는 입력 신호와 다른 위상을 갖고 입력 신호의 소정 주파수 대역을 갖는 제 1 신호를 출력하는, IC상에 배치되고 다수의 소자로 구성된 제 1 필터 회로; 및 입력 신호와 다른 위상을 갖고 입력 신호의 소정 주파수 대역을 갖는 제 2 신호를 출력하는, IC상에 배치되고 제 1 필터 회로와 동일한 구조를 가지며 그와 다른 소자값을 갖는 다수의 소자로 구성된 제 2 필터 회로를 구비하는 이상기가 제공된다.
상기 제 1 필터 회로 및 제 2 필터 회로의 예로는 전대역 통과 필터, 대역 소거 필터 등이 있다.
다시 말해서, 본 발명에 따른 이상기에서, 그 연결구조가 동일하고 그 소자 값의 일부가 다른 제 1 필터 회로 및 제 2 필터 회로가 IC상에 배치되어 있다.
일반적으로, IC상에서, 설계값 1㏀을 가진 저항기의 저항이 오차로 인해 1.1㏀가 되는 경우, 설계값 2㏀을 가진 저항기의 저항은 거의 2.2㏀가 된다.
따라서, (10MHz에서의) 입력 신호와 출력 신호간의 위상 차이로서 45°의 설계값을 갖는 제 1 필터 회로에서, 출력 신호의 주파수 및 입력 신호와 출력 신호간의 위상 차이는 각각 11㎒ 및 45°가 된다. 반대로, (20㎒에서의) 입력신호와 출력 신호간의 위상 차이로서 45°의 설계값을 갖는 제 2 필터 회로에서, 출력 신호의 주파수 및 입력 신호와 출력 신호간의 위상 차이는 각각 22㎒ 및 45°가 된다.
본 발명에 따르면, 그 연결구조가 동일하고 그 소자값의 일부가 다른 제 1 필터 회로 및 제 2 필터 회로가 IC상에 배치되어 있기 때문에, 그 주파수 특성 및 이상 특성오차가 동일하게 변하는 출력 신호를 가진 이상기가 구현될 수 있다.
따라서, 만일 IC의 소자값이 벗어나는 경우라도, 2개 필터 회로의 특성은 대수표시의 주파수축상에서 동일한 방향으로 동일하게 이동되거나 변형된다. 또한,입력 신호의 주파수 부근에서, 2개 필터 회로가 대역 통과 필터가 되도록 주파수 특성을 선택하는 경우, 그 진폭이 거의 동일한 2개 신호가 얻어질 수 있다.
반면, RC 브리지 회로는 90°이상(移相)하는 회로로 알려져 있다. 그러나, RC 브리지 회로는 전대역 통과 필터로 취급될 수 있다. 소자값이 다른 RC 브리지 회로들을 조합하여, 낮은 소자 감도를 갖는 이상기가 IC상에 배치될 수 있다.
다수의 RC 브리지 회로가 직렬 접속되는 경우, 소자값의 변동으로 인한 위상의 변동이 더 감소될 수 있다.
따라서, IC상에 배치된 제 1 필터 회로 및 제 2 필터 회로를 가진, 범용 고성능 이상기가 구현될 수 있다. 추가로, 상기 제 1 필터 회로 및 제 2 필터 회로가 IC상에 배치되기 때문에 상기 이상기는 높은 절대 정밀도를 갖는다. 또한 본 발명에 따른 이상기가 무선 신호 처리 단계에서 사용되는 경우, 고성능의 작은 수신 장치가 구현될 수 있다.
본 발명의 이러한 목적, 특징 및 이점들이 첨부한 도면에 나타낸 바와 같이 그 최선 실시예의 상세한 설명으로 더 명확해질 것이다.
지금부터 첨부한 도면을 참조하여 본 발명의 실시예를 설명하도록 하겠다.
도 1은 본 발명의 제 1 실시예에 따른 이상기를 갖는 무선 수신기(수신 장치)의 구성을 나타내는 개략도이다. 도 2는 도 1에 도시한 무선 수신기의 신호 분배 이상기를 나타내는 개략도이다.
도 1에서, 무선 수신기는 안테나(1), 저잡음 증폭기(이하 LNA라 함)(2), 대역 통과 필터(이하 BPF라 함)(3), 신호 분배기(4), 국부 발진기(5), 신호분배 이상기(7), 승산기(8), 저대역 통과 필터(이하 LPF라 함)(9), A/D 변환기(10), 승산기(11), LPF(12), A/D 변환기(13), 디지털 신호처리부(14), 및 터미널(15)로 이루어져 있다. 안테나(1)는 고주파 신호(RF 신호)를 수신한다. LNA(2)는 저잡음의 수신된 고주파 신호를 증폭한다. BPF(3)은 상기 LNA(2)의 증폭된 출력 신호의 주파수 대역을 제한한다. 신호 분배기(4)는 필터된 신호를 분배한다. 국부 발진기(5)는 상기 RF신호에 대응하는 주파수의 국부 발진 신호를 생성한다. 신호 분배 이상기(7)는 상기 RF신호와 거의 동일한 주파수의 국부 발진 신호를 입력하고, 입력 신호의 위상과 다른 위상의 제 1 출력 신호(S1) 및 제 2 출력 신호(S2)를 생성한다. 승산기(8)는 신호 분배 이상기(7)의 제 1 출력 신호(S1)를 신호 분배기(4)에 의해 분배된 RF 신호와 곱한다. LPF(9)는 상기 승산기(8)의 출력 신호의 저주파 성분을 통과시킨다. A/D 변환기(10)는 LPF(9)의 아나로그 출력 신호를 디지털 신호로 변환한다. 승산기(11)는 신호 분배 이상기(7)의 제 2 출력 신호(S2)를 신호 분배기(4)에 의해 분배된 RF 신호와 곱한다. LPF(12)는 승산기(11)의 출력 신호의 저주파 성분을 통과시킨다. A/D 변환기(13)는 LPF(12)의 아나로그 출력 신호를 디지털 신호로 변환한다. 디지털 신호 처리부(14)는 A/D 변환기(10,13)의 디지털 출력 신호를 처리한다. 터미널(15)은 디지털 신호 처리부(14)의 출력 신호를 후단 회로로 출력한다.
도 2를 참조하면, 신호 분배 이상기(7)는 제 1 대역 통과 필터 회로(21) 및 제 2 대역 통과 필터 회로(22)로써 다수의 소자(저항소자(R1,R2), 용량소자(C), 및 연산증폭기(AMP)(A1))로 구성되어 있다. 제 1 대역 통과 필터 회로(21)는 입력 신호의 위상을 시프트한다. 제 2 대역 통과 필터 회로(22)는 입력 신호의 위상을 시프트한다. 제 1 대역 통과 필터 회로(21)의 구성은 제 2 대역 통과 필터 회로(22)의 구성과 동일하다. 제 1 대역 통과 필터 회로(21) 및 제 2 대역 통과 필터 회로(22)는 고주파 신호 처리단(RF단)의 일부로서 IC칩상에 배치된다.
이러한 경우에서, 대역 통과 필터 회로(21)의 소자 연결구조는 대역 통과 필터 회로(22)의 소자 연결구조와 동일하다. 제 1 대역 통과 필터 회로(21)와 제 2 대역 통과 필터 회로(22)간의 차이는 제 1 대역 통과 필터 회로(21)내 용량소자(C)의 소자값이 제 2 대역 통과 필터 회로(22)내 용량소자의 소자값과 다르다는 점에 있다. 각각의 대역 통과 필터 회로(21,22)는 입력 신호의 주파수에 대한 특정한 대역 통과 특성 및 위상 시프트 특성을 가지고 있다. 대신, 저항소자(R1,R2)의 값은 용량소자(C)의 소자값 대신 변할 수도 있다.
다음, 수신 장치의 동작을 설명하도록 하겠다.
이러한 수신장치의 경우, RF신호가 안테나(1)로부터 수신될 때 상기 RF신호는 LNA(2)에 의해 저잡음으로 증폭된다. 그후, 저잡음으로 증폭된 신호는 BPF(3)를 통해 신호 분배기(4)로 공급된다. 상기 RF 신호는 직교 복조 처리를 하기 위해 2개 신호로 분배된다.
한편, 국부 발진기(5)는 국부 발진 신호(Lo신호)를 생성한다. 국부 발진 신호는 가변감쇠기에 의해 감쇠된다. 따라서, 상기 RF신호와 유사한 주파수의 신호는 신호 분배 이상기(7)에 입력 신호로서 공급된다. 신호 분배 이상기(7)는 상기 입력 신호의 위상에서 시프트된 위상을 가진 제 1 출력 신호(S1) 및 제 2 출력 신호(S2)를 생성한다.
신호 분배 이상기(7)는 제 1 신호(S1) 및 제 2 신호(S2)를 각각 제 1 대역 통과 필터 회로(21) 및 제 2 대역 통과 필터 회로(22)로 출력한다. 제 1 대역 통과 필터 회로(21) 및 제 2 대역 통과 필터 회로(22)는 회로소자의 소자값에 대응하는 입력 신호의 위상을 시프트하고, 제 1 신호(S1) 및 제 2 신호(S2)를 각각 출력한다.
10㎒의 주파수를 가진 입력 신호가 예를 들어 45°의 위상 차이를 갖는 2개 신호로 분할되는 경우, 제 1 대역 통과 필터 회로(21)의 소자값은 R1=5㏀, R2=10㏀, C=1.74㎊이 되고, 제 2 대역 통과 필터 회로(22)의 소자값은 R1=5㏀, R2=10㏀, C=3.10㎊가 된다.
도 3은 제 1 대역 통과 필터 회로(21) 및 제 2 대역 통과 필터 회로(22)의 주파수-진폭 특성을 나타내고 있다. 도 3을 참조하면, 제 1 대역 통과 필터 회로(21)의 커브가 제 2 대역 통과 필터 회로(22)의 커브와 중심주파수(10㎒)에서 교차하고, 제 1 대역 통과 필터 회로(21)의 출력 진폭은 제 2 대역 통과 필터 회로(22)의 출력 진폭과 중심주파수에서 동일하다는 것이 확실하다.
도 4는 제 1 필터 회로(21) 및 제 2 필터 회로(22)의 주파수-위상 특성을 나타내고 있다. 도 4를 참조하면, 제 1 필터 회로(21)의 위상 특성의 기울기가 약 10㎒의 주파수에서 제 2 필터 회로(22)의 위상 특성 기울기와 거의 동일하다는 것이 명백하다. 이때, 위상 차이의 주파수 특성의 기울기는 0이다.
도 5는 제 1 대역 통과 필터(21) 및 제 2 대역 통과 필터(22)의 주파수-위상차이 특성을 나타내고 있다.
도 5에서, "공칭(nominal)"은 설계중심값에서의 주파수 특성을 나타내는 것이다. 또한, 도 5는 제 1 대역 통과 필터(21)의 저항 및 제 2 대역 통과 필터(22)의 저항이 10%씩 증가하고 감소될 때의 주파수 특성을 나타내고 있다. 도 5에서, 비록 제 1 대역 통과 필터(20)의 저항 및 제 2 대역 통과 필터(21)의 저항이 약 10%씩 증가하고 감소되는 경우라도, 위상 차이는 44° 내지 45° 범위내에서 유지된다.
신호 분배 이상기(7)에 의해 생성된 제 1 신호(S1) 및 제 2 신호(S2)는 승산기(8,11)로 공급된다. 승산기(8,11)는 제 1 신호(S1) 및 제 2 신호(S2)를 신호 분배기(4)에 의해 분배된 RF신호와 곱한다. 결과로 생긴 신호는 LPFs(9,12)로 공급된다. LPFs(9,12)는 각각의 입력 신호의 저주파성분만을 통과하도록 허용한다. 상기 통과된 신호는 A/D 변환기(10,13)로 각각 공급된다. A/D 변환기(10,13)는 LPFs(9,12)의 출력 신호인 아나로그 신호를 각각의 디지털 신호로 변환한다. 디지털 신호는 디지털 신호 처리부(14)로 공급된다. 상기 디지털 신호 처리부(14)는 수신된 디지털 신호를 처리하고, 결과로 생긴 신호를 출력 터미널(15)로 출력한다.
다음, 도 6을 참조하여 신호 분배 이상기(7)의 변형을 설명하도록 하겠다.
이러한 경우, 신호 분배 이상기(7)는 2개의 제 1 대역 통과 필터 회로(21) 및 2개의 제 2 대역 통과 필터 회로(22)로 구성되어 있다. 이런 경우, 2개의 제 1 대역 통과 필터 회로(21)는 직렬로 접속되어 있다. 2개의 제 2 대역 통과 필터 회로(22)는 직렬로 접속되어 있다.
신호 분배 이상기(7)의 회로소자값이 도 2에 도시된 것과 동일하다고 가정하면, 신호 분배 이상기(7)의 제 1 및 제 2 출력 신호 위상은 입력 신호의 위상에서 90° 시프트된다.
2개의 제 1 대역 통과 필터 회로(21)의 소자값이 R1=5㏀, R2=10㏀, C=1.94㎊이고 2개의 제 2 대역 통과 필터 회로(22)의 소자값이 R1=5㏀, R2=10㏀, C=2.57㎊이라고 가정하면, 제 1 및 제 2 출력 신호의 위상은 입력 신호의 위상에서 45°시프트된다.
도 7은 위상 차이가 45°인 경우에서의 제 1 대역 통과 필터 회로(21) 및 제 2 대역 통과 필터 회로(22)의 주파수-위상 차이 특성을 나타내고 있다. 도 5에 도시한 주파수-위상 차이 특성을 함께 참조하면, 도 7에 도시한 특성의 커브는 약 45°에서 평평하다.
도 8은 신호 분배 이상기(7)의 출력 신호 진폭의 주파수-진폭 특성을 나타내고 있다. 도 8에서 도시한 특성을 도 3에 도시한 특성과 비교하는 경우(도 2에 도시한 구성의 예), 도 3에 도시한 특성에서 제 1 대역 통과 필터 회로(21) 및 제 2 대역 통과 필터 회로(22)의 주파수 대역의 중심주파수는 도 8에 도시한 것보다 더 근접하다. 따라서, 약 100㎒에서 변동이 작기 때문에 신호 분배 이상기(7)의 정밀도는 개선될 수 있다.
본 발명의 제 1 실시예에 따른 수신장치에서, 소자접속구성이 동일하고 소자값은 다른 제 1 대역 통과 필터(21) 및 제 2 대역 통과 필터(22)로 구성된 신호 분배 이상기(7)가 IC칩상에 배치되기 때문에, 회로소자의 형성오차 영향이 억제된다.비록 저항이 예를 들어 10%씩 증가 또는 감소되더라도, 위상 차이가 44°내지 45°범위로 유지되기 때문에 신호 분배 이상기(7)의 2개 출력 신호의 주파수 특성이 개선된다. 고주파 특성의 신호 분배 이상기(7)가 IC칩상에 배치되기 때문에, 무선 통신기기의 크기 및 무게가 줄어들 수 있다.
또한, 본 발명은 고조파 믹서를 사용하는 무선기와 같이 입력 신호에 대해 위상차가 90°이외의 예를 들어 45°또는 60°인 신호를 발생하는 수신장치에 적용될 수 있다. 따라서, 본 발명은 여러 위상차이가 얻어지는 경우에 적용될 수 있다. 따라서, 본 발명에 따라, IC칩상에 배치된 범용 이상기가 구현될 수 있다.
또한 도 6에서 도시한 바와 같이, 제 1 대역 통과 필터 회로(21) 및 제 2 대역 통과 필터 회로(22)가 종속 접속되어 있기 때문에 약 100㎒에서의 진폭변동이 감소하고, 신호 분배 이상기(7)의 정밀도가 더 개선된다.
다음, 도 9 내지 도 11을 참조하여 본 발명의 제 2 실시예에 따른 신호 분배 이상기를 설명하도록 하겠다. 도 9는 본 발명의 제 2 실시예에 따른 신호 분배 이상기의 구성을 나타내는 개략도이다. 도 10 및 도 11은 제 2 실시예에 따른 신호 분배 이상기의 주파수-위상 차이 특성을 나타내고 있다.
도 9에 나타난 바와 같이, 신호 분배 이상기는 제 1 전대역 통과 필터 회로(41) 및 제 2 전대역 통과 필터 회로(42)로 구성되어 있다. 제 1 전대역 통과 필터 회로(41)는 RC 브리지 회로(43) 및 완충 증폭 회로(A2)를 구비하고 있다. RC 브리지 회로(43)는 입력 신호의 주파수에 대응하여 신호 경로를 변화시킨다. 완충 증폭 회로(A2)는 RC 브리지 회로(43)로부터 수신된 신호를 완충하고 저장한다. 제2 전대역 통과 필터 회로(42)는 RC 브리지 회로(44) 및 완충 증폭기(A2)를 구비하고 있다. RC 브리지 회로(44)는 RC 브리지 회로(43)와 동일한 소자 구성을 갖고, 다른 소자값을 갖는다. 완충 증폭 회로(A2)는 상기 RC 브리지 회로(44)로부터 수신된 신호를 완충하고 증폭한다.
신호 분배 이상기의 경우, 제 1 전대역 통과 필터 회로(41) 및 제 2 전대역 통과 필터 회로(42)가 입력 신호의 모든 주파수 성분을 통과하도록 하는 전대역 통과 특성을 가지고 있기 때문에, 출력 신호의 진폭은 주파수에 의존하지 않는다. 따라서, 전대역 통과 필터 회로(41)의 출력 신호 진폭은 전대역 통과 필터 회로(42)의 출력 신호 진폭과 거의 동일하다. 그러나, 각각의 RC 브리지 회로(43,44)로부터 커다란 신호전류가 얻어지는 경우, 그 진폭 및 위상 오차가 커지기 때문에 완충증폭기(A2)가 사용된다.
제 1 실시예에 따른 신호 분배 이상기(즉, 도 2에 도시한 대역 통과 필터 회로(21,22))에서, 연산 증폭 회로(A1)가 요구된다. 이러한 경우, 신호 분배 이상기는 고주파 환경에서 사용될 수 없다. 그러나, 제 2 실시예에서, 고주파 환경에서 사용되는 완충증폭회로(A2)가 배치되기 때문에 제 2 실시예에 따른 신호 분배 이상기는 고주파 환경에서 적절하다고 할 수 있다.
도 10은 약 1㎓에서 45°의 위상 차이로 신호를 출력하는 신호 분배 이상기의 용량이 설계값으로서 10% 증가되고 10% 감소되는 경우에서 주파수-위상 차이 특성을 나타내고 있다. 도 10에서, 신호 분배 이상기의 위상 차이는 1㎓에서 45°±1°인 것이 명확하다.
도 11은 신호 분배 이상기의 입력 신호에 대한 출력 신호의 위상 차이가 60°및 90°인 경우에서 주파수-위상 차이 특성을 나타내고 있다. 도 11에서, 이러한 위상 차이에서의 좋은 결과가 얻어지는 것이 확실하다. 표 1은 제 1 전대역 통과 필터 회로(41) 및 제 2 전대역 통과 필터 회로(42)의 소자값(정수)을 나타내고 있다.
위상차이 제 1 전대역 통과 필터 회로 제 2 전대역 통과 필터 회로
저항 용량 저항 용량
45° 168Ω 1.5㎊ 112Ω 1.0㎊
60° 190Ω 1.5㎊ 100Ω 950fF
90° 250Ω 1.6㎊ 100Ω 680fF
소자의 내용(소자값)은 모두 설계값이다.
제 2 실시예에 따른 신호 분배 이상기에서, RC 브리지 회로(43) 및 완충 증폭기(A2)로 구성된 제 1 전대역 통과 필터 회로(41) 및 RC 브리지 회로(44) 및 완충 회로(A2)로 구성된 제 2 전대역 통과 필터 회로(42)가 IC칩상에 배치되기 때문에, 1㎓의 주파수에서 45°±1°의 위상 차이를 갖는 고성능 신호 분배 이상기가 실현될 수 있다. 또한, 완충 증폭 회로(A2)가 연산 증폭 회로(A1)대신 사용되기 때문에, 고주파 환경에서 적절한 신호 분배 이상기가 실현될 수 있다.
다음, 도 12 내지 도 14를 참조하여 본 발명의 제 3 실시예에 따른 신호 분배 이상기를 설명하도록 하겠다. 도 12는 제 3 실시예에 따른 신호 분배 이상기의 구성을 나타내는 개략도이다. 도 13 및 도 14는 제 3 실시예에 따른 신호 분배 이상기의 주파수-위상 차이 특성 및 주파수-진폭 특성을 나타내는 개략도이다.
도 12에 도시한 바와 같이, 제 3 실시예에 따른 신호 분배 이상기는 제 1 전대역 통과 필터 회로(51) 및 제 2 전대역 통과 필터 회로(52)를 구비하고 있다. 제 1 전대역 통과 필터 회로(51)는 종속 접속(직렬접속)된 2개의 RC 브리지 회로(43) 및 완충 증폭 회로(A2)를 구비하고 있다. 제 2 전대역 통과 필터 회로(52)는 종속 접속(직렬접속)된 2개의 RC 브리지 회로(44) 및 완충 증폭 회로(A2)를 구비하고 있다.
도 13은 제 1 전대역 통과 필터 회로(51) 및 제 2 전대역 통과 필터 회로(52)로 구성된 신호 분배 이상기의 주파수-위상 차이 특성을 나타내고 있다.
도 13에 도시한 주파수-위상 차이 특성을 하나의 RC 브리지 회로(43) 및 하나의 RC 브리지 회로(44)가 사용되는 경우에서의 특성(도 10에 도시한 주파수-위상 차이 특성)과 비교하는 경우, 도 13에서의 커브는 도 10에서의 커브보다 완만하다. 따라서, 복수단 종속접속되는 RC 브리지 회로(43,44)로, 소자값의 오차 영향이 더 억제된다. 도 14에서 도시된 바와 같이, 주파수-진폭 특성은 대역 제거 특성이 한 단의 RC 브리지 회로의 대역제거 특성보다 작게 변한다는 것을 나타낸다. 그러나, 중심주파수에서 이러한 구성의 진폭은 동일하다.
따라서, 제 3 실시예에 따른 신호 분배 이상기에서, RC 브리지 회로(43,44)가 2단 종속접속하는 제 1 전대역 통과 필터 회로(51) 및 제 2 전대역 통과 필터 회로(52)가 IC칩상에 배치되기 때문에, 제 2 실시예에서보다 회로소자의 오차 영향을 받지 않는다. 따라서, 신호 분배 이상기의 2개 출력 신호의 주파수-위상 차이 특성이 더 개선된다.
다음, 도 15를 참조하여 본 발명의 제 4 실시예에 따른 신호 분배 이상기를 설명하도록 하겠다. 도 15는 직렬 접속된 제 1 신호 분배 이상기 및 제 2 신호 분배 이상기를 구비하고, 2비트의 위상 차이를 갖는 다른 신호를 출력하는 신호 분배 이상기의 구성을 나타내고 있다. 도 15를 참조하면, 신호 분배 이상기는 제 1 이상기(61), 제 2 이상기(62), 신호선택수단(63), 및 신호선택수단(64)을 구비하고 있다. 제 1 이상기(61)는 제 1 출력신호(S1) 및 제 2 출력신호(S2)를 생성한다. 제 2 이상기(62)는 제 3 출력신호(S3) 및 제 4 출력신호(S4)를 생성한다. 신호 선택 수단(63)은 선택제어신호(SEL1)에 대응하여 제 1 출력신호(S1)와 제 2 출력신호(S2)중의 하나를 선택한다. 신호 선택 수단(64)은 선택제어신호(SEL2)에 대응하여 제 3 출력신호(S3)와 제 4 출력신호(S4)중의 하나를 선택한다. 신호 선택 수단(63,64)는 예를 들어 반도체 스위치로 구성된다.
다르게 표현하면, 신호 분배 이상기에서, 제 1 실시예 내지 제 3 실시예에 따른 신호 분배 이상기는 2단 직렬접속된다. 상기 분배 이상기의 출력 신호는 교환된다.
이러한 경우, 제 1 이상기(61)에 의해 생성된 제 1 출력신호(S1) 및 제 2 출력신호(S2)중의 하나가 상기 신호 선택 수단(63)에 의해 선택되고, 제 2 이상기(62)의 입력 신호로 사용된다.
제 2 이상기(62)에 의해 생성된 제 3 출력신호(S3)와 제 4 출력신호(S4)중의 하나가 신호 선택 수단(64)에 의해 선택되고, 입력 신호에 대해 위상 차이를 갖는 출력신호로서 출력된다. 따라서, 2비트의 위상 차이를 갖는 2개 신호가 얻어진다.
제 4 측면에 따른 신호 분배 이상기에 따라, 신호 선택 수단(63)이 제 1 이상기(61)와 제 2 이상기(62) 사이에 배치된다. 선택제어신호는 출력신호를 교환하기 위해 신호 선택 수단으로 공급된다. 따라서, 입력신호에 대해 90°뿐만 아니라 45°및 60°의 위상 차이를 갖는 신호가 출력될 수 있다.
따라서, 범용 고성능 신호 분배 이상기가 IC상에서 실현될 수 있다.
제 1 내지 제 4 실시예에서, 대역 통과 필터 회로 및 전대역 통과 필터 회로가 기술되었다. 그러나, 본 발명은 입력 신호의 특정한 대역을 감쇠하는 대역 제거 필터 회로로 적용될 수 있다. 또한 본 발명에 따라, 위상을 시프트하는 필터 회로의 주파수 특성은 제한받지 않는다. 이러한 경우, 각각의 필터 회로를 구성하는 다수의 소자의 구성이 동일할지라도, 소자값은 다르다.
본 발명의 최선 실시예에 대해 설명했지만, 통상의 지식을 가진 자에게 그 형태 및 세부사항에서 전술한 것과 그외 여러 변경, 생략, 및 추가가 본 발명의 요지 및 범주에서 벗어나지 않는 범위내에서 이루어질 수 있다는 것이 인식되어야 한다.
앞서 설명한 바와 같이, 본 발명에 따르면, 구조가 동일하고 소자값이 다른 제 1 필터 회로 및 제 2 필터 회로가 IC상에 배치되기 때문에, 회로소자의 형성오차 영향이 억제된다. 따라서, 제 1 출력 신호 및 제 2 출력 신호의 주파수 특성이 개선된다.
또한, 그러한 소자의 구성과 함께, 출력신호에 대한 입력신호의 위상 차이가 변할 수 있다. 따라서, 범용 이상기가 실현될 수 있다.
따라서, 범용 고성능 이상기가 실현될 수 있다.
또한, 높은 절대 정밀도를 갖는 이상기가 구성될 수 있다.
또한, 본 발명에 따른 이상기가 수신장치의 고주파단으로 적용되는 경우, 그 크기는 축소되고 그 성능은 개선될 수 있다.

Claims (3)

  1. IC 칩상에 형성된 복수의 제 1 소자로 구성되고, 입력신호의 위상을 이동시켜서 제 1 출력신호를 출력하는 제 1 대역통과 필터;
    상기 IC 칩상의 상기 복수의 제 1 소자와 동시에 형성되는 복수의 제 2 소자로 구성되고, 상기 제 1 대역통과 필터와 동일한 회로 구조를 가지며, 상기 입력신호의 위상을 이동시켜서 상기 제 1 출력신호와 다른 위상을 갖는 제 2 출력신호를 출력하는 제 2 대역통과 필터; 및
    상기 제 1 대역통과 필터로부터 출력된 상기 제 1 출력신호 및 상기 제 2 대역통과 필터로부터 출력된 상기 제 2 출력신호로부터 선택된 하나의 출력신호를 출력하는 신호선택수단을 포함하고,
    상기 제 1 대역통과 필터 및 상기 제 2 대역통과 필터는 각각,
    복수의 저항기 및 복수의 커패시터로 구성되는 브리지(bridge)회로; 및
    상기 브리지회로의 후단(後段)에 연결된 출력 버퍼증폭기를 포함하는 것을 특징으로 하는 출력신호의 위상을 스위칭하기 위한 이상기.
  2. IC 칩상에 형성된 복수의 제 1 소자로 구성되고, 입력신호의 위상을 이동시켜서 제 1 출력신호를 출력하는 제 1 전역(全域) 통과 필터;
    상기 IC 칩상의 상기 복수의 제 1 소자와 동시에 형성되는 복수의 제 2 소자로 구성되고, 상기 제 1 전역 통과 필터와 동일한 회로 구조를 가지며, 상기 입력신호의 위상을 이동시켜서 상기 제 1 출력신호와 다른 위상을 갖는 제 2 출력신호를 출력하는 제 2 전역 통과 필터; 및
    상기 제 1 전역 통과 필터로부터 출력된 상기 제 1 출력신호 및 상기 제 2 전역 통과 필터로부터 출력된 상기 제 2 출력신호로부터 선택된 하나의 출력신호를 출력하는 신호선택수단을 포함하고,
    상기 제 1 전역 통과 필터 및 상기 제 2 전역 통과 필터는 각각,
    복수의 저항기 및 복수의 커패시터로 구성되는 브리지회로; 및
    상기 브리지회로의 후단에 연결된 출력 버퍼증폭기를 포함하는 것을 특징으로 하는 출력신호의 위상을 스위칭하기 위한 이상기.
  3. IC 칩상에 형성된 복수의 제 1 소자로 구성되고, 입력신호의 위상을 이동시켜서 제 1 출력신호를 출력하는 제 1 대역소거 필터;
    상기 IC 칩상의 상기 복수의 제 1 소자와 동시에 형성되는 복수의 제 2 소자로 구성되고, 상기 제 1 대역소거 필터와 동일한 회로 구조를 가지며, 상기 입력신호의 위상을 이동시켜서 상기 제 1 출력신호와 다른 위상을 갖는 제 2 출력신호를 출력하는 제 2 대역소거 필터; 및
    상기 제 1 대역소거 필터로부터 출력된 상기 제 1 출력신호 및 상기 제 2 대역소거 필터로부터 출력된 상기 제 2 출력신호로부터 선택된 하나의 출력신호를 출력하는 신호선택수단을 포함하고,
    상기 제 1 대역소거 필터 및 상기 제 2 대역소거 필터는 각각,
    복수의 저항기 및 복수의 커패시터로 구성되는 브리지회로; 및
    상기 브리지회로의 후단에 연결된 출력 버퍼증폭기를 포함하는 것을 특징으로 하는 출력신호의 위상을 스위칭하기 위한 이상기.
KR1019980000511A 1997-01-13 1998-01-12 이상기 KR100341231B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP00394997A JP3357807B2 (ja) 1997-01-13 1997-01-13 受信装置および移相器
JPP09-003949 1997-01-13

Publications (2)

Publication Number Publication Date
KR19980070450A KR19980070450A (ko) 1998-10-26
KR100341231B1 true KR100341231B1 (ko) 2002-08-22

Family

ID=11571375

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980000511A KR100341231B1 (ko) 1997-01-13 1998-01-12 이상기

Country Status (3)

Country Link
US (1) US6057723A (ko)
JP (1) JP3357807B2 (ko)
KR (1) KR100341231B1 (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2229236T3 (es) * 1994-01-11 2005-04-16 Dyax Corporation Inhibidores de la plasmina humana derivados de los dominios de kunitz.
US6636107B2 (en) * 2000-03-28 2003-10-21 International Rectifier Corporation Active filter for reduction of common mode current
US6495998B1 (en) 2000-09-28 2002-12-17 Sunrise Telecom Corp. Selectable band-pass filtering apparatus and method
US6690230B2 (en) 2001-05-17 2004-02-10 International Rectifier Corporation Active common mode filter connected in A-C line
US6804502B2 (en) 2001-10-10 2004-10-12 Peregrine Semiconductor Corporation Switch circuit and method of switching radio frequency signals
US6819076B2 (en) * 2002-05-02 2004-11-16 International Rectifier Corporation Active EMI filter with magnetoresistive sensor for common mode noise current
JP2005328260A (ja) * 2004-05-13 2005-11-24 Mitsubishi Electric Corp バンドパスフィルタ
WO2006002347A1 (en) 2004-06-23 2006-01-05 Peregrine Semiconductor Corporation Integrated rf front end
WO2006090436A1 (ja) * 2005-02-23 2006-08-31 Renesas Technology Corp. 受信回路
WO2006132574A1 (en) * 2005-06-10 2006-12-14 Telefonaktiebolaget Lm Ericsson (Publ) A phase shifter device
US7910993B2 (en) 2005-07-11 2011-03-22 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink
US9653601B2 (en) 2005-07-11 2017-05-16 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
US20080076371A1 (en) 2005-07-11 2008-03-27 Alexander Dribinsky Circuit and method for controlling charge injection in radio frequency switches
US8742502B2 (en) 2005-07-11 2014-06-03 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
USRE48965E1 (en) 2005-07-11 2022-03-08 Psemi Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
US7890891B2 (en) 2005-07-11 2011-02-15 Peregrine Semiconductor Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
JP2008078995A (ja) 2006-09-21 2008-04-03 Nec Electronics Corp 移相回路
US7960772B2 (en) 2007-04-26 2011-06-14 Peregrine Semiconductor Corporation Tuning capacitance to enhance FET stack voltage withstand
EP3346611B1 (en) * 2008-02-28 2021-09-22 pSemi Corporation Method and apparatus for use in digitally tuning a capacitor in an integrated circuit device
JP5109886B2 (ja) * 2008-09-11 2012-12-26 富士通株式会社 群遅延特性補償装置及び群遅延特性補償方法
US8723260B1 (en) 2009-03-12 2014-05-13 Rf Micro Devices, Inc. Semiconductor radio frequency switch with body contact
IT1395322B1 (it) * 2009-08-20 2012-09-14 Maccaferri Spa Off Struttura di rivestimento di terreni comprendente uno strato di geocomposito ed un elemento di rinforzo ad elevata resistenza meccanica, e impianto e procedimento di fabbricazione di tale struttura
US9590674B2 (en) 2012-12-14 2017-03-07 Peregrine Semiconductor Corporation Semiconductor devices with switchable ground-body connection
US20150236748A1 (en) 2013-03-14 2015-08-20 Peregrine Semiconductor Corporation Devices and Methods for Duplexer Loss Reduction
US9406695B2 (en) 2013-11-20 2016-08-02 Peregrine Semiconductor Corporation Circuit and method for improving ESD tolerance and switching speed
US9831857B2 (en) 2015-03-11 2017-11-28 Peregrine Semiconductor Corporation Power splitter with programmable output phase shift
US9948281B2 (en) 2016-09-02 2018-04-17 Peregrine Semiconductor Corporation Positive logic digitally tunable capacitor
US10886911B2 (en) 2018-03-28 2021-01-05 Psemi Corporation Stacked FET switch bias ladders
US10236872B1 (en) 2018-03-28 2019-03-19 Psemi Corporation AC coupling modules for bias ladders
US10505530B2 (en) 2018-03-28 2019-12-10 Psemi Corporation Positive logic switch with selectable DC blocking circuit
US11476849B2 (en) 2020-01-06 2022-10-18 Psemi Corporation High power positive logic switch

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2509500A1 (fr) * 1981-07-10 1983-01-14 Efcis Analyseur spectral a filtres communs a deux voies, notamment pour la reconnaissance vocale
JPH0799425A (ja) * 1993-09-29 1995-04-11 Mitsubishi Electric Corp 移相器

Also Published As

Publication number Publication date
US6057723A (en) 2000-05-02
JPH10200376A (ja) 1998-07-31
JP3357807B2 (ja) 2002-12-16
KR19980070450A (ko) 1998-10-26

Similar Documents

Publication Publication Date Title
KR100341231B1 (ko) 이상기
US6020783A (en) RF notch filter having multiple notch and variable notch frequency characteristics
JP3928898B2 (ja) 集積イメージ阻止ミキサ
US9014653B2 (en) High-IF superheterodyne receiver incorporating high-Q complex band pass filter
US6823181B1 (en) Universal platform for software defined radio
US20060068740A1 (en) Receiver if circuit including image rejection mixer and active bandpass filter
US20060256216A1 (en) Downconverter and upconverter
US7164329B2 (en) Tunable phase shifer with a control signal generator responsive to DC offset in a mixed signal
WO2002084778A2 (en) Tunable phase shifter and applications for same
US20060262230A1 (en) Receiver if system having image rejection mixer and band-pass filter
JP2000511742A (ja) 多相フィルタからなる受信機及びフィルタ配置
JP3887018B2 (ja) 通信受信機
EP1199796B1 (en) Frequency Converter
US7085548B1 (en) Harmonic mixer
JP2002534828A (ja) 広帯域幅のｉｆイメージ排除受信機
US7340232B2 (en) Receiving system and semiconductor integrated circuit device for processing wireless communication signal
JP4763206B2 (ja) 多相フィルタ
US7127226B2 (en) Twin-T dual notch filter
US20060223472A1 (en) DC cancellation circuit
US20050157826A1 (en) Filtering signals
EP1052781A1 (en) Receiving apparatus and method
JP4322649B2 (ja) 受信装置および無線信号処理用半導体集積回路
JP2008067090A (ja) 周波数変換器
US7123070B2 (en) High frequency gain amplifier with phase compensation circuit
US6714602B1 (en) Demodulator and receiver

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090527

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee