JP3542476B2 - Ｓｏｉ構造のｃｍｏｓ回路 - Google Patents
Ｓｏｉ構造のｃｍｏｓ回路 Download PDFInfo
- Publication number
- JP3542476B2 JP3542476B2 JP33063797A JP33063797A JP3542476B2 JP 3542476 B2 JP3542476 B2 JP 3542476B2 JP 33063797 A JP33063797 A JP 33063797A JP 33063797 A JP33063797 A JP 33063797A JP 3542476 B2 JP3542476 B2 JP 3542476B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- circuit
- power supply
- soi structure
- pmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0021—Modifications of threshold
- H03K19/0027—Modifications of threshold in field effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
- H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0018—Special modifications or use of the back gate voltage of a FET
Description
【０００１】
【発明の属する技術分野】
この発明は、直列に接続された複数のＰＭＯＳトランジスタを備えたＳＯＩ構造のＣＭＯＳ回路に関するものである。
【０００２】
【従来の技術】
大規模集積回路（以下、ＬＳＩという）の高性能化は留まることを知らず、回路の高集積化、高速化が進行している。それにつれて、消費電力が増大している。最新のマイクロプロセッサでは、消費電力が数十ワットに達する製品も存在する。消費電力の増大により、チップ内部で発生する熱量が信頼性に影響するという問題、発熱対策として冷却用ファンなどを設けた場合に製造コストが増大するという問題、携帯情報端末機器に用いた場合に電池時間が低減するため使い勝手が悪くなるという問題などが生じている。そこで、エレクトロニクス業界およびユーザの双方にとって、ＬＳＩの性能を維持しつつ、消費電力を低減することが、急務の技術課題となっている。
【０００３】
消費電力を低減するために、最も有効な対策は、電源電圧を低くすることである。しかし、電源電圧を低くすると、ＭＯＳトランジスタの速度性能が低下し、回路の動作速度が低下してしまう。そこで、これまで、ＣＭＯＳ回路に対して、電源電圧を低くしても、動作速度が低下しないように、種々の対策が提案されてきた。最近、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）構造のＣＭＯＳ回路が注目されている。
【０００４】
ＳＯＩ構造のＣＭＯＳ回路の利点として、以下の３つを挙げることができる。第１に、文献１「“ＳＯＩ技術の研究開発動向”，応用物理，第６４巻，第１１号，ｐ１１０４−１１１０（１９９５）」の１１０６頁、右欄の２行目から８行目に記載されているように、ＳＯＩ構造のＣＭＯＳ回路は埋め込み酸化膜を備えているため寄生容量が小さく、従って、負荷の充放電に要する時間が短くなり動作速度が速くなるという点である。すなわち、電源電圧を低くしても、回路の動作速度を高く維持することができるという点である。
【０００５】
第２に、文献１の１１０６頁、右欄の２３行目から３３行目に記載されているように、電源電圧を低くしても基板バイアス電位によりＭＯＳトランジスタのしきい値電圧が上昇しないためＭＯＳトランジスタのスイッチング速度が低下せず、従って、電源電圧を低くしても、回路の動作速度を高く維持することができるという点である。
【０００６】
第３に、文献２「“Ａ Ｄｙｎａｍｉｃ Ｔｈｒｅｓｈｏｌｄ Ｖｏｌｔａｇｅ ＭＯＳＦＥＴ（ＤＴＭＯＳ） ｆｏｒ Ｕｌｔｒａ−Ｌｏｗ Ｖｏｌｔａｇｅ Ｏｐｅｒａｔｉｏｎ”，ＩＥＤＭ９４，ｐ８０９−８１２（１９９４）」に記載されているように、ＭＯＳトランジスタのボディの電位を制御することにより電源電圧を低くしてもＭＯＳトランジスタの電流駆動能力を維持することができ、従って、電源電圧を低くしても、回路の動作速度を高く維持することができるという点である。
【０００７】
図１４は従来のＳＯＩ構造のＣＭＯＳ回路の構成図である。図１４はＮＯＲ回路を示している。図１４において、１０１，１０２は第１，第２のＰＭＯＳトランジスタ、１０３，１０４は第１，第２のＮＭＯＳトランジスタである。また、１０５は電源に接続された高側基準電位配線、１０６はグランドに接続された低側基準電位配線である。また、Ａ，Ｂは信号が入力する第１，第２の入力端子、Ｃは信号が出力する出力端子である。
【０００８】
図１４に示す従来の回路では、第１，第２のＰＭＯＳトランジスタ１０１，１０２および第１，第２のＮＭＯＳトランジスタ１０３，１０４のボディを各トランジスタのゲートに接続することによって、電源電圧が低い場合でも、回路の動作速度を高く維持している。
【０００９】
【発明が解決しようとする課題】
従来のＳＯＩ構造のＣＭＯＳ回路は以上のように構成されているので、電源電圧を低くしても、回路の動作速度を高く維持することができる。しかし、このような従来のＳＯＩ構造のＣＭＯＳ回路でも、以下に示す課題がある。すなわち、一般に、ＮＭＯＳトランジスタのシリコン中での電子の移動度はＰＭＯＳトランジスタのシリコン中での正孔（以下、ホールという）の移動度に比べて約２倍大きく、従って、文献３「日経マイクロデバイス，９月号，１９９４年」の１５３頁、図１１に示されているように、ＮＭＯＳトランジスタおよびＰＭＯＳトランジスタの寸法が等しい場合、ＮＭＯＳトランジスタの電流値はＰＭＯＳトランジスタの電流値に比べて約２倍大きいが、回路が高集積化し電源電圧が低くなると移動度の乖離はさらに大きくなり、電流値の乖離もそれにつれてさらに大きくなる。その結果、ＮＯＲ回路などの直列に接続された複数のＰＭＯＳトランジスタを備えているＣＭＯＳ回路の論理しきい値が電源電位と接地電位との中間値からずれるため、回路動作に余裕がなくなりノイズに対する耐性が低くなる。また、出力信号の立ち上がりと立ち下がりの遷移時間が極端に異なるようになるため、高性能のＬＳＩを設計し製造することが困難となり回路の信頼性が低くなる。
【００１０】
このような課題に対して、ＮＭＯＳトランジスタおよびＰＭＯＳトランジスタの寸法を変更することにより対処する方法もあるが、その場合には、効率的なトランジスタの配置や配線が困難となるため、回路のレイアウトが複雑となるなどの新たな課題も生じる。
【００１１】
この発明は上記のような課題を解決するためになされたもので、論理しきい値を電源電位と接地電位との中間値に近づけることができるＳＯＩ構造のＣＭＯＳ回路を得ることを目的とする。
【００１２】
【課題を解決するための手段】
この発明に係るＳＯＩ構造のＣＭＯＳ回路は、ＰＭＯＳトランジスタのボディとゲートとを接続する、ボディの電位の下限値を、電源電位と、電源電位からビルトイン電位を引いた値との間の値にする電位制限回路を備えたものである。
【００１４】
この発明に係るＳＯＩ構造のＣＭＯＳ回路は、ＰＭＯＳトランジスタのボディと、電源に接続された高側基準電位配線とを接続する、ボディの電位を、電源電位と、電源電位からビルトイン電位を引いた値との間の一定の値にするボディ電位発生回路を備え、ＮＭＯＳトランジスタのボディをグランドに接続された低側基準電位配線に接続したものである。
【００１５】
この発明に係るＳＯＩ構造のＣＭＯＳ回路は、ＮＭＯＳトランジスタのボディと、電源に接続された高側基準電位配線とを接続する、ボディの電位を、接地電位と、接地電位からビルトイン電位を引いた値との間の一定の値にするボディ電位発生回路を備え、ＰＭＯＳトランジスタのボディを電源に接続された高側基準電位配線に接続したものである。
【００１６】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１によるＳＯＩ構造のＣＭＯＳ回路を示す構成図である。図１はＮＯＲ回路を示している。図１において、１，２は第１，第２のＰＭＯＳトランジスタ（ＰＭＯＳトランジスタ）、３，４は第１，第２のＮＭＯＳトランジスタ（ＮＭＯＳトランジスタ）である。また、５は電源に接続された電源電位ＶＤＤの高側基準電位配線、６はグランドに接続された接地電位ＶＳＳの低側基準電位配線である。また、Ａ，Ｂは信号が入力する第１，第２の入力端子、Ｃは信号が出力する出力端子である。
【００１７】
図１に示すこの発明の実施の形態１の回路では、第１，第２のＰＭＯＳトランジスタ１，２を直列に接続し、第１，第２のＮＭＯＳトランジスタ３，４を第２のＰＭＯＳトランジスタ２に接続している。
【００１８】
また、第１，第２のＰＭＯＳトランジスタ１，２のボディを各トランジスタのゲートに接続し、第１，第２のＮＭＯＳトランジスタ３，４のボディを低側基準電位配線６に接続している。
【００１９】
また、第１の入力端子Ａを第１のＰＭＯＳトランジスタ１のゲートおよび第１のＮＭＯＳトランジスタ３のゲートに接続し、第２の入力端子Ｂを第２のＰＭＯＳトランジスタ２のゲートおよび第２のＮＭＯＳトランジスタ４のゲートに接続している。
【００２０】
次に動作について説明する。
第１のＰＭＯＳトランジスタ１のゲートに接地電位ＶＳＳのＬ信号が入力し、第１のＰＭＯＳトランジスタ１がＯＮ状態となるとき、第１のＰＭＯＳトランジスタ１のボディが接地電位ＶＳＳとなり、第１のＰＭＯＳトランジスタ１のしきい値電圧が低くなるため、電流駆動能力が高くなる。
【００２１】
また、第１のＰＭＯＳトランジスタ１のゲートに電源電位ＶＤＤのＨ信号が入力し、第１のＰＭＯＳトランジスタ１がＯＦＦ状態となるとき、第１のＰＭＯＳトランジスタ１のボディが電源電位ＶＤＤとなり、第１のＰＭＯＳトランジスタ１のしきい値電圧が高くなるため、リーク電流が減少する。
【００２２】
同様に、第２のＰＭＯＳトランジスタ２のゲートにＬ信号が入力し、第２のＰＭＯＳトランジスタ２がＯＮ状態となるとき、第２のＰＭＯＳトランジスタ２のボディが接地電位ＶＳＳとなり、第２のＰＭＯＳトランジスタ２のしきい値電圧が低くなるため、電流駆動能力が高くなる。
【００２３】
また、第２のＰＭＯＳトランジスタ２のゲートにＨ信号が入力し、第２のＰＭＯＳトランジスタ２がＯＦＦ状態となるとき、第２のＰＭＯＳトランジスタ２のボディが電源電位ＶＤＤとなり、第２のＰＭＯＳトランジスタ２のしきい値電圧が高くなるため、リーク電流が減少する。
【００２４】
一方、第１のＮＭＯＳトランジスタ３のゲートにＬ信号が入力しても、Ｈ信号が入力しても、第１のＮＭＯＳトランジスタ３のしきい値電圧は変化しないため、電流駆動能力、リーク電流は変化しない。
【００２５】
以上のように、この実施の形態１によれば、第１，第２のＰＭＯＳトランジスタ１，２のボディを各トランジスタのゲートに接続し、第１，第２のＮＭＯＳトランジスタ３，４のボディを低側基準電位配線６に接続している。このため、第１，第２のＰＭＯＳトランジスタ１，２がＯＮ状態のとき、第１，第２のＰＭＯＳトランジスタ１，２の電流駆動能力が高くなるのに対して、第１，第２のＮＭＯＳトランジスタ３，４がＯＮ状態のときでも、第１，第２のＮＭＯＳトランジスタ３，４の電流駆動能力は高くならず、第１，第２のＰＭＯＳトランジスタ１，２の電流駆動能力が第１，第２のＮＭＯＳトランジスタ３，４の電流駆動能力に近づき、第１，第２のＰＭＯＳトランジスタ１，２の電流値と第１，第２のＮＭＯＳトランジスタ３，４の電流値の乖離が小さくなる。従って、第１，第２のＰＭＯＳトランジスタ１，２および第１，第２のＮＭＯＳトランジスタ３，４の寸法を変更することなしに、ＣＭＯＳ回路の論理しきい値が電源電位ＶＤＤと接地電位ＶＳＳとの中間値側に補正されるため、回路動作に余裕が生まれノイズに対する耐性が高くなる効果が得られる。また、出力信号の立ち上がりおよび立ち下がりの遷移時間の差が小さくなるため、高性能のＬＳＩを設計し製造することが容易となり回路の信頼性が高くなる効果が得られる。
【００２６】
また、第１，第２のＰＭＯＳトランジスタ１，２は、ＯＮ状態となるとき、電流駆動能力が高く、ＯＦＦ状態となるとき、リーク電流が低い理想的なトランジスタ動作をする効果が得られる。
【００２７】
実施の形態２．
上記実施の形態１では、第１，第２のＰＭＯＳトランジスタ１，２のボディを各トランジスタのゲートに直接接続しているため、電源電位ＶＤＤがビルトイン電位ＶＢＬより大きい場合、第１，第２のＰＭＯＳトランジスタ１，２のソースとボディとの間にビルトイン電位ＶＢＬ以上の電圧がかかる場合がある。すなわち、電源電位ＶＤＤがビルトイン電位ＶＢＬより大きい場合、第１，第２のＰＭＯＳトランジスタ１，２のゲートにＬ信号が入力するとき、第１，第２のＰＭＯＳトランジスタ１，２のボディが接地電位ＶＳＳとなり、ソースが電源電位ＶＤＤとなるため、ソースとボディとの間にビルトイン電位ＶＢＬ以上の電圧がかかる。このとき、第１，第２のＰＭＯＳトランジスタ１，２は、ボディがベース、ソース，ドレインがエミッタ，コレクタとして機能する寄生バイポーラ動作をするため、正常な動作ができなくなる。
【００２８】
この実施の形態２では、電源電位ＶＤＤがビルトイン電位ＶＢＬより大きい場合でも、第１，第２のＰＭＯＳトランジスタ１，２のソースとボディとの間にビルトイン電位ＶＢＬ以上の電圧がかかることがないように、第１，第２のＰＭＯＳトランジスタ１，２のボディを各トランジスタのゲートに電位制限回路を介して接続する場合について説明する。
【００２９】
図２はこの発明の実施の形態２によるＳＯＩ構造のＣＭＯＳ回路を示す構成図である。図２はＮＯＲ回路を示している。図２において、７は第１のＰＭＯＳトランジスタ１のボディとゲートとを接続する第１の電位制限回路（電位制限回路）、８は第２のＰＭＯＳトランジスタ２のボディとゲートとを接続する第２の電位制限回路（電位制限回路）である。その他の構成要素は図１に同一符号を付して示したものと同等である。
【００３０】
図３はこの発明の実施の形態２によるＳＯＩ構造のＣＭＯＳ回路に用いる第１，第２の電位制限回路の構成図である。図３において、９はゲートとドレインとが接続された第３のＰＭＯＳトランジスタである。また、Ｄは第１のＰＭＯＳトランジスタ１のゲートあるいは第２のＰＭＯＳトランジスタ２のゲートと接続する接続端子であり、Ｅは第１のＰＭＯＳトランジスタ１のボディあるいは第２のＰＭＯＳトランジスタ２のボディと接続する接続端子である。
【００３１】
図３に示すこの発明の実施の形態２によるＳＯＩ構造のＣＭＯＳ回路に用いる第１，第２の電位制限回路７，８は、第３のＰＭＯＳトランジスタ９のしきい値電圧を変えることにより、グランドを基準としたボディの電位の下限値ＶＨを、電源電位ＶＤＤと、電源電位ＶＤＤからビルトイン電位ＶＢＬを引いた値との間の値にするものである。すなわち、第３のＰＭＯＳトランジスタ９のしきい値電圧を変えることにより、ボディの電位の下限値ＶＨを、図４に示すように、直線ＶＨ＝ＶＤＤと直線ＶＨ＝ＶＤＤ−ＶＢＬとの間の値にするものである。なお、図４の縦軸はＶＨであり、横軸はＶＤＤである。
【００３２】
例えば、第１のＰＭＯＳトランジスタ１のゲートに図５（Ａ）に示す上限が電源電位ＶＤＤであり下限が接地電位ＶＳＳであるパルス信号が入力する場合、第１のＰＭＯＳトランジスタ１のボディの電位は、図５（Ｂ）に示すように、パルス信号の電位がＶＨ以下のときＶＨとなり、パルス信号の電位がＶＨより大きいときパルス信号と同じ電位となる。なお、図５（Ａ）の縦軸は入力信号の電位であり、図５（Ｂ）の縦軸はボディの電位であり、図５（Ａ），（Ｂ）の横軸は時間である。
【００３３】
以上のように、この実施の形態２によれば、第１，第２のＰＭＯＳトランジスタ１，２のボディを各トランジスタのゲートに電位制限回路を介して接続し、第１，第２のＮＭＯＳトランジスタ３，４のボディを低側基準電位配線６に接続しているので、実施の形態１と同様の効果が得られる。
【００３４】
また、第１，第２のＰＭＯＳトランジスタ１，２のボディを各トランジスタのゲートに電位制限回路を介して接続しているので、電源電位ＶＤＤがビルトイン電位ＶＢＬより大きい場合でも正常に動作する効果が得られる。
【００３５】
実施の形態３．
図６はこの発明の実施の形態３によるＳＯＩ構造のＣＭＯＳ回路を示す構成図である。図６はＮＯＲ回路を示している。図６において、１０は第１，第２のＰＭＯＳトランジスタ１，２のボディと高側基準電位配線５とを接続するボディ電位発生回路である。その他の構成要素は図１に同一符号を付して示したものと同等である。
【００３６】
図７はこの発明の実施の形態３によるＳＯＩ構造のＣＭＯＳ回路に用いるボディ電位発生回路の構成図である。図７において、１１，１２は第４，第５のＰＭＯＳトランジスタ、１３〜１５は第１〜第３のキャパシタ、１６はコイル、１７は抵抗である。また、Ｆは高側基準電位配線５と接続する接続端子、Ｇは第１，第２のＰＭＯＳトランジスタ１，２のボディと接続する接続端子、Ｈはグランドと接続する接続端子である。
【００３７】
図７に示すこの発明の実施の形態３によるＳＯＩ構造のＣＭＯＳ回路に用いるボディ電位発生回路１０は、交互にオン・オフさせる第４，第５のＰＭＯＳトランジスタ１１，１２のオン・オフ時間を変えることにより、ソースを基準としたボディの電位ＶＨを、電源電位ＶＤＤと、電源電位ＶＤＤからビルトイン電位ＶＢＬを引いた値との間の一定の値にするものである。すなわち、第４，第５のＰＭＯＳトランジスタ１１，１２のオン・オフ時間を変えることにより、ボディの電位ＶＨを、図８に示すように、直線ＶＨ＝ＶＤＤと直線ＶＨ＝ＶＤＤ−ＶＢＬとの間の一定の値にするものである。なお、図８の縦軸はＶＨであり、横軸はＶＤＤである。
【００３８】
以上のように、この実施の形態３によれば、第１，第２のＰＭＯＳトランジスタ１，２のボディを高側基準電位配線５にボディ電位発生回路１０を介して接続し、第１，第２のＮＭＯＳトランジスタ３，４のボディを低側基準電位配線６に接続している。このため、第１，第２のＰＭＯＳトランジスタ１，２がＯＮ状態のとき、第１，第２のＰＭＯＳトランジスタ１，２の電流駆動能力が高くなるのに対して、第１，第２のＮＭＯＳトランジスタ３，４がＯＮ状態のときでも、第１，第２のＮＭＯＳトランジスタ３，４の電流駆動能力は高くならず、第１，第２のＰＭＯＳトランジスタ１，２の電流駆動能力が第１，第２のＮＭＯＳトランジスタ３，４の電流駆動能力に近づき、第１，第２のＰＭＯＳトランジスタ１，２の電流値と第１，第２のＮＭＯＳトランジスタ３，４の電流値の乖離が小さくなる。従って、実施の形態１と同様の効果が得られる。
【００３９】
また、第１，第２のＰＭＯＳトランジスタ１，２のボディを各トランジスタのゲートに接続していないため、第１，第２のＰＭＯＳトランジスタ１，２のゲートに入力する信号の寄生容量が実施の形態１および実施の形態２の場合より小さくなる効果が得られる。
【００４０】
また、第１，第２のＰＭＯＳトランジスタ１，２のボディを高側基準電位配線５にボディ電位発生回路１０を介して接続しているので、第１，第２のＰＭＯＳトランジスタ１，２のボディの電位ＶＨが一定の値となり、実施の形態１および実施の形態２のように第１，第２のＰＭＯＳトランジスタ１，２のボディの電位ＶＨが変化する場合より、正確な回路シミュレーションを実現でき、信頼性の高い回路を設計し、製造することが容易となる効果が得られる。これは、ボディの電位ＶＨが変化する場合、トランジスタの電気特性が複雑に変化するためである。
【００４１】
なお、図７に示すボディ電位発生回路１０で、ボディの電位ＶＨを、電源電位ＶＤＤと、電源電位ＶＤＤからビルトイン電位ＶＢＬを引いた値との間の一定の値にすることができない場合には、図９に示すように、図７に示す回路に、ゲートとドレインとが接続された第６のＰＭＯＳトランジスタ１８を接続することにより、ボディの電位ＶＨを、電源電位ＶＤＤと、電源電位ＶＤＤからビルトイン電位ＶＢＬを引いた値との間の一定の値にすることができる。
【００４２】
実施の形態４．
図１０はこの発明の実施の形態４によるＳＯＩ構造のＣＭＯＳ回路を示す構成図である。図１０はＮＯＲ回路を示している。図１０において、１９は第１，第２のＮＭＯＳトランジスタ３，４のボディと高側基準電位配線５とを接続するボディ電位発生回路である。その他の構成要素は図１に同一符号を付して示したものと同等である。
【００４３】
図１１はこの発明の実施の形態４によるＳＯＩ構造のＣＭＯＳ回路に用いるボディ電位発生回路の構成図である。図１１において、２０，２１は第３，第４のＮＭＯＳトランジスタ、２２は奇数個のインバータを直列に接続した構成のリング発振回路、２３は第４のキャパシタである。また、Ｉは第１，第２のＮＭＯＳトランジスタ３，４のボディと接続する接続端子、Ｊはグランドと接続する接続端子である。高側基準電位配線５はリング発振回路２２の各インバータと接続する。
【００４４】
図１１に示すこの発明の実施の形態４によるＳＯＩ構造のＣＭＯＳ回路に用いるボディ電位発生回路１９は、第３，第４のＮＭＯＳトランジスタ２０，２１のしきい値電圧を変えることにより、ソースを基準としたボディの電位ＶＨを、接地電位ＶＳＳと、接地電位ＶＳＳからビルトイン電位ＶＢＬを引いた値との間の一定の値にするものである。すなわち、第３，第４のＮＭＯＳトランジスタのオン・オフ時間を変えることにより、ボディの電位ＶＨを、図１２に示すように、直線ＶＨ＝ＶＳＳと直線ＶＨ＝ＶＳＳ−ＶＢＬとの間の一定の値にするものである。なお、図１２の縦軸はＶＨであり、横軸はＶＤＤである。
【００４５】
以上のように、この実施の形態４によれば、第１，第２のＮＭＯＳトランジスタ３，４のボディを高側基準電位配線５にボディ電位発生回路１９を介して接続し、第１，第２のＰＭＯＳトランジスタ１，２のボディを低側基準電位配線６に接続している。このため、第１，第２のＰＭＯＳトランジスタ１，２がＯＮ状態のときでも、第１，第２のＰＭＯＳトランジスタ１，２の電流駆動能力が高くならないのに対して、第１，第２のＮＭＯＳトランジスタ３，４がＯＮ状態のとき、第１，第２のＮＭＯＳトランジスタ３，４の電流駆動能力は低くなり、第１，第２のＮＭＯＳトランジスタ３，４の電流駆動能力が第１，第２のＰＭＯＳトランジスタ１，２の電流駆動能力に近づき、第１，第２のＰＭＯＳトランジスタ１，２の電流値と第１，第２のＮＭＯＳトランジスタ３，４の電流値の乖離が小さくなる。従って、第１，第２のＰＭＯＳトランジスタ１，２および第１，第２のＮＭＯＳトランジスタ３，４の寸法を変更することなしに、ＣＭＯＳ回路の論理しきい値が電源電位ＶＤＤと接地電位ＶＳＳとの中間値側に補正されるため、回路動作に余裕が生まれノイズに対する耐性が高くなる効果が得られる。また、出力信号の立ち上がりおよび立ち下がりの遷移時間の差が小さくなるため、高性能のＬＳＩを設計し製造することが容易となり回路の信頼性が高くなる効果が得られる。
【００４６】
また、第１，第２のＮＭＯＳトランジスタ３，４のボディを高側基準電位配線５にボディ電位発生回路１９を介して接続しているので、第１，第２のＮＭＯＳトランジスタ３，４のしきい値電圧が高くなりリーク電流が小さくなる効果が得られる。
【００４７】
なお、図１１に示すボディ電位発生回路１９では、ボディ電位ＶＨを、接地電位ＶＳＳと、接地電位ＶＳＳからビルトイン電位ＶＢＬを引いた値との間の一定の値にすることができない場合には、図１３に示すように、図１１に示す回路に、ゲートとドレインとが接続された第５のＮＭＯＳトランジスタ２４を接続することにより、ボディの電位ＶＨを、接地電位ＶＳＳと、接地電位ＶＳＳからビルトイン電位ＶＢＬを引いた値との間の一定の値にすることができる。
【００４８】
この発明の関連技術として、ＰＭＯＳトランジスタのボディを正の一定の電位とする例およびＮＭＯＳトランジスタのボディを負の一定の電位とする例が特開平３−６６１５９号公報および特開平９−５５６５２号公報に示されているが、これらの公報にはボディの電位の大きさについて何ら示されていない。
【００４９】
【発明の効果】
以上のように、この発明によれば、ＳＯＩ構造のＣＭＯＳ回路を、ＰＭＯＳトランジスタのボディとゲートとを接続する、ボディの電位の下限値を、電源電位と、電源電位からビルトイン電位を引いた値との間の値にする電位制限回路を備えるように構成したので、電源電位がビルトイン電位より大きい場合でも正常に動作する効果がある。
【００５１】
この発明によれば、ＳＯＩ構造のＣＭＯＳ回路を、ＰＭＯＳトランジスタのボディと、電源に接続された高側基準電位配線とを接続する、ボディの電位を、電源電位と、電源電位からビルトイン電位を引いた値との間の一定の値にするボディ電位発生回路を備え、ＮＭＯＳトランジスタのボディがグランドに接続された低側基準電位配線に接続するように構成したので、ＣＭＯＳ回路の論理しきい値が電源電位と接地電位との中間値側に補正され、回路動作に余裕が生まれノイズに対する耐性が高くなる効果がある。
また、出力信号の立ち上がりおよび立ち下がりの遷移時間の差が小さくなり、高性能のＬＳＩを設計し製造することが容易となり回路の信頼性が高くなる効果がある。
さらに、ＰＭＯＳトランジスタのボディの電位が一定の値となり、正確な回路シミュレーションを実現でき、信頼性の高い回路を設計し、製造することが容易となる効果がある。
【００５２】
この発明によれば、ＳＯＩ構造のＣＭＯＳ回路を、ＮＭＯＳトランジスタのボディと、電源に接続された高側基準電位配線とを接続する、ボディの電位を、接地電位と、接地電位からビルトイン電位を引いた値との間の一定の値にするボディ電位発生回路を備え、ＰＭＯＳトランジスタのボディが電源に接続された高側基準電位配線に接続するように構成したので、ＣＭＯＳ回路の論理しきい値が電源電位と接地電位との中間値側に補正され、回路動作に余裕が生まれノイズに対する耐性が高くなる効果がある。また、出力信号の立ち上がりおよび立ち下がりの遷移時間の差が小さくなり、高性能のＬＳＩを設計し製造することが容易となり回路の信頼性が高くなる効果がある。また、ＮＭＯＳトランジスタのしきい値電圧が高くなりリーク電流が小さくなる効果が得られる。
【図面の簡単な説明】
【図１】この発明の実施の形態１によるＳＯＩ構造のＣＭＯＳ回路を示す構成図である。
【図２】この発明の実施の形態２によるＳＯＩ構造のＣＭＯＳ回路を示す構成図である。
【図３】この発明の実施の形態２によるＳＯＩ構造のＣＭＯＳ回路に用いる第１，第２の電位制限回路を示す構成図である。
【図４】ＰＭＯＳトランジスタのボディの電位の下限の範囲を示すグラフ図である。
【図５】この発明の実施の形態２によるＳＯＩ構造のＣＭＯＳ回路の動作説明図である。
【図６】この発明の実施の形態３によるＳＯＩ構造のＣＭＯＳ回路を示す構成図である。
【図７】この発明の実施の形態３によるＳＯＩ構造のＣＭＯＳ回路に用いるボディ電位発生回路を示す構成図である。
【図８】ＰＭＯＳトランジスタのボディの電位の範囲を示すグラフ図である。
【図９】この発明の実施の形態３によるＳＯＩ構造のＣＭＯＳ回路に用いる他のボディ電位発生回路を示す構成図である。
【図１０】この発明の実施の形態４によるＳＯＩ構造のＣＭＯＳ回路を示す構成図である。
【図１１】この発明の実施の形態４によるＳＯＩ構造のＣＭＯＳ回路に用いるボディ電位発生回路を示す構成図である。
【図１２】ＮＭＯＳトランジスタのボディの電位の範囲を示すグラフ図である。
【図１３】この発明の実施の形態４によるＳＯＩ構造のＣＭＯＳ回路に用いる他のボディ電位発生回路を示す構成図である。
【図１４】従来のＳＯＩ構造のＣＭＯＳ回路を示す構成図である。
【符号の説明】
１，２ 第１，第２のＰＭＯＳトランジスタ（ＰＭＯＳトランジスタ）、３，４ 第１，第２のＮＭＯＳトランジスタ（ＮＭＯＳトランジスタ）、５ 高側基準電位配線、６ 低側基準電位配線、７，８ 第１，第２の電位制限回路（電位制限回路）、１０，１９ ボディ電位発生回路。
【発明の属する技術分野】
この発明は、直列に接続された複数のＰＭＯＳトランジスタを備えたＳＯＩ構造のＣＭＯＳ回路に関するものである。
【０００２】
【従来の技術】
大規模集積回路（以下、ＬＳＩという）の高性能化は留まることを知らず、回路の高集積化、高速化が進行している。それにつれて、消費電力が増大している。最新のマイクロプロセッサでは、消費電力が数十ワットに達する製品も存在する。消費電力の増大により、チップ内部で発生する熱量が信頼性に影響するという問題、発熱対策として冷却用ファンなどを設けた場合に製造コストが増大するという問題、携帯情報端末機器に用いた場合に電池時間が低減するため使い勝手が悪くなるという問題などが生じている。そこで、エレクトロニクス業界およびユーザの双方にとって、ＬＳＩの性能を維持しつつ、消費電力を低減することが、急務の技術課題となっている。
【０００３】
消費電力を低減するために、最も有効な対策は、電源電圧を低くすることである。しかし、電源電圧を低くすると、ＭＯＳトランジスタの速度性能が低下し、回路の動作速度が低下してしまう。そこで、これまで、ＣＭＯＳ回路に対して、電源電圧を低くしても、動作速度が低下しないように、種々の対策が提案されてきた。最近、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）構造のＣＭＯＳ回路が注目されている。
【０００４】
ＳＯＩ構造のＣＭＯＳ回路の利点として、以下の３つを挙げることができる。第１に、文献１「“ＳＯＩ技術の研究開発動向”，応用物理，第６４巻，第１１号，ｐ１１０４−１１１０（１９９５）」の１１０６頁、右欄の２行目から８行目に記載されているように、ＳＯＩ構造のＣＭＯＳ回路は埋め込み酸化膜を備えているため寄生容量が小さく、従って、負荷の充放電に要する時間が短くなり動作速度が速くなるという点である。すなわち、電源電圧を低くしても、回路の動作速度を高く維持することができるという点である。
【０００５】
第２に、文献１の１１０６頁、右欄の２３行目から３３行目に記載されているように、電源電圧を低くしても基板バイアス電位によりＭＯＳトランジスタのしきい値電圧が上昇しないためＭＯＳトランジスタのスイッチング速度が低下せず、従って、電源電圧を低くしても、回路の動作速度を高く維持することができるという点である。
【０００６】
第３に、文献２「“Ａ Ｄｙｎａｍｉｃ Ｔｈｒｅｓｈｏｌｄ Ｖｏｌｔａｇｅ ＭＯＳＦＥＴ（ＤＴＭＯＳ） ｆｏｒ Ｕｌｔｒａ−Ｌｏｗ Ｖｏｌｔａｇｅ Ｏｐｅｒａｔｉｏｎ”，ＩＥＤＭ９４，ｐ８０９−８１２（１９９４）」に記載されているように、ＭＯＳトランジスタのボディの電位を制御することにより電源電圧を低くしてもＭＯＳトランジスタの電流駆動能力を維持することができ、従って、電源電圧を低くしても、回路の動作速度を高く維持することができるという点である。
【０００７】
図１４は従来のＳＯＩ構造のＣＭＯＳ回路の構成図である。図１４はＮＯＲ回路を示している。図１４において、１０１，１０２は第１，第２のＰＭＯＳトランジスタ、１０３，１０４は第１，第２のＮＭＯＳトランジスタである。また、１０５は電源に接続された高側基準電位配線、１０６はグランドに接続された低側基準電位配線である。また、Ａ，Ｂは信号が入力する第１，第２の入力端子、Ｃは信号が出力する出力端子である。
【０００８】
図１４に示す従来の回路では、第１，第２のＰＭＯＳトランジスタ１０１，１０２および第１，第２のＮＭＯＳトランジスタ１０３，１０４のボディを各トランジスタのゲートに接続することによって、電源電圧が低い場合でも、回路の動作速度を高く維持している。
【０００９】
【発明が解決しようとする課題】
従来のＳＯＩ構造のＣＭＯＳ回路は以上のように構成されているので、電源電圧を低くしても、回路の動作速度を高く維持することができる。しかし、このような従来のＳＯＩ構造のＣＭＯＳ回路でも、以下に示す課題がある。すなわち、一般に、ＮＭＯＳトランジスタのシリコン中での電子の移動度はＰＭＯＳトランジスタのシリコン中での正孔（以下、ホールという）の移動度に比べて約２倍大きく、従って、文献３「日経マイクロデバイス，９月号，１９９４年」の１５３頁、図１１に示されているように、ＮＭＯＳトランジスタおよびＰＭＯＳトランジスタの寸法が等しい場合、ＮＭＯＳトランジスタの電流値はＰＭＯＳトランジスタの電流値に比べて約２倍大きいが、回路が高集積化し電源電圧が低くなると移動度の乖離はさらに大きくなり、電流値の乖離もそれにつれてさらに大きくなる。その結果、ＮＯＲ回路などの直列に接続された複数のＰＭＯＳトランジスタを備えているＣＭＯＳ回路の論理しきい値が電源電位と接地電位との中間値からずれるため、回路動作に余裕がなくなりノイズに対する耐性が低くなる。また、出力信号の立ち上がりと立ち下がりの遷移時間が極端に異なるようになるため、高性能のＬＳＩを設計し製造することが困難となり回路の信頼性が低くなる。
【００１０】
このような課題に対して、ＮＭＯＳトランジスタおよびＰＭＯＳトランジスタの寸法を変更することにより対処する方法もあるが、その場合には、効率的なトランジスタの配置や配線が困難となるため、回路のレイアウトが複雑となるなどの新たな課題も生じる。
【００１１】
この発明は上記のような課題を解決するためになされたもので、論理しきい値を電源電位と接地電位との中間値に近づけることができるＳＯＩ構造のＣＭＯＳ回路を得ることを目的とする。
【００１２】
【課題を解決するための手段】
この発明に係るＳＯＩ構造のＣＭＯＳ回路は、ＰＭＯＳトランジスタのボディとゲートとを接続する、ボディの電位の下限値を、電源電位と、電源電位からビルトイン電位を引いた値との間の値にする電位制限回路を備えたものである。
【００１４】
この発明に係るＳＯＩ構造のＣＭＯＳ回路は、ＰＭＯＳトランジスタのボディと、電源に接続された高側基準電位配線とを接続する、ボディの電位を、電源電位と、電源電位からビルトイン電位を引いた値との間の一定の値にするボディ電位発生回路を備え、ＮＭＯＳトランジスタのボディをグランドに接続された低側基準電位配線に接続したものである。
【００１５】
この発明に係るＳＯＩ構造のＣＭＯＳ回路は、ＮＭＯＳトランジスタのボディと、電源に接続された高側基準電位配線とを接続する、ボディの電位を、接地電位と、接地電位からビルトイン電位を引いた値との間の一定の値にするボディ電位発生回路を備え、ＰＭＯＳトランジスタのボディを電源に接続された高側基準電位配線に接続したものである。
【００１６】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１によるＳＯＩ構造のＣＭＯＳ回路を示す構成図である。図１はＮＯＲ回路を示している。図１において、１，２は第１，第２のＰＭＯＳトランジスタ（ＰＭＯＳトランジスタ）、３，４は第１，第２のＮＭＯＳトランジスタ（ＮＭＯＳトランジスタ）である。また、５は電源に接続された電源電位ＶＤＤの高側基準電位配線、６はグランドに接続された接地電位ＶＳＳの低側基準電位配線である。また、Ａ，Ｂは信号が入力する第１，第２の入力端子、Ｃは信号が出力する出力端子である。
【００１７】
図１に示すこの発明の実施の形態１の回路では、第１，第２のＰＭＯＳトランジスタ１，２を直列に接続し、第１，第２のＮＭＯＳトランジスタ３，４を第２のＰＭＯＳトランジスタ２に接続している。
【００１８】
また、第１，第２のＰＭＯＳトランジスタ１，２のボディを各トランジスタのゲートに接続し、第１，第２のＮＭＯＳトランジスタ３，４のボディを低側基準電位配線６に接続している。
【００１９】
また、第１の入力端子Ａを第１のＰＭＯＳトランジスタ１のゲートおよび第１のＮＭＯＳトランジスタ３のゲートに接続し、第２の入力端子Ｂを第２のＰＭＯＳトランジスタ２のゲートおよび第２のＮＭＯＳトランジスタ４のゲートに接続している。
【００２０】
次に動作について説明する。
第１のＰＭＯＳトランジスタ１のゲートに接地電位ＶＳＳのＬ信号が入力し、第１のＰＭＯＳトランジスタ１がＯＮ状態となるとき、第１のＰＭＯＳトランジスタ１のボディが接地電位ＶＳＳとなり、第１のＰＭＯＳトランジスタ１のしきい値電圧が低くなるため、電流駆動能力が高くなる。
【００２１】
また、第１のＰＭＯＳトランジスタ１のゲートに電源電位ＶＤＤのＨ信号が入力し、第１のＰＭＯＳトランジスタ１がＯＦＦ状態となるとき、第１のＰＭＯＳトランジスタ１のボディが電源電位ＶＤＤとなり、第１のＰＭＯＳトランジスタ１のしきい値電圧が高くなるため、リーク電流が減少する。
【００２２】
同様に、第２のＰＭＯＳトランジスタ２のゲートにＬ信号が入力し、第２のＰＭＯＳトランジスタ２がＯＮ状態となるとき、第２のＰＭＯＳトランジスタ２のボディが接地電位ＶＳＳとなり、第２のＰＭＯＳトランジスタ２のしきい値電圧が低くなるため、電流駆動能力が高くなる。
【００２３】
また、第２のＰＭＯＳトランジスタ２のゲートにＨ信号が入力し、第２のＰＭＯＳトランジスタ２がＯＦＦ状態となるとき、第２のＰＭＯＳトランジスタ２のボディが電源電位ＶＤＤとなり、第２のＰＭＯＳトランジスタ２のしきい値電圧が高くなるため、リーク電流が減少する。
【００２４】
一方、第１のＮＭＯＳトランジスタ３のゲートにＬ信号が入力しても、Ｈ信号が入力しても、第１のＮＭＯＳトランジスタ３のしきい値電圧は変化しないため、電流駆動能力、リーク電流は変化しない。
【００２５】
以上のように、この実施の形態１によれば、第１，第２のＰＭＯＳトランジスタ１，２のボディを各トランジスタのゲートに接続し、第１，第２のＮＭＯＳトランジスタ３，４のボディを低側基準電位配線６に接続している。このため、第１，第２のＰＭＯＳトランジスタ１，２がＯＮ状態のとき、第１，第２のＰＭＯＳトランジスタ１，２の電流駆動能力が高くなるのに対して、第１，第２のＮＭＯＳトランジスタ３，４がＯＮ状態のときでも、第１，第２のＮＭＯＳトランジスタ３，４の電流駆動能力は高くならず、第１，第２のＰＭＯＳトランジスタ１，２の電流駆動能力が第１，第２のＮＭＯＳトランジスタ３，４の電流駆動能力に近づき、第１，第２のＰＭＯＳトランジスタ１，２の電流値と第１，第２のＮＭＯＳトランジスタ３，４の電流値の乖離が小さくなる。従って、第１，第２のＰＭＯＳトランジスタ１，２および第１，第２のＮＭＯＳトランジスタ３，４の寸法を変更することなしに、ＣＭＯＳ回路の論理しきい値が電源電位ＶＤＤと接地電位ＶＳＳとの中間値側に補正されるため、回路動作に余裕が生まれノイズに対する耐性が高くなる効果が得られる。また、出力信号の立ち上がりおよび立ち下がりの遷移時間の差が小さくなるため、高性能のＬＳＩを設計し製造することが容易となり回路の信頼性が高くなる効果が得られる。
【００２６】
また、第１，第２のＰＭＯＳトランジスタ１，２は、ＯＮ状態となるとき、電流駆動能力が高く、ＯＦＦ状態となるとき、リーク電流が低い理想的なトランジスタ動作をする効果が得られる。
【００２７】
実施の形態２．
上記実施の形態１では、第１，第２のＰＭＯＳトランジスタ１，２のボディを各トランジスタのゲートに直接接続しているため、電源電位ＶＤＤがビルトイン電位ＶＢＬより大きい場合、第１，第２のＰＭＯＳトランジスタ１，２のソースとボディとの間にビルトイン電位ＶＢＬ以上の電圧がかかる場合がある。すなわち、電源電位ＶＤＤがビルトイン電位ＶＢＬより大きい場合、第１，第２のＰＭＯＳトランジスタ１，２のゲートにＬ信号が入力するとき、第１，第２のＰＭＯＳトランジスタ１，２のボディが接地電位ＶＳＳとなり、ソースが電源電位ＶＤＤとなるため、ソースとボディとの間にビルトイン電位ＶＢＬ以上の電圧がかかる。このとき、第１，第２のＰＭＯＳトランジスタ１，２は、ボディがベース、ソース，ドレインがエミッタ，コレクタとして機能する寄生バイポーラ動作をするため、正常な動作ができなくなる。
【００２８】
この実施の形態２では、電源電位ＶＤＤがビルトイン電位ＶＢＬより大きい場合でも、第１，第２のＰＭＯＳトランジスタ１，２のソースとボディとの間にビルトイン電位ＶＢＬ以上の電圧がかかることがないように、第１，第２のＰＭＯＳトランジスタ１，２のボディを各トランジスタのゲートに電位制限回路を介して接続する場合について説明する。
【００２９】
図２はこの発明の実施の形態２によるＳＯＩ構造のＣＭＯＳ回路を示す構成図である。図２はＮＯＲ回路を示している。図２において、７は第１のＰＭＯＳトランジスタ１のボディとゲートとを接続する第１の電位制限回路（電位制限回路）、８は第２のＰＭＯＳトランジスタ２のボディとゲートとを接続する第２の電位制限回路（電位制限回路）である。その他の構成要素は図１に同一符号を付して示したものと同等である。
【００３０】
図３はこの発明の実施の形態２によるＳＯＩ構造のＣＭＯＳ回路に用いる第１，第２の電位制限回路の構成図である。図３において、９はゲートとドレインとが接続された第３のＰＭＯＳトランジスタである。また、Ｄは第１のＰＭＯＳトランジスタ１のゲートあるいは第２のＰＭＯＳトランジスタ２のゲートと接続する接続端子であり、Ｅは第１のＰＭＯＳトランジスタ１のボディあるいは第２のＰＭＯＳトランジスタ２のボディと接続する接続端子である。
【００３１】
図３に示すこの発明の実施の形態２によるＳＯＩ構造のＣＭＯＳ回路に用いる第１，第２の電位制限回路７，８は、第３のＰＭＯＳトランジスタ９のしきい値電圧を変えることにより、グランドを基準としたボディの電位の下限値ＶＨを、電源電位ＶＤＤと、電源電位ＶＤＤからビルトイン電位ＶＢＬを引いた値との間の値にするものである。すなわち、第３のＰＭＯＳトランジスタ９のしきい値電圧を変えることにより、ボディの電位の下限値ＶＨを、図４に示すように、直線ＶＨ＝ＶＤＤと直線ＶＨ＝ＶＤＤ−ＶＢＬとの間の値にするものである。なお、図４の縦軸はＶＨであり、横軸はＶＤＤである。
【００３２】
例えば、第１のＰＭＯＳトランジスタ１のゲートに図５（Ａ）に示す上限が電源電位ＶＤＤであり下限が接地電位ＶＳＳであるパルス信号が入力する場合、第１のＰＭＯＳトランジスタ１のボディの電位は、図５（Ｂ）に示すように、パルス信号の電位がＶＨ以下のときＶＨとなり、パルス信号の電位がＶＨより大きいときパルス信号と同じ電位となる。なお、図５（Ａ）の縦軸は入力信号の電位であり、図５（Ｂ）の縦軸はボディの電位であり、図５（Ａ），（Ｂ）の横軸は時間である。
【００３３】
以上のように、この実施の形態２によれば、第１，第２のＰＭＯＳトランジスタ１，２のボディを各トランジスタのゲートに電位制限回路を介して接続し、第１，第２のＮＭＯＳトランジスタ３，４のボディを低側基準電位配線６に接続しているので、実施の形態１と同様の効果が得られる。
【００３４】
また、第１，第２のＰＭＯＳトランジスタ１，２のボディを各トランジスタのゲートに電位制限回路を介して接続しているので、電源電位ＶＤＤがビルトイン電位ＶＢＬより大きい場合でも正常に動作する効果が得られる。
【００３５】
実施の形態３．
図６はこの発明の実施の形態３によるＳＯＩ構造のＣＭＯＳ回路を示す構成図である。図６はＮＯＲ回路を示している。図６において、１０は第１，第２のＰＭＯＳトランジスタ１，２のボディと高側基準電位配線５とを接続するボディ電位発生回路である。その他の構成要素は図１に同一符号を付して示したものと同等である。
【００３６】
図７はこの発明の実施の形態３によるＳＯＩ構造のＣＭＯＳ回路に用いるボディ電位発生回路の構成図である。図７において、１１，１２は第４，第５のＰＭＯＳトランジスタ、１３〜１５は第１〜第３のキャパシタ、１６はコイル、１７は抵抗である。また、Ｆは高側基準電位配線５と接続する接続端子、Ｇは第１，第２のＰＭＯＳトランジスタ１，２のボディと接続する接続端子、Ｈはグランドと接続する接続端子である。
【００３７】
図７に示すこの発明の実施の形態３によるＳＯＩ構造のＣＭＯＳ回路に用いるボディ電位発生回路１０は、交互にオン・オフさせる第４，第５のＰＭＯＳトランジスタ１１，１２のオン・オフ時間を変えることにより、ソースを基準としたボディの電位ＶＨを、電源電位ＶＤＤと、電源電位ＶＤＤからビルトイン電位ＶＢＬを引いた値との間の一定の値にするものである。すなわち、第４，第５のＰＭＯＳトランジスタ１１，１２のオン・オフ時間を変えることにより、ボディの電位ＶＨを、図８に示すように、直線ＶＨ＝ＶＤＤと直線ＶＨ＝ＶＤＤ−ＶＢＬとの間の一定の値にするものである。なお、図８の縦軸はＶＨであり、横軸はＶＤＤである。
【００３８】
以上のように、この実施の形態３によれば、第１，第２のＰＭＯＳトランジスタ１，２のボディを高側基準電位配線５にボディ電位発生回路１０を介して接続し、第１，第２のＮＭＯＳトランジスタ３，４のボディを低側基準電位配線６に接続している。このため、第１，第２のＰＭＯＳトランジスタ１，２がＯＮ状態のとき、第１，第２のＰＭＯＳトランジスタ１，２の電流駆動能力が高くなるのに対して、第１，第２のＮＭＯＳトランジスタ３，４がＯＮ状態のときでも、第１，第２のＮＭＯＳトランジスタ３，４の電流駆動能力は高くならず、第１，第２のＰＭＯＳトランジスタ１，２の電流駆動能力が第１，第２のＮＭＯＳトランジスタ３，４の電流駆動能力に近づき、第１，第２のＰＭＯＳトランジスタ１，２の電流値と第１，第２のＮＭＯＳトランジスタ３，４の電流値の乖離が小さくなる。従って、実施の形態１と同様の効果が得られる。
【００３９】
また、第１，第２のＰＭＯＳトランジスタ１，２のボディを各トランジスタのゲートに接続していないため、第１，第２のＰＭＯＳトランジスタ１，２のゲートに入力する信号の寄生容量が実施の形態１および実施の形態２の場合より小さくなる効果が得られる。
【００４０】
また、第１，第２のＰＭＯＳトランジスタ１，２のボディを高側基準電位配線５にボディ電位発生回路１０を介して接続しているので、第１，第２のＰＭＯＳトランジスタ１，２のボディの電位ＶＨが一定の値となり、実施の形態１および実施の形態２のように第１，第２のＰＭＯＳトランジスタ１，２のボディの電位ＶＨが変化する場合より、正確な回路シミュレーションを実現でき、信頼性の高い回路を設計し、製造することが容易となる効果が得られる。これは、ボディの電位ＶＨが変化する場合、トランジスタの電気特性が複雑に変化するためである。
【００４１】
なお、図７に示すボディ電位発生回路１０で、ボディの電位ＶＨを、電源電位ＶＤＤと、電源電位ＶＤＤからビルトイン電位ＶＢＬを引いた値との間の一定の値にすることができない場合には、図９に示すように、図７に示す回路に、ゲートとドレインとが接続された第６のＰＭＯＳトランジスタ１８を接続することにより、ボディの電位ＶＨを、電源電位ＶＤＤと、電源電位ＶＤＤからビルトイン電位ＶＢＬを引いた値との間の一定の値にすることができる。
【００４２】
実施の形態４．
図１０はこの発明の実施の形態４によるＳＯＩ構造のＣＭＯＳ回路を示す構成図である。図１０はＮＯＲ回路を示している。図１０において、１９は第１，第２のＮＭＯＳトランジスタ３，４のボディと高側基準電位配線５とを接続するボディ電位発生回路である。その他の構成要素は図１に同一符号を付して示したものと同等である。
【００４３】
図１１はこの発明の実施の形態４によるＳＯＩ構造のＣＭＯＳ回路に用いるボディ電位発生回路の構成図である。図１１において、２０，２１は第３，第４のＮＭＯＳトランジスタ、２２は奇数個のインバータを直列に接続した構成のリング発振回路、２３は第４のキャパシタである。また、Ｉは第１，第２のＮＭＯＳトランジスタ３，４のボディと接続する接続端子、Ｊはグランドと接続する接続端子である。高側基準電位配線５はリング発振回路２２の各インバータと接続する。
【００４４】
図１１に示すこの発明の実施の形態４によるＳＯＩ構造のＣＭＯＳ回路に用いるボディ電位発生回路１９は、第３，第４のＮＭＯＳトランジスタ２０，２１のしきい値電圧を変えることにより、ソースを基準としたボディの電位ＶＨを、接地電位ＶＳＳと、接地電位ＶＳＳからビルトイン電位ＶＢＬを引いた値との間の一定の値にするものである。すなわち、第３，第４のＮＭＯＳトランジスタのオン・オフ時間を変えることにより、ボディの電位ＶＨを、図１２に示すように、直線ＶＨ＝ＶＳＳと直線ＶＨ＝ＶＳＳ−ＶＢＬとの間の一定の値にするものである。なお、図１２の縦軸はＶＨであり、横軸はＶＤＤである。
【００４５】
以上のように、この実施の形態４によれば、第１，第２のＮＭＯＳトランジスタ３，４のボディを高側基準電位配線５にボディ電位発生回路１９を介して接続し、第１，第２のＰＭＯＳトランジスタ１，２のボディを低側基準電位配線６に接続している。このため、第１，第２のＰＭＯＳトランジスタ１，２がＯＮ状態のときでも、第１，第２のＰＭＯＳトランジスタ１，２の電流駆動能力が高くならないのに対して、第１，第２のＮＭＯＳトランジスタ３，４がＯＮ状態のとき、第１，第２のＮＭＯＳトランジスタ３，４の電流駆動能力は低くなり、第１，第２のＮＭＯＳトランジスタ３，４の電流駆動能力が第１，第２のＰＭＯＳトランジスタ１，２の電流駆動能力に近づき、第１，第２のＰＭＯＳトランジスタ１，２の電流値と第１，第２のＮＭＯＳトランジスタ３，４の電流値の乖離が小さくなる。従って、第１，第２のＰＭＯＳトランジスタ１，２および第１，第２のＮＭＯＳトランジスタ３，４の寸法を変更することなしに、ＣＭＯＳ回路の論理しきい値が電源電位ＶＤＤと接地電位ＶＳＳとの中間値側に補正されるため、回路動作に余裕が生まれノイズに対する耐性が高くなる効果が得られる。また、出力信号の立ち上がりおよび立ち下がりの遷移時間の差が小さくなるため、高性能のＬＳＩを設計し製造することが容易となり回路の信頼性が高くなる効果が得られる。
【００４６】
また、第１，第２のＮＭＯＳトランジスタ３，４のボディを高側基準電位配線５にボディ電位発生回路１９を介して接続しているので、第１，第２のＮＭＯＳトランジスタ３，４のしきい値電圧が高くなりリーク電流が小さくなる効果が得られる。
【００４７】
なお、図１１に示すボディ電位発生回路１９では、ボディ電位ＶＨを、接地電位ＶＳＳと、接地電位ＶＳＳからビルトイン電位ＶＢＬを引いた値との間の一定の値にすることができない場合には、図１３に示すように、図１１に示す回路に、ゲートとドレインとが接続された第５のＮＭＯＳトランジスタ２４を接続することにより、ボディの電位ＶＨを、接地電位ＶＳＳと、接地電位ＶＳＳからビルトイン電位ＶＢＬを引いた値との間の一定の値にすることができる。
【００４８】
この発明の関連技術として、ＰＭＯＳトランジスタのボディを正の一定の電位とする例およびＮＭＯＳトランジスタのボディを負の一定の電位とする例が特開平３−６６１５９号公報および特開平９−５５６５２号公報に示されているが、これらの公報にはボディの電位の大きさについて何ら示されていない。
【００４９】
【発明の効果】
以上のように、この発明によれば、ＳＯＩ構造のＣＭＯＳ回路を、ＰＭＯＳトランジスタのボディとゲートとを接続する、ボディの電位の下限値を、電源電位と、電源電位からビルトイン電位を引いた値との間の値にする電位制限回路を備えるように構成したので、電源電位がビルトイン電位より大きい場合でも正常に動作する効果がある。
【００５１】
この発明によれば、ＳＯＩ構造のＣＭＯＳ回路を、ＰＭＯＳトランジスタのボディと、電源に接続された高側基準電位配線とを接続する、ボディの電位を、電源電位と、電源電位からビルトイン電位を引いた値との間の一定の値にするボディ電位発生回路を備え、ＮＭＯＳトランジスタのボディがグランドに接続された低側基準電位配線に接続するように構成したので、ＣＭＯＳ回路の論理しきい値が電源電位と接地電位との中間値側に補正され、回路動作に余裕が生まれノイズに対する耐性が高くなる効果がある。
また、出力信号の立ち上がりおよび立ち下がりの遷移時間の差が小さくなり、高性能のＬＳＩを設計し製造することが容易となり回路の信頼性が高くなる効果がある。
さらに、ＰＭＯＳトランジスタのボディの電位が一定の値となり、正確な回路シミュレーションを実現でき、信頼性の高い回路を設計し、製造することが容易となる効果がある。
【００５２】
この発明によれば、ＳＯＩ構造のＣＭＯＳ回路を、ＮＭＯＳトランジスタのボディと、電源に接続された高側基準電位配線とを接続する、ボディの電位を、接地電位と、接地電位からビルトイン電位を引いた値との間の一定の値にするボディ電位発生回路を備え、ＰＭＯＳトランジスタのボディが電源に接続された高側基準電位配線に接続するように構成したので、ＣＭＯＳ回路の論理しきい値が電源電位と接地電位との中間値側に補正され、回路動作に余裕が生まれノイズに対する耐性が高くなる効果がある。また、出力信号の立ち上がりおよび立ち下がりの遷移時間の差が小さくなり、高性能のＬＳＩを設計し製造することが容易となり回路の信頼性が高くなる効果がある。また、ＮＭＯＳトランジスタのしきい値電圧が高くなりリーク電流が小さくなる効果が得られる。
【図面の簡単な説明】
【図１】この発明の実施の形態１によるＳＯＩ構造のＣＭＯＳ回路を示す構成図である。
【図２】この発明の実施の形態２によるＳＯＩ構造のＣＭＯＳ回路を示す構成図である。
【図３】この発明の実施の形態２によるＳＯＩ構造のＣＭＯＳ回路に用いる第１，第２の電位制限回路を示す構成図である。
【図４】ＰＭＯＳトランジスタのボディの電位の下限の範囲を示すグラフ図である。
【図５】この発明の実施の形態２によるＳＯＩ構造のＣＭＯＳ回路の動作説明図である。
【図６】この発明の実施の形態３によるＳＯＩ構造のＣＭＯＳ回路を示す構成図である。
【図７】この発明の実施の形態３によるＳＯＩ構造のＣＭＯＳ回路に用いるボディ電位発生回路を示す構成図である。
【図８】ＰＭＯＳトランジスタのボディの電位の範囲を示すグラフ図である。
【図９】この発明の実施の形態３によるＳＯＩ構造のＣＭＯＳ回路に用いる他のボディ電位発生回路を示す構成図である。
【図１０】この発明の実施の形態４によるＳＯＩ構造のＣＭＯＳ回路を示す構成図である。
【図１１】この発明の実施の形態４によるＳＯＩ構造のＣＭＯＳ回路に用いるボディ電位発生回路を示す構成図である。
【図１２】ＮＭＯＳトランジスタのボディの電位の範囲を示すグラフ図である。
【図１３】この発明の実施の形態４によるＳＯＩ構造のＣＭＯＳ回路に用いる他のボディ電位発生回路を示す構成図である。
【図１４】従来のＳＯＩ構造のＣＭＯＳ回路を示す構成図である。
【符号の説明】
１，２ 第１，第２のＰＭＯＳトランジスタ（ＰＭＯＳトランジスタ）、３，４ 第１，第２のＮＭＯＳトランジスタ（ＮＭＯＳトランジスタ）、５ 高側基準電位配線、６ 低側基準電位配線、７，８ 第１，第２の電位制限回路（電位制限回路）、１０，１９ ボディ電位発生回路。
Claims (3)
- 直列に接続された複数のＰＭＯＳトランジスタと、上記ＰＭＯＳトランジスタに接続されたＮＭＯＳトランジスタとを備えたＳＯＩ構造のＣＭＯＳ回路において、
上記ＰＭＯＳトランジスタは、ボディが、ゲートに接続されたものであり、
上記ＮＭＯＳトランジスタは、ボディが、グランドに接続された低側基準電位配線に接続されたＳＯＩ構造のＣＭＯＳ回路において、
上記ＰＭＯＳトランジスタのボディとゲートとを接続する、上記ボディの電位の下限値を、電源電位と、電源電位からビルトイン電位を引いた値との間の値にする電位制限回路を備えたことを特徴とするＳＯＩ構造のＣＭＯＳ回路。 - 直列に接続された複数のＰＭＯＳトランジスタと、上記ＰＭＯＳトランジスタに接続されたＮＭＯＳトランジスタとを備えたＳＯＩ構造のＣＭＯＳ回路において、
上記ＰＭＯＳトランジスタのボディと、電源に接続された高側基準電位配線とを接続する、上記ボディの電位を、電源電位と、電源電位からビルトイン電位を引いた値との間の一定の値にするボディ電位発生回路を備え、
上記ＮＭＯＳトランジスタは、ボディが、グランドに接続された低側基準電位配線に接続されたものである
ことを特徴とするＳＯＩ構造のＣＭＯＳ回路。 - 直列に接続された複数のＰＭＯＳトランジスタと、上記ＰＭＯＳトランジスタに接続されたＮＭＯＳトランジスタとを備えたＳＯＩ構造のＣＭＯＳ回路において、
上記ＮＭＯＳトランジスタのボディと、電源に接続された高側基準電位配線とを接続する、上記ボディの電位を、接地電位と、接地電位からビルトイン電位を引いた値との間の一定の値にするボディ電位発生回路を備え、
上記ＰＭＯＳトランジスタは、ボディが、電源に接続された高側基準電位配線に接続されたものである
ことを特徴とするＳＯＩ構造のＣＭＯＳ回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33063797A JP3542476B2 (ja) | 1997-12-01 | 1997-12-01 | Ｓｏｉ構造のｃｍｏｓ回路 |
| US09/053,700 US6177826B1 (en) | 1997-12-01 | 1998-04-02 | Silicon-on-insulator circuit having series connected PMOS transistors each having connected body and gate |
| KR1019980020817A KR100271844B1 (ko) | 1997-12-01 | 1998-06-05 | 실리콘 온 인슐레이터 구조의 상보형 금속 산화막 반도체 회로 |
| US09/716,260 US6433620B1 (en) | 1997-12-01 | 2000-11-21 | Silicon-on-insulator CMOS circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33063797A JP3542476B2 (ja) | 1997-12-01 | 1997-12-01 | Ｓｏｉ構造のｃｍｏｓ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11163359A JPH11163359A (ja) | 1999-06-18 |
| JP3542476B2 true JP3542476B2 (ja) | 2004-07-14 |
Family
ID=18234904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33063797A Expired - Lifetime JP3542476B2 (ja) | 1997-12-01 | 1997-12-01 | Ｓｏｉ構造のｃｍｏｓ回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6177826B1 (ja) |
| JP (1) | JP3542476B2 (ja) |
| KR (1) | KR100271844B1 (ja) |
Families Citing this family (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4384759B2 (ja) * | 1998-09-14 | 2009-12-16 | テキサス インスツルメンツ インコーポレイテツド | Ｍｏｓ集積回路の特性を改良するためのボディ電圧のパルス動作 |
| US6157216A (en) * | 1999-04-22 | 2000-12-05 | International Business Machines Corporation | Circuit driver on SOI for merged logic and memory circuits |
| JP2001036388A (ja) * | 1999-07-16 | 2001-02-09 | Sharp Corp | レベルシフト回路および半導体装置 |
| JP3696501B2 (ja) * | 2000-12-08 | 2005-09-21 | シャープ株式会社 | 半導体集積回路 |
| US6804502B2 (en) | 2001-10-10 | 2004-10-12 | Peregrine Semiconductor Corporation | Switch circuit and method of switching radio frequency signals |
| JP3739361B2 (ja) * | 2003-02-26 | 2006-01-25 | ローム株式会社 | 半導体集積回路装置 |
| US7236044B2 (en) * | 2003-10-14 | 2007-06-26 | The Board Of Trustees Of The Leland Stanford Junior University | Apparatus and method for adjusting the substrate impedance of a MOS transistor |
| KR100585886B1 (ko) * | 2004-01-27 | 2006-06-01 | 삼성전자주식회사 | 동적 문턱 전압을 가지는 반도체 회로 |
| EP3570374B1 (en) | 2004-06-23 | 2022-04-20 | pSemi Corporation | Integrated rf front end |
| JP2007019811A (ja) * | 2005-07-07 | 2007-01-25 | Oki Electric Ind Co Ltd | ドミノｃｍｏｓ論理回路 |
| US9653601B2 (en) | 2005-07-11 | 2017-05-16 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
| US7890891B2 (en) | 2005-07-11 | 2011-02-15 | Peregrine Semiconductor Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| US8742502B2 (en) | 2005-07-11 | 2014-06-03 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
| US7910993B2 (en) | 2005-07-11 | 2011-03-22 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink |
| US20080076371A1 (en) * | 2005-07-11 | 2008-03-27 | Alexander Dribinsky | Circuit and method for controlling charge injection in radio frequency switches |
| USRE48965E1 (en) | 2005-07-11 | 2022-03-08 | Psemi Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| US7864492B2 (en) * | 2006-10-31 | 2011-01-04 | Siemens Industry, Inc. | Systems and methods for arc fault detection |
| US7960772B2 (en) | 2007-04-26 | 2011-06-14 | Peregrine Semiconductor Corporation | Tuning capacitance to enhance FET stack voltage withstand |
| US20090191468A1 (en) * | 2008-01-29 | 2009-07-30 | International Business Machines Corporation | Contact Level Mask Layouts By Introducing Anisotropic Sub-Resolution Assist Features |
| EP3958468B1 (en) | 2008-02-28 | 2024-01-31 | pSemi Corporation | Method and apparatus for use in digitally tuning a capacitor in an integrated circuit device |
| US7750682B2 (en) * | 2008-03-10 | 2010-07-06 | International Business Machines Corporation | CMOS back-gated keeper technique |
| US20090250760A1 (en) * | 2008-04-02 | 2009-10-08 | International Business Machines Corporation | Methods of forming high-k/metal gates for nfets and pfets |
| US7975246B2 (en) * | 2008-08-14 | 2011-07-05 | International Business Machines Corporation | MEEF reduction by elongation of square shapes |
| US20100283445A1 (en) * | 2009-02-18 | 2010-11-11 | Freescale Semiconductor, Inc. | Integrated circuit having low power mode voltage regulator |
| US8319548B2 (en) * | 2009-02-18 | 2012-11-27 | Freescale Semiconductor, Inc. | Integrated circuit having low power mode voltage regulator |
| US8723260B1 (en) | 2009-03-12 | 2014-05-13 | Rf Micro Devices, Inc. | Semiconductor radio frequency switch with body contact |
| DE102009043916A1 (de) * | 2009-05-19 | 2010-12-16 | Schott Solar Ag | Verfahren zur Herstellung elektrischer Kontakte auf einem Halbleiterbauelement |
| US8400819B2 (en) * | 2010-02-26 | 2013-03-19 | Freescale Semiconductor, Inc. | Integrated circuit having variable memory array power supply voltage |
| US20120206188A1 (en) * | 2011-02-14 | 2012-08-16 | California Institute Of Technology | Systems and methods for dynamic mosfet body biasing for low power, fast response vlsi applications |
| US9035629B2 (en) | 2011-04-29 | 2015-05-19 | Freescale Semiconductor, Inc. | Voltage regulator with different inverting gain stages |
| US9590674B2 (en) | 2012-12-14 | 2017-03-07 | Peregrine Semiconductor Corporation | Semiconductor devices with switchable ground-body connection |
| US20150236798A1 (en) | 2013-03-14 | 2015-08-20 | Peregrine Semiconductor Corporation | Methods for Increasing RF Throughput Via Usage of Tunable Filters |
| US8803591B1 (en) * | 2013-11-06 | 2014-08-12 | Freescale Semiconductor, Inc. | MOS transistor with forward bulk-biasing circuit |
| US9406695B2 (en) | 2013-11-20 | 2016-08-02 | Peregrine Semiconductor Corporation | Circuit and method for improving ESD tolerance and switching speed |
| KR101688008B1 (ko) | 2014-07-03 | 2016-12-20 | 부경대학교 산학협력단 | 침하 및 세굴 저감용 인공어초 조립체 및 이를 설치하는 방법 |
| US9831857B2 (en) | 2015-03-11 | 2017-11-28 | Peregrine Semiconductor Corporation | Power splitter with programmable output phase shift |
| US9948281B2 (en) | 2016-09-02 | 2018-04-17 | Peregrine Semiconductor Corporation | Positive logic digitally tunable capacitor |
| US10886911B2 (en) | 2018-03-28 | 2021-01-05 | Psemi Corporation | Stacked FET switch bias ladders |
| US10236872B1 (en) | 2018-03-28 | 2019-03-19 | Psemi Corporation | AC coupling modules for bias ladders |
| US10505530B2 (en) | 2018-03-28 | 2019-12-10 | Psemi Corporation | Positive logic switch with selectable DC blocking circuit |
| US11616506B2 (en) | 2018-09-26 | 2023-03-28 | Nxp Usa, Inc. | High speed buffer circuit |
| US11476849B2 (en) | 2020-01-06 | 2022-10-18 | Psemi Corporation | High power positive logic switch |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4217502A (en) * | 1977-09-10 | 1980-08-12 | Tokyo Shibaura Denki Kabushiki Kaisha | Converter producing three output states |
| JPS5516539A (en) * | 1978-07-20 | 1980-02-05 | Nec Corp | Level shifter circuit |
| JPS59153331A (ja) * | 1983-02-21 | 1984-09-01 | Toshiba Corp | 半導体装置 |
| ATE67617T1 (de) * | 1985-08-26 | 1991-10-15 | Siemens Ag | Integrierte schaltung in komplementaerer schaltungstechnik mit einem substratvorspannungs- generator. |
| JPH0366159A (ja) | 1989-08-04 | 1991-03-20 | Mitsubishi Electric Corp | 積層型半導体装置 |
| US5387826A (en) * | 1993-02-10 | 1995-02-07 | National Semiconductor Corporation | Overvoltage protection against charge leakage in an output driver |
| JP3253726B2 (ja) * | 1993-02-26 | 2002-02-04 | 株式会社東芝 | 半導体記憶装置の基板バイアス発生回路および基板バイアスレベルの制御方法 |
| JP3163839B2 (ja) * | 1993-05-20 | 2001-05-08 | 富士電機株式会社 | 半導体集積回路 |
| GB9414928D0 (en) * | 1994-07-25 | 1994-09-14 | Inmos Ltd | Off-chip driver circuit |
| US5559368A (en) * | 1994-08-30 | 1996-09-24 | The Regents Of The University Of California | Dynamic threshold voltage mosfet having gate to body connection for ultra-low voltage operation |
| US5543734A (en) * | 1994-08-30 | 1996-08-06 | Intel Corporation | Voltage supply isolation buffer |
| US5550486A (en) * | 1995-03-01 | 1996-08-27 | Texas Instruments Incorporated | Circuit and method for providing a known logic state at insufficient supply voltage |
| US5821769A (en) * | 1995-04-21 | 1998-10-13 | Nippon Telegraph And Telephone Corporation | Low voltage CMOS logic circuit with threshold voltage control |
| JP3210567B2 (ja) * | 1996-03-08 | 2001-09-17 | 株式会社東芝 | 半導体出力回路 |
| JPH1041406A (ja) * | 1996-07-18 | 1998-02-13 | Mitsubishi Electric Corp | 半導体装置 |
-
1997
- 1997-12-01 JP JP33063797A patent/JP3542476B2/ja not_active Expired - Lifetime
-
1998
- 1998-04-02 US US09/053,700 patent/US6177826B1/en not_active Expired - Lifetime
- 1998-06-05 KR KR1019980020817A patent/KR100271844B1/ko not_active IP Right Cessation
-
2000
- 2000-11-21 US US09/716,260 patent/US6433620B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6433620B1 (en) | 2002-08-13 |
| JPH11163359A (ja) | 1999-06-18 |
| US6177826B1 (en) | 2001-01-23 |
| KR19990062419A (ko) | 1999-07-26 |
| KR100271844B1 (ko) | 2000-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3542476B2 (ja) | Ｓｏｉ構造のｃｍｏｓ回路 | |
| JP3175521B2 (ja) | シリコン・オン・インシュレータ半導体装置及びバイアス電圧発生回路 | |
| US6455901B2 (en) | Semiconductor integrated circuit | |
| KR100288818B1 (ko) | 반도체 집적회로 | |
| US6677797B2 (en) | Semiconductor integrated circuit | |
| US6864539B2 (en) | Semiconductor integrated circuit device having body biasing circuit for generating forward well bias voltage of suitable level by using simple circuitry | |
| JPH11214962A (ja) | 半導体集積回路装置 | |
| KR0138949B1 (ko) | 씨모스 회로와 바이폴라 회로가 혼재되어 있는 반도체 디바이스 | |
| US6476641B2 (en) | Low power consuming circuit | |
| KR100391991B1 (ko) | 전압 인터페이스 회로를 구비한 반도체 집적 회로 장치 | |
| US6229405B1 (en) | Low-voltage oscillation amplifying circuit | |
| JP3386661B2 (ja) | 出力バッファ | |
| JP3547906B2 (ja) | 半導体集積回路装置 | |
| JP2001053599A (ja) | 半導体集積回路 | |
| JPH11340765A (ja) | 集積回路用の電圧制限回路 | |
| JPH0212867A (ja) | 半導体集積回路 | |
| JPS60223322A (ja) | Ｃｍｏｓ半導体集積回路装置 | |
| JPH0218960A (ja) | 相補型クロックドナンド回路 | |
| JP2000208708A (ja) | 半導体装置 | |
| JP2672023B2 (ja) | 基板電圧発生回路 | |
| JP2671808B2 (ja) | インタフェース回路 | |
| JP3171518B2 (ja) | Ｂｉｍｏｓ回路 | |
| JP2001274675A (ja) | 半導体集積回路 | |
| JPH02264519A (ja) | 半導体装置 | |
| JPH0536934A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031205 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031209 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040113 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040302 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040331 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080409 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100409 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100409 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110409 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120409 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120409 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140409 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |