JP2000311986A - ディジタル・高周波アナログ混載ｉｃチップ、ｉｃパッケージ並びにディジタル・高周波アナログ混載ｉｃ - Google Patents

ディジタル・高周波アナログ混載ｉｃチップ、ｉｃパッケージ並びにディジタル・高周波アナログ混載ｉｃ

Info

Publication number
JP2000311986A
JP2000311986A JP11890899A JP11890899A JP2000311986A JP 2000311986 A JP2000311986 A JP 2000311986A JP 11890899 A JP11890899 A JP 11890899A JP 11890899 A JP11890899 A JP 11890899A JP 2000311986 A JP2000311986 A JP 2000311986A
Authority
JP
Japan
Prior art keywords
digital
frequency
package
frequency analog
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP11890899A
Other languages
English (en)
Inventor
Masatoshi Nakayama
正敏 中山
Kazuhisa Yamauchi
和久 山内
Yukio Ikeda
幸夫 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP11890899A priority Critical patent/JP2000311986A/ja
Publication of JP2000311986A publication Critical patent/JP2000311986A/ja
Abandoned legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Abstract

(57)【要約】 【課題】 ディジタル・高周波アナログ混載ＩＣなどの
小型化を目的とする。 【解決手段】 高周波信号を扱う高周波アナログ回路と
上記高周波アナログ回路の制御などを扱う上記高周波信
号に比べ相対的に低周波のディジタル信号を扱うディジ
タル回路とを備え、これらを同一の半導体チップに集積
化したディジタル・高周波アナログ混載ＩＣチップにお
いて、上記高周波アナログ回路の隣接する高周波信号の
入出力端子の入出力パッドの間に、上記ディジタル回路
の入出力端子の入出力パッドを１つ以上配置した配列の
入出力パッドが設けられ、上記隣接する高周波信号の入
出力端子の入出力パッドの間に設けられた上記１つ以上
のディジタル回路の入出力端子の入出力パッドの少なく
とも１つを、上記高周波信号の周波数では短絡として見
なせ、かつ、上記ディジタル信号の周波数では開放と見
なせるキャパシタを介して接地して用いるものである。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、移動体通信、マイ
クロ波通信、衛星通信などで用いられる数１００ＭＨｚ
から数１０ＧＨｚ程度の高周波信号を取り扱う高周波ア
ナログ回路と、主にこのアナログ回路の制御などをする
ための低い周波数対応のディジタル回路を、同一のＩＣ
チップ上、あるいは、複数のＩＣチップを単一のパッケ
ージに納めたディジタル・高周波アナログ混載ＩＣなら
びに、そのＩＣパッケージに関するものである。
【０００２】
【従来の技術】高周波アナログ回路を有するＩＣは、パ
ッケージに封入され、高周波信号の入出力端子ならびに
電源供給用の端子などを有している。隣接する端子間で
は、高周波信号の結合などが発生し、高周波アナログ回
路の動作が不安定になったり、性能が劣化することがあ
る。これを避けるために、隣接する端子間に、接地され
た端子などを設けることにより、端子間の結合を防ぐこ
とが、ごく一般的に行われている。一方、近年、高周波
アナログ回路を含んだＩＣを用いた装置、例えば携帯電
話や通信用端末などの小型化の要求のため、高周波アナ
ログ回路と、この高周波アナログ回路に比べて動作周波
数の十分に低い低周波ディジタル回路を同一の半導体チ
ップ上に集積化した、ディジタル・アナログ混載ＩＣな
どが開発されている。また、高周波アナログ回路ＩＣチ
ップと低周波ディジタル回路ＩＣチップを複数組み合わ
せて、単一のパッケージに収めたマルチチップモジュー
ルなども開発されている。これらのＩＣの高周波アナロ
グ回路のパッケージの入出力端子（入出力ピン）は、単
一の高周波アナログＩＣの場合と同様に、隣接する端子
間での結合による不安定動作や、性能の劣化を防ぐため
に、入出力用の端子（ピン）間に接地された端子（ピ
ン）を設けている。またディジタル回路用の入出力端子
（ピン）は、これらの端子（ピン）とは、別に設けられ
ている。
【０００３】図４は、パッケージに納められたＩＣの外
観斜視図である。１はＩＣの入出力に用いるピンであ
り、２はパッケージ内に納められた半導体ＩＣチップを
示している。半導体ＩＣチップ上の回路は、接続用の金
属ワイヤ３で入出力のピンと接続されている。半導体Ｉ
Ｃチップ２は、パッケージの金属台座４にハンダ付けな
どで固定されている。またピンを固定し、さらにＩＣチ
ップを保護することを主な目的としてパッケージのカバ
ー部５が全体を被っている。このカバー部５は、通常、
モールド樹脂あるいはセラミック材料などによって構成
される。
【０００４】図５に、従来の高周波アナログＩＣに関し
て、上面ならびに側面から見た図を示した。１はＩＣパ
ッケージのピン、２はパッケージ内部に収められた半導
体ＩＣチップ、３は半導体チップとピンを接続する金属
ワイヤ、４は半導体チップを固定するパッケージの金属
台座、５は全体を被うパッケージのカバー部である。ま
た６は、金属ワイヤを接続するために設けられた、半導
体チップ上の入出力パッドを示す。半導体チップを固定
するパッケージの金属台座４は、通常、裏面を電気的に
接地するか、あるいは接地用ピンに接続されるなどによ
って、電気的に接地された（グランド）状態で用いられ
る。ＩＣのパッケージピン１のうち１ａはＩＣの入出力
用ピンであり、１ｂは接地用ピンである。ＩＣで扱う高
周波アナログ信号は、上記したように通常数１００ＭＨ
ｚから数１０ＧＨｚ程度とかなり高い周波数であるた
め、入出力用ピン１ａを隣接させると、ピン間の結合に
よって高周波アナログ回路の動作が不安定になったり、
性能が劣化することがある。これを防ぐために入出力用
ピン１ａのピン間に接地用ピン１ｂを設け入出力用ピン
１ａ間の結合を防ぐ、すなわち入出力用ピン間のアイソ
レーションを実現することが、ごく一般的に行われてい
る。この接地用ピン１ｂは、このＩＣを実際の電子回路
に用いる場合に、図５に示すように外部で接地される。
【０００５】図６は、ディジタル・高周波アナログ混載
ＩＣをパッケージに納めた場合を上面から見た図であ
る。図中１から６は、図５と同様である。１ｃは、ディ
ジタル信号用の入出力用のピンであり、６ａは高周波ア
ナログ回路の入出力パッド、６ｂはディジタル回路の入
出力パッドである。高周波アナログ部に関しては、図５
の場合と同様に、入出力ピン１ａ間に接地用ピン１ｂが
設けられている。また、これらとは別に、ディジタル回
路の信号の入出力用としてピン１ｃが設けられている。
【０００６】
【発明が解決しようとする課題】上記のような、ディジ
タル・高周波アナログ混載ＩＣは、近年一層の高集積
化、多機能化が行われてきている。しかしながら、集積
度が上がり、多機能になるほど、入出力の端子や電源用
の端子が増え、互いの結合を防ぐために接地ピンを設け
る必要が生じ、結果としてＩＣパッケージのピン数が増
大し、ＩＣパッケージが大きくなり、集積度を大きくし
たにも係らず、期待したほど小型化ができないという問
題点があった。本発明は、上記の問題点を解決するため
になされたものである。高周波アナログ回路と低周波デ
ィジタル回路を同一の半導体チップ上に集積化したディ
ジタル・高周波アナログ混載ＩＣチップ、あるいは、デ
ィジタル・高周波アナログ混載ＩＣチップを１個以上含
む少なくとも１個以上の半導体チップを格納して使用す
るためのＩＣパッケージ、並びにディジタル・高周波ア
ナログ混載ＩＣなどを単一のパッケージに収めたマルチ
チップモジュールにおいて、その小型化を実現すること
を目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、この発明の請求項１に係るディジタル・高周波アナ
ログ混載ＩＣチップは、高周波信号を扱う高周波アナロ
グ回路と上記高周波アナログ回路の制御などを扱う上記
高周波信号に比べ相対的に低周波のディジタル信号を扱
うディジタル回路とを備え、これらを同一の半導体チッ
プに集積化したディジタル・高周波アナログ混載ＩＣチ
ップにおいて、上記高周波アナログ回路の隣接する高周
波信号の入出力端子の入出力パッドの間に、上記ディジ
タル回路の入出力端子の入出力パッドを１つ以上配置し
た配列の入出力パッドが設けられ、上記隣接する高周波
信号の入出力端子の入出力パッドの間に設けられた上記
１つ以上のディジタル回路の入出力端子の入出力パッド
の少なくとも１つを、上記高周波信号の周波数では十分
に低いインピーダンスで短絡として見なせ、かつ、上記
ディジタル信号の周波数では十分に高いインピーダンス
で開放と見なせるキャパシタを介して接地して用いられ
ることを特徴とするものである。
【０００８】また、この発明の請求項２に係るＩＣパッ
ケージは、請求項１記載のディジタル・高周波アナログ
混載ＩＣチップを１個以上含む少なくとも１個以上の半
導体チップが接地固定される地導体を有する基台と、上
記ディジタル・高周波アナログ混載ＩＣチップに形成さ
れた入出力パッドに対応させた配列で設けられ、請求項
１記載のキャパシタを介して接地して用いられるパッケ
ージピンとを備え、上記ディジタル・高周波アナログ混
載ＩＣチップを１個以上含む少なくとも１個以上の半導
体チップを格納して使用するためのものである。
【０００９】また、この発明の請求項３に係るディジタ
ル・高周波アナログ混載ＩＣは、請求項１記載のディジ
タル・高周波アナログ混載ＩＣチップを１個以上含む少
なくとも１個以上の半導体チップを請求項２記載のＩＣ
パッケージに格納したディジタル・高周波アナログ混載
ＩＣであって、請求項１記載のキャパシタが上記ＩＣパ
ッケージの外部に設けられ、請求項２記載のパッケージ
ピンが上記キャパシタを介して接地されていることを特
徴とするものである。
【００１０】また、この発明の請求項４に係るディジタ
ル・高周波アナログ混載ＩＣは、請求項１記載のディジ
タル・高周波アナログ混載ＩＣチップを１個以上含む少
なくとも１個以上の半導体チップを請求項２記載のＩＣ
パッケージに格納したディジタル・高周波アナログ混載
ＩＣであって、請求項１記載のキャパシタが上記ディジ
タル・高周波アナログ混載ＩＣチップに形成され、請求
項２記載のパッケージピンが上記キャパシタを介して上
記ＩＣパッケージ内部で接地されていることを特徴とす
るものである。
【００１１】また、この発明の請求項５に係るディジタ
ル・高周波アナログ混載ＩＣは、請求項１記載のディジ
タル・高周波アナログ混載ＩＣチップを１個以上含む少
なくとも１個以上の半導体チップを請求項２記載のＩＣ
パッケージに格納したディジタル・高周波アナログ混載
ＩＣであって、請求項１記載のキャパシタが上記ＩＣパ
ッケージ内に設けた別個のチップに形成され、請求項２
記載のパッケージピンが上記キャパシタを介してＩＣパ
ッケージ内部で接地されていることを特徴とするもので
ある。
【００１２】
【発明の実施の形態】実施の形態１．図１は、この発明
に係る実施の形態１によるディジタル・高周波アナログ
混載ＩＣの構成説明図である。図中１から６までは、図
６と同一の機能を有する。７は、一端がディジタル信号
用の入出力ピン１ｃに接続され、もう一端が接地された
キャパシタであり、ＩＣパッケージの外部に設けられ
る。
【００１３】高周波アナログ回路とディジタル回路を同
一の半導体チップ上に集積化したディジタル・アナログ
混載ＩＣ、あるいは、複数の高周波アナログ回路半導体
チップとディジタル回路半導体チップを、単一のパッケ
ージに収めたマルチチップ構成のディジタル・高周波ア
ナログ混載ＩＣにおいて、高周波アナログ部の入出力用
ピン１ａ間のアイソレーションを実現するためのピンと
して、従来のグランド機能のみを有するピンを用いるの
では無く、従来グランド機能のみを有するピンを設けて
いた位置に、ディジタル信号用の入出力ピン１ｃを設け
る。このディジタル信号用の入出力ピンは、パッケージ
外部において、高周波アナログ回路で用いる高周波では
十分に低いインピーダンスとして見なせ、かつディジタ
ル回路で扱うディジタル信号の周波数では、十分に高い
インピーダンスと見なせるキャパシタ７で接地する。キ
ャパシタ７の一端は、ディジタル入出力ピン１ｃに接続
され、もう一端は電気的に接地される。従って、ディジ
タル入出力ピン１ｃはディジタル回路の入出力ピンとし
ての機能を損なうこと無く、高周波アナログ部の入出力
ピン１ａ間のアイソレーションを実現するための、アイ
ソレーションピンとしての機能も持たせることができ
る。
【００１４】従来のように、高周波アナログ部の入出力
端子間のアイソレーションとして、グランド機能のみを
有するピンを設け、それと別にディジタル回路の入出力
ピンを設ける場合に比べ、ＩＣ全体としての、ピンの数
を大幅に減らすことができ、ＩＣパッケージの小型化、
低コスト化、ＩＣの一層の集積化、ひいてはＩＣの周辺
回路の小型化、低コスト化、さらにＩＣを用いた電子装
置の小型化、低コスト化を実現する。ＩＣとしての集積
化が大規模になるほど、この発明による効果は顕著にな
る。
【００１５】実施の形態２．図２は、この発明に係る実
施の形態２によるディジタル・高周波アナログ混載ＩＣ
の構成説明図である。図中１から６までは、図６と同一
の機能を有する。８は、パッケージ内で一端がディジタ
ル回路の入出力パッド６ｂに接続され、もう一端が電気
的に接地面とみなせるパッケージの金属台座４に接続さ
れることで接地されたキャパシタであり、半導体ＩＣチ
ップ２内に回路の一部として設けられる。
【００１６】高周波アナログ部の端子間のアイソレーシ
ョンを実現するためのピンとして、従来のグランド機能
のみを有するピンを用いるのでは無く、従来グランド機
能のみを有するピンを設けていた位置に、ディジタル信
号用の入出力ピンを設ける。また、これらのディジタル
信号の入出力ピンに接続されている半導体ＩＣチップ上
のディジタル回路の入出力端子となる入出力パッド６ｂ
に一端が接続され、高周波アナログ回路で用いる高周波
では十分に低いインピーダンスとして見なせ、かつディ
ジタル回路で扱うディジタル信号の周波数では、十分に
高いインピーダンスと見なせるキャパシタ８を半導体Ｉ
Ｃチップ内に設け、その他端を接地する。従って、上記
のディジタル回路の入出力ピンは、ディジタル回路の入
出力ピンとしての機能を損なうこと無く、高周波アナロ
グ部の入出力端子間のアイソレーションを実現するため
の、アイソレーションのためのピンとしての機能も持た
せることができる。
【００１７】従来のように、高周波アナログ部の入出力
端子間のアイソレーションとして、グランド機能のみを
有するピンを設け、それと別にディジタル回路の入出力
ピンを設ける場合に比べ、ＩＣ全体としての、ピンの数
を大幅に減らすことができ、ＩＣパッケージの小型化、
低コスト化、ＩＣの一層の集積化、ひいてはＩＣの周辺
回路の小型化、低コスト化、さらにＩＣを用いた装置の
小型化、低コスト化を実現する。さらに、実施の形態１
に比べ、ＩＣ外部にキャパシタを設ける必要が不要とな
るために、一層の小型化に寄与する。
【００１８】実施の形態３．図３は、この発明に係る実
施の形態３によるディジタル・高周波アナログ混載ＩＣ
の構成説明図である。図中１から６までは、図６と同一
の機能を有する。９は誘電体基板などに構成されるチッ
プ状のキャパシタである。キャパシタ９はパッケージの
金属台座４に固定されることで、一端が接地されてい
る。もう一端は金属ワイヤ３を用いてディジタル回路の
入出力パッド６ｂならびにディジタル回路の入出力ピン
１ｃに接続されている。
【００１９】上記、実施の形態２において、半導体ＩＣ
チップ内に設けたキャパシタの代わりに、半導体ＩＣチ
ップの横に、別のチップとして一端が接地されたキャパ
シタを設け、このキャパシタを経由して、ＩＣ上のディ
ジタル回路の入出力パッドと、ＩＣパッケージのデジタ
ル信号入出力用ピンを接続する。実施の形態２と同様な
効果が得られる。さらに、トランジスタなどを含む半導
体ＩＣチップと別のチップとすることによって、チップ
基板の材料を任意に選択できるため、トランジスタなど
を含む半導体ＩＣチップ上にキャパシタを設ける場合に
比べ、低コスト化が図れる。さらにキャパシタチップを
構成する基板の誘電率・厚さを、半導体ＩＣチップと関
係なく選択できるために、キャパシタの大きさの自由度
が増し、ディジタル回路へのキャパシタの影響を小さく
できる。
【００２０】実施の形態４．上記、実施の形態１、２、
３を任意に組み合わせても、上記と同様な効果、さらに
アナログ入出力ピン間のアイソレーションを得るという
目的に関しては一層の効果を得ることができる。すなわ
ち、実施の形態１のようにパッケージのリードの外部に
キャパシタを設けると共に、実施の形態２の半導体ＩＣ
チップ内にキャパシタを設けることで、上記のディジタ
ル信号用の入出力用ピンを用いることによる、高周波ア
ナログ回路のアイソレーションを一層向上させることが
できる。また、実施の形態１と実施の形態３を組み合わ
せても同様なことが言える。
【００２１】
【発明の効果】以上のように、この発明によれば、高周
波信号を扱う高周波アナログ回路と上記高周波アナログ
回路の制御などを扱う上記高周波信号に比べ相対的に低
周波のディジタル信号を扱うディジタル回路とを備え、
これらを同一の半導体チップに集積化したディジタル・
高周波アナログ混載ＩＣチップにおいて、上記高周波ア
ナログ回路の隣接する高周波信号の入出力端子の入出力
パッドの間に、上記ディジタル回路の入出力端子の入出
力パッドを１つ以上配置した配列の入出力パッドが設け
られ、上記隣接する高周波信号の入出力端子の入出力パ
ッドの間に設けられた上記１つ以上のディジタル回路の
入出力端子の入出力パッドの少なくとも１つを、上記高
周波信号の周波数では十分に低いインピーダンスで短絡
として見なせ、かつ、上記ディジタル信号の周波数では
十分に高いインピーダンスで開放と見なせるキャパシタ
を介して接地して用いられるので、ディジタル回路の入
出力端子を高周波アナログ回路の入出力端子間のアイソ
レーション用端子として兼用でき、アイソレーション用
端子としてグランド機能のみを有する端子を設ける場合
に比べ、ディジタル・高周波アナログ混載ＩＣチップを
小型化できる効果がある。また、ＩＣ全体としての、ピ
ンの数を大幅に減らすことができ、ＩＣパッケージの小
型化、低コスト化、ＩＣの一層の集積化ができる効果が
ある。
【００２２】また、請求項４、５の発明によれば、キャ
パシタをＩＣパッケージ内部に設けるため、扱いに便利
な小型化されたＩＣが得られる効果がある。
【００２３】さらに、請求項５の発明によれば、キャパ
シタをＩＣパッケージ内に設けた別個のチップに形成す
るので、基板材料を任意に選択して所望の大容量を小形
に実現でき、ディジタル回路への影響を低減できる効果
がある。
【図面の簡単な説明】
【図１】 この発明の実施の形態１によるディジタル・
高周波アナログ混載ＩＣの構成説明図である。
【図２】 この発明の実施の形態２によるディジタル・
高周波アナログ混載ＩＣの構成説明図である。
【図３】 この発明の実施の形態３によるディジタル・
高周波アナログ混載ＩＣの構成説明図である。
【図４】 従来例を説明するための、パッケージに納め
られたＩＣの外観斜視図である。
【図５】 従来例の高周波アナログＩＣを、上面ならび
に側面から見た図である。
【図６】 従来例を説明するための、ディジタル・高周
波アナログ混載ＩＣをパッケージに納めた場合を上面か
ら見た図である。
【符号の説明】
１ ピン、１ａ 入出力用ピン、１ｂ 接地用ピン、１
ｃ ピン、２ 半導体ＩＣチップ、３ 金属ワイヤ、４
金属台座、５ カバー部、６、６ａ 高周波アナログ
回路の入出力パッド、６ｂ ディジタル回路の入出力パ
ッド、７、８、９ キャパシタ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 池田 幸夫 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 5F038 BE07 BE09 BH03 BH19 CA10 DF02 DF12 EZ07 EZ20

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 高周波信号を扱う高周波アナログ回路と
    上記高周波アナログ回路の制御などを扱う上記高周波信
    号に比べ相対的に低周波のディジタル信号を扱うディジ
    タル回路とを備え、これらを同一の半導体チップに集積
    化したディジタル・高周波アナログ混載ＩＣチップにお
    いて、上記高周波アナログ回路の隣接する高周波信号の
    入出力端子の入出力パッドの間に、上記ディジタル回路
    の入出力端子の入出力パッドを１つ以上配置した配列の
    入出力パッドが設けられ、上記隣接する高周波信号の入
    出力端子の入出力パッドの間に設けられた上記１つ以上
    のディジタル回路の入出力端子の入出力パッドの少なく
    とも１つを、上記高周波信号の周波数では十分に低いイ
    ンピーダンスで短絡として見なせ、かつ、上記ディジタ
    ル信号の周波数では十分に高いインピーダンスで開放と
    見なせるキャパシタを介して接地して用いられることを
    特徴とするディジタル・高周波アナログ混載ＩＣチッ
    プ。
  2. 【請求項２】 請求項１記載のディジタル・高周波アナ
    ログ混載ＩＣチップを１個以上含む少なくとも１個以上
    の半導体チップが接地固定される地導体を有する基台
    と、上記ディジタル・高周波アナログ混載ＩＣチップに
    形成された入出力パッドに対応させた配列で設けられ、
    請求項１記載のキャパシタを介して接地して用いられる
    パッケージピンとを備え、上記ディジタル・高周波アナ
    ログ混載ＩＣチップを１個以上含む少なくとも１個以上
    の半導体チップを格納して使用するためのＩＣパッケー
    ジ。
  3. 【請求項３】 請求項１記載のディジタル・高周波アナ
    ログ混載ＩＣチップを１個以上含む少なくとも１個以上
    の半導体チップを請求項２記載のＩＣパッケージに格納
    したディジタル・高周波アナログ混載ＩＣであって、請
    求項１記載のキャパシタが上記ＩＣパッケージの外部に
    設けられ、請求項２記載のパッケージピンが上記キャパ
    シタを介して接地されていることを特徴とするディジタ
    ル・高周波アナログ混載ＩＣ。
  4. 【請求項４】 請求項１記載のディジタル・高周波アナ
    ログ混載ＩＣチップを１個以上含む少なくとも１個以上
    の半導体チップを請求項２記載のＩＣパッケージに格納
    したディジタル・高周波アナログ混載ＩＣであって、請
    求項１記載のキャパシタが上記ディジタル・高周波アナ
    ログ混載ＩＣチップに形成され、請求項２記載のパッケ
    ージピンが上記キャパシタを介して上記ＩＣパッケージ
    内部で接地されていることを特徴とするディジタル・高
    周波アナログ混載ＩＣ。
  5. 【請求項５】 請求項１記載のディジタル・高周波アナ
    ログ混載ＩＣチップを１個以上含む少なくとも１個以上
    の半導体チップを請求項２記載のＩＣパッケージに格納
    したディジタル・高周波アナログ混載ＩＣであって、請
    求項１記載のキャパシタが上記ＩＣパッケージ内に設け
    た別個のチップに形成され、請求項２記載のパッケージ
    ピンが上記キャパシタを介してＩＣパッケージ内部で接
    地されていることを特徴とするディジタル・高周波アナ
    ログ混載ＩＣ。
JP11890899A 1999-04-27 1999-04-27 ディジタル・高周波アナログ混載ｉｃチップ、ｉｃパッケージ並びにディジタル・高周波アナログ混載ｉｃ Abandoned JP2000311986A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11890899A JP2000311986A (ja) 1999-04-27 1999-04-27 ディジタル・高周波アナログ混載ｉｃチップ、ｉｃパッケージ並びにディジタル・高周波アナログ混載ｉｃ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11890899A JP2000311986A (ja) 1999-04-27 1999-04-27 ディジタル・高周波アナログ混載ｉｃチップ、ｉｃパッケージ並びにディジタル・高周波アナログ混載ｉｃ

Publications (1)

Publication Number Publication Date
JP2000311986A true JP2000311986A (ja) 2000-11-07

Family

ID=14748156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11890899A Abandoned JP2000311986A (ja) 1999-04-27 1999-04-27 ディジタル・高周波アナログ混載ｉｃチップ、ｉｃパッケージ並びにディジタル・高周波アナログ混載ｉｃ

Country Status (1)

Country Link
JP (1) JP2000311986A (ja)

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007281011A (ja) * 2006-04-03 2007-10-25 Oki Electric Ind Co Ltd アナログ・デジタル混載半導体装置
US8405147B2 (en) 2005-07-11 2013-03-26 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink
US8536636B2 (en) 2007-04-26 2013-09-17 Peregrine Semiconductor Corporation Tuning capacitance to enhance FET stack voltage withstand
US8559907B2 (en) 2004-06-23 2013-10-15 Peregrine Semiconductor Corporation Integrated RF front end with stacked transistor switch
US8583111B2 (en) 2001-10-10 2013-11-12 Peregrine Semiconductor Corporation Switch circuit and method of switching radio frequency signals
US8604864B2 (en) 2008-02-28 2013-12-10 Peregrine Semiconductor Corporation Devices and methods for improving voltage handling and/or bi-directionality of stacks of elements when connected between terminals
US8723260B1 (en) 2009-03-12 2014-05-13 Rf Micro Devices, Inc. Semiconductor radio frequency switch with body contact
US8742502B2 (en) 2005-07-11 2014-06-03 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
JP2014165425A (ja) * 2013-02-27 2014-09-08 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
US8954902B2 (en) 2005-07-11 2015-02-10 Peregrine Semiconductor Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
JP2016025199A (ja) * 2014-07-18 2016-02-08 セイコーエプソン株式会社 回路装置、電子機器及び移動体
CN105470241A (zh) * 2014-09-30 2016-04-06 亚德诺半导体集团 用于防止纹波的输入/输出端
US9406695B2 (en) 2013-11-20 2016-08-02 Peregrine Semiconductor Corporation Circuit and method for improving ESD tolerance and switching speed
US9419565B2 (en) 2013-03-14 2016-08-16 Peregrine Semiconductor Corporation Hot carrier injection compensation
US9590674B2 (en) 2012-12-14 2017-03-07 Peregrine Semiconductor Corporation Semiconductor devices with switchable ground-body connection
US9831857B2 (en) 2015-03-11 2017-11-28 Peregrine Semiconductor Corporation Power splitter with programmable output phase shift
US9948281B2 (en) 2016-09-02 2018-04-17 Peregrine Semiconductor Corporation Positive logic digitally tunable capacitor
US10236872B1 (en) 2018-03-28 2019-03-19 Psemi Corporation AC coupling modules for bias ladders
US10505530B2 (en) 2018-03-28 2019-12-10 Psemi Corporation Positive logic switch with selectable DC blocking circuit
US10790390B2 (en) 2005-07-11 2020-09-29 Psemi Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
US10804892B2 (en) 2005-07-11 2020-10-13 Psemi Corporation Circuit and method for controlling charge injection in radio frequency switches
US10886911B2 (en) 2018-03-28 2021-01-05 Psemi Corporation Stacked FET switch bias ladders
USRE48965E1 (en) 2005-07-11 2022-03-08 Psemi Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
US11476849B2 (en) 2020-01-06 2022-10-18 Psemi Corporation High power positive logic switch
CN115732490A (zh) * 2022-11-17 2023-03-03 海信家电集团股份有限公司 智能功率模块和设备

Cited By (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10812068B2 (en) 2001-10-10 2020-10-20 Psemi Corporation Switch circuit and method of switching radio frequency signals
US10622993B2 (en) 2001-10-10 2020-04-14 Psemi Corporation Switch circuit and method of switching radio frequency signals
US8583111B2 (en) 2001-10-10 2013-11-12 Peregrine Semiconductor Corporation Switch circuit and method of switching radio frequency signals
US10790820B2 (en) 2001-10-10 2020-09-29 Psemi Corporation Switch circuit and method of switching radio frequency signals
US10797694B2 (en) 2001-10-10 2020-10-06 Psemi Corporation Switch circuit and method of switching radio frequency signals
US9225378B2 (en) 2001-10-10 2015-12-29 Peregrine Semiconductor Corpopration Switch circuit and method of switching radio frequency signals
US9680416B2 (en) 2004-06-23 2017-06-13 Peregrine Semiconductor Corporation Integrated RF front end with stacked transistor switch
US8559907B2 (en) 2004-06-23 2013-10-15 Peregrine Semiconductor Corporation Integrated RF front end with stacked transistor switch
US9369087B2 (en) 2004-06-23 2016-06-14 Peregrine Semiconductor Corporation Integrated RF front end with stacked transistor switch
US8649754B2 (en) 2004-06-23 2014-02-11 Peregrine Semiconductor Corporation Integrated RF front end with stacked transistor switch
USRE48944E1 (en) 2005-07-11 2022-02-22 Psemi Corporation Method and apparatus for use in improving linearity of MOSFETS using an accumulated charge sink
US10797172B2 (en) 2005-07-11 2020-10-06 Psemi Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
US8405147B2 (en) 2005-07-11 2013-03-26 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink
US9087899B2 (en) 2005-07-11 2015-07-21 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
US10818796B2 (en) 2005-07-11 2020-10-27 Psemi Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
US9130564B2 (en) 2005-07-11 2015-09-08 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink
US9608619B2 (en) 2005-07-11 2017-03-28 Peregrine Semiconductor Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
US10804892B2 (en) 2005-07-11 2020-10-13 Psemi Corporation Circuit and method for controlling charge injection in radio frequency switches
US8742502B2 (en) 2005-07-11 2014-06-03 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
US8954902B2 (en) 2005-07-11 2015-02-10 Peregrine Semiconductor Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
US10680600B2 (en) 2005-07-11 2020-06-09 Psemi Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink
US10797691B1 (en) 2005-07-11 2020-10-06 Psemi Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink
US10622990B2 (en) 2005-07-11 2020-04-14 Psemi Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink
USRE48965E1 (en) 2005-07-11 2022-03-08 Psemi Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
US10790390B2 (en) 2005-07-11 2020-09-29 Psemi Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
JP2007281011A (ja) * 2006-04-03 2007-10-25 Oki Electric Ind Co Ltd アナログ・デジタル混載半導体装置
US10951210B2 (en) 2007-04-26 2021-03-16 Psemi Corporation Tuning capacitance to enhance FET stack voltage withstand
US8536636B2 (en) 2007-04-26 2013-09-17 Peregrine Semiconductor Corporation Tuning capacitance to enhance FET stack voltage withstand
US9177737B2 (en) 2007-04-26 2015-11-03 Peregrine Semiconductor Corporation Tuning capacitance to enhance FET stack voltage withstand
US9024700B2 (en) 2008-02-28 2015-05-05 Peregrine Semiconductor Corporation Method and apparatus for use in digitally tuning a capacitor in an integrated circuit device
US9293262B2 (en) 2008-02-28 2016-03-22 Peregrine Semiconductor Corporation Digitally tuned capacitors with tapered and reconfigurable quality factors
US8604864B2 (en) 2008-02-28 2013-12-10 Peregrine Semiconductor Corporation Devices and methods for improving voltage handling and/or bi-directionality of stacks of elements when connected between terminals
US8669804B2 (en) 2008-02-28 2014-03-11 Peregrine Semiconductor Corporation Devices and methods for improving voltage handling and/or bi-directionality of stacks of elements when connected between terminals
US9106227B2 (en) 2008-02-28 2015-08-11 Peregrine Semiconductor Corporation Devices and methods for improving voltage handling and/or bi-directionality of stacks of elements when connected between terminals
US9197194B2 (en) 2008-02-28 2015-11-24 Peregrine Semiconductor Corporation Methods and apparatuses for use in tuning reactance in a circuit device
US8723260B1 (en) 2009-03-12 2014-05-13 Rf Micro Devices, Inc. Semiconductor radio frequency switch with body contact
US9590674B2 (en) 2012-12-14 2017-03-07 Peregrine Semiconductor Corporation Semiconductor devices with switchable ground-body connection
JP2014165425A (ja) * 2013-02-27 2014-09-08 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
US9419565B2 (en) 2013-03-14 2016-08-16 Peregrine Semiconductor Corporation Hot carrier injection compensation
US9406695B2 (en) 2013-11-20 2016-08-02 Peregrine Semiconductor Corporation Circuit and method for improving ESD tolerance and switching speed
JP2016025199A (ja) * 2014-07-18 2016-02-08 セイコーエプソン株式会社 回路装置、電子機器及び移動体
CN105470241A (zh) * 2014-09-30 2016-04-06 亚德诺半导体集团 用于防止纹波的输入/输出端
EP3002787A1 (en) * 2014-09-30 2016-04-06 Analog Devices Global Input/output termination for ripple prevention
CN105470241B (zh) * 2014-09-30 2018-07-10 亚德诺半导体集团 用于防止纹波的输入/输出端
US9831857B2 (en) 2015-03-11 2017-11-28 Peregrine Semiconductor Corporation Power splitter with programmable output phase shift
US9948281B2 (en) 2016-09-02 2018-04-17 Peregrine Semiconductor Corporation Positive logic digitally tunable capacitor
US10505530B2 (en) 2018-03-28 2019-12-10 Psemi Corporation Positive logic switch with selectable DC blocking circuit
US10886911B2 (en) 2018-03-28 2021-01-05 Psemi Corporation Stacked FET switch bias ladders
US11018662B2 (en) 2018-03-28 2021-05-25 Psemi Corporation AC coupling modules for bias ladders
US10236872B1 (en) 2018-03-28 2019-03-19 Psemi Corporation AC coupling modules for bias ladders
US10862473B2 (en) 2018-03-28 2020-12-08 Psemi Corporation Positive logic switch with selectable DC blocking circuit
US11870431B2 (en) 2018-03-28 2024-01-09 Psemi Corporation AC coupling modules for bias ladders
US11476849B2 (en) 2020-01-06 2022-10-18 Psemi Corporation High power positive logic switch
CN115732490A (zh) * 2022-11-17 2023-03-03 海信家电集团股份有限公司 智能功率模块和设备
CN115732490B (zh) * 2022-11-17 2023-11-17 海信家电集团股份有限公司 智能功率模块和设备

Similar Documents

Publication Publication Date Title
JP2000311986A (ja) ディジタル・高周波アナログ混載ｉｃチップ、ｉｃパッケージ並びにディジタル・高周波アナログ混載ｉｃ
US7149496B2 (en) High-frequency module and radio communication apparatus
US7952434B2 (en) Semiconductor device
KR100993277B1 (ko) 반도체장치 및 전자 장치
US7050769B2 (en) Electronic apparatus and design method
US8471379B2 (en) Semiconductor device
KR20100032909A (ko) 후면 수동 디바이스 집적을 이용하는 반도체 다이
US20220021404A1 (en) Radio-frequency module and communication device
JP2006094557A (ja) 半導体素子及び高周波電力増幅装置並びに無線通信機
JPH05167302A (ja) 高周波電力増幅回路装置およびそれを含む高周波モジュール
US6531775B1 (en) High-frequency module
JP4527570B2 (ja) 高周波モジュ−ル及びそれを搭載した無線通信装置
US20210306017A1 (en) Radio frequency module and communication device
US20230261682A1 (en) Radio frequency module and communication device
US20230189432A1 (en) High-frequency module and communication device
CN113302839A (zh) 高频模块以及通信装置
US20050180122A1 (en) Electronic circuit module
US11483023B2 (en) Radio-frequency module and communication device
US11418225B2 (en) Radio frequency module and communication device
JPH11330298A (ja) 信号端子付パッケージおよびそれを用いた電子装置
JP2002141726A (ja) 電子部品一体型のアンテナ
WO2004073063A1 (ja) 電子装置および半導体装置
US7473991B2 (en) Semiconductor device and electric apparatus
EP0996155A2 (en) Radio frequency integrated circuit apparatus
US20230308128A1 (en) Radio frequency module and communication device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040614

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040624

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050304

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070710

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20070828