CN105470241B - 用于防止纹波的输入/输出端 - Google Patents

用于防止纹波的输入/输出端 Download PDF

Info

Publication number
CN105470241B
CN105470241B CN201510638910.7A CN201510638910A CN105470241B CN 105470241 B CN105470241 B CN 105470241B CN 201510638910 A CN201510638910 A CN 201510638910A CN 105470241 B CN105470241 B CN 105470241B
Authority
CN
China
Prior art keywords
input
tube core
circuit
output path
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510638910.7A
Other languages
English (en)
Other versions
CN105470241A (zh
Inventor
Y·A·阿特萨尔
T·考库格鲁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Global ULC
Analog Devices International ULC
Original Assignee
Analog Devices Global ULC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Global ULC filed Critical Analog Devices Global ULC
Publication of CN105470241A publication Critical patent/CN105470241A/zh
Application granted granted Critical
Publication of CN105470241B publication Critical patent/CN105470241B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/647—Resistive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/32—Reducing cross-talk, e.g. by compensating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1205—Capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1207—Resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

本公开内容的各个方面涉及配置以减轻来自射频(RF)输入输出路径到第二输入输出(I/O)路径，例如数字输入/输出路径的串扰。例如，这种串扰可以是由于相邻键合线之间的耦合。终端电路可以包括低阻抗损耗路径，例如串联的RC并联电路。根据某些实施例，静电放电(ESD)保护电路可以与终端电路并联。

Description

用于防止纹波的输入/输出端
技术领域
所公开的技术涉及到电子设备，并且更具体地说，涉及电连接到输入/输出的终端电路。
背景技术
电子器件正被制造成具有越来越小的尺寸。例如，宽带控制产品，例如开关和衰减器，正被广泛用于各种应用中，如收发器、信号源、分析器等。在这些应用中，尽量减小管芯和封装尺寸，同时尽量减小带宽上的性能变化。例如带宽上增益和/或损耗的变化，可以是期望的。同时，期望具有相对高的静电放电(ESD)保护水平。
这些控制产品在相对较小的区域中可以包括多个数字输入/输出(I/O)引脚和多个射频(RF)I/O引脚。作为一个例子，串行外围接口(SPI)控制的数字衰减器可以实现在4毫米×4mm的方形扁平无引线(QFN)封装中。来自封装内部RF输入(和/或RF输出)的串扰可能导致能够引起带宽上性能变化的不期望的影响。这可以限制产品的工作带宽和/或使电路性能恶化，例如衰减器的衰减精度。
发明内容
本公开的一个方面是一种电子器件，其包括管芯、第一键合线、第二键合线和终端电路。管芯包括电连接到管芯的第一键合焊盘的射频(RF)输入/输出路径和电连接到管芯的第二键合焊盘的第二输入/输出路径。RF输入/输出路径配置以处理RF信号。第二I/O路径配置以处理非RF信号(不是RF信号的信号)。第一键合线电连接到管芯的第一键合焊盘。第二键合线电连接到管芯的第二键合焊盘。终端电路被电连接到管芯的第二键合焊盘。终端电路配置以通过为第二I/O路径提供负载使得第二I/O路径被阻尼来减轻由于第一键合线和第二键合线之间的耦合而串扰的影响。
管芯可以包括与终端电路并联的静电装置保护电路。管芯还可至少包括衰减器、开关或相移器中的一个。电子器件可以包括包封管芯、第一键合线和第二键合线的封装，其中，封装包括第一引脚并且第一键合线电连接到第一引脚。
终端电路可以被体现在管芯上。终端电路可以包括串联RC电路。终端电路可以配置以防止电连接到第二键合焊盘的管芯上的负载由于串扰而谐振。
第二输入/输出路径可以是数字输入/输出路径并且第二信号可以是数字信号。
本公开的另一个方面是包括第一输入/输出、第二输入/输出路径和RC电路的装置。第一输入/输出路径电连接到管芯的第一触点。第一输入/输出路径配置以传递射频信号。第二输入/输出路径电连接到管芯的第二触点。第二输入/输出路径配置以传递非RF信号。在该装置中，在第一输入/输出路径和第二输入/输出路径之间存在串扰。RC电路电连接管芯的第二触点和参考电位之间。
该装置在管芯中可以包括静电放电保护电路，其中RC电路与静电放电保护电路并联。第二信号可以是数字信号。参考电位可以是接地。
该装置可以包括电连接到管芯的第一触点的第一键合线和电连接到管芯的第二触点的第二键合线，其中，第一输入/输出路径配置以通过第一键合线和第二键合线之间的耦合与第二输入/输出路径耦合。
RC电路可以是串联RC电路。RC电路可以配置以防止电连接到第二输入/输出路径的管芯的负载的有效电容由于第一输入/输出路径与第二输入/输出路径之间的串扰而谐振。负载可以包括静电放电保护电路和输入/输出缓冲器。串扰可能是由于在管芯之外的耦合。
本公开的另一个方面是包括第一输入/输出路径、第二输入/输出路径、静电放电保护电路和低阻抗损耗路径的管芯。第一输入/输出路径配置以传递射频信号。第二输入/输出路径配置以传递非RF信号。静电放电保护电路配置以在第二输入/输出路径上提供静电放电保护。低阻抗损耗路径经配置以在射频信号的频率上呈现阻抗以防止由于第一输入/输出线和所述第二输入/输出线之间的串扰而在第二输入/输出路径上的谐振。
低阻抗损耗路径可以包括串联RC电路。串扰可能是由于管芯上的耦合。
为了概述本公开，本发明的某些方面、优点和新颖性特征已在本文中描述。但是应该理解的是，不一定所有这些优点可以按照任何本发明的特定实施例来实现。因此，本发明可以以实现或优化一个或一组优点如本文所教导，而不一定实现本文所教导或建议的其他优点的方式体现或进行。
附图说明
在本文中提供这些附图和相关的描述以说明具体实施例，并不旨在进行限制。
图1是根据一个实施例,一部分封装的器件的示意图的平面图。
图2A、2B和2C是根据某些实施例，每个包括由于串扰遇到射频电流的输入/输出线和电连接到输入/输出线的终端电路的示意图。图2A、2B和2C各自示出了不同的终端电路。
图3是根据一个实施例，包括射频输入/输出线和电连接到终端电路的另一个输入/输出线的管芯的示意图。
具体实施方式
某些实施例的以下详细描述中呈现了具体的实施例的各种描述。然而，在此描述的创新可以体现在许多不同的方式，例如，例如由权利要求书所定义的和涵盖的。在此描述中，参考了附图，其中相似的附图标记可以指示相同或功能相似的元件。应该理解的是，在图中所示的元件不一定按比例绘制。
如上所述，RF输入/输出可以引起封装内的另一个输入/输出上的串扰。如本文所用，“输入/输出”包含输入、输出或组合的输入和输出。因此，本文所讨论的涉及“输入/输出”的任何特征可以应用到输入，输出或组合的输入和输出。“输入/输出”在本文中等效地称为“I/O”。来自RF输入/输出的串扰可以导致不期望的效果，它能够导致带宽性能的变化。例如，在封装内来自RF输入/输出到数字输入/输出的串扰可以与电连接到管芯上的数字输入/输出的负载的谐振，例如半导体管芯。这可能导致不希望的和/或意外谐振，它可以在和/或谐振邻近建立低或高的阻抗RF路径，从而反过来可以引起包括该管芯的器件的频率响应增益和/或损耗上的涨落(例如，纹波)。这种涨落可以减小器件的操作带宽和/或恶化器件的性能，例如衰减器的衰减精度。
在数字输入/输出和RF输入/输出之间引入接地屏蔽(例如，在器件的封装上的接地引脚，在管芯上的接地焊盘和接地键合线)可以减少数字输入/输出和RF输入/输出之间的串扰。替代地或另外地，具有垂直键合线的布局可以减少串扰。然而，这些降低串扰的方式可以显著地增加封装和/或管芯的尺寸。因此，它们对于相对较小尺寸、多引脚的器件来说可能是不实际的。终端方式可以防止由于RF输入/输出和另一非RF输入/输出之间的串扰带来的谐振同时保持电路性能和/或ESD保护水平是期望的，尤其是如果这种方法被实现且具有不超过对管芯和封装的面积相对小的影响。
电路的频率响应的涨落可能是由于集成电路管芯的数字I/O焊盘的电容性负载的谐振和RF I/O键合线和数字I/O键合线之间的串扰。在某些应用中，集成电路管芯焊盘上的电容性负载可以被ESD保护电路和输入/输出缓冲器的电容所支配，特别是对那些需要大于约1000千伏ESD保护的应用。从RF键合线到数字I/O键合焊盘的RF耦合电流可以建立高Q射频谐振。高Q射频谐振可以指的是具有Q至少50的RF谐振，例如。
在数字输入/输出焊盘和ESD保护电路之间、管芯上串联地电连接损耗部件，例如电阻，可以降低由于与RF输入/输出的串扰而造成的谐振。然而，这样的损耗部件能够显著地降低ESD的额定值和/或具有相对大的尺寸。
本公开的各方面涉及与ESD保护电路和/或输入/输出缓冲器并联的损耗路径。损耗路径可以呈现比负载在工作频率范围内负载更低的阻抗。因此，在某些应用中，损耗路径可以减少或消除谐振并且还保持基本相同的ESD额定值。损耗路径可以是，例如，电连接到管芯上的I/O的串联的RC并联电路。
参考图1，对电子器件1的一部分进行说明。电子器件1是封装的器件。该电子器件包括封装10和由封装10包封的管芯12。应当理解的是，电子器件1可以包括比所示出更多的元件和/或一些实施例包括所示元件的子集。例如，仅一部分管芯12被示出。管芯(未示出)的其他部分可以包括各种其它电路，例如衰减器、放大器、混频器、开关元件，例如多掷开关、相移器或任何其他配置以处理RF和/或数字信号的合适的电路。其他电路可以是控制电路。在一些情况下，一个或多个数字信号可以用作用于处理RF信号的电路的控制信号。此外，虽然在图1中数字I/O线被示出为数字输入，将理解的是，参考图1所讨论的原理和优点可以应用于数字输出或组合的数字输入和输出。在一些其他实施例中，参考图1所讨论的原理和优点可以应用于非RF模拟输入和/或输出或组合的数字和/或模拟输入和/或输出。
示出的封装10包括引脚14a至14g。如图所示，封装10是四方扁平无引线(QFN)封装。应该理解的是，本文所讨论的原理和优点可以应用于任何其他合适类型的封装和触点。例如，其它类型的触点可以包括，但不限于，插座、球和地。封装10可以包括在其上安装管芯12的载体衬底。在图1中，封装10的14a至14g的每个引脚通过各自键合线16a至16g电连接到管芯12。
管芯12可以是硅芯片，如图所示。在某些实施例中，管芯12是硅绝缘体管芯或其他半导体管芯。管芯12也可以是任何其它合适类型的管芯，可以从I/O上的防止波纹中获益。示出的管芯12包括通过各自的键合线16a至16g电连接到各自引脚14a至14g的管芯焊盘18a至18g。任何合适数量的引脚、键合线和管芯焊盘可以实现在电子器件1中。键合线也可以被称为引线或带状的键。在图1的实施例中，管芯12包括射频I/O和数字I/O。管芯焊盘18a、18c、18d、18e和18g配置以接收数字信号，并且管芯焊盘18b和18f配置以接收RF信号。
数字I/O线20a、20c、20d、20e和20g配置以传递数字信号。这些数字I/O线可以提供数字信号到数字电路以进一步处理。数字I/O线20a电连接管芯焊盘18a到终端电路22a和包括ESD保护电路24a和缓冲器26a的负载。负载可以包括其它电路元件，在某些应用中负载的有效电容可以被ESD保护电路24a和缓冲器26a的有效电容所支配。终端电路22a对来自邻近RF I/O线的串扰的RF信号提供终端。例如，串扰可能由键合线16b和键合线16a之间的耦合造成的。关于终端电路22a和串扰的一些来源的详细参考图2A、2B、2C和3将予以提供。图1中示出的终端电路中的任何一个可以实现所讨论的终端电路中的任何一个的特点的任何合适的组合，例如图2A、2B、2C、或3的终端电路。ESD保护电路24a可以是为对特定应用提供合适的ESD保护的任何电路。在一些情况下，ESD保护电路部24a可以被定以提供至少约500伏的ESD保护、至少约1千伏的ESD保护、或至少约4千伏的ESD保护。缓冲器26a可以缓冲由数字I/O线路20a传递的数字信号并且提供缓冲的数字信号到管芯12的其它电路元件。例如，缓冲的数字信号可以被提供到管芯12上的数字电路以进一步处理。缓冲器26a可以由一个或多个反相器来实现。缓冲器26a可以是非反相缓冲器。在一些情况下，缓冲器26a可以是输出相对于由缓冲器26a接收的数字信号反相的信号的反相缓冲器。这样的反相缓冲器可以通过奇数数目的反相器来实现。
其它数字I/O线和相关的电路可以实现参考数字I/O线20a和它的相关电路所讨论的特征的任意组合。例如，所有图1所示的数字I/O线和相关的电路包括相同的元件的实例。如图1所示，与RF I/O不相邻的数字I/O线可以包括终端电路。在某些其它实现中，与RF I/O不相邻的数字I/O线可能省略终端电路。
参考图2A，包括由于串扰遇到射频电流的I/O和电连接到该I/O的终端电路的示意图将被描述。图2A示出图1的电子器件1的一部分。在图2A中，数字I/O路径物理地接近RF I/O路径。例如，该数字I/O路径可以包括被布线以与RF I/O路径的键合线邻近的键合线。与数字I/O和RF I/O相关的键合焊盘在管芯上可以分别彼此相邻。虽然图2A示出了电连接到数字I/O线的终端电路，为了说明的目的，参考任何一个本文实施例所讨论的原理和优点连同终端电路可以用以防止配置以传递非射频信号的任何合适非射频I/O路径上的纹波。这样的非射频I/O路径可以配置以传递数字信号和/或RF范围以外的模拟信号。
集成电路管芯上的数字I/O可以电连接到ESD保护电路24a和I/O缓冲器26a，如图2A所示。数字I/O路径可以传递非射频信号的数字信号。ESD保护电路24a和I/O缓冲26a可以对数字I/O路径呈现有效高Q电容。没有终端电路22a，RF电流可以由于串扰被不希望地引入在数字I/O路径上。射频I/O键合线16b和数字I/O键合线16a之间的耦合电感可以与管芯上的数字键合焊盘18a的有效电容谐振，如果在数字I/O路径上没有适当的终端电路时。耦合可以是电感耦合。在管芯的数字键合焊盘18a上的有效电容可以被ESD保护电路24a和I/O缓冲器26a所支配。
在一个说明性实例中，数字衰减器可以被包括在管芯12中以提供高达约30dB的衰减用于RF I/O，并且数字衰减器可以由数字I/O传递的一个或多个信号所控制。在本实例中，数字I/O路径上的谐振可以为射频I/O路径在频率上建立相对尖锐的功率损耗并且将被理想地避免或衰减。这种谐振可以在衰减频率响应中建立纹波。通常，来自数字I/O上的负载的谐振可以在电连接到数字I/O的电路的频率响应中建立凹口和/或过冲。
在图2A中，终端电路22a包括低阻抗损耗路径。低阻抗损耗路径与数字I/O管芯焊盘18a上的负载的有效电容并联。如图所示，负载包括ESD保护电路24a和I/O缓冲器26a。负载的有效电容可以通过具有电连接到数字I/O线20a的第一端和电连接到地的第二端的电容器进行模拟。示出的低阻抗损耗路径是串联的RC电路，它包括电容器C和电阻器R。电容器C的容值和电阻器R的阻值可以被选择使得终端电路在由射频键合线160b传递的射频信号的频率上终止。电容器C的容值可以被选择使得它大于ESD保护电路24a和I/O缓冲器26a的有效电容。例如，在某些实现中，电容器C的容值可以至少是ESD保护电路24a和I/O缓冲器26a的有效电容约5倍。作为一个实例，电阻器R可以具有阻抗，这个阻抗在电容器C的阻抗和在由射频键合线16b传递的射频信号的频率上负载的有效电容的阻抗之间。
作为一个例子，如果数字负载的有效电容约200fF，在5千兆赫的工作频率它可以具有约-j160欧姆的阻抗，电容器C的容值可以选择为约1pF，在5GHz其对应约-j30欧姆的阻抗，其中j对应于负1的平方根。更一般地，电容器C的容值可以选择为相对较大使得在选定的频率上端接阻抗支配数字负载的阻抗，并且提供“真正的”阻抗或电阻负载以阻尼振荡。例如，电容器C的容值可以被选择使得在射频频率上电容器的阻抗比选定频率上负载的阻抗约小五倍。电阻器R的电阻可以被选择使得相关的谐振电路具有小于1品质因子。在上面电容器C具有约1pF的容值的例子中，电阻器R可以具有约50欧姆的阻抗。这可以在5GHz(j30/50＝0.6)提供0.6的Q。在本实施例中，低阻抗损耗路径的阻抗的大小应小于数字负载在所选定的频率(例如，5千兆赫)的大小。
在图2A中，串联RC电路的第一端电连接到数字I/O管芯焊盘18a并且串联RC电路的第二端电连接到地电位。相应地，串联RC电路是串联的RC并联电路。低阻抗损耗路径可以抑制连接到数字I/O管芯焊盘18a的管芯上的负载的谐振。同时，低阻抗损耗路径可以防止来自RF I/O键合线16b的串扰，没有显著地影响ESD保护电路24a的性能。这样，ESD保护电路24a的性能可以在相对宽的带宽上得以维持。
图2A示出了示例终端电路22a。其它终端电路替代地或附加地被实现以防止在I/O上的纹波。图2B和图2C提供了这样其他终端电路的两个实例。配置以防止在I/O上纹波的终端电路可以包括，例如，RC电路、RLC电路或多个并联的RC电路和/或RLC电路和/或串联。这种终端电路可以连接在I/O路径和接地或另一个参考电压之间。这种终端电路可以与同时电连接到I/O线的ESD保护电路的有效电容并联。本文所讨论的终端电路中的任何一个可以电连接到本文所讨论的非射频I/O路径。
参考图2B，包括由于串扰而遇到射频电路的I/O的示意图和电连接到该I/O的终端电路的实施例将进行说明。图2B的电路可以与图2A的电路基本上相同和/或功能上相似，除了图2B中的终端电路22a'代替图2A的终端电路22a予以实现。在图2B中，终端电路22'包括并联RC电路。终端电路22'还包括与并联RC电路串联的第一电阻器R1。并联RC电路包括第一RC电路和第二RC电路。第一RC电路包括与第二电阻器R2串联的第一电容器C1。第二RC电路包括与第三电阻器R3串联的第二电容器C2。如图2B所示，终端电路22'电连接在数字I/O路径和接地之间。终端电路22'与ESD保护电路24a的有效电容并联。终端电路22'的元件的阻抗和容值可以被选择以减轻具有如图2B所示的RF I/O路径串扰的影响。
参考图2C，包括由于串扰而遇到射频电流的I/O的示意图和电连接到该I/O的终端电路的另一个实施例将进行说明。图2C中的电路可以是基本上相同和/或功能上类似于图2A和2B的电路，除了图2C的终端电路22a”代替图2A的终端电路22a或图2B的终端电路22'。在图2C中，终端电路22'包括电连接到数字I/O路径和供给电压VSUPPLY之间的RC终端电路。终端电路22”也与ESD保护电路的有效电容并联连接。
在图2C中，ESD保护电路的有效电容被示为电容器CESD。图2C示出了本文所讨论的任何终端电路可以电连接在非射频I/O路径和参考电压之间。参考电压可以是，例如，电源电压，如图2C所示。在一些其他实施例中，例如图2A和2B的实施例，参考电压可以是接地。在某些实现中，参考电压也可以是与接地或电源电压不同的电源。
参考图3，包括射频输入/输出线21b和电连接到终端电路22a的另一个输入/输出线的示意图将进行说明。应该理解的是，管芯12可以包括比示出更多的元件和/或一些实施例包括示出元件的子集。图3的管芯12可以包括参考图1所讨论的管芯12的特征的任何组合。
在图3中，管芯12包括多个I/O触点。I/O触点可以包括管芯焊盘18a和18b，如图所示。在其它实施例中，I/O触点可以以引脚、焊料凸点，梁式引线，或类似的来实现。管芯12的第一触点，例如第一键合焊盘18b，可以接收RF信号并且提供RF信号到传递RF信号到RF负载28的RF I/O线21b。RF I/O线21b被包括在配置以处理RF信号的RF I/O路径中。管芯12的第二触点，例如第二键合焊盘18a，可以接收第二信号并且提供第二信号到第二I/O线。第二I/O线可以是电连接到管芯12的触点，具有耦合在其上的电容性负载的任何合适的线路。第二信号可以是非RF信号。因此，第二I/O线可以提供第二信号到配置以在不是射频的频率上处理信号的电路，例如在基带或直流(DC)。如图3所示，第二信号可以是提供给数字I/O线20a的数字信号。数字I/O线20a可以被包括在配置以处理数字信号的数字I/O路径中。第二信号可以被提供给管芯12上的负载30。例如，负载30可以包括ESD保护电路和/或I/O缓冲器。
终端电路22a也被包括在图3的管芯12。在一些其他实施例中，一些或全部终端电路22a可以被实现在管芯12的外部。这种外部终端电路可以包括在管芯12之外的电阻和/或贴片电容器，例如。终端电路22a可以减轻来自RF I/O线21b的串扰在第二I/O线的影响。例如，终端电路22a可以防止来自RF I/O线21b的串扰在第二I/O线上建立谐振，例如由于处于谐振中的负载30的有效电容而造成的谐振。终端电路22a可以防止来自RF I/O线的串扰显著地影响负载30的ESD保护电路在频率上的性能。
各种类型的耦合会在射频I/O路径和第二I/O路径之间引起串扰。例如，如以上所讨论的，这样的串扰可能是由于相邻键合线之间的耦合。在其它实例中，RF I/O路径和第二I/O路径之间的串扰可能是由于印刷电路板上的导电迹线之间的耦合，由于在管芯上通过衬底的这些路径之间的耦合，等等，或它们的任何组合。终端电路22a可以减轻来自这些类型耦合中的任何一个串扰的影响。
参考特定实施例，与在I/O上的纹波终端相关的系统、装置和方法如上所述。熟练的技术人员将，然而，应当理解实施例的原理和优点可以用于任何在I/O上需要终端电路的任何其他系统、装置或方法。
这样的系统、装置和/或方法可以在各种电子设备中实现。电子设备的示例可以包括，但不限于，消费电子产品、消费电子产品的一部分、电子测试设备等。电子设备的例子分也可以包括控制芯片、存储器芯片、存储器模块、光网络或其它通信网络的电路和磁盘驱动器电路。一些示例控制芯片包括具有数字衰减器、电压可变衰减器、包括多掷开关的开关组件和移相器。消费电子产品可以包括，但不限于，精密仪器、医疗设备、无线设备、移动电话(例如，智能电话)、蜂窝基站、电话、电视机、计算机监视器、计算机、手持式计算机、平板计算机、个人数字助理(PDA)、微波炉、冰箱、立体声系统、盒式磁带录音机或播放器、DVD播放器、CD播放器、数字视频录像机(DVR)器、VCR、MP3播放器、收音机、摄像机、照相机，数码相机，便携式存储器芯片，洗衣机，干衣机，洗衣机/干衣机、复印机、传真机、扫描仪、多功能外围设备、手表、时钟等。此外，电子设备可以包括未完成的产品。
除非上下文清楚地要求，否则遍及说明书和权利要求中，词语“包括”、“包括”、“包括”、“包括”等是被解释为包含的意义，而不是排他或详尽的意义；也就是说，意义上说“包括，但不限于”。词语“耦合的”或“连接的”，如通常在本文中使用，指的是两个或更多元件可以直接连接，或通过一个或多个中间元件的方式连接。另外，词语“本文中，”、“以上”、“以下”和类似含义的词语，在本申请中使用时，应指本申请的整体而不是此申请的任何特定部分。如果上下文允许，在某些实施例的详细描述中使用单数或复数数量也可以分别地包括复数或单数。词语“或”参考两个或更多项目的列表，意在覆盖所有的单词的以下解释：任何该列表中的项目，所有的在列表中的项目，和任何组合列表中的项目。本文所提供的所有数值或距离也意图包括在一个测量误差相似的值。
本文所提供的本发明的教导可应用于其它系统，而不一定上述系统。上述的各种实施例的元件和动作可以被组合以提供进一步的实施例。本文所讨论的方法的行为可以任何次序酌情进行。此外，本文所讨论的方法的行为可以酌情被串行或并行地执行。
虽然某些实施例已被描述，这些实施例已以举例的方式予以呈现而已，而不是意在限制本公开的范围。的确，本文所描述的新颖的装置、系统和方法可以体现在其他各种形式。例如，它可以理解，本文所讨论的原理和优点可以用于任何在I/O需要终端电路的合适的集成电路。此外，可以以本文所描述的方法和系统的形式进行各种省略、替代和改变，而不脱离本公开的精神。所附权利要求及其等价物意在覆盖这些将落入本公开的范围和精神内的形式或修改。因此，本发明的范围通过参考权利要求书进行限定。

Claims (15)

1.一种电子器件，包括：
管芯，包括：
电连接到所述管芯的第一键合焊盘的射频(RF)输入/输出路径，
电连接到所述管芯的第二键合焊盘的第二输入/输出路径，
被配置来在第二输入/输出路径上提供静电放电保护的静电放电保护电路，以及
终端电路，电连接到所述管芯的所述第二键合焊盘，并与所述静电放电保护电路并联连接使得所述第二输入/输出路径被阻尼，
其中所述射频输入/输出路径被配置来处理射频信号，并且所述第二输入/输出路径被配置来处理第二信号，所述第二信号是非射频信号；
第一键合线，电连接到所述管芯的所述第一键合焊盘；和
第二键合线，电连接到所述管芯的所述第二键合焊盘；
其中，所述终端电路包括低阻抗损耗路径，并被配置来减轻由于所述第一键合线和所述第二键合线之间的耦合导致的串扰的影响，
所述低阻抗损耗路径包括串联RC电路，其中所述串联RC电路的电容器的电容和电阻器的电阻被选择为使得所述终端电路在所述射频信号的频率提供终止。
2.如权利要求1所述的电子器件，其中其中所述串联RC电路的电容器的电容被选择为使得其大于所述静电放电保护电路的有效电容。
3.如权利要求1所述的电子器件，其中所述第二输入/输出路径是数字输入/输出路径，并且所述第二信号是数字信号。
4.如权利要求1所述的电子器件，其中所述终端电路被配置来阻止电连接到所述第二键合焊盘的所述管芯上的负载由于所述串扰而谐振。
5.如权利要求1所述的电子器件，还包括包封所述管芯、所述第一键合线和所述第二键合线的封装，其中所述封装包括第一引脚，并且所述第一键合线电连接到所述第一引脚。
6.如权利要求1所述的电子器件，其中所述管芯至少包括衰减器、开关和移相器中的一个。
7.一种装置，包括：
第一输入/输出路径，电连接到管芯的第一触点，所述第一输入/输出路径被配置来传递射频信号；
第二输入/输出路径，电连接到所述管芯的第二触点，所述第二输入/输出路径被配置来传递第二信号，其中所述第二信号是非射频信号，并且其中在所述第一输入/输出路径和所述第二输入/输出路径之间存在串扰；和
静电放电保护电路，被配置来在第二输入/输出路径上提供静电放电保护；以及
低阻抗RC电路，电连接在所述管芯的所述第二触点和参考电位之间使得所述第二输入/输出路径被阻尼，所述低阻抗RC电路包括串联RC电路，其中所述串联RC电路的电容器的电容和电阻器的电阻被选择为使得所述低阻抗RC电路在所述射频信号的频率提供终止。
8.如权利要求7所述的装置，其中所述第二信号是数字信号。
9.如权利要求7所述的装置，还包括电连接到所述管芯的所述第一触点的第一键合线和电连接到所述管芯的所述第二触点的第二键合线，其中所述第一输入/输出路径被配置来通过所述第一键合线与所述第二键合线之间耦合的方式与所述第二输入/输出路径耦合。
10.如权利要求7所述的装置，其中所述RC电路被配置来阻止电连接到所述第二输入/输出路径的所述管芯的负载的有效电容由于所述第一输入/输出路径和所述第二输入/输出路径之间的串扰而谐振。
11.如权利要求10所述的装置，其中所述负载包括静电放电保护电路和输入/输出缓冲器。
12.如权利要求10所述的装置，其中所述串扰是由于在所述管芯之外的耦合。
13.如权利要求7所述的装置，其中所述参考电位是接地。
14.一种管芯，包括：
第一输入/输出路径，被配置来传递射频信号；
第二输入/输出路径，被配置来传递非射频信号；
静电放电保护电路，被配置来在所述第二输入/输出路径上提供静电放电保护；
低阻抗损耗路径，配置来在所述射频信号的频率上呈现阻抗以阻止在所述第二输入/输出路径上由于所述第一输入/输出线和所述第二输入/输出线之间串扰导致的谐振，
其中所述低阻抗损耗路径包括串联RC电路，其中所述串联RC电路的电容器的电容和电阻器的电阻被选择为使得所述低阻抗损耗路径在所述射频信号的频率提供终止。
15.如权利要求14所述的管芯，其中所述串扰是由于在所述管芯上的耦合。
CN201510638910.7A 2014-09-30 2015-09-29 用于防止纹波的输入/输出端 Active CN105470241B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/502,363 2014-09-30
US14/502,363 US9281285B1 (en) 2014-09-30 2014-09-30 Input/output termination for ripple prevention

Publications (2)

Publication Number Publication Date
CN105470241A CN105470241A (zh) 2016-04-06
CN105470241B true CN105470241B (zh) 2018-07-10

Family

ID=53887040

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510638910.7A Active CN105470241B (zh) 2014-09-30 2015-09-29 用于防止纹波的输入/输出端

Country Status (4)

Country Link
US (1) US9281285B1 (zh)
EP (1) EP3002787B1 (zh)
CN (1) CN105470241B (zh)
TW (1) TWI557870B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9893025B2 (en) * 2014-10-01 2018-02-13 Analog Devices Global High isolation wideband switch
US10390423B1 (en) 2018-05-08 2019-08-20 International Business Machines Corporation Crosstalk mitigation for PCB to die transition in superconducting devices
EP3742486A1 (en) * 2019-05-21 2020-11-25 Infineon Technologies AG Circuit including configuration terminal and method
US11094652B1 (en) * 2020-07-24 2021-08-17 Realtek Semiconductor Corp. Configurable radio transceiver and method thereof

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5165055A (en) * 1991-06-28 1992-11-17 Digital Equipment Corporation Method and apparatus for a PCB and I/O integrated electromagnetic containment
JP2000311986A (ja) * 1999-04-27 2000-11-07 Mitsubishi Electric Corp ディジタル・高周波アナログ混載ｉｃチップ、ｉｃパッケージ並びにディジタル・高周波アナログ混載ｉｃ
US6608390B2 (en) * 2001-11-13 2003-08-19 Kulicke & Soffa Investments, Inc. Wirebonded semiconductor package structure and method of manufacture
CN101266971A (zh) * 2007-01-12 2008-09-17 三星电子株式会社 半导体装置及其信号终止方法
WO2011021411A1 (ja) * 2009-08-21 2011-02-24 株式会社村田製作所 Ｅｓｄ保護デバイス
CN103250427A (zh) * 2010-10-05 2013-08-14 伊利诺斯工具制品有限公司 用于冲击保护的架式安装的i/o信号保护组件

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6510503B2 (en) 1998-07-27 2003-01-21 Mosaid Technologies Incorporated High bandwidth memory interface
KR101244332B1 (ko) * 2006-09-18 2013-03-18 삼성디스플레이 주식회사 표시장치
TW201214784A (en) * 2010-09-24 2012-04-01 Gio Optoelectronics Corp Optoelectric device package structure
US8558398B1 (en) 2012-10-22 2013-10-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Bond wire arrangement for minimizing crosstalk

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5165055A (en) * 1991-06-28 1992-11-17 Digital Equipment Corporation Method and apparatus for a PCB and I/O integrated electromagnetic containment
JP2000311986A (ja) * 1999-04-27 2000-11-07 Mitsubishi Electric Corp ディジタル・高周波アナログ混載ｉｃチップ、ｉｃパッケージ並びにディジタル・高周波アナログ混載ｉｃ
US6608390B2 (en) * 2001-11-13 2003-08-19 Kulicke & Soffa Investments, Inc. Wirebonded semiconductor package structure and method of manufacture
CN101266971A (zh) * 2007-01-12 2008-09-17 三星电子株式会社 半导体装置及其信号终止方法
WO2011021411A1 (ja) * 2009-08-21 2011-02-24 株式会社村田製作所 Ｅｓｄ保護デバイス
CN103250427A (zh) * 2010-10-05 2013-08-14 伊利诺斯工具制品有限公司 用于冲击保护的架式安装的i/o信号保护组件

Also Published As

Publication number Publication date
US20160093579A1 (en) 2016-03-31
EP3002787A1 (en) 2016-04-06
CN105470241A (zh) 2016-04-06
TW201613065A (en) 2016-04-01
TWI557870B (zh) 2016-11-11
US9281285B1 (en) 2016-03-08
EP3002787B1 (en) 2019-07-17

Similar Documents

Publication Publication Date Title
US9966982B2 (en) Contour tuning circuit
CN105470241B (zh) 用于防止纹波的输入/输出端
TWI699968B (zh) 整合式開關濾波器網路
TW201719964A (zh) 用於多頻功率偵測之電磁耦合器
Tombak et al. Design of high-order switches for multimode applications on a silicon-on-insulator technology
US11336312B2 (en) Radio frequency module and communication device
US10992286B2 (en) Signal switching systems and modules and devices using same
US11750228B2 (en) Radio-frequency module
US20120223788A1 (en) Seal ring inductor and method of forming the same
US9437558B2 (en) High frequency integrated circuit and packaging for same
JP2019186645A (ja) 半導体装置
US7443264B2 (en) Compact impedance transformation circuit
US10103495B2 (en) Methods and apparatus for adaptive grounding and noise mitigation in mixed-signal devices
US11251757B2 (en) High-frequency front-end circuit
WO2023100518A1 (ja) 電力増幅回路
US20240305273A1 (en) Filter module with improved linearity response
US20230017554A1 (en) Transmission and reception module
US20240072837A1 (en) Radio-frequency module and communication apparatus
WO2020109873A1 (en) Impedance element with built-in odd-mode oscillation suppression
KR20110051895A (ko) 배선 간섭이 억제된 송신 모듈
JP2008011280A (ja) スイッチ回路装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Limerick

Patentee after: Analog Devices Global Unlimited Co.

Address before: Limerick

Patentee before: Analog Devices Global

CP01 Change in the name or title of a patent holder
CP02 Change in the address of a patent holder

Address after: Limerick

Patentee after: Analog Devices Global

Address before: Bermuda (UK) Hamilton

Patentee before: Analog Devices Global

CP02 Change in the address of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20210702

Address after: Limerick

Patentee after: ANALOG DEVICES INTERNATIONAL UNLIMITED Co.

Address before: Limerick

Patentee before: Analog Devices Global Unlimited Co.

TR01 Transfer of patent right