JP2019186645A - 半導体装置 - Google Patents

Abstract

【課題】複数の増幅経路間における信号の干渉を抑制する。【解決手段】半導体装置は、接地電位が供給される接地部を有する基板と、基板上に実装され、第１出力端子、第２出力端子、第１終端端子、及び接地端子を有する半導体チップと、半導体チップの第１領域に形成され、第１周波数帯域の第１入力信号を増幅して第１出力端子から第１出力ワイヤを経由して第１増幅信号を出力する第１増幅器と、半導体チップの第２領域に形成され、第２周波数帯域の第２入力信号を増幅して第２出力端子から第２出力ワイヤを経由して第２増幅信号を出力する第２増幅器と、第１増幅信号に含まれる高調波成分を減衰させる周波数特性を有し、第１終端端子と接地部とを電気的に接続する第１ワイヤを有する第1高調波終端回路と、半導体チップの主面の平面視において、第１ワイヤと第２出力ワイヤとの間に設けられ、接地端子と接地部とを電気的に接続する接地ワイヤと、を備える。【選択図】図１

Description

本発明は、半導体装置に関する。

携帯電話等の移動体通信機においては、基地局へ送信する無線周波数（ＲＦ：Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）信号の電力を増幅するための電力増幅モジュールが用いられる。電力増幅モジュールでは、増幅器から出力される増幅信号に含まれる高調波成分（基本周波数の整数倍の周波数を有する信号）を減衰させるために、高調波終端回路が用いられる。例えば、特許文献１には、増幅信号の２倍波の高調波成分を接地に短絡させる高調波終端回路が設けられた高周波用送信モジュールが開示されている。

特開２００２−１７１１３７号公報

近年、電力増幅モジュールでは、チップ面積を小さくするため、互いに異なる周波数帯域の信号を増幅する複数の増幅経路が同一のチップに配置されることがある。このような同一チップ上では、一方の増幅経路に設けられた高調波終端回路から漏出した高調波、例えば２倍波の成分が、他方の増幅経路に移りやすくなる。このとき、例えば一方の増幅経路を流れる信号の２倍波の周波数帯域が、他方の増幅経路を流れる信号の基本波の周波数帯域と近ければ、他方の増幅経路に漏れ込んだ２倍波が、当該他方の増幅経路を流れる信号に干渉し、電力増幅の特性を劣化させたり、受信感度を劣化させたりするおそれがある。

本発明は、かかる事情に鑑みてなされたものであり、複数の増幅経路間における信号の干渉を抑制することができる半導体装置を提供することを目的とする。

かかる目的を達成するため、本発明の一側面に係る半導体装置は、接地電位が供給される接地部を有する基板と、基板上に実装され、第１出力端子、第２出力端子、第１終端端子、及び接地端子を有する半導体チップと、半導体チップの第１領域に形成され、第１周波数帯域の第１入力信号を増幅して第１出力端子から第１出力ワイヤを経由して第１増幅信号を出力する第１増幅器と、半導体チップの第２領域に形成され、第２周波数帯域の第２入力信号を増幅して第２出力端子から第２出力ワイヤを経由して第２増幅信号を出力する第２増幅器と、第１増幅信号に含まれる高調波成分を減衰させる周波数特性を有し、半導体チップの第１終端端子と基板の接地部とを電気的に接続する第１ワイヤを有する第1高調波終端回路と、半導体チップの主面の平面視において、第１ワイヤと第２出力ワイヤとの間に設けられ、半導体チップの接地端子と基板の接地部とを電気的に接続する接地ワイヤと、を備える。

本発明の一側面に係る半導体装置は、第１出力端子、第２出力端子、及び接地電位が供給される接地部を有する半導体チップと、半導体チップの第１領域に形成され、第１周波数帯域の第１入力信号を増幅して第１出力端子から第１増幅信号を出力する第１増幅器と、半導体チップの第２領域に形成され、第２周波数帯域の第２入力信号を増幅して第２出力端子から第２増幅信号を出力する第２増幅器と、第１増幅信号に含まれる高調波成分を減衰させる周波数特性を有し、半導体チップの第１出力端子と接地部とを電気的に接続する第１配線を有する第1高調波終端回路と、半導体チップの主面の平面視において、第１配線と第２出力端子との間に設けられ、接地電位が供給される導電部と、を備える。

本発明によれば、複数の増幅経路間における信号の干渉を抑制することができる半導体装置を提供することができる。

本発明の第１実施形態に係る半導体装置に含まれる電力増幅回路の回路図である。 本発明の第１実施形態に係る半導体装置の概略平面図である。 本発明の第１実施形態に係る半導体装置及び比較例における高調波成分の漏出のシミュレーション結果を示すグラフである。 本発明の第１実施形態の変形例に係る半導体装置に含まれる電力増幅回路の回路図である。 本発明の第１実施形態の変形例に係る半導体装置の概略平面図である。 本発明の第２実施形態に係る半導体装置の概略平面図である。 本発明の第２実施形態の変形例に係る半導体装置の概略平面図である。

以下、本発明の実施の形態について、図面を参照しつつ詳細に説明する。なお、同一の要素には同一の符号を付し、重複する説明を省略する。

図１は、本発明の第１実施形態に係る半導体装置に含まれる電力増幅回路の回路図である。図１に示される電力増幅回路１は、例えば、携帯電話に搭載され、基地局に送信する無線周波数（ＲＦ：Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）信号の電力を増幅するために用いられる。増幅されるＲＦ信号の通信規格は、例えば２Ｇ（第２世代移動通信システム）、３Ｇ（第３世代移動通信システム）、４Ｇ（第４世代移動通信システム）、５Ｇ（第５世代移動通信システム）、ＬＴＥ（Ｌｏｎｇ Ｔｅｒｍ Ｅｖｏｌｕｔｉｏｎ）−ＦＤＤ（Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｄｕｐｌｅｘ）、ＬＴＥ−ＴＤＤ（Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ Ｄｕｐｌｅｘ）、ＬＴＥ−Ａｄｖａｎｃｅｄ、ＬＴＥ−Ａｄｖａｎｃｅｄ Ｐｒｏ等である。なお、電力増幅回路１が増幅する信号の通信規格はこれらに限られない。

電力増幅回路１は、互いに異なる周波数帯域のＲＦ信号をそれぞれ増幅する２つの増幅経路を備える。具体的に２つの増幅経路は、例えば、ローバンド（第１周波数帯域）のＲＦ信号を増幅する第１経路１Ａと、ミドルバンド（第２周波数帯域）のＲＦ信号を増幅する第２経路１Ｂを含む。また、電力増幅回路１は、第１経路１Ａと第２経路１Ｂとの間に、接地電位を帯びた導電部Ｗを備える。なお、第１経路１Ａ及び第２経路１Ｂに供給される信号の周波数帯域は一例であり、これらに限られない。例えばミドルバンドとハイバンド、又は、ローバンドとハイバンド等の組み合わせであってもよく、あるいはＬＴＥと５Ｇ、又は、４Ｇと５Ｇ等の異なる通信規格の組み合わせであってもよい。

第１経路１Ａは、トランジスタ１０Ａと、整合回路２０Ａと、高調波終端回路３０Ａと、を含む。第２経路１Ｂは、トランジスタ１０Ｂと、整合回路２０Ｂと、を含む。

トランジスタ１０Ａ（第１増幅器），１０Ｂ（第２増幅器）は、それぞれ、ＲＦ信号の増幅を行う。本実施形態では、トランジスタ１０Ａ，１０Ｂは、例えばヘテロ接合バイポーラトランジスタ（ＨＢＴ：Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等のバイポーラトランジスタである。

具体的に、トランジスタ１０Ａは、コレクタに電源電圧Ｖｃｃが供給され、ベースにローバンドの入力信号ＲＦｉｎＡ（第１入力信号）が供給され、エミッタが接地される。これにより、トランジスタ１０Ａは、入力信号ＲＦｉｎＡを増幅して、コレクタから整合回路２０Ａを経由して増幅信号ＲＦｏｕｔＡ（第１増幅信号）を出力する。トランジスタ１０Ｂは、コレクタに電源電圧Ｖｃｃが供給され、ベースにミドルバンドの入力信号ＲＦｉｎＢ（第２入力信号）が供給され、エミッタが接地される。これにより、トランジスタ１０Ｂは、入力信号ＲＦｉｎＢを増幅して、コレクタから整合回路２０Ｂを経由して増幅信号ＲＦｏｕｔＢ（第２増幅信号）を出力する。

なお、図示は省略されているが、トランジスタ１０Ａ，１０Ｂのベースには、それぞれ、バイアス回路からバイアス電流又は電圧が供給される。また、第１経路１Ａ及び第２経路１Ｂは、それぞれ、２段又は３段以上の複数のトランジスタを含み、複数回にわたって電力が増幅される構成であってもよい。この場合、図１に示されているトランジスタ１０Ａ，１０Ｂは、例えば最終段のトランジスタに相当する。また、トランジスタ１０Ａ，１０Ｂは、バイポーラトランジスタの代わりにＭＯＳＦＥＴ（Ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）等の電界効果トランジスタであってもよい。この場合、コレクタ、ベース、エミッタを、それぞれ、ドレイン、ゲート、ソースに読み替えればよい。

整合回路（ＭＮ：Ｍａｔｃｈｉｎｇ Ｎｅｔｗｏｒｋ）２０Ａ，２０Ｂは、それぞれ、トランジスタ１０Ａ，１０Ｂの出力インピーダンスと、整合回路２０Ａ，２０Ｂの後段の回路のインピーダンスとを整合する。整合回路２０Ａ，２０Ｂは、特に限定されないが、例えばキャパシタやインダクタ、もしくは分布定数線路等を用いて構成される。

高調波終端回路３０Ａ（第１高調波終端回路）は、トランジスタ１０Ａのコレクタから出力される増幅信号ＲＦｏｕｔＡに含まれる高調波成分を減衰させる周波数特性を有する回路である。具体的に、高調波終端回路３０Ａは、トランジスタ１０Ａのコレクタと、後述する接地部との間において互いに直列接続されたキャパシタ３１Ａ及びインダクタ３２Ａを含む。すなわち、高調波終端回路３０ＡはＬＣ直列共振回路を含んで構成され、キャパシタ３１Ａのキャパシタンス値Ｃ及びインダクタ３２Ａの自己インダクタンス値Ｌによって定められる共振周波数ｆ＝１／２π√ＬＣ（Ｈｚ）の成分について低インピーダンスとなる。従って、共振周波数ｆがローバンドの増幅信号のＮ倍波（Ｎは２以上の整数）の周波数とおおよそ一致するようにキャパシタ３１Ａ及びインダクタ３２Ａの定数を設計することにより、高調波終端回路３０ＡはＮ倍波成分を信号線路から減衰させる減衰器として機能する。なお、以下では、高調波終端回路３０Ａが２倍波成分を減衰対象とするものとして説明する。例えば、ローバンドの送信周波数帯域は６９９ＭＨｚ〜９１５ＭＨｚ程度であるため、２倍波の周波数帯域は１３９８ＭＨｚ〜１８３０ＭＨｚ程度となる。おおよそ一致とは、基本周波数の整数倍の周波数の±約２０％の範囲が含まれるものとする。

他方、第２経路１Ｂにおいて増幅されるミドルバンドの周波数帯域は、例えば、１．５ＧＨｚ〜２．７ＧＨｚ程度である。従って、第１経路１Ａにおいて増幅されるローバンドの２倍波の周波数帯域は、第２経路１Ｂにおいて増幅されるミドルバンドの基本波の周波数帯域に含まれるか、あるいは近傍となる。

電力増幅回路１では、チップ面積を小さくするため、互いに異なる周波数帯域の信号を増幅する第１経路１Ａと第２経路１Ｂが同一のチップに配置される。しかしながら、上述のとおり、第１経路１Ａを流れる信号の２倍波の周波数帯域は、第２経路１Ｂを流れる信号の基本波の周波数帯域に近い。従って、例えば第１経路１Ａの動作中に、第１経路１Ａに設けられた高調波終端回路３０Ａからローバンドの２倍波の成分が漏出し、第２経路１Ｂに移った場合、漏れ込んだ２倍波成分が第２経路１Ｂを流れる信号に干渉するおそれがある。この点、本実施形態では、第１経路１Ａと第２経路１Ｂとの間に導電部Ｗが設けられることにより、このような高調波の漏れ込みを抑制することができる。以下に、これらの構成要素の配置について説明する。

図２は、本発明の第１実施形態に係る半導体装置の概略平面図である。図２に示される半導体装置１００は、例えば、基板１１０と、当該基板１１０に実装された半導体チップ１２０と、を備える。なお、以下の説明において、図１に示される電力増幅回路１に含まれる構成要素に対応する構成要素については、図１における符号と同様の符号を付して説明を省略する。

基板１１０は、後述する半導体チップ１２０や種々の素子が搭載される基板である。基板１１０は、１つ又は複数の接地部１１１を有する。接地部１１１は、図２においては回路記号により示されているが、例えば、基板において接地電位が供給された接地電極により構成される。

半導体チップ１２０は、電力増幅回路１に含まれるトランジスタが半導体プロセスにより形成されるチップである。半導体チップ１２０は、互いに直行するＸ軸とＹ軸によって規定されるＸＹ平面に平行な略矩形状の主面１２１を有する。本実施形態において、半導体チップ１２０は、いわゆるワイヤボンディング実装によって、基板１１０に設けられた各端子とワイヤで接続されることにより基板１１０の配線等に接続される。具体的に、半導体チップ１２０は、トランジスタ１０Ａ，１０Ｂ，１１Ａ，１１Ｂ、複数の出力端子１３０Ａ，１３０Ｂ、終端端子１４０Ａ及び接地端子１５０を有する。

トランジスタ１０Ａ，１０Ｂは、それぞれ、図１に示されるように、電力増幅回路１における最終段の増幅器である。トランジスタ１１Ａ，１１Ｂは、図１では図示が省略されているが、それぞれ、トランジスタ１０Ａ，１０Ｂの前段に設けられた増幅器である。以下では、トランジスタ１１Ａ，１１Ｂが初段のトランジスタであり、トランジスタ１０Ａ，１０Ｂが後段のトランジスタであるものとして説明する。

第１経路１Ａのトランジスタ１１Ａ，１０Ａと、第２経路１Ｂのトランジスタ１１Ｂ，１０Ｂは、半導体チップ１２０の主面１２１の平面視（以下、単に「半導体チップの平面視」ともいう。）において、Ｙ軸に平行な中心線１６０について対称的に配置される。具体的に、第１経路１Ａのトランジスタ１１Ａ，１０Ａは、当該平面視において、中心線１６０に対して一方側（図２ではＸ軸負方向側）の領域１６１Ａ（第１領域）に形成される。領域１６１Ａ内において、後段のトランジスタ１０Ａは、初段のトランジスタ１１ＡのＹ軸負方向側の領域に配置される。他方、第２経路１Ｂのトランジスタ１１Ｂ，１０Ｂは、当該平面視において、中心線１６０に対して他方側（図２ではＸ軸正方向側）の領域１６１Ｂ（第２領域）に形成される。領域１６１Ｂ内において、後段のトランジスタ１０Ｂは、初段のトランジスタ１１ＢのＹ軸負方向側の領域に配置される。なお、図示は省略されているが、トランジスタ１０Ａ，１０Ｂ，１１Ａ，１１Ｂは、それぞれ、複数の単位トランジスタ（すなわち、トランジスタとしての機能を発揮する最小限の構成）が並列接続されたトランジスタ群により構成されていてもよい。

後段のトランジスタ１０Ａ，１０ＢのＹ軸負方向側には、それぞれ、増幅信号を半導体チップ１２０の外部に出力するための複数の出力端子１３０Ａ（第１出力端子），１３０Ｂ（第２出力端子）が形成される。具体的に、複数の出力端子１３０Ａ，１３０Ｂは、それぞれ、半導体チップ１２０のＹ軸負方向側の一辺に沿って並んで配置されており、トランジスタ１０Ａ，１０Ｂのコレクタが電気的に接続されている。また、複数の出力端子１３０Ａ，１３０Ｂは、それぞれ、複数のワイヤ１３１Ａ（第１出力ワイヤ），１３１Ｂ（第２出力ワイヤ）により半導体チップ１２０の外部に引き出され、基板１１０に設けられた整合回路２０Ａ，２０Ｂの一部と電気的に接続されている。これにより、各出力端子１３０Ａから各ワイヤ１３１Ａを経由してローバンドの増幅信号ＲＦｏｕｔＡが出力され、各出力端子１３０Ｂから各ワイヤ１３１Ｂを経由してミドルバンドの増幅信号ＲＦｏｕｔＢが出力される。本実施形態において、複数のワイヤ１３１Ａ，１３１Ｂは、いずれもＹ軸に沿って互いに平行となるように延在している。

高調波終端回路３０Ａは、上述のとおり、第１経路１Ａの後段のトランジスタ１０Ａのコレクタから出力される増幅信号に含まれる高調波成分を減衰させる回路である。本実施形態において、高調波終端回路３０Ａは、領域１６１ＡのＹ軸負方向側であって、中心線１６０の近傍に形成される。高調波終端回路３０Ａは、第１経路１Ａの複数の出力端子１３０Ａと並んで配置された終端端子１４０Ａ（第１終端端子）を有する。

具体的に、キャパシタ３１Ａは、一端が複数の出力端子１３０Ａのいずれか１つ（図２では中心線１６０に最も近い出力端子）に接続され、他端が終端端子１４０Ａに接続される。キャパシタ３１Ａは、図２では記号で示されているが、例えば半導体チップ１２０内において互いに重ね合わせられた複数の金属層により構成される。インダクタ３２Ａは、一端が終端端子１４０Ａに接続され、他端が基板１１０の接地部１１１に接続される。インダクタ３２Ａは、インダクタンス成分を有するワイヤ１４１Ａ（第１ワイヤ）により構成される。

接地端子１５０は、半導体チップ１２０において、領域１６１Ａと領域１６１Ｂとの間（図２では中心線１６０の近傍）に設けられた端子である。半導体チップ１２０が基板１１０に実装されると、接地端子１５０は基板１１０の接地部１１１に電気的に接続され、これにより接地端子１５０に接地電位が供給される。

半導体装置１００では、図１に示される導電部Ｗに相当する接地ワイヤ１５１が設けられている。接地ワイヤ１５１の一端は、半導体チップ１２０の接地端子１５０に接続され、当該接地端子１５０を経由して基板１１０の接地部に電気的に接続される。また、接地ワイヤ１５１の他端は、基板１１０の接地部１１１に接続される。これにより、接地ワイヤ１５１の一端及び他端にはいずれも接地電位が供給され、接地ワイヤ１５１が第１経路１Ａと第２経路１Ｂとの間のシールドの機能を果たす。具体的に、接地ワイヤ１５１は、半導体チップ１２０の平面視において、高調波終端回路３０Ａの終端端子１４０Ａから引き出されたワイヤ１４１Ａと、第２経路１Ｂの複数の出力端子１３０Ｂから引き出された複数のワイヤ１３１Ｂとの間に設けられる。なお、「接地ワイヤ１５１が、ワイヤ１４１Ａとワイヤ１３１Ｂとの間に設けられる」とは、半導体チップ１２０の主面の平面視において、ワイヤ１４１Ａの少なくとも一部とワイヤ１３１Ｂの少なくとも一部を結んだ線と、接地ワイヤ１５１とが交差するという意味である。ワイヤ１４１Ａ、接地ワイヤ１５１、及び複数のワイヤ１３１Ｂは、Ｙ軸に沿って互いに平行となるように延在している。また、接地ワイヤ１５１が延在する方向（Ｙ軸方向）の長さは、ワイヤ１４１Ａ及び複数のワイヤ１３１Ｂが延在する方向（Ｙ軸方向）の長さより長いことが好ましい。これにより、接地ワイヤ１５１は、接地電位を帯びつつワイヤ１４１Ａと複数のワイヤ１３１Ｂとの間を隔てることができ、当該ワイヤ間の結合を抑制することができる。なお、接地ワイヤ１５１の当該長さは、ワイヤ１４１Ａの当該長さより短くてもよい。

上述のとおり、半導体装置１００では、第１経路１Ａの高調波終端回路３０Ａのワイヤ１４１Ａと、第２経路１Ｂの複数のワイヤ１３１Ｂとの結合が抑制される。これにより、ワイヤ１４１Ａから複数のワイヤ１３１Ｂへの２倍波の漏れ込みが抑制される。従って、半導体装置１００によると、複数の増幅経路間における信号の干渉が抑制され、結果として第２経路１Ｂにおける電力増幅の特性の劣化や、受信感度の劣化を防ぐことができる。

図３は、本発明の第１実施形態に係る半導体装置及び比較例における高調波成分の漏出のシミュレーション結果を示すグラフである。当該グラフは、図１に示される電力増幅回路１において、第１経路１Ａの入力に対して第２経路１Ｂの出力に現れる高調波成分の漏出のシミュレーション結果を示す。なお、比較例とは、図２における半導体装置１００のうち接地ワイヤ１５１を備えない構成である。当該グラフにおいて、縦軸はＳパラメータＳ₂₁（ｄＢ）を示し、横軸は周波数（ＧＨｚ）を示す。なお、当該グラフでは、第１経路１Ａがローバンド（基本波：６９９ＭＨｚ〜９１５ＭＨｚ、２倍波：１３９８ＭＨｚ〜１８３０ＭＨｚ）の信号を増幅するように設計されており、当該ローバンドの２倍波に相当する領域が太線によって示されている。

図３に示されるように、比較例では、２倍波に相当する周波数帯域において局所的な漏出の増大が認められる。他方、半導体装置１００では、２倍波に相当する周波数帯域の漏出量が比較例に比べて抑制されていることが分かる。ここから、接地ワイヤ１５１を設けることにより、２倍波の漏出が抑制されていると言える。

図４は、本発明の第１実施形態の変形例に係る半導体装置に含まれる電力増幅回路の回路図である。なお、図１に示される電力増幅回路１と同一の要素には同一の符号を付して説明を省略する。また、本変形例以降では電力増幅回路１と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。

図４に示される電力増幅回路２は、上述の電力増幅回路１の構成に加えて、第２経路１Ｂが高調波終端回路３０Ｂを備える点において相違する。

高調波終端回路３０Ｂ（第２高調波終端回路）は、高調波終端回路３０Ａと同様に、トランジスタ１０Ｂのコレクタから出力される増幅信号ＲＦｏｕｔＢに含まれる高調波成分を減衰させる周波数特性を有する回路である。具体的に、高調波終端回路３０Ｂは、トランジスタ１０Ｂのコレクタと、接地部との間において互いに直列接続されたキャパシタ３１Ｂ及びインダクタ３２Ｂを含む。なお、高調波終端回路３０Ｂの原理については、高調波終端回路３０Ａと同様であるため、詳細な説明を省略する。

図５は、本発明の第１実施形態の変形例に係る半導体装置の概略平面図である。図５に示される半導体装置２００は、上述の半導体装置１００に比べて、基板１１０及び半導体チップ１２０上に高調波終端回路３０Ｂがさらに形成される点において異なる。

高調波終端回路３０Ｂは、半導体チップ１２０の平面視において、中心線１６０について高調波終端回路３０Ａと対称的に配置される。すなわち、高調波終端回路３０Ｂは、領域１６１ＢのＹ軸負方向側であって、中心線１６０の近傍に形成される。高調波終端回路３０Ｂは、第２経路１Ｂの複数の出力端子１３０Ｂと並んで配置された終端端子１４０Ｂ（第２終端端子）を有する。

具体的に、キャパシタ３１Ｂは、一端が複数の出力端子１３０Ｂのいずれか１つ（図２では中心線１６０に最も近い出力端子）に接続され、他端が終端端子１４０Ｂに接続される。インダクタ３２Ｂは、一端が終端端子１４０Ｂに接続され、他端が基板１１０の接地部１１１に接続される。インダクタ３２Ｂは、インダクタンス成分を有するワイヤ１４１Ｂ（第２ワイヤ）により構成される。

本実施形態において、接地ワイヤ１５１は、半導体チップ１２０の平面視において、ワイヤ１４１Ａとワイヤ１４１Ｂの間に設けられる。また、ワイヤ１４１Ａ、接地ワイヤ１５１、及びワイヤ１４１Ｂは、Ｙ軸に沿って互いに平行となるように延在している。そして、接地ワイヤ１５１が延在する方向の長さは、ワイヤ１４１Ａ，１４１Ｂが延在する方向の長さより長いことが好ましい。このように、接地ワイヤ１５１は、接地電位を帯びつつワイヤ１４１Ａとワイヤ１４１Ｂとの間を隔てることにより、当該ワイヤ間の結合を抑制する。これにより、半導体装置２００では、第１経路１Ａから第２経路１Ｂへの高調波の漏出に加えて、第２経路１Ｂから第１経路１Ａへの高調波の漏出もまた抑制することができる。従って、第１経路１Ａ及び第２経路１Ｂ双方の電力増幅の特性劣化や受信感度の劣化を防ぐことができる。なお、接地ワイヤ１５１の当該長さは、ワイヤ１４１Ａ又はワイヤ１４１Ｂより短くてもよい。

また、半導体装置２００において、ワイヤ１４１Ａとワイヤ１４１Ｂは必ずしも平行に配置されていなくてもよい。これらのワイヤ１４１Ａ，１４１Ｂが平行に配置された場合、平行に配置されない構成に比べてワイヤ１４１Ａ，１４１Ｂ同士の結合度が高まるため、高調波の漏れ込み量が大きくなる。従って、接地ワイヤ１５１が設けられることの効果が高まる。

また、高調波終端回路３０Ａと高調波終端回路３０Ｂは、必ずしも中心線１６０について対称に配置されていなくてもよい。さらに、半導体装置が備える高調波終端回路の数は、各経路につき１つに限られず、例えば１つの経路に２つ設けられていてもよい。この場合、２つの高調波終端回路は、それぞれ、複数の出力端子１３０Ａ，１３０ＢのＸ軸方向の両側に設けられていてもよい。

また、上述の半導体装置１００，２００において、ワイヤ１４１Ａの他端、ワイヤ１４１Ｂの他端、及び接地ワイヤ１５１の他端は、基板１１０における同一の接地電極に接続されていてもよく、あるいはそれぞれ異なる接地電極に接続されていてもよい。

また、上述の半導体装置１００，２００では、半導体装置が１本の接地ワイヤ１５１を備える例が示されているが、半導体装置が備える接地ワイヤの数は１本に限られず、２本以上であってもよい。

図６は、本発明の第２実施形態に係る半導体装置の概略平面図である。図６に示される半導体装置３００は、上述の半導体装置１００，２００に比べて、半導体チップ１２０がいわゆるフリップチップ実装によって基板１１０に実装される点において異なる。なお、図６及び後述する図７では、基板１１０の図示が省略されている。

具体的に、半導体装置３００は、半導体装置２００に比べて、出力端子１３０Ａ，１３０Ｂの代わりにバンプ１７０Ａ，１７０Ｂを備え、接地端子１５０及び接地ワイヤ１５１の代わりに接地バンプ１８０，１８１及び接地配線１８２を備える。

バンプ１７０Ａ（第１出力端子），１７０Ｂ（第２出力端子）は、それぞれ、半導体チップ１２０のＹ軸負方向側の一辺の近傍に配置され、半導体チップ１２０の平面視において、Ｘ軸に沿って延在する略長方形状をなす。バンプ１７０Ａ，１７０Ｂは、それぞれ、トランジスタ１０Ａ，１０Ｂのコレクタが電気的に接続される。これにより、バンプ１７０Ａからローバンドの増幅信号ＲＦｏｕｔＡが出力され、バンプ１７０Ｂからミドルバンドの増幅信号ＲＦｏｕｔＢが出力される。なお、バンプ１７０Ａ，１７０Ｂは、特に限定されないが、例えばカッパーピラーバンプにより構成されていてもよい。以下に説明するバンプにおいても同様である。

高調波終端回路３０Ａ，３０Ｂは、それぞれ、一端がバンプ１７０Ａ，１７０Ｂに接続され、他端がバンプ１９０Ａ，１９０Ｂに接続される。バンプ１９０Ａ，１９０Ｂは、半導体チップ１２０に設けられた接地部の一具体例であり、半導体チップ１２０が基板（不図示）に実装された際に、基板側の接地部に電気的に接続されることにより接地電位が供給される。また、本実施形態では、高調波終端回路３０Ａ，３０Ｂに含まれるインダクタ３２Ａ，３２Ｂは、それぞれ、半導体チップ１２０内の配線１９１Ａ（第１配線），１９１Ｂ（第２配線）により構成される。なお、図６では記号で示されているが、配線１９１Ａ，１９１Ｂは、いずれもＹ軸に沿って互いに平行となるように延在して形成されている。

接地バンプ１８０，１８１及び接地配線１８２は、図４に示される導電部Ｗに相当し、図５に示される接地ワイヤ１５１と同様にシールド機能を有する。具体的に、接地バンプ１８０，１８１は、領域１６１Ａと領域１６１Ｂの間において、中心線１６０に沿って並んで配置される。接地バンプ１８０，１８１は、半導体チップ１２０が基板（不図示）に実装された際に、基板側の接地部に電気的に接続されることにより接地電位が供給される。接地配線１８２は、接地バンプ１８０と接地バンプ１８１を電気的に接続するように、Ｙ軸に沿って延在している。これにより、接地配線１８２は、半導体チップ１２０の平面視において、インダクタ３２Ａを構成する配線１９１Ａと、インダクタ３２Ｂを構成する配線１９１Ｂの間において、これらの配線１９１Ａ，１９１Ｂと互いに平行となるように配置される。また、接地配線１８２が延在する方向の長さは、配線１９１Ａ，１９１Ｂが延在する方向の長さより長いことが好ましい。これにより、接地配線１８２及び接地バンプ１８０，１８１は併せて、配線１９１Ａと配線１９１Ｂの結合を抑制するシールドとして機能する。なお、接地配線１８２の当該長さは、配線１９１Ａ，１９１Ｂの当該長さより短くてもよい。

上述の構成により、半導体装置３００は、半導体装置２００と同様の効果を得ることができる。なお、本実施形態では、配線１９１Ａと配線１９１Ｂは、半導体チップ１２０上では接続されず、バンプ１９０Ａ，１９０Ｂを経由して基板における接地電極に接続される。例えば当該基板が多層基板により構成される場合、配線１９１Ａと配線１９２Ｂは、多層基板のうち、半導体チップ１２０から比較的離れた層において共有の接地電極に電気的に接続されていてもよい。また、基板において、配線１９１Ａ，１９１Ｂが電気的に接続される接地電極と、接地バンプ１８０，１８１が電気的に接続される接地電極は、同じであってもよく、あるいは異なっていてもよい。さらに、配線１９１Ａ，１９１Ｂの他端は、バンプ１９０Ａ，１９０Ｂに接続される代わりに、トランジスタ１０Ａ，１０Ｂのエミッタが接続されるバンプ（不図示）に接続されていてもよい。

図７は、本発明の第２実施形態の変形例に係る半導体装置の概略平面図である。図７に示される半導体装置４００は、上述の半導体装置３００に比べて、２つの接地バンプ１８０，１８１及び接地配線１８２の代わりに、１つの接地バンプ１８３を備える。

接地バンプ１８３は、図５に示される接地ワイヤ１５１と同様のシールド機能を有する導電部の一具体例である。具体的に、接地バンプ１８３は、領域１６１Ａと領域１６１Ｂの間において、中心線１６０に沿って延在して配置される。接地バンプ１８３は、半導体チップ１２０の平面視において略長方形状をなし、半導体チップ１２０が基板（不図示）に実装された際に、基板側の端子に接続されることにより接地電位が供給される。接地バンプ１８３は、半導体チップ１２０の平面視において、配線１９１Ａと配線１９１Ｂとの間に設けられ、これらの配線１９１Ａ，１９１Ｂと互いに平行となるように配置される。また、接地バンプ１８３が延在する方向の長さは、配線１９１Ａ，１９１Ｂが延在する方向の長さより長いことが好ましい。なお、接地バンプ１８３の当該長さは、配線１９１Ａ，１９１Ｂの当該長さより短くてもよい。

このように、シールド機能を有する導電部はバンプと配線の組み合わせに限られず、１つの接地バンプ１８３により構成されていてもよい。このような構成によっても、半導体装置４００は、半導体装置３００と同様の効果を得ることができる。

なお、上述の半導体装置３００，４００では、第１経路１Ａ及び第２経路１Ｂがそれぞれ高調波終端回路３０Ａ，３０Ｂを備える例が示されているが、半導体装置が備える高調波終端回路はいずれか一方であってもよい。例えば、半導体装置３００，４００が高調波終端回路３０Ａを備える場合、接地配線１８２又は接地バンプ１８３は、配線１９１Ａとバンプ１７０Ｂとの間に設けられていてもよい。

また、上述の半導体装置１００，２００と同様に、半導体装置３００，４００において配線１９１Ａと配線１９１Ｂは必ずしも平行に配置されていなくてもよい。

また、半導体装置３００，４００においては、配線１９１Ａの他端が接続されるバンプ１９０Ａと配線１９１Ｂの他端が接続されるバンプ１９０Ｂが異なるバンプとして示されているが、これらのバンプは同じバンプであってもよい。

また、上述の半導体装置３００，４００では、接地電位を帯びた導電部として半導体装置が１つの接地配線１８２又は１つの接地バンプ１８３を備える例が示されているが、半導体装置が備える導電部は１つに限られず、２つ以上であってもよい。

以上、本発明の例示的な実施形態について説明した。半導体装置１００，２００は、接地電位が供給される接地部１１１を有する基板１１０と、基板１１０上に実装され、第１出力端子、第２出力端子、第１終端端子、及び接地端子を有する半導体チップ１２０と、半導体チップ１２０の第１領域に形成され、第１周波数帯域の第１入力信号を増幅して第１出力端子から第１出力ワイヤを経由して第１増幅信号を出力する第１増幅器と、半導体チップ１２０の第２領域に形成され、第２周波数帯域の第２入力信号を増幅して第２出力端子から第２出力ワイヤを経由して第２増幅信号を出力する第２増幅器と、第１増幅信号に含まれる高調波成分を減衰させる周波数特性を有し、半導体チップ１２０の第１終端端子と基板１１０の接地部１１１とを電気的に接続する第１ワイヤを有する第1高調波終端回路と、半導体チップ１２０の主面１２１の平面視において、第１ワイヤと第２出力ワイヤとの間に設けられ、半導体チップ１２０の接地端子と基板１１０の接地部１１１とを電気的に接続する接地ワイヤ１５１と、を備える。これにより、半導体装置１００，２００では、第１高調波終端回路の第１ワイヤと、第２出力ワイヤとの結合が抑制される。従って、第１ワイヤから第２出力ワイヤへの高調波の漏れ込みが抑制され、複数の増幅経路間における信号の干渉が抑制される。

また、半導体装置１００，２００において、接地ワイヤ１５１と第１ワイヤは、互いに平行に延在し、接地ワイヤ１５１が延在する方向の長さは、第１ワイヤが延在する方向の長さより長くてもよい。これにより、接地ワイヤ１５１は、第１ワイヤと第２出力ワイヤとを隔てることができ、当該ワイヤ間の結合を抑制することができる。

また、半導体装置２００において、半導体チップ１２０は、第２終端端子をさらに有し、半導体装置２００は、第２増幅信号に含まれる高調波成分を減衰させる周波数特性を有し、半導体チップ１２０の第２終端端子と基板１１０の接地部１１１とを電気的に接続する第２ワイヤを有する第２高調波終端回路をさらに備え、接地ワイヤ１５１は、半導体チップ１２０の主面１２１の平面視において、第１ワイヤと第２ワイヤとの間に設けられていてもよい。これにより、第１経路１Ａから第２経路１Ｂへの高調波の漏出に加えて、第２経路１Ｂから第１経路１Ａへの高調波の漏出もまた抑制される。従って、複数の増幅経路間における双方向の信号の干渉が抑制される。

また、半導体装置２００において、接地ワイヤ１５１と第２ワイヤは、互いに平行に延在し、接地ワイヤ１５１が延在する方向の長さは、第２ワイヤが延在する方向の長さより長くてもよい。これにより、接地ワイヤ１５１は、第２ワイヤと第１出力ワイヤとの間を隔てることができ、当該ワイヤ間の結合を抑制することができる。

また、半導体装置３００，４００は、第１出力端子、第２出力端子、及び接地電位が供給される接地部を有する半導体チップ１２０と、半導体チップ１２０の第１領域に形成され、第１周波数帯域の第１入力信号を増幅して第１出力端子から第１増幅信号を出力する第１増幅器と、半導体チップ１２０の第２領域に形成され、第２周波数帯域の第２入力信号を増幅して第２出力端子から第２増幅信号を出力する第２増幅器と、第１増幅信号に含まれる高調波成分を減衰させる周波数特性を有し、半導体チップ１２０の第１出力端子と接地部とを電気的に接続する第１配線を有する第1高調波終端回路と、半導体チップ１２０の主面１２１の平面視において、第１配線と第２出力端子との間に設けられ、接地電位が供給される導電部と、を備える。これにより、半導体装置３００，４００では、第１高調波終端回路の第１配線と、第２出力端子との結合が抑制される。従って、第１配線から第２出力端子への高調波の漏れ込みが抑制され、複数の増幅経路間における信号の干渉が抑制される。

また、半導体装置３００，４００において、導電部と第１配線は、互いに平行に延在し、導電部が延在する方向の長さは、第１配線が延在する方向の長さより長くてもよい。これにより、導電部は、第１配線と第２出力端子との間を隔てることができ、当該配線間の結合を抑制することができる。

また、半導体装置３００，４００は、第２増幅信号に含まれる高調波成分を減衰させる周波数特性を有し、半導体チップ１２０の第２出力端子と接地部とを電気的に接続する第２配線を有する第２高調波終端回路をさらに備え、導電部は、半導体チップ１２０の主面１２１の平面視において、第１配線と第２配線との間に設けられていてもよい。これにより、複数の増幅経路間における双方向の信号の干渉が抑制される。

また、導電部の形状は特に限定されないが、例えば半導体装置３００に示されるように、複数のバンプと、複数のバンプを電気的に接続する配線と、を含んでいてもよい。あるいは、導電部は、半導体装置４００に示されるように、１つのバンプにより構成されていてもよい。

以上説明した各実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更又は改良され得るととともに、本発明にはその等価物も含まれる。即ち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、各実施形態が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。また、各実施形態が備える各要素は、技術的に可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。

１，２…電力増幅回路、１Ａ…第１経路、１Ｂ…第２経路、Ｗ…導電部、１０Ａ，１０Ｂ，１１Ａ，１１Ｂ…トランジスタ、２０Ａ，２０Ｂ…整合回路、３０Ａ，３０Ｂ…高調波終端回路、３１Ａ，３１Ｂ…キャパシタ、３２Ａ，３２Ｂ…インダクタ、１００，２００，３００，４００…半導体装置、１１０…基板、１２０…半導体チップ、１３０Ａ，１３０Ｂ…出力端子、１３１Ａ，１３１Ｂ…ワイヤ、１４０Ａ，１４０Ｂ…終端端子、１４１Ａ，１４１Ｂ…ワイヤ、１５０…接地端子、１５１…接地ワイヤ、１６０…中心線、１６１Ａ，１６１Ｂ…領域、１７０Ａ，１７０Ｂ…バンプ、１８０，１８１，１８３…接地バンプ、１８２…接地配線、１９０Ａ，１９０Ｂ…バンプ、１９１Ａ，１９１Ｂ…配線

Claims (9)

1. 接地電位が供給される接地部を有する基板と、
   前記基板上に実装され、第１出力端子、第２出力端子、第１終端端子、及び接地端子を有する半導体チップと、
   前記半導体チップの第１領域に形成され、第１周波数帯域の第１入力信号を増幅して前記第１出力端子から第１出力ワイヤを経由して第１増幅信号を出力する第１増幅器と、
   前記半導体チップの第２領域に形成され、第２周波数帯域の第２入力信号を増幅して前記第２出力端子から第２出力ワイヤを経由して第２増幅信号を出力する第２増幅器と、
   前記第１増幅信号に含まれる高調波成分を減衰させる周波数特性を有し、前記半導体チップの前記第１終端端子と前記基板の前記接地部とを電気的に接続する第１ワイヤを有する第1高調波終端回路と、
   前記半導体チップの主面の平面視において、前記第１ワイヤと前記第２出力ワイヤとの間に設けられ、前記半導体チップの前記接地端子と前記基板の前記接地部とを電気的に接続する接地ワイヤと、
   を備える、半導体装置。
2. 前記接地ワイヤと前記第１ワイヤは、互いに平行に延在し、
   前記接地ワイヤが延在する方向の長さは、前記第１ワイヤが延在する方向の長さより長い、
   請求項１に記載の半導体装置。
3. 前記半導体チップは、第２終端端子をさらに有し、
   前記半導体装置は、前記第２増幅信号に含まれる高調波成分を減衰させる周波数特性を有し、前記半導体チップの前記第２終端端子と前記基板の前記接地部とを電気的に接続する第２ワイヤを有する第２高調波終端回路をさらに備え、
   前記接地ワイヤは、前記半導体チップの前記主面の平面視において、前記第１ワイヤと前記第２ワイヤとの間に設けられた、
   請求項１又は２に記載の半導体装置。
4. 前記接地ワイヤと前記第２ワイヤは、互いに平行に延在し、
   前記接地ワイヤが延在する方向の長さは、前記第２ワイヤが延在する方向の長さより長い、
   請求項３に記載の半導体装置。
5. 第１出力端子、第２出力端子、及び接地電位が供給される接地部を有する半導体チップと、
   前記半導体チップの第１領域に形成され、第１周波数帯域の第１入力信号を増幅して前記第１出力端子から第１増幅信号を出力する第１増幅器と、
   前記半導体チップの第２領域に形成され、第２周波数帯域の第２入力信号を増幅して前記第２出力端子から第２増幅信号を出力する第２増幅器と、
   前記第１増幅信号に含まれる高調波成分を減衰させる周波数特性を有し、前記半導体チップの第１出力端子と前記接地部とを電気的に接続する第１配線を有する第1高調波終端回路と、
   前記半導体チップの主面の平面視において、前記第１配線と前記第２出力端子との間に設けられ、接地電位が供給される導電部と、
   を備える、半導体装置。
6. 前記導電部と前記第１配線は、互いに平行に延在し、
   前記導電部が延在する方向の長さは、前記第１配線が延在する方向の長さより長い、
   請求項５に記載の半導体装置。
7. 前記半導体装置は、前記第２増幅信号に含まれる高調波成分を減衰させる周波数特性を有し、前記半導体チップの第２出力端子と前記接地部とを電気的に接続する第２配線を有する第２高調波終端回路をさらに備え、
   前記導電部は、前記半導体チップの前記主面の平面視において、前記第１配線と前記第２配線との間に設けられた、
   請求項５又は６に記載の半導体装置。
8. 前記導電部は、前記半導体チップの前記主面の平面視において、前記第１領域と前記第２領域との間に設けられた複数のバンプと、前記複数のバンプを電気的に接続する配線と、を含む、
   請求項５から７のいずれか一項に記載の半導体装置。
9. 前記導電部は、前記半導体チップの前記主面の平面視において、前記第１領域と前記第２領域との間に設けられたバンプにより構成される、
   請求項５から７のいずれか一項に記載の半導体装置。