JP2006245370A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】本発明は、高周波数帯で動作する半導体装置の特性の向上、ならびに信頼性の向上に関するものである。
【解決手段】半導体基板の表面側にキャリア走行層として積層された、サブコレクタ層、コレクタ層、ベース層、エミッタ層を用いて形成した単数もしくは複数のバイポーラトランジスタと、前記キャリア走行層の直下に設けられた絶縁層と、さらに前記絶縁層の直下に設けられた導電層と、前記導電層に到達するように形成された非貫通のバイアホールと、トランジスタの何れかの端子と電気的に接続された状態に半導体基板の表面に形成された金属配線層と、バイアホールの側壁及び底面に形成された金属配線層とを備えた構造とする。
【選択図】図１

Description

本発明は、高周波数帯で動作する半導体装置の特性の向上、ならびに信頼性の向上に 関するものである。

移動体通信端末の部品のように高周波数帯で動作する半導体装置においては、その高周波数帯での動作特性における優位性から、化合物半導体が使用されることが多い。近年化合物半導体プロセスにおける微細化技術が近年急速に進行していることに伴い、高周波数帯で動作する半導体装置において、ＭＭＩＣ（Monolithic Microwave Integrated Circuit,モノリシックマイクロ波集積回路半導体装置）化された半導体装置が広く用いられるようになっている。

ＭＭＩＣ化した場合においても、回路素子を接地させることが必要であり、従来、接地を図るために用いられる方法として、半導体基板上からワイヤボンディングを行う方法と、バイアホールを用いる方法の２通りがある。ワイヤボンディングを用いる方法に比べてバイアホールを用いる方法は、高性能化、組立ての実装コスト低減の面で有効であり、そのため、ＭＭＩＣにおいては、バイアホールを用いる方法がよく用いられる。

バイアホールとは、ＩＣチップ表面ないし裏面から直径数十μｍの穴を形成し、その穴の壁面に薄く金属メッキ等を施すか、もしくは穴全体が金属で埋まるように金属メッキ等を施すことにより表面配線と裏面を電気的に接続する手法である。

通常、ＩＣチップ裏面はリードフレームのダイにＧＮＤ（グラウンド）として接続するため、バイアホールに接続される配線はＧＮＤに接続される。したがって、バイアホールを使用した場合、ＧＮＤパッド（ボンディングパッド、以下同じ）をワイヤでＧＮＤに接続する場合と比較して、表面配線とＧＮＤとをより短距離で接続できるため、接地までのインピーダンスを低く抑えることができる。これにより、高周波数帯においても高利得が実現できるため、バイアホールを用いたグラウンド接続の構成は一般的にマイクロ波帯以上の高周波増幅器で用いられることが多い。

図５は従来のバイアホールを備えた高周波増幅器を示す図であり、図５（ａ） はその断面図、図５（ｂ） は平面図である。

図５（ａ）において、４１は半絶縁性のＧａＡｓ半導体基板、１２はバイアホール、１６はトランジスタ部、８はエミッタ電極、９はベース電極、１０はコレクタ電極である。バイアホール１２はチップ表面より半導体基板１を貫通して設けられ、その側壁には第二配線層と同時形成される金属が形成されている。また、１３はＡｕＳｎなどからなる裏面金属である。さらに、２１は第一配線層、３１は第二配線層であり、各トランジスタのエミッタ電極８とバイアホール１２はこの第二配線層３１を介して接続されている。

なお、半導体基板１はパッケージにダイスボンドされ製品となるが、そのダイスボンドの方法としては裏面金属１３とパッケージのＧＮＤ金属を直接接触させて接続するものと、銀ペースト等の導電性材料を介して接続するものがある。

次に動作について説明する。従来例のＭＭＩＣ半導体装置において、トランジスタ部１６で発生する熱は、その側壁に金属を形成したバイアホール１２を介して放熱されるとともに、半導体基板１を介してチップ裏面より放熱されるものである。

なお、上記従来例のＭＭＩＣではその能動素子としてＨＢＴが搭載されているが、高周波数帯で動作するＭＭＩＣに搭載されるトランジスタとしては、ＨＢＴの他に、ＦＥＴ（Field Effect Transistor ，電界効果トランジスタ），ＨＥＭＴ（High Electron Mobility Transistor 、高電子移動度トランジスタ）等がある。
特開２００２−６４３４５号公報（第１３頁、図１）

従来のＭＭＩＣ半導体装置は以上のように構成されているが、この半導体装置をパッケージにダイスボンドする際に銀ペーストを使用する場合、貫通しているバイアホールを通して、半導体基板の主表面側より銀ペーストが噴出するという問題がある。

上記の銀ペーストが噴出する問題に対しては、主表面側よりバイアホール部分に蓋をする工程を追加することが必要となり、コスト増となるだけでなく、新たに技術的な開発要因が発生する。

また、本従来例のＭＭＩＣ半導体素子の構造においては、貫通しているバイアホールと裏面金属はバイアホールの円周部分のみでしかコンタクトが取れておらずコンタクト不良が起こりやすい構造となっている。よって、この半導体装置を直接裏面金属とパッケージのＧＮＤ金属を接触させる方法によりパッケージにダイスボンドする場合は、その部分でコンタクト不良が発生するとバイアホールとＧＮＤ金属が接続されないこととなり不良品となる。

また、特に高周波数帯で動作する半導体装置においては、トランジスタ部の半導体基板厚を薄くすることにより素子の放熱性を良くすることが特性向上の面から必要である。しかし、本従来例のようにバイアホールが貫通する構造において基板厚を薄くすると、ウエハをバイアホールが貫通するまで裏面を研磨する裏面研磨工程やチップに切り分けるダイシング工程等において、ウエハならびにチップに応力が加えられると、半導体基板にひびや割れが生じ素子が壊れやすいといった問題点がある。よって、基板厚は半導体装置が各種応力により損傷しない厚さに制限され、半導体装置の特性向上を阻む要因となっている。

上記の各種応力により半導体装置が損傷しない厚さまでバイアホールをエッチングする際には、長い時間を必要とするため生産性が非常に悪い。

本発明は、上記従来の問題点を解決し、高周波特性の向上と高い信頼性を実現することができる高周波増幅器およびその製造方法を提供することを目的とする。

上記課題を解決する本発明の半導体装置は、半導体基板の表面側にキャリア走行層として積層された、サブコレクタ層、コレクタ層、ベース層、エミッタ層を用いて形成した単数もしくは複数のバイポーラトランジスタと、キャリア走行層の直下に設けられた絶縁層と、さらにその絶縁層の直下に設けられた導電層と、その導電層に到達するように形成された非貫通のバイアホールと、トランジスタの何れかの端子と電気的に接続された状態に半導体基板の表面に形成された金属配線層と、バイアホールの側壁及び底面に形成された金属配線層とを備えている。

前記目的を達成するために、本発明においては、高周波増幅器において、半導体基板主表面より溝状に非貫通の状態で形成されたバイアホールを使用することにより、高周波特性と信頼性の向上の両立を実現する。

本発明の半導体装置において、半導体基板中の前記導電層は、ｎ^＋ＧａＡｓなどの導電性の物質からなる半導体層であり、Ａｕをはじめとした各種導電性物質とノンアロイでコンタクトの取れる性質を有している。また、この導電層については、電流が流れる際に低抵抗となるよう不純物濃度並びに膜厚が最適化されている。

また本発明の半導体装置において、導電層上に設けられた絶縁層は、ｉ−ＧａＡｓ等の絶縁性物質により構成された半導体層である。また、この絶縁層の膜厚については、トランジスタのリーク電流が従来の半導体装置とほぼ同等となるように最適化されている。

従来の半導体装置において半導体基板上のＧＮＤ端子はバイアホールの側壁の金属を介して、バイアホールのふちの部分でのみ裏面金属ないしパッケージのＧＮＤ電極にコンタクトを取っていたが、本発明の半導体装置ではバイアホールの側壁の金属と導電層とがノンアロイでコンタクトを取り、その導電層全体とパッケージのＧＮＤ電極がコンタクトされる構造となっているため、より確実に半導体基板上のＧＮＤ端子とパッケージのＧＮＤ電極が接続されることを特徴とする。

以上のようにこの発明にかかる半導体装置によれば、バイアホールが非貫通の状態で設けられ、かつトランジスタを形成するキャリア走行層の直下に絶縁層と導電層を設けることでバイアホールと裏面金属が導電層を介して電気的に接続される構造としたので、放熱特性を改善する目的でチップ厚を薄くした場合にもダイシングやダイスボンド等の作業時等に発生する応力によって半導体装置が損傷しにくい構造を得ることができる効果がある。

また、この発明にかかる半導体装置によれば、バイアホールが非貫通の状態で設けられ、かつトランジスタを形成するキャリア走行層の直下に絶縁層と導電層を設けることでバイアホールと裏面金属が導電層を介して電気的に接続される構造としたので、コンタクト不良の発生が非常に少ない、信頼性に優れた半導体装置を得ることができる効果がある。

また、この発明にかかる半導体装置の製造方法によれば、バイアホールが非貫通の状態で設けられ、かつトランジスタを形成するキャリア走行層の直下に絶縁層と導電層を設けることでバイアホールと裏面金属が導電層を介して電気的に接続される構造としたので、バイアホールは半導体基板の主表面より導電層に到達する深さを掘るだけで良く、従来の半導体装置と比較してエッチング時間が大幅に短縮されるため、生産性に優れた半導体装置を容易に製造できる効果がある。

（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置について、図面を参照しながら説明する。

図１は能動素子がＨＢＴである場合の，本発明の第１の実施形態による半導体装置を示す図であり、図１（ａ） はその断面図、図１（ｂ）は その平面図である。図において、２は導電層、３は絶縁層、４はサブコレクタ層、５はコレクタ層、６はベース層、７はエミッタ層、８はエミッタ電極、９はベース電極、１０はコレクタ電極である。

本実施形態１におけるＭＭＩＣ半導体装置は、その側壁および底面にＡｕなる金属配線層３１が形成されているバイアホール１２と、キャリア走行層として、下層よりサブコレクタ層４，コレクタ層５，ベース層６，エミッタ層７の順に積層され、かつ、そのコレクタ層５，ベース層６，エミッタ層７上に、各コレクタ電極１０，ベース電極９，エミッタ電極８を形成してなるＨＢＴ１６と、キャリア走行層の直下に形成された絶縁層３と、絶縁層の直下に形成された導電層２によって構成されているものである。また、このＨＢＴ１６とバイアホールは素子間分離領域１１によってそれぞれが分離されており、ＨＢＴ１６のエミッタ電極８とバイアホール１２が金属配線層３１により接続されている。

次にこの発明の実施形態１による半導体装置の製造方法を、図２を用いて、特に能動素子がＨＢＴである場合について説明する。半導体基板１上にＨＢＴからなるトランジスタセル１６、即ち下層よりキャリア走行層として順に積層されたサブコレクタ層４，コレクタ層５，ベース層６，エミッタ層７に対し、各層上にそれぞれ、エミッタ電極８，コレクタ電極１０，及びベース電極９を有するトランジスタセル１６を形成する（図２（ａ））。

次に、トランジスタセル１６部分以外の半導体基板１のキャリア走行層について、半導体基板１の主表面側よりイオン注入を行うことにより高抵抗化して素子間分離を行う（図２（ｂ） ）。

次に、絶縁膜を形成した後、図２（ａ）で形成した各電極へのコンタクト部分を開口して、その上に第一配線層２１を形成する（図２（ｃ） ）。

次に、第１配線層２１上に第１保護膜を形成した後、半導体基板１の素子分離領域１１において主表面側よりエッチング等によりバイアホール１２を形成する（図２（ｄ））。ここで形成するバイアホールの深さは、その底面が絶縁層の直下にある導電層に到達し、かつ裏面研磨工程でバイアホールが貫通しない深さである。

次に、第二配線層３１をメッキ等により形成する。この第二配線層３１は、バイアホール１２の側壁及び底面を覆うとともに、検査パッドやトランジスタ等の配線も形成する（図２（ｅ））。

次に、最終保護膜を形成し、各パッドやスクライブライン部分の保護膜を除去して拡散工程を完了した後、オンウエハＤＣ検査を行い、半導体基板１の裏面側よりウェハ厚さが最終チップ厚になるまで研磨する。その後、裏面にダイスボンドのためのＡｕＳｎ等からなる裏面金属層１３を蒸着して、本実施形態１の半導体装置を完成させる。この段階で半導体基板１上に形成されたトランジスタのエミッタ電極８と、裏面金属層１３がバイアホール１２の側壁の金属配線層３１と導電層２を介して同一電位となる（図２（ｆ））。

なお、本実施形態１において、図２（ｂ）の工程は、トランジスタセル以外の部分についてエッチング等の方法によりキャリア走行層を物理的に除去することで素子間分離を行うようにしてもよい。

このようにして形成された本実施形態１の半導体装置では、バイアホールが貫通しない構造のため強度が上がるため、チップ厚を薄くすることが可能となる。これにより半導体装置の発熱部である各トランジスタセル部分の放熱性が向上するため、放熱性に優れた半導体装置を実現することができる。

また、このように本実施形態１の半導体装置では、バイアホールが貫通しない構造となっているため、この半導体装置を銀ペースト等の導電性物質を使用してパッケージにダイスボンドする際に、バイアホールを介して表面側に銀ペーストが噴出する不良は発生しない。よって、組み立て工程における不良の少ない半導体装置を容易に実現することができる。

また、このように本実施形態１の半導体装置では、バイアホールが裏面まで貫通しなくても、導電層まで届いていればトランジスタと裏面金属がバイアホールと導電層を介して電気的に接続される構造となっているため、バイアホールの深さは貫通させていた従来の半導体装置と比較すると大幅に浅くてよく、エッチングによりバイアホールを形成するために要する時間も大幅に短縮される。よって、この半導体装置の製法により生産性の高い半導体装置を容易に実現することができる。

（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置について、図面を参照しながら説明する。

図３は能動素子がＨＢＴである場合の、本発明の第２の実施形態による半導体装置を示す図であり、図３（ａ） はその断面図、図３（ｂ） その平面図である。図において、２は導電層、４２は導電性のエッチングストッパ層、３は絶縁層、４はサブコレクタ層、５はコレクタ層、６はベース層、７はエミッタ層、８はエミッタ電極、９はベース電極、１０はコレクタ電極である。

本実施形態２におけるＭＭＩＣ半導体装置は、その側壁および底面にＡｕなる金属配線層３１が形成されているバイアホール１２と、キャリア走行層として、下層よりサブコレクタ層４，コレクタ層５，ベース層６，エミッタ層７の順に積層され、かつ、そのコレクタ層５，ベース層６，エミッタ層７上に、各コレクタ電極１０，ベース電極９，エミッタ電極８を形成してなるＨＢＴ１６と、キャリア走行層の直下に形成された絶縁層３と、絶縁層の直下に形成されたエッチングストッパ層４２並びに導電層２によって構成されているものである。また、このＨＢＴ１６とバイアホールは素子分離領域１１によってそれぞれが分離されており、ＨＢＴ１６のエミッタ電極８とバイアホール１２が金属配線層３１により接続されている。

次にこの発明の実施形態２による半導体装置の製造方法を、図４を用いて、特に能動素子がＨＢＴである場合について説明する。

半導体基板１上にＨＢＴからなるトランジスタセル１６、即ち下層よりキャリア走行層として順に積層されたサブコレクタ層４，コレクタ層５，ベース層６，エミッタ層７に対し、各層上にそれぞれ、エミッタ電極８，コレクタ電極１０，及びベース電極９を有するトランジスタセル１６を形成する（図４（ａ））。

次に、トランジスタセル１６部分以外の半導体基板１のキャリア走行層について、半導体基板１の主表面側よりイオン注入を行うことにより高抵抗化して素子間分離を行い、その後絶縁膜を形成して図４（ａ）で形成した各電極へのコンタクト部分を開口し、その上に第一配線層２１を形成する（図４（ｂ） ）。

次に、第１配線層２１上に第１保護膜を形成した後、半導体基板１の素子分離領域１１において主表面側よりエッチング等によりバイアホール１２を形成する（図４（ｃ））。

ここで形成するバイアホールの深さは、導電層２中に設けられたエッチングストッパ層４２の表面までとなる。

次に、エッチングストッパ層４２を、エッチング等により除去する（図４（ｄ））。

次に、第二配線層３１をメッキ等により形成する。この第二配線層３１は、バイアホール１２の側壁及び底面を覆うとともに、検査パッドやトランジスタ等の配線も形成する（図４（ｅ））。

次に、最終保護膜を形成し、各パッドやスクライブライン部分の保護膜を除去して拡散工程を完了した後、オンウエハＤＣ検査を行い、半導体基板１の裏面側よりウェハ厚さが最終チップ厚になるまで研磨する。その後、裏面にダイスボンドのためのＡｕＳｎ等からなる裏面金属層１３を蒸着して、本実施形態２の半導体装置を完成させる。この段階で半導体基板１上に形成されたトランジスタのエミッタ電極７と、裏面金属層１３がバイアホール１２の側壁の金属配線層３１と導電層２を介して同一電位となる（図４（ｆ））。

なお、本実施形態２において、図４（ｄ）におけるエッチングストッパ層を除去する工程は、エッチングストッパ層だけでなく、その下の導電層の一部も含めてエッチングにより除去することで行うようにしてもよい。

なお、本実施形態２においても、実施形態１と同様に、図４（ａ）における素子間分離の工程は、トランジスタセル以外の部分についてエッチング等の方法によりキャリア走行層を物理的に除去することで素子間分離を行うようにしてもよい。

このようにして形成された本実施形態２の半導体装置では、バイアホールが貫通しない構造のため強度が上がるため、チップ厚を薄くすることが可能となる。これにより半導体装置の発熱部である各トランジスタセル部分の放熱性が向上するため、放熱性に優れた半導体装置を実現することができる。

また、このように本実施形態２の半導体装置では、バイアホールが貫通しない構造となっているため、この半導体装置を銀ペースト等の導電性物質を使用してパッケージにダイスボンドする際に、バイアホールを介して表面側に銀ペーストが噴出する不良は発生しない。よって、組み立て工程における不良の少ない半導体装置を容易に実現することができる。

また、このように本実施形態２の半導体装置では、バイアホールが裏面まで貫通しなくても、導電層まで届いていればトランジスタと裏面金属がバイアホールと導電層を介して電気的に接続される構造となっているため、バイアホールの深さは貫通させていた従来の半導体装置と比較すると大幅に浅くてよく、エッチングによりバイアホールを形成するために要する時間も大幅に短縮される。よって、この半導体装置の製法により生産性の高い半導体装置を容易に実現することができる。

以上説明したように、本発明は高周波数帯で動作する半導体装置等に有用である。

（ａ）〜（ｂ）は、第１の実施形態に係る半導体装置の断面図、ならびに平面図 （ａ）〜（ｆ）は、第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図 （ａ）〜（ｂ）は、第２の実施形態に係る半導体装置の断面図、ならびに平面図 （ａ）〜（ｆ）は、第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図 （ａ）〜（ｂ）は、従来の半導体装置の断面図、ならびに平面図

符号の説明

１ 半導体基板
２ 導電層
３ 絶縁層
４ サブコレクタ層
５ コレクタ層
６ ベース層
７ エミッタ層
８ エミッタ電極
９ ベース電極
１０ コレクタ電極
１１ 素子分離領域
１２ バイアホール
１３ 裏面金属
１４ エミッタメサ
１５ ベースメサ
１６ トランジスタ（ＨＢＴ）
２１ 第一配線層
３１ 第二配線層
４１ 半絶縁性基板
４２ エッチングストッパ層

Claims (6)

1. 半導体基板に形成されたトランジスタとバイアホールを有する半導体装置において、
   前記半導体基板は、表面側にトランジスタ動作に関わるキャリア走行層を有し、
   かつ該キャリア走行層の下に高抵抗層を有し、
   かつ該高抵抗層の下に導電層を有し、
   前記バイアホールは、前記半導体基板主表面より溝状に非貫通の状態で形成され、
   かつ該バイアホールの側面または底面の少なくとも一方乃至両方が前記半導体基板中の 導電層と接しており、かつ該バイアホールの内面が導電性物質で被覆されており、
   かつ該導電性物質は前記半導体基板中の導電層と電気的に接続されており、
   かつ該導電性物質の一端が、前記トランジスタの電極と電気的に接続されていることを 特徴とする半導体装置。
2. 前記半導体基板中の導電層は、前記導電性物質とノンアロイでコンタクトを取ることの できる物質より構成されていることを特徴とする請求項１に記載の半導体装置。
3. 前記半導体基板中の導電層が、前記半導体装置の裏面に露出していることを特徴とする 請求項１に記載の半導体装置。
4. 前記トランジスタはヘテロ接合バイポーラトランジスタ半導体装置であることを特徴とする請求項１に記載の半導体装置。
5. 半導体基板上に単数または複数のトランジスタセルを形成する工程と、
   該トランジスタセル以外の半導体基板の主表面より、該トランジスタの形成されたキャリア走行層の直下に設けられた絶縁層の下に設けられた導電層に到達する深さまでエッチングしてバイアホールを形成する工程と、
   該バイアホールの内面を導電性物質で被覆する工程と、
   該半導体基板を裏面から研磨することにより該導電層を露出させる工程とを、含むことを特徴とする半導体装置の製造方法。
6. 請求項５に記載の半導体装置の製造方法において、
   前記半導体基板上に単数または複数のトランジスタセルを形成する工程の前に前記導電層中に導電性物質からなるエッチングストッパ層を形成する工程をさらに含み、
   前記トランジスタセル以外の半導体基板の主表面より該トランジスタの形成されたキャリア走行層の直下に設けられた絶縁層の下に設けられた導電層に到達する深さまでエッチングしてバイアホールを形成する工程は、前記トランジスタ以外の半導体基板の主表面より該エッチングストッパ層の表面までをエッチングすることによって行うものであることを特徴とする半導体装置の製造方法。

Images