JP2019519917A - ファウンドリに依存しないウェファ後処理方法 - Google Patents

ファウンドリに依存しないウェファ後処理方法 Download PDF

Info

Publication number
JP2019519917A
JP2019519917A JP2018561469A JP2018561469A JP2019519917A JP 2019519917 A JP2019519917 A JP 2019519917A JP 2018561469 A JP2018561469 A JP 2018561469A JP 2018561469 A JP2018561469 A JP 2018561469A JP 2019519917 A JP2019519917 A JP 2019519917A
Authority
JP
Japan
Prior art keywords
post
substrate
wafer
processing method
thinning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018561469A
Other languages
English (en)
Other versions
JP6707669B2 (ja
Inventor
エ−． テシバ，マリー
エ−． テシバ，マリー
ジェイ． ドラブ，ジョン
ジェイ． ドラブ，ジョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Raytheon Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raytheon Co filed Critical Raytheon Co
Publication of JP2019519917A publication Critical patent/JP2019519917A/ja
Application granted granted Critical
Publication of JP6707669B2 publication Critical patent/JP6707669B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers

Abstract

ファウンドリに依存しないウェファ後処理方法が提供される。ウェファは、アクティブ・サーフェスと、基板と、アクティブ・サーフェス及び基板の間に介在する中間層とを有する。本方法は、ウェファ処理ファウンドリの出力イールドから前記ウェファを除去し、新たなサーフェスを露出させるために基板を中間層まで又は中間層の内側何ミクロンかまで薄化し、基板と比較して改善されたデバイス・パフォーマンスをもたらす別の材料基板に、新たなサーフェスを結合するステップを含む。

Description

本開示はファウンドリに依存しないウェファ後処理方法(foundry-agnostic post-processing methods for wafer)に関連し、特に、改善されたパフォーマンスを有するカスタム化されたデバイスを作成するためにウェファに別の材料基板が結合されるファウンドリに依存しないウェファ後処理方法に関連する。
エレクトロニクスにおいて、ウェファは、集積回路の製造及び太陽光発電で使用される半導体材料の薄いスライスである。ウェファは、内蔵及び外付けのマイクロエレクトロニック・デバイスの基板として役立ち、様々な材料のドーピング、イオン注入、エッチング、デポジション、及びフォトリソグラフィック・パターニング等のような多くの微細加工プロセス・ステップを経て行く。最終的な段階で、ウェファに形成された個々のマイクロ回路は、ダイシング・プロセスにより互いに分離され、出荷のためにパッケージにまとめられるかもしれない。
ウェファはシリコン(Si)又はシリコン・ゲルマニウム(SiGe)によりしばしば形成されており、低抵抗率基板(low resistivity (LRS) substrates)、高抵抗率基板(high resistivity (HRS) substrates)、HRS基板に堆積された埋め込み酸化物層(a buried oxide (BOX) layer)を有するシリコン・オン・インシュレータ基板(silicon-on-insulator (SOI) substrates)を含むかもしれない。より高い抵抗率の基板は、場合によっては、コレクタ−基板キャパシタンスのような寄生基板損失を減らすことにより、或る形態のデバイス・パフォーマンスを改善し得ることが、徐々に明らかになってきた。しかしながら、ウェファが通常処理される工場(又はファウンドリ)は、LRS、HRS、及びSOI基板より高い抵抗の基板をウェファに提供する能力を有していない。
一実施形態によれば、ファウンドリに依存しないウェファ後処理方法が提供される。ウェファは、アクティブ・サーフェスと、基板と、アクティブ・サーフェス及び基板の間に介在する中間層とを有する。本方法は、ウェファ処理ファウンドリの出力イールドからウェファを除去するステップ、新たなサーフェスを露出させるために、基板を中間層まで又は中間層の内側何ミクロンかまで薄化するステップ、及び基板と比較して改善されたデバイス・パフォーマンスをもたらす別の材料基板に、新たなサーフェスを結合するステップを含む。
別の実施形態によれば、ファウンドリに依存しないウェファ後処理方法が提供される。ウェファは、アクティブ・サーフェスと、シリコン・ハンドルと、アクティブ・サーフェス及びシリコン・ハンドルの間に介在する埋め込み酸化物(BOX)層とを有する。本方法は、ウェファ処理ファウンドリの出力イールドからウェファを除去するステップ、新たなサーフェスを露出させるために、シリコン・ハンドルをBOX層まで又はBOX層の内側何ミクロンかまで薄化するステップ、及びシリコン・ハンドルと比較して改善されたデバイス・パフォーマンスをもたらす別の材料基板に、新たなサーフェスを結合するステップを含む。
別の実施形態によれば、ファウンドリに依存しないウェファ後処理方法が提供される。ウェファは、アクティブ・サーフェスと、高抵抗率基板(a high resistivity substrate：HRES-SX)と、アクティブ・サーフェス及びHRES-SXの間に介在するニア・サブ・コレクタ(a near sub-collector：NS)とを有する。本方法は、ウェファ処理ファウンドリの出力イールドからウェファを除去するステップ、新たなサーフェスを露出させるために、HRES-SXをNSまで又はNSの内側何ミクロンかまで薄化するステップ、及びHRES-SXと比較して改善されたデバイス・パフォーマンスをもたらす別の材料基板に、新たなサーフェスを結合するステップを含む。
更なる特徴及び利点は本発明による技術を通じて実現される。本発明の他の実施形態及び側面は、本願で詳細に説明されており、保護が請求される本願発明の一部分と考えられる。利点及び特徴とともに本発明を更に理解するために、明細書及び図面が参照される。
本開示の理解をより完全にするために、添付図面及び詳細な説明に関し、以下に簡単な説明がなされ、図中、同様な参照番号は同様な部分を表現する。
図1はウェファ処理ファウンドリの出力イールド(an output yield)からウェファを除外する様子を概略的に示す。
図2は実施形態によるSOIウェファの拡大側面図である。
図3はシリコン・ハンドルが除去されている図2のSOIウェファの拡大側面図である。
図4は溶融シリカ基板(a fused silica substrate)を有するSOIウェファの拡大側面図である。
図5は実施形態によるHRES-SXを有するウェファの拡大側面図である。
図6はHRES-SXが除去されている図5のウェファの拡大側面図である。
図7は溶融シリカ基板を有するウェファの拡大側面図である。
図8はウェファの研磨プロセスの概略図である。
図9は図8のウェファに対する化学機械研磨プロセスの概略図である。
図10は複数のファウンドリから得られる同様なウェファとともに使用する追加的な最適化方法を示す概略図である。
図11は別の実施形態によるSOIウェファの拡大側面図である。
図12は別の実施形態による区分けされた溶融シリカ基板を有するSOIウェファの拡大側面図である。
以下に説明されるように、高抵抗率材料のポスト・プロセス酸化物ウェファ・ボンディングは、ガラス又は溶融シリカのような高抵抗率基板でファウンドリ基板材料を置換することにより、デバイス・パフォーマンスを達成及び/又は改善することが可能である。ウェファ・ボンディング後処理はファウンドリに依存せず、デバイス・パラメータが変更され、カスタムの、インハウス・デバイス/モデルをもたらす。
図1及び2-4を参照すると、ファウンドリに依存しない後処理方法が、ウェファ10とともに使用するために提供されている。図2に示されるように、ウェファ10は、電子コンポーネント110が誘電体の、樹脂の、又はエポキシ・ベース・マトリクス内に動作可能に配置されるアクティブ・サーフェス(an active surface)11と、シリコン(Si)又はシリコン・ゲルマニウム(SiGe)により構成されるシリコン・ハンドル(a silicon handle)12と、埋め込み酸化物(BOX)層13とを含んでもよい。BOX層13は、アクティブ・サーフェス11とシリコン・ハンドル12との間に介在し、それにより、ウェファ10が全体としてシリコン・オン・インシュレータ(SOI)構造を有するようになる。
電子コンポーネント110は、メタライゼーション(例えば、金属層1-6)又はシリコン(Si)やシリコン・ゲルマニウム(SiGe)のような半導体の積層体とビアとを含んでもよく、ビアは、ボンド・パッド開口におけるボンド・パッド111、キャパシタ112、及び分離されたディープ・シリコン・ビア113を形成するように構成される。BOX層13は、Nウェル130、Pウェル131、及び分離された基板領域132を含んでもよく、隣接するNウェル130及びPウェル131の間で、シャロー・トレンチ・アイソレーション領域133に加えてディープ・アイソレーション・トレンチ領域134も規定するように形成されてよい。分離したディープ・シリコン・ビア113は、ディープ・アイソレーション・トレンチ領域134の内部にそこを貫通して延びていてもよい。
ウェファ10は、ウェファ10のイールド10’の一部分としてウェファ処理ファウンドリ20(図1参照)の中で形成され組み立てられてもよい。各ウェファ10は、ダイシング・プロセスにより複数の個々のデバイス21に分割できる程度に十分な電子コンポーネント110を備えていてもよい。何れにせよ、本方法の一部として、ファウンドリに依存しない更なる後処理のために、図1に示されるように、1つ以上のウェファ10が、ウェファ処理ファウンドリ20の出力イールド10’から取り除かれる。
図2-4に示されるように、ファウンドリに依存しない後処理は、シリコン・ハンドル12のBOX層13までの又はBOX層13内側の何ミクロンかまでの薄化を行い、それにより新たなサーフェス14を露出させること、及び新たなサーフェス14を別の材料基板15に結合(又はボンディング)することを含む。この別の材料基板15は、シリコン・ハンドル12の材料より大きな抵抗率特性を有する材料により形成され、且つ、シリコン・ハンドル12が除去されない従来の場合に可能であったものと比較して、改善されたデバイス・パフォーマンス能力を、(図1に示される)ウェファ10の複数の個々のデバイス21に提供する。実施形態によれば、別の材料基板15は、ガラス又は溶融シリカにより形成されてもよく、結合は、例えば酸化物ボンディング・プロセスにより達成されてもよい。
別の実施形態によれば、薄化は、シリコン・ハンドル12の外側層を研磨する初期段階と、BOX層13又は分離されたディープ・シリコン・ビア113を研磨してしまうことを回避するために研磨プロセスを停止する段階と、シリコン・ハンドル12の内側層についての後続の化学機械研磨(CMP)の段階とを含んでもよい。このようにして、BOX層13の最も下方のサーフェスが新たなサーフェス14として露出させられ、或いはオリジナルのシリコン・ハンドル12の極めて非常に薄い層(1-100μmのオーダーの厚みを有する)が新たなサーフェス14として露出させられてもよい。何れにせよ、別の材料基板15が新たなサーフェス14に結合されると、オリジナルのシリコン・ハンドル12と比較して別の材料基板15の増進した抵抗率に起因して、デバイス・パフォーマンスは改善又は強化される。
実施形態によれば、より高い抵抗率の基板への移行により達成されるデバイス・パフォーマンスの改善は、所与の信号周波数における所与のデバイスに対する減少した減衰角(decreased attenuation angles)、ノイズ・アイソレーションの増加、実質的なクオリティ・ファクターの増加(substantial quality factor increases)、及び増加したキャパシタンス・ポテンシャルに関連し得る。これらの改善は、最近の研究で分かっているものに合致するであろう：最近の研究は、コレクタ−基板キャパシタンスのような寄生基板損失を減らすことにより、他の効果と相俟って、高抵抗率基板は、低い又は中程度の抵抗の基板と比較した場合に、デバイス・パフォーマンスを改善することを明らかにしている。
例えば、増加した基板抵抗率は、信号周波数が増加する際に、減衰係数のかなりの減少に関連付けられる。特に、低損失伝送ラインのウェーブガイドという所与の実現例では、信号周波数が2GHzに近付いてそれを超える場合に、(ρsub<5.0 ohrm-cmのような)低抵抗率基板の減衰係数は、(20 ohm-cm<ρsub<60 ohm-cmのような)中程度の抵抗率の基板の減衰係数、及び(ρsub>1000 ohm-cmのような)高抵抗率基板の減衰係数と比較して、かなり増えることが分かっている。ノイズ・アイソレーションのための試験構造において、周波数の関数としてのノイズ・アイソレーションは、増加する基板抵抗率とともに減少する。即ち、一定の間隔及びアクティブ(モート(moat))サイズを有する所与の検査構造に関し、0 GHzないし12(又はそれ以上の)GHzに及ぶ範囲内の信号に関し、中程度の又は高い抵抗率を利用すると、アイソレーションはかなり向上する。更に、(0GHzないし3.5GHzのような)より低い周波数において、高抵抗率基板を利用することは、中程度の抵抗率の基板よりも更に大きなアイソレーションの恩恵をもたらす。2.0-pFのMIMキャパシタの場合、周波数の関数としてのクオリティ・ファクターは、増加した基板抵抗率によりかなり改善される。そのような増加は、7GHz未満の信号周波数に関して特に顕著であり、その場合において、中程度の抵抗率の基板のクオリティ・ファクターは低抵抗率基板のものの2倍より大きく、高抵抗率基板のクオリティ・ファクターは中程度の抵抗率の基板のものよりかなり高い(例えば、約2GHzにおいて、低抵抗率基板に対するクオリティ・ファクターQは〜35であり、中程度の抵抗率の基板のQは〜90であり、高抵抗率基板のQは〜140である)。バルク・シリコンとは異なり、SOI基板を利用することは、コレクタ−基板接合キャパシタンスの排除に起因して、40％というコレクタ−基板キャパシタンス(Ccs)の減少をもたらすことが分かっている。従って、シリコン・ハンドル12(又は何らかの類似する若しくは対応する特徴部)を除去すること、及び除去したエレメントを高抵抗率基板で置換することによる、所与のデバイスの何らかの修正が期待される。
更に別の実施形態によれば、上記の薄化は、ウェファ10における1つ以上のディープ・シリコン・ビア113の存在を認識すること、及びディープ・シリコン・ビア13の位置において上記の薄化の実行の少なくとも一部を回避することを含んでもよい。そのようにすると、代替的な材料基板15の結合前に、新たなサーフェス14は不規則な形態(an irregular topology)140を有していてもよいことが、理解されるべきである。しかしながら、この不規則な形態140は、損傷をうけていない電気コンポーネントを考慮して受け入れられることが可能であり、何れにせよ、外方の形態において如何なる不規則性も有しない代替的な材料基板15により吸収されることになる。
図1及び5-7を参照すると、ファウンドリに依存しない後処理方法が、上述したものとは異なる構造を有するウェファ10とともに使用するために提供されている。図5に示されるように、ウェファ10はアクティブ・サーフェス11を含んでもよく、アクティブ・サーフェス11では、電子コンポーネント110が、誘電体の、樹脂の、又はエポキシ・ベース・マトリクスの高抵抗率基板(HRES-SX)16内に動作可能に配置され、高抵抗率基板(HRES-SX)16は、シリコン(Si)又はシリコン・ゲルマニウム(SiGe)、及びニア・サブ・コレクタ(near sub-collector：NS)17により構成される。NS17は、アクティブ・サーフェス11とHRES-SX16との間に介在する。電子コンポーネント110は、ゲート構造114とコンタクト115とを含んでもよく、それらはNS17上に形成され、NS17はトレンチ・アイソレーション領域116により境界を定められてもよい又は区切られてもよい。少なくとも1つ又はそれ以上の電子コンポーネント110及びNS17が、シリコン(Si)又はシリコン・ゲルマニウム(SiGe)を含んでいてもよい。
ウェファ10は、ウェファ10のイールド10’の一部分としてウェファ処理ファウンドリ20(図1参照)の中で形成され組み立てられてもよい。各ウェファ10は、ダイシング・プロセスにより複数の個々のデバイス21に分割できる程度に十分な電子コンポーネント110を備えていてもよい。何れにせよ、本方法の一部として、ファウンドリに依存しない更なる後処理のために、図1に示されるように、1つ以上のウェファ10が、ウェファ処理ファウンドリ20の出力イールド10’から取り除かれる。
図5-7に示されるように、ファウンドリに依存しない後処理は、HRES-SX16のNS17までの又はNS17の内側何ミクロンかまでの薄化を行い、それにより新たなサーフェス14を露出させること、及び新たなサーフェス14を別の材料基板15に結合することを含む。上述したように、この別の材料基板15は、HRES-SX16の材料より大きな抵抗率特性を有する材料により形成され、且つ、HRES-SX16が損なわれていない従来の場合に可能であったものと比較して、改善又は強化されたデバイス・パフォーマンス能力を、ウェファ10の複数の個々のデバイス21に提供する。実施形態によれば、別の材料基板15がHRES-SX16より大きな抵抗率を有する限り、別の材料基板15は任意のタイプのガラスや溶融シリカにより形成されてもよい。結合は、例えば酸化物ボンディング・プロセスにより達成されてもよい。
上述したように、実施形態によれば、より高い抵抗率の基板への移行により達成されるデバイス・パフォーマンスの改善は、所与の信号周波数における所与のデバイスに対する減少した減衰角、ノイズ・アイソレーションの増加、実質的なクオリティ・ファクターの増加、及び増加したキャパシタンス・ポテンシャルに関連し得る。ここでも改善は最近の研究で分かっているものに合致するであろう：最近の研究は、コレクタ−基板キャパシタンスのような寄生基板損失を減らすことにより、他の効果と相俟って、高抵抗率基板は、低い又は中程度の抵抗の基板と比較した場合に、デバイス・パフォーマンスを改善することを明らかにしている。
別の実施形態によれば、薄化は、HRES-SX16の外側層を研磨する初期段階と、NS17を研磨してしまうことを回避するために研磨プロセスを停止する段階と、HRES-SX16の内側層についての後続の化学機械研磨(CMP)の段階とを含んでもよい。このようにして、NS17の最も下方のサーフェスが新たなサーフェス14として露出させられ、或いはオリジナルのHRES-SX16の極めて非常に薄い層(1-100μmのオーダーの厚みを有する)が新たなサーフェス14として露出させられてもよい。何れにせよ、別の材料基板15が新たなサーフェス14に結合されると、オリジナルのHRES-SX16と比較して別の材料基板15の増進した抵抗率に起因して、デバイス・パフォーマンスは改善される。
図8及び図9に関する実施形態によれば、シリコン・ハンドル又はHRES-SX16の研磨は、機械的なエレメントの方法により(例えば、ダイヤモンド・ポイント・ターニング(DPT)マシン(a diamond point turning (DPT) machine)又は別の類似するマシン)により、及び/又はCMP、化学又はドライ・エッチング、或いはその他の同様なエッチング・プロセスにより実行されてもよい。
機械的なプロセスが使用されるこれらの場合、図8に示されるように、マシン802のサーボ・エレメントにより、シリコン・ハンドル12/HRES-SX16に対して、ヘッド801が配置及び制御される。ヘッド801は、従って、サーボ・エレメントにより指示される動きにより、シリコン・ハンドル12/HRES-SX16から材料を反復的に除去する。CMP又は化学エッチング・プロセスが使用される場合、図9に示されるように、シリコン・ハンドル12/HRES-SX16のうちの一部分であって薄化が実行されるべき領域の外側にある部分はマスクされ、その結果のシリコン・ハンドル12/HRES-SX16の露出した部分が、適切な研磨又はエッチャント901に晒される。ドライ・エッチング・プロセスは、シリコン・ハンドル12/HRES-SX16との相互作用のため及びそこからの材料の除去のために、粒子(イオン)又はガスの作用を組み込んでもよい。
機械的なプロセス及びCMP/エッチング・プロセスが別々に使用されるかのように説明されているが、それらは組み合わせで使用されてもよいことが、理解されるべきである。
上記のプロセスはファウンドリ非依存性なので、本プロセスは、多数の様々なファウンドリからの大量のイールド供給10’の中から、ユーザー又はオペレータがウェファを取得することを可能にする。このように、ユーザー又はオペレータは、様々なタイプのウェファに対するプロセスを最適化する仕方に関し、観察するプロセスに関連する複数の変数を制御することが可能である。即ち、様々なファウンドリ20からのウェファは表面的には全て図2-4のものに類似しているかもしれないが、そのような何れかのファウンドリ20のウェファは、(例えば、BOX層の厚み、基板の厚み、電気コンポーネントの配置等のような)何らかの方法で別のファウンドリ20のウェファと相違していてもよい。従って、図10に関し、上述の方法は、複数のファウンドリ20から類似するウェファを取得し、後処理施設201においてこれら類似するウェファをまとめる(compiling)ステップと、後処理施設201において類似するウェファの各々に対する除外、薄化、及び結合のうちの1つ以上を実行するステップ (ブロック1001)と、後処理施設201において類似するウェファの各々に対する除外、薄化、及び結合のうちの1つ以上を実行から生じるイールドを分析するステップ (ブロック1002)と、後処理施設201において類似するウェファの各々に対する除外、薄化、及び結合のうちの1つ以上の実行を、分析の結果に基づいて最適化するステップ (ブロック1003)とを含む。
従って、ファウンドリ20のうちの第1のものからの第1ウェファ10が、ファウンドリ20のうちの第2のものからの第2ウェファ10に非常に類似しており、それらが図2-4の特徴をおそらくは同様に含んではいるが厳密に同じ寸法ではない場合、後処理施設201において第1及び第2ウェファ10の各々に対する結合オペレーションを最適化することが可能であるかもしれない。即ち、ブロック1001で後処理施設201において除外、薄化、及び結合のオペレーションが実行されると、以後の分析は、例えば第1及び第2ウェファ10の間の僅かな寸法の相違に起因して、代替的な材料基板15は、第2ウェファ10についてよりも第1ウェファ10についての方がより大きなデバイス・パフォーマンスの増進効果を有することを、明らかにするかもしれない。この分析に基づいて、代替的な材料基板15に異なる材料を使用することにより、或いは代替的な材料基板15の厚さを調整することにより、第2ファウンドリからの類似する第2ウェファに対する以後の結合オペレーションは僅かに変えて実行されてもよい。
図11及び図12に関する別の実施形態によれば、上記の薄化及び結合のオペレーションは、シリコン・ハンドル12(図2-4参照)又はHRES-SX16(図5-7参照)の全体に関して、或いはこれらの特徴の一部分のみに関して実行されることが可能であることが、理解されるべきである。例えば、図11及び図12に示されるように、上記のプロセス最適化は、所望のレベルの改善されたデバイス・パフォーマンスを達成するために、シリコン・ハンドル12の一部分12’のみが除去され、区分けされた別の材料基板15’により置換されることを示す。従って、シリコン・ハンドル12の残りの部分12’’はそこに置き去りにされ、ウェファ10の過剰な処理及び損傷の可能性を回避する。
シリコン・ハンドル12の一部分及び区分された代替的な材料基板15’は、四角形として示されているが、このことは必須ではないこと、これらの特徴に関して他の更に複雑な形状が提供されてもよいことが、更に理解されるべきである。そのような形状は、規則的又は不規則的な、凸状又は凹状の多角形の形状、丸みを帯びた辺又は角を有する形状、或いは多角形及び丸みを帯びた要素が混ざった形状を含んでもよい。更に、代替的な材料基板15及び/又は区分けされた代替的な材料基板15’が単独の代替的な材料により形成されることは必須ではなく、即ち異なる特性及び特徴による複数の材料を含んでもよい。例えば、図12に示されるように、区分けされた代替的な材料基板15’は、抵抗率の勾配を規定するように配置される異なる抵抗率の3つの異なる材料を含んでもよく、その場合において、区分けされた代替的な材料基板15’の抵抗率は、区分けされた代替的な材料基板15’の高さ寸法に応じて減少する。
添付の特許請求の範囲における全ての手段又はステップの対応する構造、材料、処理、及び均等物プラス機能エレメントは、具体的に請求項に記載されている他の記載されているエレメントとの組み合わせで機能を実行する任意の構造、材料、又は処理を包含するように意図されている。本発明についての記述は、説明及び例示の目的で提示されてきたが、網羅的であることや開示された形式に本発明を限定するようなことは意図されていない。本発明の範囲及び精神から逸脱することなく、多くの修正及び変形が当業者にとって明らかであろう。実施形態は、本発明の原理及び実際のアプリケーションを最良に説明するために選択及び記載され多ものであるに過ぎず、想定される特定の用途に相応しい様々な修正を施した様々な実施形態に関して当業者は本発明を理解することが可能である。
本発明に対する好ましい実施形態が説明されてきたが、当業者は、現在及び将来の双方において、特許請求の範囲に属する様々な改善及び強化を行ってよいことが理解されるであろう。これらの請求項は最初に記載される本発明の適切な保護を支えるように構成される。

Claims (20)

  1. アクティブ・サーフェスと、基板と、前記アクティブ・サーフェス及び前記基板の間に介在する中間層とを有するウェファに対する、ファウンドリに依存しない後処理方法であって：
    ウェファ処理ファウンドリの出力イールドから前記ウェファを除去するステップ；
    新たなサーフェスを露出させるために、前記基板を、前記中間層まで又は前記中間層の内側何ミクロンかまで薄化するステップ；及び
    前記基板と比較して改善されたデバイス・パフォーマンスをもたらす別の材料基板に、前記新たなサーフェスを結合するステップ；
    を有する後処理方法。
  2. 前記アクティブ・サーフェス及び前記基板のうち少なくとも何れかが、シリコン(Si)及びシリコン・ゲルマニウム(SiGe)のうち少なくとも何れかを含み、前記別の材料基板は高抵抗率材料を含む、請求項1に記載の後処理方法。
  3. 前記別の材料基板は、ガラス及び溶融シリカのうち少なくとも何れかを含む、請求項1に記載の後処理方法。
  4. 前記結合は酸化物ボンディングを含む、請求項1に記載の後処理方法。
  5. 前記薄化するステップは：
    前記基板の外側の層を研磨するステップ；及び
    前記基板の内側の層を化学機械研磨するステップ；
    を含む、請求項1に記載の後処理方法。
  6. 前記薄化するステップは：
    前記ウェファの中でビアの存在を認識するステップ；及び
    前記ビアの位置では前記薄化の実行を回避するステップ；
    を含む、請求項1に記載の後処理方法。
  7. 複数のファウンドリの中から類似するウェファを取得するステップ；
    前記類似するウェファの各々に対して、前記除去するステップ、薄化するステップ、及び結合するステップのうちの1つ以上を実行するステップ；及び
    前記類似するウェファの各々に対して、前記除去するステップ、薄化するステップ、及び結合するステップのうちの1つ以上の実行を最適化するステップ；
    を更に有する請求項1に記載の後処理方法。
  8. アクティブ・サーフェスと、シリコン・ハンドルと、前記アクティブ・サーフェス及び前記シリコン・ハンドルの間に介在する埋め込み酸化物(BOX)層とを有するウェファに対する、ファウンドリに依存しない後処理方法であって：
    ウェファ処理ファウンドリの出力イールドから前記ウェファを除去するステップ；
    新たなサーフェスを露出させるために、前記シリコン・ハンドルを、前記BOX層まで又は前記BOX層の内側何ミクロンかまで薄化するステップ；及び
    前記シリコン・ハンドルと比較して改善されたデバイス・パフォーマンスをもたらす別の材料基板に、前記新たなサーフェスを結合するステップ；
    を有する後処理方法。
  9. 前記アクティブ・サーフェス及び前記シリコン・ハンドルのうち少なくとも何れかが、シリコン(Si)及びシリコン・ゲルマニウム(SiGe)のうち少なくとも何れかを含み、前記別の材料基板は高抵抗率材料を含む、請求項8に記載の後処理方法。
  10. 前記別の材料基板は、ガラス及び溶融シリカのうち少なくとも何れかを含む、請求項8に記載の後処理方法。
  11. 前記結合は酸化物ボンディングを含む、請求項8に記載の後処理方法。
  12. 前記薄化するステップは：
    前記シリコン・ハンドルの外側の層を研磨するステップ；及び
    前記シリコン・ハンドルの内側の層を化学機械研磨するステップ；
    を含む、請求項8に記載の後処理方法。
  13. 前記薄化するステップは：
    前記ウェファの中でビアの存在を認識するステップ；及び
    前記ビアの位置では前記薄化の実行を回避するステップ；
    を含む、請求項8に記載の後処理方法。
  14. 複数のファウンドリの中から類似するウェファを取得するステップ；
    前記類似するウェファの各々に対して、前記除去するステップ、薄化するステップ、及び結合するステップのうちの1つ以上を実行するステップ；及び
    前記類似するウェファの各々に対して、前記除去するステップ、薄化するステップ、及び結合するステップのうちの1つ以上の実行を最適化するステップ；
    を更に有する請求項8に記載の後処理方法。
  15. アクティブ・サーフェスと、高抵抗率基板(HRES-SX)と、前記アクティブ・サーフェス及び前記HRES-SXの間に介在するニア・サブ・コレクタ(NS)とを有するウェファに対する、ファウンドリに依存しない後処理方法であって：
    ウェファ処理ファウンドリの出力イールドから前記ウェファを除去するステップ；
    新たなサーフェスを露出させるために、前記HRES-SXを、前記NSまで又は前記NSの内側何ミクロンかまで薄化するステップ；及び
    前記HRES-SXと比較して改善されたデバイス・パフォーマンスをもたらす別の材料基板に、前記新たなサーフェスを結合するステップ；
    を有する後処理方法。
  16. 前記アクティブ・サーフェス及び前記HRES-SXのうち少なくとも何れかが、シリコン(Si)及びシリコン・ゲルマニウム(SiGe)のうち少なくとも何れかを含み、前記別の材料基板は高抵抗率材料を含む、請求項15に記載の後処理方法。
  17. 前記別の材料基板は、ガラス及び溶融シリカのうち少なくとも何れかを含む、請求項15に記載の後処理方法。
  18. 前記結合は酸化物ボンディングを含む、請求項15に記載の後処理方法。
  19. 前記薄化するステップは：
    前記HRES-SXの外側の層を研磨するステップ；及び
    前記HRES-SXの内側の層を化学機械研磨するステップ；
    を含む、請求項15に記載の後処理方法。
  20. 複数のファウンドリの中から類似するウェファを取得するステップ；
    前記類似するウェファの各々に対して、前記除去するステップ、薄化するステップ、及び結合するステップのうちの1つ以上を実行するステップ；及び
    前記類似するウェファの各々に対して、前記除去するステップ、薄化するステップ、及び結合するステップのうちの1つ以上の実行を最適化するステップ；
    を更に有する請求項15に記載の後処理方法。
JP2018561469A 2016-05-27 2017-05-18 ファウンドリに依存しないウェファ後処理方法 Active JP6707669B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/166,821 US10354910B2 (en) 2016-05-27 2016-05-27 Foundry-agnostic post-processing method for a wafer
US15/166,821 2016-05-27
PCT/US2017/033330 WO2017205181A1 (en) 2016-05-27 2017-05-18 Foundry-agnostic post-processing method for a wafer

Publications (2)

Publication Number Publication Date
JP2019519917A true JP2019519917A (ja) 2019-07-11
JP6707669B2 JP6707669B2 (ja) 2020-06-10

Family

ID=58993212

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018561469A Active JP6707669B2 (ja) 2016-05-27 2017-05-18 ファウンドリに依存しないウェファ後処理方法

Country Status (10)

Country Link
US (2) US10354910B2 (ja)
EP (1) EP3465742B1 (ja)
JP (1) JP6707669B2 (ja)
KR (1) KR102274804B1 (ja)
CN (1) CN109314047A (ja)
CA (1) CA3024327A1 (ja)
IL (1) IL261798B (ja)
SG (1) SG11201808594XA (ja)
TW (1) TWI722191B (ja)
WO (1) WO2017205181A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1126733A (ja) * 1997-07-03 1999-01-29 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置，アクティブマトリクス基板、液晶表示装置および電子機器
JP2004282063A (ja) * 2003-02-28 2004-10-07 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2006245370A (ja) * 2005-03-04 2006-09-14 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2011049384A (ja) * 2009-08-27 2011-03-10 Fuji Electric Systems Co Ltd 半導体装置の製造方法
JP2013543276A (ja) * 2010-11-19 2013-11-28 ソイテック 無線周波数用途又は電力用途のための電子装置及びそのような装置を製造するためのプロセス

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62122142A (ja) * 1985-11-21 1987-06-03 Toshiba Corp 半導体基板の検査方法
US5110748A (en) * 1991-03-28 1992-05-05 Honeywell Inc. Method for fabricating high mobility thin film transistors as integrated drivers for active matrix display
US5455202A (en) * 1993-01-19 1995-10-03 Hughes Aircraft Company Method of making a microelectric device using an alternate substrate
KR100252751B1 (ko) * 1997-12-27 2000-04-15 김영환 반도체 소자 제조 방법
US7238622B2 (en) 2001-04-17 2007-07-03 California Institute Of Technology Wafer bonded virtual substrate and method for forming the same
US6828649B2 (en) * 2002-05-07 2004-12-07 Agere Systems Inc. Semiconductor device having an interconnect that electrically connects a conductive material and a doped layer, and a method of manufacture therefor
TWI328837B (en) 2003-02-28 2010-08-11 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP4248928B2 (ja) * 2003-05-13 2009-04-02 ローム株式会社 半導体チップの製造方法、半導体装置の製造方法、半導体チップ、および半導体装置
US7008854B2 (en) 2003-05-21 2006-03-07 Micron Technology, Inc. Silicon oxycarbide substrates for bonded silicon on insulator
US7262622B2 (en) 2005-03-24 2007-08-28 Memsic, Inc. Wafer-level package for integrated circuits
US20070207592A1 (en) * 2006-03-03 2007-09-06 Lu James J Wafer bonding of damascene-patterned metal/adhesive redistribution layers
KR100884238B1 (ko) * 2006-05-22 2009-02-17 삼성전자주식회사 앵커형 결합 구조를 갖는 반도체 패키지 및 그 제조 방법
US7344959B1 (en) * 2006-07-25 2008-03-18 International Business Machines Corporation Metal filled through via structure for providing vertical wafer-to-wafer interconnection
US7943482B2 (en) 2008-08-06 2011-05-17 International Business Machines Corporation Method for semiconductor device having radiation hardened insulators and design structure thereof
JP5885904B2 (ja) * 2009-08-07 2016-03-16 東京エレクトロン株式会社 半導体装置の製造方法
US8481405B2 (en) 2010-12-24 2013-07-09 Io Semiconductor, Inc. Trap rich layer with through-silicon-vias in semiconductor devices
US9553013B2 (en) * 2010-12-24 2017-01-24 Qualcomm Incorporated Semiconductor structure with TRL and handle wafer cavities
US20150371905A1 (en) * 2014-06-20 2015-12-24 Rf Micro Devices, Inc. Soi with gold-doped handle wafer
US9870928B2 (en) * 2014-10-31 2018-01-16 Veeco Precision Surface Processing Llc System and method for updating an arm scan profile through a graphical user interface

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1126733A (ja) * 1997-07-03 1999-01-29 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置，アクティブマトリクス基板、液晶表示装置および電子機器
JP2004282063A (ja) * 2003-02-28 2004-10-07 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2006245370A (ja) * 2005-03-04 2006-09-14 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2011049384A (ja) * 2009-08-27 2011-03-10 Fuji Electric Systems Co Ltd 半導体装置の製造方法
JP2013543276A (ja) * 2010-11-19 2013-11-28 ソイテック 無線周波数用途又は電力用途のための電子装置及びそのような装置を製造するためのプロセス

Also Published As

Publication number Publication date
IL261798B (en) 2021-10-31
US10354910B2 (en) 2019-07-16
TWI722191B (zh) 2021-03-21
JP6707669B2 (ja) 2020-06-10
CA3024327A1 (en) 2017-11-30
US20170345707A1 (en) 2017-11-30
SG11201808594XA (en) 2018-10-30
CN109314047A (zh) 2019-02-05
US20190259653A1 (en) 2019-08-22
TW201806004A (zh) 2018-02-16
EP3465742A1 (en) 2019-04-10
KR20190011277A (ko) 2019-02-01
WO2017205181A1 (en) 2017-11-30
EP3465742B1 (en) 2024-04-03
IL261798A (en) 2018-10-31
KR102274804B1 (ko) 2021-07-07
US10679888B2 (en) 2020-06-09

Similar Documents

Publication Publication Date Title
CN106601753B (zh) 半导体器件及其形成方法
US8722508B2 (en) Low harmonic RF switch in SOI
US9874690B2 (en) Integrated waveguide structure with perforated chip edge seal
US8933540B2 (en) Thermal via for 3D integrated circuits structures
US9245850B2 (en) Through silicon via wafer, contacts and design structures
KR102444153B1 (ko) 인터커넥트들 및 비아들에 의한 mems 구조물들의 통합
US20170330789A1 (en) Structure Having Isolated Deep Substrate Vias With Decreased Pitch And Increased Aspect Ratio And Related Method
TWI736018B (zh) 絕緣體上覆矽結構、半導體結構及其製造方法
US20160260674A1 (en) Removal of integrated circuit chips from a wafer
US8703577B1 (en) Method for fabrication deep trench isolation structure
KR20170041202A (ko) 고 주파수 층 트랜스퍼 디바이스들을 위한 emi 차폐
TWI690025B (zh) 絕緣體上半導體基底、其形成方法以及積體電路
CN109119470B (zh) 边界间隔物结构以及集成
TWI793655B (zh) 具有非均勻臨界尺寸的導電特徵及其製備方法
TWI529872B (zh) 射頻裝置封裝及其製造方法
TW202123383A (zh) 具有氣隙的半導體元件結構及其製備方法
JP6707669B2 (ja) ファウンドリに依存しないウェファ後処理方法
TWI645531B (zh) 用於減少矽穿孔（ｔｓｖ）電容變異性之具有改良基板接觸的矽穿孔
TWI419317B (zh) 感光結構之製造方法
WO2016089560A1 (en) Formation of electrical components on a semiconductor substrate by polishing to isolate the components
CN108064412A (zh) 具有多个蚀刻停止层的体块层转移晶片
CN103839869A (zh) 保护包含空气间隙的半导体中金属结构的方法
US9041210B2 (en) Through silicon via wafer and methods of manufacturing
CN103579087A (zh) 一种三维集成电路结构的制作方法和三维集成电路结构

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200421

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200520

R150 Certificate of patent or registration of utility model

Ref document number: 6707669

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250