KR102302911B1 - 전력 증폭 모듈 - Google Patents

전력 증폭 모듈 Download PDF

Info

Publication number
KR102302911B1
KR102302911B1 KR1020190095345A KR20190095345A KR102302911B1 KR 102302911 B1 KR102302911 B1 KR 102302911B1 KR 1020190095345 A KR1020190095345 A KR 1020190095345A KR 20190095345 A KR20190095345 A KR 20190095345A KR 102302911 B1 KR102302911 B1 KR 102302911B1
Authority
KR
South Korea
Prior art keywords
transformer
substrate
electrically connected
main surface
primary winding
Prior art date
Application number
KR1020190095345A
Other languages
English (en)
Other versions
KR20200018289A (ko
Inventor
시게키 코야
야스나리 우메모토
유이치 사이토
이사오 오부
타카유키 츠츠이
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20200018289A publication Critical patent/KR20200018289A/ko
Application granted granted Critical
Publication of KR102302911B1 publication Critical patent/KR102302911B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
    • H01F27/36—Electric or magnetic shields or screens
    • H01F27/363—Electric or magnetic shields or screens made of electrically conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/213—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/26—Push-pull amplifiers; Phase-splitters therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/008—Electric or magnetic shielding of printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/114—Indexing scheme relating to amplifiers the amplifier comprising means for electro-magnetic interference [EMI] protection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/273—Indexing scheme relating to amplifiers the DC-isolation amplifier, e.g. chopper amplifier, modulation/demodulation amplifier, uses inductive isolation means, e.g. transformers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/534—Transformer coupled at the input of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/537—A transformer being used as coupling element between two amplifying stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/541—Transformer coupled at the output of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21106—An input signal being distributed in parallel over the inputs of a plurality of power amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21142—Output signals of a plurality of power amplifiers are parallel combined to a common output

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Amplifiers (AREA)

Abstract

(과제) 안정성이 손실되는 것을 억제하는 것을 가능하게 한다.
(해결 수단) 제 1 기판과, 적어도 일부가 제 1 기판과 겹치는 영역에 배치된 제 2 기판을 포함한다. 제 2 기판은 제 1 증폭 회로 및 제 2 증폭 회로를 포함한다. 제 1 기판은 일단에 신호가 입력되고, 타단이 기준 전위에 전기적으로 접속된 1차 권선과, 일단이 제 1 증폭 회로의 입력 단자에 전기적으로 접속되고, 타단이 제 2 증폭 회로의 입력 단자에 전기적으로 접속된 2차 권선을 포함하는 제 1 트랜스와, 일단이 제 1 증폭 회로의 출력 단자에 전기적으로 접속되고, 타단이 제 2 증폭 회로의 출력 단자에 전기적으로 접속된 1차 권선과, 일단으로부터 신호를 출력하고, 타단이 기준 전위에 전기적으로 접속된 2차 권선을 포함하는 제 2 트랜스와, 제 1 트랜스와 제 2 트랜스 사이에 열을 이루어 나란히 형성되고, 각각이 제 1 주면 상의 배선층으로부터 기판의 제 2 주면 상의 배선층까지 이르는 복수의 제 1 도체를 포함한다.

Description

전력 증폭 모듈{POWER AMPLIFIER MODULE}
본 발명은 전력 증폭 모듈에 관한 것이다.
무선 통신 단말 장치에 탑재되는 전력 증폭기에서는 싱글 엔드 신호(부평형 신호)의 전력을 증폭해서 싱글 엔드 신호를 출력한다. 이러한 전력 증폭기의 구성의 일례로서 싱글 엔드 신호를 제 1 트랜스로 한 쌍의 차동 신호(평형 신호)로 변환하고, 차동 신호를 2개의 트랜지스터로 각각 증폭하고, 증폭 후의 차동 신호를 제 2 트랜스로 싱글 엔드 신호로 변환하는 구성이 있다. 이 구성에서는 트랜지스터의 차동 신호에 대한 이미터 인덕턴스가 제로가 되므로 전력 증폭기의 게인을 용이하게 높이는 것이 가능하다.
관련된 기술로서 하기 특허문헌 1에는 트랜스의 배치의 일례가 기재되어 있다. 특허문헌 1에는 드라이버 증폭기의 전단의 트랜스를 비반도체의 기판 내에 배치한 기술이 기재되어 있다.
일본특허공표 2011-530177호 공보
상기한 전력 증폭기의 구성에 있어서, 제 1 트랜스와 제 2 트랜스가 전자기적으로 결합함으로써 귀환 경로가 생성되어 버리면, 전력 증폭기의 안정성(K 팩터)이 손실되고, 또한 전력 증폭기가 발진에까지 도달해버릴 가능성이 있다.
본 발명은 상기를 감안하여 이루어진 것이며, 제 1 트랜스와 제 2 트랜스의 결합을 억제함으로써 전력 증폭기의 안정성(K 팩터)이 손실되는 것을 억제하는 것을 가능하게 하는 것을 목적으로 한다.
본 발명의 일측면의 전력 증폭 모듈은 제 1 주면과 제 2 주면을 구비하며 또한 복수의 배선층을 포함하는 제 1 기판과, 제 1 주면이 제 1 기판의 제 1 주면에 대향하고, 제 1 기판의 제 1 주면과 직교하는 방향으로부터 볼 때, 적어도 일부가 제 1 기판과 겹치는 영역에 배치된 제 2 기판을 포함한다. 제 2 기판은 각각이 전력 증폭을 행하는 제 1 증폭 회로 및 제 2 증폭 회로를 포함한다. 제 1 기판은 복수의 배선층 중 1개 또는 복수 개의 배선층에 형성된 제 1 트랜스이며, 일단에 신호가 입력되고, 타단이 기준 전위에 전기적으로 접속된 1차 권선과, 일단이 제 1 증폭 회로의 입력 단자에 전기적으로 접속되고, 타단이 제 2 증폭 회로의 입력 단자에 전기적으로 접속된 2차 권선을 포함하는 제 1 트랜스와, 제 1 주면과 직교하는 방향으로부터 볼 때 제 1 트랜스와 겹치지 않는 위치에서 복수의 배선층 중 1개 또는 복수 개의 배선층에 형성된 제 2 트랜스이며, 일단이 제 1 증폭 회로의 출력 단자에 전기적으로 접속되고, 타단이 제 2 증폭 회로의 출력 단자에 전기적으로 접속된 1차 권선과, 일단으로부터 신호를 출력하고, 타단이 기준 전위에 전기적으로 접속된 2차 권선을 포함하는 제 2 트랜스와, 제 1 주면과 직교하는 방향으로부터 볼 때 제 1 트랜스와 제 2 트랜스 사이에 열을 이루어 나란히 형성되고, 각각이 제 1 주면 상의 배선층으로부터 기판의 제 2 주면 상의 배선층까지 이르는 복수의 제 1 도체를 포함한다.
본 발명의 일측면의 전력 증폭 모듈은 제 1 주면과 제 2 주면을 구비하며 또한 복수의 배선층을 포함하는 제 1 기판과, 제 1 주면이 제 1 기판의 제 1 주면에 대향하고, 제 1 기판의 제 1 주면과 직교하는 방향으로부터 볼 때, 적어도 일부가 제 1 기판과 겹치는 영역에 배치된 제 2 기판을 포함한다. 제 2 기판은 각각이 전력 증폭을 행하는 제 1 증폭 회로 및 제 2 증폭 회로를 포함한다. 제 1 기판은 복수의 배선층 중 1개 또는 복수 개의 배선층에 형성된 제 1 트랜스이며, 일단에 신호가 입력되고, 타단이 제 1 기준 전위에 전기적으로 접속된 1차 권선과, 일단이 제 1 증폭 회로의 입력 단자에 전기적으로 접속되고, 타단이 제 2 증폭 회로의 입력 단자에 전기적으로 접속된 2차 권선을 포함하는 제 1 트랜스와, 제 1 주면과 직교하는 방향으로부터 볼 때 제 1 트랜스와 겹치지 않는 위치에서 복수의 배선층 중 1개 또는 복수 개의 배선층에 형성된 제 2 트랜스이며, 일단이 제 1 증폭 회로의 출력 단자에 전기적으로 접속되고, 타단이 제 2 증폭 회로의 출력 단자에 전기적으로 접속된 1차 권선과, 일단으로부터 신호를 출력하고, 타단이 제 2 기준 전위에 전기적으로 접속된 2차 권선을 포함하는 제 2 트랜스와, 제 1 트랜스와 제 2 트랜스 사이에 형성되어, 제 1 주면 상의 배선층으로부터 제 1 기판의 제 2 주면 상의 배선층까지 이르는 벽형상의 1개의 제 1 도체를 포함한다.
(발명의 효과)
본 발명에 의하면 안정성(K 팩터)이 손실되는 것을 억제하는 것이 가능해진다.
도 1은 제 1 실시형태의 전력 증폭 모듈의 외관을 나타내는 도면이다.
도 2는 제 1 실시형태의 전력 증폭 모듈의 회로도이다.
도 3은 제 1 실시형태의 전력 증폭 모듈의 증폭 회로의 회로도이다.
도 4는 제 1 실시형태의 전력 증폭 모듈을 주면과 직교하는 방향(Z축)으로부터 본 투시도이다.
도 5는 제 1 실시형태의 전력 증폭 모듈의 A-B로부터 본 단면 투시도이다.
도 6은 제 1 실시형태의 전력 증폭 모듈의 C-D로부터 본 단면 투시도이다.
도 7은 제 2 실시형태의 전력 증폭 모듈의 회로도이다.
도 8은 제 2 실시형태의 전력 증폭 모듈을 주면과 직교하는 방향(Z축)으로부터 본 투시도이다.
도 9는 제 2 실시형태의 전력 증폭 모듈을 주면과 직교하는 방향(Z축)으로부터 본 투시도이다.
도 10은 제 2 실시형태의 전력 증폭 모듈의 E-F로부터 본 단면 투시도이다.
도 11은 제 2 실시형태의 변형예의 전력 증폭 모듈의 E-F로부터 본 단면도이다.
이하에 본 발명의 전력 증폭 모듈의 실시형태를 도면에 의거하여 상세하게 설명한다. 또한, 이 실시형태에 의해 본 발명이 한정되는 것은 아니다. 각 실시형태는 예시이며, 다른 실시형태에서 나타낸 구성의 부분적인 치환 또는 조합이 가능한 것은 말할 필요도 없다. 제 2 실시형태 이후에서는 제 1 실시형태와 공통의 사항에 대한 기술을 생략하고, 상이한 점에 대해서만 설명한다. 특히, 동일 구성에 의한 동일 작용 효과에 대해서는 실시형태마다는 하나하나 언급하지 않는다.
(제 1 실시형태)
도 1은 제 1 실시형태의 전력 증폭 모듈의 외관을 나타내는 도면이다. 전력 증폭 모듈(1)은 제 1 기판(2)과, 제 2 기판(3)을 포함한다.
전력 증폭 모듈(1)은 휴대전화 장치로 예시되는 이동체 통신 장치에 있어서, 음성, 데이터 등의 각종 신호를 기지국과 송수신하기 위해서 이용 가능하다.
제 1 기판(2)은 비반도체의 기판이다. 제 1 기판(2)은 유리 에폭시 수지나 LTCC(Low Temperature Co-fired Ceramic) 등으로 구성되는 리지드 기판이나, 액정 폴리머나 폴리이미드 수지 등으로 구성되는 플렉시블 기판이 예시된다. 제 2 기판(3)은 반도체 기판이다. 제 2 기판(3)은 IC(Integrated Circuit)칩(다이)이 예시된다.
제 1 기판(2)의 제 1 주면(2a) 및 제 2 주면(2b)은 X-Y 평면에 병행하고 있다. 제 2 기판(3)의 제 1 주면(3a) 및 제 2 주면(3b)도 X-Y 평면에 병행하고 있다. 그리고 Z방향으로부터 볼 때 제 2 기판(3)은 제 1 기판(2)에 겹쳐서 배치되어 있다. 제 1 기판(2)은 제 2 기판(3)이 겹치는 영역 이상의 면적을 갖고 있다. 제 2 기판(3)의 제 1 주면(3a)은 제 1 기판(2)의 제 1 주면(2a)에 대향하고 있다.
또한, 도 1에서는 제 2 기판(3)의 전부가 제 1 기판(2)에 겹쳐져 있지만, 본 개시는 이것에 한정되지 않는다. 제 2 기판(3)의 적어도 일부가 제 1 기판(2)에 겹쳐져 있으면 좋다.
제 1 기판(2)은 복수의 배선층을 포함하는 다층 기판이다. 제 1 기판(2)은 제 1 주면(2a)으로부터 제 2 주면(2b)을 향해 제 1 배선층으로부터 제 N 배선층(N은 2 이상의 자연수)의 배선층을 갖는다. 각 배선층은 알루미늄(Al), 알루미늄을 포함하는 합금, 금(Au), 금을 포함하는 합금, 구리(Cu), 구리를 포함하는 합금이 예시된다. 각 배선층 사이에는 절연체가 설치되어 있다.
제 1 배선층은 제 1 주면(2a) 상에 형성되어 있다. 제 N 배선층은 제 2 주면(2b) 상에 형성되어 있다. 제 2 주면(2b)의 전체면에는 제 N 배선층인 평판형상(플레이트상)의 평면 전극이 형성되어 있다. 평면 전극은 기준 전위에 전기적으로 접속된다. 기준 전위는 접지 전위가 예시되지만, 본 개시는 이것에 한정되지 않는다.
도 2는 제 1 실시형태의 전력 증폭 모듈의 회로도이다. 전력 증폭 모듈(1)은 제 1 트랜스(4)와, 제 1 증폭 회로(5)와, 제 2 증폭 회로(6)와, 제 2 트랜스(7)를 포함한다.
제 1 트랜스(4) 및 제 2 트랜스(7)는 제 1 기판(2)에 형성되어 있다. 제 1 증폭 회로(5) 및 제 2 증폭 회로(6)는 제 2 기판(3)에 형성되어 있다.
제 1 트랜스(4)의 1차 권선(11)의 일단(11a)에는 싱글 엔드의 신호(S1)가 입력된다. 제 1 트랜스(4)의 1차 권선(11)의 타단(11b)은 제 1 기준 전위에 전기적으로 접속된다.
신호(S1)의 주파수는 수백 메가헤르츠(MHz)로부터 수십 기가헤르츠(GHz) 정도가 예시되지만, 본 개시는 이것에 한정되지 않는다. 예를 들면, GSM(등록상표)(global system for mobile communications)의 900MHz대에서는 870MHz~960MHz 정도가 예시된다. 또한, GSM(등록상표)의 1.9GHz대에서는 1850MHz~1990MHz 정도가 예시된다.
제 1 트랜스(4)의 2차 권선(12)의 일단(12a)은 제 1 증폭 회로(5)의 입력 단자에 전기적으로 접속되어 있다. 제 1 트랜스(4)의 2차 권선(12)의 타단(12b)은 제 2 증폭 회로(6)의 입력 단자에 전기적으로 접속되어 있다. 제 1 트랜스(4)의 2차 권선(12)의 중간 탭(12c)은 기준 전위에 전기적으로 접속된다.
즉, 제 1 트랜스(4)는 싱글 엔드의 신호(S1)를 한 쌍의 차동 신호인 신호(S2) 및 신호(S3)로 변환하여 제 1 증폭 회로(5) 및 제 2 증폭 회로(6)에 출력한다.
제 1 증폭 회로(5)는 신호(S2)를 전력 증폭하여 신호(S4)를 출력한다. 제 2 증폭 회로(6)는 신호(S3)를 전력 증폭하여 신호(S5)를 출력한다.
제 2 트랜스(7)의 1차 권선(14)의 일단(14a)은 제 1 증폭 회로(5)의 출력 단자에 전기적으로 접속되어 있다. 제 2 트랜스(7)의 1차 권선(14)의 타단(14b)은 제 2 증폭 회로(6)의 출력 단자에 전기적으로 접속되어 있다. 제 2 트랜스(7)의 1차 권선(14)의 중간 탭(14c)은 기준 전위에 전기적으로 접속된다.
제 2 트랜스(7)의 2차 권선(15)의 일단(15a)으로부터는 싱글 엔드의 신호(S6)가 출력된다. 제 2 트랜스(7)의 2차 권선(15)의 타단(15b)은 제 2 기준 전위에 전기적으로 접속된다.
즉, 제 2 트랜스(7)는 한 쌍의 차동 신호인 신호(S4) 및 신호(S5)를 싱글 엔드의 신호(S6)로 변환하여 출력한다.
또한, 전력 증폭 모듈(1)은 다단 증폭 회로에 적용되어도 좋다. 즉, 제 1 트랜스(4)의 전단에 다른 증폭 회로가 설치되며, 상기 증폭 회로가 신호(S1)를 제 1 트랜스(4)의 1차 권선(11)의 일단(11a)에 출력해도 좋다. 또는 제 2 트랜스(7)의 후단에 다른 증폭 회로가 설치되며, 상기 증폭 회로가 신호(S6)를 증폭해도 좋다.
도 3은 제 1 실시형태의 전력 증폭 모듈의 증폭 회로의 회로도이다. 제 1 증폭 회로(5)는 트랜지스터(21)를 포함한다. 트랜지스터(21)는 제 2 기판(3)에 형성되어 있다.
트랜지스터(21)는 헤테로 접합 바이폴라 트랜지스터(Heterojunction Bipolar Transistor: HBT)가 예시되지만, 이것에 한정되지 않는다. 트랜지스터(21)는, 예를 들면, 전계 효과 트랜지스터(Field Effect Transistor: FET)이어도 좋다.
트랜지스터(21)는 복수의 단위 트랜지스터(핑거라고도 함)를 전기적으로 병렬 접속한 멀티 핑거 트랜지스터이어도 좋다. 또한, 단위 트랜지스터란 트랜지스터가 구성되는 최소한의 구성을 말한다.
트랜지스터(21)의 베이스(21b)에는 신호(S2)가 입력된다. 베이스(21b)가 트랜지스터(21)의 입력 단자이다.
트랜지스터(21)의 이미터(21e)는 범프(도시되지 않음)와 비아(22)를 통해 기준 전위에 접속된다. 즉, 트랜지스터(21)의 회로 구성은 이미터 접지 회로이다. 비아(22)는 제 1 기판(2)에 형성되어 있다. 이미터(21e)가 트랜지스터(21)의 공통 단자이다.
비아(22)는 도체이며, 알루미늄, 알루미늄을 포함하는 합금, 금, 금을 포함하는 합금, 구리, 구리를 포함하는 합금, 텅스텐(W), 텅스텐을 포함하는 합금, 티탄(Ti), 티탄을 포함하는 합금이 예시된다.
트랜지스터(21)의 컬렉터(21c)는 초크 인덕터(23)를 통해 전원 전위(Vcc)에 접속되어 있다. 트랜지스터(21)의 컬렉터(21c)에는 초크 인덕터(23)를 통해 전원 전위(Vcc)로부터 컬렉터 전류가 흐른다. 초크 인덕터(23)는 교류 전력을 통하게 하지 않는 기능을 담당하고 있다.
초크 인덕터(23)는 신호(S2)의 주파수대역에 대하여 충분히 높은 임피던스를 갖는 것으로 한다. 즉, 초크 인덕터(23)의 임피던스는 신호(S2)의 주파수대역을 고려하는 것에 있어서 무시할 수 있는 것으로 한다. 또한, 초크 인덕터(23)는 신호(S2)의 전원 회로로의 결합을 억제한다.
트랜지스터(21)는 증폭 후의 신호(S4)를 컬렉터(21c)로부터 출력한다. 컬렉터(21c)가 트랜지스터(21)의 출력 단자이다.
제 2 증폭 회로(6)의 회로 구성은 제 1 증폭 회로(5)의 회로 구성과 마찬가지이므로 도시 및 설명을 생략한다.
도 4는 제 1 실시형태의 전력 증폭 모듈을 주면과 직교하는 방향으로부터 본 투시도이다. 즉, 도 4는 전력 증폭 모듈(1)을 Z방향으로부터 본 투시도이다.
제 1 기판(2)에는 제 1 트랜스(4)와, 제 2 트랜스(7)가 형성되어 있다. 제 2 트랜스(7)는 제 1 트랜스(4)의 X방향측에 형성되어 있다. 제 1 트랜스(4)와, 제 2 트랜스(7) 사이에는 복수 개의 비아(22a, 22b, 22c, 22d, 32a, 32b, 32c 및 32d)가 형성되어 있다. 복수 개의 비아(22a, 22b, 22c, 22d, 32a, 32b, 32c 및 32d)는 Y방향을 따라 일렬로 형성되어 있다.
복수 개의 비아(22a, 22b, 22c, 22d, 32a, 32b, 32c 및 32d)의 각각은 제 1 기판(2)의 제 1 주면(2a) 상의 제 1 배선층으로부터 제 2 주면(2b) 상의 제 N 배선층까지 이르는 관통 비아이다. 복수 개의 비아(22a, 22b, 22c, 22d, 32a, 32b, 32c 및 32d)의 각각은 제 1 기판(2)의 제 2 주면(2b) 상에 형성된 평면 전극을 통해 기준 전위에 전기적으로 접속된다.
복수 개의 비아(22a, 22b, 22c, 22d, 32a, 32b, 32c 및 32d)의 각각은 도체이며, 알루미늄, 알루미늄을 포함하는 합금, 금, 금을 포함하는 합금, 구리, 구리를 포함하는 합금, 텅스텐, 텅스텐을 포함하는 합금, 티탄, 티탄을 포함하는 합금이 예시된다.
복수 개의 비아(22a, 22b, 22c, 22d, 32a, 32b, 32c 및 32d)가 본 개시의 1개 또는 복수 개의 제 1 도체에 상당한다.
제 1 트랜스(4)의 1차 권선(11) 및 2차 권선(12)은 제 1 배선층으로부터 제 (N-1) 배선층 중 어느 하나의 배선층에 형성되어 있다.
전력 증폭 모듈(1)에서는 1차 권선(11) 및 2차 권선(12)은 같은 배선층에 형성되어 있는 것으로 하지만, 본 개시는 이것에 한정되지 않는다. 1차 권선(11)과 2차 권선(12)은 다른 배선층에 형성되어도 좋다. 그 경우에는 1차 권선(11)과 2차 권선(12)은 Z방향으로부터 볼 때 겹치도록 형성되어도 좋다. 또한, 1차 권선(11) 또는 2차 권선(12)(또는 양쪽)이 각각 복수층에 걸쳐 적층된 구조도 가능하다.
제 1 트랜스(4)의 1차 권선(11)의 일단(11a) 및 타단(11b)은 제 1 트랜스(4)의 대략 중앙부에 Y방향을 따라 나란히 형성되어 있다. 일단(11a)은 타단(11b)의 Y방향의 플러스측에 형성되어 있다. 1차 권선(11)은 일단(11a)으로부터 X방향을 향해 연장되고, 제 1 트랜스(4)의 외주를 따라 반시계 방향으로 연장되고, X방향과 반대 방향을 향해서 연장되어 타단(11b)에 이른다. 타단(11b)은 비아를 통해 제 2 주면(2b) 상에 형성된 평면 전극에 전기적으로 접속되어 있다. 이것에 의해 타단(11b)은 제 1 기준 전위에 전기적으로 접속된다.
제 1 트랜스(4)의 2차 권선(12)의 일단(12a) 및 타단(12b)은 제 1 트랜스(4)의 X방향측의 변(도 4 중의 우변)을 따라 형성되어 있다. 일단(12a)은 타단(12b)의 Y방향측에 형성되어 있다. 2차 권선(12)은 1차 권선(11)의 내측을 따라 일단(12a)으로부터 반시계 방향으로 연장되어 타단(12b)에 이른다.
제 1 트랜스(4)의 2차 권선(12)의 중간 탭(12c)은 제 1 트랜스(4)의 X방향과 역방향측의 변(도 4 중의 좌변)측에 형성되어 있다. 중간 탭(12c)은 비아를 통해 제 2 주면(2b) 상에 형성된 평면 전극에 전기적으로 접속되어 있다. 이것에 의해 중간 탭(12c)은 기준 전위에 전기적으로 접속된다.
제 2 트랜스(7)의 1차 권선(14) 및 2차 권선(15)은 제 1 배선층으로부터 제 (N-1) 배선층 중 어느 하나의 배선층에 형성되어 있다.
전력 증폭 모듈(1)에서는 1차 권선(14) 및 2차 권선(15)은 같은 배선층에 형성되어 있는 것으로 하지만, 본 개시는 이것에 한정되지 않는다. 1차 권선(14)과 2차 권선(15)은 다른 배선층에 형성되어도 좋다. 그 경우에는 1차 권선(14)과 2차 권선(15)은 Z방향으로부터 볼 때 겹치도록 형성되어도 좋다. 또한, 1차 권선(14) 또는 2차 권선(15)(또는 양쪽)이 각각 복수 층에 걸쳐 적층된 구조도 가능하다.
제 2 트랜스(7)의 1차 권선(14)의 일단(14a) 및 타단(14b)은 제 2 트랜스(7)의 X방향과 역방향측의 변(도 4 중의 좌변)을 따라 형성되어 있다. 일단(14a)은 타단(14b)의 Y방향측에 형성되어 있다. 1차 권선(14)은 일단(14a)으로부터 X방향을 향해 연장되고, 제 2 트랜스(7)의 외주를 따라 시계 방향으로 연장되고, X방향과 역방향을 향해 연장되어 타단(14b)에 이른다.
제 2 트랜스(7)의 1차 권선(14)의 중간 탭(14c)은 제 2 트랜스(7)의 X방향측의 변(도 4 중의 우변)측에 형성되어 있다. 중간 탭(14c)은 비아를 통해 제 2 주면(2b) 상에 형성된 평면 전극에 전기적으로 접속되어 있다. 이것에 의해 중간 탭(14c)은 기준 전위에 전기적으로 접속된다.
제 2 트랜스(7)의 2차 권선(15)의 일단(15a) 및 타단(15b)은 제 2 트랜스(7)의 대략 중앙부에 Y방향을 따라 형성되어 있다. 일단(15a)은 타단(15b)의 Y방향측에 형성되어 있다. 2차 권선(15)은 일단(15a)으로부터 X방향측으로 연장되고, 1차 권선(14)의 내측을 따라 반시계 방향으로 연장되어 X방향과 역방향측으로 연정되어 타단(15b)에 이른다.
제 2 기판(3)은 Z방향으로부터 볼 때 제 1 트랜스(4)와, 복수 개의 비아(22a, 22b, 22c, 22d, 32a, 32b, 32c 및 32d)와, 제 2 트랜스(7)의 1차 권선(14)의 일단(14a) 및 타단(14b)에 겹친다.
제 1 증폭 회로(5)의 트랜지스터(21)는 Z방향으로부터 볼 때 제 1 트랜스(4)의 2차 권선(12)의 일단(12a)과, 복수 개의 비아(22a, 22b, 22c 및 22d)와, 제 2 트랜스(7)의 1차 권선(14)의 일단(14a)에 겹친다.
트랜지스터(21)의 베이스는 후술하는 범프를 통해 제 1 트랜스(4)의 2차 권선(12)의 일단(12a)에 전기적으로 접속되어 있다.
트랜지스터(21)의 이미터는 후술하는 범프를 통해 복수 개의 비아(22a, 22b, 22c 및 22d)에 전기적으로 접속되어 있다.
또한, 트랜지스터(21)의 이미터는 복수 개의 비아(22a, 22b, 22c 및 22d)에 전기적으로 접속되어 있는 것으로 했지만, 본 개시는 이것에 한정되지 않는다. 트랜지스터(21)의 이미터는 복수 개의 비아(22a, 22b, 22c 및 22d) 중 적어도 1개에 전기적으로 접속되어 있으면 좋다.
트랜지스터(21)의 컬렉터는 후술하는 범프를 통해 제 2 트랜스(7)의 1차 권선(14)의 일단(14a)에 전기적으로 접속되어 있다.
제 2 증폭 회로(6)의 트랜지스터(31)는 제 1 트랜스(4)의 2차 권선(12)의 타단(12b)과, 복수 개의 비아(32a, 32b, 32c 및 32d)와, 제 2 트랜스(7)의 1차 권선(14)의 타단(14b)에 겹친다.
트랜지스터(31)의 베이스는 범프를 통해 제 1 트랜스(4)의 2차 권선(12)의 타단(12b)에 전기적으로 접속되어 있다.
트랜지스터(31)의 이미터는 후술하는 범프를 통해 복수 개의 비아(32a, 32b, 32c 및 32d)에 전기적으로 접속되어 있다.
트랜지스터(31)의 컬렉터는 범프를 통해 제 2 트랜스(7)의 1차 권선(14)의 타단(14b)에 전기적으로 접속되어 있다.
도 5는 제 1 실시형태의 전력 증폭 모듈의 단면도이다. 상세하게는 도 5는 전력 증폭 모듈(1)의 도 4 중의 A-B선에서의 단면도이다.
제 1 기판(2)에는 제 1 배선층(L1), 제 2 배선층(L2), ···, 제 (N-1) 배선층(LN-1), 및 제 N 배선층(LN)의 배선이 형성되어 있다. 제 1 기판(2)의 제 2 주면(2b)의 전체면에는 제 N 배선층인 평면 전극(61)이 형성되어 있다. 평면 전극(61)은 기준 전위에 전기적으로 접속된다.
복수 개의 비아(22a, 22b, 22c, 22d, 32a, 32b, 32c 및 32d)의 각각은 제 1 기판(2)의 제 1 주면(2a)으로부터 제 2 주면(2b)까지 관통하고 있는 관통 비아이다. 복수 개의 비아(22a, 22b, 22c, 22d, 32a, 32b, 32c 및 32d)의 각각은 제 1 기판(2)의 제 2 주면(2b) 상에 형성된 평면 전극(61)을 통해 기준 전위에 전기적으로 접속된다.
트랜지스터(21)의 이미터는 범프(41)를 통해 복수 개의 비아(22a, 22b, 22c, 및, 22d)에 전기적으로 접속되어 있다. 따라서 트랜지스터(21)의 이미터는 기준 전위에 전기적으로 접속된다.
트랜지스터(31)의 이미터는 범프(51)를 통해 복수 개의 비아(32a, 32b, 32c, 및, 32d)에 전기적으로 접속되어 있다. 따라서 트랜지스터(31)의 이미터는 기준 전위에 전기적으로 접속된다.
또한, 전력 증폭 모듈(1)에서는 4개의 비아(22a, 22b, 22c, 및, 22d)가 제 1 기판(2)에 형성되고, 트랜지스터(21)의 이미터에 전기적으로 접속되어 있는 것으로 했지만, 본 개시는 이것에 한정되지 않는다. 비아의 수는 4개에 한정되지 않는다. 또한, 비아는 1개의 벽형상이어도 좋다.
마찬가지로 전력 증폭 모듈(1)에서는 4개의 비아(32a, 32b, 32c, 및, 32d)가 제 1 기판(2)에 형성되고, 트랜지스터(31)의 이미터에 전기적으로 접속되어 있는 것으로 했지만, 본 개시는 이것에 한정되지 않는다. 비아의 수는 4개에 한정되지 않는다. 또한, 비아는 1개의 벽형상이어도 좋다.
또한, 일례로서 Y방향으로 연장되는 1개의 벽형상의 비아가 제 1 기판(2)에 형성되고, 트랜지스터(21)의 이미터 및 트랜지스터(31)의 이미터에 전기적으로 접속되어 있는 것으로 해도 좋다.
도 6은 제 1 실시형태의 전력 증폭 모듈의 단면도이다. 상세하게는 도 6은 전력 증폭 모듈(1)의 도 4 중의 C-D선에서의 단면도이다.
제 1 트랜스(4)의 1차 권선(11) 및 2차 권선(12)은 제 1 배선층(L1)에 형성되어 있다.
또한, 전력 증폭 모듈(1)에서는 제 1 트랜스(4)의 1차 권선(11) 및 2차 권선(12)이 제 1 배선층(L1)에 형성되어 있는 것으로 했지만, 본 개시는 이것에 한정되지 않는다. 1차 권선(11) 및 2차 권선(12)은 제 1 배선층(L1)으로부터 제 (N-1) 배선층(LN-1) 중 어느 하나의 배선층에 형성되면 좋다. 1차 권선(11)과 2차 권선(12)은 같은 배선층에 형성되어도 좋고, 다른 배선층에 형성되어도 좋다. 1차 권선(11)과 2차 권선(12)이 다른 배선층에 형성될 경우에는 1차 권선(11)과 2차 권선(12)은 Z방향으로부터 볼 때 겹치도록 형성되어도 좋다.
또한, 제 1 트랜스(4)에서 발생하는 자속의 영향을 억제하는 것을 고려하면, 1차 권선(11) 및 2차 권선(12)은 제 1 기판(2)의 두께 방향의 중앙 부근에 형성되면 적합하다. 예를 들면, N이 짝수라고 하면 1차 권선(11) 및 2차 권선(12)은 제 (N/2) 배선층 또는 제 ((N/2)+1) 배선층에 형성되면 적합하다. 또한, N이 홀수라고 하면 1차 권선(11) 및 2차 권선(12)은 제 ((N+1)/2) 배선층에 형성되면 적합하다.
예를 들면, N=6이라고 하면 1차 권선(11) 및 2차 권선(12)은 제 3 배선층 또는 제 4 배선층에 형성되면 적합하다. 또한, 예를 들면 N=5라고 하면 1차 권선(11) 및 2차 권선(12)은 제 3 배선층에 형성되면 적합하다. 또한, 예를 들면 N=7이라고 하면 1차 권선(11) 및 2차 권선(12)은 제 4 배선층에 형성되면 적합하다.
제 2 트랜스(7)의 1차 권선(14) 및 2차 권선(15)은 제 1 배선층(L1)에 형성되어 있다.
또한, 전력 증폭 모듈(1)에서는 제 2 트랜스(7)의 1차 권선(14) 및 2차 권선(15)이 제 1 배선층(L1)에 형성되어 있는 것으로 했지만, 본 개시는 이것에 한정되지 않는다. 1차 권선(14) 및 2차 권선(15)은 제 1 배선층(L1)으로부터 제 (N-1) 배선층(LN-1) 중 어느 하나의 배선층에 형성되면 좋다. 1차 권선(14)과 2차 권선(15)은 같은 배선층에 형성되어도 좋고, 다른 배선층에 형성되어도 좋다. 1차 권선(14)과 2차 권선(15)이 다른 배선층에 형성될 경우에는 1차 권선(14)과 2차 권선(15)은 Z방향으로부터 볼 때 겹치도록 형성되어도 좋다.
또한, 제 2 트랜스(7)에서 발생하는 자속의 영향을 억제하는 것을 고려하면 1차 권선(14) 및 2차 권선(15)은 제 1 기판(2)의 두께 방향의 중앙 부근에 형성되면 적합하다. 예를 들면, N이 짝수이면 1차 권선(14) 및 2차 권선(15)은 제 (N/2) 배선층 또는 제 ((N/2)+1) 배선층에 형성되면 적합하다. 또한, N이 홀수이면 1차 권선(14) 및 2차 권선(15)은 제 ((N+1)/2) 배선층에 형성되면 적합하다.
트랜지스터(21)의 베이스는 범프(42)를 통해 제 1 트랜스(4)의 2차 권선(12)의 일단(12a)에 전기적으로 접속되어 있다.
트랜지스터(21)의 이미터는 범프(41)를 통해 비아(22c)에 전기적으로 접속되어 있다.
트랜지스터(21)의 컬렉터는 범프(43)를 통해 제 2 트랜스(7)의 1차 권선(14)의 일단(14a)에 전기적으로 접속되어 있다.
이상 설명한 것과 같이 제 1 트랜스(4)는 제 2 트랜스(7)와 같은 제 1 기판(2)에 형성되어 있다. 이것에 의해 전력 증폭 모듈(1)은 제 1 트랜스(4)가 제 2 기판(3)에 형성되었을 경우와 비교해서 제 2 기판(3)의 면적을 축소할 수 있다. 따라서 전력 증폭 모듈(1)은 비용 저감을 실현할 수 있다.
또한, 복수 개의 비아(22a, 22b, 22c, 22d, 32a, 32b, 32c 및 32d)가 제 1 트랜스(4)와 제 2 트랜스(7) 사이에 형성되어 있다. 복수 개의 비아(22a, 22b, 22c, 22d, 32a, 32b, 32c 및 32d)는 제 1 트랜스(4)와 제 2 트랜스(7) 사이의 전자기적인 결합을 억제할 수 있다. 이것에 의해 전력 증폭 모듈(1)은 제 1 트랜스(4)와 제 2 트랜스(7) 사이의 아이솔레이션을 확보할 수 있다. 즉, 전력 증폭 모듈(1)은 제 1 트랜스(4)와 제 2 트랜스(7) 사이의 귀환 경로의 형성을 억제할 수 있다. 따라서 전력 증폭 모듈(1)은 안정성(K 팩터)이 손실되는 것을 억제할 수 있다.
또한, 복수 개의 비아(22a, 22b, 22c, 22d, 32a, 32b, 32c 및 32d)는 제 1 트랜스(4)와 제 2 트랜스(7) 사이의 전자기적인 결합을 억제하는 것을 고려하면 다음과 같은 것이 바람직하다. 비아(22a)의 Y방향측의 단부로부터 비아(32d)의 Y방향과 역방향측의 단부까지의 Y방향의 길이는 제 1 트랜스(4) 또는 제 2 트랜스(7)의 Y방향의 길이와 같거나 또는 보다 길면 바람직하다. 또는 제 1 트랜스(4)와 제 2 트랜스(7) 사이의 전자기적인 결합을 충분히 억제할 수 있을 경우에는 비아(22a)의 Y방향측의 단부로부터 비아(32d)의 Y방향과 역방향측의 단부까지의 Y방향의 길이는 제 1 트랜스(4) 또는 제 2 트랜스(7)의 Y방향의 길이보다 짧아도 좋다.
제 1 트랜스(4)의 1차 권선(11)의 타단(11b)에 접속하는 제 1 기준 전위와 제 2 트랜스(7)의 2차 권선(15)의 타단(15b)에 접속하는 제 2 기준 전위는 분리되어 있어도 좋고, 공통의 기준 전위이어도 좋다. 분리되어 있을 경우에는 기준 전위로부터 돌아 들어가는 노이즈원이나 고주파 신호가 되돌아오는 것을 억제하는 것이 가능해진다. 공통의 기준 전위일 경우 이상적인 기준 전위로서 취급할 수 있다.
(제 2 실시형태)
제 2 실시형태에 있어서, 제 1 실시형태와 마찬가지의 구성에 대해서는 도시 및 설명을 적당히 생략한다.
도 7은 제 2 실시형태의 전력 증폭 모듈의 회로도이다. 전력 증폭 모듈(1A)은 제 1 트랜스(4)와, 제 1 증폭 회로(5)와, 제 2 증폭 회로(6)와, 제 2 트랜스(7)에 추가하여 제 3 증폭 회로(8)를 더 포함한다.
제 3 증폭 회로(8)는 제 2 기판(3)에 형성되어 있다.
제 3 증폭 회로(8)의 입력 단자에는 싱글 엔드의 신호(S0)가 입력된다. 제 3 증폭 회로(8)는 신호(S0)를 증폭하고, 증폭 후의 신호(S1)를 제 1 트랜스(4)의 1차 권선(11)의 일단(11a)에 출력한다.
제 3 증폭 회로(8)의 회로 구성은 제 1 증폭 회로(5)의 회로 구성(도 3 참조)과 마찬가지이므로 도시 및 설명을 생략한다.
제 3 증폭 회로(8)는 드라이버단 증폭 회로라고 칭해도 좋다. 제 1 증폭 회로(5) 및 제 2 증폭 회로(6)는 출력단 증폭 회로라고 칭해도 좋다.
도 8은 제 2 실시형태의 전력 증폭 모듈을 주면과 직교하는 방향으로부터 본 도면이다. 즉, 도 8은 전력 증폭 모듈(1A)을 Z방향으로부터 본 도면이다.
제 3 증폭 회로(8) 내의 트랜지스터(81)의 컬렉터(출력 단자)는 범프를 통해 제 1 트랜스(4)의 1차 권선(11)의 일단(11a)에 전기적으로 접속되어 있다.
제 1 트랜스(4)의 1차 권선(11) 및 2차 권선(12)은 제 2 배선층으로부터 제 (N-1) 배선층 중 어느 하나의 배선층에 형성되어 있다.
제 1 기판(2)의 제 1 주면(2a) 상의 제 1 배선층이며, 또한 Z방향으로부터 볼 때 제 1 트랜스(4)와 겹치는 영역에 실드재(91)가 형성되어 있다. 실드재(91)는 도체이며, 알루미늄, 알루미늄을 포함하는 합금, 금, 금을 포함하는 합금, 구리, 구리를 포함하는 합금이 예시된다. 실드재(91)는 제 1 트랜스(4)로부터 제 2 기판(3)을 향하는 자속을 방해한다.
전력 증폭 모듈(1A)에서는 실드재(91)의 전부가 제 1 트랜스(4)와 겹쳐져 있지만 본 개시는 이것에 한정되지 않는다. 실드재(91)의 적어도 일부가 제 1 트랜스(4)와 겹쳐져 있으면 좋다.
실드재(91)가 본 개시의 제 2 도체에 상당한다.
제 3 증폭 회로(8) 내의 트랜지스터(81)는 Z방향으로부터 볼 때 제 1 트랜스(4)와 겹치는 영역에 형성되어 있다.
전력 증폭 모듈(1A)에서는 제 3 증폭 회로(8) 내의 트랜지스터(81)의 전부가 제 1 트랜스(4)와 겹쳐져 있지만, 본 개시는 이것에 한정되지 않는다. 제 3 증폭 회로(8) 내의 트랜지스터(81)의 적어도 일부가 제 1 트랜스(4)와 겹쳐져 있으면 좋다.
또한, 제 3 증폭 회로(8) 내의 트랜지스터(81)는 Z방향으로부터 볼 때 실드재(91)와 겹치는 영역에 형성되어 있다.
전력 증폭 모듈(1A)에서는 제 3 증폭 회로(8) 내의 트랜지스터(81)의 전부가 실드재(91)와 겹쳐져 있지만, 본 개시는 이것에 한정되지 않는다. 제 3 증폭 회로(8) 내의 트랜지스터(81)의 적어도 일부가 실드재(91)와 겹쳐져 있으면 좋다. 예를 들면, 도 9에 나타내는 바와 같이 실드재(91)의 좌변이 트랜지스터(81)의 좌변보다 우측(X방향측)이어도 좋다.
전력 증폭 모듈(1A)의 도 8 중의 A-B선에서의 단면도는 도 5와 마찬가지이므로 도시 및 설명을 생략한다.
도 10은 제 2 실시형태의 전력 증폭 모듈의 단면도이다. 상세하게는 도 10은 전력 증폭 모듈(1A)의 도 8 중의 E-F선에서의 단면도이다.
제 1 트랜스(4)의 1차 권선(11) 및 2차 권선(12)은 제 2 배선층(L2)에 형성되어 있다.
또한, 전력 증폭 모듈(1)에서는 제 1 트랜스(4)의 1차 권선(11) 및 2차 권선(12)이 제 2 배선층(L2)에 형성되어 있는 것으로 했지만, 본 개시는 이것에 한정되지 않는다. 1차 권선(11) 및 2차 권선(12)은 제 2 배선층(L2)으로부터 제 (N-1) 배선층(LN-1) 중 어느 하나의 배선층에 형성되면 좋다. 1차 권선(11)과 2차 권선(12)은 같은 배선층에 형성되어도 좋고, 다른 배선층에 형성되어도 좋다. 1차 권선(11)과 2차 권선(12)이 다른 배선층에 형성될 경우에는 1차 권선(11)과 2차 권선(12)은 Z방향으로부터 볼 때 겹치도록 형성되어도 좋다.
또한, 1차 권선(11) 및 2차 권선(12)은 제 3 배선층으로부터 제 (N-1) 배선층(LN-1) 중 어느 하나의 배선층에 형성되어도 좋다. 그 경우, 실드재(91)는 제 2 배선층(L2)에 형성되어도 좋다. 즉, 실드재(91)는 1차 권선(11) 및 2차 권선(12)보다 제 2 기판(3)에 가까운 배선층에 형성되어 있으면 좋다.
이상 설명한 바와 같이, 실드재(91)는 Z방향으로부터 볼 때 제 1 트랜스(4)와 겹침과 아울러, 제 3 증폭 회로(8) 내의 트랜지스터(81)와 겹친다. 이것에 의해 실드재(91)는 제 1 트랜스(4)로부터 제 3 증폭 회로(8) 내의 트랜지스터(81)를 향하는 자속을 방해한다. 따라서 실드재(91)는 제 1 트랜스(4)와 트랜지스터(81) 사이의 전자기적인 결합을 억제할 수 있다. 이것에 의해 전력 증폭 모듈(1A)은 제 1 트랜스(4)와 트랜지스터(81) 사이의 아이솔레이션을 확보할 수 있다. 즉, 전력 증폭 모듈(1A)은 제 1 트랜스(4)와 트랜지스터(81) 사이의 귀환 경로의 형성을 억제할 수 있다. 따라서 전력 증폭 모듈(1A)은 안정성(K 팩터)이 손실되는 것을 억제할 수 있다.
또한, 실드재(91)는 제 1 트랜스(4)와 제 3 증폭 회로(8) 내의 트랜지스터(81) 사이의 전자기적인 결합을 억제하는 것을 고려하면 다음과 같아도 좋다. 실드재(91)는 제 1 트랜스(4) 또는 트랜지스터(81)의 전부에 겹쳐져 있어도 좋다. 또는 제 1 트랜스(4)와 트랜지스터(81) 사이의 전자기적인 결합을 충분히 억제할 수 있을 경우에는 실드재(91)는 제 1 트랜스(4) 또는 트랜지스터(81)의 일부에 겹쳐져 있어도 좋다.
(제 2 실시형태의 변형예)
제 2 실시형태의 변형예에 있어서, 제 2 실시형태와 마찬가지의 구성에 대해서는 도시 및 설명을 적당히 생략한다.
도 11은 제 2 실시형태의 변형예의 전력 증폭 모듈의 단면도이다. 상세하게는 도 11은 전력 증폭 모듈(1B)의 도 8 중의 E-F선에서의 단면도이다.
제 1 트랜스(4)의 1차 권선(11) 및 2차 권선(12)은 제 1 배선층(L1)에 형성되어 있다.
제 2 기판(3)의 제 1 주면(3a) 상이며, 또한 Z방향으로부터 볼 때 제 3 증폭 회로(8) 내의 트랜지스터(81)와 겹치는 영역에 실드재(91)가 형성되어 있다.
제 3 증폭 회로(8) 내의 트랜지스터(81)의 전부가 실드재(91)와 겹쳐도 좋다. 또한, 제 3 증폭 회로(8) 내의 트랜지스터(81)의 적어도 일부가 실드재(91)와 겹쳐도 좋다.
또한, 전력 증폭 모듈(1)에서는 제 1 트랜스(4)의 1차 권선(11) 및 2차 권선(12)이 제 1 배선층(L1)에 형성되어 있는 것으로 했지만, 본 개시는 이것에 한정되지 않는다. 1차 권선(11) 및 2차 권선(12)은 제 1 배선층(L1)으로부터 제 (N-1) 배선층(LN-1) 중 어느 하나의 배선층에 형성되면 좋다. 1차 권선(11)과 2차 권선(12)은 같은 배선층에 형성되어도 좋고, 다른 배선층에 형성되어도 좋다. 1차 권선(11)과 2차 권선(12)이 다른 배선층에 형성될 경우에는 1차 권선(11)과 2차 권선(12)은 Z방향으로부터 볼 때 겹치도록 형성되어도 좋다.
이상 설명한 바와 같이, 실드재(91)는 Z방향으로부터 볼 때 제 1 트랜스(4)와 겹침과 아울러, 제 3 증폭 회로(8) 내의 트랜지스터(81)와 겹친다. 이것에 의해 실드재(91)는 제 1 트랜스(4)로부터 제 3 증폭 회로(8) 내의 트랜지스터(81)를 향하는 자속을 방해한다. 따라서 실드재(91)는 제 1 트랜스(4)와 트랜지스터(81) 사이의 전자기적인 결합을 억제할 수 있다. 이것에 의해 전력 증폭 모듈(1B)은 제 1 트랜스(4)와 트랜지스터(81) 사이의 아이솔레이션을 확보할 수 있다. 즉, 전력 증폭 모듈(1B)은 제 1 트랜스(4)와 트랜지스터(81) 사이의 귀환 경로의 형성을 억제할 수 있다. 따라서 전력 증폭 모듈(1B)은 안정성이 손실되는 것을 억제할 수 있다.
또한, 실드재(91)는 제 1 트랜스(4)와 제 3 증폭 회로(8) 내의 트랜지스터(81) 사이의 전자기적인 결합을 억제하는 것을 고려하면 다음과 같아도 좋다. 실드재(91)는 트랜지스터(81)의 전부에 겹쳐져 있어도 좋다. 또는 제 1 트랜스(4)와 트랜지스터(81) 사이의 전자기적인 결합을 충분히 억제할 수 있을 경우에는 실드재(91)는 트랜지스터(81)의 일부에 겹쳐져 있어도 좋다.
또한, 상기한 실시형태는 본 발명의 이해를 용이하게 하기 위한 것이며, 본 발명을 한정해서 해석하기 위한 것이 아니다. 본 발명은 그 취지를 일탈하는 일 없이 변경/개량될 수 있음과 아울러, 본 발명에는 그 등가물도 포함된다.
1, 1A, 1B : 전력 증폭 모듈 2 : 제 1 기판
3 : 제 2 기판 4 : 제 1 트랜스
5 : 제 1 증폭 회로 6 : 제 2 증폭 회로
7 : 제 2 트랜스 8 : 제 3 증폭 회로
11, 14 : 1차 권선 12, 15 : 2차 권선
21, 31, 81 : 트랜지스터
22, 22a, 22b, 22c, 22d, 32a, 32b, 32c, 32d : 비아
61 : 평면 전극 41, 42, 43, 51 : 범프
91 : 실드재

Claims (10)

  1. 제 1 주면과 제 2 주면을 구비하며 또한 복수의 배선층을 포함하는 제 1 기판과, 제 1 주면이 상기 제 1 기판의 제 1 주면에 대향하고, 상기 제 1 기판의 상기 제 1 주면과 직교하는 방향으로부터 볼 때, 적어도 일부가 상기 제 1 기판과 겹치는 영역에 배치된 제 2 기판을 포함하는 전력 증폭 모듈로서,
    상기 제 2 기판은,
    각각이 전력 증폭을 행하는 제 1 증폭 회로 및 제 2 증폭 회로를 포함하고,
    상기 제 1 기판은,
    상기 복수의 배선층 중 1개 또는 복수 개의 배선층에 형성된 제 1 트랜스이며, 일단에 신호가 입력되고, 타단이 제 1 기준 전위에 전기적으로 접속된 1차 권선과, 일단이 상기 제 1 증폭 회로의 입력 단자에 전기적으로 접속되고, 타단이 상기 제 2 증폭 회로의 입력 단자에 전기적으로 접속된 2차 권선을 포함하는 상기 제 1 트랜스와,
    상기 제 1 기판의 제 1 주면과 직교하는 방향으로부터 볼 때 상기 제 1 트랜스와 겹치지 않는 위치에서 상기 복수의 배선층 중 1개 또는 복수 개의 배선층에 형성된 제 2 트랜스이며, 일단이 상기 제 1 증폭 회로의 출력 단자에 전기적으로 접속되고, 타단이 상기 제 2 증폭 회로의 출력 단자에 전기적으로 접속된 1차 권선과, 일단으로부터 신호를 출력하고, 타단이 제 2 기준 전위에 전기적으로 접속된 2차 권선을 포함하는 상기 제 2 트랜스와,
    상기 제 1 기판의 제 1 주면과 직교하는 방향으로부터 볼 때 상기 제 1 트랜스와 상기 제 2 트랜스 사이에 열을 이루어 나란히 형성되며, 각각이 상기 제 1 기판의 제 1 주면 상의 배선층으로부터 상기 제 1 기판의 제 2 주면 상의 배선층까지 이르는 복수의 제 1 도체를 포함하는 전력 증폭 모듈.
  2. 제 1 주면과 제 2 주면을 구비하며 또한 복수의 배선층을 포함하는 제 1 기판과, 제 1 주면이 상기 제 1 기판의 제 1 주면에 대향하고, 상기 제 1 기판의 상기 제 1 주면과 직교하는 방향으로부터 볼 때, 적어도 일부가 상기 제 1 기판과 겹치는 영역에 배치된 제 2 기판을 포함하는 전력 증폭 모듈로서,
    상기 제 2 기판은,
    각각이 전력 증폭을 행하는 제 1 증폭 회로 및 제 2 증폭 회로를 포함하고,
    상기 제 1 기판은,
    상기 복수의 배선층 중 1개 또는 복수 개의 배선층에 형성된 제 1 트랜스이며, 일단에 신호가 입력되고, 타단이 제 1 기준 전위에 전기적으로 접속된 1차 권선과, 일단이 상기 제 1 증폭 회로의 입력 단자에 전기적으로 접속되고, 타단이 상기 제 2 증폭 회로의 입력 단자에 전기적으로 접속된 2차 권선을 포함하는 상기 제 1 트랜스와,
    상기 제 1 기판의 제 1 주면과 직교하는 방향으로부터 볼 때 상기 제 1 트랜스와 겹치지 않는 위치에서 상기 복수의 배선층 중 1개 또는 복수 개의 배선층에 형성된 제 2 트랜스이며, 일단이 상기 제 1 증폭 회로의 출력 단자에 전기적으로 접속되고, 타단이 상기 제 2 증폭 회로의 출력 단자에 전기적으로 접속된 1차 권선과, 일단으로부터 신호를 출력하고, 타단이 제 2 기준 전위에 전기적으로 접속된 2차 권선을 포함하는 상기 제 2 트랜스와,
    상기 제 1 트랜스와 상기 제 2 트랜스 사이에 형성되며, 상기 제 1 기판의 제 1 주면 상의 배선층으로부터 상기 제 1 기판의 제 2 주면 상의 배선층까지 이르는 벽형상의 1개의 제 1 도체를 포함하는 전력 증폭 모듈.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 기판의 제 2 주면 상의 배선층에 형성되고, 상기 제 1 도체에 전기적으로 접속됨과 아울러, 상기 제 1 기준 전위 또는 상기 제 2 기준 전위에 전기적으로 접속되는 평면 전극을 더 포함하는 전력 증폭 모듈.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 증폭 회로 및 상기 제 2 증폭 회로의 각각은 트랜지스터를 포함하고,
    각각의 상기 트랜지스터의 공통 단자는 상기 제 1 도체에 전기적으로 접속되어 있는 전력 증폭 모듈.
  5. 제 4 항에 있어서,
    상기 제 1 트랜스의 상기 2차 권선의 상기 일단은 상기 제 1 증폭 회로 중의 상기 트랜지스터의 입력 단자에 전기적으로 접속되고,
    상기 제 1 트랜스의 상기 2차 권선의 상기 타단은 상기 제 2 증폭 회로 중의 상기 트랜지스터의 입력 단자에 전기적으로 접속되고,
    상기 제 2 트랜스의 상기 1차 권선의 상기 일단은 상기 제 1 증폭 회로 중의 상기 트랜지스터의 출력 단자에 전기적으로 접속되고,
    상기 제 2 트랜스의 상기 1차 권선의 상기 타단은 상기 제 2 증폭 회로 중의 상기 트랜지스터의 출력 단자에 전기적으로 접속되어 있는 전력 증폭 모듈.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 기판은,
    출력 단자가 상기 제 1 트랜스의 1차 권선의 상기 일단에 전기적으로 접속되고, 전력 증폭한 신호를 상기 제 1 트랜스의 1차 권선의 상기 일단에 출력하는 제 3 증폭 회로를 포함하는 전력 증폭 모듈.
  7. 제 6 항에 있어서,
    상기 제 1 트랜스의 1차 권선 및 2차 권선은 상기 복수의 배선층 내의 상기 제 1 주면 상의 배선층 이외의 배선층에 형성되어 있는 전력 증폭 모듈.
  8. 제 7 항에 있어서,
    상기 제 1 기판은,
    상기 제 1 트랜스의 1차 권선 및 2차 권선보다 상기 제 2 기판에 가까운 배선층이며, 또한 상기 제 1 기판의 제 1 주면과 직교하는 방향으로부터 볼 때 상기 제 1 트랜스의 1차 권선과 적어도 일부가 겹치는 영역에 형성된 제 2 도체를 포함하는 전력 증폭 모듈.
  9. 제 6 항에 있어서,
    상기 제 2 기판은,
    상기 제 1 주면 상이며 또한 상기 제 1 기판의 제 1 주면과 직교하는 방향으로부터 볼 때 상기 제 1 트랜스의 1차 권선과 적어도 일부가 겹치는 영역에 형성된 제 2 도체를 포함하는 전력 증폭 모듈.
  10. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 기준 전위와 상기 제 2 기준 전위는 같은 전력 증폭 모듈.
KR1020190095345A 2018-08-10 2019-08-06 전력 증폭 모듈 KR102302911B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2018152115 2018-08-10
JPJP-P-2018-152115 2018-08-10
JP2019081295A JP2020028108A (ja) 2018-08-10 2019-04-22 電力増幅モジュール
JPJP-P-2019-081295 2019-04-22

Publications (2)

Publication Number Publication Date
KR20200018289A KR20200018289A (ko) 2020-02-19
KR102302911B1 true KR102302911B1 (ko) 2021-09-16

Family

ID=69620532

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190095345A KR102302911B1 (ko) 2018-08-10 2019-08-06 전력 증폭 모듈

Country Status (4)

Country Link
US (1) US11705875B2 (ko)
JP (1) JP2020028108A (ko)
KR (1) KR102302911B1 (ko)
CN (1) CN210246699U (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021174854A (ja) * 2020-04-23 2021-11-01 株式会社村田製作所 高周波モジュールおよび通信装置
JP2021175073A (ja) * 2020-04-23 2021-11-01 株式会社村田製作所 高周波モジュールおよび通信装置
WO2022118560A1 (ja) * 2020-12-04 2022-06-09 株式会社村田製作所 電力増幅器
CN115940842A (zh) * 2022-12-31 2023-04-07 广州慧智微电子股份有限公司 匹配网络

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043866A (ja) * 2000-07-27 2002-02-08 Sanyo Electric Co Ltd 広帯域増幅回路
JP2012070151A (ja) * 2010-09-22 2012-04-05 Toshiba Corp 増幅器、送信器
JP2013538010A (ja) * 2010-09-23 2013-10-07 クゥアルコム・メムス・テクノロジーズ・インコーポレイテッド 集積化された受動素子と電力増幅器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7348842B2 (en) * 2005-01-19 2008-03-25 Micro-Mobio Multi-substrate RF module for wireless communication devices
US7746174B2 (en) 2008-06-12 2010-06-29 Samsung Electro-Mechanics Company, Ltd. Systems and methods for power amplifier with integrated passive device
US8237269B2 (en) 2008-08-01 2012-08-07 Qualcomm Incorporated High Q transformer disposed at least partly in a non-semiconductor substrate
US8143952B2 (en) 2009-10-08 2012-03-27 Qualcomm Incorporated Three dimensional inductor and transformer
KR101348267B1 (ko) * 2012-10-09 2014-01-09 주식회사 아이엠텍 초소형 cmos 전력 증폭기
KR101728628B1 (ko) 2016-01-28 2017-04-19 숭실대학교산학협력단 차동 증폭기를 위한 고주파 변압기
US10411660B1 (en) 2018-03-21 2019-09-10 Qorvo Us, Inc. Differential power amplifier

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043866A (ja) * 2000-07-27 2002-02-08 Sanyo Electric Co Ltd 広帯域増幅回路
JP2012070151A (ja) * 2010-09-22 2012-04-05 Toshiba Corp 増幅器、送信器
JP2013538010A (ja) * 2010-09-23 2013-10-07 クゥアルコム・メムス・テクノロジーズ・インコーポレイテッド 集積化された受動素子と電力増幅器

Also Published As

Publication number Publication date
US11705875B2 (en) 2023-07-18
US20220060158A1 (en) 2022-02-24
KR20200018289A (ko) 2020-02-19
JP2020028108A (ja) 2020-02-20
CN210246699U (zh) 2020-04-03

Similar Documents

Publication Publication Date Title
KR102302911B1 (ko) 전력 증폭 모듈
US11393796B2 (en) Radio-frequency module and communication apparatus
US10950569B2 (en) High frequency module and communication device
US11380654B2 (en) Radio-frequency module and communication apparatus
JP2020102693A (ja) 高周波モジュールおよび通信装置
WO2020090557A1 (ja) 高周波モジュール、送信電力増幅器および通信装置
US10692982B2 (en) Semiconductor apparatus
JP5748149B2 (ja) 信号電力を混合する回路及び方法
EP3694102A1 (en) Amplifiers and amplifier modules having stub circuits
US20220278703A1 (en) Radio frequency module and communication device
JP2015133660A (ja) 集積回路及び送受信装置
JP2021158569A (ja) 高周波モジュールおよび通信装置
JP2021158554A (ja) 高周波モジュールおよび通信装置
US11296661B2 (en) Amplifier circuit
US11418225B2 (en) Radio frequency module and communication device
US11196394B2 (en) Power amplifier module
US11251757B2 (en) High-frequency front-end circuit
KR102524368B1 (ko) 고주파 모듈 및 통신 장치
KR20210059628A (ko) 고주파 모듈 및 통신 장치
JP2008228347A (ja) 高周波電力増幅器モジュール
CN117882293A (zh) 高频模块和通信装置
JP2004134506A (ja) 高周波半導体装置および無線通信端末機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right