JP2020205550A - 半導体素子及び電力増幅装置 - Google Patents

半導体素子及び電力増幅装置 Download PDF

Info

Publication number
JP2020205550A
JP2020205550A JP2019112745A JP2019112745A JP2020205550A JP 2020205550 A JP2020205550 A JP 2020205550A JP 2019112745 A JP2019112745 A JP 2019112745A JP 2019112745 A JP2019112745 A JP 2019112745A JP 2020205550 A JP2020205550 A JP 2020205550A
Authority
JP
Japan
Prior art keywords
bump
reference potential
amplifier
width
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019112745A
Other languages
English (en)
Inventor
茂樹 小屋
Shigeki Koya
茂樹 小屋
梅本　康成
Yasunari Umemoto
康成 梅本
大部　功
Isao Obe
功 大部
将夫 近藤
Masao Kondo
将夫 近藤
祐一 齋藤
Yuichi Saito
祐一 齋藤
孝幸 筒井
Takayuki Tsutsui
孝幸 筒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2019112745A priority Critical patent/JP2020205550A/ja
Priority to TW109118300A priority patent/TWI750682B/zh
Priority to US16/904,775 priority patent/US11289434B2/en
Priority to CN202010558348.8A priority patent/CN112104332A/zh
Publication of JP2020205550A publication Critical patent/JP2020205550A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05559—Shape in side view non conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1451—Function
    • H01L2224/14515—Bump connectors having different functions
    • H01L2224/14519—Bump connectors having different functions including bump connectors providing primarily thermal dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13051—Heterojunction bipolar transistor [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Amplifiers (AREA)
  • Bipolar Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

【課題】放熱特性を向上させることができる半導体素子及び電力増幅装置を提供する。【解決手段】半導体素子は、半導体基板と、半導体基板に設けられ、第１方向に隣り合う第１増幅器及び第２増幅器と、半導体基板の主面に設けられ、第１増幅器と基準電位とを接続する第１基準電位バンプと、半導体基板の主面に設けられ、第１基準電位バンプと第１方向に隣り合い、第２増幅器と基準電位とを接続する第２基準電位バンプと、半導体基板の主面に設けられ、平面視で、第１基準電位バンプと第２基準電位バンプとの間に設けられ、第１方向と直交する第２方向の第２幅が、第１方向の第１幅よりも大きいストライプバンプと、を有し、ストライプバンプの第２幅は、第１基準電位バンプ及び第２基準電位バンプの少なくとも一方の第２方向の幅よりも大きい。【選択図】図２

Description

本発明は、半導体素子及び電力増幅装置に関する。
特許文献１には、半導体チップに設けられた第１の電力増幅部及び第２の電力増幅部を有する高周波電力増幅モジュールが記載されている。特許文献１の高周波電力増幅モジュールにおいて、半導体チップの主面には、第１の電力増幅部と第２の電力増幅部との間に複数のトラップ用バンプが設けられている。特許文献１の高周波電力増幅モジュールにおいて、第１の電力増幅部と第２の電力増幅部との間を伝播する高周波信号が、トラップ用バンプによりトラップされ、電磁気的結合を抑制できる。
特開２００５−３３３５０号公報
複数の電力増幅器が設けられた半導体素子及び電力増幅装置において、性能向上や信頼性確保のために、放熱特性を向上させることが要求される。特許文献１では、複数のトラップ用バンプは平面視で円形であり、間隔を有して配列される。このため、複数のトラップ用バンプの間を通って、第１の電力増幅部と第２の電力増幅部との間で熱が伝わる可能性がある。
本発明は、放熱特性を向上させることができる半導体素子及び電力増幅装置を提供することを目的とする。
本発明の一側面の半導体素子は、半導体基板と、前記半導体基板に設けられ、第１方向に隣り合う第１増幅器及び第２増幅器と、前記半導体基板の主面に設けられ、前記第１増幅器と基準電位とを接続する第１基準電位バンプと、前記半導体基板の主面に設けられ、前記第１基準電位バンプと前記第１方向に隣り合い、前記第２増幅器と基準電位とを接続する第２基準電位バンプと、前記半導体基板の主面に設けられ、前記主面に垂直な方向からの平面視で、前記第１基準電位バンプと前記第２基準電位バンプとの間に設けられ、前記第１方向と直交する第２方向の第２幅が、前記第１方向の第１幅よりも大きいストライプバンプと、を有し、前記ストライプバンプの前記第２幅は、前記第１基準電位バンプ及び前記第２基準電位バンプの少なくとも一方の前記第２方向の幅よりも大きい。
本発明の一側面の電力増幅装置は、上記の半導体素子と、前記半導体素子と対向し、前記半導体素子と電気的に接続されるモジュール基板とを有し、前記モジュール基板は、前記半導体基板の主面と対向する第１面と、前記第１面と反対側の第２面とを有する絶縁基板と、前記絶縁基板の前記第１面に設けられ、前記第１基準電位バンプ、前記第２基準電位バンプ及び前記ストライプバンプにそれぞれ接続され、互いに離隔する複数の第１配線と、を有する。
本発明の半導体素子及び電力増幅装置によれば、放熱特性を向上させることができる。
図１は、第１実施形態に係る電力増幅装置の構成を示すブロック図である。 図２は、第１実施形態に係る電力増幅装置を示す平面図である。 図３は、電力増幅装置が有するトランジスタを示す平面図である。 図４は、第１実施形態に係るストライプバンプ、第１増幅器及び第２増幅器を拡大して示す平面図である。 図５は、図２のＶ−Ｖ’断面図である。 図６は、図２のＶＩ−ＶＩ’断面図である。 図７は、第１実施例に係る電力増幅装置における、ストライプバンプの第２方向の幅と、温度降下との関係を説明するためのグラフである。 図８は、第１実施例に係る電力増幅装置における、ストライプバンプの第２方向の中心位置と、温度降下との関係を説明するためのグラフである。 図９は、第２実施形態に係る電力増幅装置を示す断面図である。 図１０は、第３実施形態に係る電力増幅装置を示す平面図である。 図１１は、第４実施形態に係る電力増幅装置を示す平面図である。 図１２は、第２実施例に係る電力増幅装置における、ストライプバンプの第２方向の中心位置と、温度降下との関係を説明するためのグラフである。 図１３は、第５実施形態に係る電力増幅装置の構成を示すブロック図である。 図１４は、第５実施形態に係る電力増幅装置を示す平面図である。
以下に、本発明の半導体素子及び電力増幅装置の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。各実施の形態は例示であり、異なる実施の形態で示した構成の部分的な置換又は組み合わせが可能であることは言うまでもない。第２実施形態以降では第１実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
（第１実施形態）
図１は、第１実施形態に係る電力増幅装置の構成を示すブロック図である。図１に示すように、電力増幅装置１００は、半導体素子１０１と、モジュール基板１０５とを有する。半導体素子１０１は、ドライブ段増幅器１０と、分配器１３と、第１増幅器１１と、第２増幅器１２と、ストライプバンプ１５と、を有する。モジュール基板１０５は、結合器１４を有する。半導体素子１０１は、モジュール基板１０５に実装され、半導体素子１０１の第１増幅器１１及び第２増幅器１２と、結合器１４とが電気的に接続される。
ドライブ段増幅器１０は、入力される高周波入力信号ＲＦｉｎ−ｄを増幅し、増幅信号ＲＦｏｕｔ−ｄを出力する。ドライブ段増幅器１０は、例えばヘテロ接合バイポーラトランジスタ（ＨＢＴ：Heterojunction Bipolar Transistor）を含む増幅回路である。高周波入力信号ＲＦｉｎ−ｄの周波数は、数百ＭＨｚ（メガヘルツ）から数十ＧＨｚ（ギガヘルツ）程度が例示されるが、本開示はこれに限定されない。
分配器１３は、ドライブ段増幅器１０から供給された増幅信号ＲＦｏｕｔ−ｄを、第１高周波信号ＲＦｉｎ１と第２高周波信号ＲＦｉｎ２とに分離する。分配器１３は、例えば、トランスにより構成される。第１高周波信号ＲＦｉｎ１及び第２高周波信号ＲＦｉｎ２は、差動信号であり、例えば、第１高周波信号ＲＦｉｎ１が正極性の高周波信号であり、第２高周波信号ＲＦｉｎ２が負極性の高周波信号である。
第１増幅器１１及び第２増幅器１２は、差動増幅回路を構成する。第１増幅器１１は、第１高周波信号ＲＦｉｎ１を増幅して、第１出力信号ＲＦｏｕｔ１を出力する。第２増幅器１２は、第２高周波信号ＲＦｉｎ２を増幅して、第２出力信号ＲＦｏｕｔ２を出力する。
結合器１４は、一対の差動信号である第１出力信号ＲＦｏｕｔ１及び第２出力信号ＲＦｏｕｔ２を高周波出力信号ＲＦｏｕｔに変換して、高周波出力信号ＲＦｏｕｔを出力する。結合器１４は、例えば、トランスにより構成される。
ストライプバンプ１５は、第１増幅器１１と第２増幅器１２との間に配置される。ストライプバンプ１５は、半導体素子１０１上で、第１増幅器１１及び第２増幅器１２と離隔しており、半導体素子１０１で発生した熱を放熱又は外部に伝熱するために設けられている。
図２は、第１実施形態に係る電力増幅装置を示す平面図である。なお、図２では、図面を見やすくするために、半導体素子１０１の半導体基板１を二点鎖線で示している。
図２に示すように、ドライブ段増幅器１０、第１増幅器１１、第２増幅器１２、分配器１３、ストライプバンプ１５及び端子１６は、半導体基板１に設けられる。結合器１４及び端子１７は、モジュール基板１０５に設けられる。
以下の説明において、半導体基板１の表面に平行な面内の一方向を第１方向Ｄｘとする。また、半導体基板１の表面に平行な面内において第１方向Ｄｘと直交する方向を第２方向Ｄｙとする。また、第１方向Ｄｘ及び第２方向Ｄｙと直交する方向を第３方向Ｄｚとする。第３方向Ｄｚは、半導体基板１に垂直な方向である。本明細書において、平面視とは、第３方向Ｄｚから見たときの位置関係を示す。
端子１６には、高周波入力信号ＲＦｉｎ−ｄが入力される。端子１６はドライブ段増幅器１０に接続される。ドライブ段増幅器１０は、分配器１３を介して、第１増幅器１１の入力端子２２及び第２増幅器１２の入力端子３２に接続される。第１増幅器１１の出力端子２３及び第２増幅器１２の出力端子３３は、結合器１４を介して端子１７に接続される。端子１７は、高周波出力信号ＲＦｏｕｔを出力する。
第１増幅器１１は、複数のトランジスタＴｒを有する第１トランジスタ群Ｑ１、第１基準電位バンプ２１、入力端子２２、出力端子２３、第１接続配線２４及び第２接続配線２５を含む。複数のトランジスタＴｒは、第１方向Ｄｘに配列される。複数のトランジスタＴｒは、それぞれ、例えばヘテロ接合バイポーラトランジスタである。なお、トランジスタＴｒは、これに限定されず、電界効果トランジスタ（ＦＥＴ）等、他の構成を採用することもできる。
図３は、電力増幅装置が有するトランジスタを示す平面図である。なお、図３では、１つのトランジスタＴｒの平面図を模式的に拡大して示している。図３に示すように、トランジスタＴｒは、サブコレクタ層２、コレクタ層３、ベース層４，エミッタ層５、各種電極及び配線を含む。サブコレクタ層２、コレクタ層３、ベース層４、エミッタ層５は、この順で、半導体基板１上に積層される。２つのエミッタ層５は第１方向Ｄｘに隣り合って配置される。
２つのコレクタ電極７は、サブコレクタ層２上に、第１方向Ｄｘに並んで設けられ、２つのコレクタ電極７の間にコレクタ層３が設けられる。なお、図３では１つのトランジスタＴｒを示しているが、コレクタ電極７は、隣り合うトランジスタＴｒで共用されてもよい。つまり、隣り合うトランジスタＴｒの間で１つのコレクタ電極７が設けられていてもよい。
ベース電極８は、ベース層４上に設けられる。平面視で、ベース電極８は、第１方向Ｄｘに隣り合うエミッタ層５の間に配置される。エミッタ電極９は、エミッタ層５の上に設けられる。
図２に示す第１接続配線２４は、複数のトランジスタＴｒのベース電極８と入力端子２２とを接続する。第２接続配線２５は、複数のトランジスタＴｒのコレクタ電極７と出力端子２３とを接続する。第１基準電位バンプ２１は、複数のトランジスタＴｒと重なって配置され、第１方向Ｄｘの幅が、第２方向Ｄｙの幅よりも大きい。第１基準電位バンプ２１は、第１増幅器１１の複数のトランジスタＴｒのエミッタ電極９と基準電位とを接続する。基準電位は例えばグランド電位である。
第２増幅器１２は、第１増幅器１１と第１方向Ｄｘに隣り合って配置される。第２増幅器１２は、複数のトランジスタＴｒを有する第２トランジスタ群Ｑ２、第２基準電位バンプ３１、入力端子３２、出力端子３３、第１接続配線３４及び第２接続配線３５を含む。複数のトランジスタＴｒは、第１方向Ｄｘに配列される。
第１接続配線３４は、第２トランジスタ群Ｑ２の複数のトランジスタＴｒのベース電極８と入力端子３２とを接続する。第１増幅器１１の入力端子２２及び第２増幅器１２の入力端子３２は、分配器１３に接続される。第２接続配線３５は、複数のトランジスタＴｒのコレクタ電極７と出力端子３３とを接続する。第１増幅器１１の出力端子２３及び第２増幅器１２の出力端子３３は、結合器１４に接続される。第２基準電位バンプ３１は、複数のトランジスタＴｒと重なって配置され、第１方向Ｄｘの幅が、第２方向Ｄｙの幅よりも大きい。第２基準電位バンプ３１は、第２増幅器１２の複数のトランジスタＴｒのエミッタ電極９と基準電位とを接続する。
第２増幅器１２は、第１増幅器１１と類似した構成である。ただし、第２増幅器１２は、第１増幅器１１と異なる構成であってもよい。例えば、第２トランジスタ群Ｑ２が有する複数のトランジスタＴｒの数は、第１トランジスタ群Ｑ１が有する複数のトランジスタＴｒの数と異なっていてもよい。また、第２トランジスタ群Ｑ２が有する複数のトランジスタＴｒの配列方向は、第１トランジスタ群Ｑ１が有する複数のトランジスタＴｒの配列方向と異なっていてもよい。
ストライプバンプ１５は、平面視で、第１方向Ｄｘに隣り合う第１基準電位バンプ２１と第２基準電位バンプ３１との間に設けられる。ストライプバンプ１５は、半導体基板１上で、第１基準電位バンプ２１及び第２基準電位バンプ３１と離隔している。ストライプバンプ１５は、平面視で略長円状である。ただし、ストライプバンプ１５は、第２方向Ｄｙに長い形状であればよく、楕円形状、矩形状等、他の形状でも良い。ストライプバンプ１５は、例えば、銅（Ｃｕ）や金（Ａｕ）等、良好な熱伝導性を有する金属材料が用いられる。
図４は、第１実施形態に係るストライプバンプ、第１増幅器及び第２増幅器を拡大して示す平面図である。図４に示すように、ストライプバンプ１５は、第２方向Ｄｙの第２幅Ｗ２が、第１方向Ｄｘの第１幅Ｗ１よりも大きい。ストライプバンプ１５は、第２方向Ｄｙの一端側から他端側まで、スリット等が設けられておらず、連続して一体に設けられている。
また、ストライプバンプ１５の第２方向Ｄｙの位置は、第１基準電位バンプ２１及び第２基準電位バンプ３１の第２方向Ｄｙの位置と重なる。つまり、ストライプバンプ１５は、仮想線Ｌと交差する。仮想線Ｌは、第１基準電位バンプ２１の第２方向Ｄｙの幅Ｗ３の中心Ｃ１と、第２基準電位バンプ３１の第２方向Ｄｙの幅Ｗ４の中心Ｃ２とを結ぶ仮想線である。ストライプバンプ１５の第２幅Ｗ２は、第１基準電位バンプ２１の第２方向Ｄｙの幅Ｗ３よりも大きい。また、ストライプバンプ１５の第２幅Ｗ２は、第２基準電位バンプ３１の第２方向Ｄｙの幅Ｗ４よりも大きい。
このように、ストライプバンプ１５が略長円状に設けられているので、アスペクト比が１程度（例えば、第２幅Ｗ２と第１幅Ｗ１とが同程度の大きさ）の略円形状のバンプを設けた場合に比べて放熱性を向上させることができる。また、第１増幅器１１と第２増幅器１２との間にストライプバンプ１５が設けられているので、ストライプバンプ１５は、第１トランジスタ群Ｑ１と、第２トランジスタ群Ｑ２との間で、熱が伝わることを抑制することができる。
次に、電力増幅装置１００の断面構造について説明する。図５は、図２のＶ−Ｖ’断面図である。図６は、図２のＶＩ−ＶＩ’断面図である。図５に示すように、半導体素子１０１の主面は、モジュール基板１０５の上面と対向して設けられる。第１基準電位バンプ２１、第２基準電位バンプ３１及びストライプバンプ１５は、半導体素子１０１の同一の主面に設けられる。ストライプバンプ１５の第３方向Ｄｚでの高さは、第１基準電位バンプ２１及び第２基準電位バンプ３１の第３方向Ｄｚでの高さと等しい。第１基準電位バンプ２１、第２基準電位バンプ３１及びストライプバンプ１５の下面が、それぞれ、モジュール基板１０５の上面に設けられた第１配線５１−１、５１−２、５１−３に接続される。
モジュール基板１０５は、絶縁基板５０、第１配線５１−１、５１−２、５１−３、第２配線５２−１、５２−２、５２−３、第３配線５３、第４配線５４及びビア５７を有する。絶縁基板５０は、セラミック基板やプリント基板であり、複数の誘電体層が積層されて構成される。なお、以下の説明で、第１配線５１−１、５１−２、５１−３を区別して説明する必要がない場合は、単に第１配線５１と表す場合がある。第２配線５２−１、５２−２、５２−３についても同様に、単に第２配線５２と表す場合がある。
絶縁基板５０は、第１面５０ａと、第１面５０ａと反対側の第２面５０ｂとを有する。第１面５０ａが半導体基板１の主面と対向する。絶縁基板５０の第１面５０ａ側から第２面５０ｂ側に、第１配線５１、第２配線５２、第３配線５３、第４配線５４の順に積層される。第１配線５１は、絶縁基板５０の第１面５０ａに設けられ、半導体素子１０１に最も近い層に設けられる。
第２配線５２は、絶縁基板５０の内層に設けられる。具体的には、第２配線５２は、絶縁基板５０の第１面５０ａから２層目に設けられる。つまり、第２配線５２は、誘電体層を介して第１配線５１と積層される。第３配線５３は、絶縁基板５０の第１面５０ａから３層目に設けられる。第３配線５３は、誘電体層を介して第２配線５２と積層される。第４配線５４は、絶縁基板５０の第２面５０ｂに設けられ、半導体素子１０１から最も離れた層に設けられる。第４配線５４は、基準電位に接続される。
第１配線５１−１、５１−２、５１−３は、互いに離隔して設けられる。第１基準電位バンプ２１は、第１配線５１−１に接続される。第２基準電位バンプ３１は、第１配線５１−２に接続される。ストライプバンプ１５は、第１配線５１−３に接続される。
第２配線５２−１、５２−２、５２−３も、互いに離隔して設けられる。第２配線５２−１は、第１配線５１−１と重なる位置に設けられ、ビア５７を介して第１配線５１−１と電気的に接続される。第２配線５２−２は、第１配線５１−２と重なる位置に設けられ、ビア５７を介して第１配線５１−２と電気的に接続される。第２配線５２−３は、第１配線５１−３と重なる位置に設けられ、ビア５７を介して第１配線５１−３と電気的に接続される。
第３配線５３は、第１配線５１−１、５１−２、５１−３及び第２配線５２−１、５２−２、５２−３に共通して設けられる。言い換えると、第３配線５３は、第１基準電位バンプ２１、第２基準電位バンプ３１及びストライプバンプ１５と重なる領域に亘って連続して設けられる。第３配線５３は、複数の第２配線５２−１、５２−２、５２−３よりも第１面５０ａから離れた位置に設けられる。第３配線５３は、複数のビア５７を介して第２配線５２−１、５２−２、５２−３と電気的に接続される。
第４配線５４は、第３配線５３と重なる領域に設けられ、複数のビア５７を介して第３配線５３と電気的に接続される。第４配線５４が基準電位に接続されることで、第１トランジスタ群Ｑ１の複数のトランジスタＴｒ及び第２トランジスタ群Ｑ２の複数のトランジスタＴｒがそれぞれ基準電位に接続される。第３配線５３及び第４配線５４は、第１配線５１−１、５１−２、５１−３及び第２配線５２−１、５２−２、５２−３よりも大きい面積を有する。これにより、電力増幅装置１００の基準電位を確保できる。
このような構成により、ストライプバンプ１５から、第１配線５１−３、ビア５７、第２配線５２−３、ビア５７、第３配線５３、ビア５７及び第４配線５４を経由する伝熱経路ＨＰが形成される。半導体素子１０１の各トランジスタＴｒの発熱は、伝熱経路ＨＰを通って絶縁基板５０の第２面５０ｂ側に伝わる。本実施形態では、半導体素子１０１に近い層に設けられた、第１配線５１−３、第２配線５２−３が、それぞれ第１配線５１−１、５１−２及び第２配線５２−１、５２−２と離隔している。このため、第１配線５１−３、第２配線５２−３と同層で、水平方向に伝わる伝熱経路が形成されず、ストライプバンプ１５から半導体素子１０１へ熱が戻ることを抑制できる。
なお、モジュール基板１０５は、４層の配線を有しているが、これに限定されず、３層の配線を有していてもよく、５層以上の配線を有していてもよい。例えば、第１基準電位バンプ２１、第２基準電位バンプ３１及びストライプバンプ１５のそれぞれに重なって、離隔して配置される配線層が３層以上設けられてもよい。又、第１配線５１−１、５１−２、５１−３及び第２配線５２−１、５２−２、５２−３に共通して設けられる配線層が３層以上設けられてもよい。
図６に示すように、第１配線５１−３及び第２配線５２−３は、第２方向Ｄｙに延在し、ストライプバンプ１５と重なって設けられる。第１配線５１−３と第２配線５２−３とは、第２方向Ｄｙに並ぶ複数のビア５７によって接続される。また、第２配線５２−３と第３配線５３も第２方向Ｄｙに並ぶ複数のビア５７によって接続される。これにより、半導体素子１０１からの熱が、効率良く第３方向Ｄｚの下側（第４配線５４側）に伝わる。
（第１実施例）
図７は、第１実施例に係る電力増幅装置における、ストライプバンプの第２方向の幅と、温度降下との関係を説明するためのグラフである。図７に示すグラフの横軸は、ストライプバンプ１５の第２幅Ｗ２（μｍ）であり、縦軸は、温度降下ΔＴ（Ｋ）である。ストライプバンプ１５の第１幅Ｗ１は、一定（例えば、Ｗ１＝７５μｍ）としている。温度降下ΔＴ（Ｋ）は、ストライプバンプ１５を設けない場合（Ｗ２＝０μｍ）の温度を基準としている。また、温度は、第１基準電位バンプ２１の端部であって、中心Ｃ１（図４参照）での温度を算出している。
図７に示すように、ストライプバンプ１５の第２幅Ｗ２が大きくなるほど、温度降下ΔＴが大きくなる。より具体的には、第２幅Ｗ２が１５０μｍ以上、すなわち第２幅Ｗ２と第１幅Ｗ１とのアスペクト比（Ｗ２／Ｗ１）が２以上の範囲で、温度降下ΔＴ＝−２０°以下となり、良好な放熱性が得られることが示された。
図８は、第１実施例に係る電力増幅装置における、ストライプバンプの第２方向の中心位置と、温度降下との関係を説明するためのグラフである。図８は、ストライプバンプ１５の第２方向Ｄｙの位置を変えた場合の温度降下ΔＴを示している。図８に示すグラフの横軸は、第１基準電位バンプ２１の第２方向Ｄｙでの中心Ｃ１の位置を基準として、ストライプバンプ１５の第２方向Ｄｙの中心位置を示している。
図８に示すように、ストライプバンプ１５の第２方向Ｄｙの中心位置が０μｍ、すなわち、ストライプバンプ１５の第２方向Ｄｙの中心位置が、第１基準電位バンプ２１の第２方向Ｄｙの中心Ｃ１と一致している場合に、温度降下ΔＴが最も大きくなる。第２方向Ｄｙの中心位置がずれるにしたがって、温度降下ΔＴが小さくなる。
（第２実施形態）
図９は、第２実施形態に係る電力増幅装置を示す断面図である。第２実施形態では、上記第１実施形態とは異なり、半導体基板１の主面に凹部１ａが設けられた構成について説明する。なお、以下の説明では、上述した実施形態と同じ構成要素には、同じ参照符号を付して、説明を省略する。
図９に示すように、凹部１ａは、半導体基板１の、複数のトランジスタＴｒが設けられた主面に設けられる。凹部１ａには、金属層１８が設けられる。金属層１８の厚さは、凹部１ａの深さ以上である。金属層１８は、凹部１ａを充填するとともに、凹部１ａの周囲の主面とも重なって設けられる。
ストライプバンプ１５は、金属層１８と重なって設けられる。本実施形態では、ストライプバンプ１５の高さは、第１基準電位バンプ２１及び第２基準電位バンプ３１よりも低い。ストライプバンプ１５の高さを調整することで、ストライプバンプ１５は、金属層１８と、第１配線５１−３とを接続することができる。また、ストライプバンプ１５の第１幅Ｗ１は、凹部１ａ及び金属層１８の第１方向Ｄｘでの幅よりも小さい。
本実施形態では、金属層１８とストライプバンプ１５の合計の高さが、第１基準電位バンプ２１及び第２基準電位バンプ３１のそれぞれの高さよりも高くなる。つまり、金属層１８とストライプバンプ１５の合計の高さが、第１実施形態のストライプバンプ１５よりも高くなる。このため、電力増幅装置１００Ａ及び半導体素子１０１Ａは、放熱性を向上させることができる。
（第３実施形態）
図１０は、第３実施形態に係る電力増幅装置を示す平面図である。第３実施形態では、上記第１実施形態及び第２実施形態とは異なり、第１増幅器１１Ａ及び第２増幅器１２Ａが、それぞれ、第２方向Ｄｙに配列された複数のトランジスタＴｒを含む構成について説明する。
図１０に示すように、第１増幅器１１Ａ及び第２増幅器１２Ａは、それぞれ、複数のトランジスタＴｒが第２方向Ｄｙに配列され、且つ、第２方向Ｄｙに配列された複数のトランジスタＴｒが第１方向Ｄｘに並ぶ。図１０では、２列の複数のトランジスタＴｒが第１方向Ｄｘに並んで配置されているが、３列以上であってもよい。
第１基準電位バンプ２１及び第２基準電位バンプ３１は、それぞれ、第２方向Ｄｙに配列された複数のトランジスタＴｒと重なる領域に配置され、第２方向Ｄｙの幅Ｗ３ａ、Ｗ４ａが、第１方向Ｄｘの幅よりも大きい。
第１増幅器１１Ａにおいて、第１基準電位バンプ２１は、第１方向Ｄｘに並んで複数配置される。第２増幅器１２Ａにおいて、第２基準電位バンプ３１は、第１方向Ｄｘに並んで複数配置される。ただし、第１基準電位バンプ２１及び第２基準電位バンプ３１は、それぞれ１つずつ設けられていてもよいし、３つ以上並んで設けられていてもよい。
本実施形態においても、ストライプバンプ１５の第２幅Ｗ２は、第１基準電位バンプ２１の第２方向Ｄｙの幅Ｗ３ａ及び第２基準電位バンプ３１の第２方向Ｄｙの幅Ｗ４ａよりも大きい。これにより、電力増幅装置１００Ｂ及び半導体素子１０１Ｂは、放熱性を向上させることができる。また、トランジスタＴｒが第２方向Ｄｙに並んでいるので、電力増幅装置１００Ｂ及び半導体素子１０１Ｂの第１方向Ｄｘでの幅を小さくすることができる。
（第４実施形態）
図１１は、第４実施形態に係る電力増幅装置を示す平面図である。第４実施形態では、上記第１実施形態から第３実施形態とは異なり、第１増幅器１１と第２増幅器１２Ａとで、それぞれ、複数のトランジスタＴｒの配列方向が異なる構成について説明する。
図１１に示すように、第１増幅器１１は、第１実施形態と同様、第１方向Ｄｘに配列された複数のトランジスタＴｒを含む。第１基準電位バンプ２１は、第１方向Ｄｘに配列された複数のトランジスタＴｒに重なる領域に配置され、第１方向Ｄｘの幅が、第２方向Ｄｙの幅Ｗ３よりも大きい。
また、第２増幅器１２Ａは、第３実施形態と同様、第２方向Ｄｙに配列された複数のトランジスタＴｒを含む。第２基準電位バンプ３１は、複数のトランジスタＴｒに重なる領域に配置され、第２方向Ｄｙの幅Ｗ４ａが、第１方向Ｄｘの幅よりも大きい。
本実施形態においても、ストライプバンプ１５の第２幅Ｗ２は、第１基準電位バンプ２１の第２方向Ｄｙの幅Ｗ３及び第２基準電位バンプ３１の第２方向Ｄｙの幅Ｗ４ａよりも大きい。これにより、電力増幅装置１００Ｃ及び半導体素子１０１Ｃは、放熱性を向上させることができる。また、第１増幅器１１と第２増幅器１２Ａとで異なる構成とすることができるので、回路構成の配置の自由度が大きくなる。また、第１増幅器１１及び第２増幅器１２Ａは、差動増幅回路とは別の増幅回路に適用できる。
（第２実施例）
図１２は、第２実施例に係る電力増幅装置における、ストライプバンプの第２方向の中心位置と、温度降下との関係を説明するためのグラフである。図１２に示すグラフは、第４実施形態に示すように、第１増幅器１１と第２増幅器１２Ａとで複数のトランジスタＴｒの配列方向が異なる構成において、ストライプバンプ１５の第２方向Ｄｙの位置を変えた場合の温度降下ΔＴを示している。図１２に示すグラフの横軸は、第１基準電位バンプ２１の第２方向Ｄｙでの中心Ｃ１の位置を基準として、ストライプバンプ１５の第２方向Ｄｙの中心位置を示している。
第１実施例と同様に、図１２に示すように、ストライプバンプ１５の第２方向Ｄｙの中心位置が０μｍ、すなわち、ストライプバンプ１５の第２方向Ｄｙの中心位置が、第１基準電位バンプ２１の第２方向Ｄｙの中心Ｃ１と一致している場合に、温度降下ΔＴが最も大きくなる。第２方向Ｄｙの中心位置が＋方向及び−方向にずれるにしたがって、温度降下ΔＴが小さくなる。
（第５実施形態）
図１３は、第５実施形態に係る電力増幅装置の構成を示すブロック図である。図１４は、第５実施形態に係る電力増幅装置を示す平面図である。第５実施形態では、上記第１実施形態から第４実施形態とは異なり、電力増幅装置１００Ｄの出力として、第１増幅器１１及び第２増幅器１２が、それぞれ第１出力信号ＲＦｏｕｔ１及び第２出力信号ＲＦｏｕｔ２を出力する構成について説明する。
図１３に示すように、電力増幅装置１００Ｄが有する半導体素子１０１Ｄは、第１増幅器１１、第２増幅器１２及びストライプバンプ１５に加え、第１ドライブ段増幅器１０Ａ及び第２ドライブ段増幅器１０Ｂを有する。
第１ドライブ段増幅器１０Ａは、入力される第１高周波入力信号ＲＦｉｎ１−ｄを増幅し、第１高周波信号ＲＦｉｎ１を出力する。第１増幅器１１は、第１高周波信号ＲＦｉｎ１を増幅して、第１出力信号ＲＦｏｕｔ１を出力する。
第２ドライブ段増幅器１０Ｂは、入力される第２高周波入力信号ＲＦｉｎ２−ｄを増幅し、第２高周波信号ＲＦｉｎ２を出力する。第２増幅器１２は、第２高周波信号ＲＦｉｎ２を増幅して、第２出力信号ＲＦｏｕｔ２を出力する。
第２ドライブ段増幅器１０Ｂに入力される第２高周波入力信号ＲＦｉｎ２−ｄは、第１高周波入力信号ＲＦｉｎ１−ｄとは独立した別の信号である。また、第２増幅器１２に入力される第２高周波信号ＲＦｉｎ２は、第１高周波信号ＲＦｉｎ１とは独立した別の信号である。電力増幅装置１００Ｄは、第１出力信号ＲＦｏｕｔ１及び第２出力信号ＲＦｏｕｔ２をそれぞれ独立した出力信号として出力する。
図１４に示すように、半導体基板１には、第１ドライブ段増幅器１０Ａ、第２ドライブ段増幅器１０Ｂ及び端子１６Ａ、１６Ｂが設けられる。モジュール基板１０５には、端子１７Ａ、１７Ｂが設けられる。
端子１６Ａには、第１高周波入力信号ＲＦｉｎ１−ｄが入力される。端子１６Ａは第１ドライブ段増幅器１０Ａに接続され、第１ドライブ段増幅器１０Ａは、第１増幅器１１の入力端子２２に接続される。第１増幅器１１の出力端子２３は端子１７Ａに接続される。端子１７Ａは、第１出力信号ＲＦｏｕｔ１を出力する。
端子１６Ｂには、第２高周波入力信号ＲＦｉｎ２−ｄが入力される。端子１６Ｂは第２ドライブ段増幅器１０Ｂに接続され、第２ドライブ段増幅器１０Ｂは、第２増幅器１２の入力端子３２に接続される。第２増幅器１２の出力端子３３は端子１７Ｂに接続される。端子１７Ｂは、第２出力信号ＲＦｏｕｔ２を出力する。
本実施形態では、第１増幅器１１と第２増幅器１２とが独立して動作できる。第１増幅器１１と第２増幅器１２とが同時に動作した場合であっても、ストライプバンプ１５が設けられているので、電力増幅装置１００Ｄ及び半導体素子１０１Ｄは、放熱特性を向上させることができる。
なお、第５実施形態の電力増幅装置１００Ｄ及び半導体素子１０１Ｄは、上述した第２実施形態から第４実施形態の構成と適宜組み合わせることができる。
なお、上記した実施の形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るとともに、本発明にはその等価物も含まれる。
１ 半導体基板
１ａ 凹部
２ サブコレクタ層
３ コレクタ層
４ ベース層
５ エミッタ層
７ コレクタ電極
８ ベース電極
９ エミッタ電極
１０ ドライブ段増幅器
１１ 第１増幅器
１２ 第２増幅器
１３ 分配器
１４ 結合器
１５ ストライプバンプ
１６、１６Ａ、１６Ｂ、１７、１７Ａ、１７Ｂ 端子
１８ 金属層
２１ 第１基準電位バンプ
３１ 第２基準電位バンプ
５０ 絶縁基板
５１、５１−１、５１−２、５１−３ 第１配線
５２、５２−１、５２−２、５２−３ 第２配線
５３ 第３配線
５４ 第４配線
５７ ビア
１００、１００Ａ、１００Ｂ、１００Ｃ、１００Ｄ 電力増幅装置
１０１、１０１Ａ、１０１Ｂ、１０１Ｃ、１０１Ｄ 半導体素子
１０５ モジュール基板
Ｔｒ トランジスタ
ＨＰ 伝熱経路
Ｑ１ 第１トランジスタ群
Ｑ２ 第２トランジスタ群

Claims (10)

  1. 半導体基板と、
    前記半導体基板に設けられ、第１方向に隣り合う第１増幅器及び第２増幅器と、
    前記半導体基板の主面に設けられ、前記第１増幅器と基準電位とを接続する第１基準電位バンプと、
    前記半導体基板の主面に設けられ、前記第１基準電位バンプと前記第１方向に隣り合い、前記第２増幅器と基準電位とを接続する第２基準電位バンプと、
    前記半導体基板の主面に設けられ、前記主面に垂直な方向からの平面視で、前記第１基準電位バンプと前記第２基準電位バンプとの間に設けられ、前記第１方向と直交する第２方向の第２幅が、前記第１方向の第１幅よりも大きいストライプバンプと、を有し、
    前記ストライプバンプの前記第２幅は、前記第１基準電位バンプ及び前記第２基準電位バンプの少なくとも一方の前記第２方向の幅よりも大きい
    半導体素子。
  2. 請求項１に記載の半導体素子であって、
    前記ストライプバンプは、前記第１基準電位バンプの前記第２方向の幅の中心と、前記第２基準電位バンプの前記第２方向の幅の中心と、を結ぶ仮想線と交差する
    半導体素子。
  3. 請求項１又は請求項２に記載の半導体素子であって、
    前記ストライプバンプの、前記半導体基板の主面に垂直な方向での高さは、前記第１基準電位バンプ及び前記第２基準電位バンプの、前記半導体基板の主面に垂直な方向での高さと等しい
    半導体素子。
  4. 請求項１から請求項３のいずれか１項に記載の半導体素子であって、
    前記第１増幅器及び前記第２増幅器は、それぞれ、前記第１方向に配列された複数のトランジスタを含み、
    前記第１基準電位バンプ及び前記第２基準電位バンプは、それぞれ、複数の前記トランジスタと重なる領域に配置され、前記第１方向の幅が、前記第２方向の幅よりも大きい
    半導体素子。
  5. 請求項１から請求項３のいずれか１項に記載の半導体素子であって、
    前記第１増幅器及び前記第２増幅器は、それぞれ、前記第２方向に配列された複数のトランジスタを含み、
    前記第１基準電位バンプ及び前記第２基準電位バンプは、それぞれ、複数の前記トランジスタと重なる領域に配置され、前記第２方向の幅が、前記第１方向の幅よりも大きい
    半導体素子。
  6. 請求項１から請求項３のいずれか１項に記載の半導体素子であって、
    前記第１増幅器は、前記第１方向に配列された複数のトランジスタを含み、
    前記第２増幅器は、前記第２方向に配列された複数のトランジスタを含み、
    前記第１基準電位バンプは、前記第１方向に配列された複数のトランジスタと重なる領域に配置され、前記第１方向の幅が、前記第２方向の幅よりも大きく、
    前記第２基準電位バンプは、前記第２方向に配列された複数のトランジスタと重なる領域に配置され、前記第２方向の幅が、前記第１方向の幅よりも大きい
    半導体素子。
  7. 請求項１から請求項６のいずれか１項に記載の半導体素子であって、
    前記半導体基板の主面に設けられた凹部と、
    前記凹部に設けられた金属層とを有し、
    前記ストライプバンプは、前記金属層と重なって設けられる
    半導体素子。
  8. 請求項４から請求項６のいずれか１項に記載の半導体素子であって、
    複数の前記トランジスタは、ヘテロ接合バイポーラトランジスタである
    半導体素子。
  9. 請求項１から請求項８のいずれか１項に記載の半導体素子と、
    前記半導体素子と対向し、前記半導体素子と電気的に接続されるモジュール基板とを有する電力増幅装置であって、
    前記モジュール基板は、
    前記半導体基板の主面と対向する第１面と、前記第１面と反対側の第２面とを有する絶縁基板と、
    前記絶縁基板の前記第１面に設けられ、前記第１基準電位バンプ、前記第２基準電位バンプ及び前記ストライプバンプにそれぞれ接続され、互いに離隔する複数の第１配線と、を有する
    電力増幅装置。
  10. 請求項９に記載の電力増幅装置であって、
    前記絶縁基板の内層に設けられ、誘電体層を介して複数の前記第１配線と積層され、互いに離隔する複数の第２配線と、
    誘電体層を介して複数の前記第２配線と積層され、複数の前記第２配線よりも前記第１面から離れた位置に設けられる共通の第３配線と、を有し、
    前記ストライプバンプは、共通の前記第３配線を介して、前記第１基準電位バンプ及び前記第２基準電位バンプと電気的に接続される
    電力増幅装置。
JP2019112745A 2019-06-18 2019-06-18 半導体素子及び電力増幅装置 Pending JP2020205550A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019112745A JP2020205550A (ja) 2019-06-18 2019-06-18 半導体素子及び電力増幅装置
TW109118300A TWI750682B (zh) 2019-06-18 2020-06-01 半導體元件及功率放大裝置
US16/904,775 US11289434B2 (en) 2019-06-18 2020-06-18 Semiconductor element and power amplification device
CN202010558348.8A CN112104332A (zh) 2019-06-18 2020-06-18 半导体元件和功率放大装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019112745A JP2020205550A (ja) 2019-06-18 2019-06-18 半導体素子及び電力増幅装置

Publications (1)

Publication Number Publication Date
JP2020205550A true JP2020205550A (ja) 2020-12-24

Family

ID=73750666

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019112745A Pending JP2020205550A (ja) 2019-06-18 2019-06-18 半導体素子及び電力増幅装置

Country Status (4)

Country Link
US (1) US11289434B2 (ja)
JP (1) JP2020205550A (ja)
CN (1) CN112104332A (ja)
TW (1) TWI750682B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112968679B (zh) * 2021-02-08 2023-09-19 锐石创芯(深圳)科技股份有限公司 推挽功率放大系统及射频前段模组

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09266210A (ja) 1996-03-28 1997-10-07 Sharp Corp 半導体装置
JP2004260364A (ja) * 2003-02-25 2004-09-16 Renesas Technology Corp 半導体装置及び高出力電力増幅装置並びにパソコンカード
JP2004364153A (ja) 2003-06-06 2004-12-24 Murata Mfg Co Ltd 回路基板装置
JP2005033350A (ja) 2003-07-09 2005-02-03 Renesas Technology Corp 高周波電力増幅モジュールおよび半導体集積回路装置
JP4828235B2 (ja) 2006-01-18 2011-11-30 ルネサスエレクトロニクス株式会社 半導体装置
TW200905762A (en) * 2007-07-25 2009-02-01 United Microelectronics Corp Semiconductor chip and package process for the same
TWI681524B (zh) * 2017-01-27 2020-01-01 日商村田製作所股份有限公司 半導體晶片
US11380624B2 (en) * 2017-09-30 2022-07-05 Intel Corporation Electromagnetic interference shield created on package using high throughput additive manufacturing
CN109617531B (zh) * 2017-10-04 2023-08-25 株式会社村田制作所 功率放大电路
US10847436B2 (en) * 2017-10-11 2020-11-24 Murata Manufacturing Co., Ltd. Power amplifier module
JP2019186645A (ja) * 2018-04-04 2019-10-24 株式会社村田製作所 半導体装置

Also Published As

Publication number Publication date
US20200402932A1 (en) 2020-12-24
CN112104332A (zh) 2020-12-18
TW202101595A (zh) 2021-01-01
TWI750682B (zh) 2021-12-21
US11289434B2 (en) 2022-03-29

Similar Documents

Publication Publication Date Title
EP3331161B1 (en) Amplifier die with elongated side pads, and amplifier modules that incorporate such amplifier die
US9629246B2 (en) PCB based semiconductor package having integrated electrical functionality
JP5983117B2 (ja) 半導体装置
US11502016B2 (en) Power amplifier module
TWI433292B (zh) 單石微波積體電路
JP2019092009A (ja) 半導体増幅素子及び半導体増幅装置
CN114362698A (zh) 功率放大器模块
US9093442B1 (en) Apparatus and method for achieving wideband RF performance and low junction to case thermal resistance in non-flip bump RFIC configuration
JP2020205550A (ja) 半導体素子及び電力増幅装置
CN114361138A (zh) 晶体管和包含所述晶体管的功率放大器
US11581241B2 (en) Circuit modules with front-side interposer terminals and through-module thermal dissipation structures
WO2020203506A1 (ja) 電力増幅装置
JP7115222B2 (ja) 半導体装置及び増幅器
US9024326B2 (en) Method and design of an RF thru-via interconnect
JP7294385B2 (ja) 半導体増幅素子及び半導体増幅装置
JP2022080639A (ja) 半導体装置
JP2020088468A (ja) 増幅器及び増幅装置
JP2000106386A (ja) 高周波増幅器
JP2009064904A (ja) 銅回路基板およびこれを用いた半導体モジュール装置
JP5987222B2 (ja) 半導体装置
WO2022260141A1 (ja) 受動素子及び電子装置
JP2017139518A (ja) 半導体装置および送信器
JP2021175164A (ja) 電力増幅装置
TW202230519A (zh) 半導體裝置
JP2022051054A (ja) 半導体装置