JP2020010005A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2020010005A
JP2020010005A JP2018132650A JP2018132650A JP2020010005A JP 2020010005 A JP2020010005 A JP 2020010005A JP 2018132650 A JP2018132650 A JP 2018132650A JP 2018132650 A JP2018132650 A JP 2018132650A JP 2020010005 A JP2020010005 A JP 2020010005A
Authority
JP
Japan
Prior art keywords
center line
unit
unit transistors
semiconductor device
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018132650A
Other languages
English (en)
Inventor
後藤　聡
Satoshi Goto
聡 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2018132650A priority Critical patent/JP2020010005A/ja
Priority to US16/440,719 priority patent/US10924071B2/en
Priority to CN201910618826.7A priority patent/CN110719075B/zh
Publication of JP2020010005A publication Critical patent/JP2020010005A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/213—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42304—Base electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/7302—Bipolar junction transistors structurally associated with other devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1405—Shape
    • H01L2224/14051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/14154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1416—Random layout, i.e. layout with no symmetry
    • H01L2224/14164—Random layout, i.e. layout with no symmetry covering only portions of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/111—Indexing scheme relating to amplifiers the amplifier being a dual or triple band amplifier, e.g. 900 and 1800 MHz, e.g. switched or not switched, simultaneously or not
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/267—A capacitor based passive circuit, e.g. filter, being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Amplifiers (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

【課題】複数の単位トランジスタ間の最高温度の低下又は温度ばらつきの低減を実現する半導体装置を提供する。【解決手段】半導体装置は、第１方向及び第１方向に略直交する第２方向により規定される平面と平行な主面を有する半導体基板と、第１周波数帯域の第１信号を増幅して第２信号を出力する複数の第１単位トランジスタと、第２信号を増幅して第３信号を出力する複数の第２単位トランジスタと、を備え、主面は、第１方向と平行な第１辺を含み、半導体基板上において、複数の第２単位トランジスタは、主面の平面視において、第１方向に沿う半導体基板の基板中心線より第１辺の側において、第２方向に沿って整列配置され、複数の第１単位トランジスタは、当該複数の第１単位トランジスタが配置された領域の第１方向に沿う第１中心線が、複数の第２単位トランジスタが配置された領域の第１方向に沿う第２中心線に比べて第１辺から遠くなるように配置される。【選択図】図３

Description

本発明は、半導体装置に関する。
携帯電話等の移動体通信機においては、基地局へ送信する無線周波数（ＲＦ：Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）信号の電力を増幅するために電力増幅回路が用いられる。電力増幅回路においては、高い出力電力レベルを満たすため、並列接続された複数の単位トランジスタが半導体基板に配置される構成（以下、マルチフィンガー構成とも呼ぶ。）が用いられることがある。
マルチフィンガー構成においては、単位トランジスタの配置に応じて単位トランジスタ間に温度ばらつきが生じ得る。ここで、トランジスタは一般的に、温度が高いほど多くの電流が流れるという温度特性を持つ。従って、複数の単位トランジスタ間に温度ばらつきが生じると、温度が高い単位トランジスタに電流が集中し、単位トランジスタ間における電流の流れ方に偏りが発生する。これにより、単位トランジスタの動作が不均一となり、出力電力が不足したり、電力効率が悪化したり、温度が高い単位トランジスタに多くの電流が流れることにより単位トランジスタが熱暴走し、壊れてしまったりするなどの問題がある。
この問題に対処するため、例えば特許文献１には、整列配置された複数の単位トランジスタの中心付近にバイアス回路に含まれるダイオードを配置することにより、単位トランジスタの熱暴走を抑制する構成が開示されている。
特開２０１７−１１２５８８号公報
特許文献１に開示される構成は、初段及び後段の２段の増幅器を備えるため、初段の増幅器と後段の増幅器がいずれも発熱源となる。しかしながら、当該構成においては、このような２段の増幅器の間において一方が他方に与える発熱の影響については考慮されていない。従って、２段の増幅器のレイアウトによっては、複数の単位トランジスタ間の最高温度が高くなったり、温度ばらつきが大きくなったりし得る。
本発明は、かかる事情に鑑みてなされたものであり、複数の単位トランジスタ間の最高温度の低下又は温度ばらつきの低減を実現する半導体装置を提供することを目的とする。
かかる目的を達成するため、本発明の一側面に係る半導体装置は、第１方向及び第１方向に略直交する第２方向により規定される平面と平行な主面を有する半導体基板と、第１周波数帯域の第１信号を増幅して第２信号を出力する複数の第１単位トランジスタと、第２信号を増幅して第３信号を出力する複数の第２単位トランジスタと、を備え、主面は、第１方向と平行な第１辺を含み、半導体基板上において、複数の第２単位トランジスタは、主面の平面視において、第１方向に沿う半導体基板の基板中心線より第１辺の側において、第２方向に沿って整列配置され、複数の第１単位トランジスタは、当該複数の第１単位トランジスタが配置された領域の第１方向に沿う第１中心線が、複数の第２単位トランジスタが配置された領域の第１方向に沿う第２中心線に比べて第１辺から遠くなるように配置される。
本発明によれば、複数の単位トランジスタ間の最高温度の低下又は温度ばらつきの低減を実現する半導体装置を提供することができる。
本発明の第１実施形態に係る半導体装置に形成される電力増幅回路の回路図である。 増幅器を構成する１つの単位セルの構造を示した平面図である。 本発明の第１実施形態に係る半導体装置の平面図である。 比較例に係る半導体装置における温度分布を示すシミュレーション結果である。 本発明の第１実施形態に係る半導体装置における温度分布を示すシミュレーション結果である。 本発明の第２実施形態に係る半導体装置の平面図である。 本発明の第３実施形態に係る半導体装置の平面図である。 本発明の第４実施形態に係る半導体装置の平面図である。 本発明の第５実施形態に係る半導体装置の平面図である。 本発明の第５実施形態に係る半導体装置における温度分布を示すシミュレーション結果である。 本発明の第６実施形態に係る半導体装置の平面図である。 本発明の第６実施形態に係る半導体装置における温度分布を示すシミュレーション結果である。 本発明の第７実施形態に係る半導体装置の平面図である。 参考例に係る半導体装置の平面図である。
以下、本発明の実施の形態について、図面を参照しつつ詳細に説明する。以下の図面の記載において、同一又は類似の構成要素は同一又は類似の符号で表している。図面は例示であり、各部の寸法や形状は模式的なものであり、本願発明の技術的範囲を当該実施形態に限定して解するべきではない。
図１は、本発明の第１実施形態に係る半導体装置に形成される電力増幅回路の回路図である。図１に示されるように、電力増幅回路１は、例えば、携帯電話等の移動体通信機に搭載され、基地局に送信する無線周波数（ＲＦ：Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）信号の電力を増幅する。なお、増幅されるＲＦ信号の周波数は、例えば数〜数十ＧＨｚ程度である。
電力増幅回路１は、２つの経路１Ａ，１Ｂを備える。２つの経路１Ａ，１Ｂは、例えば増幅するＲＦ信号の通信規格の相違や周波数帯域の相違などによって使い分けられる。ここでは、経路１Ａに第１周波数帯域の入力信号ＲＦ１ａが供給され、経路１Ｂに第２周波数帯域の入力信号ＲＦ１ｂが供給されるものとする。
経路１Ａ，１Ｂは、それぞれ、初段（ドライブ段）の増幅器１０ａ，１０ｂと後段（パワー段）の増幅器２０ａ，２０ｂを備え、２段階で電力を増幅する。具体的に、経路１Ａでは、初段の増幅器１０ａが第１周波数帯域の入力信号ＲＦ１ａ（第１信号）を増幅して増幅信号ＲＦ２ａ（第２信号）を出力し、後段の増幅器２０ａが増幅信号ＲＦ２ａをさらに増幅して増幅信号ＲＦ３ａ（第３信号）を出力する。同様に、経路１Ｂでは、初段の増幅器１０ｂが第２周波数帯域の入力信号ＲＦ１ｂ（第４信号）を増幅して増幅信号ＲＦ２ｂ（第５信号）を出力し、後段の増幅器２０ｂが増幅信号ＲＦ２ｂをさらに増幅して増幅信号ＲＦ３ｂ（第６信号）を出力する。
経路１Ａは、例えば増幅器１０ａ，２０ａと、バイアス回路３０ａ，４０ａと、インダクタ５０ａ，６０ａと、を備える。初段の増幅器１０ａは、単位トランジスタ１１ａ（第１単位トランジスタ）と、キャパシタ１２ａと、抵抗素子１３ａと、を備え、後段の増幅器２０ａは、単位トランジスタ２１ａ（第２単位トランジスタ）と、キャパシタ２２ａと、抵抗素子２３ａと、を備える。同様に、経路１Ｂは、増幅器１０ｂ，２０ｂと、バイアス回路３０ｂ，４０ｂと、インダクタ５０ｂ，６０ｂと、を備える。初段の増幅器１０ｂは、単位トランジスタ１１ｂ（第３単位トランジスタ）と、キャパシタ１２ｂと、抵抗素子１３ｂと、を備え、後段の増幅器２０ｂは、単位トランジスタ２１ｂ（第４単位トランジスタ）と、キャパシタ２２ｂと、抵抗素子２３ｂと、を備える。以下、経路１Ａの構成を例に詳細に説明する。なお、経路１Ｂの構成は経路１Ａの構成と同様とすることができるため、同様の符号を付して説明を省略する。
単位トランジスタ１１ａ，２１ａは、例えばヘテロ接合バイポーラトランジスタ（ＨＢＴ：Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等のバイポーラトランジスタにより構成される。ここで、「単位トランジスタ」とは、少なくともベース層、コレクタ層及びエミッタ層を含み、トランジスタとして機能する最小単位の構成のことを指す。
単位トランジスタ１１ａは、コレクタにインダクタ５０ａを経由して電源電圧Ｖｃｃが供給され、ベースにキャパシタ１２ａを経由して入力信号ＲＦ１ａが供給され、エミッタが接地に接続される。また、単位トランジスタ１１ａのベースには、バイアス回路３０ａから抵抗素子１３ａを経由してバイアス電流又はバイアス電圧が供給される。これにより、単位トランジスタ１１ａのコレクタから、入力信号ＲＦ１ａの電力を増幅した増幅信号ＲＦ２ａが出力される。同様に、単位トランジスタ２１ａは、コレクタにインダクタ６０ａを経由して電源電圧Ｖｃｃが供給され、ベースにキャパシタ２２ａを経由して増幅信号ＲＦ２ａが供給され、エミッタが接地に接続される。また、単位トランジスタ２１ａのベースには、バイアス回路４０ａから抵抗素子２３ａを経由してバイアス電流又はバイアス電圧が供給される。これにより、単位トランジスタ２１ａのコレクタから、増幅信号ＲＦ２ａの電力をさらに増幅した増幅信号ＲＦ３ａが出力される。
なお、単位トランジスタ１１ａ，２１ａとして、ＨＢＴの代わりに電界効果トランジスタ（ＭＯＳＦＥＴ：Ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）が用いられてもよい。この場合、コレクタ、ベース、エミッタを、それぞれ、ドレイン、ゲート、ソースに読み替えればよい。
キャパシタ１２ａ，２２ａは、それぞれ、入力信号ＲＦ１ａ及び増幅信号ＲＦ２ａから直流成分を遮断し、交流成分を通過させる。抵抗素子１３ａ，２３ａは、それぞれ、バイアス回路３０ａ，４０ａの出力と単位トランジスタ１１ａ，２１ａのベースとの間に接続される。キャパシタ１２ａ，２２ａと抵抗素子１３ａ，２３ａは、それぞれ、単位トランジスタ１１ａ，２１ａのベースに付加素子として接続される。単位トランジスタ１１ａ，２１ａとこれらの付加素子は、例えば１つの単位セルを構成する。
図２は、増幅器を構成する１つの単位セルの構造を示した平面図である。なお、初段の増幅器１０ａと後段の増幅器２０ａは同様の構成とすることができ、説明の便宜上、図２では初段の増幅器１０ａを例として説明する。
図２に示されるように、単位セル７０においては、後述する半導体基板の主面の平面視において、単位トランジスタ１１ａと、キャパシタ１２ａと、抵抗素子１３ａとが並べて形成される。単位トランジスタ１１ａは、平面視において、矩形状のエミッタ層８０の両外側にベース層８１が配置され、ベース層８１のさらに両外側にコレクタ層８２が配置される。また、エミッタ層８０、ベース層８１、及びコレクタ層８２の上に、それぞれ、エミッタ電極８３、ベース電極８４、コレクタ電極８５が設けられる。ベース電極８４が延在する先にキャパシタ１２ａが配置され、キャパシタ１２ａのさらに先に抵抗素子１３ａが配置される。
なお、図１では、各増幅器１０ａ，２０ａに含まれる各要素が１つの回路記号により図示されているが、本実施形態における増幅器１０ａ，２０ａは、それぞれ、複数の単位セルを含んでいる。そして、複数の単位セル間において、各単位トランジスタのコレクタ同士、エミッタ同士及びベース同士は互いに電気的に接続される。これにより、複数の単位セルは並列接続された構成となり、全体として１つの増幅器として動作する。
図１に戻り、バイアス回路３０ａ，４０ａは、それぞれ、バイアス電流又はバイアス電圧を生成し、抵抗素子１３ａ，２３ａを経由して単位トランジスタ１１ａ，２１ａのベースに供給する。
インダクタ５０ａ，６０ａは、それぞれ、単位トランジスタ１１ａ，２１ａのコレクタから電源回路（不図示）へのＲＦ信号の漏出を防止する。
なお、図１においては図示が省略されているが、電力増幅回路１は、各増幅器１０ａ，２０ａ及び各増幅器１０ｂ，２０ｂの前後に、インピーダンスを整合させる整合回路を備えていてもよい。
次に、図３を参照して、電力増幅回路１が半導体基板上に形成される際のレイアウトについて説明する。
図３は、本発明の第１実施形態に係る半導体装置の平面図である。なお、図３においては、上述の電力増幅回路１が備える要素のうち、動作状態において発熱源となり得る増幅器１０ａ，２０ａ，１０ｂ，２０ｂについて図示し、他の要素については図示を省略する。
図３に示されるように、半導体装置１００Ａは、例えば、半導体基板１１０と、当該半導体基板１１０の上に形成された増幅器１０ａ，２０ａ，１０ｂ，２０ｂと、当該増幅器１０ａ，２０ａ，１０ｂ，２０ｂの上に形成されたバンプ１２０〜１２４と、を備える。
半導体基板１１０は、Ｘ軸（第２方向）及びＸ軸と略直交するＹ軸（第１方向）により規定されるＸＹ平面と平行な主面１１１を有する。主面１１１は、互いに対向しＹ軸に沿う辺１１２（第１辺），１１３（第２辺）と、互いに対向しＸ軸に沿う辺１１４，１１５を有する矩形状を成す。以下、辺１１２〜１１５を併せて「外枠」とも呼ぶ。また、Ｙ軸に沿う半導体基板１１０の中心線Ｃ１（基板中心線）と、Ｘ軸に沿う半導体基板１１０の中心線Ｃ２との交点を中心Ｏとする。
半導体基板１１０の主面１１１の平面視において、中心線Ｃ１より辺１１２の側に経路１Ａに含まれる増幅器１０ａ，２０ａが形成され、辺１１３の側に経路１Ｂに含まれる増幅器１０ｂ，２０ｂが形成される。なお、これらの２つの経路１Ａ，１Ｂは、同時に動作してもよく、あるいは一方の経路が増幅動作を行う場合は他方の経路は増幅動作を行わなくてもよい。
本実施形態において、初段の増幅器１０ａ，１０ｂは、それぞれ４個の単位セル７１ａ，７１ｂを含み、後段の増幅器２０ａ，２０ｂは、それぞれ、１６個の単位セル７２ａ，７２ｂを含む。なお、増幅器を構成する単位セルの数はそれぞれ一例であり、これに限定されない。一般的に、初段の増幅器に比べて後段の増幅器の方が出力電力が大きいため、単位セルの数も多くなる。
初段の４個の単位セル７１ａ，７１ｂは、それぞれ、半導体基板１１０の主面１１１の平面視において、主面１１１の中心Ｏを含む矩形状の中心領域Ｒｉｎに配置される。他方、後段の１６個の単位セル７２ａ，７２ｂは、それぞれ、半導体基板１１０の主面１１１の平面視において、中心領域Ｒｉｎを取り囲む環状の周辺領域Ｒｏｕｔに配置される。また、図３に示されるように、経路１Ａの単位セル７１ａ，７２ａと、経路１Ｂの単位セル７１ｂ，７２ｂとは、半導体基板１１０の中心線Ｃ１を基準として対称となるように配置されている。
より具体的には、経路１Ａの４個の単位セル７１ａは、中心線Ｃ１より辺１１２側の中心領域Ｒｉｎにおいて、Ｘ軸方向に沿って一列に整列配置されている。また、経路１Ａの１６個の単位セル７２ａは、中心線Ｃ１より辺１１２側の周辺領域Ｒｏｕｔにおいて、Ｘ軸方向に沿って一列に整列配置されている。ここで、単位セル７１ａに含まれる各単位トランジスタが配置された領域ＲｄａのＹ軸に沿う中心線（図３においては、４個の単位セル７１ａを２個ずつに分ける境界線）を中心線Ｃ３（第１中心線）とし、単位セル７２ａに含まれる各単位トランジスタが配置された領域ＲｐａのＹ軸に沿う中心線（図３においては、１６個の単位セル７２ａを８個ずつに分ける境界線）を中心線Ｃ４（第２中心線）とする。本実施形態では、中心線Ｃ３の方が、中心線Ｃ４より辺１１２から遠い位置に配置されている。
同様に、経路１Ｂの４個の単位セル７１ｂは、中心線Ｃ１より辺１１３側の中心領域Ｒｉｎにおいて、Ｘ軸方向に沿って一列に整列配置されている。また、経路１Ｂの１６個の単位セル７２ｂは、中心線Ｃ１より辺１１３側の周辺領域Ｒｏｕｔにおいて、Ｘ軸方向に沿って一列に整列配置されている。ここで、単位セル７１ｂに含まれる各単位トランジスタが配置された領域ＲｄｂのＹ軸に沿う中心線（図３においては、４個の単位セル７１ｂを２個ずつに分ける境界線）を中心線Ｃ５（第３中心線）とし、単位セル７２ｂに含まれる各単位トランジスタが配置された領域ＲｐｂのＹ軸に沿う中心線（図３においては、１６個の単位セル７２ｂを８個ずつに分ける境界線）を中心線Ｃ６（第４中心線）とする。本実施形態では、中心線Ｃ５の方が、中心線Ｃ６より辺１１３から遠い位置に配置されている。
また、中心領域Ｒｉｎにおいて、経路１Ａの４個の単位セル７１ａと、経路１Ｂの４個の単位セル７１ｂは、Ｘ軸方向に隣接して配置されている。初段の増幅器１０ａ，１０ｂと後段の増幅器２０ａ，２０ｂをこのように配置する作用及び効果については後述する。
複数の単位セルの配置に応じて、複数のバンプ１２０〜１２４が配置される。本実施形態では、各単位トランジスタがＸ軸方向に沿って整列配置されるため、バンプ１２０〜１２４は、Ｘ軸方向に沿って細長い楕円形状を成す。なお、図３では、単位セルとバンプとの位置関係を示すために、バンプが透けて描かれているが、実施形態においては、半導体基板１１０の主面１１１上に単位セルが形成され、その上にバンプが形成される。
具体的に、バンプ１２０は、中心領域Ｒｉｎにおいて、４個の単位セル７１ａに含まれる各単位トランジスタと、４個の単位セル７１ｂに含まれる各単位トランジスタに少なくとも一部が重なるように配置される。バンプ１２０は、合計８個の単位トランジスタの各エミッタ層と電気的に接続され、エミッタ電極として機能する。すなわち、バンプ１２０は、経路１Ａの増幅器１０ａと経路１Ｂの増幅器１０ｂとの間で共有されている。
バンプ１２１は、１６個の単位セル７２ａのうち、中心線Ｃ４より辺１１２側の８個の単位セルに含まれる各単位トランジスタに少なくとも一部が重なるように配置される。また、バンプ１２２は、１６個の単位セル７２ａのうち、中心線Ｃ４より中心線Ｃ１側の８個の単位セルに含まれる各単位トランジスタに少なくとも一部が重なるように配置される。バンプ１２１，１２２は、それぞれ、８個の単位トランジスタの各エミッタ層と電気的に接続され、エミッタ電極として機能する。
同様に、バンプ１２３は、１６個の単位セル７２ｂのうち、中心線Ｃ６より辺１１３側の８個の単位セルに含まれる各単位トランジスタに少なくとも一部が重なるように配置される。また、バンプ１２４は、１６個の単位セル７２ｂのうち、中心線Ｃ６より中心線Ｃ１側の８個の単位セルに含まれる各単位トランジスタに少なくとも一部が重なるように配置される。バンプ１２３，１２４は、それぞれ、８個の単位トランジスタの各エミッタ層と電気的に接続され、エミッタ電極として機能する。
半導体装置１００Ａは、いわゆるフリップチップ構造であり、半導体基板１１０がモジュール基板に実装された際に、バンプ１２０〜１２４が当該モジュール基板における接地電極に電気的に接続される。これにより、各単位トランジスタのエミッタが接地に接続される。なお、バンプ１２０〜１２４の材料は特に限定されないが、例えばＣｕピラーバンプであってもよい。
次に、増幅器１０ａ，１０ｂ，２０ａ，２０ｂの配置の作用及び効果について、経路１Ａを例として説明する。単位セル７１ａ，７２ａは、それぞれ、動作状態において発熱源となり得る。また、単位セル７１ａと単位セル７２ａは同時に動作し得るため、初段の単位セル７１ａの発熱が、後段の単位セル７２ａの温度に影響を与える。ここで、半導体基板１１０においては、中心領域Ｒｉｎに比べて周辺領域Ｒｏｕｔの方が外枠までの距離が短く、放熱される領域が限られるため、温度が上昇しやすいと考えられる。従って、例えば経路１Ａの後段の増幅器２０ａにおいては、１６個の単位セル７２ａのうち、外枠に近い単位セルの方が外枠から遠い単位セルより温度が上昇しやすい。上述のとおり、半導体装置１００Ａでは、１６個の単位セル７２ａは、Ｘ軸方向に沿って一列に整列配置されている。従って、辺１１４，１１５との距離は一様であるが、辺１１２との距離にばらつきがある。これにより、辺１１２に近い単位セルの方が、辺１１２から遠い単位セルに比べて温度が高くなると考えられる。
この点、半導体装置１００Ａでは、上述のとおり、初段の４個の単位トランジスタが形成された領域Ｒｄａの中心線Ｃ３が、後段の１６個の単位トランジスタが形成された領域Ｒｐａの中心線Ｃ４より辺１１２から遠い。これにより、初段の増幅器の中心線Ｃ３が、中心線Ｃ４の付近や、中心線Ｃ４より辺１１２側に配置される構成に比べて、後段の増幅器２０ａにおける辺１１２に近い単位セルの温度上昇を抑制することができる。従って、後段の増幅器２０ａに含まれる単位セル７２ａ間の最高温度を低下させ、温度ばらつきを低減させることができる。また、経路１Ｂにおいても同様に、初段の４個の単位トランジスタが形成された領域Ｒｄｂの中心線Ｃ５が、後段の１６個の単位トランジスタが形成された領域Ｒｐｂの中心線Ｃ６より辺１１３から遠いことにより、辺１１３に近い単位セルの温度上昇を抑制することができる。
このように、本実施形態によれば、増幅器を構成する単位トランジスタ間の温度ばらつきを抑制することができるため、出力電力の不足や電力効率の悪化、さらには熱暴走に起因するトランジスタの破壊を防ぐことができる。
また、本実施形態では、初段の増幅器１０ａ，２０ａに含まれる単位トランジスタのエミッタ層に接続されるバンプ１２０が、経路１Ａと経路１Ｂとの間で共有される。これにより、経路ごとにバンプが設けられる構成に比べて、バンプの面積を拡大することができる。さらに、当該バンプ１２０が接続されるモジュール基板側の接地電極の面積もまた、拡大することができる。従って、経路ごとにバンプが設けられる構成に比べて、エミッタの抵抗成分及びインダクタンス成分が低減され、増幅器１０ａ，１０ｂのゲインの低下を抑制することができる。
なお、本実施形態では、図３に示されるように、バンプ１２０〜１２４がそれぞれ各単位トランジスタの直上ではなく、単位トランジスタからＹ軸方向にずれるように配置されている。これにより、半導体基板１１０をモジュール基板に実装する際に、バンプ１２０〜１２４を経由して各単位トランジスタにかかる応力が緩和され、単位トランジスタの故障を防ぐことができる。なお、単位トランジスタの直上にバンプが形成される構成を本発明から除外する意図ではない。
また、本実施形態では、単位セル７１ａ，７１ｂ，７２ａ，７２ｂがそれぞれ一列に整列配置された構成が示されているが、これらは必ずしも一列でなくてもよく、２列以上に整列配置されていてもよい。
また、本実施形態では、半導体基板１１０に２つの経路１Ａ，１Ｂが形成された構成が示されているが、これに代えて、いずれか一方の経路が形成されていてもよい。その場合、経路が形成されない領域に、増幅器とは異なる要素が形成されていてもよい。
また、本実施形態では、各経路１Ａ，１Ｂが備える増幅器の段数が２段である構成が示されているが、当該段数は２段に限られず、３段以上であってもよい。その場合、上述の「初段」は２段目以降の増幅器であってもよく、上述の「後段」は「初段」に相当する増幅器より後段であれば何段目であってもよい。
図４Ａは、比較例に係る半導体装置における温度分布を示すシミュレーション結果であり、図４Ｂは、本発明の第１実施形態に係る半導体装置における温度分布を示すシミュレーション結果である。ここで、比較例とは、図４Ａに示されるように、上述の半導体装置１００Ａに比べて、初段の増幅器が後段の増幅器の中心線の付近に形成された構成である。なお、これらのシミュレーションは、経路１Ａが増幅動作を行い、経路１Ｂは増幅動作を行わない場合の結果である。すなわち、経路１Ｂが形成された領域は、経路１Ａが形成された領域に発熱の影響を与えないものとする。また、これらのシミュレーションは、初段の増幅器の消費電力を０．３Ｗとし、後段の増幅器の消費電力を１．０Ｗとした場合の結果である。これらの諸条件は、後述する図９及び図１１に示されるシミュレーションにおいても同様である。
まず、図４Ａ及び図４Ｂから、比較例に係る半導体装置及び本実施形態に係る半導体装置１００Ａともに、後段の増幅器において半導体基板の外枠に近い単位トランジスタの方が、外枠から遠い単位トランジスタに比べて温度が高いことが分かる。しかしながら、特に外枠に近い８個の単位トランジスタを比較すると、比較例に係る半導体装置に比べて、半導体装置１００Ａの方が温度が低い。具体的には、比較例では、後段の複数の単位トランジスタの最高温度が９９．４度であり、最高温度と最低温度の差が９．０度である。他方、半導体装置１００Ａでは、後段の複数の単位トランジスタの最高温度が９５．４度であり、最高温度と最低温度の差が７．０度である。従って、半導体装置１００Ａは、比較例に比べて、単位トランジスタの最高温度が低下し、温度のばらつきもまた抑制されていると言える。
図５は、本発明の第２実施形態に係る半導体装置の平面図である。なお、以下では第１実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。また、各単位セルは、他の実施形態と配置又は詳細な構成が異なっていても、説明の便宜上、図３における符号と同様の符号を用いる。
図５に示されるように、半導体装置１００Ｂは、図３に示される半導体装置１００Ａに比べて、各経路１Ａ，１Ｂにおける初段の単位セルの向き、及びそれに伴うバンプの形状が異なる。具体的に、半導体装置１００Ｂは、バンプ１２０の代わりにバンプ１２５を備える。
本実施形態では、経路１Ａの初段の増幅器１０ａ及び経路１Ｂの初段の増幅器１０ｂにおいて、４個の単位セル７１ａ，７１ｂは、それぞれ、Ｙ軸方向に沿って整列配置されている。単位セル７１ａに含まれる各単位トランジスタが配置された領域ＲｄａのＹ軸に沿う中心線（図５においては、４個の単位トランジスタを横切る線）を中心線Ｃ７（第１中心線）とし、単位セル７１ｂに含まれる各単位トランジスタが配置された領域ＲｄｂのＹ軸に沿う中心線（図５においては、４個の単位トランジスタを横切る線）を中心線Ｃ８とする。バンプ１２５は、バンプ１２０と同様に、経路１Ａと経路１Ｂの双方の単位セルの少なくとも一部と重なるように、単位セル７１ａ，７１ｂ上に配置されている。
このような構成であっても、半導体装置１００Ｂでは、初段の４個の単位トランジスタが形成された領域Ｒｄａの中心線Ｃ７が、後段の１６個の単位トランジスタが形成された領域Ｒｐａの中心線Ｃ４より辺１１２から遠い位置に配置される。また、経路１Ｂにおいても同様に、初段の４個の単位トランジスタが形成された領域Ｒｄｂの中心線Ｃ８が、後段の１６個の単位トランジスタが形成された領域Ｒｐｂの中心線Ｃ６より辺１１３から遠い位置に配置される。従って、半導体装置１００Ａと同様の効果を得ることができる。なお、図５に示される単位セル７１ａ，７１ｂのように、各単位セルにおいて、単位トランジスタとキャパシタとは隣接して配置されていてもよい。
図６は、本発明の第３実施形態に係る半導体装置の平面図である。図６に示されるように、半導体装置１００Ｃは、図３に示される半導体装置１００Ａに比べて、各経路１Ａ，１Ｂにおける後段の増幅器２０ａ，２０ｂの単位セルの向き、及びそれに伴うバンプの形状及び個数が異なる。具体的に、半導体装置１００Ｃは、バンプ１２１〜１２４の代わりにバンプ１２６〜１３３を備える。
本実施形態では、経路１Ａの後段の増幅器２０ａにおいて、１６個の単位セル７２ａは、Ｘ軸方向に沿って４個ずつ整列配置されている。Ｘ軸方向に沿った４個の単位セルを１列とすると、当該列がＹ軸方向に４列整列配置されている。なお、本実施形態において、領域ＲｐａのＹ軸に沿う中心線Ｃ４は、４個の単位セル７２ａを２個ずつに分ける境界線であり、領域ＲｐｂのＹ軸に沿う中心線Ｃ６は、４個の単位セル７２ｂを２個ずつに分ける境界線である。バンプ１２６〜１２９は、それぞれ、Ｙ軸方向に沿って整列配置された４個の単位セルにわたって配置されている。経路１Ｂにおいても同様に、後段の増幅器２０ｂにおいて、１６個の単位セル７２ｂは、Ｘ軸方向に沿って４個ずつ整列配置されている。Ｘ軸方向に沿った４個の単位セルを１列とすると、当該列がＹ軸方向に４列整列配置されている。バンプ１３０〜１３３は、それぞれ、Ｙ軸方向に沿って整列配置された４個の単位セルにわたって配置されている。
このような構成であっても、半導体装置１００Ｃでは、初段の４個の単位トランジスタが形成された領域Ｒｄａの中心線Ｃ３が、後段の４個の単位トランジスタが形成された領域Ｒｐａの中心線Ｃ４より辺１１２から遠い位置に配置される。また、経路１Ｂにおいても同様に、初段の４個の単位トランジスタが形成された領域Ｒｄｂの中心線Ｃ５が、後段の４個の単位トランジスタが形成された領域Ｒｐｂの中心線Ｃ６より辺１１３から遠い位置に配置される。従って、半導体装置１００Ａと同様の効果を得ることができる。なお、図７に示される単位セル７２ａ，７２ｂのように、各単位セルは同じ向きに配置される構成に限られず、単位トランジスタ側とキャパシタ側とか互い違いに配置されていてもよい。
図７は、本発明の第４実施形態に係る半導体装置の平面図である。図７に示されるように、半導体装置１００Ｄは、図３に示される半導体装置１００Ａに比べて、経路１Ｂにおける後段の増幅器２０ｂの配置、及びそれに伴うバンプの配置が異なる。
本実施形態では、経路１Ｂの後段の増幅器２０ｂに含まれる１６個の単位セル７２ｂが、半導体基板１１０の中心線Ｃ１より辺１１３側の周辺領域Ｒｏｕｔにおいて、Ｙ軸方向に沿って一列に整列配置されている。なお、１６個の単位トランジスタが形成された領域ＲｐｂのＸ軸方向に沿う中心線は、半導体基板１１０の中心線Ｃ２に重なっている。また、経路１Ｂの初段の増幅器１０ｂに含まれる単位セル７１ｂは、当該中心線Ｃ２の付近に配置されている。バンプ１２３，１２４は、単位セル７２ｂの配置に応じて、当該単位セル７２ｂ上に配置されている。
このように、経路１Ａと経路１Ｂは、必ずしも両方の経路において初段の単位トランジスタが形成された領域の中心線が、後段の単位トランジスタが形成された領域の中心線より外枠から遠くに配置されていなくてもよく、いずれか一方の経路が当該条件を満たしていればよい。また、図７に示されるように、経路１Ａの増幅器１０ａ，２０ａと経路１Ｂの増幅器１０ｂ，２０ｂは、中心線Ｃ１を基準として対称に配置されていなくてもよい。
図８は、本発明の第５実施形態に係る半導体装置の平面図である。図８に示されるように、半導体装置１００Ｅは、図３に示される半導体装置１００Ａに比べて、各経路１Ａ，１Ｂにおける初段の増幅器１０ａ，１０ｂの配置、及びそれに伴うバンプの形状が異なる。具体的に、半導体装置１００Ｅは、バンプ１２０の代わりにバンプ１３４，１３５を備える。
本実施形態では、経路１Ａの初段の増幅器１０ａと経路１Ｂの初段の増幅器１０ｂが、いずれも半導体基板１１０の中心領域Ｒｉｎに形成されているものの、両者が隣接せず、離れて形成されている。これに伴い、バンプ１３４，１３５は、２つの経路１Ａ，１Ｂにおいて共有されず、各々の単位セル７１ａ，７１ｂ上に形成されている。
このように、経路１Ａの初段の増幅器１０ａと経路１Ｂの初段の増幅器１０ｂは、必ずしも隣接して配置されていなくてもよく、増幅器１０ａと増幅器１０ｂとの間に空間が設けられていてもよい。このような構成であっても、半導体装置１００Ｅでは、初段の４個の単位トランジスタが形成される領域Ｒｄａの中心線Ｃ３が、後段の１６個の単位トランジスタが形成される領域Ｒｐａの中心線Ｃ４より辺１１２から遠い位置に配置される。また、経路１Ｂにおいても同様に、初段の４個の単位トランジスタが形成される領域Ｒｄｂの中心線Ｃ５が、後段の１６個の単位トランジスタが形成される領域Ｒｐｂの中心線Ｃ６より辺１１３から遠い位置に配置される。従って、半導体装置１００Ａと同様の効果を得ることができる。
図９は、本発明の第５実施形態に係る半導体装置における温度分布を示すシミュレーション結果である。
具体的に、半導体装置１００Ｅは、後段の複数の単位トランジスタのうち最高温度が９６．０度であり、最高温度と最低温度の差が８．４度である。従って、半導体装置１００Ｅは、半導体装置１００Ａに比べると効果はやや劣るものの、図４Ａに示される比較例に比べて、最高温度が低下し、温度ばらつきが抑制されていると言える。
図１０は、本発明の第６実施形態に係る半導体装置の平面図である。図１０に示されるように、半導体装置１００Ｆは、図３に示される半導体装置１００Ａに比べて、各経路１Ａ，１Ｂにおける初段の増幅器１０ａ，１０ｂ、及びそれに伴うバンプの配置が入れ替わっている点において異なる。
すなわち、本実施形態では、経路１Ａの初段の増幅器１０ａが半導体基板１１０の中心線Ｃ１より辺１１３の側に配置され、経路１Ｂの初段の増幅器１０ｂが半導体基板１１０の中心線Ｃ１より辺１１２の側に配置されている。これにより、経路１Ａと経路１Ｂとは、半導体基板１１０上のいずれかの領域において交差することとなる。なお、半導体基板１１０が複数の層を含み、これらの複数の層のうち互いに異なる層において経路１Ａと経路１Ｂとが交差することにより、第１周波数帯域の信号と第２周波数帯域の信号が混ざらずに当該配置が実現する。
上述の構成により、半導体装置１００Ｆでは、半導体装置１００Ａに比べて、初段の単位トランジスタが形成された領域Ｒｄａの中心線Ｃ３を、後段の単位トランジスタが形成された領域Ｒｐａの中心線Ｃ４からさらに遠ざけることができる。また、経路１Ｂにおいても同様に、初段の単位トランジスタが形成された領域Ｒｄｂの中心線Ｃ５を、後段の単位トランジスタが形成された領域Ｒｐｂの中心線Ｃ６からさらに遠ざけることができる。従って、半導体装置１００Ｆによると、半導体装置１００Ａに比べてさらに、複数の単位トランジスタ間における最高温度を低下させ、温度ばらつきを抑制することができる。
図１１は、本発明の第６実施形態に係る半導体装置における温度分布を示すシミュレーション結果である。
具体的に、半導体装置１００Ｆでは、後段の増幅器２０ａに含まれる複数の単位トランジスタのうち最高温度が９４．７度であり、最高温度と最低温度の差が６．５度である。すなわち、半導体装置１００Ｆによると、半導体装置１００Ａに比べてさらに最高温度が低下し、温度ばらつきが抑制されている。
図１２は、本発明の第７実施形態に係る半導体装置の平面図である。図１２に示されるように、半導体装置１００Ｇでは、経路１Ａの初段の増幅器１０ａに含まれる４個の単位セル７１ａが、半導体基板１１０の中心領域Ｒｉｎにおいて、中心線Ｃ１をまたぐようにＸ軸方向に整列配置されている。同様に、経路１Ｂの初段の増幅器１０ｂに含まれる４個の単位セル７１ｂが、半導体基板１１０の中心領域Ｒｉｎにおいて、中心線Ｃ１をまたぐようにＸ軸方向に整列配置されている。単位セル７１ａと単位セル７１ｂは、中心線Ｃ２を基準として対称となるように配置されている。なお、半導体装置１００Ｇにおける単位セル７１ａ，７１ｂ及びバンプ１２５の配置は、図５に示される半導体装置１００Ｂにおける単位セル７１ａ，７１ｂ及びバンプ１２５の配置をＸＹ平面においてそれぞれ時計回りに９０度回転させた構成である。
経路１Ａの後段の増幅器２０ａに含まれる１６個の単位セル７２ａは、中心線Ｃ１より辺１１２側の周辺領域Ｒｏｕｔにおいて、４個ずつＸ軸方向に整列配置されている。同様に、経路１Ｂの後段の増幅器２０ｂに含まれる１６個の単位セル７２ｂは、中心線Ｃ１より辺１１３側の周辺領域Ｒｏｕｔにおいて、４個ずつＸ軸方向に整列配置されている。なお、本実施形態において、領域ＲｐａのＹ軸に沿う中心線Ｃ４は、４個の単位セル７２ａを２個ずつに分ける境界線であり、領域ＲｐｂのＹ軸に沿う中心線Ｃ６は、４個の単位セル７２ｂを２個ずつに分ける境界線である。なお、半導体装置１００Ｇにおける単位セル７２ａ，７２ｂ及びバンプ１２６〜１３３の配置は、図６に示される半導体装置１００Ｃにおける単位セル７２ａ，７２ｂ及びバンプ１２６〜１３３の配置をＸＹ平面においてそれぞれ時計回り及び反時計回りに９０度回転させた構成である。
このような構成であっても、半導体装置１００Ｇでは、初段の４個の単位トランジスタが形成された領域Ｒｄａの中心線Ｃ３が、後段の１６個の単位トランジスタが形成された領域Ｒｐａの中心線Ｃ４より辺１１２から遠い位置に配置される。また、経路１Ｂにおいても同様に、初段の４個の単位トランジスタが形成された領域Ｒｄｂの中心線Ｃ５が、後段の１６個の単位トランジスタが形成された領域Ｒｐｂの中心線Ｃ６より辺１１３から遠い位置に配置される。従って、半導体装置１００Ａと同様の効果を得ることができる。
図１３は、参考例に係る半導体装置の平面図である。なお、説明の便宜上、上述の実施形態において説明された構成要素に対応する構成要素については、同様の符号を用いて説明を省略する。図１３に示されるように、半導体装置２００Ａでは、図７に示される半導体装置１００Ｄに比べて、経路１Ｂに加えて経路１Ａの後段の増幅器２０ａもまた、Ｙ軸方向に沿って配置される。
具体的に、増幅器２０ａに含まれる１６個の単位セル７２ａは、中心線Ｃ１より辺１１２側の周辺領域Ｒｏｕｔにおいて、Ｙ軸方向に沿って一列に整列配置されている。また、これに伴って、バンプ１２１，１２２が単位セル７２ａ上に配置されている。
本参考例では、初段の増幅器１０ａ，１０ｂに含まれる単位セル７１ａ，７１ｂ上に形成されたバンプ１２０が、２つの経路１Ａ，１Ｂで共有されることにより、経路ごとにバンプが設けられる構成に比べて、バンプの面積を拡大することができる。さらに、当該バンプ１２０が接続されるモジュール基板側の接地電極の面積もまた拡大することができる。従って、経路ごとにバンプが設けられる構成に比べて、エミッタの抵抗成分及びインダクタンス成分が低減され、増幅器１０ａ，１０ｂのゲインの低下を抑制することができる。
以上、本発明の例示的な実施形態について説明した。半導体装置１００Ａ〜１００Ｇは、ＸＹ平面と平行な主面を有する半導体基板１１０と、第１周波数帯域の入力信号ＲＦ１ａを増幅して増幅信号ＲＦ２ａを出力する複数の第１単位トランジスタと、増幅信号ＲＦ２ａを増幅して増幅信号ＲＦ３ａを出力する複数の第２単位トランジスタと、を備え、主面１１１は、Ｙ軸方向と平行な辺１１２を含み、半導体基板１１０上において、複数の第２単位トランジスタは、主面１１１の平面視において、Ｙ軸方向に沿う半導体基板１１０の中心線Ｃ１より辺１１２の側において、Ｘ軸方向に沿って整列配置され、複数の第１単位トランジスタは、当該複数の第１単位トランジスタが配置された領域ＲｄａのＹ軸方向に沿う第１中心線Ｃ３が、複数の第２単位トランジスタが配置された領域のＹ軸方向に沿う第２中心線Ｃ４に比べて辺１１２から遠くなるように配置される。これにより、辺１１２に近い単位トランジスタの温度上昇を抑制することができる。従って、単位トランジスタ間の最高温度を低減させたり、温度ばらつきを抑制したりすることができる。
また、半導体装置１００Ａ〜１００Ｃ，１００Ｅ〜１００Ｇは、第２周波数帯域の入力信号ＲＦ１ｂを増幅して増幅信号ＲＦ２ｂを出力する複数の第３単位トランジスタと、増幅信号ＲＦ２ｂを増幅して増幅信号ＲＦ３ｂを出力する複数の第４単位トランジスタと、を備え、主面１１１は、辺１１２と対向する辺１１３を含み、半導体基板１１０上において、複数の第４単位トランジスタは、主面１１１の平面視において、中心線Ｃ１より辺１１３の側において、Ｘ軸方向に沿って整列配置され、複数の第３単位トランジスタは、当該複数の第３単位トランジスタが配置された領域ＲｄｂのＹ軸方向に沿う第３中心線Ｃ５が、複数の第４単位トランジスタが配置された領域ＲｐｂのＹ軸方向に沿う第４中心線Ｃ６に比べて辺１１３から遠くなるように配置される。これにより、複数の経路１Ａ，１Ｂにおいて、単位トランジスタの温度上昇を抑制することができる。
また、半導体装置１００Ｆにおいて、複数の第１単位トランジスタは、中心線Ｃ１より辺１１３の側に配置され、複数の第３単位トランジスタは、中心線Ｃ１より辺１１２の側に配置される。これにより、半導体装置１００Ａに比べて、初段の単位トランジスタが形成された領域Ｒｄａの中心線Ｃ３を、後段の単位トランジスタが形成された領域Ｒｐａの中心線Ｃ４からさらに遠ざけることができる。従って、半導体装置１００Ｆによると、半導体装置１００Ａに比べてさらに、複数の単位トランジスタ間における最高温度を低下させ、温度ばらつきを抑制することができる。
また、半導体装置１００Ａ〜１００Ｄ，１００Ｆ，１００Ｇでは、複数の第１単位トランジスタと複数の第３単位トランジスタは、主面１１１の平面視において隣接して配置され、複数の第１単位トランジスタのそれぞれのエミッタ又はソース、及び複数の第３単位トランジスタのそれぞれのエミッタ又はソースと電気的に接続されたバンプを備える。これにより、経路ごとにバンプが設けられる構成に比べて、バンプの面積を拡大することができる。従って、エミッタの抵抗成分及びインダクタンス成分が低減され、増幅器のゲインの低下を抑制することができる。
以上説明した各実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更又は改良され得るととともに、本発明にはその等価物も含まれる。即ち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、各実施形態が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。また、各実施形態が備える各要素は、技術的に可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。
１…電力増幅回路、１Ａ，１Ｂ…経路、１０ａ，１０ｂ，２０ａ，２０ｂ…増幅器、１１ａ，１１ｂ，２１ａ，２１ｂ…単位トランジスタ、１２ａ，１２ｂ，２２ａ，２２ｂ…キャパシタ、１３ａ，１３ｂ，２３ａ，２３ｂ…抵抗素子、３０ａ，３０ｂ，４０ａ，４０ｂ…バイアス回路、５０ａ，５０ｂ，６０ａ，６０ｂ…インダクタ、７０…単位セル、８０…エミッタ層、８１…ベース層、８２…コレクタ層、８３…エミッタ電極、８４…ベース電極、８５…コレクタ電極、１００Ａ〜１００Ｇ，２００Ａ…半導体装置、１１０…半導体基板、１１１…主面、１１２〜１１５…辺、１２０〜１３５…バンプ、Ｃ１〜Ｃ８…中心線

Claims (5)

  1. 第１方向及び前記第１方向に略直交する第２方向により規定される平面と平行な主面を有する半導体基板と、
    第１周波数帯域の第１信号を増幅して第２信号を出力する複数の第１単位トランジスタと、
    前記第２信号を増幅して第３信号を出力する複数の第２単位トランジスタと、を備え、
    前記主面は、前記第１方向と平行な第１辺を含み、
    前記半導体基板上において、
    前記複数の第２単位トランジスタは、前記主面の平面視において、前記第１方向に沿う前記半導体基板の基板中心線より前記第１辺の側において、前記第２方向に沿って整列配置され、
    前記複数の第１単位トランジスタは、当該複数の第１単位トランジスタが配置された領域の前記第１方向に沿う第1中心線が、前記複数の第２単位トランジスタが配置された領域の前記第１方向に沿う第２中心線に比べて前記第１辺から遠くなるように配置された、
    半導体装置。
  2. 前記半導体基板上において、
    前記複数の第１単位トランジスタは、前記主面の平面視において、当該主面の中心を含む中心領域に配置され、
    前記複数の第２単位トランジスタは、前記主面の前記中心領域を取り囲む周辺領域に配置された、
    請求項１に記載の半導体装置。
  3. 第２周波数帯域の第４信号を増幅して第５信号を出力する複数の第３単位トランジスタと、
    前記第５信号を増幅して第６信号を出力する複数の第４単位トランジスタと、をさらに備え、
    前記主面は、前記第１辺と対向する第２辺を含み、
    前記半導体基板上において、
    前記複数の第４単位トランジスタは、前記主面の平面視において、前記基板中心線より前記第２辺の側において、前記第２方向に沿って整列配置され、
    前記複数の第３単位トランジスタは、当該複数の第３単位トランジスタが配置された領域の前記第１方向に沿う第３中心線が、前記複数の第４単位トランジスタが配置された領域の前記第１方向に沿う第４中心線に比べて前記第２辺から遠くなるように配置された、
    請求項１又は２に記載の半導体装置。
  4. 前記複数の第１単位トランジスタは、前記基板中心線より前記第２辺の側に配置され、
    前記複数の第３単位トランジスタは、前記基板中心線より前記第１辺の側に配置された、
    請求項３に記載の半導体装置。
  5. 前記複数の第１単位トランジスタと前記複数の第３単位トランジスタは、前記主面の平面視において隣接して配置され、
    前記半導体装置は、前記複数の第１単位トランジスタのそれぞれのエミッタ又はソース、及び前記複数の第３単位トランジスタのそれぞれのエミッタ又はソースと電気的に接続されたバンプをさらに備える、
    請求項３又は４に記載の半導体装置。
JP2018132650A 2018-07-12 2018-07-12 半導体装置 Pending JP2020010005A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018132650A JP2020010005A (ja) 2018-07-12 2018-07-12 半導体装置
US16/440,719 US10924071B2 (en) 2018-07-12 2019-06-13 Semiconductor device
CN201910618826.7A CN110719075B (zh) 2018-07-12 2019-07-10 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018132650A JP2020010005A (ja) 2018-07-12 2018-07-12 半導体装置

Publications (1)

Publication Number Publication Date
JP2020010005A true JP2020010005A (ja) 2020-01-16

Family

ID=69139731

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018132650A Pending JP2020010005A (ja) 2018-07-12 2018-07-12 半導体装置

Country Status (3)

Country Link
US (1) US10924071B2 (ja)
JP (1) JP2020010005A (ja)
CN (1) CN110719075B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022163791A1 (ja) * 2021-01-28 2022-08-04 株式会社村田製作所 トラッカモジュール、電力増幅モジュール、高周波モジュール及び通信装置
WO2023054382A1 (ja) * 2021-09-29 2023-04-06 株式会社村田製作所 トラッカモジュール

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200729697A (en) * 2005-12-26 2007-08-01 Toshiba Kk Power amplifier
JP6071009B2 (ja) 2014-11-27 2017-02-01 株式会社村田製作所 化合物半導体装置
US9509251B2 (en) * 2015-03-24 2016-11-29 Freescale Semiconductor, Inc. RF amplifier module and methods of manufacture thereof
JP2017112588A (ja) 2015-12-14 2017-06-22 株式会社村田製作所 電力増幅回路
JP2018032848A (ja) * 2016-08-25 2018-03-01 株式会社村田製作所 半導体装置
US10284146B2 (en) * 2016-12-01 2019-05-07 Nxp Usa, Inc. Amplifier die with elongated side pads, and amplifier modules that incorporate such amplifier die
TWI681524B (zh) 2017-01-27 2020-01-01 日商村田製作所股份有限公司 半導體晶片
CN107562276B (zh) * 2017-09-06 2020-08-25 厦门天马微电子有限公司 一种阵列基板、显示面板和显示装置
JP2019186645A (ja) * 2018-04-04 2019-10-24 株式会社村田製作所 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022163791A1 (ja) * 2021-01-28 2022-08-04 株式会社村田製作所 トラッカモジュール、電力増幅モジュール、高周波モジュール及び通信装置
WO2023054382A1 (ja) * 2021-09-29 2023-04-06 株式会社村田製作所 トラッカモジュール

Also Published As

Publication number Publication date
CN110719075A (zh) 2020-01-21
US20200021255A1 (en) 2020-01-16
US10924071B2 (en) 2021-02-16
CN110719075B (zh) 2023-06-23

Similar Documents

Publication Publication Date Title
US10714602B2 (en) Compound semiconductor device
CN107785342B (zh) 半导体装置
KR101697433B1 (ko) 향상된 열적 견고성을 위한 캐스코드 증폭기 분할
CN108364946B (zh) 半导体芯片
KR102061156B1 (ko) 전력 증폭 회로
CN110719075B (zh) 半导体装置
JP4504326B2 (ja) 高周波増幅回路
TWI747145B (zh) 半導體裝置及放大器模組
US10964693B2 (en) Semiconductor device having a plurality of bipolar transistors with different heights between their respective emitter layers and emitter electrodes
JP2020048184A (ja) 高周波電力増幅器及び電力増幅モジュール
JP5423381B2 (ja) 半導体集積回路装置および電力増幅器
JP2001102460A (ja) 半導体装置
JP5398841B2 (ja) 電力増幅器
US11830839B2 (en) Semiconductor device
US20230299726A1 (en) Semiconductor device
JP2006294901A (ja) 電力増幅器
US20170317066A1 (en) Semiconductor device
JP2011061019A (ja) 高周波増幅器