CN110719075B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN110719075B
CN110719075B CN201910618826.7A CN201910618826A CN110719075B CN 110719075 B CN110719075 B CN 110719075B CN 201910618826 A CN201910618826 A CN 201910618826A CN 110719075 B CN110719075 B CN 110719075B
Authority
CN
China
Prior art keywords
unit transistors
unit
semiconductor device
center line
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910618826.7A
Other languages
English (en)
Other versions
CN110719075A (zh
Inventor
后藤聪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN110719075A publication Critical patent/CN110719075A/zh
Application granted granted Critical
Publication of CN110719075B publication Critical patent/CN110719075B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/213—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42304—Base electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/7302—Bipolar junction transistors structurally associated with other devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1405—Shape
    • H01L2224/14051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/14154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1416—Random layout, i.e. layout with no symmetry
    • H01L2224/14164—Random layout, i.e. layout with no symmetry covering only portions of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/111—Indexing scheme relating to amplifiers the amplifier being a dual or triple band amplifier, e.g. 900 and 1800 MHz, e.g. switched or not switched, simultaneously or not
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/267—A capacitor based passive circuit, e.g. filter, being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Amplifiers (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Abstract

本发明提供一种实现多个单位晶体管间的最高温度的降低或者温度偏差的减少的半导体装置。半导体装置具备：半导体基板，具有与由第一方向以及与第一方向大致正交的第二方向规定的平面平行的主面；多个第一单位晶体管，放大第一频带的第一信号来输出第二信号；以及多个第二单位晶体管，放大第二信号来输出第三信号，主面包括与第一方向平行的第一边，在半导体基板上，在俯视主面时，多个第二单位晶体管在比沿着第一方向的半导体基板的基板中心线靠第一边侧，沿着第二方向排列配置，多个第一单位晶体管被配置成配置有该多个第一单位晶体管的区域的沿着第一方向的第一中心线比配置有多个第二单位晶体管的区域的沿着第一方向的第二中心线远离第一边。

Description

半导体装置
技术领域
本发明涉及半导体装置。
背景技术
在便携式电话等移动体通信设备中，为了放大向基站发送的无线频率(RF：RadioFrequency)信号的功率而使用功率放大电路。在功率放大电路中，为了满足较高的输出功率电平，有使用将并联连接的多个单位晶体管配置于半导体基板的结构(以下，也称为多指结构。)的情况。
在多指结构中，根据单位晶体管的配置而在单位晶体管间会产生温度偏差。在这里，一般而言，晶体管具有温度越高，流动越多的电流的温度特性。因此，若在多个单位晶体管间产生温度偏差，则电流集中于温度较高的单位晶体管，在单位晶体管间的电流的流动方式中产生偏差。由此，存在单位晶体管的动作不均匀，输出功率不足，或功率效率恶化，或因在温度较高的单位晶体管中流动较多的电流而单位晶体管热失控并损坏等问题。
为了应对该问题，例如在专利文献1中，公开了通过在排列配置的多个单位晶体管的中心附近配置偏置电路所包括的二极管来抑制单位晶体管的热失控的结构。
专利文献1：日本特开2017-112588号公报
专利文献1所公开的结构具备初级以及后级这2级放大器，所以初级的放大器和后级的放大器均成为发热源。然而，在该结构中，未考虑在这样的2级放大器之间一方给予另一方的发热的影响。因此，根据2级放大器的布局，多个单位晶体管间的最高温度可能升高，或温度偏差可能增大。
发明内容
本发明是鉴于这样的情况而完成的，其目的在于提供一种实现多个单位晶体管间的最高温度的降低或者温度偏差的减少的半导体装置。
为了实现这样的目的，本发明的一个方面的半导体装置具备：半导体基板，具有与由第一方向以及与第一方向大致正交的第二方向规定的平面平行的主面；多个第一单位晶体管，对第一频带的第一信号进行放大来输出第二信号；以及多个第二单位晶体管，对第二信号进行放大来输出第三信号，主面包括与第一方向平行的第一边，在半导体基板上，在俯视主面时，多个第二单位晶体管在比沿着第一方向的半导体基板的基板中心线靠第一边侧，沿着第二方向排列配置，多个第一单位晶体管被配置成配置有该多个第一单位晶体管的区域的沿着第一方向的第一中心线比配置有多个第二单位晶体管的区域的沿着第一方向的第二中心线远离第一边。
根据本发明，能够提供一种实现多个单位晶体管间的最高温度的降低或者温度偏差的减少的半导体装置。
附图说明
图1是形成于本发明的第一实施方式的半导体装置的功率放大电路的电路图。
图2是表示构成放大器的一个单位单元的构造的俯视图。
图3是本发明的第一实施方式的半导体装置的俯视图。
图4A是表示比较例的半导体装置中的温度分布的模拟结果。
图4B是表示本发明的第一实施方式的半导体装置中的温度分布的模拟结果。
图5是本发明的第二实施方式的半导体装置的俯视图。
图6是本发明的第三实施方式的半导体装置的俯视图。
图7是本发明的第四实施方式的半导体装置的俯视图。
图8是本发明的第五实施方式的半导体装置的俯视图。
图9是表示本发明的第五实施方式的半导体装置中的温度分布的模拟结果。
图10是本发明的第六实施方式的半导体装置的俯视图。
图11是表示本发明的第六实施方式的半导体装置中的温度分布的模拟结果。
图12是本发明的第七实施方式的半导体装置的俯视图。
图13是参考例的半导体装置的俯视图。
附图标记说明：1…功率放大电路，1A、1B…路径，10a、10b、20a、20b…放大器，11a、11b、21a、21b…单位晶体管，12a、12b、22a、22b…电容器，13a、13b、23a、23b…电阻元件，30a、30b、40a、40b…偏置电路，50a、50b、60a、60b…电感器，70…单位单元，80…发射极层，81…基极层，82…集电极层，83…发射极电极，84…基极电极，85…集电极电极，100A～100G、200A…半导体装置，110…半导体基板，111…主面，112～115…边，120～135…凸块，C1～C8…中心线。
具体实施方式
以下，参照附图对本发明的实施方式进行详细说明。在以下的附图的记载中，相同或者类似的构成要素用相同或者类似的附图标记来表示。附图是例示，各部的尺寸、形状是示意性的，不应将本申请发明的技术范围限定于该实施方式来解释。
图1是形成于本发明的第一实施方式的半导体装置的功率放大电路的电路图。如图1所示，功率放大电路1例如搭载于便携式电话等移动体通信设备，对向基站发送的无线频率(RF：Radio Frequency)信号的功率进行放大。此外，被放大的RF信号的频率例如为几～几十GHz左右。
功率放大电路1具备2个路径1A、1B。2个路径1A、1B例如根据要放大的RF信号的通信标准的不同、频带的不同等而分开使用。在这里，向路径1A供给第一频带的输入信号RF1a，向路径1B供给第二频带的输入信号RF1b。
路径1A、1B分别具备初级(驱动级)的放大器10a、10b和后级(功率级)的放大器20a、20b，以2个阶段对功率进行放大。具体而言，在路径1A中，初级的放大器10a对第一频带的输入信号RF1a(第一信号)进行放大来输出放大信号RF2a(第二信号)，后级的放大器20a进一步对放大信号RF2a进行放大来输出放大信号RF3a(第三信号)。同样地，在路径1B中，初级的放大器10b对第二频带的输入信号RF1b(第四信号)进行放大来输出放大信号RF2b(第五信号)，后级的放大器20b进一步对放大信号RF2b进行放大来输出放大信号RF3b(第六信号)。
路径1A例如具备放大器10a、20a、偏置电路30a、40a以及电感器50a、60a。初级的放大器10a具备单位晶体管11a(第一单位晶体管)、电容器12a以及电阻元件13a，后级的放大器20a具备单位晶体管21a(第二单位晶体管)、电容器22a以及电阻元件23a。同样地，路径1B具备放大器10b、20b、偏置电路30b、40b以及电感器50b、60b。初级的放大器10b具备单位晶体管11b(第三单位晶体管)、电容器12b以及电阻元件13b，后级的放大器20b具备单位晶体管21b(第四单位晶体管)、电容器22b以及电阻元件23b。以下，以路径1A的结构为例进行详细说明。此外，由于路径1B的结构能够与路径1A的结构相同，所以标注相同的附图标记并省略说明。
单位晶体管11a、21a例如由异质结双极晶体管(HBT：Heterojunction BipolarTransistor)等双极晶体管构成。在这里，“单位晶体管”是指至少包括基极层、集电极层以及发射极层并作为晶体管发挥作用的最小单位的结构。
对于单位晶体管11a而言，经由电感器50a对集电极供给电源电压Vcc，经由电容器12a对基极供给输入信号RF1a，发射极接地。另外，从偏置电路30a经由电阻元件13a向单位晶体管11a的基极供给偏置电流或偏置电压。由此，从单位晶体管11a的集电极输出将输入信号RF1a的功率放大而得到的放大信号RF2a。同样地，对于单位晶体管21a而言，经由电感器60a向集电极供给电源电压Vcc，经由电容器22a向基极供给放大信号RF2a，发射极接地。另外，从偏置电路40a经由电阻元件23a向单位晶体管21a的基极供给偏置电流或者偏置电压。由此，从单位晶体管21a的集电极输出进一步对放大信号RF2a的功率放大而得到的放大信号RF3a。
此外，作为单位晶体管11a、21a，也可以代替HBT而使用场效应晶体管(MOSFET：Metal-oxide-semiconductor Field-Effect Transistor)。在该情况下，将集电极、基极、发射极分别替换为漏极、栅极、源极即可。
电容器12a、22a分别从输入信号RF1a以及放大信号RF2a切断直流成分，并使交流成分通过。电阻元件13a、23a分别连接在偏置电路30a、40a的输出与单位晶体管11a、21a的基极之间。电容器12a、22a与电阻元件13a、23a分别作为附加元件而与单位晶体管11a、21a的基极连接。单位晶体管11a、21a与这些附加元件例如构成一个单位单元。
图2是表示构成放大器的一个单位单元的构造的俯视图。此外，初级的放大器10a能够与后级的放大器20a为相同的结构，为了便于说明，在图2中以初级的放大器10a为例进行说明。
如图2所示，在单位单元70中，在俯视后述的半导体基板的主面时，单位晶体管11a、电容器12a以及电阻元件13a排列形成。在俯视时，单位晶体管11a在矩形的发射极层80的两外侧配置基极层81，并进一步在基极层81的两外侧配置集电极层82。另外，在发射极层80、基极层81以及集电极层82上，分别设置发射极电极83、基极电极84、集电极电极85。在基极电极84延伸的前端配置电容器12a，在电容器12a的更前端配置电阻元件13a。
此外，在图1中，各放大器10a、20a所包括的各要素通过一个电路符号来图示，但本实施方式中的放大器10a、20a分别包括多个单位单元。而且，在多个单位单元间，各单位晶体管的集电极彼此、发射极彼此以及基极彼此相互电连接。由此，多个单位单元成为并联连接的结构，整体作为一个放大器进行动作。
返回到图1，偏置电路30a、40a分别生成偏置电流或者偏置电压，并经由电阻元件13a、23a供给至单位晶体管11a、21a的基极。
电感器50a、60a分别防止从单位晶体管11a、21a的集电极向电源电路(未图示)的RF信号的漏出。
此外，虽然在图1中省略图示，但功率放大电路1也可以在各放大器10a、20a以及各放大器10b、20b的前后，具备使阻抗匹配的匹配电路。
接下来，参照图3，对将功率放大电路1形成在半导体基板上时的布局进行说明。
图3是本发明的第一实施方式的半导体装置的俯视图。此外，在图3中，对上述的功率放大电路1所具备的要素中的在动作状态下可能成为发热源的放大器10a、20a、10b、20b进行图示，对其它要素省略图示。
如图3所示，半导体装置100A例如具备半导体基板110、形成在该半导体基板110上的放大器10a、20a、10b、20b、以及形成在该放大器10a、20a、10b、20b上的凸块120～124。
半导体基板110具有与由X轴(第二方向)以及与X轴大致正交的Y轴(第一方向)规定的XY平面平行的主面111。主面111呈具有相互对置并沿着Y轴的边112(第一边)、113(第二边)、以及相互对置并沿着X轴的边114、115的矩形。以下，也将边112～115合并而称为“外框”。另外，将沿着Y轴的半导体基板110的中心线C1(基板中心线)与沿着X轴的半导体基板110的中心线C2的交点设为中心O。
在俯视半导体基板110的主面111时，在比中心线C1靠边112侧形成路径1A所包括的放大器10a、20a，在靠边113侧形成路径1B所包括的放大器10b、20b。此外，这2个路径1A、1B可以同时动作，或者也可以在一个路径进行放大动作的情况下另一个路径不进行放大动作。
在本实施方式中，初级的放大器10a、10b分别包括4个单位单元71a、71b，后级的放大器20a、20b分别包括16个单位单元72a、72b。此外，构成放大器的单位单元的数量分别是一个例子，并不局限于此。一般而言，由于后级的放大器的输出功率比初级的放大器的输出功率大，所以后级的放大器的单位单元的数量也较多。
在俯视半导体基板110的主面111时，初级的4个单位单元71a、71b分别配置于包括主面111的中心O的矩形的中心区域Rin。另一方面，在俯视半导体基板110的主面111时，后级的16个单位单元72a、72b分别配置于包围中心区域Rin的环状的周边区域Rout。另外，如图3所示，路径1A的单位单元71a、72a以及路径1B的单位单元71b、72b被配置成以半导体基板110的中心线C1为基准而对称。
更具体而言，路径1A的4个单位单元71a在比中心线C1靠边112侧的中心区域Rin，沿着X轴方向排列配置成一列。另外，路径1A的16个单位单元72a在比中心线C1靠边112侧的周边区域Rout，沿着X轴方向排列配置成一列。在这里，将配置有单位单元71a所包括的各单位晶体管的区域Rda的沿着Y轴的中心线(在图3中，将4个单位单元71a分开为各2个的分界线)设为中心线C3(第一中心线)，将配置有单位单元72a所包括的各单位晶体管的区域Rpa的沿着Y轴的中心线(在图3中，将16个单位单元72a分开为各8个的分界线)设为中心线C4(第二中心线)。在本实施方式中，中心线C3配置于比中心线C4远离边112的位置。
同样地，路径1B的4个单位单元71b在比中心线C1靠边113侧的中心区域Rin，沿着X轴方向排列配置成一列。另外，路径1B的16个单位单元72b在比中心线C1靠边113侧的周边区域Rout，沿着X轴方向排列配置成一列。在这里，将配置有单位单元71b所包括的各单位晶体管的区域Rdb的沿着Y轴的中心线(在图3中，将4个单位单元71b分开为各2个的分界线)设为中心线C5(第三中心线)，将配置有单位单元72b所包括的各单位晶体管的区域Rpb的沿着Y轴的中心线(在图3中，将16个单位单元72b分开为各8个的分界线)设为中心线C6(第四中心线)。在本实施方式中，中心线C5配置于比中心线C6远离边113的位置。
另外，在中心区域Rin，在X轴方向上相邻地配置有路径1A的4个单位单元71a以及路径1B的4个单位单元71b。关于像这样配置初级的放大器10a、10b和后级的放大器20a、20b的作用以及效果，后述。
根据多个单位单元的配置，配置多个凸块120～124。在本实施方式中，由于各单位晶体管沿着X轴方向排列配置，所以凸块120～124沿着X轴方向形成细长的椭圆形。此外，在图3中，为了表示单位单元与凸块的位置关系，而透明地描绘了凸块，但在实施方式中，在半导体基板110的主面111上形成单位单元，并在单位单元上形成凸块。
具体而言，凸块120被配置成在中心区域Rin，至少一部分与4个单位单元71a所包括的各单位晶体管和4个单位单元71b所包括的各单位晶体管重叠。凸块120与共计8个单位晶体管的各发射极层电连接，作为发射极电极发挥作用。即，凸块120在路径1A的放大器10a与路径1B的放大器10b之间被共享。
凸块121被配置成至少一部分与16个单位单元72a中的比中心线C4靠边112侧的8个单位单元所包括的各单位晶体管重叠。另外，凸块122被配置成至少一部分与16个单位单元72a中的比中心线C4靠中心线C1侧的8个单位单元所包括的各单位晶体管重叠。凸块121、122分别与8个单位晶体管的各发射极层电连接，作为发射极电极发挥作用。
同样地，凸块123被配置成至少一部分与16个单位单元72b中的比中心线C6靠边113侧的8个单位单元所包括的各单位晶体管重叠。另外，凸块124被配置成至少一部分与16个单位单元72b中的比中心线C6靠中心线C1侧的8个单位单元所包括的各单位晶体管重叠。凸块123、124分别与8个单位晶体管的各发射极层电连接，作为发射极电极发挥作用。
半导体装置100A是所谓的倒装芯片结构，在将半导体基板110安装于模块基板时，凸块120～124与该模块基板中的接地电极电连接。由此，各单位晶体管的发射极接地。此外，对凸块120～124的材料并不特别限定，但例如也可以是Cu柱状凸块。
接下来，以路径1A为例，对放大器10a、10b、20a、20b的配置的作用以及效果进行说明。单位单元71a、72a分别在动作状态下可能成为发热源。另外，由于单位单元71a与单位单元72a可能同时动作，所以初级的单位单元71a的发热给后级的单位单元72a的温度带来影响。在这里，在半导体基板110中，周边区域Rout到外框的距离比中心区域Rin到外框的距离短，散热的区域有限，所以认为周边区域Rout的温度容易上升。因此，例如在路径1A的后级的放大器20a中，16个单位单元72a中的接近外框的单位单元的温度比远离外框的单位单元的温度容易上升。如上所述，在半导体装置100A中，16个单位单元72a沿着X轴方向排列配置成一列。因此，与边114、115的距离一样，但与边112的距离有差别。由此，认为接近边112的单位单元的温度比远离边112的单位单元的温度变高。
对于这一点，在半导体装置100A中，如上所述，形成有初级的4个单位晶体管的区域Rda的中心线C3比形成有后级的16个单位晶体管的区域Rpa的中心线C4远离边112。由此，与初级的放大器的中心线C3配置于中心线C4的附近或比中心线C4靠边112侧的结构相比，能够抑制后级的放大器20a中的接近边112的单位单元的温度上升。因此，能够降低后级的放大器20a所包括的单位单元72a间的最高温度，减少温度偏差。另外，在路径1B中也相同，通过形成有初级的4个单位晶体管的区域Rdb的中心线C5比形成有后级的16个单位晶体管的区域Rpb的中心线C6远离边113，从而能够抑制接近边113的单位单元的温度上升。
这样，根据本实施方式，能够抑制构成放大器的单位晶体管间的温度偏差，所以能够防止输出功率的不足、功率效率的恶化、进一步由热失控引起的晶体管的毁坏。
另外，在本实施方式中，与初级的放大器10a、20a所包括的单位晶体管的发射极层连接的凸块120在路径1A与路径1B之间被共享。由此，与对每个路径设置凸块的结构相比，能够扩大凸块的面积。进一步，该凸块120所连接的模块基板侧的接地电极的面积也能够扩大。因此，与对每个路径设置凸块的结构相比，能够减少发射极的电阻成分以及电感成分，能够抑制放大器10a、10b的增益的降低。
此外，在本实施方式中，如图3所示，凸块120～124分别被配置成不在各单位晶体管的正上方，而是从单位晶体管向Y轴方向偏移。由此，在将半导体基板110安装于模块基板时，能够缓和经由凸块120～124而施加至各单位晶体管的应力，防止单位晶体管的故障。此外，并不意图将在单位晶体管的正上方形成凸块的结构从本发明中除去。
另外，在本实施方式中，示出了将单位单元71a、71b、72a、72b分别排列配置成一列的结构，但它们也可以未必排成一列，也可以排列配置成2列以上。
另外，在本实施方式中，示出了在半导体基板110上形成2个路径1A、1B的结构，但也可以代替该结构，形成任意一个路径。在该情况下，也可以在未形成路径的区域，形成与放大器不同的要素。
另外，在本实施方式中，示出了各路径1A、1B所具备的放大器的级数为2级的结构，但该级数并不局限于2级，也可以为3级以上。在该情况下，上述的“初级”也可以为第2级及第2级之后的放大器，上述的“后级”只要是比相当于“初级”的放大器靠后级则可以为第任意级。
图4A是表示比较例的半导体装置中的温度分布的模拟结果，图4B是表示本发明的第一实施方式的半导体装置中的温度分布的模拟结果。在这里，如图4A所示，比较例是与上述的半导体装置100A相比，初级的放大器形成于后级的放大器的中心线的附近的结构。此外，这些模拟是路径1A进行放大动作而路径1B不进行放大动作的情况下的结果。即，形成有路径1B的区域不会给形成有路径1A的区域带来发热的影响。另外，这些模拟是将初级的放大器的消耗功率设为0.3W并将后级的放大器的消耗功率设为1.0W的情况下的结果。这些各条件在后述的图9以及图11所示的模拟中也相同。
首先，根据图4A和图4B可知，比较例的半导体装置以及本实施方式的半导体装置100A均是在后级的放大器中接近半导体基板的外框的单位晶体管的温度比远离外框的单位晶体管的温度高。然而，若特别对接近外框的8个单位晶体管进行比较，则与比较例的半导体装置相比，半导体装置100A的温度较低。具体而言，在比较例中，后级的多个单位晶体管的最高温度为99.4度，最高温度与最低温度之差为9.0度。另一方面，在半导体装置100A中，后级的多个单位晶体管的最高温度为95.4度，最高温度与最低温度之差为7.0度。因此，可以说与比较例相比，半导体装置100A的单位晶体管的最高温度降低，并且抑制了温度的偏差。
图5是本发明的第二实施方式的半导体装置的俯视图。此外，以下，省略与第一实施方式共同的事项的描述，仅对不同点进行说明。特别是，关于由相同的结构带来的相同的作用效果，不按每个实施方式来依次提及。另外，关于各单位单元，即使配置或者详细的结构与其它实施方式不同，但为了便于说明，也使用与图3中的附图标记相同的附图标记。
如图5所示，半导体装置100B与图3所示的半导体装置100A相比，各路径1A、1B中的初级的单位单元的朝向以及伴随于此的凸块的形状不同。具体而言，半导体装置100B具备凸块125来代替凸块120。
在本实施方式中，在路径1A的初级的放大器10a以及路径1B的初级的放大器10b中，4个单位单元71a、71b分别沿着Y轴方向排列配置。将配置有单位单元71a所包括的各单位晶体管的区域Rda的沿着Y轴的中心线(在图5中，横穿4个单位晶体管的线)设为中心线C7(第一中心线)，将配置有单位单元71b所包括的各单位晶体管的区域Rdb的沿着Y轴的中心线(在图5中，横穿4个单位晶体管的线)设为中心线C8。凸块125与凸块120相同地在单位单元71a、71b上被配置成与路径1A和路径1B双方的单位单元的至少一部分重叠。
即使是这样的结构，在半导体装置100B中，也是形成有初级的4个单位晶体管的区域Rda的中心线C7配置于比形成有后级的16个单位晶体管的区域Rpa的中心线C4远离边112的位置。另外，在路径1B中也相同地，形成有初级的4个单位晶体管的区域Rdb的中心线C8配置于比形成有后级的16个单位晶体管的区域Rpb的中心线C6远离边113的位置。因此，能够获得与半导体装置100A相同的效果。此外，也可以如图5所示的单位单元71a、71b那样，在各单位单元中，单位晶体管与电容器相邻配置。
图6是本发明的第三实施方式的半导体装置的俯视图。如图6所示，半导体装置100C与图3所示的半导体装置100A相比，各路径1A、1B中的后级的放大器20a、20b的单位单元的朝向以及伴随于此的凸块的形状以及个数不同。具体而言，半导体装置100C具备凸块126～133来代替凸块121～124。
在本实施方式中，在路径1A的后级的放大器20a中，16个单位单元72a沿着X轴方向每4个地排列配置。若将沿着X轴方向的4个单位单元设为1列，则沿Y轴方向排列配置有4列该列。此外，在本实施方式中，区域Rpa的沿着Y轴的中心线C4是将4个单位单元72a分开成各2个的分界线，区域Rpb的沿着Y轴的中心线C6是将4个单位单元72b分开成各2个的分界线。凸块126～129分别遍及沿着Y轴方向排列配置的4个单位单元来配置。在路径1B中也相同地，在后级的放大器20b中，16个单位单元72b沿着X轴方向每4个地排列配置。若将沿着X轴方向的4个单位单元设为1列，则沿Y轴方向排列配置有4列该列。凸块130～133分别遍及沿着Y轴方向排列配置的4个单位单元来配置。
即使是这样的结构，在半导体装置100C中，也是形成有初级的4个单位晶体管的区域Rda的中心线C3配置于比形成有后级的16个单位晶体管的区域Rpa的中心线C4远离边112的位置。另外，在路径1B中也相同地，形成有初级的4个单位晶体管的区域Rdb的中心线C5配置于比形成有后级的16个单位晶体管的区域Rpb的中心线C6远离边113的位置。因此，能够获得与半导体装置100A相同的效果。此外，如图7所示的单位单元72a、72b那样，各单位单元并不局限于以相同的朝向来配置的结构，也可以配置成单位晶体管侧与电容器侧相互不同。
图7是本发明的第四实施方式的半导体装置的俯视图。如图7所示，半导体装置100D与图3所示的半导体装置100A相比，路径1B中的后级的放大器20b的配置以及伴随于此的凸块的配置不同。
在本实施方式中，路径1B的后级的放大器20b所包括的16个单位单元72b在比半导体基板110的中心线C1靠边113侧的周边区域Rout沿着Y轴方向排列配置成一列。此外，形成有16个单位晶体管的区域Rpb的沿着X轴方向的中心线与半导体基板110的中心线C2重叠。另外，路径1B的初级的放大器10b所包括的单位单元71b配置于该中心线C2的附近。凸块123、124根据单位单元72b的配置而配置在该单位单元72b上。
像这样，也可以路径1A和路径1B未必被配置成在两个路径中形成有初级的单位晶体管的区域的中心线比形成有后级的单位晶体管的区域的中心线远离外框，任意一个路径满足该条件即可。另外，也可以如图7所示，路径1A的放大器10a、20a与路径1B的放大器10b、20b不以中心线C1为基准地对称配置。
图8是本发明的第五实施方式的半导体装置的俯视图。如图8所示，半导体装置100E与图3所示的半导体装置100A相比，各路径1A、1B中的初级的放大器10a、10b的配置以及伴随于此的凸块的形状不同。具体而言，半导体装置100E具备凸块134、135来代替凸块120。
在本实施方式中，虽然路径1A的初级的放大器10a与路径1B的初级的放大器10b均形成于半导体基板110的中心区域Rin，但两者不相邻而分离地形成。伴随于此，凸块134、135在2个路径1A、1B中不被共享，而形成在各自的单位单元71a、71b上。
像这样，也可以路径1A的初级的放大器10a与路径1B的初级的放大器10b未必相邻配置，也可以在放大器10a与放大器10b之间设置空间。即使是这样的结构，在半导体装置100E中，也是形成有初级的4个单位晶体管的区域Rda的中心线C3配置于比形成有后级的16个单位晶体管的区域Rpa的中心线C4远离边112的位置。另外，在路径1B中也相同地，形成有初级的4个单位晶体管的区域Rdb的中心线C5配置于比形成有后级的16个单位晶体管的区域Rpb的中心线C6远离边113的位置。因此，能够获得与半导体装置100A相同的效果。
图9是表示本发明的第五实施方式的半导体装置中的温度分布的模拟结果。
具体而言，对于半导体装置100E而言，后级的多个单位晶体管中的最高温度为96.0度，最高温度与最低温度之差为8.4度。因此，半导体装置100E虽然与半导体装置100A相比效果稍差，但与图4A所示的比较例相比，可以说最高温度降低，并且抑制温度偏差。
图10是本发明的第六实施方式的半导体装置的俯视图。如图10所示，半导体装置100F与图3所示的半导体装置100A相比，在调换了各路径1A、1B中的初级的放大器10a、10b以及伴随于此的凸块的配置的点不同。
即，在本实施方式中，路径1A的初级的放大器10a配置于比半导体基板110的中心线C1靠边113侧，路径1B的初级的放大器10b配置于比半导体基板110的中心线C1靠边112侧。由此，路径1A和路径1B在半导体基板110上的任意的区域交叉。此外，半导体基板110包括多个层，在这些多个层中的相互不同的层中路径1A与路径1B交叉，从而第一频带的信号与第二频带的信号不混合地实现该配置。
根据上述的结构，在半导体装置100F中，与半导体装置100A相比，能够使形成有初级的单位晶体管的区域Rda的中心线C3进一步远离形成有后级的单位晶体管的区域Rpa的中心线C4。另外，在路径1B中也相同地，能够使形成有初级的单位晶体管的区域Rdb的中心线C5进一步远离形成有后级的单位晶体管的区域Rpb的中心线C6。因此，根据半导体装置100F，与半导体装置100A相比，能够进一步降低多个单位晶体管间的最高温度，抑制温度偏差。
图11是表示本发明的第六实施方式的半导体装置中的温度分布的模拟结果。
具体而言，在半导体装置100F中，后级的放大器20a所包括的多个单位晶体管中的最高温度为94.7度，最高温度与最低温度之差为6.5度。即，根据半导体装置100F，与半导体装置100A相比，最高温度进一步降低，抑制温度偏差。
图12是本发明的第七实施方式的半导体装置的俯视图。如图12所示，在半导体装置100G中，路径1A的初级的放大器10a所包括的4个单位单元71a在半导体基板110的中心区域Rin中，沿X轴方向排列配置成跨越中心线C1。同样地，路径1B的初级的放大器10b所包括的4个单位单元71b在半导体基板110的中心区域Rin中，沿X轴方向排列配置成跨越中心线C1。单位单元71a和单位单元71b被配置成以中心线C2为基准成为对称。此外，半导体装置100G中的单位单元71a、71b以及凸块125的配置是使图5所示的半导体装置100B中的单位单元71a、71b以及凸块125的配置在XY平面中分别沿顺时针旋转90度而成的结构。
路径1A的后级的放大器20a所包括的16个单位单元72a在比中心线C1靠边112侧的周边区域Rout，每4个沿X轴方向排列配置。同样地，路径1B的后级的放大器20b所包括的16个单位单元72b在比中心线C1靠边113侧的周边区域Rout，每4个沿X轴方向排列配置。此外，在本实施方式中，区域Rpa的沿着Y轴的中心线C4是将4个单位单元72a分开为各2个的分界线，区域Rpb的沿着Y轴的中心线C6是将4个单位单元72b分开为各2个的分界线。此外，半导体装置100G中的单位单元72a、72b以及凸块126～133的配置是使图6所示的半导体装置100C中的单位单元72a、72b以及凸块126～133的配置在XY平面中分别沿顺时针以及逆时针旋转90度而成的结构。
即使是这样的结构，在半导体装置100G中，也是形成有初级的4个单位晶体管的区域Rda的中心线C3配置于比形成有后级的16个单位晶体管的区域Rpa的中心线C4远离边112的位置。另外，在路径1B中也相同地，形成有初级的4个单位晶体管的区域Rdb的中心线C5配置于比形成有后级的16个单位晶体管的区域Rpb的中心线C6远离边113的位置。因此，能够获得与半导体装置100A相同的效果。
图13是参考例的半导体装置的俯视图。此外，为了便于说明，对于与在上述的实施方式中说明的构成要素对应的构成要素，使用相同的附图标记省略说明。如图13所示，在半导体装置200A中，与图7所示的半导体装置100D相比，除了路径1B以外，路径1A的后级的放大器20a也沿着Y轴方向配置。
具体而言，放大器20a所包括的16个单位单元72a在比中心线C1靠边112侧的周边区域Rout中，沿着Y轴方向排列配置成一列。另外，伴随于此，凸块121、122配置在单位单元72a上。
在本参考例中，形成在初级的放大器10a、10b所包括的单位单元71a、71b上的凸块120被2个路径1A、1B共享，从而与对每个路径设置凸块的结构相比，能够扩大凸块的面积。进一步，也能够扩大该凸块120所连接的模块基板侧的接地电极的面积。因此，与对每个路径设置凸块的结构相比，能够减少发射极的电阻成分以及电感成分，能够抑制放大器10a、10b的增益的降低。
以上，对本发明的例示的实施方式进行了说明。半导体装置100A～100G具备：具有与XY平面平行的主面的半导体基板110、对第一频带的输入信号RF1a进行放大来输出放大信号RF2a的多个第一单位晶体管、以及对放大信号RF2a进行放大来输出放大信号RF3a的多个第二单位晶体管，主面111包括与Y轴方向平行的边112，在半导体基板110上，在俯视主面111时，多个第二单位晶体管在比沿着Y轴方向的半导体基板110的中心线C1靠边112侧，沿着X轴方向排列配置，多个第一单位晶体管被配置成配置有该多个第一单位晶体管的区域Rda的沿着Y轴方向的第一中心线C3比配置有多个第二单位晶体管的区域的沿着Y轴方向的第二中心线C4远离边112。由此，能够抑制接近边112的单位晶体管的温度上升。因此，能够降低单位晶体管间的最高温度，抑制温度偏差。
另外，半导体装置100A～100C、100E～100G具备：对第二频带的输入信号RF1b进行放大来输出放大信号RF2b的多个第三单位晶体管、以及对放大信号RF2b进行放大来输出放大信号RF3b的多个第四单位晶体管，主面111包括与边112对置的边113，在半导体基板110上，在俯视主面111时，多个第四单位晶体管在比中心线C1靠边113侧，沿着X轴方向排列配置，多个第三单位晶体管被配置成配置有该多个第三单位晶体管的区域Rdb的沿着Y轴方向的第三中心线C5比配置有多个第四单位晶体管的区域Rpb的沿着Y轴方向的第四中心线C6远离边113。由此，能够在多个路径1A、1B中，抑制单位晶体管的温度上升。
另外，在半导体装置100F中，多个第一单位晶体管配置于比中心线C1靠边113侧，多个第三单位晶体管配置于比中心线C1靠边112侧。由此，与半导体装置100A相比，能够使形成有初级的单位晶体管的区域Rda的中心线C3进一步远离形成有后级的单位晶体管的区域Rpa的中心线C4。因此，根据半导体装置100F，与半导体装置100A相比，能够进一步使多个单位晶体管间的最高温度降低，抑制温度偏差。
另外，在半导体装置100A～100D、100F、100G中，在俯视主面111时，多个第一单位晶体管与多个第三单位晶体管相邻配置，并且在半导体装置100A～100D、100F、100G中，具备与多个第一单位晶体管的每一个的发射极或者源极、以及多个第三单位晶体管的每一个的发射极或者源极电连接的凸块。由此，与对每个路径设置凸块的结构相比，能够扩大凸块的面积。因此，能够减少发射极的电阻成分以及电感成分，能够抑制放大器的增益的降低。
以上说明的各实施方式是为了容易理解本发明的内容，并不是用于限定地解释本发明。本发明能够不脱离其主旨地进行变更或者改进，并且本发明也包括其等价物。即，本领域技术人员对各实施方式适当地施加设计变更而得到的结构，只要具备本发明的特征，就被包括于本发明的范围。例如，各实施方式所具备的各要素及其配置、材料、条件、形状、尺寸等并不限定于例示，而能够适当地变更。另外，各实施方式所具备的各要素只要在技术上可能就能够组合，将它们组合而成的结构也只要包括本发明的特征，就也被包括于本发明的范围。

Claims (6)

1.一种半导体装置，具备：
半导体基板，具有与由第一方向以及与所述第一方向正交的第二方向规定的平面平行的主面；
多个第一单位晶体管，对第一频带的第一信号进行放大来输出第二信号；以及
多个第二单位晶体管，对所述第二信号进行放大来输出第三信号，
所述主面包括与所述第一方向平行的第一边，
在所述半导体基板上，
在俯视所述主面时，所述多个第二单位晶体管在比沿着所述第一方向的所述半导体基板的基板中心线靠所述第一边侧，沿着所述第二方向排列配置，
所述多个第一单位晶体管被配置成配置有所述多个第一单位晶体管的区域的沿着所述第一方向的第一中心线比配置有所述多个第二单位晶体管的区域的沿着所述第一方向的第二中心线远离所述第一边。
2.根据权利要求1所述的半导体装置，其中，
在所述半导体基板上，
在俯视所述主面时，所述多个第一单位晶体管配置于包括所述主面的中心的中心区域，
所述多个第二单位晶体管配置于包围所述主面的所述中心区域的周边区域。
3.根据权利要求1或2所述的半导体装置，其中，
所述半导体装置还具备：
多个第三单位晶体管，对第二频带的第四信号进行放大来输出第五信号；以及
多个第四单位晶体管，对所述第五信号进行放大来输出第六信号，
所述主面包括与所述第一边对置的第二边，
在所述半导体基板上，
在俯视所述主面时，所述多个第四单位晶体管在比所述基板中心线靠所述第二边侧，沿着所述第二方向排列配置，
所述多个第三单位晶体管被配置成配置有所述多个第三单位晶体管的区域的沿着所述第一方向的第三中心线比配置有所述多个第四单位晶体管的区域的沿着所述第一方向的第四中心线远离所述第二边。
4.根据权利要求3所述的半导体装置，其中，
所述多个第一单位晶体管配置于比所述基板中心线靠所述第二边侧，
所述多个第三单位晶体管配置于比所述基板中心线靠所述第一边侧。
5.根据权利要求3所述的半导体装置，其中，
在俯视所述主面时，所述多个第一单位晶体管与所述多个第三单位晶体管相邻配置，
所述半导体装置还具备凸块，所述凸块与所述多个第一单位晶体管的每一个的发射极或者源极、以及所述多个第三单位晶体管的每一个的发射极或者源极电连接。
6.根据权利要求4所述的半导体装置，其中，
在俯视所述主面时，所述多个第一单位晶体管与所述多个第三单位晶体管相邻配置，
所述半导体装置还具备凸块，所述凸块与所述多个第一单位晶体管的每一个的发射极或者源极、以及所述多个第三单位晶体管的每一个的发射极或者源极电连接。
CN201910618826.7A 2018-07-12 2019-07-10 半导体装置 Active CN110719075B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018132650A JP2020010005A (ja) 2018-07-12 2018-07-12 半導体装置
JP2018-132650 2018-07-12

Publications (2)

Publication Number Publication Date
CN110719075A CN110719075A (zh) 2020-01-21
CN110719075B true CN110719075B (zh) 2023-06-23

Family

ID=69139731

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910618826.7A Active CN110719075B (zh) 2018-07-12 2019-07-10 半导体装置

Country Status (3)

Country Link
US (1) US10924071B2 (zh)
JP (1) JP2020010005A (zh)
CN (1) CN110719075B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4300819A1 (en) * 2021-01-28 2024-01-03 Murata Manufacturing Co., Ltd. Tracker module, power amplification module, high-frequency module, and communication device
CN118056354A (zh) * 2021-09-29 2024-05-17 株式会社村田制作所 跟踪器模块

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105655393A (zh) * 2014-11-27 2016-06-08 株式会社村田制作所 化合物半导体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200729697A (en) * 2005-12-26 2007-08-01 Toshiba Kk Power amplifier
US9509251B2 (en) * 2015-03-24 2016-11-29 Freescale Semiconductor, Inc. RF amplifier module and methods of manufacture thereof
JP2017112588A (ja) 2015-12-14 2017-06-22 株式会社村田製作所 電力増幅回路
JP2018032848A (ja) * 2016-08-25 2018-03-01 株式会社村田製作所 半導体装置
US10284146B2 (en) * 2016-12-01 2019-05-07 Nxp Usa, Inc. Amplifier die with elongated side pads, and amplifier modules that incorporate such amplifier die
TWI681524B (zh) 2017-01-27 2020-01-01 日商村田製作所股份有限公司 半導體晶片
CN107562276B (zh) * 2017-09-06 2020-08-25 厦门天马微电子有限公司 一种阵列基板、显示面板和显示装置
JP2019186645A (ja) * 2018-04-04 2019-10-24 株式会社村田製作所 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105655393A (zh) * 2014-11-27 2016-06-08 株式会社村田制作所 化合物半导体装置

Also Published As

Publication number Publication date
US10924071B2 (en) 2021-02-16
US20200021255A1 (en) 2020-01-16
JP2020010005A (ja) 2020-01-16
CN110719075A (zh) 2020-01-21

Similar Documents

Publication Publication Date Title
US10714602B2 (en) Compound semiconductor device
KR102061156B1 (ko) 전력 증폭 회로
US10044398B2 (en) Cascode amplifier segmentation for enhanced thermal ruggedness
CN107785342B (zh) 半导体装置
CN110719075B (zh) 半导体装置
US10868155B2 (en) Compound semiconductor device
JP4504326B2 (ja) 高周波増幅回路
US20210183854A1 (en) Semiconductor device having a plurality of bipolar transistors with different heights between their respective emitter layers and emitter electrodes
CN111725207B (zh) 半导体装置以及放大器模块
US7030698B2 (en) High-frequency power amplifier
JP3892630B2 (ja) 半導体装置
CN111800096B (zh) 功率放大装置
US11508834B2 (en) Compound semiconductor device
US20240333235A1 (en) High-frequency amplifier circuit
US20160225760A1 (en) Transition frequency multiplier semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant