CN111800096B - 功率放大装置 - Google Patents

功率放大装置 Download PDF

Info

Publication number
CN111800096B
CN111800096B CN202010263068.4A CN202010263068A CN111800096B CN 111800096 B CN111800096 B CN 111800096B CN 202010263068 A CN202010263068 A CN 202010263068A CN 111800096 B CN111800096 B CN 111800096B
Authority
CN
China
Prior art keywords
transistors
collector
emitter
terminal
terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010263068.4A
Other languages
English (en)
Other versions
CN111800096A (zh
Inventor
寺岛敏和
播磨史生
伊藤真音
田中聪
渡边一雄
荒屋敷聪
由田力
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN111800096A publication Critical patent/CN111800096A/zh
Application granted granted Critical
Publication of CN111800096B publication Critical patent/CN111800096B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/213—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0658—Vertical bipolar transistor in combination with resistors or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42304—Base electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/602—Combinations of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/168—Two amplifying stages are coupled by means of a filter circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/267—A capacitor based passive circuit, e.g. filter, being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/366—Multiple MOSFETs are coupled in parallel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Abstract

本发明提供一种能够抑制多个晶体管的动作的偏差的功率放大装置。功率放大装置具有：半导体基板；多个第1晶体管，设置在半导体基板上；多个第2晶体管；集电极端子，与多个第1晶体管的集电极电连接；第1电感器，一端侧与集电极端子电连接，另一端侧与电源电位电连接；发射极端子，与多个第2晶体管的发射极电连接，在第2方向上与集电极端子相邻地设置；第2电感器，一端侧与发射极端子电连接，另一端侧与基准电位电连接；以及电容器，一端侧与多个第1晶体管的集电极电连接，另一端侧与多个第2晶体管的发射极电连接。

Description

功率放大装置
技术领域
本发明涉及功率放大装置。
背景技术
在专利文献1记载了将多个晶体管并联连接而构成的多指晶体管。在专利文献2记载了功率放大电路。在专利文献2中，第1晶体管和第2晶体管经由电容器进行共基共射连接。
在先技术文献
专利文献
专利文献1：国际公开第2017/098578号
专利文献2：日本特开2018-85689号公报
在多个多指晶体管经由电容器进行共基共射连接的情况下，需要在同一基板上设置与多个晶体管连接的各种端子、电容器。因此，在构成多指晶体管的多个晶体管中的靠近端子的位置的晶体管和远离端子的位置的晶体管中，会产生被供给的信号的电位差、相位差的偏差，多个晶体管的动作有可能变得不一致。在专利文献1以及专利文献2，并未记载多个多指晶体管经由电容器进行共基共射连接的结构。
发明内容
发明要解决的课题
本发明的目的在于，提供一种能够抑制多个晶体管的动作的偏差的功率放大装置。
用于解决课题的技术方案
本发明的一个方面的功率放大装置具有：半导体基板；多个第1晶体管，设置在所述半导体基板上，在第1方向上排列；多个第2晶体管，在与所述第1方向正交的第2方向上与多个所述第1晶体管分开配置，并在所述第1方向上排列；集电极端子，与多个所述第1晶体管的集电极电连接；第1电感器，一端侧与所述集电极端子电连接，另一端侧与电源电位电连接；发射极端子，与多个所述第2晶体管的发射极电连接，在所述第2方向上与所述集电极端子相邻地设置；第2电感器，一端侧与所述发射极端子电连接，另一端侧与基准电位电连接；以及电容器，一端侧与多个所述第1晶体管的集电极电连接，另一端侧与多个所述第2晶体管的发射极电连接。
根据该结构，集电极端子和发射极端子相邻地设置，因此第1电感器和第2电感器相互耦合而发挥功能。因此，即使在第1电感器以及第2电感器中产生了电感值的偏差的情况下，也能够相互补充电感值，发挥扼流功能的作用。
发明效果
根据本发明的功率放大装置，能够抑制多个晶体管的动作的偏差。
附图说明
图1是示出第1实施方式涉及的功率放大装置的电路图。
图2是示出第1实施方式涉及的功率放大装置的俯视图。
图3是图2的III-III’剖视图。
图4是第1晶体管的剖视图。
图5是示出第2实施方式涉及的功率放大装置的俯视图。
图6是示出第3实施方式涉及的功率放大装置的电路图。
图7是示出第3实施方式涉及的功率放大装置的俯视图。
图8是示出第4实施方式涉及的功率放大装置的电路图。
图9是示出第4实施方式涉及的功率放大装置的俯视图。
图10是图9的X-X’剖视图。
图11是示出第4实施方式的变形例涉及的功率放大装置的电路图。
图12是示出第4实施方式的变形例涉及的功率放大装置的俯视图。
附图标记说明
1：半导体基板；
2：子集电极层；
3：集电极层；
4：基极层；
5：发射极层；
6：第1接触层；
7：集电极电极；
8：基极电极；
9：发射极电极；
10：第1晶体管；
11：第1集电极布线；
12：第1基极布线；
15：第1供电布线；
16：第2供电布线；
20：第2晶体管；
22：第2基极布线；
23：第2发射极布线；
50：隔离区域；
100、100A、100B、100C、100D：功率放大装置；
C1、C10、C20：电容器；
L1、L1-1、L1-2：第1电感器；
L2、L2-1、L2-2：第2电感器；
L3：第3电感器；
PC1、PC1-1、PC1-2：第1集电极端子；
PE1、PE1-1、PE1-2：第1发射极端子；
PC2、PC2-1、PC2-2：第2集电极端子；
PE2、PE2-1、PE2-2、PE2-3：第2发射极端子；
PB2、PB2-1、PB2-2：基极端子；
Q1：第1晶体管组；
Q2：第2晶体管组。
具体实施方式
以下，基于附图对本发明的功率放大装置的实施方式进行详细说明。另外，本发明并不被该实施方式所限定。各实施方式是例示，能够进行在不同的实施方式中示出的结构的部分置换或组合，这是不言而喻的。在第2实施方式以后，省略关于与第1实施方式1共同的事项的记述，仅对不同点进行说明。特别是，关于基于同样的结构的同样的作用效果，将不在每个实施方式中逐次提及。
(第1实施方式)
图1是示出第1实施方式涉及的功率放大装置的电路图。如图1所示，功率放大装置100具有：第1晶体管组Q1、第2晶体管组Q2、电容器C1、第1供电布线15、第2供电布线16、第1电感器L1-1、L1-2、第2电感器L2-1、L2-2、以及第3电感器L3。
第1晶体管组Q1具有多个第1晶体管10(1)、10(2)、…、10(m-1)、10(m)。第2晶体管组Q2具有多个第2晶体管20(1)、20(2)、…、20(n-1)、20(n)。在以下的说明中，在无需区分多个第1晶体管10(1)、10(2)、…、10(m-1)、10(m)而进行说明的情况下，仅表示为第1晶体管10。此外，在无需区分多个第2晶体管20(1)、20(2)、…、20(n-1)、20(n)而进行说明的情况下，仅表示为第2晶体管20。
多个第1晶体管10以及多个第2晶体管20分别为异质结双极晶体管(HBT：Heterojunction Bipolar Transistor)。多个第1晶体管10并联地电连接而构成第1晶体管组Q1。多个第2晶体管20并联地电连接而构成第2晶体管组Q2。
多个第1晶体管10的数目m以及多个第2晶体管20的数目n能够根据功率放大装置100所要求的性能(例如，最大输出电压)而适当地进行变更。多个第1晶体管10的数目m和多个第2晶体管20的数目n可以相同，也可以不同。
功率放大装置100将输入到多个第1晶体管10的输入信号Pin放大，并从多个第2晶体管20输出输出信号Pout。具体地，多个第1晶体管10的集电极与公共的第1集电极布线11连接。在第1集电极布线11的一端侧连接第1集电极端子PC1-1。第1电感器L1-1的一端侧与第1集电极端子PC1-1连接，第1电感器L1-1的另一端侧经由第1供电布线15与电源电位Vcc电连接。
在第1集电极布线11的另一端侧连接第1集电极端子PC1-2。第1电感器L1-2的一端侧与第1集电极端子PC1-2连接，第1电感器L1-2的另一端侧经由第2供电布线16与电源电位Vcc电连接。在两个第1集电极端子PC1-1、PC1-2被供给公共的电源电位Vcc。由此，在多个第1晶体管10的集电极，经由第1电感器L1-1、L1-2以及第1集电极端子PC1-1、PC1-2被供给电源电位Vcc。第1电感器L1-1、L1-2是使直流通过并切断交流、抑制高频信号向电源电路的耦合的扼流电感器。
多个第1晶体管10的基极分别经由电容器C10与公共的第1基极布线12连接。电容器C10是用于使直流分量截止的电容元件。在多个第1晶体管10的基极，经由第1基极布线12被供给输入信号Pin。此外，多个第1晶体管10的基极与电阻R1的一端分别电连接。电阻R1的另一端与第1偏置电路18电连接。在多个第1晶体管10的基极，从第1偏置电路18被供给偏置电流或者偏置电压，并且，作为输入信号Pin而输入例如来自驱动级的放大器的放大信号。
多个第1晶体管10的发射极与公共的第1发射极端子PE1连接。通过第1发射极端子PE1与基准电位电连接，从而多个第1晶体管10的发射极与基准电位电连接。关于基准电位，可例示接地电位，但是本公开并不限定于此。多个第1晶体管10的集电极-发射极间电流通过由两个第1集电极端子PC1-1、PC1-2、第1集电极布线11、并联连接的多个第1晶体管10、第1发射极端子PE1形成的路径流动。
多个第2晶体管20经由电容器C1与多个第1晶体管10进行共基共射连接。具体地，多个第2晶体管20的集电极与公共的第2集电极端子PC2连接。在第2集电极端子PC2，经由第3电感器L3被供给电源电位Vcc。由此，在多个第2晶体管20的集电极被供给电源电位Vcc。另外，供给到多个第2晶体管20的电源电位Vcc与供给到多个第1晶体管10的电源电位Vcc相同，但是并不限定于此，也可以是不同的电源电位。
多个第2晶体管20的基极分别经由电容器C20与公共的第2基极布线22连接。电容器C20是用于使直流分量截止的电容元件。第2基极布线22与基极端子PB2连接。多个第2晶体管20的基极经由第2基极布线22以及基极端子PB2被接地。此外，多个第2晶体管20的基极与电阻R2的一端分别电连接。电阻R2的另一端与第2偏置电路28电连接。在多个第2晶体管20的基极，从第2偏置电路28被供给偏置电流或者偏置电压。
多个第2晶体管20的发射极与公共的第2发射极布线23连接。在第2发射极布线23的一端侧连接第2发射极端子PE2-1。第2发射极端子PE2-1经由第2电感器L2-1被接地。在第2发射极布线23的另一端侧连接第2发射极端子PE2-2。第2发射极端子PE2-2经由第2电感器L2-2被接地。由此，多个第2晶体管20的发射极经由第2发射极端子PE2-1、PE2-2以及第2电感器L2-1、L2-2被接地。
多个第2晶体管20的集电极-发射极间电流通过由第2集电极端子PC2、并联连接的多个第2晶体管20、第2发射极布线23、两个第2发射极端子PE2形成的路径流动。第2电感器L2-1、L2-2是使直流通过并切断交流的扼流电感器。
电容器C1的一端侧经由第1集电极布线11与多个第1晶体管10的集电极电连接。电容器C1的另一端侧经由第2发射极布线23与多个第2晶体管20的发射极电连接。像这样，多个第2晶体管20经由电容器C1与多个第1晶体管10进行共基共射连接。
对功率放大装置100的动作进行详细说明。另外，虽然以下将电源电位Vcc设为3伏(以后，有时记载为“DC3V”)进行说明，但是本公开并不限定于此。例如，也可以连接包络线对应电源、使用了DC-DC转换器的升降压电源等。
电容器C1的一端与多个第1晶体管10的集电极电连接，另一端与多个第2晶体管20的发射极电连接。关于直流，电容器C1使多个第1晶体管10与多个第2晶体管20之间分离，关于交流，电容器C1使多个第1晶体管10与多个第2晶体管20之间进行耦合。
第2电感器L2-1、L2-2的一端与多个第2晶体管20的发射极电连接，另一端被接地。关于高频，第2电感器L2-1、L2-2的阻抗高，因此不对高频信号的放大造成影响。即，关于直流，第2电感器L2-1、L2-2将多个第2晶体管20的发射极接地。
着眼于多个第1晶体管10。多个第1晶体管10的发射极被接地，在集电极经由第1电感器L1-1、L1-2被供给电源电位Vcc(在此，为DC3V)。因此，集电极中的高频信号的振幅成为交流的±3V(以后，有时记载为AC±3V)。也就是说，多个第1晶体管10的集电极电位在3V±3V，即，0V至+6V的范围变动。
着眼于多个第2晶体管20。关于直流，多个第2晶体管20的发射极被接地，因此成为DCOV，关于交流，多个第2晶体管20的发射极与多个第1晶体管10的集电极耦合(连接)，因此成为AC±3V。因此，多个第2晶体管20的发射极电压在0V±3V，即，-3V至+3V的范围变动。
关于直流，多个第2晶体管20的集电极被供给电源电位Vcc，因此成为DC3V，关于交流，多个第2晶体管20的集电极与多个第2晶体管20的发射极的变动范围相加而成为AC±6V。因此，输出信号Pout的振幅成为AC±6V。也就是说，多个第2晶体管20的集电极电位在3V±6V，即，-3V至+9V的范围变动。
即，多个第2晶体管20的集电极的信号振幅为12V(-3V至+9V)，成为作为多个第1晶体管10的集电极的信号振幅的6V(0V至+6V)的2倍。
像这样，功率放大装置100是多个第1晶体管10和多个第2晶体管20经由电容器C1连接的共基共射结构。由此，功率放大装置100能够使输出信号Pout的振幅(例如，-3V至+9V的12V)与单一结构的功率放大器的输出信号的振幅(例如，0V至+6的6V)相比为大约2倍。即，功率放大装置100能够在不通过升压电路来提高电源电位的情况下使输出信号Pout的振幅增大。
在此，若将信号的输出功率设为P，将集电极电压设为V，将负载阻抗设为R，则P＝V2/R的关系成立。在将负载阻抗R设为恒定的情况下，若集电极电压V变为2倍，则输出功率P变为4倍。因此，功率放大装置100与单一结构的功率放大器相比，能够在不提高电源电位的情况下使输出信号Pout的振幅增大，由此使输出功率增大。
另外，在将输出功率P设为恒定的情况下，若集电极电压V变为2倍，则负载阻抗R变为4倍。一般来说，若负载阻抗变高，则阻抗变换比率下降，阻抗变换比率是在匹配电路中与负载电路的阻抗匹配时的变换比率。由此，可降低匹配电路中的通过损耗以及反射损耗，功率附加效率(Power Added Efficiency：PAE)改善。因此，在本实施方式中，也通过输出信号Pout的振幅增大，从而负载阻抗变高，因此匹配电路中的阻抗变换比率下降。由此，功率放大装置100与单一结构的功率放大器相比，可抑制匹配电路中的输出信号Pout的损耗，使功率附加效率提高。像这样，功率放大装置100还能够使功率附加效率提高。
接着，对功率放大装置100的平面结构进行说明。图2是示出第1实施方式涉及的功率放大装置的俯视图。如图2所示，功率放大装置100还具有半导体基板1。多个第1晶体管10以及多个第2晶体管20设置在半导体基板1上。
在以下的说明中，将与半导体基板1的表面平行的面内的一个方向设为第1方向Dx。此外，在与半导体基板1的表面平行的面内，将与第1方向Dx正交的方向设为第2方向Dy。此外，将与第1方向Dx以及第2方向Dy正交的方向设为第3方向Dz。第3方向Dz是与半导体基板1垂直的方向。另外，并不限定于此，第2方向Dy也可以相对于第1方向Dx以90°以外的角度交叉。第3方向Dz也可以相对于第1方向Dx以及第2方向Dy以90°以外的角度交叉。在本说明书中，所谓俯视，表示从第3方向Dz观察时的位置关系。
多个第1晶体管10在第1方向Dx上排列。多个第2晶体管20在第2方向Dy上与多个第1晶体管10分开设置，并在第1方向Dx上排列。第1集电极端子PC1-1、PC1-2、第2发射极端子PE2-1、PE2-2、基极端子PB2-1、PB2-2以及电容器C1配置于在第2方向Dy相邻的多个第1晶体管10与多个第2晶体管20之间。
第1集电极端子PC1-1、PC1-2、第2发射极端子PE2-1、PE2-2、基极端子PB2-1、PB2-2以及电容器C1分别各设置两个。但是，电容器C1也可以为一个，基极端子PB2-1、PB2-2也可以仅设置任一者。
第1集电极端子PC1-1配置在多个第1晶体管10中的、配置在第1方向Dx上的一端侧的第1晶体管10(1)的附近。第1集电极端子PC1-1与第1集电极布线11的一端11e1侧连接并与多个第1晶体管10的集电极电连接。另外，在此所谓的附近，是指第1集电极端子PC1-1和晶体管10配置在使其它无源元件或有源元件介于其间的不同的位置。更具体地，所谓附近，包含在第2方向Dy与第1晶体管10(1)相邻的区域。
第1集电极端子PC1-2配置在多个第1晶体管10中的配置在第1方向Dx上的另一端侧的第1晶体管10(24)的附近。第1集电极端子PC1-2与第1集电极布线11的另一端11e2侧连接并与多个第1晶体管10的集电极电连接。
在本实施方式中，两个第1集电极端子PC1-1、PC1-2设置于在第1方向Dx上排列的多个第1晶体管10的两端。因此，与仅设置了第1集电极端子PC1-1、PC1-2中的一者的结构相比，能够减小第1集电极端子PC1-1、PC1-2与多个第1晶体管10之间的距离之差。例如，在最靠近第1集电极端子PC1-1、PC1-2的第1晶体管10(1)、10(24)、和最远离第1集电极端子PC1-1、PC1-2的第1晶体管10(12)、10(13)中，能够减小到第1集电极端子PC1-1、PC1-2的距离之差。在此所谓的距离，定义为将晶体管10和第1集电极端子、第2集电极端子以及第1发射极端子、第2发射极端子连结的最短的距离。
相对于此，若是在仅设置了第1集电极端子PC1-1的情况下，在最靠近第1集电极端子PC1-1的第1晶体管10(1)和最远离第1集电极端子PC1-1的第1晶体管10(24)中，到第1集电极端子PC1-1的距离之差变大。在本实施方式中，与仅设置了第1集电极端子PC1-1的情况相比，能够将第1集电极端子PC1-1、PC1-2与最远离的第1晶体管10(12)、10(13)的距离减小为1/2左右。由此，可抑制从第1集电极端子PC1-1、PC1-2对多个第1晶体管10各自供给的电源电位Vcc的相位的偏差、由第1集电极布线11的电阻分量造成的电位的偏差。
第1基极布线12配置在多个第1晶体管10与半导体基板1的端部之间。也就是说，在第2方向Dy上，在第1基极布线12与第1集电极端子PC1-1、PC1-2之间设置多个第1晶体管10。在第1基极布线12的输入部12a被供给输入信号Pm。
第1发射极端子PE1-1、PE1-2在俯视下分别是沿着第1方向Dx延伸的矩形形状。第1发射极端子PE1-1和第1发射极端子PE1-2在第1方向Dx上相邻地配置。第1发射极端子PE1-1、PE1-2在俯视下与多个第1晶体管10重叠地设置，并与多个第1晶体管10的发射极连接。更具体地，第1发射极端子PE1-1与多个第1晶体管10(1)至第1晶体管10(12)重叠地设置。第1发射极端子PE1-2与多个第1晶体管10(13)至第1晶体管10(24)重叠地设置。
但是，第1发射极端子PE1-1、PE1-2并不限定于设置多个的结构，也可以是，一个第1发射极端子PE1与多个第1晶体管10(1)至第1晶体管10(24)重叠地设置。此外，第1发射极端子PE1也可以配置三个以上。
电容器C1是第1电极31和第2电极32对置地设置的平行平板型电容器。在第1电极31与第2电极32之间，作为电介质层，例如设置层间绝缘膜56(参照图3、图4)，从而在第1电极31与第2电极32之间形成电容。
两个电容器C1在第1方向Dx上分开配置。电容器C1的第1电极31或者第2电极32中的一者经由第1集电极布线11与多个第1晶体管10的集电极电连接。第1电极31或者第2电极32中的另一者经由第2发射极布线23与多个第2晶体管20的发射极电连接。
电容器C1在第1方向Dx上与第1集电极端子PC1-1、PC1-2相邻地配置。更具体地，电容器C1在第1方向Dx上配置在第1集电极端子PC1-1与第1集电极端子PC1-2之间、第2发射极端子PE2-1与第2发射极端子PE2-2之间、以及基极端子PB2-1与基极端子PB2-2之间。
也就是说，在第2方向Dy上，在电容器C1与多个第1晶体管10之间、以及电容器C1与多个第2晶体管20之间，未设置各端子(第1集电极端子PC1-1、PC1-2、第2发射极端子PE2-1、PE2-2以及基极端子PB2-1、PB2-2)。由此，能够抑制设置在半导体基板1的各种布线的干扰。因此，能够将与多个第1晶体管10以及多个第2晶体管20连接的各端子以及电容器C1高效地配置在同一半导体基板1上。由此，经由电容器C1进行共基共射连接的多个第1晶体管10以及多个第2晶体管20构成在同一半导体基板1上。
第2集电极端子PC2-1、PC2-2配置在多个第2晶体管20与半导体基板1的端部之间。也就是说，在第2方向Dy上，在第2发射极端子PE2-1、PE2-2以及基极端子PB2-1、PB2-2与第2集电极端子PC2-1、PC2-2之间设置多个第2晶体管20。第2集电极端子PC2-1、PC2-2与第2集电极布线21连接。
第2集电极端子PC2-1、PC2-2分别是在第1方向Dx上延伸的矩形形状。第2集电极端子PC2-1和第2集电极端子PC2-2在第1方向Dx上相邻地配置。第2集电极端子PC2-1在第2方向Dy上与多个第2晶体管20(1)至第2晶体管20(12)相邻。第2集电极端子PC2-2在第2方向Dy上与多个第2晶体管20(13)至第2晶体管20(24)相邻。
但是，第2集电极端子PC2-1、PC2-2并不限定于设置多个的结构，也可以是，一个第2集电极端子PC2与多个第2晶体管20(1)至第2晶体管20(24)相邻地设置。
基极端子PB2-1在第1方向Dx上配置在第1集电极端子PC1-1与电容器C1之间。基极端子PB2-2在第1方向Dx上配置在第1集电极端子PC1-2与电容器C1之间。换言之，在两个基极端子PB2-1、PB2-2之间设置电容器C1。基极端子PB2-1、PB2-2与第2基极布线22连接并与多个第2晶体管20的基极电连接。另外，因为基极端子PB2-1、PB2-2被接地，所以也可以与第1发射极端子PE1-1、PE1-2电连接。
第2发射极端子PE2-1、PE2-2分别在第2方向Dy上与第1集电极端子PC1-1、PC1-2相邻地配置。在第2方向Dy上，按如下顺序进行配置，即，多个第1晶体管10、第1集电极端子PC1-1、PC1-2、第2发射极端子PE2-1、PE2-2、多个第2晶体管20。
如上所述，在第1集电极端子PC1-1、PC1-2连接第1电感器L1-1、L1-2。此外，在第2发射极端子PE2-1、PE2-2连接第2电感器L2-1、L2-2。因为第1集电极端子PC1-1、PC1-2和第2发射极端子PE2-1、PE2-2邻近地设置，所以能够使形成在第1电感器L1-1、Ll-2与第2电感器L2-1、L2-2之间的互感提高。由此，功率放大装置100能够谋求最大输出功率的增大。
此外，即使在第1电感器L1-1、L1-2和第2电感器L2-1、L2-2中产生了电感值的偏差的情况下，第1电感器L1-1、L1-2和第2电感器L2-1、L2-2也会耦合而发挥功能。因此，能够相互补充电感值，发挥扼流功能的作用。
第2发射极端子PE2-1配置在多个第2晶体管20中的配置在第1方向Dx上的一端侧的第2晶体管20(1)的附近。第2发射极端子PE2-1与第2发射极布线23的一端23e1侧连接并与多个第2晶体管20的发射极电连接。
第2发射极端子PE2-2配置在多个第2晶体管20中的配置在第1方向Dx上的另一端侧的第2晶体管20(24)的附近。第2发射极端子PE2-2与第2发射极布线23的另一端23e2侧连接并与多个第2晶体管20的发射极电连接。
两个第2发射极端子PE2-1、PE2-2设置于在第1方向Dx上排列的多个第2晶体管20的两端。由此，与上述的两个第1集电极端子PC1-1、PC1-2同样地，能够减小第2发射极端子PE2-1、PE2-2与多个第2晶体管20之间的距离之差。由此，可抑制供给到多个第2晶体管20的信号(例如，集电极-发射极间电流)的相位的偏差、由第2发射极布线23的电阻分量造成的电流值的偏差。
另外，第2发射极布线23设置在与第2基极布线22不同的层，在俯视下，与第2基极布线22重叠地设置。第1集电极布线11、第1基极布线12、第2集电极布线21、第2基极布线22以及第2发射极布线23分别能够利用设置在半导体基板1上的一层或者多层的布线来形成。第1集电极端子PC1-1、PC1-2、第2发射极端子PE2-1、PE2-2等各端子设置在半导体基板1的最上层，并在半导体基板1的表面露出。此外，图2所示的各端子以及电容器C1在俯视下分别为矩形形状或者四边形形状，但是并不限定于此。各端子以及电容器C1在俯视下也可以为多边形形状、圆形形状等其它形状。
接着，对功率放大装置100的剖面结构进行说明。图3是图2的III-III’剖视图。图4是第1晶体管的剖视图。另外，在图3中，示出多个第1晶体管10中的一部分的第1晶体管10的剖面结构。在图3以及图4中，示出了第1晶体管10的剖面结构，但是第2晶体管20也具有同样的剖面结构。即，图3以及图4中的关于第1晶体管10的说明也能够应用于第2晶体管20。
如图3所示，构成第1晶体管组Q1的多个第1晶体管10设置在半导体基板1上。半导体基板1例如由半绝缘性的砷化镓(GaAs)构成。在第1晶体管组Q1的端部，在半导体基板1以及子集电极层2设置隔离区域50。隔离区域50是通过离子注入将半导体基板1以及子集电极层2的一部分绝缘化的区域。通过隔离区域50，第1晶体管组Q1和第2晶体管组Q2在电学上分开。
如图3以及图4所示，第1晶体管10包含子集电极层2、集电极层3、基极层4、发射极层5、第1接触层6、各种电极以及布线。子集电极层2、集电极层3、基极层4、发射极层5、第1接触层6依次层叠在半导体基板1上。
子集电极层2设置在半导体基板1上。集电极层3设置在子集电极层2上。子集电极层2与集电极层3一起作为第1晶体管10的集电极而发挥功能。子集电极层2以及集电极层3例如是以GaAs为主成分的n型半导体。
基极层4设置在集电极层3上。基极层4例如是以GaAs为主成分的p型半导体。
发射极层5设置在基极层4上。发射极层5例如是以InGaP为主成分的n型半导体。
第1接触层6设置在发射极层5上。第1接触层6例如是以GaAs为主成分的n型半导体。
两个集电极电极7设置在子集电极层2上，设置为在第1方向Dx上夹着集电极层3。集电极电极7被相邻的第1晶体管10所共用。也就是说，在相邻的第1晶体管10之间设置一个集电极电极7，一个集电极电极7与相邻的第1晶体管10各自电连接。
如图4所示，两个基极电极8设置在基极层4上。在俯视下，在两个基极电极8之间设置第1接触层6。发射极电极9设置在第1接触层6上。
保护膜55设置为覆盖子集电极层2、集电极层3、基极层4、发射极层5、第1接触层6以及各种电极。第1布线51a、51b设置在保护膜55上。第1布线51a经由设置在保护膜55的贯通孔与集电极电极7连接。第1布线51b经由设置于保护膜55的贯通孔与发射极电极9连接。
层间绝缘膜56覆盖第1布线51a、51b而设置在保护膜55上。第2布线52设置在层间绝缘膜56上。第2布线52经由设置在层间绝缘膜56的贯通孔与第1布线51b连接。由此，第2布线52经由第1布线51b与发射极电极9电连接。
保护膜55以及层间绝缘膜56例如为SiN。第1布线51a、51b以及第2布线52例如为Au。
第1发射极端子PE1经由下部金属层58设置在第2布线52上。如图3所示，在层间绝缘膜56上设置保护膜59。保护膜59覆盖第2布线52的周缘。第1发射极端子PE1设置在与设置于保护膜59的开口59a重叠的位置。第2布线52以及第1发射极端子PE1跨越多个第1晶体管10进行设置，并与多个发射极电极9电连接。第1发射极端子PE1例如为Cu柱状凸块，通过电镀法形成。但是，第1发射极端子PE1例如也可以是焊料凸块、螺柱凸块，也可以由Au等其它金属材料构成。下部金属层58例如为Ti/Cu，是形成第1发射极端子PE1时的镀敷种电极。
另外，如图2所示，第2发射极端子PE2-1、PE2-2设置在不与第2晶体管20重叠的区域，因此在第2晶体管20的剖面结构中，覆盖第2晶体管20的第2布线52而设置保护膜59。
另外，图3以及图4所示的剖面结构以及各材料只是一个例子，能够适当地进行变更。另外，图2所示的第1集电极布线11、第1基极布线12、第2集电极布线21、第2基极布线22以及第2发射极布线23等各种布线、构成电容器C1的第1电极31以及第2电极32例如可以由与第1布线51a、51b以及第2布线52同层的布线或者电极形成。或者，各种布线以及电极可以在与第1布线51a、51b以及第2布线52不同的层形成。
(第2实施方式)
图5是示出第2实施方式涉及的功率放大装置的俯视图。另外，在以下的说明中，对与上述的实施方式相同的构成要素标注相同的附图标记，并省略说明。在第2实施方式中，对如下结构进行说明，即，与上述第1实施方式不同，第1集电极端子PC1-1、PC1-2设置在从多个第1晶体管10的第1方向Dx上的两端靠向中央部的位置。此外，在第2实施方式中，对如下结构进行说明，即，第2发射极端子PE2-1、PE2-2也同样地设置在从多个第2晶体管20的第1方向Dx上的两端靠向中央部的位置。另外，中央是指半导体基板1的重心的位置，中央部定义为重心与第1方向Dx以及第2方向Dy的端部之间。
如图5所示，在功率放大装置100A中，一方的第1集电极端子PC1-1设置在多个第1晶体管10中的例如第1晶体管10(8)的附近。第1晶体管10(8)配置在第1晶体管10(1)与第1晶体管10(12)之间，第1晶体管10(1)配置在第1方向Dx上的一端侧，第1晶体管10(12)配置在第1方向Dx上的中央部。此外，多个第1晶体管10中的配置于第1方向Dx上的一端侧的第1晶体管10(1)和第1集电极端子PC1-1的距离大于配置于第1方向Dx上的中央部的第1晶体管10(12)和第1集电极端子PC1-1的距离。
另一方的第1集电极端子PC1-2设置在多个第1晶体管10中的例如第1晶体管10(17)的附近。第1晶体管10(17)配置在第1晶体管10(24)与第1晶体管10(13)之间，第1晶体管10(24)配置在第1方向Dx上的另一端侧，第1晶体管10(13)配置在第1方向Dx上的中央部。此外，多个第1晶体管10中的配置于第1方向Dx上的另一端侧的第1晶体管10(24)和第1集电极端子PC1-2的距离大于配置于第1方向Dx上的中央部的第1晶体管10(13)和第1集电极端子PC1-2的距离。
在第2实施方式中，与第1实施方式相比，最远离第1集电极端子PC1-1、PC1-2的第1晶体管10(1)、10(24)和第1集电极端子PC1-1、PC1-2的距离变小。换言之，在最靠近第1集电极端子PC1-1、PC1-2的第1晶体管10(8)、10(17)和最远离第1集电极端子PC1-1、PC1-2的第1晶体管10(1)、10(24)中，能够减小到第1集电极端子PC1-1、PC1-2的距离之差。由此，第1集电极端子PC1-1、PC1-2和晶体管的距离变小，因此能够减小寄生于布线的电容、电感，PC1-1和PC1-2的寄生元件的分布变得相同。因而，成为基于布局的寄生元件的对称配置，因此能够降低由第1集电极端子PC1-1和PC1-2的差异造成的特性的非对称性。
第2发射极端子PE2-1设置在多个第2晶体管20中的例如第2晶体管20(8)的附近。第2晶体管20(8)配置在第2晶体管20(1)与第2晶体管20(12)之间，第2晶体管20(1)配置在第1方向Dx上的一端侧，第2晶体管20(12)配置在第1方向Dx上的中央部。此外，多个第2晶体管20中的配置于第1方向Dx上的一端侧的第2晶体管20(1)和第2发射极端子PE2-1的距离大于配置于第1方向Dx上的中央部的第2晶体管20(12)和第2发射极端子PE2-1的距离。
另一方的第2发射极端子PE2-2设置在多个第2晶体管20中的例如第2晶体管20(17)的附近。第2晶体管20(17)配置在第2晶体管20(24)与第2晶体管20(13)之间，第2晶体管20(24)配置在第1方向Dx上的另一端侧，第2晶体管20(13)配置在第1方向Dx上的中央部。此外，多个第2晶体管20中的配置于第1方向Dx上的另一端侧的第2晶体管20(24)和第2发射极端子PE2-2的距离大于配置于第1方向Dx上的中央部的第2晶体管20(13)和第2发射极端子PE2-2的距离。
在第2发射极端子PE2-1、PE2-2中，也与第1集电极端子PC1-1、PC1-2同样地，与第1实施方式相比，最远离第2发射极端子PE2-1、PE2-2的第2晶体管20(1)、20(24)和第2发射极端子PE2-1、PE2-2的距离变小。换言之，在最靠近第2发射极端子PE2-1、PE2-2的第2晶体管20(8)、20(17)和最远离第2发射极端子PE2-1、PE2-2的第2晶体管20(1)、20(24)中，能够减小到第2发射极端子PE2-1、PE2-2的距离之差。由此，第2发射极端子PE2-1、PE2-2和晶体管的距离变小，因此能够减小寄生于布线的电容、电感，PE2-1和PE2-2的寄生元件的分布变得相同。因而，成为基于布局的寄生元件的对称配置，因此能降低由第2发射极端子PE2-1和PE2-2的差异造成的特性的非对称性。
此外，功率放大装置100A具有三个电容器C1。三个电容器C1在第1方向Dx上排列。三个电容器C1分别配置在多个第1晶体管10中的配置在第1方向Dx上的一端侧的第1晶体管10(1)的附近、配置在第1方向Dx上的中央部的第1晶体管10(12)、10(13)的附近、以及配置在第1方向Dx上的另一端侧的第1晶体管10(24)的附近。
在从第3方向Dz的俯视下，在位于第1方向Dx上的两端的两个电容器C1之间设置多个第1集电极端子PC1-1、PC1-2。更具体地，在第1方向Dx上，按如下顺序进行排列，即，电容器C1、基极端子PB2-1、第1集电极端子PC1-1以及第2发射极端子PE2-1、电容器C1、第1集电极端子PC1-2以及第2发射极端子PE2-2、基极端子PB2-2、电容器C1。
根据这样的结构，即使在使第1集电极端子PC1-1、PC1-2以及第2发射极端子PE2-1、PE2-2从第1方向Dx上的两端靠向中央部配置的情况下，也能够确保电容器C1的电容。因此，多个第1晶体管10和多个第2晶体管20经由多个电容器C1进行共基共射连接。
另外，图5所示的各端子以及电容器C1的配置能够适当地进行变更。例如，电容器C1也可以是一个或者两个。此外，也可以是如下结构，即，在第1方向Dx上，分别调换了第1集电极端子PC1-1、PC1-2以及第2发射极端子PE2-1、PE2-2和基极端子PB2-1、PB2-2的位置。即，并不限定于在两个基极端子PB2-1、PB2-2间设置了第1集电极端子PC1-1、PC1-2以及第2发射极端子PE2-1、PE2-2的结构，也可以在两个第1集电极端子PC1-1、PC1-2间以及两个第2发射极端子PE2-1、PE2-2间设置有基极端子PB2-1、PB2-2。
(第3实施方式)
图6是示出第3实施方式涉及的功率放大装置的电路图。图7是示出第3实施方式涉及的功率放大装置的俯视图。在第3实施方式中，对如下结构进行说明，即，与上述第1实施方式以及第2实施方式不同，第1集电极端子PC1以及第2发射极端子PE2分别各设置一个。
如图6所示，在第3实施方式的功率放大装置100B中，第1集电极端子PC1与第1集电极布线11的中央部电连接。在第1集电极端子PC1，经由第1电感器L1、第1供电布线15被供给电源电位Vcc。由此，在多个第1晶体管10的集电极被供给电源电位Vcc。
第2发射极端子PE2与第2发射极布线23的中央部连接。多个第2晶体管20的发射极经由第2发射极端子PE2以及第2电感器L2被接地。
在本实施方式中，进行共基共射连接的多个第1晶体管10以及多个第2晶体管20也与上述的第1实施方式同样地动作。即，多个第1晶体管10的集电极-发射极间电流通过由一个第1集电极端子PC1、第1集电极布线11、并联连接的多个第1晶体管10、第1发射极端子PE1形成的路径流动。此外，多个第2晶体管20的集电极-发射极间电流通过由第2集电极端子PC2、并联连接的多个第2晶体管20、第2发射极布线23、一个第2发射极端子PE2形成的路径流动。
如图7所示，第1集电极端子PC1和第2发射极端子PE2在第2方向Dy上相邻地配置。第1集电极端子PC1设置在多个第1晶体管10中的配置在第1方向Dx上的中央部的第1晶体管10(12)、10(13)的附近。
在第3实施方式中，与仅在多个第1晶体管10的一端侧设置了第1集电极端子PC1的结构相比，也能够减小第1集电极端子PC1与多个第1晶体管10之间的距离之差。也就是说，在最靠近第1集电极端子PC1的第1晶体管10(12)、10(13)和最远离第1集电极端子PC1的第1晶体管10(1)、10(24)中，能够减小到第1集电极端子PC1的距离之差。由此，能够减小第1集电极端子PC1和第1晶体管10(1)、10(24)的寄生于布线的电容、电感。例如，第1集电极端子PC1和最远离的第1晶体管10(1)、10(24)的距离分别与第1实施方式(参照图2)所示的第1集电极端子PC1-1和第1晶体管10(12)的距离、以及第1集电极端子PC1-2和第1晶体管10(13)的距离为相同程度。
此外，第2发射极端子PE2设置在多个第2晶体管20中的配置在第1方向Dx上的中央部的第2晶体管20(12)、20(13)的附近。由此，与上述的一个第1集电极端子PC1同样地，能够减小第2发射极端子PE2与多个第2晶体管20之间的距离之差。由此，能够减小第2发射极端子PE2和第1晶体管20(12)、20(13)的寄生于布线的电容、电感。
此外，功率放大装置100B具有两个电容器C1。两个电容器C1分别配置在多个第1晶体管10中的配置于第1方向Dx上的一端侧的第1晶体管10(1)的附近、以及配置于第1方向Dx上的另一端侧的第1晶体管10(24)的附近。
在从第3方向Dz的俯视下，在多个电容器C1之间设置一个第1集电极端子PC1、一个第2发射极端子PE2以及两个基极端子PB2-1、PB2-2。更具体地，在第1方向Dx上，按如下顺序进行排列，即，电容器C1、基极端子PB2-1、第1集电极端子PC1以及第2发射极端子PE2、基极端子PB2-2、电容器C1。
在本实施方式中，与第1实施方式以及第2实施方式相比，能够减少设置在半导体基板1的端子的数目。因此，功率放大装置100B能够抑制半导体基板1的俯视下的面积的增大。此外，功率放大装置100B能够使设置在半导体基板1的多个端子、各种布线、以及电容器C1的配置的自由度提高。
(第4实施方式)
图8是示出第4实施方式涉及的功率放大装置的电路图。图9是示出第4实施方式涉及的功率放大装置的俯视图。图10是图9的X-X’剖视图。在第4实施方式中，对如下结构进行说明，即，与上述第1实施方式至第3实施方式不同，在多个第2晶体管20上设置了第2发射极端子PE2。
如图8所示，在第4实施方式的功率放大装置100C中，多个第2晶体管20的发射极与公共的第2发射极端子PE2连接。第2发射极端子PE2的一端侧经由第2电感器L2-1被接地。第2发射极端子PE2的另一端侧经由第2电感器L2-2被接地。多个第2晶体管20的集电极-发射极间电流通过由第2集电极端子PC2、并联连接的多个第2晶体管20、第2发射极端子PE2形成的路径流动。
如图9所示，第2发射极端子PE2由两个第2发射极端子PE2-1、PE2-2构成。第2发射极端子PE2-1、PE2-2在俯视下分别是沿着第1方向Dx延伸的矩形形状。第2发射极端子PE2-1和第2发射极端子PE2-2在第1方向Dx上相邻地配置。第2发射极端子PE2-1、PE2-2在俯视下与多个第2晶体管20重叠地设置，并与多个第2晶体管20的发射极连接。
更具体地，第2发射极端子PE2-1与多个第2晶体管20(1)至第2晶体管20(12)重叠地设置。第2发射极端子PE2-2与多个第2晶体管20(13)至第2晶体管20(24)重叠地设置。
但是，第2发射极端子PE2-1、PE2-2并不限定于设置多个的结构，也可以是，一个第2发射极端子PE2与多个第2晶体管20(1)至第2晶体管20(24)重叠地设置。此外，也可以设置有三个以上的第2发射极端子PE2。
如图10所示，第2发射极端子PE2设置在多个第2晶体管20的正上方。第2发射极端子PE2经由下部金属层58设置在第2布线52上。第2布线52以及第2发射极端子PE2跨越多个第2晶体管20进行设置，并与多个发射极电极9电连接。
在本实施方式中，第2发射极端子PE2设置在多个第2晶体管20的正上方，具有比上述的第1实施方式至第3实施方式的第2发射极端子PE2-1、PE2-2大的面积。因此，由多个第2晶体管20产生的热良好地传递到第2发射极端子PE2。传递到第2发射极端子PE2的热被散热到功率放大装置100C的外部。此外，第1发射极端子PE1也同样地能够使由多个第1晶体管10产生的热良好地逃逸到外部。因此，功率放大装置100C具有良好的散热特性。
此外，如图9所示，第1集电极端子PC1-1、PC1-2在第2方向Dy上与第2发射极端子PE2-1、PE2-2相邻地配置。在第1方向Dx上相邻的第1集电极端子PC1-1、PC1-2之间配置两个基极端子PB2-1、PB2-2以及两个电容器C1。
在本实施方式中，第2发射极端子PE2设置在多个第2晶体管20的正上方，因此与上述的第1实施方式至第3实施方式相比，能够使其它的各端子以及电容器C1的配置的自由度提高。具体地，功率放大装置100C能够使俯视下的第1集电极端子PC1-1、PC1-2的面积大于基极端子PB2-1、PB2-2。
由此，能够降低第1集电极端子PC1-1、PC1-2的电阻分量。其结果是，功率放大装置100C能够抑制第1晶体管10的集电极-发射极间电流降低。换言之，能够增大第1晶体管10的电流容量。此外，因为第1集电极端子PC1-1、PC1-2的面积大，所以从第1集电极端子PC1-1、PC1-2向外部的散热效果提高。
(第4实施方式的变形例)
图11是示出第4实施方式的变形例涉及的功率放大装置的电路图。图12是示出第4实施方式的变形例涉及的功率放大装置的俯视图。在变形例的功率放大装置100D中，对如下结构进行说明，即，与上述第4实施方式不同，设置了一个第1集电极端子PC1。
如图11所示，第1集电极端子PC1与第1集电极布线11的一端侧连接。在第1集电极端子PC1，经由第1电感器L1-1、第1供电布线15被供给电源电位Vcc。由此，在多个第1晶体管10的集电极被供给电源电位Vcc。
此外，功率放大装置100D除了第2发射极端子PE2(第2发射极端子PE2-1、PE2-2)以外，还具有第2发射极端子PE2-3。第2发射极端子PE2-3与第2发射极端子PE2连接。此外，第2发射极端子PE2的一端侧经由第2电感器L2-1被接地，另一端侧经由第2发射极端子PE2-3以及第2电感器L2-2被接地。
如图12所示，第2发射极端子PE2-3在第2方向Dy上与第2发射极端子PE2-2相邻地配置。第2发射极端子PE2-3经由第2发射极布线23与多个第2晶体管20电连接。在本变形例中，具有：设置在多个第2晶体管20的正上方的第2发射极端子PE2-1、PE2-2；以及设置在与第2发射极端子PE2-1、PE2-2不同的位置的第2发射极端子PE2-3。此外，俯视下的第2发射极端子PE2-3的面积大于基极端子PB2-1、PB2-2的面积。因此，功率放大装置100D能够使散热特性提高。
另外，上述的实施方式用于使本发明容易理解，并非用于对本发明进行限定解释。本发明能够在不脱离其主旨的情况下进行变更/改良，并且本发明还包含其等价物。

Claims (13)

1.一种功率放大装置，具有：
半导体基板；
多个第1晶体管，设置在所述半导体基板上，在第1方向上排列；
多个第2晶体管，在与所述第1方向正交的第2方向上与多个所述第1晶体管分开配置，并在所述第1方向上排列；
集电极端子，与多个所述第1晶体管的集电极电连接；
第1电感器，一端侧与所述集电极端子电连接，另一端侧与电源电位电连接；
发射极端子，与多个所述第2晶体管的发射极电连接，在所述第2方向上与所述集电极端子相邻地设置；
第2电感器，一端侧与所述发射极端子电连接，另一端侧与基准电位电连接；以及
电容器，一端侧与多个所述第1晶体管的集电极电连接，另一端侧与多个所述第2晶体管的发射极电连接。
2.根据权利要求1所述的功率放大装置，其中，
在俯视下，
具有至少两个以上的所述集电极端子，
在多个所述第1晶体管中的配置在所述第1方向上的一端侧的第1晶体管的附近以及配置在所述第1方向上的另一端侧的第1晶体管的附近，分别设置所述集电极端子。
3.根据权利要求1或权利要求2所述的功率放大装置，其中，
具有至少两个以上的所述发射极端子，
在多个所述第2晶体管中的配置在所述第1方向上的一端侧的第2晶体管的附近以及配置在所述第1方向上的另一端侧的第2晶体管的附近，分别设置所述发射极端子。
4.根据权利要求2或权利要求3所述的功率放大装置，其中，
在从与所述半导体基板垂直的方向的俯视下，所述电容器在所述第1方向上配置在两个所述集电极端子之间。
5.根据权利要求1所述的功率放大装置，其中，
排列有至少两个以上的所述集电极端子，
多个所述第1晶体管中的配置在所述第1方向上的一端侧的第1晶体管和一方的所述集电极端子的距离大于配置在所述第1方向上的中央部的第1晶体管和一方的所述集电极端子的距离，
多个所述第1晶体管中的配置在所述第1方向上的另一端侧的第1晶体管和另一方的所述集电极端子的距离大于配置在所述第1方向上的中央部的第1晶体管和另一方的所述集电极端子的距离。
6.根据权利要求5所述的功率放大装置，其中，
具有至少两个以上的所述发射极端子，
多个所述第2晶体管中的配置在所述第1方向上的一端侧的第2晶体管和一方的所述发射极端子的距离大于配置在所述第1方向上的中央部的第2晶体管和一方的所述发射极端子的距离，
多个所述第2晶体管中的配置在所述第1方向上的另一端侧的第2晶体管和另一方的所述发射极端子的距离大于配置在所述第1方向上的中央部的第2晶体管和另一方的所述发射极端子的距离。
7.根据权利要求5或权利要求6所述的功率放大装置，其中，
具有多个所述电容器，
在从与所述半导体基板垂直的方向的俯视下，多个所述集电极端子在所述第1方向上配置在多个所述电容器之间。
8.根据权利要求1所述的功率放大装置，其中，
一个所述集电极端子设置在多个所述第1晶体管中的配置在所述第1方向上的中央部的第1晶体管的附近。
9.根据权利要求8所述的功率放大装置，其中，
一个所述发射极端子设置在多个所述第2晶体管中的配置在所述第1方向上的中央部的第2晶体管的附近。
10.根据权利要求8或权利要求9所述的功率放大装置，其中，
具有多个所述电容器，
在从与所述半导体基板垂直的方向的俯视下，一个所述集电极端子在所述第1方向上配置在多个所述电容器之间。
11.根据权利要求1所述的功率放大装置，其中，
在从与所述半导体基板垂直的方向的俯视下，所述发射极端子在所述第1方向上延伸，并与多个所述第2晶体管重叠地配置。
12.根据权利要求11所述的功率放大装置，其中，
具有与多个所述第2晶体管的基极电连接的基极端子，
在从与所述半导体基板垂直的方向的俯视下，所述集电极端子的面积大于所述基极端子的面积。
13.根据权利要求1至权利要求12中的任一项所述的功率放大装置，其中，
多个所述第1晶体管以及多个所述第2晶体管为异质结双极晶体管。
CN202010263068.4A 2019-04-05 2020-04-03 功率放大装置 Active CN111800096B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-073115 2019-04-05
JP2019073115A JP2020171004A (ja) 2019-04-05 2019-04-05 電力増幅装置

Publications (2)

Publication Number Publication Date
CN111800096A CN111800096A (zh) 2020-10-20
CN111800096B true CN111800096B (zh) 2023-10-10

Family

ID=72663275

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010263068.4A Active CN111800096B (zh) 2019-04-05 2020-04-03 功率放大装置

Country Status (4)

Country Link
US (1) US11616479B2 (zh)
JP (1) JP2020171004A (zh)
KR (1) KR102460062B1 (zh)
CN (1) CN111800096B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006313881A (ja) * 2005-04-05 2006-11-16 Matsushita Electric Ind Co Ltd バイポーラトランジスタおよび高周波増幅回路
JP2007088217A (ja) * 2005-09-22 2007-04-05 Toshiba Corp 発振トランジスタ及び発振回路
JP2007142273A (ja) * 2005-11-21 2007-06-07 Renesas Technology Corp バイポーラトランジスタを有する半導体装置
JP2011010245A (ja) * 2009-06-29 2011-01-13 Panasonic Corp 高周波電力増幅器
JP2012109320A (ja) * 2010-11-15 2012-06-07 Panasonic Corp 電力増幅器
JP2014165259A (ja) * 2013-02-22 2014-09-08 Mitsubishi Electric Corp カスコード増幅器
CN104821282A (zh) * 2014-01-30 2015-08-05 株式会社日立功率半导体 功率半导体组件
CN107294504A (zh) * 2016-03-31 2017-10-24 株式会社村田制作所 功率放大电路
CN108111135A (zh) * 2016-11-25 2018-06-01 株式会社村田制作所 功率放大电路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6337473B2 (ja) 2014-01-15 2018-06-06 富士通株式会社 集積回路及び送受信装置
US10511267B2 (en) 2015-12-08 2019-12-17 Mitsubishi Electric Corporation Power amplifier
CN106330109B (zh) 2016-08-31 2019-02-12 中国科学院微电子研究所 共源共栅放大电路及功率放大器

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006313881A (ja) * 2005-04-05 2006-11-16 Matsushita Electric Ind Co Ltd バイポーラトランジスタおよび高周波増幅回路
JP2007088217A (ja) * 2005-09-22 2007-04-05 Toshiba Corp 発振トランジスタ及び発振回路
JP2007142273A (ja) * 2005-11-21 2007-06-07 Renesas Technology Corp バイポーラトランジスタを有する半導体装置
JP2011010245A (ja) * 2009-06-29 2011-01-13 Panasonic Corp 高周波電力増幅器
JP2012109320A (ja) * 2010-11-15 2012-06-07 Panasonic Corp 電力増幅器
JP2014165259A (ja) * 2013-02-22 2014-09-08 Mitsubishi Electric Corp カスコード増幅器
CN104821282A (zh) * 2014-01-30 2015-08-05 株式会社日立功率半导体 功率半导体组件
CN107294504A (zh) * 2016-03-31 2017-10-24 株式会社村田制作所 功率放大电路
CN108111135A (zh) * 2016-11-25 2018-06-01 株式会社村田制作所 功率放大电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
王显泰 ; 金智 ; 程伟 ; 苏永波 ; 申华军 ; .共基极与共发射极结构的InP DHBT器件功率特性.半导体技术.2009,(第08期),759-762页. *

Also Published As

Publication number Publication date
KR20200117871A (ko) 2020-10-14
JP2020171004A (ja) 2020-10-15
US11616479B2 (en) 2023-03-28
KR102460062B1 (ko) 2022-10-28
CN111800096A (zh) 2020-10-20
US20200321927A1 (en) 2020-10-08

Similar Documents

Publication Publication Date Title
US10985123B2 (en) Semiconductor apparatus
CN109994440B (zh) 半导体装置
KR102044715B1 (ko) 반도체 장치
US10707200B2 (en) Semiconductor device
US20230197611A1 (en) Semiconductor device for rf integrated circuit
CN112564646A (zh) 单位组件以及功率放大器模块
US10972060B2 (en) Radio frequency power amplifier and power amplifier module
US20210183854A1 (en) Semiconductor device having a plurality of bipolar transistors with different heights between their respective emitter layers and emitter electrodes
US11276689B2 (en) Semiconductor device and amplifier module
US20210242836A1 (en) Power amplifier circuit
CN111800096B (zh) 功率放大装置
US11495563B2 (en) Semiconductor device
JP2020048184A (ja) 高周波電力増幅器及び電力増幅モジュール
US6583673B2 (en) Stability enhanced multistage power amplifier
US11239187B2 (en) Semiconductor device
US11227862B2 (en) Semiconductor device
US20090236737A1 (en) Rf transistor output impedance technique for improved efficiency, output power, and bandwidth

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant