CN107562276B - 一种阵列基板、显示面板和显示装置 - Google Patents

Abstract

本发明实施例公开了一种阵列基板、显示面板和显示装置，其中，阵列基板包括衬底基板、多个半导体压力传感器和偏置电压施加电路；偏置电压施加电路分别通过第一电源信号线和第二电源信号线与半导体压力传感器的第一电源信号输入端和第二电源信号输入端电连接，向半导体压力传感器施加偏置电压；靠近偏置电压施加电路的半导体压力传感器的离子掺杂剂量大于远离偏置电压施加电路的半导体压力传感器的离子掺杂剂量，保证靠近偏置电压施加电路的半导体压力传感器的电阻值小于远离偏置电压施加电路的半导体压力传感器的电阻值，保证距离偏置电压施加电路不同位置的半导体压力传感器得到的电压相同或者相近，提升半导体压力传感器压力检测灵敏度。

Description

一种阵列基板、显示面板和显示装置

技术领域

本发明实施例涉及半导体技术领域，尤其涉及一种阵列基板、显示面板和显示装置。

背景技术

目前，越来越多的电子设各配置有触控显示屏，例如，公共场所大厅的信息杳询机，用户在日常生活工作中使用的电脑、手机等。这样，用户只需用手指触摸触控显示屏上的标识就能够实现对该电子设备进行操作，摆脱了键盘和鼠标操作，使人机交互更为直截了当。为了更好地满足用户需求，通常在触控显示屏中设置有用于检测用户在触摸触控显示屏过程中触控压力的大小的压力传感器。

电桥式应变传感器便是一种可以检测触控压力大小的压力传感器，电桥式应变传感器通过检测z方向应变引发的面内形变，测量传感器的电阻变化来计算触控压力大小。

现有技术中，在显示面板上设置有多个电桥式应变传感器，每个应变传感器均需要通过走线接入输入电压，为了减少走线数目，应变传感器可以共用电压输入走线。但是由于走线上存在电阻，多个应变传感器共用电压输入走线会造成并联的应变传感器上得到的分压不同，尤其对于远离输入电压一端的应变传感器，其得到的输入电压远小于电压输入装置提供的输入电压，影响压力检测灵敏度。

发明内容

有鉴于此，本发明实施例提供一种阵列基板、显示面板和显示装置，以解决现有技术中多个半导体压力传感器共用电源信号线与电压输入装置连接时不同位置处的半导体压力传感器分压不均的技术问题。

第一方面，本发明实施例提供了一种阵列基板，包括衬底基板、设置在所述衬底基板一侧的多个半导体压力传感器和偏置电压施加电路；

所述偏置电压施加电路通过第一电源信号线与所述半导体压力传感器的第一电源信号输入端电连接，所述偏置电压施加电路通过第二电源信号线与所述半导体压力传感器的第二电源信号输入端电连接，用于向所述半导体压力传感器施加偏置电压；

其中，靠近所述偏置电压施加电路的所述半导体压力传感器的离子掺杂剂量大于远离所述偏置电压施加电路的所述半导体压力传感器的离子掺杂剂量，以使靠近所述偏置电压施加电路的所述半导体压力传感器的电阻值小于远离所述偏置电压施加电路的所述半导体压力传感器的电阻值。

第二方面，本发明实施例还提供了一种显示面板，包括第一方面所述的阵列基板，还包括与所述阵列基板对向设置的对置基板。

第三方面，本发明实施例还提供了一种显示装置，包括第二方面所述的显示面板。

本发明实施例提供的阵列基板、显示面案和显示装置，偏置电压施加电路通过第一电源信号线和第二电源信号线分别与半导体压力传感器的第一电源信号输入端和第二电源信号输入端连接端，并且，通过设置靠近偏置电压施加电路的半导体压力传感器的离子掺杂剂量大于远离偏置电压施加电路的半导体压力传感器的离子掺杂剂量，保证靠近偏置电压施加电路的所半导体压力传感器的电阻值小于远离偏置电压施加电路的半导体压力传感器的电阻值，保证距离偏置电压施加电路不同位置的半导体压力传感器上输入的电压相同或者相近，提升半导体压力传感器压力检测灵敏度。

附图说明

为了更加清楚地说明本发明示例性实施例的技术方案，下面对描述实施例中所需要用到的附图做一简单介绍。显然，所介绍的附图只是本发明所要描述的一部分实施例的附图，而不是全部的附图，对于本领域普通技术人员，在不付出创造性劳动的前提下，还可以根据这些附图得到其他的附图。

图1是本发明实施例提供的一种阵列基板的结构示意图；

图2是本发明实施例提供的另一种阵列基板的结构示意图；

图3是本发明实施例提供的另一种阵列基板的结构示意图；

图4是图3中靠近偏置电压施加电路的半导体压力传感器及其对应的遮挡图案的放大示意图；

图5是图3中远离偏置电压施加电路的半导体压力传感器及其对应的遮挡图案的放大示意图；

图6是本发明实施例提供的另一种阵列基板的结构示意图；

图7是图6中靠近偏置电压施加电路的半导体压力传感器及其对应的遮挡图案的放大示意图；

图8是图6中远离偏置电压施加电路的半导体压力传感器及其对应的遮挡图案的放大示意图；

图9是本发明实施例提供的另一种阵列基板的结构示意图；

图10是图9中靠近偏置电压施加电路的半导体压力传感器及其对应的遮挡图案的放大示意图；

图11是图9中远离偏置电压施加电路的半导体压力传感器及其对应的遮挡图案的放大示意图；

图12是本发明实施例提供的另一种阵列基板的结构示意图；

图13是本发明实施例提供的另一种阵列基板的结构示意图；

图14是本发明实施例提供的另一种阵列基板的结构示意图；

图15是图14中靠近偏置电压施加电路的半导体压力传感器及其对应的遮挡图案的放大示意图；

图16是图14中远离偏置电压施加电路的半导体压力传感器及其对应的遮挡图案的放大示意图；

图17是本发明实施例提供的另一种阵列基板的结构示意图；

图18是图17中阵列基板沿剖面线A-A’的剖面结构示意图；

图19是本发明实施例提供的一种半导体压力传感器的等效电路图；

图20是本发明实施例提供的半导体压力传感器的应变电压随第一电源信号输入端和第二电源信号输入端所在的直线与第一边缘的夹角的变化关系曲线图；

图21是本发明实施例提供的一种显示面板的结构示意图；

图22是本发明实施例提供的一种显示装置的结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，以下将结合本发明实施例中的附图，通过具体实施方式，完整地描述本发明的技术方案。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例，基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动的前提下获得的所有其他实施例，均落入本发明的保护范围之内。

本发明实施例提供的一种阵列基板，包括衬底基板、设置在所述衬底基板一侧的多个半导体压力传感器和偏置电压施加电路；所述偏置电压施加电路通过第一电源信号线与所述半导体压力传感器的第一电源信号输入端电连接，所述偏置电压施加电路通过第二电源信号线与所述半导体压力传感器的第二电源信号输入端电连接，用于向所述半导体压力传感器施加偏置电压；其中，靠近所述偏置电压施加电路的所述半导体压力传感器的离子掺杂剂量大于远离所述偏置电压施加电路的所述半导体压力传感器的离子掺杂剂量，以使靠近所述偏置电压施加电路的所述半导体压力传感器的电阻值小于远离所述偏置电压施加电路的所述半导体压力传感器的电阻值。通过与偏置电压施加电路的位置关系设置半导体压力传感器中离子的掺杂剂量，靠近偏置电压施加电路的半导体压力传感器的离子掺杂剂量大于远离偏置电压施加电路的半导体压力传感器的离子掺杂剂量，保证靠近偏置电压施加电路的所半导体压力传感器的电阻值小于远离偏置电压施加电路的半导体压力传感器的电阻值，因此距离偏置电压施加电路不同位置的半导体压力传感器上输入的电压相同或者相近，提升半导体压力传感器压力检测灵敏度。

以上是本发明的核心思想，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本发明保护的范围。

图1是本发明实施例提供的一种阵列基板的结构示意图，如图1所示，本发明实施例提供的阵列基板可以包括衬底基板10、设置在衬底基板10一侧的多个半导体压力传感器20和偏置电压施加电路31；

偏置电压施加电路31通过第一电源信号线41与半导体压力传感器20的第一电源信号输入端21电连接，偏置电压施加电路31通过第二电源信号线42与半导体压力传感器20的第二电源信号输入端22电连接，用于向半导体压力传感器20施加偏置电压；

其中，靠近偏置电压施加电路31的半导体压力传感器20的离子掺杂剂量大于远离偏置电压施加电路31的半导体压力传感器20的离子掺杂剂量，以使靠近偏置电压施加电路31的半导体压力传感器20的电阻值小于远离偏置电压施加电路31的半导体压力传感器20的电阻值。

示例性的，由于阵列基板上设置多个半导体压力传感器20，且每个半导体压力传感器20均需要与偏置电压施加电路31连接，接入输入电压，因此会存在靠近偏置电压施加电路31的半导体压力传感器20和远离偏置电压施加电路31的半导体压力传感器20，因此，位于不同位置的半导体压力传感器20需要不同长度的第一电源信号线41和第二电源信号线42与偏置电压施加电路31电连接。由于第一电源信号线41和第二电源信号线42上存在电阻，且靠近偏置电压施加电路31的半导体压力传感器20对应的第一电源信号线41和第二电源信号线42的电阻小，电源信号线上分得的电压较小；远离偏置电压施加电路31的半导体压力传感器20对应的第一电源信号线41和第二电源信号线42的电阻大，电源信号线上分得的电压较大。因此在多个半导体压力传感器20电阻一致的情况下，靠近偏置电压施加电路31的半导体压力传感器20上接入的输入电压大于远离偏置电压施加电路31的半导体压力传感器20上接入的输入电压，造成距离偏置电压施加电路31不同位置处的半导体压力传感器20上接入的输入电压不均匀，造成在显示基板不同位置即使施加同样大小的压力，由于半导体压力传感器20上输入的电压不均匀，也会造成不同位置处的半导体压力传感器20输出的检测电压信号不同，影响压力检测的精确度；并且还可能造成远离偏置电压输入电路31的半导体压力传感器20上接收的输入电压较小，影响正常压力检测。因此，本发明实施例提供的阵列基板，通过对半导体压力传感器20进行离子掺杂，由于离子掺杂剂量越大，半导体压力传感器20的电阻越小，因此通过距离偏置电压施加电路31不同位置处的半导体压力传感器20掺杂不同剂量的离子来调节不同位置处的半导体压力传感器20的电阻值，保证不同位置处的半导体压力传感器20上接入的输入电压相同或者相近，且距离偏置电压施加电路31较远的半导体压力传感器20也可以分得较大输入电压，保证压力检测灵敏性。具体的，由于靠近偏置电压施加电路31一侧的半导体压力传感器20对应的第一电源信号线41和第二电源信号线42较短，此时，第一电源信号线41和第二电源信号线42上分得的电压较少；远离偏置电压施加电路31一侧的半导体压力传感器20对应的第一电源信号线41和第二电源信号线42较长，此时，第一电源信号线41和第二电源信号线42上分得的电压较多，因此，靠近偏置电压施加电路31一侧的半导体压力传感器20的离子掺杂剂量大于远离偏置电压施加电路31一侧的半导体压力传感器20的离子掺杂剂量，保证靠近偏置电压施加电路31的半导体压力传感器20的电阻值小于远离偏置电压施加电路31的半导体压力传感器20的电阻值，保证距离偏置电压施加电路31不同位置的半导体压力传感器20上接入的输入电压相同或者相近，提升半导体压力传感器20的压力检测灵敏度。并且，通过离子掺杂的方法改变半导体压力传感器的电阻值，方法简单高效。需要说明的是，图1仅示例性的画出了最靠近偏置电压施加电路31的半导体压力传感器20对应的第一电源信号线41和第二电源信号线42以及最远离偏置电压施加电路31的半导体压力传感器20对应的第一电源信号线41和第二电源信号线42，其余位置的半导体压力传感器20对应的第一电源信号线41和第二电源信号线42没有示出。

可选的，半导体压力传感器20的掺杂离子可以为P型离子或者N型离子，当所述掺杂离子为P型离子时，所述掺杂离子可以为硼离子；当所述掺杂离子为N型离子时，所述掺杂离子可以为磷离子。本发明实施例对半导体压力传感器20的具体掺杂类型以及掺杂离子种类不进行限定，只需保证通过离子掺杂剂量不同，保证距离偏置电压施加电路31不同位置处的半导体压力传感器20具备不同的电阻，保证距离偏置电压施加电路31不同位置的半导体压力传感器20上接入的输入电压相同或者相近即可。

可选的，继续参考图1，本发明实施例提供的阵列基板还可以包括位于半导体压力传感器20远离衬底基板10一侧的遮挡图案层50，遮挡图案层50在衬底基板10上的垂直投影与半导体压力传感器20在衬底基板10上的垂直投影存在交叠区域。可选的，遮挡图案层50可以包括遮挡区域51和非遮挡区域52，其中，靠近偏置电压施加电路31的半导体压力传感器20对应的遮挡图案层50上的非遮挡区域52的面积大于远离偏置电压施加电路31的半导体压力传感器20对应的遮挡图案层50上的非遮挡区域52的面积，通过非遮挡区域52向半导体压力传感器20进行离子掺杂，保证靠近偏置电压施加电路31的半导体压力传感器20的离子掺杂剂量大于远离偏置电压施加电路31的半导体压力传感器20的离子掺杂剂量。图1以遮挡图案层50在衬底基板10上的垂直投影完全覆盖半导体压力传感器20在衬底基板10上的垂直投影为例进行说明，但是为了区分遮挡图案层50的边界和半导体压力传感器20的边界，将遮挡图案层50在衬底基板10上的垂直投影稍小于半导体压力传感器20在衬底基板10上的垂直投影为例进行了说明，且遮挡图案层50的边界以虚线53表示，如图1所示。

通过遮挡图案层50中的非遮挡区域52对半导体压力传感器20进行离子掺杂，只需设置距离偏置电压施加电路31不同位置处的半导体压力传感器20对应的非遮挡区域52的面积不同，即可实现不同位置处的半导体压力传感器20的离子掺杂剂量不同，无需设置不同的半导体压力传感器20对应不同离子掺杂浓度或者离子掺杂时间，在实际离子掺杂过程中，离子掺杂工艺简单高效，进而保证整个阵列基板生产工艺简单高效。

需要说明的是，通过非遮挡区域52对半导体压力传感器20进行离子掺杂之前，半导体压力传感器20的掺杂浓度可以为零，也可以不为零，本发明实施例对此不进行限定。但是，当遮挡区域51在半导体压力传感器20所在平面上的垂直投影将半导体压力传感器20分成几个相互独立不连接的区域时，此时通过非遮挡区域52对半导体压力传感器20进行离子掺杂之前半导体压力传感器20的掺杂浓度不能为零，如图2所示。原因在于遮挡区域51在半导体压力传感器20所在平面上的垂直投影将半导体压力传感器20分成几个相互独立不连接的区域，如此造成与遮档区域51对应位置处的半导体压力传感器20的掺杂浓度为零，整个半导体压力传感器20处于非导通的状态，半导体压力传感器20无法传导信号，无法进行压力检测。因此，为了保证半导体压力传感器20可以正常工作，正常进行压力检测，当遮挡区域51在半导体压力传感器20所在平面上的垂直投影将半导体压力传感器20分成几个相互独立不连接的区域时，在通过非遮挡区域52对半导体压力传感器20进行离子掺杂之前，半导体压力传感器20的掺杂浓度不能为零。

可选的，参考图3、图6、图9、图12、图13和图14所示，遮挡图案层50中的遮挡区域51包括遮挡图案511，通过设置距离偏置电压施加电路31不同位置的半导体压力传感器20对应的遮挡图案511的分布密度和/或遮挡面积不同，可以保证距离偏置电压施加电路31不同位置的半导体压力传感器20的离子掺杂剂量不同，保证距离偏置电压施加电路31不同位置的半导体压力传感器20具备不同的电阻值。具体的，设置靠近偏置电压施加电路31的半导体压力传感器20对应的遮挡图案层50上的遮挡图案511的分布密度小于远离偏置电压施加电路31的半导体压力传感器20对应的遮挡图案层50上的遮挡图案511的分布密度；和/或，设置靠近偏置电压施加电路31的半导体压力传感器20对应的遮挡图案层50上的遮挡图案511的遮挡面积小于远离偏置电压施加电路31的半导体压力传感器20对应的遮挡图案层50上的遮挡图案511的遮挡面积。示例性的，图3、图6和图9通过三种具体的遮挡图案511来说明靠近偏置电压施加电路31的半导体压力传感器20对应的遮挡图案层50上的遮挡图案511的分布密度小于远离偏置电压施加电路31的半导体压力传感器20对应的遮挡图案层50上的遮挡图案511的分布密度的情况；图12、图13和图14通过三种具体的遮挡图案511来说明靠近偏置电压施加电路31的半导体压力传感器20对应的遮挡图案层50上的遮挡图案511的遮挡面积小于远离偏置电压施加电路31的半导体压力传感器20对应的遮挡图案层50上的遮挡图案511的遮挡面积的情况。

图3是本发明实施例提供的另一种阵列基板的结构示意图，图4是图3中靠近偏置电压施加电路的半导体压力传感器及其对应的遮挡图案的放大示意图，图5是图3中远离偏置电压施加电路的半导体压力传感器及其对应的遮挡图案的放大示意图，如图3、图4和图5所示，遮挡图案511为多个与半导体压力传感器20形状相同且同心分布的环形图案，且每个所述环形图案由多个间断的点状图案构成；同一半导体压力传感器20对应的多个环形图案中，任意相邻的两个环形图案之间的间距相等；靠近偏置电压施加电路31的半导体压力传感器20对应的任意相邻的两个环形图案之间的间距大于远离偏置电压施加电路31的半导体压力传感器20对应的任意相邻的两个环形图案之间的间距。通过设置靠近偏置电压施加电路31的半导体压力传感器20对应的任意相邻的两个环形图案之间的间距大于远离偏置电压施加电路31的半导体压力传感器20对应的任意相邻的两个环形图案之间的间距，保证靠近偏置电压施加电路31的半导体压力传感器20对应的遮挡图案511的分布密度较小，保证其非遮挡区域面积较大，通过非遮挡区域对半导体压力传感器20进行离子掺杂，保证其离子掺杂剂量较大，保证其半导体压力传感器20的电阻较小。需要说明的是，本发明实施例对点状图案的具体现状不进行限定。

图6是本发明实施例提供的另一种阵列基板的结构示意图，图7是图6中靠近偏置电压施加电路的半导体压力传感器及其对应的遮挡图案的放大示意图，图8是图6中远离偏置电压施加电路的半导体压力传感器及其对应的遮挡图案的放大示意图，如图6、图7和图8所示，遮挡图案511为多个阵列排列的点状图案，所述点状图案在衬底基板10上的垂直投影均匀分布在半导体压力传感器20在衬底基板10上的垂直投影内；且靠近偏置电压施加电路31的半导体压力传感器20对应的所述点状图案(图7中虚线中的图案)的数量小于远离偏置电压施加电路31的半导体压力传感器20对应的所述点状图案的数量。通过设置靠近偏置电压施加电路31的半导体压力传感器20对应的点状图案的数量小于远离偏置电压施加电路31的半导体压力传感器20对应的所述点状图案的数量，保证靠近偏置电压施加电路31的半导体压力传感器20对应的遮挡图案511的分布密度较小，保证其非遮挡区域面积较大，通过非遮挡区域对半导体压力传感器20进行离子掺杂，保证其离子掺杂剂量较大，保证其半导体压力传感器20的电阻较小。

图9是本发明实施例提供的另一种阵列基板的结构示意图，图10是图9中靠近偏置电压施加电路的半导体压力传感器及其对应的遮挡图案的放大示意图，图11是图9中远离偏置电压施加电路的半导体压力传感器及其对应的遮挡图案的放大示意图，如图9、图10和图11所示，遮挡图案511包括第一遮挡图案5111、第二遮挡图案5112、第三遮挡图案5113和第四遮挡图案5114，第一遮挡图案5111、第二遮挡图案5112、第三遮挡图案5113和第四遮挡图案5114在衬底基板10上的垂直投影均匀分布在半导体压力传感器20在衬底基板10上的垂直投影内第一遮挡图案5111、第二遮挡图案5112、第三遮挡图案5113和第四遮挡图案5114均包括多个平行排列的条状图案，且任意相邻的两个遮挡图案中条状图案的延伸方向相互垂直；在每个遮挡图案511中，靠近偏置电压施加电路31的半导体压力传感器20对应的遮挡图案511中条状图案的数量小于远离偏置电压施加电路31的半导体压力传感器20对应的遮挡图案511中条状图案的数量。通过设置靠近偏置电压施加电路31的半导体压力传感器20对应的条状图案的数量小于远离偏置电压施加电路31的半导体压力传感器20对应的遮挡图案511中条状图案的数量，保证靠近偏置电压施加电路31的半导体压力传感器20对应的遮挡图案511的分布密度较小，保证其非遮挡区域、面积较大，通过非遮挡区域、对半导体压力传感器20进行离子掺杂，保证其离子掺杂剂量较大，保证其半导体压力传感器20的电阻较小。

图12是本发明实施例提供的另一种阵列基板的结构示意图，如图12所示，遮挡图案511为与半导体压力传感器20形状相同的环形图案，所述环形图案由多个与所述半导体压力传感器20的边平行的条状图案首尾相接组成，所述环形图案在衬底基板10上的垂直投影位于半导体压力传感器20在衬底基板10上的垂直投影内且所述环形图案在衬底基板10上的垂直投影中心与半导体压力传感器20在衬底基板10上的垂直投影中心重合；靠近偏置电压施加电路31的半导体压力传感器20对应的所述环形图案的条状图案的宽度小于远离偏置电压施加电路31的半导体压力传感器20对应的所述环形图案的条状图案的宽度。通过设置靠近偏置电压施加电路31的半导体压力传感器20对应的条状图案的宽度小于远离偏置电压施加电路31的半导体压力传感器20对应的所述条状图案的宽度，保证靠近偏置电压施加电路31的半导体压力传感器20对应的遮挡图案511的遮挡面积较小，保证其非遮挡区域面积较大，通过非遮挡区域对半导体压力传感器20进行离子掺杂，保证其离子掺杂剂量较大，保证其半导体压力传感器20的电阻较小。

图13是本发明实施例提供的另一种阵列基板的结构示例图，如图13所示，遮挡图案511为与半导体压力传感器20的形状相同的块状图案，所述块状图案在衬底基板10上的垂直投影位于半导体压力传感器20在衬底基板10上的垂直投影中心位置处；靠近偏置电压施加电路31的半导体压力传感器20对应的所述块状图案的面积小于远离偏置电压施加电路31的半导体压力传感器20对应的所述块状图案的面积。通过设置靠近偏置电压施加电路31的半导体压力传感器20对应的块状图案的面积小于远离偏置电压施加电路31的半导体压力传感器20对应的所述块形图案的面积，保证靠近偏置电压施加电路31的半导体压力传感器20对应的遮挡图案511的遮挡面积较小，保证其非遮挡区域面积较大，通过非遮挡区域对半导体压力传感器20进行离子掺杂，保证其离子掺杂剂量较大，保证其半导体压力传感器20的电阻较小。

图14是本发明实施例提供的另一种阵列基板的结构示意图，图15是图14中靠近偏置电压施加电路的半导体压力传感器及其对应的遮挡图案的放大示意图，图16是图14中远离偏置电压施加电路的半导体压力传感器及其对应的遮挡图案的放大示意图，如图14、图15和图16所示，遮挡图案511包括第一遮挡图案5111、第二遮挡图案5112、第三遮挡图案5113和第四遮挡图案5114，第一遮挡图案5111、第二遮挡图案5112、第三遮挡图案5113和第四遮挡图案5114在衬底基板10上的垂直投影均匀分布在半导体压力传感器20在衬底基板10上的垂直投影内，第一遮挡图案5111、第二遮挡图案5112、第三遮挡图案5113和第四遮挡图案5114均包括多个平行排列的条状图案，且任意相邻的两个遮挡图案中条状图案的延伸方向相互垂直；在每个半导体压力传感器20对应的遮挡图案511中，靠近偏置电压施加电路31的半导体压力传感器20对应的遮挡图案511中条状图案的面积小于远离偏置电压施加电路31的半导体压力传感器20对应的遮挡图案511中条状图案的面积。通过设置靠近偏置电压施加电路31的半导体压力传感器20对应的条状图案的面积小于远离偏置电压施加电路31的半导体压力传感器20对应的所述条形图案的面积，保证靠近偏置电压施加电路31的半导体压力传感器20对应的遮挡图案511的遮挡面积较小，保证其非遮挡区域面积较大，通过非遮挡区域对半导体压力传感器20进行离子掺杂，保证其离子掺杂剂量较大，保证其半导体压力传感器20的电阻较小。

需要说明的，图3所示的遮挡图案511为由多个间断的点状图案构成的同心环形图案；图6所示的遮挡图案511为多个阵列排列的点状图案；图9与图14所示的遮挡图案511中第一遮挡图案5111、第二遮挡图案5112、第三遮挡图案5113和第四遮挡图案5114均包括多个平行排列的条状图案，且条状图案在衬底基板10上的垂直投影均匀分布在半导体压力传感器20在衬底基板10上的垂直投影内；图13所示的遮挡图案511为与半导体压力传感器20的形状相同的块状图案，且块状图案在衬底基板10上的垂直投影位于半导体压力传感器20在衬底基板10上的垂直投影中心位置处；参考图3、图6、图9、图13和图14可知，遮挡图案511在衬底基板10上的垂直投影并没有将半导体压力传感器20分成几个相互独立不连接的区域，因此，图3、图6、图9、图13和图14所示的阵列基板中，在进行离子掺杂之前的半导体压力传感器20的离子掺杂浓度可以为零，也可以不为零，这里不进行限定。图12所述的遮挡图案511为与半导体压力传感器20形状相同的环形封闭图案，且遮挡图案511在衬底基板10上的垂直投影将半导体压力传感器20在衬底基板10上的垂直投影分为几个相互独立不连接的区域，需要注意图12所示的阵列基板，在进行离子掺杂之前的半导体压力传感器20的离子掺杂浓度不可以为零，避免整个半导体压力传感器20处于非导通的状态，半导体压力传感器20无法传导信号，无法进行压力检测。

可选的，继续参考图1，半导体压力传感20可以包括第一区域201和第二区域202，第一区域201在衬底基板10上的垂直投影与遮挡区域51在衬底基板上的垂直投影存在交叠区域，第二区域202在衬底基板10上的垂直投影与非遮挡区域52存在交叠区域，且第一电源信号线41和第二电源信号线42均与和非遮挡区域52存在交叠的第二区域202电连接。需要说明的，反应在图1所示的俯视图中，半导体压力传感器中的第一区域201与遮挡图案层50中的遮挡区域51完全对应，半导体压力传感器中的第二区域202与遮挡图案层50中的非遮挡区域52完全对应，这里可以明确的是，201和202指代的是半导体压力传感器20中的第一区域和第二区域，51和52指代的是遮挡图案层50中的遮挡区域和非遮挡区域。由于通过非遮挡区域52向半导体压力传感器20进行离子掺杂，可以保证与非遮挡区域52对应的第二区域202的离子掺杂浓度大于与遮挡区域51对应的第一区域201的离子掺杂浓度，保证第二区域202的离子掺杂浓度较大，且离子掺杂浓度越大的区域电阻越小。当第一电源信号线41和第二电源信号线42与第二区域202进行电连接时，可以保证第一电源信号线41和第二电源信号线42与非接触区域202之间形成欧姆接触，降低金属信号走线与半导体层之间的接触电阻，可以进一步保证半导体压力传感器20获得较大的分压，保证半导体压力传感器20进行压力检测时具备较大的灵敏度；同时降低金属信号走线与半导体层接触时由于较大的接触电阻造成的能耗损失，提升阵列基板的能量利用率，节能环保。

图17是本发明实施例提供的另一种阵列基板的结构示意图，如图17所示，本发明实施例提供的阵列基板还可以包括薄膜晶体管61，阵列基板上设置有多个像素单元60，每个像素单元60中均设置有薄膜晶体管61，薄膜晶体管61分别与扫描线62和数据线63电连接，薄膜晶体管61作为开关器件，用于控制与其相连的像素电极64的显示。图18是图17中阵列基板沿剖面线A-A’的剖面结构示意图，如图18所示，薄膜晶体管61可以包括有源层611和位于有源层611远离衬底基板10一侧的栅极电极612、源极电极613和漏极电极614，其中，有源层611可以与半导体压力传感器20同层设置，栅极电极612可以与遮挡图案层50同层设置。示例性的，有源层611与半导体压力传感器20同层设置，栅极电极612与遮挡图案层50同层设置，保证阵列基板膜层关系设置简单，易于实现阵列基板薄型化设计，同时有源层611与半导体压力传感器20同层设置，并且栅极电极612位于有源层611上方，而遮挡图案层50需要位于半导体压力传感器20上方，栅极电极612与遮挡图案层50同层设置还可以保证半导体压力传感器20与有源层611同时制备，栅极电极612与遮挡图案层50同时制备，采用同一道掩膜版，节省了额外用于制作遮挡图案层50所需的掩膜版，保证阵列基板制备工艺简单，制备效率高。

可选的，如图18所示，本发明实施例提供的阵列基板还可以包括遮挡层65，遮挡层65用于遮挡外界光线进入有源层611的沟道区，避免外界光线对有源层611的沟道区进行照射形成光漏流，避免影响阵列基板正常工作。

可选的，半导体压力传感器20的材料可以和有源层611的材料相同，比如可以为多晶硅膜或者非晶硅膜。

可选的，继续参考图17，阵列基板可以包括显示区域11和围绕显示区域11的非显示区域12，半导体压力传感器20可以设置在显示区域11和/或非显示区域12，偏置电压施加电路31可以设置在非显示区域12，薄膜晶体管61可以设置在显示区域11，图17仅以半导体压力传感器20和偏置电压施加电路31设置于非显示区域12，薄膜晶体管61设置于显示区域为例进行说明。

可选的，继续参考图1，至少两个半导体压力传感器20的第一电源信号输入连接端21通过同一第一电源信号线41与偏置电压施加电路31电连接；至少两个半导体压力传感器20的第二电源信号输入连接端22通过同一第二电源信号线42与偏置电压施加电路31电连接。为了减少走线数目，可以设置多个半导体压力传感器20共用电源信号线，如图1所示，多个半导体压力传感器20均通过第一电源信号线41和第二电源信号线42与偏置电压施加电路31电连接，多个半导体压力传感器20并联设置，减少了信号电源线数量。当半导体压力传感器20位于非显示区域12时，通过减少信号电源线数量，可以实现阵列基板窄边框设计；当半导体压力传感器20位于显示区域11时，通过减少信号电源线数量，可以保证显示区域的开口率较大，保证阵列基板的显示效果。

可选的，继续参考图1，本发明实施例提供的阵列基板还可以包括设置在衬底基板10一侧的电压检测电路32，电压检测电路32通过第一感应测量信号线43与半导体压力传感器20的第一感应信号测量端23电连接，电压检测电路32通过第二感应测量信号线44与半导体压力传感器20的第二感应信号测量端24电连接，用于获取半导体压力传感器20的应变电压。需要说明的是，图1仅示例性的画出了最靠近偏置电压施加电路31的半导体压力传感器20对应的第一感应测量信号线43和第二感应测量信号线44以及最远离偏置电压施加电路31的半导体压力传感器20对应的第一感应测量信号线43和第二感应测量信号线44，其余位置的半导体压力传感器20对应的第一感应测量信号线43和第二感应测量信号线44没有示出。

示例性的，图19是本发明实施例提供的一种半导体压力传感器的等效电路图，如图19所示，半导体压力传感器可以等效成惠斯通电桥结构，第一压感电阻R1、第二压感电阻R2、第三压感电阻R3和第四压感电阻R4连成四边形ABCD，称为电桥的四个臂，第一压感电阻R1和第三压感电阻R3用于感应第一方向100上的应力变化，第二压感电阻R2和第四压感电阻R4用于感应第二方向200上的应力变化。四边形ABCD的对角线BD连有检流计G，检流计G的两极连接第一感应信号测量信号线V+和第二感应信号测量信号线V-，四边形ABCD的对角线AC上的A、C处分别连接第一电源输入信号线Vcc1和第二电源输入信号线Vcc2。当第一电源输入信号线Vcc1提供的电压与第二电源输入信号线Vcc2上提供的电压存在一定差值时，电桥线路中各支路均有电流通过。第一压感电阻R1、第二压感电阻R2、第三压感电阻R3和第四压感电阻R4的阻值满足R1/R4＝R2/R3时，BD两点之间的电位相等，流过检流计G的电流为零，检流计G指针指示零刻度，电桥处于平衡状态，并且称R1/R4＝R2/R3为电桥平衡条件。当第一压感电阻R1、第二压感电阻R2、第三压感电阻R3和第四压感电阻R4的阻值不满足上述电桥平衡条件时，BD两点的电位不相等，此时流过检流计G的电流不为0，检流计G的指针发生偏转，输出相应的信号值，进而确定出触控压力值。

可选的，继续参考图1，半导体压力传感器20可以为块状，其形状可以为包括至少四个边的多边形，图1仅以半导体压力传感器20的形状为矩形进行示例性说明。第一电源信号输入端21、第二电源信号输入端22、第一感应信号测量端23和第二感应信号测量端24分别设置于所述多边形的四个边上，第一电源信号输入端21所在的边和第二电源信号输入端22所在的边不相连，第一感应信号测量端23所在的边和第二感应信号测量端24所在的边不相连；第一电源信号输入端21和第二电源信号输入端22感应第一方向100上的应变，第一感应信号测量端23所在的边和第二感应信号测量端24感应第二方向上200的应变。

可选的，继续参考图1，阵列基板还可以包括第一边缘101，半导体压力传感器20可以为正方形，第一电源信号输入端21和第二电源信号输入端22所在的直线与第一边缘101之间的夹角为45°，第一感应信号测量端23和第二感应信号测量端24所在的直线与第一边缘101之间的夹角为45°，保证半导体压力传感器20在压力检测时灵敏度较高。

示例性的，图20是本发明实施例提供的半导体压力传感器的应变电压随第一电源信号输入端和第二电源信号输入端所在的直线与第一边缘的夹角的变化关系曲线图，如图20所示，横坐标表示第一电源信号输入端和第二电源信号输入端所在的直线与第一边缘101之间的夹角α(Rotation Angle)的大小，纵坐标表示半导体压力传感器输出的应变电压值(Output Voltage)。从图20中可以看出，在半导体压力传感器受到相同压力作用的情况下，当半导体压力传感器与第一边缘101之间的夹角α为45°时，半导体压力传感器的应变电压最大，因此在具体设计时，可以设置第一电源信号输入端和第二电源信号输入端所在的直线与第一边缘101之间的夹角为45°，保证半导体压力传感器受到应力作用时，其应变电压值较大，保证半导体压力传感器在压力检测时灵敏度较高。

图21是本发明实施例提供的一种显示面板的结构示意图，参考图21，本发明实施例提供的显示面板包括上述实施例所述的阵列基板1以及与显示基板1相对设置的对向基板2，对向基板2可以为彩膜基板，还可以为盖板或者其他封装层，其中本发明实施例对显示面板1类型不进行限定，显示面板1可以为LCD显示面板、OLED显示面板或者Micro LED显示面板。

图22是本发明实施例提供的一种显示装置的结构示意图，参考图22，显示装置70可以包括本发明任意实施例所述的显示面板71。显示装置70可以为图22所示的手机，也可以为电脑、电视机、智能穿戴显示装置等，本发明实施例对此不作特殊限定。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (21)

1.一种阵列基板，其特征在于，包括衬底基板、设置在所述衬底基板一侧的多个半导体压力传感器和偏置电压施加电路；

所述偏置电压施加电路通过第一电源信号线与所述半导体压力传感器的第一电源信号输入端电连接，所述偏置电压施加电路通过第二电源信号线与所述半导体压力传感器的第二电源信号输入端电连接，用于向所述半导体压力传感器施加偏置电压；

其中，靠近所述偏置电压施加电路的所述半导体压力传感器的离子掺杂剂量大于远离所述偏置电压施加电路的所述半导体压力传感器的离子掺杂剂量，以使靠近所述偏置电压施加电路的所述半导体压力传感器的电阻值小于远离所述偏置电压施加电路的所述半导体压力传感器的电阻值；

所述阵列基板还包括位于所述半导体压力传感器远离所述衬底基板一侧的遮挡图案层，所述遮挡图案层在所述衬底基板上的垂直投影与所述半导体压力传感器在所述衬底基板上的垂直投影存在交叠区域；

所述遮挡图案层包括遮挡区域和非遮挡区域；

其中，靠近所述偏置电压施加电路的所述半导体压力传感器对应的遮挡图案层上的非遮挡区域的面积大于远离所述偏置电压施加电路的所述半导体压力传感器对应的遮挡图案层上的非遮挡区域的面积，通过所述非遮挡区域向所述半导体压力传感器进行离子掺杂，以使靠近所述偏置电压施加电路的所述半导体压力传感器的离子掺杂剂量大于远离所述偏置电压施加电路的所述半导体压力传感器的离子掺杂剂量。

2.根据权利要求1所述的阵列基板，其特征在于，所述遮挡图案层的遮挡区域包括遮挡图案；

其中，靠近所述偏置电压施加电路的所述半导体压力传感器对应的所述遮挡图案层上的遮挡图案的分布密度小于远离所述偏置电压施加电路的所述半导体压力传感器对应的所述遮挡图案层上的遮挡图案的分布密度。

3.根据权利要求2所述的阵列基板，其特征在于，所述遮挡图案为多个与所述半导体压力传感器形状相同且同心分布的环形图案，且每个所述环形图案由多个间断的点状图案构成；同一半导体压力传感器对应的多个环形图案中，任意相邻的两个环形图案之间的间距相等；

靠近所述偏置电压施加电路的所述半导体压力传感器对应的任意相邻的两个环形图案之间的间距大于远离所述偏置电压施加电路的所述半导体压力传感器对应的任意相邻的两个环形图案之间的间距。

4.根据权利要求2所述的阵列基板，其特征在于，所述遮挡图案为多个阵列排列的点状图案，所述点状图案在所述衬底基板上的垂直投影均匀分布在所述半导体压力传感器在所述衬底基板上的垂直投影内；

靠近所述偏置电压施加电路的所述半导体压力传感器对应的所述点状图案的数量小于远离所述偏置电压施加电路的所述半导体压力传感器对应的所述点状图案的数量。

5.根据权利要求2所述的阵列基板，其特征在于，所述遮挡图案包括第一遮挡图案、第二遮挡图案、第三遮挡图案和第四遮挡图案，所述第一遮挡图案、第二遮挡图案、第三遮挡图案和第四遮挡图案在所述衬底基板上的垂直投影均匀分布在所述半导体压力传感器在所述衬底基板上的垂直投影内，所述第一遮挡图案、第二遮挡图案、第三遮挡图案和第四遮挡图案均包括多个平行排列的条状图案，且任意相邻的两个遮挡图案中条状图案的延伸方向相互垂直；

在每个所述遮挡图案中，靠近所述偏置电压施加电路的所述半导体压力传感器对应的所述遮挡图案中条状图案的数量小于远离所述偏置电压施加电路的所述半导体压力传感器对应的所述遮挡图案中条状图案的数量。

6.根据权利要求1所述的阵列基板，其特征在于，所述遮挡图案层的遮挡区域包括遮挡图案；

其中，靠近所述偏置电压施加电路的所述半导体压力传感器对应的所述遮挡图案层上的遮挡图案的遮挡面积小于远离所述偏置电压施加电路的所述半导体压力传感器对应的所述遮挡图案层上的遮挡图案的遮挡面积。

7.根据权利要求6所述的阵列基板，其特征在于，所述遮挡图案为与所述半导体压力传感器形状相同的环形图案，所述环形图案由多个与所述半导体压力传感器的边平行的条状图案首尾相接组成，所述环形图案在所述衬底基板上的垂直投影位于所述半导体压力传感器在所述衬底基板上的垂直投影内且所述环形图案在所述衬底基板上的垂直投影中心与所述半导体压力传感器在所述衬底基板上的垂直投影中心重合；

靠近所述偏置电压施加电路的所述半导体压力传感器对应的所述环形图案的条状图案的宽度小于远离所述偏置电压施加电路的所述半导体压力传感器对应的所述环形图案的条状图案的宽度。

8.根据权利要求6所述的阵列基板，其特征在于，所述遮挡图案为与所述半导体压力传感器的形状相同的块状图案，所述块状图案在所述衬底基板上的垂直投影位于所述半导体压力传感器在所述衬底基板上的垂直投影中心位置处；

靠近所述偏置电压施加电路的所述半导体压力传感器对应的所述块状图案的面积小于远离所述偏置电压施加电路的所述半导体压力传感器对应的所述块状图案的面积。

9.根据权利要求6所述的阵列基板，其特征在于，所述遮挡图案包括第一遮挡图案、第二遮挡图案、第三遮挡图案和第四遮挡图案，所述第一遮挡图案、第二遮挡图案、第三遮挡图案和第四遮挡图案在所述衬底基板上的垂直投影均匀分布在所述半导体压力传感器在所述衬底基板上的垂直投影内，所述第一遮挡图案、第二遮挡图案、第三遮挡图案和第四遮挡图案均包括多个平行排列的条状图案，且任意相邻的两个遮挡图案中条状图案的延伸方向相互垂直；

在每个所述半导体压力传感器对应的所述遮挡图案中，靠近所述偏置电压施加电路的所述半导体压力传感器对应的所述遮挡图案中条状图案的面积小于远离所述偏置电压施加电路的所述半导体压力传感器对应的所述遮挡图案中条状图案的面积。

10.根据权利要求1所述的阵列基板，其特征在于，所述半导体压力传感器包括第一区域和第二区域；

所述第一区域在所述衬底基板上的垂直投影与所述遮挡区域在所述衬底基板上的垂直投影存在交叠区域，所述第二区域在所述衬底基板上的垂直投影与所述非遮挡区域在所述衬底基板 上的垂直投影存在交叠区域；

所述第一电源信号线和所述第二电源信号线均与和所述非遮挡区域交叠的所述第二区域电连接。

11.根据权利要求1所述的阵列基板，其特征在于，还包括位于所述衬底基板一侧的薄膜晶体管，所述薄膜晶体管包括有源层和位于所述有源层远离所述衬底基板一侧的栅极电极；

其中，所述有源层与所述半导体压力传感器同层设置；

所述栅极电极与所述遮挡图案层同层设置。

12.根据权利要求1所述的阵列基板，其特征在于，至少两个所述半导体压力传感器的第一电源信号输入连接端通过同一所述第一电源信号线与所述偏置电压施加电路电连接；至少两个所述半导体压力传感器的第二电源信号输入连接端通过同一所述第二电源信号线与所述偏置电压施加电路电连接。

13.根据权利要求1所述的阵列基板，其特征在于，还包括设置在所述衬底基板一侧的电压检测电路；

所述电压检测电路通过第一感应测量信号线与所述半导体压力传感器的第一感应信号测量端电连接，所述电压检测电路通过第二感应测量信号线与所述半导体压力传感器的第二感应信号测量端电连接，用于获取所述半导体压力传感器的应变电压。

14.根据权利要求13所述的阵列基板，其特征在于，所述半导体压力传感器为块状，其形状为至少包括四个边的多边形；

所述第一电源信号输入端、所述第二电源信号输入端、所述第一感应信号测量端以及所述第二感应信号测量端分别设置于所述多边形的四个边上，所述第一电源信号输入端所在的边和所述第二电源信号输入端所在的边不相连，所述第一感应信号测量端所在的边和所述第二感应信号测量端所在的边不相连。

15.根据权利要求14所述的阵列基板，其特征在于，所述阵列基板包括第一边缘，所述半导体压力传感器为正方形，所述第一电源信号输入端和所述第二电源信号输入端所在的直线与所述第一边缘之间的夹角为45°。

16.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板包括显示区域和围绕所述显示区域的非显示区域，所述半导体压力传感器设置在所述显示区域和/或所述非显示区域；

所述偏置电压施加电路设置在所述非显示区域。

17.根据权利要求1所述的阵列基板，其特征在于，所述半导体压力传感器为多晶硅材料膜或者非晶硅材料膜。

18.根据权利要求1所述的阵列基板，其特征在于，所述半导体压力传感器的掺杂离子为P型离子或者N型离子。

19.根据权利要求1所述的阵列基板，其特征在于，所述半导体压力传感器的掺杂离子为硼离子。

20.一种显示面板，其特征在于，包括权利要求1-19任一项所述的阵列基板，还包括与所述阵列基板对向设置的对置基板。

21.一种显示装置，其特征在于，包括权利要求20所述的显示面板。

Images