KR101218993B1

KR101218993B1 - 고주파 스위치

Info

Publication number: KR101218993B1
Application number: KR1020110087272A
Authority: KR
Inventors: 김상희; 박성환; 스기우라 츠요시; 오토베 이치로; 탄지 코키; 오타니 노리히사
Original assignee: 삼성전기주식회사
Priority date: 2010-12-20
Filing date: 2011-08-30
Publication date: 2013-01-21
Also published as: JP2012134665A; US8779840B2; JP5814547B2; US20120154017A1; KR20120069525A

Abstract

본 발명은 왜곡 특성의 열화를 억제할 수 있는 고주파 스위치에 관한 것이다. 본 발명에 따른 고주파 스위치는, 안테나(110)로 송신 신호가 출력되는 공통 포트(CX)와, 송신 신호가 입력되는 송신 포트(TX1,TX2)와, 복수의 송신 포트와 공통 포트 사이에 각각 연결되어, 각 송신 포트로부터 공통 포트로의 송신 신호를 도통 또는 차단하는 복수의 스위치부(100A,100B)를 갖고, 스위치부는 실리콘 기판에 형성된 하나 이상의 MOSFET(T_SW)를 가지며, MOSFET 중 공통 포트에 연결된 것의 바디 단자와 공통 포트에 연결된 단자 사이에 커패시터가 연결된다.

Description

고주파 스위치{HIGH FREQUENCY SWITCH}

본 발명은, 고주파 스위치에 관한 것으로, 특히 무선통신기기의 프론트 엔드부에 사용되는 고주파 스위치에 관한 것이다.

휴대전화 등의 프론트 엔드부에 사용되는 고주파 스위치는, 예를 들어, GSM(Global System for Mobile Communications) 단말에 사용되는 경우, 35dBm이라는 대전력을 출력하므로, 이 대전력에 견딜 수 있어야 한다.

이와 관련된 종래 기술로서, 고주파 스위치를 구성하는 각 스위치부를 복수의 FET(Field Effect Transistor)를 직렬로 연결하여 구성하고, 각 스위치 인가되는 전압을 구성요소인 복수의 FET에 균등 분배함으로써 고주파 스위치의 내압을 향상시키는 구조가 공지된 바 있다(인용문헌 1).

일본특허공표 2005-515657호 공보

그러나, 실리콘 기판에 형성되는 MOSFET(Metal Oxide Semiconducter Field Effect Transistor)는 소스/드레인 각 단자와 바디 단자 사이에 기생 다이오드를 갖는다. 그리고, 신호 송신시에 온 포트측의 스위치부에서부터 공통 포트를 통해 안테나에 입력되는 전력이 커지면, 오프 포트측의 스위치부를 구성하는 MOSFET 중 공통 포트에 가까운 것의 상기 기생 다이오드가 도통되어, 신호 파형를 왜곡시키는 현상이 있다. 이 현상은 고주파 스위치의 왜곡 특성(고조파 특성)을 열화시키지만, 상기 종래 기술은, 이러한 문제에 대응할 수가 없다.

본 발명은 이와 같은 문제를 해결하기 위한 것으로, 각 스위치부를 구성하는 MOSFET 중 공통 포트에 연결된 MOSFET의 바디 단자와 공통 포트에 연결된 단자(드레인 단자) 사이에 커패시터를 연결한다. 이에 따라, 오프 포트측의 스위치에 공통 포트측에서부터 인가되는 대전력의 송신 신호를 바디 단자에 피드 포워드시켜 상기 기생 다이오드가 도통되는 것을 방지함으로써 고주파 스위치의 왜곡 특성의 열화를 억제시키는 것을 목적으로 한다.

상기 과제를 해결하기 위하여, 본 발명에 따른 고주파 스위치는, 안테나로 송신 신호가 출력되는 공통 포트와, 상기 송신 신호가 입력되는 송신 포트와, 복수의 상기 송신 포트와 상기 공통 포트 사이에 각각 연결되어, 각 송신 포트로부터 상기 공통 포트로의 상기 송신 신호를 도통 또는 차단하는 복수의 스위치부를 포함하고, 상기 스위치부는 실리콘 기판에 형성된 하나 이상의 MOSFET를 가지며, 상기 MOSFET 중 상기 공통 포트에 연결된 MOSFET의 바디 단자와 상기 공통 포트에 연결된 단자 사이에 커패시터가 연결된 것을 특징으로 한다.

즉, 본 발명에 따른 고주파 스위치는, 상기 커패시터에 의해, 오프 포트측의 스위치에 공통 포트측으로부터 입력되는 대전력의 송신 신호를 바디 단자에 피드 포워드시켜, 기생 다이오드가 도통되는 것을 방지한다.

본 발명에 따른 고주파 스위치를 이용하면, 고주파 스위치의 왜곡 특성의 열화를 억제시킬 수 있다.

도 1은, 본 발명의 실시형태에 따른 고주파 스위치와, 피드 포워드 커패시터가 연결된 MOSFET의 등가 회로를 나타내는 도면이다.
도 2는, 종래의 고주파 스위치에 있어서, 오프 포트의 스위치부가 왜곡 특성을 열화시키는 현상을 나타내는 설명도이다.
도 3은, 본 발명의 실시형태에 따른 고주파 스위치에 있어서, 송신 신호의 왜곡 특성의 열화를 방지하는 피드 포워드 커패시터의 기능을 나타내는 설명도이다.

이하, 본 발명의 실시형태에 따른 고주파 스위치에 대하여 상세하게 설명한다.

도 1은, 본 발명의 실시형태에 따른 고주파 스위치(A)와, 피드 포워드 커패시터가 연결된 MOSFET의 등가 회로(B)를 나타내는 도면이다.

고주파 스위치는, 일반적으로, 무선통신기기의 프론트 엔드부에 사용되며, 송수신의 전환, 수신방식의 전환, 및 송신방식의 전환 중 적어도 어느 하나에 따른 포트의 전환을 행하는 기능을 갖는다. 본 실시형태에 따른 고주파 스위치는, 송신방식의 전환에 따라 포트의 전환을 행하는 SPDT(Single Pole Double Throw) 스위치에 의한 고주파 스위치일 수 있다.

도 1의 A는, 본 실시형태에 따른 SPDT 스위치에 의한 고주파 스위치를 나타내는 도면이다. 본 실시형태에 따른 고주파 스위치는, 송신방식의 전환에 따른 포트의 전환을 행한다. 즉, 예를 들어, GSM 단말에서의 주파수대의 전환(예를 들어, 협대역인 850MHz와 광대역인 1900MHz의 전환)을 행한다.

도 1의 A에 나타내는 바와 같이, 고주파 스위치(1)는, 공통 포트(CX)를 통해 안테나(110)에 공통으로(병렬로) 연결된 제1 스위치부(100A)와 제2 스위치부(100B)를 포함한다. 제1 스위치부(100A)는 제1 송신 포트(TX1)와 공통 포트(CX) 사이에 연결되고, 제2 스위치부(100B)는 제2 송신 포트(TX2)와 공통 포트(CX) 사이에 연결된다.

제1 스위치부(100A)는, 제1 공통 게이트 단자(GATE_TX1)에 입력되는 제어 신호에 따라 제1 송신 포트(TX1)로부터의 제1 송신 신호를 도통 또는 차단한다. 도통 시에는, 제1 스위치부(100A)는, 제1 송신 포트(TX1)에 입력된 제1 송신 신호(예를 들어, 850MHz의 송신 신호)를 공통 포트(CX)에 출력한다. 그리고, 공통 포트(CX)로부터 안테나(110)에 제1 송신 신호가 출력된다.

제2 스위치부(100B)는, 제2 공통 게이트 단자(GATE_TX2)에 입력되는 제어 신호에 따라, 제2 송신 포트(TX2)로부터의 제2 송신 신호를 도통 또는 차단한다. 도통 시에는, 제2 스위치부(100B)는, 제2 송신 포트(TX2)에 입력된 제2 송신 신호(예를 들어, 1900MHz의 송신 신호)를 공통 포트(CX)에 출력한다. 그리고, 공통 포트(CX)로부터 안테나(110)로 제2 송신 신호가 출력된다.

즉, 고주파 스위치(1)는, 제1 스위치부(100A) 또는 제2 스위치부(100B) 중 어느 한쪽이 송신 신호를 도통하고, 다른 한쪽이 송신 신호를 차단함으로써, 송신 포트의 전환을 행할 수 있다. 이하에서는, 도통 상태의 스위치부를 온 포트(ON Port)의 스위치부, 차단 상태의 스위치부를 오프 포트(OFF Port)의 스위치부라 칭한다.

제1 스위치부(100A)는, 직렬로 연결된 복수의 MOSFET(T_SW)를 포함한다. 여기서, MOSFET(T_SW)는 소스 단자와 드레인 단자를 가지는데, 이들 단자는 MOSFET의 구조상 구별되지 않는다. 그러므로, 본 명세서에서는, 설명의 편의상, 안테나(110)에 연결된 제1 스위치부(100A)의 각 MOSFET(T_SW)에 있어서, 안테나(110)에 가까운 측 단자가 드레인 단자로서 설명한다. 또한, MOSFET(T_SW)가 「직렬로 연결」이란, 한 MOSFET(T_SW)의 소스 단자 또는 드레인 단자 중 어느 하나와, 다른 MOSFET(T_SW)의 소스 단자 또는 드레인 단자 중 어느 하나가 연결된 상태를 말한다. 또한, 각 MOSFET(T_SW)는 n형의 MOSFET로서 설명한다.

MOSFET(T_SW)는, SOI(Silicon On Insulator) 기판에 형성될 수 있다. SOI 기판에 형성된 MOSFET(T_SW)는, 산화 실리콘(SiO₂)으로 이루어지는 절연층 상의 실리콘층에 형성된 FET 소자가 소자 단체(單體)로 그 절연층에 의해 둘러싸인 구조를 가지며, 각 FET는 절연체인 산화 실리콘에 의해 상호 전기적으로 분리된다.

제1 스위치부(100A)는, 각 MOSFET(T_SW)의 게이트 단자와 제1 공통 게이트 단자(GATE_TX1) 사이에 마련된 게이트 저항(R_gate)과, 각 MOSFET(T_SW)의 바디(백게이트, 웰)단자와 제1 공통 바디 단자(BODY_TX1) 사이에 마련된 바디 저항(R_body)을 추가로 포함한다. 바디 저항(R_body)을 마련하는 것은, 바디영역으로부터의 누설 전력으로 인한 손실을 감소시키기 위함이다.

또한, 직렬로 연결된 복수의 MOSFET(T_SW) 중 공통 포트(CX)에 연결된 MOSFET(T_SW)(도 1의 A의 제1 스위치부(100A)에서 점선의 원으로 둘러싸인 MOSFET(T_SW), 이하, 「제1 선두 MOSFET」라 칭함)의 드레인 단자와 바디 단자 사이에 제1 피드 포워드 커패시터(커패시터)(C_FF1)가 연결된다. 제1 피드 포워드 커패시터(C_FF1)는, 제1 선두 MOSFET의 드레인 단자에 인가되는 신호를, 제1 선두 MOSFET(T_SW)의 바디 단자에 전달하는 기능을 갖는다.

제2 스위치부(100B)도 제1 스위치부(100A)와 동일한 구조를 갖는다. 따라서, 제1 스위치부(100A)에서 설명한 내용은 생략하거나 간략하게 설명한다.

제2 스위치부(100B)는, 직렬로 연결된 복수의 MOSFET(T_SW)와, 각 MOSFET(T_SW)의 게이트 단자와 제2 공통 게이트 단자(GATE_TX2) 사이에 마련된 게이트 저항(R_gate)과, 각 MOSFET(T_SW)의 바디 단자와 제2 공통 바디 단자(BODY_TX2) 사이에 마련된 바디 저항(R_body)을 갖는다. 또한, 직렬로 연결된 복수의 MOSFET(T_SW) 중 공통 포트(CX)에 연결된 MOSFET(T_SW) (도 1의 A의 제2 스위치부(100B)에서 점선의 원으로 둘러싸인 MOSFET(T_SW), 이하, 「제2 선두 MOSFET」라 칭함)은 드레인 단자와 바디 단자 사이에 연결되는 제2 피드 포워드 커패시터(커패시터)(C_FF2)를 포함한다. 제2 피드 포워드 커패시터(C_FF2)는, 제2 선두 MOSFET의 드레인 단자에 인가되는 신호를, 제2 선두 MOSFET의 바디 단자에 전달하는 기능을 갖는다.

본 실시형태에 따른 고주파 스위치(1)의 동작에 대해 설명한다.

제1 스위치부(100A)가 온 포트이고 제2 스위치부(100B)가 오프 포트인 경우에 대해 설명한다. 또한, 제1 스위치부(100A)가 오프 포트고 제2 스위치부(100B)가 온 포트인 경우에도 동일하게 고려할 수 있다(이 경우의 설명은 생략한다).

제1 공통 게이트 단자(GATE_TX1)에 하이레벨의 제어 신호가 입력되면, 제1 스위치부(100A)의 모든 MOSFET(T_SW)가 도통된다. 이에 따라, 제1 스위치부(100A)는 온 포트가 되어, 제1 송신 포트(TX1)에 입력되는 제1 송신 신호가 공통 포트(CX)를 통해 안테나(110)로 전달된다.

이 때, 제2 공통 게이트 단자(GATE_TX2)에는 로우레벨의 제어 신호가 입력되기 때문에, 제2 스위치부(100B)의 모든 MOSFET(T_SW)가 차단 상태가 된다. 이에 따라, 제2 스위치부(100B)는 오프 포트가 되므로, 만일 제2 송신 포트에 신호가 입력되더라도 그 신호는 공통 포트(CX)를 통해 안테나(110)에 전달되지 않는다.

제1 스위치부(100A)로부터 공통 포트(CX)에 출력되는 제1 송신 신호는, 제1 스위치부(100A)와 병렬로 공통 포트(CX)에 연결된 제2 스위치부(100B)에도 인가된다. 특히, 제2 스위치부(100B)를 구성하는 직렬로 연결된 복수의 MOSFET(T_SW) 중 안테나(110)에 연결된 제2 선두 MOSFET(T_SW)의 드레인 단자에는 제1 송신 신호가 직접적으로 인가된다.

도 1의 B에 도시된 MOSFET의 등가 회로는, 제2 피드 포워드 커패시터(C_FF2)가 연결되어 있으므로 제2 선두 MOSFET(T_SW)의 등가 회로로 볼 수 있다.

도 1의 B에서, 게이트·소스간 용량(C_GS)은 게이트 단자와 소스 단자 사이의 용량, 게이트·드레인간 용량(C_GD)은 게이트 단자와 드레인 단자 사이의 용량, 소스·바디간 용량(C_SB)은 소스 단자와 바디 단자 사이의 용량, 드레인·바디간 용량(C_DB)은 드레인 단자와 바디 단자 사이의 용량을 각각 나타낸다. 바디·소스간 다이오드(D_SB)는 바디영역과 소스영역 사이의 PN 접합에 의한 기생 다이오드, 바디·드레인간 다이오드(D_BD)는 바디영역과 드레인영역 사이의 PN 접합에 의한 기생 다이오드(이하, 「기생 다이오드(D_BD)」라 칭함)를 각각 나타낸다.

드레인 단자·소스 단자간 저항(R_DS)은, 오프 포트의 제2 스위치부(100B)의 각 MOSFET가 차단 상태에 있으므로, 차단 상태인 MOSFET(T_SW)의 채널의 저항 값, 즉, MOSFET(T_SW)의 오프저항 값이 된다.

제2 선두 MOSFET(T_SW)의 바디 단자와 드레인 단자 사이에는 제2 피드 포워드 커패시터(C_FF2)가 마련되어 있다.

도 2는, 종래의 고주파 스위치에 있어서, 오프 포트의 스위치부가 왜곡 특성을 열화시키는 현상을 나타내는 설명도이다. 도 2의 상측 도면은, 종래의 SPDT 스위치에 의한 고주파 스위치를 나타내고, 하측 도면은, 고주파 스위치의 오프 포트측의 스위치부를 이루는 MOSFET 중 공통 포트(CX)에 연결된 MOSFET의 등가 회로를 나타내는 도면이다.

또한, 도 2에 도시하는 종래의 고주파 스위치는, 피드 포워드 커패시터를 포함하고 있지 않은 것을 제외하고는 본 실시형태와 동일한 구성이므로, 본 실시형태에서 사용한 기호 및 용어를 그대로 사용하여 이하에 설명한다.

기생 다이오드(D_BD)는, 통상, 바디 단자 쪽이 드레인 단자보다 저전위로 전압 인가(역방향 바이어스)되므로, 비도통 상태가 되어 있다. 그러나, 예를 들어, GSM 단말에서는, 제1 송신 포트(TX1)로부터 공통 포트를 통해 안테나(110)에 35dBm 정도의 고전력의 제1 송신 신호(V_TX1)가 인가되는 경우가 있다. 그 결과, 제1 송신 신호(V_TX1)가 출력된 공통 포트(CX)에 연결된 제2 선두 MOSFET(T_SW)의 드레인 전극에 제1 송신 신호(V_TX1)가 인가되어, 드레인 단자가 바디 단자에 대하여 저전위(순방향 바이어스)가 될 수 있다. 그리고, 기생 다이오드(D_BD)에 그 임계 전압을 초과하는 전압이 인가되면, 기생 다이오드(D_BD)는 도통되어, 바디 단자로부터 드레인 단자 방향으로 전류I를 흘림과 동시에 공통 포트(CX)에 출력된 제1 송신 신호(V_TX1)를 전압 클램프 한다. 이 현상은, 제1 송신 신호(V_TX1)를 왜곡시키기 때문에, 고주파 스위치의 왜곡 특성을 열화시킨다.

도 3은, 본 실시형태에 따른 고주파 스위치에 있어서, 송신 신호의 왜곡 특성의 열화를 방지하는 피드 포워드 커패시터의 기능을 나타내는 설명도이다. 도 3의 상측 도면은, 본 실시형태에 따른 고주파 스위치를 나타내는 도면이고, 하측 도면은, 제2 선두 MOSFET의 등가 회로를 나타내는 도면이다.

도 3에 도시하는 바와 같이, 온 포트인 제1 스위치부(100A)로부터 공통 포트(CX)에 출력된 제1 송신 신호(V_TX1)가 오프 포트인 제2 스위치부(100B)의 제2 선두 MOSFET(T_SW)의 드레인 단자에 인가된다. 그러나, 본 실시형태에서는, 제2 선두 MOSFET(T_SW)의 바디 단자와 드레인 단자 사이에 제2 피드 포워드 커패시터(C_FF2)가 마련된다. 이에 따라, 제2 선두 MOSFET(T_SW)의 드레인 단자에 인가된 제1 송신 신호(V_TX1)는 제2 피드 포워드 커패시터(C_FF2)에 의해 바디 단자에 피드 포워드된다. 그 결과, 제2 선두 MOSFET(T_SW)의 바디 단자는, 제2 공통 바디 단자에 의해 원래 인가되어 있는 직류 전압 성분에, 드레인 단자와 동일 위상이면서 동일 진폭(실제로는, 가까운 위상이면서 가까운 진폭)의 교류 전압 성분이 중첩된다. 이 때, 제2 선두 MOSFET(T_SW)의 기생 다이오드(D_BD)에는, 캐소드와 애노드에 동일 위상이면서 동일 진폭의 교류 전압 성분이 인가되게 된다.

따라서, 기생 다이오드(D_BD)에는, 통상 인가되어 있는 역방향 바이어스가 유지되고, 제1 송신 신호(V_TX1)가 인가되는 것에 의한 영향은, 캐소드와 애노드가 동일한 전류 성분을 가짐으로써 거의 상쇄될 수 있다. 그 결과, 기생 다이오드(D_BD)가 도통되는 것을 방지하여, 고주파 스위치의 왜곡 특성의 열화를 방지할 수 있다.

또한, 본 실시형태에서는, 제2 선두 MOSFET(T_SW)는 SOI 기판에 형성되어 있으므로, 다른 MOSFET(T_SW)와는 바디영역이 분리되어 있다. 따라서, 제2 선두 MOSFET(T_SW)에 제2 피드 포워드 커패시터(C_FF2)를 마련함에 따라 효과적으로 자기의 바디 단자에 드레인 단자에 인가된 제1 송신 신호(V_TX1)를 피드 포워드시킬 수 있다. 즉, 더 효과적으로 고주파 스위치(1)의 왜곡 특성의 열화를 방지할 수 있다.

또한, 제2 스위치부(100B)를 이루는 각 MOSFET(T_SW)의 바디 단자에는 각각 바디 저항(R_body)이 마련되어 있으므로, 제2 선두 MOSFET(T_SW)와 다른 MOSFET(T_SW)의 바디영역의 분리성이 향상된다. 따라서, 더욱 효과적으로 고주파 스위치(1)의 왜곡 특성의 열화를 방지할 수 있다.

또한, 각 스위치부(100A,100B)를 구성하는 복수의 MOSFET(T_SW)에는, 기생 용량 성분과 기생 저항 성분이 존재하기 때문에, 각 MOSFET(T_SW)에 인가되는 전압은 등분배되지는 않는다. 즉, 각 스위치부(100A,100B)에서, 직렬로 연결된 MOSFET(T_SW) 중 공통 포트(CX)에 연결된 MOSFET(T_SW)(즉, 제1 선두 MOSFET(T_SW) 및 제2 선두 MOSFET(T_SW))에 인가되는 전압이 비교적 커진다. 그러므로, 각 스위치부(100A,100B)에서, 직렬로 연결된 MOSFET(T_SW) 중 공통 포트(CX)에 연결된 MOSFET(T_SW) (즉, 제1 선두 MOSFET(T_SW) 및 제2 선두 MOSFET(T_SW))에만 피드 포워드 커패시터(C_FF1, C_FF2)를 마련하기만 해도 고주파 스위치(1)의 왜곡 특성의 열화를 효과적으로 방지할 수 있으므로, 피드 포워드 커패시터를 또 다른 MOSFET(T_SW)에 마련하는 것에 따른 칩 사이즈의 증가를 억제시킬 수 있다.

본 실시형태에 따른 고주파 스위치는 다음의 효과를 갖는다. 즉, 공통 포트에 공통으로 연결된 각 스위치부를 구성하는 MOSFET 중 공통 포트에 연결된 것의 바디 단자와 드레인 단자 사이에 커패시터를 연결한다. 이에 따라, 오프 포트의 스위치에 공통 포트측에서부터 인가되는 송신 신호를 바디 단자에 피드 포워드시켜, 상기 기생 다이오드가 도통되는 것을 방지함으로써 고주파 스위치의 왜곡 특성의 열화를 억제시킬 수 있다.

이상, 본 발명의 실시형태에 따른 고주파 스위치에 대하여 설명하였지만, 본 발명의 실시형태는 상술한 실시형태로 한정되지 않는다. 즉, 본 발명의 실시형태에 따른 고주파 스위치는, 송수신방식의 전환에 따라 포트의 전환을 행하는 송수신계 SP4T(Single Pole 4 Throw) 스위치에 의한 고주파 스위치일 수도 있다. 또한, SPMP(Single Pole Multi Throw) 스위치 및 MPMT(Multi Pole Multi Throw) 스위치일 수도 있다.

또한, 각 스위치부를 구성하는 MOSFET는 n형의 MOSFET로 한정되지 않으며, p형의 MOSFET일 수도 있다.

또한, MOSFET는 SOI 기판에 형성되는 것으로 한정되지 않으며, SOI 이외의 실리콘 기판(예를 들어, 벌크기판)에 형성되는 것일 수도 있다.

또한, 각 스위치부를 구성하는 MOSFET의 수는 복수로 한정되지 않고, 1개일 수도 있다.

또한, 각 스위치부를 구성하는 MOSFET 중 피드 포워드 커패시터가 연결되는 것은 1개로 한정되지 않으며, 2개 이상일 수도 있다.

1 : 고주파 스위치 100A, 100B : 스위치부
110 : 안테나

Claims

안테나로 송신 신호가 출력되는 공통 포트;
상기 송신 신호가 입력되는 송신 포트; 및
복수의 상기 송신 포트와 상기 공통 포트 사이에 각각 연결되어, 각 송신 포트로부터 상기 공통 포트로의 상기 송신 신호를 도통 또는 차단하는 복수의 스위치부; 를 갖고,
상기 스위치부는 실리콘 기판에 형성된 하나 이상의 MOSFET를 가지며, 상기 MOSFET 중 상기 공통 포트에 연결된 MOSFET의 바디 단자와 상기 공통 포트에 연결된 단자 사이에 커패시터가 연결된 것을 특징으로 하는 고주파 스위치.
제1항에 있어서,
상기 스위치부는 각각 복수의 상기 MOSFET가 직렬로 연결되어 이루어지며, 상기 MOSFET 중 상기 안테나에 연결된 상기 MOSFET에만 상기 커패시터가 연결된 것을 특징으로 하는 고주파 스위치.
제1항에 있어서,
상기 MOSFET의 상기 바디 단자에는 각각 저항기를 통해 기판 전위가 공급되는 것을 특징으로 하는 고주파 스위치.
제1항 내지 제3항 중 어느 한 항에 있어서,
상기 실리콘 기판은 SOI 기판인 것을 특징으로 하는 고주파 스위치.
제1항 내지 제3항 중 어느 한 항에 있어서,
상기 실리콘 기판은 벌크기판인 것을 특징으로 하는 고주파 스위치.