JP2009527193A - Mosfetスイッチの挿入損失を低減し、該mosfetスイッチにパワーダウン保護を提供するための方法。 - Google Patents
Mosfetスイッチの挿入損失を低減し、該mosfetスイッチにパワーダウン保護を提供するための方法。 Download PDFInfo
- Publication number
- JP2009527193A JP2009527193A JP2008555283A JP2008555283A JP2009527193A JP 2009527193 A JP2009527193 A JP 2009527193A JP 2008555283 A JP2008555283 A JP 2008555283A JP 2008555283 A JP2008555283 A JP 2008555283A JP 2009527193 A JP2009527193 A JP 2009527193A
- Authority
- JP
- Japan
- Prior art keywords
- fet
- well
- drain
- source
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 238000000034 method Methods 0.000 title claims 8
- 230000037431 insertion Effects 0.000 title description 19
- 238000003780 insertion Methods 0.000 title description 19
- 230000005669 field effect Effects 0.000 claims description 3
- 230000007704 transition Effects 0.000 claims description 2
- 230000008878 coupling Effects 0.000 claims 13
- 238000010168 coupling process Methods 0.000 claims 13
- 238000005859 coupling reaction Methods 0.000 claims 13
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 101100233916 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) KAR5 gene Proteins 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
- H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/10—Modifications for increasing the maximum permissible switched voltage
- H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
- H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0018—Special modifications or use of the back gate voltage of a FET
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Electronic Switches (AREA)
Abstract
Description
Claims (15)
- スイッチであって、
ゲート、ソース、ドレイン、及びウェルを有する第1のFET(電界効果トランジスタ)であって、該第1のFETがオンのときは、入力信号が前記ドレインで受信されて出力信号が前記ソースに現れるか、または、入力信号が前記ソースで受信されて出力信号が前記ドレインに現れる、第1のFETと、
第1の内部電力レールと、
第2のFETであって、前記第1のFETがオフにされると、第2のFETがオンにされて、前記第1のFETのウェルが前記第1の内部電力レールに結合されるように配列された第2のFETと、
前記入力信号が低に移行すると、前記内部電力レールを正の電源電圧に結合する第3のFETと、
前記正の電源電圧が低に移行すると、前記内部電力レールを前記入力信号に結合する第4のFETであって、この場合に、前記第1のFETのウェルが、前記正の電源電圧とAにおける入力信号電圧とのいずれか高い方に維持される、第4のFET
を備えるスイッチ。 - 前記第1のFETと極性が同じである第5のFET及び第6のFETをさらに備え、
前記第5のFETと前記第6のFETは、該第5のFETのソースと該第6のFETのソースが互いに結合され、該第5のFETのドレインが、前記第1のFETのドレインに結合され、該第6のFETのドレインが、前記第1のFETのソースに結合されるように配列され、
前記第5のFETのウェル及び第6のFETのウェルは、前記第1の内部電力レールに結合され、該第5のFETのソース及び該第6のFETのソースは、前記第1のFETのウェルに結合され、
前記第5のFET及び第6のFETは、前記スイッチがオンのときにオンになり、前記スイッチがオフのときにオフになる、請求項1のスイッチ。 - 前記第1のFETがP型である、請求項1のスイッチ。
- ゲート、ソース、ドレイン、及び、前記第1のFETと極性が逆のウェルを有する第7のFETであって、該第7のFETのドレインとソースは、前記第1のFETのドレインとソースにそれぞれ結合される、第7のFETと、
第2の内部電力レールと、
第8のFETであって、前記第7のFETがオフにされると、第8のFETがオンにされて、前記第7のFETのウェルが前記第2の内部電力レールに結合されるように配列された第8のFETと、
前記入力信号が低に移行すると、前記第2の内部電力レールをアースに結合する第9のFETと、
アースの信号のレベルが上昇した場合に、前記第2の内部電力レールを前記入力信号に結合する第10のFETであって、この場合に、前記第7のFETのウェルが、アースの電圧とAにおける入力信号電圧との低い方に維持される、第10のFET
をさらに備える、請求項1のスイッチ。 - 前記第7のFETと極性が同じである第11のFET及び第12のFETをさらに備え、
前記第11のFETと前記第12のFETは、該第11のFETのソースと該第12のFETのソースが互いに結合され、該第11のFETのドレインが、前記第7のFETのドレインに結合され、該第12のFETのドレインが、前記第7のFETのソースに結合されるように配列され、
前記第11のFETのウェル及び第12のFETのウェルは、前記第2の内部電力レールに結合され、該第11のFETのソース及び該12のFETのソースは、前記第7のFETのウェルに結合され、
前記第11のFET及び第12のFETは、前記スイッチがオンのときにオンになり、前記スイッチがオフのときにオフになる、請求項4の回路。 - 前記第1、第5、及び第6のFETのゲートに結合された第1のイネーブル入力信号をさらに有し、該イネーブル入力信号は、該イネーブル入力信号が真のときは、それらのFETをオンにし、偽のときは、それらのFETをオフにする、請求項2の回路。
- 前記第7、第11、及び第12のFETのゲートに結合された第2のイネーブルをさらに有し、該第2のイネーブルは、該第2のイネーブルが真のときは、それらのFETをオンにし、偽のときは、それらのFETをオフにする、請求項5の回路。
- 前記第2のイネーブルは、前記第1のイネーブル入力信号の論理を反転したものである、請求項7の回路。
- 入力を出力に接続し、及び、入力を出力から切り離すための方法であって、
ゲート、ソース、ドレイン、及びウェルを有する第1のFET(電界効果トランジスタ)をオンにするステップと、
前記第1のFETがオフにされたときに、
第2のFETをオンにして、前記第1のFETのウェルを内部電力レールに結合するステップと、
前記入力信号が低に移行したときに、前記内部電力レールを正電源に結合する第3のFETをオンにするステップと、
前記正電源の電圧が低に移行したときに、前記内部電力レールを前記入力信号に結合する第4のFETをオンにするステップであって、この場合に、前記第1のFETのウェルが、前記正電源の電圧とAにおける入力信号電圧との高い方に維持される、ステップ
を含む方法。 - 前記第1のFETと極性が同じである第5のFET及び第6のFETのそれぞれのソースを互いに結合するステップと、
前記第5のFETのドレインを前記第1のFETのドレインに結合し、前記第6のFETのドレインを前記第1のFETのソースに結合するステップと、
前記第5のFETのウェル及び前記第6のFETのウェルを前記内部電力レールに結合し、該第5のFETのウェル及び該第6のFETのウェルを前記第1のFETのウェルに結合するステップであって、該第5のFET及び該第6のFETは、前記スイッチがオンのときはオンにされ、前記スイッチがオフのときはオフにされる、ステップ
をさらに含む、請求項9の方法。 - 第7のFETのドレインとソースを、前記第1のFETのドレインとソースにそれぞれ結合するステップであって、該第7のFETは、ゲート、前記ソース、前記ドレイン、及び、前記第1のFETのウェルと極性が逆のウェルを有することからなる、ステップと、
前記第7のFETがオフにされたときに、前記第7のFETのウェルを第2の内部電力レールに結合する第8のFETをオンにするステップと、
前記入力信号が負に移行したときに、前記第2の内部電力レールをアースに結合する第9のFETをオンにするステップと、
前記アースの信号が負に移行した場合に、前記第2の内部電力レールを前記入力信号に結合する第10のFETをオンにするステップ
をさらに含む、請求項9の方法。 - 前記第7のFETと極性が同じ第11のFET及び第12のFETのそれぞれのソースを互いに結合するステップと、
前記第11のFETのドレインを前記第1のFETのドレインに結合し、前記第12のFETのドレインを前記第7のFETのソースに結合するステップと、
前記第11のFETのウェル及び前記第12のFETのウェルを前記内部電力レールに結合し、該第11のFETのウェル及び該第12のFETのウェルを前記第7のFETのウェルに結合するステップであって、該第11のFET及び該第12のFETは、前記スイッチがオンのときにオンにされ、前記スイッチがオフのときにオフにされる、ステップ
をさらに含む、請求項11の方法。 - 第1のイネーブル入力信号を前記第1、第5、及び第6のFETのゲートに結合するステップであって、それらのFETは、前記第1のイネーブル入力信号が真のときはオンにされ、偽のときはオフにされる、ステップをさらに含む、請求項10の方法。
- 第2のイネーブルを前記第7、第11、及び第12のFETのゲートに結合するステップであって、それらのFETは、前記第2のイネーブルが真のときはオンにされ、偽のときはオフにされる、ステップをさらに含む、請求項12の方法。
- 前記第2のイネーブルは、前記第1のイネーブル入力信号の論理を反転したものである、請求項14の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US77475306P | 2006-02-17 | 2006-02-17 | |
PCT/US2007/003429 WO2007097925A1 (en) | 2006-02-17 | 2007-02-08 | Method for reducing insertion loss and providing power down protection for mosfet switches |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009527193A true JP2009527193A (ja) | 2009-07-23 |
Family
ID=38202090
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008555283A Ceased JP2009527193A (ja) | 2006-02-17 | 2007-02-08 | Mosfetスイッチの挿入損失を低減し、該mosfetスイッチにパワーダウン保護を提供するための方法。 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7554382B2 (ja) |
JP (1) | JP2009527193A (ja) |
KR (1) | KR101400175B1 (ja) |
CN (1) | CN101421925B (ja) |
DE (1) | DE112007000404B4 (ja) |
TW (1) | TWI437789B (ja) |
WO (1) | WO2007097925A1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011228894A (ja) * | 2010-04-19 | 2011-11-10 | Renesas Electronics Corp | 高周波スイッチ回路 |
KR101218993B1 (ko) | 2010-12-20 | 2013-01-21 | 삼성전기주식회사 | 고주파 스위치 |
JP2018101838A (ja) * | 2016-12-19 | 2018-06-28 | 新日本無線株式会社 | アナログスイッチ回路 |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7724067B1 (en) * | 2006-05-03 | 2010-05-25 | Marvell International Ltd. | Enhanced transmission gate |
US7928794B2 (en) | 2008-07-21 | 2011-04-19 | Analog Devices, Inc. | Method and apparatus for a dynamically self-bootstrapped switch |
US7940111B2 (en) * | 2008-10-30 | 2011-05-10 | Qualcomm Incorporated | High-performance analog switch |
TWI343706B (en) * | 2009-07-13 | 2011-06-11 | Ind Tech Res Inst | Isolation circuit |
US20110057715A1 (en) * | 2009-09-08 | 2011-03-10 | Stmicroelectronics Asia Pacific Pte Ltd. | High bandwidth switch design |
US8344789B2 (en) * | 2010-01-20 | 2013-01-01 | Intersil Americas Inc. | Analog switch with internal device body control |
US20120056661A1 (en) * | 2010-09-08 | 2012-03-08 | Ayman Shabra | High voltage multiplexer element and multiplexer system using same |
US8368453B2 (en) * | 2011-05-25 | 2013-02-05 | Analog Devices, Inc. | Switch circuits |
JP5923919B2 (ja) * | 2011-10-11 | 2016-05-25 | 株式会社ソシオネクスト | 半導体装置及びアナログスイッチの制御方法 |
KR101863973B1 (ko) * | 2013-07-08 | 2018-06-04 | 매그나칩 반도체 유한회사 | 씨모스 아날로그 스위치 회로 |
JP5885712B2 (ja) * | 2013-08-22 | 2016-03-15 | 株式会社東芝 | スイッチ回路 |
WO2019191140A2 (en) * | 2018-03-28 | 2019-10-03 | Psemi Corporation | Positive logic switch with selectable dc blocking circuit |
TW202025635A (zh) * | 2018-12-26 | 2020-07-01 | 新唐科技股份有限公司 | 電晶體開關電路 |
CN111141948B (zh) * | 2019-12-30 | 2020-09-22 | 深圳市芯天下技术有限公司 | 一种掉电检测电路 |
US11418188B1 (en) * | 2021-05-11 | 2022-08-16 | Nxp B.V. | Bootstrapped switch |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6163199A (en) * | 1999-01-29 | 2000-12-19 | Fairchild Semiconductor Corp. | Overvoltage/undervoltage tolerant transfer gate |
US6239649B1 (en) * | 1999-04-20 | 2001-05-29 | International Business Machines Corporation | Switched body SOI (silicon on insulator) circuits and fabrication method therefor |
US6335653B1 (en) * | 1997-04-24 | 2002-01-01 | Kabushiki Kaisha Toshiba | Transmission gate |
US20030016072A1 (en) * | 2001-07-18 | 2003-01-23 | Shankar Ramakrishnan | Mosfet-based analog switches |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5281928A (en) * | 1992-10-26 | 1994-01-25 | M/A-Com, Inc. | Electronic attenuator |
US5689209A (en) * | 1994-12-30 | 1997-11-18 | Siliconix Incorporated | Low-side bidirectional battery disconnect switch |
US5666089A (en) * | 1996-04-12 | 1997-09-09 | Hewlett-Packard Company | Monolithic step attenuator having internal frequency compensation |
US5767733A (en) * | 1996-09-20 | 1998-06-16 | Integrated Device Technology, Inc. | Biasing circuit for reducing body effect in a bi-directional field effect transistor |
US5818099A (en) * | 1996-10-03 | 1998-10-06 | International Business Machines Corporation | MOS high frequency switch circuit using a variable well bias |
US5828873A (en) * | 1997-03-19 | 1998-10-27 | Advanced Micro Devices, Inc. | Assembly queue for a floating point unit |
US6136199A (en) * | 1997-12-08 | 2000-10-24 | Julius James Jablonsky | Selective removal of phosphates and chromates from contaminated water by ion exchange |
JPH11317657A (ja) * | 1998-05-06 | 1999-11-16 | Toshiba Corp | トランスミッション・ゲート回路 |
US6281737B1 (en) * | 1998-11-20 | 2001-08-28 | International Business Machines Corporation | Method and apparatus for reducing parasitic bipolar current in a silicon-on-insulator transistor |
US6377112B1 (en) * | 2000-12-05 | 2002-04-23 | Semiconductor Components Industries Llc | Circuit and method for PMOS device N-well bias control |
CN1369968A (zh) * | 2001-02-15 | 2002-09-18 | 矽统科技股份有限公司 | CMOS电路的n阱偏压的预设电路及其方法 |
US6489856B1 (en) * | 2001-09-17 | 2002-12-03 | Tyco Electronics Corporation | Digital attenuator with combined bits |
US7095266B2 (en) * | 2004-08-18 | 2006-08-22 | Fairchild Semiconductor Corporation | Circuit and method for lowering insertion loss and increasing bandwidth in MOSFET switches |
-
2007
- 2007-02-08 DE DE112007000404.5T patent/DE112007000404B4/de active Active
- 2007-02-08 KR KR1020087022641A patent/KR101400175B1/ko active IP Right Grant
- 2007-02-08 JP JP2008555283A patent/JP2009527193A/ja not_active Ceased
- 2007-02-08 CN CN2007800127706A patent/CN101421925B/zh active Active
- 2007-02-08 WO PCT/US2007/003429 patent/WO2007097925A1/en active Application Filing
- 2007-02-09 US US11/673,259 patent/US7554382B2/en active Active
- 2007-02-14 TW TW096105381A patent/TWI437789B/zh active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6335653B1 (en) * | 1997-04-24 | 2002-01-01 | Kabushiki Kaisha Toshiba | Transmission gate |
US6163199A (en) * | 1999-01-29 | 2000-12-19 | Fairchild Semiconductor Corp. | Overvoltage/undervoltage tolerant transfer gate |
US6239649B1 (en) * | 1999-04-20 | 2001-05-29 | International Business Machines Corporation | Switched body SOI (silicon on insulator) circuits and fabrication method therefor |
US20030016072A1 (en) * | 2001-07-18 | 2003-01-23 | Shankar Ramakrishnan | Mosfet-based analog switches |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011228894A (ja) * | 2010-04-19 | 2011-11-10 | Renesas Electronics Corp | 高周波スイッチ回路 |
KR101218993B1 (ko) | 2010-12-20 | 2013-01-21 | 삼성전기주식회사 | 고주파 스위치 |
JP2018101838A (ja) * | 2016-12-19 | 2018-06-28 | 新日本無線株式会社 | アナログスイッチ回路 |
Also Published As
Publication number | Publication date |
---|---|
WO2007097925A1 (en) | 2007-08-30 |
CN101421925A (zh) | 2009-04-29 |
US20070194832A1 (en) | 2007-08-23 |
US7554382B2 (en) | 2009-06-30 |
CN101421925B (zh) | 2013-05-22 |
TW200740072A (en) | 2007-10-16 |
DE112007000404B4 (de) | 2022-03-31 |
DE112007000404T5 (de) | 2009-04-23 |
KR20080098532A (ko) | 2008-11-10 |
TWI437789B (zh) | 2014-05-11 |
KR101400175B1 (ko) | 2014-05-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009527193A (ja) | Mosfetスイッチの挿入損失を低減し、該mosfetスイッチにパワーダウン保護を提供するための方法。 | |
KR101492526B1 (ko) | 과전압 내성을 갖는 통과 게이트 | |
US7388410B2 (en) | Input circuits configured to operate using a range of supply voltages | |
US8618860B2 (en) | System and method of transistor switch biasing in a high power semiconductor switch | |
US8395870B2 (en) | Input/output circuit | |
US9197061B2 (en) | Electrostatic discharge clamping devices with tracing circuitry | |
EP0702860A1 (en) | Overvoltage protection | |
US7486127B2 (en) | Transistor switch with integral body connection to prevent latchup | |
US6492686B1 (en) | Integrated circuit having buffering circuitry with slew rate control | |
US7449940B2 (en) | Buffer circuit | |
US6188243B1 (en) | Input/output circuit with high input/output voltage tolerance | |
US7667525B2 (en) | Bus switch circuit with back-gate control during power down | |
US6859089B2 (en) | Power switching circuit with controlled reverse leakage | |
US6208178B1 (en) | CMOS over voltage-tolerant output buffer without transmission gate | |
US6380570B1 (en) | Gate overvoltage control networks | |
US7205830B2 (en) | Analog MOS circuits having reduced voltage stress | |
US6269042B1 (en) | I/O circuit of semiconductor integrated device | |
JP4542638B2 (ja) | 電流量を制御するシステム | |
US9450577B1 (en) | Circuit with output switch | |
TW202423052A (zh) | 驅動電路 | |
JPH07273625A (ja) | リンギング防止回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100202 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120207 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120425 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120507 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120807 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121030 |
|
A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20130226 |