JP2012118033A - 半導体装置およびその検査方法 - Google Patents
半導体装置およびその検査方法 Download PDFInfo
- Publication number
- JP2012118033A JP2012118033A JP2010270807A JP2010270807A JP2012118033A JP 2012118033 A JP2012118033 A JP 2012118033A JP 2010270807 A JP2010270807 A JP 2010270807A JP 2010270807 A JP2010270807 A JP 2010270807A JP 2012118033 A JP2012118033 A JP 2012118033A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- circuit
- semiconductor device
- frequency
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31701—Arrangements for setting the Unit Under Test [UUT] in a test mode
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0036—Means reducing energy consumption
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0054—Gating switches, e.g. pass gates
Abstract
【課題】本発明の実施形態は、高周波スイッチ回路の高周波特性の良否を簡便に判定することができる半導体装置およびその検査方法を提供する。
【解決手段】実施形態に係る半導体装置は、複数の高周波端子と、共通高周波端子と、の間の信号経路を、前記高周波端子と前記共通高周波端子との間に直列に設けられた複数のFETにより切り替える高周波スイッチ回路を有する半導体装置であって、前記共通高周波端子に接続された複数のFETを含む半導体スイッチと、前記半導体スイッチを介して前記共通高周波端子に接続された発振回路と、前記発振回路の出力を入力とする検波回路と、前記検波回路の出力端子と、を備える。
【選択図】図1
【解決手段】実施形態に係る半導体装置は、複数の高周波端子と、共通高周波端子と、の間の信号経路を、前記高周波端子と前記共通高周波端子との間に直列に設けられた複数のFETにより切り替える高周波スイッチ回路を有する半導体装置であって、前記共通高周波端子に接続された複数のFETを含む半導体スイッチと、前記半導体スイッチを介して前記共通高周波端子に接続された発振回路と、前記発振回路の出力を入力とする検波回路と、前記検波回路の出力端子と、を備える。
【選択図】図1
Description
本発明の実施形態は、半導体装置およびその検査方法に関する。
高周波スイッチ回路は、各種の用途に需要が広がっている。例えば、携帯電話などの移動体通信システムでは、GSM(Global System for Mobile Communications)方式に加えて、第三世代(3G)の通信規格であるUMTS(Universal Mobile Telecommunications System)方式に対応するマルチバンド化が進んでいる。このため、移動体通信端末は、複数の送信回路及び受信回路と、例えば、SP6T(Single-Pole 6-Throw)と呼ばれる複数の入出力端子を切り替える高周波スイッチ回路と、を備える。そして、このような高周波スイッチ回路を含む半導体装置の小型化および低消費電力化のために、MOS型電界効果トランジスタ(Metal Oxide Semiconductor Field Effect Transistor:MOSFET)を集積化した半導体装置が開発されている。
一方、移動体通信端末に使用される半導体装置には、低コストで高品質であることが求められており、例えば、高周波スイッチ回路の良否を検査する試験工程において、高周波特性の評価を実施することが望ましい。しかしながら、高周波スイッチ回路に含まれる全てのMOSFETに対する高周波特性評価を実施するためには、高額な測定設備の導入と多大な評価時間を要する。そこで、高周波スイッチ回路の高周波特性の良否を簡便に判定することができる半導体装置およびその検査方法が求められている。
本発明の実施形態は、高周波スイッチ回路の高周波特性の良否を簡便に判定することができる半導体装置およびその検査方法を提供する。
実施形態に係る半導体装置は、複数の高周波端子と、共通高周波端子と、の間の信号経路を、前記高周波端子と前記共通高周波端子との間に直列に設けられた複数のFETにより切り替える高周波スイッチ回路を有する半導体装置であって、前記共通高周波端子に接続された複数のFETを含む半導体スイッチと、前記半導体スイッチを介して前記共通高周波端子に接続された発振回路と、前記発振回路の出力を入力とする検波回路と、前記検波回路の出力端子と、を備える。
以下、本発明の実施の形態について図面を参照しながら説明する。なお、以下の実施形態では、図面中の同一部分には同一番号を付してその詳しい説明は適宜省略し、異なる部分について適宜説明する。
(第1の実施形態)
図1は、本実施形態に係る半導体装置100の構成を示す回路図である。半導体装置100は、例えば、高周波半導体スイッチ装置であって、共通高周波端子であるアンテナ端子(ANT)10と、複数の高周波(RF)端子1〜6と、の間の信号経路を切り替えるSP6Tスイッチ回路を有する。
図1は、本実施形態に係る半導体装置100の構成を示す回路図である。半導体装置100は、例えば、高周波半導体スイッチ装置であって、共通高周波端子であるアンテナ端子(ANT)10と、複数の高周波(RF)端子1〜6と、の間の信号経路を切り替えるSP6Tスイッチ回路を有する。
ANT端子10とRF端子1〜6との間には、複数のFETが直列に設けられている。例えば、アンテナ端子10とRF端子1との間には、n個のMOSFET(T11〜T1n)が直列に設けられている。MOSFET(T11〜T1n)のゲートは、それぞれ抵抗RT11〜RT1nを介してコントロール端子Con11に接続されている。さらに、RF端子1とアース端子(GND)との間にm個のMOSFET(S11〜S1m)が直列に設けられている。MOSFET(S11〜S1m)のゲートは、それぞれ抵抗RS11〜RS1mを介してコントロール端子Con12に接続されている。
ANT端子10とRF端子2〜6との間においても同様に、それぞれn個のMOSFETが設けられ、RF端子2〜6とアース端子との間にm個のMOSFETが設けられている。
例えば、RF端子1とANT端子10との間の信号経路を接続する場合は、コントロール端子Con11に制御信号SH(例えば、High-level)を入力し、RF端子1とANT端子10との間に設けられたMOSFET(以下、スルーFET)T11〜T1nの全てをON状態とする。そして、コントロール端子Con12には、制御信号SL(例えば、Low-level)を入力、もしくは、0レベルに維持し、MOSFET(以下、シャントFET)S11〜S1mをOFF状態とする。
一方、ANT端子10とRF端子2〜6との間に設けられた各スルーFETは、コントロール端子Con21〜Con61に制御信号SLを入力することによりOFF状態とされる。そして、RF端子2〜6と接地端子との間に設けられた各シャントFETは、コントロール端子Con22〜Con62に制御信号SHを入力することによりON状態とされる。
これにより、ANT端子10とRF端子1との間の信号経路が接続され、ANT端子10とRF端子2〜6との間の信号経路は遮断される。そして、シャントFETをON状態としてRF端子2〜6とアース端子との間を接続することにより、ANT端子10からRF端子2〜6への高周波信号の漏洩を遮断することができる。
上記のように、SP6Tスイッチ回路では、各スルーFETのゲートに接続されたコントロール端子Con11〜Con61と、シャントFETのゲートに接続されたコントロール端子Con12〜Con62と、に制御信号を入力し、RF端子1〜6のうちのいずれかと、ANT端子10と、の間を導通させ、他のRF端子とANT端子10との間を遮断することにより信号経路を切り替える。
例えば、携帯電話のフロントエンドに使用されるスイッチでは、数ワットの高周波信号の経路の切り替えを行う。このため、OFF時のANT端子10と各RF端子との間に印加される高周波信号の最大振幅は数10Vとなる。この電圧に耐えるためには、高集積されたMOSFETの1つの耐圧では不足し、上記のように複数のMOSFETを直列多段接続した構成が用いられる。そして、各MOSFETのゲートとコントロール端子との間の抵抗(例えば、RT11〜RT1n)は、高周波信号の漏洩を防ぐために設けられる。
さらに、図1に示すように、本実施形態に係る半導体装置100は、ANT端子10に接続されたテストスイッチ20と、テストスイッチ20を介してANT端子10に接続された発振回路30とを備える。そして、発振回路30の出力を入力とする検波回路40と、検波回路40の出力端子50とをさらに備えている。
テストスイッチ20は半導体スイッチであり、直列に接続された複数のMOSFET(T1〜Tk)を含む。そして、MOSFET(T1〜Tk)のゲートは、テスト端子60に接続されており、外部から制御信号を入力してON/OFF制御することができる。そして、テスト端子60は、発振回路30の入力側にも接続されており、高周波信号を出力させるための制御信号を発振回路30に入力することができる。
例えば、テストスイッチ20をオン状態とし、同時に発振回路30から高周波信号を出力することにより、ANT端子10へ高周波信号を伝搬させる。発振回路30の出力は検波回路40にも入力され、直流(DC)出力Vmonとして検波回路の出力端子50においてモニターすることができる。
そして、コントロール端子Con11〜Con61およびCon12〜Con62に制御信号を入力し、ANT端子10とRF端子1〜6との間を順に導通させ信号経路を切り替える。この間、RF端子1〜6をオープンとし、出力端子50における出力Vmonをモニターしていれば、ANT端子10とGND間におけるインピーダンスの変化によるVmonの変化を検出することができる。
例えば、ANT端子10とRF端子1〜6のそれぞれとの間に設けられたスルーFETおよびシャントFETの仕様が全て同じであれば、上記の信号経路の切り替えを行ってもANT端子10とGNDとの間のインピーダンスは変化せず、Vmonの変化は検出されない。一方、SP6Tスイッチ回路に含まれるMOSFETのうちのいずれか1つが異常であれば、そのMOSFETが含まれる信号経路が導通された時に、インピーダンスに変化が生じVmonが変動する。
上記のように、本実施形態に係る半導体装置100では、テスト端子60に制御信号を入力してテストスイッチ20をON状態とし、発振回路30を動作させ、且つ、ANT端子10とRF端子1〜6との間の信号経路を切り替えることにより、各RF端子に接続されたMOSFETの異常の有無を判定することができる。そして、検波回路40の出力VmonがDC出力であることから、高価な高周波測定装置を使用することなくSP6Tスイッチ回路の高周波特性の良否を簡便に検査することができる。
なお、発振回路30および検波回路40は高周波特性の検査のみに使用され、SP6Tスイッチ回路の本来の動作には寄与しない。したがって、高周波特性の検査後のテストスイッチ20は、OFF状態に維持される。そして、テストスイッチ20の耐圧は、ANT端子10とRF端子1〜6との間の耐圧よりも高くすることが好ましい。すなわち、テストスイッチ20に含まれる複数のMOSFET(T1〜Tk)の直列接続段数kを、アンテナ端子10とRF端子1〜6のそれぞれとの間に設けられたMOSFETの直列接続段数n以上とすることが好ましい。
次に、図2〜図4を参照して、検波回路40の出力端子50でモニターされる出力Vmonの変化ついて説明する。
図2は、第1の実施形態に係る半導体装置100の等価回路である。ANT端子10とRF端子1との間の信号経路が導通状態にあり、ANT端子10とRF端子1との間には、直列接続されたn段のMOSFET(T11〜T1n)であるスルーFETのON抵抗(RonT)が表示されている。そして、RF端子1とアース端子との間に設けられたm段のMOSFET(S11〜S1m)であるシャントFETが遮断されており、その容量(CoffS)が表示されている。
一方、ANT端子10とRF端子2〜6との間は遮断されており、ANT端子と各RF端子2〜6との間には、スルーFETの容量(CoffT)が表示されている。そして、各RF端子2〜6とアース端子との間に設けられたシャントFETは導通状態にあり、そのON抵抗(RonS)が表示されている。
前述したようにSP6Tスイッチ回路の高周波特性を評価する場合、テストスイッチ20はON状態とされるので、ANT端子10と発振回路30の出力側との間にテストスイッチ20のON抵抗(Rontest)が表示されている。そして、動作時の発振回路30は、高周波発振源31と内部抵抗(Rosc)とで表される。検波回路40の詳細については後述する。
図3(a)および(b)は、図2の等価回路をさらに簡略化して表示した半導体装置100のモデルである。すなわち、
RonT、RonS、Tontest ≪ Rosc
であるとして、便宜的にRonT、RonS、Tontestを0Ωとして表示している。結果として、図3に示す等価回路では、高周波発振源31の出力にRC回路が接続されている。
RonT、RonS、Tontest ≪ Rosc
であるとして、便宜的にRonT、RonS、Tontestを0Ωとして表示している。結果として、図3に示す等価回路では、高周波発振源31の出力にRC回路が接続されている。
図3(a)は、ANT端子10とRF端子1との間の信号経路が導通され、他のRF端子2〜6は遮断されている状態を示している。したがって、ANT端子10とRF端子2〜6との間に設けられた各スルーFETのオフ容量CoffTと、RF端子1とアース端子との間のシャントFETのOFF容量CoffSが表示されている。
例えば、RF端子4に接続されたスルーFET含まれるMOSFETのいずれかが異常であり、オフ容量が他の端子の2倍となった場合を想定する。この場合、ANT端子10と、RF端子4以外のRF端子と、の間の信号経路が導通されると、図3(a)に示すように、その等価回路は、2CoffTとなったRF4端子とANT端子10との間のOFF容量を含む。
一方、図3(b)に示すように、RF端子4とANT端子10との間が導通されると、そのOFF容量2CoffSが消え、全て同じOFF容量CoffSとなる。そして、図3(a)の等価回路と、図3(b)の等価回路のインピーダンスの違いにより、発振回路30の出力Voutの振幅が変化する。
図4(a)および(b)は、検波回路40の出力Vmonの変化を模式的に示すグラフである。横軸に時間、縦軸にVmonの値を示している。図4(a)および(b)に示すように、高周波出力Voutは整流され、検波回路40の出力VmonはDC電圧となっている。
図4(a)は、RF端子4とANT端子10との間に設けられたスルーFET含まれるMOSFETのいずれかが異常である場合の出力Vmonの変化を示している。横軸に示すように、ANT端子10につながる高周波端子を、RF端子1から順に切り替えてゆくと、RF端子4に切り替えた時、Vmonの値はV1からV2へ上昇し、さらに、RF端子5に切り替えた時にV1へ戻る変化を示す。
その結果、V1の値は、1.214V、V2の値は、1.142Vであった。V1とV2の差は、72mVであり検出可能な値である。したがって、上記の通り本実施形態に係る検波回路40の出力Vmonをモニターすることにより、ANT端子10と各RF端子1〜6との間に設けられたスルーFETに含まれるMOSFETの異常の有無を検知することができる。
図4(b)は、RF端子1〜6とアース端子との間に設けられたシャントFET含まれるMOSFETのいずれかが異常である場合の出力Vmonの変化を示している。シャントFETでは、RF端子1〜6のいずれかと、ANT端子10と、の間が導通された時に、その端子とアース端子との間のオフ容量CoffSが現れる。
図4(b)に示すように、例えば、RF端子4とアース端子との間に設けられたシャントFETが異常なMOSFETを含む場合、信号経路の接続がRF端子3からRF端子4に切り替わった時に、Vmonの値は、V2からV3に変化し、RF端子4からRF端子5に切り替わった時に、V3からV2へ戻る変化を示す。このように、検波回路40の出力Vmonをモニターすることにより、各RF端子1〜6とアース端子との間に設けられたシャントFETに含まれるMOSFETの異常の有無も検知することができる。
次に、図5および図6を参照して、発振回路30および検波回路40について説明する。
図5は、本実施形態に係る発振回路30を例示している。同図に示すように、発振回路30は、pチャネル型MOSFET(pMOS1)およびnチャネル型MOSFET(nMOS1)からなるリングオシレータを含んでいる。リングオシレータは、3段のCMOSインバータを並列に配置した構成を有する。各CMOSインバータにおいて、pMOS1のソース側に電源(Vdd)に接続される。一方、nMOS1のソース側には、第2のnMOSFET(nMOS2)のドレイン側が接続されている。そして、nMOS2のソース側が接地され、ゲートは、Enable端子(En)に接続されている。
例えば、発振回路30の入力であるEn端子に制御信号SHが入力されると、nMOS2がON状態となりリングオシレータが発振動作を行う。一方、En端子の入力が制御信号SLもしくは0レベルの時は、nMOS2がOFF状態となりリングオシレータは動作しない。さらに、図5に示すように、発振回路30に含まれる各MOSFETのバックゲートは、電気的にフローティング状態に設けられる。これにより、例えば、数GHzの高周波発振を実現することができる。
図6は、本実施形態に係る検波回路40を例示する回路図である。同図に示すように、検波回路40は、第1のダイオード(D1)と、第2のダイオード(D2)と、ローパスフィルタと、を有している。
D1のアノードは接地され、D1のカソードとD2のアノードとが接続されている。そして、D2のカソードと、出力端子50との間に、抵抗R1および容量C2で構成されるローパスフィルタが設けられている。発振回路30の出力は、D1とD2との間に容量C1を介して接続される。D2のカソードとローパスフィルタとの接続点に、第3のダイオード(D3)のアノードが接続され、D3のカソードが第4のダイオード(D4)のアノードに接続され、D4のカソードは接地されている。
入力側の容量C1、ダイオードD1およびD2は、チャージポンプを構成しており、D2のカソード側の電位を上昇させる。すなわち、発振回路30の高周波出力がマイナスの時にC1がチャージされ、プラス側の振幅にC1の電圧が付加されてD2のカソード側に出力される。
一方、ダイオードD3とD4とは、クランプ回路を構成しており、D3のビルトイン電圧と、D4のビルトイン電圧と、の和よりも大きい電圧がクランプされる。そして、チャージポンプの出力であるD2のカソード側の電位は、IN端子側から入力される高周波信号の振幅に応じて変化し、ローパスフィルタにより平滑化され、且つ、ノイズが除去されたDC出力Vmonとして出力される。
図7は、本実施形態に係るMOSFETおよびpn接合ダイオードの構造を模式的に示す断面図である。図7(a)は、MOSFETの断面、図7(b)は、pn接合ダイオードの断面を示している。
図7(a)に示すように、本実施形態に係るスイッチ回路および発振回路30に用いるMOSFET120は、シリコン基板71の上に埋め込み酸化膜層72を介して形成されたSOI(Silicon On Insulator)層73に設けられる。例えば、アンドープのSOI層73に、p形ボディ領域78と、n形ソース領域76と、n形ドレイン領域75とを、それぞれイオン注入法を用いて形成することができる。そして、p形ボディ領域78の上に、ゲート絶縁膜77を介してゲート電極79を形成する。これにより、nチャネル型MOSFETを形成することができる。n形ソース領域76およびn形ドレイン領域75の外側には、例えば、二酸化シリコン膜(SiO2)からなる素子分離領域74を設け、それぞれのMOSFETを分離する。
シリコン基板の上に直接形成したMOSFETでは、ソース領域およびドレイン領域と、シリコン基板との間の寄生容量が大きいため応答速度が制限され、さらに、高周波信号の電力損失が大きいという問題がある。
これに対し、SOI構造を有する基板上に設けられたMOSFETでは、シリコン基板との間の寄生容量を低減し、高周波信号の電力損失も低減できるという利点がある。さらに、シリコン基板上に直接形成するMOSFETに比べて構造が単純であり、容易に製作することができる。そこで、本実施形態に係る半導体装置100では、高周波スイッチ回路、および、発振回路30をSOI基板上に形成することで、高周波特性に優れた半導体装置100を実現することができる。
図7(b)に例示するpn接合ダイオード130は、2つのダイオードD1およびD2が直列接続された構成を有している。すなわち、シリコン基板71の上に埋め込み酸化膜層72を介して形成されたSOI層73に、n+領域81と、n領域85と、p+領域83とを含むダイオードD1およびD2が設けられている。そして、D1のカソード側であるn+領域81と、D2のアノード側であるp+領域83と、を電気的に接続する電極88が設けられ、D1とD2とが直列に接続されている。
D1のp+領域83の上には、アノード電極89が設けられ、D2のn+領域81の上には、カソード電極87が設けられている。そして、D1およびD1の間は、素子分離領域74によって絶縁されている。
このように、SOI基板を用いることにより、ダイオードD1およびD2を直列接続した構造を容易に形成することができる。そして、ダイオードD1およびD2は、埋め込み酸化膜層72で絶縁された理想的な2端子構造とすることができる。
例えば、シリコン基板の上に検波回路40を直接形成する場合には、D1もしくはD2に、シリコン基板との間のpn接合が付加されるため、上記のように単純な構成とすることができず、複雑な構造を用いなければならない。
そして、上述したように、SOI基板上に形成したMOSFETおよびダイオードの構造が単純になるため、発振回路30および検波回路40を小面積に形成できるという利点がある。
(第2の実施形態)
図8は、第2の実施形態に係る半導体装置200の構成を示す回路図である。半導体装置200は、同一基板上に設けられた制御回路70を備え、発振回路30およびテストスイッチ20のゲートに入力する制御信号(Vtest)を、制御回路70が与える点で半導体装置100と相違する。このため、半導体装置100が備えるテスト端子60が設けられていない。
図8は、第2の実施形態に係る半導体装置200の構成を示す回路図である。半導体装置200は、同一基板上に設けられた制御回路70を備え、発振回路30およびテストスイッチ20のゲートに入力する制御信号(Vtest)を、制御回路70が与える点で半導体装置100と相違する。このため、半導体装置100が備えるテスト端子60が設けられていない。
制御回路70は、例えば、SP6Tスイッチ回路におけるANT端子10とRF端子1〜6との間の信号経路を切り替える外部信号をデコードする。そして、スイッチ回路の制御端子Con11〜Con61と、Con12〜Con62とに制御信号を出力すとともに、Vtestを出力する。
さらに、制御回路70の出力するVtestのレベルを調整するためのレベルシフタ90が設けられている。すなわち、レベルシフタ90は、テストスイッチ20を駆動できる電位を生成する。
これにより、制御回路70に外部信号を与えることにより、SP6Tスイッチ回路の高周波特性を試験することができる。そして、テスト端子60を設けないことによる素子面積の縮小が可能となる。
(第3の実施形態)
図9は、第3の実施形態に係る半導体装置300の構成を示す回路図である。半導体装置300は、mPnTスイッチ回路(m、nは2以上の整数)を備える。図9では、DP4T(Double Pole Four Throw)スイッチ回路を備えた例を示す。
図9は、第3の実施形態に係る半導体装置300の構成を示す回路図である。半導体装置300は、mPnTスイッチ回路(m、nは2以上の整数)を備える。図9では、DP4T(Double Pole Four Throw)スイッチ回路を備えた例を示す。
DP4Tスイッチ回路は、2つの共通RF端子(ANT端子に相当)RFcom1およびRFcom2を備え、RF端子1〜4との間で信号経路の切り替えを行う。例えば、RFcom1とRF端子1との間を導通させる場合は、スルーFET(T211)をON状態とし、シャントFET(S201)をOFF容量状態とする。一方、スルーFET(T212)、および、RF端子2〜4につながるスルーFETはOFF状態とされ、RFcom2側のシャントFET(S202)は、ON状態とする。
各スルーFETおよびシャントFETは、それぞれ複数の直列接続されたMOSFET(図示しない)を含んでいる。そして、各MOSFETのゲートは、高抵抗を介して制御端子Con211〜Con242およびCon201、Con202に接続されている。さらに、各制御端子は、制御回路70に接続されている。
半導体装置300の発振回路30は、テストスイッチ201を介してRFcom1、および、テストスイッチ202を介してRFcom2に接続されている。発振回路30の出力は、検波回路40に入力され、検波回路40の出力をモニターするための出力端子50が設けられている。
制御回路70は、RFcom1もしくはRFcom2と、RF端子1〜4との間の信号経路を切り替えるための制御信号を出力する。さらに、テストスイッチ201および202をON状態とするための制御信号Vtest1およびVtest2を出力する。
DP4Tスイッチ回路の高周波特性の評価時において、RFcom1とRF端子1〜4との間に設けられたスルーFET(T211〜T241)およびシャントFET(S201)を検査する場合には、レベルシフタ901を介してVtest1をテストスイッチ201に入力する。そして、RFcom2とRF端子1〜4との間に設けられたスルーFET(T212〜T242)およびシャントFET(S202)を検査する場合には、レベルシフタ902を介してVtest2をテストスイッチ202に入力する。さらに、OR回路80は、Vtest1およびVtest2のいずれかが入力された場合、発振回路30に制御信号を入力し動作状態とする。
これにより、DP4Tスイッチ回路には、発振回路30から高周波信号が供給される。そして、検波回路40の出力Vmonをモニターすることにより、スルーFET(T211〜T241、T212〜T242)もしくはシャントFET(S201、S202)に含まれるMOSFETの異常の有無を検査することができる。
(第4の実施形態)
図10は、第4の実施形態に係る半導体装置400の構成を示す回路図である。半導体装置400は、k個のSPnTスイッチ(n、kは2以上の整数)を含むスイッチ回路を有している。各SPnTスイッチは、それぞれn1〜nk個のRF端子と、共通RF端子(RFcom1〜k)を有している。
図10は、第4の実施形態に係る半導体装置400の構成を示す回路図である。半導体装置400は、k個のSPnTスイッチ(n、kは2以上の整数)を含むスイッチ回路を有している。各SPnTスイッチは、それぞれn1〜nk個のRF端子と、共通RF端子(RFcom1〜k)を有している。
図10に示すように、共通RF端子(RFcom1〜k)には、それぞれテストスイッチ201〜20kを介して発振回路30が接続されている。発振回路30の出力は検波回路40に入力され、出力端子50において、検波回路40の出力Vmonをモニターすることができる。
制御回路70は、各SPnTスイッチにおける共通RF端子と個別のRF端子との間の信号経路を切り替えるための制御信号を出力する。そして、各SPnTスイッチの高周波特性を評価し、それぞれに含まれるMOSFETの異常の有無を検査するための制御信号Vtest1〜Vtestkを出力する。
各SPnTスイッチの高周波特性は順次評価され、制御回路70から出力されたVtest1〜Vtestkは、それぞれレベルシフタ901〜90kを介してテストスイッチ201〜20kのゲートに入力される。
例えば、SPn1Tスイッチの高周波特性を評価する場合は、Vtest1がテストスイッチ201のゲートに入力され、テストスイッチ201がON状態となる。同時に、Vtest1は、k入力OR回路80に入力され、k入力OR回路80の出力側から発振回路30に制御信号が入力され、発振回路30を動作状態とする。そして、SPn1スイッチの共通RF端子であるRFcom1とRF端子11〜1n1との間の信号経路が切り替えられる。この間、検波回路40の出力Vmonをモニターすることにより、SPn1スイッチに含まれるMOSFETの異常の有無を検出することができる。続いて、Vtest1を0レベルに戻してテストスイッチ201をOFF状態とし、次のSPnTスイッチの評価を行う。
上記の通り、本実施形態にかかる半導体装置400のように大規模なスイッチ回路を有する半導体装置であっても、テストスイッチ201〜20kと、発振回路30と、検波回路40と、検波回路40の出力端子50を設けることにより、スイッチ回路の高周波特性をDC評価により簡便に検査することが可能であり、スイッチ回路に含まれるMOSFETの異常の有無を検出することができる。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1〜6・・・RF端子、 10・・・アンテナ(ANT)端子、 20、201〜20k・・・テストスイッチ、 30・・・発振回路、 31・・・高周波発振源、 40・・・検波回路、 50・・・出力端子、 60・・・テスト端子、 70・・・制御回路、 71・・・シリコン基板、 72・・・酸化膜層、 73・・・SOI層、 74・・・素子分離領域、 75・・・n形ドレイン領域、 76・・・n形ソース領域、 77・・・ゲート絶縁膜、 78・・・p形ボディ領域、 79・・・ゲート電極、 80・・・OR回路、 81・・・n+領域、 83・・・p+領域、 85・・・n領域、 87・・・カソード電極、 88・・・電極、 89・・・アノード電極、 90、901〜90k・・・レベルシフタ、 100、200、300、400・・・半導体装置、 120・・・MOSFET、 130・・・pn接合ダイオード
Claims (8)
- 複数の高周波端子と、共通高周波端子と、の間の信号経路を、前記高周波端子と前記共通高周波端子との間に直列に設けられた複数のFETにより切り替える高周波スイッチ回路を有する半導体装置であって、
前記共通高周波端子に接続された複数のFETを含む半導体スイッチと、
前記半導体スイッチを介して前記共通高周波端子に接続された発振回路と、
前記発振回路の出力を入力とする検波回路と、
前記検波回路の出力端子と、
を備えたことを特徴とする半導体装置。 - 前記発振回路に制御信号を入力するテスト端子をさらに備えたことを特徴とする請求項1記載の半導体装置。
- 前記高周波スイッチ回路における前記共通高周波端子と前記複数の高周波端子との間の信号経路を切り替える制御回路をさらに備え、
前記制御回路は、前記半導体スイッチと前記発振回路とに制御信号を入力することを特徴とする請求項1記載の半導体装置。 - 前記半導体スイッチに含まれる複数のFETの直列接続段数は、前記共通高周波端子と前記高周波端子の間に設けられた複数のFETの直列接続段数よりも多いことを特徴とする請求項1〜3のいずれか1つに記載の半導体装置。
- 前記高周波スイッチ回路と、前記半導体スイッチと、前記発振回路と、前記検波回路とは、SOI(Silicon on Insulator)基板の上に設けられたことを特徴とする請求項1〜4のいずれか1つに記載の半導体装置。
- 前記発振回路は、複数のMOSFETを含み、
前記MOSFETのバックゲートは、電気的にフローティングであること特徴とする請求項1〜5のいずれか1つに記載の半導体装置。 - 前記検波回路は、第1のダイオードと、第2のダイオードと、ローパスフィルタと、を有し、
前記第1のダイオードのアノードは接地され、
前記第1のダイオードのカソードと、前記第2のダイオードのアノードとが接続され、
前記ローパスフィルタは、前記第2のダイオードのカソードと、前記出力端子と、の間に設けられ、
前記発振回路の出力は、前記第1のダイオードと前記第2のダイオードとの間に容量を介して接続されていること特徴とする請求項1〜6のいずれか1つに記載の半導体装置。 - 複数の高周波端子と、共通高周波端子と、の間の信号経路を、前記高周波端子と前記共通高周波端子との間に直列に設けられた複数のFETにより切り替える高周波スイッチ回路を有する半導体装置の検査方法であって、
前記共通高周波端子に接続された複数のFETを含む半導体スイッチと、前記半導体スイッチを介して前記共通高周波端子に接続された発振回路と、に制御信号を入力することにより、前記半導体スイッチをオン状態とし、前記発振回路から高周波信号を出力し、
前記共通高周波端子と前記複数の高周波端子との間の信号経路を切り替えて、前記発振回路の出力を入力とする検波回路における出力の変化を検出することを特徴とする半導体装置の検査方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010270807A JP2012118033A (ja) | 2010-12-03 | 2010-12-03 | 半導体装置およびその検査方法 |
US13/227,629 US20120139570A1 (en) | 2010-12-03 | 2011-09-08 | Semiconductor device and method for testing same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010270807A JP2012118033A (ja) | 2010-12-03 | 2010-12-03 | 半導体装置およびその検査方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012118033A true JP2012118033A (ja) | 2012-06-21 |
Family
ID=46161642
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010270807A Pending JP2012118033A (ja) | 2010-12-03 | 2010-12-03 | 半導体装置およびその検査方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20120139570A1 (ja) |
JP (1) | JP2012118033A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190077434A (ko) | 2016-11-30 | 2019-07-03 | 니뽄 다바코 산교 가부시키가이샤 | 흡연 물품용 향료 함유 시트 및 그것을 포함하는 흡연 물품 |
KR20210016031A (ko) | 2018-07-30 | 2021-02-10 | 니뽄 다바코 산교 가부시키가이샤 | 향료함유시트 제조장치 및 향료함유시트 제조방법 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102843121B (zh) * | 2012-09-24 | 2014-10-08 | 厦门大学 | 一种宽带射频开关cmos电路 |
JP5997624B2 (ja) | 2013-02-01 | 2016-09-28 | 株式会社東芝 | 高周波半導体スイッチおよび無線機器 |
US20150340322A1 (en) * | 2014-05-23 | 2015-11-26 | Rf Micro Devices, Inc. | Rf switch structure having reduced off-state capacitance |
WO2015191928A1 (en) * | 2014-06-12 | 2015-12-17 | Skyworks Solutions, Inc. | Parasitic compensation for radio-frequency switch applications |
JP2016174236A (ja) * | 2015-03-16 | 2016-09-29 | 株式会社東芝 | 半導体装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10201222A (ja) * | 1996-12-27 | 1998-07-31 | Fujitsu Ltd | 昇圧回路及びこれを用いた半導体装置 |
US6804502B2 (en) * | 2001-10-10 | 2004-10-12 | Peregrine Semiconductor Corporation | Switch circuit and method of switching radio frequency signals |
JP3790227B2 (ja) * | 2003-04-16 | 2006-06-28 | 松下電器産業株式会社 | 高周波スイッチ回路 |
JP2005295348A (ja) * | 2004-04-02 | 2005-10-20 | Sharp Corp | 受信機 |
US7391282B2 (en) * | 2004-11-17 | 2008-06-24 | Matsushita Electric Industrial Co., Ltd. | Radio-frequency switch circuit and semiconductor device |
US20090181630A1 (en) * | 2008-01-15 | 2009-07-16 | Kabushiki Kaisha Toshiba | Radio frequency switch circuit |
-
2010
- 2010-12-03 JP JP2010270807A patent/JP2012118033A/ja active Pending
-
2011
- 2011-09-08 US US13/227,629 patent/US20120139570A1/en not_active Abandoned
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190077434A (ko) | 2016-11-30 | 2019-07-03 | 니뽄 다바코 산교 가부시키가이샤 | 흡연 물품용 향료 함유 시트 및 그것을 포함하는 흡연 물품 |
KR20210016031A (ko) | 2018-07-30 | 2021-02-10 | 니뽄 다바코 산교 가부시키가이샤 | 향료함유시트 제조장치 및 향료함유시트 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
US20120139570A1 (en) | 2012-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2012118033A (ja) | 半導体装置およびその検査方法 | |
US9374086B2 (en) | Switch circuit and method of operating the switch circuit | |
US8064175B2 (en) | Power supply shunt | |
US7928794B2 (en) | Method and apparatus for a dynamically self-bootstrapped switch | |
US8629709B2 (en) | High frequency switch circuit device | |
US20080258799A1 (en) | High frequency switching circuit | |
CN103986449A (zh) | 体偏置开关装置 | |
US9379707B2 (en) | Decoupling circuit and semiconductor integrated circuit | |
TWI539745B (zh) | 射頻切換器、應用於射頻切換器的輔助電壓產生單元和得到射頻切換器的輔助電壓的方法 | |
US8207781B2 (en) | SPDT switch for radio frequency switching and method for enhancing isolation thereof | |
US11264984B2 (en) | Single supply RF switch driver | |
JP2010220200A (ja) | 導通切替回路、導通切替回路ブロック、及び導通切替回路の動作方法 | |
US9117651B2 (en) | Transmit/receive switch with series, doubly-floating device and switched bias voltage | |
TW201419771A (zh) | 切換電路及射頻切換電路及其切換方法 | |
CN103595380A (zh) | 互补式开关射频切换器 | |
US20120049875A1 (en) | Schmitt trigger with test circuit and method for testing | |
US8258851B2 (en) | Switching circuit and method for testing the same | |
US9543929B2 (en) | Apparatus and method for obtaining power voltage from control signals | |
US9069043B2 (en) | Termination circuit, semiconductor device, and test system | |
US10924109B2 (en) | Front-end circuit | |
US20120154016A1 (en) | Semiconductor switch and method for measuring same | |
Pham et al. | Millimeter-wave antenna selection switch using advanced CMOS technologies | |
Madan et al. | Failure mechanisms in CMOS-based RF switches subjected to RF stress | |
JP2006094206A (ja) | 高周波スイッチ回路及び半導体装置 | |
CN117060901A (zh) | 一种模拟开关电路 |