JPH09270659A - スイッチアッテネータ - Google Patents
スイッチアッテネータInfo
- Publication number
- JPH09270659A JPH09270659A JP1576697A JP1576697A JPH09270659A JP H09270659 A JPH09270659 A JP H09270659A JP 1576697 A JP1576697 A JP 1576697A JP 1576697 A JP1576697 A JP 1576697A JP H09270659 A JPH09270659 A JP H09270659A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- transistor
- state
- impedance
- switch attenuator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 高周波機器に使用される高周波スイッチおよ
びアッテネータ回路において、機器の小型化、低コスト
化を実現する。 【解決手段】 第１状態において、第１端子は、第２端
子に接続され、第１端子は、第３端子から遮断され、第
３端子は、グラウンドに接続され、第１端子からみたイ
ンピーダンスＺ１が第２端子からみたインピーダンスＺ
２に実質的に等しい関係を維持しつつ、第１端子および
第２端子の間の減衰量を変化させるように、スイッチア
ッテネータは電気的に制御可能であり、第２状態におい
て、第１端子は、第３端子に接続され、第１端子は、第
２端子から遮断され、第２端子は、グラウンドに接続さ
れ、第１端子からみたインピーダンスＺ１が第３端子か
らみたインピーダンスＺ３に実質的に等しい関係を維持
しつつ、第１端子および第３端子の間の減衰量を変化さ
せるように、スイッチアッテネータは電気的に制御可能
である。
びアッテネータ回路において、機器の小型化、低コスト
化を実現する。 【解決手段】 第１状態において、第１端子は、第２端
子に接続され、第１端子は、第３端子から遮断され、第
３端子は、グラウンドに接続され、第１端子からみたイ
ンピーダンスＺ１が第２端子からみたインピーダンスＺ
２に実質的に等しい関係を維持しつつ、第１端子および
第２端子の間の減衰量を変化させるように、スイッチア
ッテネータは電気的に制御可能であり、第２状態におい
て、第１端子は、第３端子に接続され、第１端子は、第
２端子から遮断され、第２端子は、グラウンドに接続さ
れ、第１端子からみたインピーダンスＺ１が第３端子か
らみたインピーダンスＺ３に実質的に等しい関係を維持
しつつ、第１端子および第３端子の間の減衰量を変化さ
せるように、スイッチアッテネータは電気的に制御可能
である。
Description
【０００１】
【発明の属する技術分野】本発明は高周波送受信回路に
使用される高周波スイッチおよび高周波アッテネータを
含むスイッチアッテネータに関する。また本発明は、こ
のスイッチアッテネータを実現する半導体デバイスと、
この半導体デバイスを用いた高周波機器とにも関する。
使用される高周波スイッチおよび高周波アッテネータを
含むスイッチアッテネータに関する。また本発明は、こ
のスイッチアッテネータを実現する半導体デバイスと、
この半導体デバイスを用いた高周波機器とにも関する。
【０００２】
【従来の技術】図１は、従来の技術による送受信回路の
高周波（以下「ＲＦ」とする）部１０を示すブロック図
である。送受信回路のＲＦ部１０は、ＲＦスイッチ１２
０を備えており、これにより送信および受信を選択的に
おこなう。送信時には、変調信号入力端子（ＭＯＤ ｉ
ｎ）１１０において入力された信号は、周波数変換器
（以下「ミキサ」とする）１１２、可変利得増幅器（以
下「ＡＧＣアンプ」とする）１１４、電力増幅器（Ｐ
Ａ）１１６、ＲＦスイッチ（ＲＦ ＳＷ）１２０および
周波数フィルタ１２２を通ってアンテナ１３０から空間
へ輻射される。
高周波（以下「ＲＦ」とする）部１０を示すブロック図
である。送受信回路のＲＦ部１０は、ＲＦスイッチ１２
０を備えており、これにより送信および受信を選択的に
おこなう。送信時には、変調信号入力端子（ＭＯＤ ｉ
ｎ）１１０において入力された信号は、周波数変換器
（以下「ミキサ」とする）１１２、可変利得増幅器（以
下「ＡＧＣアンプ」とする）１１４、電力増幅器（Ｐ
Ａ）１１６、ＲＦスイッチ（ＲＦ ＳＷ）１２０および
周波数フィルタ１２２を通ってアンテナ１３０から空間
へ輻射される。
【０００３】逆に受信時には、アンテナ１３０において
受け取られた信号は、周波数フィルタ１２２、ＲＦスイ
ッチ１２０、減衰器１５０、低雑音増幅器（ＬＮＡ）１
５２およびミキサ１５４を通って中間周波（以下「Ｉ
Ｆ」とする）信号出力端子（ＩＦ ｏｕｔ）１５６から
出力される。
受け取られた信号は、周波数フィルタ１２２、ＲＦスイ
ッチ１２０、減衰器１５０、低雑音増幅器（ＬＮＡ）１
５２およびミキサ１５４を通って中間周波（以下「Ｉ
Ｆ」とする）信号出力端子（ＩＦ ｏｕｔ）１５６から
出力される。
【０００４】送受信いずれの場合も、フェーズロックド
ループ（以下「ＰＬＬ」とする）１７０および発振器１
７２は、所望の周波数をもつ局部発振信号を発生し、信
号分配器（ＤＩＶ）１７４に出力する。ミキサ１１２
は、変調信号および局部発振信号を混合することによっ
て、ＲＦ信号を生成し、ＡＧＣアンプ１１４に出力す
る。ミキサ１５４は、ＲＦ信号および局部発振信号を混
合することによって、ＩＦ信号を生成し、ＩＦ信号出力
端子１５６に出力する。
ループ（以下「ＰＬＬ」とする）１７０および発振器１
７２は、所望の周波数をもつ局部発振信号を発生し、信
号分配器（ＤＩＶ）１７４に出力する。ミキサ１１２
は、変調信号および局部発振信号を混合することによっ
て、ＲＦ信号を生成し、ＡＧＣアンプ１１４に出力す
る。ミキサ１５４は、ＲＦ信号および局部発振信号を混
合することによって、ＩＦ信号を生成し、ＩＦ信号出力
端子１５６に出力する。
【０００５】図１のＲＦ部１０の動作を以下に説明す
る。ＲＦ部１０は、例えば携帯電話の端末機に代表され
る移動体通信機の一部である。移動体通信機において
は、機器構成の簡略化のために、比較的、大きな体積を
要するアンテナ１３０（ここでは周波数フィルタ１２２
も含めて考える）は、ほとんどの場合において送信回路
および受信回路の双方のために使用される。アンテナ部
を送受信で共用するために送信時においては、アンテナ
１３０は、電力増幅器１１６に電気的に結合され、かつ
低雑音増幅器１５２から電気的に分離される。逆に受信
時においては、アンテナ１３０は、電力増幅器１１６か
ら電気的に分離され、かつ低雑音増幅器１５２に電気的
に結合される。このような送受信のための切替をおこな
うために、通常、半導体素子化されたＲＦスイッチ１２
０が採用される。従来技術によるＲＦスイッチ１２０
は、スイッチング素子としてトランジスタを用いてお
り、トランジスタがオン状態およびオフ状態のいずれか
の状態をとるように電気的に制御している。
る。ＲＦ部１０は、例えば携帯電話の端末機に代表され
る移動体通信機の一部である。移動体通信機において
は、機器構成の簡略化のために、比較的、大きな体積を
要するアンテナ１３０（ここでは周波数フィルタ１２２
も含めて考える）は、ほとんどの場合において送信回路
および受信回路の双方のために使用される。アンテナ部
を送受信で共用するために送信時においては、アンテナ
１３０は、電力増幅器１１６に電気的に結合され、かつ
低雑音増幅器１５２から電気的に分離される。逆に受信
時においては、アンテナ１３０は、電力増幅器１１６か
ら電気的に分離され、かつ低雑音増幅器１５２に電気的
に結合される。このような送受信のための切替をおこな
うために、通常、半導体素子化されたＲＦスイッチ１２
０が採用される。従来技術によるＲＦスイッチ１２０
は、スイッチング素子としてトランジスタを用いてお
り、トランジスタがオン状態およびオフ状態のいずれか
の状態をとるように電気的に制御している。
【０００６】また移動体通信における端末機（例えば携
帯電話のハンドセットそのもの）は、最寄りの基地局に
ＲＦ信号を送信し、基地局からＲＦ信号を受信すること
によって通信をおこなう。基地局において受信される電
力をほぼ一定に維持するために、端末機と基地局との距
離に応じて、端末機から送信される電力を微妙に制御す
る必要がある。反対に端末機のＩＦ信号出力端子１５６
において出力される電力をほぼ一定に維持するために
は、低雑音増幅器１５２に入力されるＲＦ電力を制御す
る必要がある。これらの要求を満たすため端末機のＲＦ
部１０は一般に、送信のためのＡＧＣアンプ１１４と、
受信のためのアッテネータ１５０とを備えている。
帯電話のハンドセットそのもの）は、最寄りの基地局に
ＲＦ信号を送信し、基地局からＲＦ信号を受信すること
によって通信をおこなう。基地局において受信される電
力をほぼ一定に維持するために、端末機と基地局との距
離に応じて、端末機から送信される電力を微妙に制御す
る必要がある。反対に端末機のＩＦ信号出力端子１５６
において出力される電力をほぼ一定に維持するために
は、低雑音増幅器１５２に入力されるＲＦ電力を制御す
る必要がある。これらの要求を満たすため端末機のＲＦ
部１０は一般に、送信のためのＡＧＣアンプ１１４と、
受信のためのアッテネータ１５０とを備えている。
【０００７】図２は、従来の技術によるスイッチ２０の
回路図である。図２において、スイッチ２０は、電界効
果トランジスタ（以下「ＦＥＴ」とする）２００〜２０
３、インピーダンス調整用抵抗器２１０および２１１、
ゲートバイアス抵抗器２２０〜２２３、アンテナ端子２
３０、送信電力入力端子２３１、受信電力出力端子２３
２、第１制御端子２４５および第２制御端子２４６を備
えている。
回路図である。図２において、スイッチ２０は、電界効
果トランジスタ（以下「ＦＥＴ」とする）２００〜２０
３、インピーダンス調整用抵抗器２１０および２１１、
ゲートバイアス抵抗器２２０〜２２３、アンテナ端子２
３０、送信電力入力端子２３１、受信電力出力端子２３
２、第１制御端子２４５および第２制御端子２４６を備
えている。
【０００８】図２のスイッチの動作を説明する。送信時
には、ＦＥＴ２０１および２０２の閾値の絶対値より大
きい負の電圧を第２制御端子２４６に印加することによ
って、ＦＥＴ２０１および２０２をオフ状態にし、かつ
ゼロまたは正の電圧を第１制御端子２４５に印加し、Ｆ
ＥＴ２００および２０３をオン状態にする。これによ
り、送信電力は、端子２３１、ＦＥＴ２００およびアン
テナ端子２３０を通って、アンテナ２５０に出力され
る。
には、ＦＥＴ２０１および２０２の閾値の絶対値より大
きい負の電圧を第２制御端子２４６に印加することによ
って、ＦＥＴ２０１および２０２をオフ状態にし、かつ
ゼロまたは正の電圧を第１制御端子２４５に印加し、Ｆ
ＥＴ２００および２０３をオン状態にする。これによ
り、送信電力は、端子２３１、ＦＥＴ２００およびアン
テナ端子２３０を通って、アンテナ２５０に出力され
る。
【０００９】逆に受信時には、ＦＥＴ２００および２０
３の閾値の絶対値より大きい負の電圧を第１制御端子２
４５に印加することによって、ＦＥＴ２００および２０
３をオフ状態にし、かつゼロまたは正の電圧を第２制御
端子２４６に印加してＦＥＴ２０１および２０２をオン
状態にする。これにより、受信電力は、アンテナ２５
０、端子２３０およびＦＥＴ２０１を通って、端子２３
２に出力される。
３の閾値の絶対値より大きい負の電圧を第１制御端子２
４５に印加することによって、ＦＥＴ２００および２０
３をオフ状態にし、かつゼロまたは正の電圧を第２制御
端子２４６に印加してＦＥＴ２０１および２０２をオン
状態にする。これにより、受信電力は、アンテナ２５
０、端子２３０およびＦＥＴ２０１を通って、端子２３
２に出力される。
【００１０】
【発明が解決しようとする課題】携帯電話の移動端末機
器においては、携帯性を高めるため機器を小型・軽量化
するとともに、低コスト化することが重要である。これ
を実現するために現在、ＲＦ部における回路の小型化お
よび低コスト化が強く求められている。ところが上述の
いずれの従来技術においても、送受信回路は、スイッ
チ、ＡＧＣアンプおよびアッテネータを別個に備えるこ
とが必要であった。その結果、従来の技術による送受信
回路は、機器のサイズおよびコストの増大が不可避であ
るという課題を有していた。
器においては、携帯性を高めるため機器を小型・軽量化
するとともに、低コスト化することが重要である。これ
を実現するために現在、ＲＦ部における回路の小型化お
よび低コスト化が強く求められている。ところが上述の
いずれの従来技術においても、送受信回路は、スイッ
チ、ＡＧＣアンプおよびアッテネータを別個に備えるこ
とが必要であった。その結果、従来の技術による送受信
回路は、機器のサイズおよびコストの増大が不可避であ
るという課題を有していた。
【００１１】本発明は、上記課題を解決するためになさ
れたものであり、その目的とするところは、高周波送受
信回路に用いられる小型・軽量および低コストな、スイ
ッチおよびアッテネータとして機能する装置を提供する
ことにある。
れたものであり、その目的とするところは、高周波送受
信回路に用いられる小型・軽量および低コストな、スイ
ッチおよびアッテネータとして機能する装置を提供する
ことにある。
【００１２】
【課題を解決するための手段】本発明によるスイッチア
ッテネータは、アンテナに接続される第１端子と、送信
機に接続される第２端子と、受信機に接続される第３端
子とを備え、第１状態および第２状態を切り替えるスイ
ッチアッテネータであって、該第１状態において、該第
１端子は、該第２端子に接続され、該第１端子は、該第
３端子から遮断され、該第３端子は、グラウンドに接続
され、該第１端子からみたインピーダンスＺ１が該第２
端子からみたインピーダンスＺ２に実質的に等しい関係
を維持しつつ、該第１端子および該第２端子の間の減衰
量を変化させるように、該スイッチアッテネータは電気
的に制御可能であり、該第２状態において、該第１端子
は、該第３端子に接続され、該第１端子は、該第２端子
から遮断され、該第２端子は、グラウンドに接続され、
該第１端子からみたインピーダンスＺ１が該第３端子か
らみたインピーダンスＺ３に実質的に等しい関係を維持
しつつ、該第１端子および該第３端子の間の減衰量を変
化させるように、該スイッチアッテネータは電気的に制
御可能であり、そのことにより上記目的が達成される。
ッテネータは、アンテナに接続される第１端子と、送信
機に接続される第２端子と、受信機に接続される第３端
子とを備え、第１状態および第２状態を切り替えるスイ
ッチアッテネータであって、該第１状態において、該第
１端子は、該第２端子に接続され、該第１端子は、該第
３端子から遮断され、該第３端子は、グラウンドに接続
され、該第１端子からみたインピーダンスＺ１が該第２
端子からみたインピーダンスＺ２に実質的に等しい関係
を維持しつつ、該第１端子および該第２端子の間の減衰
量を変化させるように、該スイッチアッテネータは電気
的に制御可能であり、該第２状態において、該第１端子
は、該第３端子に接続され、該第１端子は、該第２端子
から遮断され、該第２端子は、グラウンドに接続され、
該第１端子からみたインピーダンスＺ１が該第３端子か
らみたインピーダンスＺ３に実質的に等しい関係を維持
しつつ、該第１端子および該第３端子の間の減衰量を変
化させるように、該スイッチアッテネータは電気的に制
御可能であり、そのことにより上記目的が達成される。
【００１３】ある実施形態では、第１トランジスタが、
前記第１端子とグラウンドとの間に設けられ、第２トラ
ンジスタが、前記第２端子とグラウンドとの間に設けら
れ、第３トランジスタが、前記第３端子とグラウンドと
の間に設けられ、第４トランジスタが、該第１端子と該
第２端子との間に設けられ、第５トランジスタが、該第
１端子と該第３端子との間に設けられており、前記第１
状態において、該第３トランジスタは、オン状態であ
り、該第５トランジスタは、オフ状態であり、前記第２
状態において、該第３トランジスタは、オン状態であ
り、該第５トランジスタは、オフ状態である。
前記第１端子とグラウンドとの間に設けられ、第２トラ
ンジスタが、前記第２端子とグラウンドとの間に設けら
れ、第３トランジスタが、前記第３端子とグラウンドと
の間に設けられ、第４トランジスタが、該第１端子と該
第２端子との間に設けられ、第５トランジスタが、該第
１端子と該第３端子との間に設けられており、前記第１
状態において、該第３トランジスタは、オン状態であ
り、該第５トランジスタは、オフ状態であり、前記第２
状態において、該第３トランジスタは、オン状態であ
り、該第５トランジスタは、オフ状態である。
【００１４】ある実施形態では、前記インピーダンスＺ
１は、０．５×ＺＡ〜２．０×ＺＡの範囲に実質的に含
まれ、前記インピーダンスＺ２は、０．５×ＺＴ〜２．
０×ＺＴの範囲に実質的に含まれ、前記インピーダンス
Ｚ３は、０．５×ＺＲ〜２．０×ＺＲの範囲に実質的に
含まれ、ここでＺＡ、ＺＴおよびＺＲは、それぞれ前記
アンテナ、前記送信機および前記受信機のインピーダン
スを表す。
１は、０．５×ＺＡ〜２．０×ＺＡの範囲に実質的に含
まれ、前記インピーダンスＺ２は、０．５×ＺＴ〜２．
０×ＺＴの範囲に実質的に含まれ、前記インピーダンス
Ｚ３は、０．５×ＺＲ〜２．０×ＺＲの範囲に実質的に
含まれ、ここでＺＡ、ＺＴおよびＺＲは、それぞれ前記
アンテナ、前記送信機および前記受信機のインピーダン
スを表す。
【００１５】ある実施形態では、前記第１トランジス
タ、前記第２トランジスタ、前記第３トランジスタ、前
記第４トランジスタおよび前記第５トランジスタのそれ
ぞれは、ドレインと、ソースと、２つのゲートとを有す
るデュアルゲート電界効果トランジスタであり、該２つ
のゲートの一方のゲートは、該ドレインに接続されてお
り、該２つのゲートの他方のゲートは、該ソースに接続
されており、該２つのゲートは、それぞれ抵抗を介して
電気的な制御のための電圧を受け取る。
タ、前記第２トランジスタ、前記第３トランジスタ、前
記第４トランジスタおよび前記第５トランジスタのそれ
ぞれは、ドレインと、ソースと、２つのゲートとを有す
るデュアルゲート電界効果トランジスタであり、該２つ
のゲートの一方のゲートは、該ドレインに接続されてお
り、該２つのゲートの他方のゲートは、該ソースに接続
されており、該２つのゲートは、それぞれ抵抗を介して
電気的な制御のための電圧を受け取る。
【００１６】本発明によるスイッチアッテネータは、第
１アンテナに接続される第１端子と、送信機に接続され
る第２端子と、受信機に接続される第３端子と、第２ア
ンテナに接続される第４端子とを備え、第１状態、第２
状態、第３状態および第４状態を切り替えるスイッチア
ッテネータであって、該第１状態においては、該第１端
子は、該第２端子に接続され、かつ該第３端子から遮断
され、該第３端子は、グラウンドに接続され、該第４端
子は、該第１端子、該第２端子、該第３端子および該グ
ラウンドから遮断され、該第１端子からみたインピーダ
ンスＺ１が該第２端子からみたインピーダンスＺ２に実
質的に等しい関係を維持しつつ、該第１端子および該第
２端子の間の減衰量を変化させるように、該スイッチア
ッテネータは電気的に制御可能であり、該第２状態にお
いては、該第１端子は、該第３端子に接続され、かつ該
第２端子から遮断され、該第２端子は、グラウンドに接
続され、該第４端子は、該第１端子、該第２端子、該第
３端子および該グラウンドから遮断され、該第１端子か
らみたインピーダンスＺ１が該第３端子からみたインピ
ーダンスＺ３に実質的に等しい関係を維持しつつ、該第
１端子および該第３端子の間の減衰量を変化させるよう
に、該スイッチアッテネータは電気的に制御可能であ
り、該第３状態においては、該第４端子は、該第２端子
に接続され、かつ該第３端子から遮断され、該第３端子
は、グラウンドに接続され、該第１端子は、該第２端
子、該第３端子、該第４端子および該グラウンドから遮
断され、該第４端子からみたインピーダンスＺ４が該第
２端子からみたインピーダンスＺ２に実質的に等しい関
係を維持しつつ、該第４端子および該第２端子の間の減
衰量を変化させるように、該スイッチアッテネータは電
気的に制御可能であり、該第４状態においては、該第４
端子は、該第３端子に接続され、かつ該第２端子から遮
断され、該第２端子は、グラウンドに接続され、該第１
端子は、該第２端子、該第３端子、該第４端子および該
グラウンドから遮断され、該第４端子からみたインピー
ダンスＺ４が該第３端子からみたインピーダンスＺ３に
実質的に等しい関係を維持しつつ、該第４端子および該
第３端子の間の減衰量を変化させるように、該スイッチ
アッテネータは電気的に制御可能であり、そのことによ
り上記目的が達成される。
１アンテナに接続される第１端子と、送信機に接続され
る第２端子と、受信機に接続される第３端子と、第２ア
ンテナに接続される第４端子とを備え、第１状態、第２
状態、第３状態および第４状態を切り替えるスイッチア
ッテネータであって、該第１状態においては、該第１端
子は、該第２端子に接続され、かつ該第３端子から遮断
され、該第３端子は、グラウンドに接続され、該第４端
子は、該第１端子、該第２端子、該第３端子および該グ
ラウンドから遮断され、該第１端子からみたインピーダ
ンスＺ１が該第２端子からみたインピーダンスＺ２に実
質的に等しい関係を維持しつつ、該第１端子および該第
２端子の間の減衰量を変化させるように、該スイッチア
ッテネータは電気的に制御可能であり、該第２状態にお
いては、該第１端子は、該第３端子に接続され、かつ該
第２端子から遮断され、該第２端子は、グラウンドに接
続され、該第４端子は、該第１端子、該第２端子、該第
３端子および該グラウンドから遮断され、該第１端子か
らみたインピーダンスＺ１が該第３端子からみたインピ
ーダンスＺ３に実質的に等しい関係を維持しつつ、該第
１端子および該第３端子の間の減衰量を変化させるよう
に、該スイッチアッテネータは電気的に制御可能であ
り、該第３状態においては、該第４端子は、該第２端子
に接続され、かつ該第３端子から遮断され、該第３端子
は、グラウンドに接続され、該第１端子は、該第２端
子、該第３端子、該第４端子および該グラウンドから遮
断され、該第４端子からみたインピーダンスＺ４が該第
２端子からみたインピーダンスＺ２に実質的に等しい関
係を維持しつつ、該第４端子および該第２端子の間の減
衰量を変化させるように、該スイッチアッテネータは電
気的に制御可能であり、該第４状態においては、該第４
端子は、該第３端子に接続され、かつ該第２端子から遮
断され、該第２端子は、グラウンドに接続され、該第１
端子は、該第２端子、該第３端子、該第４端子および該
グラウンドから遮断され、該第４端子からみたインピー
ダンスＺ４が該第３端子からみたインピーダンスＺ３に
実質的に等しい関係を維持しつつ、該第４端子および該
第３端子の間の減衰量を変化させるように、該スイッチ
アッテネータは電気的に制御可能であり、そのことによ
り上記目的が達成される。
【００１７】ある実施形態では、第１トランジスタが、
前記第１端子とグラウンドとの間に設けられ、第２トラ
ンジスタが、前記第２端子とグラウンドとの間に設けら
れ、第３トランジスタが、前記第３端子とグラウンドと
の間に設けられ、第４トランジスタが、該第１端子と該
第２端子との間に設けられ、第５トランジスタが、該第
１端子と該第３端子との間に設けられ、第６トランジス
タが、前記第４端子とグラウンドとの間に設けられ、第
７トランジスタが、該第２端子と該第４端子との間に設
けられ、第８トランジスタが、該第３端子と該第４端子
との間に設けられ、前記第１状態において、該第３トラ
ンジスタは、オン状態であり、該第５トランジスタ、該
第６トランジスタ、該第７トランジスタおよび該第８ト
ランジスタは、オフ状態であり、前記第２状態におい
て、該第２トランジスタは、オン状態であり、該第４ト
ランジスタ、該第６トランジスタ、該第７トランジスタ
および該第８トランジスタは、オフ状態であり、前記第
３状態において、該第３トランジスタは、オン状態であ
り、該第１トランジスタ、該第４トランジスタ、該第５
トランジスタおよび該第８トランジスタは、オフ状態で
あり、前記第４状態において、該第２トランジスタは、
オン状態であり、該第１トランジスタ、該第４トランジ
スタ、該第５トランジスタおよび該第７トランジスタ
は、オフ状態である。
前記第１端子とグラウンドとの間に設けられ、第２トラ
ンジスタが、前記第２端子とグラウンドとの間に設けら
れ、第３トランジスタが、前記第３端子とグラウンドと
の間に設けられ、第４トランジスタが、該第１端子と該
第２端子との間に設けられ、第５トランジスタが、該第
１端子と該第３端子との間に設けられ、第６トランジス
タが、前記第４端子とグラウンドとの間に設けられ、第
７トランジスタが、該第２端子と該第４端子との間に設
けられ、第８トランジスタが、該第３端子と該第４端子
との間に設けられ、前記第１状態において、該第３トラ
ンジスタは、オン状態であり、該第５トランジスタ、該
第６トランジスタ、該第７トランジスタおよび該第８ト
ランジスタは、オフ状態であり、前記第２状態におい
て、該第２トランジスタは、オン状態であり、該第４ト
ランジスタ、該第６トランジスタ、該第７トランジスタ
および該第８トランジスタは、オフ状態であり、前記第
３状態において、該第３トランジスタは、オン状態であ
り、該第１トランジスタ、該第４トランジスタ、該第５
トランジスタおよび該第８トランジスタは、オフ状態で
あり、前記第４状態において、該第２トランジスタは、
オン状態であり、該第１トランジスタ、該第４トランジ
スタ、該第５トランジスタおよび該第７トランジスタ
は、オフ状態である。
【００１８】ある実施形態では、前記インピーダンスＺ
１およびＺ４は、０．５×ＺＡ〜２．０×ＺＡの範囲に
実質的に含まれ、前記インピーダンスＺ２は、０．５×
ＺＴ〜２．０×ＺＴの範囲に実質的に含まれ、前記イン
ピーダンスＺ３は、０．５×ＺＲ〜２．０×ＺＲの範囲
に実質的に含まれ、ここでＺＡ、ＺＴおよびＺＲは、そ
れぞれ前記アンテナ、前記送信機および前記受信機のイ
ンピーダンスを表す。
１およびＺ４は、０．５×ＺＡ〜２．０×ＺＡの範囲に
実質的に含まれ、前記インピーダンスＺ２は、０．５×
ＺＴ〜２．０×ＺＴの範囲に実質的に含まれ、前記イン
ピーダンスＺ３は、０．５×ＺＲ〜２．０×ＺＲの範囲
に実質的に含まれ、ここでＺＡ、ＺＴおよびＺＲは、そ
れぞれ前記アンテナ、前記送信機および前記受信機のイ
ンピーダンスを表す。
【００１９】ある実施形態では、半導体基板上に集積化
されて形成されている。
されて形成されている。
【００２０】ある実施形態では、電力増幅器をさらに備
えており、該電力増幅器は、前記半導体基板上に集積化
されて形成されている。
えており、該電力増幅器は、前記半導体基板上に集積化
されて形成されている。
【００２１】ある実施形態では、低雑音増幅器をさらに
備えており、該低雑音増幅器は、前記半導体基板上に集
積化されて形成されている。
備えており、該低雑音増幅器は、前記半導体基板上に集
積化されて形成されている。
【００２２】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しながら説明する。同じ参照符号は、同じ構成要
素を表す。
を参照しながら説明する。同じ参照符号は、同じ構成要
素を表す。
【００２３】本明細書における「スイッチアッテネー
タ」は、後述するようにアンテナ用ＲＦスイッチとＲＦ
アッテネータとの機能を併せもつ装置をいう。また「ノ
ード」は、装置外部への接続のための端子を必ずしも必
要としない。
タ」は、後述するようにアンテナ用ＲＦスイッチとＲＦ
アッテネータとの機能を併せもつ装置をいう。また「ノ
ード」は、装置外部への接続のための端子を必ずしも必
要としない。
【００２４】（実施の形態１）図３は、本発明のスイッ
チアッテネータの第１の実施形態が用いられる携帯電話
機のＲＦ部３０のブロック図である。本発明のスイッチ
アッテネータ４０は、送受信の状態に応じて、アンテナ
１３０と、電力増幅器１１６または低雑音増幅器１５２
とを電気的に結合する。より具体的には、スイッチアッ
テネータ４０は、送信時にはノードＴ１をノードＴ２に
電気的に結合し、ノードＴ３をグラウンドに電気的に結
合する。またスイッチアッテネータ４０は、受信時には
ノードＴ１をノードＴ３に電気的に結合し、ノードＴ２
をグラウンドに電気的に結合する。本明細書におけるグ
ラウンドは、電源の負極が接続されており、直流（以下
「ＤＣ」とする）信号およびＲＦ信号の双方について共
通電位を提供するとともに、高周波的にシールドされた
筐体などにも接続されている。ＲＦ部３０における送受
信時の信号の流れは、図１で説明したのと同様である。
チアッテネータの第１の実施形態が用いられる携帯電話
機のＲＦ部３０のブロック図である。本発明のスイッチ
アッテネータ４０は、送受信の状態に応じて、アンテナ
１３０と、電力増幅器１１６または低雑音増幅器１５２
とを電気的に結合する。より具体的には、スイッチアッ
テネータ４０は、送信時にはノードＴ１をノードＴ２に
電気的に結合し、ノードＴ３をグラウンドに電気的に結
合する。またスイッチアッテネータ４０は、受信時には
ノードＴ１をノードＴ３に電気的に結合し、ノードＴ２
をグラウンドに電気的に結合する。本明細書におけるグ
ラウンドは、電源の負極が接続されており、直流（以下
「ＤＣ」とする）信号およびＲＦ信号の双方について共
通電位を提供するとともに、高周波的にシールドされた
筐体などにも接続されている。ＲＦ部３０における送受
信時の信号の流れは、図１で説明したのと同様である。
【００２５】本発明によるスイッチアッテネータ４０
は、後述するように、スイッチおよびアッテネータの機
能を併せもつので、図１のＡＧＣアンプ１１４およびア
ッテネータ１５０をなくすことができるという大きな効
果を有する。またスイッチアッテネータ４０を一体化さ
れた半導体デバイスとして製造すれば、サイズおよびコ
ストの大幅な削減が可能となりより好ましい。なお図３
のそれぞれのブロックを接続する伝送線路は、すべて５
０Ωの特性インピーダンスを有する。またここではＲＦ
部３０は、携帯電話機の一部として用いられているが、
これには限定されない。ＲＦ部３０は、ＲＦ信号を送受
信する装置に広く利用することができ、またスイッチア
ッテネータ４０は、ＲＦ信号を切り替えるとともに、減
衰させる装置として広く利用できる。
は、後述するように、スイッチおよびアッテネータの機
能を併せもつので、図１のＡＧＣアンプ１１４およびア
ッテネータ１５０をなくすことができるという大きな効
果を有する。またスイッチアッテネータ４０を一体化さ
れた半導体デバイスとして製造すれば、サイズおよびコ
ストの大幅な削減が可能となりより好ましい。なお図３
のそれぞれのブロックを接続する伝送線路は、すべて５
０Ωの特性インピーダンスを有する。またここではＲＦ
部３０は、携帯電話機の一部として用いられているが、
これには限定されない。ＲＦ部３０は、ＲＦ信号を送受
信する装置に広く利用することができ、またスイッチア
ッテネータ４０は、ＲＦ信号を切り替えるとともに、減
衰させる装置として広く利用できる。
【００２６】図３において、制御電圧発生器ＣＶ１は、
スイッチアッテネータ４０に含まれるＦＥＴの状態を後
で説明する表１〜表４のように設定するための制御電圧
をリードオンリーメモリＲＯＭ１に格納されたデータに
基づいて発生し、それぞれのＦＥＴに供給する。リード
オンリーメモリＲＯＭ１は、表１〜表４の状態に対応す
るＦＥＴの制御電圧を発生するためのデータを格納す
る。
スイッチアッテネータ４０に含まれるＦＥＴの状態を後
で説明する表１〜表４のように設定するための制御電圧
をリードオンリーメモリＲＯＭ１に格納されたデータに
基づいて発生し、それぞれのＦＥＴに供給する。リード
オンリーメモリＲＯＭ１は、表１〜表４の状態に対応す
るＦＥＴの制御電圧を発生するためのデータを格納す
る。
【００２７】図４は、本発明によるスイッチアッテネー
タの第１の実施形態の回路図である。スイッチアッテネ
ータ４０は、ノードＴ１、Ｔ２およびＴ３を備えてお
り、それぞれアンテナ１３０、電力増幅器１１６および
低雑音増幅器１５２に接続されている。制御電圧発生器
ＣＶ１は、リードオンリーメモリＲＯＭ１に格納された
データに基づいてＦＥＴを制御する電圧を発生し、ノー
ドＣＴ１〜ＣＴ５に出力する。
タの第１の実施形態の回路図である。スイッチアッテネ
ータ４０は、ノードＴ１、Ｔ２およびＴ３を備えてお
り、それぞれアンテナ１３０、電力増幅器１１６および
低雑音増幅器１５２に接続されている。制御電圧発生器
ＣＶ１は、リードオンリーメモリＲＯＭ１に格納された
データに基づいてＦＥＴを制御する電圧を発生し、ノー
ドＣＴ１〜ＣＴ５に出力する。
【００２８】ＦＥＴ Ｑ１は、ノードＴ１をあるインピ
ーダンスでグラウンドに接続する。ノードＣＴ１におい
て受け取られた制御電圧は、抵抗Ｒ１２を介してＦＥＴ
Ｑ１のゲートに加えられ、ＦＥＴ Ｑ１のこの所定の
インピーダンスを変化させる。具体的には、ノードＣＴ
１の制御電圧に応じて、ＦＥＴ Ｑ１は、オン状態から
オフ状態までの広い範囲のインピーダンスをとりうる。
ＦＥＴ Ｑ１のインピーダンスは、オン状態ではゼロで
あるとみなせる程度に低く、オフ状態では無限大である
とみなせる程度に高い。ＦＥＴ Ｑ１はＮ型のディプレ
ッション型であるので、ＦＥＴ Ｑ１をオン状態にする
ためには、０［Ｖ］以上のゲート・ソース間電圧Ｖｇｓ
を与えればよく、逆にＦＥＴ Ｑ１をオフ状態にするた
めには、閾値ＶＴＨ［Ｖ］（ＶＴＨ＜０）以下のゲート
・ソース間電圧Ｖｇｓを与えればよい。ＦＥＴ Ｑ１の
ゲート・ソース間電圧Ｖｇｓが、ＶＴＨ＜Ｖｇｓ＜０な
る関係を満たすとき、本明細書においてはＦＥＴ Ｑ１
は、オン状態とオフ状態との「中間状態」であるとよぶ
ことにする。ＦＥＴ Ｑ１は、本実施の形態では、ショ
ットキー接合ゲート型ＦＥＴ（以下「ＭＥＳＦＥＴ」と
する）である。以上、ＦＥＴ Ｑ１についての説明は、
本明細書において、ＦＥＴ Ｑ２〜Ｑ４についてもあて
はまる。
ーダンスでグラウンドに接続する。ノードＣＴ１におい
て受け取られた制御電圧は、抵抗Ｒ１２を介してＦＥＴ
Ｑ１のゲートに加えられ、ＦＥＴ Ｑ１のこの所定の
インピーダンスを変化させる。具体的には、ノードＣＴ
１の制御電圧に応じて、ＦＥＴ Ｑ１は、オン状態から
オフ状態までの広い範囲のインピーダンスをとりうる。
ＦＥＴ Ｑ１のインピーダンスは、オン状態ではゼロで
あるとみなせる程度に低く、オフ状態では無限大である
とみなせる程度に高い。ＦＥＴ Ｑ１はＮ型のディプレ
ッション型であるので、ＦＥＴ Ｑ１をオン状態にする
ためには、０［Ｖ］以上のゲート・ソース間電圧Ｖｇｓ
を与えればよく、逆にＦＥＴ Ｑ１をオフ状態にするた
めには、閾値ＶＴＨ［Ｖ］（ＶＴＨ＜０）以下のゲート
・ソース間電圧Ｖｇｓを与えればよい。ＦＥＴ Ｑ１の
ゲート・ソース間電圧Ｖｇｓが、ＶＴＨ＜Ｖｇｓ＜０な
る関係を満たすとき、本明細書においてはＦＥＴ Ｑ１
は、オン状態とオフ状態との「中間状態」であるとよぶ
ことにする。ＦＥＴ Ｑ１は、本実施の形態では、ショ
ットキー接合ゲート型ＦＥＴ（以下「ＭＥＳＦＥＴ」と
する）である。以上、ＦＥＴ Ｑ１についての説明は、
本明細書において、ＦＥＴ Ｑ２〜Ｑ４についてもあて
はまる。
【００２９】ＦＥＴ Ｑ１と同様に、ＦＥＴ Ｑ２およ
びＱ３は、それぞれノードＴ２およびＴ３をあるインピ
ーダンスでグラウンドに接続する。ノードＣＴ２および
ＣＴ３において受け取られた制御電圧は、それぞれ、抵
抗Ｒ２２を介してＦＥＴ Ｑ２のゲートに、また抵抗Ｒ
３２を介してＦＥＴ Ｑ３のゲートに加えられ、それぞ
れＦＥＴ Ｑ２およびＱ３のインピーダンスを変化させ
る。抵抗Ｒ１２、Ｒ２２およびＲ３２は、ゲートバイア
ス用の抵抗である。
びＱ３は、それぞれノードＴ２およびＴ３をあるインピ
ーダンスでグラウンドに接続する。ノードＣＴ２および
ＣＴ３において受け取られた制御電圧は、それぞれ、抵
抗Ｒ２２を介してＦＥＴ Ｑ２のゲートに、また抵抗Ｒ
３２を介してＦＥＴ Ｑ３のゲートに加えられ、それぞ
れＦＥＴ Ｑ２およびＱ３のインピーダンスを変化させ
る。抵抗Ｒ１２、Ｒ２２およびＲ３２は、ゲートバイア
ス用の抵抗である。
【００３０】ＦＥＴ Ｑ１、Ｑ２およびＱ３のソースと
グラウンドとの間には、それぞれ抵抗Ｒ１１、Ｒ２１お
よびＲ３１が設けられている。これらの抵抗Ｒ１１、Ｒ
２１およびＲ３１は、それぞれＦＥＴ Ｑ１、Ｑ２およ
びＱ３がオン状態のときのノードＴ１、Ｔ２およびＴ３
とグラウンドとの間のインピーダンスを調整することに
よって、インピーダンス整合をとる。
グラウンドとの間には、それぞれ抵抗Ｒ１１、Ｒ２１お
よびＲ３１が設けられている。これらの抵抗Ｒ１１、Ｒ
２１およびＲ３１は、それぞれＦＥＴ Ｑ１、Ｑ２およ
びＱ３がオン状態のときのノードＴ１、Ｔ２およびＴ３
とグラウンドとの間のインピーダンスを調整することに
よって、インピーダンス整合をとる。
【００３１】ＦＥＴ Ｑ１と同様に、ＦＥＴ Ｑ４およ
びＱ５は、それぞれノードＴ２およびＴ３をあるインピ
ーダンスでノードＴ１に接続する。ノードＣＴ４および
ＣＴ５において受け取られた制御電圧は、それぞれ抵抗
Ｒ４２を介してＦＥＴ Ｑ４のゲートに、また抵抗Ｒ５
２を介してＦＥＴ Ｑ５のゲートに加えられ、それぞれ
ＦＥＴＱ４およびＱ５のインピーダンスを変化させる。
びＱ５は、それぞれノードＴ２およびＴ３をあるインピ
ーダンスでノードＴ１に接続する。ノードＣＴ４および
ＣＴ５において受け取られた制御電圧は、それぞれ抵抗
Ｒ４２を介してＦＥＴ Ｑ４のゲートに、また抵抗Ｒ５
２を介してＦＥＴ Ｑ５のゲートに加えられ、それぞれ
ＦＥＴＱ４およびＱ５のインピーダンスを変化させる。
【００３２】次にスイッチアッテネータ４０の動作を説
明する。スイッチアッテネータ４０は、以下の動作モー
ド１〜４を有する。すなわち、 モード１：減衰なしの送信、 モード２：減衰ありの送信、 モード３：減衰なしの受信、および モード４：減衰ありの受信 である。ここで「減衰」とは、ノードＴ１と、ノードＴ
２またはノードＴ３との間における減衰をいう。例えば
モード１においては、ノードＴ１およびノードＴ２の間
の減衰が存在しない。モード１は、ＲＦ部３０を含む移
動端末機が基地局から離れている場合、つまり電力増幅
器１１６から出力されたＲＦ信号を減衰させることなく
アンテナ１３０に供給する場合に用いられる。モード２
は、逆にＲＦ部３０を含む移動端末機が基地局に近い場
合、つまり電力増幅器１１６から出力されたＲＦ信号を
減衰させてからアンテナ１３０に供給する場合に用いら
れる。送信の場合と同様のことが受信の場合にもあては
まる。モード３は、ＲＦ部３０を含む移動端末機が基地
局から離れている場合、つまりアンテナ１３０から入力
されたＲＦ信号を減衰させることなく低雑音増幅器１５
２に供給する場合に用いられる。モード４は、逆にＲＦ
部３０を含む移動端末機が基地局に近い場合、つまりア
ンテナ１３０から入力されたＲＦ信号を減衰させてから
低雑音増幅器１５２に供給する場合に用いられる。
明する。スイッチアッテネータ４０は、以下の動作モー
ド１〜４を有する。すなわち、 モード１：減衰なしの送信、 モード２：減衰ありの送信、 モード３：減衰なしの受信、および モード４：減衰ありの受信 である。ここで「減衰」とは、ノードＴ１と、ノードＴ
２またはノードＴ３との間における減衰をいう。例えば
モード１においては、ノードＴ１およびノードＴ２の間
の減衰が存在しない。モード１は、ＲＦ部３０を含む移
動端末機が基地局から離れている場合、つまり電力増幅
器１１６から出力されたＲＦ信号を減衰させることなく
アンテナ１３０に供給する場合に用いられる。モード２
は、逆にＲＦ部３０を含む移動端末機が基地局に近い場
合、つまり電力増幅器１１６から出力されたＲＦ信号を
減衰させてからアンテナ１３０に供給する場合に用いら
れる。送信の場合と同様のことが受信の場合にもあては
まる。モード３は、ＲＦ部３０を含む移動端末機が基地
局から離れている場合、つまりアンテナ１３０から入力
されたＲＦ信号を減衰させることなく低雑音増幅器１５
２に供給する場合に用いられる。モード４は、逆にＲＦ
部３０を含む移動端末機が基地局に近い場合、つまりア
ンテナ１３０から入力されたＲＦ信号を減衰させてから
低雑音増幅器１５２に供給する場合に用いられる。
【００３３】本発明のスイッチアッテネータ４０は、後
述するようにモード２およびモード４において、スイッ
チング素子（ここではＦＥＴ）の制御電圧を変化させる
ことによって、スイッチアッテネータ４０の減衰量を連
続的に変化させることができる。その結果、本発明のス
イッチアッテネータは、送信時の出力電力、および受信
時の入力電力が広いレンジをとりうる移動通信において
大きな効果を奏する。
述するようにモード２およびモード４において、スイッ
チング素子（ここではＦＥＴ）の制御電圧を変化させる
ことによって、スイッチアッテネータ４０の減衰量を連
続的に変化させることができる。その結果、本発明のス
イッチアッテネータは、送信時の出力電力、および受信
時の入力電力が広いレンジをとりうる移動通信において
大きな効果を奏する。
【００３４】（モード１）モード１におけるスイッチア
ッテネータ４０のＦＥＴ Ｑ１〜Ｑ５の状態を表１に示
す。
ッテネータ４０のＦＥＴ Ｑ１〜Ｑ５の状態を表１に示
す。
【００３５】
【表１】
【００３６】スイッチアッテネータ４０のモード１を実
現するためには、ＦＥＴ Ｑ１〜Ｑ５を表１に示す状態
に設定する、それぞれの状態に対応する制御電圧をノー
ドＣＴ１〜ＣＴ５に印加すればよい。前述したように、
ＦＥＴ Ｑ１〜Ｑ５をオン状態にするためには、例えば
０［Ｖ］以上の電圧をそれぞれのゲートに加えればよ
く、ＦＥＴ Ｑ１〜Ｑ５をオフ状態にするためには、例
えばＶＴＨ［Ｖ］以下の電圧をそれぞれのゲートに加え
ればよい。
現するためには、ＦＥＴ Ｑ１〜Ｑ５を表１に示す状態
に設定する、それぞれの状態に対応する制御電圧をノー
ドＣＴ１〜ＣＴ５に印加すればよい。前述したように、
ＦＥＴ Ｑ１〜Ｑ５をオン状態にするためには、例えば
０［Ｖ］以上の電圧をそれぞれのゲートに加えればよ
く、ＦＥＴ Ｑ１〜Ｑ５をオフ状態にするためには、例
えばＶＴＨ［Ｖ］以下の電圧をそれぞれのゲートに加え
ればよい。
【００３７】図５は、モード１におけるスイッチアッテ
ネータ４０の等価回路図である。図５において、閉じた
スイッチはオン状態のＦＥＴを表し、開いたスイッチは
オフ状態のＦＥＴを表す。モード１においては図５に示
すように、ノードＴ１はほぼインピーダンスがゼロでノ
ードＴ２に接続され、ノードＴ３はほぼインピーダンス
がゼロでグラウンドに接続され、ノードＴ３は、ノード
Ｔ１およびノードＴ２から遮断されている。したがって
モード１においては、電力増幅器１１６から出力された
ＲＦ信号は、ノードＴ２において受け取られ、減衰され
ることなくＦＥＴ Ｑ４およびノードＴ１を通ってアン
テナ１３０に供給される。また低雑音増幅器１５２への
入力端子であるノードＴ３は、ＦＥＴ Ｑ３によってグ
ラウンドに接続され、それにより不要なＲＦ信号が低雑
音増幅器１５２へ入力されることを防ぐ。
ネータ４０の等価回路図である。図５において、閉じた
スイッチはオン状態のＦＥＴを表し、開いたスイッチは
オフ状態のＦＥＴを表す。モード１においては図５に示
すように、ノードＴ１はほぼインピーダンスがゼロでノ
ードＴ２に接続され、ノードＴ３はほぼインピーダンス
がゼロでグラウンドに接続され、ノードＴ３は、ノード
Ｔ１およびノードＴ２から遮断されている。したがって
モード１においては、電力増幅器１１６から出力された
ＲＦ信号は、ノードＴ２において受け取られ、減衰され
ることなくＦＥＴ Ｑ４およびノードＴ１を通ってアン
テナ１３０に供給される。また低雑音増幅器１５２への
入力端子であるノードＴ３は、ＦＥＴ Ｑ３によってグ
ラウンドに接続され、それにより不要なＲＦ信号が低雑
音増幅器１５２へ入力されることを防ぐ。
【００３８】モード１におけるスイッチアッテネータ４
０の挿入損失は、ＦＥＴ Ｑ４のオン状態のインピーダ
ンス（つまりオン抵抗に相当するインピーダンス）に起
因する約０．５ｄＢだけである。
０の挿入損失は、ＦＥＴ Ｑ４のオン状態のインピーダ
ンス（つまりオン抵抗に相当するインピーダンス）に起
因する約０．５ｄＢだけである。
【００３９】（モード２）モード２におけるスイッチア
ッテネータ４０のＦＥＴ Ｑ１〜Ｑ５の状態を表２に示
す。
ッテネータ４０のＦＥＴ Ｑ１〜Ｑ５の状態を表２に示
す。
【００４０】
【表２】
【００４１】スイッチアッテネータ４０のモード２を実
現するためには、ＦＥＴ Ｑ１〜Ｑ５を表２に示す状態
に設定する、それぞれの状態に対応する制御電圧をノー
ドＣＴ１〜ＣＴ５に印加すればよい。モード２およびモ
ード４においては、ＦＥＴを中間状態で用いる。ＦＥＴ
Ｑ１〜Ｑ５を中間状態にするためには、ゲート・ソー
ス間電圧Ｖｇｓとして、０＜Ｖｇｓ＜ＶＴＨなる電圧を
それぞれのゲートに加えればよい。
現するためには、ＦＥＴ Ｑ１〜Ｑ５を表２に示す状態
に設定する、それぞれの状態に対応する制御電圧をノー
ドＣＴ１〜ＣＴ５に印加すればよい。モード２およびモ
ード４においては、ＦＥＴを中間状態で用いる。ＦＥＴ
Ｑ１〜Ｑ５を中間状態にするためには、ゲート・ソー
ス間電圧Ｖｇｓとして、０＜Ｖｇｓ＜ＶＴＨなる電圧を
それぞれのゲートに加えればよい。
【００４２】図６は、モード２におけるスイッチアッテ
ネータ４０の等価回路図である。図６において、閉じた
スイッチはオン状態のＦＥＴを表し、開いたスイッチは
オフ状態のＦＥＴを表し、抵抗は中間状態のＦＥＴを表
す。以下、中間状態のＦＥＴＱ１〜Ｑ５のインピーダン
スを、それぞれＺＱ１〜ＺＱ５のように表すことにす
る。モード２においては図６に示すように、ノードＴ１
はインピーダンスＺＱ４でノードＴ２に接続され、イン
ピーダンスＺＱ１でグラウンドに接続される。ノードＴ
２はインピーダンスＺＱ２でグラウンドに接続される。
ノードＴ３はほぼインピーダンスがゼロでグラウンドに
接続され、かつノードＴ３は、ノードＴ１およびノード
Ｔ２から遮断されている。したがってモード２において
は、電力増幅器１１６から出力されたＲＦ信号は、ノー
ドＴ２において受け取られ、所望の減衰量を伴ってＦＥ
Ｔ Ｑ１、Ｑ２およびＱ４およびノードＴ１を通ってア
ンテナ１３０に供給される。また低雑音増幅器１５２へ
の入力端子であるノードＴ３は、ＦＥＴ Ｑ３によって
グラウンドに接続され、それにより不要なＲＦ信号が低
雑音増幅器１５２へ入力されることを防ぐ。
ネータ４０の等価回路図である。図６において、閉じた
スイッチはオン状態のＦＥＴを表し、開いたスイッチは
オフ状態のＦＥＴを表し、抵抗は中間状態のＦＥＴを表
す。以下、中間状態のＦＥＴＱ１〜Ｑ５のインピーダン
スを、それぞれＺＱ１〜ＺＱ５のように表すことにす
る。モード２においては図６に示すように、ノードＴ１
はインピーダンスＺＱ４でノードＴ２に接続され、イン
ピーダンスＺＱ１でグラウンドに接続される。ノードＴ
２はインピーダンスＺＱ２でグラウンドに接続される。
ノードＴ３はほぼインピーダンスがゼロでグラウンドに
接続され、かつノードＴ３は、ノードＴ１およびノード
Ｔ２から遮断されている。したがってモード２において
は、電力増幅器１１６から出力されたＲＦ信号は、ノー
ドＴ２において受け取られ、所望の減衰量を伴ってＦＥ
Ｔ Ｑ１、Ｑ２およびＱ４およびノードＴ１を通ってア
ンテナ１３０に供給される。また低雑音増幅器１５２へ
の入力端子であるノードＴ３は、ＦＥＴ Ｑ３によって
グラウンドに接続され、それにより不要なＲＦ信号が低
雑音増幅器１５２へ入力されることを防ぐ。
【００４３】モード２におけるスイッチアッテネータ４
０の減衰量は、ＦＥＴ Ｑ１、Ｑ２およびＱ４のゲート
に加えられる制御電圧を変化させること、すなわちイン
ピーダンスＺＱ１、ＺＱ２およびＺＱ４を変化させるこ
とによって変わる。ＦＥＴＱ１、Ｑ２およびＱ４のゲー
トに加えられる制御電圧の値は、例えばあらかじめリー
ドオンリーメモリＲＯＭ１に格納されており、必要な減
衰量に応じて読み出される。例えばプログラマブルな電
圧発生器である制御電圧発生器ＣＶ１がＲＯＭ１から読
み出された制御電圧を表すデータに基づいて制御電圧を
発生し、それぞれのＦＥＴのゲートに出力すれば、所望
の量だけＲＦ信号を減衰させるためのモード２およびモ
ード４を実現できる。またＲＯＭ１は、ＦＥＴ Ｑ３お
よびＱ５のゲートに加えられる制御電圧（つまりそれぞ
れ０［Ｖ］以上の電圧およびＶＴＨ［Ｖ］以下の電圧）
を表すデータを併せて格納してもよい。さらにＲＯＭ１
は、モード１、３および４においてＦＥＴ Ｑ１〜Ｑ５
に加えられる制御電圧を表すデータを併せて格納しても
よい。
０の減衰量は、ＦＥＴ Ｑ１、Ｑ２およびＱ４のゲート
に加えられる制御電圧を変化させること、すなわちイン
ピーダンスＺＱ１、ＺＱ２およびＺＱ４を変化させるこ
とによって変わる。ＦＥＴＱ１、Ｑ２およびＱ４のゲー
トに加えられる制御電圧の値は、例えばあらかじめリー
ドオンリーメモリＲＯＭ１に格納されており、必要な減
衰量に応じて読み出される。例えばプログラマブルな電
圧発生器である制御電圧発生器ＣＶ１がＲＯＭ１から読
み出された制御電圧を表すデータに基づいて制御電圧を
発生し、それぞれのＦＥＴのゲートに出力すれば、所望
の量だけＲＦ信号を減衰させるためのモード２およびモ
ード４を実現できる。またＲＯＭ１は、ＦＥＴ Ｑ３お
よびＱ５のゲートに加えられる制御電圧（つまりそれぞ
れ０［Ｖ］以上の電圧およびＶＴＨ［Ｖ］以下の電圧）
を表すデータを併せて格納してもよい。さらにＲＯＭ１
は、モード１、３および４においてＦＥＴ Ｑ１〜Ｑ５
に加えられる制御電圧を表すデータを併せて格納しても
よい。
【００４４】（モード３）モード３におけるスイッチア
ッテネータ４０のＦＥＴ Ｑ１〜Ｑ５の状態を表３に示
す。
ッテネータ４０のＦＥＴ Ｑ１〜Ｑ５の状態を表３に示
す。
【００４５】
【表３】
【００４６】スイッチアッテネータ４０のモード３を実
現するためには、ＦＥＴ Ｑ１〜Ｑ５を表３に示す状態
に設定する、それぞれの状態に対応する制御電圧をノー
ドＣＴ１〜ＣＴ５に印加すればよい。
現するためには、ＦＥＴ Ｑ１〜Ｑ５を表３に示す状態
に設定する、それぞれの状態に対応する制御電圧をノー
ドＣＴ１〜ＣＴ５に印加すればよい。
【００４７】図７は、モード３におけるスイッチアッテ
ネータ４０の等価回路図である。モード３においては図
７に示すように、ノードＴ１はほぼインピーダンスがゼ
ロでノードＴ３に接続され、ノードＴ２はほぼインピー
ダンスがゼロでグラウンドに接続され、ノードＴ２は、
ノードＴ１およびノードＴ３から遮断されている。した
がってモード３においては、アンテナ１３０から入力さ
れたＲＦ信号は、ノードＴ１において受け取られ、減衰
されることなくＦＥＴ Ｑ５およびノードＴ３を通って
低雑音増幅器１５２に供給される。また電力増幅器１１
６からの出力端子であるノードＴ２は、ＦＥＴ Ｑ２に
よってグラウンドに接続され、それにより不要なＲＦ信
号が低雑音増幅器１５２へ出力されることを防ぐ。
ネータ４０の等価回路図である。モード３においては図
７に示すように、ノードＴ１はほぼインピーダンスがゼ
ロでノードＴ３に接続され、ノードＴ２はほぼインピー
ダンスがゼロでグラウンドに接続され、ノードＴ２は、
ノードＴ１およびノードＴ３から遮断されている。した
がってモード３においては、アンテナ１３０から入力さ
れたＲＦ信号は、ノードＴ１において受け取られ、減衰
されることなくＦＥＴ Ｑ５およびノードＴ３を通って
低雑音増幅器１５２に供給される。また電力増幅器１１
６からの出力端子であるノードＴ２は、ＦＥＴ Ｑ２に
よってグラウンドに接続され、それにより不要なＲＦ信
号が低雑音増幅器１５２へ出力されることを防ぐ。
【００４８】モード３におけるスイッチアッテネータ４
０の挿入損失は、ＦＥＴ Ｑ５のオン状態のインピーダ
ンスに起因する約０．５ｄＢだけである。
０の挿入損失は、ＦＥＴ Ｑ５のオン状態のインピーダ
ンスに起因する約０．５ｄＢだけである。
【００４９】（モード４）モード４におけるスイッチア
ッテネータ４０のＦＥＴ Ｑ１〜Ｑ５の状態を表４に示
す。
ッテネータ４０のＦＥＴ Ｑ１〜Ｑ５の状態を表４に示
す。
【００５０】
【表４】
【００５１】スイッチアッテネータ４０のモード４を実
現するためには、ＦＥＴ Ｑ１〜Ｑ５を表４に示す状態
に設定する、それぞれの状態に対応する制御電圧をノー
ドＣＴ１〜ＣＴ５に印加すればよい。
現するためには、ＦＥＴ Ｑ１〜Ｑ５を表４に示す状態
に設定する、それぞれの状態に対応する制御電圧をノー
ドＣＴ１〜ＣＴ５に印加すればよい。
【００５２】図８は、モード４におけるスイッチアッテ
ネータ４０の等価回路図である。モード４においては図
８に示すように、ノードＴ１はインピーダンスＺＱ５で
ノードＴ３に接続され、インピーダンスＺＱ１でグラウ
ンドに接続される。ノードＴ３はインピーダンスＺＱ３
でグラウンドに接続される。ノードＴ２はほぼインピー
ダンスがゼロでグラウンドに接続され、かつノードＴ２
は、ノードＴ１およびノードＴ３から遮断されている。
したがってモード４においては、アンテナ１３０から入
力されたＲＦ信号は、ノードＴ１において受け取られ、
所望の減衰量を伴ってＦＥＴ Ｑ１、Ｑ３およびＱ５お
よびノードＴ３を通って低雑音増幅器１５２に供給され
る。また電力増幅器１１６からの出力端子であるノード
Ｔ２は、ＦＥＴ Ｑ２によってグラウンドに接続され、
それにより不要なＲＦ信号が低雑音増幅器１５２へ入力
されることを防ぐ。
ネータ４０の等価回路図である。モード４においては図
８に示すように、ノードＴ１はインピーダンスＺＱ５で
ノードＴ３に接続され、インピーダンスＺＱ１でグラウ
ンドに接続される。ノードＴ３はインピーダンスＺＱ３
でグラウンドに接続される。ノードＴ２はほぼインピー
ダンスがゼロでグラウンドに接続され、かつノードＴ２
は、ノードＴ１およびノードＴ３から遮断されている。
したがってモード４においては、アンテナ１３０から入
力されたＲＦ信号は、ノードＴ１において受け取られ、
所望の減衰量を伴ってＦＥＴ Ｑ１、Ｑ３およびＱ５お
よびノードＴ３を通って低雑音増幅器１５２に供給され
る。また電力増幅器１１６からの出力端子であるノード
Ｔ２は、ＦＥＴ Ｑ２によってグラウンドに接続され、
それにより不要なＲＦ信号が低雑音増幅器１５２へ入力
されることを防ぐ。
【００５３】モード４におけるスイッチアッテネータ４
０の減衰量は、ＦＥＴ Ｑ１、Ｑ３およびＱ５のゲート
に加えられる制御電圧を変化させること、すなわちイン
ピーダンスＺＱ１、ＺＱ３およびＺＱ５を変化させるこ
とによって変わる。ＦＥＴＱ１、Ｑ３およびＱ５のゲー
トに加えられる制御電圧の値は、モード２で説明したよ
うに例えばあらかじめリードオンリーメモリＲＯＭ１に
格納されており、必要な減衰量に応じて読み出される。
０の減衰量は、ＦＥＴ Ｑ１、Ｑ３およびＱ５のゲート
に加えられる制御電圧を変化させること、すなわちイン
ピーダンスＺＱ１、ＺＱ３およびＺＱ５を変化させるこ
とによって変わる。ＦＥＴＱ１、Ｑ３およびＱ５のゲー
トに加えられる制御電圧の値は、モード２で説明したよ
うに例えばあらかじめリードオンリーメモリＲＯＭ１に
格納されており、必要な減衰量に応じて読み出される。
【００５４】第１の実施の形態によればモード２におい
て、実質的にＺＴ１＝ＺＴ２＝Ｚ０なる関係を満たした
ままで減衰量を変化させることができる。ここでインピ
ーダンスＺＴ１は、ノードＴ１から見たスイッチアッテ
ネータ４０のインピーダンスを表し、インピーダンスＺ
Ｔ２は、ノードＴ２から見たスイッチアッテネータ４０
のインピーダンスを表し、インピーダンスＺ０は、外部
に接続された回路の特性インピーダンス（例えば５０
Ω）を表す。同様に第１の実施の形態によればモード４
において、実質的にＺＴ１＝ＺＴ３＝Ｚ０なる関係を満
たしたままで減衰量を変化させることができる。ここで
インピーダンスＺＴ３は、ノードＴ３から見たスイッチ
アッテネータ４０のインピーダンスを表す。
て、実質的にＺＴ１＝ＺＴ２＝Ｚ０なる関係を満たした
ままで減衰量を変化させることができる。ここでインピ
ーダンスＺＴ１は、ノードＴ１から見たスイッチアッテ
ネータ４０のインピーダンスを表し、インピーダンスＺ
Ｔ２は、ノードＴ２から見たスイッチアッテネータ４０
のインピーダンスを表し、インピーダンスＺ０は、外部
に接続された回路の特性インピーダンス（例えば５０
Ω）を表す。同様に第１の実施の形態によればモード４
において、実質的にＺＴ１＝ＺＴ３＝Ｚ０なる関係を満
たしたままで減衰量を変化させることができる。ここで
インピーダンスＺＴ３は、ノードＴ３から見たスイッチ
アッテネータ４０のインピーダンスを表す。
【００５５】また上記ＺＴ１＝ＺＴ２＝Ｚ０およびＺＴ
１＝ＺＴ３＝Ｚ０なる関係が満たされなくとも、 ０．５×ＺＡ≦ＺＴ１≦２．０×ＺＡ、 ０．５×ＺＴ≦ＺＴ２≦２．０×ＺＴ、および ０．５×ＺＲ≦ＺＴ３≦２．０×ＺＲ、 という関係が満たされることが好ましい。ここでインピ
ーダンスＺＡは、ノードＴ１に接続される回路（ここで
はアンテナ１３０）の特性インピーダンスを表し、イン
ピーダンスＺＴは、ノードＴ２に接続される回路（ここ
では電力増幅器１１６）の特性インピーダンスを表し、
インピーダンスＺＲは、ノードＴ３に接続される回路
（ここでは低雑音増幅器１５２）の特性インピーダンス
を表す。
１＝ＺＴ３＝Ｚ０なる関係が満たされなくとも、 ０．５×ＺＡ≦ＺＴ１≦２．０×ＺＡ、 ０．５×ＺＴ≦ＺＴ２≦２．０×ＺＴ、および ０．５×ＺＲ≦ＺＴ３≦２．０×ＺＲ、 という関係が満たされることが好ましい。ここでインピ
ーダンスＺＡは、ノードＴ１に接続される回路（ここで
はアンテナ１３０）の特性インピーダンスを表し、イン
ピーダンスＺＴは、ノードＴ２に接続される回路（ここ
では電力増幅器１１６）の特性インピーダンスを表し、
インピーダンスＺＲは、ノードＴ３に接続される回路
（ここでは低雑音増幅器１５２）の特性インピーダンス
を表す。
【００５６】図９は、半導体基板上に集積化して形成さ
れた本発明のスイッチアッテネータ４０の平面図であ
る。図９に示すようにスイッチアッテネータ４０は、ガ
リウムヒ素（以下「ＧａＡｓ」とする）基板９０１上に
集積化されて形成されている。図９の「ＧＮＤ」は、グ
ラウンドを表し、他の参照符号は図４のなかのそれらと
対応する。ＦＥＴ Ｑ１〜Ｑ５はＭＥＳＦＥＴであり、
ＧａＡｓ基板９０１上にイオン注入法により形成され
る。ＦＥＴ Ｑ１〜Ｑ５のサイズは、ゲート長が０．５
μｍであり、ゲート幅が８００μｍである。図９に示す
スイッチアッテネータ４０を実現した半導体チップは、
１０ピンの樹脂モールドパッケージに封止されて供用さ
れる。
れた本発明のスイッチアッテネータ４０の平面図であ
る。図９に示すようにスイッチアッテネータ４０は、ガ
リウムヒ素（以下「ＧａＡｓ」とする）基板９０１上に
集積化されて形成されている。図９の「ＧＮＤ」は、グ
ラウンドを表し、他の参照符号は図４のなかのそれらと
対応する。ＦＥＴ Ｑ１〜Ｑ５はＭＥＳＦＥＴであり、
ＧａＡｓ基板９０１上にイオン注入法により形成され
る。ＦＥＴ Ｑ１〜Ｑ５のサイズは、ゲート長が０．５
μｍであり、ゲート幅が８００μｍである。図９に示す
スイッチアッテネータ４０を実現した半導体チップは、
１０ピンの樹脂モールドパッケージに封止されて供用さ
れる。
【００５７】（実施の形態２）図１０は、本発明による
スイッチアッテネータの第２の実施形態の回路図であ
る。図１０のＦＥＴ Ｑ１Ｄ、Ｑ２Ｄ、Ｑ３Ｄ、Ｑ４Ｄ
およびＱ５Ｄは、デュアルゲートＦＥＴである。ＦＥＴ
Ｑ１Ｄ〜Ｑ５Ｄの第１ゲートおよび第２ゲートには、
それぞれゲートバイアス抵抗器Ｒ１３およびＲ１４と、
Ｒ２３およびＲ２４と、Ｒ３３およびＲ３４と、Ｒ４３
およびＲ４４と、Ｒ５３およびＲ５４とが接続されてい
る。またＦＥＴ Ｑ１Ｄ〜Ｑ５Ｄの第２ゲートとドレイ
ンとの間には、それぞれコンデンサＣ１３、Ｃ２３、Ｃ
３３、Ｃ４３およびＣ５３が接続されており、ＦＥＴ
Ｑ１Ｄ〜Ｑ５Ｄの第１ゲートとソースとの間には、それ
ぞれコンデンサＣ１４、Ｃ２４、Ｃ３４、Ｃ４４および
Ｃ５４が接続されている。
スイッチアッテネータの第２の実施形態の回路図であ
る。図１０のＦＥＴ Ｑ１Ｄ、Ｑ２Ｄ、Ｑ３Ｄ、Ｑ４Ｄ
およびＱ５Ｄは、デュアルゲートＦＥＴである。ＦＥＴ
Ｑ１Ｄ〜Ｑ５Ｄの第１ゲートおよび第２ゲートには、
それぞれゲートバイアス抵抗器Ｒ１３およびＲ１４と、
Ｒ２３およびＲ２４と、Ｒ３３およびＲ３４と、Ｒ４３
およびＲ４４と、Ｒ５３およびＲ５４とが接続されてい
る。またＦＥＴ Ｑ１Ｄ〜Ｑ５Ｄの第２ゲートとドレイ
ンとの間には、それぞれコンデンサＣ１３、Ｃ２３、Ｃ
３３、Ｃ４３およびＣ５３が接続されており、ＦＥＴ
Ｑ１Ｄ〜Ｑ５Ｄの第１ゲートとソースとの間には、それ
ぞれコンデンサＣ１４、Ｃ２４、Ｃ３４、Ｃ４４および
Ｃ５４が接続されている。
【００５８】第２の実施形態は、シングルゲートＦＥＴ
の代わりにデュアルゲートＦＥＴが用いられていること
と、ドレインと第２ゲートとの間、およびソースと第１
ゲートとの間にコンデンサが接続されていることとが第
１の実施形態と異なる。第２の実施形態の構成によれ
ば、ＦＥＴのもつ非線形性を低減することができ、優れ
た歪特性を実現できる。
の代わりにデュアルゲートＦＥＴが用いられていること
と、ドレインと第２ゲートとの間、およびソースと第１
ゲートとの間にコンデンサが接続されていることとが第
１の実施形態と異なる。第２の実施形態の構成によれ
ば、ＦＥＴのもつ非線形性を低減することができ、優れ
た歪特性を実現できる。
【００５９】（実施の形態３）図１１は、本発明のスイ
ッチアッテネータの第３の実施形態が用いられる携帯電
話機のＲＦ部１１００のブロック図である。本発明のス
イッチアッテネータ１２００は、送受信の状態に応じ
て、アンテナ１３０または１３１と、電力増幅器１１６
または低雑音増幅器１５２とを電気的に結合する。
ッチアッテネータの第３の実施形態が用いられる携帯電
話機のＲＦ部１１００のブロック図である。本発明のス
イッチアッテネータ１２００は、送受信の状態に応じ
て、アンテナ１３０または１３１と、電力増幅器１１６
または低雑音増幅器１５２とを電気的に結合する。
【００６０】より具体的には、スイッチアッテネータ１
２００は、送信時にはノードＴ１およびＴ４のうちの１
つをノードＴ２に電気的に結合し、ノードＴ３をグラウ
ンドに電気的に結合し、ノードＴ１およびＴ４のうちノ
ードＴ２に結合されていないノードを他のノードおよび
グラウンドから遮断する。
２００は、送信時にはノードＴ１およびＴ４のうちの１
つをノードＴ２に電気的に結合し、ノードＴ３をグラウ
ンドに電気的に結合し、ノードＴ１およびＴ４のうちノ
ードＴ２に結合されていないノードを他のノードおよび
グラウンドから遮断する。
【００６１】またスイッチアッテネータ１２００は、受
信時にはノードＴ１およびＴ４のうちの１つをノードＴ
３に電気的に結合し、ノードＴ２をグラウンドに電気的
に結合し、ノードＴ１およびＴ４のうちノードＴ３に結
合されていないノードを他のノードおよびグラウンドか
ら遮断する。第３の実施形態は、第１の実施形態が単一
のアンテナを用いたのと異なり、２つのアンテナ１３０
および１３１を利用することができる。したがって第３
の実施形態は、第１の実施形態の効果に加えて、２つの
アンテナ１３０および１３１を送受信の状況に応じて選
択的に利用できるという効果を有する。この第３の実施
形態の構成は、例えば空間ダイバーシチ送受信を可能に
する。なお図１１のそれぞれのブロックを接続する伝送
線路は、すべて５０Ωの特性インピーダンスを有する。
信時にはノードＴ１およびＴ４のうちの１つをノードＴ
３に電気的に結合し、ノードＴ２をグラウンドに電気的
に結合し、ノードＴ１およびＴ４のうちノードＴ３に結
合されていないノードを他のノードおよびグラウンドか
ら遮断する。第３の実施形態は、第１の実施形態が単一
のアンテナを用いたのと異なり、２つのアンテナ１３０
および１３１を利用することができる。したがって第３
の実施形態は、第１の実施形態の効果に加えて、２つの
アンテナ１３０および１３１を送受信の状況に応じて選
択的に利用できるという効果を有する。この第３の実施
形態の構成は、例えば空間ダイバーシチ送受信を可能に
する。なお図１１のそれぞれのブロックを接続する伝送
線路は、すべて５０Ωの特性インピーダンスを有する。
【００６２】図１１および図１２における制御電圧発生
器ＣＶ２およびリードオンリーメモリＲＯＭ２は、ＦＥ
Ｔを制御する電圧を供給するノードがＣＴ１〜ＣＴ８で
あることを除いて、制御電圧発生器ＣＶ１およびリード
オンリーメモリＲＯＭ１と同様に機能する。
器ＣＶ２およびリードオンリーメモリＲＯＭ２は、ＦＥ
Ｔを制御する電圧を供給するノードがＣＴ１〜ＣＴ８で
あることを除いて、制御電圧発生器ＣＶ１およびリード
オンリーメモリＲＯＭ１と同様に機能する。
【００６３】図１２は、本発明によるスイッチアッテネ
ータの第３の実施形態の回路図である。スイッチアッテ
ネータ１２００は、ノードＴ４を、ノードＴ２およびＴ
３のうちの１つに電気的に結合するために、スイッチア
ッテネータ４０の構成要素に加えて、ＦＥＴ Ｑ６〜Ｑ
８と、ゲートバイアス用の抵抗Ｒ６２、Ｒ７２およびＲ
８２と、ノードＣＴ６〜ＣＴ８と、インピーダンス整合
用の抵抗Ｒ６１とをさらに備えている。
ータの第３の実施形態の回路図である。スイッチアッテ
ネータ１２００は、ノードＴ４を、ノードＴ２およびＴ
３のうちの１つに電気的に結合するために、スイッチア
ッテネータ４０の構成要素に加えて、ＦＥＴ Ｑ６〜Ｑ
８と、ゲートバイアス用の抵抗Ｒ６２、Ｒ７２およびＲ
８２と、ノードＣＴ６〜ＣＴ８と、インピーダンス整合
用の抵抗Ｒ６１とをさらに備えている。
【００６４】次にスイッチアッテネータ１２００の動作
を説明する。スイッチアッテネータ１２００は、以下の
動作モード１〜８を有する。すなわち、 モード１：アンテナ１３０を用いた減衰なしの送信、 モード２：アンテナ１３０を用いた減衰ありの送信、 モード３：アンテナ１３０を用いた減衰なしの受信、 モード４：アンテナ１３０を用いた減衰ありの受信、 モード５：アンテナ１３１を用いた減衰なしの送信、 モード６：アンテナ１３１を用いた減衰ありの送信、 モード７：アンテナ１３１を用いた減衰なしの受信、お
よび モード８：アンテナ１３１を用いた減衰ありの受信 である。第３の実施形態のモード１〜４は、第１の実施
形態のモード１〜モード４にそれぞれ対応する。第３の
実施形態のモード５〜８は、ノードＴ１の代わりにノー
ドＴ４がノードＴ２またはＴ３に電気的に結合されるこ
とを除き、モード１〜４と同じである。
を説明する。スイッチアッテネータ１２００は、以下の
動作モード１〜８を有する。すなわち、 モード１：アンテナ１３０を用いた減衰なしの送信、 モード２：アンテナ１３０を用いた減衰ありの送信、 モード３：アンテナ１３０を用いた減衰なしの受信、 モード４：アンテナ１３０を用いた減衰ありの受信、 モード５：アンテナ１３１を用いた減衰なしの送信、 モード６：アンテナ１３１を用いた減衰ありの送信、 モード７：アンテナ１３１を用いた減衰なしの受信、お
よび モード８：アンテナ１３１を用いた減衰ありの受信 である。第３の実施形態のモード１〜４は、第１の実施
形態のモード１〜モード４にそれぞれ対応する。第３の
実施形態のモード５〜８は、ノードＴ１の代わりにノー
ドＴ４がノードＴ２またはＴ３に電気的に結合されるこ
とを除き、モード１〜４と同じである。
【００６５】スイッチアッテネータ１２００のモード１
〜８を実現するためには、ＦＥＴＱ１〜Ｑ８をそれぞれ
以下の表５〜表１２に示す状態に設定する、それぞれの
状態に対応する制御電圧をノードＣＴ１〜ＣＴ８に印加
すればよい。スイッチアッテネータ１２００のモード１
〜モード８の等価回路図をそれぞれ図１３〜図２０に示
す。
〜８を実現するためには、ＦＥＴＱ１〜Ｑ８をそれぞれ
以下の表５〜表１２に示す状態に設定する、それぞれの
状態に対応する制御電圧をノードＣＴ１〜ＣＴ８に印加
すればよい。スイッチアッテネータ１２００のモード１
〜モード８の等価回路図をそれぞれ図１３〜図２０に示
す。
【００６６】
【表５】
【００６７】
【表６】
【００６８】
【表７】
【００６９】
【表８】
【００７０】
【表９】
【００７１】
【表１０】
【００７２】
【表１１】
【００７３】
【表１２】
【００７４】第３の実施の形態では、第１の実施の形態
と同様に、モード２および４において、それぞれ実質的
にＺＴ１＝ＺＴ２＝Ｚ０およびＺＴ１＝ＺＴ３＝Ｚ０な
る関係を満たしたままで減衰量を変化させることができ
る。また第３の実施の形態では、モード６および８にお
いて、それぞれ実質的にＺＴ４＝ＺＴ２＝Ｚ０およびＺ
Ｔ４＝ＺＴ３＝Ｚ０なる関係を満たしたままで減衰量を
変化させることができる。ここでインピーダンスＺＴ４
は、ノードＴ４から見たスイッチアッテネータ１２００
のインピーダンスを表す。
と同様に、モード２および４において、それぞれ実質的
にＺＴ１＝ＺＴ２＝Ｚ０およびＺＴ１＝ＺＴ３＝Ｚ０な
る関係を満たしたままで減衰量を変化させることができ
る。また第３の実施の形態では、モード６および８にお
いて、それぞれ実質的にＺＴ４＝ＺＴ２＝Ｚ０およびＺ
Ｔ４＝ＺＴ３＝Ｚ０なる関係を満たしたままで減衰量を
変化させることができる。ここでインピーダンスＺＴ４
は、ノードＴ４から見たスイッチアッテネータ１２００
のインピーダンスを表す。
【００７５】また上記ＺＴ１＝ＺＴ２＝Ｚ０、ＺＴ１＝
ＺＴ３＝Ｚ０、ＺＴ４＝ＺＴ２＝Ｚ０およびＺＴ４＝Ｚ
Ｔ３＝Ｚ０なる関係が満たされなくとも、 ０．５×ＺＡ≦ＺＴ１≦２．０×ＺＡ、 ０．５×ＺＴ≦ＺＴ２≦２．０×ＺＴ、 ０．５×ＺＲ≦ＺＴ３≦２．０×ＺＲ、および ０．５×ＺＢ≦ＺＴ４≦２．０×ＺＢ という関係が満たされることが好ましい。ここでインピ
ーダンスＺＢは、ノードＴ４に接続される回路（ここで
はアンテナ１３１）の特性インピーダンスを表す。
ＺＴ３＝Ｚ０、ＺＴ４＝ＺＴ２＝Ｚ０およびＺＴ４＝Ｚ
Ｔ３＝Ｚ０なる関係が満たされなくとも、 ０．５×ＺＡ≦ＺＴ１≦２．０×ＺＡ、 ０．５×ＺＴ≦ＺＴ２≦２．０×ＺＴ、 ０．５×ＺＲ≦ＺＴ３≦２．０×ＺＲ、および ０．５×ＺＢ≦ＺＴ４≦２．０×ＺＢ という関係が満たされることが好ましい。ここでインピ
ーダンスＺＢは、ノードＴ４に接続される回路（ここで
はアンテナ１３１）の特性インピーダンスを表す。
【００７６】以上説明した第１〜第３の実施の形態で
は、ＦＥＴをオンおよびオフの中間の状態に設定するこ
とにより、スイッチアッテネータに接続される回路の特
性が変化した場合にも柔軟に対応することができる。こ
のような接続される回路の特性変化は、例えば送信用の
電力増幅器から出力される電力を変化させたときなどに
起こりうる。
は、ＦＥＴをオンおよびオフの中間の状態に設定するこ
とにより、スイッチアッテネータに接続される回路の特
性が変化した場合にも柔軟に対応することができる。こ
のような接続される回路の特性変化は、例えば送信用の
電力増幅器から出力される電力を変化させたときなどに
起こりうる。
【００７７】上記実施の形態では、例えば携帯電話機と
基地局との間の通信で用いられる周波数帯において所望
の特性インピーダンスが得られるが、この周波数帯には
限定されず、広くＲＦ帯に適用できる。
基地局との間の通信で用いられる周波数帯において所望
の特性インピーダンスが得られるが、この周波数帯には
限定されず、広くＲＦ帯に適用できる。
【００７８】第２の実施の形態の開示に基づいて、第３
の実施の形態のＦＥＴをデュアルゲートＦＥＴに置き換
えることによって、優れた歪特性が実現できるというさ
らなる効果を得ることもできる。
の実施の形態のＦＥＴをデュアルゲートＦＥＴに置き換
えることによって、優れた歪特性が実現できるというさ
らなる効果を得ることもできる。
【００７９】本発明のスイッチアッテネータに用いられ
るＦＥＴは、ディプレッション型に限定されず、エンハ
ンスメント型を用いてもよい。またＦＥＴは、上記実施
形態ではＭＥＳＦＥＴであるがこれには限定されず、そ
の制御端子によって電気的にインピーダンスを制御でき
るデバイスであればよい。使用周波数、およびデバイス
固有の寄生容量などの条件が許すのであれば、例えばＰ
ＩＮダイオード、ＰＮ接合型ＦＥＴ、ＭＯＳ型ＦＥＴな
どを用いてもよい。
るＦＥＴは、ディプレッション型に限定されず、エンハ
ンスメント型を用いてもよい。またＦＥＴは、上記実施
形態ではＭＥＳＦＥＴであるがこれには限定されず、そ
の制御端子によって電気的にインピーダンスを制御でき
るデバイスであればよい。使用周波数、およびデバイス
固有の寄生容量などの条件が許すのであれば、例えばＰ
ＩＮダイオード、ＰＮ接合型ＦＥＴ、ＭＯＳ型ＦＥＴな
どを用いてもよい。
【００８０】また本発明によるスイッチアッテネータを
電力増幅器または低雑音増幅器とともに半導体基板上に
集積化して形成すれば、サイズおよびコストの低減を図
ることができ、より好ましい。
電力増幅器または低雑音増幅器とともに半導体基板上に
集積化して形成すれば、サイズおよびコストの低減を図
ることができ、より好ましい。
【００８１】制御電圧発生器ＣＶ１およびＣＶ２と、リ
ードオンリーメモリＲＯＭ１およびＲＯＭ２とは、本発
明によるスイッチアッテネータのＦＥＴの状態をオン状
態、中間状態およびオフ状態のいずれかの状態に設定す
るための制御電圧を発生できるのであれば、上記実施の
形態で説明された構成には限られない。例えばデータを
ディジタル的に格納するメモリをもたない、プログラマ
ブルな電圧発生器を用いてもよい。またリードオンリー
メモリＲＯＭ１およびＲＯＭ２の代わりに、ランダムア
クセスメモリを用いてもよい。
ードオンリーメモリＲＯＭ１およびＲＯＭ２とは、本発
明によるスイッチアッテネータのＦＥＴの状態をオン状
態、中間状態およびオフ状態のいずれかの状態に設定す
るための制御電圧を発生できるのであれば、上記実施の
形態で説明された構成には限られない。例えばデータを
ディジタル的に格納するメモリをもたない、プログラマ
ブルな電圧発生器を用いてもよい。またリードオンリー
メモリＲＯＭ１およびＲＯＭ２の代わりに、ランダムア
クセスメモリを用いてもよい。
【００８２】表２、表４、表６、表８、表１０および表
１２に示すように、上述の実施の形態では、減衰ありの
送信または受信時には、３個のＦＥＴを中間状態に設定
している。しかし中間状態のＦＥＴの個数は、３個に限
られず、少なくとも１個のＦＥＴが中間状態であること
によって所望の減衰量が得られればよい。
１２に示すように、上述の実施の形態では、減衰ありの
送信または受信時には、３個のＦＥＴを中間状態に設定
している。しかし中間状態のＦＥＴの個数は、３個に限
られず、少なくとも１個のＦＥＴが中間状態であること
によって所望の減衰量が得られればよい。
【００８３】
【発明の効果】以上のように本発明によれば、高周波機
器において、送信と受信の切り替えや複数のアンテナの
切り替えと同時に減衰量を自由に制御することが、一つ
の半導体素子で実現でき、機器の小型軽量化や低コスト
化が図れるという顕著な効果が得られる。
器において、送信と受信の切り替えや複数のアンテナの
切り替えと同時に減衰量を自由に制御することが、一つ
の半導体素子で実現でき、機器の小型軽量化や低コスト
化が図れるという顕著な効果が得られる。
【図１】従来の技術による送受信回路の高周波部１０の
ブロック図である。
ブロック図である。
【図２】従来の技術によるスイッチ２０の回路図であ
る。
る。
【図３】本発明のスイッチアッテネータの第１の実施形
態が用いられる携帯電話機のＲＦ部３０のブロック図で
ある。
態が用いられる携帯電話機のＲＦ部３０のブロック図で
ある。
【図４】本発明によるスイッチアッテネータの第１の実
施形態の回路図である。
施形態の回路図である。
【図５】モード１におけるスイッチアッテネータ４０の
等価回路図である。
等価回路図である。
【図６】モード２におけるスイッチアッテネータ４０の
等価回路図である。
等価回路図である。
【図７】モード３におけるスイッチアッテネータ４０の
等価回路図である。
等価回路図である。
【図８】モード４におけるスイッチアッテネータ４０の
等価回路図である。
等価回路図である。
【図９】半導体基板上に集積化して形成された本発明の
スイッチアッテネータ４０の平面図である。
スイッチアッテネータ４０の平面図である。
【図１０】本発明によるスイッチアッテネータの第２の
実施形態の回路図である。
実施形態の回路図である。
【図１１】本発明のスイッチアッテネータの第３の実施
形態が用いられる携帯電話機のＲＦ部１１００のブロッ
ク図である。
形態が用いられる携帯電話機のＲＦ部１１００のブロッ
ク図である。
【図１２】本発明によるスイッチアッテネータの第３の
実施形態の回路図である。
実施形態の回路図である。
【図１３】モード１におけるスイッチアッテネータ１２
００の等価回路図である。
００の等価回路図である。
【図１４】モード２におけるスイッチアッテネータ１２
００の等価回路図である。
００の等価回路図である。
【図１５】モード３におけるスイッチアッテネータ１２
００の等価回路図である。
００の等価回路図である。
【図１６】モード４におけるスイッチアッテネータ１２
００の等価回路図である。
００の等価回路図である。
【図１７】モード５におけるスイッチアッテネータ１２
００の等価回路図である。
００の等価回路図である。
【図１８】モード６におけるスイッチアッテネータ１２
００の等価回路図である。
００の等価回路図である。
【図１９】モード７におけるスイッチアッテネータ１２
００の等価回路図である。
００の等価回路図である。
【図２０】モード８におけるスイッチアッテネータ１２
００の等価回路図である。
００の等価回路図である。
４０ スイッチアッテネータ Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５ ＦＥＴ Ｒ１１、Ｒ１２、Ｒ２１、Ｒ２２、Ｒ３１、Ｒ３２、Ｒ
４２、Ｒ５２ 抵抗 Ｔ１、Ｔ２、Ｔ３、ＣＴ１、ＣＴ２、ＣＴ３、ＣＴ４、
ＣＴ５ ノード １３０ アンテナ
４２、Ｒ５２ 抵抗 Ｔ１、Ｔ２、Ｔ３、ＣＴ１、ＣＴ２、ＣＴ３、ＣＴ４、
ＣＴ５ ノード １３０ アンテナ
Claims (10)
- 【請求項１】 アンテナに接続される第１端子と、送信
機に接続される第２端子と、受信機に接続される第３端
子とを備え、第１状態および第２状態を切り替えるスイ
ッチアッテネータであって、 該第１状態において、 該第１端子は、該第２端子に接続され、 該第１端子は、該第３端子から遮断され、 該第３端子は、グラウンドに接続され、 該第１端子からみたインピーダンスＺ１が該第２端子か
らみたインピーダンスＺ２に実質的に等しい関係を維持
しつつ、該第１端子および該第２端子の間の減衰量を変
化させるように、該スイッチアッテネータは電気的に制
御可能であり、 該第２状態において、 該第１端子は、該第３端子に接続され、 該第１端子は、該第２端子から遮断され、 該第２端子は、グラウンドに接続され、 該第１端子からみたインピーダンスＺ１が該第３端子か
らみたインピーダンスＺ３に実質的に等しい関係を維持
しつつ、該第１端子および該第３端子の間の減衰量を変
化させるように、該スイッチアッテネータは電気的に制
御可能であるスイッチアッテネータ。 - 【請求項２】 第１トランジスタが、前記第１端子とグ
ラウンドとの間に設けられ、 第２トランジスタが、前記第２端子とグラウンドとの間
に設けられ、 第３トランジスタが、前記第３端子とグラウンドとの間
に設けられ、 第４トランジスタが、該第１端子と該第２端子との間に
設けられ、 第５トランジスタが、該第１端子と該第３端子との間に
設けられており、 前記第１状態において、 該第３トランジスタは、オン状態であり、 該第５トランジスタは、オフ状態であり、 前記第２状態において、 該第３トランジスタは、オン状態であり、 該第５トランジスタは、オフ状態である、請求項１に記
載のスイッチアッテネータ。 - 【請求項３】 前記インピーダンスＺ１は、０．５×Ｚ
Ａ〜２．０×ＺＡの範囲に実質的に含まれ、 前記インピーダンスＺ２は、０．５×ＺＴ〜２．０×Ｚ
Ｔの範囲に実質的に含まれ、 前記インピーダンスＺ３は、０．５×ＺＲ〜２．０×Ｚ
Ｒの範囲に実質的に含まれ、 ここでＺＡ、ＺＴおよびＺＲは、それぞれ前記アンテ
ナ、前記送信機および前記受信機のインピーダンスを表
す請求項１に記載のスイッチアッテネータ。 - 【請求項４】 前記第１トランジスタ、前記第２トラン
ジスタ、前記第３トランジスタ、前記第４トランジスタ
および前記第５トランジスタのそれぞれは、ドレイン
と、ソースと、２つのゲートとを有するデュアルゲート
電界効果トランジスタであり、該２つのゲートの一方の
ゲートは、該ドレインに接続されており、該２つのゲー
トの他方のゲートは、該ソースに接続されており、 該２つのゲートは、それぞれ抵抗を介して電気的な制御
のための電圧を受け取る請求項３に記載のスイッチアッ
テネータ。 - 【請求項５】 第１アンテナに接続される第１端子と、
送信機に接続される第２端子と、受信機に接続される第
３端子と、第２アンテナに接続される第４端子とを備
え、第１状態、第２状態、第３状態および第４状態を切
り替えるスイッチアッテネータであって、 該第１状態においては、 該第１端子は、該第２端子に接続され、かつ該第３端子
から遮断され、 該第３端子は、グラウンドに接続され、 該第４端子は、該第１端子、該第２端子、該第３端子お
よび該グラウンドから遮断され、 該第１端子からみたインピーダンスＺ１が該第２端子か
らみたインピーダンスＺ２に実質的に等しい関係を維持
しつつ、該第１端子および該第２端子の間の減衰量を変
化させるように、該スイッチアッテネータは電気的に制
御可能であり、 該第２状態においては、 該第１端子は、該第３端子に接続され、かつ該第２端子
から遮断され、 該第２端子は、グラウンドに接続され、 該第４端子は、該第１端子、該第２端子、該第３端子お
よび該グラウンドから遮断され、 該第１端子からみたインピーダンスＺ１が該第３端子か
らみたインピーダンスＺ３に実質的に等しい関係を維持
しつつ、該第１端子および該第３端子の間の減衰量を変
化させるように、該スイッチアッテネータは電気的に制
御可能であり、 該第３状態においては、 該第４端子は、該第２端子に接続され、かつ該第３端子
から遮断され、 該第３端子は、グラウンドに接続され、 該第１端子は、該第２端子、該第３端子、該第４端子お
よび該グラウンドから遮断され、 該第４端子からみたインピーダンスＺ４が該第２端子か
らみたインピーダンスＺ２に実質的に等しい関係を維持
しつつ、該第４端子および該第２端子の間の減衰量を変
化させるように、該スイッチアッテネータは電気的に制
御可能であり、 該第４状態においては、 該第４端子は、該第３端子に接続され、かつ該第２端子
から遮断され、 該第２端子は、グラウンドに接続され、 該第１端子は、該第２端子、該第３端子、該第４端子お
よび該グラウンドから遮断され、 該第４端子からみたインピーダンスＺ４が該第３端子か
らみたインピーダンスＺ３に実質的に等しい関係を維持
しつつ、該第４端子および該第３端子の間の減衰量を変
化させるように、該スイッチアッテネータは電気的に制
御可能であるスイッチアッテネータ。 - 【請求項６】 第１トランジスタが、前記第１端子とグ
ラウンドとの間に設けられ、 第２トランジスタが、前記第２端子とグラウンドとの間
に設けられ、 第３トランジスタが、前記第３端子とグラウンドとの間
に設けられ、 第４トランジスタが、該第１端子と該第２端子との間に
設けられ、 第５トランジスタが、該第１端子と該第３端子との間に
設けられ、 第６トランジスタが、前記第４端子とグラウンドとの間
に設けられ、 第７トランジスタが、該第２端子と該第４端子との間に
設けられ、 第８トランジスタが、該第３端子と該第４端子との間に
設けられ、 前記第１状態において、 該第３トランジスタは、オン状態であり、 該第５トランジスタ、該第６トランジスタ、該第７トラ
ンジスタおよび該第８トランジスタは、オフ状態であ
り、 前記第２状態において、 該第２トランジスタは、オン状態であり、 該第４トランジスタ、該第６トランジスタ、該第７トラ
ンジスタおよび該第８トランジスタは、オフ状態であ
り、 前記第３状態において、 該第３トランジスタは、オン状態であり、 該第１トランジスタ、該第４トランジスタ、該第５トラ
ンジスタおよび該第８トランジスタは、オフ状態であ
り、 前記第４状態において、 該第２トランジスタは、オン状態であり、 該第１トランジスタ、該第４トランジスタ、該第５トラ
ンジスタおよび該第７トランジスタは、オフ状態であ
る、請求項５に記載のスイッチアッテネータ。 - 【請求項７】 前記インピーダンスＺ１およびＺ４は、
０．５×ＺＡ〜２．０×ＺＡの範囲に実質的に含まれ、 前記インピーダンスＺ２は、０．５×ＺＴ〜２．０×Ｚ
Ｔの範囲に実質的に含まれ、 前記インピーダンスＺ３は、０．５×ＺＲ〜２．０×Ｚ
Ｒの範囲に実質的に含まれ、 ここでＺＡ、ＺＴおよびＺＲは、それぞれ前記アンテ
ナ、前記送信機および前記受信機のインピーダンスを表
す請求項５に記載のスイッチアッテネータ。 - 【請求項８】 半導体基板上に集積化されて形成されて
いる請求項１から請求項７のいずれかに記載のスイッチ
アッテネータ。 - 【請求項９】 電力増幅器をさらに備えており、該電力
増幅器は、前記半導体基板上に集積化されて形成されて
いる請求項８に記載のスイッチアッテネータ。 - 【請求項１０】 低雑音増幅器をさらに備えており、該
低雑音増幅器は、前記半導体基板上に集積化されて形成
されている請求項９に記載のスイッチアッテネータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1576697A JPH09270659A (ja) | 1996-01-31 | 1997-01-29 | スイッチアッテネータ |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1494096 | 1996-01-31 | ||
| JP8-14940 | 1996-01-31 | ||
| JP1576697A JPH09270659A (ja) | 1996-01-31 | 1997-01-29 | スイッチアッテネータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09270659A true JPH09270659A (ja) | 1997-10-14 |
Family
ID=26350990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1576697A Pending JPH09270659A (ja) | 1996-01-31 | 1997-01-29 | スイッチアッテネータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09270659A (ja) |
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005086248A (ja) * | 2003-09-04 | 2005-03-31 | Toshiba Corp | Ｒｆフロントエンド回路 |
| JP2006135666A (ja) * | 2004-11-05 | 2006-05-25 | Eudyna Devices Inc | スイッチング回路、スイッチングモジュール及び半導体装置 |
| US7352086B2 (en) | 2002-08-30 | 2008-04-01 | Fujitsu Quantum Devices Limited | Switching circuit, switching module and method of controlling the switching circuit |
| WO2008056747A1 (fr) * | 2006-11-09 | 2008-05-15 | Renesas Technology Corp. | Circuit intégré semi-conducteur, module rf utilisant celui-ci et dispositif de terminal de communication radio utilisant celui-ci |
| JP2010519865A (ja) * | 2007-02-27 | 2010-06-03 | アルカテル−ルーセント | 無線周波数信号を受信するための集積回路及び方法 |
| JP4601815B2 (ja) * | 1999-12-23 | 2010-12-22 | アルカテル−ルーセント | １つの入力と複数の出力とを有する電子スイッチ部材、および該スイッチ部材のスイッチマトリックスへの応用 |
| EP2501050A2 (en) | 2011-03-18 | 2012-09-19 | Fujitsu Limited | Wireless terminal device |
| JP2012257030A (ja) * | 2011-06-08 | 2012-12-27 | Alps Electric Co Ltd | 信号切替装置 |
| JP2013066056A (ja) * | 2011-09-16 | 2013-04-11 | Renesas Electronics Corp | アンテナスイッチ及び通信装置 |
| KR20160066312A (ko) * | 2014-12-02 | 2016-06-10 | 삼성전기주식회사 | 고주파 스위치 회로 및 이의 제어 방법 |
| US9831857B2 (en) | 2015-03-11 | 2017-11-28 | Peregrine Semiconductor Corporation | Power splitter with programmable output phase shift |
| US9948281B2 (en) | 2016-09-02 | 2018-04-17 | Peregrine Semiconductor Corporation | Positive logic digitally tunable capacitor |
| US10236872B1 (en) | 2018-03-28 | 2019-03-19 | Psemi Corporation | AC coupling modules for bias ladders |
| US10505530B2 (en) | 2018-03-28 | 2019-12-10 | Psemi Corporation | Positive logic switch with selectable DC blocking circuit |
| US10622993B2 (en) | 2001-10-10 | 2020-04-14 | Psemi Corporation | Switch circuit and method of switching radio frequency signals |
| US10622990B2 (en) | 2005-07-11 | 2020-04-14 | Psemi Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink |
| US10790390B2 (en) | 2005-07-11 | 2020-09-29 | Psemi Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
| US10804892B2 (en) | 2005-07-11 | 2020-10-13 | Psemi Corporation | Circuit and method for controlling charge injection in radio frequency switches |
| US10818796B2 (en) | 2005-07-11 | 2020-10-27 | Psemi Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| US10886911B2 (en) | 2018-03-28 | 2021-01-05 | Psemi Corporation | Stacked FET switch bias ladders |
| US10951210B2 (en) | 2007-04-26 | 2021-03-16 | Psemi Corporation | Tuning capacitance to enhance FET stack voltage withstand |
| USRE48965E1 (en) | 2005-07-11 | 2022-03-08 | Psemi Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| US11476849B2 (en) | 2020-01-06 | 2022-10-18 | Psemi Corporation | High power positive logic switch |
-
1997
- 1997-01-29 JP JP1576697A patent/JPH09270659A/ja active Pending
Cited By (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4601815B2 (ja) * | 1999-12-23 | 2010-12-22 | アルカテル−ルーセント | １つの入力と複数の出力とを有する電子スイッチ部材、および該スイッチ部材のスイッチマトリックスへの応用 |
| US10812068B2 (en) | 2001-10-10 | 2020-10-20 | Psemi Corporation | Switch circuit and method of switching radio frequency signals |
| US10790820B2 (en) | 2001-10-10 | 2020-09-29 | Psemi Corporation | Switch circuit and method of switching radio frequency signals |
| US10797694B2 (en) | 2001-10-10 | 2020-10-06 | Psemi Corporation | Switch circuit and method of switching radio frequency signals |
| US10622993B2 (en) | 2001-10-10 | 2020-04-14 | Psemi Corporation | Switch circuit and method of switching radio frequency signals |
| US7626443B2 (en) | 2002-08-30 | 2009-12-01 | Fujitsu Quantum Devices Limited | Switching circuit, switching module and method of controlling the switching circuit |
| US7352086B2 (en) | 2002-08-30 | 2008-04-01 | Fujitsu Quantum Devices Limited | Switching circuit, switching module and method of controlling the switching circuit |
| JP2005086248A (ja) * | 2003-09-04 | 2005-03-31 | Toshiba Corp | Ｒｆフロントエンド回路 |
| JP2006135666A (ja) * | 2004-11-05 | 2006-05-25 | Eudyna Devices Inc | スイッチング回路、スイッチングモジュール及び半導体装置 |
| JP4602741B2 (ja) * | 2004-11-05 | 2010-12-22 | 住友電工デバイス・イノベーション株式会社 | スイッチング回路、スイッチングモジュール及び半導体装置 |
| USRE48965E1 (en) | 2005-07-11 | 2022-03-08 | Psemi Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| US10804892B2 (en) | 2005-07-11 | 2020-10-13 | Psemi Corporation | Circuit and method for controlling charge injection in radio frequency switches |
| US10818796B2 (en) | 2005-07-11 | 2020-10-27 | Psemi Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| US10797172B2 (en) | 2005-07-11 | 2020-10-06 | Psemi Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
| US10797691B1 (en) | 2005-07-11 | 2020-10-06 | Psemi Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink |
| US10790390B2 (en) | 2005-07-11 | 2020-09-29 | Psemi Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
| USRE48944E1 (en) | 2005-07-11 | 2022-02-22 | Psemi Corporation | Method and apparatus for use in improving linearity of MOSFETS using an accumulated charge sink |
| US10680600B2 (en) | 2005-07-11 | 2020-06-09 | Psemi Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink |
| US10622990B2 (en) | 2005-07-11 | 2020-04-14 | Psemi Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink |
| US8200167B2 (en) | 2006-11-09 | 2012-06-12 | Renesas Electronics Corporation | Semiconductor integrated circuit, RF module using the same, and radio communication terminal device using the same |
| US8335479B2 (en) | 2006-11-09 | 2012-12-18 | Renesas Electronics Corporation | Semiconductor integrated circuit, RF module using the same, and radio communication terminal device using the same |
| WO2008056747A1 (fr) * | 2006-11-09 | 2008-05-15 | Renesas Technology Corp. | Circuit intégré semi-conducteur, module rf utilisant celui-ci et dispositif de terminal de communication radio utilisant celui-ci |
| JPWO2008056747A1 (ja) * | 2006-11-09 | 2010-02-25 | 株式会社ルネサステクノロジ | 半導体集積回路、それを内蔵したｒｆモジュールおよびそれを搭載した無線通信端末装置 |
| JP4524478B2 (ja) * | 2006-11-09 | 2010-08-18 | ルネサスエレクトロニクス株式会社 | 半導体集積回路、それを内蔵したｒｆモジュールおよびそれを搭載した無線通信端末装置 |
| US8676132B2 (en) | 2006-11-09 | 2014-03-18 | Renesas Electronics Corporation | Semiconductor integrated circuit, RF module using the same, and radio communication terminal device using the same |
| JP2010519865A (ja) * | 2007-02-27 | 2010-06-03 | アルカテル−ルーセント | 無線周波数信号を受信するための集積回路及び方法 |
| US10951210B2 (en) | 2007-04-26 | 2021-03-16 | Psemi Corporation | Tuning capacitance to enhance FET stack voltage withstand |
| US8478334B2 (en) | 2011-03-18 | 2013-07-02 | Fujitsu Limited | Wireless terminal device |
| EP2501050A2 (en) | 2011-03-18 | 2012-09-19 | Fujitsu Limited | Wireless terminal device |
| JP2012257030A (ja) * | 2011-06-08 | 2012-12-27 | Alps Electric Co Ltd | 信号切替装置 |
| JP2013066056A (ja) * | 2011-09-16 | 2013-04-11 | Renesas Electronics Corp | アンテナスイッチ及び通信装置 |
| KR20160066312A (ko) * | 2014-12-02 | 2016-06-10 | 삼성전기주식회사 | 고주파 스위치 회로 및 이의 제어 방법 |
| US9831857B2 (en) | 2015-03-11 | 2017-11-28 | Peregrine Semiconductor Corporation | Power splitter with programmable output phase shift |
| US9948281B2 (en) | 2016-09-02 | 2018-04-17 | Peregrine Semiconductor Corporation | Positive logic digitally tunable capacitor |
| US10862473B2 (en) | 2018-03-28 | 2020-12-08 | Psemi Corporation | Positive logic switch with selectable DC blocking circuit |
| US10236872B1 (en) | 2018-03-28 | 2019-03-19 | Psemi Corporation | AC coupling modules for bias ladders |
| US11018662B2 (en) | 2018-03-28 | 2021-05-25 | Psemi Corporation | AC coupling modules for bias ladders |
| US10886911B2 (en) | 2018-03-28 | 2021-01-05 | Psemi Corporation | Stacked FET switch bias ladders |
| US10505530B2 (en) | 2018-03-28 | 2019-12-10 | Psemi Corporation | Positive logic switch with selectable DC blocking circuit |
| US11418183B2 (en) | 2018-03-28 | 2022-08-16 | Psemi Corporation | AC coupling modules for bias ladders |
| US11476849B2 (en) | 2020-01-06 | 2022-10-18 | Psemi Corporation | High power positive logic switch |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5777530A (en) | Switch attenuator | |
| JPH09270659A (ja) | スイッチアッテネータ | |
| US5590412A (en) | Communication apparatus using common amplifier for transmission and reception | |
| US5911116A (en) | Transmitting-receiving switch-over device complete with semiconductors | |
| US5822684A (en) | Antenna switching circuit and wireless communication system | |
| KR101075690B1 (ko) | 전계 효과 트랜지스터를 포함하는 안테나 스위치 | |
| US20050079829A1 (en) | Antenna switch | |
| JP3270801B2 (ja) | アッテネータユニット及びこれを有するステップアッテネータ並びにステップアッテネータを有する電子機器 | |
| US7924098B2 (en) | High frequency amplifier circuit and mobile communication terminal using the same | |
| US3872325A (en) | R-F switching circuit | |
| US20020177417A1 (en) | Transmit/receive switch for an RF transceiver | |
| JPH11274804A (ja) | 高周波スイッチ | |
| GB2504488A (en) | Transceiver with a series switch positioned between a common impedance matching network and an LNA to provide transmit/receive switching | |
| US5787339A (en) | Radiocommunication system operating in a time shared control | |
| US6366764B1 (en) | Wireless transmitter/receiver utilizing DSSS technology | |
| US6205171B1 (en) | Antenna selector switch | |
| JPH0955681A (ja) | 時分割複信送受信装置 | |
| EP1649476B1 (en) | Radiofrequency double pole single throw switch | |
| US5805986A (en) | High-frequency step attenuator suitable for transmission circuit | |
| US6756848B2 (en) | Amplifier device with gain switching, for a cellular mobile telephone in particular | |
| US5039959A (en) | Phase switching circuit | |
| JP2001244755A (ja) | 高周波増幅回路およびそれを用いた携帯電話端末 | |
| EP0765044B1 (en) | A radiotelephone operating in a time-divided radiotelephone system | |
| JP3679400B2 (ja) | 高周波スイッチ、高周波スイッチ・増幅回路、および移動体通信端末 | |
| JP3836044B2 (ja) | スイッチ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040330 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040825 |