JP2008294726A - 高周波スイッチ回路 - Google Patents

高周波スイッチ回路 Download PDF

Info

Publication number
JP2008294726A
JP2008294726A JP2007137843A JP2007137843A JP2008294726A JP 2008294726 A JP2008294726 A JP 2008294726A JP 2007137843 A JP2007137843 A JP 2007137843A JP 2007137843 A JP2007137843 A JP 2007137843A JP 2008294726 A JP2008294726 A JP 2008294726A
Authority
JP
Japan
Prior art keywords
terminal
mos transistor
nch mos
resistor
end connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007137843A
Other languages
English (en)
Inventor
Katsue Kawahisa
克江 川久
Takayuki Teraguchi
貴之 寺口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007137843A priority Critical patent/JP2008294726A/ja
Priority to US12/123,819 priority patent/US20080290928A1/en
Publication of JP2008294726A publication Critical patent/JP2008294726A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/002—Switching arrangements with several input- or output terminals
    • H03K17/005—Switching arrangements with several input- or output terminals with several inputs only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/30—Modifications for providing a predetermined threshold before switching
    • H03K17/302—Modifications for providing a predetermined threshold before switching in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0018—Special modifications or use of the back gate voltage of a FET

Abstract

【課題】寄生容量による信号漏れを抑制する。
【解決手段】高周波スイッチ回路３０には、Ｎｃｈ ＭＯＳトランジスタＭＴ１乃至４、抵抗Ｒ１乃至９、共通ＲＦ端子ＰＲＦＣＯＭ、ＲＦ端子ＰＲＦ１、ＲＦ端子ＰＲＦ２、制御端子ＰＶＣＯＮ１、及び制御端子ＰＶＣＯＮ２が設けられる。Ｎｃｈ ＭＯＳトランジスタＭＴ１のバックゲート側に設けられる抵抗Ｒ２は、他端が共通ＲＦ端子ＰＲＦＣＯＭ側に接続される。Ｎｃｈ ＭＯＳトランジスタＭＴ２のバックゲート側に設けられる抵抗Ｒ４は、他端が共通ＲＦ端子ＰＲＦＣＯＭ側に接続される。Ｎｃｈ ＭＯＳトランジスタＭＴ３のバックゲート側に設けられる抵抗Ｒ６は、他端がＲＦ端子ＰＲＦ１側に接続される。Ｎｃｈ ＭＯＳトランジスタＭＴ４のバックゲート側に設けられる抵抗Ｒ８は、他端がＲＦ端子ＰＲＦ２側に接続される。高周波スイッチ回路３０では、信号線と接地線が交差する部分がない。
【選択図】図１

Description

本発明は、高周波スイッチ回路に関する。
スイッチとしての高周波スイッチ回路は、移動体通信やＬＡＮ分野などの無線通信システムの重要な構成部品であり、携帯電話、無線インフラ設備、衛星通信設備、或いはケーブルＴＶ設備などに数多く使用されている（例えば、特許文献１参照。）。
特許文献１などに記載されている高周波スイッチ回路では、スルーＦＥＴやシャントＦＥＴのゲート側やバックゲート側に抵抗を設け、スルーＦＥＴやシャントＦＥＴのオン時での高周波信号の漏れを抑制している。
ところが、スルーＦＥＴやシャントＦＥＴのバックゲート側に設けられた抵抗と接地端子を接続する接地線と、信号線とが交差する部分での寄生容量により信号漏れが発生する問題点がある。信号漏れが発生すると高周波スイッチ回路の通過特性やアイソレーション特性が劣化する。特にＳＰ４Ｔ（single pole ４ throw）やＳＰ７Ｔ（single pole ７ throw）などのマルチポートスイッチでは、接地線と信号線とが交差する部分の数が増加し、信号漏れが増大するという問題点がある。
米国特許第６０９４０８８号明細書
本発明は、寄生容量による信号漏れを抑制でき、通過特性及びアイソレーション特性を向上できる高周波スイッチ回路を提供することにある。
本発明の一態様の高周波スイッチ回路は、スルートランジスタと、前記スルートランジスタのゲート側に設けられた第１の抵抗と、一端が前記スルートランジスタのバックゲートに接続され、他端が前記スルートランジスタのソース或いはドレインに接続された第２の抵抗とを具備する。
更に、本発明の他態様の半導体スイッチ回路は、ＲＦ端子とＲＦ共通端子の間にカスコード接続された第１及び第２のスルートランジスタと、一端が前記第１のスルートランジスタのゲートに接続された第１の抵抗と、一端が前記第２のスルートランジスタのゲートに接続され、他端が第１の抵抗の他端に接続された第２の抵抗と、一端が前記第１のスルートランジスタのバックゲートに接続され、他端が前記第２のスルートランジスタ側の前記第１のスルートランジスタの端子に接続された第３の抵抗と、一端が前記第２のスルートランジスタのバックゲートに接続され、他端が前記第１のスルートランジスタ側の前記第２のスルートランジスタの端子に接続された第４の抵抗とを具備することを特徴とする。
本発明によれば、寄生容量による信号漏れを抑制でき、通過特性及びアイソレーション特性を向上できる高周波スイッチ回路を提供することができる。
以下本発明の実施例について図面を参照しながら説明する。
まず、本発明の実施例１に係る高周波スイッチ回路について、図面を参照して説明する。図１は高周波スイッチ回路の構成を示す回路図、図２は従来の高周波スイッチ回路の構成を示す回路図である。本実施例では、スルーＦＥＴ及びシャントＦＥＴのバックゲート側に設けられた抵抗と接地端子を接続する接地線と信号線の交差をなくしている。
図１に示すように、高周波スイッチ回路３０には、Ｎｃｈ ＭＯＳトランジスタＭＴ１乃至４、抵抗Ｒ１乃至９、共通ＲＦ端子ＰＲＦＣＯＭ、ＲＦ端子ＰＲＦ１、ＲＦ端子ＰＲＦ２、制御端子ＰＶＣＯＮ１、及び制御端子ＰＶＣＯＮ２が設けられる。
Ｎｃｈ ＭＯＳトランジスタＭＴ１乃至４はノーマリィオフ型（エンハンスメント型或いはＥ型とも呼称される）ＭＯＳトランジスタである。ＭＯＳトランジスタは、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）とも呼称される。
高周波スイッチ回路３０は、ＳＰＤＴ（Single Pole Double Throw）スイッチであり、例えば携帯電話用アンテナスイッチとして用いられ、制御端子ＰＶＣＯＮ１及びＰＶＣＯＮ２にそれぞれ入力される制御信号にもとづいて、アンテナ側のポートに電気的に接続される共通ＲＦ端子ＰＲＦＣＯＭから出力されるアナログ信号の高周波信号（ＲＦ信号）をＲＦ端子ＰＲＦ１或いはＰＲＦ２に切り替えて出力するアナログスイッチである。
Ｎｃｈ ＭＯＳトランジスタＭＴ１は、ソース及びドレインの一方がＲＦ端子ＰＲＦ１に接続され、ソース及びドレインの他方が共通ＲＦ端子ＰＲＦＣＯＭに接続され、ゲートに制御端子ＰＶＣＯＮ１から出力される第１の制御信号が抵抗Ｒ１を介して入力される。Ｎｃｈ ＭＯＳトランジスタＭＴ１は、“Ｈｉｇｈ”レベルの第１の制御信号にもとづいて、共通ＲＦ端子ＰＲＦＣＯＭから出力される高周波信号を入力し、その信号をＲＦ端子ＰＲＦ１に出力するスルーＦＥＴである。
抵抗Ｒ１は、一端が制御端子ＰＶＣＯＮ１に接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ１のゲートに接続される。抵抗Ｒ２は、一端がＮｃｈ ＭＯＳトランジスタＭＴ１のバックゲートに接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ１のソース及びドレインの他方（共通ＲＦ端子ＰＲＦＣＯＭ側のＮｃｈ ＭＯＳトランジスタＭＴ１の端子）に接続される。
Ｎｃｈ ＭＯＳトランジスタＭＴ２は、ソース及びドレインの一方がＲＦ端子ＰＲＦ２に接続され、ソース及びドレインの他方が共通ＲＦ端子ＰＲＦＣＯＭに接続され、ゲートに制御端子ＰＶＣＯＮ２から出力される第２の制御信号が抵抗Ｒ３を介して入力される。Ｎｃｈ ＭＯＳトランジスタＭＴ２は、“Ｈｉｇｈ”レベルの第２の制御信号にもとづいて、共通ＲＦ端子ＰＲＦＣＯＭから出力される高周波信号を入力し、その信号をＲＦ端子ＰＲＦ２に出力するスルーＦＥＴである。
抵抗Ｒ３は、一端が制御端子ＰＶＣＯＮ２に接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ２のゲートに接続される。抵抗Ｒ４は、一端がＮｃｈ ＭＯＳトランジスタＭＴ２のバックゲートに接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ２のソース及びドレインの他方（共通ＲＦ端子ＰＲＦＣＯＭ側のＮｃｈ ＭＯＳトランジスタＭＴ２の端子）に接続される。抵抗Ｒ９は、一端が共通ＲＦ端子ＰＲＦＣＯＭに接続され、他端が接地端子ＰＧＮＤに接続される。
ここで、抵抗Ｒ２の他端をＮｃｈ ＭＯＳトランジスタＭＴ１のソース及びドレインの他方に接続しているが、Ｎｃｈ ＭＯＳトランジスタＭＴ１のソース及びドレインの一方（ＲＦ端子ＰＲＦ１側）に接続してもよい。抵抗Ｒ４の他端をＮｃｈ ＭＯＳトランジスタＭＴ２のソース及びドレインの他方に接続しているが、Ｎｃｈ ＭＯＳトランジスタＭＴ２のソース及びドレインの一方（ＲＦ端子ＰＲＦ２側）に接続してもよい。
Ｎｃｈ ＭＯＳトランジスタＭＴ３は、ドレインがＲＦ端子ＰＲＦ１に接続され、ソースが低電位側電源（接地電位）の接地端子ＰＧＮＤに接続され、ゲートに制御端子ＰＶＣＯＮ２から出力される第２の制御信号が抵抗Ｒ５を介して入力される。Ｎｃｈ ＭＯＳトランジスタＭＴ３は、“Ｈｉｇｈ”レベルの第２の制御信号にもとづいて、オンしてＲＦ端子ＰＲＦ１を低電位側電源（接地電位）に設定するシャントＦＥＴである。
抵抗Ｒ５は、一端が制御端子ＰＶＣＯＮ２に接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ３のゲートに接続される。抵抗Ｒ６は、一端がＮｃｈ ＭＯＳトランジスタＭＴ３のバックゲートに接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ３のドレインに接続される。
Ｎｃｈ ＭＯＳトランジスタＭＴ４は、ドレインがＲＦ端子ＰＲＦ２に接続され、ソースが低電位側電源（接地電位）の接地端子ＰＧＮＤに接続され、ゲートに制御端子ＰＶＣＯＮ１から出力される第１の制御信号が抵抗Ｒ７を介して入力される。Ｎｃｈ ＭＯＳトランジスタＭＴ４は、“Ｈｉｇｈ”レベルの第１の制御信号にもとづいて、オンしてＲＦ端子ＰＲＦ２を低電位側電源（接地電位）に設定するシャントＦＥＴである。
抵抗Ｒ７は、一端が制御端子ＰＶＣＯＮ１に接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ４のゲートに接続される。抵抗Ｒ８は、一端がＮｃｈ ＭＯＳトランジスタＭＴ４のバックゲートに接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ４のドレインに接続される。
ここで、抵抗Ｒ６の他端をＮｃｈ ＭＯＳトランジスタＭＴ３のドレインに接続しているが、Ｎｃｈ ＭＯＳトランジスタＭＴ３のソースに接続してもよい。抵抗Ｒ８の他端をＮｃｈ ＭＯＳトランジスタＭＴ４のドレインに接続しているが、Ｎｃｈ ＭＯＳトランジスタＭＴ４のソースに接続してもよい。
抵抗Ｒ１乃至８は、例えば５ｋΩから１００ｋΩ、好ましくは略２０ｋΩの抵抗値を有し、層間絶縁膜上（フィールド上とも呼称される）に形成された多結晶シリコン膜や金属サーメット膜、或いは拡散抵抗などを用いる。
ここで、本実施例の高周波スイッチ回路３０では、接地端子ＰＧＮＤに接続する接地線と、ＲＦ端子ＰＲＦ１、ＲＦ端子ＰＲＦ２、及び共通ＲＦ端子ＰＲＦＣＯＭに接続する信号線とは交差する部分がない。このため、交差部分による寄生容量起因の信号漏れが発生しない。
図２に示すように、従来の高周波スイッチ回路３０ａには、Ｎｃｈ ＭＯＳトランジスタＭＴ１乃至４、抵抗Ｒ１乃至９、共通ＲＦ端子ＰＲＦＣＯＭ、ＲＦ端子ＰＲＦ１、ＲＦ端子ＰＲＦ２、制御端子ＰＶＣＯＮ１、及び制御端子ＰＶＣＯＮ２が設けられる。
ここで、従来の高周波スイッチ回路３０ａと本実施例の高周波スイッチ回路３０は、スルーＦＥＴ及びシャントＦＥＴのバックゲート側に設けられた抵抗の接続方法が異なり、他の構成は同一なので異なる点のみ説明する。
抵抗Ｒ２は、一端がＮｃｈ ＭＯＳトランジスタＭＴ１のバックゲートに接続され、他端が接地端子ＰＧＮＤに接続される。抵抗Ｒ４は、一端がＮｃｈ ＭＯＳトランジスタＭＴ２のバックゲートに接続され、他端が接地端子ＰＧＮＤに接続される。抵抗Ｒ６は、一端がＮｃｈ ＭＯＳトランジスタＭＴ３のバックゲートに接続され、他端が接地端子ＰＧＮＤに接続される。抵抗Ｒ８は、一端がＮｃｈ ＭＯＳトランジスタＭＴ４のバックゲートに接続され、他端が接地端子ＰＧＮＤに接続される。
接地端子ＰＧＮＤに接続される接地線とＲＦ端子ＰＲＦ１に接属される信号線は、信号線と接地線の交差部ＨＫ１で交差する。接地端子ＰＧＮＤに接続される接地線とＲＦ端子ＰＲＦ２に接属される信号線は、信号線と接地線の交差部ＨＫ２で交差する。接地端子ＰＧＮＤに接続される接地線と共通ＲＦ端子ＰＲＦＣＯＭに接属される信号線は、信号線と接地線の交差部ＨＫ３で交差する。
ここで、従来の高周波スイッチ回路３０ａでは、接地端子ＰＧＮＤに接続する接地線と、ＲＦ端子ＰＲＦ１、ＲＦ端子ＰＲＦ２、及び共通ＲＦ端子ＰＲＦＣＯＭに接続する信号線とは交差する部分が３箇所（図中のＨＫ１乃至３）ある。このため、交差部分による寄生容量起因の信号漏れが発生する。
なお、従来のＳＰＤＴスイッチでは、交差部分が３箇所であるが、ＳＰ４Ｔ（single pole ４ throw）やＳＰ７Ｔ（single pole ７ throw）などのマルチポートスイッチでは、接地線と信号線とが交差する部分の数が増加し、信号漏れが増大する。
上述したように、本実施例の高周波スイッチ回路では、Ｎｃｈ ＭＯＳトランジスタＭＴ１乃至４、抵抗Ｒ１乃至９、共通ＲＦ端子ＰＲＦＣＯＭ、ＲＦ端子ＰＲＦ１、ＲＦ端子ＰＲＦ２、制御端子ＰＶＣＯＮ１、及び制御端子ＰＶＣＯＮ２が設けられる。抵抗Ｒ１は、一端が制御端子ＰＶＣＯＮ１に接続され、他端がスルーＦＥＴであるＮｃｈ ＭＯＳトランジスタＭＴ１のゲートに接続される。抵抗Ｒ２は、一端がＮｃｈ ＭＯＳトランジスタＭＴ１のバックゲートに接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ１のソース及びドレインの他方（共通ＲＦ端子ＰＲＦＣＯＭ側の端子）に接続される。抵抗Ｒ３は、一端が制御端子ＰＶＣＯＮ２に接続され、他端がスルーＦＥＴであるＮｃｈ ＭＯＳトランジスタＭＴ２のゲートに接続される。抵抗Ｒ４は、一端がＮｃｈ ＭＯＳトランジスタＭＴ２のバックゲートに接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ２のソース及びドレインの他方（共通ＲＦ端子ＰＲＦＣＯＭ側の端子）に接続される。抵抗Ｒ５は、一端が制御端子ＰＶＣＯＮ２に接続され、他端がシャントＦＥＴであるＮｃｈ ＭＯＳトランジスタＭＴ３のゲートに接続される。抵抗Ｒ６は、一端がＮｃｈ ＭＯＳトランジスタＭＴ３のバックゲートに接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ３のドレインに接続される。抵抗Ｒ７は、一端が制御端子ＰＶＣＯＮ１に接続され、他端がシャントＦＥＴであるＮｃｈ ＭＯＳトランジスタＭＴ４のゲートに接続される。抵抗Ｒ８は、一端がＮｃｈ ＭＯＳトランジスタＭＴ４のバックゲートに接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ４のドレインに接続される。接地端子ＰＧＮＤに接続する接地線と、ＲＦ端子ＰＲＦ１、ＲＦ端子ＰＲＦ２、及び共通ＲＦ端子ＰＲＦＣＯＭに接続する信号線とは交差する部分がない。
このため、信号線と接地線の交差部分による寄生容量起因の信号漏れが発生しない。したがって、従来よりも通過特性及びアイソレーション特性を向上させることができる。
なお、本実施例では、高周波スイッチ回路３０にはＭＯＳトランジスタを用いているが、ゲート絶縁膜からなるＭＩＳトランジスタ（ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）とも呼称される）を用いてもよい。また、Ｎｃｈ ＭＯＳトランジスタＭＴ１乃至４の代わりにＰｃｈ ＭＯＳトランジスタを用いてもよい。
次に、本発明の実施例２に係る高周波スイッチ回路について、図面を参照して説明する。図３は高周波スイッチ回路の構成を示す回路図である。本実施例では、スルーＦＥＴを２段カスコード接続されたトランジスタ構成にし、シャントＦＥＴを２段カスコード接続されたトランジスタ構成にしている。
図３に示すように、高周波スイッチ回路３０ｂには、Ｎｃｈ ＭＯＳトランジスタＭＴ１１乃至１８、抵抗Ｒ１１乃至２６、共通ＲＦ端子ＰＲＦＣＯＭ、ＲＦ端子ＰＲＦ１、ＲＦ端子ＰＲＦ２、制御端子ＰＶＣＯＮ１、及び制御端子ＰＶＣＯＮ２が設けられる。
Ｎｃｈ ＭＯＳトランジスタＭＴ１１乃至１８はノーマリィオフ型（エンハンスメント型或いはＥ型とも呼称される）ＭＯＳトランジスタである。
高周波スイッチ回路３０ｂは、ＳＰＤＴスイッチであり、例えば携帯電話用アンテナスイッチとして用いられ、制御端子ＰＶＣＯＮ１及びＰＶＣＯＮ２にそれぞれ入力される制御信号にもとづいて、アンテナ側のポートに電気的に接続される共通ＲＦ端子ＰＲＦＣＯＭから出力されるアナログ信号の高周波信号（ＲＦ信号）をＲＦ端子ＰＲＦ１或いはＰＲＦ２に切り替えて出力するアナログスイッチである。
Ｎｃｈ ＭＯＳトランジスタＭＴ１１及びＭＴ１２は、ＲＦ端子ＰＲＦ１と共通ＲＦ端子ＰＲＦＣＯＭの間にカスコード接続（縦続接続）される。Ｎｃｈ ＭＯＳトランジスタＭＴ１１及びＭＴ１２は、制御端子ＰＶＣＯＮ１から出力される“Ｈｉｇｈ”レベルの第１の制御信号をゲートに入力し、その信号にもとづいて共通ＲＦ端子ＰＲＦＣＯＭから出力される高周波信号をＲＦ端子ＰＲＦ１に出力するスルーＦＥＴである。
Ｎｃｈ ＭＯＳトランジスタＭＴ１１は、ソース及びドレインの一方がＲＦ端子ＰＲＦ１に接続され、ソース及びドレインの他方がＮｃｈ ＭＯＳトランジスタＭＴ１２の端子に接続され、ゲートに制御端子ＰＶＣＯＮ１から出力される第１の制御信号が抵抗Ｒ１１を介して入力される。
Ｎｃｈ ＭＯＳトランジスタＭＴ１２は、ソース及びドレインの一方がＮｃｈ ＭＯＳトランジスタＭＴ１１の端子に接続され、ソース及びドレインの他方が共通ＲＦ端子ＰＲＦＣＯＭに接続され、ゲートに制御端子ＰＶＣＯＮ１から出力される第１の制御信号が抵抗Ｒ１２を介して入力される。
抵抗Ｒ１１は、一端が制御端子ＰＶＣＯＮ１に接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ１１のゲートに接続される。抵抗Ｒ１２は、一端が制御端子ＰＶＣＯＮ１に接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ１２のゲートに接続される。抵抗Ｒ１３は、一端がＮｃｈ ＭＯＳトランジスタＭＴ１１のバックゲートに接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ１１のソース及びドレインの他方（Ｎｃｈ ＭＯＳトランジスタＭＴ１２側の端子）に接続される。抵抗Ｒ１４は、一端がＮｃｈ ＭＯＳトランジスタＭＴ１２のバックゲートに接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ１２のソース及びドレインの一方（Ｎｃｈ ＭＯＳトランジスタＭＴ１１側の端子）に接続される。
Ｎｃｈ ＭＯＳトランジスタＭＴ１３及びＭＴ１４は、ＲＦ端子ＰＲＦ２と共通ＲＦ端子ＰＲＦＣＯＭの間にカスコード接続（縦続接続）される。Ｎｃｈ ＭＯＳトランジスタＭＴ１３及びＭＴ１４は、制御端子ＰＶＣＯＮ２から出力される“Ｈｉｇｈ”レベルの第２の制御信号をゲートに入力し、その信号にもとづいて共通ＲＦ端子ＰＲＦＣＯＭから出力される高周波信号をＲＦ端子ＰＲＦ２に出力するスルーＦＥＴである。
Ｎｃｈ ＭＯＳトランジスタＭＴ１４は、ソース及びドレインの一方がＲＦ端子ＰＲＦ２に接続され、ソース及びドレインの他方がＮｃｈ ＭＯＳトランジスタＭＴ１３の端子に接続され、ゲートに制御端子ＰＶＣＯＮ２から出力される第２の制御信号が抵抗Ｒ１６を介して入力される。
Ｎｃｈ ＭＯＳトランジスタＭＴ１３は、ソース及びドレインの一方がＮｃｈ ＭＯＳトランジスタＭＴ１４の端子に接続され、ソース及びドレインの他方が共通ＲＦ端子ＰＲＦＣＯＭに接続され、ゲートに制御端子ＰＶＣＯＮ２から出力される第２の制御信号が抵抗Ｒ１５を介して入力される。
抵抗Ｒ１５は、一端が制御端子ＰＶＣＯＮ２に接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ１３のゲートに接続される。抵抗Ｒ１６は、一端が制御端子ＰＶＣＯＮ２に接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ１４のゲートに接続される。抵抗Ｒ１７は、一端がＮｃｈ ＭＯＳトランジスタＭＴ１３のバックゲートに接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ１３のソース及びドレインの一方（Ｎｃｈ ＭＯＳトランジスタＭＴ１４側の端子）に接続される。抵抗Ｒ１８は、一端がＮｃｈ ＭＯＳトランジスタＭＴ１４のバックゲートに接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ１４のソース及びドレインの他方（Ｎｃｈ ＭＯＳトランジスタＭＴ１３側の端子）に接続される。抵抗Ｒ９は、一端が共通ＲＦ端子ＰＲＦＣＯＭに接続され、他端が接地端子ＰＧＮＤに接続される。
Ｎｃｈ ＭＯＳトランジスタＭＴ１５及びＭＴ１６は、ＲＦ端子ＰＲＦ１と接地端子ＰＧＮＤの間にカスコード接続（縦続接続）される。Ｎｃｈ ＭＯＳトランジスタＭＴ１５及びＭＴ１６は、制御端子ＰＶＣＯＮ２から出力される“Ｈｉｇｈ”レベルの第２の制御信号をゲートに入力し、その信号にもとづいて、オンしてＲＦ端子ＰＲＦ１を低電位側電源（接地電位）に設定するシャントＦＥＴである。
Ｎｃｈ ＭＯＳトランジスタＭＴ１５は、ドレインがＲＦ端子ＰＲＦ１に接続され、ソースがＮｃｈ ＭＯＳトランジスタＭＴ１６のドレインに接続され、ゲートに制御端子ＰＶＣＯＮ２から出力される第２の制御信号が抵抗Ｒ１９を介して入力される。
Ｎｃｈ ＭＯＳトランジスタＭＴ１６は、ドレインがＮｃｈ ＭＯＳトランジスタＭＴ１５のソースに接続され、ソースが接地端子ＰＧＮＤに接続され、ゲートに制御端子ＰＶＣＯＮ２から出力される第２の制御信号が抵抗Ｒ２０を介して入力される。
抵抗Ｒ１９は、一端が制御端子ＰＶＣＯＮ２に接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ１５のゲートに接続される。抵抗Ｒ２０は、一端が制御端子ＰＶＣＯＮ２に接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ１６のゲートに接続される。抵抗Ｒ２２は、一端がＮｃｈ ＭＯＳトランジスタＭＴ１５のバックゲートに接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ１５のソース及びＮｃｈ ＭＯＳトランジスタＭＴ１６のドレインに接続される。抵抗Ｒ２１は、一端がＮｃｈ ＭＯＳトランジスタＭＴ１６のバックゲートに接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ１５のソース及びＮｃｈ ＭＯＳトランジスタＭＴ１６のドレインに接続される。
Ｎｃｈ ＭＯＳトランジスタＭＴ１７及びＭＴ１８は、ＲＦ端子ＰＲＦ２と接地端子ＰＧＮＤの間にカスコード接続（縦続接続）される。Ｎｃｈ ＭＯＳトランジスタＭＴ１７及びＭＴ１８は、制御端子ＰＶＣＯＮ１から出力される“Ｈｉｇｈ”レベルの第１の制御信号をゲートに入力し、その信号にもとづいて、オンしてＲＦ端子ＰＲＦ２を低電位側電源（接地電位）に設定するシャントＦＥＴである。
Ｎｃｈ ＭＯＳトランジスタＭＴ１７は、ドレインがＲＦ端子ＰＲＦ２に接続され、ソースがＮｃｈ ＭＯＳトランジスタＭＴ１８のドレインに接続され、ゲートに制御端子ＰＶＣＯＮ１から出力される第１の制御信号が抵抗Ｒ２３を介して入力される。
Ｎｃｈ ＭＯＳトランジスタＭＴ１８は、ドレインがＮｃｈ ＭＯＳトランジスタＭＴ１７のソースに接続され、ソースが接地端子ＰＧＮＤに接続され、ゲートに制御端子ＰＶＣＯＮ１から出力される第１の制御信号が抵抗Ｒ２４を介して入力される。
抵抗Ｒ２３は、一端が制御端子ＰＶＣＯＮ１に接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ１７のゲートに接続される。抵抗Ｒ２４は、一端が制御端子ＰＶＣＯＮ１に接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ１８のゲートに接続される。抵抗Ｒ２５は、一端がＮｃｈ ＭＯＳトランジスタＭＴ１７のバックゲートに接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ１７のソース及びＮｃｈ ＭＯＳトランジスタＭＴ１８のドレインに接続される。抵抗Ｒ２６は、一端がＮｃｈ ＭＯＳトランジスタＭＴ１８のバックゲートに接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ１７のソース及びＮｃｈ ＭＯＳトランジスタＭＴ１８のドレインに接続される。
抵抗Ｒ１１乃至２６は、例えば５ｋΩから１００ｋΩ、好ましくは略２０ｋΩの抵抗値を有し、層間絶縁膜上（フィールド上とも呼称される）に形成された多結晶シリコン膜や金属サーメット膜などを用いるのが好ましい。
ここで、本実施例の高周波スイッチ回路３０ｂでは、接地端子ＰＧＮＤに接続する接地線と、ＲＦ端子ＰＲＦ１、ＲＦ端子ＰＲＦ２、及び共通ＲＦ端子ＰＲＦＣＯＭに接続する信号線とは交差する部分がない。このため、交差部分による寄生容量起因の信号漏れが発生しない。
上述したように、本実施例の高周波スイッチ回路では、Ｎｃｈ ＭＯＳトランジスタＭＴ１１乃至１８、抵抗Ｒ１１乃至２６、共通ＲＦ端子ＰＲＦＣＯＭ、ＲＦ端子ＰＲＦ１、ＲＦ端子ＰＲＦ２、制御端子ＰＶＣＯＮ１、及び制御端子ＰＶＣＯＮ２が設けられる。Ｎｃｈ ＭＯＳトランジスタＭＴ１１及びＭＴ１２は、ＲＦ端子ＰＲＦ１と共通ＲＦ端子ＰＲＦＣＯＭの間にカスコード接続されるスルーＦＥＴである。Ｎｃｈ ＭＯＳトランジスタＭＴ１３及びＭＴ１４は、ＲＦ端子ＰＲＦ２と共通ＲＦ端子ＰＲＦＣＯＭの間にカスコード接続されるスルーＦＥＴである。Ｎｃｈ ＭＯＳトランジスタＭＴ１５及びＭＴ１６は、ＲＦ端子ＰＲＦ１と接地端子ＰＧＮＤの間にカスコード接続されるシャントＦＥＴである。Ｎｃｈ ＭＯＳトランジスタＭＴ１７及びＭＴ１８は、ＲＦ端子ＰＲＦ２と接地端子ＰＧＮＤの間にカスコード接続されるシャントＦＥＴである。抵抗Ｒ１１は、一端が制御端子ＰＶＣＯＮ１に接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ１１のゲートに接続される。抵抗Ｒ１２は、一端が制御端子ＰＶＣＯＮ１に接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ１２のゲートに接続される。抵抗Ｒ１３は、一端がＮｃｈ ＭＯＳトランジスタＭＴ１１のバックゲートに接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ１１のソース及びドレインの他方（Ｎｃｈ ＭＯＳトランジスタＭＴ１１とＮｃｈ ＭＯＳトランジスタＭＴ１２の間の端子）に接続される。抵抗Ｒ１４は、一端がＮｃｈ ＭＯＳトランジスタＭＴ１２のバックゲートに接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ１２のソース及びドレインの一方（Ｎｃｈ ＭＯＳトランジスタＭＴ１１とＮｃｈ ＭＯＳトランジスタＭＴ１２の間の端子）に接続される。抵抗Ｒ１５は、一端が制御端子ＰＶＣＯＮ２に接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ１３のゲートに接続される。抵抗Ｒ１６は、一端が制御端子ＰＶＣＯＮ２に接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ１４のゲートに接続される。抵抗Ｒ１７は、一端がＮｃｈ ＭＯＳトランジスタＭＴ１３のバックゲートに接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ１３のソース及びドレインの一方（Ｎｃｈ ＭＯＳトランジスタＭＴ１３とＮｃｈ ＭＯＳトランジスタＭＴ１４の間の端子）に接続される。抵抗Ｒ１８は、一端がＮｃｈ ＭＯＳトランジスタＭＴ１４のバックゲートに接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ１４のソース及びドレインの他方（Ｎｃｈ ＭＯＳトランジスタＭＴ１１とＮｃｈ ＭＯＳトランジスタＭＴ１２の間の端子）に接続される。抵抗Ｒ１９は、一端が制御端子ＰＶＣＯＮ２に接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ１５のゲートに接続される。抵抗Ｒ２０は、一端が制御端子ＰＶＣＯＮ２に接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ１６のゲートに接続される。抵抗Ｒ２２は、一端がＮｃｈ ＭＯＳトランジスタＭＴ１５のバックゲートに接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ１５のソース及びＮｃｈ ＭＯＳトランジスタＭＴ１６のドレインに接続される。抵抗Ｒ２１は、一端がＮｃｈ ＭＯＳトランジスタＭＴ１６のバックゲートに接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ１５のソース及びＮｃｈ ＭＯＳトランジスタＭＴ１６のドレインに接続される。抵抗Ｒ２３は、一端が制御端子ＰＶＣＯＮ１に接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ１７のゲートに接続される。抵抗Ｒ２４は、一端が制御端子ＰＶＣＯＮ１に接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ１８のゲートに接続される。抵抗Ｒ２５は、一端がＮｃｈ ＭＯＳトランジスタＭＴ１７のバックゲートに接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ１７のソース及びＮｃｈ ＭＯＳトランジスタＭＴ１８のドレインに接続される。抵抗Ｒ２６は、一端がＮｃｈ ＭＯＳトランジスタＭＴ１８のバックゲートに接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ１７のソース及びＮｃｈ ＭＯＳトランジスタＭＴ１８のドレインに接続される。接地端子ＰＧＮＤに接続する接地線と、ＲＦ端子ＰＲＦ１、ＲＦ端子ＰＲＦ２、及び共通ＲＦ端子ＰＲＦＣＯＭに接続する信号線とは交差する部分がない。
このため、信号線と接地線の交差部分による寄生容量起因の信号漏れが発生しない。したがって、従来よりも通過特性及びアイソレーション特性を向上させることができる。
なお、本実施例では、スルーＦＥＴ及びシャントＦＥＴの構成を２段カスコード接続しているが、ｎ段（ただし、ｎは３以上）カスコード接続してもよい。この場合、スルーＦＥＴ及びシャントＦＥＴのバックゲート側に、それぞれ設けられる抵抗の他端をスルーＦＥＴ及びシャントＦＥＴのトランジスタ間に接続するのが好ましい。
次に、本発明の実施例３に係る高周波スイッチ回路について、図面を参照して説明する。図４は高周波スイッチ回路の構成を示す回路図、図５は本実施例のスルーＦＥＴ、シャントＦＥＴがオフ時の信号の流れを示す模式図、図６は比較例のスルーＦＥＴ、シャントＦＥＴがオフ時の信号の流れを示す模式図である。本実施例では、スルーＦＥＴを４段カスコード接続されたトランジスタ構成にし、シャントＦＥＴを４段カスコード接続されたトランジスタ構成にしている。
図４に示すように、高周波スイッチ回路３０ｃには、Ｎｃｈ ＭＯＳトランジスタＭＴ３１乃至４６、抵抗Ｒ３１乃至６２、共通ＲＦ端子ＰＲＦＣＯＭ、ＲＦ端子ＰＲＦ１、ＲＦ端子ＰＲＦ２、制御端子ＰＶＣＯＮ１、及び制御端子ＰＶＣＯＮ２が設けられる。高周波スイッチ回路３０ｃでは、信号線と接地線の交差部分がない。
Ｎｃｈ ＭＯＳトランジスタＭＴ３１乃至４６はノーマリィオフ型（エンハンスメント型或いはＥ型とも呼称される）ＭＯＳトランジスタである。
高周波スイッチ回路３０ｃは、ＳＰＤＴスイッチであり、例えば携帯電話用アンテナスイッチとして用いられ、制御端子ＰＶＣＯＮ１及びＰＶＣＯＮ２にそれぞれ入力される制御信号にもとづいて、アンテナ側のポートに電気的に接続される共通ＲＦ端子ＰＲＦＣＯＭから出力されるアナログ信号の高周波信号（ＲＦ信号）をＲＦ端子ＰＲＦ１或いはＰＲＦ２に切り替えて出力するアナログスイッチである。
Ｎｃｈ ＭＯＳトランジスタＭＴ３１乃至ＭＴ３４は、ＲＦ端子ＰＲＦ１と共通ＲＦ端子ＰＲＦＣＯＭの間に４段カスコード接続（縦続接続）される。Ｎｃｈ ＭＯＳトランジスタＭＴ３１及びＭＴ３４は、制御端子ＰＶＣＯＮ１から出力される“Ｈｉｇｈ”レベルの第１の制御信号をゲートに入力し、その信号にもとづいて共通ＲＦ端子ＰＲＦＣＯＭから出力される高周波信号をＲＦ端子ＰＲＦ１に出力するスルーＦＥＴである。
Ｎｃｈ ＭＯＳトランジスタＭＴ３１は、ソース及びドレインの一方がＲＦ端子ＰＲＦ１に接続され、ソース及びドレインの他方がＮｃｈ ＭＯＳトランジスタＭＴ３２の端子に接続され、ゲートに制御端子ＰＶＣＯＮ１から出力される第１の制御信号が抵抗Ｒ３１を介して入力される。
Ｎｃｈ ＭＯＳトランジスタＭＴ３２は、ソース及びドレインの一方がＮｃｈ ＭＯＳトランジスタＭＴ３１の端子に接続され、ソース及びドレインの他方がＮｃｈ ＭＯＳトランジスタＭＴ３３の端子に接続され、ゲートに制御端子ＰＶＣＯＮ１から出力される第１の制御信号が抵抗Ｒ３２を介して入力される。
Ｎｃｈ ＭＯＳトランジスタＭＴ３３は、ソース及びドレインの一方がＮｃｈ ＭＯＳトランジスタＭＴ３２端子に接続され、ソース及びドレインの他方がＮｃｈ ＭＯＳトランジスタＭＴ３４の端子に接続され、ゲートに制御端子ＰＶＣＯＮ１から出力される第１の制御信号が抵抗Ｒ３３を介して入力される。
Ｎｃｈ ＭＯＳトランジスタＭＴ３４は、ソース及びドレインの一方がＮｃｈ ＭＯＳトランジスタＭＴ３３の端子に接続され、ソース及びドレインの他方が共通ＲＦ端子ＰＲＦＣＯＭに接続され、ゲートに制御端子ＰＶＣＯＮ１から出力される第１の制御信号が抵抗Ｒ３４を介して入力される。
抵抗Ｒ３１は、一端が制御端子ＰＶＣＯＮ１に接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ３１のゲートに接続される。抵抗Ｒ３２は、一端が制御端子ＰＶＣＯＮ１に接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ３２のゲートに接続される。抵抗Ｒ３３は、一端が制御端子ＰＶＣＯＮ１に接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ３３のゲートに接続される。抵抗Ｒ３４は、一端が制御端子ＰＶＣＯＮ１に接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ３４のゲートに接続される。
抵抗Ｒ３５は、一端がＮｃｈ ＭＯＳトランジスタＭＴ３１のバックゲートに接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ３１のソース及びドレインの他方（Ｎｃｈ ＭＯＳトランジスタＭＴ３２側の端子）に接続される。抵抗Ｒ３６は、一端がＮｃｈ ＭＯＳトランジスタＭＴ３２のバックゲートに接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ３２のソース及びドレインの一方（Ｎｃｈ ＭＯＳトランジスタＭＴ３１側の端子）に接続される。抵抗Ｒ３７は、一端がＮｃｈ ＭＯＳトランジスタＭＴ３３のバックゲートに接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ３３のソース及びドレインの他方（Ｎｃｈ ＭＯＳトランジスタＭＴ３４側の端子）に接続される。抵抗Ｒ３８は、一端がＮｃｈ ＭＯＳトランジスタＭＴ３４のバックゲートに接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ３４のソース及びドレインの一方（Ｎｃｈ ＭＯＳトランジスタＭＴ３３側の端子）に接続される。抵抗Ｒ９は、一端が共通ＲＦ端子ＰＲＦＣＯＭに接続され、他端が接地端子ＰＧＮＤに接続される。
Ｎｃｈ ＭＯＳトランジスタＭＴ３５乃至ＭＴ３８は、ＲＦ端子ＰＲＦ２と共通ＲＦ端子ＰＲＦＣＯＭの間に４段カスコード接続（縦続接続）される。Ｎｃｈ ＭＯＳトランジスタＭＴ３５及びＭＴ３８は、制御端子ＰＶＣＯＮ２から出力される“Ｈｉｇｈ”レベルの第２の制御信号をゲートに入力し、その信号にもとづいて共通ＲＦ端子ＰＲＦＣＯＭから出力される高周波信号をＲＦ端子ＰＲＦ２に出力するスルーＦＥＴである。
Ｎｃｈ ＭＯＳトランジスタＭＴ３８は、ソース及びドレインの一方がＲＦ端子ＰＲＦ２に接続され、ソース及びドレインの他方がＮｃｈ ＭＯＳトランジスタＭＴ３７の端子に接続され、ゲートに制御端子ＰＶＣＯＮ２から出力される第２の制御信号が抵抗Ｒ４２を介して入力される。
Ｎｃｈ ＭＯＳトランジスタＭＴ３７は、ソース及びドレインの一方がＮｃｈ ＭＯＳトランジスタＭＴ３８の端子に接続され、ソース及びドレインの他方がＮｃｈ ＭＯＳトランジスタＭＴ３６の端子に接続され、ゲートに制御端子ＰＶＣＯＮ２から出力される第２の制御信号が抵抗Ｒ４１を介して入力される。
Ｎｃｈ ＭＯＳトランジスタＭＴ３６は、ソース及びドレインの一方がＮｃｈ ＭＯＳトランジスタＭＴ３７端子に接続され、ソース及びドレインの他方がＮｃｈ ＭＯＳトランジスタＭＴ３５の端子に接続され、ゲートに制御端子ＰＶＣＯＮ２から出力される第２の制御信号が抵抗Ｒ４０を介して入力される。
Ｎｃｈ ＭＯＳトランジスタＭＴ３５は、ソース及びドレインの一方がＮｃｈ ＭＯＳトランジスタＭＴ３６の端子に接続され、ソース及びドレインの他方が共通ＲＦ端子ＰＲＦＣＯＭに接続され、ゲートに制御端子ＰＶＣＯＮ２から出力される第２の制御信号が抵抗Ｒ３９を介して入力される。
抵抗Ｒ３９は、一端が制御端子ＰＶＣＯＮ２に接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ３５のゲートに接続される。抵抗Ｒ４０は、一端が制御端子ＰＶＣＯＮ２に接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ３６のゲートに接続される。抵抗Ｒ４１は、一端が制御端子ＰＶＣＯＮ２に接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ３７のゲートに接続される。抵抗Ｒ４２は、一端が制御端子ＰＶＣＯＮ２に接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ３８のゲートに接続される。
抵抗Ｒ４３は、一端がＮｃｈ ＭＯＳトランジスタＭＴ３５のバックゲートに接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ３５のソース及びドレインの他方（Ｎｃｈ ＭＯＳトランジスタＭＴ３６側の端子）に接続される。抵抗Ｒ４４は、一端がＮｃｈ ＭＯＳトランジスタＭＴ３６のバックゲートに接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ３６のソース及びドレインの他方（Ｎｃｈ ＭＯＳトランジスタＭＴ３５側の端子）に接続される。抵抗Ｒ４５は、一端がＮｃｈ ＭＯＳトランジスタＭＴ３７のバックゲートに接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ３７のソース及びドレインの一方（Ｎｃｈ ＭＯＳトランジスタＭＴ３８側の端子）に接続される。抵抗Ｒ４６は、一端がＮｃｈ ＭＯＳトランジスタＭＴ３８のバックゲートに接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ３８のソース及びドレインの他方（Ｎｃｈ ＭＯＳトランジスタＭＴ３７側の端子）に接続される。
Ｎｃｈ ＭＯＳトランジスタＭＴ３９乃至ＭＴ４２は、ＲＦ端子ＰＲＦ１と接地端子ＰＧＮＤの間に４段カスコード接続（縦続接続）される。Ｎｃｈ ＭＯＳトランジスタＭＴ３９乃至ＭＴ４２は、制御端子ＰＶＣＯＮ２から出力される“Ｈｉｇｈ”レベルの第２の制御信号をゲートに入力し、その信号にもとづいて、オンしてＲＦ端子ＰＲＦ１を低電位側電源（接地電位）に設定するシャントＦＥＴである。
Ｎｃｈ ＭＯＳトランジスタＭＴ３９は、ドレインがＲＦ端子ＰＲＦ１に接続され、ソースがＮｃｈ ＭＯＳトランジスタＭＴ４０のドレインに接続され、ゲートに制御端子ＰＶＣＯＮ２から出力される第２の制御信号が抵抗Ｒ４７を介して入力される。
Ｎｃｈ ＭＯＳトランジスタＭＴ４０は、ドレインがＮｃｈ ＭＯＳトランジスタＭＴ３９のソースに接続され、ソースがＮｃｈ ＭＯＳトランジスタＭＴ４１のドレインに接続され、ゲートに制御端子ＰＶＣＯＮ２から出力される第２の制御信号が抵抗Ｒ４８を介して入力される。
Ｎｃｈ ＭＯＳトランジスタＭＴ４１は、ドレインがＮｃｈ ＭＯＳトランジスタＭＴ４０のソースに接続され、ソースがＮｃｈ ＭＯＳトランジスタＭＴ４２のドレインに接続され、ゲートに制御端子ＰＶＣＯＮ２から出力される第２の制御信号が抵抗Ｒ４９を介して入力される。
Ｎｃｈ ＭＯＳトランジスタＭＴ４２は、ドレインがＮｃｈ ＭＯＳトランジスタＭＴ４１のソースに接続され、ソースが接地端子ＰＧＮＤに接続され、ゲートに制御端子ＰＶＣＯＮ２から出力される第２の制御信号が抵抗Ｒ５０を介して入力される。
抵抗Ｒ４７は、一端が制御端子ＰＶＣＯＮ２に接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ３９のゲートに接続される。抵抗Ｒ４８は、一端が制御端子ＰＶＣＯＮ２に接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ４０のゲートに接続される。抵抗Ｒ４９は、一端が制御端子ＰＶＣＯＮ２に接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ４１のゲートに接続される。抵抗Ｒ５０は、一端が制御端子ＰＶＣＯＮ２に接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ４２のゲートに接続される。
抵抗Ｒ５１は、一端がＮｃｈ ＭＯＳトランジスタＭＴ３９のバックゲートに接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ３９のソース及びＮｃｈ ＭＯＳトランジスタＭＴ４０のドレインに接続される。抵抗Ｒ５２は、一端がＮｃｈ ＭＯＳトランジスタＭＴ４０のバックゲートに接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ３９のソース及びＮｃｈ ＭＯＳトランジスタＭＴ４０のドレインに接続される。
抵抗Ｒ５３は、一端がＮｃｈ ＭＯＳトランジスタＭＴ４１のバックゲートに接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ４１のソース及びＮｃｈ ＭＯＳトランジスタＭＴ４２のドレインに接続される。抵抗Ｒ５４は、一端がＮｃｈ ＭＯＳトランジスタＭＴ４２のバックゲートに接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ４１のソース及びＮｃｈ ＭＯＳトランジスタＭＴ４２のドレインに接続される。
Ｎｃｈ ＭＯＳトランジスタＭＴ４３乃至ＭＴ４６は、ＲＦ端子ＰＲＦ２と接地端子ＰＧＮＤの間に４段カスコード接続（縦続接続）される。Ｎｃｈ ＭＯＳトランジスタＭＴ４３乃至ＭＴ４６は、制御端子ＰＶＣＯＮ１から出力される“Ｈｉｇｈ”レベルの第１の制御信号をゲートに入力し、その信号にもとづいて、オンしてＲＦ端子ＰＲＦ２を低電位側電源（接地電位）に設定するシャントＦＥＴである。
Ｎｃｈ ＭＯＳトランジスタＭＴ４３は、ドレインがＲＦ端子ＰＲＦ２に接続され、ソースがＮｃｈ ＭＯＳトランジスタＭＴ４４のドレインに接続され、ゲートに制御端子ＰＶＣＯＮ１から出力される第１の制御信号が抵抗Ｒ５５を介して入力される。
Ｎｃｈ ＭＯＳトランジスタＭＴ４４は、ドレインがＮｃｈ ＭＯＳトランジスタＭＴ４３のソースに接続され、ソースがＮｃｈ ＭＯＳトランジスタＭＴ４５のドレインに接続され、ゲートに制御端子ＰＶＣＯＮ１から出力される第１の制御信号が抵抗Ｒ５６を介して入力される。
Ｎｃｈ ＭＯＳトランジスタＭＴ４５は、ドレインがＮｃｈ ＭＯＳトランジスタＭＴ４４のソースに接続され、ソースがＮｃｈ ＭＯＳトランジスタＭＴ４６のドレインに接続され、ゲートに制御端子ＰＶＣＯＮ１から出力される第１の制御信号が抵抗Ｒ５７を介して入力される。
Ｎｃｈ ＭＯＳトランジスタＭＴ４６は、ドレインがＮｃｈ ＭＯＳトランジスタＭＴ４５のソースに接続され、ソースが接地端子ＰＧＮＤに接続され、ゲートに制御端子ＰＶＣＯＮ１から出力される第１の制御信号が抵抗Ｒ５８を介して入力される。
抵抗Ｒ５５は、一端が制御端子ＰＶＣＯＮ１に接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ４３のゲートに接続される。抵抗Ｒ５６は、一端が制御端子ＰＶＣＯＮ１に接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ４４のゲートに接続される。抵抗Ｒ５７は、一端が制御端子ＰＶＣＯＮ１に接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ４５のゲートに接続される。抵抗Ｒ５８は、一端が制御端子ＰＶＣＯＮ１に接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ４６のゲートに接続される。
抵抗Ｒ５９は、一端がＮｃｈ ＭＯＳトランジスタＭＴ４３のバックゲートに接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ４３のソース及びＮｃｈ ＭＯＳトランジスタＭＴ４４のドレインに接続される。抵抗Ｒ６０は、一端がＮｃｈ ＭＯＳトランジスタＭＴ４４のバックゲートに接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ４３のソース及びＮｃｈ ＭＯＳトランジスタＭＴ４４のドレインに接続される。
抵抗Ｒ６１は、一端がＮｃｈ ＭＯＳトランジスタＭＴ４５のバックゲートに接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ４５のソース及びＮｃｈ ＭＯＳトランジスタＭＴ４６のドレインに接続される。抵抗Ｒ６２は、一端がＮｃｈ ＭＯＳトランジスタＭＴ４６のバックゲートに接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ４５のソース及びＮｃｈ ＭＯＳトランジスタＭＴ４６のドレインに接続される。
抵抗Ｒ３１乃至６２は、例えば５ｋΩから１００ｋΩ、好ましくは略２０ｋΩの抵抗値を有し、層間絶縁膜上（フィールド上とも呼称される）に形成された多結晶シリコン膜や金属サーメット膜などを用いるのが好ましい。
ここで、本実施例の高周波スイッチ回路３０ｃでは、接地端子ＰＧＮＤに接続する接地線と、ＲＦ端子ＰＲＦ１、ＲＦ端子ＰＲＦ２、及び共通ＲＦ端子ＰＲＦＣＯＭに接続する信号線とは交差する部分がない。
図５に示すように、本実施例のスルーＦＥＴ、シャントＦＥＴがオフ時の信号の流れを示す模式図では、スルーＦＥＴの場合、スルーＦＥＴの共通ＲＦ端子側のブロックＡとスルーＦＥＴのＲＦ端子側であるブロックＢとは分離されている。このため、スルーＦＥＴがオフしているとき、ブロックＡに高周波信号が入力されても、スルーＦＥＴのバックゲートを介する信号の漏れを抑制することができ、端子間のアイソレーションの劣化が生じない。シャントＦＥＴの場合、シャントＦＥＴのＲＦ端子側のブロックＡとシャントＦＥＴの接地端子側であるブロックＢとは分離されている。このため、シャントＦＥＴがオフしているとき、ブロックＡに高周波信号が入力されても、スルーＦＥＴのバックゲートを介する信号の漏れを抑制することができ、端子間のアイソレーションの劣化が生じない。
図６に示すように、比較例のスルーＦＥＴ、シャントＦＥＴがオフ時の信号の流れを示す模式図では、接地用として設けられるワイヤボンディングのインダクタンス成分などによりインピーダンスが大きくなる場合、スルーＦＥＴ、シャントＦＥＴのバックゲートに設けられた高抵抗の抵抗を介して、信号の漏れが発生し、端子間のアイソレーションが劣化する。なお、比較例のスルーＦＥＴ、シャントＦＥＴでは、バックゲートに設けられる抵抗の他端（バックゲートとは逆側）が互いに接続される。
上述したように、本実施例の高周波スイッチ回路では、Ｎｃｈ ＭＯＳトランジスタＭＴ３１乃至４６、抵抗Ｒ３１乃至６２、共通ＲＦ端子ＰＲＦＣＯＭ、ＲＦ端子ＰＲＦ１、ＲＦ端子ＰＲＦ２、制御端子ＰＶＣＯＮ１、及び制御端子ＰＶＣＯＮ２が設けられる。Ｎｃｈ ＭＯＳトランジスタＭＴ３１乃至ＭＴ３４は、ＲＦ端子ＰＲＦ１と共通ＲＦ端子ＰＲＦＣＯＭの間に４段カスコード接続されるスルーＦＥＴである。Ｎｃｈ ＭＯＳトランジスタＭＴ３５乃至ＭＴ３８は、共通ＲＦ端子ＰＲＦＣＯＭとＲＦ端子ＰＲＦ２の間に４段カスコード接続されるスルーＦＥＴである。Ｎｃｈ ＭＯＳトランジスタＭＴ３９乃至ＭＴ４２は、ＲＦ端子ＰＲＦ１と接地端子ＰＧＮＤの間に４段カスコード接続されるシャントＦＥＴである。Ｎｃｈ ＭＯＳトランジスタＭＴ４３乃至ＭＴ４６は、ＲＦ端子ＰＲＦ２と接地端子ＰＧＮＤの間に４段カスコード接続されるシャントＦＥＴである。一端がＮｃｈ ＭＯＳトランジスタＭＴ３１のバックゲートに接続される抵抗Ｒ３５と一端がＮｃｈ ＭＯＳトランジスタＭＴ３２のバックゲートに接続される抵抗Ｒ３６は、他端がＮｃｈ ＭＯＳトランジスタＭＴ３１とＮｃｈ ＭＯＳトランジスタＭＴ３２の間の端子に接続される。一端がＮｃｈ ＭＯＳトランジスタＭＴ３３のバックゲートに接続される抵抗Ｒ３７と一端がＮｃｈ ＭＯＳトランジスタＭＴ３４のバックゲートに接続される抵抗Ｒ３８は、他端がＮｃｈ ＭＯＳトランジスタＭＴ３７とＮｃｈ ＭＯＳトランジスタＭＴ３８の間の端子に接続される。一端がＮｃｈ ＭＯＳトランジスタＭＴ３５のバックゲートに接続される抵抗Ｒ４３と一端がＮｃｈ ＭＯＳトランジスタＭＴ３６のバックゲートに接続される抵抗Ｒ４４は、他端がＮｃｈ ＭＯＳトランジスタＭＴ３５とＮｃｈ ＭＯＳトランジスタＭＴ３６の間の端子に接続される。一端がＮｃｈ ＭＯＳトランジスタＭＴ３７のバックゲートに接続される抵抗Ｒ４５と一端がＮｃｈ ＭＯＳトランジスタＭＴ３８のバックゲートに接続される抵抗Ｒ４６は、他端がＮｃｈ ＭＯＳトランジスタＭＴ３７とＮｃｈ ＭＯＳトランジスタＭＴ３８の間の端子に接続される。一端がＮｃｈ ＭＯＳトランジスタＭＴ３９のバックゲートに接続される抵抗Ｒ５１と一端がＮｃｈ ＭＯＳトランジスタＭＴ４０のバックゲートに接続される抵抗Ｒ５２は、他端がＮｃｈ ＭＯＳトランジスタＭＴ３９とＮｃｈ ＭＯＳトランジスタＭＴ４０の間の端子に接続される。一端がＮｃｈ ＭＯＳトランジスタＭＴ４１のバックゲートに接続される抵抗Ｒ５３と一端がＮｃｈ ＭＯＳトランジスタＭＴ４２のバックゲートに接続される抵抗Ｒ５４は、他端がＮｃｈ ＭＯＳトランジスタＭＴ４１とＮｃｈ ＭＯＳトランジスタＭＴ４２の間の端子に接続される。一端がＮｃｈ ＭＯＳトランジスタＭＴ４３のバックゲートに接続される抵抗Ｒ５９と一端がＮｃｈ ＭＯＳトランジスタＭＴ４４のバックゲートに接続される抵抗Ｒ６０は、他端がＮｃｈ ＭＯＳトランジスタＭＴ４３とＮｃｈ ＭＯＳトランジスタＭＴ４４の間の端子に接続される。一端がＮｃｈ ＭＯＳトランジスタＭＴ４５のバックゲートに接続される抵抗Ｒ６１と一端がＮｃｈ ＭＯＳトランジスタＭＴ４６のバックゲートに接続される抵抗Ｒ６２は、他端がＮｃｈ ＭＯＳトランジスタＭＴ４５とＮｃｈ ＭＯＳトランジスタＭＴ４６の間の端子に接続される。接地端子ＰＧＮＤに接続する接地線と、ＲＦ端子ＰＲＦ１、ＲＦ端子ＰＲＦ２、及び共通ＲＦ端子ＰＲＦＣＯＭに接続する信号線とは交差する部分がない。接地端子ＰＧＮＤに接続する接地線と、ＲＦ端子ＰＲＦ１、ＲＦ端子ＰＲＦ２、及び共通ＲＦ端子ＰＲＦＣＯＭに接続する信号線とは交差する部分がない。スルーＦＥＴ、シャントＦＥＴは、ＯＦＦのときに、それぞれ２段カスコード接続されるブロックＡとブロックＢに分離される。
このため、信号線と接地線の交差部分による寄生容量起因の信号漏れが発生しない。また、スルーＦＥＴ、シャントＦＥＴがＯＦＦのときに、バックゲートを介する信号の漏れを抑制することができる。したがって、従来よりも通過特性及びアイソレーション特性を向上させることができる。
なお、本実施例では、スルーＦＥＴ及びシャントＦＥＴの構成を２段カスコード接続したブロックを２つ縦続接続しているが、ｍ個（ただし、ｍは３以上）縦続接続してもよい。また、スルーＦＥＴ及びシャントＦＥＴの構成を３段カスコード接続したブロックを用いてもよい。
次に、本発明の実施例４に係る高周波スイッチ回路について、図面を参照して説明する。図７は高周波スイッチ回路の構成を示す回路図である。本実施例では、スルーＦＥＴ及びをシャントＦＥＴのバックゲートの抵抗の接続だけを変更している。
以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
図７に示すように、高周波スイッチ回路３０ｄには、Ｎｃｈ ＭＯＳトランジスタＭＴ１乃至４、抵抗Ｒ１乃至９、共通ＲＦ端子ＰＲＦＣＯＭ、ＲＦ端子ＰＲＦ１、ＲＦ端子ＰＲＦ２、制御端子ＰＶＣＯＮ１、及び制御端子ＰＶＣＯＮ２が設けられる。
高周波スイッチ回路３０ｄは、ＳＰＤＴスイッチであり、例えば携帯電話用アンテナスイッチとして用いられる。抵抗Ｒ６は、一端がＮｃｈ ＭＯＳトランジスタＭＴ３のバックゲートに接続され、他端が接地端子ＰＧＮＤに接続される。抵抗Ｒ８は、一端がＮｃｈ ＭＯＳトランジスタＭＴ４のバックゲートに接続され、他端が接地端子ＰＧＮＤに接続される。
ここで、本実施例の高周波スイッチ回路３０ｄでは、接地端子ＰＧＮＤに接続する接地線と、ＲＦ端子ＰＲＦ１、ＲＦ端子ＰＲＦ２、及び共通ＲＦ端子ＰＲＦＣＯＭに接続する信号線とは交差する部分がない。このため、交差部分による寄生容量起因の信号漏れが発生しない。
上述したように、本実施例の高周波スイッチ回路では、Ｎｃｈ ＭＯＳトランジスタＭＴ１乃至４、抵抗Ｒ１乃至９、共通ＲＦ端子ＰＲＦＣＯＭ、ＲＦ端子ＰＲＦ１、ＲＦ端子ＰＲＦ２、制御端子ＰＶＣＯＮ１、及び制御端子ＰＶＣＯＮ２が設けられる。抵抗Ｒ１は、一端が制御端子ＰＶＣＯＮ１に接続され、他端がスルーＦＥＴであるＮｃｈ ＭＯＳトランジスタＭＴ１のゲートに接続される。抵抗Ｒ２は、一端がＮｃｈ ＭＯＳトランジスタＭＴ１のバックゲートに接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ１のソース及びドレインの他方（共通ＲＦ端子ＰＲＦＣＯＭ側の端子）に接続される。抵抗Ｒ３は、一端が制御端子ＰＶＣＯＮ２に接続され、他端がスルーＦＥＴであるＮｃｈ ＭＯＳトランジスタＭＴ２のゲートに接続される。抵抗Ｒ４は、一端がＮｃｈ ＭＯＳトランジスタＭＴ２のバックゲートに接続され、他端がＮｃｈ ＭＯＳトランジスタＭＴ２のソース及びドレインの他方（共通ＲＦ端子ＰＲＦＣＯＭ側の端子）に接続される。抵抗Ｒ５は、一端が制御端子ＰＶＣＯＮ２に接続され、他端がシャントＦＥＴであるＮｃｈ ＭＯＳトランジスタＭＴ３のゲートに接続される。抵抗Ｒ６は、一端がＮｃｈ ＭＯＳトランジスタＭＴ３のバックゲートに接続され、他端が接地端子ＰＧＮＤに接続される。抵抗Ｒ７は、一端が制御端子ＰＶＣＯＮ１に接続され、他端がシャントＦＥＴであるＮｃｈ ＭＯＳトランジスタＭＴ４のゲートに接続される。抵抗Ｒ８は、一端がＮｃｈ ＭＯＳトランジスタＭＴ４のバックゲートに接続され、他端が接地端子ＰＧＮＤに接続される。接地端子ＰＧＮＤに接続する接地線と、ＲＦ端子ＰＲＦ１、ＲＦ端子ＰＲＦ２、及び共通ＲＦ端子ＰＲＦＣＯＭに接続する信号線とは交差する部分がない。
このため、信号線と接地線の交差部分による寄生容量起因の信号漏れが発生しない。したがって、従来よりも通過特性及びアイソレーション特性を向上させることができる。
本発明は、上記実施例に限定されるものではなく、発明の趣旨を逸脱しない範囲で、種々、変更してもよい。
例えば、実施例では、ＳＰＤＴスイッチに適用したが、ＳＰｎＴ（poleが１個で、throwがｎ個（ｎが３以上））のスイッチ回路やｍPｎＴ（poleがｍ個（ｍが２以上）で、throwがｎ個（ｎが２以上））のスイッチ回路に適用することができる。
本発明は、以下の付記に記載されているような構成が考えられる。
（付記１） ＲＦ端子とＲＦ共通端子の間にカスコード接続された第１乃至第４のスルートランジスタと、一端が前記第１のスルートランジスタのゲートに接続された第１の抵抗と、一端が前記第２のスルートランジスタのゲートに接続された第２の抵抗と、一端が前記第３のスルートランジスタのゲートに接続された第３の抵抗と、一端が前記第４のスルートランジスタのゲートに接続され、他端が第１乃至第３の抵抗の他端に接続された第４の抵抗と、一端が前記第１のスルートランジスタのバックゲートに接続され、他端が前記第２のスルートランジスタ側の前記第１のスルートランジスタの端子に接続された第５の抵抗と、一端が前記第２のスルートランジスタのバックゲートに接続され、他端が前記第１のスルートランジスタ側の前記第２のスルートランジスタの端子に接続された第６の抵抗と、一端が前記第３のスルートランジスタのバックゲートに接続され、他端が前記第４のスルートランジスタ側の前記第３のスルートランジスタの端子に接続された第７の抵抗と、一端が前記第４のスルートランジスタのバックゲートに接続され、他端が前記第３のスルートランジスタ側の前記第４のスルートランジスタの端子に接続された第８の抵抗とを具備する高周波スイッチ回路。
（付記２） 前記ＲＦ端子と接地端子の間にカスコード接続された第１乃至第４のシャントトランジスタと、一端が前記第１のシャントトランジスタのゲートに接続された第９の抵抗と、一端が前記第２のシャントトランジスタのゲートに接続された第１０の抵抗と、一端が前記第３のシャントトランジスタのゲートに接続された第１１の抵抗と、一端が前記第４のシャントトランジスタのゲートに接続され、他端が第９乃至第１１の抵抗の他端に接続された第１２の抵抗と、一端が前記第１のシャントトランジスタのバックゲートに接続され、他端が前記第２のシャントトランジスタ側の前記第１のシャントトランジスタの端子に接続された第１３の抵抗と、一端が前記第２のシャントトランジスタのバックゲートに接続され、他端が前記第１のシャントトランジスタ側の前記第２のシャントトランジスタの端子に接続された第１４の抵抗と、一端が前記第３のシャントトランジスタのバックゲートに接続され、他端が前記第４のシャントトランジスタ側の前記第３のシャントトランジスタの端子に接続された第１５の抵抗と、一端が前記第４のシャントトランジスタのバックゲートに接続され、他端が前記第３のシャントトランジスタ側の前記第４のシャントトランジスタの端子に接続された第１６の抵抗とを具備する付記１に記載の高周波スイッチ回路。
（付記３） 前記トランジスタは、ノーマリィオフ型ＭＩＳＦＥＴ或いはＭＯＳＦＥＴであることを特徴とする付記１或いは２に記載の高周波スイッチ回路。
本発明の実施例１に係る高周波スイッチ回路の構成を示す回路図。 本発明の実施例１に係る従来の高周波スイッチ回路の構成を示す回路図。 本発明の実施例２に係る高周波スイッチ回路の構成を示す回路図。 本発明の実施例３に係る高周波スイッチ回路の構成を示す回路図。 本発明の実施例３に係る本実施例のスルーＦＥＴ、シャントＦＥＴがオフの時の信号の流れを示す模式図。 本発明の実施例３に係る比較例のスルーＦＥＴ、シャントＦＥＴがオフの時の信号の流れを示す模式図。 本発明の実施例４に係る高周波スイッチ回路の構成を示す回路図。
符号の説明
３０、３０ａ、３０ｂ、３０ｃ、３０ｄ 高周波スイッチ回路（ＳＰＤＴ）
ＨＫ１〜３ 信号線と接地線の交差部
ＭＴ１〜４、ＭＴ１１〜１８、ＭＴ３１〜４６ Ｎｃｈ ＭＯＳトランジスタ
ＰＧＮＤ 接地端子
ＰＲＦＣＯＭ 共通ＲＦ端子
ＰＲＦ１、ＰＲＦ２ ＲＦ端子
ＰＶＣＯＮ１、ＰＶＣＯＮ２ 制御端子
Ｒ１〜９、Ｒ１１〜２６、Ｒ３１〜６２ 抵抗

Claims (5)

  1. スルートランジスタと、
    前記スルートランジスタのゲート側に設けられた第１の抵抗と、
    一端が前記スルートランジスタのバックゲートに接続され、他端が前記スルートランジスタのソース或いはドレインに接続された第２の抵抗と、
    を具備することを特徴とする高周波スイッチ回路。
  2. シャントトランジスタと、
    前記シャントトランジスタのゲート側に設けられた第３の抵抗と、
    一端が前記シャントトランジスタのバックゲートに接続され、他端が前記シャントトランジスタのソース或いはドレインに接続された第４の抵抗と、
    を具備することを特徴とする請求項１に記載の高周波スイッチ回路。
  3. ＲＦ端子とＲＦ共通端子の間にカスコード接続された第１及び第２のスルートランジスタと、
    一端が前記第１のスルートランジスタのゲートに接続された第１の抵抗と、
    一端が前記第２のスルートランジスタのゲートに接続され、他端が第１の抵抗の他端に接続された第２の抵抗と、
    一端が前記第１のスルートランジスタのバックゲートに接続され、他端が前記第２のスルートランジスタ側の前記第１のスルートランジスタの端子に接続された第３の抵抗と、
    一端が前記第２のスルートランジスタのバックゲートに接続され、他端が前記第１のスルートランジスタ側の前記第２のスルートランジスタの端子に接続された第４の抵抗と、
    を具備することを特徴とする高周波スイッチ回路。
  4. 前記ＲＦ端子と接地端子の間にカスコード接続された第１及び第２のシャントトランジスタと、
    一端が前記第１のシャントランジスタのゲートに接続された第５の抵抗と、
    一端が前記第２のシャントトランジスタのゲートに接続され、他端が第５の抵抗の他端に接続された第６の抵抗と、
    一端が前記第１のシャントトランジスタのバックゲートに接続され、他端が前記第２のシャントトランジスタ側の前記第１のシャントトランジスタの端子に接続された第７の抵抗と、
    一端が前記第２のシャントトランジスタのバックゲートに接続され、他端が前記第１のシャントトランジスタ側の前記第２のシャントトランジスタの端子に接続された第８の抵抗と、
    を具備することを特徴とする請求項３に記載の高周波スイッチ回路。
  5. 前記トランジスタは、ノーマリィオフ型ＭＩＳＦＥＴ或いはＭＯＳＦＥＴであることを特徴とする請求項１乃至４のいずれか１項に記載の高周波スイッチ回路。
JP2007137843A 2007-05-24 2007-05-24 高周波スイッチ回路 Pending JP2008294726A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007137843A JP2008294726A (ja) 2007-05-24 2007-05-24 高周波スイッチ回路
US12/123,819 US20080290928A1 (en) 2007-05-24 2008-05-20 Switching circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007137843A JP2008294726A (ja) 2007-05-24 2007-05-24 高周波スイッチ回路

Publications (1)

Publication Number Publication Date
JP2008294726A true JP2008294726A (ja) 2008-12-04

Family

ID=40071834

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007137843A Pending JP2008294726A (ja) 2007-05-24 2007-05-24 高周波スイッチ回路

Country Status (2)

Country Link
US (1) US20080290928A1 (ja)
JP (1) JP2008294726A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013501429A (ja) * 2009-07-30 2013-01-10 クゥアルコム・インコーポレイテッド 均一電圧分布のためバイアス抵抗器を備えるスイッチ
JP2013501410A (ja) * 2009-07-28 2013-01-10 クゥアルコム・インコーポレイテッド 改良されたバイアスを備えるスイッチ
US10211830B2 (en) 2017-04-28 2019-02-19 Qualcomm Incorporated Shunt termination path
US10693231B2 (en) 2017-09-11 2020-06-23 Qualcomm Incorporated Transmit/receive switching circuit

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9240770B2 (en) * 2013-03-15 2016-01-19 Rf Micro Devices, Inc. Harmonic cancellation circuit for an RF switch branch
CN103595385A (zh) * 2013-11-25 2014-02-19 中国科学院微电子研究所 一种iii-v族mosfet器件的射频开关电路
CN104935316B (zh) * 2014-03-21 2018-08-31 博通集成电路（上海）股份有限公司 用于控制收发通路切换的射频开关、射频系统和操作方法
US9991889B2 (en) 2016-02-09 2018-06-05 Psemi Corporation High throw-count RF switch
US10715133B1 (en) 2019-05-30 2020-07-14 Qorvo Us, Inc. Radio frequency switch
US11700028B2 (en) * 2020-02-26 2023-07-11 Dsp Group Ltd. Transmit receive radio frequency switch

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2964975B2 (ja) * 1997-02-26 1999-10-18 日本電気株式会社 高周波スイッチ回路
US6804502B2 (en) * 2001-10-10 2004-10-12 Peregrine Semiconductor Corporation Switch circuit and method of switching radio frequency signals
US6882829B2 (en) * 2002-04-02 2005-04-19 Texas Instruments Incorporated Integrated circuit incorporating RF antenna switch and power amplifier
TW200620822A (en) * 2004-12-08 2006-06-16 Airoha Tech Corp Switching circuits
JP2006332778A (ja) * 2005-05-23 2006-12-07 Matsushita Electric Ind Co Ltd 高周波スイッチ回路およびこれを用いた半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013501410A (ja) * 2009-07-28 2013-01-10 クゥアルコム・インコーポレイテッド 改良されたバイアスを備えるスイッチ
JP2013501429A (ja) * 2009-07-30 2013-01-10 クゥアルコム・インコーポレイテッド 均一電圧分布のためバイアス抵抗器を備えるスイッチ
US10211830B2 (en) 2017-04-28 2019-02-19 Qualcomm Incorporated Shunt termination path
US10693231B2 (en) 2017-09-11 2020-06-23 Qualcomm Incorporated Transmit/receive switching circuit
US10910714B2 (en) 2017-09-11 2021-02-02 Qualcomm Incorporated Configurable power combiner and splitter

Also Published As

Publication number Publication date
US20080290928A1 (en) 2008-11-27

Similar Documents

Publication Publication Date Title
JP2008294726A (ja) 高周波スイッチ回路
JP4342569B2 (ja) 高周波スイッチ回路
US8044540B2 (en) Systems and methods for a SPDT switch or SPMT switch with transformer
TW201438414A (zh) 藉由使用在射頻前端模組中之單刀三擲開關以減少在低雜訊放大器旁路模式中之插入損耗
JP2006511179A (ja) スイッチおよびスイッチ制御方法
JP2005136948A (ja) アンテナスイッチ回路
WO2017092682A1 (zh) 多路径开关电路、芯片及通信终端
JP2006025062A (ja) 高周波スイッチ回路
KR101952857B1 (ko) 스위칭 회로 및 이를 포함하는 고주파 스위치
US10103722B2 (en) Differential switch circuit
KR20100049002A (ko) 상호변조 왜곡을 감소시키기 위해 선택가능한 위상 시프팅 모드를 갖는 스위칭 디바이스
US8575991B2 (en) Switching circuit sharing a resistor for switching devices
KR101616597B1 (ko) 고주파 스위치
JP2008109591A (ja) 半導体スイッチ集積回路
JP2012074890A (ja) スイッチ及びスイッチの制御方法
JP5714886B2 (ja) 高周波スイッチ
JP2006173868A (ja) 可変減衰器
JP6466872B2 (ja) 通信回路
JP2010028361A (ja) 高周波信号用スイッチ回路
KR20150073274A (ko) 고주파 스위치
CN107579729B (zh) 差动式开关电路
JP2019145913A (ja) フロントエンド回路
TWI538398B (zh) 包含串聯、分路、返回電晶體的平衡式開關
JP2006270630A (ja) スイッチ回路装置
JP4339323B2 (ja) スイッチング回路、スイッチングモジュール及びスイッチング回路の制御方法