TW200917476A - Superjunction structures for power devices and methods of manufacture - Google Patents

Superjunction structures for power devices and methods of manufacture Download PDF

Info

Publication number
TW200917476A
TW200917476A TW097136309A TW97136309A TW200917476A TW 200917476 A TW200917476 A TW 200917476A TW 097136309 A TW097136309 A TW 097136309A TW 97136309 A TW97136309 A TW 97136309A TW 200917476 A TW200917476 A TW 200917476A
Authority
TW
Taiwan
Prior art keywords
region
column
zone
type
active
Prior art date
Application number
TW097136309A
Other languages
English (en)
Inventor
Joseph A Yedinak
Jae-Gil Lee
Ho-Cheol Jang
Chong-Man Yun
Praveen Muraleedharan Shenoy
Christopher L Rexer
Changwook Kim
Jonghun Lee
Jason M Higgs
Dwayne S Reichl
Joelle Sharp
Qi Wang
Yongsub Kim
Jungkil Lee
Mark L Rinehimer
Jinyoung Jung
Original Assignee
Fairchild Semiconductor
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor filed Critical Fairchild Semiconductor
Publication of TW200917476A publication Critical patent/TW200917476A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

200917476 九、發明說明： 【發明所屬之技術領域】 參考相關申請案 本案請求美國臨時專利申請案第60/974,433號，申請曰 5 2007年9月21日之權益，該案全文以引用方式併入此處用於 各項目的。 發明領域 大致上本發明係關於半導體技術，特別係關於改良式 功率半導體元件諸如電晶體及二極體及其製法之多個實施例。 10 【先前技術】 發明背景 功率電子用途中之關鍵組件為固態開關。由汽車用途 之點火控制至電池作動之消費者電子裝置，至工業應用之 功率換流器，需要有可最理想地符合特殊應用需求之功率 15開關。固態開關例如包括功率金氧半導體場效電晶體(功率 MOSFET)、絕緣閘極雙極電晶體(IGBT)及各類型閘流器持 續出現來滿足此項需求。以功率MOSFET為例，例如於多 項其它技術中’已經發展出具有橫向通道之雙重擴散結構 (DMOS)(例如Blanchard等人之美國專利第4,682,405號）、有 2〇溝渠之閘極結構(例如Mo等人之美國專利第6,429,481號）， 及於電晶體漂移區用於電荷平衡之多項技術（例如Temple 之美國專利第4,941,026號、（：1^11之美國專利第5,216,275 號，及Neilson之美國專利第6,〇81，〇〇9號）來解決各項不同的 且經常係彼此互相競爭的效能要求。 200917476 功率開關之若干界定的效能特性為其開-電阻、擊穿電 壓及切換速度。依據特定應用需求而定，對各項效能標準 有不同的強調之處。舉例言之，用於大於約300-400伏特之 功率用途，IGBT比較功率MOSFET具有特有之較低開-電 5 阻’但由於其關閉特性較慢，故其切換速度較低。因此， 用於要求低開-電阻之具有低切換頻率之大於4〇〇伏特之用 途，IGBT為較佳開關，而功率MOSFET經常為用於相對較 高頻率用途之首選元件。若以給定應用之頻率要求指定所 使用之開關類型，則電壓要求決定特定開關之結構組成。 10舉例言之，以功率MOSFET為例，由於汲極至源極開_電阻 R.sub.DScm與擊穿電壓間之比例關係，改良電晶體之電壓 效能同時維持低RDSQn構成一項挑戰。已經開發出電晶體漂 移區之各種電荷平衡結構來解決此項挑戰，成功度不等。 元件效能參數也受到模具之製造方法及包裝之影響。 15曾經試圖藉由開發多項改良之加工及包裝技術來解決其中 若干挑戰。 無論係於超級可攜式消費者電子產品或於通訊系統中 之路由器及集線器，隨著電子業的擴充，功率開關之多項 用途持續成長。因此功率開關仍然為有高度發展潛力之一 20 種半導體裝置。 【發明内容】 發明概要 根據本發明之實施例，一種功率元件包含一作動區及 圍繞該作動區之一終端區；及具有第一傳導型之及第二傳 200917476 導型之多根柱交替排列於各該作動區及終端區，其中 作動區及終端區之第—傳導型柱具有實質上相等寬片，… 於該作動區之第二傳導型柱具有比於該終端區之第:傳= 型柱更小的寬度，因此於該作動區及終端區各自之 衡條件結果導致於終端區比於作動區更高的擊穿電壓订、’ 於一變化例中，第-傳導型為p型及第二傳導型為N型。 p型於另—個變化例中’第—傳導型為N型及第二傳導型為 10 於另-變化例料型之私自包 :=之-溝渠’_藉形成第二傳導型— 於另一變化例中，作動區中之第— 終端區中第一傳導性㈣質上相同的摻雜輪廓=具有於 15 於另-變化例中，作動區包括延伸於 傳導型柱中之至少—者上方之一平坦_結^之第二 -傳導雜中之至少_者内部_ 中之第 20 於另-變化例中，作動區並未包括她結構。 二傳導型柱之任-者上方之懸結構。伸於作動區中第 於另―變化例中，於作動區之第 狀，於終端區之多根第一傳導型 ，導型柱為條紋紋 動區。 系以同心方式圍繞該作 於另—變化例中，於該作動 導型柱為同心。 °° ，、、'端區之多根第一傳 8 200917476 於另-變化例中，多根第—傳導型柱具有作動桂延伸 之終端柱，以及另外多根終端柱係平行於該作動柱。 根據本發明之另一個實施例，一種功率元件包含—作 5 10 15 動區、一過渡區、及圍繞該作動區及該過渡區之—終端區. 以及第—傳導型之第二傳導型之多根柱交替配置於各該^乍 動區及終端區，該過渡區具有介於該作動區與終端區間之 至少-根第-傳導型柱及—根第二傳導型柱，於該作動區 之多根第—傳導型柱係連接至_源極端，於該終端區之多 根第傳導型柱為漂浮，及於鶴渡區之至少—根第—傳 導型柱係透過連接於過渡區之至少一根第一傳導型柱至於 作動區之多根第_傳導型柱之第一傳導型之橋接擴散而連 ,^源極端一，其中該橋接擴散係延伸跨該第二傳導型之 至V練之寬度，於該作動區及終端區之第-傳導型柱 以及於該過渡區之至少一根第—傳導型柱全部皆具有實質 才^寬度’於騎動區之第二傳導型柱具有比於過渡區 、。夕。根第-傳導型柱之寬度更小的寬度’故於作動區 、、品各自之電荷平衡狀況導致於過渡區之擊穿電壓係 高於作動區之擊穿電壓。 〃 ;山個變化例中，於該作動區之第二傳導型柱具有比 ;X端區之第〜傳導型柱更小的寬度，因此於該作動區 及終端區各自> $ _ 電荷平衡條件結果導致於終端區比於作動 區更咼的擊穿電雙。 、；另個父化例中，該作動區包含第一傳導型之本體 品 ' 於°亥本體區中之第二傳導型源極區，其中該橋接 20 200917476 擴散係延伸比該本體區更深。 上類例中’該橋接擴散及該本體區具有實質 區，變化例中’該作動區包含第一傳導型之本體 擴散本齡巾^二科魏_，其中該橋接 歧、伸至比該本體區更淺的深度。 於另一個變化例中，該_ 的#雜濃$。 4接擴散具有_本體區更低 10 於另-個變化例中，第—傳導型為p型及第二傳導型為 於另 個變化例中，第i導型絲型及第 二傳導型為 於另一個變化例中，筮 15
傳導型之柱各自包含實質上 型區彼此隔開。 騎'㈣《二傳導型之柱之N ;㈣化例巾，於該作純及終端區之第一傳導 型柱及於該過渡區之至少— 根第—傳導型柱皆具有實質上 相同之摻雜輪廓資料。 、、 於另一個變化例中，作動區包括延伸於作動區中之第 二傳導型柱中之至少一 勒匕甲之弟 者上方之一平坦閘極結構。 於另一個變化例令，作動區包括延伸至作動區中之第 二傳導型柱中之至少—者肉郝& 弟 、 者内。卩的預定深度之一溝渠閉極結構。 ;另料蝴卜作_並未㈣延伸於作動區 t傳導難之任—者上方之職結構。 20 200917476 於另-個變化例中，於該作動區之多根第一傳導型柱 及於該過渡區之至少一根第一傳導型柱為條紋型，及於該 終端區之多根第一傳導型柱係以同心方式圍繞該作動區及 過渡區。 5 ㈣一個變化例中，於該作動區之終端區之多根第一 傳導型柱及於該過渡區之至少一根第一傳導型柱為同心。 根據本發明之另一個實施例，一種功率元件包含一作 動區及圍繞該作動區之一終端區，多根第一傳導型及第二 傳導型柱父替配置於各該作動區及終端區，於該作動區及 1〇終端區之第-傳導型柱具有實質上相等寬度，且係彼此隔 開實質上相等距離，以及第一傳導型之一表面井區延伸跨 該終端區之第一傳導型柱中之二者或多者之一頂區，該等 表面井區各自係取中於其相對應之第一傳導型柱，以及該 等表面井區中之至少二者具有不同寬度。 15 於一個變化例中，該等表面井區中之二者或多者之寬 度係於遠離該作動區之方向遞減。 於另-變化例中，該等井區中之二者或多者具有相等 寬度。 於另一變化例中，該等井區中之一者或多者之寬度係 2〇 大於該第一傳導型柱之寬度。 於另麦化例中，邊專井區中之一者或多者之寬度係 小於該第一傳導型柱之寬度。 於另一變化例中，該作動區包含第一傳導型之本體 區，以及於該井區之第二傳導型之源極區，其中該本體區 11 200917476 係延伸比該表面井區更深。 於另-變化例中’該作動區包含傳導型之本體 區，以及於該井區之第二傳導型之源極區，其中該本體區 具有比遠表面井區更局的捧雜濃卢。 5 ⑨另—個變化例中，該具有-表面井區跨其頂區之該 等第一傳導型柱中之二者或多者為浮動。 於另-個變化例巾’第—傳導㈣p型及第二傳導型為 N型。 於另-個變化例中’第—傳導型為N型及第二傳導型為 ίο P型。 於另一個變化例中 以P型矽填補之一溝渠， 型區彼此隔開。
’第一傳導型之柱各自包含實質上 溝渠係藉形成第二傳導型之柱之N 15 20 型柱皆具有實質上相同的摻雜輪廓資料 於另-個變化例中，作動區包括延伸於作動區 二傳導型柱中之至少一者上方之一平坦問極結構。 於另-個變化财，作動區包括延伸至作動區 -傳導型柱中之至少―者内部的預定深度之—溝渠_ 於另-個變化财，料區並未包括 ^_構 第二傳導型板之任-者上方之問極結構。作動區1 於另-個變化例中，於作動區之多根第 條紋紋狀，於炊、導型杈為 繞該作動區/、^之多根第—傳導齡係簡心方式圍 12 200917476 於另-個變化例中，於該作動區之終端區之多根第一 傳導型柱為同心。 於另-個變化例中’多根第—傳導型柱具有終端柱， 〃為作動柱之延伸，及另外多根終端柱係平行於該作動區 5之多根第一及第二傳導型柱延伸。 根據本發明之另一個實施例，一種功率元件包含一作 動區及圍繞該作動區之一終端區，多根第-傳導型及第二 傳導型柱交替配置於各該作動區及終端區，於該作動區及 終端區之第-傳導型柱具有實質上相等寬度，且係彼此隔 ⑺開實質上相等距離，以及第一傳導型之一表面井區延伸跨 該終端區之第-傳導型柱中之二者或多者之一頂區，該等 表面井區中之-者或多者相對於其相對應之第一傳導型柱 為偏位’以及該等表面井區中之至少二者具有不同寬度。 农-個變化例中，該等表面井區中之二者或多者共同 15 合併》 於一個變化例中，該等表面井區中之二者或多者之寬 度係於退離該作動區之方向遞減。 於另變化例中，該等井區中之一者或多者之寬度係 大於該第一傳導型柱之寬度。 2〇 於另一變化例中，該等井區中之一者或多者之寬度係 小於該第一傳導型柱之寬度。 根據本發明之另一個實施例，一種功率元件包含一作 動區及圍繞該作動區之一終端區，多根第一傳導型及第二 傳導型柱交替配置於各該作動區及終端區，於該作動區之 13 200917476 第傳v型柱為條紋狀，及於該終端區之第一傳導型柱為 同心，條紋狀第-傳導型柱之終端係與該同心第一傳導型 柱中之第-者隔開而介於其間形成該第二傳導型之一間隙 區’其中並無第一傳導型擴散區係延伸貫穿該間隙區，如 5 此允許該間隙區浮動。 於一個變化例中，至少一個完全浮動平台係插入於該 終端區與間隙區間來提供額外絕緣。 於另-個變化例中，至少一個部分浮動平台係插入於 該終端區與間隙區間來提供額外絕緣。 10 根據本發明之另一個實施例，一種功率元件包含一作 動區及圍繞該作動區之一終端區，多根第一傳導型及第二 傳導型柱交替配置於各該作動區及終端區，於該作動區之 第一傳導型柱為條紋狀，及於該終端區之第一傳導型柱係 同心環繞該作動區配置但非連續，條紋狀第一傳導型柱之 ^終端係與該同心第一傳導型柱中之第一者隔開而介於其間 形成该第二傳導型之一間隙區，其中並無第一傳導型擴散 區係延伸貫穿該間隙區，如此允許該間隙區浮動。 於一個變化例中，至少一個同心配置之終端柱為連續。 於一個變化例中，至少一個完全浮動平台係插入於該 20終端區與間隙區間來提供額外絕緣。 於另一個變化例中，至少一個部分浮動平台係插入於 該終端區與間隙區間來提供額外絕緣。 根據本發明之另一個實施例，一種功率元件包含一作 動區及圍繞該作動區之一終端區，一閘極互連結構電接觸 200917476 該作動區中之多晶矽閘極，一源極互連結構電接觸於該作 動區中之源極區，多個第一及第二傳導型柱交替配置於各 該作動區及終端區，及一多晶矽場板延伸於最接近於該作 動區之終端區中之多個第一及第二導電型柱中之一者或多 5 者上方但與其絕緣，其中該多晶矽場板係連結至該源極互 連結構。 於一個變化例中，部分閘極互連結構係延伸入該終端 區，該多晶矽場板係組配成延伸於該終端區之閘極互連結 構與第二傳導型柱間。 10 於另一個變化例中，第一傳導型擴散區係延伸於順著 該作動區之邊緣區延伸之部分閘極互連結構下方。 根據本發明之另一個實施例，一種功率元件包含一作 動區及圍繞該作動區之一終端區，一閘極互連結構電接觸 該作動區中之多晶石夕閘極，一源極互連結構電接觸於該作 15 動區中之源極區，多個第一及第二傳導型柱交替配置於各 該作動區及終端區，及一多晶矽場板延伸於該終端區及設 置於該終端區與作動區間之一絕緣區中之多個第一及第二 導電型柱中之一者或多者上方但與其絕緣，其中該多晶矽 場板係連結至該源極互連結構。 20 於一個變化例中，部分閘極互連結構係延伸入該絕緣 區’該多晶碎場板係組配成延伸於該絕緣區之閘極互連結 構與第二傳導型柱間。 於一個變化例中，部分閘極互連結構係延伸入該終端 區，該多晶矽場板係組配成延伸於該終端區之閘極互連結 15 200917476 構與第二傳導型柱間。 於另一個變化例中，第一傳導型擴散區係延伸於順著 該作動區之邊緣區延伸之部分閘極互連結構下方。 根據本發明之另一個實施例，一種功率元件包含一作 動區及圍繞6亥作動區之一終端區，多根第一傳導型及第二 傳‘型柱父替配置於各該作動區及終端區，於該作動區之 第一傳導型柱為條紋狀，第一傳導型本體區延伸貫穿該作 動區之第一傳導型條紋狀柱，但止於該作動區之條紋狀第 傳導型柱之末端之前，一個或多個第一傳導型擴散區延 10伸至少部分於該作動區之條紋狀第一傳導型柱中，於該處 為°亥荨本體區並未延伸之部分。 於一個變化例中，至少一個第一傳導型擴散區係橋接 一作動本體區。 於另一個變化例中，並無任一個第一傳導型擴散區橋 15 接一作動本體區。 於另一個變化例中，至少一個第一傳導型擴散區延伸 超出該條紋狀作動柱之末端。 於另一個變化例中，至少一個第一傳導型擴散區係重 合該條紋狀作動柱之末端。 20 於另一個變化例中，至少一個第一傳導型擴散區係包 含於該條紋狀作動柱之末端之邊界以内。 根據本發明之另一個實施例，一種功率元件包含一作 動區及圍繞該作動區之一終端區，多根第一傳導型及第二 傳導型柱交替配置於各該作動區及終端區，及於該終端區 16 200917476 之多個傳導浮動場板，各個浮動場板係延伸於該終端區之 至少-個第—傳導型柱上方但盥立 I其絕緣 5 10 15 20 根據本發明之另一個實施例，一種功率元件包含一作 動區及圍繞該作動區之—終端區，多個第—傳導型及第二 傳導型作純交替配置於該作動區，多㈣—傳導髮及第 —傳導型作動柱延伸人該終端區，多根第—傳導型及第二 傳導型終端柱交替配置於該終端區，多根第—傳導麼及第 傳導型之作紐及終端彳m彼此平行，以及多個第一 導31表面P井％(係以同心方式但具有實質上直角角隅延 jn終端區’多個表面P井環交又於該作動區之第一傳導 型及第二傳導型之作動柱其係由該作動區延伸出之部分， 各個環進-步延伸貫穿並未延伸入該作動區之多根第一傳 導型柱之相對應柱之上表面區。 於-個變化例中，多根第一傳導型及第二傳導麥作動 杈及終端柱係經組配成具有N豐富電荷平衡狀況。 於另-個變化例中，多根第一傳導型作動柱及終端柱 具有實質上相等寬度且倾此隔開實質上相等距離。 ，於另一㈣化例中’多根第—傳導型作動柱及終端柱 之寬度係ΛΙ、於料錄帛—傳導㈣純與終端柱間之間 隔’因而於該作動區及終端區形成_富電荷平衡狀況。 於另-個變化例中’延伸入該終端區之多根第一傳導 型及第二傳導型作動柱部分係經組配而具有Ν豐富電荷平 於另一個變化例中 多根第一傳導型作動柱各自之延 17 200917476 伸入該終端區部分具有於 於另一個變化例中，=作動區方向逐漸縮窄之寬度。 伸入該終顧部分財比&帛傳導型作崎各自之延 根據本發明之另if人該作純部分更狹窄之寬度。 方法包含於第-傳導型2_’—種形成—功率元件之 型摻雜劑至各溝渠底部f-#v 、去々、g 貝上以該第二傳導型石夕材料填 補各溝渠，如此有效料包“植 == 深度及實質上填補各溝渠之石夕材料。傳導型柱之 於一個變化例中，尬4 10 15 20 ^ σ_個或多個溫度週期來擴散出 所植入之摻雜劑。
於另一個變化例中，該第二傳導型植入換雜係夠高而 足以於該柱底部形成Ρ豐富不平衡H 於另-個變化例中，具有相等寬度之柱係以 彼此隔開。 於另-個變化射，該等柱之寬度係小純間之間隔。 於另—個變化例中，該等柱之寬度係大於柱間之間隔。 Μ根據本發明之另—個實施例，-種功率元件包含多根 弟一傳導型及第二傳導型柱交替配置於石夕層，多個第一傳 導型豐富區各自係形成於該等多根第一傳導型柱中之一者 之底部’藉此於該等第—傳導型柱底部形成電荷不平衡狀 況’因此於該等多根第1導型柱底部開始發生突崩擊穿。 根據本發明之另-個實施例種形成—功率元件之 方法包含於一基材上形成第一傳導型第一矽層；植入摻雜 劑而於該第-石夕層上部形成第二傳導型之豐富區；於該第 18 200917476 :石夕層上方形成第-傳導型之第二石夕層；形成延伸貫穿該 第二矽層之溝渠；以及以第二傳導型矽材料 " ，类..巨门 貝貞上填補各 幽於各溝渠中之第二傳導㈣材料之摻雜劑合併 該等豐富區中之至少-者’藉此形成於其底部各自具有比 該柱之其餘部分更高之掺雜濃度之第二傳導型柱。 於—個變化例中，該第二傳導型植入摻雜係夠高而足 以於該柱底部形成ρ豐富不平衡狀況。 ί
於另—個變化例中，具有相等寬度之㈣以相等距離 彼此隔開。 10 於另—個變化例中，該等柱之寬度係小於柱間之間隔。 於另-個變化例巾’該等柱之寬度係大於_之間隔。 於另一個變化例中，該ρ柱係延伸貫穿該ρ豐富區。 根據本發明之另-個實施例，一種功率元件包含一作 動區及圍繞該作動區之-終端區，多根第一傳導型及第二 傳導型作動柱交替配置於該作動區，及多根第_傳導型: 第二傳導型終端柱交替配置於該終端區，該第一傳導型豐 富區係形成於該料根第—傳導型作動柱之全部或一= 集，但未形成於該第一傳導型終端柱。 於-個變化例中’該等豐富區並未順著該等多根第一 20傳導型作動柱之全長延長。 、於另-個變化例中’該等豐富區於順著該等多根第一 傳導型作動柱之長度為非連續 〃於另-個變化例中，該等豐富區並未平行於該等多根 第一傳導型作動柱。 19 200917476 於另一個變化例中，該等豐富區係比該等多根第 導型作動柱更寬。 於另一個變化例中，該等豐富區係比該等多根第 導型作動柱更窄。 寻 於另一個變化例中，該p柱係延伸貫穿該p豐富區。 根據本發明之另一個實施例，一種功率元件包含 動區及圍繞該作動區之一終端區，多根第一傳導型及第二 傳導型作動柱交替配置於該作動區，及多根第—傳導财 傳導型終端柱交替配置於該終端區，該第一傳導型補 f貝區係延伸貝穿該等多根第一傳導型及第二傳導型作動柱 之一部分。 於一個變化例中，該補償區進一步延伸貫穿該等多根 第-傳導型及第二傳導型終端柱之底部。 15 20 ;另個變化例中，該等補償區係經由交插該等多根 傳導型作動柱中之至少二者之_根或多根條紋所形成。 於另個變化例令，該等補償區係經由交插該等多根 第二傳導型作動柱中之至少二者之—根或多根條紋所形成。 於另個變化例中，該等補償區係由行於該等多 根第一傳導型作動柱之一個或多個條紋所形成。 於另一個變化例中，該等p柱係延伸貫穿該等補償區。 據本發月之另—個實施例，—種功率元件包含一作 傳導，圍繞a玄作動區之一終端區，多根第-傳導塑及第二 第交替配置於該作動區，及多根第-傳導型及 ’導呈終編桎交替配置於該終端區，該第二傳導型豐 20 200917476 富區係形成於該等多根第一傳導型作動柱之全部或一子集。 於一個變化例中，該等N豐富區並未順著該等多根第一 傳導型作動柱之全長延長。 於另一個變化例中，該等N豐富區於順著該等多根第一 5 傳導型作動柱之長度為非連續 於另一個變化例中，該等N豐富區並未平行於該等多根 第一傳導型作動柱。 於另一個變化例中，該等豐富區也係形成於該等多根 第一傳導型終端柱之全部或一子集之底部。 10 於另一個變化例中，該等豐富區係比該等多根第一傳 導型作動柱更寬。 於另一個變化例中，該等豐富區係比該等多根第一傳 導型作動柱更窄。 於另一個變化例中，該等N豐富區並未平行於該等多根 15 第一傳導型作動柱。 根據本發明之另一個實施例，一種功率元件包含一作 動區及圍繞該作動區之一終端區，多根第一傳導型及第二 傳導型作動柱交替配置於該作動區，及多根第一傳導型及 第二傳導型終端柱交替配置於該終端區，該第二傳導型豐 20 富區係形成於該等多根第二傳導型作動柱之全部或一子集。 於一個變化例中，該等N豐富區並未順著該等多根第二 傳導型作動柱之全長延長。 於另一個變化例中，該等N豐富區於順著該等多根第二 傳導型作動柱之長度為非連續。 21 200917476 於另一個變化例中，該等N豐富區並未平行於該等多根 第二傳導型作動柱。 於另一個變化例中，該等豐富區也係形成於該等多根 第二傳導型終端柱之全部或一子集之底部。 5 於另一個變化例中，該等豐富區係比該等多根第二傳 導型作動柱更寬。 於另一個變化例中，該等豐富區係比該等多根第二傳 導型作動柱更窄。 於另一個變化例中，該等N豐富區並未平行於該等多根 10 第二傳導型作動柱。 根據本發明之另一個實施例，一種功率元件包含一作 動區及圍繞該作動區之一終端區，多根第一傳導型及第二 傳導型作動柱交替配置於該作動區，及多根第一傳導型及 第二傳導型終端柱交替配置於該終端區，該第二傳導型之 15 一加強區係延伸貫穿該多根第一傳導型及第二傳導型之作 動柱之全部或一部分。 於一個變化例中，該加強區進一步延伸貫穿該等多根 第一傳導型及第二傳導型終端柱之底部。 於另一個變化例中，N豐富區係由交插該等多根第一傳 20 導型作動柱中之至少二柱之一個或多個條紋所形成。 於另一個變化例中，N豐富區係由交插該等多根第二傳 導型作動柱中之至少二柱之一個或多個條紋所形成。 於另一個變化例中，N豐富區係由非平行於該等多根第 一傳導型作動柱之一個或多個條紋所形成。 22 200917476 於另一個變化例中，該等P柱係延伸貫穿該等N豐富區。 根據本發明之另一個實施例，一種功率元件包含一作 動區及圍繞該作動區之一終端區，多根第一傳導型及第二 傳導型作動柱交替配置於該作動區，一閘極襯墊區，及多 5 個多晶矽閘極係於該作動區延伸，其中該等多晶矽閘極中 之預定數目閘極也係延伸入該閘極襯墊區。 於一個變化例中，該功率元件包含延伸於多個多晶石夕 閘極間且重疊多晶矽閘極之井區，該等井區進一步延伸入 該間極概塾區。 10 於另一個變化例中，該功率元件包含用於電連結相鄰 的多晶矽閘極之多晶矽橋接器。 於另一個變化例中，該等多晶矽橋接器係位於該閘極 襯墊區中。 於另一個變化例中，該等多晶石夕橋接器位置係沿該閘 15 極襯墊區之外周邊。 於另一個變化例中，井區係延伸於該等多個多晶矽閘 極之兩相鄰閘極間，其中各個多晶矽橋接器之寬度經選擇 因而於各個多晶矽橋接器之相對兩側上之井區合併。 於另一個變化例中，該閘極襯墊區包括一閘極襯墊金 20 屬，該功率元件進一步包括一閘極轉子金屬於遠離該閘極 襯墊區之方向，由該閘極襯墊金屬之一側延伸出，且係垂 直於該等多個多晶矽閘極之延伸方向。 於另一個變化例中，該功率元件包含多個接點，其各 自係組配成可將閘極轉子金屬接觸該等多個多晶矽閘極中 23 200917476 之一者。 於另一個變化例中，該功率元件包含多個接點，其各 自係組配成可將該閘極襯墊金屬接觸延伸入該閘極襯塾區 之該等多個多晶矽閘極中之一者。 於另一個變化例中，該等多個接點之位置係順著該閘 極襯墊區之外周邊。 於另一個變化例中，該等多個接點係設置成順著延伸 貫穿該閘極襯墊區中段之一列。 根據本發明之另一個實施例，一種功率元件包含於一 1〇半導體區之多個溝渠，於各個溝渠之矽材料使得該矽材料 及延伸於相鄰溝渠間之部分半導體區形成交替傳導型柱， 以及藉一閘極介電層而與該半導體區絕緣之閘極電極，其 中該等溝渠及該閘極介電層係經組配成該閘極介電層並^ 於橫向重疊該等溝渠。 15 20 根據本發明之另一個實施例，一種形成一功率元件之 方法包含於-半導體區形成溝渠；於各溝渠形切材料使 得該矽材料及延伸於相鄰溝渠間之部分半導體區形成六替 傳導型柱;以及形成藉-閘極介電層而與該半導== 之閑極電極’其中該溝渠及該閘極介電層係經組配成該閉 極介電層並未於橫向重疊該溝渠。 甲 根據本發明之另一個實施例，一種銥麻s , 嗯經歷罩住一功率元 件包含一作動區、圍繞該作動區之一终 w , m、沿§亥晶粒之 外周邊之一劃線區，多根第一傳導型及笛_ 久苐一傳導型作動柱 交替配置於該作動區，多根第一傳導细爲结 災及弟二傳導型同心 24 200917476 終端柱配置於該終端區，及多根第—傳導型及第二傳導型 同心劃線柱交替配置於該劃線區。 根據本發明之另-個實施例，—種經歷罩住一功率元 件包含一作動區、圍繞該作動區之—終端區、沿該晶粒之 5外周邊之-劃線區’多根第_傳導型及第二傳導型作動柱 交替配置於該作動區，多根第一傳導型及第二傳導型終端 柱交替配置於該終端區，及多根第—傳導型及第二傳導型 劃線柱交替配置於該劃線區，其中該等多根第一傳導型及 第二傳導型劃線柱係於垂直於該劃線區延伸方向之方向延伸。 1〇 於一個變化例中，該晶粒包含一互連層，其係組配成 接觸夕根第冑導型劃線柱，因而於操作期間將該等多根 第一傳導型劃線柱偏移至一預定電位。 於另一個變化例中’該等多根第-傳導型及第二傳導 型劃線柱係藉預定平台間隔而與該等多根第一傳導型及第 15二傳導型終端柱隔開。 於另一個變化例卜該等多根第-傳導型及第二傳導 型作動柱為條紋狀及該等多根第—傳導型及第二傳導型終 端柱為同心。 、 20 於另-個變化例中，該等多根第—傳導型及第二傳導 型作動柱及該等多根第—傳導型及第二料型終端柱為條 紋狀 根據本發明之另—個實施例，-種功率元件包含一作 動=及圍繞該作動區之—終端區，多根第-傳導型及第二 傳導型柱交替配置於各該作動區及終端區，於該作動區之 25 200917476 第一傳導型柱為條紋狀，及於該終端區之第一傳導型柱為 同心，條紋狀第一傳導型柱之終端係與該同心第一傳導型 柱中之第一者隔開而介於其間形成該第二傳導型之一間隙 區，其中該間隙區具有選用之預定寬度，因而獲得沿該間 5 隙區之電荷狀況相對於該作動區之電荷狀況導致該作動區 具有比沿該間隙區之擊穿電壓更低的擊穿電壓。 於一個變化例中，於作動區及終端區二者之第一傳導 型柱係形成於溝渠，該等溝渠具有錐形側壁，其中該間隙 區之預定寬度部分係取決於該溝渠側壁之錐形程度及該作 10 動區中之該等第一傳導型柱間之間隔。 根據本發明之另一個實施例，一種功率元件包含於一 基材上之·一下蟲晶層、於該下蟲晶層上方且接觸5玄下蟲晶 層之·一上蠢晶層、延伸貫穿該上蟲晶層且係止於该下蟲晶 層内部之多個溝渠，各個溝渠具有錐形側壁，及形成於各 15 溝渠之碎材料’使得該妙材料連同上蟲晶層及下蟲晶層延 伸於相鄰溝渠間之部分形成交替傳導型柱，其中該上磊晶 層係具有比該下磊晶層更高的摻雜濃度。 於一個變化例中，該上磊晶層包括介於相鄰溝渠間接 近該上磊晶層之頂面之一JFET植體區，該JFET植體區係與 20 該上磊晶層具有相同傳導性但具有比該上磊晶層更高的摻 雜濃度。 於另一個變化例中，各溝渠延伸於上磊晶層之垂直深 度部分係比延伸入下磊晶層部分更大。 於另一個變化例中，於各溝渠之矽材料具有於由該溝 26 200917476 渠底朝向該溝渠頂之方向遞增之摻雜濃度。 於另一個變化例中，該下磊晶層具有於由該下磊晶層 之底朝向頂遞增之摻雜濃度。 於另一個變化例中，該上磊晶層具有於由該上磊晶層 5 之底朝向頂遞增之摻雜濃度。 根據本發明之另一個實施例，一種由一基材背側轉印 校準記號至該基材頂側之方法，包含沿一基材背側形成校 準記號；於形成該等校準記號後，沿該基材頂側形成一磊 晶層，於該蟲晶層形成溝渠，以及於形成該等溝渠後，將 10 該等校準記號轉印至該基材頂側。 於一個變化例中，於轉印該等校準記號至該基材頂側 前，平坦化該基材頂側表面。 於另一個變化例中，於平坦化前，以矽材料填補該等 溝渠u 15 於另一個變化例中，於平坦化該基材之頂側表面後， 留在溝渠内之矽材料連同延伸於相鄰溝渠間之磊晶層部分 形成交替傳導型柱。 於另一個變化例中，該平坦化係使用化學機械拋光進行。 於另一個變化例中，該等校準記號係形成於沿該基材 20 背側延伸之一多晶矽層。 於另一個變化例中，於形成該蟲晶層前，形成一介電 層於該基材之背側上於該多晶矽層上方來防止於形成磊晶 層之步驟期間於該多晶矽層上方之該磊晶層的形成。 根據本發明之另一個實施例，一種形成一功率元件之 27 200917476 方法包3於一半導體區形成溝渠，以矽材料填補該等溝 渠’以及於填補溝渠後’進行後烤乾處理。 於一個變化例中，該後烤乾處理結果導致於矽材料中 之石夕遷移，藉此減少由於⑪缺陷造成之浪漏。 5 10 15 20 於另-個變化例中，該後烤乾處理係於惰性氣氛下於 1150_12耽範圍之溫度進行至少3〇分鐘時間。 於另一個變化例中，該半導體區包括於一基材上之一 ==等溝渠係延伸入_層，該方法包含於進 4後烤乾處錢，㈣“層形絲 本體區形成重質本體區。 m备 於另—個變化财，該半導起包括於—基材 蟲B曰曰層’科料祕㈣人雜 伸於相鄰溝㈣y Ο材枓連同延 ㈣“分形成交替傳導型柱。 於-半:導體溝ΓΓ:種功率元一^ 部及順著相鄰於溝¥ 者各溝渠側壁、溝渠底 彼此匹配，及於該等溝區之晶體方向性 鄰溝渠間延伸之半導體區部分以1該石夕材料及於相 根據本發明之替傳導型柱。 於-半導體區之多個溝：，：:：種功率元件包含延伸 外部之全部水平延伸表面及等多個溝渠内部及 此匹配，及於該等溝渠中之 面之晶體方向性彼 溝渠間延伸之半導體使得該石夕材料及於相鄰 根據本㈣替傳導型挺° 、彳，—種形成功率元件之方 28 200917476 法包含於一半導體區形成溝渠，形成襯墊於溝渠側壁及底 部之一第一蟲晶層，移除部分第一遙晶層，以及於移除部 分第二磊晶層後，形成實質上填補該等溝渠之一最終磊晶層。 於一個變化例中，於移除部分磊晶層後而於形成最終 5 蟲晶層前5於該弟一蠢晶層之其餘部分上方形成一第二蟲 晶層，以及移除部分弟二蟲晶層。 於另一個變化例中，於溝渠中之第一、第二及最終磊 晶層與延伸於相鄰溝渠間之部分半導體區形成交替傳導型柱。 於另一個變化例中，移除步驟係使用氯化氫(HC1)進行。 10 於一個變化例中，於移除部分磊晶層後而於形成最終 蟲晶層前’於該弟二蟲晶層之其餘部分上方形成'苐二蠢 晶層，以及移除部分弟二蟲晶層。 於另一個變化例中，於移除部分第一磊晶層之前，該 第一磊晶層具有非均勻厚度，但該第一磊晶層之其餘部分 15 具有實質上均勻厚度。 於另一個變化例中，於移除部分第二磊晶層之前，該 第二磊晶層具有非均勻厚度，但該第二磊晶層之其餘部分 具有實質上均勻厚度。 根據本發明之另一個實施例，一種形成功率元件之方 20 法包含於一半導體區形成溝渠，於氫氣氛圍中執行第一退 火來由順著溝渠側壁移除晶格損傷與圓化溝渠角隅，以及 於第一退火後，形成襯墊於溝渠側壁及底部之第一磊晶層。 於一個變化例中，移除部分第一蟲晶層，於移除部分 第一磊晶層後，於氫氣氣氛中執行第二退火來由順著第一 29 200917476 磊晶層其餘部分及暴露側壁之底部移除晶格損傷，以及於 該第二退火後，於該第一磊晶層之其餘部分上方形成一第 二蟲晶層。 於另一個變化例中，移除部分第二磊晶層，於移除部 5 分第二磊晶層後，於氫氣氣氛中執行第三退火來由順著第 二磊晶層其餘部分及暴露側壁之底部移除晶格損傷，及於 該第三退火後，形成實質上填補該等溝渠之一最終磊晶層。 於另一個變化例中，於該等溝渠中之第一、第二及最 終磊晶層於延伸於相鄰溝渠間之部分半導體區形成交替傳 10 導型柱。 於本發明之另一個實施例中，一種形成功率元件之方 法包含於半導體區形成溝渠，以及使用斜坡式氯化氫流而 於該等溝渠中形成蟲晶層。 於一個變化例中，該斜坡式氯化氫流導致具有實質均 15 勻厚度之磊晶層的形成。 於另一個變化例中，該氯化氫氣體係由於初期溝渠填 補期間之小流量斜坡式增加至於該溝渠最終關閉時之高流量。 於另一變化例中，溝渠中之磊晶層與延伸於相鄰溝渠 間之部分半導體區形成交替傳導型柱。 20 圖式簡單說明 第1A-1C圖顯示根據本發明之實施例，三種用於超級接 面FET之不同佈局組態； 第2圖顯示根據本發明之實施例，經組配成於該作動區 首次發生擊穿之一種超級接面FET之簡化剖面圖； 30 200917476 第3圖顯不根據本發明之實施例’ 一種超級接面fet之 簡化剖面圖，此處於過渡區之過渡柱係經由擴散區而橋接 至作動區之第一接觸柱。 第4A及4B圖顯示習知帶有5個終端p柱環之終端設計 5 之模擬結果； 弟5圖顯示根據本發明之實施例之_種超級接面FET之 簡化剖面圖，此處期望之表面電氣輪廓資料係使用取中於 該等P柱之表面P井區獲得； 苐6A圖顯示根據本發明之實施例之—種超級接面FET 10之簡化剖面圖，此處該等柱之寬度係維持恆定，同時表面 井之寬度係於遠離作動區之方向逐漸縮小； 苐6B圖顯示弟6A圖之結構之表面電氣輪廓資料； 弟7圖顯示根據本發明之實施例之—種超級接面fet之 簡化剖面圖’此處經由使用以p柱為中心為非對稱性之表面 15 P井且於某些情況下共同接合而獲得期望之表面電場； 第8A圖為根據本發明之實施例，—種經歷之角隅之簡 化頂視佈局圖，顯示作動p柱條紋末端與同心p柱末端間之 一間隙區； 第8B圖為具有角隅設計類似於第圖所示之一種晶 2〇 粒之照片’其中該晶粒係處於偏壓之下，及接近於該晶粒 四個角隅之較明亮區指示首次出現擊穿之位置； 第9A圖顯示根據本發明之具體實施例之頂視佈局圖， 此處電荷不平衡區諸如同心終端柱之作動區間隙及角隅由 該作動區為非連續’允許其浮動至比源極更高的電位； 31 200917476 第9B圖為頂視佈局圖，此處根據本發明之另一個具體 實施例’插入一第二完全浮動平台來提供該間隙區及角隅 區與該終端間之額外絕緣； 第9C圖為具有角隅設計類似於第9A圖所示之一種晶 5粒之知片’其中8亥晶粒係處於偏壓之下，及接近於該晶粒 四個角隅之較明亮區指示首次出現擊穿之位置； 第10圖為顯示根據本發明之實施例於角隅區之該間隙 區之簡化剖面圖； 第11圖為另一個具體實施例之簡化剖面圖，此處關聯 10第3圖之實施例所討論之橋接Hso擴散係延伸於閘極金屬 下方’因此並無任何閘極金屬部分係延伸於汲極區上方； 第12圖為根據又另一個具體實施例之簡化剖面圖，此 處關聯第5-7圖之實施例所討論之表面井區係延伸於閘極 金屬下方，因此並無任何閘極金屬部分延伸於汲極區上方。 15 第13圖為根據又另一個具體實施例之簡化剖面圖，此 處一較淺的且較為輕度摻雜之表面p井區係沿著條紋狀作 動P柱之末端延伸，此處該P本體區結束； 弟14A-14G圖為間化佈局圖顯示根據本發明之實施例 之PIso及表面P井區之各個實施例； 20 第15圖為簡化剖面圖顯示根據本發明之具體實施例於 該終端區之浮動場板之實施例； 第16A及16B圖顯示用於具有場板之結構（第16A圖）及 不含場板之結構（第16B圖）之電場輪廓資料； 第17圖為經歷之一角隅之簡化頂視佈局圖，此處根據 32 200917476 本發明之-具體實施例，表面P井環用於固定未交插該作動 區之該等柱之電位，否則該等柱之電位將浮動； 第18A及18B圖為根據本發明之_具體實施例，用於形 成P柱之兩個方法步驟之簡化剖面圖； 5 第19圖為根據本發明之一具體實施例之簡化剖面圖， 此處P豐富區係形成於全部P柱底部而形成局部電荷不平 衡，因而誘導於該柱底部之突崩擊穿之開始； 第20A-20H圖為顯示根據本發明之具體實施例之用於 形成第19圖之結構之一方法流程之簡化剖面圖； 10 第21A-21F圖為顯示根據本發明之實施例，於作動區及 /或終端區於或接近全部柱或選定之P柱族群底部之P豐富 區之多個實施例之簡化剖面圖； 弟22A-22N圖為顯示根據本發明之實施例，於作動區及 /或終端區於或接近全部柱或選定之P柱族群底部之N豐富 15 區之多個實施例之簡化剖面圖； 第23圖為根據本發明之另一個實施例之一閘極襯墊區 及其周圍區之一簡化頂視佈局圖，其中該作動多晶矽條紋 係於該閘極襯墊下方延伸； 第24圖為根據本發明之另一個實施例之顯示第23圖之 20 設計之變化例之簡化頂視佈局圖，此處該等多晶矽條紋係 類似第23圖延伸貫穿該閘極襯墊區但未使用多晶矽橋接器； 第25圖為根據本發明之另一個實施例，類似於第23圖 之實施例之簡化頂視佈局圖，但順著閘極襯墊區之中央製 作成閘極金屬與多晶矽條紋之接點； 33 200917476 第26圖為根據本發明之另一個實施例之顯示第25圖之 設計之變化例之簡化頂視佈局圖，此處該等多晶矽條紋係 類似第23圖延伸貫穿該閘極襯墊區但未使用多晶矽橋接器； 第27A-27C圖為簡化剖面圖，顯示根據本發明之實施例 5用於確保作動通道未形成於柱溝渠被蝕刻及填補區上方之 各項技術； 第28圖為剖面圖’顯示根據本發明之實施例之技術， 此處溝渠係形成於通常並未形成溝渠之劃線區； 第29圖為習知佈局圖，顯示並無溝渠係延伸於劃線區； 1〇 第30圖為根據本發明之實施例之簡化頂視佈局圖，其 中於該等劃線區形成類似於該等終端溝渠之圖樣之額外溝渠； 第31及32圖為間化頂視佈局圖顯示根據本發明之另一 個貫施例溝渠於劃線區延伸之構想之兩個變化例； 第33圖為根據本發明之實施例之一角隅區之簡化頂視 15佈局圖，此處於角隅區之多個間隙經小心設計來獲得期望 之電荷平衡特性； 第34A-34G圖為於根據本發明之一具體實施例，用以形 成第2圖所示之結構之多個方法步驟之簡化剖面圖； 第35A圖為根據本發明之具體實施例之高度簡化剖面 20圖，此處考慮溝渠之輪廓資料，小心選用兩層磊晶層之摻 雜濃度； 第35B圖為線圖比較單一磊晶設計與第35八圖所示雙 重遙晶設計之擊穿電壓特性； 第36圖顯示超級接面FET之摻雜輪廓資料，此處j_fet 34 200917476 植體用以降低該超級接面FET之頸區之電阻； 第37圖為根據本發明之實施例於多個方法步驟之簡化 剖面圖，顯示一種技術，藉該技術於形成溝渠前，形成校 準記號與晶圓背側’然後於頂面平坦化完成後，將校準記 5 號轉印至頂側； 第38圖顯示根據本發明之實施例，用於第37圖之方法 來將校準記號由晶圓背側轉印至前側之設備之簡化視圖； 第39A及39B圖為簡化剖面圖，顯示根據本發明之實施 例之方法，藉該方法於以磊晶填補溝渠後進行後烤乾處理 10來提供更為實心填補狀態及藉石夕遷移提供p柱之結晶化； 第40圖為晶圓之頂視圖，顯示晶圓相對於其平坦面之 45度旋轉； 第41A及41B圖顯示當未使用晶圓旋轉時（第41a圖）及 當使用晶圓旋轉時（第41B圖）等情況之矽結果； 15 第42 A及42B圖顯示對轴上及非於轴上之晶圓情況之 晶體定向； 第43圖顯示根據本發明之實施例之多重蟲晶方法實例 之一系列SEM影像； 第44A-44F圖為簡化剖面圖，更清晰顯示根據本發明之 20 實施例，於第43圖所示之多重蟲晶方法； 第45A-45C圖為SEM影像顯示根據本發明之實施例，去 除晶格損壞及圓化溝渠角隅之技術； 第46A-46C圖為SEM影像顯示根據本發明之實施例，為 了防止溝渠中央空隙之形成及防止頂溝渠角隅之過早磊晶 35 200917476 封閉之技術；以及 第47圖為線圖顯示對多種氣化氫流動速率之石夕生長速 率相對於赫位置缝於^沈積_未使㈣化氫之情況。 【實施方式；j 5 較佳實施例之詳細說明 功率開關可藉功率M0SFET、IGBT、乡種類型之間流 器等中之任-者實現。此處提供之多項新賴技術係說明於 功率MOSFET之内文供舉例說明之用。但須了解此處所述 本發明之各個實施例並非限於功率]^〇卯£丁，反而可應用 10至多種其它類型之功率開關技術例如包括〗G B τ及其它類 型之雙極開關及多種類型之閘流體及二極體。此外，供舉 例說明之用，本發明之多個實施例顯示包括定p型區及N型 區（例如用於η通道MOSFET)。熟諳技藝人士須了解此處教 示也同等適合用於各區之傳導性顛倒之元件。 15 於超級接面技術中，於作動區及終端區1〇8及1〇6之交 替Ρ/Ν柱102及104可以多種不同佈局組態配置。第1八_1(：圖 顯示其中三種佈局組態。於第1Α圖中，於作動區1〇8及終端 區106二者之Ρ/Ν柱102及104係以同心組態配置（後文稱作 為「完全同心」組態）；第1Β途中，於作動區118及終端區 2〇 116一者之Ρ/Ν柱112及114係以平行（或條紋）組態配置（後文 稱作為「完全平行」設計）；以及於第1C圖中，作動區128 之Ρ/Ν柱122及124係呈平行（或條紋）組態配置而終端區126 之Ρ/Ν柱122及124係呈同心組態配置（後文稱作為「平行·同 心」組態）。此等佈局組態各自有其本身之優缺點。本揭示 36 200917476 中描述之若干發縣實施财解決此㈣局㈣之若干缺點。 第1A圖之完全同心組態於整個作動區及終端區⑽及 106採用均勻電荷平衡，但作動通道區減少，原因在於_ 饋電必須延伸入作動區1 〇 8内部來饋電同心作動多晶矽閘 ：5極。於全部角隅通道可能必須微㈣止較低臨界值電壓 ； 區及寄生NPN之啟動。如輯著日日日粒財_小，歸因於 作動區中歸因於此等角隅之開電阻(Rds〇n)之懲罰因數變大。 第1B圖所示完全平行組態於整個作純及終端區118 及116也享有均句電荷平衡，但不具有完全同心組態之 U) Rdson懲罰因數。但完全平行組態之應柱設計可能限於N 豐富平衡狀況’來確保有作動區118延伸人終端區116之柱 順著其長度的某個位置變成完全耗盡。如第1C圖所示。經 由使用同〜柱來結束’電場可能跨終端分布而無完全柱耗盡。 灰柱Pfe)係使肖;轉⑽丨與填㈣法所形成之設 +中同^柱角@難⑽刻及填補，結果導聽晶填補之
為了達成*^的電感切換(UIS)特性，需 37 200917476 讓作動區先發生擊穿，而非包括終端區之元件於任何其它 區先發生擊穿。達成此項目的之一種方式係經由局部修改 此等區之電荷平衡來確保元件之全部區具有比作動區更高 的擊穿電壓。第2圖顯示所達成之本發明之具體實施例。第 5 2圖中，於作動區204及終端區202之P柱230、236具有相等 寬度W3。進一步，於作動區204及終端區202二者之P柱 230、236可為以相同摻雜材料填補之經溝渠填補之柱。於 作動區204及終端區202二者之平台區232、234(於本揭示文 中又稱作為N柱)也係以相同磊晶層生長。 10 15 20 使用已知技術，平台寬度W1及P柱寬度W3以及於P柱 230、236及N型平台232、234之摻雜輪廓資料可設計來達成 電荷平衡狀況，結果導致終端區202具有高擊穿電壓。相反 地，作動區204之平台寬度W2可調整而獲得不同的電荷平 衡狀況’導致比元件之其它區包括終端區2〇2更低的擊穿電 壓。於一個實施例中，作動區204之平台寬度界2可製作成 比終端區202之平台寬度Wi更窄，故作動區2〇4更為？豐 富。於另一個實施例中，作動區2〇4之平台寬度W2可製作 成比終端區202之平台寬度W1更寬，使得作動區2〇4更佳n 豐富。如此，作動區2〇4開始擊穿，首先導致較為穩定之擊 穿特性’以及於UIS事件期間較為-致分布之電流流動。如 此’改良元件之擊穿特性及UIS特性。注意N豐富作動區可 能導致較低RdSOn而犧牲UIS效能；p豐富作動區可能提供較 佳UIS效能而犧牲Rdson。依據設計目的而定，一種辦法可 能優於另一種辦法。 38 200917476 於—個實施例中，作動桂為條紋狀，終端柱以同心方 式圍繞作動區，類似第10圖所示。於另—個實施例中，類 似第1AH所示，作動柱及終端柱皆為同心、。於又另一種設 計中’類似第1B圖所示，終端柱為作動柱之延伸，且包括 5平行於作動區之柱。 於若干實施例中，平行於終端柱延伸之作動柱必須過 渡變遷成為終端柱而未造成電荷不平衡，來確保作動區維 持為首先開始擊穿之區域。但於作動區與終端區間之過渡 區之柱不可實體接觸且連結至源極電位，原因在於金屬接 10點設計法則的限制。無需妥善偏移過渡柱，過渡區變成限 制擊穿電壓之區域。 第3圖顯示本發明之一個具體實施例，其中於過渡區 304之過渡柱329經由第3圖中標記為pis。之擴散區342而橋 接至作動yGl之第—接觸柱33Q。此種橋接擴散可延伸於 過渡柱329間之N型平台區333。當n型平台區333具有與作 動N型柱332等寬或較小寬度時，過渡區綱出現p電荷增 加。如此P電荷之增加，可能降低擊穿電壓低於作動區則 之其餘部分。為了補償此種P電壓之增加，N型平台區333 之寬度可製作成比N型柱332之寬度更大。如此確保過渡區 304之擊牙電壓維持高於作動區則之擊穿電壓。於第3圖所 示實施例中，過渡區304係由橋接擴散區342之幅員所界定。 如同第2圖之實施例，全部各區（終端區、過渡區及作 動區）之P型柱之寬度實質上相等，而終端平台區之寬度係 大於作動平台區之寬度。但終端平台區之寬度可能大於、 39 200917476 等於或小於過渡平台區之寬度。 於一個實施例中’橋接擴散區PISO具有類似於作動區 之p井之摻雜濃度’且可能於閘極氧化及多晶矽沈積之前形 成。於另一個實施例中，作動柱及過渡柱可為條紋狀，以 5同心方式圍繞作動區及過渡區之終端柱係類似第1C圖所示 佈局組態。於又另一個實施例中，類似第1A圖所示佈局組 悲’作動桎、過渡柱及終端柱可為同心。 於圖中未顯示之另一個實施例中，替代pis〇擴散，可 使用類似於第3圖中標記為「Ring」之p擴散區及較淺的p 1〇擴政來橋接過渡作動區之第—接觸柱。較淺的p擴散比作動 區之p井更佳輕度摻雜，如此就過渡平台寬度而言所需補償 較少。 20 第4A圖及第4B圖顯示具有終端？柱4〇4之習知終端設 計之模擬結果。P柱404可使用習知多重蟲晶處理程序形 成舉例5之，第一N型蟲晶層係生長於適當基材402上， 接著為經校準之職人於欲形成p柱之蟲晶區。生長聽晶 及經過权準之删植入之步驟重複直到獲得期望之柱高度為 2。於此程序中’㈣植人期間容易藉遮罩製作圖樣來調 ^間隔而達成期望之表面電場輪廓資料。於遠離作動區 :遞增之相鄰柱間之間隔集合實例顯示於第4A圖。相對 w之表面電場輪廓資料顯示於第4B圖。 補2第4續之方法技射，柱係藉㈣深溝渠且以石夕填 補形成，改變平台寬度為 ' 物細虫刻及填補。因此，中U因 不均 甲至中心柱間隔需維持恆 40 200917476 定至儘可能的程度。但具有恆定柱間隔，必須做其它設置 來獲知期望之表面電場輪廓資料。第3圖顯示根據本發明之 具體實施例’其中使用取中於m5()4(此處也稱作為「p環」 或「p柱表面之p豐富」）之表面p井區5〇8來獲得期望之表面 電氣輪廓資料。如第5圖所示’作動p本體區51()(其中形成 源極區524)可延伸至比表面井區爾更深，具有比表面井區 508更raj的摻雜礙度。表面井區5Q8之摻雜及深度經設計來 獲付電4平衡n結果導致高擊穿電壓，具有低尖峰電 場及跨終端區實質均句分布之電場。 10 15 20 曰發現若表面井寬度製作成太寬，則大部分電位可能跨 取後柱及衔道降低，因此於最末柱之電場高，結果導致低 2穿電壓。當井寬度製作成過小時，大部分電位跨柱中之 者下降或/、有少數接近作動區之柱下降，因此於接近作 °°°之 '端柱之電場變高，結果導致低擊穿電壓。又 復’雖然第5圖顯示表面井508具有相等寬度，但本發明並 非囿限於此，如其次之說明。 —第6A圖顯示本發明之變化例，其中柱6〇4之寬度維持值 疋’而表面井_之宽度係於遠_祕方向遞減。注 料I維持取中於P ^ 6 G 4。由第6 B圖所示表面電場輪扉資 柱6，^維持二實:例相對應’此處中心至中心P 由π.續米遞減至8=’寬度於遠離作動區方向 果，但本^ 雖財肢實_獲得良好結 並非囿限於第6A圖所示之特定尺寸集合。 41 200917476 於一個實施例中，於場氧化前形成表面井區。此外， 第5圖及第6 A圖所示特定設計及此處討論之變化例可於第 1A-1C圖所示全部三種佈局組態實現。 注意雖然第5圖之具體實施例顯示溝渠閘極5 22於作動 5區，但以類似方式本發明可於具有平坦閘極結構或其它類 型作動結構之元件實現。又復，雖然表面井區5〇8顯示為比 P柱504更寬，但另外可具有與p柱5〇4之相等寬度或更窄。 此外，如第5圖所示，作動區之p本體區51〇可延伸至比表面 P井區508更深入。 10 第7圖顯示本發明之又另一個具體實施例，此處使用以 P柱7〇4為中心且於某些情況下接合在—起之表面p井獲得 表面電場。於全部其它方面，第7圖皆類似第5圖。如第, 所示，若干表面P井相對於P柱704偏向右，某些偏向左，某 些接合在-起。表面P井相對於P柱可偏位之能力提供作動 15區與終端區間設計過渡區之彈性，其實例進一步說明如下。
隙區808可形成於作動P柱綱末端及終端區⑽之第一同心 •個同心P柱至作動p L ° P擴散橋接器806 如此維持間隙區808 P柱。P擴散區806可用來橋接終端區之多個 柱804俾維持此等同心p柱接近源極電位。 延伸貫穿間隙區808且進入作動區8〇2，‘ 42 200917476 則妾近源極電位。當間_腦及角_並未_於與 = 802之恰相等電荷平衡時，此項設計可形成—種電位，1 間祕舰及.味角隅具有非㈣的局部較低擊 5 15 20 ^昼。第_顯示接受麟之•快照，由較亮區可知 擊穿首先發生於作動區之四角。 第9A圖顯示根據本發明之具體實施例之頂視佈局圖， 此處電荷不平衡區諸如作動區間隙_及同心終端柱角隅 可由作動區中斷’如此允許其料至比源極更高的電位。 此外’早-完全洋動N-平台912可插入間隙9〇8或角隅區與 終端區910間。作為終端區⑽之—部分，完全浮動N平台可 浮動至比源極更高的電位，故無需維持恰與作動區相等之 電荷平衡狀況’如此消除此等區成為局部低擊穿電壓的來源。 第9B圖為頂視佈局圖，根據本發明之另一個實施例， 了有第一傳導型之第二完全浮動平台914可插入來提供間 隙908與角隅區及終端區910間之額外絕緣。藉第9A圖及第 9B圖之設計可獲得良好UIS效能，由第9(：圖之接受偏壓之 晶粒快照中所顯示均勻作動區擊穿電壓可證。 第10圖為更清晰舉例說明間隙區之剖面圖。本剖面圖 係通過條紋作動P柱交插同心終端p柱之晶粒之一區。間隙 區i〇54(標記為「間隙絕緣」）可設置於條紋作動p柱1〇3〇末 端與第一取中終端？柱1〇36間。此外，第]〇圖顯示完全浮動 平台1056(標示為「絕緣平台」），該平台可插入於間隙區與 終端平台1034間。如圖可知，作動柱1〇3〇與終端柱1〇36間 不存在有橋接擴散，如此允許間隙區1〇54、絕緣平台區 43 200917476 1056、及終端柱1036浮動。 隨著基於溝渠磊晶填補之電荷平衡元件之單元間距的 縮小，於較低電壓時可耗盡平台及柱，如此產生大於1χ10π 伏特/秒之d V / dt。由於閘極饋電及/或終端場板形成之雜散閘 5極至汲極電容(cgd)可能造成大電流流入閘極。此等電流可 能流經元件閘極之寄生電阻，造成元件局部區之導通，結 果導致元件故障。如此通常期望消除或減少寄生Cgd。 根據本發明’於作動區外側及内部之結構諸如閘極轉 子（例如連接閘極襯墊至作動閘極之金屬線及多晶矽線）及 1〇終端場板小心設計來消除或實質上減少Cgd。於一個實施例 中’延伸於汲極區上方通常係連接至閘極金屬之終端區場 板另外可連接至源極金屬。第3圖顯示具體實施例之剖面 圖，此處作動多晶矽場板315延伸貫穿過渡區或隔離區335 而進入終端區302。多晶矽場板315可連結源極金屬310而連 15結閘極金屬308，如此實質上減少由作動區場板所促成之 Cgd，且將Cgd之促成因數轉成較為期望的Cds。此項連結 更進一步將閘極金屬308之Cgd貢獻轉成更期望的Cgs，如第 3圖所示，由於關聯源極電位之場板係延伸於閘極金屬及其 下方沒極區之間之故。 20 第11圖顯示另一個具體實施例之剖面圖，此處橋接
Plso擴散1142(就第3圖討論）可延伸於閘極金屬1108下方， 因而並無任何閘極金屬1108部分係延伸於汲極區上方。第 U圖顯示又另一個具體實施例之剖面圖，此處表面井區（就 第5-7圖討論）可延伸於閘極金屬1208下方，故並無任何部分 44 200917476 閘極金屬1208係延伸於汲極區上方。 於作動區巾P型本體區可未延伸於p柱全長，反而可 於到達條紋狀P柱末端之前結束。為了於p型本體區並未延 長之作動P柱末&維持等於或高於作動區之擊穿電塵之擊 穿包壓’可利用多種P豐富技術來補償本體區的不存在。p κ田丑田了 P柱表面，此處硼摻雜劑滲濾入氧化層内部。表 U慮係&於氧化層生長期間’删摻雜劑順著p柱表面而整 «入氧化物。於P柱輕度摻雜之實施例中，滲遽效應可能造 成Ρ柱表面t；成Ν型。如此，本體區並未延伸處之作動ρ柱 之為等表面部分之P豐富，可降低由於表面雜造成該等表 面區變成N型的可能。 第10圖顯示本發明之—個具體實施例，於該處p型擴散 區PIso 1042順著P本體區1〇38結束之條紋狀作動卩柱丨謂之 末端延伸。第！3圖顯示另一個具體實施例，於該處較淺的 I5較為輕度摻雜的表面P井區係順著p本體區1338結束之條纹 狀作動P柱1330之末端延伸。注意，視需要也可使用pis〇與 表面P井之組合。例如於第1〇圖中，表面p井區係用於作動p 柱之極為末端，於該處由於程序限制之故，pisG無法延長。 多種Hso區及表面p井區之佈局實施例為可能，其中若 2〇干佈局顯示於第14A_14G圖。舉例言之，此〇區14〇6、i4i8 可順著作動P柱1404末端呈連續區延伸，如第14A圖及第 14E圖所示。於本實施例中，pis〇區可延伸入相鄰作動p柱 1404間之N型平台區。如此可能導致於條紋狀作動1>柱14〇4 兩端之若干電荷不平衡。但順著作動P柱1404末端可形成 45 200917476 PIso區之島’而未形成連續pis〇區，故pis〇島並未橋接相鄰 平台，或PIso島係含於卩柱14〇4之邊界内部，如第14C及14D 圖所示。同理，連續表面P井區14〇8、1410、1414、1420(第 14A、14B'及14D-14F圖）、或表面P井區之島1413、1422(第 5 14C圖及第14(3圖）可順著作動P柱1404之末端使用。另外， 連續表面P井1408連同piso區1416之島可順著作動P柱1404 末端使用（弟14D圖）或反之亦然。 導電場板用於終端區來於終端區更均勻地展開電場。 場板典型係電連結至下方柱，故可獲得其相對應柱之電 10位。但隨著單元間距的縮小，於場板與其下方柱間形成接 觸變困難。發現使用未電連接至下方矽之場板（亦即使用浮 動場板)仍然可有效分配電場的終端區。第15圖顯示根據本 發明之具體實施例，於終端區之浮動場板153〇之整合。 第15圖係類似第6A圖。部分剖面圖之放大視圖含括於 15第15圖來更清晰顯示若干相關細節。含括可延伸於各P柱及 其相關平台區上方之導電場板1530(例如包含多晶矽或金 屬）。場板1530係藉絕緣層1532而與下方矽區絕緣。絕緣層 1532之厚度可最佳化來確保足夠電容耦合，使得浮動場板 1530可獲得下方柱之電位。於一個實施例中，使用厚約丨微 20米之氧化物層作為絕緣層1532來允許達成所需之電容耦合。 於第15圖所示實施例中，各場板1530之寬度係等於柱 1504中心與平台1506中心間之距離，如此相鄰場板1530間 之間隔將等於場板1530之寬度。此等特定尺寸僅供舉例說 明之用而非限制性。例如場板寬度可大於或小於柱1504中 46 200917476 心至平台區1506中心間之距離。 浮動場板1530可免除於場板1530與下方矽丨5〇3間形成 接觸的需求，場板寬度可藉多晶矽光遮罩及蝕刻處理程序 界定。如此允許精準控制場板寬度。 5 第16A圖及第16B圖為顯示浮動場板效果之模擬結 果。第16A圖及第16B圖分別顯示用於有場板結構及無場板 結構之電場輪廓資料。如圖可知，浮動場板於更大距離分 配電位，結果導致比不含場板結構更低且更均勻之尖峰電 場。注意第15圖所示本發明及其變化例可以第1Α_1(：圖所示 10 之任一種佈局组態實現。 用於電荷平衡設計，要緊地不要有電荷平衡摧毀區。 此等破壞係發生於由作動區過渡至終端區時有間隙及角隅 的位置。完全平行柱設計（如同第⑴圖）由於柱只包含平行 條紋故不具有平衡區。又復，於溝渠磊晶填補柱處理程序 15中，完全平衡設計不具有間隙及角隅，讓較深溝渠之蝕刻 及填補變得更為容易。但於完全平行設計中，由於浮動終 端柱並未交插作動區，故電場並未均勻展開於晶粒的全部 四邊。如此導致非均句電場分布及降低的擊穿電壓。如前 文說明，為了達成良好UIS效能，期望擊穿均勻出現於作動區。 20 第17圖顯示於作動區角隅之頂視佈局圖，根據本發明 之具體實施例，於該處表面p井環1712可用來固定未交插作 動區1702之柱1708之電位，否則柱電位將浮動。如圖可知， 環1712交插作動卩柱171〇之延伸入終端區17〇6之該等部 分’向外擴展電場且順著終端區17〇6分割電壓。環1712也 47 200917476 順著未延伸入作動區1702之P柱1708之表面區延伸，如此固 疋於晶粒全部四邊上距離作動區丨7〇2相等距離之1>柱17〇8 之電位。藉此方式’未交插作動區17〇22P柱17〇8被偏壓至 5 10 15 20 以距離作動區17〇2之等距離方式延伸入終端區之作動 柱1710之該等部分之相等電位。於第^圖以記號ο〗舉例說明。 注意，本發明之一項特性為？環1712之直角角隅。直角 角隅比較圓化角隅具有於角隅改良的電荷平衡。 於第Π圖所完全平行設計之實例巾，p/N柱可設計成 〇作動區1702或只於終端區17()6形成N豐富電荷平衡狀 兄如此確保延伸入終端區17〇6之作動p柱節段之某些 P刀π王被耗盡。於所示實施例中，谓、！可彼此 隔開相等距離，具杨等寬度，具有類似之_輪廓資料。 ;個實施例中’其間間隔8微米之寬5微米p柱⑺〇、 於作動區⑽獲得均轉穿電壓_伏特，如此達成具有良 好UIS特性之高且穩定的擊穿電壓。期望只於終端區邊 具有N豐富狀況之實施例可藉由訂柱17_開作動區謂 ^延伸入終端區17G6時逐漸縮窄寬度。於另外實施例中，p 1〇之寬度於終邮1寫Μ錢方式縮窄。 =藉_深_且时_深溝渠㈣錄之實施例 橋_理之可靠度係與溝渠深度對寬^(亦即溝渠縱 橫比）有直接關係。隨| 1 g “溝魏㈣的增加，料之磊晶填 補得更困難’需要改良填補程序。 第圖及第18BBI顯不根據本發明之具體實施例於 用以形成P柱之兩個處理步驟之剖面圖。於第18簡中，深 48 200917476 溝渠1808可於N型矽蝕刻，1>井1806可使用習知植入技術於 溝渠1808底部形成。溝渠！ 8〇8可以p磊晶丨8〇4八填補。第丨8B 圖之剖面圖顯示於處理程序完成後所得pfel8〇4B。如圖可 知，植入溝渠1808底部之摻雜劑可有效延伸p柱1 8〇4b更 5深，如此免除修改磊晶填補程序之需要。同時藉提高於溝 渠1808底部增加用來形成1>井18〇6之植入劑量，可於植入區 感應突崩擊穿的起點結果導致較高的UIS能力。此項特性進 一步探討如下。 於一個實施例中’N平台1802具有摻雜濃度3.02χ1〇15 ; 10硼係以2xl012劑量及200 Kev能量順著溝渠1808底部植入。 溝渠1808係以具有摻雜濃度5xl〇15至7xl〇15之範圍之p磊晶 1804A填補。所得結構具有5微米之p柱寬度及75微米之柱 間隔。 如前文討論，較佳係於P柱底感應突崩擊穿的起點。第 15 19圖顯示根據本發明之具體實施例之剖面圖，此處p豐富區 1921可形成於？柱193〇底部來形成局部電荷不平衡，藉此感 應於柱底之突崩擊穿起點。P豐富區1921較佳係具有比？柱 1930更高的摻雜濃度來形成電荷不平衡。 第20A-20H圖為剖面圖，顯示根據本發明之實施例，用 20以形成第19圖之結構之方法流程。第20A圖顯示N+初始基 材2024。於第20B圖中，第一N磊晶層2〇27A可使用習知技 術生長。第20C圖中，可進行P豐富植入來形成p豐富區 202卜於該處P柱底部結束。習知遮罩及植入程序可用來形 成P豐虽區。注意於形成背側校準記號後，可進行P豐富植 49 200917476 入。其意義由後文將更為彰顯。植體摻雜濃度及能量可根 據於柱底部之標靶電荷不平衡狀況設定。 於第20D圖中，第二N磊晶層2027B可使用習知技術生 長。第二磊晶層2027B可以均勻摻雜濃度或步進摻雜濃度形 5成。第20E圖中，溝渠2003可經製作圖樣及蝕刻夠深來達到 P豐富區2021。背側校準技術（容後詳述）可用來確保溝渠 2003與P豐富區2021的校準。於第20F圖中，溝渠2003可使 用後文說明之技術或使用其它已知技術以P磊晶2〇〇5填補。 第20G圖中’ P磊晶2005例如可使用習知化學機械拋光 10 (CMP)處理程序平坦化。第2〇h圖中’ p本體區2038、N+源 極區2018、P+重質本體區及閘極結構及其上方各層可使用 已知技術形成。第20H圖係類似於第19圖。 如圖可知，本處理程序獲得於p柱2〇3〇底部有p豐富區 2021之超級接面元件。如此感應於柱2〇3〇底部之突崩擊穿 15且導致有改良之UIS能力之元件。 於一個實施例中，P柱2030具有相等寬度，彼此隔開相 等距離。但P柱2030之寬度較佳係小於p柱2〇3〇間之間隔， 如此提供作動區之N豐富狀況。 如剛文§寸論，經由引發作動區之擊穿，且具有擊穿電 2〇壓實質上係低於其它各區，諸如終端區、問極轉子區、及 其匕可能成為電荷不平衡來源之區域，可改良溝渠磊晶填 補電荷平衡元件之元件对用性。根據本發明之實施例，可 藉生長兩層或多層磊晶層而達成。類似於第20A_20H圖所示 方法，生長第一磊晶層，P豐富植體形成於第一磊晶層，溝 50 200917476 渠將終止於該磊晶層。p豐富區無需順著p柱全長延伸，順 著p柱為連續或平行於p柱。此種植入豐富區可能破壞作動 區之電荷平衡，形成較低擊穿電壓位置，因而引發此區域 的擊穿。 5 第21A圖為本發明之具體實施例之剖面圖，此處P豐富 區2160只於作動區21〇1之柱213〇底部形成。於本實例中，p 豐虽區2160比作動p柱2130更寬。第21A圖係類似第3圖，但 含括P豐富區2160。第21B圖顯示一變化例，其中作動p柱 2130並未延伸至P豐富區216〇之深度，如此導致更高p豐富 10不平衡狀況來箝制突崩擊穿的起點。第21C圖顯示另一個變 化例，此處可於每隔一個作動!>柱213〇之底部形成p豐富區 2160。本實施例之優點在於p豐富區216〇並未夾斷作動p柱 2130底部之電流徑路，如此改良Rds〇n。注意p豐富區216〇 也可形成於每第三根柱或每第四根柱或若干其它樣式的底 15部，只要於作動區以均勻方式發生擊穿即可。 第21D圖顯示又另一個變化例，此處p豐富區2165比作 動P柱2130更窄。本實施例可消除第21Λ圖實施例中之電流 徑路的夾斷。第21E圖顯示另一個具體實施例，此處p豐富 區2167可以全面性方式形成於作動區21〇1。如圖可知全 20面性P補償區2167順著作動P柱2130底部及N平台區2132延 伸。P補儐區2167之摻雜濃度可經小心選擇來確保N平台區 2132之維持N型。用於M〇SFET&IGBT元件，p植體係基於 N平D區电阻係數增向與則8011或Vce(sat)增高間之折衷做 選擇。又復，於圖中未顯示之實施例中，P豐富區也可經由 51 200917476 使用未平行於多根作動柱之一或多個條約 一或多個條紋形成 。本實施例
求’ P補償區2169可藉全面性植入而形成
驟形成柱之方法技術實施。
W相鄰於P柱底部之平台區形成，來摧毀電荷平衡，藉此形成 較低擊穿電壓位置，因此於此局部區引發突崩。 也可使用前文就第21A-21F圖說明之用以形成p豐富區 之相同方法技術，略有修改來形成N豐富區。N豐富區可於 作動區及終端區二者實施，如此確保接近p柱底部發生擊 5穿，且係遠離矽表面。另外，N豐富區只於作動區實現，故 作動區之電街平衡破壞來確保作動區的擊穿。又復，N豐富 區無需順著作動柱之全長延伸，順著作動柱長度方向為連 續，或平行於作動柱。於N豐富植入後或於隨後成長相同摻 雜類型之磊晶層後，直接使用熱擴散週期。多種實現N豐富 區之方式顯示於根據本發明之具體實施例之第22A_22N圖。 第22 A-22N圖之剖面圖大致類似第3圖，但含括n豐富 區。第22A圖中’ N豐富區2260只於作動區2201之P柱2230 底部形成。N豐富區2260比P柱2230更寬。第22B圖顯示一 種變化例，N豐富區2262可於P柱2230、2236底部形成，包 52 200917476 括於終端區2202之該等P柱（亦即柱2236)。第22C圖顯示一 個變化例，此處P柱2230、2236可能延伸入第一磊晶層 2227。本實施例協助將電流擴展於P柱2230下方，如此減少 Rdson及減少P柱補償。P柱2230之有效深度也可減少，如此 5降低擊穿電壓。又復’只於作動區2201可週期性(本例中為 每隔一根柱)形成N豐富區2264。 第22D圖顯示N豐富區2266之寬度比P柱2230更窄之變 化例。第22E圖顯示N豐富區2268只於作動區2201週期性形 成之變化例，而第22F圖之實施例顯示於P柱2230、2236之 10底部形成較狹窄之N豐富區2270，包括於終端區2202之N豐 富區。窄N豐富區2270更有效將BV固定於P柱底部，但用於 Rdson的減少較為無效。 第22G-22L圖顯示另一個實施例，此處n豐富區可形成 於接近於P柱底部之N平台區。p柱間之平台區於此處也稱 15作為1^柱。接近p柱底部摻雜N柱更多N型，此處電位增高， 減少橫向耗盡，造成N柱之有效寬度變更寬，如此降低 Rdson。第22G圖顯示N豐富區2272只形成於作動區2201之P 柱2232底部之實施例。如第22G圖所示，N豐富區2272具有 橫向之跨幅比P柱2232更寬。第22H圖顯示N豐富區2274週 20期性只形成於作動區2201之實施例。第221圖顯示N豐富區 2276可形成於^主2232、2234、2235底部之實施例。第22J 圖顯不N豐富區2274只形成於作動區2201之N柱2232底 部，具有橫向跨幅比N柱2232更窄。第22K圖顯示更窄的N 豐虽區2280週期性形成於作動區22〇1之實施例。第22L圖顯 53 200917476 示更窄的N豐富區2282接近n柱2232、2234、2235之底部。 可能之變化例並未限於所示之變化例。熟諳技藝人士可得 知多種其它變化例。 第22M圖及第22N圖係類似於第21E圖及第21F圖，但於 5第22M圖及第22N圖中，全面性⑽口強區2284只用於作動區 2201(第22M圖）’以及用於作動區22〇1及終端區22〇2二者 (第22N圖）。 王面性N豆富區之摻雜濃度經過審慎選擇來確保延伸 貫穿其中之P柱維持卩型。用於厘沉而元件及igbt元件， 雌體係基於降低平台電阻率相較於降低Rds⑽之折衷來選 用，或反之亦然。進一步，於圖中未顯示之-個實施例中， N豐富區也可使用未平行於多根作妹之—個或多個條紋 形成。本實施例之伽為與柱溝狀校準並無特殊限制。 15 20 當摻雜劑諸如P井及P+重質本體被遮軍於閑極概塾及 閘極轉子下方時，變成電荷不平衡的來源。通常於非電荷 平衡元件巾之此等區可經最佳化來具有較高BV。但於 L衡νΓ置中，若作動區未經類似摻雜，可能變成靜^動 第23圖顯示本發明之具體實施例之頂視佈局圖，复中 ==ΓΓ_作為多晶㈣極)可於閘極襯 下札伸’因此於間極襯墊區之摻雜輪靡資料係血 動區之掺雜輪廓資料相同’藉此維持閑極襯塾區之電： 平衡狀況如同作動區之電荷平衡狀況。換 之電何 極條紋2舰延伸入閘極《區，閘極概塾;方 54 200917476 作動區之相同植體(例如井植體及p+重質本體植體），有利 地協助維持閘極襯墊區中之電荷平衡狀況如同作動區之電 荷平衡狀況。第23圖之右側顯示左圖之部分放大視圖，： 處閘極轉子金屬2304係由閘極觀塾勘延伸出。放大視圖 :5㈣白顯示本發明之另—項特徵。小型最佳化多晶石夕橋接 : 器、麗可形成於多晶㈣極條紋2302B間來維持條紋 2302B間之互連。不含多晶料接器2则，可對各條紋 2302B做$侧接觸，但於製造期間若未形成接觸，則未接 觸的條纹造成閘極饋電不平衡。此種多晶石夕橋接器層之 1〇寬度（於平行於多晶石夕條紋2302B之方向）經小心選擇來確 保於多晶矽橋接器2308下方所植入之p本體合併，藉此防止 於多晶矽橋接區之電荷不平衡。 於左圖中，於閘極襯墊區與多晶矽條紋23〇28之接觸係 順著閘極襯墊2328之相對兩側達成。經由放置接點遠離中 15錢結H ’於連結過程期間維持與多晶雜紋之接觸的完 好於具有薄閘極氧化物之處理技術中此點特別重要。 第24圖顯不第23圖設計之變化例，此處多晶石夕條紋 2402延伸貫穿閘極襯塾區，類似第咖，但未使用多晶石夕 橋接器。如圖所示，每個多晶石夕條紋2402係由間極金屬至 20多晶矽接點2410接觸。 第25圖為頂視佈局圖，且類似第23圖之實施例，但順 著間極襯塾區之中段製作閘極金屬與多晶碎條紋2502B之 接點。於第25圖所示之實施例中，如同第23圖之設計，多 晶石夕條紋2302延伸貫穿閘極概塾區。第训之設計由於兩 55 200917476 列接點位在於閘極襯墊之兩端，故刪除第23圖所存在之非 均勻閘極饋電長度。於閘極襯墊區内侧與外侧之金屬閘極 接點排齊’通過多晶碎閘極獲得更加一致的RC延遲，結果 導致遍及該晶粒更加一致的dv/dt。但於第25圖之實施例 5中，閘極氧化物厚度需製作成夠厚，來確保於打線接合期 間延伸通過閘極襯墊區中心之閘極接點維持完好。 第26圖顯示第25圖之設計之變化例，此處多晶矽條紋 2602類似第23圖可延伸通過閘極襯墊區2628，但未使用多 晶矽橋接器。如圖所示，每個多晶矽條紋26〇2係由閘極金 10 屬至多晶矽接點2610接觸。 於柱溝渠經過蝕刻與填補區域上方形成作動閘極結 構，可能導致較低之閘極氧化物完好及減低的閘極可信 度。原因在於由溝渠蝕刻所得表面狀態、應力誘導異位、 因溝渠姓刻與填補所造成之損壞，以及由不完全柱蟲晶填 15補所造成的空隙可能導致閘極氧化物完好的降低及減低的 閘極可信度。 根據本發明之實施例，平坦閘極或溝渠閘極係組配成 於柱溝渠27麵㈣及填補之區域上方不會形成作動通 道。第27A-27C圖將用來舉例說明平台間極結構中之此一方 面，但該構想也可於溝渠閘極結構實現。於第扱抓圖 中’垂直虛線雙鍵頭指不以蟲晶填補溝渠前之溝渠邊界。 如第27A圖所不，作動多晶石夕閘極條紋27吨置已經姓刻之 溝渠’如此有損閘極敦化物之完奸。但於第頂及27C圖 中，作動多晶㈣極寬度及間隔⑽目對於㈣之溝渠設 56 200917476 計，使得於閘極多晶矽2714下方之閘極氧化物並無任何部 分延伸於經蝕刻之溝渠上方。注意於第27C圖中，因第27C 圖表示N豐富狀況，故P柱2730寬度係比溝渠邊界更窄。 於溝渠磊晶填補電荷平衡技術中，因深度溝渠餘列與 5填補程序造成的製作圖案效應，結果導致跨晶圓或甚至跨 同一個晶粒之溝渠蝕刻及填補不均勻。於晶粒的外區通常 更加觀察得此種不均勻。根據本發明之實施例，濟渠可延 伸貫穿劃線區，故跨整個晶圓之溝渠被更佳均勻地蝕刻及 填補’如此可消除製作圖案效應。 10 如第28圖所示，溝渠28〇4可形成於通常並未形成溝渠 的劃線區。經由比較第29圖及第30圖之頂視佈局圖更明2 可知。第29圖為習知佈局圖，顯示並無任何溝渠係於，線 區2906延伸。但於第30圖中，終端溝渠29〇4係形成於割線 區。藉此方式’可順著晶圓之全表面形成溝渠，如此消除 15製作圖案效應。 第31圖及第32圖為頂視佈局圖，顯示於劃線區延伸溝 渠之構想之兩個變化例。第31圖中，作動溝渠311〇彼此平 行’終端區3104之溝渠係以同心方式延伸。於劃線區中， 可形成溝渠3110(意即「劃線溝渠」），其係垂直於劃線延伸 20方向而延伸。換言之，於垂直延伸劃線區之劃線溝渠311〇 係以水平延伸’於水平延伸劃線區之劃線溝渠311〇係以垂 直延伸，如圖所示。如此確保劃線P柱及N柱可藉金屬戍擴 散而共同短路，如此將不會浮動。 又復’溝渠3110並未形成於整個劃線區，故於劃線溝 57 200917476 3208確保::，溝渠間形成-平台間隙32〇8。平台間隙 場結束於平台達通道止塊之前中止，以及確保電 之盥第^ ::區。第32圖顯示以平行-平行組態而組合 ;圖相同之劃線溝渠設計。 被破壞區’用於電荷平衡設計，需要有電荷平衡未 由竹此望與柱角隅間之間隙變成局部低B V位置。經 可二至作ίΓΓΓ區更高’於BV位置之平行柱 動£ ’如此獲得強勁UIS效能。 10 15 20 對於基於溝渠之電荷平衡元件，作動 柱間之間隙可形成 丁柱』匕 終—達成電電位時，最 具有N豐富㈣於不同電位， 田狀况之間隙可加強BV。為了達 一 計之作動區BV，於共通電位及不同電:等;： 設計成相對於平行作動㈣平衡狀況為之鱗^係 豐富。作動平衡柱可設計成略微卩豐富來蓄^/或較仰 動平行柱。如此間隙區之電荷平衡狀況可最呈作 作動區之擊穿«更高的擊穿電屋或至少相等來^有比 間隙（第33圖標記的條紋間隙及角隅 某 足前述狀況如下。 了-汁成滿 基本 柱寬度(遮罩PTN寬度）：Wp[微米j 平台寬度(遮罩PTN寬度）：wn[微米] 單元間距：Wp+Wn=Cp 58 200917476 溝渠深度：Td[微米] 溝渠角度：α[弧度] CMP矽移除：Rcmp[微米] 終柱濕度：Td-Rcmp=Tp[微米] 5 條紋間隙：間隙，條紋[微米] 角隅間隙：間隙，角隅[微米] 使用此等維度，可計算各區之電荷平衡狀態且比較各 種狀態。間隙，條紋及間隙，角隅可經調整來達成電荷平 10 衡狀態，條紋間隙區及角隅間隙區具有比平行作動區更高 的擊穿電壓。一種方法係於間隙、條紋及間隙、角隅獲得 更佳平衡的電荷狀態及於平行作動區獲得P豐富電荷態。 長度及面積計算 L0 —Tp/tan a 15 L1 =Wp-Rcmp/tan a L2 =Cp-Ll L3 =間隙，條紋+2*Rcmp/tano: L4 =Tp/tan a L5 —Wp-Rcmp/tan a 20 L6 = Cp-L5 L7 =間隙，角隅+2*Rcmp/tana H = =L5*tan a S1 = L5*L5 59 200917476 52 = S1*{(H-Tp)/H}2 53 = (Tp/tan a )2 V2 = (l/3)*H*S1-(1/3)*S2*(H-Tp) 5 (SI及S2所包圍之八面體體積） V3 = (l/3)*S3*Tp (四棱角錐體積-底面積S3) V4 = V5= {(L5)2*Tp-(V2+V3)}/2 (四稜角錐體積-底面積S4或S5) 10 實際作動區面積-Ap及An Ap = 0.5*(Ll+(Ll-L0))*Tp An = 0.5*(L2-(L2+L0))*Tp 條紋間隙區體穑-Vr>s及Vns
Vps=Vpl+Vp2=[Cp*0.5*{Ll+(Ll-Tp/tana)}*Tp]+[(l/4)*(l/3)*{2*L0}*(2*Ll)]*Tp] 15 Vns=Vnl+Vn2 = [0.5*{L3+(L3+2*LO)}*Tp*Cp]+[(O.5*LO*Tp*Cp)-Vp2] 角隅間隙區體積-Vpc及Vnc Vpc=Vp3+Vp4+Vp =[(3*L6+2*L5)*0.5*{L5+(L5-Tp/tana )}*Tp+V4]+[V2]+ [(L7+L4)*0.5*{L5+(L5-Tp/tana )}*Tp+V5] 20 Vns 二 Vtotal-Vpc =(L5+L4+L7)*(3*L6+3*L5)*Tp-Vpc 使用上式’算出六個面積或體積(Ap、An、Vps、Vns、 Vpc、及 Vnc)。也算出各區之 p/N 比（Ap/An、Vps/Vns、 Vpc/Vnc-條紋作動區之面積比Αρ/An係與體積比相等）。 60 200917476 條紋間隙區及角隅間隙區之電荷量之比分別為（Na · Vps)/(Nd . Vns)及(Na · Vpc)/(Nd . Vnc)。 此等數目較佳係比條紋作動區（Na . Ap)/(Nd . An)更接 近於 1。換言之，l$(Na . Vps)/(Nd · Vns)及（Na . Vpc)/(Nd . 5 Vnc)2(Na . Ap)/(Nd . An)或（Na . Ap)/(Nd . An)幺(Na . Vps)/(Nd . Vns)及(Na . Vpc)/(Nd . Vnc)幺 1 間隙條紋及間隙角隅需經判定滿足前述關係。若已知 條紋作動區電荷平衡狀態，則可測定只帶有體積比比較之 間隙數目。
10 實例）P豐富條紋作動，Ap/AnkVps/Vns及Vpc/Vnc，N 豐富條紋作動，Ap/AnSVps/Vns及Vpc/Vnc
第34A-34G圖為根據本發明之一個實施例於形成第2圖 所不之結構之多個處理步驟之剖面圖。第34A圖中，N_磊晶 層3422係使用已知技術形成於\1+基材3424上方，接著為習 15知背側石夕CMP。第34B圖中，緩衝氧化物層3445係形成於磊 晶層3422上方，多晶矽層3443係使用已知方法形成。如圖 所不，背側校準記號係形成於多晶矽層3443，接著於第34C 圖移除多晶矽3443及氧化物層3445。然後使用習知方法進 行前側矽CMP。 2〇 於第34D®巾，㈣習知遮罩及雜職術形成深溝渠 3437。於第34E圖中，溝渠3437係根據已知方法以磊晶矽 3439填補，接著為後烤乾。第34ρ圖中進行矽CMp來平坦化 碎表面。第34G圖中’進行習知植入來形成？環342〇，接著 為易氧化。其次使用已知技術，形成間極氧化物及閘極多 200917476 曰曰矽，多晶矽經界定及蝕刻，作動P本體區3438經植入及驅 動。進行習知源極植入來形成N+源極區3418，接著為氮化 物沈積。進行習知重質本體植入來於本體區3438形成P+區 3406。使用已知方法，沈積Bps(J3417及再流，於接點視窗 中姓刻貝穿BPSG、氮化物、及閘極氧化物堆疊體來形成 接點開口。形成源極金屬層3410來讓源極區3418與重質本 體區3406接觸。可進行進一步處理來形成背側汲極金屬 3428雖然第34A-34C圖所示處理程序係針對平坦閘極 4熟π技藝人士鐘於本文揭示顯然易知修改本處理程 10序來獲得溝渠閘極FET。 田Ν摻雜順著矽深度方向為均勻時，由於溝渠蝕刻所產 生之溝渠之錐形，溝渠寬度隨著與矽表面之距離而遞減。 因此Ρ電荷量順著溝渠減少，因此由於溝渠底部之電荷不 平衡的增加(較少Ρ而較多Ν)，擊穿電壓降低。根據本發明 15之實施例’雙重磊晶技術用來補償於溝渠底部之電荷不平衡。 考慮溝渠輪廓資料’對上磊晶層及下磊晶層35〇4及 3502分別有不同摻雜濃度之電荷平衡結構顯示於第35Α 圖。對於該圖所列舉之維度及摻雜濃度集合，且給定指示 之溝渠側壁角度，經由使用上蟲晶層3504之蟲晶摻雜濃度 2〇大於下蟲晶層35〇2之蠢晶摻雜濃度，於上及下蠢晶層35〇4 刀另】獲知改良之電荷平衡狀況。於一個實施例中， ;咼又摻雜基材（圖中未顯示）上方形成兩層蟲晶層。該結構 之其餘結構特徵係類似於本文所述之其它平坦閘極F Ε τ。 第Β圖比較單一蟲晶設計與第35Α圖所示雙重蠢晶 62 200917476 設計之擊穿電壓特性。如圖可知，使用具有不同摻雜濃度 之兩層磊晶層，可獲得實質上較高之擊穿電壓。 可使用多於兩層磊晶層來更準確地設定電荷平衡至期 望的狀況。右上蠢晶層經製作成有較南電阻係數來感應p 5豐富狀況’可實現JFET植體(N摻雜劑）或磊晶JEFT來降低相 鄰井區間之MOSFET頸區之電阻。第36圖顯示此種元件之 摻雜輪廓資料。使用本技術，可獲得頂部之較窄1^柱及底部 較兄之N柱且具有較佳的Rdson。 注意具有小於90度側壁之經p蟲晶填補之溝渠可提供 10於柱頂之Qp>Qn及柱底之Qp<Qn之電荷平衡狀況，此種狀 況用於UIS目的為有利。由於於底部之耗盡不完全或耗盡較 少，此種狀況也有利於Rdson且有利於本體二極體之較為柔 軟的可逆回復效能。於一個實施例中，經由形成於底部有 較低摻雜之分級（或步進)N磊晶輪廓資料，獲得此種狀況。 15於另一個實施例中，使用具有遞增P摻雜輪廓資料之分級 SEG蟲晶生長來填補溝渠。 於溝渠超級接面處理程序中，需要校準記號來確保於 溝渠钱刻後，深溝渠妥當校準於所形成之各層及各區。但 於以磊晶填補溝渠後，需要平坦化步驟來形成光滑平坦的 20頂面。若於晶圓前側上形成校準記號，則於平坦化過程移 除。根據本發明之具體實施例，可使用一項技術，於形成 溝渠前，於晶圓背側上形成校準記號，而於頂面平坦化完 成後，β亥权準記號轉印至頂側。本技術之—項實施顯示於 第37圖所示之處理程序順序。 63 200917476 第37圖中，提供具有多晶矽背峰37〇4之矽基材”犯。 使用已知技術於背側多晶矽3704形成校準記號3716。使用 已知方法於背側多晶矽3704上形成氧化物3708，使用習知 磊晶沈積處理程序來於頂側上形成磊晶層37〇6。可使用已 5知技術於磊晶層3706上方形成氧化物，使用習知微影術及 蝕刻處理於磊晶層3706中形成深溝渠371〇。然後溝渠371〇 使用已知技術以蟲晶材料3714填補。進行前側之習知⑽？ 來順著頂側平坦化表面。其次，如頂側校準記號3712所示， 背侧校準記號3 71 〇轉印至前側。可使用類似於就第3 4 a _ 3 4 c 圖所不之方法步驟來形成該元件之其餘各層及各區。 第3 8圖顯示將校準記號由晶圓背側轉移至前側所使用 之設備之簡化視圖。如圖所示，左鏡38〇2通過透鏡38ι〇投 射背側校準記號3808之影像至右鏡3818，右鏡3818又讓背 側板準記號3808之影像3814順著晶圓38〇4之頂側為可見。 15背側权準記號3808與其投射影像3814之相對位置為已知， 可於頂側上形紅背側記號校準之校準記號。 於深溝木蝕刻及填補程序中，P柱中之晶體缺陷可能變 成A漏來源。根據本發明之實施例，於使用蟲晶填補溝渠 後’可進灯後烤乾處理來提供藉石夕遷移之更為實心的p柱填 補曰a化第39A圖及第39B圖為此等方法步驟之剖面 圖。於第39A圖中’溝渠係使用已知技術而已P型蟲晶材料 真補仁如圖所示，磊晶填補3908之中部具有晶體缺 ^騎日日體缺陷若未經處理可能導致漏電流。於第39B 圖中進彳T後烤乾步驟結果獲得⑦遷移，藉此獲得更為實 64 200917476 心的蟲晶填補3910。 於-個實施例中，可於惰性氛圍諸如氮氣、氯氣或氮 氣氣氛下於1150〇C至125CTC範圍之溫度進行後烤乾步驟經 歷約30分鐘至150分鐘範圍之時間。於—個特定實施例中， 5當於氮IL巾於讓。(:溫度it行後烤乾6 〇分料可獲得良好 結果。於另一個實施例中，於形成本體區及源極區之前可 進行後烤乾處理，因此後烤乾之高溫及時間不會對源極區 及本體區造成不良影響。 填補具有高縱橫比之溝渠之挑戰係避免溝渠中形成空 1〇隙，或防止順著溝渠頂角之局部成長造成沿著溝渠頂部之 過早磊晶關閉。P柱之空隙及接縫造成漏電流。根據本發明 之實施例，經由旋轉晶圓讓用來界定溝渠之光學步驟期間 為偏離軸線而非於軸上’可獲得無接縫且無空隙之磊晶填 補。於一個實施例中’使用晶圓旋轉45度。於另—個實施 15例中使用旋轉的起始晶圓。除了消除接縫及空隙外，晶圓 旋轉協助加快磊晶生長速率。於一個實施例中，使用旋轉 的基材。第40圖顯不晶圓4002相對於其平坦面4〇〇4之45度 旋轉。第41A圖顯示未使用晶圓旋轉之情況所得之石夕結果。 可觀察於柱中央之空隙4102。第41B圖顯示使用晶圓旋轉之 20 情況之矽結果。溝渠中未見空隙或接縫。 第42A圖及第42B圖顯示於軸上及偏離軸線之晶圓之 晶體方向性。於轴上情況（亦即未旋轉晶圓）’順著溝渠側壁 之晶體方向性係與順著溝渠底面及平台面之晶體方向性不 同。晶體方向的不匹配導致溝渠中矽4204之生長不均勻。 65 200917476 相反地’於偏離轴線之情況（亦即旋轉晶圓），晶體方向性係 順著垂直面及水平面匹g己。如此導致全部方向之均句蟲晶 生長速率’如此導％比較轴上晶圓之案例更佳之P柱4204 之填補輪廓資料。 5 於溝木具有向縱橫比之習知溝渠磊晶填補處理程序 中，於蟲晶生長期間，順著上溝渠側壁及上角隅之蠢晶層 生㈣壁更快’原因在於填補高縱橫比 溝渠之氣體轉移現象。根據本發明之實施例，可使用多步 驟式蟲晶填補及餘刻處理來以均勻方式以蟲晶材料均勻填 10 補深溝渠。 第43圖顯不根據本發明之實施例使用多重蟲晶沈積於 触刻步狀溝渠_處雜紅㈣。於第侧中，最左 S E Μ影像顯示恰㈣隸刻後之溝渠 。向右下一個SEM影 像顯不於進彳了第^晶沈積處理程序後之溝渠。如此 15 20 可知’順著上溝渠側壁及上溝渠角隅之蟲晶生長較厚。但 於下一個步驟中 進行磊晶蝕刻處理，因此比較其它磊晶 沈積區，順著上溝||㈣及㈣㈣較大量沈積的蟲晶。 於初次餘刻後，進行蟲晶生長之第二步驟接著為第二餘刻 步驟進行第二遙晶沈積，於最右側之SEM影像顯示時， 溝渠完全以磊晶填補而未於其中形成空隙或接縫。SEM影 像上方之時間線顯示沈積及蝕刻順序及相對應之溫度。 本方法順序更明白舉例說明於第44A-44F圖。第44A圖 顯示於多步驟式磊晶處理開始前之溝渠4404。第44B圖中， 進行初次磊晶沈積，藉此以非均勻方式生長磊晶4406A。於 66 200917476 步驟44C所進行之蟲晶_移除部分已沈積的蟲晶，讓其餘 π曰曰4406B有相對均勻厚度。於第44D及44e圖中，進行第 二蠢晶沈積及第二遙晶_，因此於第二蠢晶ϋ刻後，剩 餘蠢晶層4406D具有相對均勻厚度。於第44F圖中，進行最 5終蟲晶沈積來完全填補溝渠44〇4。依據溝渠縱橫比及其它 處理程序之考量，可使用多於2個或3個沈積-触刻順序。 注意可使用氯化氫進行蝕刻步驟，比較磊晶層其餘部 分’氯化氣可以較快速率移除於溝渠角隅較厚的磊晶層部 分。如此可於溝渠磊晶填補中獲得無缺陷無空隙且高度可 10 控制之摻雜濃度。 於沈積-姓刻-沈積溝渠填補處理程序期間，溝渠側壁重 複暴露於原位氯化氫蝕刻可能對矽晶體造成損傷。若晶體 於沈積步驟前未被「修復」或「癒合」，則將於生長的介面 及生長的嘉晶層形成缺陷。根據本發明之實施例，氣化氫 15蝕刻週期結束時(下一個沈積步驟前），於氫氣氣氛下高溫退 火將減少或消除缺陷的出現，如此降低漏電流。 第45A圖顯示恰於溝渠蝕刻後之溝渠的TEM影像。可見 沿著溝渠側壁之晶格受損。第45B圖顯示於氫氣氣氛下執行 南λωι退火後之溝渠側壁表面。如圖可知’晶格損傷癒合且 20溝渠角隅圓化。第45C圖為沿溝渠側壁及底部生長磊晶層 4504後之ΤΕΜ影像。溝渠側壁與磊晶4504間之介面係以虛 線顯示。再度，於溝渠側壁與新生長之磊晶層4504間之介 面並未觀察得缺陷。可重複沈積於蝕刻步驟，中間有退火 步驟，因而於蝕刻磊晶層後由順著各磊晶層表面移除缺 67 200917476 陷。功率FET之全部其它區及其它層可使用此處所述之释 種技術形成。 根據本發明之實施例，高度有效避免溝渠中央衫成^ 隙或防止頂溝渠角隅過早磊晶閉合之技術為整個沈積少驟 5期間斜坡式增高氣化氫流量。氣化氫流量之斜坡式增高< 抑制溝渠頂部之過量矽生長，允許由溝渠頂部至底部之均 勻生長。如此減少均勻填補溝渠所需之磊晶沈積步驟及I虫 刻步驟。 利用可用工具之能力，當期望高生長速率時，初期溝 10渠填補期間，氣化氫氣體由小流量（例如10CC)斜坡式增加至 最終溝渠關閉時的高流量(900cc)，此時頂溝渠角隅之磊晶 生長受遏止來避免掐斷及溝渠中央的空隙形成。 第46A圖為恰於蝕刻50微米溝渠46〇2後之SEM影像。第 46B圖顯示進行非氣化氫磊晶沈積步驟後之溝渠46〇4之 15 SEM影像。如圖可知，磊晶填補關閉接近溝渠46〇4頂部， 如此於各溝渠形成空隙。相反地，如第46C圖所示，當使用 斜坡式氯化氫流進行沈積程序時，磊晶層均勻内襯於溝渠 側壁而未關閉溝渠4604頂部。 第47圖為線圖顯示各種氣化氫流速之矽生長速率相對 2〇於溝渠位置以及磊晶沈積期間未使用氯化氫之情況。虛線 曲線係與未使用氣化氫相對應。全部其它曲線係與線圖指 示之各種氯化氫流速及其它處理參數相對應。由虛線曲線 可知，未使用氣化氫，溝渠頂部與底部間之磊晶生長速率 有寬廣變化。相反地’使用斜坡式氣化氫之全部其它情況 68 200917476 中，磊晶生長速率順著溝渠深度之變化不如未使用氣化氫 之情況般變化大。線圖左側，對磊晶生長程序之不同參數 提供數值’發現可獲得順著溝渠深度之實質均勻之磊晶生 長。本發明並非限於此等數值；不同製程技術需要與第47 5圖列舉數值不同之數值來達成均勻的磊晶沈積。 雖然前文提供本發明之特定實施例之完整說明，但多 種修改、變化及相當例皆屬可能。舉例言之，雖然以平坦 閘極MOSFET來說明本發明之若干實施例，但單純逆轉圖 中所示基材極性，相同技術容易應用於其它平坦閘極結構 10諸如平坦閘極IGBT。同理，若干結構及方法順序係就N通 道FET做說明，但修改此等結構及方法順序來形成p通道 FET，對熟諳技藝人士鑑於本文說明將更為彰顯。又復，此 處揭示之多項技術並非限於平坦閘極結構，而可於溝渠閑 極MOSFET、溝渠閘極IGBT(具有溝渠閘極）、經屏蔽之閘 15極河0卯£丁或igbt(具有帶有下方屏蔽電極之溝渠閘極）、 及整流器（包括蕭特基整流器、TMBS整流器等）實現。 此外，雖然並未對各個實施例繪出佈局圖，但包括終 端設計及電荷平衡技術之多個實施例可以第1A -1C圖所示 二種佈局組態中之任·一者實施。同理’此處揭示之多個實 20 施例包括多項終端設計及電荷平衡技術並未限於溝渠蟲晶 填補電荷平衡方法技術，也可以多重蟲晶層柱方法技術實 現。因此，由於此項及其它理由故，前文說明不可視為限 制本發明之範圍，本發明之範圍係由隨附之申請專利範圍 界定。 69 200917476 【闽式簡單説明：！ 第1A-1C圖顯示根據本發明之實施例，三種用於超級接 面FET之不同佈局組態； 第2圖顯示根據本發明之實施例，經組配成於該作動區 5 首次發生擊穿之一種超級接面FET之簡化剖面圖； 第3圖顯示根據本發明之實施例，一種超級接面fET之 簡化剖面圖，此處於過渡區之過渡柱係經由擴散區而橋接 至作動區之第一接觸柱。 第4A及4B圖顯示習知帶有5個終端P柱環之終端設計 10 之模擬結果； 第5圖顯示根據本發明之實施例之一種超級接面F E T之 簡化剖面圖，此處期望之表面電氣輪廓資料係使用取中於 該等Ρ柱之表面ρ井區獲得； 15 20 片第6Α圖顯示根據本發明之實施例之—種超級接面fet 之簡化剖面圖’此處該等柱之寬度係維持恒定，同時表面 井之寬度係於遠離作動區之方向逐漸縮小； 第6B圖顯不第6Ag]之結構之表面電氣輪廓資料； "第7圖顯示根據本發明之實施例之—種超級接面fet之 簡化剖面圖，此處經由使用以P柱為中心為非對稱性之表面 P井且於某些情況下共同接合而獲得期望之表面電場； 第认圖為根據本發明之實施例，—種經歷之角隅之簡 ㈣視佈局圖，顯示作動p柱條紋末端與同心ρ柱末端間^ '一間隙區； 第8B圖 為具有角隅設賴似於第u®料之一種晶 70 200917476 ；： 片其中§亥晶粒係處於偏壓之下，及接近於該晶粒 四個角隅之較明亮區指示首次出現擊穿之位置； 第9八圖顯示根據本發明之具體實施例之頂視佈局圖， 此處包何不平衡區諸如同心终端柱之作動區間隙及角隅由 °亥作^區為非連續，允許其浮動至比源極更高的電位； 第9B圖為頂視佈局圖，此處根據本發明之另一個具體 貝施例’插入-第二完全浮動平台來提供該間隙區及角隅 區與該終端間之額外絕緣； 第9C圖為具有角隅設計類似於第9八圖所示之— 1·^日日 10粒之照片’其中該晶粒係處於偏壓之下，及接近於該晶粒 四個角隅之較明亮區指示首次出現擊穿之位置； 第10圖為顯示根據本發明之實施例於角隅區之該 區之簡化剖面圖； ’ 第11圖為另一個具體實施例之簡化剖面圖，此處關聯 15第3圖之實施例所討論之橋接pis〇擴散係延伸於問極金屬 下方，因此並無任何閘極金屬部分係延伸於汲極區上方； 第12圖為根據又另—個具體實施例之簡化剖面圖，此 處關聯第5_7圖之實施例所討論之表面井區係延伸於閘極 金屬下方，因此並無任何閘極金屬部分延伸於汲極區上方。 20 第13圖為根據又另—個具體實施例之簡化剖面圖，此 處一較淺的且較為輕度摻雜之表面P井區係沿著條紋狀作 動P柱之末端延伸’此處該p本體區結束； 第14A-14G圖為簡化佈局圖顯示根據本發明之實施例 之PIso及表面P井區之各個實施例； 71 200917476 第15圖為簡化剖面圖顯示根據本發明之具體實施例於 s玄終端區之浮動場板之實施例； 第16A及16B圖顯示用於具有場板之結構（第16八圖）及 不含場板之結構（第16B圖）之電場輪廓資料； 5 帛17®為縣之—㈣之簡化H視佈局圖，此處根據 本發明之一具體實施例，表面p井環用於固定未交插該作動 區之該等柱之電位，否則該等柱之電位將浮動； 第18A及18B圖為根據本發明之—具體實施例，用於形 成P柱之兩個方法步驟之簡化剖面圖； 10 第丨9圖為根據本發明之一具體實施例之簡化剖面圖， 此處P豐富區係形成於全部P柱底部而形成局部電荷不平 衡，因而誘導於該柱底部之突崩擊穿之開始； 第20A-20H圖為顯示根據本發明之具體實施例之用於 形成第19圖之結構之一方法流程之簡化剖面圖； 15 第21A-21F圖為顯示根據本發明之實施例，於作動區及 /或終端區於或接近全部柱或選定之P柱族群底部之p豐富 .區之多個實施例之簡化剖面圖； 第22A-22N圖為顯示根據本發明之實施例，於作動區及 /或終端區於或接近全部柱或選定之P柱族群底部之 20 區之多個實施例之簡化剖面圖； 第2 3圖為根據本發明之另一個實施例之一閘極襯塾區 及其周圍區之一簡化頂視佈局圖，其中該作動多晶石夕條紋 係於該閘極襯墊下方延伸； 第24圖為根據本發明之另一個實施例之顯示第23圖之 72 200917476 設計之變化例之簡化頂視佈局圖’此處該等多晶石夕條紋係 類似第23圖延伸貫穿該閘極襯墊區但未使用多晶⑯橋接器； 第25圖為根據本發明之另_個實施例，類似μ加 之實施例之簡化頂視佈局圖，但順著問極概塾區之中央製 5 作成閘極金屬與多晶石夕條紋之接點； 第26圖為根據本發明之另一個實施例之顯示第25圖之 設計之變化例之簡化頂視佈局圖，此處該等多晶石夕條紋係 類似第23圖延伸貫穿該閘極襯塾區但未使料㈣橋接器； 第27 A-27C圖為簡化剖面圖’顯示根據本發明之實施例 10用於確保作動通道未形成於柱溝渠被姓刻及填補區上方之 各項技術； 第28圖為剖面圖，顯示根據本發明之實施例之技術， 此處溝渠係形成於通常並未形成溝渠之劃線區； 第29圖為習知佈局圖，顯示並無溝渠係延伸於劃線區； 15 帛3G圖為根據本發明之實施例之簡化頂視佈局圖，其 中於該等麟區形細似於料終端轉之圖樣之額外溝渠； 第31及3 2圖為簡化頂視佈局圖顯示根據本發明之另一 個實知例溝渠於劃線區延伸之構想之兩個變化例； 第33圖為根據本發明之實施例之一角隅區之簡化頂視 20佈局圖，此處於角隅區之多個間隙經小心設計來獲得期望 之電荷平衡特性； 第34A-34G圖為於根據本發明之—具體實施例，用以形 成第2圖所示之結構之多個方法步驟之簡化剖面圖； 第3 5 A圖為根據本發明之具體實施例之高度簡化剖面 73 200917476 圖’此處考慮溝渠之輪廓資料，小心選用兩層磊晶層之摻 雜濃度； 第35B圖為線圖比較單一磊晶設計與第35A圖所示雙 重磊晶設計之擊穿電壓特性；
5 第36圖顯示超級接面FET之摻雜輪廓資料，此處J-FET 植體用以降低該超級接面FET之頸區之電阻； 第37圖為根據本發明之實施例於多個方法步驟之簡化 剖面圖’顯示一種技術，藉該技術於形成溝渠前，形成校 準記號與晶圓背側’然後於頂面平坦化完成後，將校準記 1〇 號轉印至頂侧； 第38圖顯示根據本發明之實施例，用於第37圖之方法 來將校準記號由晶圓背側轉印至前側之設備之簡化視圖； 第39A及39B圖為簡化剖面圖，顯示根據本發明之實施 例之方法，藉該方法於以磊晶填補溝渠後進行後烤乾處理 15來提供更為實心填補狀態及藉矽遷移提供P柱之結晶化； 第40圖為晶圓之頂視圖，顯示晶圓相對於其平坦面之 45度旋轉； 第41A及41B圖顯示當未使用晶圓旋轉時（第41八圖）及 當使用晶圓旋轉時（第41B圖）等情況之矽結果； 20 第42A及42B圖顯示對軸上及非於軸上之晶圓情況之 晶體定向； 第4 3圖顯示根據本發明之實施例之多重磊晶方法實例 之一系列SEM影像； 第44A-44F圖為簡化剖面圖’更清晰顯示根據本發明之 74 200917476 實施例，於第43圖所示之多重磊晶方法； 第45 A-45C圖為SEM影像顯示根據本發明之實施例，去 除晶格損壞及圓化溝渠角隅之技術； 第46A-46C圖為SEM影像顯示根據本發明之實施例，為 5 了防止溝渠中央空隙之形成及防止頂溝渠角隅之過早磊晶 封閉之技術；以及 第47圖為線圖顯示對多種氯化氫流動速率之矽生長速 率相對於溝渠位置以及於磊晶沈積期間未使用氯化氫之情況。 【主要元件符號說明】 102…P柱 104"雖 106…終端區 108.. .作動區 112.. .P^i 114…雖 116…終端區 118.. .作動區 122…P柱 124…N柱 126···終端區 128.. .作動區 202…終端區 204.. .作動區 206.. .P+ 75 200917476 208.. .閘極互連結構 210.. .源極互連結構 212.. .閘極多晶矽場板 214.. .作動多晶矽閘極條紋 216…環
217.. .BPSG 218.. .N+ 220…場氧化物 222.. .單層或多層N屋晶 224…N+級 226…N緩衝層 228.. .汲極互連結構 230…P柱 232.. .平台區 234.. .平台區 236…P柱 238…P本體 240.. .閘極介電層 301.. .作動區 302.. .終端區 304.. .過渡區 308.. .閘極金屬 310…源極金屬 315.. .多晶石夕場板 200917476 329…過渡柱 330.. .第一接觸柱 332…N型柱 333…N型平台區 335.. .過渡區或絕緣區 342.. .擴散區 402…級 404.. P柱 504…P柱 508.. .表面P井區 510.. .作動P本體區 522.. .溝渠閘極 524.. .源極區 604…柱、P柱 608.. .表面井 704…P柱 802.. .作動區 804.. .作動P柱 806…P擴散區 808.. .間隙區 810.. .終端區 908.. .作動區間隙 910.. .終端區 912.. .第一完全浮動N平台 200917476 914.. .第二完全浮動平台 1030.. .條紋狀作動P柱 1034.. .終端平台 1036.. .第一取中終端P柱 1038…P本體區 1042.. .P型擴散區PIso 1054.. .間隙區 1056.. .完全浮動平台 1108.. .閘極金屬 1142…橋接Piso擴散 1208…閘極金屬 1330··.條紋狀作動P柱 1338.. .P本體區 1404.. .作動P柱 1406…Piso 區 1408、1410、1414、1420…連續表面P井區 1413、1422...表面P井區之島 1416.. .PIso 區 1418 …Piso 區 1503.. .矽 1504.. .柱中央 1506.. .平台中央 1530…場板 1532…絕緣層 78 200917476 1702.. .作動區 1706.. .終端區 1708…P柱 1710.. .作動P柱 Π12...作動P環 1802.. .N 平台 1804八一卩蟲晶 1804B…P柱 1806…P井 1808.. .深溝渠 1921.. .P豐富區 1930…P柱 2003.. .溝渠 2005…P蟲晶 2018.. .N+源區 2021.. .P豐富區 2027B…第二N蟲晶層 2030…P柱 2038.. .P本體區 2101.. .作動區 2130.. .柱、作動柱 2132.. .N平台區 2136.. .終端柱 2160.. ·Ρ豐富區 200917476 2165.. .P豐富區 2167.. .P豐富區 2167.. .空白P補償區 2169.. .空白P補償區 2201.. .作動區 2202…終端區 2227.. .第一磊晶層 2230-2236…P柱 2260-2282...N 豐富區 2302A...作動多晶矽條紋 2302B...多晶矽閘極條紋 2308.. .多晶矽橋接器 2328.. .閘極襯墊區 2402.. .多晶矽條紋 2410.. .閘極金屬至多晶矽接點 2502、2502B„.多晶矽條紋 2602.. .多晶矽條紋 2610.. .閘極金屬至多晶矽接點 2628.. .閘極楣L塾區 2714.. .閘極多晶矽、作動多晶矽閘極條紋 2730.. .P柱、枉溝渠 2804.. .溝渠 2904.. .終端溝渠 2906.. .劃線區 80 200917476 3101."終端區 3110.. .作動溝渠 3208.. .平台間隙 3406.. .P+區 3410…源極金屬層
3417.. .BPSG 3418.. .N+源極區 342(λ.·Ρ環 3422.. .Ν蟲晶層 3424…Ν+紐 3437.. .溝渠 3438.. .作動Ρ本體區 3439.. .磊晶石夕 3443.. .多晶矽層 3445…緩衝氧化物層 3502.. .下蟲晶層 3504—L蟲晶層 3702.. .矽基材 3704.. .多晶矽背封 3706.. .蟲晶層 3708…氧化物 3710.. .溝渠 3712.. .頂面校準記號 3714.. .蟲晶材料 200917476 3716·..校準記號 3802.. .左鏡 3804.. .晶圓 3808.. .背側校準記號 3810.. .透鏡 3814.. .影像 3818.. .右鏡 3908.. .P型磊晶材料、磊晶填補材料 3910.. .P型磊晶材料、磊晶填補材料 4002.. .晶圓 4004…平坦部 4102.. .空隙 4204…矽 4404.. .溝渠 4406A-D…磊晶 4504.. .蟲晶層 4602、4604...溝渠 82

Claims (1)

  1. 200917476 十、申請專利範圍·· 1· 一種功率元件，包含： 一作動區及圍繞該作動區之一終端區；及 5 10 15 20 具有第一傳導型之及第二傳導型之多根柱交替排 列於各該作動區及終端區，其中於該作動區及終端區之 第傳^型柱具有貫質上相等寬度，而於該作動區之第 二傳導型柱具有比於該終端區之第二傳導型柱更小的 寬度’因此於該作動區及終端區各自之電荷平衡條件結 果導致於終端區比於作動區更高的擊穿電壓。 2_如申請專利範圍第i項之功率元件，其中該第—傳導型 為P型及第二傳導型為N型。 3·如申請專利範圍第i項之功率元件，其中該第—傳導型 為N型及第二傳導型為p型。 士申叫專利範圍第1項之功率元件，其中該第—傳導型 /各自包3實質上以⑪填補之—溝渠溝渠係藉 开v成第一傳導型之柱之N型區彼此隔開。 5_如申請專利範圍第i項之功率元件，其中該作動區中之 第傳導型柱係具有於終端區中第一傳導性柱實質上 相同的摻雜輪廓資料。 申請專利範圍第1項之功率元件，其中該作動區包括 延伸於作純中之第二傳導型柱中之至少 —平坦閘極結構。 方之 7·如申料圍第1奴功率元件，其中 延伸至作動區中之笛_播、# , 切匕巴括 中之第—傳導型柱中之至少一者内部的 83 200917476 預定深度之一溝渠閘極結構。 8· 2請專利範圍第】項之功率元件，其中該作純並未 L括延伸於作M t第二料型柱之任 極結構。 閘 9·如申請專利範圍第】項之功率以，其中該於作動區之 第-傳導型柱為長條狀，於終端區之多根第—傳導型柱 係以同心方式圍繞該作動區。 10.如申請專利範圍第】項之功率元件，其幅該作動區之 終端區之多根第一傳導型柱為同心。 10 U.如申請專利範圍第i項之功率元件，其中該多根第一傳 導型柱具有作動柱延伸之終端柱，以及另外多根終端柱 係平行於該作動柱。 12.- 種功率元件，包含： 一作動區'一過渡區、及圍繞該作動區及該過渡區 之一終端區；以及 第一傳導型之第二傳導型之多根柱交替配置於各 。亥作動區及終端區，該過渡區具有介於該作動區與終端 區間之至少一根第一傳導型柱及一根第二傳導型柱，於 該作動區之多根第-傳導型柱係連接至一源極端 ，於該 終端區之多根第一傳導型柱為漂浮，及於該過渡區之至 少一根第一傳導型柱係透過連接於過渡區之至少一根 第一傳導型柱至於作動區之多根第一傳導型柱之第一 傳、型之橋接擴散而連接至該源極端， 其中： 84 200917476 該橋接擴散係延伸跨該第二傳導型之至少一 根柱之寬度， 於該作動區及終端區之第一傳導型柱以及，於 該過渡區之至少一根第一傳導型柱全部皆具有實 5 質上相等寬度， 於該作動區之第二傳導型柱具有比於過渡區 之至少一根第二傳導型柱之寬度更小的寬度，故於 作動區及過渡區各自之電荷平衡狀況導致於過渡 區之擊穿電壓係高於作動區之擊穿電壓。 10 13.如申請專利範圍第12項之功率元件，其中於該作動區之 第二傳導型柱具有比於該終端區之第二傳導型柱更小 的寬度，因此於該作動區及終端區各自之電荷平衡條件 結果導致於終端區比於作動區更高的擊穿電壓。 14. 如申請專利範圍第12項之功率元件，其中該作動區包含 15 第一傳導型之本體區，以及於該本體區中之第二傳導型 源極區，其中該橋接擴散係延伸比該本體區更深。 15. 如申請專利範圍第14項之功率元件，其中該橋接擴散及 該本體區具有實質上類似之摻雜濃度。 16. 如申請專利範圍第12項之功率元件，其中該作動區包含 20 第一傳導型之本體區，以及於該本體區中之第二傳導型 源極區，其中該橋接擴散延伸至比該本體區更淺的深度。 17. 如申請專利範圍第16項之功率元件，其中該橋接擴散具 有比該本體區更低的摻雜濃度。 18. 如申請專利範圍第12項之功率元件，其中該第一傳導型 85 200917476 為p型及第二傳導型為N型。 ο Μ專利㈣如項之功率元件 為Ν型及第二傳導型為ρ型。 …弟-傳導型 5 10 15 20.2請專利範圍第12項之功率元件，其中該第-傳導型 之柱各自包含實質上以Ρ型夕真 形^ , 17具補之—溝渠’溝渠係藉 一傳導3L之柱之]^型區彼此隔開。 ^請專糊第12項之功率元件，射於該作動區及 ^區之第—傳導型柱及於該過渡區之至少-根第一 導則m有實質上相同之摻雜輪廊資料。 ^請專圍第12奴料元件，射轉動區包括 延伸於作動區中之第二傳導型柱中之至少_者上方之 一平坦閘極結構。 23·ΓΓ專利範圍第12項之功率元件，其中該作動區包括 動區中之第二傳導型柱中之至少—者内部的 預疋，未度之一溝渠閘極結構。 申請專利範圍第12項之功率元件，其中該作動區並未 L括延伸於作動區中第二傳導型柱之任—者上 極結構。 〜申請專利範圍第12項之功率元件，其中於該作動區之 ，才第冑導型柱及於該過渡區之至少—根第一傳導 型柱為條紋型，及於該終端區之多根第-傳導型柱係以 同心方式圍繞該作動區及過渡區。 26.如申^補_第12奴功率元件，其巾於該作動區之 終端區之多根第一傳導型柱及於該過渡區之至少一根 第一傳導型柱為同心。 86
TW097136309A 2007-09-21 2008-09-22 Superjunction structures for power devices and methods of manufacture TW200917476A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US97443307P 2007-09-21 2007-09-21

Publications (1)

Publication Number Publication Date
TW200917476A true TW200917476A (en) 2009-04-16

Family

ID=40468404

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097136309A TW200917476A (en) 2007-09-21 2008-09-22 Superjunction structures for power devices and methods of manufacture

Country Status (7)

Country Link
US (2) US8928077B2 (zh)
EP (1) EP2208229A4 (zh)
JP (1) JP2010541212A (zh)
KR (1) KR101630734B1 (zh)
CN (2) CN101868856B (zh)
TW (1) TW200917476A (zh)
WO (1) WO2009039441A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI411097B (zh) * 2009-08-31 2013-10-01 Alpha & Omega Semiconductor 高電壓半導體裝置中的積體肖特基二極體
TWI469353B (zh) * 2012-05-04 2015-01-11 Great Power Semiconductor Corp 溝槽式功率金氧半場效電晶體與其製造方法
TWI567978B (zh) * 2016-04-21 2017-01-21 帥群微電子股份有限公司 超接面半導體元件

Families Citing this family (136)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8183629B2 (en) * 2004-05-13 2012-05-22 Vishay-Siliconix Stacked trench metal-oxide-semiconductor field effect transistor device
US8471390B2 (en) * 2006-05-12 2013-06-25 Vishay-Siliconix Power MOSFET contact metallization
US8564057B1 (en) * 2007-01-09 2013-10-22 Maxpower Semiconductor, Inc. Power devices, structures, components, and methods using lateral drift, fixed net charge, and shield
US8368126B2 (en) * 2007-04-19 2013-02-05 Vishay-Siliconix Trench metal oxide semiconductor with recessed trench material and remote contacts
EP2208229A4 (en) 2007-09-21 2011-03-16 Fairchild Semiconductor SUPER TRANSITION STRUCTURES FOR PERFORMANCE ARRANGEMENTS AND MANUFACTURING PROCESSES
US9484451B2 (en) * 2007-10-05 2016-11-01 Vishay-Siliconix MOSFET active area and edge termination area charge balance
US8866255B2 (en) * 2008-03-12 2014-10-21 Infineon Technologies Austria Ag Semiconductor device with staggered oxide-filled trenches at edge region
JP2010062436A (ja) * 2008-09-05 2010-03-18 Toshiba Corp 半導体装置の製造方法
US20120273916A1 (en) 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture
US8044459B2 (en) * 2008-11-10 2011-10-25 Infineon Technologies Austria Ag Semiconductor device with trench field plate including first and second semiconductor materials
US10121857B2 (en) * 2008-12-31 2018-11-06 Alpha And Omega Semiconductor Incorporated Nano-tube MOSFET technology and devices
US9508805B2 (en) * 2008-12-31 2016-11-29 Alpha And Omega Semiconductor Incorporated Termination design for nanotube MOSFET
US7943989B2 (en) * 2008-12-31 2011-05-17 Alpha And Omega Semiconductor Incorporated Nano-tube MOSFET technology and devices
JP4883099B2 (ja) 2009-01-28 2012-02-22 ソニー株式会社 半導体装置及び半導体装置の製造方法
JP2010251571A (ja) * 2009-04-16 2010-11-04 Toshiba Corp 半導体装置
US8299494B2 (en) 2009-06-12 2012-10-30 Alpha & Omega Semiconductor, Inc. Nanotube semiconductor devices
US7910486B2 (en) * 2009-06-12 2011-03-22 Alpha & Omega Semiconductor, Inc. Method for forming nanotube semiconductor devices
JP2011018764A (ja) * 2009-07-08 2011-01-27 Toshiba Corp 半導体装置
US9620584B2 (en) * 2009-08-31 2017-04-11 Alpha And Omega Semiconductor Incorporated Integrated Schottky diode in high voltage semiconductor device
JP5629994B2 (ja) * 2009-09-04 2014-11-26 ソニー株式会社 半導体装置及び半導体装置の製造方法
US8466510B2 (en) 2009-10-30 2013-06-18 Alpha And Omega Semiconductor Incorporated Staggered column superjunction
US9306056B2 (en) 2009-10-30 2016-04-05 Vishay-Siliconix Semiconductor device with trench-like feed-throughs
JP5543758B2 (ja) 2009-11-19 2014-07-09 ルネサスエレクトロニクス株式会社 半導体装置
JP5218380B2 (ja) * 2009-11-20 2013-06-26 富士電機株式会社 多段エピタキシャル方式による超接合半導体装置の製造方法
US20110198689A1 (en) * 2010-02-17 2011-08-18 Suku Kim Semiconductor devices containing trench mosfets with superjunctions
US8431457B2 (en) * 2010-03-11 2013-04-30 Alpha And Omega Semiconductor Incorporated Method for fabricating a shielded gate trench MOS with improved source pickup layout
JP5718627B2 (ja) * 2010-03-15 2015-05-13 ルネサスエレクトロニクス株式会社 半導体装置
WO2011158647A1 (ja) * 2010-06-17 2011-12-22 富士電機株式会社 半導体装置およびその製造方法
JP2012074441A (ja) * 2010-09-28 2012-04-12 Toshiba Corp 電力用半導体装置
JP5664142B2 (ja) * 2010-11-09 2015-02-04 富士電機株式会社 半導体装置
KR101154205B1 (ko) * 2010-12-17 2012-06-18 (주) 트리노테크놀로지 수퍼정션 구조를 가지는 전력 반도체 소자
JP5719167B2 (ja) 2010-12-28 2015-05-13 ルネサスエレクトロニクス株式会社 半導体装置
US8829640B2 (en) * 2011-03-29 2014-09-09 Alpha And Omega Semiconductor Incorporated Configuration and method to generate saddle junction electric field in edge termination
US8786010B2 (en) 2011-04-27 2014-07-22 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8772868B2 (en) 2011-04-27 2014-07-08 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8836028B2 (en) 2011-04-27 2014-09-16 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8673700B2 (en) * 2011-04-27 2014-03-18 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
WO2012149195A1 (en) * 2011-04-27 2012-11-01 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
KR101904991B1 (ko) 2011-05-25 2018-10-08 페어차일드코리아반도체 주식회사 슈퍼정션 반도체 소자 및 그 제조방법
CN102201345A (zh) * 2011-05-26 2011-09-28 上海先进半导体制造股份有限公司 用于深槽超结mos器件的终端结构的制作方法
CN102214581A (zh) * 2011-05-26 2011-10-12 上海先进半导体制造股份有限公司 用于深槽超结mos器件的终端结构的制作方法
CN102214582B (zh) * 2011-05-26 2013-07-10 上海先进半导体制造股份有限公司 用于深槽超结mos器件的终端结构的制作方法
CN102214583A (zh) * 2011-05-26 2011-10-12 上海先进半导体制造股份有限公司 深槽高压终端结构的制作方法以及高压半导体器件
US20160372542A9 (en) * 2011-07-19 2016-12-22 Yeeheng Lee Termination of high voltage (hv) devices with new configurations and methods
KR101248664B1 (ko) * 2011-08-01 2013-03-28 주식회사 케이이씨 전력 반도체 소자
CN102956479B (zh) * 2011-08-24 2015-06-24 大中积体电路股份有限公司 绝缘栅双极晶体管结构及其制作方法
CN103828054B (zh) * 2011-09-27 2018-02-02 株式会社电装 半导体器件
US8872278B2 (en) 2011-10-25 2014-10-28 Fairchild Semiconductor Corporation Integrated gate runner and field implant termination for trench devices
KR101361067B1 (ko) * 2011-10-28 2014-02-11 메이플세미컨덕터(주) 수퍼 정션 금속 산화물 반도체 전계 효과 트랜지스터의 제조 방법
JP6150976B2 (ja) * 2011-11-09 2017-06-21 新電元工業株式会社 スーパージャンクション構造を有する半導体装置
US9431249B2 (en) * 2011-12-01 2016-08-30 Vishay-Siliconix Edge termination for super junction MOSFET devices
US9614043B2 (en) 2012-02-09 2017-04-04 Vishay-Siliconix MOSFET termination trench
JP2013201191A (ja) * 2012-03-23 2013-10-03 Toshiba Corp 半導体装置
US20130307058A1 (en) * 2012-05-18 2013-11-21 Infineon Technologies Austria Ag Semiconductor Devices Including Superjunction Structure and Method of Manufacturing
CN103426906B (zh) * 2012-05-21 2016-05-04 科轩微电子股份有限公司 沟槽式功率金氧半场效晶体管与其制造方法
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
JP6154583B2 (ja) * 2012-06-14 2017-06-28 ラピスセミコンダクタ株式会社 半導体装置およびその製造方法
CN103515432B (zh) * 2012-06-21 2016-11-16 上海华虹宏力半导体制造有限公司 P型超结横向双扩散mosfet器件
US8487372B1 (en) * 2012-06-29 2013-07-16 Force Mos Technology Co., Ltd. Trench MOSFET layout with trenched floating gates and trenched channel stop gates in termination
US8564058B1 (en) * 2012-08-07 2013-10-22 Force Mos Technology Co., Ltd. Super-junction trench MOSFET with multiple trenched gates in unit cell
US20140097491A1 (en) * 2012-10-05 2014-04-10 Texas Instruments Incorporated Dielectrically Terminated Superjunction FET
CN103730499A (zh) * 2012-10-12 2014-04-16 力士科技股份有限公司 沟槽式金属氧化物半导体场效应管
CN103855002A (zh) * 2012-11-28 2014-06-11 上海华虹宏力半导体制造有限公司 一种超级结深沟槽填充工艺方法
KR101403061B1 (ko) 2012-12-12 2014-06-27 주식회사 케이이씨 전력 반도체 디바이스
TW201430957A (zh) * 2013-01-25 2014-08-01 Anpec Electronics Corp 半導體功率元件的製作方法
US9029944B2 (en) 2013-02-18 2015-05-12 Infineon Technologies Austria Ag Super junction semiconductor device comprising implanted zones
US9318549B2 (en) 2013-02-18 2016-04-19 Infineon Technologies Austria Ag Semiconductor device with a super junction structure having a vertical impurity distribution
JP2015018951A (ja) * 2013-07-11 2015-01-29 株式会社東芝 半導体装置
US9112022B2 (en) * 2013-07-31 2015-08-18 Infineon Technologies Austria Ag Super junction structure having a thickness of first and second semiconductor regions which gradually changes from a transistor area into a termination area
KR101932776B1 (ko) 2013-09-17 2018-12-27 매그나칩 반도체 유한회사 초접합 반도체 소자
KR101795828B1 (ko) * 2013-09-17 2017-11-10 매그나칩 반도체 유한회사 초접합 반도체 소자 및 제조 방법
CN105122458B (zh) * 2013-09-18 2018-02-02 富士电机株式会社 半导体装置及其制造方法
US8963235B1 (en) * 2013-10-25 2015-02-24 Sinopower Semiconductor, Inc. Trench power device and semiconductor structure thereof
US9070763B1 (en) * 2014-03-26 2015-06-30 Vanguard International Semiconductor Corporation Semiconductor device layout structure
US9881971B2 (en) * 2014-04-01 2018-01-30 Micron Technology, Inc. Memory arrays
DE102014005879B4 (de) 2014-04-16 2021-12-16 Infineon Technologies Ag Vertikale Halbleitervorrichtung
JP5872621B2 (ja) * 2014-05-09 2016-03-01 ルネサスエレクトロニクス株式会社 半導体装置
JP6324805B2 (ja) 2014-05-19 2018-05-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9508596B2 (en) 2014-06-20 2016-11-29 Vishay-Siliconix Processes used in fabricating a metal-insulator-semiconductor field effect transistor
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
TWI567974B (zh) * 2014-07-28 2017-01-21 萬國半導體股份有限公司 用於納米管ｍｏｓｆｅｔ的端接設計
US9882044B2 (en) 2014-08-19 2018-01-30 Vishay-Siliconix Edge termination for super-junction MOSFETs
DE102014112379A1 (de) * 2014-08-28 2016-03-03 Infineon Technologies Austria Ag Halbleitervorrichtung mit einer Abschlussmesa zwischen einer Abschlussstruktur und einem Zellfeld von Feldelektrodenstrukturen
CN104217963A (zh) * 2014-09-01 2014-12-17 吉林华微电子股份有限公司 通过开锥孔进行锥槽离子注入制作半导体器件超级结的方法
US9171949B1 (en) * 2014-09-24 2015-10-27 Alpha And Omega Semiconductor Incorporated Semiconductor device including superjunction structure formed using angled implant process
US9590092B2 (en) * 2014-11-13 2017-03-07 Ixys Corporation Super junction field effect transistor with internal floating ring
US20160247879A1 (en) * 2015-02-23 2016-08-25 Polar Semiconductor, Llc Trench semiconductor device layout configurations
JP6510280B2 (ja) * 2015-03-11 2019-05-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR101721181B1 (ko) * 2015-04-01 2017-03-30 주식회사 케이이씨 전력 반도체 소자
US9431205B1 (en) 2015-04-13 2016-08-30 International Business Machines Corporation Fold over emitter and collector field emission transistor
TWI608609B (zh) * 2015-05-14 2017-12-11 帥群微電子股份有限公司 超接面元件及其製造方法
KR102404114B1 (ko) * 2015-08-20 2022-05-30 온세미컨덕터코리아 주식회사 슈퍼정션 반도체 장치 및 그 제조 방법
WO2017047283A1 (ja) * 2015-09-17 2017-03-23 富士電機株式会社 半導体装置および半導体装置の製造方法
CN105428397B (zh) * 2015-11-17 2019-07-02 深圳尚阳通科技有限公司 超结器件及其制造方法
CN106789637B (zh) * 2015-11-24 2020-02-04 中国移动通信集团公司 一种跨域业务互通的路径建立方法、控制器及系统
US10076800B2 (en) * 2015-11-30 2018-09-18 Cree Fayetteville, Inc. Method and device for a high temperature vacuum-safe solder stop utilizing laser processing of solderable surfaces for an electronic module assembly
TWI613812B (zh) * 2015-12-18 2018-02-01 敦南科技股份有限公司 超接面半導體元件
CN106920845B (zh) * 2015-12-25 2019-10-18 敦南科技股份有限公司 超结半导体元件
CN105448997B (zh) * 2016-01-13 2019-02-15 无锡新洁能股份有限公司 改善反向恢复特性及雪崩能力的超结mos器件及其制造方法
CN107134492B (zh) * 2016-02-26 2020-01-14 苏州东微半导体有限公司 超级结功率器件及其制造方法
US11222962B2 (en) * 2016-05-23 2022-01-11 HUNTECK SEMICONDUCTOR (SHANGHAI) CO. Ltd. Edge termination designs for super junction device
DE102016114229B3 (de) 2016-08-01 2017-12-07 Infineon Technologies Austria Ag Transistorbauelement mit einer zwei schichten umfassenden feldelektrodeund sein herstellverfahren
US10529799B2 (en) * 2016-08-08 2020-01-07 Mitsubishi Electric Corporation Semiconductor device
CN107768442A (zh) * 2016-08-15 2018-03-06 深圳尚阳通科技有限公司 超结器件及其制造方法
DE102016115759B4 (de) * 2016-08-25 2018-06-28 Infineon Technologies Austria Ag Verfahren zum herstellen einer superjunction-halbleitervorrichtung und superjunction-halbleitervorrichtung
US9905638B1 (en) * 2016-09-30 2018-02-27 Texas Instruments Incorporated Silicon epitaxy for high aspect ratio, substantially perpendicular deep silicon trench
CN106571394B (zh) * 2016-11-01 2018-05-11 杭州士兰微电子股份有限公司 功率器件及其制造方法
US10002920B1 (en) * 2016-12-14 2018-06-19 General Electric Company System and method for edge termination of super-junction (SJ) devices
US10263070B2 (en) 2017-06-12 2019-04-16 Alpha And Omega Semiconductor (Cayman) Ltd. Method of manufacturing LV/MV super junction trench power MOSFETs
US10727326B2 (en) 2017-08-21 2020-07-28 Semiconductor Components Industries, Llc Trench-gate insulated-gate bipolar transistors (IGBTs)
US11056581B2 (en) * 2017-08-21 2021-07-06 Semiconductor Components Industries, Llc Trench-gate insulated-gate bipolar transistors
CN107527792B (zh) * 2017-08-24 2019-12-10 上海华虹宏力半导体制造有限公司 双层外延工艺方法
CN107591440A (zh) * 2017-08-31 2018-01-16 上海华虹宏力半导体制造有限公司 沟槽栅超结器件及其制造方法
CN107706228A (zh) * 2017-08-31 2018-02-16 上海华虹宏力半导体制造有限公司 沟槽栅超结器件及其制造方法
US10601413B2 (en) * 2017-09-08 2020-03-24 Cree, Inc. Power switching devices with DV/DT capability and methods of making such devices
US11081554B2 (en) * 2017-10-12 2021-08-03 Semiconductor Components Industries, Llc Insulated gate semiconductor device having trench termination structure and method
JP7073698B2 (ja) * 2017-12-07 2022-05-24 富士電機株式会社 半導体装置および半導体装置の製造方法
US11031478B2 (en) * 2018-01-23 2021-06-08 Infineon Technologies Austria Ag Semiconductor device having body contacts with dielectric spacers and corresponding methods of manufacture
DE112019000863T5 (de) 2018-02-19 2020-11-05 Fuji Electric Co., Ltd. Halbleitervorrichtung
DE102018106967B3 (de) * 2018-03-23 2019-05-23 Infineon Technologies Ag SILIZIUMCARBID HALBLEITERBAUELEMENT und Halbleiterdiode
KR102446403B1 (ko) * 2018-06-22 2022-09-21 삼성전자주식회사 반도체 장치, 반도체 장치의 제조 방법 및 반도체 장치의 레이아웃 디자인 방법
CN109273533B (zh) * 2018-09-26 2021-11-16 中国电子科技集团公司第二十四研究所 一种具有自关断能力的vdmos器件结构及其制备方法
KR101998717B1 (ko) * 2018-09-28 2019-10-01 온세미컨덕터코리아 주식회사 슈퍼정션 반도체 소자 및 그 제조방법
CN109326653A (zh) * 2018-11-09 2019-02-12 上海昱率科技有限公司 功率器件及其制造方法
CN110137242B (zh) * 2019-04-03 2024-02-23 杭州士兰微电子股份有限公司 双向功率器件及其制造方法
CN110212014A (zh) * 2019-04-30 2019-09-06 上海功成半导体科技有限公司 超结器件终端结构及其制备方法
CN110212016A (zh) * 2019-05-06 2019-09-06 上海昱率科技有限公司 功率器件及其制造方法
JP2020191441A (ja) * 2019-05-15 2020-11-26 富士電機株式会社 超接合半導体装置および超接合半導体装置の製造方法
US11217690B2 (en) * 2019-09-16 2022-01-04 Infineon Technologies Austria Ag Trench field electrode termination structure for transistor devices
US11955513B2 (en) * 2019-11-08 2024-04-09 Nisshinbo Micro Devices Inc. Semiconductor device
CN113644108A (zh) * 2020-05-11 2021-11-12 华润微电子（重庆）有限公司 沟槽栅半导体器件及其制备方法
US11393907B2 (en) 2020-08-12 2022-07-19 Infineon Technologies Austria Ag Transistor device with buried field electrode connection
US11869948B2 (en) * 2021-02-17 2024-01-09 Wolfspeed, Inc. Power semiconductor device with reduced strain
KR20220121391A (ko) * 2021-02-25 2022-09-01 주식회사 디비하이텍 슈퍼정션 반도체 소자 및 제조방법
CN113517336A (zh) * 2021-07-13 2021-10-19 电子科技大学 一种mos型超结功率器件的终端结构
US20230050645A1 (en) * 2021-08-13 2023-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Alignment Structure for Semiconductor Device and Method for Forming the Same

Family Cites Families (415)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3404295A (en) 1964-11-30 1968-10-01 Motorola Inc High frequency and voltage transistor with added region for punch-through protection
US3412297A (en) 1965-12-16 1968-11-19 United Aircraft Corp Mos field-effect transistor with a onemicron vertical channel
US3497777A (en) * 1967-06-13 1970-02-24 Stanislas Teszner Multichannel field-effect semi-conductor device
US3564356A (en) * 1968-10-24 1971-02-16 Tektronix Inc High voltage integrated circuit transistor
US3660697A (en) 1970-02-16 1972-05-02 Bell Telephone Labor Inc Monolithic semiconductor apparatus adapted for sequential charge transfer
US4003072A (en) * 1972-04-20 1977-01-11 Sony Corporation Semiconductor device with high voltage breakdown resistance
US4337474A (en) 1978-08-31 1982-06-29 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JPS5598872A (en) 1979-01-22 1980-07-28 Semiconductor Res Found Semiconductor device
US4698653A (en) 1979-10-09 1987-10-06 Cardwell Jr Walter T Semiconductor devices controlled by depletion regions
US4638344A (en) * 1979-10-09 1987-01-20 Cardwell Jr Walter T Junction field-effect transistor controlled by merged depletion regions
US4345265A (en) 1980-04-14 1982-08-17 Supertex, Inc. MOS Power transistor with improved high-voltage capability
US4868624A (en) 1980-05-09 1989-09-19 Regents Of The University Of Minnesota Channel collector transistor
US4300150A (en) 1980-06-16 1981-11-10 North American Philips Corporation Lateral double-diffused MOS transistor device
US4326332A (en) * 1980-07-28 1982-04-27 International Business Machines Corp. Method of making a high density V-MOS memory array
DE3070786D1 (en) * 1980-11-12 1985-07-25 Ibm Deutschland Electrically switchable read-only memory
US4324038A (en) 1980-11-24 1982-04-13 Bell Telephone Laboratories, Incorporated Method of fabricating MOS field effect transistors
GB2089119A (en) 1980-12-10 1982-06-16 Philips Electronic Associated High voltage semiconductor devices
US4974059A (en) 1982-12-21 1990-11-27 International Rectifier Corporation Semiconductor high-power mosfet device
DE3370409D1 (en) 1982-12-21 1987-04-23 Philips Nv Lateral dmos transistor devices suitable for sourcefollower applications
JPS6016420A (ja) * 1983-07-08 1985-01-28 Mitsubishi Electric Corp 選択的エピタキシヤル成長方法
US4639761A (en) * 1983-12-16 1987-01-27 North American Philips Corporation Combined bipolar-field effect transistor resurf devices
EP0162942B1 (en) 1984-05-30 1989-03-01 Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V. A semiconductor device for detecting electromagnetic radiation or particles
FR2566179B1 (fr) * 1984-06-14 1986-08-22 Commissariat Energie Atomique Procede d'autopositionnement d'un oxyde de champ localise par rapport a une tranchee d'isolement
JPS61128554A (ja) 1984-11-27 1986-06-16 Seiko Epson Corp 半導体装置
JPS61158177A (ja) * 1984-12-28 1986-07-17 Toshiba Corp 半導体装置
US4682405A (en) 1985-07-22 1987-07-28 Siliconix Incorporated Methods for forming lateral and vertical DMOS transistors
US4774556A (en) 1985-07-25 1988-09-27 Nippondenso Co., Ltd. Non-volatile semiconductor memory device
JPS6269562A (ja) 1985-09-20 1987-03-30 Mitsubishi Electric Corp 電界効果トランジスタ装置およびその製造方法
JPS6269562U (zh) 1985-10-19 1987-05-01
US5262336A (en) 1986-03-21 1993-11-16 Advanced Power Technology, Inc. IGBT process to produce platinum lifetime control
US5034785A (en) 1986-03-24 1991-07-23 Siliconix Incorporated Planar vertical channel DMOS structure
US4716126A (en) 1986-06-05 1987-12-29 Siliconix Incorporated Fabrication of double diffused metal oxide semiconductor transistor
US5607511A (en) 1992-02-21 1997-03-04 International Business Machines Corporation Method and apparatus for low temperature, low pressure chemical vapor deposition of epitaxial silicon layers
US4746630A (en) 1986-09-17 1988-05-24 Hewlett-Packard Company Method for producing recessed field oxide with improved sidewall characteristics
US4941026A (en) 1986-12-05 1990-07-10 General Electric Company Semiconductor devices exhibiting minimum on-resistance
JP2577330B2 (ja) 1986-12-11 1997-01-29 新技術事業団 両面ゲ−ト静電誘導サイリスタの製造方法
US4796070A (en) 1987-01-15 1989-01-03 General Electric Company Lateral charge control semiconductor device and method of fabrication
JPS63186475A (ja) 1987-01-29 1988-08-02 Nissan Motor Co Ltd 電導度変調形ｍｏｓｆｅｔ
US5105243A (en) * 1987-02-26 1992-04-14 Kabushiki Kaisha Toshiba Conductivity-modulation metal oxide field effect transistor with single gate structure
US4821095A (en) * 1987-03-12 1989-04-11 General Electric Company Insulated gate semiconductor device with extra short grid and method of fabrication
US4823176A (en) * 1987-04-03 1989-04-18 General Electric Company Vertical double diffused metal oxide semiconductor (VDMOS) device including high voltage junction exhibiting increased safe operating area
US4801986A (en) * 1987-04-03 1989-01-31 General Electric Company Vertical double diffused metal oxide semiconductor VDMOS device with increased safe operating area and method
JPH0620102B2 (ja) 1987-05-20 1994-03-16 株式会社東芝 半導体装置及びその製造方法
JPS63186475U (zh) 1987-05-22 1988-11-30
JPS6422051A (en) 1987-07-17 1989-01-25 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JP2632322B2 (ja) 1987-10-02 1997-07-23 財団法人 半導体研究振興会 電力用半導体素子
US5164325A (en) 1987-10-08 1992-11-17 Siliconix Incorporated Method of making a vertical current flow field effect transistor
US4893160A (en) * 1987-11-13 1990-01-09 Siliconix Incorporated Method for increasing the performance of trenched devices and the resulting structure
US4914058A (en) * 1987-12-29 1990-04-03 Siliconix Incorporated Grooved DMOS process with varying gate dielectric thickness
JP2647884B2 (ja) 1988-01-27 1997-08-27 株式会社日立製作所 半導体装置の製造方法
JPH01194364A (ja) 1988-01-28 1989-08-04 Nec Corp 縦型高耐圧半導体装置
EP0332822A1 (de) 1988-02-22 1989-09-20 Asea Brown Boveri Ag Feldeffektgesteuertes, bipolares Leistungshalbleiter-Bauelement sowie Verfahren zu seiner Herstellung
US4967245A (en) 1988-03-14 1990-10-30 Siliconix Incorporated Trench power MOSFET device
US5283201A (en) 1988-05-17 1994-02-01 Advanced Power Technology, Inc. High density power device fabrication process
KR0173111B1 (ko) 1988-06-02 1999-02-01 야마무라 가쯔미 트렌치 게이트 mos fet
US4961100A (en) 1988-06-20 1990-10-02 General Electric Company Bidirectional field effect semiconductor device and circuit
JPH0216763A (ja) * 1988-07-05 1990-01-19 Toshiba Corp 半導体装置の製造方法
US4853345A (en) 1988-08-22 1989-08-01 Delco Electronics Corporation Process for manufacture of a vertical DMOS transistor
US5268311A (en) 1988-09-01 1993-12-07 International Business Machines Corporation Method for forming a thin dielectric layer on a substrate
US5156989A (en) 1988-11-08 1992-10-20 Siliconix, Incorporated Complementary, isolated DMOS IC technology
US5072266A (en) 1988-12-27 1991-12-10 Siliconix Incorporated Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry
US5111253A (en) 1989-05-09 1992-05-05 General Electric Company Multicellular FET having a Schottky diode merged therewith
US4992390A (en) * 1989-07-06 1991-02-12 General Electric Company Trench gate structure with thick bottom oxide
WO1991003842A1 (en) 1989-08-31 1991-03-21 Nippondenso Co., Ltd. Insulated gate bipolar transistor
US5248894A (en) 1989-10-03 1993-09-28 Harris Corporation Self-aligned channel stop for trench-isolated island
US5204545A (en) 1989-11-22 1993-04-20 Mitsubishi Denki Kabushiki Kaisha Structure for preventing field concentration in semiconductor device and method of forming the same
US5077228A (en) 1989-12-01 1991-12-31 Texas Instruments Incorporated Process for simultaneous formation of trench contact and vertical transistor gate and structure
US5242845A (en) 1990-06-13 1993-09-07 Kabushiki Kaisha Toshiba Method of production of vertical MOS transistor
US5071782A (en) 1990-06-28 1991-12-10 Texas Instruments Incorporated Vertical memory cell array and method of fabrication
US5079608A (en) * 1990-11-06 1992-01-07 Harris Corporation Power MOSFET transistor circuit with active clamp
US5065273A (en) 1990-12-04 1991-11-12 International Business Machines Corporation High capacity DRAM trench capacitor and methods of fabricating same
JP2884787B2 (ja) 1991-02-08 1999-04-19 日本電気株式会社 半導体装置
JP2825004B2 (ja) 1991-02-08 1998-11-18 インターナショナル・ビジネス・マシーンズ・コーポレーション 側壁電荷結合撮像素子及びその製造方法
CN1019720B (zh) 1991-03-19 1992-12-30 电子科技大学 半导体功率器件
US5164802A (en) 1991-03-20 1992-11-17 Harris Corporation Power vdmosfet with schottky on lightly doped drain of lateral driver fet
US5219793A (en) 1991-06-03 1993-06-15 Motorola Inc. Method for forming pitch independent contacts and a semiconductor device having the same
KR940006702B1 (ko) 1991-06-14 1994-07-25 금성일렉트론 주식회사 모스패트의 제조방법
US5298761A (en) * 1991-06-17 1994-03-29 Nikon Corporation Method and apparatus for exposure process
JP2570022B2 (ja) 1991-09-20 1997-01-08 株式会社日立製作所 定電圧ダイオード及びそれを用いた電力変換装置並びに定電圧ダイオードの製造方法
JPH0613627A (ja) 1991-10-08 1994-01-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US5366914A (en) 1992-01-29 1994-11-22 Nec Corporation Vertical power MOSFET structure having reduced cell area
JP3103655B2 (ja) 1992-02-07 2000-10-30 新電元工業株式会社 半導体装置
US5315142A (en) 1992-03-23 1994-05-24 International Business Machines Corporation High performance trench EEPROM cell
JP2904635B2 (ja) 1992-03-30 1999-06-14 株式会社東芝 半導体装置およびその製造方法
US5554862A (en) 1992-03-31 1996-09-10 Kabushiki Kaisha Toshiba Power semiconductor device
JPH06196723A (ja) * 1992-04-28 1994-07-15 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5640034A (en) 1992-05-18 1997-06-17 Texas Instruments Incorporated Top-drain trench based resurf DMOS transistor structure
US5233215A (en) 1992-06-08 1993-08-03 North Carolina State University At Raleigh Silicon carbide power MOSFET with floating field ring and floating field plate
US5346835A (en) 1992-07-06 1994-09-13 Texas Instruments Incorporated Triple diffused lateral resurf insulated gate field effect transistor compatible with process and method
US5430324A (en) * 1992-07-23 1995-07-04 Siliconix, Incorporated High voltage transistor having edge termination utilizing trench technology
US5558313A (en) 1992-07-24 1996-09-24 Siliconix Inorporated Trench field effect transistor with reduced punch-through susceptibility and low RDSon
US5294824A (en) * 1992-07-31 1994-03-15 Motorola, Inc. High voltage transistor having reduced on-resistance
GB9216599D0 (en) 1992-08-05 1992-09-16 Philips Electronics Uk Ltd A semiconductor device comprising a vertical insulated gate field effect device and a method of manufacturing such a device
US5300447A (en) * 1992-09-29 1994-04-05 Texas Instruments Incorporated Method of manufacturing a minimum scaled transistor
JPH06163907A (ja) 1992-11-20 1994-06-10 Hitachi Ltd 電圧駆動型半導体装置
US5275965A (en) * 1992-11-25 1994-01-04 Micron Semiconductor, Inc. Trench isolation using gated sidewalls
US5326711A (en) 1993-01-04 1994-07-05 Texas Instruments Incorporated High performance high voltage vertical transistor and method of fabrication
DE4300806C1 (de) 1993-01-14 1993-12-23 Siemens Ag Verfahren zur Herstellung von vertikalen MOS-Transistoren
US5418376A (en) 1993-03-02 1995-05-23 Toyo Denki Seizo Kabushiki Kaisha Static induction semiconductor device with a distributed main electrode structure and static induction semiconductor device with a static induction main electrode shorted structure
US5341011A (en) 1993-03-15 1994-08-23 Siliconix Incorporated Short channel trenched DMOS transistor
DE4309764C2 (de) 1993-03-25 1997-01-30 Siemens Ag Leistungs-MOSFET
GB9313843D0 (en) * 1993-07-05 1993-08-18 Philips Electronics Uk Ltd A semiconductor device comprising an insulated gate field effect transistor
US5365102A (en) 1993-07-06 1994-11-15 North Carolina State University Schottky barrier rectifier with MOS trench
BE1007283A3 (nl) 1993-07-12 1995-05-09 Philips Electronics Nv Halfgeleiderinrichting met een most voorzien van een extended draingebied voor hoge spanningen.
JPH07122749A (ja) 1993-09-01 1995-05-12 Toshiba Corp 半導体装置及びその製造方法
CN1035294C (zh) 1993-10-29 1997-06-25 电子科技大学 具有异形掺杂岛的半导体器件耐压层
JP3400846B2 (ja) 1994-01-20 2003-04-28 三菱電機株式会社 トレンチ構造を有する半導体装置およびその製造方法
JPH07221116A (ja) 1994-02-02 1995-08-18 Rohm Co Ltd トランジスタ
DE69528203T2 (de) 1994-02-02 2003-07-31 Rohm Co Ltd Transistor
US5429977A (en) 1994-03-11 1995-07-04 Industrial Technology Research Institute Method for forming a vertical transistor with a stacked capacitor DRAM cell
US5434435A (en) 1994-05-04 1995-07-18 North Carolina State University Trench gate lateral MOSFET
DE4417150C2 (de) * 1994-05-17 1996-03-14 Siemens Ag Verfahren zur Herstellung einer Anordnung mit selbstverstärkenden dynamischen MOS-Transistorspeicherzellen
US5405794A (en) * 1994-06-14 1995-04-11 Philips Electronics North America Corporation Method of producing VDMOS device of increased power density
CN1040814C (zh) * 1994-07-20 1998-11-18 电子科技大学 一种用于半导体器件的表面耐压区
US5424231A (en) 1994-08-09 1995-06-13 United Microelectronics Corp. Method for manufacturing a VDMOS transistor
US5583368A (en) * 1994-08-11 1996-12-10 International Business Machines Corporation Stacked devices
DE69525003T2 (de) 1994-08-15 2003-10-09 Siliconix Inc Verfahren zum Herstellen eines DMOS-Transistors mit Grabenstruktur unter Verwendung von sieben Masken
US5581100A (en) 1994-08-30 1996-12-03 International Rectifier Corporation Trench depletion MOSFET
US5583065A (en) 1994-11-23 1996-12-10 Sony Corporation Method of making a MOS semiconductor device
EP0717435A1 (en) 1994-12-01 1996-06-19 AT&T Corp. Process for controlling dopant diffusion in a semiconductor layer and semiconductor layer formed thereby
US5674766A (en) 1994-12-30 1997-10-07 Siliconix Incorporated Method of making a trench MOSFET with multi-resistivity drain to provide low on-resistance by varying dopant concentration in epitaxial layer
US5597765A (en) * 1995-01-10 1997-01-28 Siliconix Incorporated Method for making termination structure for power MOSFET
US5545915A (en) 1995-01-23 1996-08-13 Delco Electronics Corporation Semiconductor device having field limiting ring and a process therefor
JPH08204179A (ja) 1995-01-26 1996-08-09 Fuji Electric Co Ltd 炭化ケイ素トレンチｍｏｓｆｅｔ
US5670803A (en) 1995-02-08 1997-09-23 International Business Machines Corporation Three-dimensional SRAM trench structure and fabrication method therefor
JP3325736B2 (ja) * 1995-02-09 2002-09-17 三菱電機株式会社 絶縁ゲート型半導体装置
EP0726603B1 (en) 1995-02-10 1999-04-21 SILICONIX Incorporated Trenched field effect transistor with PN depletion barrier
JP3291957B2 (ja) * 1995-02-17 2002-06-17 富士電機株式会社 縦型トレンチｍｉｓｆｅｔおよびその製造方法
US5595927A (en) * 1995-03-17 1997-01-21 Taiwan Semiconductor Manufacturing Company Ltd. Method for making self-aligned source/drain mask ROM memory cell using trench etched channel
US5557127A (en) 1995-03-23 1996-09-17 International Rectifier Corporation Termination structure for mosgated device with reduced mask count and process for its manufacture
US5592005A (en) 1995-03-31 1997-01-07 Siliconix Incorporated Punch-through field effect transistor
JPH08306914A (ja) * 1995-04-27 1996-11-22 Nippondenso Co Ltd 半導体装置およびその製造方法
US5567634A (en) 1995-05-01 1996-10-22 National Semiconductor Corporation Method of fabricating self-aligned contact trench DMOS transistors
US6049108A (en) 1995-06-02 2000-04-11 Siliconix Incorporated Trench-gated MOSFET with bidirectional voltage clamping
US5648670A (en) 1995-06-07 1997-07-15 Sgs-Thomson Microelectronics, Inc. Trench MOS-gated device with a minimum number of masks
US5689128A (en) 1995-08-21 1997-11-18 Siliconix Incorporated High density trenched DMOS transistor
US5629543A (en) 1995-08-21 1997-05-13 Siliconix Incorporated Trenched DMOS transistor with buried layer for reduced on-resistance and ruggedness
JP3468621B2 (ja) 1995-08-25 2003-11-17 ローム株式会社 半導体装置およびその製法
KR100199997B1 (ko) 1995-09-06 1999-07-01 오카메 히로무 탄화규소 반도체장치
US5705409A (en) * 1995-09-28 1998-01-06 Motorola Inc. Method for forming trench transistor structure
US5879971A (en) * 1995-09-28 1999-03-09 Motorola Inc. Trench random access memory cell and method of formation
US5973367A (en) 1995-10-13 1999-10-26 Siliconix Incorporated Multiple gated MOSFET for use in DC-DC converter
US5616945A (en) * 1995-10-13 1997-04-01 Siliconix Incorporated Multiple gated MOSFET for use in DC-DC converter
US5949124A (en) 1995-10-31 1999-09-07 Motorola, Inc. Edge termination structure
US6037632A (en) * 1995-11-06 2000-03-14 Kabushiki Kaisha Toshiba Semiconductor device
KR0159075B1 (ko) 1995-11-11 1998-12-01 김광호 트렌치 dmos장치 및 그의 제조방법
US6242787B1 (en) 1995-11-15 2001-06-05 Denso Corporation Semiconductor device and manufacturing method thereof
US5780343A (en) 1995-12-20 1998-07-14 National Semiconductor Corporation Method of producing high quality silicon surface for selective epitaxial growth of silicon
US5637898A (en) 1995-12-22 1997-06-10 North Carolina State University Vertical field effect transistors having improved breakdown voltage capability and low on-state resistance
GB2309336B (en) 1996-01-22 2001-05-23 Fuji Electric Co Ltd Semiconductor device
JPH09266311A (ja) 1996-01-22 1997-10-07 Fuji Electric Co Ltd 半導体装置及びその製造方法
JP2834058B2 (ja) 1996-01-30 1998-12-09 山形日本電気株式会社 半導体装置の製造方法
EP1408554B1 (de) * 1996-02-05 2015-03-25 Infineon Technologies AG Durch Feldeffekt steuerbares Halbleiterbauelement
JP3444081B2 (ja) 1996-02-28 2003-09-08 株式会社日立製作所 ダイオード及び電力変換装置
KR0175277B1 (ko) 1996-02-29 1999-02-01 김광호 중첩된 필드플레이트구조를 갖는 전력반도체장치 및 그의 제조방법
US6084268A (en) 1996-03-05 2000-07-04 Semiconductor Components Industries, Llc Power MOSFET device having low on-resistance and method
US5814858A (en) 1996-03-15 1998-09-29 Siliconix Incorporated Vertical power MOSFET having reduced sensitivity to variations in thickness of epitaxial layer
DE19611045C1 (de) 1996-03-20 1997-05-22 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement
JP3575908B2 (ja) 1996-03-28 2004-10-13 株式会社東芝 半導体装置
US5895951A (en) 1996-04-05 1999-04-20 Megamos Corporation MOSFET structure and fabrication process implemented by forming deep and narrow doping regions through doping trenches
US5770878A (en) 1996-04-10 1998-06-23 Harris Corporation Trench MOS gate device
US5894149A (en) 1996-04-11 1999-04-13 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having high breakdown voltage and method of manufacturing the same
US5719409A (en) * 1996-06-06 1998-02-17 Cree Research, Inc. Silicon carbide metal-insulator semiconductor field effect transistor
AU3724197A (en) 1996-07-19 1998-02-10 Siliconix Incorporated High density trench dmos transistor with trench bottom implant
US5808340A (en) 1996-09-18 1998-09-15 Advanced Micro Devices, Inc. Short channel self aligned VMOS field effect transistor
JP2891205B2 (ja) 1996-10-21 1999-05-17 日本電気株式会社 半導体集積回路の製造方法
US5972741A (en) 1996-10-31 1999-10-26 Sanyo Electric Co., Ltd. Method of manufacturing semiconductor device
US6168983B1 (en) * 1996-11-05 2001-01-02 Power Integrations, Inc. Method of making a high-voltage transistor with multiple lateral conduction layers
US6207994B1 (en) * 1996-11-05 2001-03-27 Power Integrations, Inc. High-voltage transistor with multi-layer conduction region
US6110804A (en) 1996-12-02 2000-08-29 Semiconductor Components Industries, Llc Method of fabricating a semiconductor device having a floating field conductor
KR100233832B1 (ko) 1996-12-14 1999-12-01 정선종 반도체 소자의 트랜지스터 및 그 제조방법
US6011298A (en) * 1996-12-31 2000-01-04 Stmicroelectronics, Inc. High voltage termination with buried field-shaping region
JPH10256550A (ja) 1997-01-09 1998-09-25 Toshiba Corp 半導体装置
KR100218260B1 (ko) 1997-01-14 1999-09-01 김덕중 트랜치 게이트형 모스트랜지스터의 제조방법
JP3938964B2 (ja) 1997-02-10 2007-06-27 三菱電機株式会社 高耐圧半導体装置およびその製造方法
US5877528A (en) * 1997-03-03 1999-03-02 Megamos Corporation Structure to provide effective channel-stop in termination areas for trenched power transistors
US6057558A (en) 1997-03-05 2000-05-02 Denson Corporation Silicon carbide semiconductor device and manufacturing method thereof
KR100225409B1 (ko) * 1997-03-27 1999-10-15 김덕중 트렌치 디-모오스 및 그의 제조 방법
US6163052A (en) 1997-04-04 2000-12-19 Advanced Micro Devices, Inc. Trench-gated vertical combination JFET and MOSFET devices
US5879994A (en) * 1997-04-15 1999-03-09 National Semiconductor Corporation Self-aligned method of fabricating terrace gate DMOS transistor
US6281547B1 (en) 1997-05-08 2001-08-28 Megamos Corporation Power transistor cells provided with reliable trenched source contacts connected to narrower source manufactured without a source mask
FR2764137B1 (fr) 1997-05-28 1999-08-13 Sgs Thomson Microelectronics Composant de protection d'un transistor mos integre contre des gradients de tension
JPH113936A (ja) 1997-06-13 1999-01-06 Nec Corp 半導体装置の製造方法
JP3618517B2 (ja) 1997-06-18 2005-02-09 三菱電機株式会社 半導体装置およびその製造方法
US6037628A (en) 1997-06-30 2000-03-14 Intersil Corporation Semiconductor structures with trench contacts
US6096608A (en) 1997-06-30 2000-08-01 Siliconix Incorporated Bidirectional trench gated power mosfet with submerged body bus extending underneath gate trench
US6110799A (en) 1997-06-30 2000-08-29 Intersil Corporation Trench contact process
DE19731495C2 (de) 1997-07-22 1999-05-20 Siemens Ag Durch Feldeffekt steuerbarer Bipolartransistor und Verfahren zu seiner Herstellung
JP3502531B2 (ja) * 1997-08-28 2004-03-02 株式会社ルネサステクノロジ 半導体装置の製造方法
US6239463B1 (en) 1997-08-28 2001-05-29 Siliconix Incorporated Low resistance power MOSFET or other device containing silicon-germanium layer
DE19740195C2 (de) * 1997-09-12 1999-12-02 Siemens Ag Halbleiterbauelement mit Metall-Halbleiterübergang mit niedrigem Sperrstrom
DE19743342C2 (de) 1997-09-30 2002-02-28 Infineon Technologies Ag Feldeffekttransistor hoher Packungsdichte und Verfahren zu seiner Herstellung
US5776813A (en) 1997-10-06 1998-07-07 Industrial Technology Research Institute Process to manufacture a vertical gate-enhanced bipolar transistor
JP3315356B2 (ja) 1997-10-15 2002-08-19 株式会社東芝 高耐圧半導体装置
KR100249505B1 (ko) 1997-10-28 2000-03-15 정선종 수평형 이중 확산 전력 소자의 제조 방법
US6337499B1 (en) * 1997-11-03 2002-01-08 Infineon Technologies Ag Semiconductor component
JP3628613B2 (ja) * 1997-11-03 2005-03-16 インフィネオン テクノロジース アクチエンゲゼルシャフト 半導体構成素子のための耐高圧縁部構造
US5943581A (en) 1997-11-05 1999-08-24 Vanguard International Semiconductor Corporation Method of fabricating a buried reservoir capacitor structure for high-density dynamic random access memory (DRAM) circuits
US6005271A (en) 1997-11-05 1999-12-21 Magepower Semiconductor Corp. Semiconductor cell array with high packing density
GB9723468D0 (en) 1997-11-07 1998-01-07 Zetex Plc Method of semiconductor device fabrication
US6081009A (en) 1997-11-10 2000-06-27 Intersil Corporation High voltage mosfet structure
US6429481B1 (en) 1997-11-14 2002-08-06 Fairchild Semiconductor Corporation Field effect transistor and method of its manufacture
JPH11204782A (ja) 1998-01-08 1999-07-30 Toshiba Corp 半導体装置およびその製造方法
WO1999038214A1 (fr) 1998-01-22 1999-07-29 Mitsubishi Denki Kabushiki Kaisha Dispositif semi-conducteur bipolaire de type a porte isolante
US6396102B1 (en) 1998-01-27 2002-05-28 Fairchild Semiconductor Corporation Field coupled power MOSFET bus architecture using trench technology
US5900663A (en) 1998-02-07 1999-05-04 Xemod, Inc. Quasi-mesh gate structure for lateral RF MOS devices
US5949104A (en) 1998-02-07 1999-09-07 Xemod, Inc. Source connection structure for lateral RF MOS devices
GB9826291D0 (en) 1998-12-02 1999-01-20 Koninkl Philips Electronics Nv Field-effect semi-conductor devices
DE19808348C1 (de) 1998-02-27 1999-06-24 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement
US5897343A (en) 1998-03-30 1999-04-27 Motorola, Inc. Method of making a power switching trench MOSFET having aligned source regions
WO1999053550A1 (de) 1998-04-08 1999-10-21 Siemens Aktiengesellschaft Hochvolt-randabschluss für planarstrukturen
US5945724A (en) * 1998-04-09 1999-08-31 Micron Technology, Inc. Trench isolation region for semiconductor device
US6137152A (en) 1998-04-22 2000-10-24 Texas Instruments - Acer Incorporated Planarized deep-shallow trench isolation for CMOS/bipolar devices
US6150697A (en) 1998-04-30 2000-11-21 Denso Corporation Semiconductor apparatus having high withstand voltage
US6303969B1 (en) 1998-05-01 2001-10-16 Allen Tan Schottky diode with dielectric trench
US6048772A (en) 1998-05-04 2000-04-11 Xemod, Inc. Method for fabricating a lateral RF MOS device with an non-diffusion source-backside connection
US6063678A (en) 1998-05-04 2000-05-16 Xemod, Inc. Fabrication of lateral RF MOS devices with enhanced RF properties
DE19820223C1 (de) * 1998-05-06 1999-11-04 Siemens Ag Verfahren zum Herstellen einer Epitaxieschicht mit lateral veränderlicher Dotierung
US6104054A (en) 1998-05-13 2000-08-15 Texas Instruments Incorporated Space-efficient layout method to reduce the effect of substrate capacitance in dielectrically isolated process technologies
US6015727A (en) * 1998-06-08 2000-01-18 Wanlass; Frank M. Damascene formation of borderless contact MOS transistors
US6064088A (en) 1998-06-15 2000-05-16 Xemod, Inc. RF power MOSFET device with extended linear region of transconductance characteristic at low drain current
DE19828191C1 (de) 1998-06-24 1999-07-29 Siemens Ag Lateral-Hochspannungstransistor
KR100372103B1 (ko) 1998-06-30 2003-03-31 주식회사 하이닉스반도체 반도체소자의소자분리방법
US6156611A (en) 1998-07-20 2000-12-05 Motorola, Inc. Method of fabricating vertical FET with sidewall gate electrode
CN1099715C (zh) 1998-07-23 2003-01-22 电子科技大学 一种用于有浮动电压端的半导体器件的表面耐压层
JP4090518B2 (ja) 1998-07-23 2008-05-28 三菱電機株式会社 半導体装置およびその製造方法
JP4253374B2 (ja) 1998-07-24 2009-04-08 千住金属工業株式会社 プリント基板のはんだ付け方法および噴流はんだ槽
JP3988262B2 (ja) 1998-07-24 2007-10-10 富士電機デバイステクノロジー株式会社 縦型超接合半導体素子およびその製造方法
DE19839970C2 (de) 1998-09-02 2000-11-02 Siemens Ag Randstruktur und Driftbereich für ein Halbleiterbauelement sowie Verfahren zu ihrer Herstellung
DE19840032C1 (de) 1998-09-02 1999-11-18 Siemens Ag Halbleiterbauelement und Herstellungsverfahren dazu
DE19841754A1 (de) 1998-09-11 2000-03-30 Siemens Ag Schalttransistor mit reduzierten Schaltverlusten
DE19843959B4 (de) 1998-09-24 2004-02-12 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauelements mit einem sperrenden pn-Übergang
JP3382163B2 (ja) 1998-10-07 2003-03-04 株式会社東芝 電力用半導体装置
US7462910B1 (en) 1998-10-14 2008-12-09 International Rectifier Corporation P-channel trench MOSFET structure
DE19848828C2 (de) * 1998-10-22 2001-09-13 Infineon Technologies Ag Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit
US5998833A (en) 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
US6545316B1 (en) 2000-06-23 2003-04-08 Silicon Wireless Corporation MOSFET devices having linear transfer characteristics when operating in velocity saturation mode and methods of forming and operating same
US6194741B1 (en) * 1998-11-03 2001-02-27 International Rectifier Corp. MOSgated trench type power semiconductor with silicon carbide substrate and increased gate breakdown voltage and reduced on-resistance
JP3951522B2 (ja) 1998-11-11 2007-08-01 富士電機デバイステクノロジー株式会社 超接合半導体素子
US6677626B1 (en) * 1998-11-11 2004-01-13 Fuji Electric Co., Ltd. Semiconductor device with alternating conductivity type layer and method of manufacturing the same
JP3799888B2 (ja) 1998-11-12 2006-07-19 富士電機デバイステクノロジー株式会社 超接合半導体素子およびその製造方法
US6291856B1 (en) 1998-11-12 2001-09-18 Fuji Electric Co., Ltd. Semiconductor device with alternating conductivity type layer and method of manufacturing the same
JP2000156978A (ja) 1998-11-17 2000-06-06 Fuji Electric Co Ltd ソフトスイッチング回路
US6156606A (en) 1998-11-17 2000-12-05 Siemens Aktiengesellschaft Method of forming a trench capacitor using a rutile dielectric material
US6084264A (en) 1998-11-25 2000-07-04 Siliconix Incorporated Trench MOSFET having improved breakdown and on-resistance characteristics
DE19854915C2 (de) * 1998-11-27 2002-09-05 Infineon Technologies Ag MOS-Feldeffekttransistor mit Hilfselektrode
GB9826041D0 (en) 1998-11-28 1999-01-20 Koninkl Philips Electronics Nv Trench-gate semiconductor devices and their manufacture
US6452230B1 (en) 1998-12-23 2002-09-17 International Rectifier Corporation High voltage mosgated device with trenches to reduce on-resistance
JP4447065B2 (ja) * 1999-01-11 2010-04-07 富士電機システムズ株式会社 超接合半導体素子の製造方法
US6351018B1 (en) * 1999-02-26 2002-02-26 Fairchild Semiconductor Corporation Monolithically integrated trench MOSFET and Schottky diode
US6204097B1 (en) * 1999-03-01 2001-03-20 Semiconductor Components Industries, Llc Semiconductor device and method of manufacture
JP3751463B2 (ja) 1999-03-23 2006-03-01 株式会社東芝 高耐圧半導体素子
DE19913375B4 (de) 1999-03-24 2009-03-26 Infineon Technologies Ag Verfahren zur Herstellung einer MOS-Transistorstruktur
JP3417336B2 (ja) 1999-03-25 2003-06-16 関西日本電気株式会社 絶縁ゲート型半導体装置およびその製造方法
US6316806B1 (en) 1999-03-31 2001-11-13 Fairfield Semiconductor Corporation Trench transistor with a self-aligned source
US6188105B1 (en) * 1999-04-01 2001-02-13 Intersil Corporation High density MOS-gated power device and process for forming same
WO2000068997A1 (en) 1999-05-06 2000-11-16 C.P. Clare Corporation Mosfet with field reducing trenches in body region
WO2000068998A1 (en) 1999-05-06 2000-11-16 C.P. Clare Corporation High voltage mosfet structures
US6313482B1 (en) 1999-05-17 2001-11-06 North Carolina State University Silicon carbide power devices having trench-based silicon carbide charge coupling regions therein
US6433385B1 (en) 1999-05-19 2002-08-13 Fairchild Semiconductor Corporation MOS-gated power device having segmented trench and extended doping zone and process for forming same
US6198127B1 (en) 1999-05-19 2001-03-06 Intersil Corporation MOS-gated power device having extended trench and doping zone and process for forming same
US6291298B1 (en) 1999-05-25 2001-09-18 Advanced Analogic Technologies, Inc. Process of manufacturing Trench gate semiconductor device having gate oxide layer with multiple thicknesses
US6191447B1 (en) 1999-05-28 2001-02-20 Micro-Ohm Corporation Power semiconductor devices that utilize tapered trench-based insulating regions to improve electric field profiles in highly doped drift region mesas and methods of forming same
US6593619B1 (en) 1999-06-03 2003-07-15 General Semiconductor, Inc. High voltage power MOSFET having low on-resistance
EP1058318B1 (en) 1999-06-03 2008-04-16 STMicroelectronics S.r.l. Power semiconductor device having an edge termination structure comprising a voltage divider
US6242784B1 (en) 1999-06-28 2001-06-05 Intersil Corporation Edge termination for silicon power devices
JP3851744B2 (ja) 1999-06-28 2006-11-29 株式会社東芝 半導体装置の製造方法
US6274905B1 (en) 1999-06-30 2001-08-14 Fairchild Semiconductor Corporation Trench structure substantially filled with high-conductivity material
GB9916370D0 (en) 1999-07-14 1999-09-15 Koninkl Philips Electronics Nv Manufacture of semiconductor devices and material
GB9916520D0 (en) 1999-07-15 1999-09-15 Koninkl Philips Electronics Nv Manufacture of semiconductor devices and material
GB9917099D0 (en) * 1999-07-22 1999-09-22 Koninkl Philips Electronics Nv Cellular trench-gate field-effect transistors
JP3971062B2 (ja) * 1999-07-29 2007-09-05 株式会社東芝 高耐圧半導体装置
TW411553B (en) 1999-08-04 2000-11-11 Mosel Vitelic Inc Method for forming curved oxide on bottom of trench
JP4774580B2 (ja) 1999-08-23 2011-09-14 富士電機株式会社 超接合半導体素子
US20030060013A1 (en) * 1999-09-24 2003-03-27 Bruce D. Marchant Method of manufacturing trench field effect transistors with trenched heavy body
US6228727B1 (en) 1999-09-27 2001-05-08 Chartered Semiconductor Manufacturing, Ltd. Method to form shallow trench isolations with rounded corners and reduced trench oxide recess
GB9922764D0 (en) 1999-09-28 1999-11-24 Koninkl Philips Electronics Nv Manufacture of trench-gate semiconductor devices
JP3507732B2 (ja) 1999-09-30 2004-03-15 株式会社東芝 半導体装置
US6271552B1 (en) 1999-10-04 2001-08-07 Xemod, Inc Lateral RF MOS device with improved breakdown voltage
US6222233B1 (en) 1999-10-04 2001-04-24 Xemod, Inc. Lateral RF MOS device with improved drain structure
JP2001119022A (ja) 1999-10-20 2001-04-27 Fuji Electric Co Ltd 半導体装置及びその製造方法
US6475864B1 (en) * 1999-10-21 2002-11-05 Fuji Electric Co., Ltd. Method of manufacturing a super-junction semiconductor device with an conductivity type layer
JP4450122B2 (ja) 1999-11-17 2010-04-14 株式会社デンソー 炭化珪素半導体装置
JP3804375B2 (ja) * 1999-12-09 2006-08-02 株式会社日立製作所 半導体装置とそれを用いたパワースイッチング駆動システム
GB9929613D0 (en) 1999-12-15 2000-02-09 Koninkl Philips Electronics Nv Manufacture of semiconductor material and devices using that material
US6461918B1 (en) 1999-12-20 2002-10-08 Fairchild Semiconductor Corporation Power MOS device with improved gate charge performance
US6285060B1 (en) 1999-12-30 2001-09-04 Siliconix Incorporated Barrier accumulation-mode MOSFET
US6346469B1 (en) * 2000-01-03 2002-02-12 Motorola, Inc. Semiconductor device and a process for forming the semiconductor device
GB0002235D0 (en) 2000-02-02 2000-03-22 Koninkl Philips Electronics Nv Trenched schottky rectifiers
JP4765012B2 (ja) * 2000-02-09 2011-09-07 富士電機株式会社 半導体装置及びその製造方法
KR100699552B1 (ko) 2000-02-10 2007-03-26 인터내쇼널 렉티파이어 코포레이션 단일면 상에 돌출 접촉부를 갖는 수직 전도성의 플립칩디바이스
US6376878B1 (en) 2000-02-11 2002-04-23 Fairchild Semiconductor Corporation MOS-gated devices with alternating zones of conductivity
GB0003186D0 (en) 2000-02-12 2000-04-05 Koninkl Philips Electronics Nv A semiconductor device
GB0003184D0 (en) 2000-02-12 2000-04-05 Koninkl Philips Electronics Nv A semiconductor device and a method of fabricating material for a semiconductor device
GB0003185D0 (en) 2000-02-12 2000-04-05 Koninkl Philips Electronics Nv An insulated gate field effect device
US6271100B1 (en) 2000-02-24 2001-08-07 International Business Machines Corporation Chemically enhanced anneal for removing trench stress resulting in improved bipolar yield
JP2001244461A (ja) 2000-02-28 2001-09-07 Toyota Central Res & Dev Lab Inc 縦型半導体装置
JP3636345B2 (ja) 2000-03-17 2005-04-06 富士電機デバイステクノロジー株式会社 半導体素子および半導体素子の製造方法
WO2001071817A2 (en) 2000-03-17 2001-09-27 General Semiconductor, Inc. Dmos transistor having a trench gate electrode and method of making the same
GB0006957D0 (en) 2000-03-23 2000-05-10 Koninkl Philips Electronics Nv A semiconductor device
JP2001284584A (ja) 2000-03-30 2001-10-12 Toshiba Corp 半導体装置及びその製造方法
US6580123B2 (en) 2000-04-04 2003-06-17 International Rectifier Corporation Low voltage power MOSFET device and process for its manufacture
JP4534303B2 (ja) 2000-04-27 2010-09-01 富士電機システムズ株式会社 横型超接合半導体素子
JP4240752B2 (ja) 2000-05-01 2009-03-18 富士電機デバイステクノロジー株式会社 半導体装置
WO2001088997A2 (en) 2000-05-13 2001-11-22 Koninklijke Philips Electronics N.V. Trench-gate semiconductor device and method of making the same
US6509240B2 (en) 2000-05-15 2003-01-21 International Rectifier Corporation Angle implant process for cellular deep trench sidewall doping
DE10026924A1 (de) 2000-05-30 2001-12-20 Infineon Technologies Ag Kompensationsbauelement
US6479352B2 (en) * 2000-06-02 2002-11-12 General Semiconductor, Inc. Method of fabricating high voltage power MOSFET having low on-resistance
US6627949B2 (en) 2000-06-02 2003-09-30 General Semiconductor, Inc. High voltage power MOSFET having low on-resistance
US6635534B2 (en) 2000-06-05 2003-10-21 Fairchild Semiconductor Corporation Method of manufacturing a trench MOSFET using selective growth epitaxy
US6472678B1 (en) 2000-06-16 2002-10-29 General Semiconductor, Inc. Trench MOSFET with double-diffused body profile
JP4984345B2 (ja) 2000-06-21 2012-07-25 富士電機株式会社 半導体装置
JP4528460B2 (ja) 2000-06-30 2010-08-18 株式会社東芝 半導体素子
US6555895B1 (en) 2000-07-17 2003-04-29 General Semiconductor, Inc. Devices and methods for addressing optical edge effects in connection with etched trenches
US6472708B1 (en) 2000-08-31 2002-10-29 General Semiconductor, Inc. Trench MOSFET with structure having low gate charge
JP4843843B2 (ja) 2000-10-20 2011-12-21 富士電機株式会社 超接合半導体素子
EP1205980A1 (en) 2000-11-07 2002-05-15 Infineon Technologies AG A method for forming a field effect transistor in a semiconductor substrate
US6362112B1 (en) * 2000-11-08 2002-03-26 Fabtech, Inc. Single step etched moat
WO2002041402A2 (en) 2000-11-16 2002-05-23 Silicon Wireless Corporation Discrete and packaged power devices for radio frequency (rf) applications and methods of forming same
US6608350B2 (en) 2000-12-07 2003-08-19 International Rectifier Corporation High voltage vertical conduction superjunction semiconductor device
JP3899231B2 (ja) * 2000-12-18 2007-03-28 株式会社豊田中央研究所 半導体装置
US7345342B2 (en) * 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US6713813B2 (en) * 2001-01-30 2004-03-30 Fairchild Semiconductor Corporation Field effect transistor having a lateral depletion structure
US6906362B2 (en) 2002-01-22 2005-06-14 Fairchild Semiconductor Corporation Method of isolating the current sense on power devices while maintaining a continuous stripe cell
US6818513B2 (en) 2001-01-30 2004-11-16 Fairchild Semiconductor Corporation Method of forming a field effect transistor having a lateral depletion structure
US7132712B2 (en) 2002-11-05 2006-11-07 Fairchild Semiconductor Corporation Trench structure having one or more diodes embedded therein adjacent a PN junction
US6710403B2 (en) * 2002-07-30 2004-03-23 Fairchild Semiconductor Corporation Dual trench power MOSFET
DE10205345B9 (de) 2001-02-09 2007-12-20 Fuji Electric Co., Ltd., Kawasaki Halbleiterbauelement
CN1223008C (zh) 2001-02-21 2005-10-12 三菱电机株式会社 半导体器件及其制造方法
JP4839519B2 (ja) 2001-03-15 2011-12-21 富士電機株式会社 半導体装置
KR100393201B1 (ko) 2001-04-16 2003-07-31 페어차일드코리아반도체 주식회사 낮은 온 저항과 높은 브레이크다운 전압을 갖는 고전압수평형 디모스 트랜지스터
US6878989B2 (en) 2001-05-25 2005-04-12 Kabushiki Kaisha Toshiba Power MOSFET semiconductor device and method of manufacturing the same
KR100535062B1 (ko) 2001-06-04 2005-12-07 마츠시타 덴끼 산교 가부시키가이샤 고내압 반도체장치
EP1267415A3 (en) * 2001-06-11 2009-04-15 Kabushiki Kaisha Toshiba Power semiconductor device having resurf layer
US6683363B2 (en) 2001-07-03 2004-01-27 Fairchild Semiconductor Corporation Trench structure for semiconductor devices
US6884592B2 (en) 2001-09-05 2005-04-26 Lifescan, Inc. Devices for analyte concentration determination and methods of manufacturing and using the same
US6573558B2 (en) 2001-09-07 2003-06-03 Power Integrations, Inc. High-voltage vertical transistor with a multi-layered extended drain structure
US7221011B2 (en) 2001-09-07 2007-05-22 Power Integrations, Inc. High-voltage vertical transistor with a multi-gradient drain doping profile
GB0122120D0 (en) 2001-09-13 2001-10-31 Koninkl Philips Electronics Nv Edge termination in MOS transistors
WO2003028108A1 (fr) 2001-09-19 2003-04-03 Kabushiki Kaisha Toshiba Semi-conducteur et procede de fabrication
US6465304B1 (en) 2001-10-04 2002-10-15 General Semiconductor, Inc. Method for fabricating a power semiconductor device having a floating island voltage sustaining layer
US6819089B2 (en) 2001-11-09 2004-11-16 Infineon Technologies Ag Power factor correction circuit with high-voltage semiconductor component
US6828609B2 (en) 2001-11-09 2004-12-07 Infineon Technologies Ag High-voltage semiconductor component
US6657254B2 (en) 2001-11-21 2003-12-02 General Semiconductor, Inc. Trench MOSFET device with improved on-resistance
US6995426B2 (en) * 2001-12-27 2006-02-07 Kabushiki Kaisha Toshiba Semiconductor device having vertical metal insulator semiconductor transistors having plural spatially overlapping regions of different conductivity type
US6576516B1 (en) 2001-12-31 2003-06-10 General Semiconductor, Inc. High voltage power MOSFET having a voltage sustaining region that includes doped columns formed by trench etching and diffusion from regions of oppositely doped polysilicon
JP3908572B2 (ja) * 2002-03-18 2007-04-25 株式会社東芝 半導体素子
DE10212149B4 (de) 2002-03-19 2007-10-04 Infineon Technologies Ag Transistoranordnung mit Schirmelektrode außerhalb eines aktiven Zellenfeldes und reduzierter Gate-Drain-Kapazität
US6838722B2 (en) 2002-03-22 2005-01-04 Siliconix Incorporated Structures of and methods of fabricating trench-gated MIS devices
US6777746B2 (en) 2002-03-27 2004-08-17 Kabushiki Kaisha Toshiba Field effect transistor and application device thereof
JP3944461B2 (ja) * 2002-03-27 2007-07-11 株式会社東芝 電界効果型トランジスタおよびその応用装置
DE10297694T5 (de) 2002-03-29 2005-05-12 Fairchild Semiconductor Corp. Feldeffekttransistor mit einer lateralen Verarmungs-Struktur
JP3993458B2 (ja) 2002-04-17 2007-10-17 株式会社東芝 半導体装置
US6700156B2 (en) * 2002-04-26 2004-03-02 Kabushiki Kaisha Toshiba Insulated gate semiconductor device
US6784505B2 (en) 2002-05-03 2004-08-31 Fairchild Semiconductor Corporation Low voltage high density trench-gated power device with uniformly doped channel and its edge termination technique
JP4158453B2 (ja) 2002-08-22 2008-10-01 株式会社デンソー 半導体装置及びその製造方法
US6818947B2 (en) 2002-09-19 2004-11-16 Fairchild Semiconductor Corporation Buried gate-field termination structure
DE10346838A1 (de) * 2002-10-08 2004-05-13 International Rectifier Corp., El Segundo Superjunction-Bauteil
JP3966151B2 (ja) 2002-10-10 2007-08-29 富士電機デバイステクノロジー株式会社 半導体素子
US6861701B2 (en) 2003-03-05 2005-03-01 Advanced Analogic Technologies, Inc. Trench power MOSFET with planarized gate bus
TW583748B (en) 2003-03-28 2004-04-11 Mosel Vitelic Inc The termination structure of DMOS device
JP3964819B2 (ja) 2003-04-07 2007-08-22 株式会社東芝 絶縁ゲート型半導体装置
US7638841B2 (en) * 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US7098520B2 (en) 2003-06-24 2006-08-29 Hynix Semiconductor, Inc. Semiconductor memory device having pick-up structure
KR100726383B1 (ko) * 2003-08-20 2007-06-08 가부시키가이샤 덴소 종형 반도체 장치
DE10353387B4 (de) 2003-11-14 2008-07-24 Infineon Technologies Ag Verfahren zur Herstellung einer Leistungstransistoranordnung und Leistungstransistoranordnung
DE10355588B4 (de) 2003-11-28 2006-06-14 Infineon Technologies Ag MOS-Transistoreinrichtung
KR100994719B1 (ko) * 2003-11-28 2010-11-16 페어차일드코리아반도체 주식회사 슈퍼정션 반도체장치
JP4999464B2 (ja) 2003-12-19 2012-08-15 サード ディメンジョン （スリーディ） セミコンダクタ インコーポレイテッド 広いメサを備えた超接合ディバイスの製造方法
WO2005065140A2 (en) 2003-12-19 2005-07-21 Third Dimension (3D) Semiconductor, Inc. Method of manufacturing a superjunction device with conventional terminations
US7023069B2 (en) 2003-12-19 2006-04-04 Third Dimension (3D) Semiconductor, Inc. Method for forming thick dielectric regions using etched trenches
JP4904673B2 (ja) * 2004-02-09 2012-03-28 富士電機株式会社 半導体装置および半導体装置の製造方法
US6995428B2 (en) 2004-02-24 2006-02-07 System General Corp. High voltage LDMOS transistor having an isolated structure
KR101042147B1 (ko) 2004-03-26 2011-06-16 페어차일드코리아반도체 주식회사 슈퍼정션 반도체장치
US20050242411A1 (en) 2004-04-29 2005-11-03 Hsuan Tso [superjunction schottky device and fabrication thereof]
JP2005322700A (ja) 2004-05-06 2005-11-17 Toshiba Corp 半導体装置及びその製造方法
DE102004024885B4 (de) 2004-05-19 2007-09-06 Infineon Technologies Ag Halbleiterbauelement und Verfahren zu dessen Herstellung
JP2006005275A (ja) * 2004-06-21 2006-01-05 Toshiba Corp 電力用半導体素子
JP4068597B2 (ja) * 2004-07-08 2008-03-26 株式会社東芝 半導体装置
JP4851694B2 (ja) * 2004-08-24 2012-01-11 株式会社東芝 半導体装置の製造方法
JP4943639B2 (ja) 2004-08-31 2012-05-30 株式会社豊田中央研究所 半導体装置
JP2006073740A (ja) * 2004-09-01 2006-03-16 Toshiba Corp 半導体装置及びその製造方法
DE102004052678B3 (de) 2004-10-29 2006-06-14 Infineon Technologies Ag Leistungs- Trenchtransistor
JP4768259B2 (ja) * 2004-12-21 2011-09-07 株式会社東芝 電力用半導体装置
JP2006186145A (ja) 2004-12-28 2006-07-13 Toshiba Corp 半導体装置及びその製造方法
JP4939760B2 (ja) 2005-03-01 2012-05-30 株式会社東芝 半導体装置
JP2006269720A (ja) 2005-03-24 2006-10-05 Toshiba Corp 半導体素子及びその製造方法
US7541643B2 (en) * 2005-04-07 2009-06-02 Kabushiki Kaisha Toshiba Semiconductor device
CN101180739B (zh) * 2005-05-24 2010-11-17 Nxp股份有限公司 具有边缘末端的半导体器件
JP2008546189A (ja) 2005-05-26 2008-12-18 フェアチャイルド・セミコンダクター・コーポレーション トレンチゲート電界効果トランジスタ及びその製造方法
US7462909B2 (en) * 2005-06-20 2008-12-09 Kabushiki Kaisha Toshiba Semiconductor device and method of fabricating the same
TWI400757B (zh) 2005-06-29 2013-07-01 Fairchild Semiconductor 形成遮蔽閘極場效應電晶體之方法
US8084815B2 (en) 2005-06-29 2011-12-27 Fairchild Korea Semiconductor Ltd. Superjunction semiconductor device
JP2007012858A (ja) * 2005-06-30 2007-01-18 Toshiba Corp 半導体素子及びその製造方法
JP4744958B2 (ja) * 2005-07-13 2011-08-10 株式会社東芝 半導体素子及びその製造方法
KR20070015309A (ko) * 2005-07-30 2007-02-02 페어차일드코리아반도체 주식회사 고전압 반도체소자
JP2007134441A (ja) 2005-11-09 2007-05-31 Toshiba Corp 半導体装置及びその製造方法
DE102006055131A1 (de) * 2005-11-28 2007-06-06 Fuji Electric Holdings Co., Ltd., Kawasaki Halbleiterbauteil und Verfahren zu seiner Herstellung
JP2007165461A (ja) 2005-12-12 2007-06-28 Elpida Memory Inc 半導体装置及びその製造方法
JP2007189192A (ja) 2005-12-15 2007-07-26 Toshiba Corp 半導体装置
US20070138453A1 (en) 2005-12-20 2007-06-21 David Le Leaf Catcher Device
JP2007173418A (ja) * 2005-12-20 2007-07-05 Toshiba Corp 半導体装置
US7560787B2 (en) 2005-12-22 2009-07-14 Fairchild Semiconductor Corporation Trench field plate termination for power devices
US7449354B2 (en) 2006-01-05 2008-11-11 Fairchild Semiconductor Corporation Trench-gated FET for power device with active gate trenches and gate runner trench utilizing one-mask etch
DE102007004616B4 (de) * 2006-01-31 2014-01-23 Denso Corporation Halbleitervorrichtung mit Super-Junction-Struktur und Verfahren zur Herstellung derselben
US20070181927A1 (en) 2006-02-03 2007-08-09 Yedinak Joseph A Charge balance insulated gate bipolar transistor
US7633119B2 (en) 2006-02-17 2009-12-15 Alpha & Omega Semiconductor, Ltd Shielded gate trench (SGT) MOSFET devices and manufacturing processes
US7595542B2 (en) 2006-03-13 2009-09-29 Fairchild Semiconductor Corporation Periphery design for charge balance power devices
JP5052025B2 (ja) * 2006-03-29 2012-10-17 株式会社東芝 電力用半導体素子
US7521773B2 (en) 2006-03-31 2009-04-21 Fairchild Semiconductor Corporation Power device with improved edge termination
US7319256B1 (en) 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
EP2208229A4 (en) 2007-09-21 2011-03-16 Fairchild Semiconductor SUPER TRANSITION STRUCTURES FOR PERFORMANCE ARRANGEMENTS AND MANUFACTURING PROCESSES
US7750412B2 (en) 2008-08-06 2010-07-06 Fairchild Semiconductor Corporation Rectifier with PN clamp regions under trenches
US7897462B2 (en) 2008-11-14 2011-03-01 Semiconductor Components Industries, L.L.C. Method of manufacturing semiconductor component with gate and shield electrodes in trenches
US8304829B2 (en) 2008-12-08 2012-11-06 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI411097B (zh) * 2009-08-31 2013-10-01 Alpha & Omega Semiconductor 高電壓半導體裝置中的積體肖特基二極體
TWI469353B (zh) * 2012-05-04 2015-01-11 Great Power Semiconductor Corp 溝槽式功率金氧半場效電晶體與其製造方法
TWI567978B (zh) * 2016-04-21 2017-01-21 帥群微電子股份有限公司 超接面半導體元件
US10014369B2 (en) 2016-04-21 2018-07-03 Super Group Semiconductor Co., Ltd. Super-junction semiconductor device

Also Published As

Publication number Publication date
JP2010541212A (ja) 2010-12-24
KR101630734B1 (ko) 2016-06-16
KR20100083153A (ko) 2010-07-21
CN103762243B (zh) 2017-07-28
CN103762243A (zh) 2014-04-30
EP2208229A1 (en) 2010-07-21
CN101868856A (zh) 2010-10-20
CN101868856B (zh) 2014-03-12
US20150187873A1 (en) 2015-07-02
US8928077B2 (en) 2015-01-06
US20090079002A1 (en) 2009-03-26
EP2208229A4 (en) 2011-03-16
US9595596B2 (en) 2017-03-14
WO2009039441A1 (en) 2009-03-26

Similar Documents

Publication Publication Date Title
TW200917476A (en) Superjunction structures for power devices and methods of manufacture
TWI524521B (zh) 溝槽底部氧化物屏蔽以及三維p-本體接觸區的奈米金氧半導體場效電晶體 及其製造方法
JP5746699B2 (ja) スーパージャンクショントレンチパワーｍｏｓｆｅｔデバイスの製造
CN206490066U (zh) 边缘终止的半导体器件
US11594613B2 (en) Sawtooh electric field drift region structure for planar and trench power semiconductor devices
CN105957896B (zh) 超结功率器件及其制造方法
JP4185507B2 (ja) ディープ・トレンチ・スーパースイッチング装置
JP2015039010A (ja) スーパージャンクショントレンチパワーｍｏｓｆｅｔデバイス及びその製造方法
US8716111B2 (en) Method for manufacturing trench type superjunction device and trench type superjunction device
TW201041133A (en) Metal oxide semiconductor (MOS) structure and manufacturing method thereof
TW201041046A (en) Method of fabricating power semiconductor device
JP4511190B2 (ja) 低オン抵抗を有する高電圧電力ｍｏｓｆｅｔ
US20170222022A1 (en) Semiconductor device with composite trench and implant columns
US20160163789A1 (en) Super-junction trench mosfets with closed cell layout having shielded gate
TW200849411A (en) Planar extended drain transistor and method of producing the same
JP2006521706A (ja) 超接合デバイス及びその製造方法
JP2002124675A (ja) 半導体装置およびその製造方法
CN108428632A (zh) 超结器件的制造方法
US8072027B2 (en) 3D channel architecture for semiconductor devices
CN109755315A (zh) 超结器件及其制造方法
CN109755314A (zh) 超结器件及其制造方法
CN105914149B (zh) 沟槽栅超结功率器件的制造方法
TW202341476A (zh) 半導體元件及其製造方法
TW202412111A (zh) 半導體元件及其製造方法
KR101216897B1 (ko) 고전압 반도체 소자