TW200837698A

TW200837698A - Shift register circuit and image display apparatus containing the same

Info

Publication number: TW200837698A
Application number: TW096142226A
Authority: TW
Inventors: Youichi Tobita
Original assignee: Mitsubishi Electric Corp
Priority date: 2007-03-05
Filing date: 2007-11-08
Publication date: 2008-09-16
Also published as: JP2008217902A; JP4912186B2; CN101261881B; US20080219401A1; KR20080081822A; US7436923B2; CN101261881A

Description

200837698 九、發明說明：【發明所屬之技術領域】本發明係關於只由同一導電型的場效電晶體構成的移位電路，使用於例如影像顯示裝置的掃描驅動電路等，特別有關於雙向移位電晶體，可以反轉信號移位的方向。【先前技術】液曰B顯示裝置等的影像顯示裝置（以下稱作「顯示裝置」）中，複數的晝素以行列狀排列的顯示面板的每一晝素行，設置閘極線（掃描線），顯示信號的i水平期間的周期中，依序選擇其閘極線而驅動，藉此執行顯示影像的更新。可以使用移位暫存器，一週的移位動作，作為在顯示信號的1框架期間，執行繞如此依序選擇畫素行即閘極線而用以驅動的閘極線驅動電路（掃描線驅動電路）。閘極線驅動電路内使用的移位暫存器，為了減少顯示裝置的製造過程中的步驟數，最好是只由同—導電型的場

效電晶體構成。因此，接屮夂插口山M q凡杈出各種只由N型或P型的場效電晶體構成的移位暫存器以及& # %什态Μ及女裝此移位暫存器的顯示裝置。使用M0S(金屬氧化半導體）雷曰丁守蔽」罨日日體或溥膜電晶體（Τρτ : 薄膜電晶體）’作為場效電晶體。又，閘極線驅動電路由複數段的形成的移位暫存器所構成。即，閘極線驅動電路係由在每i晝素行即每i閘極線設置的複數的移位暫存雷賃仔冤路級聯連接（CASCADE連接）而構成。本說明書中為了方偉鳍日日万使次明，構成閘極線驅動電路的 2108-9238-PF;Ahddub 6 200837698 後數的移位暫存電路分別稱作「單位移位暫存器」。例如液晶晝素以行列狀配置的矩陣型的液晶顯示裝置中，經常產生上下及左右反轉顯示影像以及顯示時變更顯不順序等顯示圖案變更的要求。例如顯示反轉’適用於卿（投影機）使用液晶顯示裝置的投影裝置，且最好是使用透過式螢幕的情況下。這是因為使用透過式螢幕的情況下，從視聽者所見，螢幕的内侧投射畫面’對於從螢幕的表側投射的情況，係反轉榮幕上的畫面。又’顯示影像要慢慢地由上往下出現，或相反地慢地由下往上屮ί目楚； . 、上出現專，達到柱狀圖或長條圖等的顯示演出效果時，希望變更顯示順序。切換閘極線驅動電路内信號的移位方向，作為如此的顯示裝置執行顯示圖案變更的手法。因此，提出可以切換信號移位方向的移位暫存器（以下稱作「雙向移位暫存例如，以下所述的專利 …nυ _ τ，雙问移位暫，器内使用的單位移位暫存器（以下也稱作「雙向移位暫存器」），顯示只由Ν通道型的場效電晶體構成之元件(本說明書的帛3圖中顯示與此相同的電路，以下括弧内的彖考符號對應上述第3圖的元件）。上述單位移位暫存器的輪出段的構成係：第1電晶體 ⑽’將輪入至時脈端子（CK)的時脈信號（CLK)供給至輸出端子(OUT);以及第2電晶體(Q2)’供給基準電壓(卿至輸出端子。在此’疋義第！電晶體的閘極節點⑻)為第1 2108-9238-PF;Ahddub 200837698 節點’第2電晶體的閘極節點（N 2)為第2節點。上述單位移位暫存器，具有：第3電晶體（Q3)，根據輸入至既定的第1輸入端子ΠΝ1)的信號，供給第丨電壓信 =(Vd至第1節點；以及第4電晶體（Q4)，根據輸入至既定的第2輸入端子（IN2)的信號，供給第2電壓信號（Vr) 至第1節點。此第i、帛2電壓信號，其中一方的電壓準位（以下僅稱作「準位」）為H(高）準位時，另一方為L(低）準位’成為互補的信號。

第1電晶體由這些第3、帛4電晶體驅動。又，第電:"體由以第1節點為輸入端、以第2節點為輸出端的及相器:Q6、Q7)驅動。即’上述單位電晶體輸出輸出信號之際’第2、第3電晶體的動作使第i節點成為h準位，隨著反相器使第2節點成AL準位。因此，第i電晶體為導通’ D電晶體為斷開’此狀態下’時脈信號傳送至輸出端子，藉此輸出輸出信號。另—方面，不輸出輸出信號時，以第2、第3電晶體的動作使第i節點為L準位，隨著反相器使第2節點成為η準位。。因此，第】電晶體為斷開，第2電晶體為導通’輸出端子的電壓準位保持在[準位。例如，第1電壓信號為Η準位，第2電壓信號為W 位的情況下輸人端内輸人信號時，第i節點為Κ 位’第2節點對應地為L準位，第i電晶體為導通，第2 電晶體為斷開狀態。因此，之後’以輸入時脈信號的時序，攸上述早位移位暫存器輸出輸出信號。即，第1電壓信號為Η準位’第2電壓信號為L準位的情況下，上述單位移 2108-9238-PF;Ahddub 8 200837698

位暫存器的動作你以& M 守間移位第1輸入信號輸入的信號而輪出。

、、相反地，第1電壓信號為L準位，第2電壓信號為H 7的It况下，第2輪入端内輸入信號時，第i節點為η 準4對應地第2節點為L準位，第i電晶體為導通，第 2電曰日體為斷開狀態。因此，之後，以輸人時脈信號的時從上述單位移位暫存器輸出輸出信號。即，第工電壓 U為L準位’第2電壓信號為H準位的情況下，上述單位移位暫存器的動作係以時間移位第2輸人信號輸入的信 7虎而輸出。專利文件1的第13圖的雙向單位移位暫存器(本說明書的第3圖），藉由切換用以驅動第i電晶體的第工電壓信波及第2電隸號的準位，可以切換信號的移位方向。 [專利文件1]特開讀-35G438號公報（第13 —19頁，第13-25圖） [專利文件2]特開20 06-24350號公報【發明内容】 [發明所欲解決的課題] 如上所述，習知的雙向單位移位暫存電路的構成係：弟1電晶體（Q1)，在雙向單位移位暫存電路的輸出段中，輸入至時脈端子（CK)的時脈信號（CLK)供給至輸出端子 (OUT);第2電晶體（Q2),供給基準電壓（vss)至輸出端子。因此，上述單位移位暫存器不輸出輸出信號期間（非選擇期 2108-9238-PF;Ahddub 9 200837698 -門）刀別維持第1電晶體為斷開，第2電晶體為導通，藉此輸出端子的齋勺電壓準位（以下僅稱作「準位」）保持在L(低）準位。 °、驅動電路的移位暫存器以非晶石夕TFT (a-Si TFT) 構成的顯示H^ , 衣置，谷易放大面積，且生產性高，例如筆記 ^ PC 66 *：息面、或大晝面顯示裝置等廣泛採用。方面’ a-Si TFT的閘極電極繼續（直流）正偏壓時，臨界雷厭正方向移位且驅動能力（電流流過的能力）有菱J的傾向。特別是，閘極線驅動電路的移位暫存器中， y、力1框糸期間（約16毫秒）相同長度的非選擇期間之中，為了使第2電晶體導通，直流正偏壓其閘極。因此，藉由覆執行此動作，上述第2電晶體的驅動能力下降。於是，雜等引起供給不要的電荷至輸出端子時，第2電晶體不 %放電不要的電荷’產生錯將閘極線活化的誤動作，而成為問題又，已知不只是a-Si TFT，例如有機TFT中，也產生同樣的問題。另一方面’上述的專利文件2的第7圖中，顯示可以減輕臨界電壓的移位（vth移位）的問題的單位移位暫存器 (以下的括孤内的參考符號對應專利文件2的第7圖的元件）。專利文件的第7圖的單位移位暫存器具有2個（TdA、 Td)元件，相當於第2電晶體，同時包括電晶體（τια)，防止在非選擇期間第1電晶體（Tu)的閘極上升。因此，非選擇狀態中，使這3個電晶體（TdA、Td、TUW閘極的準位 2108-9238-PF;Ahddub 10 200837698 魏 •隨著時脈信號（CLK、CKB)的準位遷移而擺動。根據此技術，最終這3個電晶體（TdA、Td、TU)的各臨界電壓落在時脈信號（CLK、CKB)的Η準位與L準位的幾乎中間值（附隨電晶體TdA ' Td、ΤΙ Α的閘極節點的寄生電容極小，而且假設時脈信號（CLK、CKB)的運作比為5〇%的情況下）。又雖然專利文件2的第7圖的單位移位暫存器係信，的隸方向固定為-方向（單方向單位移位暫存器），但是上述單位移位暫存器的雷日鰣 θΐ日日體TO的汲極内供給上述第工電麼信號⑽，且電晶體T1的源極内供給第2電壓信號⑻ 的話，可以使單位移位暫存器動作為雙向單位移位暫存器。不過，如此一來，產咮τ 了乂下的問題。即，非選擇期間電晶體TO、Τ1雖是斷開，但一曰一田於木自顯不裝置外部的光能或熱能而電晶體T0、T1活化時，可以流過斷開電流。由於第1電壓信號㈤及第2電壓信號㈤中一方總是在Η準位，此Η準位的電荷、，工田冤日日體TO或τι供給至第1電晶體（T u)的閘極。έ士耍, …果，擔心非選擇期間第1電晶體（Tu)的閘極的準位上升。此時’閘極的準位超過第1 電晶體（Tu)的臨界電壓時，由產生問題。輸出μ遗的輸出信號，如上述，專利文件2的第7闰从口口圖的早位移位暫存器且有用於防止上述問題的電晶體τ /、啼樨說 —L +、士由於其閘極對應時脈信

说擺動’在上料脈信號的週期中為斷開。因此，電曰體 TO、T1的斷開電流报大時，電 aB 極的準位超過臨界電壓。 ·Τ1Α斷開期間，恐怕閑 2108-9238-PF;Ahddub 11 200837698 目的為抑制構成移位並防止移位電路的誤本發明係用暫存電路的電晶動作。以解決上述的課題體的故界電壓移位用以解決課題的手段] 根據本發明的移位暫存電路，包括第工及子、以及輸出端子……電麼 / 定的電㈣號輪入a及第2時脈端二：異的時脈信號輸入；第i電曰目脈端早的筮1 士仏、、、口輪入至上述第i時、、第1時脈信號至上述輪出端子；第2電晶體電上述輸出端子·楚 * ww，《3電晶體，具有連接至上述第i輸入鳊子的控制電極，供給輸入至 1 w m 义乐1電壓^诡端子的第 W至上述第丨電晶體的控制電極連接第4電晶體，具有連拉即..，，占报“ 有連接至上述弟2輸入端子的控制電極，笛7入至上述第2電·信號端子的第2電壓信號至上述即點’第1下拉電路，對應上述第18夺脈信號的活化，放電上述第1節點· L7芬梦9 π k _ ’以及第2下拉電路，對應輸入至上述 2時脈端子的上述第2時脈信號的活化，放電上述第1 節點；其中，第1節點經由上述第！及第2下拉電路的放電’在上述第1節點不充電的期間執行，充電期間不執行。 [發明效果] 本發明中，帛1節點不充電期間（非選擇期間），以第 1下拉電路與第2下拉電路之間相異的時序放電上述第ι 節點。在非選擇期f0’，只有一個執行第i節點的放電的下拉電路的習知移位電路中，由於此下拉電路中特定的電晶 2108-9238-PF;Ahddub 12 200837698 體必須繼續放電第丨節點，颅初# L >田寬阳體的控制電極繼嬙德 i，抬致此臨界電壓的移位。低佩+务明，在非選由於第1下拉電路與第2下拉擇期間’ 外峪之間父互動作放雷裳！即點，第1下拉電路與第2下拉電路内所含體的控制電極不必繼續偏壓。因此晶 ^ ^ 干工牙丄卜拉電政盘弟下拉電路的驅動能力降低，由於可以確每+ ^ _ 」以確貫地放電笫1 郎點，因此可以防止移位暫存電路的誤動作。 r § \ 【實施方式】、以下’參考圖面說明本發明的實施例。又，為了避免重複說明而變得冗長，各圖中同一赤口 y u或具有相當的機能的元件，係附以同一符號。〈第一實施例〉第1圖係概略方塊圖，顯示根據本發明的第一實施例的顯示裝置的結構，並顯示液晶顯示裝置10的全體結構作為顯不裝置的代表範例。液晶顯示裝置10包括液晶陣列部20、閘極線驅動電路（掃描線驅動電路）30、以及源極驅動器4〇。根據之後的 t»兒明會變付很清楚，根據本發明的實施例的雙向移位暫存器安裝在閘極線驅動電路30上，與液晶陣列部2〇一體成型〇液晶陣列部2 0包括行列狀配置的複數的書素2 5。晝素的行（以下也稱作「畫素行」）分別配置閘極線GLl、gl2〜 (總稱「閘極線GL」）又畫素的列（以下也稱作「書素列」） 2108-9238~PF;Ahddub 13 200837698 分別配置資料線DL·、DL2…（總稱「閘極線GL」）。第1圖中，代表性地顯示第1行的第1列及第2列的晝素25，以及與晝素25對應的閘極線GLi及資料線DLi、DL2。各晝素25，具有：晝素切換元件26，設置於對應的資料線DL!及畫素節點Np之間；以及電容27與液晶顯示元件28，在畫素節點Np及共通電極節點NC之間並聯連接。對應晝素節點Np及共通電極節點NC之間的電壓差，液晶顯示元件28中的液晶的配向性改變，而對應此配向性改 f 變’液晶顯示元件2 8的顯示亮度改變。因此，藉由經資料線DL及晝素切換元件2 6傳達至晝素節點Np的顯示電壓，可以控制各畫素的亮度。即，對應最大亮度的電壓差與對應最小壳度的電壓差之間的中間電壓差，施加於畫素節點

Np與共通電極節點NC之間，藉此，可以得到中間的亮度。因此’藉由階段性設定上述顯示電壓，可以得到等級的亮度。 ( 閘極驅動電路30，根據既定的掃描周期，依序選擇並驅動閘極線GL。本實施例中，閘極驅動電路3〇由雙向移位暫存器所構成，可以切換活化閘極線讥的順序方向。晝素切換元件26的閘極電極連接至各對應的閘極線gi^選擇特疋的閘極線GL期間，連接至特定的閘極線讥的各晝素中’晝素切換元件26成為導通狀態，畫素節點Np連接至對應的資料線DL。因此，傳送至晝素節點％的顯示電壓以電容27保持。一般’晝素切換元件26與液晶顯示元件28由在同-的絕緣體基板（玻璃基板、樹脂基板等）上形 2108-9238-PF;Ahddub 14 200837698 成的TFT所構成。源極驅動器4 0係用以輪出M 一出N位tl數位信號的顯示信號 SIG所卩自段性設定的顯示電 &至貝枓線DL。在此，例如假設顯示信號SIG為6位元的传骑士舶 ^ 唬’由顯示信號位元DB0〜所構成。根據6位元的顯示信號_，各書素中，可以㈡4階段的等級顯示。又，由R(紅）、g(綠）、及B(藍）的3晝素形成i顏色顯示單位的話，可以有約㈣色的顏色顯示。又，如第1圖所示，源極驅動器4〇由移位暫存器50、資料鎖存電路52、54、笨纫φ两、立丄而等、、及電反產生電路6 0、以及解碼電路70以及類比放大器80所構成。顯示信號SIG中’對應各畫素25的顯示亮度的顯示信號位元議〜D B 5係串列產生。即，各時序中的顯示信號位凡_〜DB5顯示液晶陣列部2〇中任一的畫素25中的顯示亮度。移位暫存器50，以切換顯示信號SIG設定的周期同步的夺序對為料鎖存電路52，指示顯示信號位元DB〇〜⑽5 的取入。資料鎖存電路52,依序取入串列產生的顯示信號 SIG ’保持1晝素行部分的顯示信號SIG。輸入至貧料鎖存電路54的鎖存信號LT係以資料鎖存電路52内取人1畫素行部分的顯示信號SIG的時序活化。資料鎖存電路54回應鎖存信號LT，此時取人資料鎖存電路52内保持的1晝素行部分的顯示信號SIG。等、、及電壓產生電路6〇由高電壓VDH及低電壓vdl之間 2108~9238-PF;Ahddub 15 200837698 _聯連接的63個分壓電阻所構成，級電壓V1〜V64。冓成刀別產生64階段的等解碼電路70解碼㈣鎖存f QTP ^門保符的顯不信號，並根據上述解碼結果，從等級電壓V1〜V64之中選擇 =輸:至各解碼輸出節點Ndl，.負即點Nd」）的電壓。 ^^2應資料鎖存電路54内保持的1畫素行的顯示㈣抓的顯示電壓（等級電壓V1〜V64中的⑽）同時（平订）輸出至解碼輸出節點Nd。又，乐1圖中，代表性地顧示對應第1列及第2列的資料也，，肩 H DLl、DL2的輸出節點Nd!、 JNch 〇類比放大器80，從解碼雷敗7η μ , L的各顧電路7°輸出至解碼輸出節點料線H 斤對應的類比電遂分別輸出至資源極驅動器4 〇，根撼gs：中 m, 據既疋的知描周期，反覆輸出對應一連的顯不信號SIG的 ^ DL，閘極線驅動電路3〇鱼此、/母1畫素行的資料線仏…的順序戈Λ 周期同步，依閘極線⑴、的貝序或㈣順序驅動，藉此，液晶陣列部20内开3 成根據顯不信號SIG的夕妁衫像或反轉影像的顯示。在此’為了易於說明本發 0Π ^ ^ 次明1知的閘極線驅動閘極線驅動電路二:的::二^ 上述閘極線驅動電路二雙向移位暫存器所構成。即， 3Q由級聯連接（CASCADE)的η個雙向 2108-9238-PF/Ahddub 16 200837698 單位移位暫存器SRl、SR2、SR3...SRn所構成（以下，單 :暫存器肌’”池…见總稱為厂單位移位暫存器卯」): 母1旦素行即母1閘極線設置1單位移位暫存器。 ▲第2圖所示的時脈產生器31輸入相位相異的2相的時脈信號CLK、/CLK至閘極線驅動電路3〇的單位移位暫存器邡。時脈信號CLK、/CLK係控制以顯示裝置 ^ 步的時序交互活化。月门 f 又，第2圖所示的電壓信號產生器132，產生決定上 =雙向移位暫存器中信號的移位方向的第U壓信號^及、2電壓信號矸。第1電壓信號Vn及第2電壓信號訐係互補的信號，電壓信號產生器132’從前段往後段的方向(單位：位暫存益SRl、SR2、UK的順序)使信號移位(此方義為「順方向」）時’第1電壓信號Vn為Η準位，第 2電壓㈣Vr為L準位。相反地，從後段往前段的方向(單 :移位暫存器^一…的順序跑 =義為「逆方向」）時，Η電壓信號VUH準位，第 1電壓信號Vn為L準位。 *各早位移位暫存器SR具有第1輸入端子m、第2輸二1N2、輸出端子0ϋΤ、時脈端子CK、第1電壓信號 1及第2電麼信號端子Τ2。如第2圖所示，各單位

=立^器紐的時脈端子CK内輸人時脈錢CLK、/CLK 之其-’以輸入與其前後鄰接的單位移的時脈信號。夺脈產生裔31產生的時脈信號CLK、/CLK經由程式或、 2108-9238-PF/Ahddub 17 200837698 配線的連接變更，可以隨著信號的移位方向而互相交換相位。根據配線的連接變更的交換’例如在顯示裝置的势迕前移位方向固定在-方向時有效。又，根據程式的交換， ==示裝置的製造後移位方向固定在—方向，或顯示衷置的使用中可以變更移位方向時有效。單位移位暫存器SR的輸出端子〇υτ分別連接至間極線讥。即，輸出至輸出端子·的信號（輸出信號），成為用以活化閘極線GL的水平（或垂直）掃描脈衝。最“又的第"又(第"皆段)的單位移位暫存器si的第1輸入端子IN1内輸入第"空制脈衝仏第i控制脈衝 τ„在順方向私位時’成為對應影像信號的各框架期間最前頭的起始脈衝，而在逆方向移位時，成為對應影像信號的各框架期間最未尾的結束脈衝。帛2段以後的單位移位暫存器SR的第i輸入端+ m連接至本身的前段單位移位暫存器SR的輸出端子〇υτ。即，第2段以後的單位移位暫存器SR的第1輸入端子m内輸入其前段的輸出信號。又，最後段的第n段（第η階段）的單位移位暫存器SRn 的第2輸入端子IN2内輸入第2控制脈衝π。第2控制脈衝STr在逆方向時，為起始脈衝，在順方向移位時，為結束脈衝。第n-Ι段以前的第2輸入端子IN2連接至本身的次段輸出端子OUT。即，第2段以後的第2輸入端子IN2 内輸入其次段的輪出信號。各單位移位暫存器SR與時脈信號CLK、/cu同步，順方向移位時，使前段輸入的輸入信號（前段的輸出信號）移 2108-9238-PF;Ahddub 18 200837698 -^的料’料至制的㈣線^及本㈣次段單位移位 SR。又’逆方向移位時，使次段輸人的輸入信號（次瓜的：出：號)移位的同時，傳送至對應的閘極線gl及本、#又單位和位暫存器SR (前段單位移位暫存器抑的詳 =動作後述）。結果’ 一連的單位移位暫存器sr以根據既定的掃描周期的時序，使閘極線心序活化，即作為間極線驅動單位的功能。 ”帛3圖與上專利文件！所示相同，係顯示習知的雙向早位移位暫存器SR的結構的電路圖。又，閘極線驅動電路 3〇中，由於級聯連接的各單位移位暫存器卯的結構實質上都相同，以下只代表性地說明i單位移位暫存器邡的結構。又，構成單位移位暫存器SR的電晶體，係全部同一導電型的场效電晶體’在此全部為N型TFT。如第3圖，習知的雙向單位移位暫存器卯，除了已在第2圖中所示的第i、第2輸入端子m、m、輸出端子 out、時脈端子CK及第卜第2電壓信號端子τ卜η之外，還具有有低電位側電源電位vss供給的第i電源端子W、及有高電位侧電源電位VDD供給的第2電源端子Μ。以下的說明中，低電位側電源電位vss為電路的基準電位 (-0V)，但在實際使用中，以寫入畫素的資料的電壓為基準’設定基準電位，例如設定高電位側電源電位彻為 17V、低電位側電源電位VSS為-12V等。單位移位暫存器SR的輸出段由輸出端子OUT與時脈端子ck之間連接的電晶體Q1、以及輸出端子〇υτ與第工電 2108-9238-PF;Ahddub 19 200837698 • 之間連接的電晶體Q2所構成。即，電晶體則係 i時脈端子CK内輸入的時脈信號至輸出端子〇υτ的輪出上拉電晶體，而電晶體Q2係供給第i電源端子以的電位出知子OUT的輸出下拉電晶體。以下，構成單位移位二：的輸出段的電晶體Q1的閑極(控制電極)連接的義㈣點N1、電晶體Q2的間極節點定義為節點N2。並節關與第⑽信號端子以之間連接電晶體⑽，端=連接至W輸入端卜節點N1與第2電壓信號 IN2。t間連接電晶體以’其閘極連接至第2輸入端子節點N2與電源端早ς9夕„、由& $ 鈿子S2之間連接電晶體Q6，節點Ν2 盘端子S1之間連接電晶則7。電晶體Q6的閉極 ^及極同樣連接至第2電源端子S2’即二極體連接。電晶〜Q7的驅動能力（電流流過的能力）設定為比電晶體邮大日日體Q7的導通電阻比電晶體Q6的導通電阻因此，電晶體Q7的閘極電位上升時，節點N2 下降，且相反地，電Β Μ „此雨的間極電位下降時，節點N2 。即’電晶體Q6及電晶體構成由節點N1作 =二:…:作為輸出端的反相器。上述反相器係根 :B「&電日日體Q7的導通電阻值的比規定其動作， rr例型反相器」。又上述反相器作為「下拉驅動電路」的功能，在非選擇期間驗备晶體Q2。 ’㈣用於使輸出端子㈣下拉的電說明第3圖的單位移位暫存器SR的動作。由於構成間 2l〇8-9238-PF/Ahddub 20 200837698 .極：驅動電路30的各單位單位移位暫存器邡的動… =同，在此代表性地說明“段的單位移位暫存器‘ 為了簡單’上述單位移位暫存器亂的時脈端子 =時=號CLK作為說明(例如第2圖中，單 :心，等適用於此)。又’第2段的軍位移位暫存： /的輸出k號表示為Gi。又，假設時脈信號CLK、/CLK、第1電塵信m 2電壓信號計“準位的電位相等於南電位側電源電位·。又，假設構成單位移位暫存号 SR的各電晶體的臨界電壓全部相等，且其值為百先，說明閘極線驅動電路3〇順方向移位動作的产況。此時電麼信號產生器⑶設定第！電麼信號^為^ 位_ ’第2電屋信號化為L準位_。即，順方向移位時，電晶體Q3係作用為充電(上拉)節點ni的電晶體，電晶體Q4係作用為放電(下拉)節點们的電晶體。首先，作為初期狀態，假設節點N1為L準位（vss)(以下此狀怨稱作「復置狀態」）。此時，節點N2為Η準位 (VDD-Vth)。又，時脈端子CK(時脈信號cu)、第j輸入端子IN1 (前段的輸出信號Ck 〇以及第2輸入端子in2(次段的輸出信號㈤都假設為L準位。此復置狀態中，由於電晶體Q1為斷開（遮斷狀態）、電晶體Q2為導通（導通狀態），輪出端子OUT(輸出信號Gk)與時脈端子CK(時脈信號⑽ 的電位無關，保持在L準位。即，此單位移位暫存器肌連接的閘極線GLk在非選擇狀態。 2108-9238-PF;Ahddub 21 200837698 此狀態中，前段的單位移位暫存器SRki的輪出信號 Gh(如果是第1段，係作為起始脈衝的第為Η準位時’此H準位輪入至上述單位移位暫存二) 弟1輸入端子動，電晶體卯導通，節點準位 (彻-m·· vth係電晶體Q3的臨界值）。由於隨著電晶體 Q7的導通’節點N24L準位（n·電晶體Q6”的導通電阻比與電源電壓所決定的堂忒疋的電位）。因此，節點N1為fi 準位’節點N2為L準位的狀態(以下，稱此狀態為「設定 2態」）中’電晶體Q1為導通，電晶體的為斷開。之後，别段的輸出信號Gh回到4位時，電晶體的為斷開，作由於節㈣成為浮動狀態的H準位，維持此設定狀態。接著時脈端子CK内輸人的時脈信號CLK成為Η準位，但由於此時電晶體兔遐為導通，電晶體Q2為斷開，輸出端子OUT的準位隨之上升 Μ ^ ⑨之上升。Χ，猎由電晶體Q1的閘極· 通道間電容的結合，浮動壯能心的郎點Ν1的準位只升壓特定的電壓。因此，由於輪屮妙2 Λττ 01的…t 、輸“子0υτ的準位即使上升電晶體 Q1的驅動旎力也保持很大， ^ rv ^ ^ 輸出4唬Gk的準位隨著時脈端 L大:化。特別是，電晶㈣的閘極.源極間電和動作）Λ於電晶_執行在非飽和區域的_非飽 :=無臨界電壓部分的損失，輸出端子謝上升至與夺脈^滅CLK相同的準位 Η準位的期間，輸出信號準位、有在時脈信號CU為選擇狀態。 ’、、、皁位，閘極線GU活化而在之後，時脈信號CLK回到L準位時，輪出信號L隨之 21〇8-9238~PF；Ahddub 22 200837698 也成為L準位，閘極後〇丨姑踝GL,放電回到非選擇狀態。由於輪出信號Gk輸入至次段的 a ” 士〆仅的弟Ϊ輸入端子IN1，其為人=脈信號心為準位的時序，次段的輸出信號^成㈣於是，由於上述單位移位暫存器肌的電晶體 Q4為導通，郎點N1成為 # +位卩思者電晶體Q7為斷開而即點Ν2回到η準位。即，雷曰锕m从卩f曰曰體Q1為斷開，電晶體Q2回到導通的復置狀態。之後，次段的輸出信號一回到L準位時，雖然電晶體Q4為斷開，由於此時電晶體⑽也為斷開，節點N1成為洋動狀態’維持在L準位。此狀態持續到輸入下一信號至第1輸入端子INI A Il、+、口口，為止上述早位移位暫存器SRk維持在復置狀態。整合以上順方向移位的動作，第1輪入端子INI内不輸入信號(起始脈衝或前段的輸出信仏。期間，單位移位暫存器SR維持在復置狀態。復置狀態中，由於電晶體^ 為斷開、電晶體Q2為導通，輸出端子〇ϋτ(閘極線GLk)維持在低阻抗的L準位（VSS)。因此，第1輸入端子ini内輸入信號時，單位移位暫存器SR切換為設定狀態。設定狀態中’由於電晶體Q1為導通、電晶體Q2為斷開，時脈端子 CK的信號（時脈信號CLK)成為H準位的期間，輸出端子〇υτ 為Η準位且輸出信號匕輸出。之後，第2輸入端子ιν2内輸入信號（次段的輸出信號Gk+1或結束脈衝）時，回到原先的復置狀態。如此動作的複數的單位移位暫存器SR如第2圖所示級 2108-923 8-PF;Ahddub 23 200837698 聯連接，且構成閘極線驅動電路3 移位暫存器SRl的第i幹入料m」為弟1段的單位 J罘1輸入端子IN1内輸入的第1控制脈衝STn，如箆4 R+ 之始脈衝的 CLK、· η丰序圖，以與時脈信號同乂的時序移位的同時，依序傳暫存器SR2、SR3···。μ 士网枚μ ^ 至早位私位错此，閘極線驅動電路3q 的掃描周期，依閘極唆ΓΤ ρΐ ρτ 以以既疋㈣線GL·、GL” GL3···的順序驅動。又，順方向移位時，如第4圖所朽於仏私士就在最後段的單

夕暫存器SRn輸出輸出信號G 第2控制脈衝S T r必須幹入曼口，作為名。束脈衝的 2.λ ^ 领入至上述早位移位暫存器SRn的第 2輸入知子IN2。藉此，上述單狀態。砂育存盗SRn回到設定 =方面’閘極線驅動電路3G執行逆方向移位的動作二二號產生器132設定第1電塵信號…準位 N1的二方向位時相反，電晶M Q3作為放電(下拉)節點 Q作為充電（上拉）節點N1的功能。又，第2控制脈衝STr作為作為起始脈衝輸入至最後段的單位移位暫存器SRn的第2輪人#三Τλτο 弟2輸入為子ίΝ2,第1控制脈衝ST“乍為結束脈衝輸入至第〗妒从抑 &的早位移位暫存器SR】的第1輸入端子IN1。根據上述，各段谷#又的早位移位暫存器中，電晶體⑽及電晶體_動作在順方向移位時會互相替換。於是，逆方向移料，單位移位暫存器sr在信號（起始脈衝或次段的輸出#辦Γ Λ_ 。& k + I)不輸入至第2輸入端子ΙΝ2 的期間維持在復置狀態。復復置狀態中，由於電晶體Q1為斷 24 2108-9238-PF;Ahddub 200837698 ’ 開' 電晶體Q2 A 1、S k , / ^ τ ^ i，輸出端子0UT(閘極線GLk)維持在

低阻抗的L準位Γνςςη认B ψ Β± , .〇 ;疋，第2輸入端子ΙΝ2内輸入信減：日f ’早位移位勒由於電曰換為設定狀態。設定狀態中， =二為導通、電晶體⑽為斷開，時脈端子CK的

電位u於㈠5就叫為H準位的期間，輸出端子ουτ為H 電位，輸出輪出信號Gk。之後俊第1輸入端子IN1内輸入 :此動作的複數的單位移位暫存器sr如第2圖所示級聯連接，且構成閘極線勒电路30時，作為輸入至最後段 (苐η ^又）的單位移位暫

仔态SRn的第2輸入端子ΙΝ2内的起始脈衝的第2控制脈衝ST 與時脈信號CLK、/CLK同牛的2圖所不的時序圖，以 π γ的時序移位的同時，依單位移位暫存器SRh、SRn_2…的秒、、。猎此，閘極線驅動電路3〇可以以既定的掃描周期，依間極線化、讥…I… 的順序，即與順向移位相逆的順序驅動。又，逆方向移位時，如第5圖所示，就在第ι段的單位移位暫存器SRi輪出輪φ产咕/么掏出輸出枱唬後，作為結束脈衝的控制脈衝STn必須輪A $ μ、+、口口乂肩輸入至上述早位移位暫存器SRi的第ι 入端子IN1。藉此，卜祕、窜扣, 上述早位移位暫存器SRl回到復置狀態。又’上述範例係顯示複數的單位移位暫存器s 2 相時脈動作的範例，但也可以使用3相時脈信號而動作。在此狀況下，間極線驅動電路3〇只要以第6圖所示構可。 2108-9238-PF/Ahddub 25 200837698 此狀況中μ 0主时t , / . 、生器31輸出相位分別不同的3相時脈的時脈信號CIn ρττ/η

1、CU2、CLK3。各單位移位暫存器SR 的時脈端子CK内於人口主γ 一，、輸入時脈信號CLK1、CLK2、CLK3中之任士二輸入與則後鄰接的單位移位暫存器Μ中互為不同的 ^些時脈信號CL1U、CLK2、CLK3經由程式或配接變更，成為Η準位的順序可以隨著使信號移位的口 ^更例如，順方向移位時，依CLH、CLK2、CLK3、的1頁序成為Η準位，逆方向移位時依CLK3、CLK2、 CLKl、CLK3···成為 Η 準位。閘極線驅動電路3G如第6圖所構成時，由於各單位移二的動作與上述第2圖的情況相同，在此省略說明0 帛2圖及第6圖所構成的閘極線驅動電路3。中，例如順方向移位時，各單位移位移位暫存器SR至少—切仰 R在本身的次段單位 &、# 動作後，必須為復置狀態（即上述仰/士岛― 逆方向和位時’各單位移位暫存器 =在本身“段單位移位暫存器沾至少—次動作後，必復置“。各早位移位暫存器sr如果不經過態，不能執行通常動作。因此，你通吊動作之前，必須勃仃使時序的輸入信號從單位移、存态SR的第Ϊ段傳送到後&(或第後段到最1段）的時序動作。或是，另外設置各單位移位暫存器SR的節點N2 ^ 、 ”第2電源端子S2(高電側電源）之間的復置用的電晶體，通常動作前，可以執行強制充電節點N2的復置動作。但是此時需要另外復置用 2108-9238-PF;Ahddub 26 200837698 的信號行。以下，說明根據本發明的閘極線驅動電路3〇及構成閘極線驅動電路30的雙向單位移位暫存器。第7圖係顯示根據第一實施例的閘極線驅動電路3〇的結構圖。此閘極線驅動電路30也是由級聯連接（CASCADE連接）的複數的雙向單位移位暫存器SL、SR2、SR3、SR4."SRn所構成的多段位暫存器所形成。如第7圖所示，根據第一實施例的各單位移位暫存器

2輸入端子ΙΝ2、輸出端子 OUT、第1時脈端子CK1、第2時脈端子、第^電壓信號端子T1及第2電壓信號端子Τ2。

谷很苯期間的最尾端的結束脈衝暫存器SR的第ί ί 又，最後段的的第2輸入端子第2段以後的單位移位

。第2控制脈 21〇8~9238-PF/Ahddub 27 200837698 衝STr在逆方南士 '雄白守為起始脈衝，在順方向時為& & πt 第n-1段以前的第门予為結束脈衝。號。 ”2輸入端子1N2内輸入其次段的輪出信抑4=顯示根據第一實施例的雙向單位移位暫存器 Μ、乡口構的電路圖。在 3卄态 SR的結構。又播^ 明1單位移位暫存器全部為N型的“…日，暫存“"電晶體假設成係=二二：單::::存:sr的輸_構 + 輸子0ϋτ與第1時脈端子CK1 •^間，以及電晶體Q2 业 /、冋連接輸出端子OUT與第1 電源鈿子S1之間。即，雷曰子c 電明體Q1係將輸入至第1時脈端于U1的k脈信號供給 B 勒出‘子附的電晶體（第J電晶體），而電晶體Q2、Q8係分別 Φ 亭第1電源端子S1的電位（低 1側電源電位Vss)供給 ^ 一 -.miT ^ ^ 叛出編子out ,糟此放電輸出 w第8圓所示，電晶體點）。制電極）連接的節點定義為節點N1(第！節電晶體Q1的間極•源姑网 ^ ^ ，、極間即卽點Ν1與輸出端子out ^間&置f谷7C件C1 ’此電容元件^係用以提高隨著輸出端子OUT的準位上升的節點N1的升塵效果。與第3圖的電路相同，節點N1與第1電壓信號仏輸 t的第1電麼信號端子T1之間，連接閉極連接至第i輸入 W IN1的電晶體Q3’又節點N1與第2電壓信號計輸入 2l〇8-9238-PF;Ahddub 28 200837698 的第2電壓信號端子T2之間，連接閘極連接至第2輸入端子ΙΝ2的電晶體Q4。即，電晶體Q3係，根據第1輸入端子IΝ1内輸入的信號（第1輸入信號），供給第1電壓信號 Vn至節點Ν1的電晶體（第3電晶體）。又，電晶體Q4係，根據第2輸入端子I N2内輸入的信號（第2輸入信號），供給第2電壓信號Vr至節點N1的電晶體（第4電晶體）。本實施例中，第1電壓信號Vn及第2電壓信號Vr係，對應使信號移位的方向，切換準位的互補信號。即，順方 0' 向移位時，第1電壓信號Vn為Η準位，第2電壓信號Vr 為L準位，而逆方向移位時，第2電壓信號Vr為η準位，第1電壓信號Vn為L準位。又，節點N1連接至放電（下拉）節點Ni的第1及第2 下拉電路41、42。但，第1及第2下拉電路41 '42在上述單位移位暫存器SR的非選擇期間（節點N1不充電期間）執行節點N1的放電，在選擇期間（節點M充電期間）不執 ( 仃即點N1的放電而動作。如帛8圖所示，本實施例中，第 1下拉電路41由電晶體q5A、⑽以及電容元件C2a所構成，同樣地，第2下拉電路42由電晶體_、⑽以及電容元件C2B所構成。、第1下拉電路41中，電晶體Q5A在節點N1與第1電源端子S1之間連接。在此電晶體_的閘極連接的節點定 f為「節點N3」。電晶體Q7A在上述節點N3與第i電源端子S1之間連接，且雷曰 “、。文丑電日日體Q7A的閘極連接至節點N1。電容元件C2A在節點N3與第1時脈端子⑻之間連接。 2l〇8-9238-PF;Ahddub 29 200837698

電容元件C2A與電晶體Q7A構成以節點N1為輸入端，節點N3為輸出端的反相器。即，上述反相器係以電容元件 C2A作為負載元件的電容性負載型的反相器，其輸出輸入至上述電晶體Q5A(第5電晶體）的閘極。但，上述反相器，在第1時脈端子CK1内輸入的時脈信號成為電源這點，與通常的反相器不同。即，上述反相器執行第丨時脈端子CK1 内輸入的時脈信號所活化的交流動作。因此，電容元件C2A 係反相器的負載元件，同時也作用為上述反述反相器的輸出端（節點N3)與第1時脈端子CK1之間的結合電容。本實施例中，第2下拉電路42具有與上述第丨下拉電路41相同的結構。電晶體Q5B在節點M與第i電源端子 S1之間連接。在此電晶體Q5B的閘極連接的節點定義為「節點N4」。電晶體Q7B在上述節點N4與第j電源端子w之間連接，且電晶體Q7B的閘極連接至節點N卜電容元件c2B 在節點N4與第！時脈端子CK2之間連接。 ^電容元件〇^與電晶體Q7B構成以節點"為輸入端節點N4為輪出端的反相器。即，上述反相器係以電容元 C2B作為負載元件的電容性負載型的反相器，其輸出輸至上述電晶體Q5B(第6電晶體）的 ]一上述反相器在第2時脈端子CK2内輸入的時脈信號成為電源這點，通常的反相器不同。即，上述反相器執行第2時脈端子c; 内輸入的時脈信號所活化的交流動作。因此，電容元件c: 係反相益的負載元件’同時也作用為上述反述反相器的彳出端（節點N4)與第2時脈端子CK2之間的結合電容°。 2108-9238-PF/Ahddub 30 200837698 本實施例中，電晶體Q2的閘極連接至節點N3。即，第1下拉電路41的電晶體Q7A及電容元件C2A所構成的反相器，作為驅動電晶體q2的「下拉驅動電路」（相當於第 3圖的電晶體Q6、Q7所構成的反相器）的功能。另一方面，與電晶體Q2並聯連接的電晶體Q8的閘極連接至第2時脈端子CK2。接耆，說明關於第一實

… ▼丨•一一珥，丨丁命 OR f 的動作。在此’假設第8圖的單位移位暫存器Sr，如第7 圖所示，級聯連接而構成閘極線驅動電路3〇。又，為了簡單，代表性地說明第k段的單位移位暫存器SRk的動作: 餛設上述單位移位暫存器肌的第i時脈端子⑴内輸入時脈信號CLK，第2時脈端子肥内輸入時脈信號仙。 =，第U的單位移位暫存器SRi的輪出信號表示為G” ^圖^顯不第k段的單位移位暫存請、前段的（第k-1 又）的早位私位暫存器SRk_,以及次段的（第叫移位暫存器SRk+1的連接關係的電路圖。）的早位在此’說明閉極線驅動電路3 〇執行順方向移位動作的二P ’電塵信號流產生器132產生的 U準位(觸)，第2電屡信號…準位⑽)η 第10圖係時序圖，用以說明向移位時的動作，顯示第k Μ暫存器肌順方極線GLk的選擇期間設定輪出信：::::存器肌在間間維持輸出信號為L準位的機制。：準:第在非選擇期說明根據本實施例的單位移位暫存器心f 2l08-9238-PF;Ahddub 〇上 200837698 為了簡單，假設時脈信號CLK、/CLK、以及第1及第2 〃 e、L唬Vn、Vr的II準位及l準位的電位分別相等，且η 準位的電位係高電位側電源電位VDD，L準位的電位係低電位側電源電位vss。又，假設電位vss為〇v。又，假設構成單位移位暫存器_電晶體的臨界電壓全部相等，臨界電壓值為Vth。百先’假設節點N1為L準位的復置狀態，作為就在第 10圖的日守刻tl别的單位移位暫存器SRk的初期狀態。節點 N1為L準位時，由於電晶體㈣、q7b斷開，節點们、^ 在㈣狀態，但上述初期狀態中兩者都假設為l準位。又，假>又早位移位暫存II SRk的第i時脈端子⑻（時脈信號 CLK)、第2時脈端子CK2(時脈信號/clk)、第i輸入端子 IN1(前段的輸出信號U、第2輪入端子職次段的輸出信號Gk+〇以及輸出端子噴輸出信號Gk)中任—都為位。平參考第10 W，在時刻t卜時脈信號/CLK上升的，前段的單位移位暫存器I的輪出信號Gk i假設為位°於是’電晶體Q3導通，且節點N1充電為h (VDD-m)。即，上述單位移位暫存器见為設定狀晶體Q1、Q7A、Q7B隨著變成導通。又’由於經由電容元件C2B的結合，隨著時刻日士脈信號/ CLK上升，因為銘赴心守為即點N4的準位上升，可以斷定雷晶體_為導通。但是，經由電晶體Q5B的節點N1的時定數設定得比經由電晶體⑽的節點N4的放電時定 2108-9238-PF;Ahddub 32 200837698 的多’節點N4的準位由於電晶體⑽為導通，瞬間準位(VSS)。即’在時刻tl中電晶體Q5B可以瞬間導通，而藉此不料單位移位暫存器SRk的動作（不影響節點Μ 的準位）。 f 另一方面，由於時脈信號CLK維持在L準位，節點N3 保持在L準位。因此，電晶體Q2維持斷開。但，時刻tl 中時脈t 5虎/CLK為η準位時，由於電晶體Q8導通端子〇ϋΤ為低阻抗而成為L準位。 r在時刻t2時脈信號/CU下降的同時’前段的輸出…4 L準位時，電晶體㈧為斷開，作 ^洋動：態中維持Η準位跡此時，節點N4由於經由電谷凡件⑽的結合，雖然一度降至比似還低的準位，但由於電晶體。7導通，節點N4瞬間回到不影響節點Π的準位。又，雖然電晶體Q8為斷開，匕於電晶體W導通，輪出端子0UT維持低阻抗的L準位: 在時刻t3時脈信號CLK上升時，此時由於電晶體 V通、電晶體Q2、斷開，^ 準位隨著上升…也：子ουτ(輪出信“)的拉a” a 輪出端子的準位上升時， J、’r晶體Q1的閘極.通道間電容與電容元件。結合，郎點N1的準位升壓。、口另一方面，由於經由電容元件m的結合，時 CLK上升的同時，節點Μ Q7A已經導、g 〃 ’、準位正要上升’但由於電晶體 ± ,導通’郎點⑽的準位瞬間回到L準位叫即，的節請的上升只不過瞬間，因此電晶體Q2、 2108~9238-PF/Ahddub 33 200837698 p使導通，流入節點N 3的電流也極少，不影響節點及輸出端子OUT的準位。 2上述，輪出端子OUT的準位上升時，節點N1隨著升壓糟此，輸出信號Gk輸出的期間電晶體Q1的驅動力也：持很大。又，由於電晶體Q1執行非飽和動作，此‘ 輸出^號Gk的準位與時脈信號CLK的Η準位同樣到達_。結果，對應的閉極m成為選擇狀態。在時刻t4時脈信號CLK成為τ瘟办眭私山珉為1準位時，輸出信號Gk 现，··、>位（VSS)，問極線GLk的選擇狀態終了。又，隨著輸出信號Gk的下降，節點N1的準位回到.vth。此時’節導由於經由電容元件C2A的結狹一度降至比VSS還低的進办 y丄 …、 … 丰位，但由於電晶體Q7導通，節里占 N3瞬間回到VSS，因即"、、占

出信號Gk)的準位。…點N1及輪出端子_輸在時刻t5時脈信號/CLK 位暫在51 ςρ 上升的冋時，次段的單位移位暫存益SRk+i的輸出信號Gk+l為诵，諮Et mi # + 準位時，電晶體Q4為導通即…電而成為L準位。即，回到復置狀態。仔杰bKk 元件C2B的結合，隨著時但經由電晶體Q4的節點其間由於電晶體Q7B的導下降回到VSS。因此，此 ’上述電晶體Q5B不能放就Gk+1為Η準位的期間，此時，節點N4，藉由經電容脈信號/CLK的上升而準位上升， N1的放電需要某種程度的時間，通狀態連續，節點N4的準位瞬間時間點中’電晶體Q5B維持斷開電節點N1。但是，次段的輪出作 2108-9238-PF;Ahddub 200837698 由於電晶體Q4導通’可以防止電晶體Q3的漏電流所引起的節點N1的準位上升。於是，在時刻t6時脈信號/CLK下降的同時，次段的輸出信號Gk+i為L準位時，電晶體Q4為斷開。另一方面，節點N4的準位，藉由經電容元件C2B的結合，隨著時脈信號/CLK的下降而降低至VSS以下。因此，電晶體Q7B導通。如之後所述，由於此時電晶體q7B的閘極，即節點N1的準位幾乎是VSS(第10圖，△ vi与〇)，降低的節點N4的準位，往電晶體Q7B斷開的準位（―vth)上升，上升停止在-Vth的準位。由於此時電晶體Q4、Q5A、Q5B全都為斷開，節點成為高阻抗的L準位。因此，電晶體Q3的漏電流而引起其電位開始上升，但由於時刻ΐ6與時刻t7之間的間隔短，上升部分（上述的△ V1)極小，不會引起單位移位暫存器的誤動作。在時刻t7時脈信號CLK上升時

" Α «ν -r ^ 經電晶體Q1的閘極.汲極之間的重4電容的結合正要上升’但由於節點N1的準位已由電晶體。4放電完畢，上升後的準位也低。又，節即點猎由經電容元件C2A的結合， I1現著時脈信號CLK的上升忐A H、、隹y 為H準位。因此，由於電晶體 y 5 a為導通，上升的筋赴 · ”、勺準位瞬間回到L·準位（VSS)。口此，在節點N1的準位上并φ 仏山# 上升中’電晶體Q1不充分導通，輸出“號Gk維持在l準位。又’本實施例中，節點M q & ”、、為Η準位時，由於電晶體 2l〇8-9238-PF;Ahddub 35 200837698 • Q2為導通，輸出信號Gk係低阻抗而為L準位。因此，可以更確實防止產生誤信號的輸出信號Gk。又，在時刻t7,節點N1的準位瞬間上升時，由於電晶體Q7B的閘極偏壓，節點N4的旧平位攸-Vth開始稍微上升（第 1 圖中，△ V2< | -Vth | )。在時刻8,時脈信號CLK下降時，藉由經電晶體_ 閘極.沒極之間的重疊電容的結合，節點ni的準位降低。 f 此時，由於節點N1下降至比vss頊你λα、住， ' ϋ 還低的準位，閘極電位 vss的電晶體Q4導通，節點N1的準位往—_上升。又，節點N1藉著電晶體q3的漏電流也上升。，又，在時刻t8，藉由經電容元件什的結合，節點N3 成為L準位。此時’節點N3成為比⑽低的準位。如上述，由於節點N1的準位比ySS低，節即點N3的準位難以上升，但節點N1的準位上升時，隨之上升。於疋’在時刻19，時脈作辨r 一 ^ 才胍唬/CLK上升時，藉由經電容 :5二結合，節點N4的準位成為H準位。由於電晶體心者成為導通，節點N1的準位幾乎為 N3的準㈣训第圖中，△則-叫）。本實施例中，電晶體⑽ · 晶體Q2並聯連接的電t8為斷開，但由於電〇1丨… 褛的電曰曰體Q8在時刻t9為導通，輸出端子 ϋυτ係低阻抗而為L準口考㈣山羊位。因此，可以確實防止產生誤信號的輸出信號Gk。

在時刻11 0，時脈#缺/rT F f?R ^ "儿/CLli下&時，藉由經電容元件 C2B的結合，節點㈣取马L·準位。此時由於節點的準 2108-9238-PF；Ahddub 36 200837698 ·, %至比VSS臨界電壓以上的低準位，電晶體Q7B導通。由於電晶體Q7B的閘極即節點N1的準位幾乎為哪，節點 Q4的準位往電晶體Q7B斷開的準位（_yth)上升，停止在 -Vth的準位。 ▲另-方面，由於電晶體Q5為斷開，節點心為高阻抗的VSS準位。因此，藉由電晶體Q3的漏電流，節點N1 的準位開始上升，但由於時刻tl〇與時刻⑴之間的間隔短，上升的部分（△ VI)小。假士+ σ又置第2下拉電路42的話，由於節點從時刻則時刻⑴之間為浮動狀態，其間節點Ni的準位藉由來自電晶體Q3的漏電流而連續上升。結果，隨著時刻 tii中的時脈信號上升，節點N1的準位上升時，節點μ 的準位容易超過Vth。即，電晶體Q1導通，容易產生誤動作的輸出信號G,。第2下拉電路42的作用主要是防止此誤動作。總之’具有第2下拉電路42的本實施例的單位移位暫存器SR,中，在時刻tll時脈信號cu上升，節點^的準位即使正要上升’但由於節點N1的準位先由第2下拉電路 42(電晶體Q5B)放電完畢，上升後的準位被壓低。又，在時刻111 ’藉由經電容元件C 2 B的結合，節點N 3為h準位。因此，由於電晶體Q5A導通，上升的節點^的準位瞬間回到L準位（VSS)。因此，由於節點N1的準位上升，電晶體 Q1未充分導通’輸出信號Gk維持在l準位。之後，接著到再輸入前段的輸出信號Gk]至第丨輸入 2108-9238-PF;Ahddub 3Ί 200837698 端子IN1為止（即，肖⑲ • 一時刻Η〜時列tn 、、、擇期間為止），反覆上述可％ τ 11的動作。又，閘極線驅動電路3〇麼信號Vn為L準位（仃逆方向的動作時，第1電 rvnn)。闵仏 ^ ’第2電屢信號Vr為Η準位 (VDD)。因此，電晶體Q3 n +诅電晶體，電B _ nyl 作用為放電（下拉）節點N1的电日日股冤晶體以可以作用i _ 體，藉此可以逆方向移位。但、，充電（上拉）節點μ的電晶 41、42的動作也與此時第1及第2下拉電路 _ 說明的順方向移位時相同。說明以上動作的概念。 „ ^ ^ ^ , 早位移位暫存器SRk在選擇期間内移轉時，由於節點N1 /月兄電為Η準位，第1下叔雷饮 41的反相器（電容元件C2A及 N3及第2下拉電路42… 體㈣)的輸出端的節點拉電路42的反相器（電容元件⑽及電晶的輸出端的節關，共同固定在L準位。結果，曰體_、_為斷開，節黑請浮動，維持在η準位。因此阳接者時脈信號CU為η準位時，、 /、乐d圖的習知電路的愔況相同，節點N1升壓的同砵，认，汴&的同時，從輸出端子0ϋτ輸出輸出俨 =)(依上述，輸出輪出信號。時，電晶體Q2、Q"同為。另-方面’單位移位暫存器SRk在非選擇期間於節點N1為L準位，第1下拉雷政w 〇乐i卜拉電路41的反相器由時脈信號CLK活化時，其輸出端的節點N3為fl準位。又，第2。拉電路42的反相器由時脈信號/CLK活化時，其衿下郎點N4為Η準位。因此，時脈信號cu活化（成為4 期間，電晶體Q5A下拉節點N1(成為低阻抗的L準位 ^ ’時 2108-9238-PF/Ahddub 38 200837698 脈信號/CLK活化期間，電晶體Q5B下拉節點N1 總之，由於W及第2下拉電路41、42分別與時脈信號CLK、/CLK同步交互使節點N1的電荷（因電晶體Q3、Q4 的漏電流引起的電荷）放電，非選擇期間的大部分期間，可以設定節點N1為低阻抗的4位。又’由於電晶體_、卿的問極未直流偏壓，抑制了臨界電壓的移位㈣_ 力的下降。因此，可以更確實防止節點N1的準位上升，防止上述單位移位暫存器的誤動作。本實施例中’下拉輸出信號〇ϋτ的電晶體⑽的閘極連接至節點Ν3(由時脈信號ακ活化的第i下拉電路4ι 的反相器的輸出端），並聯連接電晶體Q2的電晶體卯的間極内輸入時脈信號/CLK。因此，不直流偏壓電晶體的閘極’上述電晶體Q2、Q8交互下拉輸出信號_。因此，也抑制電晶體Q2、Q8的臨界電壓的移位，可以更確實防止產生在非選擇期間的誤信號的輸出信號Gk。又，以上的說明中，顯示的範例係時脈信號CLK為Η 準位的期間以及時脈信號心為Hi||位的期間之間設定一定的間隔，但也可以無此期間。gp，可以是時脈信號咖上升的同時時脈信號/CLK下降、時脈信號cu下降的同時時脈信號/CLK上升的2相時脈。在以下的實施例中也相同。〈第二實施例〉顯示具有本發明的單位移位暫存器SR的第拉電路 41及第2下拉電路42的變形例。但，如之後所述，關於第1下拉電路41，由於基本上最好是第一實施例（第8圖） 2108-9238-PF；Ahddub 39 200837698 所*，以下主要是詳細說明帛2下拉電路42的變形例。第11 (a)圖係根據第二實施例的第2下拉電路42的電路圖。第11(a)圖中，顯示的範例係第i時脈端子⑴内輸入時脈« CLK，第2時脈端子犯内輸入時脈信號 /CLK(第12圖以後的各電路圖中也相同）。本實施例中，對於第8圖的第2下拉電路42，使用電晶體Q6B、Q9B代替電容元件C2B。電晶體_在第2時脈端子CK2與節點N4之間連接，電晶體_的閘極連接至第 2時脈端子CK2。即，電晶體Q6B係二極體連接，以第2時脈4子CK2往節點4的方向為導通方向（第2時脈端子⑽ 側為陽極，節點4側為陰極）。電晶體_在節點N4與第 1電源端子S1之間連接，t晶體_的閘極連接至第工時脈端子ΠΠ。設定電晶體_的導通電阻比電晶體㈣的導通電阻大得多，由電晶體q6b、Q7b構成比例型反相器。

如第一實施例所述’根據本發明的單位移位暫存器SR 的第2下拉電路42，在非選擇期間與第2時脈端子⑴内輸入的時脈信號（即與第W脈端子CK1内輸人的時脈信號相位不同的時脈信號）同步，使節點N4的準位擺動，因此抑制電晶體Q5B的臨界電壓的移位。第8圖的第2下拉電路42中，非選擇期間的節點N4的充放電藉由經電容元件的結合而執行。左對於此，第U(a)圖的第2下拉電路42中，電晶體Q6B 隨著第2時脈端子CK2内輸入的時脈信號充電節點财，且電晶體Q9B隨著第1時脈端子CK1内輸入的時脈信號放電 21〇8-9238-PF;Ahddub 40 200837698 1 N4 、、、°果節點Ν4的準位的遷移，由於與第8圖的第2 電路4 2的情况幾乎相同，可以得到與第一實施例相同的效果。又’第2下拉電路42的反相器不以電容元件C2B作為負載兀件，而是使用電晶體Q6B，因此是較小面積的電路，可以提高節點N4的Η準位（在VDD-Vth)。但，節點N1成為Η準位時，由於第2時脈端子CK2與第1電源端子S1之間流過貫通電济L，應該注意消耗電力的增加。本貫施例對第1下拉電路41也可以適用。即，如第 )囷斤卞也可以使用電晶體Q6A、Q9A，取代第8圖的=容元件C2A。此時，電晶體_在第1時脈端子CK1 與節點N3之間二極體連接。電晶體Q9A在節點與第工電源糕子S 1之間連接，電晶體q g A的閘極連接至第2時脈端子CK2。靖點N3的準位遷移，由於與第8圖的第1下拉電路41的情況幾乎相同，可以得到與第一實施例相同的效果0 但，如先前所述，關於第丨下拉電路41，基本上第圖所示的是有效的。在此說明理由。第1下拉電路41在第！時脈端子CK1(電晶體以的汲極)内輸入時脈信號時，藉由經電晶體Qi的閘極.汲極之間的重疊電容的結合，防止節點N1上升。為了使其充分作用，第1時脈端子CK1的時脈信號上升時，電晶體Q5A必須快速成為低阻抗的導通狀態。即，電晶體Q5A的閘極(節點N3 )最好可以快速充電為高準位。 2108-9238-PF；Ahddub 41 200837698 這一點，如第8圖的第 1下拉電路41，節點N3的充電藉由經電容元件C2A的結人而舳> 0士一 π…口而執仃時，充電速度高，又電容元件C2A的電容值至比節點扣即點Ν3的寄生電容大得多的話，可以充電至高準位。對於此，如第11(b)圖的篦1πΓ4^兩μ d 的弟1下拉電路41，節點N3的充電由電晶體Q6執行時，充雷涉择兄冤迷度比電容元件C2A時慢。又，皁位移位暫存器SR的撰煜4日問丄# » 旬卞。κ幻&擇期間，由於節點N1為Η準位’電晶體Q7A導通，節點NSiii中六τ 、隹/ 即點固疋在L準位，但其間由於

第1時脈端子CK1的時脈信號的活化期間存在，短時間内電晶體Q6A的閘極正偏壓。這引起電晶體_的臨界電壓產生移位而驅動能力降低時，不只是節點N3的充電速度降低，也難以充電至高準位。如此一纟，關於第1下拉電路41，第8圖的電路的優點很多，藉由適切選擇使用條件及電晶體Q6A的尺寸大小。第11(b)圖的第1下拉電路41也可以充分適用本發明。〈第三實施例〉

第12 ( a )圖係根據苐二貫施例的第2下拉電路4 2的電路圖。本實施例中，對於第11(a)圖的電路，電晶體Q7B 換成2個電晶體Q7Bn、Q7Br。電晶體Q7Bn在節點N4與第 1電源端子S1之間連接，且電晶體Q7Bn的閘極連接至第i 輸入端子IN1。電晶體Q7Br在節點N4與第1電源端子S1 之間連接’且電晶體Q7Br的閘極連接至第2輸入端子IN2。電晶體Q6B的導通電阻分別設定比電晶體Q7Bn、Q7Br 大得多，以電晶體Q6B、Q7Bn的組合及電晶體Q6B、Q7Br 2108-9238-PF;Ahddub 42 200837698 .的組合，構成比例型反相器。即，設定電晶體⑽n、Q7Br 的導通電阻比電晶體Q6B低得多。因此，電晶體Q6B、Q7Bn、 (^所形成的電路中，第2時脈端子CK2假設為^位時，如果第1及第2輸入端子m、IN2兩方為L準位(非活性準位）的話，節點N4為Η準位（活性準位及第2輸入端子m、IN2中至少-方為H準位時，節點nul準位。即，電晶體帳、Q7Bn、Q7Br所形成的電路係作用為以第1及第2輸入端子I、τ mo & 土人 f J '于m IN2為輸入端、以節點N4為 i輸出端的麵電路。但，此_電路以第2時脈端子CK2 内輸入的時脈信號為電源’這點與通常的腿電路相異。因此，上述_電路執行第2時脈端子CK2内輸入的時脈信號所活化的交流動作。第8及11(a)圖的第2下拉電㈣中，成為選擇期間之際，節點Μ為Η準位，電晶體⑽導通，且下拉（放電）節點N4。因此，由於電晶體㈣為斷開，節點ni可以充 , 電至足夠高的準位。本實施例中，多段的位暫存器執行順方向移位的動作時，對應前段的輸出信號G…電晶體Q7Bn下拉（放電）節點N4(即作用與第8及u(a)圖的電晶體⑽相同）。此時，電晶體Q7Br對應次段的輸出信號一而導通，但與信號的移位動作無關。另一方面，執行逆方向移位的動作時，電晶體撕對應次段的輸出信號一下拉節點N4(即作用與第8及11(a)圖的電晶體㈣相同）。電晶體娜對應前段的輸出信號Gh而導通，與信號的移位動作無關。 2108-9238-PF；Ahddub 43 200837698 曰與第8及11(a)圖的情況相比’由於連接至節點以的電晶體的數量變少，附隨節點N1的寄生電容變小。因此，節點N1的充電及升壓變得容易執行。又，第8及此/

中’由於以電晶體Q7B、Q5B構成正反電路，節點二(：圖L 準位遷移至Η準位比較困難’但本實施例中變得广節點Ν1可以輕易充電至高電位，即驅動能力。㈣於“電晶體㈣又，本實施例對第i下拉電路41也可以適用。二:：所示，電晶請的間極連接至輪出端二尺附隧即點Ν1的寄生電容可以由於節點Ν1更容易充電至高雷的驅動能力。易充電至-電位’有助於提高電晶體Q1 在此’對於第8及11(b)圖的電晶體⑽在節點 Η準位期間（時刻tl〜七、山 ’、’ 電曰！+ m ^ 坆點不同於第12(b)圖的刻曰^ ^輸出端子〇υτ(輸出信號G〇為Η準位期間（時通’但兩者幾乎功能相同。但，對於第1時脈端子cn的時脈信號现上开w出h號Gk的上升遲得多的進輸出信號Gk活化前，擔心電晶體_導通，節點N3 …位上升。於是’由於電晶體Q5A導通，節點N1的準位 =，輸出信號Gk輪出時的電晶體Q1的驅動能而成為問題。於是，應用第⑽)圖的第！下拉電路“之際，充分放大電晶體Q1的^ 尺寸專’應注忍必須不產生輸出信號Gk 的上升延遲。 2108~9238-PF/Ahddub 44 200837698 〈第四實施例〉參第1 3 ( a )圖係根據第四實施例的第2 了 K仏 z下拉電路42的電路圖。本實施例中，對於第11(a)圖的雷

川叼電路，電晶體Q9B 置換為電晶體_。電晶體Q10B在節點&與第2時脈端子CK2之間連接，電晶體Q10B的間極連接至節點N4(即，以節點N4側為陽極，第2時脈端子GK2側為陰極的二極體連接）。第11⑷圖的電晶體Q9B，在第10夺脈端子CK1的時脈信號為Η準位時’放電節點N4，而第13(心圖的電晶體 Q10B ’在第2時脈端子CK2的時脈信號為L準位時，放電節點N4。由於第i時脈端子CK1與第2時脈端子α2係輸入相位相異的時脈信號，結果第13(a)圖的電晶體qi〇b與第11圖（a)的電晶體Q9B作用相同。由電晶體Q10B放電後的節點n4的準位不降至yss，成為.Vth。但由於此準位（vth)接近L準位，與第11(3)圖的If況成乎相同’電晶冑Q5B的閘極的準位擺動，可以得到抑制此臨界電壓移位的效果❶又，第13圖（&)的第之下拉電路42不必連接至第1時脈端子⑻，相較於第11(a) 圖，可以達到容易配置電路的效果。又，本實^例對於第丨下拉電路41也可以適用。即，如第13(b)圖所示’在節點N3與第】時脈端子CKl之間，可以連接以節點N3側為陽極、第丨時脈端子GK1駿極的二極體連接的電晶體Ql〇A，取代電晶體Q9A。此狀態下，與第ii(b)圖的情況幾乎相同，使電晶體Q5的間極不繼續 2108-9238-PF;Ahddub 45 200837698 • i偏壓’可以得到抑制上述電晶體Q5的臨界電壓移位的效又由於第l3(b)圖的第1下拉電路41不必連接至第 2夺脈端子CK2，相較於第n(b)圖，可以達到容易配置電路的效果。又，本實施例對於第三實施例的第1及第2下拉電路 41 42也可以適用。第14(a)、（b)圖中顯示此適用例。即，、士；第12(a) (b)圖，也可以取代電晶體Q9B而設置電晶 ,...體Q1〇B，取代電晶體_而設置電晶體Q10A。第五實施例〉第15(a)圖係根據第五實施例的第2下拉電路42的電路圖。例如第11(a)圖的電路中，雖然:電晶體_的閘極幻及極兩方連接至第2時脈端子CK2(即，第2時脈端子CK2 ”即點N4之間一極體連接），本實施例中，只有電晶體卿的閘極連接至第2時脈端子cK2。於是，電晶冑_的汲極内，經由二極體連接的電晶體QUB供給第i電壓信號

Vn的同時，經由同樣二極體連接的電晶體qi2b供給第2 電壓信號Vr。即，電晶體Q11B在電晶體Q6B的汲極與第1電壓信號端子τι之間連接，電晶體q11b的閘極連接至第1電壓信號端子T1。又，電晶體q12B，在電晶體Q6B的汲極與第^ 電壓信號端子T2之間連接，f晶體Q12B㈣極連接至第 2電壓信號端子T2。移位暫存器執行順方向移位的動作時，由於第〗電壓信號Vn為η準位，電晶體QUB為導通。即，第^電壓信 2108-9238-pp/Ahddub 46 200837698 號Vn ’作為電晶體Q6B、Q7B所形成的反相器的電源 (VDD-Vth) ’供給至電晶體q6B的汲極。此時，電晶體q12B 斷開，第2電壓信號Vr不影響第2下拉電路42的動作。執行逆方向移位的動作時，由於第2電壓信號Vr為η 準位’電晶體Q12B為導通。即，第2電壓信號Vr作為電源供給至電晶體Q6B、Q7B所形成的反相器。此時，電晶體 Q11B斷開，第1電壓信號Vn不影響第2下拉電路42的動作。 f：, 根據本實施例，由於時脈信號CLK、/CLK的產生器（時脈產生器31)的輸出所安裝的負載電容減少，得到消耗電力減低的效果。但，由於第2下拉電路42内必要的電晶體數量增加，應注意電路面積增加這點。本貫施例對第1下拉電路41也可以適用。即，如第 15(b)圖所示’電晶體Q6A的汲極内也可以經由二極體連接的電晶體Q11A供給第1電壓信號Vn，並經由同樣二極體【連接的電晶體Q12A供給第2電壓信號Vr。又，第15(a)、 (b)圖中’個別圖示第i下拉電路41的電晶體qi1a、與第2下拉電路42的電晶體qi IB、q12b，由於這些互相同樣地作用為電源供給電路，第1下拉電路41與第2下拉電路42間也可以共用這些電晶體。又，本實施例中，對於第三實施例的第1及第2下拉電路41、42可以適用。此適用例顯示於第16(a)、（b)圖。即，對於第12(a)圖的電路，電晶體q6a的汲極内可以經由一極體連接的電晶體q丨丨B，供給第i電壓信號Vn，且經 2108-9238-PF；Ahddub 47 200837698 -由同樣一極體連接的電晶體Q12B，供給第2電壓信號Vr(第 H(a)圖）。又，對於第12(b)圖的電路，電晶體Q6A的汲極内可以經由二極體連接的電晶體Q11A，供給第1電壓信號Vn，且經由同樣二極體連接的電晶體Q12A，供給第2電壓#號Vr(第16(b)圖）。〈第六實施例〉第17(a)、（b)圖係根據第六實施例的第1及第2下拉 r 電路41、42的電路圖。對於第11圖的電路，第1及第2 下拉電路41 42的各反相II内，供給_定的高電位側電源電位VDD作為電源。即，電晶體Q6A、Q6B的汲極連接至有尚電位側電源電位VDD供給的第2電源端子S2。根據本實施例，與第五實施例相同，由於時脈信號 CLK 的產生器（時脈產生器31)的輸出所安裝的負載電谷減父，彳于到消耗電力減低的效果。但，由於第1、第2 下拉電路41 42内用於供給電位的配線的形成區域是 (必要的，與第11圖的電路相較，應注意電路面積的增加這點。又，本實施例，對於第三實施例的第j及第2下拉電路41、42也可以適用。此適用例在第18(a)、18(…圖内顯示。即，對第12(a)、⑻的電路，電晶體_、_的沒極只要連接至有高電位側電源電位彻供給的第2電源端子S2即可。〈第七實施例〉第19(a)圖係根據第七實施例的第2下拉電路“的電 2108-9238-PF;Ahddub 48 200837698 路圖本只施例中，電晶體Q6B的閘極内，輸入以節點Ni 作為輸出端且由時脈端子CK2的時脈信號活化的反相器的輸出。如19(a)圖，上述反相器由電晶體Q6B的閘極與第1 電源端子si之間的連接的電晶體Q14B、以及電晶體Q6b 的閘極與第2時脈端子CK2之間連接的電容元件C4B所形成。在此為了方便說明，電晶體（5祁、（3”所形成的反相器稱為「第1反相器」，電晶體4B及電容元件C4B所形成的反相器稱為「第2反相器」。 f , 如第二實施例中說明的，第11圖的第2下拉電路42 中，節點N1為Η準位時，當第2時脈端子cK2的時脈信號為Η準位時，擔心用於流入第j反相器的貫通電流的消耗電力增大。對於此，第19(a)圖的第2下拉電路42中，節點N1為Η準位時，第2反相器的輸出端(電晶體_的閘極）固定在L準位，電晶體Q6B維持在斷開。因此，可以防止第1反相器的貫通電流產生。又，從第2反相器看來，帛！反相器作用為緩衝電路。因此電谷元件C4B的電容值’即使比例如第$圖的電容元件C2B小，足以驅動電晶體Q5B的閘極（節點N4)。但是，相較於第η圖的第2下拉電路42，由於電晶體及電容元件的數量增加，應注意電路面積增加這點。本實施例對於第1下拉電路41也可以適用。即，第1 下拉電路41的電晶體Q6的閘極内，輸入以節點N1為輸入端且由第1時脈端子CK1的時脈信號所活化的反相器的輸出如第19(b)圖所不，上述反相器可以由電晶體_的 2108-9238-PF/Ahddub 49 200837698 閘極與第1電源端早 - 子之間連接的電晶體Q14A、以及電晶體Q 6 A的間極楚1卩主 ”第Ϊ時脈端子CK1之間連接的電容元件 C4A所構成。又第19(a)、（b)圖的第1及第2下拉電路41、42 中，即點N1為H準位期間，電晶體Q6A、Q6B的閘極固定在L準位因此’上述電晶體q6a、q6b的閘極沒有正偏壓，這些電晶體的臨界電壓移位幾乎不發生。本貫施例對於第三實施例的第Λ及第2下拉電路41、 42也可以適用。此適用例在第20(a)、20(b)圖中顯示。首先，對於第2下拉電路42,取代第i9(a)圖的電晶體Q7B, 。又置在#點N4與第1電源端子S1之間連接的2個電晶體 Q7Bn、Q7Br。如第20(a)圖，第i輸入端子IN1 (前段的輸出端子out)連接至電晶體Q7Bn的閘極。第2輸入端子 IN2(次段的輸出端子〇υτ)連接至電晶體Q7Br的閘極。即，取代上述第1反相器，由電晶體Q6B、Q7Bn、Q7Br構成，以第1及第2輸入端子IN1、IN2為輸入端、節點N4為輸出鳊，並由第2時脈端子CK2的時脈信號所活化的第in〇R 電路。又，取代第19(a)圖的電晶體Q14B，設置在電晶體 Q6B的閘極與第！電源端子S1之間連接的2個電晶體 Q14Bn、Q14Br。於是，第1輸入端子IN1連接至電晶體Q14Bn 的閘極，第2輸入端子IN2連接至電晶體Q14Br的閘極。即’取代上述的第2反相器，由電容元件C2B及電晶體 Q14Bn、Q14Br構成，以第1及第2輪入端子IN1、in2為輸入端’並以第2時脈端子CK2的時脈信號活化的電晶體 2108-9238-PF;Ahddub 50 200837698 ‘卯的閘極為輸出端的第2_電路。又對於第1下拉電路41，第19(b)圖的電晶體Q7A、 Q14A的閘極連接至輸出端子OUT而非節點m。根據第20(a)、（b)圖的結構，相較於第19⑷、⑻ 圖的情況，附隨節點以的寄生電容變小。因此，容易執行節點Ni的充電及升a。又第19(小⑻圖中，由於分別以電晶體Q7B、Q5B的組合以及電晶體Q7A、_的組合構成正反電路，節點N1由L準位遷移位H準位比較困難，但在第20(a)圖的情況中變得容易。即，可以容易充電節點 N1至咼電位，有助於提高電晶體Q1的驅動能力。〈第八實施例〉本實施例中，應用所謂的史密特觸發電路（詳細關於史密特觸發電路，參考例如特開昭56-96525號公報），作為具有第1及第2下拉電路41、42的各反相器。例如第21 (a)圖，係應用史密特觸發器型的反相器至第11(a)圖的第2下拉電路42的反相器的範例。即取代第 11 (a)圖的第2下拉電路42的電晶體Q7B，連接在節點N4 與第1電源端子si之間串聯連接的電晶體q71b、，這些電晶體的閘極共同連接至節點Nl。於是，電晶體 Q71B、Q72B間的連接節點與第2時脈子CK2之間，連接閑極連接至節點N4的電晶體Q15B。上述電晶體Q15B，藉由以節點N4的電位控制，第2時脈端子CK2往電晶體q7ib、 Q72B之間的連接節點流入歸還電流而動作。本實施例’對於第1下拉電路41也可以適用。例如第 2108-9238-PF/Ahddub 51 200837698 ^ 21(b)圖，係應用史密特觸發器型的反相器至第11(b)圖的第1下拉電路41的反相器的範例。即，取代第11(匕）圖的第1下拉電路41的電晶體Q7A，連接在節點N3與第1電源端子S1之間串聯連接的電晶體Q71A、Q72A。於是，電晶體Q71A、Q72A間的連接節點與第2時脈子CK2之間，連接閘極連接至節點N3的電晶體Q15A。由於史密特觸發器型的反相器的臨界電壓高，即使單位移位暫存器SR的節點N1產生正極性的雜訊，可以得到第1及第2下拉電路41、42不易受雜訊的影響的效果。又，本實施例對於第三實施例以後的對於第丨及第2 下拉電路41、42也可以適用。例如第22(a)、22(b)圖顯示應用於第三實施例的範例。第22(a)圖係史密特觸發器型的電路應用於第i2(a) 圖的第2下拉電路42的NOR電路的範例。即取代第i2(a) 圖的電晶體Q7Bn，設置在節點N4與第1電源端子S1之間 (串聯連接的電晶體Q71Bn、Q72Bn，這些電晶體的閘極連接至第1輸入端子IN1。又，取代電晶體Q7Br，設罝在節點 N4與第1電源端子S1之間串聯連接的電晶體ρ7ΐβΓ、 Q72Br，這些電晶體的閘極連接至第2輸入端子IN2。於是，電晶體Q71Bn、Q72Bn間的連接節點及電晶體Q71Br、Q72Br 間的連接節點、與第2時脈端子CK2之間，連接閘極連接至節點N4的電晶體Q15B。另一方面，第22(b)圖係史密特觸發器型的反相器應用於第12(b)圖的第1下拉電路41的N0R電路的範例。此 2108-9238-PF/Ahddub 52 200837698 . 時’取代第12(b)圖的第1下拉電路41的電晶體Q7A，設置在即點N3與第1電源端子S1之間串聯連接的電晶體 Q71A Q72A，运些電晶體的閘極連接至輸出端子out。於是，電晶體Q71A、Q72A間的連接節點與第2時脈端子cK2 之間，連接閘極連接至節點N3的電晶體q15a。換言之，第22(b)圖的電路，相當於第21(b)圖的電晶體Q71A、q72A 的閘極連接至輸出端子OUT而非節點N1。〈第九實施例〉第23圖係顯示根據第九實施例的單位移位暫存器邡的結構電路圖。本實施例中，第一實施例的單位移位暫存器SR(第8圖）的電晶體Q2、Q5A的源極連接至第2時脈端子CK2的同時，電晶體Q8、Q5B的源極連接至第i時脈端子cn〇例如第1時脈端子CK1内輸入時脈信m CLK，第脈端子⑴内輸入時脈信號/cu，假設第k段的單位移位 I存器SRk。即’如第23圖所示’單位移位暫存器肌的 ^體Q2、Q5A的源極内供給時脈信號/cu，而電晶體⑽、 Q5B的源極内供給時脈信號CLK。例如電晶體Q2、Q5A分別用於放電輸出端子點N1，從第一實施例的說明可了解，這些電晶體至少在時脈WCLK為L準位時才動作成斷開心為互補信號，根據子脈UCLK、 -時…… 結構，電晶體Q2、_ 田、d口遽CLK為L準位而斷開時虔的等效狀態。因此，正方成為閘極對源極負偏方向移位的電晶體Q2、Q5A的臨 2108~9238-PF;Ahddub 53 200837698 界電壓恢復回到負方向。結果，電晶體Q2、Q5A的vth移位緩和，可以得到防止vth移位引起誤動作的效果。相反地，電晶體Q8、Q5B分別至少在時脈信號cu為 L準位時才動作成斷開。因此，根據第23圖的結構，電晶體Q8、Q5B當時脈信號CLK為L準位而斷開時，成為閘極對源極負偏壓的等效狀態。因此，電晶體Q8、Q5B的移位減輕，可以得到防止vth移位引起誤動作的效果。 f 第23圖中，對於第8圖的單位移位暫存器SR的全部 «^(^，、（^、（^，顯示應用第工及第以夺脈端子 CK1、CK2連接至源極的變更的範例，也可以只應用至其中一部分。根據本實施例，電晶體Q2、q8、Q5A、Q5B的nh移位緩和，輕微抑制這些電晶體的導通電阻時，可以得到果比第一實施例中更高的效果。即，電晶體Q2、Q8 #恤移位緩和時，可以更減低閘極線（輸出端子〇ϋτ)内產生的雜訊，

防止顯不裝置的顯示品質惡化。又，電晶體㈣_州移位緩和時，第1時脈端子CK1的時脈信號上升時，節點Μ 的準位上升更減低。又，電晶體_ # vth移位緩和時，電晶體Q3的漏電流引起的節點M的電壓上升可以更減低，結果，第1時脈端子CK1的時脈信號上升時，節點Μ 的準位上升可以減低。 0 本實施例也可以應用於第u〜22圖所示的第i及第2 下拉電路41、42的電晶體Q5A、Q5B。〈第十實施例〉 2108-9238-PF;Ahddub 54 200837698 φ * 第以圖係顯示根據第十實施例的單位移位暫存器卯的結構電路圖。本實施例的單位移位暫存器SR與專利文件 2的第11圖相同，具有2個輸出端子〇UT、〇UTD。輸出端子0UTD與第1時脈端子CK1之間，連接閘極連接至節點N1的電晶體Q1D。輸出端子〇UTD與第j電源端子si之間，閘極連接至節點N3的電晶體QlD、以及閘極連接至第2時脈端子CK2的電晶體Q8並聯連接。即，電晶體Q1D係供給輸入至第1時脈端子CK1的時脈信號至輸出端子0UTD的電晶體，電晶體Q2Q、Q8D係放電輸出端子〇UTj) 的電晶體。由第24圖可看出，電晶體w、Q2、Q8所構成的電路與電晶體QlD、Q2D、Q8D所構成的電路，在第！時脈端子 CK1與第1電源、子S1之間並聯連接。又，電晶體Q1、的閘極互相連接，電晶體Q2、Q2D的閘極也互相連接，以及電晶體Q8、Q8D的閘極也互相連接。因此，電晶體、 Q2、Q8所構成的電路與電晶體Q1D、Q2D、Q8d所構成的電路之間’動作互為相同，結果從輸出端子〇ϋτ、〇_輸出邏輯相同的波形信號。以下輸出端子0UTD稱作「載送信號輸出端子0UTD」，而由此輸出的信號稱作「載送信號卯」。第25圖係顯示第十實施例的單位移位暫存器邡所構成的閘極線驅動電路3〇(多段的移位暫存器）的結構圖。如同一圖所示，各段的第丨輸入端子IN1連接至本身的刖段單位移位暫存器SR的載送信號輸出端子。即，第2段以後的單位移位暫存器SR的第1輸入端子内輸 2108-9238-PF;Ahddub 55 200837698 •入刖段的載送信號gd。又，各段的第2輸入端子IN2連接至本身次段的载送信號輸出端子0UTD。即，第2段以後的第2輸入端子IN2内輸人其次段的載送信號⑶。另一方面，各段的輸出端子OUT不連接至前段及後段的單位移位暫存器SR，只連接至閘極線gl。即，載送信號 GD專門用於驅動閘極線GL。由於一般顯示裝置的閘極線為大負載電容，輸入其内的輸出U虎G的上升速度容易變慢。如第7圖戶斤示，輸出信號G輸入至前後段的第1輸入端子ini及第2輸入端子 IN2時，如果輸出信號G的上升變慢，各段的電晶體的閘極（節點N1)充電至足夠高的準位的程度需要某種程度的時間。結果，各單位移位暫存器難以高速動作，妨礙了不只是閘極線驅動電路的快速動作，還有顯示裝置的高解析度。對於此，根據本實施例，利用用於驅動閘極線的輸出 : 信號G以及另外的電路產生的載送信號gd，作為各段的第 1及第2輸入端子IN1、IN2内輸入的信號。即，由於作為負載電各的閘極線GL的影響，即使延遲輸出信號G的上升速度，也不影響載送信號GD的上升速度。因此，可以防止各段中的節點N1的充電速度降低，有助於閘極線驅動電路快速動作。又’對於本實施例，也可以應用第二〜八實施例的第 1及第2下拉電路41、42(第11〜22圖）。又，第九實施例的技術’也可以應用於第24圖的電晶體Q2D、Q8D。即， 2108-9238~PF;Ahddub 56 200837698 電晶體Q2D的源極可以連接至第2時脈端子肥 Q8D可以連接至第^時脈端子CK1。曰曰〈第十一實施例〉第26圖係顯示根據第十一實施例的單位移位暫存器 SR的結構圖。上述單位移位暫存器託，對於第8圖，省略了電晶體Q2。電晶體Q2的功能係對應第2時脈端子㈤的時脈信號放電輸出料晰@電荷，但根據輪出端子 OUT(閘㈣⑴中雜訊產生的時序及雜訊的大可以省略電晶體Q2。有寺 …藉由省略電晶體Q2，可以縮小單位移位暫存器仰的形成面積X由於附隨節點3的寄生電容降低，可以減 !電：兀件C2A的電各值’這點也有助於縮小電路面積。又還有可以削減電晶體Q2的閉極電容所消耗的電力的優點0 對於本實施例，可以應用第二〜十實施例。又，應用本實：:列於第十實施例時’不只是電晶體Q2，還有電晶體可以。省略。但，省略電晶體Q2 ’留下電晶體Q2D，更難引起誤動作。省略雷曰雜料電曰曰體Q2D時，第1時脈端子CK1 的時脈信號上升時，载送信號輸出料QUTD為高阻抗狀載送信號輸出端子0UTD，由於其電容負載比閑極線GL 連接至輸出端子_小，高阻抗狀態時，對應第10^脈端子CK1的時脈信號上升，準位變得容易上升。#，誤_號的載送信號GD變得容易輪出。由於此誤信號，次段的二㈣或前段的電晶體Q4導通時，產生誤動作，最好留下 2108-9238-PF;Ahddub 57 200837698 a 能防止此誤動作的電晶體Q2D。 <第十二實施例〉第27圖係顯示根據第十二實施例的單位移位暫存器 SR的結構的電路圖。上述單位移位暫存器SR，對於第8圖态省略了電晶體Q8。電晶體Q8的功能係對應節點们的電位放電輸出端子OUT的電荷，但根據輸出端子〇ϋτ(閘極線中雜訊產生的時序及雜訊的大小等，有時可以省略電晶體 Q8。 Βθ f 藉由省略電晶體Q8,可以縮小單位移位暫存器sr的形成面積。又，也有削減電晶體卯的閘極電容所消耗的電力的優點。對於本實施例，可以應用第二〜十實施例。又，應用本實施例於第十實施例時，不只是電晶體Q8，還有電晶體 Q8D也可以省略。但，省略電晶體Q8，留下電晶體q仰，更難引起誤動作。如先前所述，載送信號輸出端子〇utd， ( 由於其電容負載比輸出端子out的電容負載小，因為省略電晶體Q8變成高阻抗狀態時’其準位因雜訊的影響容易上升。即，誤信號的載送信號GD(不如第十一實施例省略了電晶體Q2D)變得容易輸出。由於此誤信號，次段的電晶體 Q3或前段的電晶體Q4導通時，產生誤動作，最好留下能防止此誤動作的電晶體Q8J)。〈第十三實施例〉包含TFT的％效電晶體係當閘極施加以臨界電壓以上的電壓時，經由閘極絕緣膜介於其間的閘極電極的正下方 2108-9238-PF;Ahddub 58 200837698 形成的導電性通道，汲極·源極間電氣連接而藉此導通的元件。因此，導通狀態的場效電晶體可以作用為以閉=及通道為兩電極，以閘極絕緣膜為介電層的電容元件（閘極電容）。第28圖係根據第十三實施例的單位移位暫存器的結構的電路圖。對於第8圖的電路，由於電容元件°ci換成電晶體Q1的閘極電容，省略了電容元件C1。通常，成為半導體積體電路内形成的電容元件的介電層的絕緣膜厚度，由於與電晶體的閘極絕緣膜的厚度相同’電容元件換成電晶體的閘極電容時，彳以以與電容元件相同面積的電晶體代替。即，只要適當放寬第以圖的電路中電晶體Q1的閘極寬度，就可以實現與第8圖相等的升 ^ ，於藉由放寬電晶體Q1的閘極寬度提高驅動力，輸出U G的上升及下降速度變快，可以得到達成動作快速的優點。又，對對於本實施例，可以應用第二〜十二實施例。〈第十四實施例〉圖及第3 0圖，係顯示根據第十四實施例的單位移位暫存器SR結槿的Φ g^ 雷曰攝的電路圖。如上所述，導通狀態的場效曰體可以作用為以閘極與通道作為兩電極、以閘極絕緣、為"電層的電容元件(M0S電容元件）。本實施例的形態中，使用M0S電交士从〜a 。电令tl件作為電容元件Cl、C2A、C2B。由第29圖及笛Qn门昂dO圖可了解，由於m〇s電容元件可以 m9238_PF;Ahddub 59 200837698 • f MQS電晶體的源極·没極間連接形成，可以使用與構成單位移位暫存器SR的電晶體Ql、Q2、…等相同的電晶體。；電各元件C1、C2A、C2B可以與其他電晶體在相同的步驟开/成。即製造過程中，由於用於形成電容元件的光罩至夕了以削減1個，步驟數量可以至少削減1步驟。 " 〇s電谷元件偏壓至閘極·源極間臨界電壓以田通道形成時，成為大電容值。在節點N1充電至Η準， I *於蜻點N1再升壓，至少只要節點W在 4 間，雷灾分A P 1 、可以動作為電容元件即可。相反地，節點為L準位的非選擇期間内，為了不使節點N1的準位因輸出端子OUT的雜却二，，的雜訊而上升，通過電容元件C1的結合是弱的較理想。因此，作為電容元件⑽，電容元件，如第 29圖及第3°圖’最好分別連接閘極至節點N1侧、源極· 没極至輸出端子OUT側。 __又’作為電容元件C2A的腦電容元件，如第29圖所 :示最好分別連接閘極極至節點N3側。此時主時⑼子⑻側、源極·没 A ^ R ^ ^ 第1時脈端子CK1的時脈信號的準位為Em界電壓以上拉時，由於形成通道，可以更有效率地i 升/下降節點N3的準# v 1 又有A羊地上元件C2B的M0S電宠；嵙忭馬電谷接閘極至第2時脈端子連 v ^ ^ 子CK2側、源極·汲極至節點N4侧。 30圖所示，作為電容元件C2

電容元件的動作方^ ^ a 的M0S ^ . °可以與第29圖相反。此時，這此電成、道，但各M0S電容元件的閘極.汲極間 2108~9238-PF;Ahddub 60 200837698 :及閘極.源極間的重疊電容分別作用為電容元件C2A、C2B。〈第十五實施例〉本實施例中，說明可以減輕單位移位暫存器SR的電晶體Q3、Q4的壓力的驅動方法。第31圖係顯示根據第十五實施例的閘極線驅動電路 30的結構的方塊圖。以上的實施例中，各單位移位暫存器 SR的第1及第2電壓信號端子τΐ、T2内分別供給第}及第2電壓信號Vn、Vr，但本實施例中取而代之，供給電壓信號產生器232產生的電壓信號CLKD、/CLKD。又，各單位移位暫存器SR可以是根據上述各實施例的任一單位移位暫存器SR。在此，說明關於電壓信號CLKD、/CL〇。第32圖及第 33圖係用於說明根據本實施例的閘極線驅動電路3〇的動作的時序圖，第32圖係順方向移位時的時序圖，而第33 圖係逆方向移位時的時序圖。如第32圖及第33圖所示，電壓信號CLKD為在順方向移位時與時脈信號CLK同樣改變準位的信號，而在逆方向移位時與時脈信號/CLK同樣改變準位的信號。又，電壓信唬/CLKD為在順方向移位時與時脈信號/CLK同樣改變準位的信號，而在逆方向移位時與時脈信號CLK同樣改變準位的信號。又，本實施例中，分別在第1及第2電壓信號端子T1、 T2内，供給每單位移位暫存器SR不同的電壓信號以仙、 /CLKD其中之一。如第31圖所示，第j時脈端子[η内時 2108-9238-PF;Ahddub 61 200837698 脈信號m的輸入段（單位移第1電壓信號端子㈣Ml SR3、...）中，端子Τ2 β 内供給電壓信號/CLKD，而第2電壓 k旎‘子T2内供給電壓 ^ 0± rr ^ /π σ號CLKD。又，第1時脈端子CK1 、“犰^的輪入段（單位移位暫存器SR2、SR4、…）雷心:電堡信號端子T1内供給電遷信號⑽，而第2 電堡«端子T2内供給電壓信號/cL〇。 :疋项方向移時’各單位移位暫存器仰中，以輸入端子IN1内銓入—饥α 士人 '别奴的輸出信號的時序，第1電壓信 =…為Η準位，以第2輪入端子in2内輸入次段的輸出信號的時序，莖9 f 咏斤第2電壓^號端子T2成為L準位。又逆方向移位時，各單位移位暫存器仰中，以第2 輸入端子1N2内輸入次段的輸出信號的時序，第2電壓信號端:T2成為H準位，以第！輸人端子m内輸入前段的輸出信號的時序’第！輸人端子m成為[準位。於是，各單位移位暫存器Μ的電晶體Q3、Q4不論在順方向移位時或在逆方向移位時，都可以與第一實施例同樣地執行節點N1(電晶體Q1的間極）的充放電。因此，本實施例中，如第32圖及第33圖所示，可以是順方向移位及逆方向移位的動作。根據本實施例，由於不直流偏壓第丨及第2電壓信號端子n、T2即電晶體Q3、Q4的波極，可以減輕上述；：體Q3、Q4的壓力。、如前所述，電壓信號CLKD，順方向移位時與時脈號CLK 成為同樣準位改變的信號，逆方向移位時與時脈號/clk成 2108-9238-PF;Ahddub 62 200837698 為同樣準位改變的信號。又，電壓信號/CUD，順方向移位時與時脈號/CLK成為同樣準位改變的信號，逆方向移位時與時脈號CLK成為同樣準位改變的信號。但，實際應用本實施例於閘極線驅動電路30時，如第34圖及第35圖所示，電壓信號CLKD、/CLKD的下降時序最好比時脈信號 CLK、/CLK的下降時序延遲。第34圖顯示順方向移位時的動作，電壓信號clkd的上升時序與時脈信號CLK同步，但電壓信號CUD的下降時序比時脈信號CLK延遲（與時脈信號/CLK的上升時序同步）。同樣地，電壓信號/CLKD的上升時序與時脈信號凡“ 同步，但電壓信號/CLO的下降時序比時脈信號/cu延遲 (與時脈信號CLK的上升時序同步）。另一方面，第35圖顯示逆方向移位時的動作，電壓信號CLKD的上升時序與時脈號/CLK同步，但電壓信號汎⑶ 的下降時序比時脈信號/ακ延遲（與時脈信號ακ的上升時序同步）。同樣地，電壓信號/CLKD的上升時序舆時脈信號CLK同步，但電壓信號/CLKD的下降時序比時脈信號延遲（與時攀信號/CLK的上升時序同步）。如上所述，由於閘極線成為大負載電容，各單位移位暫存器SR的輸出信號的下降速度也容易產生延遲。例如順方向移位時，輸人第〗輸人端子IN1内的前段的輸出信號的下降延料，電晶體Q3在節點N1充電後，早於其間極（第b 1輸入端子INI)的準位下降，沒極（第i電壓信號端子⑴ 的準位下降。於是，節點N1的電荷這次逆流電晶體⑽而 2108-9238-PF;Ahddub 63 200837698 放出，以致選擇期間中的節點W1认、准， ^ J即點Ml的準位降低，而降低了電晶體Q1的驅動能力。在逆方向敕^ 心々句移位時也產生同樣的問題。如第34圖及第35圖，電μ长缺rTr 电ϋ口唬CLKD、/CLKD的下降時序比時脈信號CLK、/CLK的下降拉皮碎 r降時序延遲的話，可以避開此問題。〈第十六實施例〉本實施例中’說明可以更減輕單位移位暫存器sr的電晶體Q3、Q4的壓力（STRESS)的驅動方法。第36圖係顯示根據第十六實施例的間極線驅動電路 30的結構方塊圖。本實施例中，各單位移位暫存器紐的第1及第2電壓信號端子T卜心，供給„信號產生器 332產生的4種類的電壓信號CLKDn、/cL〇n、cLKDr、 /CLKDr。又，各單位移位暫存器邡可以是上述的各實施例中的任一單位移位暫存器SR。在此，說明關於電壓信號CLKDn、/CL〇n、CLKDr、 /CLKDr。第37圖及第38圖係時序圖，用於說明根據本實施例的閘極線驅動電路3G的動作，第37圖係順方向的時序圖，而第38圖係逆方向的時序圖。如第37圖及第38圖所示，電壓信號CLKDn係順方向移位時與日夺脈信號CLK㈣改變準位的信？虎，而逆方向移位時固定在vss。電壓信號/CLKDn係順方向移位時與時脈佗號/CLK同樣改變準位的信號，而逆方向移位時固定在 vss。電壓信號CLKDr係順方向移位時固定在vss，而逆方向移位時與時脈#號CLK同樣改變準位。又電壓信穿 2108-9238-pF；Ahddub 64 200837698 係順方向移位時固定在vss ’而逆方向移位時與時脈k 5虎/CLK同樣改變準位。於是，本實施例中，如第36圖所示，第i時脈端子 C〇内時脈信號CLK的輸入段(單位移位暫存器sri、sr3.·。中’第1電壓信號端子供給電壓信號/CL〇n，而第2 電壓信號端子T2内供給電壓信號/CUDr。又，第】時脈端子cki内時脈信號/CLK的輸入段（單位移位暫存界sm、 ⑽、…)中’第！電麼信號端子n内供給電㈣號CL-，而第2電壓信號端子T2内供給電壓信號CLKDj^ 於疋順方向移位時，各單位移位暫存器SR中，以第 1輸入端子IN1内輸入前段的輸出信號的時序，第】電壓

信號端子η成為n準位，第2電壓信號端子ΐ2固定在L 準位。又，逆方向移位時，各單位移位暫存器SR中，以第2 輸入端子IN2内輸入次段的輸出信號的時序，第2電壓信號端子T2成為H準位，第1輸入端子INI固定在L準位。因此，各單位移位暫存器SR的電晶體Q3、Q4不論在順方向移位時或在逆方向移位時，都可以與第一實施例同樣地充放電節點N1 (電晶體qi的閘極）。因此，本實施例中’如第37圖及第38圖所示，也可以順方向及逆方向移位動作。如此順方向移位時，第1電壓信號端子Ti即電晶體 Q3的沒極的電位與第十五實施例同樣地擺動，且第2電壓信號端子T2即電晶體Q4的源極固定在l準位。又，逆方 2108-9238-PF;Ahddub 65 200837698 向和位時’第2電壓信號端子T2即電晶體Q4的汲極的電位與第十五實施例同樣地擺動，且第2電壓信號端子Τ2即電曰a體Q4的源極固定在L準位。即，可以比第十五實施例更減輕電晶體Q3、Q4的壓力。又’貫際應用本實施例於閘極線驅動電路3 〇，根據第十五實施例中所說明的同樣的理由，如第38圖及第39圖所示，電壓信號CLKDn、/CLKDn、CLKDr、/CLKDr的下降時序最好比時脈信號CLK、/CLK的下降時序延遲。第38圖係顯示順方向時的動作，電壓信號如的上升寺序與時脈仏號CLK同步，但下降時序比時脈信號clk 遲（與時脈信號/CLK的上升時序同步）。同樣地，電壓信號 /CLKDn的上升時序與時脈信號/(：1^同步，但下降時序比時脈信號/CLK遲（與時脈信號CLK的上升時序同步）。一方面，第40圖顯示逆方向時的動作，電壓信號 CLKDr的上升時序與時脈信號cu同步，但下降時序= 脈信號CLK遲（與時脈信號/CLK的上升時序同步）。同樣地，電壓信號/CLOI上升時序與時脈信號/cu同步，伸下降時耗時脈信號/GLK遲（與時脈㈣GU的同步）。丁汴的輪出信號G的下降的節點N1也可以確因此，即使各單位移位暫存器SR 速度發生延遲，各單位移位暫存器SR 實充電。【圖式簡單說明】 2108-9238-PF/Ahddub 66 200837698 [第1圖]係概略方塊圖，顯示裝置的結構； …、乂本發明實施例的 [第2圖]係顯示使用習知極線驅動電路的結構範例的方塊圖早位移位暫存器的閘圖；[第3圖]係顯示習知的雙向單位移位暫存器的電路 [第4圖]係顯示閘極線助電路動作的時序圖； [第5圖]顯示使用雙向單電路的結構範例的方塊圖；移位暫存器的間極線驅動 [第6圖]顯示使用習知的雙向單位移線驅動電路的結構範例的方塊圖；的間極 [第7圖]係顯示根據第一每構的方塊圖；據第—驅動電路結 …第8圖]係顯示根據第-實施例的單位移位暫存器的

結構電路圖；廿沿J

[第9圖]係顯示根據第一實的連接關係的電路圖；^例的早位移位暫存器間 [第1 〇圖]係顯示根據第一實動作的時序圖；實知例的早位移暫存器的 ⑷圖至第则圖]係顯示根據第二實施例的第1及第2下拉電路的電路圖； [第12(a)圖至第12(b)圖]係顯+μ 顯不根據第三實施例的第1及第2下拉電路的電路圖； [第13⑷圖至第13⑻圖]係顯示根據第四實施例的 2108-9238-PF;Ahddub 67 200837698 第1及第2下拉電路的電路圖； [第14(a)圖至第14(b)圖]係顯示根據第四實施例的第1及第2下拉電路的變形例的圖； [第15(a)圖至第i5(b)圖]係顯示根據第五實施例的第1及第2下拉電路的電路圖； [第16(a)圖至第16(b)圖]係顯示根據第五實施例的第1及第2下拉電路的變形例的圖； [第17(a)圖至g π⑻圖]係顯示根據第六實施例的第1及第2下拉電路的電路圖； [第18(a)圖至第18⑻圖]係顯示根據第六實施例的第1及第2下拉電路的變形例的圖； [第19(a)圖至第19(b)圖1係^ 、7 口」你顒不根據第七實施例的第1及第2下拉電路的電路圖； [第20(a)圖至第20(b)圖]係顧, ^圃」你顒不根據第七實施例的第1及第2下拉電路的變形例的圖； [第21(a)圖至第21⑻圖]係顯示根據第人實施_ 第1及第2下拉電路的電路圖； [第22(a)圖至第22⑻圖]係顯示根據第八實施例的第1及第2下拉電路的變形例的圖； [第23圖]係顯示根據第九實施例的單位移位暫存器的結構的電路圖； [第24圖]係顯示根據第十實施例的單位移位暫存器的結構的電路圖； [第25圖]係顯示根據第十實施例的單位移位暫存器 2108-9238-PF/Ahddub 68 200837698 的結構的電路圖； [第26圖]係顯示根據第十一實施例的單位器的結構的電路圖；子 [第27圖]係顯不根據第十二實施例的單位移位暫器的結構的電路圖；子 [第28圖]係顯示根據第十三實施例的單位移位暫存器的結構的電路圖； [第29圖]係顯示根據第十四實施例的單位移位暫存器的結構的電路圖； [第30圖]係顯示根據第十四實施例的單位移位暫存器的結構的電路圖； [第31圖]係顯示使用根據第十五實施例的雙向移位暫存器的閘極線驅動電路的結構方塊圖； [第32圖]係顯示根據第十五實施例的雙向移位暫存器的動作的時序圖； [第33圖]係顯示根據第十五實施例的雙向移位暫存器的動作的時序圖； [第34圖]係用以說明第十五實施例的變形例的時序圖； [第35圖]係用以說明第十五實施例的變形例的時序圖； [第36圖]係顯示使用根據第十六實施例的雙向移位暫存器的閘極線驅動電路的結構方塊圖； [第37圖]係顯示根據第十六實施例的雙向移位暫存 2108-9238-PF;Ahddub 69 200837698 , 器的動作時序圖；时[第38圖]係顯示根據第十六實施例的雙向移位暫存器的動作時序圖； [第39圖]係用以說明第十六實施例的變形例的時序圖；以及 [第40圖]係用以說明第十六實施例的變形例的時序【主要元件符號說明】 10〜液晶顯示裝置； 20〜液晶陣列部； 25〜晝素； 27〜電容； 30〜閘極線驅動電路； 332， ^電壓信號產生器 41〜第1下拉電路； 50〜移位暫存器； 6 0〜等級電壓產生電路 8 0〜類比放大器； C2A- ^電容元件； CK〜時脈端子； CK2- -第2時脈端子； /CLK 〜時脈信號； DL〜資料線； 132〜電壓信號產生器； 232〜電壓信號產生器； 2 6〜晝素切換元件； 2 8〜液晶顯示元件； 31〜時脈產生器； 4 0〜源極驅動器； 42〜第2下拉電路； 52、54〜資料鎖存電路； 7 0〜解碼電路； C1〜電容元件； C2B〜電容元件； CK1〜第1時脈端子； CLK〜時脈信號； CLKD、/CLKD〜電壓信號； DBO-DB5〜顯示信號位元； 2108-9238-PF;Ahddub 70 200837698 / DL1、DL2〜資料線； GD〜載送信號； Gk〜輸出信號； Gk-i〜前段的輸出信號； Gk+1〜次段的輸出信號； GL〜閘極線； GL1、GL2〜閘極線； GLk〜閘極線； IN1〜第1輸入端子； IN2〜第2輸入端子； N 3〜節點； N4〜節點； NC〜共通電極節點； Μ〜解碼輸出節點； Νρ〜晝素節點； Ndl、Nd2〜解碼輸出節點； OUT〜輸出端子； 0UTD〜載送信號輸出端子； 0UTD〜輸出端子； Q1〜第1電晶體； Q10A〜電晶體； Q10B〜電晶體； Q15B〜電晶體； Q1D〜電晶體； Q2〜第2電晶體； Q2D〜電晶體； Q3〜第3電晶體； Q4〜第4電晶體； Q5A〜電晶體； Q5B〜電晶體； Q6〜電晶體； Q6B〜電晶體； Q7〜電晶體； Q7A〜電晶體； Q71B、Q72B〜電晶體； Q7B〜電晶體； Q7Bn、Q7Br〜電晶體； Q8〜電晶體； Q8D〜電晶體； Q9A〜電晶體； Q9B〜電晶體； S1〜第1電源端子； S2〜第2電源端子； SIG〜顯示信號； SRk〜單位移位暫存器； SRn〜單位移位暫存器； STn〜第1控制脈衝； STr〜第2控制脈衝； 2108-9238-PF;Ahddub 71 200837698 TO、T1〜電晶體 T1A〜電晶體；

Tu〜第1電晶體； T1〜第1電壓信號端子； T2〜第2電壓信號端子； VI-V64〜等級電壓； VDH〜高電壓； VDL〜低電壓； VDD〜高電位侧電源電位； Vn〜第1電壓信號；

Vr〜第2電壓信號； VSS〜低電位側電源電位 N1〜（第1電晶體的閘極節點）第1節點； N2〜（第2電晶體的閘極節點）第2節點； CLKDn、/CLKDn、CLKDr、/CLKDr〜電壓信號； SR 1、SR2、SR3…SRn〜雙向單位移位暫存5|。 2108-9238-PF;Ahddub 72

Claims

200837698 申請專利範圍： 1. 一種移位暫存電路，包括：第1及第2輸入端子、以及輸出端子；第1及第2電壓信號端子’分別有既定的電壓信號輸入；入；第1及第2時脈端+，分別有相位相異的時脈信號輸第1電晶體，供給輸入至上述第！時脈端子的第i時脈信號至上述輸出端子；第2電晶體’放電上述輸出端子，· 第3電晶體，具有連接至上述第j輸入端子的控制電極’、供給輸入至上述第1電壓信號端子的第1電壓信號至上述第1電晶體的控制電極連接的第丨節點；第4電晶體，具有連接至上述第2輸入端子的控制電極，供給輸入至上述箆9 Φ厭p ^ 义弟2電£栺唬鳊子的第2電壓俨穿上述第1節點； ° ;b 第1下拉電路，對應上述第1時脈信號的活化，放雷上述第1節點；以及电第2下拉電路’對應輸入至上述第公時脈端子時脈信號的活化，放電上述第1節點；其中’上述第1節點經由上述第1及第2下拉電路放電’在上述第1節點不充電的期間執行，充電期間不執士申印專利範圍第1項所述的移位暫存電路，其中 2108-9238-PF；Ahddub 73 200837698 ^ 上述第1下拉電路包括：第1反相器，以上述第i節點為輸入端，由上述第】時脈信號所活化；以及第5電晶體，對應上述第J反相器的輸出端的第點的準位，放電上述第1節點。 3.如申請專利範圍第2項所述的移位暫存電路，其中上述第5電晶體在上述第丨節點與上述第2時脈端子2間連接。 θ (. 4·如申請專利範圍第2項所述的移位暫存電路，其中上述第1反相器包括：第1電容το件，在上述第2節點與上述第丨時脈端子之間連接；以及第6電晶體，具有連接至上述第！節點的控制電極，並放電上述第2節點。 5. 如申請專利範圍第4項所述的移位暫存電路，其中 , 上述第1電容元件係由電晶體所形成的一 M0S電容元件。 6. 如申請專利範圍第1項所述的移位暫存電路，其中上述第2下拉電路包括·· 第2反相器，以上述第i節點為輸入端，由上述第2 時脈信號所活化；以及第7電晶體，對應上述第2反相器的輪出姓千月』卬鳊的第3節點的準位，放電上述第1節點。 7·如申請專利範圍第6項所述的移位暫存電路，其中上述第7電晶體在上述第丨節點與上述第丨時脈端子=間 21〇8-9238-PF;Ahddub 74 200837698 連接。 8 ·如申請專利範圍第6項所述的移位暫存電路，其令上述第2反相器包括：第2電谷元件’在上述第3節點與上述第2時脈端子之間連接；以及第8電晶體，具有連接至上述第1節點的控制電極，並放電上述第3節點。 9·如申請專利範圍第8項所述的移位暫存電路，其中上述第2電容元件係由電晶體所形成的M0S電容元件。 1 0 ·如申請專利範圍第6項所述的移位暫存電路，其中上述弟2反相器包括：第8電晶體，具有連接至上述第2時脈端子的控制電極，並充電上述第3節點；第9電晶體，具有連接至上述第丨節點的控制電極，並放電上述第3節點；以及第10電晶體，具有連接至上述第丨時脈端子的控制電極，並放電上述第3節點。 11.如申請專利範圍第10項所述的移位暫存電路，其中上述第8電晶體在上述第2時脈端子與上述第3節點之點之間 12.如申請專利範圍第1〇中上述第8電晶體在既定的第連接；以及項所述的移位暫存電路，盆 4節點與上述第3節上述第2反相器包括·· 2108-9238-PF/Ahddub 75 200837698 . 第11電晶體，在上述第1電壓信號端子與上述第4節點之間二極體連接；以及第12電晶體，在上述第2電壓信號端子與上述第$節點之間二極體連接。 13.如申請專利範圍第1〇項所述的移位暫存電路，其中上述第8電晶體在供給一定電位的既定的電源端子與上述第3節點之間連接。 ,.. I4·如申請專利範圍第6項所述的移位暫存電路，其中上述第2反相器包括：第8電晶體，具有連接至上述第2時脈端子的控制電極，並充電上述第3節點；第9電晶體，具有連接至上述第1節點的控制電極，並放電上述第3節點；以及第10電晶體，具有連接至上述第3節點的控制電極，並在上述第3節點與上述第2時脈端子之間連接。 ί 15·如申請專利範圍第6項所述的移位暫存電路，其中上述第2反相器包括：第8電晶體，充電上述第3節點；第9電晶體，具有連接至上述第丨節點的控制電極，並放電上述第3節點；第1 〇電晶體，具有連接至上述第丨時脈端子的控制電極，並放電上述第3節點；第2電容元件，在上述第8電晶體的控制電極連接的第4節點與上述第2時脈端子之間連接；以及 76 2108-9238-PF；Ahddub 200837698 : 第11電晶體’具有連接至上述第1節點的控制電極，並放電上述第4節點。 1 6·如申請專利範圍第15項所述的移位暫存電路，其中上述第2電容元件係由電晶體所形成的M0S電容元件。 17·如申請專利範圍第6項所述的移位暫存電路，其中上述第2反相器係史密特觸發型的反相器。 18·如申請專利範圍第1項所述的移位暫存電路，其中上述第2下拉電路包括·· N0R電路，以上述第i及第2輸入端子為輸入端，由上述第2時脈信號所活化；以及第7電晶體，對應上述N〇R電路的輸出端的第3節點的準位，放電上述第丨節點。 19·如申請專利範圍第18項所述的移位暫存電路，其中上述第7電晶體在上述第丨節點與上述第丨時脈端子之間連接。 [ 20·如申請專利範圍第18項所述的移位暫存電路，其中上述N0R電路包括： ’、第8電晶體，具有連接至上述第2時脈端子的控制電極，並充電上述第3節點；第9電晶體’具有連接至上述第丨輸人端子的控制電極，並放電上述第3節點；第10電晶體，具有連接至上述第2輸入端子端子的控制電極，並放電上述第3節點；以及第11電晶體，具有連接至上述第i時脈端子的控制電 2l08-9238-PF;Ahddub 77 200837698 極，並放電上述第3節點。 21 ·如申請專利範圍第20項所述的移位暫存電路，其中上述第8電晶體在上述第2時脈端子與上述第3節點之間連接。 22.如申請專利範圍第2〇項所述的移位暫存電路，其中上述第8電晶體在一既定的第4節點與上述第3節點之間連接；以及上述N0R電路包括：第12電晶體，在上述第丨電壓信號端子與上述第&節點之間二極體連接；以及第13電晶體，在上述第2電壓信號端子與上述第*節點之間二極體連接。 23·如申請專利範圍第2〇項所述的移位暫存電路，其中上述第8電晶體在供給一定電位的既定的電源端子與上述第3節點之間連接。〃 I 24·如申請專利範圍第18項所述的移位暫存電路，其中上述N0R電路包括：第8電晶體，具有連接至上述第2時脈端子的控制電極’並充電上述第3節點；第9電晶體，具有連接至上述第i輸入端子的控制電極，並放電上述第3節點；第10電晶體’具有連接至上述第2輪入端子的控制電極’並放電上述第3節點；以及第11電晶體’具有連接至上述第3節點的控制電極, 2l08-9238-PF;Ahddub 78 200837698 並在上述第3節點與上述第2時脈端子之間連接。 25·如申請專利範圍第18項所述的移位暫存電路，盆中上述N0R電路包括： ’、第8電晶體，充電上述第3節點；第9電晶體，具有連接至上述第1輸入端子的控制電極，並放電上述第3節點；第1〇電晶體’具有連接至上述第2輸人端子的控極，並放電上述第3節點；第11電晶體’具有連接至上述第i時脈端子的控制電極，並放電上述第3節點；第2電容元件，在上述第8電晶體的控制電極連接的第4節點與上述第2時脈端子之間連接；第12電晶體，具有連接至上述第i輸入端子的控制電極，並放電上述第4節點；以及第13電晶體’具有連接至上述第2輸人料的極，並放電上述第4節點。工 26.如申請專利範圍第25項所述的移位暫存電路，其中上述第2電容元件係由電晶體所形成的M〇s電容元件。 27·如申請專利範圍第丨8項所述的移位暫存電路，其中上述N0R電路係史密特觸發型的電路。 28·如申請專利範圍第1項所述的移位暫存電路，其中上述第2電晶體的控制電極連接至上述第2節點。 29·如申請專利範圍第28項所述的移位暫存電路，其中上述第2電晶體在上述輸出端子與上述第2時脈端子之 2108-9238-PF;Ahddub 79 200837698 間連接。 — 30·如申請專利範圍第1項所述的移位暫存電路，其中上述第2電晶體的控制電極連接至上述第2時脈端子。 31·如申請專利範圍第30項所述的移位暫存電路，直中上述第2電晶體在上述輸出端子與上述第1時脈端子之間連接。 3 2 ·如申請專利範圍第1項所述的移位暫存電路，括： ' '' 第3電容元件，在上述第1節點與上述輸出端子之間連接。 33.如申請專利範圍第32項所述的移位暫存電路，其中上述第3電谷元件係由電晶體所形成的一 mqs電容元件 34·如申請專利範圍第1項所述的移位暫存電路，其中上述第1及第2電壓信號係互補的信號。 35·如申請專利範圍第1項所述的移位暫存電路，其中 (..上述第1及第2電壓信號中一方的準位變化與上述第^時脈信號相同，另一方的準位變化與上述第2時脈信號相同、。 36·如申請專利範圍第35項所述的移位暫存電路，其中控制上述一方的電壓信號的下降時序比上述第丨時脈|言號延遲； " 控制上述另一方的電壓信號的下降時序比上述第2時脈信號延遲。 ' 37.如申請專利範圍第丨項所述的移位暫存電路，其中上述第1及第2電壓信號中一方的準位變化與上述第2時 2108-9238-PF;Ahddub 80 200837698 脈#號相同雖持在非活化準位。 38·如申請專利範圍第3 “ 、 7項所述的移位暫存電路，直號延遲。 U柄下㈣耗上述第2時脈信 39· —種移位暫存電路，接形成的多段移位暫存電路其特徵在於：複數的移位暫存電路係從屬連圍第1至38項中任一上述多段中的各段係申請專利範項所述的移位暫存電路；上述各段中，輸入端子及前段上述輸出端子係連接後段的上述第的上述第2輸入端子。 40·如申請專利範圍第暫存電路，更包括：至38項中任一項所述的移位載送信號輸出端子，不同於上述輸出端第14電晶體’具有連接上述第w點的控制電極，供給上述第1時脈信號至上述載送信號輸出端子；以及第15電晶體，具有連接上述第2電晶體的控制電極，放電上述載送信號輸出端子。、41_ 一種影像顯示裝置，具有複數的移位暫存電路從屬連接形成的多段的移位暫存電路作為閘極線驅動電路，其特徵在於：上述多段中的各段包括：第1及第2輸入端子、以及輸出端子； 2108-9238-PF;Ahddub 81 200837698 v * 第1及第2電壓信號端+，分別有既定的電壓信號輸入；第1及第2時脈端子，分別有相位相異的時脈信號輸入；第1電晶體，供給輸入至上述第i時脈端子的第i時脈信號至上述輸出端子；第2電晶體，放電上述輸出端子； , 帛3電晶體’具有連接至上述第1輸人端子的控制電 1 極，供給輸人至上述第1電壓信號端子的帛1電壓信號至上述第1電晶體的控制電極連接的一第i節點；第4電晶體，具有連接至上述第2輸入端子的控制電極，供給輸入至上述第2電壓信號端子的第2電壓信號至上述第1節點； ° ~ 第1下拉電路，對應上述第！時脈信號的活化，放電上述第1節點；以及 ( 第2下拉電路，對應輸入至上述第2時脈端子的第2 時脈信號的活化，放電上述第丨節點；其中，上述第1節點經由上述第i及第2下拉電路的放電，在上述第！節點不充電的期間執行，充電期間行，上述各段中，上述輸出端子係連接後段的上述第1輸入端子及前段的上述第2輸入端子。 42.—種影像顯示裝置，具有複數的移位暫存電路從屬 2108-9238-PF;Ahddub 82 200837698 連接形成的多段的移位暫存中電路作為閘極線驅動電路，其上述多段中的各段，第1及第2輸入端子第1及第2電壓信號入包括：、以及輸出端子；端子，分別有既定的電壓信號輸入 1及第2時脈端子分別有相位相異的時脈信號輸 1時脈端子的第丨時第1電晶體，供給輸入至上述第脈信號至上述輸出端子；第2電晶體，放電上述輸出端子；第3電晶體，具有連接至上述第1輸入端子的控制電圣’供給輸入至上述第1電壓信號端子的帛1電麼信號至上述第1電晶體的控制電極連接的一第丨節點； ’ϋ 第4電晶體，具有連接至上述極，供給輸入至上述第2電遷信號上述第1節點；

第2輸入端子的控制電端子的第2電壓信號至第1下拉電路上述第1節點；對應上述第時脈信號的活化，放電第”拉電路，對應輸入至上述第2時脈端子的第2 時脈^號的活化，放電上述第1節點；載送信號輸出端子，不同於上述輸出端子· 第5 給上述第供電晶體，具有連接上述第1節點的控制電極 1時脈至上述載送信號輸出端子，·以 2l〇8-9238~PF；Ahddub 83 200837698 • 第6電晶體，具有連接上述第2電晶體的- 放電上述載送信號輸出端子；其中，上述第1節點經由上述第1及第2 放電，在上述第1節點不充電的期間執行，充行；上述各段中，上述輸出端子係連接至顯示面板的閘極線上述載送信號輸出端子係連接後段的第1 h 前段的第2輸入端子。 -控制電極，下拉電路的電期間不執 ;以及輸入端子及 2108-9238-PF;Ahddub 84