CN102214428B

CN102214428B - 栅极驱动电路及其驱动方法

Info

Publication number: CN102214428B
Application number: CN 201010186007
Authority: CN
Inventors: 张宪政; 陈彦州
Original assignee: Hannstar Display Corp
Current assignee: Hannstar Display Corp
Priority date: 2010-04-01
Filing date: 2010-05-27
Publication date: 2013-12-18
Anticipated expiration: 2030-05-27
Also published as: CN102214428A

Abstract

一种栅极驱动电路，该栅极驱动电路接收多个具有顺序的时钟信号，并包括多个串接的驱动单元，该多个串接的驱动单元依序分别输出输出信号，其中栅极驱动电路的第一级驱动单元接收扫描起始信号或扫描结束信号，最后一级驱动单元接收扫描结束信号或扫描起始信号；其中，将所述时钟信号的顺序反向并将扫描起始信号与扫描结束信号互换，以改变栅极驱动电路的驱动方向。本发明另提出一种栅极驱动电路的驱动方法。本发明的栅极驱动电路包括正向驱动模式和反向驱动模式，只要将栅极驱动电路的时钟信号顺序互换以及将第一级驱动单元和最后一级驱动单元的输入信号互换，即可简单地切换于正向和反向驱动模式之间，达成双向驱动的目的。

Description

栅极驱动电路及其驱动方法

技术领域

本发明涉及一种驱动电路及其驱动方法，特别尤其涉及一种双向整合栅极驱动电路及其驱动方法。

背景技术

请参照图1所示，液晶显示器9通常包括像素矩阵91、多个源极驱动电路92以及多个栅极驱动电路93。一般而言，通过提升液晶显示器9的解析度，可使液晶显示器9所显示的画质更为清晰。然而，源极驱动电路92和栅极驱动电路93的数目会因此而增加，导致制造成本提高。

为了降低成本，通常可通过将液晶显示器9的栅极驱动电路93与像素矩阵91同时制作于同一基板上，以形成整合栅极驱动电路(integrated gatedrive circuit)。

请参照图2a和图2b所示，其分别显示了一现有的整合栅极驱动电路的方块图和时序图。整合栅极驱动电路93′包括时钟产生器931，用以交互地产生两个时钟信号CK₁和CK₂；第一驱动单元932，用以接收输入信号Input并输出输出信号Output₁，该输出信号Output₁用以驱动一行像素单元并作为第二驱动单元933的输入信号，亦即，每一级驱动单元的输出信号同时作为一行像素单元的驱动信号及其下一级驱动单元的输入信号。藉此，整合栅极驱动电路93′可从第一驱动单元932至第m驱动单元93m依序输出输出信号以作为液晶显示器9的扫描信号。

随着液晶显示器的应用范围逐渐增加，市面上已出现具备双向操作(reversible)功能的栅极驱动晶片，但是现有的整合栅极驱动电路尚不具备此项功能。因此，有必要提出一种具有双向操作功能的整合栅极驱动电路及其驱动方法。

发明内容

本发明提出一种栅极驱动电路及其驱动方法，该栅极驱动电路具有对称的电路结构，只要改变时钟信号的顺序并将扫描起始信号与扫描结束信号互换，即可改变栅极驱动电路的驱动方向。

本发明提出一种栅极驱动电路，该栅极驱动电路接收多个具有顺序的时钟信号，该栅极驱动电路包括多个串接的驱动单元，该多个串接的驱动单元依序分别输出输出信号，每一驱动单元包括第一开关、第二开关以及第三开关。第一开关包括控制端、第一端以及第二端；控制端接收第一时钟信号，第一端接收第一输入信号，第二端耦接一节点。第二开关包括控制端、第一端以及第二端；控制端接收第二时钟信号，第一端耦接所述节点，第二端接收第二输入信号。第三开关包括控制端、第一端以及第二端；控制端耦接所述节点，第一端接收第三时钟信号，第二端输出所述输出信号。所述第一输入信号和所述第二输入信号为所述驱动单元的相邻驱动单元的输出信号，且第一时钟信号、第三时钟信号以及第二时钟信号为按照该顺序的连续三个时钟信号。栅极驱动电路的第一级驱动单元接收扫描起始信号且最后一级驱动单元接收扫描结束信号，或第一级驱动单元接收扫描结束信号且最后一级驱动单元接收扫描起始信号；其中，将所述时钟信号的所述顺序反向并将扫描起始信号与扫描结束信号互换，以改变栅极驱动电路的驱动方向。

本发明另提出一种栅极驱动电路，该栅极驱动电路接收多个具有顺序的时钟信号，该栅极驱动电路包括多个串接的驱动单元，该多个串接的驱动单元依序分别输出输出信号，每一驱动单元包括第一开关、第二开关、第三开关、第四开关以及第五开关。第一开关包括控制端、第一端以及第二端，控制端和第一端接收第一输入信号，第二端耦接一节点。第二开关包括控制端、第一端以及第二端，控制端接收第二输入信号，第一端耦接所述节点，第二端耦接一低电压源。第三开关包括控制端、第一端以及第二端，控制端和第一端接收第三输入信号，第二端耦接所述节点。第四开关包括控制端、第一端以及第二端，控制端接收第四输入信号，第一端耦接所述节点，第二端耦接所述低电压源。第五开关包括控制端、第一端以及第二端，控制端耦接所述节点，第一端接收第一时钟信号，第二端输出所述输出信号。第一输入信号和第三输入信号为驱动单元的相邻驱动单元的输出信号，第二输入信号和第四输入信号为驱动单元的相邻第二级驱动单元的输出信号。栅极驱动电路的第一级驱动单元接收扫描起始信号和扫描结束信号，最后一级驱动单元接收扫描结束信号和扫描起始信号。栅极驱动电路的第二级驱动单元接收扫描起始信号且倒数第二级驱动单元接收扫描结束信号，或第二级驱动单元接收扫描结束信号且倒数第二级驱动单元接收扫描起始信号；其中，将所述时钟信号的顺序反向并将扫描起始信号与扫描结束信号互换，以改变栅极驱动电路的驱动方向。

本发明另提出一种栅极驱动电路的驱动方法，该栅极驱动电路包括多个串接的驱动单元，该多个串接的驱动单元依序分别输出输出信号，所述驱动方法包括下列步骤：输入多个具有顺序的时钟信号至栅极驱动电路；输入扫描起始信号或扫描结束信号至栅极驱动电路的第一级驱动单元；输入扫描结束信号或扫描起始信号至栅极驱动电路的最后一级驱动单元；以及将时钟信号的所述顺序反向并将扫描起始信号与扫描结束信号互换，以改变栅极驱动电路的驱动方向。

本发明的栅极驱动电路包括正向驱动模式和反向驱动模式，只要将栅极驱动电路的时钟信号顺序互换以及将第一级驱动单元和最后一级驱动单元的输入信号互换，即可简单地切换于正向和反向驱动模式之间，其中每一级驱动单元的输出信号作为相邻一级或两级驱动单元的输入信号。

附图说明

图1显示了液晶显示器的示意图。

图2a显示了一现有的整合栅极驱动电路的示意图。

图2b显示了图2a的整合栅极驱动电路的操作时序图。

图3显示了本发明实施例的栅极驱动电路的示意图。

图4a显示了本发明实施例的栅极驱动电路的信号时序图，其中时钟产生器交互地产生两时钟信号。

图4b显示了本发明实施例的栅极驱动电路的另一信号时序图，其中时钟产生器依序产生三个时钟信号。

图4c显示了本发明实施例的栅极驱动电路的另一信号时序图，其中时钟产生器依序产生四个时钟信号。

图4d显示了本发明实施例之栅极驱动电路的另一信号时序图，其中时钟产生器依序产生五个时钟信号。

图5a显示了本发明实施例的驱动单元的电路图，其中栅极驱动电路操作于正向模式。

图5b显示了图5a的驱动单元的操作示意图。

图6a显示了本发明一实施例的驱动单元的电路图，其中栅极驱动电路操作于反向模式。

图6b显示了图6a的驱动单元的操作示意图。

图7a显示了本发明另一实施例的驱动单元的电路图。

图7b显示了图7a的驱动单元的操作示意图，其中栅极驱动电路操作于正向模式。

图7c显示了图7a的驱动单元的操作示意图，其中栅极驱动电路操作于反向模式。

主要元件符号说明

1栅极驱动电路 11时钟产生器

121～12n驱动单元 12N，12N′驱动单元

12N1，12N1′第一开关 12N2，12N2′第二开关

12N3，12N3′第三开关 12N4′第四开关

12N5′第五开关 SC，SC′稳压电路

CK₁～CK_n 时钟信号 O₁～O_n输出信号

O_N-2～O_N+2输出信号 I₂～I_n-1输入信号

STV扫描起始信号 END扫描结束信号

C₁～C_N+2时钟信号 Z，Z′节点

2时序控制器 9液晶显示器

91像素矩阵 92源极驱动电路

93栅极驱动电路 93′整合栅极驱动电路

931时钟产生器 932～93m驱动单元

Output₁～Output_m输出信号 Input输入信号

t₁～t₃时钟区间 t₁′～t₃′时钟区间

T₁～T₅时钟区间 T₁′～T₅′时钟区间

具体实施方式

为了让本发明的上述和其他目的、特征、和优点能更明显，下文将配合所附图示，作详细说明如下。在本发明的说明中，相同的构件以相同的符号表示，于此合先述明。

请参照图3所示，其显示了本发明一实施例的栅极驱动电路1。该栅极驱动电路1包括时钟产生器11，用以产生多个具有顺序的时钟信号；以及多个串接的驱动单元，例如第一驱动单元121、第二驱动单元122、第三驱动单元123、第四驱动单元124、第五驱动单元125以及第n驱动单元12n。第一驱动单元121可作为栅极驱动电路1的第一级驱动单元或最后一级驱动单元，并接收至少一时钟信号CK₁以及扫描起始信号(第一级输入信号)STV或扫描结束信号(最后一级输入信号)END，并输出第一输出信号O₁，其中该第一输出信号O₁同时作为第一驱动单元121的相邻一级或两级驱动单元的输入信号；扫描起始信号STV用以致能(enable)栅极驱动电路1开始执行一次扫瞄动作；扫描结束信号END用以致能栅极驱动电路1结束一次扫瞄动作。第二驱动单元122接收至少一时钟信号CK₂和至少一输入信号I₂，并输出第二输出信号O₂，其中输入信号I₂可由第二驱动单元122的一级或两级相邻驱动单元所提供且第二输出信号O₂可同时作为第二驱动单元122的一级或两级相邻驱动单元的输入信号。同样地，第三驱动单元123接收至少一时钟信号CK₃和至少一输入信号I₃，并输出第三输出信号O₃；第四驱动单元124接收至少一时钟信号CK₄和至少一输入信号I₄，并输出第四输出信号O₄；第五驱动单元125接收至少一时钟信号CK₅和至少一输入信号I₅，并输出第五输出信号O₅，其中所述输入信号I₂～I₅的来源以及所述输出信号O₂～O₅所耦接的驱动单元将于下列各段落中以实施例说明。第n驱动单元12n可作为栅极驱动电路1的最后一级驱动单元或第一级驱动单元，并接收至少一时钟信号CK_n、扫描结束信号END或扫描起始信号STV以及至少一输入信号I_n-1，并输出第n输出信号O_n，其中输入信号I_n-1可由第n驱动单元12n的相邻一级或两级驱动单元的输出信号所提供，且第n输出信号O_n可同时作为第n驱动单元12n的相邻一级或两级驱动单元的输入信号。在本实施例中，扫描起始信号STV和扫描结束信号END可由时序控制器(Tcon)2提供或由其他元件提供。时钟信号CK₁～CK_n的细节将于下列段落中以实施例说明。

请同时参照图3以及图4a～图4d所示，图4a～图4d分别显示了栅极驱动电路1运作时序图的不同实施例。请参照图4a所示，在一种实施例中，时钟产生器11交互地产生两个时钟信号C₁和C₂。因此，驱动单元121～12n依序接收时钟信号C₁和C₂并依序分别输出输出信号O₁～O_n，例如第一驱动单元121、第三驱动单元123、第五驱动单元125...接收时钟信号C₁或时钟信号C₂(亦即时钟信号CK₁、CK₃以及CK₅...可为时钟信号C₁或C₂)；第二驱动单元122、第四驱动单元124...接收时钟信号C₂或时钟信号C₁(亦即时钟信号CK₂、CK₄...可为时钟信号C₂或C₁)，但所述顺序并非用以限定本发明。在另一实施例中，每一驱动单元121～12n可同时接收时钟信号C₁和时钟信号C₂。

请参照图4b所示，在另一种实施例中，时钟产生器11顺序地产生三个时钟信号C₁～C₃。因此，驱动单元121～12n依序接收时钟信号C₁～C₃并依序分别输出输出信号O₁～O_n。例如第一驱动单元121、第四驱动单元124...接收时钟信号C₁；第二驱动单元122、第五驱动单元125...接收时钟信号C₂；第三驱动单元123...接收时钟信号C₃，但所述顺序并非用以限定本发明。在另一实施例中，每一驱动单元121～12n可按照其他顺序接收时钟信号或同时接收时钟信号C₁～C₃中的两个或三个。

请参照图4c所示，在另一种实施例中，时钟产生器11顺序地产生四个时钟信号C₁～C₄。因此，驱动单元121～12n依序接收时钟信号C₁～C₄并依序分别输出输出信号O₁～O_n。例如第一驱动单元121、五驱动单元125...接收时钟信号C₁；第二驱动单元122...接收时钟信号C₂；第三驱动单元123...接收时钟信号C₃；第四驱动单元124...接收时钟信号C₄，但所述顺序并非用以限定本发明。在另一实施例中，每一驱动单元121～12n可按照其他顺序接收时钟信号或同时接收时钟信号C₁～C₄中的两个或三个。

请参照图4d所示，在另一种实施例中，时钟产生器11顺序地产生五个时钟信号C₁～C₅，因此，驱动单元121～12n依序接收时钟信号C₁～C₅并依序分别输出输出信号O₁～O_n。例如第一驱动单元121、第六驱动单元...接收时钟信号C₁；第二驱动单元122、第七驱动单元...接收时钟信号C₂；第三驱动单元123、第八驱动单元...接收时钟信号C₃；第四驱动单元124、第九驱动单元...接收时钟信号C₄；第五驱动单元125、第十驱动单元...接收时钟信号C₅，但所述顺序并非用以限定本发明。在另一实施例中，每一驱动单元121～12n可按照其他顺序接收时钟信号或同时接收时钟信号C₁～C₅中的两个或三个。

在一实施例中，时钟产生器11可不包括于栅极驱动电路1，例如其可包括于时序控制器2中或其他元件。驱动单元的数目则根据实际像素数目而决定。时钟信号CK₁～CK_n彼此间具有相位差，例如一个时钟信号的相位差。

请参照图3、图5a以及图5b所示，图5a和图5b分别显示本发明实施例的驱动单元的电路图及其运作时序图，其中图5b中的“H”表示高电位，例如15伏特；“L”表示低电位，例如10伏特，但所述数值并非用以限定本发明。在此实施例中，栅极驱动电路1操作于正向模式，亦即图3中第一驱动单元121作为栅极驱动电路1的第一级驱动单元，第n驱动单元12n作为栅极驱动电路1的最后一级驱动单元。此时，第一驱动单元121接收扫描起始信号STV；第n驱动单元12n接收扫描结束信号END。驱动单元12N接收三个时钟信号C_N-1、C_N、C_N+1以及两个输入信号O_N-1、O_N+1，并输出输出信号O_N，其中时钟信号C_N-1的高准位位于时钟信号C_N的高准位的前一个时钟区间，时钟信号C_N+1的高准位位于时钟信号C_N的高准位的后一个时钟区间，其中两相邻时钟区间的相位差为一个脉冲宽度；输入信号O_N-1为驱动单元12N的前一级驱动单元的输出信号，输入信号O_N+1为驱动单元12N的后一级驱动单元的输出信号；亦即，输入信号O_N-1的高准位位于输出信号O_N的高准位的前一个时钟区间，输入信号O_N+1的高准位位于输出信号O_N的高准位的后一个时钟区间；输出信号O_N的高准位则与时钟信号C_N的高准位于同一时钟区间发生，如图5b所示。例如，若驱动单元12N为图3的第三驱动单元123时，输入信号O_N-1则为O₂，输入信号O_N+1则为O₄。当驱动单元12N为第一驱动单元121时，输入信号O_N-1则为扫描起始信号STV，输入信号O_N+1则为O₂。当驱动单元12N为第n驱动单元12n时，输入信号O_N-1则为O_n-1(未绘示)，输入信号O_N+1则为扫描结束信号END。

驱动单元12N包括第一开关12N1、第二开关12N2以及第三开关12N3，其中开关元件可为薄膜场效应晶体管或半导体开关元件。第一开关12N1的控制端接收时钟信号C_N-1，其第一端接收输入信号O_N-1/STV，第二端耦接至节点Z。第二开关12N2的控制端接收时钟信号C_N+1，其第一端耦接节点Z，第二端接收输入信号O_N+1/END。第三开关12N3的控制端耦接节点Z，其第一端接收时钟信号C_N，第二端输出输出信号O_N。

请再同时参照图5a和图5b所示，在第一时钟区间t₁，时钟信号C_N-1转换为高准位而开启第一开关12N1，且输入信号O_N-1/STV转换为高准位。藉此，节点Z转换为高准位而导通(ON)第三开关12N3，且时钟信号C_N此时为低准位而使得输出信号O_N为低准位。此时，由于时钟信号C_N+1为低准位，第二开关12N2为关闭状态(OFF)。输入信号O_N+1于此时钟区间维持低准位。

在第二时钟区间t₂，时钟信号C_N-1转换为低准位而关闭第一开关12N1，节点Z的电位仍维持为高准位而持续导通第三开关12N3，且由于时钟信号C_N转换为高准位而使得输出信号O_N转换为高准位。此时，由于时钟信号C_N+1仍维持为低准位，第二开关12N2维持为关闭状态。输入信号O_N-1以及O_N+1于此时钟区间维持低准位。

在第三时间区间t₃，时钟信号C_N-1仍维持为低准位而使得第一开关12N1维持为关闭。时钟信号C_N+1此时转换为高准位而导通第二开关12N2，且由于输入信号O_N+1/END转换为高准位而使得节点Z仍维持为高准位。藉此，第三开关12N3维持导通，且由于时钟信号C_N此时转换为低准位而使得输出信号O_N转换为低准位。输入信号O_N-1于此时钟区间维持低准位。此外于此实施例中，驱动单元12N可另包括稳压电路SC，用以稳定输出信号O_N。

请参照图3、图6a以及图6b所示，图6a和图6b分别显示了本发明实施例的驱动单元于反向模式时的电路图及其运作时序图。在反向模式中，图3中，第n驱动单元12n作为栅极驱动电路1的第一级驱动单元，第一驱动单元121作为栅极驱动电路1的最后一级驱动单元。此时，第n驱动单元12n接收扫描起始信号STV；第一驱动单元121接收扫描结束信号END。此外，栅极驱动电路1中，当时钟产生器11所产生的时钟信号为偶数个时，时钟信号的前半部分与后半部份对称地互换，例如图4a中，时钟信号C₁与时钟信号C₂互换；图4c中，时钟信号C₁与时钟信号C₄互换，时钟信号C₂与时钟信号C₃互换。当时钟产生器11所产生的时钟信号为奇数个时，除了中间的时钟信号以外，时钟信号的前半部分与后半部份对称地互换，例如图4b中，时钟信号C₁与时钟信号C₃互换；图4d中，时钟信号C₁与时钟信号C₅互换，时钟信号C₂与时钟信号C₄互换。亦即，本发明的栅极驱动电路1通过互换扫描起始信号STV和扫描结束信号END，并且将时钟产生器所产生的时钟信号的顺序互换，即可达成双向驱动的功能。

请再参照图6a和图6b所示，当栅极驱动电路1操作于反向操作模式时，第一开关12N1的控制端接收时钟信号C_N+1，第二开关12N2的控制端接收时钟信号C_N-1。在第一时钟区间t₁′，时钟信号C_N-1转换为高准位而开启第二开关12N2，且输入信号O_N+1/STV转换为高准位。藉此，节点Z转换为高准位而导通第三开关12N3，且时钟信号C_N此时为低准位而使得输出信号O_N为低准位。此时，由于时钟信号C_N+1为低准位，第一开关12N1为关闭状态。输入信号O_N-1于此时钟区间维持低准位。

在第二时钟区间t₂′，时钟信号C_N-1转换为低准位而关闭第二开关12N2，节点Z的电位仍维持为高准位而持续导通第三开关12N3，且由于时钟信号C_N转换为高准位而使得输出信号O_N转换为高准位。此时，由于时钟信号C_N+1仍维持为低准位，第一开关12N1维持为关闭状态。输入信号O_N-1以及O_N+1于此时钟区间维持低准位。

在第三时间区间t₃′，时钟信号C_N-1仍维持为低准位而使得第二开关12N2维持为关闭。时钟信号C_N+1此时转换为高准位而导通第一开关12N1，且由于输入信号O_N-1/END转换为高准位而使得节点Z仍维持为高准位。藉此，第三开关12N3维持导通且由于时钟信号C_N此时转换为低准位而使得输出信号O_N转换为低准位。输入信号O_N+1于此时钟区间维持低准位。

请参照图3和图7a所示，图7a显示了本发明另一实施例的驱动单元12N′的电路图。驱动单元12N′接收输入信号O_N-2(END/STV)、输入信号O_N-1(STV/END)、输入信号O_N+1(END/STV)、输入信号O_N+2(STV/END)以及时钟信号C_N，并输出输出信号O_N，其中输入信号O_N-2和O_N+2为驱动单元12N′的相邻第二级的驱动单元的输出信号；输入信号O_N-1和O_N+1为驱动单元12N′的相邻级的驱动单元的输出信号。输出信号O_N的高准位则与时钟信号C_N的高准位于同一时钟区间发生。驱动单元12N′包括第一开关12N1′、第二开关12N2′、第三开关12N3′、第四开关12N4′以及第五开关12N5′，其中开关元件可为薄膜场效应晶体管或半导体开关元件。第一开关12N1′的控制端和第一端接收输入信号O_N-1，其第二端耦接至节点Z′。第二开关12N2′的控制端接收输入信号O_N+2，其第一端耦接节点Z′，第二端耦接至低电压源V_g1以作为放电路径。第三开关12N3′的控制端和第一端接收输入信号O_N+1，其第二端耦接节点Z′。第四开关12N4′的控制端接收输入信号O_N-2，其第一端耦接节点Z′，第二端耦接至低电压源V_g1以作为放电路径。第五开关12N5′的控制端耦接节点Z′，其第一端接收时钟信号C_N，第二端输出输出信号O_N。在此实施例中，驱动单元12N′可另包括稳压电路SC′，用以稳定输出信号O_N。

请参照图7a和图7b所示，图7b显示了驱动单元12N′于正向模式的运作时序图，亦即栅极驱动电路1由第一驱动单元121开始每一驱动单元依序输出驱动信号。此时，输入信号O_N-2为驱动单元12N′之前第二级驱动单元的输出信号；输入信号O_N-1为驱动单元12N′的前一级驱动单元的输出信号；输入信号O_N+1为驱动单元12N′的后一级驱动单元的输出信号；输入信号O_N+2为驱动单元12N′之后第二级驱动单元的输出信号。此外，当驱动单元12N′为栅极驱动电路1的第一级驱动单元(例如第一驱动单元121)时，输入信号O_N-2即为扫描结束信号END，输入信号O_N-1即为扫描起始信号STV；当驱动单元12N′为栅极驱动电路1的第二级驱动单元(例如第二驱动单元122)时，输入信号O_N-2即为扫描起始信号STV；当驱动单元12N′为栅极驱动电路1的倒数第二级驱动单元(例如第n-1驱动单元)时，输入信号O_N+2即为扫描结束信号END；当驱动单元12N′为栅极驱动电路1的最后一级驱动单元(例如第n驱动单元12n)时，输入信号O_N+2即为扫描起始信号STV，输入信号O_N+1即为扫描结束信号END。

在第一时钟区间T₁，输入信号O_N-2转换为高准位而导通第四开关12N4′；藉此，节点Z′对低电压源V_g1放电至低准位而关闭第五开关12N5′。输出信号O_N为低准位。第一开关12N1′、第二开关12N2′以及第三开关12N3′的控制端均为低准位而处于关闭状态。

在第二时钟区间T₂，输入信号O_N-2转换为低准位而关闭第四开关12N4′。输入信号O_N-1转换为高准位而导通第一开关12N1′，使得节点Z′的电位转换为高准位而导通第五开关12N5′，且由于时钟信号C_N此时为低准位，输出信号O_N仍维持为低准位。第二开关12N2′和第三开关12N3′的控制端均维持为低准位而处于关闭状态。

在第三时钟区间T₃，输入信号O_N-2维持为低准位而关闭第四开关12N4′。输入信号O_N-1转换为低准位而关闭第一开关12N1′。节点Z′的电位仍维持为高准位而使得第五开关12N5′维持导通，且由于时钟信号C_N此时转换为高准位，输出信号O_N转换为高准位。第二开关12N2′和第三开关12N3′的控制端均维持为低准位而处于关闭状态。

在第四时钟区间T₄，输入信号O_N-2维持为低准位而关闭第四开关12N4′。输入信号O_N-1维持为低准位而关闭第一开关12N1′。此时，输入信号O_N+1转换为高准位而导通第三开关12N3′，节点Z′的电位仍维持为高准位而使得第五开关12N5′维持导通，且由于时钟信号C_N此时转换为低准位，输出信号O_N转换为低准位。第二开关12N2′的控制端仍为低准位而处于关闭状态。

在第五时钟区间T₅，输入信号O_N-2维持为低准位而关闭第四开关12N4′。输入信号O_N-1维持为低准位而关闭第一开关12N1′。输入信号O_N+1转换为低准位而关闭第三开关12N3′。此时，输入信号O_N+2转换为高准位而导通第二开关12N2′，因此节点Z′的电位通过第二开关12N2′向低电压源V_g1放电至低准位而关闭第五开关12N5′；藉此，输出信号O_N维持为低准位。

在上述第一时钟区间T₁至第五时钟区间T₅中未述及的输入信号和时钟信号则维持为低准位。

请参照图7a和图7c所示，图7c显示了驱动单元12N′于反向模式的运作时序图，亦即栅极驱动电路1由第n驱动单元12n开始每一驱动单元依序输出驱动信号。此时，输入信号O_N-2为驱动单元12N′之后第二级驱动单元的输出信号；输入信号O_N-1为驱动单元12N′的后一级驱动单元的输出信号；输入信号O_N+1为驱动单元12N′的前一级驱动单元的输出信号；输入信号O_N+2为驱动单元12N′之前第二级驱动单元的输出信号。此外，当驱动单元12N′为栅极驱动电路1的第一级驱动单元(例如第n驱动单元12n)时，输入信号O_N+2即为扫描结束信号END，输入信号O_N+1即为扫描起始信号STV；当驱动单元12N′为栅极驱动电路1的第二级驱动单元(例如第n-1驱动单元)时，输入信号O_N+2即为扫描起始信号STV；当驱动单元12N′为栅极驱动电路1的倒数第二级驱动单元(例如第二驱动单元122)时，输入信号O_N-2即为扫描结束信号END；当驱动单元12N′为栅极驱动电路1的最后一级驱动单元(例如第二驱动单元121)时，输入信号O_N-1即为扫描结束信号END，输入信号O_N-2即为扫描起始信号STV。

在第一时钟区间T₁′，输入信号O_N+2转换为高准位而导通第二开关12N2′；藉此，节点Z′对低电压源V_g1放电至低准位而关闭第五开关12N5′。输出信号O_N为低准位。第一开关12N1′、第三开关12N3′以及第四开关12N4′的控制端均为低准位而处于关闭状态。

在第二时钟区间T₂′，输入信号O_N+2转换为低准位而关闭第二开关12N2′。输入信号O_N+1转换为高准位而导通第三开关12N3′，使得节点Z′的电位转换为高准位而导通第五开关12N5′，且由于时钟信号C_N此时为低准位，输出信号O_N仍维持为低准位。第一开关12N1′和第四开关12N4′的控制端均维持为低准位而处于关闭状态。

在第三时钟区间T₃′，输入信号O_N+2维持为低准位而关闭第二开关12N2′。输入信号O_N+1转换为低准位而关闭第三开关12N3′。节点Z′的电位仍维持为高准位而使得第五开关12N5′维持导通，且由于时钟信号C_N此时转换为高准位，输出信号O_N转换为高准位。第一开关12N1′和第四开关12N4′的控制端均维持为低准位而处于关闭状态。

在第四时钟区间T₄′，输入信号O_N+2维持为低准位而关闭第二开关12N2′。输入信号O_N+1维持为低准位而关闭第三开关12N3′。此时，输入信号O_N-1转换为高准位而导通第一开关12N1′，节点Z′的电位仍维持为高准位而使得第五开关12N5′维持导通，且由于时钟信号C_N此时转换为低准位，输出信号O_N转换为低准位。第四开关12N4′的控制端仍为低准位而处于关闭状态。

在第五时钟区间T₅′，输入信号O_N+2维持为低准位而关闭第二开关12N2′。输入信号O_N+1维持为低准位而关闭第三开关12N3′。输入信号O_N-1转换为低准位而关闭第一开关12N1′。此时，输入信号O_N-2转换为高准位而导通第四开关12N4′，因此该节点Z′的电位通过第四开关12N4′向低电压源V_g1放电至低准位而关闭第五开关12N5′；藉此，输出信号O_N维持为低准位。

在此实施例中，同样通过互换扫描起始信号STV和扫描结束信号END，并且将时钟产生器11所产生的时钟信号顺序互换，即可达成双向驱动的功能。

如前所述，由于现有栅极驱动电路无法达成双向驱动的功能，为搭配具有双向驱动功能的晶片并增加栅极驱动电路的实用性，本发明提出一种双向栅极驱动电路(图5a、图6a以及图7a)，其具有对称的电路结构。因此于操作时，只要将第一级驱动单元和最后一级驱动单元的输入信号互换，并将时钟产生器所产生的时钟信号顺序互换，即能够达成双向驱动的目的。

虽然本发明已由上述实施例所公开，然而上述实施例并非用以限定本发明，任何本发明所属技术领域中的技术人员，在不脱离本发明的精神和范围内，应当可以作出各种更动与修改。因此本发明的保护范围应当以所附权利要求书所界定的范围为准。

Claims

1.一种栅极驱动电路，该栅极驱动电路接收多个具有顺序的时钟信号，该栅极驱动电路包括多个串接的驱动单元，该多个串接的驱动单元依序分别输出输出信号，每一驱动单元包括：

第一开关，该第一开关的控制端接收第一时钟信号，第一端接收第一输入信号，第二端耦接一节点；

第二开关，该第二开关的控制端接收第二时钟信号，第一端耦接所述节点，第二端接收第二输入信号；以及

第三开关，该第三开关的控制端耦接所述节点，第一端接收第三时钟信号，第二端输出所述输出信号；

其中，所述第一输入信号和所述第二输入信号为所述驱动单元的相邻驱动单元的输出信号，且所述第一时钟信号、所述第三时钟信号以及所述第二时钟信号为按照该顺序的连续三个时钟信号；

其中所述栅极驱动电路的第一级驱动单元接收扫描起始信号且最后一级驱动单元接收扫描结束信号，或所述第一级驱动单元接收所述扫描结束信号且所述最后一级驱动单元接收所述扫描起始信号；

其中，将所述时钟信号的所述顺序反向并将所述扫描起始信号与所述扫描结束信号互换，以改变所述栅极驱动电路的驱动方向。

2.根据权利要求1所述的栅极驱动电路，其中，所述第一开关、所述第二开关以及所述第三开关为薄膜场效应晶体管；每一驱动单元还包括稳压电路耦接于所述第三开关的第二端；按照所述顺序的两相邻时钟信号的相位差为一个时钟信号。

3.根据权利要求1所述的栅极驱动电路，其中，所述第一级驱动单元中，所述第一输入信号为所述扫描起始信号或所述扫描结束信号；所述最后一级驱动单元中，所述第二输入信号为所述扫描结束信号或所述扫描起始信号。

4.根据权利要求1所述的栅极驱动电路，其中，在第一驱动模式中，所述第一级驱动单元的第一输入信号为所述扫描起始信号，所述最后一级驱动单元的第二输入信号为所述扫描结束信号；在第二驱动模式中，所述第一级驱动单元的第一输入信号为所述扫描结束信号，所述最后一级驱动单元的第二输入信号为所述扫描起始信号。

5.根据权利要求1所述的栅极驱动电路，其中，所述扫描起始信号和所述扫描结束信号由时序控制器提供。