KR20140085517A - 와이어 본드 비아를 갖는 패키지-온-패키지 어셈블리 - Google Patents

와이어 본드 비아를 갖는 패키지-온-패키지 어셈블리 Download PDF

Info

Publication number
KR20140085517A
KR20140085517A KR1020147013295A KR20147013295A KR20140085517A KR 20140085517 A KR20140085517 A KR 20140085517A KR 1020147013295 A KR1020147013295 A KR 1020147013295A KR 20147013295 A KR20147013295 A KR 20147013295A KR 20140085517 A KR20140085517 A KR 20140085517A
Authority
KR
South Korea
Prior art keywords
microelectronic
encapsulation layer
wire bond
substrate
wire
Prior art date
Application number
KR1020147013295A
Other languages
English (en)
Other versions
KR101904410B1 (ko
Inventor
엘리스 차우
레이날도 코
로젠 알라토레
필립 댐버그
웨이-？ 왕
양세영
지준 자오
Original Assignee
인벤사스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인벤사스 코포레이션 filed Critical 인벤사스 코포레이션
Publication of KR20140085517A publication Critical patent/KR20140085517A/ko
Application granted granted Critical
Publication of KR101904410B1 publication Critical patent/KR101904410B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H01L2224/48996—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/48997—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/851—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector the connector being supplied to the parts to be connected in the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/85951—Forming additional members, e.g. for reinforcing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1052—Wire or wire-like electrical connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1076—Shape of the containers
    • H01L2225/1088—Arrangements to limit the height of the assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H01L2924/1715—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/1053—Mounted components directly electrically connected to each other, i.e. not via the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49151—Assembling terminal to base by deforming or shaping

Abstract

미소전자 패키지(10)는 와이어 본드(32)를 포함할 수 있으며, 와이어 본드(32)는, 기판(12) 상의 각각의 도전성 요소(28)에 본딩된 베이스(34)와, 베이스(34) 반대쪽의 단부(36)를 갖는다. 유전체 인캡슐레이션층(42)이 기판(12)으로부터 연장하며, 와이어 본드(32)의 덮여진 부분이 인캡슐레이션층(42)에 의해 서로 분리되도록 와이어 본드(32)의 일부분을 덮으며, 여기서 와이어 본드(32)의 인캡슐레이션되지 않은 부분(39)이 인캡슐레이션층(42)에 의해 덮여지지 않은 와이어 본드(32)의 부분에 의해 규정된다. 인캡슐레이션되지 않은 부분(39)은 인접한 와이어 본드(32)의 베이스(34)들 사이의 제1 최소 피치보다 큰 최소 피치를 갖는 패턴의 위치에 배치될 수 있다.

Description

와이어 본드 비아를 갖는 패키지-온-패키지 어셈블리{PACKAGE-ON-PACKAGE ASSEMBLY WITH WIRE BOND VIAS}
관련 출원에 대한 상호 참조
본 출원은 모두가 2012년 2월 24일자로 출원되고 "Package-On-Package Assembly with Wire Bond Vias"를 발명의 명칭으로 하는 미국 특허 출원 번호 13/404,408; 13/404,458, 및 13/405,108의 계속 출원이고, 2011년 10월 17일자로 출원된 미국 가특허 출원 번호 61/547,930호의 출원 일자의 이점을 청구하며, 이들 특허 출원의 개시 내용은 원용에 의해 본 명세서에 통합되어 있다.
본 발명은 와이어 본드 비아를 갖는 패키지-온-패키지 어셈블리에 관한 것이다.
반도체칩과 같은 미소전자 디바이스는 통상적으로 다른 전자 부품에 대한 다수의 입력 및 출력 접속을 요구한다. 반도체칩 또는 기타 필적할 수 있는 디바이스의 입력 및 출력 컨택들이 일반적으로 디바이스의 표면(흔히 "영역 어레이"로 지칭됨)을 실질적으로 덮는 그리드와 같은 패턴으로 배치되거나 또는 디바이스의 전면에 평행하고 디바이스의 전면의 각각의 에지에 인접하게 연장할 수 있는 기다란 행으로 배치되거나, 또는 디바이스의 전면에 배치된다. 통상적으로, 칩과 같은 디바이스는 인쇄회로 기판과 같은 기판 상에 물리적으로 실장되어야 하고, 디바이스의 컨택은 회로 기판의 전기 도전성 특징부에 전기 접속되어야 한다.
반도체칩은 흔히 제조 동안 및 칩을 회로 기판 또는 기타 회로 패널과 같은 외부 기판 상에 실장하는 동안 칩의 핸들링을 용이하게 하는 패키지로 제공된다. 예컨대, 다수의 반도체칩은 표면 실장에 적합한 패키지로 제공된다. 이러한 일반적인 타입의 다수의 패키지는 다수의 어플리케이션을 위해 제안되었다. 가장 흔하게는, 이러한 패키지는 유전체 상의 플레이팅된(plated) 또는 에칭된 금속성 구조체로서 형성된 단자를 갖는 "칩 캐리어"로서 흔히 지칭되는 유전체 요소를 포함한다. 이들 단자는 통상적으로 칩 캐리어 자체를 따라 연장하는 얇은 트레이스와 같은 특징부에 의해 그리고 칩의 컨택과 단자 또는 트레이스 사이에서 연장하는 미세한 리드 또는 와이어에 의해 칩 자체의 컨택에 접속된다. 표면 실장 작업에서, 패키지는 패키지 상의 각각의 단자가 회로 기판 상의 대응하는 컨택 패드와 정렬되도록 회로 기판 상에 위치된다. 단자와 컨택 패드 사이에는 솔더 또는 기타 본딩 재료가 제공된다. 패키지는 솔더를 용융시키거나 "리플로우(reflow)"하기 위해 또는 그렇지 않은 경우에는 본딩 재료를 활성화시키기 위해 어셈블리를 가열함으로써 제위치에 영구적으로 본딩될 수 있다.
다수의 패키지는 통상적으로 직경이 약 0.1 mm와 약 0.8 mm(5 및 30 mils)이고 패키지의 단자에 부착되는 솔더 볼 형태의 솔더 매스(solder mass)를 포함한다. 솔더 볼의 어레이가 바닥면으로부터 돌출하고 있는 패키지는 흔히 볼 그리드 어레이(BGA) 패키지로서 지칭된다. 랜드 그리드 어레이(LGA) 패키지로서 지칭되는 다른 패키지는 얇은 층에 의해 또는 솔더로 형성된 랜드에 의해 기판에 고정된다. 이 타입의 패키지는 상당히 소형으로 될 수 있다. 흔히 "칩 스케일 패키지"로서 지칭되는 어떠한 패키지는 패키지에 통합되는 디바이스의 면적과 동일하거나 또는 단지 약간 더 큰 회로 기판의 면적을 점유한다. 이것은 어셈블리의 전체적인 크기를 감소시키고 기판 상의 다양한 디바이스들 사이에 짧은 상호접속의 사용을 가능하게 하여, 디바이스들 간의 신호 전파 시간을 제한하고 그에 따라 어셈블리의 고속의 작동을 용이하게 한다는 점에서 이롭다.
패키징된 반도체칩은, 예컨대 회로 기판 상에 하나의 패키지가 제공되고, 제1 패키지의 정부(top) 상에 또 다른 패키지가 실장되는 "적층" 배열로 제공되는 경우가 있다. 이들 배열은 다수의 상이한 칩이 회로 기판 상의 단일 점유공간 내에 실장될 수 있도록 하며, 패키지들 간의 짧은 상호접속을 제공함으로써 고속 동작을 추가로 용이하게 할 수 있다. 이러한 상호접속부 거리는 칩 자체의 두께보다 단지 약간 더 큰 경우가 많다. 칩 패키지의 스택 내에 달성될 상호접속을 위해, 각각의 패키지의 양쪽 면(최상위의 패키지는 제외) 상에 기계적 및 전기적 접속을 위한 구조체를 제공할 필요가 있다. 이것은 예컨대 칩이 실장되는 기판의 양쪽 면 상에 컨택 패드 또는 랜드를 제공함으로써 이루어지며, 패드는 도전성 비아 등에 의해 기판을 통해 접속된다. 아래쪽 기판의 정부 상의 컨택들과 그 바로 위의 기판의 바닥면 상의 컨택들 사이의 갭을 브리지하기 위해 솔더 볼 등이 이용되었다. 솔더 볼은 컨택들을 접속하기 위해 칩의 높이보다 높아야 한다. 적층 칩 배열 및 상호접속부 구조체의 예가 미국 특허 공개 번호 2010/0232129('129 공보로 지칭함)에 제공되어 있으며, 이 공개 특허의 개시 내용 또한 그 전체 내용이 원용에 의해 본 명세서에 통합된다.
미소전자 패키지를 회로 기판에 접속하고 또한 미소전자 패키징에서의 기타 접속을 위해 기다란 포스트 또는 핀(pin) 형태의 마이크로 컨택 요소가 이용될 수 있다. 몇몇 경우에, 마이크로 컨택은 마이크로 컨택을 형성하기 위해 하나 이상의 금속성 층을 포함하는 금속성 구조체를 에칭함으로써 형성된다. 에칭 프로세스는 마이크로 컨택의 크기를 제한한다. 종래의 에칭 프로세스는 통상적으로 본 명세서에서 "종횡비"로 지칭되는 높이 대 최대폭의 커다란 비율을 갖는 마이크로 컨택을 형성할 수 없다. 상당한 높이를 갖고 인접한 마이크로 컨택들 간의 매우 작은 피치 또는 간격을 갖는 마이크로 컨택의 어레이를 형성하는 것이 곤란하거나 불가능하였다. 더욱이, 종래의 에칭 프로세스에 의해 형성된 마이크로 컨택의 구성은 한계가 있었다.
본 기술 분야에서의 전술한 진전에도 불구하고, 미소전자 패키지를 구성하고 시험하기 위한 추가의 개선이 여전히 바람직할 것이다.
미소전자 패키지는, 기판 상의 각각의 도전성 요소에 본딩된 베이스와 베이스 반대쪽의 단부를 갖는 와이어 본드를 포함할 수 있다. 기판으로부터 연장하는 유전체 인캡슐레이션층은, 상기 인캡슐레이션층에 의해 덮여지는 상기 와이어 본드의 일부분이 상기 인캡슐레이션층에 의해 서로 분리되도록, 상기 와이어 본드의 일부분을 덮으며, 상기 와이어 본드의 인캡슐레이션되지 않은 부분이 상기 인캡슐레이션층에 의해 덮여지지 않은 상기 와이어 본드의 부분에 의해 규정된다. 인캡슐레이션되지 않은 부분은 인접한 와이어 본드의 베이스들 간의 제1 최소 피치보다 큰 최소 피치를 갖는 패턴의 위치에 배치될 수 있다.
본 명에서에서는 예컨대 기판 상의 도전성 패드와 같은 도전성 요소로부터 위쪽으로 연장하는 수직 접속부로서 기능하는 와이어 본드를 통합하는 다양한 패키지 구조체가 개시되어 있다. 이러한 와이어 본드는 유전체 인캡슐레이션의 표면 위에 위치하는 미소전자 패키지로 패키지 온 패키지 전기 접속을 구성하는데 이용될 수 있다. 또한, 본 명세서에는 미소전자 패키지 또는 미소전자 어셈블리를 제조하는 방법들의 여러 실시예가 개시되어 있다.
본 발명의 특징에 따른 미소전자 패키지는, 제1 영역 및 제2 영역을 갖고, 또한 제1 표면 및 상기 제1 표면으로부터 원격으로 위치되어 있는 제2 표면을 갖는 기판을 포함할 수 있다. 하나 이상의 미소전자 요소가 상기 제1 영역 내의 상기 제1 표면 위에 위치할 수 있다. 전기 도전성 요소가 상기 제2 영역 내의 상기 기판의 제1 표면 및 제2 표면 중의 적어도 하나에서 노출될 수 있고, 상기 제2 영역 내에서 노출될 수 있다. 상기 전기 도전성 요소의 몇몇 또는 전부가 상기 하나 이상의 미소전자 요소와 전기 접속될 수 있다.
와이어 본드는 에지 표면을 규정하고, 상기 와이어 본드가 상기 도전성 요소의 각각의 도전성 요소에 본딩되는 베이스를 가질 수 있다. 상기 와이어 본드의 상기 베이스는 상기 도전성 요소를 따라 연장하는 상기 에지 표면의 제1 부분을 포함하고, 상기 제1 부분에 대하여 25°와 90°사이의 각도로 배치된 상기 에지 표면의 각각의 제2 부분을 가질 수 있다. 상기 와이어 본드는, 상기 기판으로부터 원격으로 위치되고 또한 상기 베이스로부터 원격으로 위치되어 있는 단부를 가질 수 있다.
유전체 인캡슐레이션층은 상기 제1 표면 또는 상기 제2 표면 중의 적어도 하나로부터 연장할 수 있다. 상기 인캡슐레이션층은 상기 인캡슐레이션층에 의해 덮여지는 상기 와이어 본드의 일부분이 상기 인캡슐레이션층에 의해 서로 분리되도록 상기 와이어 본드의 일부분을 덮을 수 있다. 상기 인캡슐레이션층은 상기 기판의 적어도 제2 영역 위에 위치하며, 제1 영역과 같은 또 다른 부분 위에 위치할 수도 있다. 상기 와이어 본드의 인캡슐레이션되지 않은 부분은 상기 인캡슐레이션층에 의해 덮여지지 않은 상기 와이어 본드의 부분에 의해 규정될 수 있다. 상기 인캡슐레이션되지 않은 부분은 상기 단부를 포함할 수 있다. 상기 도전성 요소는 복수의 도전성 요소의 각각의 인접한 도전성 요소들 사이의 제1 최소 피치를 갖는 패턴의 위치에 배치될 수 있다. 상기 인캡슐레이션되지 않은 부분은 복수의 와이어 본드의 인접한 와이어 본드의 각각의 단부들 사이의 제2 최소 피치를 갖는 패턴의 위치에 배치될 수 있다. 일례에서, 상기 제2 피치가 상기 제1 피치보다 커도 된다.
일례에서, 상기 에지 표면의 각각의 부분이 배치될 수 있는 상기 각도는 80°와 90°사이이어도 된다.
일례에서, 상기 와이어 본드의 인캡슐레이션되지 않은 부분의 적어도 몇몇의 부분의 각각이 볼 형상부를 포함할 수 있다. 각각의 상기 볼 형상부는 상기 와이어 본드의 원통형부와 일체로 될 수 있다. 일례에서, 각각의 상기 볼 형상부 및 각각의 원통형부가 적어도 기본적으로 구리, 구리 합금 또는 금을 포함하는 코어를 가질 수 있다. 일례에서, 상기 볼 형상부와 일체로 되는 상기 원통형부는 상기 인캡슐레이션층의 표면을 지나 돌출한다.
일례에서, 적어도 몇몇의 상기 와이어 본드는, 1차 금속(primary metal)의 코어와, 상기 1차 금속 위에 위치하고 상기 1차 금속과는 상이한 제2 금속을 포함하는 금속성 마무리(metallic finish)를 갖는다. 일례에서, 상기 1차 금속은 구리이어도 되고, 상기 금속성 마무리는 은의 층을 포함할 수 있다.
일례에서, 상기 도전성 요소는 제1 도전성 요소이어도 된다. 상기 미소전자 패키지는 상기 와이어 본드의 인캡슐레이션되지 않은 부분에 전기 접속되는 복수의 제2 도전성 요소를 더 포함하며, 상기 제2 도전성 요소가 상기 제1 도전성 요소와 접촉하지 않아도 된다. 일례에서, 상기 제2 도전성 요소는 상기 인캡슐레이션층을 형성한 후에 상기 와이어 본드의 인캡슐레이션되지 않은 부분과 접촉하게 하는 플레이팅(plating)에 의해 형성될 수 있다.
일례에서, 상기 와이어 본드 중의 적어도 하나의 와이어 본드의 단부가, 적어도 상기 도전성 요소들 간의 최소 피치와 100 미크론 중의 하나의 거리와 동일한 거리만큼, 자신의 베이스로부터 상기 기판의 제1 표면에 평행한 방향으로 변위될 수 있다. 상기 와이어 본드 중의 하나 이상의 와이어 본드는 상기 와이어 본드의 베이스와 상기 와이어 본드의 인캡슐레이션되지 않은 부분 사이에 하나 이상의 곡선부(bend)를 포함할 수 있다. 하나 이상의 상기 와이어 본드의 상기 곡선부는 상기 와이어 본드의 베이스 및 상기 와이어 본드의 인캡슐레이션되지 않은 부분으로부터 원격으로 위치된 지점에 있을 수 있어도 된다. 일례에서, 상기 곡선부의 반경은 하나 이상의 상기 와이어 본드의 원통형부의 직경의 12배보다 커도 된다. 일례에서, 상기 곡선부의 반경은 하나 이상의 상기 와이어 본드의 원통형부의 직경의 10보다 작아도 된다. 일례에서, 하나 이상의 상기 와이어 본드의 인캡슐레이션되지 않은 부분은 상기 기판의 제1 표면에 대한 수직선의 25°이내의 방향으로 상기 인캡슐레이션층 위에 돌출할 수 있다.
일례에서, 상기 도전성 요소는 NSMD(non-solder mask defined)이어도 된다.
일례에서, 볼 본드(ball bond)가 상기 와이어 본드의 베이스의 일부분에 결합되고 그 위에 위치할 수 있다.
일례에서, 상기 하나 이상의 미소전자 요소는 상기 제1 영역 내의 상기 제1 표면 위에 위치하는 제1 및 제2 미소전자 요소를 포함할 수 있다. 상기 도전성 요소 중의 몇몇 또는 전부가 상기 제1 미소전자 요소와 접속될 수 있으며, 상기 도전성 요소 중의 몇몇 또는 전부가 상기 제2 미소전자 요소와 접속될 수 있다. 상기 제1 미소전자 요소 및 상기 제2 미소전자 요소가 상기 미소전자 패키지 내에서 서로 전기 접속될 수 있다.
본 발명의 특징에 따라, 인캡슐레이션층은 주표면 및 상기 주표면에 대해 경사진 정렬 표면을 가질 수 있다. 상기 와이어 본드의 하나 이상의 인캡슐레이션되지 않은 부분이 상기 주표면 상에 위치될 수 있으며, 상기 정렬 표면은 상기 인캡슐레이션되지 않은 부분에 인접한 지점에서 상기 주표면에 근접해 있다. 이로써, 상기 정렬 표면은 상기 정렬 표면 위에 배치된 전기 도전성 돌기를 상기 와이어 본드의 인캡슐레이션되지 않은 부분 쪽으로 안내하도록 구성될 수 있다. 일례에서, 상기 돌기는 다른 가능한 구성들 중에서도 회로 요소에 부착된 솔더 볼과 같은 본드 금속을 포함할 수 있다.
일례에서, 상기 인캡슐레이션층은 상기 인캡슐레이션층의 코너 영역을 규정할 수 있으며, 상기 인캡슐레이션층은, 상기 코너 영역 내에 위치되고 상기 주표면보다 상기 기판으로부터 더 떨어져 위치되는 하나 이상의 부표면을 더 포함할 수 있다. 상기 정렬 표면은 상기 부표면과 상기 주표면 사이에서 연장할 수도 있다. 일례에서, 상기 주표면은 상기 기판의 제1 영역 위에 위치하는 제1 주표면이어도 된다. 상기 인캡슐레이션층은, 상기 제2 영역 위에 위치하고 상기 주표면보다 상기 기판에 더 가깝게 위치되는 제2 주표면을 추가로 규정할 수 있다. 상기 정렬 표면이 상기 제1 주표면과 상기 제2 주표면 사이에서 연장할 수 있다.
본 발명의 특징에 따른 미소전자 어셈블리는, 위에서 설명한 바와 같은 정렬 표면을 갖는 제1 미소전자 패키지와, 전면 및 상기 전면 상의 단자를 갖는 제2 미소전자 패키지를 포함할 수 있다. 복수의 도전성 돌기가 상기 와이어 본드의 인캡슐레이션되지 않은 부분의 적어도 몇몇을 상기 단자의 각각의 단자와 접속한다. 이러한 어셈블리에서, 상기 도전성 돌기의 하나 이상이 상기 정렬 표면의 일부분과 접촉하게 위치될 수 있다. 일례에서, 상기 도전성 돌기는 솔더 볼을 포함할 수 있다.
전술한 바와 같은 미소전자 패키지의 변형예에서, 상기 도전성 요소의 적어도 몇몇의 가장 위에 볼 본드가 제공될 수 있으며, 와이어 본드의 베이스를 규정하는 와이어 본드의 에지 표면이 상기 도전성 요소의 가장 위에 있는 이러한 볼 본드 위에 형성되어 결합될 수 있다.
본 발명의 특징에 따라, 위에서 기술된 바와 같은 제1 미소전자 패키지를 포함하는 미소전자 어셈블리가 제공될 수 있으며, 상기 제1 미소전자 패키지는, 상기 기판의 제1 표면의 반대쪽의 제2 표면에서 노출되는 복수의 단자와, 상기 기판의 제1 표면과 제2 표면 사이의 방향으로 연장하는 주변 에지를 갖는다. 제2 미소전자 패키지는, 그 위에 컨택을 갖는 기판과, 상기 컨택에 전기 접속되는 제2 미소전자 요소를 가질 수 있다. 또한, 상기 제2 미소전자 패키지는, 상기 기판의 표면에서 노출되고 상기 컨택을 통해 상기 제2 미소전자 요소에 전기 접속되는 단자를 가질 수 있다. 상기 제2 미소전자 요소의 단자는 상기 와이어 본드의 각각의 인캡슐레이션되지 않은 부분을 바라보고, 이 인캡슐레이션되지 않은 부분과 전기 접속될 수 있다.
회로 패널은 제1 표면 및 상기 표면에서 노출되어 있는 패널 컨택을 가질 수 있다. 상기 제1 미소전자 패키지는 상기 회로 패널 위에 위치하고, 상기 회로 패널의 패널 컨택에 결합되는 단자를 가질 수 있다. 모노리식 언더필(monolithic underfill)은 상기 제1 미소전자 패키지의 주변 에지 중의 하나 이상의 주변 에지 위에 위치하며, 상기 제1 미소전자 패키지의 단자와 상기 회로 패널의 패널 컨택 사이의 조인트를 둘러싸는 공간 내에 배치될 수 있다. 상기 언더필은 상기 제1 미소전자 패키지와 상기 제2 미소전자 패키지의 단자 사이의 조인트를 둘러싸는 공간 내에 배치될 수 있다.
특정한 예에 따른 미소전자 패키지에서, 유전체 인캡슐레이션층은, 상기 기판의 제1 영역 위에 위치하는 영역에서의 상기 제1 표면 위의 제1 높이의 제1 표면 부분과, 상기 기판의 제2 영역 위에 위치하는 영역에서의 상기 제1 표면 위의 제2 높이의 제2 표면 부분을 규정할 수 있다. 상기 제2 높이는 상기 제1 높이보다 작아도 된다. 일례에서, 상기 미소전자 요소는 상기 제1 표면 위에 이격된 제3 높이의 전면을 가질 수 있다. 상기 제2 높이는 상기 제3 높이보다 작아도 된다.
특정한 예에 따른 미소전자 패키지에서, 예컨대 기판의 도전성 요소에 결합되는 것과 같은 본딩된 에지 표면을 갖는 대신, 와이어 본드는 제1 도전성 요소의 각각의 도전성 요소에 결합되는 볼-본드 베이스를 가져도 된다. 상기 와이어 본드의 단부 표면은, 상기 기판으로부터 원격으로 위치되고 또한 상기 베이스의 직경의 3배보다 작은 거리로 상기 베이스로부터 원격으로 위치될 수 있다. 각각의 상기 와이어 본드는 상기 와이어 본드의 상기 베이스와 상기 단부 표면 사이에 연장하는 에지 표면을 규정할 수 있다. 일례에서, 상기 볼-본드 베이스는, 각각의 도전성 요소에 결합된 제1 볼 본드와, 상기 제1 볼 본드의 상면으로부터 연장하는 위치에서 상기 제1 볼 본드에 결합된 제2 볼 본드를 포함할 수 있다. 상기 와이어 본드는 상기 단부 표면과 상기 제2 볼 본드 사이에서 연장할 수 있다.
본 발명에 따른 미소전자 패키지에서, 2개 이상의 와이어 본드가 결합될 수 있으며, 예컨대 기판의 복수의 도전성 요소의 개별 도전성 요소에 본딩될 수 있다. 그 예에서, 이러한 와이어 본드는, 본 명세서에 설명된 바와 같은 기술을 이용하여, 개별 도전성 요소에 본딩된 볼 본드를 갖는 것으로 형성되거나, 또는 개별 도전성 요소에 본딩된 자신의 에지 표면을 갖는 것으로 형성되거나, 또는 이러한 방법의 조합으로 형성될 수 있다.
일례에 따른 미소전자 패키지에서, 인캡슐레이션층은 주표면 및 상기 주표면에 대해 각도를 이루는 정렬 표면을 포함하도록 형성될 수 있다. 상기 와이어 본드의 하나 이상의 인캡슐레이션되지 않은 부분이 상기 주표면에서 노출될 수 있으며, 상기 정렬 표면은 상기 주표면으로부터 연장할 수 있으며, 예컨대 상기 정렬 표면이 상기 정렬 표면 위에 배치된 전기 도전성 돌기를 상기 와이어 본드의 인캡슐레이션되지 않은 부분 쪽으로 안내하도록 구성되도록, 상기 인캡슐레이션되지 않은 부분에 근접한 위치에서 상기 주표면과 교차할 수 있다. 일례에서, 상기 인캡슐레이션층은 상기 인캡슐레이션층의 코너 영역을 규정하도록 형성되며, 상기 코너 영역 내에 위치되는 하나 이상의 부표면을 더 포함할 수 있다. 상기 부표면은 상기 주표면보다 상기 기판으로부터 더 떨어져 위치될 수 있다. 상기 정렬 표면은 상기 부표면과 상기 주표면 사이에서 연장할 수 있다.
일례에서, 상기 인캡슐레이션층의 주표면은 상기 기판의 제1 영역 위에 위치하는 제1 주표면이어도 된다. 상기 인캡슐레이션층은, 상기 제2 영역 위에 위치하고 상기 주표면보다 상기 기판에 더 근접하게 위치되는 제2 주표면을 규정하도록 형성될 수 있다. 상기 정렬 표면은 상기 부표면과 상기 주표면 사이에서 연장할 수 있다.
본 발명의 특징에 따른 미소전자 패키지를 제조하는 방법은, 여기에서 설명된 바와 같은 제1 미소전자 패키지에 제2 미소전자 패키지를 정렬하는 단계를 포함할 수 있다. 상기 제2 미소전자 패키지는, 예컨대 위에 노출되어 있는 접촉 패드와 같은 컨택을 갖는 제1 표면을 규정하는 기판을 포함할 수 있다. 몇몇 경우에, 상기 컨택은 상기 컨택에 결합되는 도전성 매스를 포함할 수 있다. 상기 제2 미소전자 패키지는 상기 정렬 표면 및 적어도 하나의 상기 와이어 본드의 적어도 단부 표면 둘 모두와 접촉하도록 도전성 매스의 적어도 하나를 이동시킴으로써 상기 제1 미소전자 패키지와 정렬될 수 있다. 예컨대 제2 미소전자 패키지의 컨택과 와이어 본드의 인캡슐레이션되지 않은 부분 사이의 조인트와 같은 전기 접속부를 구성하기 위해 도전성 매스의 가열 또는 경화가 수행될 수 있다.
본 발명의 특징에 따라, 미소전자 어셈블리를 제조하는 방법은, 제2 미소전자 패키지를 여기에서 설명한 바와 같은 구조를 갖는 제1 미소전자 패키지와 정렬하는 단계를 포함할 수 있으며, 여기에서, 인캡슐레이션층의 표면이 제2 미소전자 패키지의 대향 표면의 에지를 지나 측방향으로 연장한다. 이러한 방법은, 제2 미소전자 패키지가 제1 미소전자 패키지의 인캡슐레이션층의 가장 위에 위치된 후에 또는 가능하게는 위치되기 전에, 디스펜싱 영역(dispensing area) 상에 언더필 재료를 침적하는 단계를 포함한다. 언더필 재료(underfill material)가 상기 인캡슐레이션층과 상기 제2 미소전자 패키지의 기판의 제1 표면 사이에 규정된 공간 내로 흐를 수 있다. 또한, 상기 디스펜싱 영역 상에 침적된 다량의 언더필이 상기 제1 미소전자 패키지와 상기 제2 미소전자 패키지의 대향 표면 사이의 공간 내로 흐를 수 있다.
일례에서, 상기 제2 미소전자 패키지는 4개의 에지 표면을 포함하며, 상기 디스펜싱 영역은 상기 제2 미소전자 패키지를 둘러싸도록 상기 4개의 에지 표면 모두를 지나 측방향으로 연장하는 상기 인캡슐레이션층의 부분에 의해 규정될 수 있다.
일례에서, 상기 제2 미소전자 패키지는 4개의 에지 표면을 포함하며, 상기 디스펜싱 영역은 상기 에지 표면 중의 2개의 인접한 에지 표면을 지나 측방향으로 연장하는 상기 인캡슐레이션층의 부분에 의해 규정될 수 있다.
일례에서, 상기 제2 미소전자 패키지는 4개의 에지 표면을 포함하며, 상기 디스펜싱 영역은 하나의 에지 표면을 지나 측방향으로 연장하는 상기 인캡슐레이션층의 부분에 의해 규정될 수 있다.
본 발명의 특징에 따른 미소전자 어셈블리를 제조하는 방법은, 예컨대 와이어 본드의 인캡슐레이션되지 않은 부분에 의해 규정되거나, 또는 인캡슐레이션되지 않은 부분과 접촉하는 제2 도전성 요소를 갖는 제1 미소전자 패키지의 단자에 대해, 제1 미소전자 패키지와 제2 미소전자 패키지의 각각의 패키지의 단자의 사이에 복수의 도전성 매스를 갖는 상태로 제1 미소전자 패키지와 제2 미소전자 패키지를 위치시키는 단계를 포함할 수 있다. 상기 제1 미소전자 패키지와 상기 제2 미소전자 패키지의 에지 표면 주위에 컴플라이언트 베젤(compliant bezel)이 조립될 수 있다. 결합하는 단계는 예컨대 각각의 제1 접촉 패드와 제2 접촉 패드를 결합하기 위해 도전성 매스를 가열하거나, 리플로우(reflow)하거나, 또는 경화함으로써 수행될 수 있다.
일례에 따른 미소전자 패키지를 제조하는 방법에서, 사전에 정해진 길이를 갖는 금속 와이어 세그먼트를 본딩 툴의 캐필러리(capillary)의 밖으로 공급될 수 있다. 상기 캐필러리의 면은 상기 금속 와이어 세그먼트를 상기 캐필러리의 외부 벽을 따르는 방향으로 위쪽으로 돌출하는 제1 부분을 갖는 형상으로 만들기 위해 형성 유닛의 제1 및 제2 표면 위에서 이동될 수 있다. 본딩 툴은 금속 와이어의 제2 부분을 기판의 제1 표면에서 노출되는 도전성 요소에 결합된 볼 본드에 본딩하도록 이용될 수 있다. 상기 금속 와이어의 제2 부분이 상기 도전성 요소를 따라 연장하도록 위치될 수 있다. 일례에서, 상기 제1 부분이 상기 제2 부분에 대하여 약 25°와 90°사이의 각도로 위치될 수 있다.
일례에 따른 미소전자 패키지를 제조하는 방법에서, 위에서 설명한 바와 같은 상기 제1 미소전자 패키지의 노출된 부분을 둘러싸는 모노리식 언더필이 형성될 수 있다. 모노리식 언더필은 상기 제1 미소전자 패키지의 단자와 이러한 패키지 아래에 있는 회로 패널 사이의 조인트를 둘러싸는 공간을 채우도록 형성될 수 있다. 모노리식 언더필을 형성하는 단계는 또한 상기 제1 미소전자 패키지 위에 배치된 상기 제2 미소전자 패키지의 단자들 사이의 조인트를 둘러싸는 공간을 채울 수 있으며, 이러한 단자는 제1 미소전자 패키지의 와이어 본드의 각각의 인캡슐레이션되지 않은 부분을 바라보고, 이 인캡슐레이션되지 않은 부분에 결합된다.
미소전자 패키지를 제조하는 방법은, 인-프로세스 유닛(in-process unit) 상의 유전체 인캡슐레이션층의 표면 위에 희생 재료층을 형성하는 단계를 포함할 수 있다. 상기 인-프로세스 유닛은 와이어 본드를 포함하며, 상기 와이어 본드가, 단부 표면과, 단부로부터 원격으로 위치되고 상기 인캡슐레이션층 내에 위치되는 베이스를 가지며, 각각의 상기 와이어 본드가 상기 베이스와 상기 단부 표면 사이에서 연장하는 에지 표면을 규정한다. 상기 인캡슐레이션층은, 상기 와이어 본드의 인캡슐레이션되지 않은 부분이 상기 인캡슐레이션층에 의해 덮여지지 않은 상기 에지 표면의 일부분 및 상기 단부 표면에 의해 규정되도록, 상기 와이어 본드의 일부분을 덮을 수 있다. 상기 희생 재료층은 상기 인캡슐레이션층에 의해 덮여지지 않은 상기 와이어 본드의 일부분을 덮을 수 있다. 상기 인캡슐레이션층에 의해 덮여지지 않은 상기 와이어 본드의 일부분이 사전에 정해진 실질적으로 균일한 높이에 도달하도록 상기 희생 재료층의 일부분 및 상기 와이어 본드의 일부분이 평탄화될 수 있다. 본 방법은 또한 상기 인캡슐레이션층으로부터 상기 희생 재료층의 임의의 나머지 부분을 제거하는 단계를 포함할 수 있다.
일례에 따른 미소전자 어셈블리를 제조하는 방법은, 기판의 도전성 요소에 결합된 와이어 본드와, 기판에 접속된 미소전자 요소의 면 상의 지점에 있는 도전성 요소를 갖는 인-프로세스 유닛을 이용하여 수행될 수 있다. 예컨대, 와이어 본드는 미소전자 요소의 배면에 접속될 수 있다. 와이어 본드의 적어도 일부분을 덮는 인캡슐레이션층을 형성한 후, 본 방법은, 상기 와이어 본드가, 기판의 도전성 요소에 결합되는 접속 비아(connection via)와 미소전자 요소의 면에 결합되는 열 비아(thermal via)로 세그먼트화되도록, 상기 인캡슐레이션층의 일부분 및 상기 와이어 본드의 일부분을 동시에 제거하는 단계를 포함할 수 있다. 상기 접속 비아 및 상기 열 비아 둘 모두가, 예컨대 제거하는 단계 후에 상기 인캡슐레이션층의 표면에서 노출되는, 상기 베이스로부터 원격으로 위치되는 단부 표면을 가질 수 있다. 상기 제거하는 단계는 또한 상기 와이어 본드의 인캡슐레이션되지 않은 부분이 상기 인캡슐레이션층에 의해 덮여지지 않은 단부 표면의 적어도 일부분에 의해 규정되도록 이루어질 수 있다.
본 발명의 특징에 따른 미소전자 패키지를 제조하는 방법은, 제1 표면 및 상기 제1 표면으로부터 원격으로 위치되는 제2 표면을 갖는 기판을 포함하는 인-프로세스 유닛 상에, 복수의 와이어 본드를 형성하는 단계를 포함할 수 있다. 미소전자 요소가 상기 기판의 제1 표면에 실장될 수 있으며, 복수의 도전성 요소가 상기 제1 표면에서 노출되어 있고, 그 중 적어도 몇몇이 상기 미소전자 요소에 전기 접속될 수 있다. 상기 와이어 본드는, 상기 도전성 요소에 결합되는 베이스와, 상기 베이스로부터 원격으로 위치되는 단부 표면을 가질 수 있다. 각각의 상기 와이어 본드는 상기 베이스와 상기 단부 표면 사이에 연장하는 에지 표면을 규정할 수 있다. 일례에서, 2개 이상의 상기 와이어 본드가 상기 도전성 요소의 개개의 도전성 요소 상에 형성될 수 있다. 상기 인-프로세스 유닛 상에 유전체 인캡슐레이션층이 형성될 수 있으며, 상기 인캡슐레이션층은 상기 와이어 본드의 일부분 및 상기 제1 표면을 적어도 부분적으로 덮도록 형성될 수 있다. 상기 와이어 본드의 인캡슐레이션되지 않은 부분이 상기 인캡슐레이션층에 의해 덮여지지 않은 단부 표면 또는 에지 표면 중의 적어도 하나의 표면의 일부분에 의해 규정된다.
본 발명의 특징에 따른 미소전자 패키지를 제조하는 방법은, 제1 표면 및 상기 제1 표면으로부터 원격으로 위치되는 제2 표면을 갖는 기판을 포함하는 인-프로세스 유닛 상에, 희생 구조체를 형성하는 단계를 포함할 수 있다. 미소전자 요소는 상기 기판의 제1 표면에 실장될 수 있다. 복수의 도전성 요소가 상기 제1 표면에서 노출되어 있고, 그 중 적어도 몇몇이 상기 미소전자 요소에 전기 접속될 수 있다. 상기 희생 구조체는 상기 도전성 요소 중의 적어도 하나를 노출시키는 개구부를 가질 수 있다. 상기 희생 구조체는, 상기 개구부에 인접하고 상기 기판의 제1 표면으로부터 원격으로 위치되는 표면을 규정할 수 있다. 상기 방법은 상기 도전성 요소에 결합되는 베이스와 상기 베이스로부터 원격으로 위치되는 단부 표면을 갖는 복수의 와이어 본드를 형성하는 단계를 포함할 수 있으며, 각각의 와이어 본드가 상기 베이스와 상기 단부 표면 사이에 연장하는 에지 표면을 규정하며, 또한 상기 개구부 외측에 있고 상기 희생 구조체의 표면에 인접해 있는 지점에서 상기 와이어 본드를 잘라내는 단계를 포함할 수 있다. 그 후, 희생 구조체가 제거될 수 있으며, 본 방법은 또한 인-프로세스 유닛 상에 유전체 인캡슐레이션층을 형성하는 단계를 더 포함할 수 있다. 인캡슐레이션층은 상기 와이어 본드의 일부분 및 상기 제1 표면을 적어도 부분적으로 덮도록 형성될 수 있다. 상기 와이어 본드의 인캡슐레이션되지 않은 부분은 상기 인캡슐레이션층에 의해 덮여지지 않은 단부 표면 또는 에지 표면 중의 적어도 하나의 표면의 일부분에 의해 규정될 수 있다.
본 발명의 특징에 따른 미소전자 패키지를 제조하는 방법은, 사전에 정해진 길이를 갖는 금속 와이어 세그먼트를 본딩 툴의 캐필러리(capillary)의 밖으로 공급하는 단계를 포함할 수 있다. 상기 캐필러리의 면은, 상기 금속 와이어 세그먼트를 상기 캐필러리의 외부 벽을 따르는 방향으로 위쪽으로 돌출하는 제1 부분을 갖는 형상으로 만들기 위해 형성 유닛의 제1 및 제2 표면 위에서 이동될 수 있다. 본딩 툴은 금속 와이어의 제2 부분을 기판의 제1 표면에서 노출되는 도전성 요소에 본딩하도록 이용될 수 있다. 상기 금속 와이어의 제2 부분이 상기 도전성 요소를 따라 연장하도록 위치될 수 있으며, 상기 제1 부분이 상기 제2 부분에 대하여 예컨대 약 25°와 90°사이의 각도로 위치된다. 상기한 단계들은 복수의 금속 와이어를 상기 기판의 복수의 도전성 요소에 본딩하기 위해 반복될 수 있다. 상기 기판의 표면 위에 위치하도록 유전체 인캡슐레이션층이 형성될 수 있다. 상기 인캡슐레이션층은 상기 와이어 본드의 일부분 및 상기 기판의 표면을 적어도 부분적으로 덮도록 형성될 수 있다. 상기 와이어 본드의 인캡슐레이션되지 않은 부분은 상기 인캡슐레이션층에 의해 덮여지지 않은 단부 표면 또는 에지 표면 중의 적어도 하나의 표면의 일부분에 의해 규정될 수 있다.
일례에서, 상기 와이어 본드의 제1 와이어 본드는 제1 신호 전기 전위를 전달하도록 적합화될 수 있고, 상기 와이어 본드의 제2 와이어 본드는 상기 제1 신호 전기 전위와는 상이한 제2 신호 전기 전위를 동시에 전달하도록 적합화된다.
일례에서, 상기 방법은 미소전자 요소를 기판에 실장하고 전기적으로 상호접속하는 단계를 포함할 수 있으며, 또한 미소전자 요소를 와이어 본드의 적어도 몇몇과 전기적으로 상호접속하는 단계를 포함할 수 있다.
일례에서, 기판은 회로 패널이어도 된다. 일례에서, 기판은 리드 프레임이어도 되며, 상기 방법은 미소전자 요소를 리드 프레임에 실장하고 전기적으로 상호접속하는 단계를 포함할 수 있으며, 미소전자 요소가 와이어 본드의 적어도 몇몇과 전기적으로 상호접속될 수 있다.
일례에서, 기판은 제1 미소전자 요소이어도 된다. 상기 방법은 제2 미소전자 요소를 제1 미소전자 요소에 실장하고 전기적으로 상호접속하는 단계를 포함할 수 있다. 상기 방법은 또한 제2 미소전자 요소를 제1 미소전자 요소를 통해 와이어 본드의 적어도 몇몇과 전기적으로 상호접속하는 단계를 포함할 수 있다.
일례에서, 금속 와이어 세그먼트는 제1 금속 와이어 세그먼트이어도 된다. 상기 방법은, 위쪽으로 돌출하는 부분을 형성한 후, (ⅰ) 제1 금속 와이어 세그먼트와 일체로 되는 제2 금속 와이어 세그먼트를 밖으로 공급하는 단계와, (ⅱ) 상기 제2 금속 와이어 세그먼트를 상기 캐필러리의 외부 벽을 따라 위쪽으로 돌출하는 제2 부분을 갖는 형상으로 만들기 위해 형성 유닛의 제3 표면 위에서 캐필러리의 면을 이동시키는 단계를 포함할 수 있다. 일례에서, 제2 부분은 금속 와이어의 제3 부분에 의해 위쪽으로 돌출하는 제1 부분에 접속될 수 있다.
이러한 예에서, 초기의 인캡슐레이션층이 형성될 수 있으며, 그리고나 초기 인캡슐레이션층의 적어도 일부분이, 인캡슐레이션층을 형성하고 와이어 본드의 인캡슐레이션되지 않은 부분을 규정하도록 리세스될 수 있다. 일례에서, 리세스하는 단계는 초기 인캡슐레이션층을 레이저 어블레이션(laser ablation)하는 단계를 포함한다. 일례에서, 리세스하는 단계는 초기 인캡슐레이션층을 습식 어블레이션(wet ablation)하는 단계를 포함한다.
일례에서, 상기 방법은 인캡슐런트와 몰드의 플레이트 사이의 임시 필름과 함께 인캡슐레이션층을 몰딩하는 단계를 포함할 수 있다. 와이어 본드는 임시 필름 내로 연장될 수 있다. 임시 필름은 와이어 본드의 인캡슐레이션되지 않은 부분을 노출시키기 위해 제거될 수 있다.
일례에서, 상기 방법은 임시 필름의 연속적인 시트의 일부분을 몰드 플레이트에 입히는 단계를 포함할 수 있다. 상기 방법은 적어도 부분적으로 몰드 플레이트에 의해 규정된 캐비티에 인캡슐레이션층을 형성할 수 있다. 그 후, 임시 필름의 현재 부분은 임시 필름의 연속적인 시트의 또 다른 부분으로 대체될 수 있다.
일례에서, 인캡슐레이션층을 형성한 후, 상기 방법은 와이어 본드의 인캡슐레이션되지 않은 부분과 접촉하는 제2 도전성 요소를 형성하는 단계를 포함할 수 있다.
일례에서, 제2 도전성 요소를 형성하는 단계는 와이어 본드의 인캡슐레이션되지 않은 부분 상에 전기 도전성 재료를 침적하는 단계를 포함할 수 있다.
일례에서, 제2 도전성 요소를 형성하는 단계는 와이어 본드의 인캡슐레이션되지 않은 부분 상에 금속층을 플레이팅하는 단계를 포함할 수 있다.
일례에서, 제2 도전성 요소를 형성하는 단계는 와이어 본드의 인캡슐레이션되지 않은 부분 상에 전기 도전성 페이스트(paste)를 침적하는 단계를 포함할 수 있다.
일례에서, 전기 도전성 재료를 침적하는 단계는 와이어 본드의 인캡슐레이션되지 않은 부분 상에 디스펜싱(dispensing), 스텐실링(stenciling), 스크린 프린팅, 또는 스프레잉(spraying) 중의 적어도 하나를 행하는 단계를 포함할 수 있다.
일실시예에서, 캐필러리의 외부 벽은 실질적으로 수직을 이룰 수 있다. 형성 유닛의 제2 표면 위에서 캐필러리의 면을 이동시키는 단계는, 금속 와이어 세그먼트의 제1 부분이 제2 부분에 대해 약 80°와 90°사이로 되도록 수행될 수 있다.
일례에서, 도전성 요소의 각각의 도전성 요소 상에 2개 이상의 와이어 본드가 형성될 수 있다.
일례에서, 캐필러리는, 금속 와이어 세그먼트가 공급되는 개구부와, 개구부 주위에서부터 외부 벽으로 형성된 에지까지 연장하는 전면 벽을 규정할 수 있다. 전면은 에지에 인접한 상승 부분을 규정할 수 있다. 단계 (b) 동안, 상승 부분은 제1 부분에 근접한 지점에서 금속 와이어 내로 프레스될 수 있다.
일례에서, 인캡슐레이션층은 주표면 및 상기 주표면에 대해 각을 이루는 정렬 표면을 포함하도록 형성될 수 있다. 와이어 본드의 적어도 하나의 인캡슐레이션되지 않은 부분이 주표면 및 인캡슐레이션되지 않은 부분에 근접한 지점에서 주표면과 교차하는 정렬 표면 상에 위치될 수 있다. 이러한 경우, 정렬 표면은 정렬 표면 위에 배치된 전기 도전성 돌기를 와이어 본드의 인캡슐레이션되지 않은 부분 쪽으로 안내하도록 구성될 수 있다.
일례에서, 인캡슐레이션층은 코너 영역을 규정하도록 형성될 수 있고, 또한 코너 영역 내에 위치되고 주표면보다 기판에 더 멀리 위치되는 적어도 하나의 부표면을 포함하도록 형성될 수 있으며, 정렬 표면이 부표면과 주표면 사이에 연장한다.
일례에서, 인캡슐레이션층의 주표면은 기판의 제1 영역 위에 위치하는 제1 주표면이며, 인캡슐레이션층은, 제2 영역 위에 위치하고 주표면보다 기판에 가깝게 위치되는 제2 주표면을 규정하도록 형성될 수 있다. 정렬 표면은 부표면과 주표면 사이에 연장할 수 있다.
일례에서, 제2 부분을 도전성 요소에 본딩한 후에 금속 와이어의 제2 부분 위에 연장하도록 볼 본드가 형성될 수 있다.
본 발명의 특징에 따른 방법은 제2 미소전자 패키지를 본 발명의 특징에 따라 구성된 제1 미소전자 패키지와 정렬하는 단계를 포함할 수 있다. 제2 미소전자 패키지는, 접촉 패드가 위에 노출되어 있는 제1 표면을 규정하는 기판과, 접촉 패드에 결합되는 도전성 매스를 포함할 수 있다. 제2 미소전자 패키지는 정렬 표면 및 적어도 하나의 와이어 본드의 적어도 단부 표면과 접촉하게 되도록 솔더 볼 중의 적어도 하나를 이동시킴으로써 제1 미소전자 패키지와 정렬될 수 있다. 도전성 매스는 와이어 본드의 인캡슐레이션되지 않은 부분의 각각의 인캡슐레이션되지 않은 부분과 도전성 매스를 결합하기 위해 가열되거나, 리플로우되거나, 또는 경화될 수 있다.
본 발명의 특징에 따른 방법은, 제2 미소전자 패키지 위에 제1 미소전자 패키지를 위치시키는 단계를 포함하며, 제1 미소전자 패키지는 단자가 위에 노출되어 있는 제1 표면을 갖는 기판을 포함하며, 단자는 제1 표면으로부터 멀어지도록 돌출하는 결합 요소를 포함한다.
제2 미소전자 패키지는, 제1 영역 및 제2 영역을 갖고, 또한 제1 표면 및 상기 제1 표면으로부터 원격으로 위치되어 있는 제2 표면을 갖는 기판을 포함할 수 있다. 하나 이상의 미소전자 요소가 상기 제1 영역 내의 상기 제1 표면 위에 위치할 수 있다. 전기 도전성 요소가 상기 제2 영역 내의 상기 기판의 제1 표면 및 제2 표면 중의 적어도 하나에서 노출될 수 있고, 상기 전기 도전성 요소의 적어도 몇몇이 상기 하나 이상의 미소전자 요소와 전기 접속될 수 있다. 에지 표면을 규정하는 와이어 본드는 도전성 요소의 각각의 도전성 요소에 본딩된 베이스를 가질 수 있다. 상기 베이스는 상기 도전성 요소를 따라 연장하는 상기 에지 표면의 제1 부분을 포함하고, 상기 에지 표면의 각각의 제2 부분이 상기 제1 부분에 대하여 25°와 90°사이의 각도로 된다. 상기 와이어 본드는, 상기 기판으로부터 원격으로 위치되고 또한 상기 베이스로부터 원격으로 위치되어 있는 단부를 가질 수 있다. 유전체 인캡슐레이션층은 상기 제1 표면 또는 상기 제2 표면 중의 적어도 하나로부터 연장할 수 있으며, 상기 인캡슐레이션층에 의해 덮여지는 상기 와이어 본드의 일부분이 상기 인캡슐레이션층에 의해 서로 분리되도록 상기 와이어 본드의 일부분을 덮을 수 있으며, 상기 인캡슐레이션층은 상기 기판의 적어도 제2 영역 위에 위치한다. 상기 와이어 본드의 인캡슐레이션되지 않은 부분은 상기 인캡슐레이션층에 의해 덮여지지 않은 상기 와이어 본드의 부분에 의해 규정될 수 있다. 상기 인캡슐레이션되지 않은 부분은 상기 단부를 포함할 수 있다. 결합 요소는 예컨대 제2 미소전자 패키지의 인캡슐레이션되지 않은 와이어 본드 부분과 결합하도록 가열되거나, 경화되거나, 리플로우될 수 있다.
일례에서, 상기 방법은, 제1 미소전자 패키지와 제2 미소전자 패키지의 대향 표면 사이에 규정된 공간을 채우고, 제1 미소전자 패키지의 단자와 제2 미소전자 패키지의 인캡슐레이션되지 않은 와이어 본드 부분 사이의 도전성 돌기를 둘러싸는 언더필을 형성하는 단계를 더 포함할 수 있다.
본 발명의 특징에 따른 미소전자 패키지는, 제1 영역 및 제2 영역을 갖고, 또한 제1 표면 및 상기 제1 표면으로부터 원격으로 위치되어 있는 제2 표면을 갖는 기판을 포함할 수 있다. 미소전자 요소가 상기 제1 영역 내와 같은 상기 제1 표면 위에 위치할 수 있다. 전기 도전성 요소가 상기 제2 영역 내의 상기 기판의 제1 표면 및 제2 표면 중의 적어도 하나에서 노출될 수 있다. 상기 전기 도전성 요소의 적어도 몇몇이 하나 이상의 미소전자 요소와 전기 접속될 수 있다. 와이어 본드는 에지 표면을 규정하며, 도전성 요소의 각각의 도전성 요소에 본딩된 베이스를 갖는다. 상기 베이스는 상기 도전성 요소를 따라 연장하는 상기 에지 표면의 제1 부분을 포함하고, 상기 에지 표면의 각각의 제2 부분이 상기 제1 부분에 대하여 예컨대 25°와 90°사이와 같은 각도를 이룬다. 상기 와이어 본드는, 상기 기판으로부터 원격으로 위치되고 또한 상기 베이스로부터 원격으로 위치되어 있는 단부를 가질 수 있다. 유전체 인캡슐레이션층은 상기 제1 표면 또는 상기 제2 표면 중의 적어도 하나로부터 연장할 수 있으며, 상기 와이어 본드의 일부분을 덮을 수 있다. 상기 인캡슐레이션층에 의해 덮여지는 상기 와이어 본드의 일부분은 상기 인캡슐레이션층에 의해 서로 분리될 수 있다. 상기 인캡슐레이션층은 상기 기판의 제2 영역 위에 위치할 수도 있고, 마찬가지로 제1 영역 또는 또 다른 영역 위에 위치할 수도 있다. 상기 와이어 본드의 인캡슐레이션되지 않은 부분은 상기 인캡슐레이션층에 의해 덮여지지 않은 상기 와이어 본드의 부분에 의해 규정될 수 있다. 상기 인캡슐레이션되지 않은 부분은, 예컨대 도전성 요소로부터 원격으로 위치되는 와이어 본드의 단부와 같은, 와이어 본드의 단부를 포함할 수 있다.
일례에서, 에지 표면의 제1 부분과 제2 부분 사이의 각도는 45°와 90°사이이어도 된다. 예컨대, 와이어 본드의 제1 와이어 본드는 제1 신호 전기 전위를 전달하도록 구성되는 것과 같이 적합화되고, 상기 와이어 본드의 제2 와이어 본드는 상기 제1 신호 전기 전위와는 상이한 제2 신호 전기 전위를 동시에 전달하도록 구성되는 것과 같이 적합화된다.
각각의 와이어 본드는 베이스와 단부 사이에 연장하는 에지 표면을 가질 수 있다. 와이어 본드의 인캡슐레이션되지 않은 부분은 와이어 본드의 단부 및 인캡슐레이션층에 의해 덮여지지 않은 단부에 인접한 에지 표면의 일부분에 의해 규정된다.
적어도 몇몇의 와이어 본드의 단부는 테이퍼된 팁을 포함할 수 있다. 일례에서, 테이퍼된 팁은 와이어 본드의 원통형부의 축으로부터 방사상으로 오프셋되는 중심(centroid)을 가질 수 있다.
일례에서, 인캡슐레이션되지 않은 부분은 그 위에 본딩 툴 마크를 가질 수 있다.
일례에서, 와이어 본드의 적어도 몇몇의 인캡슐레이션되지 않은 부분의 각각은 볼 형상부를 포함한다. 각각의 볼 형상부는 이러한 와이어 본드의 원통형부와 일체로 될 수 있다. 각각의 볼 형상부와 각각의 원통형부는 적어도 기본적으로 구리, 구리 합금 또는 금을 포함하는 코어를 갖는다.
일례에서, 볼 형상부는 이 볼 형상부와 일체로 되는 원통형부의 직경보다 큰 직경을 가질 수 있다. 이러한 예 또는 다른 예에서, 볼 형상부와 일체로 되는 원통형부는 인캡슐레이션층에 완전히 덮여질 수 있다. 일례에서, 볼 형상부는 인캡슐레이션층에 의해 부분적으로 덮여질 수 있다.
일례에서, 산화 보호층이 와이어 본드의 인캡슐레이션되지 않은 부분의 적어도 몇몇과 접촉할 수 있다.
일례에서, 와이어 본드의 적어도 몇몇은 1차 금속의 코어와, 1차 금속 위에 위치하는 1차 금속과는 상이한 제2 금속을 포함하는 금속성 마무리를 갖는다. 일례에서, 금속성 마무리는 팔라듐을 포함할 수 있다.
일례에서, 와이어 본드의 적어도 몇몇은 1차 금속 위에 위치하는 니켈의 층 및 니켈의 층 위에 위치하는 금 또는 은의 층과 함께 1차 금속으로 형성될 수 있다. 일례에서, 1차 금속은 금 또는 구리 중의 하나일 수 있다.
일례에서, 도전성 요소는 제1 도전성 요소이어도 되며, 미소전자 패키지는 와이어 본드의 인캡슐레이션되지 않은 부분에 전기 접속되는 복수의 제2 도전성 요소를 더 포함한다. 제2 도전성 요소는 제1 도전성 요소와 접촉하지 않도록 배치될 수 있다.
일례에서, 제2 도전성 요소는 기본적으로 단일 금속을 포함하는 모노리식 금속층을 포함할 수 있다. 일례에서, 단일 금속은 니켈, 금, 구리, 팔라듐 또는 은 중의 하나이어도 된다.
일례에서, 제2 도전성 요소는 와이어 본드의 인캡슐레이션되지 않은 부분과 접촉하는 도전성 페이스트를 포함할 수 있다.
일례에서, 와이어 본드 중의 적어도 하나의 와이어 본드의 단부는, 적어도 복수의 도전성 요소의 인접한 도전성 요소들 간의 최소 피치, 또는 100 미크론 중의 하나와 동일한 거리로 자신의 베이스로부터 기판의 제1 표면에 평행한 방향으로 변위될 수 있다.
일례에서, 와이어 본드 중의 적어도 하나는 베이스와 인캡슐레이션되지 않은 부분 사이에 하나 이상의 곡선부를 포함한다.
일례에서, 하나 이상의 와이어 본드의 곡선부는 베이스 및 인캡슐레이션되지 않은 부분으로부터 원격으로 위치될 수 있다.
일례에서, 하나 이상의 와이어 본드의 인캡슐레이션되지 않은 부분은 미소전자 요소의 주표면 위에 위치할 수 있다.
일례에서, 와이어 본드의 베이스는 복수의 와이어 본드의 각각의 인접한 베이스들 간의 제1 최소 피치를 갖는 제1 패턴의 위치에 배치될 수 있으며, 와이어 본드의 인캡슐레이션되지 않은 부분은 복수의 와이어 본드의 각각의 인접한 인캡슐레이션되지 않은 부분들 사이의 제2 최소 피치를 갖는 제2 패턴의 위치에 배치될 수 있으며, 제2 최소 피치가 제1 피치보다 크다.
일례에서, 하나 이상의 미소전자 요소는 제1 영역 내의 제1 표면 위에 위치하는 제1 및 제2 미소전자 요소를 포함할 수 있으며, 도전성 요소의 적어도 몇몇이 제1 미소전자 요소와 접속된다. 일례에서, 적어도 몇몇의 도전성 요소는 제2 미소전자 요소와 접속될 수 있다. 특정한 예에서, 제1 미소전자 요소 및 제2 미소전자 요소는 미소전자 패키지 내에서 서로 전기 접속된다.
일례에서, 제1 도전성 요소 중의 하나 이상이 그 도전성 요소에 결합된 2개 이상의 와이어 본드를 가질 수 있다.
본 발명의 특징에 따른 미소전자 어셈블리는 제1 미소전자 패키지를 포함할 수 있다. 제1 미소전자 패키지는, 제1 영역 및 제2 영역을 갖고, 또한 제1 표면 및 상기 제1 표면으로부터 원격으로 위치되어 있는 제2 표면을 갖는 기판을 포함할 수 있다. 하나 이상의 미소전자 요소가 상기 제1 영역 내의 상기 제1 표면 위에 위치할 수 있다. 전기 도전성 요소가 상기 제2 영역 내의 상기 기판의 제1 표면 및 제2 표면 중의 적어도 하나에서 노출될 수 있다. 상기 전기 도전성 요소의 적어도 몇몇이 하나 이상의 미소전자 요소와 전기 접속될 수 있다. 에지 표면을 규정하는 와이어 본드는, 도전성 요소의 각각의 도전성 요소에 본딩된 베이스를 갖는다. 상기 베이스는 상기 도전성 요소를 따라 연장하는 상기 에지 표면의 제1 부분을 포함하고, 상기 에지 표면의 각각의 제2 부분이 상기 제1 부분에 대하여 예컨대 25°와 90°사이와 같은 각도를 이루며 연장한다. 상기 와이어 본드는, 상기 기판으로부터 원격으로 위치되고 또한 상기 베이스로부터 원격으로 위치되어 있는 단부를 가질 수 있다. 유전체 인캡슐레이션층은 상기 제1 표면 또는 상기 제2 표면 중의 적어도 하나로부터 연장할 수 있으며, 와어어 본드의 덮여진 부분이 인캡슐레이션층에 의해 서로 분리되도록 상기 와이어 본드의 일부분을 덮을 수 있다. 상기 인캡슐레이션층은 상기 기판의 적어도 제2 영역 위에 위치할 수 있다. 상기 와이어 본드의 인캡슐레이션되지 않은 부분은 상기 인캡슐레이션층에 의해 덮여지지 않은 상기 와이어 본드의 부분에 의해 규정될 수 있다. 상기 인캡슐레이션되지 않은 부분은 단부를 포함할 수 있다.
본 발명의 이러한 특징은 제2 미소전자 패키지를 포함할 수 있으며, 상기 제2 미소전자 패키지는, 제2 미소전자 요소와, 상기 제2 미소전자 요소에 전기 접속되고, 제2 미소전자 패키지의 표면에서 노출되는 단자를 포함한다. 복수의 도전성 돌기가 와이어 본드의 인캡슐레이션되지 않은 부분의 적어도 몇몇을 제2 미소전자 패키지의 단자의 각각의 단자에 전기 접속할 수 있다.
일례에서, 제1 미소전자 패키지의 인캡슐레이션층은 주표면 및 상기 주표면으로부터 멀어지도록 위쪽으로 경사지는 경사 표면을 가질 수 있다. 와이어 본드의 적어도 하나의 인캡슐레이션되지 않은 부분은 주표면 상에 위치될 수 있으며, 정렬 표면은 주표면에 근접하고 와이어 본드의 적어도 하나의 인캡슐레이션되지 않은 부분에 근접한 위치까지 연장할 수 있다. 이러한 경우, 와이어 본드의 적어도 하나의 인캡슐레이션되지 않은 부분에 접속하는 도전성 돌기는 정렬 표면과 접촉할 수 있다.
일례에서, 제1 미소전자 패키지와 제2 미소전자 패키지의 대향 표면들 사이 및 복수의 도전성 돌기의 각각의 인접한 도전성 돌기들 사이에 규정된 공간 내에 언더필이 배치될 수 있다.
도 1은 본 발명의 실시예에 따른 미소전자 패키지를 도시하는 단면도이다.
도 2는 도 1의 미소전자 패키지의 평면도이다.
도 3은 도 1에 도시된 실시예의 변형예에 따른 미소전자 패키지를 도시하는 단면도이다.
도 4는 도 1에 도시된 실시예의 변형예에 따른 미소전자 패키지를 도시하는 단면도이다.
도 5a는 도 1에 도시된 실시예의 변형예에 따른 미소전자 패키지를 도시하는 단면도이다.
도 5b는 본 발명의 실시예에 따른 와이어 본드의 인캡슐레이션되지 않은 부분(unencapsulated portion) 상에 형성된 도전성 요소를 도시하는 부분 단면도이다.
도 5c는 도 5b에 도시된 실시예의 변형예에 따른 와이어 본드의 인캡슐레이션되지 않은 부분 상에 형성된 도전성 요소를 도시하는 부분 단면도이다.
도 5d는 도 5b에 도시된 실시예의 변형예에 따른 와이어 본드의 인캡슐레이션되지 않은 부분 상에 형성된 도전성 요소를 도시하는 부분 단면도이다.
도 6은 전술한 실시예 중의 하나 이상의 실시예에 따른 미소전자 패키지와 이 패키지에 전기 접속되는 추가의 미소전자 패키지 및 회로 패널을 포함하는 미소전자 어셈블리를 예시하는 단면도이다.
도 7은 본 발명의 실시예에 따른 미소전자 패키지를 예시하는 평면도이다.
도 8은 본 발명의 실시예에 따른 미소전자 패키지를 예시하는 부분 평면도이다.
도 9는 본 발명의 실시예에 따른 리드 프레임 타입 기판을 포함하는 미소전자 패키지를 예시하는 평면도이다.
도 10은 도 9에 도시된 미소전자 패키지의 대응하는 단면도이다.
도 11은 도 6에 도시된 실시예의 변형예에 따른 함께 전기 접속되고 언더필(underfill)로 강화된 복수의 미소전자 패키지를 포함하는 미소전자 어셈블리의 단면도이다.
도 12는 제1 콤포넌트의 와이어 본드와 이 제1 콤포넌트에 부착된 제2 콤포넌트의 솔더 매스 사이에 본드를 갖는 어셈블리를 나타내는 사진 이미지이다.
도 13a는 본 발명의 실시예에 따른 미소전자 패키지에서의 와이어 본드 비아를 예시하는 부분 단면도이다.
도 13b는 본 발명의 실시예에 따른 미소전자 패키지에서의 와이어 본드 비아를 예시하는 부분 단면도이다.
도 13c는 도 13b에 도시된 실시예에 따른 미소전자 패키지에서의 와이어 본드 비아를 예시하는 부분 단면도이다.
도 13d는 본 발명의 실시예에 따른 미소전자 패키지에서의 와이어 본드 비아를 예시하는 부분 단면도이다.
도 13e는 도 13d에 도시된 실시예에 따른 미소전자 패키지에서의 와이어 본드 비아를 예시하는 부분 단면도의 확대도이다.
도 13f는 본 발명의 실시예에 따른 미소전자 패키지에서의 와이어 본드 비아를 예시하는 부분 단면도이다.
도 14는 본 발명의 실시예에 따른 도전성 요소에 와이어 세그먼트를 본딩하기 전에 금속 와이어 세그먼트를 형성하는 방법의 단계들을 예시하는 도면이다.
도 15는 도 14에 도시된 바와 같은 방법 및 이러한 방법에 사용하기에 적합한 형성 유닛을 추가로 도시하는 도면이다.
도 16은 본 발명의 실시예에 따라 형성된 와이어 본드를 예시하는 평면도이다.
도 17은 본 발명의 실시예에 따른 도전성 요소에 와이어 세그먼트를 본딩하기 전에 금속 와이어 세그먼트를 형성하는 방법에서의 단계들을 도시하는 도면이다.
도 18 및 도 19는 본 발명의 실시예에 따른 미소전자 패키지의 인캡슐레이션층을 형성하는 방법에서의 하나의 단계와 그 단계에 후속하는 또 다른 단계를 도시하는 단면도이다.
도 20은 도 19에 따른 단계를 추가로 예시하는 확대 단면도이다.
도 21은 본 발명의 실시예에 따른 미소전자 패키지의 인캡슐레이션층을 제조하는 단계를 예시하는 단면도이다.
도 22는 도 21에 도시된 단계에 후속하는 미소전자 패키지의 인캡슐레이션층을 제조하는 단계를 예시하는 단면도이다.
도 23a 및 도 23b는 또 다른 실시예에 따른 와이어 본드를 예시하는 부분 단면도이다.
도 24a 및 도 24b는 다른 실시예에 따른 미소전자 패키지의 단면도이다.
도 25a 및 도 25b는 다른 실시예에 따른 미소전자 패키지의 단면도이다.
도 26은 또 다른 실시예에 따른 미소전자 패키지의 단면도이다.
도 27a 내지 도 27c는 다른 실시예에 따른 미소전자 패키지의 실시예의 예들을 도시하는 단면도이다.
도 28a 내지 도 28d는 개시 발명의 실시예에 따른 미소전자 어셈블리를 형성하는 단계들 동안의 미소전자 패키지의 다양한 실시예들을 도시하는 도면이다.
도 29는 개시 발명의 실시예에 따른 미소전자 어셈블리를 형성하는 단계들 동안의 미소전자 패키지의 또 다른 실시예를 도시하는 도면이다.
도 30a 내지 도 30c는 개시 발명의 또 다른 실시예에 따른 미소전자 어셈블리를 형성하는 단계들 동안의 미소전자 패키지의 실시예를 도시하는 도면이다.
도 31a 내지 도 31c는 개시 발명의 또 다른 실시예에 따른 미소전자 어셈블리를 형성하는 단계들 동안의 미소전자 패키지의 실시예를 도시하는 도면이다.
도 32a 및 도 32b는 본 발명의 또 다른 실시예에 따른 방법의 다양한 단계에서의 다양한 와이어 본드 비아를 형성하는데 사용될 수 있는 기계의 일부분을 도시하는 도면이다.
도 33은 본 발명의 또 다른 실시예에 따른 방법에 따른 다양한 와이어 본드 비아를 형성하는데 사용될 수 있는 기계의 일부분을 도시하는 도면이다.
도 34a 내지 도 34c는 본 발명의 실시예에 따른 와이어 본드를 구성하는 방법에 사용될 수 있는 기기의 다양한 형태를 도시하는 도면이다.
도 35는 본 발명의 또 다른 실시예에 따른 방법에 따른 다양한 와이어 본드 비아를 형성하는데 사용될 수 있는 기계의 일부분을 도시하는 도면이다.
도 36은 본 발명의 또 다른 실시예에 따른 방법에 따른 다양한 와이어 본드 비아를 형성하는데 사용될 수 있는 기계의 일부분을 도시하는 도면이다.
도 37a 내지 도 37d는 본 발명의 실시예에 따른 미소전자 패키지를 제조하는 단계들을 예시하는 단면도이다.
도 38a 및 도 38b는 본 발명의 또 다른 실시예에 따른 미소전자 패키지를 제조하는 단계들을 예시하는 단면도이다.
도 39a 내지 도 39c는 본 발명의 또 다른 실시예에 따른 미소전자 패키지를 제조하는 단계들을 예시하는 단면도이다.
도 40은 본 발명의 실시예에 따른 미소전자 패키지를 도시하는 도면이다.
도 41 내지 도 44는 본 발명의 실시예에 따른 미소전자 패키지의 다양한 제조 단계들 동안의 미소전자 패키지를 도시하는 도면이다.
유사한 특징부를 나타내기 위해 유사한 도면 부호가 사용되어 있는 도면을 참조하면, 도 1에는 본 발명의 실시예에 따른 미소전자 어셈블리(10)가 도시되어 있다. 도 1의 실시예는 컴퓨터 또는 기타 전자 어플리케이션에서 사용되는 반도체칩 어셈블리와 같은 패키징된 미소전자 요소의 형태의 미소전자 어셈블리이다.
도 1의 미소전자 어셈블리(10)는 제1 표면(14) 및 제2 표면(16)을 갖는 기판(12)을 포함한다. 기판(12)은 통상적으로 실질적으로 평탄한 유전체 요소의 형태이다. 유전체 요소는 시트형이어도 되고 또한 얇아도 된다. 특정 실시예에서, 유전체 요소는 반드시 이러한 것으로 한정되지는 않지만 폴리이미드, 폴리테트라플루오로에틸렌("PTFE"), 에폭시, 에폭시-글래스, FR-4, BT 수지, 열가소성 수지(thermoplastic), 열경화성 플라스틱 재료(thermoset plastic material)와 같은 유기 유전체 재료 또는 복합 유전체 재료의 하나 이상의 층을 포함할 수 있다. 기판은 회로 패널, 예컨대 회로 기판과의 추가의 전기적 상호접속을 위한 단자를 갖는 패키지의 기판이어도 된다. 이와 달리, 기판은 회로 패널 또는 회로 보드이어도 된다. 기판의 일례에서, 기판은 듀얼-인라인 메모리 모듈(DIMM)의 모듈 보드이어도 된다. 또 다른 변형예에서, 기판은 예컨대 집적회로 등의 형태의 복수의 능동 소자를 구현하는 반도체칩이어도 되거나 또는 이러한 반도체칩을 포함하는 포함하는 것과 같은 미소전자 요소일 수 있다.
제1 표면(14) 및 제2 표면(16)은 서로 실질적으로 평행한 것이 바람직하고, 기판(12)의 두께를 규정하는 표면(14, 16)에 직각을 이루는 거리로 떨어져 이격되어 있다. 기판(12)의 두께는 제공된 어플리케이션에 대해 전반적으로 수용 가능한 두께의 범위 내에 있는 것이 바람직하다. 실시예에서, 제1 표면(14)과 제2 표면(16) 간의 거리는 약 25 내지 500 ㎛ 사이이다. 본 발명에 대한 설명을 위해, 제1 표면(14)은 제2 표면(16)의 반대쪽에 위치되거나 또는 제2 표면(16)으로부터 이격되어 있는 것으로서 기술될 수 있다. 이러한 설명뿐만 아니라 이러한 요소의 수직 또는 수평 위치를 언급하는 본 명세서에서 사용된 요소의 상대적 위치에 대한 임의의 다른 설명은, 예시를 위해 단지 도면 내에서의 요소의 위치에만 해당하는 것이며, 이러한 것으로 한정하는 것은 아니다.
바람직한 실시예에서, 기판(12)은 제1 영역(18) 및 제2 영역(20)으로 분할되는 것으로서 고려된다. 제1 영역(18)은 제2 영역(20) 내에 놓여 있으며, 기판(12)의 중앙부를 포함하고, 기판의 중앙부로부터 외측으로 연장한다. 제2 영역(20)은 실질적으로 제1 영역(18)을 둘러싸고, 제1 영역으로부터 기판(12)의 외곽 에지 쪽으로 외측으로 연장한다. 본 실시예에서, 기판 자체의 특정한 특성에 의해 2개의 영역으로 물리적으로 분할되는 것은 아니고, 이들 영역은 이들 영역에 대한 취급 또는 이들 영역에 적용되거나 이들 영역에 포함되는 특징부에 대한 본 명세서에서의 설명을 위해 경계가 표시된 것이다.
미소전자 요소(22)는 제1 영역(18) 내의 기판(12)의 제1 표면(14)에 실장될 수 있다. 미소전자 요소(22)는 반도체칩 또는 또 다른 필적할만한 디바이스이어도 된다. 도 1의 실시예에서, 미소전자 요소(22)는 종래의 방식 또는 "페이스-업(face-up)" 방식으로 알려진 방식으로 제1 표면(14)에 실장된다. 이러한 실시예에서, 미소전자 요소(22)를 제1 표면(14)에서 노출되어 있는 복수의 도전성 요소(28) 중의 몇몇에 전기 접속하기 위해 와이어 리드(24)가 이용될 수 있다. 와이어 리드(24)는 도전성 요소(28)에 접속되는 기판(12) 내의 트레이스(도시하지 않음) 또는 기타 도전성 특징부에 결합될 수 있다.
도전성 요소(28)는 기판(12)의 제1 표면(14)에서 노출되어 있는 각각의 "컨택" 또는 패드(30)를 포함한다. 본 설명에서 사용된 바와 같이, 전기 도전성 요소가 유전체 구조물을 갖는 또 다른 요소의 표면에서 "노출되어 있는" 것으로서 설명되는 때에, 이것은 전기 도전성 구조물이 유전체 구조물의 외측으로부터 유전체 구조물의 표면을 향하여 유전체 구조물의 표면에 직각을 이루는 방향으로 이동하는 이론 상의 점과의 접촉에 이용할 수 있다는 것을 나타낸다. 그러므로, 유전체 구조물의 표면에서 노출되어 있는 단자 또는 기타 도전성 구조물은 이러한 표면으로부터 돌출할 수도 있거나, 이러한 표면과 동평면을 이룰 수도 있거나, 또는 이러한 표면에 대하여 리세스되고, 유전체의 구멍 또는 오목한 부분을 통해 노출될 수도 있다. 도전성 요소(28)는 기판(12)의 제1 표면(14)에서 패드(30)가 노출되어 있는 평탄하고 얇은 요소이어도 된다. 일실시예에서, 도전성 요소(28)는 실질적으로 원형일 수 있고, 트레이스(도시하지 않음)에 의해 서로 간에 또는 미소전자 요소(22)에 상호접속될 수 있다. 도전성 요소(28)는 적어도 기판(12)의 제2 영역(20) 내에 형성될 수 있다. 이에 부가하여, 특정 실시예에서, 도전성 요소(28)는 또한 제1 영역(18) 내에 형성될 수 있다. 이러한 배열은 미소전자 요소(122)(도 3) 상의 컨택이 미소전자 요소(122) 아래에 위치되는 솔더 범프(126) 등에 의해 제1 영역(118) 내에서 도전성 요소(128)에 접속될 수 있는 "플립-칩" 구성으로서 알려져 있는 구성으로 미소전자 요소(122)를 기판(112)에 실장할 때에 특히 유용하다. 실시예에서, 도전성 요소(28)는 구리, 금, 니켈, 또는 구리, 금, 니켈 또는 이들의 조합 중의 하나 이상을 포함하는 다양한 합금을 포함한 이러한 어플리케이션에 수용 가능한 기타 재료와 같은 고체 상태의 금속 재료로 형성된다.
도전성 요소(28) 중의 적어도 몇몇은 기판(12)의 제2 표면(16)에서 노출되어 있는 도전성 패드와 같은 대응하는 제2 도전성 요소(40)에 상호접속될 수 있다. 이러한 상호접속은 기판(12)에 형성된 비아(41)를 이용하여 완성될 수 있으며, 이러한 비아는 도전성 요소(28, 40)와 동일한 재료일 수 있는 도전성 금속으로 라이닝되거나 채워질 수 있다. 필요한 경우, 도전성 요소(40)는 기판(12) 상의 트레이스에 의해 추가로 상호접속될 수 있다.
미소전자 어셈블리(10)는 도전성 요소(28)의 패드(30) 상에와 같은 도전성 요소(28)의 적어도 몇몇에 결합되는 복수의 와이어 본드(32)를 추가로 포함한다. 와이어 본드(32)는 와이어 본드의 에지 표면(37)의 일부분을 따라 도전성 요소(28)에 본딩된다. 이러한 본딩의 예는 스티치 본딩(stitch bonding), ?지 본딩(wedge bonding) 등을 포함한다. 아래에 더욱 상세하게 설명되는 바와 같이, 와이어 본딩 툴은 와이어 본딩 툴의 캐필러리로부터 도전성 요소(28)까지 연장하는 와이어의 세그먼트를 스티치 본딩하면서 캐필러리에서의 와이어의 공급부로부터 와이어의 스티치 본딩된 단부를 절단하도록 이용될 수 있다. 와이어 본드는 자신의 각각의 "베이스"(34)에서 도전성 요소(28)에 스티치 본딩된다. 이 후, 이러한 스티치 본딩된 와이어 본드(32)의 "베이스"(34)는 도전성 요소(28)와의 조인트를 형성하는 와이어 본드의 위치를 지칭한다. 이와 달리, 와이어 본드는 볼 본드를 이용하여 도전성 요소의 적어도 몇몇에 결합될 수 있으며, 그 예가 공동 계류 중이고 공동 양수된 미국 특허 출원에 도시되고 설명되어 있으며, 이 특허 출원의 전체 개시 내용이 원용에 의해 본 명세서에 통합된다.
다양한 형태의 에지 본드의 통합은, 여기에서 설명된 바와 같이, 도전성 요소(28)가 NSMD(non-solder-mask-defined) 타입 도전성 요소가 될 수 있도록 할 수 있다. 예컨대 솔더 볼 등과 같은 도전성 요소에 대한 다른 타입을 접속을 이용하는 패키지에서, 도전성 요소는 SMD(solder-mask-defined)이다. 즉, 도전성 요소가 솔더 마스크 재료층에 형성된 개구부에서 노출된다. 이러한 배열에서, 솔더 마스크층은 부분적으로 도전성 요소 위에 위치할 수 있거나, 또는 도전성 요소의 에지를 따라 도전성 요소에 접촉할 수 있다. 반대로, NSMD 도전성 요소는 솔더 마스크층에 의해 접촉되지 않는 도전성 요소이다. 예컨대, 도전성 요소는 솔더 마스크층을 갖지 않는 기판의 표면 상에 노출될 수 있거나, 또는 존재하는 경우, 표면 상의 솔더 마스크층은 도전성 요소로부터 멀어지게 이격된 에지를 갖는 개구부를 가질 수 있다. 이러한 NSMD 도전성 요소는 또한 라운드되지 않은 형상으로 형성될 수 있다. SMD 패드는 이러한 표면 상의 전반적으로 라운드 프로파일을 형성하는 솔더 매스를 통해 요소에 본딩하도록 사용하고자 할 때에는 라운드될 수 있는 경우가 많다. 예컨대 도전성 요소에 부착하기 위해 에지 본드를 사용할 때, 본드 프로파일 자체가 라운드되지 않아서, 라운드되지 않은 도전성 요소를 허용할 수 있다. 이러한 라운드되지 않은 도전성 요소는 예컨대 타원형, 직사각형, 또는 모서리가 라운드된 직사각 형상일 수 있다. 이들은 또한 본드를 수용하도록 가장자리 본드의 방향으로 더 길게 되면서 와이어 본드(32)의 폭의 방향으로 더 짧게 되도록 구성될 수 있다. 이것은 기판(12) 레벨에서의 더 미세한 피치(finer pitch)를 허용할 수 있다. 일례에서, 도전성 요소(28)는 둘 모두의 방향에서 베이스(34)의 의도된 크기보다 약 10% 내지 25% 더 크게 될 수 있다. 이것은 베이스(34)가 위치되는 정밀도에서의 어느 정도의 변동 및 본딩 프로세스에서의 어느 정도의 변동을 허용할 수 있다.
몇몇 실시예에서, 스티치 본드의 형태일 수 있는 전술한 바와 같은 에지 본딩된 와이어 본드는 볼 본드(ball bond)와 조합될 수 있다. 도 23a에 도시된 바와 같이, 볼 본드(1333)는 도전성 요소(1328) 상에 형성될 수 있으며, 와이어 본드(1332)는 베이스(1338)가 에지 표면(1337)의 일부분을 따라 볼 본드(1372)에 스티치 본딩되는 것으로 형성될 수 있다. 또 다른 예에서, 볼 본드의 일반적인 크기 및 배치는 도면부호 1372'으로 나타낸 바와 같이 될 수 있다. 도 23b에 도시된 또 다른 변형예에서, 와이어 본드(1332)는 전술한 바와 같이 스티치 본딩에 의해서와 같이 도전성 요소(1328)를 따라 에지 본딩될 수 있다. 볼 본드(1373)는 와이어 본드(1334)의 베이스(1338)의 상면 상에 형성될 수 있다. 일례에서, 볼 본드의 크기 및 배치는 도면부호 1373'으로 나타낸 바와 같이 될 수 있다. 각각의 와이어 본드(32)는 이러한 와이어 본드의 베이스(34)로부터 멀리 떨어져 있고 또한 기판(12)으로부터 멀리 떨어져 있는 자유 단부(36)까지 연장할 수 있다. 와이어 본드(32)의 단부(36)는 이들 단부가 미소전자 요소(22), 또는 미소전자 요소(22)에 접속되는 미소전자 어셈블리(10) 내의 임의의 다른 도전성 특징부에 전기 접속되지 않거나 결합되지 않는다는 점에서 자유로운 상태인 것을 특징으로 한다. 즉, 자유 단부(36)는 여기에서 설명된 솔더 볼 또는 기타 특징부를 통해서와 같이 어셈블리(10) 외부의 도전성 특징부에 직접적으로 또는 간접적으로 중의 하나로 전기 접속하는데 이용할 수 있다. 단부(36)가 예컨대 인캡슐레이션층(42)에 의해 사전에 정해진 위치에 유지되거나, 또는 또 다른 도전성 특징부에 결합되거나 전기 접속된다는 사실은, 이러한 특징부의 어떠한 것도 미소전자 요소(22)에 전기 접속되지 않는 한은, 여기에서 설명된 바와 같이 "자유롭지" 않다는 것을 의미하지 않는다. 반대로, 베이스(34)는 여기에서 설명된 바와 같이 미소전자 요소(22)에 직접적으로 또는 간접적으로 중의 하나로 전기 접속됨에 따라 자유롭지 않은 것이 된다. 도 1에 도시된 바와 같이, 와이어 본드(32)의 베이스(34)는 통상적으로 각각의 도전성 요소(28)와의 자신의 스티치-본드(또는 기타 에지-본딩된) 조인트에서 곡선을 이룬다. 각각의 와이어 본드는 이러한 와이어 본드의 베이스(34)와 단부(36) 사이에서 연장하는 에지 표면(37)을 갖는다. 베이스(34)의 특정 크기 및 형상은 와이어 본드(32)를 형성하기 위해 사용된 재료의 타입, 와이어 본드(32)와 도전성 요소(28) 간의 접속의 요구된 강도, 또는 와이어 본드(32)를 형성하기 위해 이용되는 특정한 프로세스에 따라 바뀔 수 있다. 와이어 본드(32)가 이에 부가하여 또는 이와 달리 기판(12)의 제2 표면(16) 상에 노출되어 제2 표면으로부터 멀어지도록 연장하는 도전성 요소(40)에 결합되는 다른 실시예도 가능하다.
도 40에 도시된 대안의 배열에서, 베이스(2734)는 베이스(2734)와 단부(2736) 사이에 형성된 와이어 본드(2732)의 에지 표면(2737)으로부터 외측으로 연장하는 실질적으로 라운드된 형상으로 될 수 있다. 베이스(2734)의 특정한 크기 및 형상은 와이어 본드(2732)를 형성하기 위해 사용된 재료의 타입, 와이어 본드(2732)와 도전성 요소(2728) 간의 접속의 요구된 강도, 또는 와이어 본드(2732)를 형성하기 위해 이용되는 특정한 프로세스에 따라 바뀔 수 있다. 와이어 본드(2728)를 구성하기 위한 일례의 방법은 Otremba에게 허여된 미국 특허 제7,391,121호 및 미국 특허 공개 번호 2005/0095835(와이어 본딩의 형태로 고려될 수 있는 ?지-본딩 과정을 기술하는)에 개시되어 있으며, 이들 특허 또는 공개 특허는 그 전체 내용이 원용에 의해 본 명세서에 통합된다. 와이어 본드(2732)가 이에 부가하여 또는 이와 달리 기판(2712)의 제2 표면(2716) 상에 노출되어 제2 표면으로부터 멀어지도록 연장하는 도전성 요소(2740)에 결합되는 다른 실시예도 가능하다. 볼-본딩된 와이어 본드의 예가 Reynaldo Co 및 Laura Mirkarimi를 발명자로 하고 "METHOD FOR PACKAGE-ON-PACKAGE ASSEMBLY WITH WIRE BONDS TO ENCAPSULATION SURFACE"를 발명의 명칭으로 하는 공동 소유의 공동 계류 중인 미국 특허 출원 번호 13/405,125에 도시되고 설명되어 있으며, 이 특허 출원의 개시 내용은 원용에 의해 본 명세서에 통합된다.
특정한 예에서, 와이어 본드(32)의 제1 와이어 본드는 제1 신호 전기 전위를 전달하도록 적합화될 수 있으며, 즉 제1 신호 전기 전위를 전달하도록 구성되거나, 배열되거나, 또는 이를 위한 기판 상의 기타 회로에 전기 접속될 수 있으며, 와이어 본드(32)의 제2 와이어 본드는 제1 신호 전기 전위와는 상이한 제2 신호 전기 전위를 동시에 운반하도록 적합화될 수 있다. 그러므로, 도 1 및 도 2에 나타낸 바와 같은 미소전자 패키지가 에너지 공급될 때, 제1 및 제2 와이어 본드는 제1 및 제2의 상이한 신호 전기 전위를 동시에 전달할 수 있다.
와이어 본드(32)는 구리, 구리 합금 또는 금과 같은 도전성 재료로 구성될 수 있다. 이에 부가하여, 와이어 본드(32)는 구리 또는 알루미늄과 같은 도전성 재료의 코어와 이 코어 위에 도포된 코팅과 같은 재료의 조합으로 구성될 수 있다. 코팅은 알루미늄, 니켈 등과 같은 제2 도전성 재료로 이루어질 수 있다. 이와 달리, 코팅은 절연 재킷과 같은 절연 재료로 이루어질 수 있다.
특정 실시예에서, 와이어 본드는 1차 금속의 코어 및 1차 금속 위에 놓여지는 1차 금속과는 상이한 제2 금속을 포함한 금속성 마무리를 가질 수 있다. 예컨대, 와이어 본드는 구리, 구리 합금 또는 금의 1차 금속 코어를 가질 수 있으며, 금속성 마무리는 팔라듐을 포함할 수 있다. 팔라듐은 구리와 같은 코어 금속의 산화를 방지할 수 있으며, 아래에 추가로 설명되는 바와 같이 와이어 본드의 인캡슐레이션되지 않은 부분(39)과 또 다른 콤포넌트 간의 솔더 조인트에서의 금과 같은 솔더-용해 가능 금속(solder-soluble metal)의 확산을 방지하기 위한 확산 장벽으로서 작용할 수 있다. 그러므로, 일실시예에서, 와이어 본드는 와이어 본딩 툴의 캐필러리를 통해 공급될 수 있는 팔라듐 코팅된 구리 와이어 또는 팔라듐 코팅된 금 와이어로 형성될 수 있다.
실시예에서, 와이어 본드(32)를 형성하기 위해 사용되는 와이어는 약 15 ㎛ 내지 150 ㎛ 사이의 두께, 즉 와이어의 길이를 가로지르는 직경을 가질 수 있다. 일반적으로, 와이어 본드는 본 기술 분야에 공지되어 있는 특수 장비를 이용하여 도전성 요소(28), 패드, 트레이스 등과 같은 도전성 요소 상에 형성된다. 와이어 본드(32)의 자유 단부(36)는 단부 표면(38)을 갖는다. 단부 표면(38)은 컨택의 적어도 일부분을 복수의 와이어 본드(32)의 각각의 단부 표면(38)에 의해 형성된 어레이로 형성할 수 있다. 도 2는 단부 표면(38)에 의해 형성된 이러한 컨택의 어레이를 위한 일례의 패턴을 도시하고 있다. 이러한 어레이는 면적 어레이 구성으로 형성될 수 있으며, 그 변형예가 본 명세서에 설명된 구조물을 이용하여 구현될 수 있다. 이러한 어레이는 미소전자 어셈블리(10)를 인쇄회로 기판(PCB)과 같은 또 다른 미소전자 구조물에, 또는 도 6에 그 예가 도시되어 있는 다른 패키징된 미소전자 요소에, 전기적으로 및 기계적으로 접속하기 위해 이용될 수 있다. 이러한 적층식 배열에서, 와이어 본드(32) 및 도전성 요소(28, 40)는, 상이한 신호가 단일 스택에서의 상이한 미소전자 요소에 의해 처리될 수 있도록 하기 위해 각각이 상이한 신호 전위를 갖는 복수의 전자 신호를 전달할 수 있다. 예컨대 단부 표면(38)을 도전성 요소(40)에 전자적으로 및 기계적으로 부착함으로써 이러한 스택에서의 미소전자 어셈블리들을 상호접속하기 위해 솔더 매스(52)가 이용될 수 있다.
미소전자 어셈블리(10)는 유전체 재료로 형성된 인캡슐레이션층(42)을 더 포함한다. 도 1의 실시예에서, 인캡슐레이션층(42)은 미소전자 요소(22)에 의해 덮여지지 않거나 점유되지 않은 기판(12)의 제1 표면(14)의 부분, 또는 도전성 요소(28) 위에 형성된다. 유사하게, 인캡슐레이션층(42)은 도전성 요소(28)의 패드(30)를 포함한 와이어 본드(32)에 의해 덮여지지 않은 도전성 요소(28)의 부분 위에 형성된다. 인캡슐레이션층(42)은 또한 미소전자 요소(22), 와이어 본드(32), 와이어 본드(32)의 베이스(34), 및 에지 표면(37)의 적어도 일부분을 실질적으로 덮을 수 있다. 인캡슐레이션되지 않은 부분(39)으로 지칭될 수 있는 와이어 본드(32)의 일부분은 인캡슐레이션층(42)에 의해 덮여지지 않은 채로 남겨질 수 있으며, 이에 의해 와이어 본드를 인캡슐레이션층(42)의 외측에 위치된 특징부 또는 요소에 대한 전기 접속에 이용할 수 있게 된다. 실시예에서, 와이어 본드(32)의 단부 표면(38)은 인캡슐레이션층(42)의 주요 표면(44) 내에서 인캡슐레이션층(42)에 의해 덮여지지 않은 채로 남겨진다. 단부 표면(38)을 인캡슐레이션층(42)에 의해 덮여지지 않는 상태로 남게 되도록 하는 것에 부가하여 또는 이와 같이 하는 것의 대안으로서, 에지 표면(37)의 일부분을 인캡슐레이션층(42)에 의해 덮여지지 않게 하는 다른 실시예도 가능하다. 즉, 인캡슐레이션층(42)은, 와이어 본드(36)의 단부 표면(38), 에지 표면(37), 또는 이 둘의 조합과 같은 와이어 본드(36)의 일부분을 제외하고는, 제1 표면(14)으로부터 그 위의 미소전자 어셈블리(10)의 전부를 덮을 수 있다. 도면에 도시된 실시예들에서, 인캡슐레이션층(42)의 주요 표면(44)과 같은 표면은 미소전자 요소(22)를 덮기에 아주 충분한 거리로 기판(12)의 제1 표면(14)으로부터 떨어져 이격될 수 있다. 이에 따라, 와이어 본드(32)의 단부(38)가 주요 표면(44)과 동평면을 이루는 미소전자 어셈블리(10)의 실시예들은, 미소전자 요소(22)보다 더 높은 와이어 본드(32)와, 플립 칩 접속을 위한 임의의 하부 솔더 범프(underlying solder bump)를 포함할 것이다. 그러나, 인캡슐레이션층(42)에 대한 다른 구성도 가능하다. 예컨대, 인캡슐레이션층은 높이가 상이한 복수의 표면을 가질 수 있다. 이러한 구성에서, 그 안에 단부(38)가 위치되는 표면(44)은, 그 아래에 미소전자 요소(22)가 위치되는 상방향으로 바라보는 표면보다 더 높게 되거나 또는 더 낮게 될 수 있다.
인캡슐레이션층(42)은 미소전자 어셈블리(10) 내의 다른 요소, 구체적으로 와이어 본드(32)를 보호하도록 작용한다. 이것은 미소전자 어셈블리의 시험에 의해 또는 운송 또는 다른 미소전자 구조체에의 조립 동안 손상될 가능성을 감소시키는 더욱 견고한 구조물을 가능하게 한다. 인캡슐레이션층(42)은 미국 특허 공개 번호 2010/0232129에 개시된 바와 같은 절연 특성을 갖는 유전체 재료로 형성될 수 있으며, 이 공개 특허의 개시 내용은 원용에 의해 본 명세서에 통합된다.
도 3은 와이어 본드(132)의 단부(136)가 와이어 본드의 각각의 베이스(34)의 똑바로 위쪽에 위치되지 않는 와이어 본드(132)를 갖는 미소전자 어셈블리(110)의 실시예를 도시한다. 즉, 기판(112)의 제1 표면(114)이 실질적으로 평면을 형성하기 위해 2개의 측면 방향으로 연장하는 것으로서 고려할 때, 단부(136) 또는 와이어 본드(132) 중의 적어도 하나의 와이어 본드가 베이스(134)의 대응하는 측면 위치로부터 이들 측면 방향 중의 적어도 하나의 방향으로 변위된다. 도 3에 도시된 바와 같이, 와이어 본드(132)는 도 1의 실시예에서와 같이 자신의 길이 방향 축을 따라 실질적으로 일직선을 이룰 수 있으며, 이 길이 방향 축이 기판(112)의 제1 표면(114)에 대한 각도(146)로 경사를 이루고 있다. 도 3의 횡단면도가 단지 제1 표면(114)에 직각을 이루는 제1 평면을 통해 각도(146)를 나타내지만, 와이어 본드(132)는 또한 그 제1 평면 및 제1 표면(114) 둘 모두에 직각을 이루는 또 다른 평면에서 제1 표면(114)에 대해 각도를 이루게 될 수 있다. 이러한 각도는 각도(146)와 실질적으로 동일할 수도 있고, 또는 상이할 수도 있다. 즉, 베이스(134)에 관련한 단부(136)의 변위는 2개의 측면 방향으로 이루어질 수 있으며, 이들 방향의 각각에서 동일하거나 상이한 거리만큼 이루어질 수 있다.
실시예에서, 와이어 본드(132)의 여러 와이어 본드가 어셈블리(110) 도처에서 상이한 방향으로 상이한 양만큼 변위될 수 있다. 이러한 배열은 어셈블리(110)가 기판(12)의 레벨에 비하여 표면(144)의 레벨에서 상이하게 구성되는 어레이를 갖도록 할 수 있다. 예컨대, 어레이는 기판(112)의 제1 표면(114)의 면적에 비하여 더 작은 전체적인 면적을 덮을 수 있거나, 또는 표면(144) 상의 더 작은 피치를 가질 수 있다. 또한, 몇몇 와이어 본드(132)는 상이한 크기의 패키징된 미소전자 요소의 적층 배열을 수용하기 위해 미소전자 요소(122) 위에 위치되는 단부(138)를 가질 수 있다. 또 다른 예에서, 와이어 본드(132)는 하나의 와이어 본드의 단부가 실질적으로 제2 와이어 본드의 베이스 위에 위치되고, 그 제2 와이어 본드의 단부가 그 밖의 다른 곳에 위치되도록 구성될 수 있다. 이러한 배열은 제2 표면(116) 상의 대응하는 컨택 어레이의 위치에 비하여 컨택의 어레이 내의 컨택 단부 표면(136)의 상대 위치를 변화시키는 것으로서 지칭될 수 있다. 도 8에 도시된 또 다른 예에서, 와이어 본드(132)는, 하나의 와이어 본드(132A)의 단부(136A)가 실질적으로 또 다른 와이어 본드(134B)의 베이스(134B) 위에 위치되고, 그 와이어 본드(134B)의 단부(132B)가 그 밖의 다른 곳에 위치되도록, 구성될 수 있다. 이러한 배열은 제2 표면(116) 상의 대응하는 컨택 어레이의 위치에 비하여 컨택의 어레이 내의 컨택 단부 표면(136)의 상대 위치를 변화시키는 것으로서 지칭될 수 있다. 이러한 어레이 내에서, 컨택과 표면의 상대적 위치는 미소전자 어셈블리의 어플리케이션 또는 기타 요건에 따라 요구된 바대로 변화되거나 변경될 수 있다. 도 4는 와이어 본드(232)의 단부(236)가 베이스(234)에 대하여 변위된 측방향 위치에 있는 와이어 본드(232)를 갖는 미소전자 서브어셈블리(210)의 다른 실시예를 도시하고 있다. 도 4의 실시예에서, 와이어 본드(132)는 그 안에 곡선부(248)를 포함함으로써 이러한 측방향 변위를 달성한다. 곡선부(248)는 와이어 본드 형성 프로세스 동안의 추가의 단계에서 형성될 수 있고, 예컨대 와이어부가 요구된 길이로 인발(drawn out)고 있는 동안에 발생할 수 있다. 이 단계는 단일 기계를 이용하는 것을 포함할 수 있는 이용 가능한 와이어-본딩 장비를 이용하여 수행될 수 있다.
곡선부(248)는 와이어 본드(232)의 단부(236)의 요구된 위치를 달성하기 위해 필요에 따라 다양한 형상을 취할 수 있다. 예컨대, 곡선부(248)는 도 4에 도시된 것 또는 더 매끄러운 형태의 것(도 5에 도시된 것과 같은)과 같은 다양한 형상의 S-곡선으로서 형성될 수 있다. 이에 부가하여, 곡선부(248)는 단부(236)보다 베이스(234)에 더 근접하게 위치될 수 있거나, 또는 베이스(234)보다 단부(236)에 더 근접하게 위치될 수 있다. 곡선부(248)는 또한 나선형 또는 루프의 형태로 될 수 있거나, 또는 복수 방향의 곡선 또는 상이한 형상 또는 문자의 곡선을 포함한 복합적인 형상으로 될 수 있다.
도 26에 도시된 다른 예에서, 와이어 본드(132)는 그 베이스(134)가 피치를 갖는 제1 패턴으로 배열되도록 배열될 수 있다. 와이어 본드(132)는, 단부 표면(138)을 포함한 인캡슐레이션되지 않은 부분(139)이, 복수의 베이스(134)의 인접한 베이스들 사이의 최소 피치보다 큰, 인캡슐레이션층의 표면(44)에서 노출된 와이어 본드(32)의 인접한 인캡슐레이션되지 않은 부분(38)들 사이의 최소 피치를 갖는 패턴의 위치에 배치될 수 있도록 구성될 수 있으며, 그에 따라 베이스가 도전성 요소(128)에 결합된다. 이를 달성하기 위해, 와이어 본드는 도 26에 도시된 바와 같은 도전성 요소에 대한 수직 방향에 관련하여 하나 이상의 각도로 연장하는 부분을 포함할 수 있다. 또 다른 예에서, 와이어 본드는 단부(238)가 전술한 바와 같이 베이스(134)로부터 하나 이상의 측면 방향으로 변위되도록 예컨대 도 4에 도시된 바와 같이 굽어질 수 있다. 도 26에 도시된 바와 같이, 도전성 요소(128) 및 단부(138)는 각각의 행 또는 열로 배열될 수 있으며, 이들이 결합되는 기판 상의 각각의 도전성 요소로부터의, 단부의 하나의 행에서와 같은, 적어도 몇몇 지점에서의 단부 표면(138)의 측방향 변위는 이들이 접속되는 각각의 도전성 요소로부터의 다른 지점에서의 인캡슐레이션되지 않은 부분의 측방향 변위보다 크게 될 수 있다. 이를 달성하기 위해, 와이어 본드(132)는 예컨대 기판(112)의 표면(116)에 대하여 상이한 각도(146A, 146B)로 될 수 있다.
도 5a는 베이스(334)와 단부(336) 사이의 다양한 상대적 측방향 변위를 야기하는 다양한 형상을 갖는 와이어 본드(332)의 조합을 갖는 미소전자 패키지(310)의 다른 예의 실시예를 도시하고 있다. 와이어 본드(332A)의 몇몇은 실질적으로 일직선으로 되어 단부(336A)가 자신의 각각의 베이스(334A) 위에 위치되는 한편, 다른 와이어 본드(332B)는 단부(336B)와 베이스(334B) 사이의 다소 약간의 상대적 측방향 변위를 야기하는 완만한 곡선부(348B)를 포함한다. 또한, 몇몇 와이어 본드(332C)는 단부(334B)의 거리보다 더 큰 거리로 상대 베이스(334C)로부터 측방향으로 변위되는 단부(336C)를 발생하는 급격한 형상(sweeping shape)을 갖는 곡선부(348C)를 포함한다. 도 5는 또한 기판 레벨 어레이의 동일한 행에 위치된 베이스(334Cⅰ, 334Cⅱ) 및 대응하는 표면 레벨 어레이의 상이한 행에 위치된 단부(336Cⅰ, 336Cⅱ)를 갖는 일례의 이러한 와이어 본드의 쌍(332Cⅰ, 332Cⅱ)을 도시하고 있다. 몇몇 경우에, 와이어 본드(332Cⅰ, 332Cⅱ)에서의 만곡부의 반경(radius of bend)은 와이어 본드에서의 곡선이 연속적으로 보일 수 있도록 크게 될 수 있다. 다른 경우에, 만곡부의 반경은 비교적 작을 수도 있으며, 와이어 본드는 심지어는 와이어 본드에서의 만곡부들 사이에 일직선 부분 또는 비교적 일직선의 부분을 가질 수도 있다. 더욱이, 몇몇 경우에, 와이어 본드의 인캡슐레이션되지 않은 부분은 기판의 컨택(328)들 사이의 적어도 하나의 최소 피치만큼 자신의 베이스로부터 변위될 수 있다. 다른 경우에, 와이어 본드의 인캡슐레이션되지 않은 부분은 적어도 200 미크론만큼 자신의 베이스로부터 변위될 수 있다.
인캡슐레이션층(342)의 측벽(47) 상에서 인캡슐레이션층(342)에 의해 덮여지지 않도록 구성되는 다른 변형의 와이어 본드(332D)가 도시되어 있다. 그러나, 자유 단부(336D)가 덮여지지 않은 것으로 도시된 실시예에서, 에지 표면(337D)의 일부분이 이에 부가하여 또는 이와 달리 인캡슐레이션층(342)에 의해 덮여지지 않을 수 있다. 이러한 구성은 미소전자 어셈블리(10)를 전기 접속에 의해 적절한 특징부에 그라운딩하거나 또는 미소전자 어셈블리(310)의 측방향으로 배치된 다른 특징부에 대한 기계적 또는 전기적 접속을 위해 이용될 수 있다. 이에 부가하여, 도 5는 주요 표면(342)보다 기판(12)에 더 근접하게 위치되는 리세스된 표면(345)을 형성하도록 에칭 제거되거나, 몰딩되거나, 또는 형성된 인캡슐레이션층(342)의 영역을 도시하고 있다. 와이어 본드(332A)와 같은 하나 이상의 와이어 본드는 리세스된 표면(345)을 따르는 영역 내에서 덮여지지 않을 수 있다. 도 5에 도시된 일례의 실시예에서, 단부 표면(338A)과 에지 표면(337A)의 일부분은 인캡슐레이션층(342)에 의해 덮여지지 않는다. 이러한 구성은 솔더가 에지 표면(337A)을 따라 위킹(wicking)하도록 하고 단부 표면(338)에 결합하는 것에 부가하여 에지 표면에 결합하도록 함으로써 솔더 볼 등에 의해서와 같이 또 다른 도전성 요소에의 접속을 제공할 수 있다. 와이어 본드의 일부분이 리세스 표면(345)을 따라 인캡슐레이션층(342)에 의해 덮여지지 않을 수 있는 다른 구성이 가능하며, 이러한 구성은 단부 표면이 리세스 표면(345) 또는 인캡슐레이션층(342)의 임의의 다른 표면에 대해 본 명세서에서 나타낸 다른 구성과 실질적으로 동평면을 이루는 구성을 포함한다. 유사하게, 와이어 본드(332D)의 일부분이 표면(347) 옆에서 인캡슐레이션층(342)에 의해 덮여지지 않는 다른 구성은 인캡슐레이션층의 주요 표면의 변형에 대한 본 명세서의 다른 부분에서 설명된 것과 유사할 수 있다.
도 5a는 미소전자 요소 350을 미소전자 요소 322 상에 페이스-업 방식으로 적층한 일례의 배열의 2개의 미소전자 요소(322, 350)를 갖는 미소전자 어셈블리(310)를 도시하고 있다. 이 배열에서, 미소전자 요소(322)를 기판(312) 상의 도전성 특징부에 전기 접속하기 위해 리드(324)가 이용된다. 미소전자 요소(350)를 미소전자 어셈블리(310)의 다양한 다른 특징부에 전기 접속하기 위해 다양한 리드가 이용된다. 예컨대, 리드 380은 미소전자 요소(350)를 기판(312)의 도전성 특징부에 전기 접속하고, 리드 382는 미소전자 요소(350)를 미소전자 요소(322)에 전기 접속한다. 또한, 와이어 본드(332)의 다양한 와이어 본드와 구조가 유사할 수 있는 와이어 본드(384)는 미소전자 요소(350)에 전기 접속되는 인캡슐레이션층(342)의 표면(344) 상의 접촉 표면(386)을 형성하기 이용된다. 이것은 또 다른 미소전자 어셈블리의 특징부를 인캡슐레이션층(342) 위에서부터 미소전자 요소(350)에 직접 전기 접속하기 위해 이용될 수 있다. 미소전자 요소(322)가 그 위에 부착되는 미소전자 요소(350) 없이 제공되는 경우를 포함하여, 미소전자 요소(322)에 접속되는 이러한 리드 또한 포함될 수 있다. 인캡슐레이션층(342)의 표면(344)으로부터 예컨대 리드(380)를 따라 어떠한 점까지 연장하는 개구부(도시하지 않음)가 형성되어, 표면(344) 외측에 위치된 요소에 의한 그 점까지의 전기 접속을 위해 리드(380)에 대한 액세스를 제공할 수 있다. 다른 리드 또는 와이어 본드(332) 중의 임의의 것 위에, 예컨대 와이어 본드(333C)의 단부(336C)로부터 멀리 떨어진 어떠한 점에서의 와이어 본드(332C) 위에, 유사한 개구부가 형성될 수 있다. 이러한 실시예에서, 단부(336C)가 표면(344) 아래에 위치되어, 개구부가 그 단부에 대한 전기 접속을 위한 유일한 액세스를 제공할 수 있다.
복수의 미소전자 요소를 갖는 미소전자 패키지를 위한 추가의 배열이 도 27a 내지 도 27c에 도시되어 있다. 이들 배열은 예컨대 도 5a에 도시된 와이어 본드 배열 및 아래에 추가로 설명되는 도 6의 적층 패키지 배열과 함께 이용될 수 있다. 구체적으로, 도 27a는 하위 미소전자 요소(1622)가 기판(1612)의 표면(1614) 상의 도전성 요소(1628)에 플립-칩 본딩되는 배열을 도시하고 있다. 제2 미소전자 요소(1650)가 제1 미소전자 요소(1622) 위에 놓여지고, 와이어 본드(1688)를 통해서와 같이 기판 상의 추가의 도전성 요소(1628)에 페이스-업 방식으로 접속될 수 있다. 도 27b는 제1 미소전자 요소(1722)가 표면(1714) 상에 페이스-업 방식으로 실장되고, 와이어 본드(1788)를 통해 도전성 요소(1728)에 접속되는 배열을 도시하고 있다. 제2 미소전자 요소(1750)는, 기판으로부터 먼 쪽으로 바라보고 있는 제1 미소전자 요소(1722)의 면에 있는 대응하는 컨택을 바라보고 이 컨택에 결합되는 제2 미소전자 요소(1750)의 면에서 노출되어 있는 컨택을 가질 수 있다. 제1 미소전자 요소(1722)의 전면 상의 대응하는 컨택을 바라보고 이 컨택에 결합되는 제2 미소전자 요소(1750)의 컨택(1726)의 세트를 통해. 제2 미소전자 요소의 대응하는 컨택에 결합되는 제1 미소전자 요소(1722)의 이들 컨택은 그 다음으로 제1 미소전자 요소(1722)의 회로 패턴을 통해 접속될 수 있고, 와이어 본드(1788)에 의해 기판(1712) 상의 도전성 요소(1728)에 접속될 수 있다.
도 27c는 제1 및 제2 미소전자 요소(1822, 1850)가 기판(1812)의 표면(1814)을 따르는 방향으로 서로 떨어져 이격되어 있는 배열을 도시하고 있다. 미소전자 요소(및 추가의 미소전자 요소)의 둘 중 어느 하나 또는 둘 모두가 본 명세서에 설명되는 페이스-업 방식으로 또는 플립-칩 구성으로 실장될 수 있다. 또한, 이러한 배열에서 채용되는 미소전자 요소의 어떠한 것도 이러한 미소전자 요소 중의 하나 또는 둘 모두 상의, 또는 기판 상의, 또는 미소전자 요소와 기판 둘 모두 상의 회로 패턴을 통해 서로 접속될 수 있으며, 이들 회로 패턴은 미소전자 요소들이 전기 접속되는 각각의 도전성 요소(1828)들을 전기 접속한다.
도 5b는 제2 도전성 요소(43)가 인캡슐레이션층(42)의 표면(44)에서 노출되어 있거나 이 표면 위에 돌출하여 있는 와이어 본드의 인캡슐레이션되지 않은 부분(39)과 접촉하는 상태로 형성될 수 있고, 제2 도전성 요소가 제1 도전성 요소(28)(도 1)와 접촉하고 있지 않은, 전술한 실시예의 변형예에 따른 구조를 도시하고 있다. 도 5b에 도시된 바와 같은 일실시예에서, 제2 도전성 요소는, 콤포넌트의 본딩 금속 또는 본딩 재료로 콤포넌트에 결합하기 위해 표면을 제공할 수 있는, 인캡슐레이션층의 표면(44) 상에서 연장하는 패드(45)를 포함할 수 있다.
이와 달리, 도 5c에 나타낸 바와 같이, 제2 도전성 요소(48)는 와이어 본드의 인캡슐레이션되지 않은 부분(39) 상에 선택적으로 형성된 금속성 마무리이어도 된다. 둘 중 하나의 경우, 일례로, 제2 도전성 요소(43 또는 48)는, 예컨대 플레이팅 등에 의해, 와이어 본드의 인캡슐레이션되지 않은 부분(39)과 접촉하고 와이어 본드의 코어 위에 위치하는 니켈층, 및 니켈층 위에 위치하는 금 또는 은의 층으로 형성될 수 있다. 또 다른 예에서, 제2 도전성 요소는 기본적으로 단일 금속으로 이루어지는 모노리식 금속층이어도 된다. 일례에서, 단일 금속층은 니켈, 금, 구리, 팔라듐 또는 은이어도 된다. 또 다른 예에서, 제2 도전성 요소(43 또는 48)는 와이어 본드의 인캡슐레이션되지 않은 부분(39)과 접촉하는 도전성 페이스트(conductive paste)로 형성되거나 포함할 수 있다. 와이어 본드의 인캡슐레이션되지 않은 부분(39) 상에 제2 도전성 요소(43 또는 48)를 형성하기 위해, 스텐실링(stenciling), 디스펜싱(dispensing), 스크린 프린팅, 제어된 스프레잉(controlled spraying), 예컨대, 잉크젯 프린팅과 유사한 프로세스, 또는 트랜스퍼 몰딩(transfer molding)이 이용될 수 있다.
도 5d는 위에서 도전성 요소(43, 48)에 대해 설명한 바와 같이 금속 또는 다른 전기 도전성 재료로 형성될 수 있는 제2 도전성 요소(43D)를 도시하고 있으며, 제2 도전성 요소(43D)는 인캡슐레이션층(42)의 외부 표면(44) 내로 연장하는 개구부(49) 내에 적어도 일부분이 형성된다. 일례에서, 개구부(49)는 인캡슐레이션층을 경화하거나 또는 부분적으로 경화한 후에 인캡슐레이션층의 일부분을 제거하여 그 아래의 와이어 본드의 일부분을 동시에 노출시켜서 와이어 본드의 인캡슐레이션되지 않은 부분이 되도록 함으로써 형성될 수 있다. 예컨대, 개구부(49)는 레이저 어블레이션(laser ablation), 에칭 등에 의해 형성될 수 있다. 또 다른 예에서, 용해 가능한 재료가 인캡슐레이션층을 형성하기 전에 개구부의 위치에 사전에 위치될 수 있으며, 이 사전에 위치된 재료는 개구부를 형성하도록 인캡슐레이션층을 형성한 후에 제거될 수 있다.
추가의 예에서, 도 24a 및 도 24b에 나타낸 바와 같이, 복수의 와이어 본드(1432)는 하나의 도전성 요소(1428)와 결합된 베이스를 가질 수 있다. 와이어 본드(1432)의 이러한 그룹은 도전성 요소(1428)와의 전기 접속을 위해 인캡슐레이션층(1442) 위에 추가의 접속 점을 만들기 위해 이용될 수 있다. 공통으로 결합된 와이어 본드(1432)의 노출된 부분(1439)은 예컨대 대략 도전성 요소(1428) 자체의 크기의 면적 또는 와이어 본드(1432) 그룹과의 외부 접속을 이루기 위한 본딩 매스의 의도된 크기와 비슷한 또 다른 면적의 인캡슐레이션층(1442)의 표면(1444) 상에 함께 그룹화될 수 있다. 도시된 바와 같이, 이러한 와이어 본드(1432)는 전술한 바와 같이 도전성 요소(1428) 상에 볼-본딩되거나(ball-bonded)(도 24a) 또는 에지 본딩될(edge bonded)(도 24b) 수 있거나, 또는 도 23a 또는 도 23b 중의 하나 이상에 대해 위에서 설명한 바와 같은 도전성 요소에 본딩될 수 있다.
도 25a 및 도 25b에 도시된 바와 같이, 볼-본딩된 와이어 본드(1532)는 도전성 요소(1528)의 적어도 몇몇 도전성 요소 상의 스터드 범프(stud bump)로서 형성될 수 있다. 여기에서 설명되는 바와 같이, 스터드 범프는 베이스(1534)와 단부 표면(1538) 사이에 연장하는 와이어의 세그먼트가 볼-본딩된 베이스(1534)의 직경의 기껏해야 300%의 길이를 갖는 볼-본딩된 와이어 본드이다. 다른 실시예에서와 같이, 단부 표면(1538) 및 필요한 경우 스터드 범프의 에지 표면(1537)의 일부분은 인캡슐레이션층(1542)에 의해 인캡슐레이션되지 않을 수 있다. 도 25b에 도시된 바와 같이, 이러한 스터드 범프(1532A)는 와이어 본드의 베이스(1534)로부터 인캡슐레이션층(1542)의 표면(1544)까지 연장하는 와이어 세그먼트를 갖는 2개의 볼 본드로 이루어진 와이어 본드(1532)의 베이스(1534)를 형성하기 위해 또 다른 스터드 범프(1532B)의 정부(top) 상에 형성될 수 있다. 이러한 와이어 본드(1532)는 예컨대 본 명세서의 다른 곳에서 설명된 와이어 본드보다 작은 높이를 가질 수 있다. 이에 따라, 인캡슐레이션층은, 예컨대 미소전자 요소(1522) 위에 놓여지는 영역에 있는 주요 표면(1544)과, 주요 표면(1544)의 높이 미만의 높이로 기판(1512)의 표면(1514) 위에 이격된 부표면(minor surface)(1545)을 포함할 수 있다. 이러한 배열은 또한 정렬 특징부를 형성하고, 와이어 본드(1532)의 인캡슐레이션되지 않은 부분(1539)을 또 다른 미소전자 패키지(1588) 상의 컨택(1543)과 접속시킬 수 있는 도전성 매스(1552)를 수용하면서도, 본 명세서에 개시된 다른 타입의 와이어 본드뿐만 아니라 스터드 범프 타입 와이어 본드를 채용하는 패키지의 전체 높이를 감소시키기 위해 이용될 수 있다.
도 6은 미소전자 어셈블리(410, 488)의 적층 패키지를 도시하고 있다. 이러한 배열에서, 솔더 매스(452)는 어셈블리(410)의 단부 표면(438)을 어셈블리(488)의 도전성 요소(440)에 전기적으로 및 기계적으로 접속한다. 적층 패키지는 추가 어셈블리를 포함할 수 있고, 최종적으로는 전자 디바이스에서 사용하기 위한 PCB(490) 등 상의 컨택(492)에 부착될 수 있다. 이러한 적층 배열에서, 와이어 본드(432) 및 도전성 요소(430)는 상이한 신호가 하나의 스택에서의 미소전자 요소 422 또는 미소전자 요소 489와 같은 상이한 미소전자 요소에 의해 처리될 수 있도록 하기 위해 각각이 상이한 신호 전위를 갖는 복수의 전자 신호를 전달할 수 있다.
도 6의 일례의 구성에서, 와이어 본드(432)는 와이어 본드(432)의 단부(436)의 적어도 몇몇이 미소전자 요소(422)의 주표면(424) 위에 위치하는 영역 내로 연장하도록 곡선부(448)를 갖도록 구성된다. 이러한 영역은 미소전자 요소(422)의 외주에 의해 정해질 수 있으며, 그로부터 위쪽으로 연장한다. 이러한 구성의 예가 도 18에서 기판(412)의 제1 표면(414) 쪽으로 바라보는 것으로부터 나타내어져 있으며, 여기서 와이어 본드(432)는 와이어 본드의 전면(425)에서 기판(412)에 플립-칩 본딩되어 있는 미소전자 요소(422)의 뒤쪽 주표면 위에 위치한다. 또 다른 구성(도 5)에서, 미소전자 요소(422)는 전면(325)이 기판(312)의 먼 쪽으로 바라보고 있고, 적어도 하나의 와이어 본드(336)가 미소전자 요소(322)의 전면 위에 위치하는 페이스-업 방식으로 기판(312)에 실장될 수 있다. 일실시예에서, 이러한 와이어 본드(336)는 미소전자 요소(322)와 전기적으로 접속되지 않는다. 기판(312)에 본딩되는 와이어 본드(336)는 또한 미소전자 요소(350)의 전면 또는 배면 위에 위치할 수도 있다. 도 7에 도시된 미소전자 어셈블리(410)의 실시예는 도전성 요소(428)가 제1 어레이를 형성하는 패턴으로 배열되도록 되어 있으며, 이 어레이에서는, 도전성 요소(428)가 미소전자 요소(422)를 둘러싸는 열과 행으로 배열되고, 개개의 도전성 요소(428)들 사이의 사전에 정해진 피치를 가질 수 있다. 와이어 본드(432)는 각각의 베이스(434)가 도전성 요소(428)에 의해 이루어진 바와 같은 제1 어레이의 패턴을 따르도록 도전성 요소(428)에 결합된다. 그러나, 와이어 본드(432)는 와이어 본드의 각각의 단부(436)가 제2 어레이 구성에 따라 상이한 패턴으로 배열될 수 있도록 구성된다. 도시된 실시예에서, 제2 어레이의 피치는 제1 어레이의 피치와는 상이할 수 있고, 몇몇 경우에는 제1 어레이의 피치보다 더 미세할 수 있다. 그러나, 제2 어레이의 피치가 제1 어레이의 피치보다 크거나, 또는 도전성 요소(428)가 사전에 정해진 어레이로 배열되지 않고, 와이어 본드(432)의 단부(436)가 사전에 정해진 어레이로 배열되는, 다른 실시예도 가능하다. 또한, 도전성 요소(428)는 기판(412) 전반에 걸쳐 위치된 어레이의 세트로 구성될 수 있으며, 와이어 본드(432)는 단부(436)가 상이한 세트의 어레이 또는 하나의 어레이에 있도록 구성될 수 있다.
도 6은 또한 미소전자 요소(422)의 표면을 따라 연장하는 절연층(421)을 도시하고 있다. 절연층(421)은 와이어 본드를 형성하기 전에 유전체 또는 기타 전기 절연 재료로 형성될 수 있다. 절연층(421)은 미소전자 요소를 그 위에 연장하는 와이어 본드(423)의 어떠한 것과 접촉하는 것으로부터 보호할 수 있다. 구체적으로, 절연층(421)은 와이어 본드들 간의 전기적 단락 회로 및 와이어 본드와 미소전자 요소(422) 간의 단락 회로를 방지할 수 있다. 이로써, 절연층(421)은 와이어 본드(432)와 미소전자 요소(422) 간의 원하지 않은 전기 접촉으로 인한 고장 또는 가능한 손상을 방지하는데 도움을 줄 수 있다.
도 6 및 도 7에 도시된 와이어 본드 구성은 예컨대 미소전자 어셈블리(488)와 미소전자 요소(422)의 상대적인 크기가 허용되지 않을 특정한 환경에서 미소전자 어셈블리(488)와 같은 또 다른 미소전자 어셈블리에 미소전자 어셈블리(410)를 접속하는 것을 가능하게 할 수 있다. 도 6의 실시예에서, 미소전자 어셈블리(488)는 접촉 패드(440)의 몇몇이 미소전자 요소(422)의 앞쪽 표면 또는 뒤쪽 표면(424 또는 426)의 면적보다 작은 면적 내에서 어레이를 이루도록 하는 크기로 된다. 와이어 본드(432) 대신에 필러(pillar)와 같은 실질적으로 수직의 도전성 특징부를 갖는 미소전자 어셈블리에서, 도전성 요소(428)와 패드(440) 간의 직접 접속이 가능하지 않을 것이다. 그러나, 도 6에 도시된 바와 같이, 적절하게 구성된 곡선부(448)를 갖는 와이어 본드(432)는 미소전자 어셈블리 410과 미소전자 어셈블리 488 간의 필수적인 전기 접속을 이루기 위해 적절한 위치에 단부(436)를 가질 수 있다. 이러한 배열은, 미소전자 어셈블리(418)가 예컨대 사전에 정해진 패드 어레이를 갖는 DRAM 칩 등이고, 미소전자 요소(422)가 DRAM 칩을 제어하도록 구성된 로직 칩인, 적층 패키지를 구성하기 위해 이용될 수 있다. 이것은, 한 가지 타입의 DRAM 칩이, 와이어 본드(432)가 DRAM 칩과의 요구된 접속을 이루기 위해 필요한 어느 곳에도 위치될 수 있기 때문에 DRAM 칩보다 큰 로직 칩을 포함한 다양한 크기의 여러 개의 상이한 로직 칩과 함께 사용될 수 있도록 할 수 있다. 다른 실시예에서, 미소전자 패키지(410)는 와이어 본드(432)의 인캡슐레이션되지 않은 표면(436)이 회로 기판(490)의 패드(492)에 전기 접속되는 또 다른 구성에서의 인쇄회로 기판(490) 상에 실장될 수 있다. 또한, 이러한 실시예에서, 패키지(488)의 수정된 버전과 같은 또 다른 미소전자 패키지는 패드(440)에 결합된 솔더 볼(452)에 의해패키지(410) 상에 실장될 수 있다.
도 9 및 도 10은 와이어 본드(532)가 리드-프레임 구조 상에 형성되는 미소전자 어셈블리(510)의 다른 실시예를 도시하고 있다. 리드 프레임 구조의 예는 미국 특허 제7,176,506호 및 제6,765,287호에 도시되고 개시되어 있으며, 이들 특허의 개시 내용은 원용에 의해 본 명세서에 통합된다. 일반적으로, 리드 프레임은 복수의 리드를 포함한 세그먼트로 패터닝되는 구리와 같은 도전성 금속의 시트로 형성된 구조이며, 패들(paddle) 및 프레임을 더 포함할 수 있다. 프레임은 어셈블릴의 제조 동안 리드 및 패들(사용된 경우)을 고정하기 위해 이용된다. 실시예에서, 다이 또는 칩과 같은 미소전자 요소는 패들에 페이스-업 방식으로 결합되고, 와이어 본드를 이용하여 리드에 전기 접속될 수 있다. 이와 달리, 미소전자 요소는 미소전자 요소 아래에서 연장할 수 있는 리드 상에 직접 실장될 수 있다. 이러한 실시예에서, 미소전자 요소 상의 컨택은 솔더 볼 등에 의해 각각의 리드에 전기 접속될 수 있다. 리드는 그리고나서 전자 신호 전위를 미소전자 요소에 전달하고 미소전자 요소로부터 전자 신호 전위를 전달하기 위해 다양한 다른 도전성 구조체에 대한 전기 접속을 형성하기 위해 이용될 수 있다. 그 위에 인캡슐레이션층을 형성하는 것을 포함할 수 있는 구조체의 어셈블리가 완성될 때, 프레임의 임시적인 요소는 개별 리드를 형성하기 위해 리드 프레임의 리드 및 패들로부터 제거될 수 있다. 본 발명의 목적을 위해, 개별 리드(513) 및 패들(515)은 도전성 요소(528)와 일체로 형성되는 부분에 도전성 요소(528)를 포함하는 기판(512)을 형성하는 것의 세그먼트 부분(segmented portion)인 것으로 고려된다. 또한, 본 실시예에서, 패들(515)은 기판(512)의 제1 영역(518) 내에 있도록 고려되고, 리드(513)는 제2 영역(520) 내에 있도록 고려된다. 도 10의 입면도에도 도시되어 있는 와이어 본드(524)는 패들(515) 상에 운반되는 미소전자 요소(22)를 리드(515)의 도전성 요소(528)에 접속한다. 와이어 본드(532)는 와이어 본드의 베이스(534)에서 리드(515) 상의 추가의 도전성 요소(528)에 결합될 수 있다. 인캡슐레이션층(542)은 와이어 본드(532)의 단부(538)가 표면(544) 내의 지점에서 덮여지지 않은 채로 남겨지도록 어셈블리(510) 상에 형성된다. 와이어 본드(532)는 본 명세서의 다른 실시예에 대하여 설명한 것에 대응하는 구조에서의 인캡슐레이션층(542)에 의해 덮여지지 않은 추가의 또는 다른 부분을 가질 수 있다.
도 11은 하나의 패키지(610A)의 와이어 본드(632)와 그 위에 실장된 또 다른 패키지(610B)의 솔더 매스(652) 사이의 조인트를 기계적으로 보강하기 위한 언더필(620)의 사용을 예시하고 있다. 도 11에 도시된 바와 같이, 언더필(620)이 패키지(610A, 610B)의 대향 표면들(642, 644) 사이에 배치될 필요가 있지만, 언더필(620)은 패키지(610A)의 에지 표면들을 접촉할 수 있고, 패키지(610)가 실장되는 회로 패널(690)의 제1 표면(692)에 접촉할 수 있다. 또한, 패키지(610A, 610B)의 에지 표면들을 따라 연장하는 언더필(620)의 부분은 패키지가 그 위에 배치되는 회로 패널의 주표면에 대하여 0°와 90°사이의 각도로 배치될 수 있으며, 회로 패널에 인접한 곳은 커다란 두께를 갖고 회로 패널 위의 높은 곳 및 하나 또는 그 이상의 패키지에 인접한 곳에서는 더 작은 두께를 갖도록 테이퍼될 수 있다.
도 28a 내지 도 28d에 도시된 패키지 배열은 언더필층 및 구체적으로 패키지 1910A의 표면(1942) 및 패키지 1910B의 표면(1916)과 같은 패키지(1910A, 1910B)의 대향 면들 사이에 배치되는 언더필층의 일부분을 구성하기 위한 한 가지 기술로 구현될 수 있다. 도 28a에 도시된 바와 같이, 예컨대 인캡슐레이션층(1942)의 표면(1944)이 패키지 1910B의 외측에서 노출되는 부분을 갖도록, 패키지 1910A는 패키지 1910B의 에지 표면(1947)을 지나 연장할 수 있다. 이러한 영역은 디스펜싱 영역(dispensing area)(1949)으로서 이용될 수 있으며, 이 영역에 의해 디바이스가 언더필 재료를 디스펜싱 영역에 대하여 수직 위치로부터 디스펜싱 영역 상에 유동 상태(flowable state)로 침적할 수 있게 된다. 이러한 배열에서, 디스펜싱 영역(1949)은, 언더필 재료가 패키지 1910B 아래로 흐르기에 충분한 양에 도달하는 동안 표면의 에지에서 흘러내리지 않고 표면 상에 덩어리(mass)로 침적되고, 그곳에서 솔더 매스 등과 같은 패키지 1910A와 1910B의 대향 표면들 사이의 임의의 조인트 주위를 포함한 이들 대향 표면 사이의 영역 내로 모세관 현상에 의해 인입될 수 있도록 하는 크기로 될 수 있다. 언더필 재료가 대향 표면들 사이에 인입됨에 따라, 패키지 1910A의 에지를 넘어서 크게 흘러내리지 않는 연속적인 흐름이 달성되도록 추가의 재료가 디스펜싱 영역 상에 침적될 수 있다. 도 28b에 도시된 바와 같이, 디스펜싱 영역(1949)은 패키지 1910B를 둘러쌀 수 있으며, 패키지 1910B의 각각의 변에서의 패키지 1910B의 주변 에지로부터 멀어지는 직교 방향으로의 디스펜싱 영역의 직경 D가 약 1 mm이어도 된다. 이러한 배열은 순차적으로 또는 동시적으로 중의 어느 하나로 패키지 1910B의 한 변 또는 하나보다 많은 변 상에서의 디스펜싱을 허용할 수 있다. 디스펜싱 영역(1949)이 패키지 1910B의 단지 2개의 인접한 변을 따라 연장하고, 제2 패키지의 주변 에지로부터 멀어지는 직교 방향으로의 디스펜싱 영역의 직경 D'이 약 1 mm인 다른 배열이 도 28c에 도시되어 있으며, 디스펜싱 영역(1949)이 패키지 1910B의 하나의 변을 따라 연장하고, 패키지의 주변 에지로부터 멀어지는 직교 방향으로의 디스펜싱 영역의 직경 D"이 예컨대 1.5 mm 내지 2 mm이어도 되는 다른 배열이 도 28d에 도시되어 있다.
미소전자 패키지(2010A, 2010B)가 수평적 프로파일이 유사한 크기의 것인 배열에서, 미소전자 패키지(2010A, 2010B)를 함께 결합하기 위해, 예컨대 제2 패키지의 단자를 와이어 본드(2032)의 인캡슐레이션되지 않은 부분(2039)을 포함하는 요소들과 결합함으로써, 예컨대 도전성 매스(2052)의 가열 또는 경화에 의해, 예컨대 솔더 매스의 리플로우에 의해, 부착 동안 미소전자 패키지(2010A, 2010B)를 고정하기 위해, 컴플라이언트 베젤(compliant bezel)(2099)이 이용될 수 있다. 이러한 배열은 미소전자 패키지(2010B)가 도전성 매스(2052), 예컨대 미소전자 패키지(2010B) 상의 단자(2043)에 결합된 솔더 매스로 미소전자 패키지(2010A) 위에 조립된다. 미소전자 패키지는 전술한 바와 같이 솔더 매스(2052)가 미소전자 패키지(2010A)의 와이어 본드(2032)의 인캡슐레이션되지 않은 부분(2039)과 정렬하거나 또는 와이어 본드(2032)의 단부 표면(2038)과 결합된 제2 도전성 요소와 정렬하도록 정렬될 수 있다. 베젤(2099)은 제2 패키지의 단자가 제1 패키지의 와이어 본드(2032) 또는 제2 도전성 요소와 결합되는 가열 공정 동안 이러한 정렬을 유지하기 위해 미소전자 패키지(2010A, 2010B) 주위에 조립될 수 있다. 예컨대, 솔더 매스(2052)를 리플로우시켜 제2 패키지의 단자를 와이어 본드(2032) 또는 제2 도전성 요소와 본딩하기 위해 가열 공정이 이용될 수 있다. 베젤(2099)은 또한 리플로우 전과 리플로우 동안에 패키지들 간의 접촉을 유지하기 위해 미소전자 패키지(2010B)의 표면(2044)의 일부분 및 미소전자 패키지(2010A)의 표면(2016)을 따라 안쪽으로 연장할 수 있다. 베젤(2099)은 고무, TPE, PTFE(폴리테트라플루오로에틸렌), 실리콘 등과 같은 탄력 복원성으로 휘기 쉬운 재료로 이루어질 수 있고, 정위치에 있을 때 베젤에 의해 압박력이 가해지도록 조립 패키지의 크기에 비하여 작은 크기로 될 수 있다. 베젤(2099)은 또한 언더필 재료를 가하는 동안 정위치에 잔류될 수 있으며, 이러한 재료를 가하는 것을 수용하기 위해 개구부를 포함할 수 있다. 컴플라이언트 베젤(2099)은 패키지 조립 후에 제거될 수 있다.
이에 부가하여 또는 이와 달리, 도 30a 내지 도 30f에 도시된 바와 같은 미소전자 패키지(2110A, 2110B)의 어셈블리에서, 하위 패키지(2110A)는 적어도 하나의 정렬 표면(2151)을 포함할 수 있다. 이것의 일례는 정렬 표면(2151)이 미소전자 패키지(2110B)의 코너에 인접한 인캡슐레이션층(2142)에 포함되어 있는 도 30a에 도시되어 있다. 정렬 표면은 주표면에 대하여 경사져 있으며, 몇몇 지점에서는 주표면(2144)에 대하여 약 0°와 90°이하 사이의 각도를 형성하며, 정렬 표면이 주표면(2144) 및 주표면(2144)보다 더 큰 거리로 기판(2112) 위에 이격되어 있는 각각의 부표면(2145)에 근접한 지점을 연장한다. 부표면(2145)은 미소전자 패키지(2110A)의 코너에 인접하게 배치될 수 있고, 그 교차면들 사이에 부분적으로 연장할 수 있다. 도 30b에 도시된 바와 같이, 정렬 표면은 또한 미소전자 패키지(2110A)의 교차면들 반대쪽의 내측 코너를 형성할 수 있고, 미소전자 패키지(2110A)의 모든 코너, 예컨대 4개의 코너를 따라 유사한 형태로 포함될 수 있다. 도 30c에 예시된 바와 같이, 정렬 표면(2151)은, 예컨대 도전성 매스 또는 솔더 볼과 같은 전기 도전성 돌기(protrusion)와 같은 돌기가 결합되는 제2 패키지(2110B)가 패키지(2110A)의 정부 상에 적층될 때, 정렬 표면(2151)이 솔더 볼을 정렬 표면(2151)에 대응하는 와이어 본드(2132)의 인캡슐레이션되지 않은 부분 위에 놓여지는 적절한 위치 내로 안내하도록, 대응하는 와이어 본드(2132)의 인캡슐레이션되지 않은 부분으로부터 적합한 거리에 위치될 수 있다. 그리고나서, 솔더 볼은 패키지(2110A)의 와이어 본드(2132)의 인캡슐레이션되지 않은 부분과 결합하도록 리플로우될 수 있다.
정렬 표면(2251)을 채용하는 다른 배열이 도 31a 내지 도 31c에 도시되어 있으며, 이 도면에서는 정렬 표면(2251)이 상승 내측 표면(2244)과 하위 외측 표면(2245) 사이에서 연장한다. 이러한 배열에서, 내측 표면(2244)은 미소전자 요소(2222) 위에 위치할 수 있고, 그에 따라 기판(2212) 위에 이격될 수 있다. 외측 표면(2245)은 기판의 두께의 방향으로 기판(2212)에 더 근접하게 이격될 수 있으며, 기판(2212)의 표면(2214)과 미소전자 요소(2222)의 표면(2223) 사이에 수직으로 위치될 수 있다. 와이어 본드(2232)의 하나 이상의 인캡슐레이션되지 않은 부분은 솔더 볼(2252) 또는 도 30a 내지 도 30c에 대하여 설명한 바와 같은 다른 도전성 돌기의 정렬을 달성하도록 정렬 표면(2251)에 대하여 위치될 수 있다. 전술한 바와 같이, 이러한 계단형 배열은 특정한 본드 매스 크기가 주어지면 전체적인 하위 어셈블리 높이를 달성하기 위해 전술한 정렬 기능과 함께 이용될 수도 있고 또는 전술한 정렬 기능 없이 이용될 수도 있다. 또한, 상승 내측 표면(2244)의 통합은 와핑(warping)에 대한 패키지(2210A)의 증가된 저항을 초래할 수 있다.
도 12는 제1 콤포넌트(610A)의 와이어 본드(632)와 미소전자 패키지(610B)와 같은 제2 콤포넌트의 대응하는 솔더 매스(652) 간의 일례의 조인트를 보여주는 사진 이미지이다. 도 12에서, 도면부호 620은 언더필이 배치될 수 있는 곳을 나타낸다.
도 13a, 도 13b, 도 13c, 도 13d, 도 13e 및 도 13f는 도 1에 관련하여 위에서 설명한 바와 같은 와이어 본드(32)의 구조에서의 몇몇 가능한 변형을 예시한다. 예컨대, 도 13a에 나타낸 바와 같이, 와이어 본드(732A)는 상방향 연장 부분(736)을 가질 수 있으며, 이 부분은 이 부분(736)의 반경과 동일한 반경을 갖는 단부(738A)에서 종단한다.
도 13b는 단부(738B)가 부분(736)에 비하여 테이퍼되는 팁이 되는 변형예를 예시하고 있다. 이에 부가하여, 도 13c에 나타낸 바와 같이, 와이어 본드(732A)의 테이퍼된 팁(738B)은 테이퍼된 팁과 일체로 되는 와이어 본드의 원통형부의 축으로부터 방사상 방향(741)으로 오프셋되는 중심(740)을 가질 수 있다. 이러한 형상은 아래에 추가로 설명되는 바와 같이 와이어 본드를 형성하는 공정으로부터 발생하는 본딩 툴 마크이어도 된다. 이와 달리, 도면부호 738B로 나타낸 것 이외의 본딩 툴 마크가 와이어 본드의 인캡슐레이션되지 않은 부분 상에 제공될 수도 있다. 도 13a에 추가로 나타낸 바와 같이, 와이어 본드의 인캡슐레이션되지 않은 부분(739)은 도전성 요소(728)가 배치되는 기판의 표면(730)에 대한 수직선의 25도 이내의 각도(750)로 기판(712)으로부터 멀어지게 돌출할 수 있다.
도 13d는 와이어 본드(732D)의 인캡슐레이션되지 않은 부분이 볼 형상부(738D)를 포함할 수 있다는 것을 예시하고 있다. 패키지 상의 와이어 본드의 몇몇 또는 전부가 이러한 구조를 가질 수 있다. 도 13d에 나타낸 바와 같이, 볼 형상부(738D)는 와이어 본드(732D)의 원통형부(736)와 일체로 될 수 있으며, 볼 형상부와 적어도 와이어 본드의 원통형부의 코어는 기본적으로 구리, 구리 합금 또는 금을 포함한다. 아래에 추가로 설명되는 바와 같이, 볼 형상부는 기판의 도전성 요소(728)에 와이어 본드를 스티치 본딩하기 전에 사전-성형 공정(pre-shaping process) 동안 본딩 툴의 캐필러리의 개구부에 노출된 와이어의 부분을 용융시킴으로써 형성될 수 있다. 도 13d에 나타낸 바와 같이, 볼 형상부(738D)의 직경(744)은 볼 형상부와 일체로 되는 원통형 와이어 본드 부분(736)의 직경(746)보다 클 수 있다. 도 13d에 도시된 것과 같은 특정 실시예에서, 볼 형상부(738D)와 일체로 되는 와이어 본드(732D)의 원통형부는 패키지의 인캡슐레이션층(751)의 표면(752)을 지나 돌출할 수 있다. 이와 달리, 도 13e에 나타낸 바와 같이, 와이어 본드(732D)의 원통형부는 인캡슐레이션층에 의해 전체적으로 덮여질 수도 있다. 이러한 경우, 도 13e에 나타낸 바와 같이, 와이어 본드(732D)의 볼 형상부(738D)는 몇몇 경우에 인캡슐레이션층(751)에 의해 부분적으로 덮여져도 된다.
도 13f는, 전술한 바와 같이 1차 금속의 코어(731) 및 그 위의 금속성 마무리(733)를 갖고, 금속성 마무리가 팔라듐-피복 구리 와이어(palladium-clad copper wire) 또는 팔라듐-피복 금 와이어와 같은 1차 금속 위에 위치하는 제2 금속을 포함하는, 와이어 본드(732F)를 예시하고 있다. 또 다른 예에서, 와이어 본드의 인캡슐레이션되지 않은 부분이 또 다른 콤포넌트의 대응하는 컨택에 결합될 때까지, 와이어 본드의 인캡슐레이션되지 않은 부분의 산화를 방지하기 위해 인캡슐레이션되지 않은 부분 상에 상업적으로 이용 가능한 "OSP(organic solderability preservative)"와 같은 비금속성 재료의 산화 보호층이 형성될 수 있다.
도 14는 본 명세서에 설명된 바와 같은 와이어 본드(32)(도 1)가 성형될 수 있고, 그 후 기판 상의 도전성 요소(28)에 스티치 본딩될 수 있는 방법을 예시하고 있다. 단계 A에서 나타낸 바와 같이, 도 1에 관련하여 전술한 바와 같은 금 또는 구리 와이어 또는 복합 와이어와 같은 금속 와이어의 세그먼트(800), 즉 사전에 정해진 길이(802)를 갖는 일체부가 본딩 툴의 캐필러리(804)의 밖으로 공급된다. 금속 와이어의 사전에 정해진 길이가 캐필러리로부터 공급되도록 하기 위해, 초기 와이어 길이는 영(0)으로 될 수 있거나, 또는 처리를 위해 와이어를 밖으로 공급하려고 시작하기 전에, 캐필러리로부터 연장하는 와이어를 스티치 본딩하는 본딩 툴에 의하여 알고 있는 길이로 설정될 수 있다. 이 때, 세그먼트는 캐필러리의 면(806)에 직각을 이루는 직선 방향(801)으로 연장할 수 있다. 단계 B에 나타낸 바와 같이, 캐필러리(804)의 면(806)은 직각 방향으로부터 멀어지게 금속 와이어 세그먼트(800)를 굽어지게 하기 위해 형성 유닛(810)의 제1 표면(812)을 따라, 즉 제1 표면에 평행하게 적어도 제1 방향(814)으로 이동된다. 형성 유닛(810)은 금속 와이어 세그먼트를 기판의 도전성 요소에 본딩하기 전에 금속 와이어 세그먼트의 형성, 즉 성형을 지원하기에 적합한 표면을 갖는 특수하게 설계된 툴이어도 된다.
단계 B에 나타낸 바와 같이, 사전 형성 공정 동안, 세그먼트(800)의 일부분은 표면(812)에 평행한 방향으로 연장할 수도 있다. 그 후, 단계 C에 나타낸 바와 같이, 캐필러리가 제2 표면(816) 위에서 이동되어, 세그먼트(800)의 적어도 일부분이 캐필러리의 외부 벽(820)을 따라 방향 818로 위쪽으로 돌출하게 한다. 이러한 방식으로 금속 와이어 세그먼트(800)를 사전 형성한 후, 본딩 툴의 캐필러리가 형성 유닛(810)으로부터 멀어지게 이동되고, 기판의 도전성 요소(28)(도 1)를 향해 이동되어, 이곳에서 캐필러리 개구부(808) 및 캐필러리 면(806)에 인접한 금속 와이어 세그먼트의 일부분(822)을 도전성 요소에 스티치 본딩한다. 그 결과, 캐필러리 개구부(808)로부터 떨어져 있는 금속 와이어 세그먼트(800)의 단부(838)가 도전성 요소(28)로부터 떨어져 있는 와이어 본드의 단부(38)(도 1)가 된다.
도 15는 본 발명의 실시예에 따른 방법에서 형성 유닛(810)의 표면 위의 캐필러리의 이동의 예를 예시하는 도면이다. 이 도면에 나타낸 바와 같이, 형성 유닛(810)은 세그먼트(800)가 형성 공정의 단계 A에서 캐필러리의 개구부(808)의 밖으로 공급될 때에 캐필러리(804)가 배치되는 제1 디프레션(830)을 가질 수도 있다. 디프레션은 단계 B에서 세그먼트(800)를 표면(812) 상으로 안내하는데 도움을 줄 수 있는 채널 또는 홈(832)을 포함할 수 있다. 또한, 형성 유닛은 공정의 단계 B에서 세그먼트(800)를 안내하기 위한 채널(834) 또는 홈을 포함할 수 있다. 도 15에 더 자세히 나타낸 바와 같이, 형성 유닛은, 캐필러리가 공정의 단계 C에서 이동하여 금속 와이어 세그먼트를 캐필러리의 외부 벽(820)에 기대어 방향 818로 굽어지도록 하는 내부 표면(816)을 갖는 추가의 디프레션(840)을 포함하여도 된다. 일례에서의 디프레션(840)은 도 15에 나타낸 바와 같이 3각형 형상을 가질 수도 있다.
실시예에서, 수직 또는 비수직 측벽(2820)을 통합하는 도 14에 도시된 캐필러리의 변형이 이용될 수 있다. 도 35에 도시된 바와 같이, 캐필러리(2804)의 측벽(2820)은 실질적으로 수직, 즉 와이어 세그먼트(2800)에 평행하거나 또는 캐필러리(2804)의 면에 직각을 이룰 수 있다. 이것은, 도 14에 도시된 캐필러리와 같은 실질적으로 90˚ 미만의 측정치를 갖는 각도를 형성하는 캐필러리의 외부에 있는 측벽에 의해 달성되는 것보다, 기판의 제1 표면의 표면으로부터 먼 쪽으로 수직에 더 가까운, 즉 90°의 각도에 더 가까운 와이어 본드(도 1에서의 32)의 형성을 가능하게 할 수 있다. 예컨대, 형성 툴(2810)을 이용하여, 제1 와이어 부분(2822)에 대하여 25°와 90°사이, 또는 약 45°와 90°사이, 또는 약 80°와 90°사이로 연장하는 제1 부분으로부터의 각도로 배치되는 와이어 본드가 달성될 수 있다.
또 다른 변형에서, 캐필러리(3804)는 캐필러리의 면(3806)을 지나 돌출하는 표면(3808)을 포함할 수 있다. 이 표면(3808)은 예컨대 측벽(3820)의 에지 위에 포함될 수 있다. 와이어 본드(예컨대, 도 1의 32)를 형성하는 방법에서, 캐필러리(3804)는 와이어 세그먼트의 형성 동안, 예컨대 캐필러리가 표면(3812)으로부터 멀어지는 방향으로 연장하는 형성 표면(3816)을 따르는 방향으로 연장할 때에, 와이어 세그먼트(3800)의 제1 부분(3822)에 대해 프레스될 수 있다. 이 예에서, 표면(3808)은 나머지 와이어 세그먼트(3800)가 연장하는 곡선부 부근의 지점에서 제1 부분(3822) 내로 프레스된다. 이것은 와이어 세그먼트(3800)의 변형을 야기할 수 있어서, 캐필러리(3804)의 벽부(3820)에 기대도록 프레스하고, 캐필러리(3804)가 제거된 후에 다소의 보다 수직 위치로 이동시킬 수 있다. 다른 경우, 표면(3808)으로부터의 변형은 캐필러리(3804)가 제거되는 때에 와이어 세그먼트(3800)의 위치가 실질적으로 유지될 수 있도록 이루어질 수 있다.
도 16은 본 명세서에 개시된 방법 중의 하나 이상의 방법에 따라 형성된 와이어 본드(932)가 이들 와이어 본드의 각각의 베이스(934)로부터 오프셋되는 단부(938)를 가질 수 있다는 것을 보여주는 사진 이미지이다. 일례에서, 와이어 본드의 단부(938)는 단부(938)가 접속되는 도전성 요소의 주변부를 지나 기판의 표면에 평행한 방향으로 변위되도록 와이어 본드의 각각의 베이스로부터 변위될 수 있다. 또 다른 예에서, 와이어 본드의 단부(938)는 단부가 접속되는 도전성 요소의 주변부(933)를 지나 기판의 표면에 평행한 방향으로 변위되도록 와이어 본드의 각각의 베이스(934)로부터 변위될 수 있다.
도 17은, 곡선부를 갖는 와이어 본드(332Cⅱ)(도 5)를 형성하기 위해 사용될 수 있고, 와이어 본드의 베이스(1034)로서 도전성 요소에 스티치-본딩될 부분(1022)으로부터 측면 방향(1014A)으로 변위되는 단부(1038)를 갖는, 전술한 사전 성형 공정의 변형예를 도시하고 있다.
도 17에 나타낸 바와 같이, 이 공정의 최초의 3개의 단계 A, B 및 C는 도 14를 참조하여 위에서 설명한 것과 동일할 수 있다. 그러므로, 여기에서 단계 C 및 단계 D를 참조하면, 캐필러리(804)의 면(806)에 인접한 와이어 본드의 부분(1022A)은 형성 유닛과 일체로 될 수 있는 툴에 의해 클램프된다. 클램핑은 형성 유닛 위에서의 캐필러리의 이동의 결과로서 액티브 방식으로 또는 패시브 방식으로 수행될 수 있다. 일례에서, 클램핑은 금속 와이어 세그먼트의 움직임을 가능하지 않게 하기 위해 논슬립 표면(non-slip surface)을 갖는 플레이트를 금속 와이어 세그먼트(800) 상으로 프레스함으로써 형성될 수 있다.
금속 와이어 세그먼트(800)가 이러한 방식으로 클램프되는 한편, 도 17에 도시된 단계 D에서, 캐필러리 툴은 형성 유닛(1010)의 제3 표면(1018)을 따라는 방향으로 이동하고, 제3 표면(1018)을 따라 이동된 거리와 동등한 길이의 와이어를 밖으로 공급한다. 그 후, 단계 E에서, 캐필러리는 와이어의 일부분을 캐필러리(804)의 외부 표면(102)을 따라 위쪽으로 굽어지게 하도록 형성 유닛의 제3 표면(1024)을 따라 아래쪽으로 이동된다. 이러한 방식으로, 와이어의 위쪽으로 돌출하는 부분(1026)은 금속 와이어의 제3 부분(1048)에 의해 또 다른 위쪽으로 돌출하는 부분(1036)에 접속될 수 있다.
도 40에 도시된 바와 같이 볼 본딩된 와이어 본드(2732)를 갖는 미소전자 패키지(2710)를 형성하는 방법은 도 41 내지 도 44에 예시된 바와 같은 다양한 단계들을 포함한다. 도 41은 미소전자 요소(2722)가 제1 표면(2714) 상에서 그리고 제1 영역(2718) 내에서 기판(2712)에 전기적으로 및 기계적으로 접속되는 단계의 미소전자 어셈블리(2710')를 도시하고 있다. 미소전자 요소(2722)는 솔더 매스(2726)에 의해 플립-칩 배열로 기판(2712) 상에 실장되는 것으로서 도 14에 도시되어 있다. 이와 달리, 도 40에서 나타낸 바와 같이 페이스-업 본딩이 그 대신 이용될 수 있다. 도 11에 도시된 방법 단계의 실시예에서, 유전체 언더필층(2766)이 미소전자 요소(2722)와 기판(2712) 사이에 제공될 수도 있다.
도 42는 기판(2712)의 제1 표면(2714) 상에 노출된 도전성 요소(2728)의 패드(2730)에 적용된 와이어 본드(2732)를 갖는 미소전자 어셈블리(10")를 도시하고 있다. 논의되는 바와 같이, 와이어 본드(2732)는 와이어 세그먼트의 단부를 가열하여 연성화함으로써 이 단부를 도전성 욧(2728)에 대해 프레스할 때에 도전성 요소(2728)에 대한 침적 본드(deposition bond)를 형성하여 베이스(2734)를 형성하도록 적용될 수 있다. 와이어는 그 후 도전성 요소(2728)로부터 먼 쪽으로 인발(drawn out)되고, 요구되는 경우 절단되기 전에 특정한 형상으로 절단되거나, 또는 와이어 본드(2732)의 단부(36) 및 단부 표면(2738)을 형성하도록 잘려진다. 이와 달리, 와이어 본드(2732)는 예컨대 ?지 본딩에 의해 알루미늄 와이어로 형성될 수 있다. ?지 본딩은, 와이어의 단부에 인접한 와이어의 부분을 가열하고, 그 부분을 그곳에 가해지는 압력으로 도전성 요소(2728)를 따라 드래그함으로써 형성된다. 이러한 공정은 미국 특허 제7,391,121호에 상세하게 개시되며, 이 특허의 개시 내용이 원용에 의해 본 명세서에 통합된다.
도 43에서, 인캡슐레이션층(2742)은 기판의 제1 표면(2714) 위에 이 제1 표면으로부터 와이어 본드(2732)의 에지 표면(2737)을 따라 위쪽으로 연장하도록 도포함으로써 미소전자 어셈블리(2710")에 추가된다. 인캡슐레이션층(2742)은 또한 언더필층(2766)을 덮는다. 인캡슐레이션층(2742)은 도 42에 도시된 미소전자 어셈블리(2710') 위에 수지를 침적함으로써 형성될 수 있다. 이것은 어셈블리(2710')를 수용할 수 있는 인캡슐레이션층(2742)의 요구된 형상의 캐비티를 갖는 적절하게 구성된 몰드에 어셈블리(2710')를 위치시킴으로써 행해질 수 있다. 이러한 몰드 및 이러한 몰드로 인캡슐레이션층을 형성하는 방법은 미국 공개 특허 번호 2010/0232129에 도시되고 설명된 바와 같이 이루어질 수 있으며, 이 공개 특허의 개시 내용은 원용에 의해 본 명세서에 통합된다. 이와 달리, 인캡슐레이션층(2742)은 적어도 부분적으로 컴플라이언트성을 갖는 재료로 요구된 형상으로 사전 제조될 수 있다. 이 구성에서, 유전체 재료의 컴플라이언트 성질은 인캡슐레이션층(2742)이 와이어 본드(2732) 및 미소전자 요소(2722) 위의 위치에 프레스될 수 있도록 한다. 이러한 단계에서, 와이어 본드(2732)는 그 안에 각각의 구멍을 형성하고 있는 컴플라이언트 재료 내로 침투하게 되고, 그 구멍을 따라 인캡슐레이션층(2742)이 에지 표면(2737)과 접촉하게 된다. 또한, 미소전자 요소(2722)는 컴플라이언트 재료를 변형시켜 그 안에 수용될 수 있다. 컴플라이언트 유전체 재료는 외측 표면(2744) 상에 단부 표면(2738)을 노출시키도록 압박될 수 있다. 이와 달리, 임의의 과잉의 컴플라이언트 유전체 재료가 인캡슐레이션층으로부터 제거되어 와이어 본드(2732)의 단부 표면(2738)이 덮여지지 않는 표면(2744)을 형성할 수 있거나, 또는 표면(2763) 내의 지점에서 단부 표면(28)을 덮지 않는 캐비티(2764)가 형성될 수 있다.
도 43에 도시된 실시예에서, 인캡슐레이션층은 처음에 그 표면(2744)이 와이어 본드(2732)의 단부 표면(2738) 위에 이격되도록 형성된다. 단부 표면(2738)을 노출시키기 위해, 단부 표면(2738) 위의 인캡슐레이션층(2742)의 부분이 제거되어, 도 44에 도시된 바와 같이 단부 표면(2742)과 실질적으로 동평면을 이루는 새로운 표면(2744')을 노출시킬 수 있다. 이와 달리, 단부 표면(2738)이 인캡슐레이션층(2742)에 의해 덮이지 않는 캐비티(도시하지 않음)가 형성될 수 있다. 다른 대안에서, 인캡슐레이션층(2742)은 표면(2744)이 이미 단부 표면(2738)과 실질적으로 동평면을 이루도록 또는 표면(2744)이 단부 표면(2738) 아래에 위치되도록 형성될 수 있다. 필요한 경우, 인캡슐레이션층(2742)의 일부분의 제거는 그라인딩, 건식 에칭, 레이저 에칭, 습식 에칭, 래핑 등에 의해 달성될 수 있다. 요구되는 경우, 와이어 본드(2732)의 단부(2738)의 일부분은 또한 표면(2744)과 실질적으로 동평면을 이루는 실질적으로 평면형의 단부 표면(2738)을 달성하기 위해 동일한 단계 또는 추가의 단계에서 제거될 수 있다. 요구되는 경우, 이러한 단계 후에 캐비티가 형성될 수 있거나, 또는 스터드 범프가 적용될 수 있다. 그 결과의 미소전자 어셈블리(2710)가 그 후 PCB 상에 부착되거나, 또는 예컨대 도 6에 도시된 바와 같이 예컨대 적층 패키지와 같은 추가의 어셈블리에 통합될 수 있다.
와이어 세그먼트의 형성 및 와이어 본드를 형성하기 위해 특히 전술한 볼 본드 타입으로 와이어 세그먼트를 도전성 요소에 본딩한 후, 와이어 본드(예컨대 도 1에서의 32)는 캐필러리(도 32a의 804와 같은) 내의 와이어의 나머지 부분으로부터 분리된다. 이것은 와이어 본드(32)의 베이스(34)로부터 멀리 떨어진 임의의 지점에서 행해질 수 있으며, 적어도 와이어 본드(32)의 요구된 높이를 형성하기에 충분한 거리로 베이스(34)로부터 떨어진 지점에서 행해지는 것이 바람직하다. 이러한 분리는 면(806)과 와이어 본드(32)의 베이스(34) 사이에서 캐필러리(804)의 외측에 배치되거나 캐필러리(804) 내에 배치되는 기구에 의해 수행될 수 있다. 한 가지 방법에서, 와이어 세그먼트(800)는 요구된 분리 점에서의 와이어(800)를 효과적으로 완전히 버닝(burning)함으로써 분리될 수 있으며, 이것은 스파크 또는 플레임(flame)을 그 점에 가하는 것에 의해 행해질 수 있다. 와이어 본드 높이의 더 큰 정확도를 달성하기 위해, 와이어 세그먼트(800)를 절단하는 상이한 형태가 시행될 수 있다. 본 명세서에서 설명되는 바와 같이, 절단이라는 표현은 와이어를 요구된 지점에서 약화시킬 수 있는 부분적인 절단 또는 와이어 본드(32)를 나머지 와이어 세그먼트(800)로부터 전체 분리하기 위해 와이어를 완전하게 절단하는 것을 기술하기 위해 이용될 수 있다.
도 32에 도시된 일례에서, 절단 블레이드(805)가 캐필러리(804) 내와 같은 본드 헤드 어셈블리 내에 통합될 수 있다. 도시된 바와 같이, 캐필러리(804)의 측벽(820)에 개구부(807)가 포함될 수 있으며, 이 개구부를 통해 절단 블레이드(805)가 연장할 수 있다. 절단 블레이드(805)는 캐필러리(804) 내부의 안과 밖으로 이동할 수 있어서, 번갈아 가며 와이어(800)를 자유롭게 통과하게 하거나 또는 와이어(800)를 움직이지 못하게 할 수 있다. 이에 따라, 절단 블레이드(805)가 캐필러리 내부의 외측의 위치에 있게 한 상태에서, 와이어(800)가 인발될 수 있고, 와이어 본드(32)가 형성되고, 도전성 요소(28)에 본딩된다. 본드 형성 후, 와이어 세그먼트(800)는 와이어의 위치를 고정하기 위해 본드 헤드 어셈블리에 통합된 클램프(803)를 이용하여 클램프될 수 있다. 절단 블레이드(803)가 그 후 와이어 세그먼트 내로 이동되어, 와이어를 완전히 절단하거나, 또는 와이어를 부분적으로 절단하거나 약화시킬 수 있다. 완전한 절단은 와이어 본드(32)의 단부 표면(38)을 형성할 수 있으며, 그 점에서 캐필러리(804)가 예컨대 또 다른 와이어 본드를 형성하기 위해 와이어 본드(32)로부터 멀어지도록 이동될 수 있다. 유사하게, 와이어 세그먼트(800)가 절단 블레이드(805)에 의해 약화되면, 와이어가 와이어 클램프(803)에 의해 여전히 유지되어 있는 본드 헤드 유닛의 이동은 부분 절단에 의해 약화된 영역에서 와이어(800)를 깨뜨림으로써 분리를 야기할 수 있다.
절단 블레이드(805)의 이동은 오프셋 캠을 이용한 서보 모터에 의해 또는 공기역학(pneumatics)에 의해 작동될 수 있다. 다른 예에서, 절단 블레이드(805) 이동은 스프링 또는 다이아프램에 의해 작동될 수 있다. 절단 블레이드(805) 작동을 위한 트리거링 신호는 볼 본드의 형성에서부터 카운트 다운된 시간 지연량에 기초하여 이루어질 수 있거나, 또는 와이어 본드 베이스(34) 위의 사전에 정해진 높이로의 캐필러리(804)의 이동에 의해 작동될 수 있다. 이러한 신호는 절단 블레이드(805) 위치가 임의의 후속 본드 형성 이전에 리셋될 수 있도록 본딩 기계를 작동하는 다른 소프트웨어에 링크될 수 있다. 절단 기구는 또한 와이어를 사이에 두고 절단 블레이드(805)와 병치되는(juxtaposed) 지점에 제2 블레이드(도시하지 않음)를 포함하여, 일례에서와 같이 와이어의 상호 반대쪽 측면으로부터 제1 블레이드와 제2 블레이드 중의 다른 블레이드에 대한 제1 블레이드와 제2 블레이드 중의 하나 이상의 블레이드의 이동에 의해 와이어를 절단할 수 있다.
또 다른 예에서, 레이저(809)는 본드 헤드 유닛에 조립되고, 와이어를 절단하도록 위치될 수 있다. 도 33에 도시된 바와 같이, 레이저 헤드(809)는 캐필러리(804) 또는 캐필러리(804)를 포함하는 본드 헤드 유닛 상의 또 다른 점에 실장함으로써와 같이 캐필러리(804)의 외측에 위치될 수 있다. 레이저는 와이어(800)를 절단하도록 도 32의 절단 블레이드(805)에 대해 전술한 것과 같은 요구된 시간에 작동되어, 베이스(34) 위의 요구된 높이에서 와이어 본드(32)의 단부 표면(38)을 형성할 수 있다. 다른 구현예에서, 레이저(809)는 절단 빔을 캐필러리(804) 자체를 관통하여 지향시키도록 또는 캐필러리(804) 자체 내로 지향시키도록 위치될 수 있고, 본드 헤드 유닛의 내부에 있을 수 있다. 일례에서, 탄소 가스 레이저(carbon dioxide laser)가 이용될 수 있거나, 또는 대안으로서 Nd:YAG 또는 Cu 증기 레이저(Cu vapor laser)가 이용될 수 있다.
또 다른 실시예에서, 와이어 본드(32)를 나머지 와이어 세그먼트(800)로부터 분리하기 위해 도 34a 내지 도 34c에 도시된 바와 같은 스텐실 유닛(stencil unit)(824)이 이용될 수 있다. 도 34a에 도시된 바와 같이, 스텐실(824)은 와이어 본드(32)의 요구된 높이에 또는 그 부근에 상위 표면(826)을 형성하는 몸체부를 갖는 구조로 될 수 있다. 스텐실(824)은 도전성 요소(28)들 또는 도전성 요소(28)들 사이에서 스텐실에 접속되는 기판(12) 또는 패키지 구조체의 임의의 부분을 접촉하도록 구성될 수 있다. 스텐실은 도전성 요소(28) 위와 같은 와이어 본드(32)에 대한 요구된 지점에 대응할 수 있는 복수의 구멍(828)을 포함한다. 구멍(828)은, 캐필러리가 볼 본딩 등에 의해서와 같이 와이어(800)를 도전성 요소(28)에 본딩하여 베이스(34)를 형성하기 위한 도전성 요소(28)에 대한 위치까지 구멍 내로 연장할 수 있도록, 본드 헤드 유닛의 캐필러리(804)를 그 안에 수용하도록 하는 크기로 될 수 있다. 일례에서, 스텐실은 도전성 요소의 개개의 도전성 요소를 노출시키는 구멍을 가질 수 있다. 또 다른 예에서, 복수의 도전성 요소가 스텐실의 하나의 구멍에 의해 노출될 수 있다. 예컨대, 구멍은 도전성 요소의 행 또는 열이 스텐실의 상단 표면(826)에서 노출되는 스텐실 내의 리세스 또는 채널 형상 개구부이어도 된다.
그러므로, 캐필러리(804)는 와이어 세그먼트를 요구된 길이로 인발하면서 구멍(828)의 밖으로 수직으로 이동될 수 있다. 구멍(828)으로부터 떨어져 있게 된 후, 와이어 세그먼트는 클램프(803)에 의해서와 같이 본드 헤드 유닛 내에 클램프될 수 있으며, 캐필러리(804)는 구멍(828)의 표면과 스텐실(824)의 외측 표면(826)의 교차부에 의해 형성된 스텐실(824)의 에지(829)와 접촉하도록 와이어 세그먼트(800)를 이동시키기 위해 측면 방향(스텐실(824)의 표면(826)에 평행한 것과 같은)으로 이동될 수 있다. 이러한 이동은 캐필러리(804) 내에 여전히 유지되어 있는 와이어 세그먼트(800)의 나머지 부분으로부터 와이어 본드(32)의 분리를 야기할 수 있다. 이 프로세스는 요구된 지점에 요구된 수의 와이어 본드(32)를 형성하기 위해 반복될 수 있다. 일구현예에서, 캐필러리는 나머지 와이어 세그먼트가 후속의 볼 본드를 형성하기에 충분한 거리(802)로 캐필러리(804)의 면(806)을 지나 돌출하도록 와이어 분리 이전에 수직으로 이동될 수 있다. 도 34b는 구멍(828)이 표면(826)에서는 제1 직경을 갖고 표면(826)으로부터 먼 쪽에서는 더 큰 직경을 갖는 상태로 직경이 증가하도록 테이퍼될 수 있는 스텐실(824)의 변형예를 도시하고 있다. 또 다른 변형예에서, 도 34c에 도시된 바와 같이, 기판(12)으로부터의 요구된 거리로 표면(826)으로부터 떨어져 이격하기에 충분한 두께를 갖는 외측 프레임(821)을 갖는 스텐실이 형성될 수 있다. 프레임(821)은, 구멍(828)을 포함하는 스텐실(824)의 부분이 기판(12) 위에 위치될 때에 기판(12)으로부터 떨어져 이격되도록, 표면(826)과 개구 영역(823) 사이에 연장하는 스텐실(824)의 두께로, 기판(12)에 인접하게 위치되도록 구성된 캐비티(823)를 적어도 부분적으로 둘러쌀 수 있다.
도 18, 도 19 및 도 20은 와이어 본드의 인캡슐레이션되지 않은 부분(39)(도 1)이 인캡슐레이션층(42)의 표면(44)을 지나 돌출하도록 하기 위해 몰딩에 의해 인캡슐레이션층을 형성할 때에 사용될 수 있는 한 가지 기술을 예시하고 있다. 그러므로, 도 18에 나타낸 바와 같이, 기판, 기판에 결합된 와이어 본드(1132), 및 미소전자 요소와 같은 콤포넌트를 포함하는 서브어셈블리가 결합될 수도 있는 캐비티(1112)와 몰드의 플레이트(1110) 사이에 임시 필름(1102)이 배치되는 필름-보조 몰딩 기술(film--assisted molding technique)이 이용될 수 있다. 도 18은 또한 제1 플레이트(1110) 반대쪽에 배치될 수 있는 몰드의 제2 플레이트(1111)를 도시하고 있다.
그리고나서, 도 19 및 도 20에 나타낸 바와 같이, 몰드 플레이트(1110, 1111)가 함께 모아질 때, 와이어 본드(1132)의 단부(1138)가 임시 필름(1102) 내로 돌출할 수 있다. 몰드 화합물이 인캡슐레이션층(1142)을 형성하기 위해 캐비티(1112) 내로 흐르게 될 때, 몰드 화합물은 와이어 본드의 단부(1138)가 임시 필름(1102)에 의해 덮여 있기 때문에 단부(1138)와 접촉하지 않는다. 이 단계 후, 몰드 플레이트(1110, 1111)가 인캡슐레이션층(1142)으로부터 제거되고, 임시 필름(1102)이 몰드 표면(1144)로부터 제거될 수 있으며, 그 후 인캡슐레이션층의 표면(1144)을 지나 돌출하는 와이어 본드(1132)의 단부(1138)가 남겨지게 된다.
필름-보조 몰딩 기술은 대량 생산에 아주 적합할 수 있다. 예컨대, 공정의 일례에서, 임시 필름의 연속 시트의 일부분이 몰드 플레이트에 입혀질 수 있다. 그리고나서, 몰드 플레이트에 의해 적어도 부분적으로 정해지는 캐비티(1112)에 인캡슐레이션층이 형성될 수 있다. 그리고나서, 몰드 플레이트(1110) 상의 임시 필름(1102)의 현재 부분이 자동화된 수단에 의해 임시 필름의 연속 시트의 또 다른 부분으로 교체될 수 있다.
필름-보조 몰딩 기술의 변형예에서, 전술한 바와 같이 제거 가능한 필름을 사용하는 대신, 인캡슐레이션층을 형성하기 전에 몰드 플레이트(1110)의 내측 표면 상에 수용성 필름이 배치될 수 있다. 몰드 플레이트가 제거될 때, 수용성 필름은 전술한 바와 같이 인캡슐레이션층의 표면(1144)을 지나 돌출하는 와이어 본드의 단부를 남겨두기 위해 수용성 필름을 씻어냄(washing)에 의해 제거될 수 있다.
도 18 및 도 19의 방법의 일례에서, 인캡슐레이션층(1142)의 표면(1144) 위의 와이어 본드(1132)의 높이는 도 37a에 도시된 바와 같이 와이어 본드(1132)들 간에 변경될 수 있다. 와이어 본드(1132)가 실질적으로 균일한 높이로 표면(1142) 위에 돌출하도록 패키지(1110)를 추가로 처리하는 방법이 도 37b 내지 도 37d에 도시되어 있으며, 이 방법은 표면(1144) 위에 희생 재료층(1178)을 입힘으로써 와이어 본드(1132)의 인캡슐레이션되지 않은 부분 위에 형성될 수 있는 희생 재료층(1178)을 이용한다. 희생 재료층(1178)은 그 높이를 와이어 본드(1132)에 대한 요구된 높이까지 감소시키기 위해 평탄화(planarization)될 수 있으며, 이것은 랩핑, 그라인딩, 또는 폴리싱 등에 의해 행해질 수 있다. 또한 도면에 예시된 바와 같이, 희생 재료층(1178)의 평탄화는 그 높이를 와이어 본드(1132)가 희생 재료층(1178)의 표면에서 노출된 상태로 되는 점까지로 감소시키는 것에 의해 개시될 수 있다. 평탄화 공정은 또한 희생 재료층(1178)의 높이가 지속적으로 감소됨에 따라 와이어 본드(1132)의 높이 또한 감소되도록 희생 재료층(1178)과 동시에 와이어 본드(1132)를 평탄화할 수 있다. 평탄화는 와이어 본드(1132)에 대한 요구된 높이가 도달된 후에 중지될 수 있다. 이러한 공정에서, 와이어 본드(1132)는 처음에는 자신의 높이가 비록 불균일하지라도 목표로 하는 균일한 높이보다 모두 크도록 형성될 수 있다는 점에 유의하기 바란다. 평탄화에 의해 와이어 본드(1132)가 요구된 높이로 감소된 후, 희생 재료층(1178)은 에칭 등에 의해 제거될 수 있다. 희생 재료층(1178)은 인캡슐런트 재료에 크게 영향을 주지 않을 에천트를 이용하여 에칭함으로써 제거가 허용될 수 있는 재료로 형성될 수 있다. 일례에서, 희생 재료층(1178)은 수용성 플라스틱 재료로 이루어질 수 있다.
도 21 및 도 22는 인캡슐레이션층의 표면을 지나 돌출하는 와이어 본드의 인캡슐레이션되지 않은 부분을 형성할 수 있는 또 다른 방법을 예시하고 있다. 그러므로, 도 21에 나타낸 예에서, 먼저, 와이어 본드(1232)가 인캡슐레이션층(1242)의 표면(1244)과 동평면으로 될 수 있거나 또는 인캡슐레이션층(1242)의 표면(1244)에서 노출되지 않을 수도 있다. 그리고나서, 도 22에 나타낸 바와 같이, 예컨대 몰딩된 인캡슐레이션층과 같은 인캡슐레이션층의 일부분이 제거되어, 단부(1238)를 수정된 인캡슐레이션층 표면(1246)을 지나 돌출하도록 할 수 있다. 그러므로, 일례에서, 평면형 리세스 표면(1246)을 형성하기 위해 인캡슐레이션층을 균일하게 리세스하기 위해 레이저 어블레이션이 이용될 수 있다. 이와 달리, 레이저 어블레이션은 인캡슐레이션층의 영역에 선택적으로 수행되어 개별 와이어 본드를 인접하도록 할 수 있다.
와이어 본드에 대해 선택적으로 인캡슐레이션층의 적어도 일부분을 제거하기 위해 이용될 수 있는 또 다른 기술은 "웨트 블래스팅(wet blasting)" 기술을 포함한다. 웨트 블래스팅에서는, 액체 매체(liquid medium)에 의해 운반된 연마 입자의 스트림이 타겟의 표면으로부터 재료를 제거하기 위해 타겟 쪽으로 지향된다. 연마 입자의 스트림은 웨트 블래스팅 후에 남아 있게 될 와이어 본드와 같은 다른 구조체에 대해 선택적으로 재료의 제거를 용이하게 하거나 가속화시킬 수 있는 화학적 에천트와 조합되는 경우도 있다.
도 38a 및 도 38b에 도시된 예에서, 도 21 및 도 22에 도시된 방법의 변형예로, 일단에는 도전성 요소(1228) 상의 베이스(1234A)를 갖고, 타단(1234B)에서 미소전자 요소(1222)의 표면에 부착되는 와이어 본드 루프(1232')가 형성될 수 있다. 와이어 본드 루프(1232')를 미소전자 요소(1222)에 부착하기 위해, 미소전자 요소(1223)의 표면은 스퍼터링, 화학적 기상 증착, 플레이팅 등에 의해서 금속화될 수 있다. 베이스(1234A)는 도시된 바와 같이 볼 본딩되거나, 또는 단부(1232B)가 미소전자 요소(1222)에 결합되는 바와 같이 에지 본딩될 수 있다. 도 38a에 추가로 나타낸 바와 같이, 유전체 인캡슐레이션층(1242)은 와이어 본드 루프(1232')를 덮기 위해 기판(1212) 위에 형성될 수 있다. 인캡슐레이션층(1242)의 높이를 감소시키고, 와이어 본드 루프(1232')를, 도전성 요소(1228)에 대한 전기 접속을 위해 적어도 단부 표면(1238)에 결합하는데 이용할 수 있는 접속 와이어 본드(1232A)와, 미소전자 요소(1222)에 결합되는 방열 본드(1232B)로 분리시키기 위해, 인캡슐레이션층(1242)이 그라인딩, 래핑, 폴리싱 등에 의해 평탄화될 수 있다. 방열 본드는 미소전자 요소(1222)의 어떠한 회로에도 전기 접속되지 않고, 미소전자 요소(1222)로부터의 열을 인캡슐레이션층(1242)의 표면(1244)에 열 전도하도록 위치될 수 있다. 본 명세서의 다른 곳에서 설명된 바와 같이 그 결과의 패키지(1210')에 추가의 처리 방법이 적용될 수 있다.
와이어 본드(2632)를 사전에 정해진 높이로 형성하기 위한 또 다른 방법이 도 39a 내지 도 39c에 도시되어 있다. 이러한 방법에서는, 희생 인캡슐레이션층(2678)이 기판(2612)의 표면(2614) 위에, 적어도 기판의 제2 영역(2620)에, 형성될 수 있다. 희생 인캡슐레이션층(2678)은 또한 도 1에 대하여 위에서 설명한 인캡슐레이션층과 유사한 방식으로 미소전자 요소(2622)를 덮기 위해 기판(2612)의 제1 영역(2618) 위에 형성될 수 있다. 희생 인캡슐레이션층(2678)은 도전성 요소(2628)를 노출시키기 위해 적어도 하나의 개구부(2679) 및 몇몇 실시예에서는 복수의 개구부(2679)를 포함한다. 개구부(2679)는 희생 인캡슐레이션층(2678)의 몰딩 동안 또는 몰딩 후에 에칭, 드릴링 등에 의해 형성될 수 있다. 일실시예에서는 도전성 요소(2628)의 전보를 노출시키기 위해 커다란 개구부(2679)가 형성될 수 있는 한편, 다른 실시예에서는 도전성 요소(2628)의 각각의 그룹을 노출시키기 위해 복수의 커다란 개구부(2679)가 형성될 수 있다. 다른 실시예에서는, 개개의 도전성 요소(2628)에 대응하는 개구부(2629)가 형성될 수 있다. 와이어 본드(2632)의 베이스(2634)를 도전성 요소(2628)에 본딩하고, 그리고나서 와이어를 희생 인캡슐레이션층(2678)의 표면(2677)에 도달하도록 인발함으로써, 와이어 본드(2632)가 형성될 수 있도록, 와이어 본드(2632)에 대해 요구된 높이의 표면(2677)을 갖는 희생 인캡슐레이션층(2678)이 형성된다. 그리고나서, 와이어 본드는 희생 인캡슐레이션층(2678)의 표면(2677)의 일부분 위에 위치하도록 개구부의 측방향으로 잡아당겨질 수 있다. 본드 형성 기기의 캐필러리(도 14에 도시된 바와 같은 캐필러리(804)와 같은)는 와이어 세그먼트를 프레스하여 표면(2677)과 접촉하게 되도록 이동될 수 있으며, 이로써 표면(2677)과 캐필러리 사이의 와이어에 미치는 압력에 의해 와이어가 도 39a에 도시된 바와 같이 표면(2677) 상에서 잘려지게 된다.
그 후, 에칭 또는 또 다른 유사 공정에 의해 희생 인캡슐레이션층(2678)이 제거될 수 있다. 일례에서, 희생 인캡슐레이션층(2678)은 인-프로세스 유닛(in-process unit)(2610")의 다른 콤포넌트에 영향을 주지않고 물에 대한 노출에 의해 제거될 수 있도록 수용성 플라스틱 재료로 형성될 수 있다. 또 다른 실시예에서, 희생 인캡슐레이션층(2678)은 광원에의 노출에 의해 제거될 수 있도록 포토레지스트와 같은 광화상화 가능 재료(photoimageable material)로 이루어질 수 있다. 희생 인캡슐레이션층(2678')의 일부분이 미소전자 요소(2622)와 기판(2612)의 표면(2614) 사이에 잔류되어, 솔더 볼(2652)을 둘러싸는 언더필로서 작용할 수 있다. 희생 인캡슐레이션층(2678)의 제거 후, 패키지(2610)를 형성하기 위해 인-프로세스 유닛 위에 인캡슐레이션층(2642)이 형성된다. 인캡슐레이션층(2642)은 전술한 것과 유사한 것으로 될 수 있고, 기판(2612)의 표면과 미소전자 요소(2622)를 실질적으로 덮을 수 있다. 인캡슐레이션층(2642)은 또한 와이어 본드(2632)를 지지하고 분리할 수 있다. 도 29c에 도시된 패키지(2610)에서, 와이어 본드는, 인캡슐런트(2642)의 표면(2644)에서 노출되고 그 표면에 실질적으로 평행하게 연장하는 에지 표면(2637)의 일부분을 포함한다. 다른 실시예에서, 와이어 본드(2632) 및 인캡슐레이션층(2642)은 표면(2644)을 형성하도록 평탄화될 수 있으며, 와이어 본드가 표면(2644) 위에 노출되고 표면(2644)과 실질적으로 동평면을 이루는 단부 표면을 갖게 된다.
본 발명의 전술한 실시예 및 변형예는 위에서 구체적으로 설명된 것 이외의 방식으로 조합될 수 있다. 본 발명은 본 발명의 사상 및 범위 내에 있는 이러한 변형예 모두를 포함하는 것으로 한다.

Claims (44)

  1. 미소전자 패키지에 있어서,
    제1 영역 및 제2 영역을 가지며, 제1 표면 및 상기 제1 표면으로부터 원격으로 위치되어 있는 제2 표면을 갖는 기판;
    상기 제1 영역 내의 상기 제1 표면 위에 위치하는 하나 이상의 미소전자 요소;
    상기 제2 영역 내의 상기 기판의 제1 표면 및 제2 표면 중의 적어도 하나에서 노출되어 있고, 그 중 적어도 몇몇이 상기 하나 이상의 미소전자 요소에 전기 접속되는 전기 도전성 요소;
    에지 표면을 규정하는 와이어 본드로서, 상기 와이어 본드가 상기 도전성 요소의 각각의 도전성 요소에 본딩되는 베이스를 가지며, 상기 베이스가 상기 도전성 요소를 따라 연장하는 상기 에지 표면의 제1 부분을 포함하며, 상기 에지 표면의 각각의 제2 부분이 상기 제1 부분에 대하여 25°와 90°사이의 각도를 이루게 되며, 상기 와이어 본드가 상기 기판으로부터 원격으로 위치되고 또한 상기 베이스로부터 원격으로 위치되어 있는 단부를 갖는, 와이어 본드; 및
    상기 제1 표면 또는 상기 제2 표면 중의 적어도 하나로부터 연장하는 유전체 인캡슐레이션층으로서, 상기 인캡슐레이션층은 상기 인캡슐레이션층에 의해 덮여지는 상기 와이어 본드의 일부분이 상기 인캡슐레이션층에 의해 서로 분리되도록 상기 와이어 본드의 일부분을 덮으며, 상기 인캡슐레이션층이 상기 기판의 적어도 제2 영역 위에 위치하며, 상기 와이어 본드의 인캡슐레이션되지 않은 부분이 상기 인캡슐레이션층에 의해 덮여지지 않은 상기 와이어 본드의 부분에 의해 규정되며, 상기 인캡슐레이션되지 않은 부분이 상기 단부를 포함하며, 상기 도전성 요소가 복수의 도전성 요소의 각각의 인접한 도전성 요소들 사이의 제1 최소 피치를 갖는 패턴의 위치에 배치되며, 상기 인캡슐레이션되지 않은 부분이 복수의 와이어 본드의 인접한 와이어 본드의 각각의 단부들 사이의 제2 최소 피치를 갖는 패턴의 위치에 배치되며, 상기 제2 피치가 상기 제1 피치보다 큰, 유전체 인캡슐레이션층
    을 포함하는 미소전자 패키지.
  2. 제1항에 있어서,
    상기 각도가 80°와 90°사이인, 미소전자 패키지.
  3. 제1항에 있어서,
    상기 와이어 본드의 인캡슐레이션되지 않은 부분의 적어도 몇몇의 부분의 각각이 볼 형상부를 포함하며, 각각의 상기 볼 형상부가 상기 와이어 본드의 원통형부와 일체로 되며, 각각의 상기 볼 형상부 및 각각의 원통형부가 적어도 기본적으로 구리, 구리 합금 또는 금을 포함하는 코어를 갖는, 미소전자 패키지.
  4. 제3항에 있어서,
    상기 볼 형상부와 일체로 되는 상기 원통형부는 상기 인캡슐레이션층의 표면을 지나 돌출하는, 미소전자 패키지.
  5. 제1항에 있어서,
    적어도 몇몇의 상기 와이어 본드가, 1차 금속(primary metal)의 코어와, 상기 1차 금속 위에 위치하고 상기 1차 금속과는 상이한 제2 금속을 포함하는 금속성 마무리(metallic finish)를 갖는, 미소전자 패키지.
  6. 제5항에 있어서,
    상기 1차 금속은 구리이고, 상기 금속성 마무리는 은의 층을 포함하는, 미소전자 패키지.
  7. 제1항에 있어서,
    상기 도전성 요소는 제1 도전성 요소이며, 상기 미소전자 패키지는 상기 와이어 본드의 인캡슐레이션되지 않은 부분에 전기 접속되는 복수의 제2 도전성 요소를 더 포함하며, 상기 제2 도전성 요소가 상기 제1 도전성 요소와 접촉하지 않는, 미소전자 패키지.
  8. 제7항에 있어서,
    상기 제2 도전성 요소는 상기 인캡슐레이션층을 형성한 후에 상기 와이어 본드의 인캡슐레이션되지 않은 부분과 접촉하게 하는 플레이팅(plating)에 의해 형성되는, 미소전자 패키지.
  9. 제1항에 있어서,
    상기 와이어 본드 중의 적어도 하나의 와이어 본드의 단부가, 적어도 상기 도전성 요소들 간의 최소 피치와 100 미크론 중의 하나의 거리와 동일한 거리만큼, 자신의 베이스로부터 상기 기판의 제1 표면에 평행한 방향으로 변위되며, 상기 와이어 본드 중의 적어도 하나의 와이어 본드가 상기 와이어 본드의 베이스와 상기 와이어 본드의 인캡슐레이션되지 않은 부분 사이에 하나 이상의 곡선부(bend)를 포함하며, 하나 이상의 상기 와이어 본드의 상기 곡선부가 상기 와이어 본드의 베이스 및 상기 와이어 본드의 인캡슐레이션되지 않은 부분으로부터 원격으로 위치되는, 미소전자 패키지.
  10. 제9항에 있어서,
    상기 곡선부의 반경은 하나 이상의 상기 와이어 본드의 원통형부의 직경의 12배보다 큰, 미소전자 패키지.
  11. 제9항에 있어서,
    상기 곡선부의 반경은 하나 이상의 상기 와이어 본드의 원통형부의 직경의 10보다 작은, 미소전자 패키지.
  12. 제9항에 있어서,
    하나 이상의 상기 와이어 본드의 인캡슐레이션되지 않은 부분은 상기 기판의 제1 표면에 대한 수직선의 25°이내의 방향으로 상기 인캡슐레이션층 위에 돌출하는, 미소전자 패키지.
  13. 제1항에 있어서,
    상기 도전성 요소는 NSMD(non-solder mask defined)인, 미소전자 패키지.
  14. 제1항에 있어서,
    상기 와이어 본드의 베이스의 일부분에 결합되고 그 위에 위치하는 볼 본드(ball bond)를 더 포함하는, 미소전자 패키지.
  15. 제1항에 있어서,
    상기 하나 이상의 미소전자 요소는 상기 제1 영역 내의 상기 제1 표면 위에 위치하는 제1 및 제2 미소전자 요소를 포함하며, 상기 도전성 요소 중의 적어도 몇몇이 상기 제1 미소전자 요소와 접속되며, 적어도 몇몇의 도전성 요소가 상기 제2 미소전자 요소와 접속되며, 상기 제1 미소전자 요소 및 상기 제2 미소전자 요소가 상기 미소전자 패키지 내에서 서로 전기 접속되는, 미소전자 패키지.
  16. 미소전자 패키지에 있어서,
    제1 영역 및 제2 영역을 가지며, 제1 표면 및 상기 제1 표면으로부터 원격으로 위치되는 제2 표면을 갖는 기판;
    상기 제1 영역 내의 상기 제1 표면 위에 위치하는 하나 이상의 미소전자 요소;
    상기 제2 영역 내의 상기 기판의 제1 표면 및 제2 표면 중의 적어도 하나에서 노출되어 있고, 그 중 적어도 몇몇이 상기 하나 이상의 미소전자 요소에 전기 접속되는 제1 전기 도전성 요소;
    상기 제1 도전성 요소의 각각의 도전성 요소에 결합되는 베이스와, 상기 기판으로부터 원격으로 위치되고 또한 상기 베이스로부터 원격으로 위치되어 있는 단부 표면을 갖는 와이어 본드로서, 각각의 상기 와이어 본드가 상기 와이어 본드의 상기 베이스와 상기 단부 표면 사이에 연장하는 에지 표면을 규정하고 있는, 와이어 본드; 및
    상기 제1 표면 또는 상기 제2 표면 중의 적어도 하나로부터 연장하는 유전체 인캡슐레이션층으로서, 상기 인캡슐레이션층은 상기 와이어 본드가 상기 인캡슐레이션층에 의해 서로 분리되도록 상기 와이어 본드들 사이의 공간을 채우며, 상기 인캡슐레이션층은 적어도 상기 기판의 제2 영역 위에 위치하며, 상기 와이어 본드의 인캡슐레이션되지 않은 부분이 상기 인캡슐레이션층에 의해 덮여지지 않은 상기 와이어 본드의 단부 표면의 적어도 일부분에 의해 규정되는, 유전체 인캡슐레이션층
    을 포함하며,
    상기 인캡슐레이션층은 주표면 및 상기 주표면에 대해 경사진 정렬 표면을 포함하며, 상기 와이어 본드의 하나 이상의 인캡슐레이션되지 않은 부분이 상기 주표면 상에 위치되며, 상기 정렬 표면은, 상기 정렬 표면이 상기 정렬 표면 위에 배치된 전기 도전성 돌기를 상기 와이어 본드의 인캡슐레이션되지 않은 부분 쪽으로 안내하도록 구성되도록, 상기 인캡슐레이션되지 않은 부분에 인접한 지점에서 상기 주표면에 근접해 있는,
    미소전자 패키지.
  17. 제16항에 있어서,
    상기 돌기는 본드 금속을 포함하는, 미소전자 패키지.
  18. 제17항에 있어서,
    상기 본드 금속은 회로 요소에 부착된 솔더 볼을 포함하는, 미소전자 패키지.
  19. 제16항에 있어서,
    상기 인캡슐레이션층은 상기 인캡슐레이션층의 코너 영역을 규정하며, 상기 인캡슐레이션층은, 상기 코너 영역 내에 위치되고 상기 주표면보다 상기 기판으로부터 더 떨어져 위치되는 하나 이상의 부표면을 더 포함하며, 상기 정렬 표면이 상기 부표면과 상기 주표면 사이에서 연장하는, 미소전자 패키지.
  20. 제16항에 있어서,
    상기 주표면은 상기 기판의 제1 영역 위에 위치하는 제1 주표면이며, 상기 인캡슐레이션층은, 상기 제2 영역 위에 위치하고 상기 주표면보다 상기 기판에 더 가깝게 위치되는 제2 주표면을 추가로 규정하며, 상기 정렬 표면이 상기 제1 주표면과 상기 제2 주표면 사이에서 연장하는, 미소전자 패키지.
  21. 미소전자 어셈블리에 있어서,
    청구항 16에 기술된 바와 같은 제1 미소전자 패키지;
    단자를 그 위에 갖는 전면을 규정하는 제2 미소전자 패키지; 및
    상기 와이어 본드의 인캡슐레이션되지 않은 부분의 적어도 몇몇을 상기 단자의 각각의 단자와 접속하는 복수의 도전성 돌기
    를 포함하며,
    상기 도전성 돌기의 하나 이상이 상기 정렬 표면의 일부분과 접촉하는 상태로 위치되는,
    미소전자 어셈블리.
  22. 제21항에 있어서,
    상기 도전성 돌기는 솔더 볼을 포함하는, 미소전자 어셈블리.
  23. 미소전자 패키지에 있어서,
    제1 영역 및 제2 영역을 가지며, 제1 표면 및 상기 제1 표면으로부터 원격으로 위치되어 있는 제2 표면을 갖는 기판;
    상기 제1 영역 내의 상기 제1 표면 위에 위치하는 하나 이상의 미소전자 요소;
    상기 제2 영역 내의 상기 기판의 제1 표면 및 제2 표면 중의 적어도 하나에서 노출되어 있고, 그 중 적어도 몇몇이 상기 하나 이상의 미소전자 요소에 전기 접속되는 전기 도전성 요소;
    상기 도전성 요소의 적어도 몇몇에 결합되는 볼 본드;
    에지 표면을 규정하는 와이어 본드로서, 상기 와이어 본드가 적어도 몇몇의 상기 도전성 요소의 가장 위에 있는 상기 볼 본드에 본딩되는 베이스를 가지며, 상기 베이스가 상기 도전성 요소 위에서 연장하는 상기 에지 표면의 제1 부분을 포함하며, 상기 에지 표면의 각각의 제2 부분이 상기 제1 부분에 대하여 25°와 90°사이의 각도를 이루게 되며, 상기 와이어 본드가, 상기 기판으로부터 원격으로 위치되고 또한 상기 베이스로부터 원격으로 위치되어 있는 단부를 갖는, 와이어 본드; 및
    상기 제1 표면 또는 상기 제2 표면 중의 적어도 하나로부터 연장하는 유전체 인캡슐레이션층으로서, 상기 인캡슐레이션층은 상기 인캡슐레이션층에 의해 덮여지는 상기 와이어 본드의 일부분이 상기 인캡슐레이션층에 의해 서로 분리되도록 상기 와이어 본드의 일부분을 덮으며, 상기 인캡슐레이션층이 상기 기판의 적어도 제2 영역 위에 위치하며, 상기 와이어 본드의 인캡슐레이션되지 않은 부분이 상기 인캡슐레이션층에 의해 덮여지지 않은 상기 와이어 본드의 부분에 의해 규정되며, 상기 인캡슐레이션되지 않은 부분이 상기 단부를 포함하는, 유전체 인캡슐레이션층
    을 포함하는 미소전자 패키지.
  24. 미소전자 어셈블리에 있어서,
    청구항 1에 기술된 바와 같은 제1 미소전자 패키지로서, 상기 기판의 제2 표면에서 노출되는 복수의 단자와, 상기 기판의 제1 표면과 제2 표면 사이의 방향으로 연장하는 주변 에지를 더 포함하는, 제1 미소전자 패키지;
    그 위에 컨택을 갖는 기판과, 상기 컨택에 전기 접속되는 제2 미소전자 요소와, 상기 기판의 표면에서 노출되고 상기 컨택을 통해 상기 제2 미소전자 요소에 전기 접속되는 단자를 포함하며, 상기 제2 미소전자 요소의 단자가 상기 와이어 본드의 각각의 인캡슐레이션되지 않은 부분을 바라보고 있고 이 인캡슐레이션되지 않은 부분과 전기 접속되는, 제2 미소전자 패키지;
    제1 표면 및 상기 표면에서 노출되어 있는 패널 컨택을 포함하는 회로 패널로서, 상기 제1 미소전자 패키지가 상기 회로 패널 위에 위치하고, 상기 회로 패널의 패널 컨택에 결합되는 상기 제1 미소전자 패키지의 단자를 갖는, 회로 패널; 및
    상기 제1 미소전자 패키지의 주변 에지 중의 하나 이상의 주변 에지 위에 위치하며, 상기 제1 미소전자 패키지의 단자와 상기 회로 패널의 패널 컨택 사이의 조인트를 둘러싸는 공간 내에 배치되며, 상기 제1 미소전자 패키지와 상기 제2 미소전자 패키지의 단자 사이의 조인트를 둘러싸는 공간 내에 배치되는, 모노리식 언더필(monolithic underfill)
    을 포함하는 미소전자 어셈블리.
  25. 미소전자 패키지에 있어서,
    제1 영역 및 제2 영역을 가지며, 제1 표면 및 상기 제1 표면으로부터 원격으로 위치되는 제2 표면을 갖는 기판;
    상기 제1 영역 내의 상기 제1 표면 위에 위치하는 하나 이상의 미소전자 요소;
    상기 제2 영역 내의 상기 기판의 제1 표면 및 제2 표면 중의 적어도 하나에서 노출되어 있고, 그 중 적어도 몇몇이 상기 하나 이상의 미소전자 요소에 전기 접속되는 제1 전기 도전성 요소;
    상기 제1 도전성 요소의 각각의 도전성 요소에 결합되는 베이스와, 상기 기판으로부터 원격으로 위치되고 또한 상기 베이스로부터 원격으로 위치되는 단부 표면을 갖는 와이어 본드로서, 각각의 상기 와이어 본드가 상기 와이어 본드의 상기 베이스와 상기 단부 표면 사이에 연장하는 에지 표면을 규정하고 있는, 와이어 본드; 및
    상기 제1 표면으로부터 연장하는 유전체 인캡슐레이션층으로서, 상기 인캡슐레이션층은 상기 와이어 본드가 상기 인캡슐레이션층에 의해 서로 분리되도록 상기 와이어 본드들 사이의 공간을 채우며, 상기 인캡슐레이션층은, 상기 기판의 제1 영역 위에 위치하는 영역에서의 상기 제1 표면 위의 제1 높이의 제1 표면 부분과, 상기 기판의 제2 영역 위에 위치하는 영역에서의 상기 제1 표면 위의 제2 높이의 제2 표면 부분을 규정하며, 상기 제2 높이가 상기 제1 높이보다 작으며, 상기 와이어 본드의 인캡슐레이션되지 않은 부분이 상기 인캡슐레이션층에 의해 덮여지지 않은 와이어 본드의 단부 표면의 적어도 일부분에 의해 규정되는, 유전체 인캡슐레이션층
    을 포함하는 미소전자 패키지.
  26. 제25항에 있어서,
    상기 미소전자 요소는 상기 제1 표면 위에 이격된 제3 높이의 전면을 규정하며, 상기 제2 높이가 상기 제3 높이보다 더 작은, 미소전자 패키지.
  27. 미소전자 패키지에 있어서,
    제1 영역 및 제2 영역을 가지며, 제1 표면 및 상기 제1 표면으로부터 원격으로 위치되는 제2 표면을 갖는 기판;
    상기 제1 영역 내의 상기 제1 표면 위에 위치하는 하나 이상의 미소전자 요소;
    상기 제2 영역 내의 상기 기판의 제1 표면 및 제2 표면 중의 적어도 하나에서 노출되어 있고, 그 중 적어도 몇몇이 상기 하나 이상의 미소전자 요소에 전기 접속되는 제1 전기 도전성 요소;
    상기 제1 도전성 요소의 각각의 도전성 요소에 결합되는 볼-본드 베이스와, 상기 기판으로부터 원격으로 위치되고 또한 상기 베이스의 직경의 3배보다 작은 거리로 상기 베이스로부터 원격으로 위치되어 있는 단부 표면을 갖는 와이어 본드로서, 각각의 상기 와이어 본드가 상기 와이어 본드의 상기 베이스와 상기 단부 표면 사이에 연장하는 에지 표면을 규정하고 있는, 와이어 본드; 및
    상기 제1 표면으로부터 연장하는 유전체 인캡슐레이션층으로서, 상기 인캡슐레이션층은 상기 와이어 본드가 상기 인캡슐레이션층에 의해 서로 분리되도록 상기 와이어 본드들 사이의 공간을 채우며, 상기 와이어 본드의 인캡슐레이션되지 않은 부분이 상기 인캡슐레이션층에 의해 덮여지지 않은 상기 와이어 본드의 단부 표면의 적어도 일부분에 의해 규정되는, 유전체 인캡슐레이션층
    을 포함하는 미소전자 패키지.
  28. 제27항에 있어서,
    상기 볼-본드 베이스는, 각각의 도전성 요소에 결합된 제1 볼 본드와, 상기 제1 볼 본드에 결합된 제2 볼 본드를 포함하며, 상기 단부 표면이 상기 단부 표면과 상기 제2 볼 본드 사이에서 연장하는, 미소전자 패키지.
  29. 미소전자 패키지에 있어서,
    제1 영역 및 제2 영역을 가지며, 제1 표면 및 상기 제1 표면으로부터 원격으로 위치되는 제2 표면을 갖는 기판;
    상기 제1 영역 내의 상기 제1 표면 위에 위치하는 하나 이상의 미소전자 요소;
    상기 제2 영역 내의 상기 기판의 제1 표면 및 제2 표면 중의 적어도 하나에서 노출되어 있고, 그 중 적어도 몇몇이 상기 하나 이상의 미소전자 요소에 전기 접속되는 제1 전기 도전성 요소;
    상기 제1 도전성 요소의 적어도 몇몇의 도전성 요소에 결합되는 베이스와, 상기 기판으로부터 원격으로 위치되고 또한 상기 베이스로부터 원격으로 위치되어 있는 단부 표면을 갖는 와이어 본드로서, 각각의 상기 와이어 본드가 상기 와이어 본드의 상기 베이스와 상기 단부 표면 사이에 연장하는 에지 표면을 규정하며, 상기 와이어 본드 중의 2개 이상이 복수의 상기 제1 도전성 요소의 개개의 제1 도전성 요소에 결합되는, 와이어 본드; 및
    상기 제1 표면 또는 상기 제2 표면 중의 적어도 하나로부터 연장하는 유전체 인캡슐레이션층으로서, 상기 인캡슐레이션층은 상기 와이어 본드가 상기 인캡슐레이션층에 의해 서로 분리되도록 상기 와이어 본드들 사이의 공간을 채우며, 상기 인캡슐레이션층은 상기 기판의 적어도 제2 영역 위에 위치하며, 상기 와이어 본드의 인캡슐레이션되지 않은 부분이 상기 인캡슐레이션층에 의해 덮여지지 않은 상기 와이어 본드의 단부 표면의 적어도 일부분에 의해 규정되는, 유전체 인캡슐레이션층
    을 포함하는 미소전자 패키지.
  30. 미소전자 패키지를 제조하는 방법에 있어서,
    제1 표면 및 상기 제1 표면으로부터 원격으로 위치되는 제2 표면을 갖는 기판과, 상기 기판의 제1 표면에 실장되는 미소전자 요소와, 상기 제1 표면에서 노출되어 있고, 그 중 적어도 몇몇이 상기 미소전자 요소에 전기 접속되는 복수의 도전성 요소와, 상기 도전성 요소에 결합되는 베이스 및 상기 베이스로부터 원격으로 위치되는 단부 표면을 갖고, 상기 베이스와 상기 단부 표면 사이에 연장하는 에지 표면을 규정하는 와이어 본드를 포함하는 인-프로세스 유닛 상에, 유전체 인캡슐레이션층을 형성하는 단계를 포함하며,
    상기 인캡슐레이션층은, 상기 와이어 본드의 인캡슐레이션되지 않은 부분이 상기 인캡슐레이션층에 의해 덮여지지 않은 상기 단부 표면 또는 상기 에지 표면 중의 적어도 하나의 표면의 일부분에 의해 규정되도록, 상기 와이어 본드의 일부분 및 상기 제1 표면을 적어도 부분적으로 덮도록 형성되며, 상기 인캡슐레이션층은 주표면 및 상기 주표면에 대해 각도를 이루는 정렬 표면을 포함하도록 형성되며, 상기 와이어 본드의 하나 이상의 인캡슐레이션되지 않은 부분이 상기 주표면 상에 위치되며, 상기 정렬 표면은, 상기 정렬 표면이 상기 정렬 표면 위에 배치된 전기 도전성 돌기를 상기 와이어 본드의 인캡슐레이션되지 않은 부분 쪽으로 안내하도록 구성되도록, 상기 인캡슐레이션되지 않은 부분에 근접한 위치에서 상기 주표면과 교차하는,
    미소전자 패키지를 제조하는 방법.
  31. 제30항에 있어서,
    상기 인캡슐레이션층은 또한 상기 인캡슐레이션층의 코너 영역을 규정하도록 형성되며, 상기 인캡슐레이션층은, 상기 코너 영역 내에 위치되고 상기 주표면보다 상기 기판으로부터 더 떨어져 위치되는 하나 이상의 부표면을 더 포함하도록 형성되며, 상기 정렬 표면이 상기 부표면과 상기 주표면 사이에서 연장하는, 미소전자 패키지를 제조하는 방법.
  32. 제30항에 있어서,
    상기 인캡슐레이션층의 주표면은 상기 기판의 제1 영역 위에 위치하는 제1 주표면이며, 상기 인캡슐레이션층은, 상기 제2 영역 위에 위치하고 상기 주표면보다 상기 기판에 더 근접하게 위치되는 제2 주표면을 규정하도록 형성되며, 상기 정렬 표면이 상기 부표면과 상기 주표면 사이에서 연장하는, 미소전자 패키지를 제조하는 방법.
  33. 미소전자 어셈블리를 제조하는 방법에 있어서,
    청구항 30의 방법에 따라 구성된 제1 미소전자 패키지와 제2 미소전자 패키지를 정렬하는 단계로서, 상기 제2 미소전자 패키지는, 접촉 패드가 위에 노출되어 있는 제1 표면을 규정하는 기판과, 상기 접촉 패드에 결합되는 도전성 매스를 포함하며, 상기 제2 미소전자 패키지는 상기 정렬 표면 및 적어도 하나의 상기 와이어 본드의 적어도 단부 표면과 접촉하도록 솔더 볼의 적어도 하나를 이동시킴으로써 상기 제1 미소전자 패키지와 정렬되는, 정렬하는 단계; 및
    상기 도전성 매스를 상기 와이어 본드의 인캡슐레이션되지 않은 부분의 각각의 부분과 결합하기 위해 상기 도전성 매스를 리플로우(reflow)하는 단계
    를 포함하는 미소전자 어셈블리를 제조하는 방법.
  34. 미소전자 어셈블리를 제조하는 방법에 있어서,
    제2 미소전자 패키지를 제1 미소전자 패키지와 정렬하는 단계로서, 상기 제1 미소전자 패키지가,
    제1 표면 및 상기 제1 표면으로부터 원격으로 위치되는 제2 표면을 갖는 기판과, 상기 기판의 제1 표면에 실장되는 미소전자 요소와, 상기 제1 표면에서 노출되어 있고, 그 중 적어도 몇몇이 상기 미소전자 요소에 전기 접속되는 복수의 도전성 요소와, 상기 도전성 요소에 결합되는 베이스 및 상기 베이스로부터 원격으로 위치되는 단부 표면을 갖고, 상기 베이스와 상기 단부 표면 사이에서 연장하는 에지 표면을 규정하는 와이어 본드를 포함하는 인-프로세스 유닛 상에, 유전체 인캡슐레이션층을 형성하는 단계를 포함하고, 상기 인캡슐레이션층은, 상기 와이어 본드의 인캡슐레이션되지 않은 부분이 상기 인캡슐레이션층에 의해 덮여지지 않은 상기 단부 표면 또는 상기 에지 표면 중의 적어도 하나의 표면의 일부분에 의해 규정되도록, 상기 와이어 본드의 일부분 및 상기 제1 표면을 적어도 부분적으로 덮도록 형성되는, 방법에 따라 구성되는,
    정렬하는 단계를 포함하며,
    여기서, 상기 제2 미소전자 패키지는 접촉 패드가 위에 노출되어 있는 제1 표면을 규정하는 기판을 포함하고, 상기 제1 미소전자 패키지에 대하여, 상기 인캡슐레이션층의 일부분에 의해 규정된 디스펜싱 영역(dispensing area)이 상기 제2 미소전자 패키지의 에지 표면을 지나 측방으로 연장하도록 정렬될 수 있도록 하는 크기로 되며,
    언더필 재료(underfill material)가 상기 인캡슐레이션층과 상기 제2 미소전자 패키지의 기판의 제1 표면 사이에 규정된 공간 내로 흐르도록, 또한 상기 디스펜싱 영역 상의 다량의 언더필이 상기 제1 미소전자 패키지와 상기 제2 미소전자 패키지의 대향 표면 사이의 공간 내로 흐르도록, 상기 디스펜싱 영역 상에 상기 언더필 재료를 침적하는 단계를 또한 포함하는,
    미소전자 어셈블리를 제조하는 방법.
  35. 제34항에 있어서,
    상기 제2 미소전자 패키지는 4개의 에지 표면을 포함하며, 상기 디스펜싱 영역은 상기 제2 미소전자 패키지를 둘러싸도록 상기 4개의 에지 표면 모두를 지나 측방향으로 연장하는 상기 인캡슐레이션층의 부분에 의해 규정되는, 미소전자 어셈블리를 제조하는 방법.
  36. 제34항에 있어서,
    상기 제2 미소전자 패키지는 4개의 에지 표면을 포함하며, 상기 디스펜싱 영역은 상기 에지 표면 중의 2개의 인접한 에지 표면을 지나 측방향으로 연장하는 상기 인캡슐레이션층의 부분에 의해 규정되는, 미소전자 어셈블리를 제조하는 방법.
  37. 제34항에 있어서,
    상기 제2 미소전자 패키지는 4개의 에지 표면을 포함하며, 상기 디스펜싱 영역은 하나의 에지 표면을 지나 측방향으로 연장하는 상기 인캡슐레이션층의 부분에 의해 규정되는, 미소전자 어셈블리를 제조하는 방법.
  38. 미소전자 어셈블리를 제조하는 방법에 있어서,
    제1 미소전자 패키지와 제2 미소전자 패키지 사이에 복수의 도전성 매스를 위치시키는 단계로서, 상기 제2 미소전자 패키지가, 제2 접촉 패드가 위에 노출되어 있는 제1 표면을 규정하는 기판을 포함하며, 상기 도전성 매스가 또한 각각의 제1 접촉 패드와 상기 제2 접촉 패드 사이에 위치되며, 상기 제1 미소전자 패키지가,
    제1 표면 및 상기 제1 표면으로부터 원격으로 위치되는 제2 표면을 갖는 기판과, 상기 기판의 제1 표면에 실장되는 미소전자 요소와, 상기 제1 표면에서 노출되어 있고, 그 중 적어도 몇몇이 상기 미소전자 요소에 전기 접속되는 복수의 도전성 요소와, 상기 제2 표면에서 노출되어 있는 복수의 단자와, 상기 도전성 요소에 결합되는 베이스 및 상기 베이스로부터 원격으로 위치되는 단부 표면을 갖고, 상기 베이스와 상기 단부 표면 사이에 연장하는 에지 표면을 규정하는 와이어 본드를 포함하는 인-프로세스 유닛 상에, 유전체 인캡슐레이션층을 형성하는 단계를 포함하고, 상기 인캡슐레이션층은, 상기 와이어 본드의 인캡슐레이션되지 않은 부분이 상기 인캡슐레이션층에 의해 덮여지지 않은 상기 단부 표면 또는 상기 에지 표면 중의 적어도 하나의 표면의 일부분에 의해 규정되도록, 상기 와이어 본드의 일부분 및 상기 제1 표면을 적어도 부분적으로 덮도록 형성되게 하는, 방법에 의해 구성되는,
    위치시키는 단계;
    상기 제1 미소전자 패키지와 상기 제2 미소전자 패키지의 에지 표면 주위에 컴플라이언트 베젤(compliant bezel)을 조립하는 단계; 및
    각각의 상기 제1 접촉 패드와 상기 제2 접촉 패드를 결합하기 위해 상기 도전성 매스를 리플로우하는 단계
    를 포함하는 미소전자 어셈블리를 제조하는 방법.
  39. 미소전자 패키지를 제조하는 방법에 있어서,
    a) 사전에 정해진 길이를 갖는 금속 와이어 세그먼트를 본딩 툴의 캐필러리(capillary)의 밖으로 공급하는 단계;
    b) 상기 금속 와이어 세그먼트를 상기 캐필러리의 외부 벽을 따르는 방향으로 위쪽으로 돌출하는 제1 부분을 갖는 형상으로 만들기 위해 상기 캐필러리의 면을 형성 유닛의 제1 및 제2 표면 위에서 이동시키는 단계;
    c) 금속 와이어의 제2 부분을 기판의 제1 표면에서 노출되는 도전성 요소 상에 결합된 볼 본드에 본딩하도록 상기 본딩 툴을 이용하는 단계로서, 상기 제1 부분이 상기 제2 부분에 대하여 약 25°와 90°사이의 각도로 위치되도록 상기 금속 와이어의 제2 부분이 상기 도전성 요소를 따라 연장하도록 위치되는, 이용하는 단계;
    d) 복수의 금속 와이어를 상기 기판의 복수의 도전성 요소에 본딩하기 위해 상기 단계 (a) 내지 (c)를 반복하는 단계; 및
    e) 상기 기판의 표면 위에 위치하는 유전체 인캡슐레이션층을 형성하는 단계로서, 상기 인캡슐레이션층은, 상기 와이어 본드의 인캡슐레이션되지 않은 부분이 상기 인캡슐레이션층에 의해 덮여지지 않은 단부 표면 또는 에지 표면 중의 적어도 하나의 표면의 일부분에 의해 규정되도록, 상기 와이어 본드의 일부분 및 상기 기판의 표면을 적어도 부분적으로 덮도록 형성되는, 형성하는 단계
    를 포함하는 미소전자 패키지를 제조하는 방법.
  40. 미소전자 어셈블리를 제조하는 방법에 있어서,
    제1 미소전자 패키지를 제2 미소전자 패키지에 결합하는 단계로서, 상기 제2 미소전자 패키지는 인캡슐레이션층으로부터 떨어져 이격되고 상기 인캡슐레이션층을 바라보는 제1 표면을 갖는 기판을 포함하며, 상기 제1 미소전자 패키지가,
    제1 표면 및 상기 제1 표면으로부터 원격으로 위치되는 제2 표면을 갖는 기판과, 상기 기판의 제1 표면에 실장되는 미소전자 요소와, 상기 제1 표면에서 노출되어 있고, 그 중 적어도 몇몇이 상기 미소전자 요소에 전기 접속되는 복수의 도전성 요소와, 상기 제2 표면에서 노출되어 있는 복수의 단자와, 상기 도전성 요소에 결합되는 베이스 및 상기 베이스로부터 원격으로 위치되는 단부 표면을 갖고, 상기 베이스와 상기 단부 표면 사이에서 연장하는 에지 표면을 규정하는 와이어 본드를 포함하는 인-프로세스 유닛 상에, 유전체 인캡슐레이션층을 형성하는 단계를 포함하고, 상기 인캡슐레이션층은, 상기 와이어 본드의 인캡슐레이션되지 않은 부분이 상기 인캡슐레이션층에 의해 덮여지지 않은 상기 단부 표면 또는 상기 에지 표면 중의 적어도 하나의 표면의 일부분에 의해 규정되도록, 상기 와이어 본드의 일부분 및 상기 제1 표면을 적어도 부분적으로 덮도록 형성되게 하는, 방법에 의해 구성되는,
    결합하는 단계;
    상기 제1 미소전자 패키지를, 상기 기판의 제2 표면으로부터 떨어져 이격되고 상기 제2 표면을 바라보는 표면을 갖는 회로 패널에 결합하는 단계로서, 상기 제1 미소전자 패키지와 상기 회로 패널이, 상기 제1 미소전자 패키지의 단자와 상기 회로 패널의 표면 상에 노출된 접촉 패드 사이에 결합되는, 결합하는 단계; 및
    상기 제1 미소전자 패키지의 노출된 부분을 둘러싸고, 상기 제1 미소전자 패키지의 단자와 상기 회로 패널 사이의 조인트 및 상기 제1 미소전자 패키지와 상기 제2 미소전자 패키지의 단자 사이의 조인트를 둘러싸는 공간을 채우는, 모노리식 언더필을 형성하는 단계
    를 포함하는 미소전자 어셈블리를 제조하는 방법.
  41. 미소전자 패키지를 제조하는 방법에 있어서,
    인-프로세스 유닛 상의 유전체 인캡슐레이션층의 표면 위에 희생 재료층을 형성하는 단계로서, 상기 인-프로세스 유닛이 와이어 본드를 포함하며, 상기 와이어 본드가 단부 표면과 단부로부터 원격으로 위치된 베이스를 갖고, 상기 인캡슐레이션층 내에 위치되며, 각각의 상기 와이어 본드가 상기 베이스와 상기 단부 표면 사이에서 연장하는 에지 표면을 규정하며, 상기 인캡슐레이션층은, 상기 와이어 본드의 인캡슐레이션되지 않은 부분이 상기 인캡슐레이션층에 의해 덮여지지 않은 상기 에지 표면의 일부분 및 상기 단부 표면에 의해 규정되도록, 상기 와이어 본드의 일부분을 덮으며, 상기 희생 재료층은 상기 인캡슐레이션층에 의해 덮여지지 않은 상기 와이어 본드의 일부분을 덮는, 형성하는 단계;
    상기 인캡슐레이션층에 의해 덮여지지 않은 상기 와이어 본드의 일부분이 사전에 정해진 실질적으로 균일한 높이에 도달하도록 상기 희생 재료층의 일부분 및 상기 와이어 본드의 일부분을 평탄화하는 단계; 및
    상기 희생 재료층의 임의의 나머지 부분을 제거하는 단계
    를 포함하는 미소전자 패키지를 제조하는 방법.
  42. 미소전자 패키지를 제조하는 방법에 있어서,
    제1 표면 및 상기 제1 표면으로부터 원격으로 위치되는 제2 표면을 갖는 기판과, 상기 기판의 제1 표면에 실장되는 미소전자 요소와, 상기 제1 표면에서 노출되어 있고, 그 중 적어도 몇몇이 상기 미소전자 요소에 전기 접속되는 복수의 도전성 요소를 포함하는 인-프로세스 유닛 상에, 복수의 와이어 본드를 형성하는 단계로서, 상기 와이어 본드가, 상기 도전성 요소에 결합되는 제1 베이스와, 상기 미소전자 요소의 배면에 결합되는 제2 베이스를 가지며, 각각의 상기 와이어 본드가 상기 제1 베이스와 상기 제2 베이스 사이에 연장하는 에지 표면을 규정하는, 형성하는 단계;
    상기 인-프로세스 유닛 상에, 상기 제1 표면 및 상기 와이어 표면을 덮도록 형성된 유전체 인캡슐레이션층을 형성하는 단계; 및
    상기 와이어 본드가 상기 제1 베이스를 포함하는 접속 비아(connection via)와 상기 제2 베이스를 포함하는 열 비아(thermal via)로 세그먼트화되도록, 상기 인캡슐레이션층의 일부분 및 상기 와이어 본드의 일부분을 동시에 제거하는 단계로서, 상기 접속 비아 및 상기 열 비아 둘 모두가 상기 베이스로부터 원격으로 위치되는 단부 표면을 가지며, 상기 제거하는 단계는 또한 상기 와이어 본드의 인캡슐레이션되지 않은 부분이 상기 인캡슐레이션층에 의해 덮여지지 않은 단부 표면의 적어도 일부분에 의해 규정되도록 이루어지는, 제거하는 단계
    를 포함하는 미소전자 패키지를 제조하는 방법.
  43. 미소전자 패키지를 제조하는 방법에 있어서,
    제1 표면 및 상기 제1 표면으로부터 원격으로 위치되는 제2 표면을 갖는 기판과, 상기 기판의 제1 표면에 실장되는 미소전자 요소와, 상기 제1 표면에서 노출되어 있고, 그 중 적어도 몇몇이 상기 미소전자 요소에 전기 접속되는 복수의 도전성 요소를 포함하는 인-프로세스 유닛 상에, 복수의 와이어 본드를 형성하는 단계로서, 상기 와이어 본드가, 상기 도전성 요소에 결합되는 베이스와, 상기 베이스로부터 원격으로 위치되는 단부 표면을 가지며, 각각의 상기 와이어 본드가 상기 베이스와 상기 단부 표면 사이에 연장하는 에지 표면을 규정하며, 2개 이상의 상기 와이어 본드가 상기 도전성 요소 중의 적어도 하나의 도전성 요소 상에 형성되는, 형성하는 단계; 및
    상기 인-프로세스 유닛 상에 유전체 인캡슐레이션층을 형성하는 단계로서, 상기 인캡슐레이션층은, 상기 와이어 본드의 인캡슐레이션되지 않은 부분이 상기 인캡슐레이션층에 의해 덮여지지 않은 단부 표면 또는 에지 표면 중의 적어도 하나의 표면의 일부분에 의해 규정되도록, 상기 와이어 본드의 일부분 및 상기 제1 표면을 적어도 부분적으로 덮도록 형성되는, 형성하는 단계
    를 포함하는 미소전자 패키지를 제조하는 방법.
  44. 미소전자 패키지를 제조하는 방법에 있어서,
    제1 표면 및 상기 제1 표면으로부터 원격으로 위치되는 제2 표면을 갖는 기판과, 상기 기판의 제1 표면에 실장되는 미소전자 요소와, 상기 제1 표면에서 노출되어 있고, 그 중 적어도 몇몇이 상기 미소전자 요소에 전기 접속되는 복수의 도전성 요소를 포함하는 인-프로세스 유닛 상에, 희생 구조체를 형성하는 단계로서, 상기 희생 구조체가 상기 도전성 요소 중의 적어도 하나를 노출시키는 개구부를 가지며, 상기 희생 구조체가, 상기 개구부에 인접하고 상기 기판의 제1 표면으로부터 원격으로 위치되는 표면을 규정하는, 형성하는 단계;
    상기 도전성 요소에 결합되는 베이스와 상기 베이스로부터 원격으로 위치되는 단부 표면을 갖는 각각의 와이어 본드가 상기 베이스와 상기 단부 표면 사이에 연장하는 에지 표면을 규정하는 복수의 와이어 본드를, 사전에 정해진 길이를 갖는 금속 와이어 세그먼트를 본딩 툴의 캐필러리 밖으로 공급하는 단계와, 상기 개구부 외측에 있고 상기 희생 구조체의 표면에 인접해 있는 지점에서 상기 와이어 본드를 잘라내는 단계를 포함하여, 형성하는 단계;
    상기 희생 구조체를 제거하는 단계; 및
    상기 인-프로세스 유닛 상에 유전체 인캡슐레이션층을 형성하는 단계로서, 상기 인캡슐레이션층은, 상기 와이어 본드의 인캡슐레이션되지 않은 부분이 상기 인캡슐레이션층에 의해 덮여지지 않은 단부 표면 또는 에지 표면 중의 적어도 하나의 표면의 일부분에 의해 규정되도록, 상기 와이어 본드의 일부분 및 상기 제1 표면을 적어도 부분적으로 덮도록 형성되는, 형성하는 단계
    를 포함하는 미소전자 패키지를 제조하는 방법.
KR1020147013295A 2011-10-17 2012-10-16 와이어 본드 비아를 갖는 패키지-온-패키지 어셈블리 KR101904410B1 (ko)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
US201161547930P 2011-10-17 2011-10-17
US61/547,930 2011-10-17
US13/404,408 US9105483B2 (en) 2011-10-17 2012-02-24 Package-on-package assembly with wire bond vias
US13/404,408 2012-02-24
US13/404,458 2012-02-24
US13/405,108 2012-02-24
US13/405,108 US8836136B2 (en) 2011-10-17 2012-02-24 Package-on-package assembly with wire bond vias
US13/404,458 US8404520B1 (en) 2011-10-17 2012-02-24 Package-on-package assembly with wire bond vias
PCT/US2012/060402 WO2013059181A1 (en) 2011-10-17 2012-10-16 Package-on-package assembly with wire bond vias

Publications (2)

Publication Number Publication Date
KR20140085517A true KR20140085517A (ko) 2014-07-07
KR101904410B1 KR101904410B1 (ko) 2018-10-05

Family

ID=47892283

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147013295A KR101904410B1 (ko) 2011-10-17 2012-10-16 와이어 본드 비아를 갖는 패키지-온-패키지 어셈블리

Country Status (7)

Country Link
US (10) US9105483B2 (ko)
EP (2) EP3416190B1 (ko)
JP (1) JP2014530511A (ko)
KR (1) KR101904410B1 (ko)
CN (1) CN104011858B (ko)
TW (1) TWI599016B (ko)
WO (1) WO2013059181A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180054832A (ko) * 2015-10-12 2018-05-24 인벤사스 코포레이션 매립형 와이어 본드 와이어

Families Citing this family (133)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8525314B2 (en) 2004-11-03 2013-09-03 Tessera, Inc. Stacked packaging improvements
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US8097926B2 (en) 2008-10-07 2012-01-17 Mc10, Inc. Systems, methods, and devices having stretchable integrated circuitry for sensing and delivering therapy
US8389862B2 (en) 2008-10-07 2013-03-05 Mc10, Inc. Extremely stretchable electronics
US9123614B2 (en) 2008-10-07 2015-09-01 Mc10, Inc. Methods and applications of non-planar imaging arrays
US9941195B2 (en) 2009-11-10 2018-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Vertical metal insulator metal capacitor
FR2959350B1 (fr) * 2010-04-26 2012-08-31 Commissariat Energie Atomique Procede de fabrication d?un dispositif microelectronique et dispositif microelectronique ainsi fabrique
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US9721872B1 (en) * 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
EP4050649A1 (en) 2011-08-16 2022-08-31 Intel Corporation Offset interposers for large-bottom packages and large-die package-on-package structures
US9105483B2 (en) 2011-10-17 2015-08-11 Invensas Corporation Package-on-package assembly with wire bond vias
US9196588B2 (en) * 2011-11-04 2015-11-24 Invensas Corporation EMI shield
US8912651B2 (en) * 2011-11-30 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package (PoP) structure including stud bulbs and method
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US9349706B2 (en) * 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
TWI471989B (zh) 2012-05-18 2015-02-01 矽品精密工業股份有限公司 半導體封裝件及其製法
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US8955388B2 (en) * 2012-05-31 2015-02-17 Freescale Semiconductor, Inc. Mold compound compatibility test system and methods thereof
US9226402B2 (en) 2012-06-11 2015-12-29 Mc10, Inc. Strain isolation structures for stretchable electronics
US9295842B2 (en) 2012-07-05 2016-03-29 Mc10, Inc. Catheter or guidewire device including flow sensing and use thereof
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9136213B2 (en) * 2012-08-02 2015-09-15 Infineon Technologies Ag Integrated system and method of making the integrated system
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
KR20140019535A (ko) * 2012-08-06 2014-02-17 엘지이노텍 주식회사 카메라 모듈 및 그를 구비한 전자장치
TWI495066B (zh) * 2012-08-31 2015-08-01 Chipmos Technologies Inc 晶圓級封裝結構及其製造方法
US9171794B2 (en) 2012-10-09 2015-10-27 Mc10, Inc. Embedding thin chips in polymer
US9082025B2 (en) 2012-10-09 2015-07-14 Mc10, Inc. Conformal electronics integrated with apparel
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
TWI570864B (zh) * 2013-02-01 2017-02-11 英帆薩斯公司 具有焊線通孔的微電子封裝、其之製造方法以及用於其之硬化層
US8940630B2 (en) 2013-02-01 2015-01-27 Invensas Corporation Method of making wire bond vias and microelectronic package having wire bond vias
US9237648B2 (en) 2013-02-25 2016-01-12 Invensas Corporation Carrier-less silicon interposer
US9016552B2 (en) * 2013-03-15 2015-04-28 Sanmina Corporation Method for forming interposers and stacked memory devices
US9706647B2 (en) 2013-05-14 2017-07-11 Mc10, Inc. Conformal electronics including nested serpentine interconnects
KR102185099B1 (ko) * 2013-05-20 2020-12-02 루미리즈 홀딩 비.브이. 돔을 가진 칩 규모 발광 디바이스 패키지
DE102013211405B4 (de) * 2013-06-18 2020-06-04 Infineon Technologies Ag Verfahren zur herstellung eines halbleitermoduls
US9406533B2 (en) 2013-06-27 2016-08-02 STATS ChipPAC Pte. Ltd. Methods of forming conductive and insulating layers
US9508635B2 (en) 2013-06-27 2016-11-29 STATS ChipPAC Pte. Ltd. Methods of forming conductive jumper traces
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
JP2016527649A (ja) 2013-08-05 2016-09-08 エムシー１０ インコーポレイテッドＭｃ１０，Ｉｎｃ． 適合する電子機器を含む可撓性温度センサ
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) * 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
JP2016532468A (ja) 2013-10-07 2016-10-20 エムシー１０ インコーポレイテッドＭｃ１０，Ｉｎｃ． 検知および分析のためのコンフォーマルセンサシステム
DE102013220880B4 (de) * 2013-10-15 2016-08-18 Infineon Technologies Ag Elektronisches Halbleitergehäuse mit einer elektrisch isolierenden, thermischen Schnittstellenstruktur auf einer Diskontinuität einer Verkapselungsstruktur sowie ein Herstellungsverfahren dafür und eine elektronische Anordung dies aufweisend
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
EP3071096A4 (en) 2013-11-22 2017-08-09 Mc10, Inc. Conformal sensor systems for sensing and analysis of cardiac activity
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9691693B2 (en) 2013-12-04 2017-06-27 Invensas Corporation Carrier-less silicon interposer using photo patterned polymer as substrate
US9693469B2 (en) 2013-12-19 2017-06-27 The Charles Stark Draper Laboratory, Inc. Electronic module subassemblies
WO2015103580A2 (en) 2014-01-06 2015-07-09 Mc10, Inc. Encapsulated conformal electronic systems and devices, and methods of making and using the same
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9653442B2 (en) * 2014-01-17 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and methods of forming same
JP6637896B2 (ja) 2014-03-04 2020-01-29 エムシー１０ インコーポレイテッドＭｃ１０，Ｉｎｃ． 電子デバイス用の可撓性を有するマルチパート封止ハウジングを備えるコンフォーマルなｉｃデバイス
US9735134B2 (en) 2014-03-12 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with through-vias having tapered ends
US9214454B2 (en) * 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US9209110B2 (en) * 2014-05-07 2015-12-08 Qualcomm Incorporated Integrated device comprising wires as vias in an encapsulation layer
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9412806B2 (en) 2014-06-13 2016-08-09 Invensas Corporation Making multilayer 3D capacitors using arrays of upstanding rods or ridges
JP2017528908A (ja) * 2014-09-22 2017-09-28 エムシー１０ インコーポレイテッドＭｃ１０，Ｉｎｃ． 伸張かつ屈曲可能な相互接続として機能するボンディング・ワイヤを、整形しかつルーピングするための方法および装置
USD781270S1 (en) 2014-10-15 2017-03-14 Mc10, Inc. Electronic device having antenna
CN104326441B (zh) * 2014-11-05 2016-03-23 中国科学院电子学研究所 Soi片过孔内金属焊盘的制作方法
US9735084B2 (en) * 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
CN104538377A (zh) * 2014-12-30 2015-04-22 华天科技（西安）有限公司 一种基于载体的扇出封装结构及其制备方法
CN104505384A (zh) * 2014-12-30 2015-04-08 华天科技（西安）有限公司 一种键合线埋入扇入型封装件及其制备方法
KR101651905B1 (ko) * 2015-02-17 2016-09-09 (주)파트론 칩 패키지와 베젤부의 결합구조물
US10477354B2 (en) 2015-02-20 2019-11-12 Mc10, Inc. Automated detection and configuration of wearable devices based on on-body status, location, and/or orientation
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
CN104835747A (zh) * 2015-04-02 2015-08-12 苏州晶方半导体科技股份有限公司 一种芯片封装方法
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US9437536B1 (en) * 2015-05-08 2016-09-06 Invensas Corporation Reversed build-up substrate for 2.5D
JP6392171B2 (ja) * 2015-05-28 2018-09-19 新光電気工業株式会社 半導体装置及びその製造方法
US10653332B2 (en) 2015-07-17 2020-05-19 Mc10, Inc. Conductive stiffener, method of making a conductive stiffener, and conductive adhesive and encapsulation layers
TWI620296B (zh) * 2015-08-14 2018-04-01 矽品精密工業股份有限公司 電子封裝件及其製法
US10709384B2 (en) 2015-08-19 2020-07-14 Mc10, Inc. Wearable heat flux devices and methods of use
KR102357937B1 (ko) * 2015-08-26 2022-02-04 삼성전자주식회사 반도체 칩, 이의 제조방법, 및 이를 포함하는 반도체 패키지
KR102372349B1 (ko) 2015-08-26 2022-03-11 삼성전자주식회사 반도체 칩, 이의 제조방법, 및 이를 포함하는 반도체 패키지
US10211160B2 (en) 2015-09-08 2019-02-19 Invensas Corporation Microelectronic assembly with redistribution structure formed on carrier
US10096958B2 (en) * 2015-09-24 2018-10-09 Spire Manufacturing Inc. Interface apparatus for semiconductor testing and method of manufacturing same
US10300371B2 (en) 2015-10-01 2019-05-28 Mc10, Inc. Method and system for interacting with a virtual environment
US10532211B2 (en) 2015-10-05 2020-01-14 Mc10, Inc. Method and system for neuromodulation and stimulation
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
KR101787832B1 (ko) * 2015-10-22 2017-10-19 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조 방법 및 이를 이용한 반도체 패키지
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
DE102015118664A1 (de) * 2015-10-30 2017-05-04 Infineon Technologies Ag Verfahren zur herstellung eines leistungshalbleitermoduls
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9659848B1 (en) * 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9666560B1 (en) 2015-11-25 2017-05-30 Invensas Corporation Multi-chip microelectronic assembly with built-up fine-patterned circuit structure
US10083894B2 (en) * 2015-12-17 2018-09-25 International Business Machines Corporation Integrated die paddle structures for bottom terminated components
US9984992B2 (en) * 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
CN105514057B (zh) * 2016-01-15 2017-03-29 气派科技股份有限公司 高密度集成电路封装结构以及集成电路
US20200066676A1 (en) * 2016-02-05 2020-02-27 Hewlett Packard Enterprise Development Lp Dual in-line memory module
WO2017147053A1 (en) 2016-02-22 2017-08-31 Mc10, Inc. System, device, and method for coupled hub and sensor node on-body acquisition of sensor information
EP3420732B8 (en) 2016-02-22 2020-12-30 Medidata Solutions, Inc. System, devices, and method for on-body data and power transmission
CN109310340A (zh) 2016-04-19 2019-02-05 Mc10股份有限公司 用于测量汗液的方法和系统
TWI590349B (zh) * 2016-04-27 2017-07-01 南茂科技股份有限公司 晶片封裝體及晶片封裝製程
CN105972017B (zh) * 2016-06-21 2019-01-18 黄伟 一种自动控制点胶方法
CN105952749B (zh) * 2016-06-21 2019-03-08 浙江东吴宏伟网络技术有限公司 一种指纹识别模块点胶方法
CN105972018B (zh) * 2016-06-21 2019-06-21 新沂市承翔电子有限公司 一种智能工业点胶控制方法
US9972609B2 (en) * 2016-07-22 2018-05-15 Invensas Corporation Package-on-package devices with WLP components with dual RDLs for surface mount dies and methods therefor
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10447347B2 (en) 2016-08-12 2019-10-15 Mc10, Inc. Wireless charger and high speed data off-loader
US10631410B2 (en) 2016-09-24 2020-04-21 Apple Inc. Stacked printed circuit board packages
US20180114786A1 (en) * 2016-10-21 2018-04-26 Powertech Technology Inc. Method of forming package-on-package structure
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
CN106876363A (zh) * 2017-03-13 2017-06-20 江苏长电科技股份有限公司 3d连接的扇出型封装结构及其工艺方法
US10522505B2 (en) 2017-04-06 2019-12-31 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method for manufacturing the same
US10707635B2 (en) 2017-05-15 2020-07-07 Current Lighting Solutions, Llc Method for providing a wire connection to a printed circuit board
IT201700055983A1 (it) 2017-05-23 2018-11-23 St Microelectronics Srl Procedimento per produrre dispositivi a semiconduttore, dispositivo a semiconduttore e circuito corrispondenti
US20190206827A1 (en) * 2017-12-29 2019-07-04 Intel Corporation Semiconductor package with externally accessible wirebonds
US10672693B2 (en) * 2018-04-03 2020-06-02 Intel Corporation Integrated circuit structures in package substrates
CN108878382A (zh) * 2018-06-01 2018-11-23 江苏长电科技股份有限公司 一种具有电磁屏蔽的封装结构及其工艺方法
US10593647B2 (en) * 2018-06-27 2020-03-17 Powertech Technology Inc. Package structure and manufacturing method thereof
US10854476B2 (en) * 2018-08-06 2020-12-01 Sj Semiconductor (Jiangyin) Corporation Semiconductor vertical wire bonding structure and method
US11437322B2 (en) 2018-09-07 2022-09-06 Advanced Semiconductor Engineering, Inc. Semiconductor device package
US10872866B2 (en) * 2018-10-08 2020-12-22 Advanced Semiconductor Engineering, Inc. Semiconductor package and method of manufacturing the same
US11239400B1 (en) * 2020-01-08 2022-02-01 Facebook Technologies, Llc Curved pillar interconnects
TWI767243B (zh) * 2020-05-29 2022-06-11 矽品精密工業股份有限公司 電子封裝件
KR20220000087A (ko) * 2020-06-25 2022-01-03 삼성전기주식회사 전자 소자 모듈
JP2022033633A (ja) 2020-08-17 2022-03-02 キオクシア株式会社 半導体装置
JP2022112923A (ja) 2021-01-22 2022-08-03 キオクシア株式会社 半導体装置およびその製造方法
CN113345860B (zh) * 2021-06-03 2022-09-09 长江存储科技有限责任公司 芯片封装结构及其制造方法
US20230115846A1 (en) * 2021-10-13 2023-04-13 Skyworks Solutions, Inc. Electronic Package and Method for Manufacturing an Electronic Package
US20230197585A1 (en) * 2021-12-20 2023-06-22 Infineon Technologies Ag Semiconductor package interconnect and power connection by metallized structures on package body
JP2023122330A (ja) * 2022-02-22 2023-09-01 キオクシア株式会社 半導体装置およびその製造方法
TWI822634B (zh) * 2022-07-20 2023-11-11 強茂股份有限公司 晶圓級晶片尺寸封裝方法

Family Cites Families (818)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2230663A (en) 1940-01-18 1941-02-04 Alden Milton Electric contact and wire assembly mechanism
DE1439262B2 (de) 1963-07-23 1972-03-30 Siemens AG, 1000 Berlin u. 8000 München Verfahren zum kontaktieren von halbleiterbauelementen durch thermokompression
US3358897A (en) 1964-03-31 1967-12-19 Tempress Res Co Electric lead wire bonding tools
US3430835A (en) 1966-06-07 1969-03-04 Westinghouse Electric Corp Wire bonding apparatus for microelectronic components
US3623649A (en) 1969-06-09 1971-11-30 Gen Motors Corp Wedge bonding tool for the attachment of semiconductor leads
DE2119567C2 (de) 1970-05-05 1983-07-14 International Computers Ltd., London Elektrische Verbindungsvorrichtung und Verfahren zu ihrer Herstellung
DE2228703A1 (de) 1972-06-13 1974-01-10 Licentia Gmbh Verfahren zum herstellen einer vorgegebenen lotschichtstaerke bei der fertigung von halbleiterbauelementen
JPS5150661A (ko) * 1974-10-30 1976-05-04 Hitachi Ltd
US4072816A (en) 1976-12-13 1978-02-07 International Business Machines Corporation Integrated circuit package
US4067104A (en) 1977-02-24 1978-01-10 Rockwell International Corporation Method of fabricating an array of flexible metallic interconnects for coupling microelectronics components
US4213556A (en) 1978-10-02 1980-07-22 General Motors Corporation Method and apparatus to detect automatic wire bonder failure
US4327860A (en) 1980-01-03 1982-05-04 Kulicke And Soffa Ind. Inc. Method of making slack free wire interconnections
US4422568A (en) * 1981-01-12 1983-12-27 Kulicke And Soffa Industries, Inc. Method of making constant bonding wire tail lengths
US4437604A (en) * 1982-03-15 1984-03-20 Kulicke & Soffa Industries, Inc. Method of making fine wire interconnections
JPS59189069A (ja) 1983-04-12 1984-10-26 Alps Electric Co Ltd 電気部品の端子のハンダ塗布装置
JPS59189069U (ja) 1983-06-02 1984-12-14 昭和アルミニウム株式会社 冷却装置
JPS61125062A (ja) 1984-11-22 1986-06-12 Hitachi Ltd ピン取付け方法およびピン取付け装置
US4667267A (en) 1985-01-22 1987-05-19 Rogers Corporation Decoupling capacitor for pin grid array package
US4604644A (en) 1985-01-28 1986-08-05 International Business Machines Corporation Solder interconnection structure for joining semiconductor devices to substrates that have improved fatigue life, and process for making
US4642889A (en) 1985-04-29 1987-02-17 Amp Incorporated Compliant interconnection and method therefor
JPS61269345A (ja) 1985-05-24 1986-11-28 Hitachi Ltd 半導体装置
JP2608701B2 (ja) 1985-09-19 1997-05-14 三菱電機株式会社 保護装置の点検回路
US5917707A (en) 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
US5476211A (en) 1993-11-16 1995-12-19 Form Factor, Inc. Method of manufacturing electrical contacts, using a sacrificial member
US4924353A (en) 1985-12-20 1990-05-08 Hughes Aircraft Company Connector system for coupling to an integrated circuit chip
US4716049A (en) 1985-12-20 1987-12-29 Hughes Aircraft Company Compressive pedestal for microminiature connections
JPS62158338A (ja) 1985-12-28 1987-07-14 Tanaka Denshi Kogyo Kk 半導体装置
US4793814A (en) * 1986-07-21 1988-12-27 Rogers Corporation Electrical circuit board interconnect
US4695870A (en) 1986-03-27 1987-09-22 Hughes Aircraft Company Inverted chip carrier
JPS62226307A (ja) 1986-03-28 1987-10-05 Toshiba Corp ロボツト装置
US4771930A (en) 1986-06-30 1988-09-20 Kulicke And Soffa Industries Inc. Apparatus for supplying uniform tail lengths
JPH07122787B2 (ja) 1986-09-30 1995-12-25 カシオ計算機株式会社 連綿文字作成装置
JPS6397941A (ja) 1986-10-14 1988-04-28 Fuji Photo Film Co Ltd 感光材料
US4955523A (en) 1986-12-17 1990-09-11 Raychem Corporation Interconnection of electronic components
DE3703694A1 (de) 1987-02-06 1988-08-18 Dynapert Delvotec Gmbh Ball-bondverfahren und vorrichtung zur durchfuehrung derselben
JP2642359B2 (ja) 1987-09-11 1997-08-20 株式会社日立製作所 半導体装置
US5138438A (en) 1987-06-24 1992-08-11 Akita Electronics Co. Ltd. Lead connections means for stacked tab packaged IC chips
KR970003915B1 (ko) 1987-06-24 1997-03-22 미다 가쓰시게 반도체 기억장치 및 그것을 사용한 반도체 메모리 모듈
JPS6412769A (en) 1987-07-07 1989-01-17 Sony Corp Correction circuit for image distortion
US4804132A (en) 1987-08-28 1989-02-14 Difrancesco Louis Method for cold bonding
US4845354A (en) 1988-03-08 1989-07-04 International Business Machines Corporation Process control for laser wire bonding
JPH01313969A (ja) 1988-06-13 1989-12-19 Hitachi Ltd 半導体装置
US4998885A (en) 1989-10-27 1991-03-12 International Business Machines Corporation Elastomeric area array interposer
US5077598A (en) 1989-11-08 1991-12-31 Hewlett-Packard Company Strain relief flip-chip integrated circuit assembly with test fixturing
US5095187A (en) 1989-12-20 1992-03-10 Raychem Corporation Weakening wire supplied through a wire bonder
AU645283B2 (en) 1990-01-23 1994-01-13 Sumitomo Electric Industries, Ltd. Substrate for packaging a semiconductor device
AU637874B2 (en) 1990-01-23 1993-06-10 Sumitomo Electric Industries, Ltd. Substrate for packaging a semiconductor device
US5376403A (en) 1990-02-09 1994-12-27 Capote; Miguel A. Electrically conductive compositions and methods for the preparation and use thereof
US5948533A (en) 1990-02-09 1999-09-07 Ormet Corporation Vertically interconnected electronic assemblies and compositions useful therefor
US5083697A (en) 1990-02-14 1992-01-28 Difrancesco Louis Particle-enhanced joining of metal surfaces
US4975079A (en) 1990-02-23 1990-12-04 International Business Machines Corp. Connector assembly for chip testing
US4999472A (en) 1990-03-12 1991-03-12 Neinast James E Electric arc system for ablating a surface coating
US5241456A (en) 1990-07-02 1993-08-31 General Electric Company Compact high density interconnect structure
US5679977A (en) 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5148266A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5067382A (en) 1990-11-02 1991-11-26 Cray Computer Corporation Method and apparatus for notching a lead wire attached to an IC chip to facilitate severing the wire
KR940001149B1 (ko) 1991-04-16 1994-02-14 삼성전자 주식회사 반도체 장치의 칩 본딩 방법
JPH04346436A (ja) 1991-05-24 1992-12-02 Fujitsu Ltd バンプ製造方法とバンプ製造装置
US5316788A (en) 1991-07-26 1994-05-31 International Business Machines Corporation Applying solder to high density substrates
US5203075A (en) 1991-08-12 1993-04-20 Inernational Business Machines Method of bonding flexible circuit to cicuitized substrate to provide electrical connection therebetween using different solders
US5133495A (en) 1991-08-12 1992-07-28 International Business Machines Corporation Method of bonding flexible circuit to circuitized substrate to provide electrical connection therebetween
WO1993004375A1 (en) 1991-08-23 1993-03-04 Nchip, Inc. Burn-in technologies for unpackaged integrated circuits
US5220489A (en) 1991-10-11 1993-06-15 Motorola, Inc. Multicomponent integrated circuit package
US5238173A (en) 1991-12-04 1993-08-24 Kaijo Corporation Wire bonding misattachment detection apparatus and that detection method in a wire bonder
JP2931936B2 (ja) 1992-01-17 1999-08-09 株式会社日立製作所 半導体装置用リードフレームの製造方法及び半導体装置用リードフレーム並びに樹脂封止型半導体装置
US5241454A (en) 1992-01-22 1993-08-31 International Business Machines Corporation Mutlilayered flexible circuit package
US5831836A (en) 1992-01-30 1998-11-03 Lsi Logic Power plane for semiconductor device
US5222014A (en) 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
US5438224A (en) 1992-04-23 1995-08-01 Motorola, Inc. Integrated circuit package having a face-to-face IC chip arrangement
US5494667A (en) 1992-06-04 1996-02-27 Kabushiki Kaisha Hayahibara Topically applied hair restorer containing pine extract
US5977618A (en) 1992-07-24 1999-11-02 Tessera, Inc. Semiconductor connection components and methods with releasable lead support
US5915752A (en) 1992-07-24 1999-06-29 Tessera, Inc. Method of making connections to a semiconductor chip assembly
US6054756A (en) 1992-07-24 2000-04-25 Tessera, Inc. Connection components with frangible leads and bus
US5371654A (en) 1992-10-19 1994-12-06 International Business Machines Corporation Three dimensional high performance interconnection package
US6295729B1 (en) 1992-10-19 2001-10-02 International Business Machines Corporation Angled flying lead wire bonding process
US20050062492A1 (en) 2001-08-03 2005-03-24 Beaman Brian Samuel High density integrated circuit apparatus, test probe and methods of use thereof
JP2716336B2 (ja) 1993-03-10 1998-02-18 日本電気株式会社 集積回路装置
JPH06268101A (ja) 1993-03-17 1994-09-22 Hitachi Ltd 半導体装置及びその製造方法、電子装置、リ−ドフレ−ム並びに実装基板
US5340771A (en) 1993-03-18 1994-08-23 Lsi Logic Corporation Techniques for providing high I/O count connections to semiconductor dies
US5811982A (en) 1995-11-27 1998-09-22 International Business Machines Corporation High density cantilevered probe for electronic devices
US7368924B2 (en) * 1993-04-30 2008-05-06 International Business Machines Corporation Probe structure having a plurality of discrete insulated probe tips projecting from a support surface, apparatus for use thereof and methods of fabrication thereof
US20030048108A1 (en) 1993-04-30 2003-03-13 Beaman Brian Samuel Structural design and processes to control probe position accuracy in a wafer test probe assembly
JPH06333931A (ja) 1993-05-20 1994-12-02 Nippondenso Co Ltd 半導体装置における微細電極の製造方法
JP2981385B2 (ja) 1993-09-06 1999-11-22 シャープ株式会社 チップ部品型ｌｅｄの構造及びその製造方法
US5346118A (en) 1993-09-28 1994-09-13 At&T Bell Laboratories Surface mount solder assembly of leadless integrated circuit packages to substrates
US6741085B1 (en) 1993-11-16 2004-05-25 Formfactor, Inc. Contact carriers (tiles) for populating larger substrates with spring contacts
US6835898B2 (en) 1993-11-16 2004-12-28 Formfactor, Inc. Electrical contact structures formed by configuring a flexible wire to have a springable shape and overcoating the wire with at least one layer of a resilient conductive material, methods of mounting the contact structures to electronic components, and applications for employing the contact structures
US5455390A (en) * 1994-02-01 1995-10-03 Tessera, Inc. Microelectronics unit mounting with multiple lead bonding
WO1995026047A1 (en) 1994-03-18 1995-09-28 Hitachi Chemical Company, Ltd. Semiconductor package manufacturing method and semiconductor package
US5578869A (en) 1994-03-29 1996-11-26 Olin Corporation Components for housing an integrated circuit device
US5802699A (en) 1994-06-07 1998-09-08 Tessera, Inc. Methods of assembling microelectronic assembly with socket for engaging bump leads
US5615824A (en) 1994-06-07 1997-04-01 Tessera, Inc. Soldering with resilient contacts
JPH07335783A (ja) 1994-06-13 1995-12-22 Fujitsu Ltd 半導体装置及び半導体装置ユニット
US5468995A (en) 1994-07-05 1995-11-21 Motorola, Inc. Semiconductor device having compliant columnar electrical connections
US6117694A (en) 1994-07-07 2000-09-12 Tessera, Inc. Flexible lead structures and methods of making same
US5518964A (en) 1994-07-07 1996-05-21 Tessera, Inc. Microelectronic mounting with multiple lead deformation and bonding
US6177636B1 (en) 1994-12-29 2001-01-23 Tessera, Inc. Connection components with posts
US5688716A (en) 1994-07-07 1997-11-18 Tessera, Inc. Fan-out semiconductor chip assembly
US5989936A (en) 1994-07-07 1999-11-23 Tessera, Inc. Microelectronic assembly fabrication with terminal formation from a conductive layer
US6828668B2 (en) 1994-07-07 2004-12-07 Tessera, Inc. Flexible lead structures and methods of making same
US5656550A (en) 1994-08-24 1997-08-12 Fujitsu Limited Method of producing a semicondutor device having a lead portion with outer connecting terminal
US5659952A (en) 1994-09-20 1997-08-26 Tessera, Inc. Method of fabricating compliant interface for semiconductor chip
US5541567A (en) 1994-10-17 1996-07-30 International Business Machines Corporation Coaxial vias in an electronic substrate
US5495667A (en) * 1994-11-07 1996-03-05 Micron Technology, Inc. Method for forming contact pins for semiconductor dice and interconnects
US5679954A (en) 1994-11-14 1997-10-21 Soloman; Sabrie Non-destructive identification of tablet and tablet dissolution by means of infared spectroscopy
EP1408337A3 (en) * 1994-11-15 2007-09-19 FormFactor, Inc. Probe card assembly
US6826827B1 (en) 1994-12-29 2004-12-07 Tessera, Inc. Forming conductive posts by selective removal of conductive material
JP2833522B2 (ja) 1995-04-27 1998-12-09 日本電気株式会社 半導体装置
US5736074A (en) 1995-06-30 1998-04-07 Micro Fab Technologies, Inc. Manufacture of coated spheres
US5971253A (en) 1995-07-31 1999-10-26 Tessera, Inc. Microelectronic component mounting with deformable shell terminals
US5872051A (en) 1995-08-02 1999-02-16 International Business Machines Corporation Process for transferring material to semiconductor chip conductive pads using a transfer substrate
US5886412A (en) 1995-08-16 1999-03-23 Micron Technology, Inc. Angularly offset and recessed stacked die multichip device
US5874781A (en) 1995-08-16 1999-02-23 Micron Technology, Inc. Angularly offset stacked die multichip device and method of manufacture
US5810609A (en) 1995-08-28 1998-09-22 Tessera, Inc. Socket for engaging bump leads on a microelectronic device and methods therefor
US5766987A (en) 1995-09-22 1998-06-16 Tessera, Inc. Microelectronic encapsulation methods and equipment
US6211572B1 (en) 1995-10-31 2001-04-03 Tessera, Inc. Semiconductor chip package with fan-in leads
JPH09134934A (ja) 1995-11-07 1997-05-20 Sumitomo Metal Ind Ltd 半導体パッケージ及び半導体装置
JP3332308B2 (ja) 1995-11-07 2002-10-07 新光電気工業株式会社 半導体装置及びその製造方法
US5718361A (en) 1995-11-21 1998-02-17 International Business Machines Corporation Apparatus and method for forming mold for metallic material
US5731709A (en) 1996-01-26 1998-03-24 Motorola, Inc. Method for testing a ball grid array semiconductor device and a device for such testing
US7166495B2 (en) 1996-02-20 2007-01-23 Micron Technology, Inc. Method of fabricating a multi-die semiconductor package assembly
US5994152A (en) 1996-02-21 1999-11-30 Formfactor, Inc. Fabricating interconnects and tips using sacrificial substrates
JP3146345B2 (ja) 1996-03-11 2001-03-12 アムコー テクノロジー コリア インコーポレーティド バンプチップスケール半導体パッケージのバンプ形成方法
US6000126A (en) 1996-03-29 1999-12-14 General Dynamics Information Systems, Inc. Method and apparatus for connecting area grid arrays to printed wire board
US6821821B2 (en) 1996-04-18 2004-11-23 Tessera, Inc. Methods for manufacturing resistors using a sacrificial layer
DE19618227A1 (de) 1996-05-07 1997-11-13 Herbert Streckfus Gmbh Verfahren und Vorrichtung zum Verlöten von elektronischen Bauelementen auf einer Leiterplatte
KR100186333B1 (ko) 1996-06-20 1999-03-20 문정환 칩 사이즈 반도체 패키지 및 그 제조방법
JPH1012769A (ja) 1996-06-24 1998-01-16 Ricoh Co Ltd 半導体装置およびその製造方法
JPH10135221A (ja) 1996-10-29 1998-05-22 Taiyo Yuden Co Ltd バンプ形成方法
JPH10135220A (ja) 1996-10-29 1998-05-22 Taiyo Yuden Co Ltd バンプ形成方法
KR100377033B1 (ko) 1996-10-29 2003-03-26 트러시 테크날러지스 엘엘시 Ｉｃ 및 그 제조방법
US6492719B2 (en) 1999-07-30 2002-12-10 Hitachi, Ltd. Semiconductor device
US5976913A (en) 1996-12-12 1999-11-02 Tessera, Inc. Microelectronic mounting with multiple lead deformation using restraining straps
US6121676A (en) 1996-12-13 2000-09-19 Tessera, Inc. Stacked microelectronic assembly and method therefor
US6054337A (en) 1996-12-13 2000-04-25 Tessera, Inc. Method of making a compliant multichip package
US6133072A (en) 1996-12-13 2000-10-17 Tessera, Inc. Microelectronic connector with planar elastomer sockets
US6225688B1 (en) 1997-12-11 2001-05-01 Tessera, Inc. Stacked microelectronic assembly and method therefor
US5736785A (en) 1996-12-20 1998-04-07 Industrial Technology Research Institute Semiconductor package for improving the capability of spreading heat
JP3400279B2 (ja) 1997-01-13 2003-04-28 株式会社新川 バンプ形成方法
US5898991A (en) 1997-01-16 1999-05-04 International Business Machines Corporation Methods of fabrication of coaxial vias and magnetic devices
US5839191A (en) 1997-01-24 1998-11-24 Unisys Corporation Vibrating template method of placing solder balls on the I/O pads of an integrated circuit package
JPH1118364A (ja) 1997-06-27 1999-01-22 Matsushita Electric Ind Co Ltd キャプスタンモータ
DE69838849T2 (de) 1997-08-19 2008-12-11 Hitachi, Ltd. Mehrchip-Modulstruktur und deren Herstellung
CA2213590C (en) 1997-08-21 2006-11-07 Keith C. Carroll Flexible circuit connector and method of making same
JP3859318B2 (ja) 1997-08-29 2006-12-20 シチズン電子株式会社 電子回路のパッケージ方法
US6525414B2 (en) 1997-09-16 2003-02-25 Matsushita Electric Industrial Co., Ltd. Semiconductor device including a wiring board and semiconductor elements mounted thereon
JP3937265B2 (ja) 1997-09-29 2007-06-27 エルピーダメモリ株式会社 半導体装置
JP3262531B2 (ja) * 1997-10-02 2002-03-04 インターナショナル・ビジネス・マシーンズ・コーポレーション 曲げられたフライング・リード・ワイヤ・ボンデイング・プロセス
JP2978861B2 (ja) 1997-10-28 1999-11-15 九州日本電気株式会社 モールドｂｇａ型半導体装置及びその製造方法
US6038136A (en) 1997-10-29 2000-03-14 Hestia Technologies, Inc. Chip package with molded underfill
JP3393800B2 (ja) * 1997-11-05 2003-04-07 新光電気工業株式会社 半導体装置の製造方法
JPH11219984A (ja) 1997-11-06 1999-08-10 Sharp Corp 半導体装置パッケージおよびその製造方法ならびにそのための回路基板
US6222136B1 (en) 1997-11-12 2001-04-24 International Business Machines Corporation Printed circuit board with continuous connective bumps
US6038133A (en) 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
US6002168A (en) 1997-11-25 1999-12-14 Tessera, Inc. Microelectronic component with rigid interposer
JPH11163022A (ja) 1997-11-28 1999-06-18 Sony Corp 半導体装置、その製造方法及び電子機器
US6124546A (en) 1997-12-03 2000-09-26 Advanced Micro Devices, Inc. Integrated circuit chip package and method of making the same
US6260264B1 (en) 1997-12-08 2001-07-17 3M Innovative Properties Company Methods for making z-axis electrical connections
US6052287A (en) 1997-12-09 2000-04-18 Sandia Corporation Silicon ball grid array chip carrier
US5973391A (en) 1997-12-11 1999-10-26 Read-Rite Corporation Interposer with embedded circuitry and method for using the same to package microelectronic units
JPH11220082A (ja) * 1998-02-03 1999-08-10 Oki Electric Ind Co Ltd 半導体装置
JP3536650B2 (ja) 1998-02-27 2004-06-14 富士ゼロックス株式会社 バンプ形成方法および装置
JPH11260856A (ja) 1998-03-11 1999-09-24 Matsushita Electron Corp 半導体装置及びその製造方法並びに半導体装置の実装構造
US5933713A (en) 1998-04-06 1999-08-03 Micron Technology, Inc. Method of forming overmolded chip scale package and resulting product
US6222276B1 (en) 1998-04-07 2001-04-24 International Business Machines Corporation Through-chip conductors for low inductance chip-to-chip integration and off-chip connections
KR100260997B1 (ko) 1998-04-08 2000-07-01 마이클 디. 오브라이언 반도체패키지
US6329224B1 (en) 1998-04-28 2001-12-11 Tessera, Inc. Encapsulation of microelectronic assemblies
US6180881B1 (en) 1998-05-05 2001-01-30 Harlan Ruben Isaak Chip stack and method of making same
JPH11330134A (ja) 1998-05-12 1999-11-30 Hitachi Ltd ワイヤボンディング方法およびその装置並びに半導体装置
KR100266693B1 (ko) 1998-05-30 2000-09-15 김영환 적층가능한 비지에이 반도체 칩 패키지 및 그 제조방법
US5977640A (en) 1998-06-26 1999-11-02 International Business Machines Corporation Highly integrated chip-on-chip packaging
KR100265563B1 (ko) 1998-06-29 2000-09-15 김영환 볼 그리드 어레이 패키지 및 그의 제조 방법
US6414391B1 (en) 1998-06-30 2002-07-02 Micron Technology, Inc. Module assembly for stacked BGA packages with a common bus bar in the assembly
US6164523A (en) * 1998-07-01 2000-12-26 Semiconductor Components Industries, Llc Electronic component and method of manufacture
US6399426B1 (en) 1998-07-21 2002-06-04 Miguel Albert Capote Semiconductor flip-chip package and method for the fabrication thereof
US5854507A (en) 1998-07-21 1998-12-29 Hewlett-Packard Company Multiple chip assembly
US6515355B1 (en) 1998-09-02 2003-02-04 Micron Technology, Inc. Passivation layer for packaged integrated circuits
JP2000091383A (ja) 1998-09-07 2000-03-31 Ngk Spark Plug Co Ltd 配線基板
US6194250B1 (en) 1998-09-14 2001-02-27 Motorola, Inc. Low-profile microelectronic package
US6158647A (en) 1998-09-29 2000-12-12 Micron Technology, Inc. Concave face wire bond capillary
US6684007B2 (en) 1998-10-09 2004-01-27 Fujitsu Limited Optical coupling structures and the fabrication processes
US6268662B1 (en) 1998-10-14 2001-07-31 Texas Instruments Incorporated Wire bonded flip-chip assembly of semiconductor devices
JP3407275B2 (ja) 1998-10-28 2003-05-19 インターナショナル・ビジネス・マシーンズ・コーポレーション バンプ及びその形成方法
US6332270B2 (en) 1998-11-23 2001-12-25 International Business Machines Corporation Method of making high density integral test probe
US6255126B1 (en) 1998-12-02 2001-07-03 Formfactor, Inc. Lithographic contact elements
US6926796B1 (en) 1999-01-29 2005-08-09 Matsushita Electric Industrial Co., Ltd. Electronic parts mounting method and device therefor
US6206273B1 (en) 1999-02-17 2001-03-27 International Business Machines Corporation Structures and processes to create a desired probetip contact geometry on a wafer test probe
KR100319609B1 (ko) 1999-03-09 2002-01-05 김영환 와이어 어래이드 칩 사이즈 패키지 및 그 제조방법
US6177729B1 (en) 1999-04-03 2001-01-23 International Business Machines Corporation Rolling ball connector
US6211574B1 (en) 1999-04-16 2001-04-03 Advanced Semiconductor Engineering Inc. Semiconductor package with wire protection and method therefor
JP2000323516A (ja) 1999-05-14 2000-11-24 Fujitsu Ltd 配線基板の製造方法及び配線基板及び半導体装置
US6258625B1 (en) 1999-05-18 2001-07-10 International Business Machines Corporation Method of interconnecting electronic components using a plurality of conductive studs
US6376769B1 (en) 1999-05-18 2002-04-23 Amerasia International Technology, Inc. High-density electronic package, and method for making same
JP3398721B2 (ja) 1999-05-20 2003-04-21 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
US6238949B1 (en) 1999-06-18 2001-05-29 National Semiconductor Corporation Method and apparatus for forming a plastic chip on chip package module
JP4367730B2 (ja) 1999-06-25 2009-11-18 株式会社エンプラス Ｉｃソケット及び該ｉｃソケットのバネ手段
US6228687B1 (en) 1999-06-28 2001-05-08 Micron Technology, Inc. Wafer-level package and methods of fabricating
TW417839U (en) 1999-07-30 2001-01-01 Shen Ming Tung Stacked memory module structure and multi-layered stacked memory module structure using the same
JP2010192928A (ja) 1999-08-12 2010-09-02 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
JP4526651B2 (ja) 1999-08-12 2010-08-18 富士通セミコンダクター株式会社 半導体装置
US6168965B1 (en) 1999-08-12 2001-01-02 Tower Semiconductor Ltd. Method for making backside illuminated image sensor
US6319764B1 (en) 1999-08-25 2001-11-20 Micron Technology, Inc. Method of forming haze-free BST films
EP2265101B1 (en) 1999-09-02 2012-08-29 Ibiden Co., Ltd. Printed circuit board and method of manufacturing printed circuit board
US6867499B1 (en) 1999-09-30 2005-03-15 Skyworks Solutions, Inc. Semiconductor packaging
JP3513444B2 (ja) 1999-10-20 2004-03-31 株式会社新川 ピン状ワイヤ等の形成方法
JP2001127246A (ja) 1999-10-29 2001-05-11 Fujitsu Ltd 半導体装置
US6362525B1 (en) 1999-11-09 2002-03-26 Cypress Semiconductor Corp. Circuit structure including a passive element formed within a grid array substrate and method for making the same
JP3619410B2 (ja) 1999-11-18 2005-02-09 株式会社ルネサステクノロジ バンプ形成方法およびそのシステム
JP3798597B2 (ja) 1999-11-30 2006-07-19 富士通株式会社 半導体装置
JP3566156B2 (ja) 1999-12-02 2004-09-15 株式会社新川 ピン状ワイヤ等の形成方法
KR100426494B1 (ko) 1999-12-20 2004-04-13 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 이것의 제조방법
US6790757B1 (en) 1999-12-20 2004-09-14 Agere Systems Inc. Wire bonding method for copper interconnects in semiconductor devices
KR20010061849A (ko) 1999-12-29 2001-07-07 박종섭 웨이퍼 레벨 패키지
JP2001196407A (ja) 2000-01-14 2001-07-19 Seiko Instruments Inc 半導体装置および半導体装置の形成方法
US6710454B1 (en) 2000-02-16 2004-03-23 Micron Technology, Inc. Adhesive layer for an electronic apparatus having multiple semiconductor devices
JP2001319992A (ja) 2000-02-28 2001-11-16 Shinko Electric Ind Co Ltd 配線基板、半導体装置及びそれらの製造方法
JP2001339011A (ja) 2000-03-24 2001-12-07 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
JP3980807B2 (ja) 2000-03-27 2007-09-26 株式会社東芝 半導体装置及び半導体モジュール
JP2001274196A (ja) 2000-03-28 2001-10-05 Rohm Co Ltd 半導体装置
US6581276B2 (en) 2000-04-04 2003-06-24 Amerasia International Technology, Inc. Fine-pitch flexible connector, and method for making same
KR100583491B1 (ko) 2000-04-07 2006-05-24 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조방법
US6578754B1 (en) 2000-04-27 2003-06-17 Advanpack Solutions Pte. Ltd. Pillar connections for semiconductor chips and method of manufacture
US6531335B1 (en) 2000-04-28 2003-03-11 Micron Technology, Inc. Interposers including upwardly protruding dams, semiconductor device assemblies including the interposers, and methods
JP2001326236A (ja) 2000-05-12 2001-11-22 Nec Kyushu Ltd 半導体装置の製造方法
JP2001326304A (ja) 2000-05-15 2001-11-22 Toshiba Corp 半導体装置及びその製造方法
US6522018B1 (en) 2000-05-16 2003-02-18 Micron Technology, Inc. Ball grid array chip packages having improved testing and stacking characteristics
US6647310B1 (en) 2000-05-30 2003-11-11 Advanced Micro Devices, Inc. Temperature control of an integrated circuit
US6717245B1 (en) 2000-06-02 2004-04-06 Micron Technology, Inc. Chip scale packages performed by wafer level processing
US6531784B1 (en) 2000-06-02 2003-03-11 Amkor Technology, Inc. Semiconductor package with spacer strips
US6395199B1 (en) 2000-06-07 2002-05-28 Graftech Inc. Process for providing increased conductivity to a material
US6560117B2 (en) 2000-06-28 2003-05-06 Micron Technology, Inc. Packaged microelectronic die assemblies and methods of manufacture
US6525413B1 (en) 2000-07-12 2003-02-25 Micron Technology, Inc. Die to die connection method and assemblies and packages including dice so connected
US6476583B2 (en) 2000-07-21 2002-11-05 Jomahip, Llc Automatic battery charging system for a battery back-up DC power supply
JP2002050871A (ja) 2000-08-02 2002-02-15 Casio Comput Co Ltd ビルドアップ回路基板およびその製造方法
SE517086C2 (sv) 2000-08-08 2002-04-09 Ericsson Telefon Ab L M Förfarande för säkring av lodkulor och eventuella komponenter, vilka är fästa på en och samma sida av ett substrat
US20020020898A1 (en) 2000-08-16 2002-02-21 Vu Quat T. Microelectronic substrates with integrated devices
US6462575B1 (en) 2000-08-28 2002-10-08 Micron Technology, Inc. Method and system for wafer level testing and burning-in semiconductor components
JP2002076250A (ja) 2000-08-29 2002-03-15 Nec Corp 半導体装置
US6614103B1 (en) 2000-09-01 2003-09-02 General Electric Company Plastic packaging of LED arrays
JP3874062B2 (ja) 2000-09-05 2007-01-31 セイコーエプソン株式会社 半導体装置
US6507104B2 (en) 2000-09-07 2003-01-14 Siliconware Precision Industries Co., Ltd. Semiconductor package with embedded heat-dissipating device
US7009297B1 (en) 2000-10-13 2006-03-07 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal particle
US6423570B1 (en) 2000-10-18 2002-07-23 Intel Corporation Method to protect an encapsulated die package during back grinding with a solder metallization layer and devices formed thereby
US6538336B1 (en) 2000-11-14 2003-03-25 Rambus Inc. Wirebond assembly for high-speed integrated circuits
JP4505983B2 (ja) 2000-12-01 2010-07-21 日本電気株式会社 半導体装置
JP3798620B2 (ja) 2000-12-04 2006-07-19 富士通株式会社 半導体装置の製造方法
TW511405B (en) 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
US6734539B2 (en) 2000-12-27 2004-05-11 Lucent Technologies Inc. Stacked module package
KR100393102B1 (ko) 2000-12-29 2003-07-31 앰코 테크놀로지 코리아 주식회사 스택형 반도체패키지
AUPR244801A0 (en) 2001-01-10 2001-02-01 Silverbrook Research Pty Ltd A method and apparatus (WSM01)
US6388322B1 (en) 2001-01-17 2002-05-14 Aralight, Inc. Article comprising a mechanically compliant bump
US6653170B1 (en) 2001-02-06 2003-11-25 Charles W. C. Lin Semiconductor chip assembly with elongated wire ball bonded to chip and electrolessly plated to support circuit
US6472743B2 (en) 2001-02-22 2002-10-29 Siliconware Precision Industries, Co., Ltd. Semiconductor package with heat dissipating structure
KR100401020B1 (ko) 2001-03-09 2003-10-08 앰코 테크놀로지 코리아 주식회사 반도체칩의 스택킹 구조 및 이를 이용한 반도체패키지
JP2002280414A (ja) 2001-03-22 2002-09-27 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2002289769A (ja) 2001-03-26 2002-10-04 Matsushita Electric Ind Co Ltd 積層型半導体装置およびその製造方法
SG108245A1 (en) 2001-03-30 2005-01-28 Micron Technology Inc Ball grid array interposer, packages and methods
US6874910B2 (en) 2001-04-12 2005-04-05 Matsushita Electric Works, Ltd. Light source device using LED, and method of producing same
US7115986B2 (en) 2001-05-02 2006-10-03 Micron Technology, Inc. Flexible ball grid array chip scale packages
US6825552B2 (en) 2001-05-09 2004-11-30 Tessera, Inc. Connection components with anisotropic conductive material interconnection
TW544826B (en) 2001-05-18 2003-08-01 Nec Electronics Corp Flip-chip-type semiconductor device and manufacturing method thereof
US6930256B1 (en) 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laser-embedded conductive patterns and method therefor
US6900528B2 (en) 2001-06-21 2005-05-31 Micron Technology, Inc. Stacked mass storage flash memory package
US6754407B2 (en) 2001-06-26 2004-06-22 Intel Corporation Flip-chip package integrating optical and electrical devices and coupling to a waveguide on a board
US20030006494A1 (en) 2001-07-03 2003-01-09 Lee Sang Ho Thin profile stackable semiconductor package and method for manufacturing
US6486545B1 (en) 2001-07-26 2002-11-26 Amkor Technology, Inc. Pre-drilled ball grid array package
US6451626B1 (en) 2001-07-27 2002-09-17 Charles W.C. Lin Three-dimensional stacked semiconductor package
US6765287B1 (en) 2001-07-27 2004-07-20 Charles W. C. Lin Three-dimensional stacked semiconductor package
JP4023159B2 (ja) 2001-07-31 2007-12-19 ソニー株式会社 半導体装置の製造方法及び積層半導体装置の製造方法
JP3895952B2 (ja) 2001-08-06 2007-03-22 日本電気株式会社 半透過型液晶表示装置及びその製造方法
US6550666B2 (en) 2001-08-21 2003-04-22 Advanpack Solutions Pte Ltd Method for forming a flip chip on leadframe semiconductor package
WO2003019654A1 (en) 2001-08-22 2003-03-06 Tessera, Inc. Stacked chip assembly with stiffening layer
US7176506B2 (en) 2001-08-28 2007-02-13 Tessera, Inc. High frequency chip packages with connecting elements
SG117395A1 (en) 2001-08-29 2005-12-29 Micron Technology Inc Wire bonded microelectronic device assemblies and methods of manufacturing same
US6864166B1 (en) 2001-08-29 2005-03-08 Micron Technology, Inc. Method of manufacturing wire bonded microelectronic device assemblies
US6787926B2 (en) 2001-09-05 2004-09-07 Taiwan Semiconductor Manufacturing Co., Ltd Wire stitch bond on an integrated circuit bond pad and method of making the same
US20030057544A1 (en) 2001-09-13 2003-03-27 Nathan Richard J. Integrated assembly protocol
US6476506B1 (en) 2001-09-28 2002-11-05 Motorola, Inc. Packaged semiconductor with multiple rows of bond pads and method therefor
DE10297316T5 (de) 2001-10-09 2004-12-09 Tessera, Inc., San Jose Gestapelte Baugruppen
US6977440B2 (en) 2001-10-09 2005-12-20 Tessera, Inc. Stacked packages
JP2003122611A (ja) 2001-10-11 2003-04-25 Oki Electric Ind Co Ltd データ提供方法及びサーバ装置
JP4257771B2 (ja) 2001-10-16 2009-04-22 シンジーテック株式会社 導電性ブレード
JP3875077B2 (ja) 2001-11-16 2007-01-31 富士通株式会社 電子デバイス及びデバイス接続方法
US20030094666A1 (en) 2001-11-16 2003-05-22 R-Tec Corporation Interposer
JP2003174124A (ja) 2001-12-04 2003-06-20 Sainekkusu:Kk 半導体装置の外部電極形成方法
KR100435813B1 (ko) 2001-12-06 2004-06-12 삼성전자주식회사 금속 바를 이용하는 멀티 칩 패키지와 그 제조 방법
JP2003197668A (ja) 2001-12-10 2003-07-11 Senmao Koochii Kofun Yugenkoshi 半導体パッケージ用のボンディングワイヤ及びその製造方法
JP3507059B2 (ja) 2002-06-27 2004-03-15 沖電気工業株式会社 積層マルチチップパッケージ
JP2003197669A (ja) 2001-12-28 2003-07-11 Seiko Epson Corp ボンディング方法及びボンディング装置
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
TW548816B (en) 2002-01-23 2003-08-21 Via Tech Inc Formation method of conductor pillar
JP3935370B2 (ja) 2002-02-19 2007-06-20 セイコーエプソン株式会社 バンプ付き半導体素子の製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
SG115456A1 (en) 2002-03-04 2005-10-28 Micron Technology Inc Semiconductor die packages with recessed interconnecting structures and methods for assembling the same
DE10209922A1 (de) 2002-03-07 2003-10-02 Infineon Technologies Ag Elektronisches Modul, Nutzen mit zu vereinzelnden elektronischen Modulen und Verfahren zu deren Herstellung
US6653723B2 (en) 2002-03-09 2003-11-25 Fujitsu Limited System for providing an open-cavity low profile encapsulated semiconductor package
KR100452819B1 (ko) 2002-03-18 2004-10-15 삼성전기주식회사 칩 패키지 및 그 제조방법
US6979230B2 (en) 2002-03-20 2005-12-27 Gabe Cherian Light socket
JP2003318327A (ja) 2002-04-22 2003-11-07 Mitsui Chemicals Inc プリント配線板および積層パッケージ
US7323767B2 (en) 2002-04-25 2008-01-29 Micron Technology, Inc. Standoffs for centralizing internals in packaging process
US7633765B1 (en) 2004-03-23 2009-12-15 Amkor Technology, Inc. Semiconductor package including a top-surface metal layer for implementing circuit features
US7078822B2 (en) 2002-06-25 2006-07-18 Intel Corporation Microelectronic device interconnects
US6906415B2 (en) 2002-06-27 2005-06-14 Micron Technology, Inc. Semiconductor device assemblies and packages including multiple semiconductor devices and methods
JP4601892B2 (ja) 2002-07-04 2010-12-22 ラムバス・インコーポレーテッド 半導体装置および半導体チップのバンプ製造方法
JP2004047702A (ja) 2002-07-11 2004-02-12 Toshiba Corp 半導体装置積層モジュール
US6756252B2 (en) 2002-07-17 2004-06-29 Texas Instrument Incorporated Multilayer laser trim interconnect method
US6987032B1 (en) 2002-07-19 2006-01-17 Asat Ltd. Ball grid array package and process for manufacturing same
US7943436B2 (en) 2002-07-29 2011-05-17 Synopsys, Inc. Integrated circuit devices and methods and apparatuses for designing integrated circuit devices
AU2003265417A1 (en) 2002-08-16 2004-03-03 Tessera, Inc. Microelectronic packages with self-aligning features
TW549592U (en) 2002-08-16 2003-08-21 Via Tech Inc Integrated circuit package with a balanced-part structure
US6740546B2 (en) 2002-08-21 2004-05-25 Micron Technology, Inc. Packaged microelectronic devices and methods for assembling microelectronic devices
US6964881B2 (en) 2002-08-27 2005-11-15 Micron Technology, Inc. Multi-chip wafer level system packages and methods of forming same
JP3765778B2 (ja) 2002-08-29 2006-04-12 ローム株式会社 ワイヤボンディング用キャピラリ及びこれを用いたワイヤボンディング方法
JP2004095799A (ja) 2002-08-30 2004-03-25 Toshiba Corp 半導体装置およびその製造方法
US20040041757A1 (en) 2002-09-04 2004-03-04 Ming-Hsiang Yang Light emitting diode display module with high heat-dispersion and the substrate thereof
US7246431B2 (en) 2002-09-06 2007-07-24 Tessera, Inc. Methods of making microelectronic packages including folded substrates
US7294928B2 (en) 2002-09-06 2007-11-13 Tessera, Inc. Components, methods and assemblies for stacked packages
US7071547B2 (en) 2002-09-11 2006-07-04 Tessera, Inc. Assemblies having stacked semiconductor chips and methods of making same
US7229906B2 (en) 2002-09-19 2007-06-12 Kulicke And Soffa Industries, Inc. Method and apparatus for forming bumps for semiconductor interconnections using a wire bonding machine
AU2003273342A1 (en) 2002-09-30 2004-04-23 Advanced Interconnect Technologies Limited Thermal enhanced package for block mold assembly
US7045884B2 (en) 2002-10-04 2006-05-16 International Rectifier Corporation Semiconductor device package
US7049691B2 (en) 2002-10-08 2006-05-23 Chippac, Inc. Semiconductor multi-package module having inverted second package and including additional die or stacked package on second package
US6989122B1 (en) 2002-10-17 2006-01-24 National Semiconductor Corporation Techniques for manufacturing flash-free contacts on a semiconductor package
TW567601B (en) 2002-10-18 2003-12-21 Siliconware Precision Industries Co Ltd Module device of stacked semiconductor package and method for fabricating the same
TWI221664B (en) 2002-11-07 2004-10-01 Via Tech Inc Structure of chip package and process thereof
US20050176233A1 (en) 2002-11-15 2005-08-11 Rajeev Joshi Wafer-level chip scale package and method for fabricating and using the same
JP2004172157A (ja) 2002-11-15 2004-06-17 Shinko Electric Ind Co Ltd 半導体パッケージおよびパッケージスタック半導体装置
JP2004172477A (ja) 2002-11-21 2004-06-17 Kaijo Corp ワイヤループ形状、そのワイヤループ形状を備えた半導体装置、ワイヤボンディング方法及び半導体製造装置
JP4464041B2 (ja) 2002-12-13 2010-05-19 キヤノン株式会社 柱状構造体、柱状構造体を有する電極、及びこれらの作製方法
JP2004200316A (ja) 2002-12-17 2004-07-15 Shinko Electric Ind Co Ltd 半導体装置
US20050161814A1 (en) 2002-12-27 2005-07-28 Fujitsu Limited Method for forming bumps, semiconductor device and method for manufacturing same, substrate processing apparatus, and semiconductor manufacturing apparatus
KR100621991B1 (ko) 2003-01-03 2006-09-13 삼성전자주식회사 칩 스케일 적층 패키지
JP2004221257A (ja) 2003-01-14 2004-08-05 Seiko Epson Corp ワイヤボンディング方法及びワイヤボンディング装置
JP2006518944A (ja) 2003-02-25 2006-08-17 テッセラ，インコーポレイテッド バンプを有するボールグリッドアレー
TW583757B (en) 2003-02-26 2004-04-11 Advanced Semiconductor Eng A structure of a flip-chip package and a process thereof
US20040217471A1 (en) 2003-02-27 2004-11-04 Tessera, Inc. Component and assemblies with ends offset downwardly
JP3885747B2 (ja) 2003-03-13 2007-02-28 株式会社デンソー ワイヤボンディング方法
JP2004343030A (ja) 2003-03-31 2004-12-02 North:Kk 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール
JP2004319892A (ja) 2003-04-18 2004-11-11 Renesas Technology Corp 半導体装置の製造方法
JP4199588B2 (ja) 2003-04-25 2008-12-17 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 配線回路基板の製造方法、及び、この配線回路基板を用いた半導体集積回路装置の製造方法
JP2004327855A (ja) 2003-04-25 2004-11-18 Nec Electronics Corp 半導体装置およびその製造方法
DE10320646A1 (de) 2003-05-07 2004-09-16 Infineon Technologies Ag Elektronisches Bauteil, sowie Systemträger und Nutzen zur Herstellung desselben
JP4145730B2 (ja) 2003-06-17 2008-09-03 松下電器産業株式会社 半導体内蔵モジュール
US20040262728A1 (en) 2003-06-30 2004-12-30 Sterrett Terry L. Modular device assemblies
KR100604821B1 (ko) 2003-06-30 2006-07-26 삼성전자주식회사 적층형 볼 그리드 어레이 패키지 및 그 제조방법
JP2005033141A (ja) 2003-07-11 2005-02-03 Sony Corp 半導体装置及びその製造方法、疑似ウェーハ及びその製造方法、並びに半導体装置の実装構造
US7227095B2 (en) 2003-08-06 2007-06-05 Micron Technology, Inc. Wire bonders and methods of wire-bonding
KR100537892B1 (ko) 2003-08-26 2005-12-21 삼성전자주식회사 칩 스택 패키지와 그 제조 방법
KR100546374B1 (ko) 2003-08-28 2006-01-26 삼성전자주식회사 센터 패드를 갖는 적층형 반도체 패키지 및 그 제조방법
US7372151B1 (en) 2003-09-12 2008-05-13 Asat Ltd. Ball grid array package and process for manufacturing same
JP2005093551A (ja) 2003-09-12 2005-04-07 Genusion:Kk 半導体装置のパッケージ構造およびパッケージ化方法
JP3999720B2 (ja) 2003-09-16 2007-10-31 沖電気工業株式会社 半導体装置およびその製造方法
US7061096B2 (en) * 2003-09-24 2006-06-13 Silicon Pipe, Inc. Multi-surface IC packaging structures and methods for their manufacture
US7129576B2 (en) 2003-09-26 2006-10-31 Tessera, Inc. Structure and method of making capped chips including vertical interconnects having stud bumps engaged to surfaces of said caps
US7462936B2 (en) 2003-10-06 2008-12-09 Tessera, Inc. Formation of circuitry with modification of feature height
US7495179B2 (en) 2003-10-06 2009-02-24 Tessera, Inc. Components with posts and pads
JP4272968B2 (ja) 2003-10-16 2009-06-03 エルピーダメモリ株式会社 半導体装置および半導体チップ制御方法
JP4167965B2 (ja) 2003-11-07 2008-10-22 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 配線回路用部材の製造方法
KR100564585B1 (ko) 2003-11-13 2006-03-28 삼성전자주식회사 이중 스택된 ｂｇａ 패키지 및 다중 스택된 ｂｇａ 패키지
TWI227555B (en) 2003-11-17 2005-02-01 Advanced Semiconductor Eng Structure of chip package and the process thereof
KR100621992B1 (ko) 2003-11-19 2006-09-13 삼성전자주식회사 이종 소자들의 웨이퍼 레벨 적층 구조와 방법 및 이를이용한 시스템-인-패키지
JP2005183923A (ja) 2003-11-28 2005-07-07 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US7345361B2 (en) 2003-12-04 2008-03-18 Intel Corporation Stackable integrated circuit packaging
JP2005175019A (ja) 2003-12-08 2005-06-30 Sharp Corp 半導体装置及び積層型半導体装置
US8970049B2 (en) 2003-12-17 2015-03-03 Chippac, Inc. Multiple chip package module having inverted package stacked over die
DE10360708B4 (de) 2003-12-19 2008-04-10 Infineon Technologies Ag Halbleitermodul mit einem Halbleiterstapel, Umverdrahtungsplatte, und Verfahren zur Herstellung derselben
JP4334996B2 (ja) 2003-12-24 2009-09-30 株式会社フジクラ 多層配線板用基材、両面配線板およびそれらの製造方法
US7495644B2 (en) 2003-12-26 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing display device
JP3917133B2 (ja) 2003-12-26 2007-05-23 株式会社東芝 インターフェイスモジュール付ｌｓｉパッケージ及びそれに用いるインターポーザ、インターフェイスモジュール、接続モニタ回路、信号処理ｌｓｉ
US6900530B1 (en) 2003-12-29 2005-05-31 Ramtek Technology, Inc. Stacked IC
US6917098B1 (en) * 2003-12-29 2005-07-12 Texas Instruments Incorporated Three-level leadframe for no-lead packages
US7709968B2 (en) 2003-12-30 2010-05-04 Tessera, Inc. Micro pin grid array with pin motion isolation
US8207604B2 (en) 2003-12-30 2012-06-26 Tessera, Inc. Microelectronic package comprising offset conductive posts on compliant layer
WO2005065207A2 (en) 2003-12-30 2005-07-21 Tessera, Inc. Microelectronic packages and methods therefor
JP2005203497A (ja) 2004-01-14 2005-07-28 Toshiba Corp 半導体装置およびその製造方法
US20050173807A1 (en) 2004-02-05 2005-08-11 Jianbai Zhu High density vertically stacked semiconductor device
US7198987B1 (en) 2004-03-04 2007-04-03 Skyworks Solutions, Inc. Overmolded semiconductor package with an integrated EMI and RFI shield
US8399972B2 (en) 2004-03-04 2013-03-19 Skyworks Solutions, Inc. Overmolded semiconductor package with a wirebond cage for EMI shielding
US7095105B2 (en) 2004-03-23 2006-08-22 Texas Instruments Incorporated Vertically stacked semiconductor device
JP4484035B2 (ja) 2004-04-06 2010-06-16 セイコーエプソン株式会社 半導体装置の製造方法
US8092734B2 (en) 2004-05-13 2012-01-10 Aptina Imaging Corporation Covers for microelectronic imagers and methods for wafer-level packaging of microelectronics imagers
US7629695B2 (en) 2004-05-20 2009-12-08 Kabushiki Kaisha Toshiba Stacked electronic component and manufacturing method thereof
US6962864B1 (en) 2004-05-26 2005-11-08 National Chung Cheng University Wire-bonding method for chips with copper interconnects by introducing a thin layer
US7233057B2 (en) 2004-05-28 2007-06-19 Nokia Corporation Integrated circuit package with optimized mold shape
TWI255022B (en) 2004-05-31 2006-05-11 Via Tech Inc Circuit carrier and manufacturing process thereof
US7453157B2 (en) 2004-06-25 2008-11-18 Tessera, Inc. Microelectronic packages and methods therefor
TWI250596B (en) 2004-07-23 2006-03-01 Ind Tech Res Inst Wafer-level chip scale packaging method
JP3956965B2 (ja) 2004-09-07 2007-08-08 日立エーアイシー株式会社 チップ部品型発光装置及びそのための配線基板
US7290448B2 (en) 2004-09-10 2007-11-06 Yamaha Corporation Physical quantity sensor, lead frame, and manufacturing method therefor
CN1755929B (zh) 2004-09-28 2010-08-18 飞思卡尔半导体（中国）有限公司 形成半导体封装及其结构的方法
JP4385329B2 (ja) 2004-10-08 2009-12-16 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
US7595548B2 (en) 2004-10-08 2009-09-29 Yamaha Corporation Physical quantity sensor and manufacturing method therefor
JP4671802B2 (ja) 2004-10-18 2011-04-20 富士通株式会社 めっき方法、半導体装置の製造方法及び回路基板の製造方法
US20060087013A1 (en) 2004-10-21 2006-04-27 Etron Technology, Inc. Stacked multiple integrated circuit die package assembly
WO2006050691A2 (de) 2004-11-02 2006-05-18 Imasys Ag Verlegevorrichtung, kontaktiervorrichtung, zustellsystem, verlege- und kontaktiereinheit herstellungsanlage, verfahren zur herstellung und eine transpondereinheit
US8525314B2 (en) 2004-11-03 2013-09-03 Tessera, Inc. Stacked packaging improvements
TW200631111A (en) 2004-11-04 2006-09-01 Koninkl Philips Electronics Nv Nanotube-based circuit connection approach
US7750483B1 (en) 2004-11-10 2010-07-06 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar and enlarged plated contact terminal
US7268421B1 (en) 2004-11-10 2007-09-11 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar that includes enlarged ball bond
JP4917257B2 (ja) 2004-11-12 2012-04-18 浜松ホトニクス株式会社 レーザ加工方法
KR100674926B1 (ko) 2004-12-08 2007-01-26 삼성전자주식회사 메모리 카드 및 그 제조 방법
US7301770B2 (en) 2004-12-10 2007-11-27 International Business Machines Corporation Cooling apparatus, cooled electronic module, and methods of fabrication thereof employing thermally conductive, wire-bonded pin fins
JP4504798B2 (ja) 2004-12-16 2010-07-14 パナソニック株式会社 多段構成半導体モジュール
JP2006186086A (ja) 2004-12-27 2006-07-13 Itoo:Kk プリント基板のはんだ付け方法およびブリッジ防止用ガイド板
KR100843137B1 (ko) 2004-12-27 2008-07-02 삼성전자주식회사 반도체 소자 패키지
DE102005006333B4 (de) 2005-02-10 2007-10-18 Infineon Technologies Ag Halbleiterbauteil mit mehreren Bondanschlüssen und gebondeten Kontaktelementen unterschiedlicher Metallzusammensetzung und Verfahren zur Herstellung desselben
DE102005006995B4 (de) 2005-02-15 2008-01-24 Infineon Technologies Ag Halbleiterbauteil mit Kunstoffgehäuse und Außenanschlüssen sowie Verfahren zur Herstellung desselben
KR100867038B1 (ko) 2005-03-02 2008-11-04 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조방법
KR100630741B1 (ko) 2005-03-04 2006-10-02 삼성전자주식회사 다중 몰딩에 의한 적층형 반도체 패키지 및 그 제조방법
US7939934B2 (en) 2005-03-16 2011-05-10 Tessera, Inc. Microelectronic packages and methods therefor
US20060216868A1 (en) 2005-03-25 2006-09-28 Advanced Semiconductor Engineering Inc. Package structure and fabrication thereof
US7582963B2 (en) 2005-03-29 2009-09-01 Texas Instruments Incorporated Vertically integrated system-in-a-package
US7371676B2 (en) 2005-04-08 2008-05-13 Micron Technology, Inc. Method for fabricating semiconductor components with through wire interconnects
TWI284394B (en) 2005-05-12 2007-07-21 Advanced Semiconductor Eng Lid used in package structure and the package structure of having the same
JP2006324553A (ja) 2005-05-20 2006-11-30 Renesas Technology Corp 半導体装置及びその製造方法
US7528474B2 (en) 2005-05-31 2009-05-05 Stats Chippac Ltd. Stacked semiconductor package assembly having hollowed substrate
US7216794B2 (en) 2005-06-09 2007-05-15 Texas Instruments Incorporated Bond capillary design for ribbon wire bonding
JP4322844B2 (ja) 2005-06-10 2009-09-02 シャープ株式会社 半導体装置および積層型半導体装置
JP2009500821A (ja) 2005-07-01 2009-01-08 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 電子素子
TWI294757B (en) 2005-07-06 2008-03-11 Delta Electronics Inc Circuit board with a through hole wire, and forming method thereof
US7476608B2 (en) 2005-07-14 2009-01-13 Hewlett-Packard Development Company, L.P. Electrically connecting substrate with electrical device
JP4787559B2 (ja) 2005-07-26 2011-10-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7355289B2 (en) 2005-07-29 2008-04-08 Freescale Semiconductor, Inc. Packaged integrated circuit with enhanced thermal dissipation
TWI263313B (en) 2005-08-15 2006-10-01 Phoenix Prec Technology Corp Stack structure of semiconductor component embedded in supporting board
SG130055A1 (en) 2005-08-19 2007-03-20 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing microelectronic devices
SG130066A1 (en) 2005-08-26 2007-03-20 Micron Technology Inc Microelectronic device packages, stacked microelectronic device packages, and methods for manufacturing microelectronic devices
JP5522561B2 (ja) 2005-08-31 2014-06-18 マイクロン テクノロジー， インク． マイクロ電子デバイスパッケージ、積重ね型マイクロ電子デバイスパッケージ、およびマイクロ電子デバイスを製造する方法
US7485969B2 (en) 2005-09-01 2009-02-03 Micron Technology, Inc. Stacked microelectronic devices and methods for manufacturing microelectronic devices
US7675152B2 (en) 2005-09-01 2010-03-09 Texas Instruments Incorporated Package-on-package semiconductor assembly
US20070080360A1 (en) 2005-10-06 2007-04-12 Url Mirsky Microelectronic interconnect substrate and packaging techniques
KR101241650B1 (ko) 2005-10-19 2013-03-08 엘지이노텍 주식회사 엘이디 패키지
US8810031B2 (en) 2005-10-26 2014-08-19 Industrial Technology Research Institute Wafer-to-wafer stack with supporting pedestal
US7504716B2 (en) 2005-10-26 2009-03-17 Texas Instruments Incorporated Structure and method of molded QFN device suitable for miniaturization, multiple rows and stacking
JP2007123595A (ja) 2005-10-28 2007-05-17 Nec Corp 半導体装置及びその実装構造
JP2009514242A (ja) 2005-11-01 2009-04-02 エヌエックスピー ビー ヴィ 半導体ダイの実装方法および半導体パッケージ
JP4530975B2 (ja) 2005-11-14 2010-08-25 株式会社新川 ワイヤボンディング方法
JP2007142042A (ja) 2005-11-16 2007-06-07 Sharp Corp 半導体パッケージとその製造方法，半導体モジュール，および電子機器
US7344917B2 (en) 2005-11-30 2008-03-18 Freescale Semiconductor, Inc. Method for packaging a semiconductor device
US7307348B2 (en) 2005-12-07 2007-12-11 Micron Technology, Inc. Semiconductor components having through wire interconnects (TWI)
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
JP4530984B2 (ja) 2005-12-28 2010-08-25 株式会社新川 ワイヤボンディング装置、ボンディング制御プログラム及びボンディング方法
US7378726B2 (en) 2005-12-28 2008-05-27 Intel Corporation Stacked packages with interconnecting pins
JP5192825B2 (ja) 2006-01-17 2013-05-08 スパンション エルエルシー 半導体装置およびその製造方法、ならびに積層半導体装置の製造方法
JP2007194436A (ja) 2006-01-19 2007-08-02 Elpida Memory Inc 半導体パッケージ、導電性ポスト付き基板、積層型半導体装置、半導体パッケージの製造方法及び積層型半導体装置の製造方法
US20070190747A1 (en) 2006-01-23 2007-08-16 Tessera Technologies Hungary Kft. Wafer level packaging to lidded chips
JP2007201254A (ja) 2006-01-27 2007-08-09 Ibiden Co Ltd 半導体素子内蔵基板、半導体素子内蔵型多層回路基板
JP2007208159A (ja) 2006-02-06 2007-08-16 Hitachi Ltd 半導体装置
SG135074A1 (en) 2006-02-28 2007-09-28 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing such devices
TWI295115B (en) 2006-02-13 2008-03-21 Ind Tech Res Inst Encapsulation and methods thereof
JP2007234845A (ja) 2006-03-01 2007-09-13 Nec Corp 半導体装置
WO2007102591A1 (ja) 2006-03-09 2007-09-13 Kyocera Corporation 導波路形成装置、誘電体線路形成装置、ピン構造および高周波回路
JP4949719B2 (ja) 2006-04-07 2012-06-13 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
US7390700B2 (en) 2006-04-07 2008-06-24 Texas Instruments Incorporated Packaged system of semiconductor chips having a semiconductor interposer
US7759782B2 (en) 2006-04-07 2010-07-20 Tessera, Inc. Substrate for a microelectronic package and method of fabricating thereof
WO2007116544A1 (ja) 2006-04-10 2007-10-18 Murata Manufacturing Co., Ltd. 複合基板及び複合基板の製造方法
JP5598787B2 (ja) 2006-04-17 2014-10-01 マイクロンメモリジャパン株式会社 積層型半導体装置の製造方法
US7659612B2 (en) 2006-04-24 2010-02-09 Micron Technology, Inc. Semiconductor components having encapsulated through wire interconnects (TWI)
US7242081B1 (en) 2006-04-24 2007-07-10 Advanced Semiconductor Engineering Inc. Stacked package structure
US7910385B2 (en) 2006-05-12 2011-03-22 Micron Technology, Inc. Method of fabricating microelectronic devices
DE102006022360B4 (de) 2006-05-12 2009-07-09 Infineon Technologies Ag Abschirmvorrichtung
US7780064B2 (en) 2006-06-02 2010-08-24 Asm Technology Singapore Pte Ltd Wire bonding method for forming low-loop profiles
JP4961848B2 (ja) 2006-06-12 2012-06-27 日本電気株式会社 金属ポストを有する配線基板、半導体装置及び半導体装置モジュールの製造方法
US20070290325A1 (en) * 2006-06-16 2007-12-20 Lite-On Semiconductor Corporation Surface mounting structure and packaging method thereof
US7967062B2 (en) 2006-06-16 2011-06-28 International Business Machines Corporation Thermally conductive composite interface, cooled electronic assemblies employing the same, and methods of fabrication thereof
WO2008014633A1 (en) 2006-06-29 2008-02-07 Intel Corporation Apparatus, system, and method for wireless connection in integrated circuit packages
KR100792352B1 (ko) 2006-07-06 2008-01-08 삼성전기주식회사 패키지 온 패키지의 바텀기판 및 그 제조방법
JP2008016688A (ja) 2006-07-07 2008-01-24 Elpida Memory Inc 半導体装置の製造方法
US7612638B2 (en) 2006-07-14 2009-11-03 Taiwan Semiconductor Manufacturing Co., Ltd. Waveguides in integrated circuits
SG139573A1 (en) 2006-07-17 2008-02-29 Micron Technology Inc Microelectronic packages with leadframes, including leadframes configured for stacked die packages, and associated systems and methods
KR100800478B1 (ko) 2006-07-18 2008-02-04 삼성전자주식회사 적층형 반도체 패키지 및 그의 제조방법
US20080023805A1 (en) 2006-07-26 2008-01-31 Texas Instruments Incorporated Array-Processed Stacked Semiconductor Packages
JP5132101B2 (ja) 2006-07-27 2013-01-30 新光電気工業株式会社 スタックパッケージ構造体及びその製造に用いる単体パッケージと、それらの製造方法
US8048479B2 (en) 2006-08-01 2011-11-01 Qimonda Ag Method for placing material onto a target board by means of a transfer board
JP2008039502A (ja) 2006-08-03 2008-02-21 Alps Electric Co Ltd 接触子およびその製造方法
US7486525B2 (en) 2006-08-04 2009-02-03 International Business Machines Corporation Temporary chip attach carrier
KR100809696B1 (ko) 2006-08-08 2008-03-06 삼성전자주식회사 사이즈가 상이한 복수의 반도체 칩이 적층된 멀티 칩패키지 및 그 제조방법
US20080042265A1 (en) 2006-08-15 2008-02-21 Merilo Leo A Chip scale module package in bga semiconductor package
US7425758B2 (en) 2006-08-28 2008-09-16 Micron Technology, Inc. Metal core foldover package structures
KR20080020069A (ko) 2006-08-30 2008-03-05 삼성전자주식회사 반도체 패키지 및 그 제조방법
US7560360B2 (en) 2006-08-30 2009-07-14 International Business Machines Corporation Methods for enhancing trench capacitance and trench capacitor
KR100891516B1 (ko) 2006-08-31 2009-04-06 주식회사 하이닉스반도체 적층 가능한 에프비지에이 타입 반도체 패키지와 이를이용한 적층 패키지
US7683460B2 (en) 2006-09-22 2010-03-23 Infineon Technologies Ag Module with a shielding and/or heat dissipating element
KR100770934B1 (ko) 2006-09-26 2007-10-26 삼성전자주식회사 반도체 패키지와 그를 이용한 반도체 시스템 패키지
TWI336502B (en) 2006-09-27 2011-01-21 Advanced Semiconductor Eng Semiconductor package and semiconductor device and the method of making the same
US7901989B2 (en) 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
TWI312561B (en) 2006-10-27 2009-07-21 Advanced Semiconductor Eng Structure of package on package and method for fabricating the same
KR100817073B1 (ko) 2006-11-03 2008-03-26 삼성전자주식회사 휨방지용 보강부재가 기판에 연결된 반도체 칩 스택 패키지
US8174119B2 (en) 2006-11-10 2012-05-08 Stats Chippac, Ltd. Semiconductor package with embedded die
US8193034B2 (en) 2006-11-10 2012-06-05 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure using stud bumps
WO2008065896A1 (fr) 2006-11-28 2008-06-05 Kyushu Institute Of Technology Procédé de fabrication d'un dispositif semi-conducteur ayant une structure d'électrode à double face et dispositif semi-conducteur fabriqué par le procédé
US7659617B2 (en) 2006-11-30 2010-02-09 Tessera, Inc. Substrate for a flexible microelectronic assembly and a method of fabricating thereof
US7537962B2 (en) 2006-12-22 2009-05-26 Stats Chippac Ltd. Method of fabricating a shielded stacked integrated circuit package system
US8598717B2 (en) 2006-12-27 2013-12-03 Spansion Llc Semiconductor device and method for manufacturing the same
JP2008166439A (ja) 2006-12-27 2008-07-17 Spansion Llc 半導体装置およびその製造方法
KR100757345B1 (ko) * 2006-12-29 2007-09-10 삼성전자주식회사 플립 칩 패키지 및 그의 제조 방법
SG144124A1 (en) 2006-12-29 2008-07-29 United Test & Assembly Ct Ltd Copper wire bonding on organic solderability preservative materials
US20080156518A1 (en) 2007-01-03 2008-07-03 Tessera, Inc. Alignment and cutting of microelectronic substrates
TWI332702B (en) 2007-01-09 2010-11-01 Advanced Semiconductor Eng Stackable semiconductor package and the method for making the same
JP5347222B2 (ja) 2007-01-10 2013-11-20 富士通株式会社 半導体装置の製造方法
US7719122B2 (en) 2007-01-11 2010-05-18 Taiwan Semiconductor Manufacturing Co., Ltd. System-in-package packaging for minimizing bond wire contamination and yield loss
KR100827667B1 (ko) 2007-01-16 2008-05-07 삼성전자주식회사 기판 내에 반도체 칩을 갖는 반도체 패키지 및 이를제조하는 방법
JP4823089B2 (ja) * 2007-01-31 2011-11-24 株式会社東芝 積層型半導体装置の製造方法
CN101617400A (zh) 2007-01-31 2009-12-30 富士通微电子株式会社 半导体器件及其制造方法
US8685792B2 (en) 2007-03-03 2014-04-01 Stats Chippac Ltd. Integrated circuit package system with interposer
JP5584474B2 (ja) 2007-03-05 2014-09-03 インヴェンサス・コーポレイション 貫通ビアによって前面接点に接続された後面接点を有するチップ
US20080217708A1 (en) 2007-03-09 2008-09-11 Skyworks Solutions, Inc. Integrated passive cap in a system-in-package
JP5010316B2 (ja) 2007-03-16 2012-08-29 日本電気株式会社 金属ポストを有する配線基板、半導体装置
US7517733B2 (en) 2007-03-22 2009-04-14 Stats Chippac, Ltd. Leadframe design for QFN package with top terminal leads
TWI335070B (en) 2007-03-23 2010-12-21 Advanced Semiconductor Eng Semiconductor package and the method of making the same
CN101636830B (zh) 2007-03-23 2012-07-11 三洋电机株式会社 半导体装置及其制造方法
US8198716B2 (en) 2007-03-26 2012-06-12 Intel Corporation Die backside wire bond technology for single or stacked die package
JP4926787B2 (ja) 2007-03-30 2012-05-09 アオイ電子株式会社 半導体装置の製造方法
JPWO2008120755A1 (ja) 2007-03-30 2010-07-15 日本電気株式会社 機能素子内蔵回路基板及びその製造方法、並びに電子機器
US20080246126A1 (en) 2007-04-04 2008-10-09 Freescale Semiconductor, Inc. Stacked and shielded die packages with interconnects
US7800916B2 (en) 2007-04-09 2010-09-21 Endicott Interconnect Technologies, Inc. Circuitized substrate with internal stacked semiconductor chips, method of making same, electrical assembly utilizing same and information handling system utilizing same
US7589394B2 (en) 2007-04-10 2009-09-15 Ibiden Co., Ltd. Interposer
JP5003260B2 (ja) 2007-04-13 2012-08-15 日本電気株式会社 半導体装置およびその製造方法
US7994622B2 (en) 2007-04-16 2011-08-09 Tessera, Inc. Microelectronic packages having cavities for receiving microelectric elements
KR20080094251A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 웨이퍼 레벨 패키지 및 그 제조방법
JP5601751B2 (ja) 2007-04-26 2014-10-08 スパンション エルエルシー 半導体装置
US20080280393A1 (en) 2007-05-09 2008-11-13 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for forming package structures
US20080284045A1 (en) 2007-05-18 2008-11-20 Texas Instruments Incorporated Method for Fabricating Array-Molded Package-On-Package
TWI371809B (en) 2007-06-04 2012-09-01 Advanced Semiconductor Eng Wafer structure and method for fabricating the same
US7872335B2 (en) 2007-06-08 2011-01-18 Broadcom Corporation Lead frame-BGA package with enhanced thermal performance and I/O counts
JP2008306128A (ja) 2007-06-11 2008-12-18 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
KR100865125B1 (ko) 2007-06-12 2008-10-24 삼성전기주식회사 반도체 패키지 및 그 제조방법
US20080308305A1 (en) 2007-06-15 2008-12-18 Ngk Spark Plug Co., Ltd. Wiring substrate with reinforcing member
US7576415B2 (en) 2007-06-15 2009-08-18 Advanced Semiconductor Engineering, Inc. EMI shielded semiconductor package
JP5179787B2 (ja) 2007-06-22 2013-04-10 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
US7944034B2 (en) 2007-06-22 2011-05-17 Texas Instruments Incorporated Array molded package-on-package having redistribution lines
US7868445B2 (en) 2007-06-25 2011-01-11 Epic Technologies, Inc. Integrated structures and methods of fabrication thereof with fan-out metallization on a chips-first chip layer
US7911805B2 (en) 2007-06-29 2011-03-22 Tessera, Inc. Multilayer wiring element having pin interface
SG148901A1 (en) 2007-07-09 2009-01-29 Micron Technology Inc Packaged semiconductor assemblies and methods for manufacturing such assemblies
KR20090007120A (ko) 2007-07-13 2009-01-16 삼성전자주식회사 봉지부를 통하여 재배선을 달성하는 웨이퍼 레벨 적층형패키지 및 그 제조방법
US7781877B2 (en) 2007-08-07 2010-08-24 Micron Technology, Inc. Packaged integrated circuit devices with through-body conductive vias, and methods of making same
JP2009044110A (ja) 2007-08-13 2009-02-26 Elpida Memory Inc 半導体装置及びその製造方法
SG150396A1 (en) 2007-08-16 2009-03-30 Micron Technology Inc Microelectronic die packages with leadframes, including leadframe-based interposer for stacked die packages, and associated systems and methods
KR101329355B1 (ko) 2007-08-31 2013-11-20 삼성전자주식회사 적층형 반도체 패키지, 그 형성방법 및 이를 구비하는전자장치
KR101365621B1 (ko) 2007-09-04 2014-02-24 서울반도체 주식회사 열 방출 슬러그들을 갖는 발광 다이오드 패키지
JP2009064966A (ja) 2007-09-06 2009-03-26 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法ならびに半導体装置
US7808439B2 (en) 2007-09-07 2010-10-05 University Of Tennessee Reserch Foundation Substrate integrated waveguide antenna array
US9330945B2 (en) 2007-09-18 2016-05-03 Stats Chippac Ltd. Integrated circuit package system with multi-chip module
US8039960B2 (en) 2007-09-21 2011-10-18 Stats Chippac, Ltd. Solder bump with inner core pillar in semiconductor package
JP5629580B2 (ja) 2007-09-28 2014-11-19 テッセラ，インコーポレイテッド 二重ポスト付きフリップチップ相互接続
KR100902128B1 (ko) 2007-09-28 2009-06-09 삼성전기주식회사 방열 인쇄회로기판 및 반도체 칩 패키지
JP2009088254A (ja) 2007-09-28 2009-04-23 Toshiba Corp 電子部品パッケージ及び電子部品パッケージの製造方法
KR20090033605A (ko) 2007-10-01 2009-04-06 삼성전자주식회사 적층형 반도체 패키지, 그 형성방법 및 이를 구비하는전자장치
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US20090091009A1 (en) 2007-10-03 2009-04-09 Corisis David J Stackable integrated circuit package
US8008183B2 (en) 2007-10-04 2011-08-30 Texas Instruments Incorporated Dual capillary IC wirebonding
US7834464B2 (en) 2007-10-09 2010-11-16 Infineon Technologies Ag Semiconductor chip package, semiconductor chip assembly, and method for fabricating a device
EP2213148A4 (en) 2007-10-10 2011-09-07 Tessera Inc ROBUST MULTILAYER WIRING ELEMENTS AND ASSEMBLIES INCLUDING MICROELECTRONIC ELEMENTS INCLUDED
TWI360207B (en) 2007-10-22 2012-03-11 Advanced Semiconductor Eng Chip package structure and method of manufacturing
TWI389220B (zh) 2007-10-22 2013-03-11 矽品精密工業股份有限公司 半導體封裝件及其製法
FR2923081B1 (fr) 2007-10-26 2009-12-11 3D Plus Procede d'interconnexion verticale de modules electroniques 3d par des vias.
GB0721957D0 (en) 2007-11-08 2007-12-19 Photonstar Led Ltd Ultra high thermal performance packaging for optoelectronics devices
JP2009123863A (ja) 2007-11-14 2009-06-04 Tessera Interconnect Materials Inc バンプ構造形成方法及びバンプ構造
CA2706092C (en) 2007-11-19 2014-08-19 Nexxus Lighting, Inc. Apparatus and methods for thermal management of light emitting diodes
US20090127686A1 (en) 2007-11-21 2009-05-21 Advanced Chip Engineering Technology Inc. Stacking die package structure for semiconductor devices and method of the same
KR100886100B1 (ko) 2007-11-29 2009-02-27 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
JP2009135398A (ja) 2007-11-29 2009-06-18 Ibiden Co Ltd 組合せ基板
US7902644B2 (en) 2007-12-07 2011-03-08 Stats Chippac Ltd. Integrated circuit package system for electromagnetic isolation
US7964956B1 (en) * 2007-12-10 2011-06-21 Oracle America, Inc. Circuit packaging and connectivity
US7696631B2 (en) 2007-12-10 2010-04-13 International Business Machines Corporation Wire bonding personalization and discrete component attachment on wirebond pads
US8390117B2 (en) 2007-12-11 2013-03-05 Panasonic Corporation Semiconductor device and method of manufacturing the same
US7706144B2 (en) 2007-12-17 2010-04-27 Lynch Thomas W Heat dissipation system and related method
JP2009158593A (ja) 2007-12-25 2009-07-16 Tessera Interconnect Materials Inc バンプ構造およびその製造方法
US20090170241A1 (en) 2007-12-26 2009-07-02 Stats Chippac, Ltd. Semiconductor Device and Method of Forming the Device Using Sacrificial Carrier
US20090166873A1 (en) 2007-12-27 2009-07-02 Advanced Chip Engineering Technology Inc. Inter-connecting structure for semiconductor device package and method of the same
JP4989614B2 (ja) 2007-12-28 2012-08-01 サムソン エルイーディー カンパニーリミテッド． 高出力ｌｅｄパッケージの製造方法
WO2009096950A1 (en) 2008-01-30 2009-08-06 Kulicke And Soffa Industries, Inc. Wire loop and method of forming the wire loop
US20090194829A1 (en) 2008-01-31 2009-08-06 Shine Chung MEMS Packaging Including Integrated Circuit Dies
US8120186B2 (en) 2008-02-15 2012-02-21 Qimonda Ag Integrated circuit and method
US8258015B2 (en) 2008-02-22 2012-09-04 Stats Chippac Ltd. Integrated circuit package system with penetrable film adhesive
US7956456B2 (en) 2008-02-27 2011-06-07 Texas Instruments Incorporated Thermal interface material design for enhanced thermal performance and improved package structural integrity
US8018065B2 (en) 2008-02-28 2011-09-13 Atmel Corporation Wafer-level integrated circuit package with top and bottom side electrical connections
KR101501739B1 (ko) 2008-03-21 2015-03-11 삼성전자주식회사 반도체 패키지 제조 방법
US7919871B2 (en) 2008-03-21 2011-04-05 Stats Chippac Ltd. Integrated circuit package system for stackable devices
US8525214B2 (en) 2008-03-25 2013-09-03 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader with thermal via
US8072079B2 (en) 2008-03-27 2011-12-06 Stats Chippac, Ltd. Through hole vias at saw streets including protrusions or recesses for interconnection
CN101978490B (zh) 2008-03-31 2012-10-17 株式会社村田制作所 电子元器件组件及该电子元器件组件的制造方法
JP5043743B2 (ja) 2008-04-18 2012-10-10 ラピスセミコンダクタ株式会社 半導体装置の製造方法
US7741156B2 (en) 2008-05-27 2010-06-22 Stats Chippac, Ltd. Semiconductor device and method of forming through vias with reflowed conductive material
KR20090123680A (ko) 2008-05-28 2009-12-02 주식회사 하이닉스반도체 적층 반도체 패키지
US8093704B2 (en) 2008-06-03 2012-01-10 Intel Corporation Package on package using a bump-less build up layer (BBUL) package
US8021907B2 (en) 2008-06-09 2011-09-20 Stats Chippac, Ltd. Method and apparatus for thermally enhanced semiconductor package
US8680662B2 (en) 2008-06-16 2014-03-25 Tessera, Inc. Wafer level edge stacking
US7932170B1 (en) 2008-06-23 2011-04-26 Amkor Technology, Inc. Flip chip bump structure and fabrication method
DE102008048420A1 (de) 2008-06-27 2010-01-28 Qimonda Ag Chip-Anordnung und Verfahren zum Herstellen einer Chip-Anordnung
US7969009B2 (en) 2008-06-30 2011-06-28 Qualcomm Incorporated Through silicon via bridge interconnect
TWI473553B (zh) 2008-07-03 2015-02-11 Advanced Semiconductor Eng 晶片封裝結構
US7859033B2 (en) 2008-07-09 2010-12-28 Eastman Kodak Company Wafer level processing for backside illuminated sensors
JP5339800B2 (ja) 2008-07-10 2013-11-13 三菱電機株式会社 半導体装置の製造方法
TWI372453B (en) 2008-09-01 2012-09-11 Advanced Semiconductor Eng Copper bonding wire, wire bonding structure and method for processing and bonding a wire
SG177945A1 (en) 2008-07-18 2012-02-28 United Test & Assembly Ct Lt Packaging structural member
CN102105981B (zh) 2008-07-31 2013-11-13 斯盖沃克斯解决方案公司 集成的干扰屏蔽体的半导体封装体及其制造方法
US8923004B2 (en) 2008-07-31 2014-12-30 Micron Technology, Inc. Microelectronic packages with small footprints and associated methods of manufacturing
US8004093B2 (en) 2008-08-01 2011-08-23 Stats Chippac Ltd. Integrated circuit package stacking system
US7800810B2 (en) 2008-08-06 2010-09-21 Spatial Photonics, Inc. Packaging and testing of multiple MEMS devices on a wafer
TW201007924A (en) 2008-08-07 2010-02-16 Advanced Semiconductor Eng Chip package structure
US20100044860A1 (en) 2008-08-21 2010-02-25 Tessera Interconnect Materials, Inc. Microelectronic substrate or element having conductive pads and metal posts joined thereto using bond layer
KR100997793B1 (ko) 2008-09-01 2010-12-02 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법
KR20100033012A (ko) 2008-09-19 2010-03-29 주식회사 하이닉스반도체 반도체 패키지 및 이를 갖는 적층 반도체 패키지
US7842541B1 (en) 2008-09-24 2010-11-30 Amkor Technology, Inc. Ultra thin package and fabrication method
US8237257B2 (en) 2008-09-25 2012-08-07 King Dragon International Inc. Substrate structure with die embedded inside and dual build-up layers over both side surfaces and method of the same
US8063475B2 (en) 2008-09-26 2011-11-22 Stats Chippac Ltd. Semiconductor package system with through silicon via interposer
US8569892B2 (en) 2008-10-10 2013-10-29 Nec Corporation Semiconductor device and manufacturing method thereof
JP5185062B2 (ja) 2008-10-21 2013-04-17 パナソニック株式会社 積層型半導体装置及び電子機器
MY149251A (en) 2008-10-23 2013-07-31 Carsem M Sdn Bhd Wafer-level package using stud bump coated with solder
KR101461630B1 (ko) 2008-11-06 2014-11-20 삼성전자주식회사 실장 높이는 축소되나, 솔더 접합 신뢰도는 개선되는 웨이퍼 레벨 칩 온 칩 패키지와, 패키지 온 패키지 및 그 제조방법
TW201023308A (en) 2008-12-01 2010-06-16 Advanced Semiconductor Eng Package-on-package device, semiconductor package and method for manufacturing the same
KR101011863B1 (ko) 2008-12-02 2011-01-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
KR101015651B1 (ko) 2008-12-05 2011-02-22 삼성전기주식회사 칩 내장 인쇄회로기판 및 그 제조방법
JP2010135671A (ja) 2008-12-08 2010-06-17 Panasonic Corp 半導体装置及びその製造方法
US7642128B1 (en) 2008-12-12 2010-01-05 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
US7898083B2 (en) 2008-12-17 2011-03-01 Texas Instruments Incorporated Method for low stress flip-chip assembly of fine-pitch semiconductor devices
TWI499024B (zh) 2009-01-07 2015-09-01 Advanced Semiconductor Eng 堆疊式多封裝構造裝置、半導體封裝構造及其製造方法
US8012797B2 (en) 2009-01-07 2011-09-06 Advanced Semiconductor Engineering, Inc. Method for forming stackable semiconductor device packages including openings with conductive bumps of specified geometries
JP2010199528A (ja) 2009-01-27 2010-09-09 Tatsuta System Electronics Kk ボンディングワイヤ
JP2010177597A (ja) 2009-01-30 2010-08-12 Sanyo Electric Co Ltd 半導体モジュールおよび携帯機器
US20100200981A1 (en) 2009-02-09 2010-08-12 Advanced Semiconductor Engineering, Inc. Semiconductor package and method of manufacturing the same
US9142586B2 (en) 2009-02-24 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Pad design for backside illuminated image sensor
WO2010101163A1 (ja) 2009-03-04 2010-09-10 日本電気株式会社 機能素子内蔵基板及びそれを用いた電子デバイス
JP2010206007A (ja) 2009-03-04 2010-09-16 Nec Corp 半導体装置及びその製造方法
US8115283B1 (en) 2009-07-14 2012-02-14 Amkor Technology, Inc. Reversible top/bottom MEMS package
US8106498B2 (en) 2009-03-05 2012-01-31 Stats Chippac Ltd. Integrated circuit packaging system with a dual board-on-chip structure and method of manufacture thereof
DE102009001461A1 (de) 2009-03-11 2010-09-16 Robert Bosch Gmbh Verfahren zur Herstellung einer elektronischen Baugruppe
US8258010B2 (en) 2009-03-17 2012-09-04 Stats Chippac, Ltd. Making a semiconductor device having conductive through organic vias
US20100244276A1 (en) 2009-03-25 2010-09-30 Lsi Corporation Three-dimensional electronics package
US20110068478A1 (en) 2009-03-26 2011-03-24 Reza Argenty Pagaila Integrated circuit packaging system with package stacking and method of manufacture thereof
US8194411B2 (en) 2009-03-31 2012-06-05 Hong Kong Applied Science and Technology Research Institute Co. Ltd Electronic package with stacked modules with channels passing through metal layers of the modules
US8053814B2 (en) 2009-04-08 2011-11-08 International Business Machines Corporation On-chip embedded thermal antenna for chip cooling
US8039316B2 (en) 2009-04-14 2011-10-18 Stats Chippac Ltd. Integrated circuit packaging system with stacked integrated circuit and heat spreader with openings and method of manufacture thereof
JP2010251483A (ja) 2009-04-14 2010-11-04 Renesas Electronics Corp 半導体装置およびその製造方法
US20100289142A1 (en) 2009-05-15 2010-11-18 Il Kwon Shim Integrated circuit packaging system with coin bonded interconnects and method of manufacture thereof
US8020290B2 (en) 2009-06-14 2011-09-20 Jayna Sheats Processes for IC fabrication
TWI379367B (en) 2009-06-15 2012-12-11 Kun Yuan Technology Co Ltd Chip packaging method and structure thereof
US20120153444A1 (en) 2009-06-18 2012-06-21 Rohm Co., Ltd Semiconductor device
US20100327419A1 (en) 2009-06-26 2010-12-30 Sriram Muthukumar Stacked-chip packages in package-on-package apparatus, methods of assembling same, and systems containing same
JP5214554B2 (ja) 2009-07-30 2013-06-19 ラピスセミコンダクタ株式会社 半導体チップ内蔵パッケージ及びその製造方法、並びに、パッケージ・オン・パッケージ型半導体装置及びその製造方法
US8183678B2 (en) 2009-08-04 2012-05-22 Amkor Technology Korea, Inc. Semiconductor device having an interposer
US20110209908A1 (en) 2009-08-06 2011-09-01 Advanced Chip Engineering Technology Inc. Conductor package structure and method of the same
KR101124102B1 (ko) 2009-08-24 2012-03-21 삼성전기주식회사 발광 소자 패키지용 기판 및 이를 포함하는 발광 소자 패키지
EP2290686A3 (en) 2009-08-28 2011-04-20 STMicroelectronics S.r.l. Method to perform electrical testing and assembly of electronic devices
US7923304B2 (en) * 2009-09-10 2011-04-12 Stats Chippac Ltd. Integrated circuit packaging system with conductive pillars and method of manufacture thereof
US8264091B2 (en) 2009-09-21 2012-09-11 Stats Chippac Ltd. Integrated circuit packaging system with encapsulated via and method of manufacture thereof
US8008121B2 (en) 2009-11-04 2011-08-30 Stats Chippac, Ltd. Semiconductor package and method of mounting semiconductor die to opposite sides of TSV substrate
US8390108B2 (en) 2009-12-16 2013-03-05 Stats Chippac Ltd. Integrated circuit packaging system with stacking interconnect and method of manufacture thereof
US8169065B2 (en) 2009-12-22 2012-05-01 Epic Technologies, Inc. Stackable circuit structures and methods of fabrication thereof
TW201123387A (en) 2009-12-25 2011-07-01 xiang-hua Wang Thermal-electric separated metal PCB with a chip carrier.
TWI392066B (zh) 2009-12-28 2013-04-01 矽品精密工業股份有限公司 封裝結構及其製法
TWI395312B (zh) 2010-01-20 2013-05-01 矽品精密工業股份有限公司 具微機電元件之封裝結構及其製法
JP5550369B2 (ja) 2010-02-03 2014-07-16 新日鉄住金マテリアルズ株式会社 半導体用銅ボンディングワイヤとその接合構造
JP2011166051A (ja) * 2010-02-15 2011-08-25 Panasonic Corp 半導体装置及び半導体装置の製造方法
US7990711B1 (en) 2010-02-24 2011-08-02 International Business Machines Corporation Double-face heat removal of vertically integrated chip-stacks utilizing combined symmetric silicon carrier fluid cavity and micro-channel cold plate
US9496152B2 (en) 2010-03-12 2016-11-15 STATS ChipPAC Pte. Ltd. Carrier system with multi-tier conductive posts and method of manufacture thereof
US7928552B1 (en) 2010-03-12 2011-04-19 Stats Chippac Ltd. Integrated circuit packaging system with multi-tier conductive interconnects and method of manufacture thereof
KR101667656B1 (ko) 2010-03-24 2016-10-20 삼성전자주식회사 패키지-온-패키지 형성방법
US8624374B2 (en) 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
US8278746B2 (en) 2010-04-02 2012-10-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages including connecting elements
US8564141B2 (en) 2010-05-06 2013-10-22 SK Hynix Inc. Chip unit and stack package having the same
US8558392B2 (en) 2010-05-14 2013-10-15 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure and mounting semiconductor die in recessed encapsulant
US8288854B2 (en) 2010-05-19 2012-10-16 Advanced Semiconductor Engineering, Inc. Semiconductor package and method for making the same
US8217502B2 (en) 2010-06-08 2012-07-10 Stats Chippac Ltd. Integrated circuit packaging system with multipart conductive pillars and method of manufacture thereof
US20120001336A1 (en) 2010-07-02 2012-01-05 Texas Instruments Incorporated Corrosion-resistant copper-to-aluminum bonds
US8330272B2 (en) 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
KR20120007839A (ko) 2010-07-15 2012-01-25 삼성전자주식회사 적층형 반도체 패키지의 제조방법
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
JP5713598B2 (ja) 2010-07-20 2015-05-07 新光電気工業株式会社 ソケット及びその製造方法
US8847376B2 (en) 2010-07-23 2014-09-30 Tessera, Inc. Microelectronic elements with post-assembly planarization
US8796135B2 (en) 2010-07-23 2014-08-05 Tessera, Inc. Microelectronic elements with rear contacts connected with via first or via middle structures
US8791575B2 (en) 2010-07-23 2014-07-29 Tessera, Inc. Microelectronic elements having metallic pads overlying vias
KR101683814B1 (ko) 2010-07-26 2016-12-08 삼성전자주식회사 관통 전극을 구비하는 반도체 장치
US8580607B2 (en) 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
US8304900B2 (en) 2010-08-11 2012-11-06 Stats Chippac Ltd. Integrated circuit packaging system with stacked lead and method of manufacture thereof
US8076184B1 (en) 2010-08-16 2011-12-13 Stats Chippac, Ltd. Semiconductor device and method of forming wafer-level multi-row etched leadframe with base leads and embedded semiconductor die
US8518746B2 (en) 2010-09-02 2013-08-27 Stats Chippac, Ltd. Semiconductor device and method of forming TSV semiconductor wafer with embedded semiconductor die
US8354297B2 (en) 2010-09-03 2013-01-15 Stats Chippac, Ltd. Semiconductor device and method of forming different height conductive pillars to electrically interconnect stacked laterally offset semiconductor die
US8080445B1 (en) 2010-09-07 2011-12-20 Stats Chippac, Ltd. Semiconductor device and method of forming WLP with semiconductor die embedded within penetrable encapsulant between TSV interposers
US20120063090A1 (en) 2010-09-09 2012-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Cooling mechanism for stacked die package and method of manufacturing the same
US8409922B2 (en) 2010-09-14 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of forming leadframe interposer over semiconductor die and TSV substrate for vertical electrical interconnect
US8349735B2 (en) 2010-09-22 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming conductive TSV with insulating annular ring
US8415704B2 (en) 2010-09-22 2013-04-09 Ut-Battelle, Llc Close-packed array of light emitting devices
US9224647B2 (en) 2010-09-24 2015-12-29 Stats Chippac, Ltd. Semiconductor device and method of forming TSV interposer with semiconductor die and build-up interconnect structure on opposing surfaces of the interposer
JP5616739B2 (ja) 2010-10-01 2014-10-29 新日鉄住金マテリアルズ株式会社 複層銅ボンディングワイヤの接合構造
US20120080787A1 (en) 2010-10-05 2012-04-05 Qualcomm Incorporated Electronic Package and Method of Making an Electronic Package
JP2012104790A (ja) 2010-10-12 2012-05-31 Elpida Memory Inc 半導体装置
CN102024782B (zh) 2010-10-12 2012-07-25 北京大学 三维垂直互联结构及其制作方法
US8618646B2 (en) 2010-10-12 2013-12-31 Headway Technologies, Inc. Layered chip package and method of manufacturing same
JP5591653B2 (ja) 2010-10-27 2014-09-17 東和精工株式会社 ラベル剥離機
US8263435B2 (en) 2010-10-28 2012-09-11 Stats Chippac, Ltd. Semiconductor device and method of stacking semiconductor die in mold laser package interconnected by bumps and conductive vias
US8697492B2 (en) 2010-11-02 2014-04-15 Tessera, Inc. No flow underfill
US8525318B1 (en) 2010-11-10 2013-09-03 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
WO2012067177A1 (ja) 2010-11-17 2012-05-24 株式会社フジクラ 配線板及びその製造方法
KR20120056052A (ko) 2010-11-24 2012-06-01 삼성전자주식회사 반도체 패키지
US8502387B2 (en) 2010-12-09 2013-08-06 Stats Chippac Ltd. Integrated circuit packaging system with vertical interconnection and method of manufacture thereof
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
US8772817B2 (en) 2010-12-22 2014-07-08 Cree, Inc. Electronic device submounts including substrates with thermally conductive vias
US8736065B2 (en) 2010-12-22 2014-05-27 Intel Corporation Multi-chip package having a substrate with a plurality of vertically embedded die and a process of forming the same
KR101215271B1 (ko) 2010-12-29 2012-12-26 앰코 테크놀로지 코리아 주식회사 반도체 패키지 구조물 및 반도체 패키지 구조물의 제조 방법
US20120184116A1 (en) 2011-01-18 2012-07-19 Tyco Electronics Corporation Interposer
US8766436B2 (en) 2011-03-01 2014-07-01 Lsi Corporation Moisture barrier for a wire bond
US8508045B2 (en) 2011-03-03 2013-08-13 Broadcom Corporation Package 3D interconnection and method of making same
US8841765B2 (en) 2011-04-22 2014-09-23 Tessera, Inc. Multi-chip module with stacked face-down connected dies
US9508622B2 (en) 2011-04-28 2016-11-29 Freescale Semiconductor, Inc. Method for protecting copper wire bonds on aluminum pads of a semiconductor device from corrosion
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US8476115B2 (en) 2011-05-03 2013-07-02 Stats Chippac, Ltd. Semiconductor device and method of mounting cover to semiconductor die and interposer with adhesive material
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8633059B2 (en) 2011-05-11 2014-01-21 Stats Chippac Ltd. Integrated circuit packaging system with interconnect and method of manufacture thereof
US8669646B2 (en) 2011-05-31 2014-03-11 Broadcom Corporation Apparatus and method for grounding an IC package lid for EMI reduction
US9128123B2 (en) 2011-06-03 2015-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Interposer test structures and methods
US9117811B2 (en) 2011-06-13 2015-08-25 Tessera, Inc. Flip chip assembly and process with sintering material on metal bumps
US9006031B2 (en) 2011-06-23 2015-04-14 Stats Chippac, Ltd. Semiconductor device and method of forming EWLB package with standoff conductive layer over encapsulant bumps
KR20130007049A (ko) 2011-06-28 2013-01-18 삼성전자주식회사 쓰루 실리콘 비아를 이용한 패키지 온 패키지
US9449941B2 (en) 2011-07-07 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Connecting function chips to a package to form package-on-package
US8476770B2 (en) 2011-07-07 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and methods for forming through vias
US8816505B2 (en) 2011-07-29 2014-08-26 Tessera, Inc. Low stress vias
US8487421B2 (en) 2011-08-01 2013-07-16 Tessera, Inc. Microelectronic package with stacked microelectronic elements and method for manufacture thereof
US8937309B2 (en) 2011-08-08 2015-01-20 Micron Technology, Inc. Semiconductor die assemblies, semiconductor devices including same, and methods of fabrication
US20130037929A1 (en) 2011-08-09 2013-02-14 Kay S. Essig Stackable wafer level packages and related methods
US20130040423A1 (en) 2011-08-10 2013-02-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method of Multi-Chip Wafer Level Packaging
US8988895B2 (en) 2011-08-23 2015-03-24 Tessera, Inc. Interconnection elements with encased interconnects
KR101800440B1 (ko) 2011-08-31 2017-11-23 삼성전자주식회사 다수의 반도체 칩들을 가진 반도체 패키지 및 그 형성 방법
US20130049218A1 (en) 2011-08-31 2013-02-28 Zhiwei Gong Semiconductor device packaging having pre-encapsulation through via formation
US8816404B2 (en) 2011-09-16 2014-08-26 Stats Chippac, Ltd. Semiconductor device and method of forming stacked semiconductor die and conductive interconnect structure through an encapsulant
US9177832B2 (en) 2011-09-16 2015-11-03 Stats Chippac, Ltd. Semiconductor device and method of forming a reconfigured stackable wafer level package with vertical interconnect
KR101900423B1 (ko) 2011-09-19 2018-09-21 삼성전자주식회사 반도체 메모리 장치
JP5947904B2 (ja) 2011-10-03 2016-07-06 インヴェンサス・コーポレイション 直交するウインドウを有するマルチダイ・ワイヤボンド・アセンブリのためのスタブ最小化
KR101906408B1 (ko) 2011-10-04 2018-10-11 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US20130087915A1 (en) 2011-10-10 2013-04-11 Conexant Systems, Inc. Copper Stud Bump Wafer Level Package
US9105483B2 (en) 2011-10-17 2015-08-11 Invensas Corporation Package-on-package assembly with wire bond vias
US9105552B2 (en) 2011-10-31 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package devices and methods of packaging semiconductor dies
KR101297015B1 (ko) 2011-11-03 2013-08-14 주식회사 네패스 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법, 이에 의한 반도체 패키지 및 패키지 온 패키지
US9196588B2 (en) 2011-11-04 2015-11-24 Invensas Corporation EMI shield
US8916781B2 (en) 2011-11-15 2014-12-23 Invensas Corporation Cavities containing multi-wiring structures and devices
US8552556B1 (en) 2011-11-22 2013-10-08 Amkor Technology, Inc. Wafer level fan out package
US8912651B2 (en) 2011-11-30 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package (PoP) structure including stud bulbs and method
TWI464031B (zh) 2011-12-14 2014-12-11 Univ Yuan Ze 抑制柯肯達爾孔洞形成於銲料與銅銲墊之間的方法
KR101924388B1 (ko) 2011-12-30 2018-12-04 삼성전자주식회사 재배선 구조를 갖는 반도체 패키지
US8680684B2 (en) 2012-01-09 2014-03-25 Invensas Corporation Stackable microelectronic package structures
US9258922B2 (en) 2012-01-18 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. PoP structures including through-assembly via modules
US8686570B2 (en) 2012-01-20 2014-04-01 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-dimensional integrated circuit structures and methods of forming the same
KR20130090143A (ko) 2012-02-03 2013-08-13 삼성전자주식회사 패키지-온-패키지 타입의 반도체 패키지 및 그 제조방법
US8742576B2 (en) 2012-02-15 2014-06-03 Oracle International Corporation Maintaining alignment in a multi-chip module using a compressible structure
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
DE102012203293B4 (de) 2012-03-02 2021-12-02 Robert Bosch Gmbh Halbleitermodul mit integriertem Wellenleiter für Radarsignale
US20130234317A1 (en) 2012-03-09 2013-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging Methods and Packaged Semiconductor Devices
US9082763B2 (en) 2012-03-15 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Joint structure for substrates and methods of forming
US9842798B2 (en) 2012-03-23 2017-12-12 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a PoP device with embedded vertical interconnect units
KR20130111780A (ko) 2012-04-02 2013-10-11 삼성전자주식회사 Ｅｍｉ 차폐부를 갖는 반도체 장치
US9405064B2 (en) 2012-04-04 2016-08-02 Texas Instruments Incorporated Microstrip line of different widths, ground planes of different distances
US8922005B2 (en) 2012-04-11 2014-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package on package devices with reversed stud bump through via interconnections
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US8978247B2 (en) 2012-05-22 2015-03-17 Invensas Corporation TSV fabrication using a removable handling structure
US9171790B2 (en) 2012-05-30 2015-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package devices and methods of packaging semiconductor dies
US8948712B2 (en) 2012-05-31 2015-02-03 Skyworks Solutions, Inc. Via density and placement in radio frequency shielding applications
US20130323409A1 (en) 2012-05-31 2013-12-05 Skyworks Solutions, Inc. Systems and methods for controlling electromagnetic interference for integrated circuit modules
US8981559B2 (en) 2012-06-25 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package devices and methods of packaging semiconductor dies
US8742597B2 (en) 2012-06-29 2014-06-03 Intel Corporation Package substrates with multiple dice
US8653626B2 (en) 2012-07-18 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures including a capacitor and methods of forming the same
US10115671B2 (en) 2012-08-03 2018-10-30 Snaptrack, Inc. Incorporation of passives and fine pitch through via for package on package
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US8642393B1 (en) 2012-08-08 2014-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package devices and methods of forming same
US8828860B2 (en) 2012-08-30 2014-09-09 International Business Machines Corporation Double solder bumps on substrates for low temperature flip chip bonding
US9443797B2 (en) 2012-09-14 2016-09-13 STATS ChipPAC Pte. Ltd. Semiconductor device having wire studs as vertical interconnect in FO-WLP
US8963339B2 (en) 2012-10-08 2015-02-24 Qualcomm Incorporated Stacked multi-chip integrated circuit package
US8975726B2 (en) 2012-10-11 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. POP structures and methods of forming the same
KR101419597B1 (ko) 2012-11-06 2014-07-14 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9418971B2 (en) 2012-11-08 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package structure including a thermal isolation material and method of forming the same
US9412661B2 (en) 2012-11-21 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming package-on-package structure
US9401338B2 (en) 2012-11-29 2016-07-26 Freescale Semiconductor, Inc. Electronic devices with embedded die interconnect structures, and methods of manufacture thereof
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US20140175657A1 (en) 2012-12-21 2014-06-26 Mihir A. Oka Methods to improve laser mark contrast on die backside film in embedded die packages
US8729714B1 (en) 2012-12-31 2014-05-20 Intel Mobile Communications GmbH Flip-chip wafer level package and methods thereof
US9378982B2 (en) 2013-01-31 2016-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Die package with openings surrounding end-portions of through package vias (TPVs) and package on package (PoP) using the die package
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
US8940630B2 (en) 2013-02-01 2015-01-27 Invensas Corporation Method of making wire bond vias and microelectronic package having wire bond vias
US8907500B2 (en) 2013-02-04 2014-12-09 Invensas Corporation Multi-die wirebond packages with elongated windows
US20140225248A1 (en) 2013-02-13 2014-08-14 Qualcomm Incorporated Power distribution and thermal solution for direct stacked integrated circuits
US9209081B2 (en) 2013-02-21 2015-12-08 Freescale Semiconductor, Inc. Semiconductor grid array package
US20140239479A1 (en) 2013-02-26 2014-08-28 Paul R Start Microelectronic package including an encapsulated heat spreader
US20140239490A1 (en) 2013-02-26 2014-08-28 Unimicron Technology Corporation Packaging substrate and fabrication method thereof
US9461025B2 (en) 2013-03-12 2016-10-04 Taiwan Semiconductor Manfacturing Company, Ltd. Electric magnetic shielding structure in packages
US9299670B2 (en) 2013-03-14 2016-03-29 Freescale Semiconductor, Inc. Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof
US9788466B2 (en) 2013-04-16 2017-10-10 Skyworks Solutions, Inc. Apparatus and methods related to ground paths implemented with surface mount devices
KR20140126598A (ko) 2013-04-23 2014-10-31 삼성전자주식회사 반도체 패키지 및 그 제조 방법
CN104603945B (zh) 2013-06-28 2018-04-24 英特尔Ip公司 专用集成电路(asic)上的微机电系统(mems)
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
KR102161173B1 (ko) 2013-08-29 2020-09-29 삼성전자주식회사 패키지 온 패키지 장치 및 이의 제조 방법
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9012263B1 (en) 2013-10-31 2015-04-21 Freescale Semiconductor, Inc. Method for treating a bond pad of a package substrate
US9379078B2 (en) 2013-11-07 2016-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. 3D die stacking structure with fine pitches
KR101631934B1 (ko) 2013-11-13 2016-06-21 앰코 테크놀로지 코리아 주식회사 반도체 패키지 구조물 및 그 제작 방법
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9653442B2 (en) 2014-01-17 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and methods of forming same
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
KR20150091932A (ko) 2014-02-04 2015-08-12 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
US9224709B2 (en) 2014-02-13 2015-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device including an embedded surface mount device and method of forming the same
US9362161B2 (en) 2014-03-20 2016-06-07 Stats Chippac, Ltd. Semiconductor device and method of forming 3D dual side die embedded build-up semiconductor package
US9318452B2 (en) 2014-03-21 2016-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming the same
US9437459B2 (en) 2014-05-01 2016-09-06 Freescale Semiconductor, Inc. Aluminum clad copper structure of an electronic component package and a method of making an electronic component package with an aluminum clad copper structure
US20150340305A1 (en) 2014-05-20 2015-11-26 Freescale Semiconductor, Inc. Stacked die package with redistribution layer
US10325876B2 (en) 2014-06-25 2019-06-18 Nxp Usa, Inc. Surface finish for wirebonding
WO2016009974A1 (ja) 2014-07-15 2016-01-21 富士フイルム株式会社 検知システムおよび検知方法
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
KR101640341B1 (ko) 2015-02-04 2016-07-15 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US9653428B1 (en) 2015-04-14 2017-05-16 Amkor Technology, Inc. Semiconductor package and fabricating method thereof
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180054832A (ko) * 2015-10-12 2018-05-24 인벤사스 코포레이션 매립형 와이어 본드 와이어

Also Published As

Publication number Publication date
EP3416190B1 (en) 2019-12-04
US20130095610A1 (en) 2013-04-18
US20210035948A1 (en) 2021-02-04
WO2013059181A1 (en) 2013-04-25
JP2014530511A (ja) 2014-11-17
US20150255424A1 (en) 2015-09-10
US20130328219A1 (en) 2013-12-12
US20220165703A1 (en) 2022-05-26
TWI599016B (zh) 2017-09-11
US9041227B2 (en) 2015-05-26
US20130093088A1 (en) 2013-04-18
US20130093087A1 (en) 2013-04-18
CN104011858A (zh) 2014-08-27
US9252122B2 (en) 2016-02-02
TW201336038A (zh) 2013-09-01
US9761558B2 (en) 2017-09-12
CN104011858B (zh) 2017-10-10
US9105483B2 (en) 2015-08-11
US20130200533A1 (en) 2013-08-08
US10756049B2 (en) 2020-08-25
KR101904410B1 (ko) 2018-10-05
US20180026007A1 (en) 2018-01-25
US8836136B2 (en) 2014-09-16
US8404520B1 (en) 2013-03-26
US11189595B2 (en) 2021-11-30
US20240055393A1 (en) 2024-02-15
EP3416190A1 (en) 2018-12-19
US11735563B2 (en) 2023-08-22
EP2769411A1 (en) 2014-08-27

Similar Documents

Publication Publication Date Title
KR101904410B1 (ko) 와이어 본드 비아를 갖는 패키지-온-패키지 어셈블리
US9601454B2 (en) Method of forming a component having wire bonds and a stiffening layer
US9691679B2 (en) Method for package-on-package assembly with wire bonds to encapsulation surface
US8940630B2 (en) Method of making wire bond vias and microelectronic package having wire bond vias
US9349706B2 (en) Method for package-on-package assembly with wire bonds to encapsulation surface
WO2012151002A1 (en) Package-on-package assembly with wire bonds to encapsulation surface
KR101994954B1 (ko) 와이어 본드 비아들을 지니는 마이크로전자 패키지, 및 마이크로전자 패키지용 층을 제조 및 보강하는 방법

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right