KR101994954B1 - 와이어 본드 비아들을 지니는 마이크로전자 패키지, 및 마이크로전자 패키지용 층을 제조 및 보강하는 방법 - Google Patents

와이어 본드 비아들을 지니는 마이크로전자 패키지, 및 마이크로전자 패키지용 층을 제조 및 보강하는 방법 Download PDF

Info

Publication number
KR101994954B1
KR101994954B1 KR1020157023814A KR20157023814A KR101994954B1 KR 101994954 B1 KR101994954 B1 KR 101994954B1 KR 1020157023814 A KR1020157023814 A KR 1020157023814A KR 20157023814 A KR20157023814 A KR 20157023814A KR 101994954 B1 KR101994954 B1 KR 101994954B1
Authority
KR
South Korea
Prior art keywords
wire
delete delete
wire bonds
microelectronic
bond
Prior art date
Application number
KR1020157023814A
Other languages
English (en)
Other versions
KR20150113179A (ko
Inventor
필립 댐베르그
지준 자오
엘리스 차우
로젠 알라토레
Original Assignee
인벤사스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/757,677 external-priority patent/US9136254B2/en
Priority claimed from US13/757,673 external-priority patent/US8940630B2/en
Application filed by 인벤사스 코포레이션 filed Critical 인벤사스 코포레이션
Publication of KR20150113179A publication Critical patent/KR20150113179A/ko
Application granted granted Critical
Publication of KR101994954B1 publication Critical patent/KR101994954B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45655—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45664—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1052—Wire or wire-like electrical connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본원에는 마이크로전자 구성요소들 및 그러한 마이크로전자 구성요소들을 형성하는 방법이 개시되어 있다. 상기 마이크로전자 구성요소들은 기판(12)의 표면에 있는 도전성 요소들의 표면들과 같은, 기판(12)의 본딩 표면(30)으로부터 연장되어 있는 와이어 본드들(32)의 형태로 복수 개의 도전성 비아들을 포함할 수 있다.

Description

와이어 본드 비아들을 지니는 마이크로전자 패키지, 및 마이크로전자 패키지용 층을 제조 및 보강하는 방법{Microelectronic package having wire bond vias, method of making and stiffening layer for same}
관련 출원들의 전후 참조
본원은 2013년 2월 1일자 출원된 미국 출원 제13/757,673호의 계속 출원이며, 2013년 2월 1일자 출원된 미국 출원 제13/757,677호의 계속 출원이며 이러한 미국 출원들의 개시내용들이 이로써 본원 명세서에 참조 병합된다.
기술분야
본원의 주제는 마이크로전자 요소 및 관련 회로의 패키징, 예를 들면 기판의 표면에 도전성 요소들의 표면들과 같은, 기판의 본딩 표면들로부터 확장되어 있는 와이어 본드들의 형태로 복수 개의 도전성 비아들을 지니는 구조, 예컨대 마이크로전자 패키지를 제조하는 방법에 관한 것이다.
반도체 칩들과 같은 마이크로전자 기기들은 다른 전자 구성요소들에 대한 여러 입력 및 출력 접속들을 필요로 하는 것이 전형적이다. 반도체 칩들 또는 다른 필적할 만한 기기의 입력 및 출력 접점들은 상기 기기의 표면을 실질적으로 덮는 그리드와 같은 패턴들(통상적으로는 "부위 어레이(area array)"로서 언급됨)로나 또는 상기 기기의 정면 표면의 각각의 에지와 나란하고 상기 기기의 정면 표면의 각각의 에지에 인접하게, 또는 상기 정면 표면의 중심에 확장될 수 있는 긴 행들로 배치되어 있는 것이 일반적이다. 전형적으로는, 칩들과 같은 기기들은 인쇄 회로 보드와 같은 기판상에 물리적으로 탑재될 수 있으며, 상기 기기의 접점들은 상기 회로 보드의 도전성 특징들에 전기적으로 접속되어야 한다.
반도체 칩들은 제조시 및 회로 보드 또는 다른 회로 패널과 같은 외부 기판상의 칩의 탑재시 상기 칩의 취급을 용이하게 하는 패키지로 제공되는 것이 일반적이다. 예를 들면, 여러 반도체 칩이 표면 탑재에 적합한 패키지들로 제공된다. 이러한 일반적인 타입의 다수의 패키지는 다양한 애플리케이션들에 대해 제안되어 있다. 가장 일반적으로는, 그러한 패키지들이 유전체 상에 도금되거나 에칭된 금속 구조들로서 형성된 단자들을 지니는 "칩 캐리어(chip carrier)"로서 일반적으로 언급되는 유전체 요소를 포함한다. 이러한 단자들은 상기 칩의 단자들 및 상기 단자들 또는 트레이스들 간에 확장되어 있는 미세한 리드들 또는 와이어들과 같은 특징들에 의해 상기 칩 자체의 접점들에 접속되는 것이 전형적이다. 표면 탑재 동작에서는, 상기 패키지가 회로 보드 상에 배치되고 그럼으로써 상기 패키지 상의 각각의 단자가 상기 회로 보드 상의 대응하는 접점과 정렬되게 된다. 땜납 또는 다른 본딩 재료는 상기 단자들 및 상기 접점 패드들 사이에 제공된다. 상기 패키지는 상기 땜납을 용융 또는 "리플로우(reflow)" 처리하거나 이와는 달리 상기 본딩 재료를 활성화하도록 상기 어셈블리를 가열함으로써 제 위치에 영구적으로 본딩될 수 있다.
많은 패키지는 상기 패키지의 단자들에 부착되어 있는, 직경이 대략 0.1 ㎜ 및 대략 0.8 ㎜(5 및 30 mil)인 것이 전형적인, 땜납 볼들의 형태를 이루고 있는 땜납 매스(solder mass)들을 포함한다. 하부 표면으로부터 돌출해 있는 땜납 볼들의 어레이를 지니는 패키지가 볼 그리드 어레이(ball grid array) 또는 "BGA" 패키지로서 언급되는 것이 일반적이다. 랜드 그리드 어레이(land grid array) 또는 "LGA" 패키지들로서 언급되는 다른 패키지들은 땜납으로부터 형성된 얇은 층들 또는 랜드들에 의해 상기 기판에 고정되어 있다. 이러한 타입의 패키지들은 매우 콤팩트할 수 있다. "칩 스케일 패키지(chip scale package)들"로서 언급되는 것이 일반적인 몇몇 패키지들은 상기 패키지에 통합된 기기의 부위와 동일하거나, 상기 패키지에 통합된 기기의 부위보다 단지 약간 큰 회로 보드의 부위를 점유한다. 이는 어셈블리의 전체 크기를 감소시키고 상기 기판상의 여러 기기 간의 짧은 상호접속들의 사용을 허용하며, 상기 기판상의 여러 기기 간의 짧은 상호접속들의 사용이 다시금 기기들 간의 신호 전파 시간을 한정함으로써 고속으로 어셈블리의 동작을 용이하게 한다는 점에서 유리하다.
패키지 반도체 칩들은 종종 "적층된(stacked)"구조들에서 종종 제공되는데, 이 경우에는 한 패키지가 예를 들면 회로 보드 상에 제공되고, 다른 한 패키지는 상기 제1 패키지의 상부 상에 탑재되어 있다. 이러한 구조들은 다수의 다른 칩이 회로 보드 상의 단일의 풋프린트(footprint) 내에 탑재되는 것을 허용할 수 있으며 패키지들 간의 짧은 상호접속을 제공함으로써 고속 동작을 부가적으로 용이하게 할 수 있다. 종종, 이러한 상호접속 거리는 상기 칩 자체의 두께보다 단지 약간 크다. 칩 패키지들의 적층 내에서 이루어지게 될 상호접속에 대해, (최상의 패키지를 제외하고는) 각각의 패키지의 양 측면 상에서의 기계적 및 전기적 접속을 위한 구조들을 제공하는데 필요하다. 이는 예를 들면 상기 칩이 탑재되는 상기 기판상의 양 측면 상에 접촉 패드들 또는 랜드들을 제공함으로써 수행되어 왔고, 상기 패드들은 도전성 비아(via)들 따위에 의해 상기 기판을 통해 접속되어 있다. 땜납 볼들 따위는 하부 기판의 상부에 있는 접점들 간의 갭을 다음으로 높은 기판의 하부 상의 접점들에 브리지(bridge)하는데 사용되어 왔다. 상기 땜납 볼들은 상기 접점들을 접촉시키기 위해 상기 칩의 높이보다 높아야 한다. 적층된 칩 구조들 및 상호 접속 구조들의 예들은 미국 공개특허출원 제2010/0232129호("'129 공보")에 제공되어 있고, 상기 '129 공보의 개시내용이 전체적으로 본원 명세서에 참조 병합된다.
기다란 포스트들 또는 핀들의 형태를 이루고 있는 마이크로접점 요소들은 회로 보드들에 마이크로전자 패키지들을 접속시키는데 그리고 마이크로전자 패키징의 다른 접속들에 사용될 수 있다. 몇몇 예들에서는, 마이크로접점들은 상기 마이크로접점들을 형성하도록 하나 이상의 금속 층을 포함하는 금속 구조를 에칭함으로써 형성되어 있다. 상기 에칭 프로세스는 상기 마이크접점들의 크기를 제한한다. 종래의 에칭 프로세스들은 "애스펙트 비(aspect ratio)"로서 본원 명세서에 언급되어 있는 최대 폭에 대한 높이의 큰 비를 갖는 마이크로접점들을 형성할 수 없는 것이 전형적이다. 상당한 높이를 지니고 인접한 마이크로접점들 간의 매우 작은 피치 또는 간격을 지니는 마이크로접점들의 어레이들을 형성하는 것이 어렵거나 불가능하였다. 더욱이, 종래의 에칭 프로세스들에 의해 형성된 마이크로접점들의 구성들이 한정되어 있다.
위에서 기술된 해당 기술의 모든 이점들에 불구하고, 마이크로전자 패키지들을 제조하고 테스트함에 있어서 여전히 부가적인 개선들이 바람직할 것이다.
본원 명세서에서는 마이크로전자 요소들 및 마이크로전자 요소들을 제조하는 방법이 개시되어 있다.
한 실시 예에서는, 기판에 접속된 복수 개의 와이어 본드들을 형성하는 방법이, 본딩 툴 및 상기 본딩 툴의 면을 지나 하측으로 확장되어 있는 와이어의 부분; 또는 상기 본딩 툴의 면을 지나 하측으로 연장되어 있는 상기 와이어 부분의 단부가 성형 표면보다 상기 본딩 툴 면으로부터 더 긴 깊이에 배치되게 이루어진 서로에 대한 성형 표면; 중 적어도 하나를 배치하는 단계를 포함할 수 있다. 상기 와이어 부분은 제1 와이어 부분일 수 있으며 상기 제1 와이어 부분의 확장은 상기 와이어의 제2 부분을 제2 본딩 표면에 본딩한 다음에, 상기 제1 와이어 부분이 상기 본딩 툴의 면을 지나 외측으로 확장될 수 있도록 상기 제2 본딩 표면이 놓여 있는 면보다 높은 높이로 상기 본딩 툴 면을 이동하여 상기 와이어를 절단하여 상기 제1 와이어 부분을 상기 제2 와이어 부분으로부터 분리함으로써 수행될 수 있다. 상기 와이어를 절단하는 것은 상기 와이어를 클램핑하고 상기 클램핑된 와이어를 인장하여 상기 클램핑된 와이어가 상기 제1 와이어 부분 및 제2 와이어 부분 사이에서 끊기게 하는 것을 포함할 수 있다. 상기 와이어를 절단하는 것은 상기 와이어를 클램핑하고 상기 클램핑된 와이어를 인장하여 상기 클램핑된 와이어가 사전에 결정된 길이에서 끊기게 하는 것을 포함할 수 있으며, 그리고/또는 복수 개의 와이어들을 클램핑 및 인장하여 상기 클램핑된 와이어들이 복수 개의 서로 다른 사전에 결정된 길이들에서 끊기게 하는 것을 포함할 수 있다.
상기 본딩 툴은 상기 와이어 부분을 상기 본딩 툴을 향해 굴곡이 이루어지게 하도록 제1 성형 표면을 따라 상기 본딩 툴의 면에 나란한 제1 방향으로 이동될 수 있다. 상기 본딩 표면은 상기 본딩 툴을 사용하는 단계가 코이닝된 표면을 상기 본딩 표면에 본딩하도록 수행될 경우에 기판의 표면에 노출될 수 있다. 마이크로전자 요소가 상기 와이어 본드들 중 적어도 일부와 전기적으로 상호접속되도록 마이크로전자 요소가 탑재되어 상기 기판과 전기적으로 상호접속될 수 있다.
상기 제1 성형 표면은 그루브를 포함할 수 있으며 상기 제1 성형 표면을 따라 상기 본딩 툴을 이동하는 단계는 상기 와이어 부분의 적어도 일부가 상기 그루브 내에서 이동하도록 상기 그루브의 길이를 따라 상기 제1 방향으로 상기 본딩 툴 면을 이동하는 단계를 포함할 수 있다. 상기 제1 성형 표면은 내부에 개구부를 지니는 성형 요소의 표면일 수 있으며, 상기 배치하는 단계는 상기 와이어 부분이 상기 개구부 내로 적어도 부분적으로 확장되도록 상기 본딩 툴을 배치하는 단계를 포함할 수 있다. 상기 개구부는 상기 제1 성형 표면에 인접하여 테이퍼져 있는 부분을 포함할 수 있으며, 상기 테이퍼져 있는 부분은 상기 제1 성형 표면의 사전에 결정된 위치를 향해 상기 와이어 부분을 안내하도록 구성될 수 있다. 상기 제1 성형 표면은 내부에 개구부를 지니는 성형 요소의 표면일 수 있다. 상기 배치하는 단계는 상기 와이어 부분이 상기 개구부 내로 적어도 부분적으로 확장되도록 상기 본딩 툴을 배치하는 단계를 포함할 수 있다. 상기 개구부는 상기 제1 성형 표면에 인접하여 테이퍼져 있는 부분을 포함할 수 있으며, 상기 테이퍼져 있는 부분은 상기 그루브 내로 상기 와이어 부분을 안내하도록 구성될 수 있다.
상기 본딩 툴을 이동하는 단계는 상기 와이어 부분이 상기 개구부 내로 적어도 부분적으로 확장되도록 상기 개구부 내로 상기 본딩 툴을 이동하는 단계를 포함할 수 있다. 상기 코이닝 표면은 상기 개구부 내에 배치될 수 있다. 상기 코이닝 표면은 상기 와이어 부분의 직경보다 짧은 깊이를 지니는 그루브를 포함할 수 있다. 상기 개구부는 제1 개구부일 수 있으며, 상기 성형 요소는 제2 개구부를 포함한다. 상기 본딩 툴을 이동하는 단계는 상기 와이어 부분이 상기 제2 개구부 내로 적어도 부분적으로 확장되도록 상기 제2 개구부 내로 상기 본딩 툴을 이동하는 단계를 포함할 수 있다. 상기 코이닝 표면은 상기 제2 개구부 내에 배치될 수 있다.
상기 와이어 본드들의 제1 와이어 본드는 제1 신호 전위를 전달하도록 구성될 수 있으며, 상기 와이어 본드들의 제2 와이어 본드는 제1 신호 전위와는 다른 제2 신호 전위를 동시에 전달하도록 구성될 수 있다. 상기 와이어 본드들 중 적어도 2개는 상기 복수 개의 본딩 표면들의 단일 본딩 표면에 본딩될 수 있다. 이는 상기 와이어 본드들의 자유 단부들의 허용오차(tolerance)를 개선할 수 있다. 예를 들면, 개시된 실시 예들에서는, 상기 와이어 본드들의 자유 단부들의 피치가 서로로부터 150, 200, 300, 또는 400 마이크로미터일 수 있으며, 직교 좌표계(Cartesian coordinate system)의 x 또는 y 방향들에 대해 다를 수 있다. 상기 와이어 본드들의 자유 단부들의 피치는 150 또는 200에 있을 수 있으며, +/- 25 마이크로미터보다 짧은 자유 단부들에 대해, 3-시그마 허용오차, 다시 말하면 분포의 중심으로부터 떨어져 있는 3개의 표준편차를 지닐 수 있다.
그리고나서, 상기 본딩 툴은 상기 본딩 툴 면을 가로지르는 제2 방향으로 이동될 수 있고 그럼으로써 상기 본딩 툴 면으로부터 떨어져 확장되는 상기 본딩 툴의 노출 벽이 상기 제1 성형 표면으로부터 떨어져 확장되는 제2 성형 표면과 대면하게 된다. 상기 제1 성형 표면 및 제2 성형 표면은 성형 스테이션에 배치될 수 있으며 상기 제1 및 제2 방향으로 상기 본딩 툴을 이동하는 단계들은 상기 성형 스테이션에서 수행될 수 있다. 상기 제2 성형 표면은 상기 제1 성형 표면에 대한 제1 각도로 상기 제1 성형 표면으로부터 떨어져 경사져 있을 수 있으며, 상기 본딩 툴 노출 벽은 상기 제1 각도로 상기 본딩 툴 면으로부터 떨어져 경사져 있을 수 있다. 상기 제2 성형 표면은 적어도 1/3 표면에 대하여 요부 처리된 채널일 수 있다. 상기 본딩 툴을 사용하는 단계는 본딩 스테이션에서 수행될 수 있다. 상기 본딩 툴은 본딩 헤드에 의해 지지될 수 있으며, 상기 와이어 부분의 일부를 코이닝하기 이전에, 상기 본딩 헤드 및 상기 지지된 본딩 툴이 상기 성형 스테이션으로부터 상기 본딩 스테이션으로 이동된다. 상기 와이어 부분은 상기 본딩 툴의 노출 벽을 향해 굴곡이 이루어지게 될 수 있다.
상기 본딩 툴 면 및 코이닝 표면 간의 와이어 부분의 일부는 코이닝될 수 있다. 상기 코이닝 표면은 상기 본딩 툴 면 및 상기 코이닝 표면 사이에 상기 와이어 부분의 일부를 코이닝하는 단계가 상기 성형 스테이션에서 수행될 수 있다. 상기 코이닝된 일부는 상기 본딩 툴을 사용하는 단계가 상기 와이어 부분을 상기 본딩 표면에 본딩하도록 수행될 경우에 상기 횡 방향으로의 이동에 대한 내성을 지닐 수 있다. 상기 와이어 부분의 코이닝된 부분은 편평한 표면을 지닐 수 있으며, 상기 본딩 툴을 사용하는 단계는 상기 본딩 표면에 상기 코이닝된 일부의 편평한 표면을 본딩할 수 있고, 상기 와이어에 영구적인 플라스틱 킹크(permanent plastic kink)를 배치할 수 있다. 상기 와이어 부분의 코이닝된 일부는 융기 및 요부 처리된 특징들의 패터닝된 면을 지닐 수 있으며, 상기 본딩 툴을 사용하는 단계는 상기 코이닝된 일부의 패터닝된 면을 상기 본딩 표면에 본딩할 수 있다.
상기 본딩 툴은 상기 와이어 부분의 코이닝된 일부를 상기 기판의 도전성 본딩 표면에 본딩하여 와이어 본드를 형성하고 상기 코이닝된 일부로부터 멀리 떨어진 상기 와이어 부분의 단부를 본딩되지 않은 채로 남겨 두는데 사용될 수 있다. 상기 본딩 툴은 캐필러리를 지닐 수 있으며 상기 캐필러리로부터 상기 와이어 부분이 확장되고 상기 본딩 툴의 면이 상기 캐필러리의 면일 수 있다. 상기 본딩 툴은 초음파 본딩 툴일 수 있으며 상기 초음파 본딩 툴로부터 상기 와이어 부분이 확장되고 상기 초음파 본딩 툴의 면이 상기 본딩 툴의 면이다. 상기 초음파 본딩 툴은 웨지-본딩 툴이다. 상기 본딩 툴 및 상기 성형 표면들은 일반 본드 헤드와 조립될 수 있다. 그러한 단계들은 상기 본딩 표면의 적어도 하나에 복수 개의 상기 와이어 본드들을 형성하도록 반복될 수 있다.
상기 복수 개의 와이어 본드들을 형성한 후에, 상기 하나 이상의 본딩 표면들의 상부에 적층되는 캡슐화 층이 형성될 수 있다. 상기 캡슐화 층은 상기 본딩 표면 및 상기 와이어 본드들을 적어도 부분적으로 덮도록 형성될 수 있다. 각각의 와이어 본드의 캡슐화되지 않은 부분은 그러한 와이어 본드의 횡단면 또는 상기 캡슐화 층에 의해 덮이지 않은 그러한 와이어 본드의 에지 표면 중 적어도 하나의 부분에 의해 한정될 수 있다.
마이크로전자 패키지는 제1 표면 및 상기 제1 표면과는 반대편인 제2 표면을 지니는, 기판과 같은 구성요소를 포함할 수 있다. 상기 구성요소의 제1 표면은 제1 영역 및 제2 영역을 지닐 수 있다. 상기 마이크로전자 요소는 상기 제1 영역의 상부에 적층될 수 있다. 상기 도전성 요소들은 상기 제2 영역 내의 구성요소의 제1 표면 또는 제2 표면 중 적어도 하나에 노출될 수 있다. 상기 캡슐화 층은 적어도 상기 구성요소의 제2 영역의 상부에 적층될 수 있다. 상기 와이어 본드들의 캡슐화되지 않은 부분들은 상기 와이어 본드들의 단부들을 포함할 수 있다. 상기 와이어 본드들의 제1 와이어 본드는 제1 신호 전위를 전달하도록 구성될 수 있고 상기 와이어 본드들의 제2 와이어 본드는 상기 제1 신호 전위와는 다른 제2 신호 전위를 동시에 전달하도록 구성될 수 있다. 각각의 와이어 본드는 상기 와이어 본드의 단부에 길이 방향으로 확장되는 에지 표면을 지닐 수 있으며, 상기 와이어 본드들의 캡슐화되지 않은 부분들은 상기 캡슐화 층에 의해 캡슐화되지 않은 단부들에 인접하여 상기 에지 표면들의 부분들 및 상기 와이어 본드들의 단부들에 의해 한정될 수 있다. 상기 와이어 본드들 중 적어도 하나의 캡슐화되지 않은 부분은 상기 마이크로전자 요소의 주 표면의 상부에 적층될 수 있다. 상기 와이어 본드들 중 적어도 하나의 단부는 상기 복수 개의 도전성 요소들의 인접한 도전성 요소들 간의 최소 피, 및 100 마이크로미터 중 하나와 적어도 동일한 거리만큼 상기 와이어 본드들의 적어도 하나의 베이스로부터 상기 기판의 제1 표면에 나란한 방향으로 배치될 수 있다. 상기 와이어 본드들 중 적어도 하나의 굴곡은 적어도 하나의 와이어 본드가 접합되는 도전성 요소 및 상기 와이어 본드들의 적어도 하나의 캡슐화되지 않은 부분으로부터 멀리 떨어져 있다. 상기 적어도 하나의 와이어 본드의 캡슐화되지 않은 부분은 상기 마이크로전자 요소의 주 표면의 상부에 적층될 수 있다. 상기 와이어 본드들은 상기 도전성 요소들의 인접한 도전성 요소들 간의 제1 최소 피치를 지니는 제1 패턴의 위치들에서 상기 도전성 요소들에 접합될 수 있다. 상기 와이어 본드들의 캡슐화되지 않은 부분들은 상기 복수 개의 와이어 본드들의 와이어 본드들의 인접한 캡슐화되지 않은 부분들 사이에 제2의 최소 피치를 지니는 제2 패턴의 위치들에 배치될 수 있다. 상기 제2 최소 피치는 상기 제1 피치보다 클 수 있다. 상기 적어도 하나의 마이크로전자 요소는 상기 제1 영역 내에 상기 제1 표면의 상부에 적층되는 제1 및 제2 마이크로전자 요소들을 포함할 수 있다. 상기 도전성 요소들 중 적어도 일부는 상기 제1 마이크로전자 요소와 전기적으로 접속될 수 있다. 상기 도전성 요소들 중 적어도 일부는 상기 제2 마이크로전자 요소와 전기적으로 접속될 수 있다. 상기 제1 마이크로전자 요소 및 상기 제2 마이크로전자 요소는 상기 마이크로전자 패키지 내에서 서로 전기적으로 접속될 수 있다. 상기 제1 도전성 요소들 중 적어도 하나는 상기 제1 도전성 요소들에 접합되는 와이어 본드들 중 적어도 2개를 지닐 수 있다.
적어도 하나의 마이크로전자 요소는 상기 제1 표면의 상부에 적층될 수 있다. 도전성 요소들은 상기 기판의 제1 표면 또는 제2 표면 중 적어도 하나에 노출될 수 있다. 상기 도전성 요소들 중 적어도 일부가 상기 적어도 하나의 마이크로전자 요소와 전기적으로 접속될 수 있다. 복수 개의 와이어 본드들은 상기 도전성 요소들 중 하나의 도전성 요소에 접합되는 코이닝된 부분을 각각 지닐 수 있다. 코이닝되지 않은 부분은 상기 코이닝 부분으로부터 떨어져 길이 방향으로 확장될 수 있다. 천이 부분은 코이닝되지 않은 부분 및 코이닝된 부분을 접속할 수 있다. 상기 코이닝된 부분은 상기 코이닝되지 않은 부분의 폭보다 큰 길이 방향을 가로지르는 횡 방향으로 폭을 지닐 수 있다. 상기 천이 부분은 코이닝되지 않은 부분에 근접하여 감소하는 폭을 지닐 수 있다. 상기 와이어 본드들은 상기 구성요소 및 상기 대응하는 와이어 본드들의 코이닝된 부분들로부터 멀리 떨어진 단부들을 지닐 수 있다. 캡슐화 층은 상기 제1 표면 또는 상기 제2 표면 중 적어도 하나로부터 확장될 수 있으며, 상기 와이어 본드들의 덮인 부분들이 상기 캡슐화 층에 의해 서로로부터 분리되도록 상기 와이어 본드들의 부분들을 덮을 수 있다. 상기 와이어 본드들의 캡슐화되지 않은 부분들은 상기 캡슐화 층에 의해 덮이지 않은 와이어 본드들의 부분들에 의해 한정될 수 있다. 상기 코이닝되지 않은 부분들의 적어도 일부는 원통 형상을 지닐 수 있다. 상기 와이어 본드들 중 적어도 일부의 단부들은 상기 캡슐화 층에 의해 덮이지 않을 수 있다.
본 발명의 한 실시태양에 의한 마이크로전자 패키지는 표면을 지니는 구성요소 및 상기 표면에 있는 복수 개의 도전성 요소들을 포함할 수 있다. 복수 개의 와이어 본드들은 상기 도전성 요소들에 접합된 제1 단부들 및 상기 제1 단부들로부터 멀리 떨어져 있는 제2 단부들을 지닐 수 있으며, 상기 와이어 본드들은 상기 와이어 본드들의 대응하는 제1 및 제2 단부들 간의 길이들을 지닌다. 보강 층은 상기 표면의 상부에 적층되어 각각의 와이어 본드의 길이의 제1 부분을 덮을 수 있다. 캡슐화 층은 상기 구성요소의 표면상의 상기 보강 층의 상부에 적층되어 각각의 와이어 본드의 길이의 제2 부분을 덮을 수 있다. 상기 와이어 본드들의 제2 단부들은 상기 보강 층 상에 있으며 상기 보강 층으로부터 멀리 떨어져 있는 상기 캡슐화 층의 표면에서 상기 캡슐화 층에 의해 적어도 부분적으로 덮이지 않을 수 있다.
본 발명의 하나 이상의 실시 태양들에 의하면, 상기 구성요소가 기판일 수 있다. 상기 마이크로전자 패키지는 상기 구성요소의 표면에 나란한 적어도 하나의 방향으로 상기 보강 층의 경계를 적어도 부분적으로 접하는 융기된 재료 영역을 부가적으로 포함할 수 있다.
본 발명의 하나 이상의 실시 태양들에 의하면, 상기 보강 층은 상기 와이어 본드들의 길이의 적어도 10%를 덮을 수 있다. 특정한 실시태양에서는, 상기 보강 층은 상기 와이어 본드들의 길이의 적어도 50 마이크로미터를 덮을 수 있다.
본 발명의 하나 이상의 실시 태양들에 의하면, 각각의 와이어 본드는 상기 도전성 요소들에 스티치 본딩될 수 있다.
본 발명의 하나 이상의 실시 태양들에 의하면, 상기 와이어 본드들은 상기 와이어 본드들의 제2 단부들에 인접하여 상부에 본딩 툴 마크들을 지닐 수 있다.
본 발명의 하나 이상의 실시태양들에 의하면, 상기 본딩 툴 마크는 볼-형상 영역일 수 있다.
본 발명의 하나 이상의 실시태양들에 의하면, 상기 와이어 본드들의 제2 단부들에 인접하여 적어도 하나의 방향으로 테이퍼져 있을 수 있다.
본 발명의 하나 이상의 실시태양들에 의하면, 상기 와이어들의 제2 단부들은 상기 캡슐화 층의 표면에 의해 한정된 면에 대하여 65 내지 90도 각도로 상기 캡슐화 층으로부터 떨어져 돌출해 있을 수 있다.
본 발명의 한 실시태양에 의하면, 마이크로전자 패키지를 형성하는 방법이 복수 개의 와이어 본드들을 형성하는 단계를 포함할 수 있으며, 각각의 와이어 본드는 한 구성요소의 표면에서 복수 개의 도전성 요소들 중 한 도전성 요소에 본딩된 제1 단부를 지닌다. 상기 와이어 본드들은 상기 제1 단부들로부터 멀리 떨어져 제2 단부들을 지니며, 상기 와이어 본드들은 상기 와이어 본드들의 대응하는 제1 단부들 및 제2 단부들 간의 길이들을 지닐 수 있다. 제1 층은 상기 구성요소의 표면의 상부에 적층되어 각각의 와이어 본드의 길이의 제1 부분을 덮도록 형성될 수 있다. 제2 층은 상기 구성요소의 표면상의 제1 층의 상부에 적층되어 각각의 와이어 본드의 길이의 제2 부분을 덮도록 형성될 수 있다. 상기 와이어 본드들의 제2 단부들은 상기 제2 층에 의해 덮이지 않을 수 있고, 여기서 상기 제2 단부들은 상기 제1 층 상에 있으며 상기 제1 층으로부터 멀리 떨어져 있는 상기 제2 층의 표면에 있다. 상기 제1 층은 상기 제2 층의 형성 동안 상기 와이어 본드들의 제2 단부들의 이동을 억제할 수 있다.
본 발명의 하나 이상의 특정 실시 태양들에 의하면, 상기 제1 및 제2 층들은 서로 다른 재료 속성들을 지닐 수 있다. 상기 제1 층의 형성은 상기 제1 층을 경화하는 것을 포함할 수 있고, 상기 제2 층의 형성은 상기 제1 층의 형성 후에 이루어질 수 있다.
본 발명의 하나 이상의 특정 실시태양들에 의하면, 상기 제1 층이 보강 층일 수 있으며 상기 제2 층이 캡슐화일 수 있다.
본 발명의 하나 이상의 특정 실시 태양들에 의하면, 상기 방법은 상기 제1 층의 형성 이전에 융기된 영역을 제공하는 단계를 부가적으로 포함할 수 있다. 그러한 경우에, 상기 융기된 영역은 상기 구성요소의 표면에 나란한 적어도 하나의 방향으로 상기 제1 층의 재료를 적어도 부분적으로 포함할 수 있다.
본 발명의 하나 이상의 특정 실시태양들에 의하면, 상기 방법은 상기 제2 층의 형성에서 상기 제2 층의 재료를 침착하기 이전에 제거가능한 필름 내에 상기 와이어 본드들을 삽입하는 단계를 부가적으로 포함할 수 있으며, 그리고나서 상기 제거가능한 필름을 제거하는 단계를 포함할 수 있다. 그러한 하나 이상의 실시태양들에 의하면, 상기 제거가능한 필름은 상기 제2 재료가 상기 와이어 본드들의 제2 단부들을 덮는 것을 억제할 수 있다.
이하에서 본 개시내용의 이들 및 다른 실시 예들이 좀더 구체적으로 설명될 것이다.
도 1은 본 발명의 한 실시 예에 따른 마이크로전자 패키지를 보여주는 단면도이다.
도 2는 도 1의 마이크로전자 패키지를 보여주는 평면도이다.
도 3은 도 1에 도시된 실시 예의 변형 예에 따른 마이크로전자 패키지를 보여주는 단면도이다.
도 4는 도 1에 도시된 실시 예의 변형 예에 따른 마이크로전자 패키지를 보여주는 단면도이다.
도 5a는 도 1에 도시된 실시 예의 변형 예에 다른 마이크로전자 패키지를 예시하는 단면도이다.
도 5b는 본 발명의 한 실시 예에 따른 와이어 본드의 캡슐화되지 않은 부분 상에 형성된 도전성 요소를 보여주는 부분 단면도이다.
도 5c는 도 5b에 도시된 실시 예의 변형 예에 따른 와이어 본드의 캡슐화되지 않은 부분 상에 형성된 도전성 요소를 보여주는 부분 단면도이다.
도 5d는 도 5b에 도시된 실시 예의 변형 예에 따른 와이어 본드의 캡슐화되지 않은 부분 상에 형성된 도전성 요소를 보여주는 부분 단면도이다.
도 6은 앞서 언급한 실시 예들 중 하나 이상의 실시 예들에 따른 마이크로전자 패키지를 포함하는 마이크로전자 어셈블리 및 상기 마이크로전자 패키지에 전기적으로 접속된 추가적인 마이크로전자 패키지 및 회로 패널을 예시하는 단면도이다.
도 7은 본 발명의 한 실시 예에 따른 마이크로전자 패키지를 예시하는 위에서 바라본 입면도이다.
도 8은 본 발명의 한 실시 예에 따른 마이크로전자 패키지를 부가적으로 예시하는 위에서 바라본 부분 입면도이다.
도 9는 본 발명의 한 실시 예에 따른 리드 프레임 타입 기판을 포함하는 마이크로전자 패키지를 예시하는 위에서 바라본 입면도이다.
도 10은 도 9에 도시된 마이크로전자 패키지에 상응하는 단면도이다.
도 11은 도 6에 도시된 실시 예의 변형 예에 따른 서로 전기적으로 접속되고 언더필(underfill)로 보강된 복수 개의 마이크로전자 패키지들을 포함하는 마이크로전자 어셈블리를 보여주는 단면도이다.
도 12는 제1 구성요소의 와이어 본드들 및 상기 제1 구성요소의 와이어 본드들에 부착된 제2 구성요소의 땜납 매스(solder mass)들 간의 본드들을 지니는 어셈블리를 표현한 사진 이미지를 보여주는 도면이다.
도 13a는 본 발명의 한 실시 예에 따른 마이크로전자 패키지에서 와이어 본드 비아를 예시하는 부분 단면도이다.
도 13b는 본 발명의 한 실시 예에 따른 마이크로전자 패키지에서 와이어 본드 비아를 예시하는 부분 단면도이다.
도 13c는 도 13b에 도시된 실시 예에 따른 마이크로전자 패키지에서 와이어 본드 비아를 예시하는 확대된 단면도이다.
도 13d는 본 발명의 한 실시 예에 따른 마이크로전자 패키지에서 와이어 본드 비아를 예시하는 부분 단면도이다.
도 13e는 도 13d에 도시된 실시 예에 따른 마이크로전자 패키지에서 와이어 본드 비아를 예시하는 확대된 부분 단면도이다.
도 13f는 본 발명의 한 실시 예에 따른 마이크로전자 패키지에서 와이어 본드 비아를 예시하는 부분 단면도이다.
도 14a는 본 발명의 한 실시 예에 따른 도전성 요소에 와이어 세그먼트를 본딩하기 전에 금속 와이어 세그먼트를 형성하는 방법의 단계들을 예시하는 도면이다.
도 14b는 캐필러리 면(capillary face)의 하부 위치로부터 형상화된 와이어 부분을 보여주는 부분 단면도이다.
도 14c는 캐필러리 면 및 코이닝 표면(coining surface) 간에 형상화된 와이어 부분을 보여주는 단면도이다.
도 15는 도 14에 도시된 바와 같은 방법 및 그러한 방법에서 사용하기에 적합한 형성 유닛을 부가적으로 예시하는 도면이다.
도 16a - 도 16d는 본 발명의 한 실시 예에 따른 와이어 부분을 형상화하는 동안 형성 요소에 대한 본드 툴의 이동을 예시하는 평면도들이다.
도 16e는 본 발명의 한 실시 예에 따라 형성된 와이어 본드들을 예시하는 위에서 본 입면도이다.
도 17a, 도 17b 및 도 17c는 와이어 본딩 어셈블리를 위에서 본 도면들로서, 본 발명의 한 실시 예에 따른 와이어 부분을 형상화하고 형상화된 와이어 부분을 본딩하는 프로세스를 부가적으로 예시하는 도면들이다.
도 18a, 도 18b 및 도 18c는 와이어 본딩 어셈블리를 위에서 본 도면들로서, 본 발명의 한 실시 예에 따른 와이어 부분을 형상하고 형상화된 와이어 부분을 본딩하는 프로세스를 부가적으로 예시하는 도면들이다.
도 19는 본 발명의 한 실시 예에 따른 도전성 요소에 와이어 세그먼트를 본딩하기 전에 금속 와이어 세그먼트를 형성하는 방법의 단계들을 예시하는 도면이다.
도 20a 및 도 20b는 본 발명의 한 실시 예에 따른 마이크로전자 패키지의 캡슐화 층을 형성하는 방법의 한 단계 및 그에 후속하는 다른 한 단계를 예시하는 단면도들이다.
도 20c는 도 19에 상응하는 단계를 부가적으로 예시하는 확대된 단면도이다.
도 21a는 본 발명의 한 실시 예에 따른 마이크로전자 패키지의 캡슐화 층을 제조하는 단계를 예시하는 단면도이다.
도 21b는 도 21a에 도시된 단계에 후속하는 마이크로전자 패키지의 캡슐화 층을 제조하는 단계를 예시하는 단면도이다.
도 22a - 도 22e는 와이어 본드들의 캡슐화되지 않은 부분들이 캡슐화 층을 통해 돌출되게 하는 몰딩에 의해 캡슐화 층을 형성하는 또 다른 한 방법을 예시하는 도면들이다.
도 23a 및 도 23b는 다른 한 실시 예에 따른 와이어 본드들을 예시하는 부분 단면도들이다.
도 24a 및 도 24b는 부가적인 실시 예에 따른 마이크로전자 패키지를 보여주는 단면도들이다.
도 25a 및 도 25b는 부가적인 실시 예에 따른 마이크로전자 패키지를 보여주는 단면도들이다.
도 26은 다른 한 실시 예에 따른 마이크로전자 패키지를 보여주는 단면도이다.
도 27a - 도 27c는 부가적인 실시 예들에 따른 마이크로전자 패키지들의 실시태양들의 예들을 보여주는 단면도들이다.
도 28a - 도 28d는 본 개시내용의 한 실시 예에 따른 마이크로전자 어셈블리를 형성하는 단계들 동안 마이크로전자 패키지들의 여러 실시 예를 보여주는 도면들이다.
도 29는 본 개시내용의 한 실시 예에 따른 마이크로전자 어셈블리를 형성하는 단계들 동안 마이크로전자 패키지의 다른 한 실시 예를 보여주는 도면이다.
도 30a - 도 30c는 본 개시내용의 다른 한 실시 예에 따른 마이크로전자 어셈블리를 형성하는 단계들 동안 마이크로전자 패키지들의 실시 예들을 보여주는 도면들이다.
도 31a - 도 31c는 본 발명의 다른 한 실시 예에 따른 마이크로전자 어셈블리를 형성하는 단계들 동안 마이크로전자 패키지의 실시 예들을 보여주는 도면들이다.
도 32a 및 도 32b는 본 개시내용의 다른 한 실시 예에 따른 방법의 여러 단계에서 여러 와이어 본드 비아들을 형성하는데 사용될 수 있는 기계의 일부분을 보여주는 도면들이다.
도 33은 본 개시내용의 다른 한 실시 예에 따른 방법에서 여러 와이어 본드 비아들을 형성하는데 사용될 수 있는 기계의 일부분을 보여주는 도면이다.
도 34a - 도 34c는 본 개시내용의 한 실시 예에 따른 와이어 본드들을 제조하는 방법에서 사용될 수 있는 기구의 여러 형태를 보여주는 도면들이다.
도 35는 본 개시내용의 다른 한 실시 예에 따른 방법에서 여러 와이어 본드 비아들을 형성하는데 사용될 수 있는 기계의 일부분을 보여주는 도면이다.
도 36은 본 개시내용의 다른 한 실시 예에 따른 방법에서 여러 와이어 본드 비아들을 형성하는데 사용될 수 있는 기계의 일부분을 보여주는 도면이다.
도 37a - 도 37d는 본 개시내용의 한 실시 예에 따른 마이크로전자 패키지를 제조하는 단계들을 예시하는 단면도들이다.
도 38a 및 도 38b는 본 개시내용의 다른 한 실시 예에 따른 마이크로전자 패키지를 제조하는 단계들을 예시하는 단면도들이다.
도 39a - 도 39c는 본 개시내용의 다른 한 실시 예에 따른 마이크로전자 패키지를 제조하는 단계들을 예시하는 단면도들이다.
지금부터 유사한 참조부호들이 유사한 특징들을 나타내는데 사용된 첨부도면들을 참조하면, 도 1에는 본 발명에 다른 마이크로전자 어셈블리(10)가 도시되어 있다. 도 1의 실시 예는 컴퓨터 또는 다른 전자 애플리케이션에서 사용되는 반도체 칩 어셈블리와 같은 패키지 마이크로전자 요소의 형태로 이루어진 마이크로전자 어셈블리이다.
도 1의 마이크로전자 어셈블리(10)는 제1 표면(14) 및 제2 표면(16)을 지니는 기판(12)을 포함한다. 상기 기판(12)은 실질적으로 편평한 유전체 요소의 형태로 이루어지는 것이 전형적이다. 상기 유전체 요소는 시트(sheet)와 같을 수 있으며 얇을 수 있다. 특정 실시 예들에서는, 폴리이미드, 폴리테트라플루오로에틸렌("PTFE"), 에폭시, 에폭시-유리, FR-4, BT 수지, 열가소성 또는 열경화성 플라스틱 재료들과 같지만, 이들에 국한되지 않는 유기 유전체 재료 또는 복합 유전체 재료들의 하나 이상의 층들을 포함할 수 있다. 상기 기판은 회로 패널, 예컨대 회로 보드와의 부가적인 전기 배선을 위한 단자들을 지니는 패키지의 기판일 수 있다. 변형적으로는, 상기 기판은 회로 패널 또는 회로 보드일 수 있다. 이들 중 하나의 예에서는, 상기 기판이 듀얼-인라인 메모리 모듈(dual-inline memory module; "DIMM")의 모듈 보드일 수 있다. 여전히 다른 한 변형 예에서는, 상기 기판이 예컨대 집적 회로 또는 이와는 다른 형태로 복수 개의 능동 기기들을 구현하는 반도체 칩일 수도 있고 예컨대 집적 회로 또는 이와는 다른 형태로 복수 개의 능동 기기들을 포함하는 것과 같은 마이크로전자 요소일 수 있다.
상기 제1 표면(14) 및 상기 제2 표면(16)이 실질적으로는 서로 나란하며 상기 기판(12)의 두께를 한정하는 상기 표면들(14, 16)에 수직인 거리에서 일정 간격을 두고 떨어져 있는 것이 바람직하다. 상기 기판(12)의 두께는 본원에 대해 대체로 허용가능한 두께들의 범위 내에 있는 것이 바람직하다. 한 실시 예에서는, 상기 제1 표면(14) 및 상기 제2 표면(16) 간의 거리는 대략 25 내지 500 ㎛이다. 이러한 논의의 목적을 위해, 상기 제1 표면(14)은 제2 표면(16)과는 반대이거나 제2 표면(16)으로부터 원격에 위치해 있는 것으로 기술될 수 있다. 그러한 기술과 아울러, 요소들의 수직 또는 수평 위치를 언급하는 본원 명세서에서 사용된 요소들의 상대적인 위치의 다른 기술은 첨부도면들에 내재하는 요소들의 위치와 상응하도록 단지 예시를 위해서만 이루어진 것이고, 이들에 국한되는 것이 아니다.
바람직한 실시 예에서는, 기판(12)이 제1 영역(18) 및 제2 영역(20)으로 분할된 것으로 간주한다. 상기 제1 영역(18)은 상기 제2 영역(20) 내에 위치해 있으며 상기 기판의 중심 부분을 포함하고 이로부터 외부로 확장되어 있다. 상기 제2 영역(20)은 실질적으로 상기 제1 영역(18)을 에워싸고 있으며 이로부터 상기 기판(12)의 외부 에지들로 외부 확장되어 있다. 이러한 실시 예에서는, 상기 기판 자체의 어떠한 고유 특성도 물리적으로는 2개의 영역으로 분할하지 않지만, 상기 영역들은 이러한 영역들에 적용되거나 이러한 영역들 내부에 포함된 처리들 또는 특징들에 대해 본원 명세서에서의 논의의 목적을 위해 확정되어 있다.
마이크로전자 요소(22)는 제1 영역(18)에 내재하는 기판(12)의 제1 표면(14)에 탑재될 수 있다. 마이크로전자 요소(22)는 반도체 칩 또는 다른 한 유사한 기기일 수 있다. 도 1의 실시 예에서는, 마이크로전자 요소(22)가 종래 또는 "페이스업(face-up)" 방식으로서 알려진 방식으로 제1 표면(14)에 탑재되어 있다. 그러한 실시 예에서는, 와이어 리드들(24)이 제1 표면(14)에 노출된 복수 개의 도전성 요소들(28) 중 일부에 마이크로전자 요소(22)를 전기적으로 접속하는데 사용될 수 있다. 와이어 리드들(24)은 또한 도전성 요소들(28)에 또한 접속되는 기판(12)에 내재하는 트레이스들(도시되지 않음) 또는 다른 도전성 특징들에 접합될 수 있다.
도전성 요소들(28)은 기판(12)의 제1 표면(14)에 노출된 대응하는 "접점들" 또는 패드들(30)을 포함한다. 본원 명세서에서 사용된 바와 같이, 도전성 재료가 유전체 구조를 지니는 다른 한 요소의 표면"에 노출되는" 것으로 기술되는 경우에, 이는 상기 유전체 구조의 외부로부터 상기 유전체 구조의 표면으로 상기 유전체 구조의 표면에 대해 수직인 방향으로 이동하는 크로싱 교점(theoretical point)과의 접촉을 위해 이용가능한 것을 나타낸다. 따라서, 유전체 구조의 표면에 노출된 단자 또는 다른 도전성 구조는 그러한 표면으로부터 돌출해 있을 수도 있고, 그러한 표면과 수평을 이룰 수도 있으며, 그러한 표면에 대해 요부를 이루어서 상기 유전체 내의 홀 또는 움푹 들어간 부분을 통해 노출될 수도 있다. 상기 도전성 요소들(28)은 편평하고 얇은 요소들일 수 있으며 상기 편평하고 얇은 요소들 내에서는 패드(30)가 기판(12)의 제1 표면(14)에 노출되어 있다. 한 실시 예에서는, 도전성 요소들(28)이 실질적으로 원형일 수 있으며 서로 간에나 트레이스들(도시되지 않음)에 의해 마이크로전자 요소(22)에 상호접속될 수 있다. 도전성 요소들(28)은 적어도 기판(12)의 제2 영역(20) 내에 형성될 수 있다. 추가로, 몇몇 실시 예들에서는, 도전성 요소들(28)이 또한 제1 영역(18) 내에 형성될 수 있다. 그러한 구조는 상기 마이크로전자 요소(122) 상의 접점들이 마이크로전자 요소(122) 하부에 위치해 있는 땜납 범프들(126) 따위에 의해 제1 영역(118)에 내재하는 도전성 요소들(128)에 접속될 수 있는 경우에, "플립-칩(flip-chip)" 구성으로서 알려져 있는 구성으로 기판(112)에 마이크로전자 요소(122; 도 3)를 탑재하는 경우에 특히 유용하다. 한 실시 예에서는, 도전성 요소들(28)이 구리, 금, 니켈, 또는 구리, 금, 니켈 또는 이들의 조합들 중 하나 이상을 포함하는 여러 합금을 포함하여, 그러한 애플리케이션에 허용가능한 다른 금속들과 같은 고체 금속 재료로부터 형성된다.
도전성 요소들(28) 중 적어도 일부는 기판(12)의 제2 표면(16)에 노출된 도전성 패드들과 같은 상응하는 제2 도전성 요소들(40)에 상호접속될 수 있다. 그러한 상호접속은 도전성 요소들(28, 40)과 동일한 재료일 수 있는 도전성 금속과 같은 선상에 있을 수도 있고 도전성 요소들(28, 40)과 동일한 재료일 수 있는 도전성 금속으로 충전될 수 있는 기판(12) 내에 형성된 비아(via)들(41)을 사용하여 이루어질 수 있다. 선택적으로는, 도전성 요소들(40)이 기판(12) 상의 트레이스들에 의해 부가적으로 상호접속될 수 있다.
마이크로전자 어셈블리(10)는 도전성 요소들(28)의 패드들(30) 상에서와 같이 상기 도전성 요소들(28) 중 적어도 일부에 접합된 복수 개의 와이어 본드들(32)을 부가적으로 포함한다. 몇몇 예들에서는, 와이어 본드들(32)이 와이어, 예컨대 구리 또는 구리 합금, 금, 알루미늄, 또는 몇몇의 경우에 금 또는 팔라듐일 수 있는 다른 금속의 금속 피막 마감재 또는 층과 베이스 와이어 금속(base wire metal), 예컨대 구리, 구리 합금, 금 또는 알루미늄과의 조합으로 형성될 수 있다. 몇몇의 경우에, 상기 와이어는 10 마이크로미터 이상의 직경을 지닐 수 있으며, 좀더 구체적인 예들에서는 17 마이크로미터, 25 마이크로미터 이상, 예컨대 35 마이크로미터 또는 50 마이크로미터의 직경을 지닐 수 있다. 상기 마이크로전자 어셈블리(10)가 상기 마이크로전자 어셈블리에 대한 다수의 배선, 또는 입력 또는 출력 접속을 필요로 하는 경우에, 일 예로서 1000-2000개의 와이어 본드(32)가 존재할 수 있다.
와이어 본드들(32)은 와이어 본드들(32)의 에지 표면(37) 중 일부를 따라 상기 도전성 요소들(28)에 본딩된다. 그러한 본딩의 예들에는 스티치 본딩, 웨지 본딩 등등이 포함된다. 이하에서 좀더 구체적으로 기술되겠지만, 와이어 본딩 툴은 상기 와이어 본딩 툴의 캐필러리에서의 와이어 공급으로부터 상기 와이어의 스티치-본딩된 단부를 절단하는 동안 상기 와이어 본딩 툴의 캐필러리에서부터 도전성 요소(28)에 이르기까지 확장하는 와이어의 세그먼트를 스티치-본딩하는데 사용될 수 있다. 상기 와이어 본딩 툴은 와이어 본드를 형성하는 프로세스로부터 초래되는 (도시되지 않은) 마크를 상기 와이 본드들(32)의 팁 부근에 남겨둘 수 있다. 상기 마크는 상기 와이어 본드의 영역이 테이퍼져 있는 것을 나타낼 수 있으며 그리고/또는 볼-형상을 포함하는 임의의 기하학적 형상을 지닐 수 있다.
상기 와이어 본드들은 상기 와이어 본드들의 대응하는 "베이스들"(34)에서 상기 도전성 요소들(28)에 스티치-본딩된다. 이하에서는, 그러한 스티치-본딩된 와이어 본드(32)의 "베이스들"(34)이 상기 도전성 요소(28)와의 접합부를 형성하는 상기 와이어 본드의 부분을 언급한다. 변형적으로는, 와이어 본드들이 볼 본드들을 사용하여 상기 도전성 요소들 중 적어도 일부에 접합될 수 있으며, 이에 대한 예들은 전체 개시내용이 본원 명세서에 참조 병합되는 함께 계류 중에 있으며 일반 양도된 미국 특허출원에 기재되고 도시되어 있다.
본원 명세서에 기재되어 있는 바와 같이 에지 본드들을 여러 형태로 병합함으로써 도전성 요소들(28)이 "땜납 마스크 비-한정(non-solder-mask-defined; NSMD)" 타입 도전성 요소들이게 할 수 있다. 도전성 요소들에 대한 다른 타입의 접속, 예를 들면 땜납 볼들 따위를 사용하는 패키지들에서는, 상기 도전성 요소들이 땜납 마스크 한정형이다. 즉 상기 도전성 요소들은 땜납 마스크 재료 층 내에 형성된 개구부들 내에 노출된다. 그러한 구조에서는, 상기 땜납 마스크 층이 상기 도전성 요소들 상에 부분적으로 적층될 수도 있고 상기 땜납 마스크의 에지를 따라 사기 도전성 요소들과 접촉해 있을 수도 있다. 이와는 대조적으로, NSMD 도전성 요소는 땜납 마스크 층에 의해 접촉되지 않는 것이다. 예를 들면, 상기 도전성 요소는 땜납 마스크 층을 지니지 않는 기판의 표면상에 노출될 수도 있고 만약 존재하는 경우에는 상기 표면상의 땜납 마스크 층이 상기 도전성 요소로부터 일정 간격을 두고 떨어져 있는 에지들을 갖는 개구부를 지닐 수 있다. 그러한 NSMD 도전성 요소들은 또한 라운드 처리되지 않은 형상들로 형성될 수 있다. 땜납 마스크 한정 패드들은 종종 땜납 매스를 통해 요소에 본딩하는 데 사용되는 것으로 의도될 때 라운드 처리될 수 있고, 상기 땜납 매스는 그러한 표면상에 대체로 라운드 처리된 프로파일을 형성한다. 예를 들면 도전성 요소에 부착하도록 에지 본드를 사용하는 경우에, 본드 프로파일 자체는 라운드 처리되지 않는데, 이는 라운드 처리되지 않은 도전성 요소를 허용할 수 있다. 그러한 라운드 처리되지 않은 도전성 요소들은 예를 들면 타원형, 직사각형, 또는 라운드 처리된 모서리들을 지니는 직사각형 형상일 수 있다. 상기 라운드 처리되지 않은 도전성 요소들은 와이어 본드의 폭의 방향으로 짧고 상기 에지 본드를 수용하기 위해 상기 에지 본드의 방향으로 길도록 부가적으로 구성될 수 있다. 이는 상기 기판(12)의 레벨에서 미세한 피치를 허용할 수 있다. 일 예에서는, 상기 도전성 요소들(28)이 양 방향 모두에서 의도된 베이스(34)의 크기보다 대략 10% 내지 25% 클 수 있다. 이는 상기 베이스들(34)의 위치가 확인되게 하는 정확도의 변화들 및 본딩 프로세스의 변화들을 허용할 수 있다.
몇몇 실시 예들에서는, 스티치 본드의 형태로 이루어질 수 있는 위에 기술한 에지 본딩된 와이어 본드가 볼 본드와 결합하게 될 수 있다. 도 23a에 도시된 바와 같이, 볼 본드(1333)는 도전성 요소(1328) 상에 형성될 수 있으며 와이어 본드(1332)는 상기 에지 표면(1337)의 일 부분을 따라 볼 본드(1372)에 스티치 본딩되는 베이스(1338)를 통해 형성될 수 있다. 다른 일 예에서는, 상기 볼 본드의 일반적인 크기 및 배치가 참조 번호 1372'로 도시된 바와 같을 수 있다. 도 23b에 되시된 다른 일 변형 예에서는, 와이어 본드(1332)가 위에 기술한 바와 같이 예컨대 스티치 본딩에 의해 도전성 요소(1328)를 따라 에지 본딩될 수 있다. 그리고나서, 볼 본드(1373)는 와이어 본드(1334)의 베이스(1338) 상부에 형성될 수 있다. 일 예에서는, 상기 볼 본드의 크기 및 배치가 참조 번호 1373'로 도시된 바와 같을 수 있다. 상기 와이어 본드들(32) 각각은 그러한 와이어 본드의 베이스(34)로부터 떨어져 있으며 기판(12)으로부터 떨어져 있는 자유 단부(36)에 이르기까지 확장될 수 있다. 와이어 본드들(32)의 단부들(36)은 자유로운 것이라고 특징짓는데, 와이어 본드들(32)의 단부들(36)이 마이크로전자 요소(22) 또는 마이크로전자 요소(22)에 다시금 접속되는 마이크로전자 어셈블리(10) 내의 다른 어떤 도전성 특징들에 전기적으로 접속되어 있지도 않고 이와는 달리 마이크로전자 요소(22) 또는 마이크로전자 요소(22)에 다시금 접속되는 마이크로전자 어셈블리(10) 내의 다른 어떤 도전성 특징들에 접합해 있지도 않기 때문이다. 다시 말하면, 자유 단부들(36)은 땜납 볼 또는 본원 명세서에서 논의된 다른 특징들을 통한 어셈블리(10)의 외부에 있는 도전성 특징에 대한 직접적이거나 간접적인 전기 접속에 이용가능하다. 단부들(36)이 예를 들면 캡슐화 층(42)에 의해 미리 결정된 위치에 유지되거나 이와는 달리 다른 한 도전성 특징에 접합 또는 전기 접속된다는 사실은 그러한 어떤 특징도 마이크로전자 요소(22)에 전기 접속되지 않는 한 본원 명세서에 기술된 바와 같이 "자유로운" 것이 아니라는 것을 의미하는 것이 아니다. 이와는 반대로, 베이스(34)가 자유롭지 않은데, 그 이유는 본원 명세서에 기술된 바와 같이 마이크로전자 요소(22)에 직접적이든 간접적이든 전기 접속되어 있기 때문이다. 도 1에 도시된 바와 같이, 상기 와이어 본드들(32)의 베이스들(34)은 대응하는 도전성 요소들(28)과의 스티치-본드(또는 다른 에지-본드) 접합들에서 만곡되어 있다. 각각의 와이어 본드는 각각의 와이어 본드의 베이스(34) 및 그러한 와이어 본드의 단부(36) 간에 확장되어 있는 에지 표면(37)을 지닌다. 베이스(34)의 특정 크기 및 형상은 와이어 본드(32), 와이어 본드(32) 및 도전성 요소(28) 간의 원하는 접속 강도, 또는 와이어 본드(32)를 형성하는데 사용되는 특정 프로세스를 형성하는 사용되는 재료의 타입에 따라 변화할 수 있다. 변형적인 실시 예들이 가능한데, 이 경우에는 와이어 본드(32)가 와이어 본드(32)로부터 떨어져 확장되어 있는, 기판(12)의 제2 표면(16) 상에 노출된 도전성 요소들(40)에 추가적으로나 변형적으로 접합되어 있다.
특정 예에서는, 상기 와이어 본드들(32)의 제1 와이어 본드가 제1 신호 전위를 전달하기 위해 상기 기판상의 다른 회로에 적응, 다시 말하면 구성 또는 배치되거나, 또는 전기적으로 연결될 수 있고, 상기 와이어 본드들(32)의 제2 와이어 본드가 상기 제1 신호 전위와는 다른 제2 신호 전위를 동시에 전달하기 위해 그러한 방식으로 적응될 수 있다. 따라서, 도 1에서 볼 수 있는 바와 같은 마이크로전자 패키지가 에너지를 공급받을 경우에, 제1 및 제2 와이어 본드들이 서로 다른 제1 및 제2 신호 전위들을 동시에 전달할 수 있다.
와이어 본드(32)는 구리, 구리 합금 또는 금과 같은 도전성 재료로부터 이루어질 수 있다. 추가로, 와이어 본드들(32)이 예를 들면 구리 또는 알루미늄과 같은 도전성 재료의 코어 상에 도포된 피막을 통해, 구리 또는 알루미늄과 같은 도전성 재료의 코어로부터와 같이 재료들의 조합들로부터 이루어질 수 있다. 상기 피막은 알루미늄, 니켈 따위와 같은 제2 도전성 재료일 수 있다. 변형적으로는, 상기 피막이 절연 재킷과 같은 절연 재료일 수 있다.
특정 실시 예들에서는, 상기 와이어 본드들이 제1 금속 및 상기 제1 금속과는 다르고 상기 제1 금속상에 적층되는 제2 금속을 포함하는 금속 마감부의 코어를 지닐 수 있다. 예를 들면, 상기 와이어 본드들은 구리, 구리 합금, 알루미늄 또는 금의 제1 금속 코어를 지닐 수 있고 상기 금속 마감부는 팔라듐을 포함할 수 있다. 팔라듐은 구리와 같은 코어 금속의 산화물을 회피할 수 있으며, 이하에서 부가적으로 기술되겠지만 상기 와이어 본드들의 캡슐화되지 않은 부분들(39) 및 다른 구성요소 간의 땜납 접합들에서 금과 같은 땜납-가용성 금속의 확산을 방지하도록 확산 장벽으로서의 역할을 수행할 수 있다. 따라서, 한 실시 예에서는, 상기 와이어 본드들이 팔라듐-피복된 구리 와이어 또는 팔라듐-피복된 금 와이어로 형성될 수 있으며, 상기 팔라듐-피복된 구리 와이어 또는 팔라듐-피복된 금 와이어는 상기 와이어 본딩 툴의 캐필러리를 통해 공급될 수 있다.
한 실시 예에서는, 와이어 본드들(32)을 형성하는데 사용되는 와이어는 두께, 다시 말하면 대략 15 ㎛ 내지 150 ㎛의 와이어 길이를 가로지르는 치수의 두께를 지닐 수 있다. 대개는, 와이어 본드가 당 업계 알려져 있는 전문화된 장비를 사용하여 도전성 요소(28), 패드, 트레이스 따위와 같은 도전성 요소 상에 형성된다. 와이어 본드(32)의 자유 단부(36)는 일반적으로, 횡단면(end surface; 38)을 지닌다. 횡단면(38)은 복수 개의 와이어 본드들(32)의 대응하는 횡단면들(38)에 의해 형성된 어레이를 이루는 접점 중 적어도 일부분을 형성할 수 있다. 도 2에는 횡단면들(38)에 의해 형성된 그러한 접점들의 어레이에 대한 대표적인 패턴이 도시되어 있다. 그러한 어레이는 부위 어레이 구성으로 형성될 수 있으며, 이에 대한 변형 예들이 본원 명세서에 기술되어 있는 구조들을 사용하여 구현될 수 있다. 그러한 어레이는 상기 마이크로전자 어셈블리(10)를, 다른 한 마이크로전자 구조, 예컨대 인쇄 회로 보드(printed circuit board; PCB), 또는 다른 패키지 마이크로전자 요소들에 전기적으로 그리고 기계적으로 접속시키는데 사용될 수 있는데, 이에 대한 일 예가 도 6에 도시되어 있다. 그러한 적층 구조에서는, 와이어 본드들(32) 및 도전성 요소들(28, 40)이 다수의 전기 신호를 전달할 수 있는데, 각각의 전기 신호는 서로 다른 신호들이 단일의 적층을 이루는 서로 다른 마이크로전자 요소들에 의해 처리되는 것을 허용하도록 상이한 신호 전위를 지닌다. 땜납 매스들(52)은 예컨대 횡단면들(38)을 도전성 요소들(40)에 전기적으로 그리고 기계적으로 부착함으로써 그러한 적층을 이루는 마이크로전자 어셈블리들을 상호접속하는데 사용될 수 있다.
마이크로전자 어셈블리(10)는 유전체 재료로부터 형성된 캡슐화 층(42)을 부가적으로 포함한다. 도 1의 실시 예에서는, 캡슐화 층(42)이 기판(12)의 제1 표면(14)의 부분들 상에 형성되고 그러하지 않을 경우에 상기 기판(12)의 제1 표면(14)의 부분들은 마이크로전자 요소(22), 또는 도전성 요소들(28)에 의해 덮이지도 않고 마이크로전자 요소(22), 또는 도전성 요소들(28)에 의해 점유되지도 않는다. 마찬가지로, 캡슐화 층(42)은 도전성 요소들(28)의 패드(30)를 포함하는, 도전성 요소들(28)의 부분들 상에 형성되며, 그러하지 않은 경우에 도전성 요소들(28)의 패드(30)를 포함하는, 도전성 요소들(28)의 부분들은 와이어 본드들(32)에 의해 덮이지 않는다. 캡슐화 층(42)은 또한 마이크로전자 요소(22), 상기 베이스들(34)을 포함하는 와이어 본드들(32) 및 상기 와이어 본드들(32)의 에지 표면들(37)의 적어도 일부분을 실질적으로 덮을 수 있다. 와이어 본드들(32)의 일부분은 캡슐화 층(42)에 의해 덮이지 않은 채로 유지될 수 있는데, 이는 또한 캡슐화되지 않은 부분들(39)로서 언급될 수 있고, 그럼으로써 캡슐화 층(42) 외부에 위치해 있는 특징 또는 요소에 대한 전기 접속에 와이어 본드가 이용가능하게 된다. 한 실시 예에서는, 와이어 본드들(32)의 횡단면들(38)이 캡슐화 층(42)의 주 표면(44) 내에서 캡슐화 층(42)에 의해 덮이지 않은 채로 유지된다. 다른 실시 예들이 가능한데, 이 경우에는 에지 표면(37)의 일부분이 횡단면(38)을 지니는 것에 추가하여 또는 횡단면(38)을 지니는 것에 대한 변형 예로서 캡슐화 층(42)에 의해 덮이지 않게 된다. 다시 말하면, 캡슐화 층(42)은 횡단면들(38), 에지 표면들(37) 또는 이 2가지 표면의 결합들과 같은 와이어 본드들(36)의 일부분을 제외하고 제1 표면(14)으로부터 그리고 제1 표면(14) 위에 있는 마이크로전자 어셈블리(10) 모두를 덮을 수 있다. 상기 도면들에 도시된 실시 예들에서는, 캡슐화 층(42)의 주 표면(44)과 같은 표면이 기판(12)의 제1 표면(14)으로부터 마이크로전자 요소(22)를 덮기에 충분히 큰 거리를 두고 일정 간격으로 떨어져 있을 수 있다. 따라서, 와이어 본드들(32)의 단부들(38)이 표면(44)과 수평을 이루게 되는 마이크로전자 어셈블리(10)의 실시 예들은 상기 마이크로전자 요소(22)보다 긴 와이어 본드들(32), 및 플립 칩 접속을 위한 임의의 하부에 배치된 땜납 범프들을 포함하게 된다. 그러나 캡슐화 층(42)을 위한 다른 구성들이 가능하다. 예를 들면, 상기 캡슐화 층은 높이들이 가변적인 다수의 표면들을 지닐 수 있다. 그러한 구성에서는, 단부들(38)이 배치되어 있는 표면(44)은 마이크로전자 요소(22)의 위치가 결정되는 상방으로 향하는 표면보다 높거나 낮을 수 있다.
캡슐화 층(42)은 마이크로전자 어셈블리(10) 내의 다른 요소들, 특히 와이어 본드들(32)을 보호하는 역할을 한다. 이는 마이크로전자 어셈블리를 테스트함으로써 또는 다른 마이크로전자 구조들에 대한 이송 또는 어셈블리 동안 손상을 받을 가능성이 더 적은, 더 견고한 구조를 허용한다. 캡슐화 층(42)은 개시내용이 본원 명세서에 참조 병합되는 미국 특허출원 공개 제2010/0232129호에 기술된 것과 같은 절연 특성들을 지니는 유전체 재료로부터 형성될 수 있다.
도 3에는 와이어 본드들(132)의 대응하는 베이스들(34) 상에 직접 배치되어 있지 않은 단부들(136)을 갖는 본드들(132)을 지니는 마이크로전자 어셈블리(110)의 한 실시 예가 도시되어 있다. 다시 말하면, 실질적으로 한 면을 정의하도록 2개의 횡 방향으로 확장하는 것으로 기판(112)의 제1 표면(114)을 고려해 보면, 상기 와이어 본드들(132)의 적어도 하나의 와이어 본드 또는 단부(136)는 베이스(134)의 상응하는 횡 방향 위치로부터 이러한 횡 방향들 중 적어도 하나의 횡 방향으로 변위하게 된다. 도 3에 도시된 바와 같이, 와이어 본드들(132)은 도 1의 실시 예에서와 같이 와이어 본드들(132)의 길이방향 축을 따라 실질적으로 일직선을 이루고 있을 수 있으며, 상기 길이방향 축은 기판(112)의 제1 표면(114)에 대하여 소정의 각도(146)로 각이 져 있다. 비록 도 3의 단면도에서만 제1 표면(146)에 대해 수직인 제1 면을 통한 각도(146)가 도시되어 있지만, 와이어 본드(132)는 또한 제1 면 및 제1 표면(114) 양자 모두에 대하여 수직인 다른 한 면에서 제1 표면(114)에 대하여 각이 져 있을 수 있다. 그러한 각도는 각도(146)와 실질적으로 동일할 수도 있고 각도(146)와는 다를 수 있다. 다시 말하면 베이스(134)에 대한 단부(136)의 변위는 2개의 횡 방향으로 이루어질 수 있으며 그러한 방향들 각각으로 동일하거나 다른 거리 만큼 이루어질 수 있다.
한 실시 예에서는, 와이어 본드들(132)의 여러 와이어 본드들(132)이 상기 어셈블리(110) 전반에 걸쳐 서로 다른 방향들로 그리고 서로 다른 양들만큼 변위될 수 있다. 그러한 구조는 어셈블리(110)가 기판(12)의 레벨에 비하여 표면(144)의 레벨 상에서 다르게 구성되는 어레이를 지니는 것을 허용한다. 예를 들면, 어레이는 적은 전체 부위를 덮을 수도 있고 기판(112)의 제1 표면(114)에 비하여 표면(144) 상에서 작은 피치를 지닐 수도 있다. 더욱이, 일부 와이어 본드들(132)은 서로 다른 크기들의 패키지 마이크로전자 요소들의 적층 구조를 수용하도록 마이크로전자 요소(122) 상에 배치되어 있는 단부들(138)을 지닐 수 있다. 다른 일 예에서는, 한 와이어 본드의 단부가 제2 와이어 본드의 베이스보다 실질적으로 높게 배치되도록 와이어 본드들(132)이 구성되고, 상기 제2 와이어 본드의 단부는 다른 부분에 배치된다. 그러한 구조는 제2 표면(116) 상의 상응하는 접점 어레이의 위치에 비하여 접점들의 어레이 내에서의 한 접점 횡단면(136)의 상대적 위치를 변경하는 것으로 언급될 수 있다. 도 8에 도시된 다른 일 예에서는, 본드 와이어들(132)이 다른 한 와이어 본드(134B)의 베이스(134B)보다 실질적으로 높게 배치되도록 와이어 본드들(132)이 구성될 수 있으며, 그러한 와이어 본드(134B)의 단부(132B)는 다른 부분에 배치된다. 그러한 구조는 제2 표면(116) 상의 상응하는 접점 어레이의 위치에 비하여 접점들의 어레이 내에서 접점 횡단면(136)의 상대적인 위치를 변경하는 것으로 언급될 수 있다. 그러한 어레이 내에서는, 상기 접점 횡단면들의 상대적인 위치들이 마이크로전자 어셈블리의 애플리케이션 또는 다른 요건들에 의존하여, 필요에 따라 변경 또는 변화될 수 있다. 도 4에는 베이스들(234)에 대해 변위된 횡 방향들로 단부들(236)을 갖는 와이어 본드들(232)을 지니는 마이크로전자 부속 어셈블리 (210)의 부가적인 실시 예가 도시되어 있다. 도 4의 실시 예에서는, 상기 와이어 본드들(132)이 내부에 만곡된 부분(248)을 포함시킴으로써 이러한 횡 방향 변위를 이룬다. 만곡된 부분(248)은 상기 와이어 본드 형성 프로세스 동안 추가 단계에서 형성될 수 있으며 예를 들면 상기 와이어 부분이 원하는 길이로 연장되는 동안에 이루어질 수 있다. 이러한 단계는 단일 기계의 사용을 포함할 수 있는, 이용가능한 와이어-본딩 장비를 사용하여 수행될 수 있다.
만곡된 부분(248)은 상기 와이어 본드들(232)의 단부들(236)의 원하는 부분들을 이루기 위해 필요에 따라 다양한 형상을 채용할 수 있다. 예를 들면, 만곡된 부분들(248)은 도 4에 도시된 것과 같은 다양한 형상들 또는 (도 5에 도시된 것과 같은) 유연한 형태의 S자-곡선으로서 형성될 수 있다. 추가로, 만곡된 부분(248)은 단부(236)보다는 베이스(234)에 인접 배치될 수도 있고 이에 대한 역도 성립한다. 만곡된 부분(248)은 또한 나선 또는 루프 형태로 이루어질 수도 있고 다수의 방향을 이루거나 서로 다른 형상들 또는 캐릭터들을 갖는 곡선들을 포함하는 복합체일 수도 있다.
도 26에 도시된 부가적인 예에서는, 상기 베이스들(134)이 제1 패턴의 피치를 지니는 제1 패턴으로 배치되도록 상기 와이어 본드들(132)이 구성될 수 있다. 횡단면들(138)을 포함하는 상기 와이어 본드들(132)의 캡슐화되지 않은 부분들(139)이 상기 복수 개의 베이스들(134)의 인접한 베이스들, 결과적으로는 상기 베이스들이 접합하게 되는 도전성 요소들(128) 간의 최소 피치보다 큰 캡슐화 층의 표면(44)에서 노출된 와이어 본드들(32)의 인접한 캡슐화되지 않은 부분들(38) 간의 최소 피치를 지니는 패턴으로 위치에 따라 배치될 수 있도록 상기 와이어 본드들(132)이 구성될 수 있다. 이를 이루기 위해, 상기 와이어 본드들은 도 26에 도시된 바와 같은 도전성 요소들의 정규 방향에 대한 하나 이상의 각도들로 확장하는 부분들을 포함할 수 있다. 다른 일 예에서는, 상기 와이어 본드들은 예를 들면 도 4에 도시된 바와 같이 만곡될 수 있고, 그럼으로써 상기 단부들(238)이 위에서 논의한 바와 같이 상기 베이스들(134)로부터의 하나 이상의 횡 방향들로 변위하게 된다. 도 26에 부가적으로 도시된 바와 같이, 상기 도전성 요소들(128) 및 상기 단부들(138)은 대응하는 행들 또는 열들로 배치될 수 있으며 횡단면들(138)이 접합하게 되는 상기 기판상의 대응하는 도전성 요소들로부터, 단부들의 한 행에서와 같은 몇몇 위치들에서의 횡단면들(138)의 횡 방향 변위는 다른 위치들에 있는 캡슐화되지 않은 부분들이 접속하게 되는 대응하는 도전성 요소들로부터 다른 위치들에 있는 캡슐화되지 않은 부분들의 횡 방향 변위보다 클 수 있다. 이를 이루기 위해, 상기 와이어 본드들(132)은 예를 들면 상기 기판(112)의 표면(116)에 대하여 서로 다른 각도들(146A)을 이룰 수 있다.
도 5a에는 베이스들(334) 및 단부들(336) 간의 다양한 상대적인 횡 방향 변위로 이끄는 다양한 형상을 지니는 와이어 본드들(332)의 조합을 지니는 마이크로전자 패키지들(310)의 대표적인 부가 실시 예가 도시되어 있다. 와이어 본드들(332A) 중 몇몇 와이어 본드들은 상기 와이어 본드들의 대응하는 베이스들(334A)보다 높게 배치된 단부들(336A)과 실질적으로 일직선을 이루고, 다른 와이어 본드들(332B)은 단부(336B) 및 베이스(334B) 간의 다소 약간 상대적인 횡 방향 변위로 이끄는 감지하기 힘든 만곡된 부분(348B)을 포함한다. 더욱이, 몇몇 와이어 본드들(332C)은 단부(336C)가 상대적인 베이스들(334C)로부터 단부들(334B)의 거리보다 큰 거리로 횡 방향으로 변위되게 하는 스위핑 형상(sweeping shape)을 지는 만곡된 부분(348C)을 포함한다. 도 5에는 상응하는 표면-레벨 어레이의 서로 다른 행들로 배치되어 있는 기판-레벨 어레이 및 단부들(336Ci, 336Cii)의 동일한 행들로 배치되어 있는 베이스들(334Ci, 334Cii)을 지니는 그러한 와이어 본드들(332Ci, 332Cii)의 대표적인 한 쌍이 또한 도시되어 있다. 몇몇의 경우에, 상기 와이어 본드들(332Ci, 332Cii)의 만곡부들의 반경은 상기 와이어 본드들의 곡선들이 연속으로 나타날 수 있도록 클 수 있다. 다른 경우에는, 상기 만곡부들의 반경이 비교적 작을 수 있으며 상기 와이어 본드들은 심지어 상기 와이어 본드들의 만곡부들 간에 일직선 부분들 또는 비교적 일직선 부분들을 지닐 수 있다. 더욱이, 몇몇의 경우에, 상기 와이어 본드들의 캡슐화되지 않은 부분들은 상기 기판의 접점들(328) 간의 적어도 하나의 최소 피치만큼 상기 와이어 본드들의 베이스들로부터 변위될 수 있다. 다른 경우에는, 상기 와이어 본드들의 캡슐화되지 않은 부분들이 적어도 200 마이크로미터만큼 상기 와이어 본드들의 베이스들로부터 변위될 수 있다.
와이어 본드(332D)의 측면(47) 상에 캡슐화 층(342)에 의해 덮이지 않도록 구성되어 있는 와이어 본드(332D)의 부가적인 변형 예가 도시되어 있다. 그러나, 자유 단부(336D)가 덮이지 않은 것으로 도시된 실시 예에서는, 에지 표면(337D)의 일부분이 캡슐화 층(342)에 의해 추가로나 또는 변형적으로 덮이지 않을 수 있다. 그러한 구조는 적합한 특징에 대한 전기적 접속에 의해 마이크로전자 어셈블리(10)의 접지화 또는 마이크로전자 어셈블리(310)에 측 방향으로 배치된 다른 특징들에 대한 기계적 또는 전기적 접속용으로 사용될 수 있다. 추가로, 도 5에는 주 표면(342)보다 기판(12)에 인접 배치되어 있는 요부 표면(345)을 한정하도록 에칭되어 제거되었거나 또는 몰딩되었거나, 이와는 달리 형성되었던 캡슐화 층(342)의 부위가 도시되어 있다. 와이어 본드(332A)와 같은 하나 이상의 와이어 본드들은 요부 표면(345)을 따른 부위 내에 덮여 있지 않을 수 있다. 도 5에 도시된 대표적인 실시 예에서는, 횡단면(338A) 및 에지 표면(337A)의 일부분이 캡슐화 층(342)에 의해 덮여 있지 않다. 그러한 구조는 상기 땜납이 에지 표면(337A)을 따라 위킹(wicking)하고 횡단면(338)에 접합하는 것 외에도 에지 표면(337A)에 접합하는 것을 허용함으로써 예컨대 땜납 볼 따위에 의한 다른 한 도전성 요소에 대한 접속을 제공할 수 있다. 횡단면들이 캡슐화 층(342)의 다른 어떤 표면들에 대해 도 5에 도시된 요부(345) 또는 다른 구조들과 실질적으로 수평을 이루게 되는 것들을 포함하여, 와이어 본드의 일부분이 요부 표면(345)을 따라 캡슐화 층(342)에 의해 덮이지 않을 수 있는 다른 구조들이 가능하다.
마찬가지로, 와이어 본드(332D)의 일부분이 표면(347)과 함께 캡슐화 층(342)에 의해 덮이지 않게 되는 다른 구조들은 상기 캡슐화 층의 주 표면의 변형 예들에 대해 본원 명세서의 다른 부분에 논의한 것들과 유사할 수 있다.
도 5a에는 마이크로전자 요소(350)가 마이크로전자 요소(322) 상에 페이스업(face-up) 방식으로 적층되는 대표적인 구조에서 2개의 마이크로전자 요소들(322, 350)을 지니는 마이크로전자 어셈블리(310)가 부가적으로 도시되어 있다. 이러한 구조에서는, 리드(lead)들(324)이 기판(312) 상의 도전성 특징들에 마이크로전자 요소(322)를 전기적으로 접속하는데 사용된다. 여러 리드가 마이크로전자 어셈블리(310)의 다른 여러 특징들에 마이크로 전자 요소(350)를 전기적으로 접속하는데 사용된다. 예를 들면, 리드(380)는 기판(312)의 도전성 특징들에 마이크로전자 요소(350)를 전기적으로 접속하고, 리드(382)는 마이크로전자 요소(322)에 마이크로전자 요소(350)를 전기적으로 접속한다. 더욱이, 와이어 본드들(332) 중 여러 와이어 본드와 구조적인 면에서 유사할 수 있는 와이어 본드(384)는 마이크로전자 요소(350)에 전기적으로 접속되는 캡슐화 층(342)의 표면(344) 상에 접점 표면(386)을 형성하는데 사용된다. 이는 위의 캡슐화 층(342)으로부터의 마이크로전자 요소(350)에 다른 한 마이크로전자 어셈블리의 특징을 직접 전기적으로 접속하는데 사용될 수 있다. 그러한 마이크로전자 요소가 상기 마이크로전자 요소 상에 부착되는 제2 마이크로전자 요소(350) 없이 존재하는 경우를 포함하여, 마이크로전자 요소(322)에 접속되는 그러한 리드가 또한 포함될 수 있을 것이다. 예를 들면 캡슐화 층(342)의 표면(344)에서부터 리드(380)를 따른 지점에 이르기까지 확장하게 되는 개구부(도시되지 않음)가 캡슐화 층(432) 내에 형성됨으로써, 표면(344) 외부에 위치해 있는 요소에 의한 리드(380)에 대한 전기적 접속을 위한 리드(380)에 대한 액세스를 제공할 수 있게 된다. 예컨대 와이어 본드들(332C)을 통해 상기 와이어 본드들(332C)의 단부들(336C)로부터 떨어져 있는 지점에 있는 다른 리드들 또는 와이어 본드들(332) 중 어느 하나 상에 유사한 개구부가 형성될 수 있다. 그러한 실시 예에서는, 단부들(336C)이 표면(344) 하부에 배치될 수 있으며, 그에 대한 전기적 접속을 위한 유일한 액세스를 상기 개구부가 제공한다.
도 27a - 도 27c에는 다수의 마이크로전자 요소를 지니는 마이크로전자 패키지들에 대한 추가 구조들이 도시되어 있다. 이러한 구조들은 예를 들면 도 5에 도시된 와이어 본드 구조들과 관련지어 그리고 이하에서 부연하여 논의되는 도 6의 적층된 패키지 구조에서 사용될 수 있다. 특히, 도 27a에는 하부 마이크로전자 요소(1622)가 기판(1612)의 표면(1614) 상의 도전성 요소들(1628)에 본딩된 플립-칩인 구조가 도시되어 있다. 제2 마이크로전자 요소(1650)는 상기 제1 마이크로전자 요소(1622) 상에 적층될 수 있으며 예컨대 와이어 본드들(1688)을 통해 상기 기판상의 추가적인 도전성 요소들(1628)에 페이스-업 방식으로 접속될 수 있다. 도 27b에는 제1 마이크로전자 요소(1722)가 표면(1714) 상에 페이스-업 방식으로 탑재되며 와이어 본드들(1788)을 통해 도전성 요소들(1728)에 접속되는 구조가 도시되어 있다. 제2 마이크로전자 요소(1750)는 상기 제1 마이크로전자 요소(1722)의 정면상의 상응하는 접점들에 접합되어 있는 제2 마이크로전자 요소(1750)의 한 세트의 접점들을 통해 상기 기판으로부터 떨어져 있는 상기 제1 마이크로전자 요소(1722)의 면에 있는 상응하는 접점들에 접합되어 있는, 한 면에 노출된 접점들을 지닐 수 있다. 상기 제2 마이크로전자 요소의 상응하는 접점들에 접합되어 있는 상기 제1 마이크로전자 요소(1722)의 이러한 접점들은 다시금 상기 제1 마이크로전자 요소(1722)의 회로 패턴들을 통해 접속될 수 있으며 와이어 본드들(1788)에 의해 기판(1712) 상의 도전성 요소들(1728)에 접속될 수 있다.
도 27c에는 제1 및 제2 마이크로전자 요소들(1822, 1850)이 기판(1812)의 표면(1814)을 따른 방향으로 서로 일정한 간격을 두고 떨어져 있는 예가 도시되어 있다. 상기 마이크로전자 요소들(및 추가의 마이크로전자 요소들) 중 하나 또는 양자 모두는 본원 명세서에 기술된 페이스-업 또는 플립-칩 구성들로 탑재될 수 있다. 더욱이, 그러한 구조에서 채용되는 마이크로전자 요소들 중 어느 하나는 상기 마이크로전자 요소들이 전기적으로 접속되어 있는 대응하는 도전성 요소들(1828)을 전기적으로 접속하는, 그러한 마이크로전자 요소들 중 하나 또는 양자 모두 상에 있는 회로 패턴들 또는 상기 기판상에 있는 회로 패턴들 또는 상기 기판 양측 상에 있는 회로 패턴들을 통해 서로 접속될 수 있다.
도 5b에는 제2 도전성 요소(43)가 상기 캡슐화 층(42)의 표면(44)에 노출되어 있거나 상기 캡슐화 층(42)의 표면(44) 상에 돌출해 있는 와이어 본드의 캡슐화되지 않은 부분(39)과 접촉하여 형성될 수 있으며, 상기 제2 도전성 요소가 상기 제1 도전성 요소(28)와 접촉하지 않는(도 1), 위에 기술한 실시 예들의 변형 예에 따른 구조가 부가적으로 예시되어 있다. 도 5b에서 볼 수 있는 바와 같은 한 실시 예에서는, 상기 제2 도전성 요소가 본딩 금속과 접합하거나 또는 본딩 금속에 대한 구성요소의 본딩 재료와 접합하기 위한 표면을 제공할 수 있는 캡슐화 층의 표면(44) 상에 확장되는 패드(45)를 포함할 수 있다.
변형적으로는, 도 5c에서 볼 수 있는 바와 같이, 상기 제2 도전성 요소(48)는 와이어 본드의 캡슐화되지 않은 부분(39) 상에 선택적으로 형성된 금속 마감부일 수 있다. 어느 경우든 간에, 일 예서는 상기 제2 도전성 요소(43, 또는 48)가 상기 와이어 본드의 캡슐화되지 않은 부분과 접촉하고 상기 와이어 본드의 코어 상에 적층하게 되는 니켈 층, 및 상기 니켈 층 상에 적층하게 되는 금 또는 은 층의 도금에 의해 형성될 수 있다. 다른 일 예에서는, 상기 제2 도전성 요소가 본질적으로 단일 금속으로 이루어지는 모놀리식 금속 층일 수 있다. 일 예에서는, 상기 단일 금속 층이 니켈, 금, 구리, 팔라듐 또는 은일 수 있다. 다른 일 예이서는, 상기 제2 도전성 요소(43 또는 48)는 상기 와이어 본드의 캡슐화되지 않은 부분(29)과 접촉하는 도전성 페이스트를 포함할 수도 있고 상기 와이어 본드의 캡슐화되지 않은 부분(29)과 접촉하는 도전성 페이스트로 형성될 수도 있다. 예를 들면, 스텐실링(stenciling), 분배, 스크린 인쇄, 제어 분사, 예컨대 잉크젯 인쇄와 유사한 프로세스, 또는 트랜스퍼 몰딩은 상기 와이어 본드들의 캡슐화되지 않은 부분들(39) 상에 제2 도전성 요소들(43 또는 48)을 형성하는데 사용될 수 있다.
도 5d에는 도전성 요소들(43, 48)에 대해 위에서 기술한 바와 같은 금속 또는 다른 도전성 재료로 형성될 수 있는 제2 도전성 요소(43D)가 부가적으로 예시되어 있는데, 이 경우에 상기 제2 도전성 요소(43D)는 상기 캡슐화 층(42)의 외부 표면(44) 내로 확장되어 있는 개구부(49) 내에 적어도 부분적으로 형성된다. 일 예에서는, 상기 개구부(49)가 하부에 와이어 본드의 일부분을 동시에 노출한 후에 노출된 와이어 본드의 일부분이 상기 와이어 본드의 캡슐화되지 않은 부분이 되게 하도록 캡슐화 층을 경화 또는 일부 경화한 다음에 캡슐화 층의 일부를 제거함으로써 형성될 수 있다. 예를 들면, 상기 개구부(49)는 레이저 애블레이션(laser ablation), 에칭에 의해 형성될 수 있다. 다른 일 예에서는, 가용성 재료가 상기 캡슐화 층을 형성하기 전에 상기 개구부의 위치에 사전-배치될 수 있으며 상기 사전-배치된 재료가 상기 캡슐화 층을 형성하여 상기 개구부를 형성한 후에 제거될 수 있다.
부가적인 예에서는, 도 24a - 도 24b에서 볼 수 있는 바와 같이, 다수의 와이어 본드들(1432)이 단일의 도전성 요소(1428)와 접합된 베이스들을 지닐 수 있다. 그러한 와이어 본드(1432)들의 그룹은 도전성 요소(1428)와의 전기적 접속을 위해 상기 캡슐화 층(1442)을 통해 추가의 접속 지점들을 이루는데 사용될 수 있다. 캡슐화 층(1442)의 표면(1444) 상에서 부위, 예를 들면 도전성 요소(1428) 자체의 크기에 대한 부위 또는 상기 와이어 본드(1492) 그룹과의 외부 접속을 이루기 위해 본딩 매스의 의도된 크기를 근사화하는 다른 부위에 일반적으로 접합된 와이어 본드들(1432)이 함께 그룹화될 수 있다. 도시된 바와 같이, 그러한 와이어 본드들(1432)은 위에 기술한 바와 같이 도전성 요소(1428) 상에 볼-본딩(도 24a) 또는 에지 본딩(도 24b)될 수도 있고, 도 23a 또는 도 23b 또는 도 23a 및 도 23b 양자모두에 대해 위에 기술한 바와 같이 상기 도전성 요소에 본딩될 수도 있다.
도 25a 및 도 25b에 도시된 바와 같이, 볼-본딩된 와이어 본드들(1532)은 상기 도전성 요소들(1528) 중 적어도 일부 도전성 요소들 상에 스터드 범프(stud bump)들로서 형성될 수 있다. 본원 명세서에서 기술되는 바와 같이, 스터드 범프는 상기 베이스(1534) 및 상기 횡단면(1538) 간에 확장되어 있는 와이어의 세그먼트가 상기 볼-본딩된 베이스(1534)의 직경의 많아야 300%의 길이를 지니는 볼-본딩된 와이어 본드이다. 다른 실시 예들에서와 같이, 상기 횡단면(1538) 및 선택적으로는 상기 스터드 범프의 에지 표면(1537)의 일부분은 상기 캡슐화 층(1542)에 의해 캡슐화되지 않을 수 있다. 도 25b에 도시된 바와 같이, 스터드 범프(1532A)는 본질적으로 2개의 볼 본드들로 이루어진 와이어 본드(1532)의 베이스(1534)를 형성하도록 다른 한 스터드 범프(1532B)의 상부 측 상에 형성될 수 있으며 상기 2개의 볼 본드는 상기 와이어 본드(1532)의 베이스(1534)에서부터 상기 캡슐화 층(1542)의 표면(1544)에 이르기까지 다른 한 스터드 범프(1532B)의 상부 상에 형성될 수 있다. 그러한 와이어 본드들(1532)은 예를 들면 본 개시내용의 다른 부분에서 기술되어 있는 와이어 본드들보다 낮은 높이를 지닐 수 있다. 따라서, 상기 캡슐화 층은 예를 들면 상기 마이크로전자 요소(1522) 상에 적층되는 부위를 이루는 주 표면(major surface; 1544) 및 상기 주 표면(1544)의 높이보다 낮은 높이에서 상기 기판(1512)의 표면(1514) 상으로 이격된 부 표면(minor surface; 1545)을 포함할 수 있다. 그러한 구조들은 또한 정렬 특징들을 형성하고 그리고 본원 명세서에 개시된 스터드 범프 타입의 와이어 본드들과 아울러 다른 타입들의 와이어 본드들을 채용하는 패키지의 전체 높이를 줄이면서, 다른 한 마이크로전자 패키지(1588) 상의 접접들(1543)을 가지고 상기 와이어 본드들(1532)의 캡슐화되지 않은 부분들(1539)을 접속할 수 있는 도전성 매스들(1552)을 수용하는데 사용될 수 있다.
도 6에는 마이크로전자 어셈블리들(410, 488)의 적층된 패키지가 도시되어 있다. 그러한 구조에서는, 땜납 매스들(452)이 어셈블리(410)의 횡단면들(438)을 어셈블리(488)의 도전성 요소들(440)에 전기적으로 그리고 기계적으로 접속시켜 준다. 적층된 패키지는 추가 어셈블리들을 포함할 수 있으며 전자 기기에서 사용하기 위해 PCB(490) 따위 상의 접점들(492)에 궁극적으로 부착될 수 있다. 그러한 적층 구조에서는, 와이어 본드들(432) 및 도전성 요소들(430)이 다수의 전기 신호를 전달할 수 있으며 각각의 전기 신호는 단일 적층으로 마이크로전자 요소(422) 또는 마이크로전자 요소(489)와 같은 서로 다른 마이크로전자 요소들에 의해 서로 다른 신호들이 처리되는 것을 허용하도록 상이한 신호 전위를 지닌다.
도 6의 대표적인 구조에서는, 상기 와이어 본드들(432)의 단부들(436) 중 적어도 일부가 상기 마이크로전자 요소(422)의 주 표면(424) 상에 적층되는 부위 내로 확장된다. 그러한 부위는 마이크로전자 요소(422)의 외주면에 의해 정의될 수 있으며 상기 마이크로전자 요소(422)로부터 상방으로 확장되어 있다. 그러한 구성의 일 예는 와이어 본드(432)가 상기 마이크로전자 요소(422)의 정면(425)에서 기판(412)에 본딩된 플립-칩인, 상기 마이크로전자 요소의 배면인 주 표면상에 적층되는, 도 18의 기판(412)의 제1 표면(414)을 향해 대면하는 뷰로부터 도시되어 있다. 다른 한 구성(도 5)에서는, 상기 마이크로전자 요소(422)가 상기 기판에 페이스-업 방식으로 탑재될 수 있으며, 그 정면(325)은 상기 기판(312)으로부터 떨어진 상태로 대면하고 적어도 하나의 와이어 본드(336)는 마이크로전자 요소(322)의 정면 상에 적층되어 있다. 일 실시예에서는, 그러한 와이어 본드(336)가 마이크로전자 요소(322)와 전기적으로 접속되어 있지 않다. 기판(312)에 본딩된 와이어 본드(336)는 또한 마이크로전자 요소(350)의 정면 또는 배면 상에 적층되어 있을 수 있다. 도 7에 도시된 마이크로전자 어셈블리(410)의 실시 예는 도전성 요소들(428)이 제1 어레이를 형성하는 패턴으로 배치되도록 이루어져 있으며 이 경우에 상기 도전성 요소들(428)은 마이크로전자 요소(422)를 에워싸는 행들 및 열들로 이루어져 있고 개별 도전성 요소들(428) 간의 미리 결정된 피치를 지닐 수 있다. 상기 와이어 본드들(432)의 대응하는 베이스들(434)이 상기 도전성 요소들(428)에 의해 개시된 바와 같이 상기 제1 어레이의 패턴을 따르도록 와이어 본드들(432)이 상기 도전성 요소들(428)에 접합된다. 그러나, 와이어 본드들(432)의 대응하는 단부들(436)이 제2 어레이 구성에 따른 상이한 방식으로 배치될 수 있도록 와이어 본드들(432)이 구성되어 있다. 도시된 실시 예에서는 상기 제2 어레이의 피치가 상기 제1 어레이의 피치와 다를 수 있으며, 몇몇의 경우에는 상기 제1 어레이의 피치보다 미세할 수 있다. 그러나, 상기 제2 어레이의 피치가 상기 제1 어레이의 피치보다 크거나, 상기 도전성 요소들(428)이 미리 결정된 어레이로 배치되어 있지 않고 상기 와이어 본드들의 단부들(436)이 미리 결정된 어레이로 배치되어 있는 경우에, 다른 실시 예들이 가능하다. 더군다나, 도전성 요소들(428)은 기판(412) 전반에 걸쳐 배치된 어레이들의 집합들로 이루어질 수 있으며 와이어 본드들(432)은 단부들(436)이 서로 다른 어레이들의 집합들로 이루어지거나 단일의 어레이로 이루어지도록 구성될 수 있다.
도 6에는 마이크로전자 요소(422)의 표면을 따라 확장되어 있는 절연 층(421)이 부가적으로 도시되어 있다. 절연 층(421)은 상기 와이어 본드들을 형성하기 이전에 유전체 또는 다른 절연 재료로부터 형성될 수 있다. 상기 절연 층(421)은 마이크로전자 요소에 이르는 와이어 본드들(423) 중 어느 하나와 접촉 상태에 있는 것으로부터 마이크로전자 요소를 보호할 수 있다. 특히, 절연 층(421)은 와이어 본드들 간의 전기 단락 회로 및 와이어 본드 및 상기 마이크로전자 요소(422) 간의 단락 회로를 회피할 수 있다. 이러한 방식으로, 상기 절연 층(421)은 와이어 본드(432) 및 상기 마이크로전자 요소(422) 간의 의도되지 않은 전기적 접촉에 기인한 고장 또는 아마도 손상을 회피하는 데 도움을 줄 수 있다.
도 6 및 도 7에 도시된 와이어 본드 구성은 예를 들면 마이크로전자 어셈블리(488) 및 마이크로전자 요소(422)가 달리 허용하지 않는 특정한 예들에서 마이크로전자 어셈블리(410)가 마이크로어셈블리(488)와 같은 다른 한 마이크로전자 어셈블리와 접속하는 것을 허용할 수 있다. 도 6의 실시 예에서는, 상기 접점 패드들(440) 중 일부가 상기 마이크로전자 요소(422)의 정면 또는 배면(424)의 부위보다 작은 부위 내에서 어레이를 이루도록 마이크로전자 어셈블리가 크기에 따라 분류된다. 필라(pillar)들과 같은 실질적으로 수직인 도전성 특징들을 지니는 마이크로전자 어셈블리에서는, 와이어 본드들(432) 대신에 도전성 요소들(428) 및 패드들(440) 간의 직접적인 접속이 가능하지 않게 된다. 그러나, 도 6에 도시된 바와 같이, 적절하게 구성된 만곡된 부분들(448)을 지니는 와이어 본드들(432)은 마이크로전자 어셈블리(410) 및 마이크로전자 조립체(488) 간의 필요한 전자 접속들을 이루도록 적절한 위치들에서 단부들(436)을 지닐 수 있다. 그러한 구조는 적층 패키지를 이루는데 사용될 수 있는데, 이 경우에 마이크로전자 어셈블리(418)는 예를 들면 사전에 결정된 패드 어레이를 지니는 DRAM 칩 따위이고 마이크로전자 요소(422)는 DRAM 칩을 제어하도록 구성된 논리 칩이다. 이는 단일 타입의 DRAM 칩이 상기 DRAM 칩보다 큰 것들을 포함하여 가변 크기들을 지니는 여러 다른 논리 칩과 함께 사용되는 것을 허용할 수 있다. 변형적인 실시 예에서는, 마이크로전자 패키지(410)가 다른 한 구성으로 인쇄 회로 보드(490) 상에 탑재될 수 있는데, 이 경우에는 와이어 본드들(432)의 캡슐화되지 않은 표면들(436)이 회로 보드(490)의 패드들(492)에 전기적으로 접속되어 있다. 더욱이, 그러한 실시 예에서는, 수정된 버전의 패키지(488)와 같은 다른 한 마이크로전자 패키지는 패드들(440)에 접합되는 땜납 볼들(452)에 의해 패키지(410) 상에 탑재될 수 있다.
도 9 및 도 10에는 와이어 본드들(532)이 리드-프레임 구조상에 형성되어 있는 마이크로전자 어셈블리(510)의 부가적인 실시 예가 도시되어 있다. 리드 프레임의 예들은 개시내용들이 이로써 본원 명세서에 참조 병합되는 미국 특허 제7,176,506호 및 제6,765,287호에 기재되고 도시되어 있다. 일반적으로, 리드 프레임은 복수 개의 리드들을 포함하는 세그먼트들로 패터닝되고 패들, 및 프레임을 부가적으로 포함할 수 있는 구리와 같은 도전성 금속의 시트로부터 형성된 구조이다. 상기 프레임은 상기 어셈블리의 제조 동안 사용되는 경우에 상기 리드들 및 상기 패들들을 고정하는데 사용된다. 일 실시 예에서는, 다이 또는 칩과 같은 마이크로전자 요소가 상기 패들에 페이스-업 방식으로 접합될 수 있으며 와이어 본드들을 사용하여 상기 리드들에 전기적으로 접속될 수 있다. 변형적으로는, 상기 마이크로전자 요소가 상기 리드들 상으로 직접 탑재될 수 있으며, 상기 리드들은 상기 마이크로전자 요소 하에서 확장될 수 있다. 그러한 실시 예에서는, 상기 마이크로전자 요소 상의 접점들이 땜납 볼들 따위에 의해 대응하는 리드들에 전기적으로 접속될 수 있다. 이때, 상기 리드들은 상기 마이크로전자 요소로 그리고 상기 마이크전자 요소로부터 전기 신호 전위를 전달하기 위해 다른 여러 도전성 구조에 대한 전기 접속들을 형성하는데 사용될 수 있다. 상부에 캡슐화 층을 형성하는 것을 포함할 수 있는, 상기 구조의 어셈블리가 이루어진 경우에, 상기 프레임의 임시 요소들은 개별 리드들을 형성하도록 상기 리드 프레임의 리드들 및 패들들로부터 제거될 수 있다. 이러한 개시내용의 목적들을 위해, 상기 개인 리드들(513) 및 상기 패들(515)은 함께 일체적으로 형성되는 부분들에 도전성 요소들(528)을 포함하는 기판(512)을 집합적으로 형성하는 것의 세그먼트된 부분들인 것으로 간주한다. 더욱이, 이러한 실시 예에서는, 패들(515)이 기판(512)의 제1 영역(518) 내에 있는 것으로 간주하며, 리드들(513)은 제2 영역(520) 내에 있는 것으로 간주한다. 또한 도 10의 입면도에 도시되어 있는 와이어 본드들(524)은 패들(515) 상에 구비되어 있는 마이크로전자 요소(22)를 리드들(515)의 도전성 요소들(528)에 접속시켜 준다. 와이어 본드들(532)은 와이어 본드들(532)의 베이스들에서 리드들(515) 상의 추가적인 도전성 요소들(528)에 부가적으로 접합될 수 있다. 캡슐화 층(542)은 표면(544) 내의 위치들에서 와이어 본드들(532)의 단부들(538)이 덮이지 않게 하도록 어셈블리(510) 상에 형성된다. 와이어 본드들(532)은 본원 명세서에서 다른 실시 예들에 대해 기술되는 구조들에 상응하는 구조들에서 캡슐화 층(542)에 의해 덮이지 않은 와이어 본드들(532)의 추가적이거나 변형적인 부분들을 지닐 수 있다.
도 11에는 한 패키지(610A)의 와이어 본드들(632) 및 상부에 탑재된 다른 한 패키지(610B)의 땜납 매스들(652) 간의 접합부들을 기계적으로 보강하기 위한 언더필(underfill)의 사용이 부가적으로 예시되어 있다. 도 11에 도시된 바와 같이, 비록 상기 언더필(620)이 단지 상기 패키지들(610A, 610B)의 대향 표면들(642, 644) 사이에 배치될 필요가 있지만, 상기 언더필(620)은 패키지(610A)의 에지 표면들과 접촉할 수 있으며 상기 회로 패널(690)의 제1 표면(692)과 접촉할 수 있는데, 상기 패키지(610)는 상기 회로 패널(690)에 탑재되어 있다. 더욱이, 상기 패키지들(610A, 610B)의 에지 표면들을 따라 확장되는 언더필(620)의 부분들은, 존재하는 경우에, 상기 패키지가 배치되어 있는 회로 패널의 주 표면에 대해 0°내지 90°각도로 배치될 수 있으며 상기 회로 패널에 인접한 두꺼운 두께로부터 그보다 얇은 두께로 상기 회로 패널보다 높은 높이로 그리고 상기 패키지들 중 하나 이상의 패키지들에 인접하여 테이퍼져 있을 수 있다.
도 28a - 도 28d에 도시된 패키지 구조는 언더필 층, 특히 패키지(1910A)의 표면(1942) 및 패키지(1910B)의 표면(1916)과 같은 패키지(1910A, 1910B)의 대향면들 간에 배치되는 언더필 층의 일부를 제조하는 한가지 기법으로 구현될 수 있다. 도 28a에 도시된 바와 같이, 예를 들면 캡슐화 층(1942)의 표면이 패키지(1910B)의 외부로 노출되는 캡슐화 층(1942)의 일부분을 지니도록 패키지(1910A)가 패키지(1910B)의 에지 표면(1947)을 너머로 확장될 수 있다. 그러한 부위는 분배 부위(1949)로서 사용될 수 있고 그럼으로써 기기가 상기 분배 부위에 대한 수직 위치로부터 상기 분배 부위 상에 유동성 상태로 언더필 재료를 침착시킬 수 있다. 그러한 구조에서는, 상기 언더필 재료가 패키지(1910B) 하부로 유동하기에 충분한 체적에 이르게 되는 동안 상기 표면의 에지로부터 유출하지 않고 상기 표면상에 매스로 침착되도록 상기 분배 부위(1949)가 크기에 따라 분류될 수 있는데, 이 경우에 상기 언더필 재료는 땜납 매스들 따위와 같은, 패키지들(1910A, 1910B) 간의 임의의 접합부들 주위를 포함하여, 패키지들(1910A, 1910B)의 대향 표면들 간의 부위 내로 캐필러리에 의해 끌어내어 질 수 있다. 상기 언더필 재료가 대향 표면들 사이에 끌어내어 짐에 따라, 패키지(1910A)의 에지로 그다지 넘치지 않는 연속적인 유동이 이루어지게 되도록 추가 재료가 상기 분배 부위 상에 침착될 수 있다. 도 28b에 도시된 바와 같이, 상기 분배 부위(1949)는 패키지(1910B)를 에워싸고 있을 수 있으며 패키지(1910B)의 각각의 측면 상에서 대략 1 밀리미터(1 ㎜) 만큼 패키지(1910B)의 주변 에지로부터 떨어져 직각 방향으로 치수 D를 지닐 수 있다. 그러한 구조는 패키지(1910B)의 한 측면 또는 하나보다 많은 측면들 상에 순차적으로나 동시에 분배하는 것을 허용할 수 있다. 부가적인 구조들이 도 28c에 도시되어 있는데, 이 경우에 상기 분배 영역(1949)은 패키지(1910B)의 단지 2개의 인접한 측면을 따라 확장되며 상기 제2 패키지의 주변 에지로부터 떨어져 직각 방향으로 대략 1 ㎜의 치수 D'를 지니고, 도 28d에서는, 상기 분배 부위(1949)가 패키지(1910B)의 단일 측면을 따라 확장되며 상기 패키지의 주변 에지로부터 떨어져 직각 방향으로 예를 들면 1.5 ㎜ 내지 2 ㎜의 치수 D"를 지닐 수 있다.
마이크로전자 패키지들(2010A, 2010B)이 수평 프로파일에서 유사한 크기들을 지니는 구조에서, 순응 베젤(compliant bezel; 2099)은 예를 들면 상기 와이어 본드들(2032)의 캡슐화되지 않은 부분들(2039)을 포함하는 요소들과 상기 제2 패키지의 단자들을 접합함으로써, 예컨대 도전성 매스들(2052)을 가열 또는 경화하여, 예컨대 땜납 매스들을 리플로우(reflow) 처리하여 상기 패키지들(2010A, 2010B)을 함께 접합함으로써 부착 동안 상기 패키지들(2010A, 2010B)을 고정하는데 사용될 수 있다. 그러한 구조가 도 29에 도시되어 있는데, 이 경우에 패키지(2010B)가 도전성 매스들(2052), 예컨대 땜납 매스들, 예를 들면 패키지(2010B) 상의 단자들(2043)에 접합되는 땜납 매스들을 가지고 패키지(2010A) 상에 조립된다. 상기 땜납 매스들(2052)이 위에서 기술한 바와 같이 패키지(2010A)의 와이어 본드들(2032)의 캡슐화되지 않은 부분들(2039)과 정렬되거나 상기 와이어 본드들(2032)의 횡단면들(2038)과 접합된 제2 도전성 요소들과 정렬되도록 상기 패키지들이 정렬될 수 있다. 이때, 상기 베젤(2099)은 가열 프로세스 동안 그러한 정렬을 유지하도록 패키지들(2010A, 2010B) 주위에 조립될 수 있는데, 이 경우에 상기 제2 패키지의 단자들은 상기 와이어 본드들(2032) 또는 상기 제1 패키지의 제2 도전성 요소들과 접합된다. 예를 들면, 가열 프로세스는 땜납 매스들(2052)을 리플로우 처리하여 와이어 본드들(2032) 또는 제2 도전성 요소들과 상기 제2 패키지의 단자들을 본딩하는데 사용될 수 있다. 베젤(2099)은 리플로우 처리 이전 및 리플로우 처리 동안 상기 패키지들 간의 접점을 유지하도록 패키지(2010B)의 표면(2044)의 부분들을 따라 그리고 패키지(2010A)의 표면(2016)을 따라 내측으로 확장될 수 있다. 상기 베젤(2099)은 고무, TPE, PTFE(polytetrafluoroethylene), 실리콘 따위와 같은 탄성 순응 재료(resiliently compliant material)일 수 있으며 적당한 때 압축력이 상기 베젤에 의해 가해지도록 상기 조립된 패키지들의 크기에 대하여 보통 크기보다 작게 될 수 있다. 상기 베젤(2099)은 또한 언더필 재료의 도포시 제 위치에 남아 있게 될 수 있고 그러한 도포를 수용하도록 하는 개구부를 포함할 수 있다. 상기 순응 베젤(2099)은 패키지 조립 후에 제거될 수 있다.
추가로 또는 부가적으로, 도 30a - 도 30f에 도시된 바와 같이 마이크로전자 패키지들(2110A, 2110B)의 조립시, 하부 패키지(2110A)는 적어도 하나의 정렬 표면(2151)을 포함할 수 있다. 이에 대한 일 예가 도 30a에 도시되어 있는데, 이 경우에 상기 정렬 표면들(2151)은 캡슐화 층(2142)에서 상기 패키지(2110b)의 모서리들 부근에 포함되어 있다. 상기 정렬 표면들은 상기 주 표면에 대하여 경사져 있으며 대략 0°와 90°사이이며 주 표면(2144)의 소정 위치에서 주 표면(2144)에 대하여 90°를 포함하는 각도를 정의하고, 상기 정렬 표면들은 상기 주 표면(2144)에 인접한 위치들을 확장하며 대응하는 부 표면들(2145)은 주 표면(2144)보다 긴 거리에서 기판(2112)보다 높이 이격되어 있다. 상기 부 표면들(2145)은 패키지(2110a)의 모서리들에 인접 배치될 수 있으며 패키지(2110a)의 교차 면들 사이에 부분적으로 확장될 수 있다. 도 30b에 도시된 바와 같이, 상기 정렬 표면들은 또한 상기 패키지(2110A)의 교차 면들의 반대편 내부 모서리들을 형성할 수 있으며 패키지(2110A)의 모든 모서리들, 예를 들면 4개의 모서리를 따라 유사한 형태로 포함될 수 있다. 도 30c에 예시되어 있는 바와 같이, 상기 정렬 표면들(2151)은 상응하는 와이어 본드들(2132)의 캡슐화되지 않은 부분들로부터 적절한 거리에 배치될 수 있으며 그럼으로써 돌출부들, 예컨대 상응하는 와이어 본드들(2132)에 접합되는 도전성 매스들 또는 땜납 볼들과 같은 도전성 돌출부들을 지니는 제2 패키지(2110B)가 패키지(2110A) 상부 측 상에 적층되는 경우에, 상기 정렬 표면들(2151)이 상기 땜납 볼들을 적합한 위치로 안내하여 상기 정렬 표면들(2151)과 부합하는 상기 와이어 본드들(2132)의 캡슐화되지 않은 부분들 상에 적층하게 된다. 이때, 땜납 볼들은 패키지(2110A)의 와이어 본드들(2132)의 캡슐화되지 않은 부분들과 접합하도록 리플로우 처리될 수 있다.
도 31a - 도 31c에는 정렬 표면들(2251)을 채용하는 부가적인 구조가 도시되어 있는데, 이 경우에는 상기 정렬 표면들(2251)이 높은 내부 표면(2244)과 낮은 외부 표면(2245) 사이에 확장되어 있다. 그러한 구조는 내부 표면(2244)이 마이크로전자 요소(2222) 상에 적층되어 있을 수 있으며 그에 따라 기판(2212) 상에 이격되어 있을 수 있다. 외부 표면(2245)은 상기 기판의 두께 방향으로 기판(2212)에 인접하게 이격되어 있을 수 있으며 기판(2212)의 표면(2214) 및 마이크로전자 요소(2222)의 표면(2223) 사이에 수직으로 배치되어 있을 수 있다. 와이어 본드들(2232)의 하나 이상의 캡슐화되지 않은 부분들은 도 30a - 도 30c에 대해 기술된 바와 같이 땜납 볼들(2252) 또는 다른 도전성 돌출부의 정렬을 이루도록 정렬 표면들(2251)에 대해 배치될 수 있다. 위에서 기술된 바와 같이, 소정의 본드 매스 크기를 고려해 볼 때 전체적으로 낮은 어셈블리 높이를 이루도록 위에서 기술된 정렬 기능을 가지든 위에서 기술된 정렬 기능을 가지지 않든 그러한 계단형 구조가 사용될 수 있다. 더욱이, 높은 내부 표면(2244)의 합체는 와핑(warping)에 대한 패키지(2210A)의 내성이 증가하게 되는 결과로 이끌 수 있다.
도 12에는 제1 구성요소(610A)의 본드들(632)과 마이크로전자 패키지(610B)와 같은 제2 구성요소의 상응하는 땜납 매스들(652) 간의 대표적인 접합부들을 보여주는 사진 이미지가 도시되어 있다. 도 12에서는, 언더필이 배치될 수 있는 부분을 참조 번호 620로 나타나 있다.
도 13a, 도 13b, 도 13c, 도 13d, 도 13e 및 도 13f에는 도 1에 대해 위에서 기술된 바와 같이 와이어 본드들(32)의 구조에서 몇몇 가능한 변형 예들이 예시되어 있다. 예를 들면, 도 13a에서 볼 수 있는 바와 같이, 와이어 본드(732A)는 부분(736)의 반경과 동일한 반경을 지니는 단부(738A)에서 마무리되는 상방 확장 부분(736)을 지닐 수 있다.
도 13b에는 단부들(738B)이 부분(736)에 대해 테이퍼져 있는 팁들인 변형 예가 예시되어 있다. 그 외에도, 도 13c에서 볼 수 있는 바와 같이, 와이어 본드(732A)의 테이퍼져 있는 팁(738B)은 상기 팁(738B)과 일체화된 와이어 본드의 원통부의 축으로부터 반경 방향(741)으로 오프셋되는 중심(centroid; 740)을 지닐 수 있다. 그러한 형상은 이하에서 부연하여 기술되겠지만 상기 와이어 본드를 형성하는 프로세스로부터 초래되는 본딩 툴 마크일 수 있다. 변형적으로는, 참조번호 738B로 도시된 바와는 다른 본딩 툴 마크가 상기 와이어 본드의 캡슐화되지 않은 부분 상에 존재할 수 있다. 도 13a에서 부가적으로 볼 수 있는 바와 같이, 와이어의 캡슐화되지 않은 부분(739)은 상기 도전성 요소들(728)이 배치되어 있는 상기 기판의 표면(730)에 수직인 25도 내의 각도(750)에서 상기 기판(712)으로부터 떨어져 돌출되어 있을 수 있다.
도 13d에는 와이어 본드(732D)의 캡슐화되지 않은 부분이 볼-형상 부분(738D)을 포함할 수 있다는 것이 예시되어 있다. 상기 패키지 상의 모든 와이어 본드들 중 일부 와이어 본드들이 그러한 구조를 지닐 수 있다. 도 13d에서 볼 수 있는 바와 같이, 상기 볼-형상 부분(738D)은 상기 와이어 본드(732D)의 원통부(736)와 일체화되어 있을 수 있는데, 이 경우에 상기 볼-형상 부분 및 상기 와이어 본드의 원통부의 적어도 하나의 코어는 본질적으로 구리, 구리 합금 또는 금으로 이루어져 있다. 이하에서 부연하여 기술되겠지만, 상기 볼-형상 부분은 상기 기판의 도전성 요소(728)에 상기 와이어 본드를 스티치-본딩하기 전에 프리-세이핑(pre-shaping) 프로세스 동안 상기 본딩 툴의 캐필러리의 개구부에 노출된 와이어의 일부분을 용융시킴으로써 형성될 수 있다. 도 13d에서 볼 수 있는 바와 같이, 상기 볼-형상 부분(738D)의 직경(744)은 상기 볼-형상 부분(738D)과 일체화되는 와이어 본드 원통부(736)의 직경(746)보다 클 수 있다. 도 13d에 도시된 바와 같은 특정 실시 예에서는, 상기 볼-형상 부분(738D)과 일체화된 와이어 본드(732D)의 원통부가 상기 패키지의 캡슐화 층(751)의 표면(752) 위로 돌출해 있을 수 있다. 변형적으로는, 도 13e에서 볼 수 있는 바와 같이, 와이어 본드(732D)의 원통부는 상기 캡슐화 층에 의해 완전히 덮일 수 있다. 그러한 경우에, 도 13e에서 볼 수 있는 바와 같이, 상기 와이어 본드(732d)의 볼-형상 부분(738)이 몇몇의 경우에 상기 캡슐화 층(751)에 의해 부분적으로 덮일 수 있다.
도 13f에는 제1 금속의 코어(731) 및 위에서 기술된 바와 같이 팔라듐-클래드 구리 와이어 또는 팔라듐-클래드 금 와이어와 같은, 상기 제1 금속상에 적층되는 제2 금속을 포함하는 상기 제1 금속상의 금속 마감부(733)를 지니는 와이어 본드(732F)가 부가적으로 예시되어 있다. 다른 일 예에서는, 와이어 본드의 캡슐화되지 않은 부분이 다른 구성요소의 상응하는 접점과 접합될 때까지 시판되고 있는 "유기적 납땜성분 보존제(organic solderability preservative; OSP)"와 같은 비-금속 재료의 산화 보호층이 상기 와이어 본드의 캡슐화되지 않은 부분 상에 형성될 수 있다.
도 14a에는 본원 명세서에 기술되어 있는 바와 같은 와이어 본드(32; 도 1)가 본원 명세서에서 부연하여 기술되겠지만 형상화된 와이어 부분(800)을 본딩 표면, 예컨대 기판상의 도전성 요소(28)에 본딩하기 전에, 본딩 툴(804)의 면으로부터, 예컨대 캐필러리-타입 본딩 툴(804)의 면(806)으로부터 확장되는 와이어 부분으로서 형상화될 수 있다. 도 14a의 스테이지 A에서 볼 수 있는 바와 같이, 와이어의 일부분(800), 다시 말하면 위에서 기술된, 다시 말하면 도 1에 대해 위에서 기술된 바와 같이 금 또는 구리 와이어 또는 복합 와이어와 같은 금속 와이어의, 사전에 결정된 길이(802)를 지니는 일체화 부분은 본딩 툴(804)의 면(806)을 지나 외부로 확장되어 있다. 이하의 예에서는, 상기 본딩 툴(804)이 상기 본딩 툴(804)의 면(806)에 있는 개구부를 지니는 캐필러리일 수 있으며, 상기 본딩 툴(804)의 면(806)을 지나 상기 와이어 부분이 확장되어 있다. 그러나, 이하의 예들에서는 상기 본딩 툴을 캐필러리로서 언급되어 있지만, 특별히 언급하지 않는 한 상기 본딩 툴은 예를 들면 초음파 또는 열초음파 본딩 툴과 같은 캐필러리 또는 서로 다른 타입의 본딩 툴일 수 있다.
상기 캐필러리 면(806)을 지나 외측으로 확장하게 되도록 미리 결정된 금속 와이어 길이를 준비하기 위해 초기 와이어 길이는 본딩 툴(804)을 사용하여 이전의 처리 스테이지에서, 예컨대 스티치-본딩 방법에 의해서나 리본-본딩 방법에 의해 상기 와이어를 본딩 표면에 본딩함으로써 설정될 수 있다. 일 실시 예에서는, 상기 리본-본딩 방법을 채용할 경우에, 상기 리본은 하나 이상의 편평한 표면들일 수 있으며, 직사각형 단면과 같은 다각형 단면일 수 있다. 이후에는, 상기 본딩 툴의 면(806)이 그러한 본딩 표면에 대하여 이동될 수 있고, 그럼으로써 상기 본딩 툴 면(806)이 이리하여 그러한 본딩 표면이 놓여 있는 면보다 높은 높이에 배치되어 있게 되며 상기 사전에 결정된 길이를 지니는 와이어 부분이 상기 캐필러리 면(806)을 지나 확장되어 있게 된다. 따라서, 상기 본딩 표면에 대한 본딩 툴의 이동은 상기 사전에 결정된 길이를 지니는 와이어 부분(800)이 상기 본딩 툴로부터 인출되게 할 수 있다. 이후에는, 상기 와이어가 상기 본딩 표면에 대한 스티치-본드 및 상기 와이어 부분(800) 사이의 경계부분에 절단될 수 있다. 이러한 방식으로, 상기 와이어 부분(800)은 상기 와이어 부분(80)의 단부에서 절단된다. 일 예에서는, 상기 와이어 부분(800)을 절단하기 위해, 상기 와이어는 캐필러리 면 상의 위치에서 클램프될 수 있으며 상기 클램프된 와이어는 이때 상기 클램프된 와이어가 상기 와이어의 본딩된 부분에 인접하여 끊어지게 하고 상기 본딩된 제2 와이어 부분으로부터 상기 와이어 부분(80)의 단부(838)를 자유롭게 하도록 인장될 수 있다. 상기 와이어는 상기 캐필러리 중 적어도 하나의 캐필러리 또는 다른 캐필러리에 대하여 본딩 표면상에 힘을 가함으로써, 예컨대 상기 캐필러리를 통해 상기 와이어가 확장하게 되는 방향에 대해 적어도 부분적으로 수직인 방향으로 상기 캐필러리를 잡아당김으로써 인장될 수 있다. 이때, 상기 와이어 부분(800)은 상기 캐필러리의 면(806)으로부터 떨어져 일직선 방향으로 연장될 수 있다. 일 예에서는, 상기 방향(801)이 상기 캐필러리의 면(806)에 수직일 수 있다.
상기 와이어 부분(800)을 형상화함에 있어서, 상기 캐필러리 및 성형 표면, 예컨대 성형 요소(810)의 채널 또는 그루브에 내재하는 표면(812)은 상기 캐필러리 면(806)을 지나 확장되는 와이어 부분(800)의 단부(838)가 상기 캐필러리 면 아래에 있는 성형 표면(812)의 깊이(803)보다 상기 캐필러리 면(806)으로부터 더 깊은 깊이에 배치되도록 서로에 대해 배치되어 있다. 상기 성형 요소(810)는 하나 이상의 툴들 또는 요소들일 수 있으며 상기 하나 이상의 툴들 또는 요소들은 상기 와이어 부분이 상기 표면의 도전성 요소에 본딩되기 전에 상기 와이어 부분의 성형, 다시 말하면 형상화에 도움을 주는데 적합한 표면들을 함께 지닌다.
스테이지 B에서 볼 수 있는 바와 같이, 상기 캐필러리(804) 또는 성형 표면(812) 중 적어도 하나는 서로에 대해 이동될 수 있고 그럼으로써 상기 캐필러리(804)를 향해 상기 와이어 부분(800)이 만곡을 이루게 하도록 상기 와이어 부분(800)이 상기 성형 표면(812)과 나란한 적어도 제1 방향(814)으로 상기 성형 표면(812)에 대해 이동하게 된다. 예를 들면, 도 14a에 예시된 바와 같이, 제1 성형 표면(812)에 대한 상기 캐필러리(804)의 이동은 스테이지 A에서 볼 수 있는 바와 같이 상기 와이어 부분이 초기 방향(801)으로부터 떨어져 만곡되게 할 수 있다. 일 예에서는, 상기 제1 성형 표면(812)이 성형 요소(810)를 따라 상기 제1 방향(814)으로 확장되는 그루브 내의 표면일 수 있는데, 이 경우에 상기 제1 방향은 상기 캐필러리 면(806)과 나란할 수 있다. 예를 들면, 그루브(815)는 상기 캐필러리 면(806)에 대면하는 성형 요소의 제2 표면(813)에 대해 개방되어 있을 수 있다. 형상화 또는 사전 성형 프로세스 동안 스테이지 B에서 볼 수 있는 바와 같이, 상기 와이어 부분(800)은 도 14a의 스테이지 B에서 볼 수 있는 바와 같이 그루브 내로 확장될 수 있으며 상기 표면(812)과 나란하고 상기 캐필러리(804)의 이동 방향(814)과 나란한 제1 방향으로 확장될 수 있다.
이후에는, 스테이지 B에서 와이어-형상화가 수행된 다음에, 스테이지 C에서 상기 캐필러리가 상기 캐필러리 면(806)과 나란한 방향들을 가로지르는 제2 방향으로 이동될 수 있다. 이러한 처리 스테이지 동안, 상기 캐필러리 면(806)으로부터 떨어져 확장되는 캐필러리의 노출된 벽(820)이 제2 성형 표면(864)에 대면할 수 있다. 그러한 방식으로, 방향(817)으로의 상기 캐필러리(804)의 이동은 상기 와이어 부분(800)이 상기 노출된 벽(820)을 향하는 방향으로 만곡되게 할 수 있다. 일 예에서는, 상기 제2 성형 표면(864)이 성형 요소(810)의 표면일 수 있으며, 상기 제2 성형 표면(864)이 상기 제1 성형 표면(812)으로부터 떨어져 연장되어 있다. 일 예에서는, 상기 제2 성형 표면이 상기 캐필러리의 노출된 벽이 상기 캐필러러 면(806)에 대하여 확장되는 각도(867)와 동일할 수 있는 상기 제1 성형 표면(812)에 대한 각도에서 확장될 수 있다. 도 14a의 스테이지 C에서 볼 수 있는 바와 같이, 상기 캐필러리의 이동은 상기 와이어 부분(800)의 일부가 상기 캐필러리의 노출된 벽(820)을 따르는 방향에서 상방으로 돌출하게 할 수 있다. 캐필러리 또는 본드 툴(804)은 와이어를 안내하도록 상기 캐필러리 또는 본드 툴(804)의 노출된 벽 사에 그루브, 편평한 측면 또는 다른 와이어-안내 특징을 지닐 수 있다. 상기 제2 성형 표면(864)은 상기 본딩 툴이 (도 35에 도시된 바와 같이) 수직 벽을 지닐 경우에 상기 본딩 툴의 면에 대해 수직일 수 있는데, 다시 말하면 상기 본딩 툴이 (도 35에 도시된 바와 같이) 수직 벽을 지닐 경우에 상기 본딩 툴의 면에 법선인 각도를 이루고 있을 수 있다. 상기 와이어 부분들(800)은 구리 또는 구리 합금으로부터 형성될 수 있으며, 비교적 작은, 예컨대 25 마이크로미터를 지닐 수 있고 그럼으로써 다수의 입력/출력 접속부가 예컨대 패키지당 1000 - 2000개를 이루게 된다.
스테이지 C에는 상기 캐필러리 면(806)을 가로지르는 방향으로, 예를 들면 방향(817)으로나, 또는 상기 캐필러리의 면(806), 상기 성형 표면(823)에 수직이거나, 양자 모두의 표면들에 수직인 방향으로 상기 캐필러리(804) 및 다른 한 성형 표면(823)의 상대적인 이동에 의한 상기 와이어 부분(800)의 부가적인 처리가 예시되어 있다. 그의 목적 면에서는, 상기 성형 표면(823)이 "코이닝 표면(coining surface)"이라 간주할 수 있다. 완료가 이루어질 때까지 수행되는 경우에, 그러한 상대적인 이동은 상기 캐필러리 면(806) 및 상기 코이닝 면(823) 사이에 배치되는 와이어 부분의 일부(825)를 코이닝한다.
이하에서 부연하여 기술되겠지만, 도 14b에는 상기 캐필러리 면(806) 하부의 위치로부터의 형상화된 와이어 부분(800)의 부분 평면도가 도시되어 있고, 도 14c에는 상기 캐필러리 면(806) 및 상기 코이닝 면(823) 및 상기 와이어 부분의 부분들 간의 와이어 부분(800)의 위치가 단면도로 부가적으로 예시되어 있다. 예를 들면, 도 14b에는 상기 코이닝 표면(823) 아래의 위치로부터 상기 와이어 부분(800)의 코이닝된 부분(825)을 향해서 보는 형상화된 와이어 부분이 예시되어 있고 그럼으로써 상기 캐필러리 면(806)이 도 14b의 와이어 부분의 코이닝된 일부(825)보다 높은 위치, 다시 말하면 도 14b의 와이어 부분의 코이닝된 일부(825) 뒤에 나타나게 된다. 상기 캐필러리 면에 있는 개구부(808)와 정렬된 와이어 부분(800)의 일부(827)가 또한 도 14b, 도 14c에 예시되어 있다. 상기 캐필러리의 노출된 벽(820)(도 14a)을 따라 상기 캐필러리 면(806)으로부터 떨어져 확장되는 와이어 부분(800)의 일부(827)가 또한 도 14a - 도 14b에 도시되어 있다. 상기 와이어 부분의 일부들(827, 831)은 도 14a에 따라 위에서 기술된 처리 후에 원통 단면을 유지하는 것이 전형적이며, 상기 와이어의 이러한 일부들(827, 831)은 아마도 상기 캐필러리 면(806) 및 상기 코이닝 표면(823) 사이에 상기 와이어 부분(800)의 부분(825)이 코이닝될 경우에 상기 와이어의 플래트닝(flattening)을 어느 정도 회피하게 한다.
상기 코이닝 표면(823)이 편평할 경우에, 일 예에서는, 상기 코이닝 표면(825)과 대면하는 와이어 부분의 코이닝된 부분(825)의 면(833)의 적어도 일부가 또한 편평할 수 있다. 이때, 이러한 편평한 면(833)은 위에서 기술된 바와 같은 도전성 요소(28)의 본딩 표면에 상기 캐필러리에 의해 본딩되는데 부가적으로 이용가능하게 된다.
그러나, 변형적으로는, 상기 코이닝 표면들(823)이 몇몇의 경우에 상기 코이닝 표면들(823)에서 융기 처리되고 요부 처리된 특징들을 지니도록 패터닝될 수 있다. 그러한 경우에, 상기 와이어 부분의 코이닝된 부분(825)의 면(833)은 마찬가지로 융기 처리된 그리고 요부 처리된 특징들의 패터닝된 면일 수 있으며 상기 면들은 캐필러리 면(806)으로부터 떨어져 있다. 이때, 상기 코이닝된 부분(825)의 그러한 패터닝된 면은 도전성 요소(28)의 본딩 표면에 본딩되도록 이용가능하게 된다.
이러한 방식으로 상기 와이어 부분(800)을 사전-형상화한 후에, 상기 캐필러리는 기판의 도전성 요소(28)의 본딩 표면(도 1)에 사전-형상화된 와이어 부분(800)을 본딩하는 사용될 수 있다. 상기 와이어 본드를 성형하기 위해, 상기 와이어는 현재 상기 성형 유닛(810)으로부터 떨어져 이동되고 상기 기판의 도전성 요소(28)(도 1)를 향해 이동되는데, 이 경우에 상기 캐필러리는 이때 상기 도전성 요소(28)에 상기 코이닝된 와이어 부분(825)을 스티치 본딩하고, 상기 와이어 부분의 단부(838)는 상기 도전성 요소(28)로부터 원격에 위치한 떨어진 와이어 본드의 원격 단부(38; 도 1)이다.
편평할 수도 있고, 변형적으로는 패터닝될 수도 있는 하부 표면들(833), 또는 부분적으로는 편평하고 부분적으로는 패터닝된 면을 갖는 코이닝된 부분(825)을 지니는 와이어 부분(800)의 제공은 상기 도전성 요소(28)의 본딩 표면 및 형상화된 와이어 부분(800) 간의 양호한 본드를 형성하는데 도움을 줄 수 있다. 도 14a로부터 이해될 수 있는 바와 같이, 상기 본딩 표면에 본딩하기 위한 준비를 할 경우에, 형상화된 와이어 부분(800)은 상기 와이어의 직경에 비해 상당히 길고, 상기 와이어 부분이 도전성 요소(28)에 본딩될 때 상기 도전성 요소(28)(도 1)의 본딩 표면에 의한 것만을 제외하고는 상기 형상화된 와이어 부분 대부분이 지지되지 않는 경우에 상기 와이어의 긴 확장이 대부분이다.
상기 와이어의 코이닝에 대해, 상기 와이어 부분이 상기 본딩 표면에 본딩되는 경우에 상기 와이어 부분의 안정성이 개선될 수 있다. 예를 들면, 상기 와이어의 코이닝 부분(825)의 플래트닝 또는 패터닝은 상기 캐필러리가 상기 와이어 부분에 힘을 가하여 상기 와이어 부분을 상기 본딩 표면에 본딩하는 경우에 상기 본딩 표면 및 상기 코이닝 부분(825)의 하부 표면(833) 간의 마찰을 증가시키는 데 도움을 줄 수 있으며 본딩 힘이 가해질 때 상기 와이어가 피봇팅, 롤링 또는 이와는 다른 방식으로 이동하는 경향을 감소시킬 수 있다. 이러한 방식으로, 상기 와이어 부분의 코이닝된 부분(825)은 상기 와이어를 본딩 표면에 본딩하도록 캐필러리의 면(806)에 의해 힘이 가해질 때 원래의 원통 형상을 지니는 와이어가 피봇팅 또는 롤링하게 될 가능성을 극복할 수 있다. 도 15에는 본 발명의 한 실시 예에 따른 방법에서 성형 요소(810)의 표면들 상으로 상기 캐필러리가 이동하는 예가 부가적으로 예시되어 있다. 도 15에서 볼 수 있는 바와 같이, 특정한 예에서는, 상기 와이어 부분(800)이 상기 캐필러리의 개구부(808)를 지나 외측으로 확장될 경우에 상기 캐필러리(804)가 와이어-성형의 초기 스테이지(도 1a, 스테이지 A)에 배치되는 제1 개구부 또는 요부(depression)를 지닐 수 있다. 상기 개구부(830) 또는 요부는 스테이지 B에서 표면(812) 상으로 상기 와이어 부분(800)을 안내하는데 도움을 줄 수 있고, 상기 표면(812)의 특정 부분 상으로 상기 와이어 부분을 또한 안내할 수 있는 테이퍼진 부분, 채널 또는 그루브(832)를 포함할 수 있다. 그러한 테이퍼진 부분은 특정한 위치로 상기 와이어를 맞물어서 안내하는데 도움을 주도록 상기 표면(812)을 향하는 방향으로 상기 테이퍼진 부분이 작아지게 되는 방식으로 테이퍼져 있을 수 있다.
상기 성형 유닛은 상기 프로세스의 스테이지 B에서 상기 세그먼트(800)를 안내하기 위한 채널(834) 또는 그루브를 부가적으로 포함할 수 있다. 도 15에 부가적으로 도시된 바와 같이, 상기 성형 유닛은 부가적인 개구부 또는 요부(840)를 포함할 수 있는데, 이 경우에 상기 부가적인 개구부 또는 요부(840)의 내부 표면(816)은 제2 성형 표면으로서의 기능을 수행할 수 있으며 상기 제2 성형 표면을 따라 상기 캐필러리가 상기 캐필러리의 외부벽(820) 대한 방향(818)으로 굽혀지게 하도록 상기 프로세스의 스테이지(C)에서 이동하게 된다. 일 예에서는, 상기 개구부(816) 또는 요부에 내재하는 제2 성형 표면이 상기 개구부(816)에 내재하는 다른 한 내부 표면에 대해 요부 처리된 채널 또는 그루브(819)를 포함할 수 있다. 한 특정 예에서는, 상기 코이닝 표면(823)이 그루브(819)에 추가하거나 그루브(819)에 대한 변형 예로서 상기 툴 상에나 또는 상기 캐필러리 자체 상에 형성될 수 있다. 선택적으로는, 그루브가 그루부(819)에 추가하거나 그루브(819)에 대한 변형 예로서 상기 툴 또는 상기 캐필러리 자체 상에 형성될 수 있다. 예를 들면, 도 14c에 도시된 바와 같이, 그루브(811)가 그루브(819)에 추가하거나 그루브(819)에 대한 변형 예로서 캐필러리 면(806) 상에 형성될 수 있다.
한 실시 예에서는, 수직이거나 수직에 가까운 측벽(2820)을 통합하는 도 14에 도시된 캐필러리의 변형 예가 사용될 수 있다. 도 35에 도시된 바와 같이, 캐필러리(2804)의 측벽(2820)은 실질적으로 수직일 수도 있고 다시 말하면 상기 와이어 세그먼트(2800)에 나란하거나 상기 캐필러리(2804)의 면(2806)에 수직일 수도 있다. 이는 도 14에 도시된 캐필러리와 같은 실질적으로 90°보다 작은 측정치를 갖는 각도를 정의하는 캐필러리의 외부에 있는 측벽에 의해 이루어진 것보다는 수직에 더 가까운, 다시 말하면 상기 기판의 제1 표면의 표면으로 90°각도에 더 가까운 와이어 본드(도 1의 참조번호 32)의 형성을 허용할 수 있다. 예를 들면, 성형 툴(2810)을 사용하여, 상기 제1 와이어 부분(2822)에 대해 25°내지 90°확장되거나, 대략 45°내지 90°또는 대략 80°내지 90°확장되는 제1 부분으로부터의 각도로 배치되는 와이어 본드가 이루어질 수 있다.
다른 한 변형 예에서는, 캐필러리(3804)는 표면(3808)의 면(3806)을 지나 돌출하는 표면(3806)을 포함할 수 있다. 이러한 표면(3808)은 예를 들면 상기 측벽(3820)의 에지를 넘어서 포함될 수 있고, 립(lip)을 형성할 수도 있다. 본드 와이어(예를 들면, 도 1의 참조번호 32)를 형성하는 방법에 있어서, 상기 캐필러리(3804)는 와이어 세그먼트의 형성 동안, 예컨대 상기 캐필러리가 표면(3812)으로부터 떨어진 방향으로 확장되는 성형 표면(3816)을 따른 방향으로 이동할 때 상기 와이어 세그먼트(3800)의 제1 부분(3822)에 대해 압박될 수 있다. 이러한 예에서는, 표면(3808)이 나머지 와이어 세그먼트(3800)가 확장되는 굴곡부 부근의 위치에 있는 제1 부분(3822)에 배치되게 한다. 이는 상기 와이어 세그먼트(3800)의 변형을 일으킬 수 있으며 그럼으로써 상기 와이어 세그먼트(3800)가 상기 캐필러리(3804)의 벽(3820)에 대해 압박하고 일단 상기 캐필러리(3804)가 제거되면 어느 정도 더 수직인 위치로 이동할 수 있다. 다른 예들에서는, 상기 표면(3808)으로부터 변형은 상기 캐필러리(3804)가 제거될 때 상기 와이어 세그먼트(3800)의 위치가 실질적으로 유지되도록 이루어질 수 있다.
도 16a - 도 16c에는 본 발명의 한 실시 예에 따른 와이어 본드들의 형성 방법에서 와이어 성형 스테이지들 및 와이어 성형 스테이지들에서 사용된 한 세트의 성형 표면들이 예시되어 있다. 도 16a에는 상기 와이어 부분 및 기판의 본딩 표면 간에 본드를 형성하기 전에 본딩 툴의 면을 지나 확장되는 와이어의 일부분을 형상화하는데 사용될 수 있는 성형 요소(850)가 도시되어 있다. 위에서 기술된 예(도 14a - 도 14c)에서와 같이, 본딩 툴은 초음파 본딩 툴 또는 웨지-본딩 툴과 같은 캐필러리 타입 툴 또는 다른 본딩 툴일 수 있다. 도 16a에서 볼 수 있는 바와 같이, 요부(852)는 상기 성형 요소(850)의 에지(851)로부터 내측 방향으로 확장될 수 있다. 상기 요부(852)는 상기 캐필러리 또는 다른 타입의 본딩 툴의 면으로부터 확장되는 와이어 부분과 같은 본딩 툴의 면으로부터 확장되는 와이어의 일부분을 수용하도록 구성될 수 있다. 특정 실시 예에서는, 상기 요부가 내부에 형상화될 와이어의 직경보다 어느 정도 큰 폭(855)을 지니는 테이퍼진 부분 또는 채널(854)을 추가로 포함할 수 있다. 테이퍼진 부분으로서, 상기 폭은 상기 제1 성형 표면(860)을 향하는 방향으로 작아질 수 있고 그럼으로써 상기 테이퍼진 부분은 상기 제1 성형 표면의 특정 부위(962), 예컨대 중심 부위를 향해 상기 와이어를 안내하는데 도움을 줄 수 있다. 상기 제1 성형 표면은 제1 및 제2 횡단 방향으로 확장되어 있는 편평한, 다시 말하면 평판형이거나 또는 실질적으로 평판형인 표면일 수 있으며, 상기 제1 성형 표면의 부위(862)는 마찬가지로 편평할 수 있다. 그러한 방식으로, 상기 제1 성형 표면은 도 14에서 볼 수 있는 스테이지 B에서 볼 수 있는 바와 같은 방법의 스테이지에서 상기 와이어 부분을 형상화할 때 상기 본딩 툴 또는 캐필러리의 면에 나란한 방향들로 확장될 수 있다.
상기 성형 요소(850)는 또한 상기 제1 성형 표면(860)으로부터 떨어져 확장되는 제2 성형 표면(864)을 포함하는 것이 전형적이다. 도 16a에서 볼 수 있는 예에서는, 상기 제2 성형 표면(864)이 상기 제1 성형 표면(860)으로부터 떨어져 확장되어 있다. 상기 제2 성형 표면(864)이 성형 요소 반대 에지(851)의 에지(861)로부터 내측으로 확장되어 있는 제2 요부(866)에 배치될 수 있다. 일 예에서는, 상기 제2 성형 표면(864)이 상기 제1 형성 표면(860)으로부터 떨어져 경사지는 각도(865)가 상기 본딩 툴의 노출된 벽(868)이 도 14a에서 볼 수 있는 바와 같이 상기 본딩 툴의 면으로부터 떨어져 경사지는 각도(867)와 동일할 수 있다.
상기 성형 요소(960)는 추가 표면을 지니는 것이 전형적이며, 상기 추가 표면은 "코이닝" 표면(870)일 수 있고 상기 "코이닝" 표면(870)에 대하여 상기 본딩 툴 또는 캐필러리의 면이 상기 본딩 툴의 면(806) 및 상기 코이닝 표면(870) 간에 배치되는 와이어의 일부를 코이닝하도록 상기 와이어-형상화 프로세스 동안 압박될 수 있다.
도 16b에는 상기 본딩 툴 면을 지나 확장되는 상기 와이어 부분의 형상화가 개시하려고 하는 위치로 이동했을 때 상기 와이어 부분(800)(도 14a)을 형상화하는 스테이지가 예시되어 있다. 그러한 시간에, 상기 와이어 부분(800)은 상기 성형 요소(850)의 요부(852) 내로 확장된다. 도 16b에는 상기 성형 요소(850)를 따른 본딩 요소의 이동 방향(814)을 부가적으로 보여주는 도 14a에 도시된 스테이지 A와 유사한 와이어 형상화 스테이지가 예시되어 있다.
도 16c에는 상기 본딩 툴(804)이 제1 성형 표면(860, 또는 862)을 따른 방향(814)으로 이동한 경우 상기 와이어 부분(800)(도 14a)을 형상화하는 부가적인 스테이지가 예시되어 있으며, 이러한 표면들은 도 16a에 대하여 위에서 기술되었다. 상기 와이어 부분의 부분(831)은 도 14a의 스테이지 B에서 볼 수 있는 와이어 부분과 유사한 본딩 툴의 개구부(808)로부터 떨어져 확장되는 것으로 도시되어 있다.
도 16d에는 상기 본딩 툴(804)이 상기 성형 요소의 제2 요부와 정렬된 위치로 이동한 도 14a의 스테이지 C에서 볼 수 있는 것과 유사한 와이어를 형상화하는 스테이지가 부가적으로 예시되어 있다. 이때, 상기 개구부로부터 떨어져 확장되어 있는 와이어 부분의 부분(831)은 도 14a에 대해 위에서 기술되고 도시된 바와 같이 상기 본딩 툴의 노출된 벽을 향해 굴곡져 있을 수 있다. 그 외에도, 이때, 도 14a의 스테이지 C에 대해 위에서 기술되고 도시된 바와 같이, 상기 본딩 툴(804)이 상기 본딩 툴의 면 및 상기 코이닝 표면 사이에서 상기 와이어 분의 일부를 압박함으로써 상기 와이어 부분을 코이닝할 수 있고 상기 코이닝 표면(870)은 도 16a에 도시된 바와 같다. 도 16e는 본원 명세서에 기술되어 있는 방법들 중 하나 이상에 따라 형성되는 그러한 와이어 본드들(932)을 보여주는 개략도이다. 일 예에서는, 와이어 본드의 단부(938)는 자신의 대응하는 베이스로부터 변위될 수 있고 그럼으로써 상기 단부(938)가 접속되어 있는 도전성 요소의 주변을 지나 상기 기판의 표면과 나란한 방향으로 변위되게 된다. 다른 한 예에서는, 와이어 본드의 단부(938)가 자신의 대응하는 베이스(934)로부터 변위될 수 있고 그럼으로써 상기 단부가 접속되어 있는 도전성 요소의 주변(933)을 지나 상기 기판의 표면과 나란한 방향으로 변위되게 된다.
도 17a - 도 17c에는 성형 스테이션(880)에서 상기 와이어 부분을 형상화하도록 본딩 툴을 사용하는 예가 예시되어 있다. 상기 성형 스테이션은 와이어 본딩 스테이션이 또한 조립되는 구조와 조립될 수 있는데, 예컨대, 와이어 본딩 스테이션이 또한 조립되는 구조에 탑재될 수 있고 그럼으로써 와이어 부분이 이때 상기 본딩 툴에 의해 상기 성형 스테이션에서 형상화된 후에 상기 본딩 툴에 의해 상기 와이어 본딩 스테이션에 이동될 수 있고 그리고나서 기판, 마이크로전자 요소 또는 다른 구성요소 상의 본딩 표면에 본딩될 수 있다. 도 17a에서 볼 수 있는 바와 같이, 본드 헤드(844)의 본드 툴(804) 부분이 먼저 상기 성형 스테이션(880)으로 이동될 수 있는데, 이 경우에 상기 와이어 부분은 위에서 기술된 바와 같은 본드 툴의 이동에 의해 형상화될 수 있다. 예를 들면, 상기 본드 헤드(844) 또는 상기 본드 헤드의 일부분은 상기 성형 스테이션(880)으로 상기 본딩 도구를 이동시키도록 축에 대해 피봇트 가능하다.
상기 성형 요소(850)는 상기 성형 스테이션 및 와이어 본딩 스테이션 사이에 상기 본드 헤드 또는 본드 툴에 의해 필요한 이동 범위를 줄이도록 상기 와이어 본딩 스테이션에 대하여 특정한 방식으로 배향될 수 있다. 도 17a에서 볼 수 있는 바와 같이, 한 예에서, 상기 성형 스테이션에서의 성형 요소(850)는 도 16a에 대해 위에서 기술된 요부(852)가 상기 와이어 본딩 스테이션에 대해 원격 위치에 있을 수 있고 상기 코이닝 표면(870)이 상기 와이어 본딩 스테이션에 더 근접한, 다시 말하면 상기 와이어 본딩 스테이션에 인접한 위치에 있을 수 있도록 배향될 수 있다. 다른 한 예에서는, 상기 요부(852) 및 상기 코이닝 표면(870)이 상기 코이닝 표면보다 상기 와이어 본딩 스테이션에 더 근접한 요부(852)와 반대 방향으로 배향될 수 있다. 또 다른 한 예에서는, 상기 성형 요소가 상기 와이어 부분의 형상화 동안 한 배향에 있는 것이 가능할 수 있고, 그리고나서 상기 성형 요소의 배향이 본딩의 최종 위치로 상기 형상화된 와이어 부분을 이동시키기 전에 상부에 형상화된 와이어 부분을 지니는 본드 툴의 이동에 대한 더 큰 자유를 허용하도록 역전될 수 있다.
도 17b에는 위에서 기술된 바와 같이 와이어 부분을 코이닝하는 단계를 포함할 수 있는, 상기 와이어 부분의 형상화 완료시 상기 본드 툴(804) 및 본드 헤드(844)의 위치가 예시되어 있다. 이때, 상기 본드 툴은 그리고나서 상기 성형 스테이션(880)(도 17e)에 있는 위치로부터 상기 형상화된 와이어 부분이 그리고나서 한 구성요소(88) 상의 본딩 표면에 본딩되는 와이어 본딩 스테이션(882)에 있는 위치로 이동될 수 있다.
도 18a - 도 18c에는 위에서 기술된 바와 같은 성형 요소(810 또는 850)와 같은 성형 요소(1810) 및 상기 본딩 툴(1804)이 일반 본드 헤드(1844)와 조립될 수 있다. 일 예에서는, 상기 성형 요소(1810)가 상기 본드 헤드(1844)에 부착될 수도 있고 이와는 달리 상기 본드 헤드(1844) 상에 구비되어 있고 그럼으로써 상기 본드 헤드의 이동으로 상기 본드 헤드(1844)에 부착된 성형 요소(1810)와 아울러 상기 본딩 툴이 이송하게 된다. 그러나, 상기 성형 요소(1810)가 상기 와이어 부분의 본딩 이전에 상기 와이어 부분의 형상화에 도움을 주도록 상기 본딩 툴에 대하여 이동가능하지만, 이때 일단 상기 와이어가 형상화되어 도 18c에서 볼 수 있는 바와 같이 구성요소(1884)에 본딩될 준비가 되어 있는 경우에 그러한 성형 위치로부터 떨어져 이동될 수 있다.
한 예에서는, 상기 성형 요소(1810)가 상기 본딩 툴(1804) 및 상기 아암(1812) 간의 상대적인 이동을 위해 피봇트가능하거나 이와는 달리 이동가능한 아암(1812) 상에 구비되어 있을 수 있다. 변형적으로는, 상기 성형 요소(1810)가 동작 동안 고정 위치를 지니는 아암 상에 제공될 수 있으며, 그 대신에 상기 본딩 툴은 상기 성형 요소에 대해 이동가능하다. 도 18a에서와 같이 그러한 방식으로 배치될 경우에, 형상화된 와이어 부분은 구성요소(1884) 상의 도전성 요소 또는 다른 특징의 본딩 표면에 본딩될 수 있다.
동작의 예에서는, 도 18a에 도시된 처리 스테이지에서, 상기 본딩 툴(1804) 및 상기 성형 요소(1810)가 도 18a에 도시된 바와 같은 위치에 배치될 수 있는데, 이 경우에 상기 성형 요소(1810) 및 상기 본딩 툴은 이격된 위치들에 있게 된다. 도 18a에서와 같이 그러한 방식으로 배치될 경우에, 형상화된 와이어 부분은 구성요소(1884) 상의 도전성 요소 또는 다른 특징의 본딩 표면에 본딩될 수 있다.
그 후에, 도 18b에서 볼 수 있는 바와 같이, 상기 성형 요소 및 상기 본딩 툴 간의 상대적인 이동으로, 도 14 - 도 16 중 하나 이상에 대해 위에서 기술된 바와 같이 상기 와이어 부분이 형상화될 수 있는 위치들에 상기 본딩 툴 및 상기 성형 요소가 배치된다. 따라서, 특정한 예에서는, 상기 와이어 부분의 형상화 동안 상기 본딩 툴이 와이어 본딩될 구성요소(1884) 상에 있거나 와이어 본딩될 구성요소(1184)에 근접해 있는, 다시 말하면 상기 구성요소(1884) 상의 특정한 본드 위치 상에 있거나 상기 구성요소(1884) 상의 특정한 본드 위치에 근접해 있을 수 있는, 위치에 남아 있을 수 있다. 그러한 방식으로, 상기 본딩 헤드의 이동이 감소될 수 있음으로서, 상기 구성요소 상의 본딩 표면에 상기 와이어 부분을 본딩하기 전에 상기 와이어 부분을 형상화하는데 필요한 시간을 줄이는 것이 가능할 수 있다.
도 18c에서 부가적으로 볼 수 있는 바와 같이, 상기 와이어 부분이 형상화된 후에, 상기 성형 요소(1810)가 도 18c에서 볼 수 있는 바와 같은 제3 위치로 이동가능하고, 상기 성형 요소가 그러한 위치에 있는 동안, 상기 본딩 툴은 그리고나서 상기 구성요소에 상기 형상화된 와이어 부분을 본딩할 수 있다.
도 19에는 굴곡부를 지니는 와이어 본드들(332Cii)을 형성하는데 사용될 수 있으며 상기 와이어 본드들의 베이스들(1034)로서 상기 도전성 요소들에 스티치-본딩된 부분들(1022)로부터 횡 방향(1014A)으로 변위된 단부들(1038)을 지니는 위에서 기술된 사전-성형 프로세스들의 변형 예가 예시되어 있다.
도 19에서 볼 수 있는 바와 같이, 상기 프로세스의 첫 번째 3가지 단계들 A, B 및 C는 도 14A를 참조하여 위에서 기술된 바와 같을 수 있다. 그리고나서, 상기 캐필러리(804)의 면(806)에 인접한 와이어 본드의 부분(1022A)은 상기 성형 유닛과 일체화될 수 있는 툴에 의해 클램핑(clamping)된다. 그러한 클램핑은 상기 성형 유닛을 통한 상기 캐필러리의 이동의 결과로서 능동적으로나 수동적으로 수행될 수 있다. 일 예에서는, 상기 클램핑이 금속 와이어 세그먼트의 이동을 불가능하게 하도록 상기 금속 와이어 세그먼트(800) 상으로 상부에 미끄럼 방지 표면을 지니는 플레이트을 압박함으로써 수행될 수 있다.
상기 금속 와이어 세그먼트(800)가 이러한 방식으로 클램핑되는 동안, 상기 캐필러리 또는 본드 툴(804)은 상기 성형 유닛(1010)의 제3 표면(1018)을 따른 방향(1016)으로 이동하고 표면(1018)을 따라 이동한 거리와 동등한 와이어의 길이를 외부로 공급한다. 이후에는, 스테이지 E에서, 상기 캐필러리는 상기 와이어의 부분이 상기 캐필러리(804)의 외부 표면을 따라 상측으로 굽혀지게 하도록 상기 성형 유닛의 제3 표면(1024)을 따라 하측으로 이동된다. 그러한 방식으로, 상기 와이어의 상측으로 돌출하는 부분(1026)은 상기 금속 와이어의 제3 부분에 의해 다른 한 상측으로 돌출하는 부분에 접속될 수 있다.
상기 와이어 세그먼트를 형성하고 상기 와이어 세그먼트를 도전성 요소에 본딩하여 와이어 본드, 특히 위에서 논의한 볼 본드 타입의 와이어 본드를 형성한 후에, 상기 와이어 본드(예를 들면, 도 1의 참조번호 32)가 이후에 상기 캐필러리(예컨대, 도 14a의 참조번호 804) 내의 와이어의 나머지 부분으로부터 분리된다. 이는 상기 와이어 본드(32)의 베이스(34)로부터 원격에 있는 임의의 위치에서 수행될 수 있고 상기 와이어 본드(32)의 원하는 높이를 정의하는데 적어도 충분한 거리 만큼 상기 베이스(32)로부터 원격에 있는 위치에서 수행되는 것이 바람직하다. 그러한 분리는 상기 와이어 본드(32)의 베이스(34) 및 상기 면(806) 사이에서, 상기 캐필러리(804) 내에 배치되거나 상기 캐필러리(804) 외부에 배치될 수 있다. 한 방법에서는, 상기 와이어 세그먼트(800)가 원하는 분리 지점에서 상기 와이어(800)를 효율적으로 태움으로써 분리될 수 있는데, 이는 원하는 분리 지점에 대한 스파크 또는 화염의 적용에 의해 수행될 수 있다. 더 정확한 와이어 본드 높이를 이루기 위해, 상기 와이어 세그먼트(800)를 절단하는 서로 다른 형태들이 구현될 수 있다. 본원 명세서에 기술되는 바와 같이, 절단은 원하는 위치에서 와이어를 약하게 할 수 있는 부분 절단 또는 나머지 와이어 세그먼트(800)로부터의 상기 와이어 본드(32)의 전체적인 분리를 위한 상기 와이어를 통한 완전한 절단을 기술하는데 사용될 수 있다.
도 32에 도시된 일 예에서는, 절단 블레이드(805)가 본드 헤드 어셈블리 내에, 예컨대 캐필러리(804) 내에 합체될 수 있다. 도시된 바와 같이, 개구부(807)는 상기 캐필러리(804)의 측벽(820) 내에 포함될 수 있으며 이를 통해 절단 블레이드(805)가 확장될 수 있다. 상기 절단 블레이드(805)는 상기 캐필러리(804)의 내부에 그리고 상기 캐필러리(804)의 내부로부터 이동가능하고 그럼으로써 이는 변형적으로 상기 와이어(800)가 자유롭게 통과할 수 있게 하거나 상기 와이어(800)와 맞물리게 될 수 있다. 따라서, 상기 와이어(800)는 인출될 수 있으며 와이어 본드(32)가 상기 캐필러리 내부로부터 벗어나는 위치에 형성되어 상기 절단 블레이드(805)를 통해 도전성 요소(28)에 본딩될 수 있다. 본드의 형성 후에, 상기 와이어 세그먼트(800)는 상기 와이어의 위치를 고정하도록 상기 본드 헤드 어셈블리 내에 통합되는 클램프(803)를 사용하여 클램핑될 수 있다. 그리고나서, 상기 절단 블레이드(803)는 상기 와이어를 완전히 절단하거나 또는 상기 와이어를 부분적으로 절단하거나 약하게 하도록 상기 와이어 세그먼트 내로 이동될 수 있다. 완전한 절단은 상기 와이어 본드(32)의 횡단면(38)을 형성하고 이러한 지점에서는 상기 캐필러리(804)가 예를 들면 다른 한 와이어 본드를 형성하도록 상기 와이어 본드(32)로부터 떨어져 이동될 수 있다. 마찬가지로, 상기 와이어 세그먼트(800)가 상기 절단 블레이드(805)에 의해 약하게 되는 경우에, 상기 와이어가 여전히 상기 와이어 클램프(803)에 의해 유지된 채로의 상기 본드 헤드 유닛의 이동은 부분 절단에 의해 약하게 되는 부위에서 상기 와이어(800)를 끊음으로써 분리를 일으키게 할 수 있다.
상기 절단 블레이드(805)의 이동은 공기압에 의해서나 또는 오프셋 캠을 사용하여 이루어질 수 있다. 다른 예들에서는, 상기 절단 블레이드(805)의 이동은 스프링 또는 다이어프램에 의해 이루어질 수 있다. 상기 절단 블레이드(805)의 작동을 위한 트리거링 신호는 볼 본드의 형성으로부터 카운트 다운되는 시간 지연에 기반하여 이루어질 수도 있고 상기 와이어 본드 베이스(34)보다 높은 사전에 결정된 높이에 이르기까지의 상기 캐필러리(804)의 이동에 의해 이루어질 수 있다. 그러한 신호는 본딩 기계를 동작시키는 다른 소프트웨어에 링크될 수 있고 그럼으로써 상기 절단 블레이드(805)의 위치가 임의의 후속 본드 형성 이전에 리세트될 수 있게 된다. 상기 절단 메커니즘은 또한 상기 와이어가 사이에 존재하는 상태로 블레이드(805)와 병치(倂置)된 위치에 제2 블레이드(도시되지 않음)를 포함하여 상기 제1 블레이드 및 제2 블레이드의 하나 이상의 블레이드가 상기 제1 블레이드 및 제2 블레이드의 나머지 블레이드에 대해, 예컨대 일 예에서는 상기 와이어의 양 측으로부터 이동함으로써 상기 와이어를 절단하게 할 수 있다.
다른 일 예서는, 레이저(809)가 본드 헤드 유닛과 조립되어 상기 와이어를 절단하도록 배치되어 있을 수 있다. 도 33에 도시된 바와 같이, 레이저 헤드(809)는 예컨대 캐필러리(804)에나 또는 캐필러리(804)를 포함하는 본드 헤드 유닛 상의 다른 한 지점에 탑재함으로써 캐필러리(804) 외부에 배치될 수 있다. 상기 레이저는 상기 와이어(800)를 절단하여 상기 베이스(34)보다 높은 원하는 높이에서 상기 와이어 본드(32)의 횡단면(38)을 절단하도록 도 32에서 상기 절단 블레이드(805)에 대해 위에서 논의한 바와 같이 원하는 시간에 작동될 수 있다. 다른 구현 예들에서는, 상기 레이저(809)가 상기 절단 비임을 상기 캐필러리(804) 자체를 통해서나 상기 캐필러리 자체 내로 안내하도록 배치될 수 있으며 상기 본드 헤드 유닛 내부에 존재할 수 있다. 일 예에서는, 이산화 탄소 레이저가 사용될 수도 있고, 변형 예로서는 Nd:YAG 또는 Cu 증기 레이저가 사용될 수 있다.
다른 일 실시 예에서는, 도 34a - 도 34c에 도시된 바와 같은 스텐실 유닛(824)이 나머지 와이어 세그먼트로부터 상기 와이어 본드들(32)을 분리시키는데 사용될 수 있다. 도 34a에 도시된 바와 같이, 스텐실(824)은 상기 와이어 본드들(32)의 원하는 높이에서나 상기 와이어 본드들(32)의 원하는 높이 부근에 상부 표면(826)을 한정하는 몸체를 지니는 구조일 수 있다. 상기 스텐실(824)은 상기 도전성 요소들(28) 또는 상기 기판(12)의 임의의 부분들 또는 상기 도전성 요소들(28) 사이에 상기 기판(12)의 임의의 부분들에 접속된 피캐지 구조와 접촉하도록 구성될 수 있다. 상기 스텐실은 예컨대 도전성 요소들(28)을 통해 상기 와이어 본드들(32)에 대한 원하는 위치들에 상응할 수 있는 복수 개의 홀들(828)을 포함한다. 상기 홀들(828)은 내부에 상기 본드 헤드 유닛의 캐필러리(804)를 수용하는 치수가 부여될 수 있고, 그럼으로써 상기 캐필러리가 상기 와이어(800)를 상기 도전성 요소에 본딩하여 예컨대 볼 본딩 따위에 의해 상기 베이스(34)를 형성하도록 상기 도전성 요소(28)에 대한 위치에 이르기까지 상기 홀 내로 확장될 수 있다. 일 예에서는, 상기 스텐실이 홀들을 지닐 수 있으며 상기 홀들을 통해 상기 도전성 요소들 중 개별 도전성 요소들이 노출하게 된다. 다른 일 예에서는, 복수 개의 도전성 요소들이 상기 스텐실의 단일 홀에 의해 노출될 수 있다. 예를 들면, 홀은 상기 스텐실 내의 채널 형상화된 개구부 또는 요부일 수 있으며 이를 통해 한 행 또는 열의 도전성 요소들이 상기 스텐실의 상부 표면(826)에서 노출된다.
그리고나서, 상기 캐필러리(804)는 상기 와이어 세그먼트를 원하는 길이로 인출하는 동안 상기 홀(828)로부터 수직으로 이동될 수 있다. 일단 상기 홀(828)로부터 내보내진 경우에, 상기 와이어 세그먼트는 예컨대 클램프(803)에 의해 상기 본드 헤드 유닛 내에 클램핑될 수 있으며, 상기 캐필러리(804)는 상기 홀(828)의 표면 및 상기 스텐실(824)의 외부 표면(826)의 교차에 의해 정의된 상기 스텐실(824)의 에지(829)와 접촉한 상태로 상기 와이어 세그먼트(800)를 이동하도록 횡 방향(예컨대 스텐실(824)의 표면(826)과 나란한 횡 방향)으로 이동될 수 있다. 그러한 이동은 상기 캐필러리(804) 내에 여전히 유지되는 와이어 세그먼트(800)의 나머지 부분으로부터의 상기 와이어 본드(32)의 분리를 일으킬 수 있다. 이러한 프로세스는 원하는 위치들에 원하는 개수의 와이어 본드들(32)을 형성하도록 반복될 수 있다. 한 구현 예에서는, 상기 캐필러리가 와이어 분리 이전에 수직으로 이동될 수 있고 그럼으로써 나머지 와이어 세그먼트가 차후의 볼 본드를 형성하기에 충분한 거리(802) 만큼 상기 캐필러리(804)의 면(806)을 지나 돌출하게 된다. 도 34b에는 스텐실(824)의 변형 예가 도시되어 있으며 이 경우에 상기 홀들(828)이 테이퍼져 있을 수 있고 그럼으로써 상기 홀들(828)이 표면(826)의 제1 직경으로부터 표면(826)으로부터 떨어져 있는 보다 큰 직경으로 증가하는 직경을 지니도록 테이퍼져 있을 수 있다. 다른 한 변형 예에서는, 도 34c에 도시된 바와 같이, 상기 스텐실이 기판(12)으로부터의 원하는 거리로 표면(826)에서 일정 간격을 두고 떨어져 있기에 충분한 두께를 지니는 외부 프레임(821)을 지니도록 형성될 수 있다. 프레임(821)은 캐비티(cavity; 823)를 적어도 부분적으로 에워싸고 있을 수 있으며 상기 캐비티(823)는 상기 스텐실(824)의 두께가 상기 표면(826) 및 개구 부위(823) 사이에 확장되어 있는 기판(12)에 인접 배치되어 있도록 구성되어 있고 그럼으로써 상기 홀들(828)을 포함하는 스텐실(824)의 부분이 상기 기판(12) 상에 배치될 경우에 상기 기판(12)으로부터 일정 간격을 두고 떨어져 있게 된다.
도 20a - 도 20c에는 와이어 본드들의 캡슐화되지 않은 부분들(39; 도 1)이 캡슐화 층(42)의 표면(44)을 지나 돌출해 있도록 몰딩에 의해 캡슐화 층을 형성할 때 사용될 수 있는 한 가지 기법이 예시되어 있다. 따라서, 도 20a에서 볼 수 있는 바와 같이, 필름 이용 몰딩(film--assisted molding) 기법이 사용될 수 있으며 상기 필름 이용 몰딩 기법에 의해 임시 필름(1102)이 몰드의 플레이트(1110) 및 캐비티(1112) 사이에 배치되는데, 이 경우에는 상기 기판, 상기 기판에 접합된 마이크로전자 요소, 마이크로전자 요소와 같은 구성요소를 포함하는 부속 어셈블리가 접합되어 있을 수 있다. 상기 필름(1102)은 에틸렌 테트라 플루오로 에틸렌(ethylene tetrafluroethylene)으로부터 형성될 수 있다. 상기 필름(1102)은 상기 와이어 본드들의 길이 중 적어도 10%를 덮을 수 있으며 적어도 50 마이크로미터일 수 있다. 한 실시 예에서는, 상기 필름(1102)이 200 마이크로미터일 수 있지만, 상기 필름은 200 마이크로미터보다 두꺼울 수도 있고 얇을 수도 있다. 도 20a에는 상기 제1 플레이트(1110)의 반대편에 배치될 수 있는 몰드의 제2 플레이트(1111)가 부가적으로 도시되어 있다.
그리고나서, 도 20b 및 도 20c에서 볼 수 있는 바와 같이, 몰드 플레이트들(1110. 1111)이 합쳐지게 되는 경우에, 와이어 본드들(1132)의 단부들(1138)이 임시 필름(1102) 내로 돌출할 수 있다. 몰드 화합물이 캡슐화 층(1142)을 형성하도록 상기 캐비티(1112) 내에 유동될 경우에, 상기 몰드 화합물은 상기 와이어 본드들의 단부들(1138)과 접촉하지 못하는데 그 이유는 상기 와이어 본드들의 단부들(1138)이 상기 임시 필름(1102)에 의해 덮여 있기 때문이다. 이러한 단계 후에, 상기 몰드 플레이트들(1110, 1111)은 상기 캡슐화 층(1142)로부터 제거되고, 상기 임시 필름(1102)이 현재 몰드 표면(1144)으로부터 제거될 수 있으며, 이는 이때 상기 와이어 본드들(1132)의 단부들(1138)이 상기 캡슐화 층의 표면(1144)을 지나 돌출되게 한다.
필름 이용 몰딩 기법은 매스 생성에 매우 적합할 수 있다. 예를 들면, 상기 프로세스의 일 예에서는, 상기 임시 필름의 연속 시트의 부분이 상기 몰드 플레이트에 도포될 수 있다. 그리고나서, 상기 캡슐화 층은 상기 몰드 플레이트에 의해 적어도 부분적으로 한정되는 캐비티(1112) 내에 형성될 수 있다. 그리고나서, 상기 몰드 플레이트(1110) 상의 임시 필름(1102)의 현재 부분이 자동화된 수단에 의해 상기 임시 필름의 연속 시트의 다른 한 부분으로 대체될 수 있다. 상기 필름 이용 몰딩 기법의 변형 예에서는, 위에서 기술된 바와 같은 제거가능한 필름을 사용하는 대신에 수용성 필름이 상기 캡슐화 층을 형성하기 전에 상기 몰드 플레이트(1110)의 내부 표면상에 배치될 수 있다. 상기 몰드 플레이트들이 제거될 경우에, 상기 수용성 필름은 상기 와이어 본드들의 단부들이 위에서 기술된 바와 같은 캡슐화 층의 표면(1144)을 지나 돌출해 있도록 상기 수용성 필름을 씻어냄으로써 제거될 수 있다.
도 20a - 도 20c의 방법의 일 예에서는, 상기 캡슐화 층(1142)의 표면(114)보다 높은 상기 와이어 본드들(1132)의 높이들은 도 37a에 도시된 바와 같이 상기 와이어 본드들(1132) 사이로 변할 수 있다. 상기 와이어 본드들(1132)이 실질적으로 균일한 높이들만큼 표면(1142)보다 높이 돌출해 있도록 상기 패키지(1110)를 부가적으로 처리하는 방법은 도 37b - 도 37d에 도시되어 있다. 그리고나서, 희생 층(1178)은 이때 와이어 본드들(1132)에 대한 바람직한 높이로 상기 희생 층(1178)의 높이를 감소시키도록 평탄화될 수 있는데, 이는 래핑(lapping), 그라인딩(grinding), 또는 폴리싱(polishing) 따위에 의해 이행될 수 있다. 또한 첨부도면들에 예시되어 있는 바와 같이, 상기 희생 층(1178)의 평탄화가 상기 와이어 본드들(1132)이 상기 희생 층(1178)의 표면에 노출되는 지점에 이르기까지 상기 희생 층(1178)의 높이를 감소시킴으로써 개시될 수 있다. 이때, 상기 평탄화 프로세스는 또한 상기 와이어 본드들(1132)을 상기 희생 층(1178)과 동시에 평탄화시키고 그럼으로써 상기 희생층(1178)의 높이가 계속 줄어들게 됨에 따라, 상기 와이어 본드들(1132)의 높이들이 또한 줄어들게 될 수 있다. 상기 평탄화는 일단 상기 와이어 본드들(1132)에 대한 원하는 높이에 이르게 되는 경우에 정지될 수 있다. 여기서 유념할 점은 그러한 프로세스에서 상기 와이어 본드들(1132)이 초기에 형성되고 그럼으로써 상기 와이어 본드들의 높이들이 균일하지 않게 되는 동안 상기 와이어 본드들의 높이들 모두가 타깃된 균일한 높이보다 크게 될 수 있다는 점이다. 평탄화로 상기 와이어 본드들(1132)이 원하는 높이로 감소하게 된 후에, 상기 희생 층(1178)이 예컨대 에칭 따위에 의해 제거될 수 있다. 상기 희생 층(1178)은 상기 캡슐화 재료에 그다지 영향을 주지 않게 하는 에천트(etchant)를 사용하여 에칭함으로써 제거를 허용할 수 있는 재료로부터 형성될 수 있다. 일 예에서는, 상기 희생 층(1178)이 수용성 플라스틱 기판으로부터 만들어질 수 있다.
도 21a 및 도 21b에는 상기 캡슐화 층의 표면을 지나 돌출해 있는 상기 와이어 본드들의 캡슐화되지 않은 부분들이 형성될 수 있게 하는 다른 한 방법이 예시되어 있다. 따라서, 도 21a에서 볼 수 있는 바와 같이, 초기에 와이어 본드들(1232)이 상기 캡슐화 층(1242)의 표면과 수평을 이룰 수도 있고 심지어는 상기 캡슐화 층(1242)의 표면에 노출되지 않을 수도 있다. 그리고나서, 도 21b에 도시된 바와 같이, 상기 캡슐화 층의 부분, 예컨대, 몰딩된 캡슐화 층은 상기 단부들(1238)이 변형된 캡슐화 층 표면(1246)을 지나 돌출하게 하도록 제거될 수 있다. 따라서, 일 예에서는, 레이저 애블레이션(laser ablation)이 평판형 요부 표면(1246)을 형성하도록 상기 캡슐화 층을 균일하게 요부처리하는데 사용될 수 있다. 변형적으로는, 레이저 애블레이션이 개별 와이어 본드들에 인접한 캡슐화 층의 부위들에 선택적으로 수행될 수 있다.
상기 와이어 본드들에 대해 상기 캡슐화 층의 적어도 여러 부분을 선택적으로 제거하는데 사용될 수 있는 다른 기법들 중에는 "습식 발파(wet blasting)" 기법들을 포함한다. 습식 발파에서는, 액체 매질에 의해 담긴 연마 입자들의 스트림이 타깃의 표면으로부터 재료를 제거하도록 상기 타깃으로 향하게 된다. 입자들의 스트림은 때때로 습식 발파 후에 남아있을 수 있는 와이어 본드들과 같은 다른 구조에 대한 재료의 선택적 제거를 용이하게 하거나 가속화할 수 있는 화학 에천트와 결합하게 될 수 있다.
도 38a 및 도 38b에 도시된 예에서는, 다시 말하면 도 21a 및 도 21b에 도시된 방법의 변형 예에서는, 와이어 본드 루프들(1232')은 한 단부에서 도전성 요소들(1228) 상에 베이스들(1234a)을 지니고 다른 단부(1234b)에서는 상기 마이크로전자 요소(1222)의 표면에 부착되어 있는 것으로 형성될 수 있다. 상기 마이크로전자 요소(1222)에 대한 와이어 본드 루프들(1232')의 부착을 위해, 상기 마이크로전자 요소(1223)의 표면이 예컨대 스퍼터링, 화학적 증기 증착(chemical vapor deposition), 도금 따위에 의해 금속화될 수 있다. 베이스들(1234a)은 도시된 바와 같이 볼 본딩될 수도 있고 상기 단부들(1232)이 상기 마이크로전자 요소(1222)에 접합될 수 있는 것처럼 에지 본딩될 수도 있다. 도 38a에 부가적으로 도시된 바와 같이, 유전체 캡슐화 층(1242)은 와이어 본드 루프들(1232')을 덮도록 기판(1212) 상에 형성될 수 있다. 이때, 상기 캡슐화 층(1242)은 상기 캡슐화 층(1242)의 높이를 줄이도록 그리고 상기 마이크로전자 요소(1222)에 접합되는 도전성 요소들(1228) 및 열 발산 본드들(1232B)에 대한 전기 접속을 위해 접속 와이어 본드들(1232A)의 적어도 횡단면들(1238)에 적어도 접합하는 데 이용가능한 접합 와이어 본드들(1232A)로 상기 와이어 본드 루프들(1232')을 분리시키도록 예컨대, 그라인딩, 래핑, 폴리싱 따위에 의해 평탄화될 수 있다. 상기 열 발산 본드들은 이들이 상기 마이크로전자 요소(1222)의 회로 중 어느 하나에 전기적으로 접속되도록 이루어질 수 있지만 상기 마이크로전자 요소(1222)로부터 열을 상기 캡슐화 층(1242)의 표면(1244)으로 열전달하도록 배치되어 있다. 부가적인 처리 방법들이 본원 명세서의 다른 부분에서 기술되겠지만 결과적인 패키지(1210')에 적용될 수 있다.
도 22a - 도 22e에는 와이어 본드들의 캡슐화되지 않은 부분들이 캡슐화 층을 통해 돌출해 있는 몰딩에 의해 캡슐화 층을 형성하는 또 다른 한 방법이 예시되어 있다. 도 22a에 도시된 바와 같이, 와이어 본드들(1302)은 기판(1304) 상에 몰딩된다. 상기 와이어 본드들(1302)은 기판(1304) 상에 몰딩된다. 상기 와이어 본드들(1302)은 와이어(1306) 및 베이스(1308)를 포함하며, 이들은 무전해 니켈 무전해 팔라듐 침수 금(electroless nickel electroless palladium immersion gold; ENEPIG) 재료와 같은 도전성 요소에 접속될 수 있다. 상기 와이어(1306)는 구리 또는 구리 합금을 포함하는 재료로부터 형성될 수 있다. 댐(dam)과 같은 높은 재료 영역(1310)은 예를 들면 와이어 본드들(1302)이 영역(1310)에 의해 외접되어 있거나 또는 적어도 부분적으로 영역(1310)의 경계에 접해지는 부위 내에 배치되어 있는 상태로 반도체 영역의 면(1312)의 주변을 따라 상기 기판(1304)의 면(1312)에 형성될 수도 있고 상기 기판(1304)의 면(1312)상에 형성될 수도 있다. 특정한 예에서는, 상기 영역(1310)이 납땜 마스크와 같은 광 이미지 형성이 가능한(photoimageable) 재료로부터 형성될 수 있다.
도 22b에 도시된 바와 같이, 한 가지 경우에 와이어 잠금 재료(1314)로서 언급될 수 있는 보강 층(1314)은 기판(1304)의 면(1312) 상에 침착될 수 있으며 상기 영역(1310)에 의해 완전히 또는 적어도 부분적으로 포함될 수 있다. 이러한 방식으로, 상기 영역(1310)은 적어도 부분적으로 상기 와이어 잠금 재료가 표면(1312) 상에 제공되는 부위를 한정할 수 있다. 와이어 길이들은 위에서 기술된 바와 같을 수 있고 특정 예에서는, 각각의 와이어(1304)가 150 - 200 마이크로미터의 근사 범위에 속하는 길이를 지닐 수 있다. 일 예에서는, 상기 와이어 잠금 재료(1314)가 스핀-온(spin-on) 프로세스를 사용하여 분산 및 분포될 수 있다. 상기 와이어 잠금 재료(1314)는 침착될 경우에 상기 와이어(1306)의 부분을 덮어서 상기 기판(1304)의 면(1312)으로부터의 거리를 확장할 수 있는데, 예컨대 상기 잠금 재료는 상기 와이어의 길이의 약 1/4 내지 1/3 또는 대략 50 마이크로미터를 덮을 수 있다. 상기 와이어 잠그 재료(1314)는 상기 와이어(1306)의 강성도 또는 강성율을 증가시켜, 상기 와이어를 굽히지 못하게 하거나 상기 와이어를 굴곡이 이루어지지 않게 한다. 일 예에서는, 상기 와이어 잠금 재료가 실리카로 충전된 액체 캡슐화제일 수 있으며, 이는 상표명 NoSWEEPTM 하에서 시판되고 있는 것과 같은 등가의 비-충전 캡슐화제보다 강한 것이 전형적이다.
도 22c에 도시된 바와 같이, 캡슐화를 형성할 경우에, 상기 와이어들(1306)은 제거가능한 필름(1316) 내에 삽입될 수 있으며, 상기 제거가능한 필름(1316)은 도 20a - 도 20c에 대해 위에서 기술된 임시 필름(1102)과 동일하거나 유사할 수 있으며, 에틸렌 테트라 플루오로 에틸렌(ethylene tetrafluroethylene)으로부터 형성될 수 있다. 한 실시 예에서는, 상기 필름(1316)이 상기 와이어 본드들의 길이의 적어도 10%를 덮을 수 있으며 적어도 50 마이크로미터일 수 있다. 한 실시 예에서는, 상기 필름(1316)이 200 마이크로미터인 두께를 지닐 수 있지만, 필름 두께는 200 마이크로미터보다 크거나 작을 수 있다. 상기 필름(1316)은 상기 와이어들(1306)의 횡단부들(1306e)이 예컨대 위에서 기술된 바와 같이 상기 캡슐화 층(42)의 형성 동안 제2 재료, 예컨대 몰드 화합물 또는 다른 캡슐화제(1318)에 의해 덮이는 것을 방지한다.
도 20a 및 도 20b에 대해 위에서 기술된 바와 같이, 그리고 도 22d에 도시된 바와 같이, 상기 캡슐화제(1318)는 몰드의 내부 캐비티 내에 침착 또는 유동될 수 있는데, 상기 몰드에는 상기 기판 및 부착된 와이어 본드들이 배치되어 있으며 필름(1316)이 도 20a - 도 20c에 도시된 필름(1102)과 유사하게 제공되어 있다. 상기 와이어들 부분 주위에 상기 와이어 잠금 재료(1314)를 침착함으로써 상기 와이어(1306)의 강화 및 보강은 달리 이루어질 수 있게 되는 것보다 적은 상기 와이어들의 이동으로 상기 필름(1316) 내로의 상기 와이어들(1306)의 침입을 용이하게 한다. 상기 캡슐화제(1318)를 침착시켜 상기 와이어들(1306)의 부분들을 덮은 후에, 상기 필름(1318)은 상기 와이어들의 단부들(1306e)을 노출시켜 도 22e에서 볼 수 있는 바와 같이 마이크로전자 어셈블리(1302)를 형성하도록 제거될 수 있다.
와이어 본드들(2632)을 사전에 결정된 높이로 형성하는 다른 한 방법이 도 39a - 도 39c에 도시되어 있다. 그러한 방법에서는 희생 캡슐화 층(2678)이 기판(2612)의 표면(2614) 상에서, 적어도 상기 기판(2612)의 제2 영역(2620)에 형성될 수 있다. 상기 희생 층(2678)은 또한 도 1에 대해 위에서 기술된 캡슐화 층들과 유사한 방식으로 상기 마이크로전자 요소(2622)를 덮도록 상기 기판(2612)의 제1 영역(2618) 상에 형성될 수 있다. 상기 희생 층(2678)은 도전성 요소들(2628)을 노출하도록 적어도 하나의 개구부(2679) 및 몇몇 실시 예들에서는 다수의 개구부(2679)를 포함한다. 상기 개구부들(2679)은 상기 희생 층(2678)의 몰딩 동안에 또는 에칭, 드릴링 따위에 의한 몰딩 후에 형성될 수 있다. 한 실시 예에서는, 큰 개구부(2679)가 상기 도전성 요소들(2628) 모두를 노출하도록 형성될 수 있지만, 다른 실시 예들에서는 복수 개의 큰 개구부들(2679)이 대응하는 그룹들의 도전성 요소들(2628)을 노출하도록 형성될 수 있다. 부가적인 실시 예들에서는, 개별 도전성 요소들(2628)에 상응하는 개구부들(2629)이 형성될 수 있다. 상기 희생 층(2678)은 상기 와이어 본드들(2632)에 대해 원하는 높이에서 표면(2677)을 지니는 것으로 형성되고 그럼으로써 상기 와이어 본드들(2632)이 상기 와이어 본드들(2632)의 베이스들(2634)을 상기 도전성 요소들(2628)에 본딩하고 그 다음에 상기 와이어를 인출하여 상기 희생 층(2678)의 표면(2677)에 이르게 함으로써 형성될 수 있다. 그리고나서, 상기 와이어 본드들은 상기 희생 층(2678)의 표면(2677)의 부분들 상에 적층하도록 상기 개구부의 횡 방향으로 인출될 수 있다. (도 14에 도시된 바와 같은 캐필러리(804)와 같은) 본드 형성 기구의 캐필러리는 상기 표면(2677)과 접촉하여 상기 와이어 세그먼트를 압박하도록 이동될 수 있고 그럼으로써 상기 표면(2677) 및 상기 캐필러리 간의 상기 와이어 상의 압박으로 상기 와이어가 도 39a에 도시된 바와 같이 표면(2677) 상에 절단되게 된다.
그리고나서, 상기 희생 층(2678)은 에칭 또는 다른 유사한 프로세스에 의해 제공될 수 있다. 일 예에서는, 상기 희생 층(2678)이 수용성 플라스틱 재료로부터 형성될 수 있고 그럼으로써 상기 수용성 플라스틱 재료가 제조 과정에 있는 유닛(2610")의 다른 구성요소들에 영향을 주지 않고 물에의 노출에 의해 제거될 수 있게 된다. 다른 한 실시 예에서는, 희생 층(2678)이 포토레지스트와 같은 광 이미지 형성이 가능한 재료로부터 이루어질 수 있으며 그럼으로써 상기 희생 층(2678)이 광원에의 노출에 의해 제거될 수 있게 된다. 희생 층(2678')의 부분이 기판(2612)의 표면(2614) 및 마이크로전자 요소(2622) 사이에 남아 있을 수 있으며 상기 기판(2612)의 표면(2614) 및 마이크로전자 요소(2622)는 땜납 볼들(2652)을 에워싸는 언더필로서의 기능을 수행할 수 있다. 상기 희생 층(2678)의 제거 후에 캡슐화 층(3642)이 패키지(2610)를 형성하도록 제조 과정에 있는 유닛 상에 형성된다. 상기 캡슐화 층(2642)은 위에서 기술된 것들과 유사할 수 있으며 실질적으로 기판(2612)의 표면(2614) 및 마이크로전자 요소(2622)를 덮을 수 있다. 캡슐화 층(2642)은 상기 와이어 본드들(2632)을 부가적으로 지지 및 분리할 수 있다. 도 29c에 도시된 패키지(2610)에서는, 상기 와이어 본드들이 상기 캡슐화제(2642)의 표면(2644)에 노출되고 상기 캡슐화제(2642)의 표면(2644)과 실질적으로 나란한 상기 와이어 본드들의 에지 표면들(237)의 부분들을 포함한다. 다른 실시 예들에서는, 상기 와이어 본드들(2632) 및 상기 캡슐화 층(2642)이 상부에 노출되고 실질적으로 수평을 이루는 와이어 본드들을 지니는 표면(2644)을 형성하도록 평탄화될 수 있다.
본 발명의 위에서 기술된 실시 예들 및 변형 예들은 위에서 특정하게 기술된 것과는 다른 방식으로 결합될 수 있다. 이는 본 발명의 범위 및 사상 내에 있는 그러한 변형 예들 모두를 포괄하도록 의도된 것이다.

Claims (49)

  1. 마이크로전자 패키지로서,
    표면을 지니는 구성요소 및 상기 표면에 있는 복수 개의 도전성 요소들;
    상기 도전성 요소들에 접합된 제1 단부들 및 상기 제1 단부들로부터 이격된 제2 단부들을 지니는 복수 개의 와이어 본드들로서, 복수 개의 와이어 본드들의 대응하는 제1 단부들 및 제2 단부들 간의 길이를 지니는, 복수 개의 와이어 본드들;
    상기 표면과 상기 도전성 요소들의 상부에 적층되어 상기 와이어 본드들 각각의 길이의 제1 부분을 덮는 유전체 보강 층; 및
    상기 구성요소의 표면 위의 상기 유전체 보강 층의 상부에 적층되어 상기 와이어 본드들 각각의 길이의 제2 부분을 덮는 캡슐화 층으로서, 상기 유전체 보강 층은 상기 캡슐화 층과 다르고 더 강한 것인, 캡슐화 층
    을 포함하며,
    상기 와이어 본드들의 제2 단부들은 상기 유전체 보강 층 위에 있으며 상기 유전체 보강 층으로부터 이격된 캡슐화 층의 표면에서 상기 캡슐화 층에 의해 적어도 부분적으로 덮이지 않는, 마이크로전자 패키지.
  2. 제1항에 있어서,
    상기 구성요소는 기판인, 마이크로전자 패키지.
  3. 제1항에 있어서,
    상기 유전체 보강 층과 상기 캡슐화 층이 아닌 융기된 재료 영역을 더 포함하고,
    상기 융기된 재료 영역은, (i) 상기 구성요소의 표면에 나란한 적어도 하나의 방향이면서 상기 구성요소의 표면으로부터 연장되는 방향으로 상기 유전체 보강 층의 경계를 적어도 부분적으로 접하고, (ii) 상기 와이어 본드들의 제1 단부들이 상기 도전성 요소들과 각각 접합되는 상기 구성요소의 표면의 영역의 경계를 적어도 부분적으로 접하는, 마이크로전자 패키지.
  4. 제1항에 있어서,
    상기 유전체 보강 층은 상기 와이어 본드들의 길이의 적어도 10%를 덮는, 마이크로전자 패키지.
  5. 제1항에 있어서,
    상기 유전체 보강 층은 상기 와이어 본드들의 길이의 적어도 50 마이크로미터를 덮는, 마이크로전자 패키지.
  6. 제1항에 있어서,
    상기 와이어 본드들 각각은 상기 도전성 요소들 중 하나에 스티치 본딩되는, 마이크로전자 패키지.
  7. 제1항에 있어서,
    상기 와이어 본드들은 상기 와이어 본드들의 제2 단부들에 인접하여 상부에 본딩 툴 마크들을 지니는, 마이크로전자 패키지.
  8. 제7항에 있어서,
    상기 와이어 본드들은 상기 와이어 본드들의 제2 단부들에 인접한 적어도 하나의 방향으로 테이퍼져 있는, 마이크로전자 패키지.
  9. 제7항에 있어서,
    상기 본딩 툴 마크는 볼 형상 영역인, 마이크로전자 패키지.
  10. 제1항에 있어서,
    상기 와이어 본드들의 제2 단부들은 상기 캡슐화 층의 표면에 의해 한정된 면에 대해 65 내지 90도 각도로 상기 캡슐화 층으로부터 떨어져 돌출해 있는, 마이크로전자 패키지.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
  41. 삭제
  42. 삭제
  43. 삭제
  44. 삭제
  45. 삭제
  46. 삭제
  47. 삭제
  48. 삭제
  49. 삭제
KR1020157023814A 2013-02-01 2014-01-31 와이어 본드 비아들을 지니는 마이크로전자 패키지, 및 마이크로전자 패키지용 층을 제조 및 보강하는 방법 KR101994954B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US13/757,673 2013-02-01
US13/757,677 US9136254B2 (en) 2013-02-01 2013-02-01 Microelectronic package having wire bond vias and stiffening layer
US13/757,677 2013-02-01
US13/757,673 US8940630B2 (en) 2013-02-01 2013-02-01 Method of making wire bond vias and microelectronic package having wire bond vias
PCT/US2014/014181 WO2014121090A1 (en) 2013-02-01 2014-01-31 Microelectronic package having wire bond vias, method of making and stiffening layer for same

Publications (2)

Publication Number Publication Date
KR20150113179A KR20150113179A (ko) 2015-10-07
KR101994954B1 true KR101994954B1 (ko) 2019-07-01

Family

ID=50151376

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157023814A KR101994954B1 (ko) 2013-02-01 2014-01-31 와이어 본드 비아들을 지니는 마이크로전자 패키지, 및 마이크로전자 패키지용 층을 제조 및 보강하는 방법

Country Status (5)

Country Link
JP (1) JP2016505222A (ko)
KR (1) KR101994954B1 (ko)
CN (1) CN105074914B (ko)
TW (1) TWI570864B (ko)
WO (1) WO2014121090A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9446943B2 (en) 2013-05-31 2016-09-20 Stmicroelectronics S.R.L. Wafer-level packaging of integrated devices, and manufacturing method thereof
US9802813B2 (en) 2014-12-24 2017-10-31 Stmicroelectronics (Malta) Ltd Wafer level package for a MEMS sensor device and corresponding manufacturing process
JP6271463B2 (ja) * 2015-03-11 2018-01-31 東芝メモリ株式会社 半導体装置
US10249515B2 (en) * 2016-04-01 2019-04-02 Intel Corporation Electronic device package
US10002844B1 (en) * 2016-12-21 2018-06-19 Invensas Bonding Technologies, Inc. Bonded structures
EP3462494B1 (en) * 2017-09-29 2021-03-24 Detection Technology OY Integrated radiation detector device
CN110504172A (zh) * 2018-05-16 2019-11-26 中芯长电半导体（江阴）有限公司 垂直打线结构、堆叠芯片封装结构及方法
WO2019228908A2 (en) 2018-05-28 2019-12-05 Borealis Ag Devices for a photovoltaic (pv) module

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7051915B2 (en) 2002-08-29 2006-05-30 Rohm Co., Ltd. Capillary for wire bonding and method of wire bonding using it
US20070126091A1 (en) 2005-12-07 2007-06-07 Wood Alan G Semiconductor components having through wire interconnects (TWI)
US20100007026A1 (en) 2008-07-10 2010-01-14 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing the same

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5032196B1 (ko) * 1970-11-13 1975-10-18
JPS61102745A (ja) * 1984-10-26 1986-05-21 Toshiba Corp 半導体装置
JP2000058603A (ja) * 1998-08-10 2000-02-25 Fuji Electric Co Ltd 超音波ワイヤボンダ
US6211574B1 (en) * 1999-04-16 2001-04-03 Advanced Semiconductor Engineering Inc. Semiconductor package with wire protection and method therefor
JP4526651B2 (ja) * 1999-08-12 2010-08-18 富士通セミコンダクター株式会社 半導体装置
US6765287B1 (en) 2001-07-27 2004-07-20 Charles W. C. Lin Three-dimensional stacked semiconductor package
US7176506B2 (en) 2001-08-28 2007-02-13 Tessera, Inc. High frequency chip packages with connecting elements
JP3767512B2 (ja) * 2002-04-25 2006-04-19 株式会社デンソー ワイヤボンディング方法
TWI255022B (en) * 2004-05-31 2006-05-11 Via Tech Inc Circuit carrier and manufacturing process thereof
US7371676B2 (en) * 2005-04-08 2008-05-13 Micron Technology, Inc. Method for fabricating semiconductor components with through wire interconnects
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US20070181645A1 (en) * 2006-01-13 2007-08-09 Ho Wing Cheung J Wire bonding method and apparatus
US7659612B2 (en) * 2006-04-24 2010-02-09 Micron Technology, Inc. Semiconductor components having encapsulated through wire interconnects (TWI)
US8598717B2 (en) * 2006-12-27 2013-12-03 Spansion Llc Semiconductor device and method for manufacturing the same
KR101057368B1 (ko) * 2007-01-31 2011-08-18 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치 및 그 제조 방법
JP4926787B2 (ja) * 2007-03-30 2012-05-09 アオイ電子株式会社 半導体装置の製造方法
JP2009088254A (ja) * 2007-09-28 2009-04-23 Toshiba Corp 電子部品パッケージ及び電子部品パッケージの製造方法
WO2009096950A1 (en) * 2008-01-30 2009-08-06 Kulicke And Soffa Industries, Inc. Wire loop and method of forming the wire loop
KR101128063B1 (ko) * 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
JP5734236B2 (ja) * 2011-05-17 2015-06-17 株式会社新川 ワイヤボンディング装置及びボンディング方法
US8404520B1 (en) * 2011-10-17 2013-03-26 Invensas Corporation Package-on-package assembly with wire bond vias

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7051915B2 (en) 2002-08-29 2006-05-30 Rohm Co., Ltd. Capillary for wire bonding and method of wire bonding using it
US20070126091A1 (en) 2005-12-07 2007-06-07 Wood Alan G Semiconductor components having through wire interconnects (TWI)
US20100007026A1 (en) 2008-07-10 2010-01-14 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
CN105074914A (zh) 2015-11-18
TW201448151A (zh) 2014-12-16
KR20150113179A (ko) 2015-10-07
JP2016505222A (ja) 2016-02-18
CN105074914B (zh) 2018-06-01
TWI570864B (zh) 2017-02-11
WO2014121090A1 (en) 2014-08-07

Similar Documents

Publication Publication Date Title
US11735563B2 (en) Package-on-package assembly with wire bond vias
US9601454B2 (en) Method of forming a component having wire bonds and a stiffening layer
US8940630B2 (en) Method of making wire bond vias and microelectronic package having wire bond vias
US9691679B2 (en) Method for package-on-package assembly with wire bonds to encapsulation surface
KR101994954B1 (ko) 와이어 본드 비아들을 지니는 마이크로전자 패키지, 및 마이크로전자 패키지용 층을 제조 및 보강하는 방법
US9349706B2 (en) Method for package-on-package assembly with wire bonds to encapsulation surface

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant