JP2016505222A - ワイヤボンドビアを有するマイクロ電子パッケージ、その製造方法、およびそのための補強層 - Google Patents

ワイヤボンドビアを有するマイクロ電子パッケージ、その製造方法、およびそのための補強層 Download PDF

Info

Publication number
JP2016505222A
JP2016505222A JP2015556174A JP2015556174A JP2016505222A JP 2016505222 A JP2016505222 A JP 2016505222A JP 2015556174 A JP2015556174 A JP 2015556174A JP 2015556174 A JP2015556174 A JP 2015556174A JP 2016505222 A JP2016505222 A JP 2016505222A
Authority
JP
Japan
Prior art keywords
wire
bond
forming
layer
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015556174A
Other languages
English (en)
Other versions
JP2016505222A5 (ja
Inventor
フィリップ ダンバーグ
フィリップ ダンバーグ
シジュン チャオ
シジュン チャオ
エリス チャウ
エリス チャウ
ロズアン アラトレ
ロズアン アラトレ
Original Assignee
インヴェンサス・コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/757,673 external-priority patent/US8940630B2/en
Priority claimed from US13/757,677 external-priority patent/US9136254B2/en
Application filed by インヴェンサス・コーポレイション filed Critical インヴェンサス・コーポレイション
Publication of JP2016505222A publication Critical patent/JP2016505222A/ja
Publication of JP2016505222A5 publication Critical patent/JP2016505222A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45655—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45664—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1052—Wire or wire-like electrical connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

このようなマイクロ電子部品を形成するマイクロ電子部品および方法が、本明細書に開示されている。マイクロ電子部品は、基板１２の面に導電性素子の面のような、基板１２のボンディング面３０から延びるワイヤボンド３２の形態で複数の導電性ビアを備えることができる。

Description

（関連出願の相互参照）
本出願は、２０１３年２月１日に出願された米国特許出願第１３／７５７，６７３号の継続であり、かつ、２０１３年２月１日に出願された米国特許出願第１３／７５７，６７７号の継続であり、これらの開示は、参照により本明細書に組み込まれている。
本出願の主題は、マイクロ電子素子のパッケージング、関連する回路、例えば、構造を製造する方法、に関し、構造は、すなわち、基板の面での導電性素子の面のような、基板のボンディング面から延びるワイヤボンドの形態で複数の導電性ビアを有するマイクロ電子パッケージである。
半導体チップのようなマイクロ電子デバイスは、典型的には、他の電子部品への多数の入力接続および出力接続を必要とする。半導体チップまたは他の同等のデバイスの入力接点および出力接点は、一般的に、（一般に「エリア配列」と呼ばれる）デバイスの面を実質的に覆う格子状パターンに、または、デバイスの前面の各縁と平行にかつ隣接して延びてもよい細長い列に、または、前面の中心に、配置される。典型的に、チップのようなデバイスは、プリント回路基板のような基板上に物理的に実装されねばならず、デバイスの接点は、回路基板の導電性特徴に電気的に接続されなければならない。
半導体チップは、一般に、回路基板または他の回路パネルのような外部基板上のチップの製造中または実装中にチップの取り扱いを容易にするパッケージで提供される。例えば、多くの半導体チップは、面実装に適したパッケージで提供される。この一般的な種類の多数のパッケージが、様々な用途のために提案されている。最も一般的には、そのようなパッケージは、誘電体上にめっきされたまたはエッチングされた金属構造として形成された端子を有する「チップキャリア」と一般に呼ばれる誘電体素子を備える。これらの端子は、典型的には、チップキャリア自体に沿って延びる薄いトレースのような特徴によって、および、チップの接点間に延びる微細なリードまたはワイヤと端子またはトレースとによって、チップの接点自体に接続されている。面実装の動作において、パッケージは、パッケージ上の各端子が回路基板上の対応する接点パッドと整列するように、回路基板上に配置される。ハンダまたは他のボンディング材料が、端子と接点パッドとの間に設けられている。パッケージは、ハンダを溶融させるまたは「リフローさせる」ように、あるいは、ボンディング材料を活性化させるように、組立体を加熱することによって、所定位置に恒久的にボンドされてもよい。
多くのパッケージは、パッケージの端子に接続されている、ハンダボールの形態で、典型的には、直径で約０．１ｍｍから約０．８ｍｍ（５から３０ミル）のハンダ塊を備える。その底面から突出するハンダボールの配列を有するパッケージは、一般的に、ボールグリッド配列または「ＢＧＡ」パッケージと呼ばれる。ランドグリッド配列または「ＬＧＡ」パッケージと呼ばれる他のパッケージは、ハンダから形成された薄い層またはランドによって基板に固定されている。この種類のパッケージは、非常にコンパクトにされてもよい。一般に「チップスケールパッケージ」と呼ばれる特定のパッケージは、パッケージに組み込まれたデバイスの領域に等しい、またはその領域よりもわずかにだけ大きい回路基板の領域を占める。これは、組立体の全体の大きさを減少させ、かつ、基板上の様々なデバイス間の短い相互接続の使用を可能にし、デバイス間の信号伝播時間を今度は制限し、したがって高速での組立体の作動を容易にするという点で、有利である。
パッケージ化半導体チップは、多くの場合、「積層」配置において設けられ、１つのパッケージは、例えば、回路基板上に設けられ、別のパッケージは、第１パッケージの上部に取り付けられる。これらの構成は、複数の異なるチップが、回路基板上の単一のフットプリント内に取り付けられることを可能にし、さらに、パッケージ間に短い相互接続を設けることにより、高速動作を容易にできる。多くの場合、この相互接続距離は、チップ自体の厚さよりもわずかに大きいだけである。相互接続が、チップパッケージの積層内で達成されるためには、（一番上のパッケージを除く）各パッケージの両側に機械的および電気的接続のための構造を設けることが必要である。これは、例えば、チップが搭載された基板の両面に接点パッドまたはランドを設けることによって、行われており、パッドは、導電性ビアなどにより基板を介して接続される。ハンダボールなどは、次のより高い基板の底面上の接点に対する、より低い基板上の接点間の隙間を埋めるために、使用されている。ハンダボールは、接点を接続するために、チップの高さよりも高くなければならない。積層チップ配置および相互接続構造の例は、米国特許出願第２０１０／０２３２１２９（‘１２９公報）で提供され、その開示は、その全体が参照により本明細書に組み込まれている。
米国特許出願第２０１０／０２３２１２９号明細書
細長い支柱またはピンの形態でのマイクロ接点素子は、回路基板にマイクロ電子パッケージを接続するために、かつ、マイクロ電子パッケージングにおける他の接続のために、使用されてもよい。いくつかの例では、マイクロ接点は、マイクロ接点を形成するための１つ以上の金属層を備える金属構造をエッチングすることによって形成されている。エッチング加工は、マイクロ接点の大きさを制限する。従来のエッチング加工は、通常、「アスペクト比」と呼ばれる最大幅に対する高さの大きな比率を用いて、マイクロ接点を形成することができない。かなりの高さと、隣接するマイクロ接点間の非常に小さなピッチまたは間隔とで、マイクロ接点の配列を形成することは、困難または不可能であった。また、従来のエッチング加工によって形成されるマイクロ接点の構成は、限られている。
技術における全ての上述の進歩にもかかわらず、マイクロ電子パッケージを製造しかつ試験する上でのさらなる改善が、望ましいであろう。
本明細書に、マイクロ電子素子およびマイクロ電子素子を製造する方法が、開示される。
一実施形態では、基板に接続された複数のワイヤボンドを形成する方法は、ボンディングツールおよびその面を越えて下方に延びるワイヤの一部の少なくとも１つ、または、互いに対する形成面を位置決めする工程を備え、ボンディングツールの面を超えて下方に延びるワイヤ部分の端部が、ボンディングツール面から形成面よりも大きな深さに配置されるようになっている。ワイヤ部分は、第１ワイヤ部分であってもよい。第１ワイヤ部分の延長は、第２ボンディング面にワイヤの第２部分をボンドし、次に、第１ワイヤ部分がボンディングツールの面を超えて外側に延びてもよいように、第２ボンディング面が位置する平面の上方でより高い高さにボンディング面を移動させることによって、次に、第２ワイヤ部分から第１ワイヤ部分を分離するようにワイヤを切断することによって、実行されてもよい。ワイヤを切断する工程は、ワイヤをクランプする工程と、クランプされたワイヤを、第１ワイヤ部分と第２ワイヤ部分との間で破断させるように、所定長さで破断させるように、クランプされたワイヤに張力を加える工程とを備えることができ、および／または、クランプされたワイヤを複数の異なる所定長さで破断させるように複数のワイヤをクランプしかつ複数のワイヤに張力を加えることができる。
ボンディングツールは、ボンディングツールに向かってワイヤ部分を曲げるように、ボンディングツールの面に平行な第１方向で第１形成面に沿って移動されてもよい。ボンディング面は、ボンディングツールを使用する工程が、ボンディング面に圧印加工面をボンドするように実行される場合、基板の面に露出されてもよい。マイクロ電子素子は、マイクロ電子素子が、ワイヤボンドの少なくともいくつかと電気的に相互接続されるように、取り付けられ、かつ基板と電気的に相互接続されてもよい。
第１形成面は、溝を備えることができる。第１形成面に沿ってボンディングツールを移動させる工程は、ワイヤ部分の少なくとも一部が溝内で移動するように、溝の長さに沿って第１方向にボンディングツール面を移動させる工程を備えることができる。第１形成面は、その中に開口部を有する形成素子の面であってもよい。位置決めする工程は、ワイヤ部分が少なくとも部分的に開口部内に延びるように、ボンディングツールを位置決めする工程を備えることができる。開口部は、第１形成面に隣接するテーパ部分を備えることができる。テーパ部分は、第１形成面の所定位置に向かってワイヤ部分を案内するように構成されてもよい。第１形成面は、その中に開口部を有する形成素子の面であってもよい。位置決めする工程は、ワイヤ部分が少なくとも部分的に開口部内に延びるように、ボンディングツールを位置決めする工程を備えることができる。開口部は、第１形成面に隣接するテーパ部分を備え、テーパ部分は、溝内でワイヤ部分を案内するように構成されてもよい。
ボンディングツールを移動させる工程は、ワイヤ部分が少なくとも部分的に開口部内に延びるように、開口部にボンディングツールを移動させる工程を備えることができる。圧印加工面は、開口部内に配置されてもよい。圧印加工面は、ワイヤ部分の直径よりも小さな深さを有する溝を備えることができる。開口部は、第１開口部であってもよい。形成素子は、第２開口部を備える。ボンディングツールを移動させる工程は、ワイヤ部分が少なくとも部分的に第２開口部内に延びるように、第２開口部にボンディングツールを移動させる工程を備えることができる。圧印加工面は、第２開口部内に配置されてもよい。
複数のワイヤボンドの第１ワイヤボンドは、第１信号電位を伝達するように構成されてもよい。複数のワイヤボンドの第２ワイヤボンドは、第１信号電位とは異なる第２信号電位を同時に伝達するように構成されてもよい。ワイヤボンドの少なくとも２つは、複数のボンディング面の単一ボンディング面にボンドされてもよい。これは、ワイヤボンドの自由端の公差を向上させることができる。例えば、開示された実施形態では、ワイヤボンドの自由端のピッチは、互いから１５０、２００、３００、または４００マイクロメートルであってもよく、デカルト座標系のｘ方向またはｙ方向で異なってもよい。ワイヤボンドの自由端のピッチは、１５０または２００であってもよいし、＋／−２５マイクロメートルよりも小さな自由端に対して、３シグマの公差、すなわち、分布の中心からの標準偏差の３倍を有してもよい。
次に、ボンディングツールは、ボンディングツール面から離れて延びるボンディングツールの露出壁が、第１形成面から離れて延びる第２形成面に対向するように、ボンディングツール面を横切る第２方向に移動されてもよい。第１形成面および第２形成面は、形成ステーションに配置されてもよい。第１方向および第２方向にボンディングツールを移動させる工程は、形成ステーションで実行されてもよい。第２形成面は、第１形成面に対して第１角度で第１形成面から離れて傾斜することができ、露出ボンディングツール壁は、第１角度でボンディングツール面から離れて傾斜することができる。第２形成面は、少なくとも１つの第３面に対して凹んだチャネルとされてもよい。ボンディングツールを使用する工程は、ボンドステーションで実行されてもよい。ボンディングツールは、ボンドヘッドにより支持され、ワイヤ部分の一部を圧印加工する前に、ボンドヘッドを移動させ、それにより、ボンディングツールは、形成ステーションからボンディングステーションに支持される。ワイヤ部分は、ボンディングツールの露出壁に向かって屈曲されてもよい。
ボンディングツール面と圧印加工面との間のワイヤ部分の一部は、圧印加工されてもよい。圧印加工面は、形成ステーションに配置されてもよい。ボンディングツール面と圧印加工面との間のワイヤ部分の一部を圧印加工する工程は、形成ステーションで実行されてもよい。圧印加工部分は、ボンディングツールを使用する工程が、ボンディング面にワイヤ部分をボンドするように実行された場合、横方向の移動に対する抵抗を有することができる。ワイヤ部分の圧印加工部分は、平坦面を有することができ、ボンディングツールを使用する工程は、ボンディング面に圧印加工部分の平坦面をボンドし、かつワイヤに恒久的なプラスチックキンクを配置することができる。ワイヤ部分の圧印加工部分は、凹凸特徴のパターン化面を有することができ、ボンディングツールを使用する工程は、ボンディング面に圧印加工部分のパターン化面をボンドすることができる。
ボンディングツールは、圧印加工部分から離れたワイヤ部分の端部を制限しないままにしながら、ワイヤボンドを形成するために、基板の導電性ボンディング面にワイヤ部分の圧印加工部分をボンドするために使用されてもよい。ボンディングツールは、毛細管を備えることができ、ワイヤ部分は、毛細管から外に延び、ボンディングツールの面は、毛細管の面であってもよい。ボンディングツールは、超音波ボンディングツールであってもよい。ワイヤ部分は、超音波ボンディングツールの外に延び、超音波ボンディングツールの面は、ボンディングツールの面である。超音波ボンディングツールは、ウェッジボンディングツールである。ボンディングツールおよび形成面は、共通ボンドヘッドで組み合わせられてもよい。このような工程は、ボンディング面の少なくとも１つに複数のワイヤボンドを形成するように、繰り返されてもよい。
複数のワイヤボンドを形成した後、１つ以上のボンディング面を覆うカプセル化層が、形成されてもよい。カプセル化層は、少なくとも部分的にボンディング面およびワイヤボンドを覆うように、形成されてもよい。各ワイヤボンドの非カプセル化部分は、カプセル化層によって覆われていないようなワイヤボンドの端面またはワイヤボンドの縁面の少なくとも１つの一部によって、画定されてもよい。
マイクロ電子パッケージは、第１面と、第１面と反対の第２面とを有する、基板のような部品を備えることができる。部品の第１面は、第１領域および第２領域を有することができる。マイクロ電子素子は、過度にできる、第１領域。導電性素子は、第２領域内の部品の第１面または第２面の少なくとも１つに、露出されてもよい。カプセル化層は、過度にできる、部品の少なくとも第２領域。ワイヤボンドの非カプセル化部分は、ワイヤボンドの端部を備えることができる。複数のワイヤボンドの第１ワイヤボンドは、第１信号電位を伝達するように構成されてもよい。複数のワイヤボンドの第２ワイヤボンドは、第１信号電位とは異なる第２信号電位を同時に伝達するように構成されてもよい。各ワイヤボンドは、そのようなワイヤボンドの端部に長手方向に延びる縁面を有することができ、ワイヤボンドの非カプセル化部分は、ワイヤボンドと端部と、カプセル化層によって覆われない端部に隣接する縁面の部分とによって画定されてもよい。ワイヤボンドの少なくとも１つの非カプセル化部分は、過度にできる、マイクロ電子素子の主面。ワイヤボンドの少なくとも１つの端部は、複数の導電性素子の隣接する導電性素子間の最小ピッチおよび１００マイクロメートルの１つに少なくとも等しい距離だけ、そのベースから基板の第１面に平行な方向に変位されてもよい。ワイヤボンドの少なくとも１つは、その非カプセル化部分と、少なくとも１つのワイヤボンドが結合された導電性素子との間に、少なくとも１つの屈曲部を備えることができる。少なくとも１つのワイヤボンドの非カプセル化部分は、過度にできる、マイクロ電子素子の主面。ワイヤボンドは、複数の導電性素子の隣接する導電性素子間の第１最小ピッチを有する第１パターン内の位置で導電性素子に結合されてもよい。ワイヤボンドの非カプセル化部分は、複数のワイヤボンドのうちのワイヤボンドの隣接する非カプセル化部分間の第２最小ピッチを有する第２パターン内の位置に配置されてもよい。第２最小ピッチは、第１ピッチよりも大きくされてもよい。少なくとも１つのマイクロ電子素子は、第１領域内の第１面を覆う第１マイクロ電子素子および第２マイクロ電子素子を備えることができる。導電性素子の少なくとも一部は、第１マイクロ電子素子に電気的に接続されてもよい。少なくとも導電性素子の一部は、第２マイクロ電子素子に電気的に接続されてもよい。第１マイクロ電子素子および第２マイクロ電子素子は、マイクロ電子パッケージ内で互いに電気的に接続されてもよい。第１導電性素子の少なくとも１つは、それらに結合されたワイヤボンドの少なくとも２つを有することができる。
少なくとも１つのマイクロ電子素子は、過度にできる、第１面。導電性素子は、基板の第１面または第２面の少なくとも１つで露出されてもよい。少なくとも導電性素子の一部は、少なくとも１つのマイクロ電子素子と電気的に接続されてもよい。複数のワイヤボンドは、それぞれ、複数の導電性素子のうちの導電性素子に結合された圧印加工部分を有することができる。非圧印加工部分は、圧印加工部分から離れる長手方向に延びることができる。移行部分は、非圧印加工部分および圧印加工部分を接続することができる。圧印加工部分は、長手方向に対する横方向において、非圧印加工部分の幅よりも大きな幅を有することができる。移行部分は、非圧印加工部分に近接して小さくなる幅を有することができる。ワイヤボンドは、それぞれのワイヤボンドの圧印加工部分および部品から離れた端部を有することができる。カプセル化層は、第１面または第２面の少なくとも１つから延びることができ、ワイヤボンドの被覆部分がカプセル化層によって互いから分離されるように、ワイヤボンドの一部を覆うことができる。ワイヤボンドの非カプセル化部分は、カプセル化層によって露出されたワイヤボンドの部分によって画定されてもよい。非圧印加工部分の少なくとも一部は、円筒形状を有することができる。ワイヤボンドの少なくともいくつかの端部は、カプセル化層により覆われないことができる。
本発明の態様に係るマイクロ電子パッケージは、面と、面上の複数の導電性素子とを有する部品を備えることができる。複数のワイヤボンドは、導電性素子に結合された第１端部と、第１端部から離れた第２端部とを有することができ、ワイヤボンドは、それぞれ第１端部および第２端部間の長さを有する。補強層は、面上に位置し、各ワイヤボンドの長さの第１部分を覆うことができる。カプセル化層は、部品の面の上方で補強層の上に位置し、各ワイヤボンドの長さの第２部分を覆うことができる。ワイヤボンドの第２端部は、補強層の上方かつ補強層から離れたカプセル化層の面でカプセル化層によって少なくとも部分的に覆われないことができる。
本発明の１つ以上の態様によれば、部品は、基板とされてもよい。マイクロ電子パッケージは、部品の面と平行な少なくとも１つの方向で補強層に少なくとも部分的に隣接する凸状材料領域をさらに備えることができる。
本発明の１つ以上の態様によれば、補強層は、ワイヤボンドの長さの少なくとも１０％を覆うことができる。特定の態様では、補強層は、ワイヤボンドの長さの少なくとも５０マイクロメートルを覆うことができる。
本発明の１つ以上の態様によれば、各ワイヤボンドは、導電性素子の１つにステッチボンドされてもよい。
本発明の１つ以上の態様によれば、ワイヤボンドは、その上に、複数のワイヤボンドの第２端部に隣接するボンディングツールマークを有することができる。
本発明の１つ以上の態様によれば、ボンディングツールマークは、ボール形状領域であってもよい。
本発明の１つ以上の態様によれば、ワイヤボンドは、複数のワイヤボンドの第２端部に隣接する少なくとも１つの方向で、先細りにされてもよい。
本発明の１つ以上の態様によれば、ワイヤの第２端部は、カプセル化層の面によって画定される平面に対して６５から９０度の角度でカプセル化層から離れて突出することができる。
本発明の一態様によれば、マイクロ電子パッケージを形成する方法は、複数のワイヤボンドであって、それぞれが、部品の面で複数の導電性素子にボンドされた第１端部を有する複数のワイヤボンドを形成する工程を備えることができる。ワイヤボンドは、第１端部から離れた第２端部を有し、これらのそれぞれの第１端部および第２端部間の長さを有することができる。部品の面の上に位置し、かつ各ワイヤボンドの長さの第１部分を覆う第１層が、形成されてもよい。部品の面の上方で第１層の上に位置し、かつ各ワイヤボンドの長さの第２部分を覆う第２層が、形成されてもよい。ワイヤボンドの第２端部は、第２端部によって覆われないことができ、第２端部は、第１層の上方で第２層の面上にあり、第２層は、第１層から離れている。第１層は、第２層の形成中にワイヤボンドの第２端部の移動を阻害できる。
本発明の１つ以上の特定の態様によれば、第１層および第２層は、異なる材料特性を有することができる。第１層の形成は、第１層を硬化する工程を備えることができ、第２層の形成は、第１層の形成後に起こることができる。
本発明の１つ以上の特定の態様によれば、第１層は、補強層とすることができ、第２層は、カプセル化されてもよい。
本発明の１つ以上の特定の態様によれば、方法は、第１層の形成の前に、凸状領域を設ける工程を、さらに備えることができる。このような場合には、凸状領域は、部品の面と平行な少なくとも１つの方向に第１層の材料を少なくとも部分的に含むことができる。
本発明の１つ以上の特定の態様によれば、方法は、第２層の形成中に第２層の材料を堆積する前に、取り外し可能なフィルムにワイヤボンドを挿入する工程をさらに備えることができ、次に、取り外し可能なフィルムを除去する工程を備えることができる。このような１つ以上の態様によれば、取り外し可能なフィルムは、第２材料をワイヤボンドの第２端部を覆うことを阻害できる。
本開示のこれらのおよび他の実施形態は、以下に、より完全に記載されている。
本発明の実施形態に係るマイクロ電子パッケージを示す断面図である。 図１のマイクロ電子パッケージの平面図を示している。 図１に示す実施形態の変形例に係るマイクロ電子パッケージを示す断面図である。 図１に示す実施形態の変形例に係るマイクロ電子パッケージを示す断面図である。 図１に示す実施形態の変形例に係るマイクロ電子パッケージを示す断面図である。 本発明の実施形態に係るワイヤボンドの非カプセル化部分に形成された導電性素子を示す部分断面図である。 図５Ｂに示されたものの変形例に係るワイヤボンドの非カプセル化部分に形成された導電性素子を示す部分断面図である。 図５Ｂに示されるものの変形例に係るワイヤボンドの非カプセル化部分に形成された導電性素子を示す部分断面図である。 １つ以上の上述の実施形態に係るマイクロ電子パッケージと、追加的なマイクロ電子パッケージと、それに電気的に接続された回路パネルとを備えるマイクロ電子組立体を示す断面図である。 本発明の実施形態に係るマイクロ電子パッケージを示す上面立面図である。 本発明の実施形態に係るマイクロ電子パッケージをさらに示す部分上面立面図である。 本発明の実施形態に係るリードフレーム型基板を含むマイクロ電子パッケージを示す上面立面図である。 図９に示したマイクロ電子パッケージの対応する断面図である。 図６に示される実施形態の変形例に係る、一緒に電気的に接続されかつアンダーフィルで補強された複数のマイクロ電子パッケージを備えるマイクロ電子組立体を示す断面図である。 第１部品のワイヤボンドと、それに取り付けられた第２部品のハンダ塊との間にボンドを有する組立体を表す光画像である。 本発明の実施形態に係るマイクロ電子パッケージにおけるワイヤボンドビアを示す部分断面図である。 本発明の実施形態に係るマイクロ電子パッケージにおけるワイヤボンドビアを示す部分断面図である。 図１３Ｂに示した一実施形態に係るマイクロ電子パッケージにおけるワイヤボンドビアを示す拡大部分断面図である。 本発明の実施形態に係るマイクロ電子パッケージにおけるワイヤボンドビアを示す部分断面図である。 図１３Ｄに示した一実施形態に係るマイクロ電子パッケージにおけるワイヤボンドビアを示す拡大部分断面図である。 本発明の実施形態に係るマイクロ電子パッケージにおけるワイヤボンドビアを示す部分断面図である。 本発明の実施形態に係る導電性素子にワイヤセグメントをボンドする前に、金属ワイヤを形成する方法における段階を示す図である。 毛細管面の下方から形成ワイヤ部分の部分平面図である。 毛細管面と圧印加工面との間の形成ワイヤ部分の断面図である。 図１４に示されるような方法と、このような方法での使用に適した形成ユニットとを示す図である。 本発明の一実施形態に係るワイヤ部分の成形中の形成素子に対するボンドツールの移動を示す平面図である。 本発明の一実施形態に係るワイヤ部分の成形中の形成素子に対するボンドツールの移動を示す平面図である。 本発明の一実施形態に係るワイヤ部分の成形中の形成素子に対するボンドツールの移動を示す平面図である。 本発明の一実施形態に係るワイヤ部分の成形中の形成素子に対するボンドツールの移動を示す平面図である。 本発明の実施形態にしたがって形成されたワイヤボンドを示す上面立面図である。 本発明の実施形態に係る、ワイヤ部分を成形し、かつ成形ワイヤ部分をボンドする処理を示す、ワイヤボンディング組立体の上方からの図である。 本発明の実施形態に係る、ワイヤ部分を成形し、かつ成形ワイヤ部分をボンドする処理を示す、ワイヤボンディング組立体の上方からの図である。 本発明の実施形態に係る、ワイヤ部分を成形し、かつ成形ワイヤ部分をボンドする処理をさらに示す、ワイヤボンディング組立体の上方からの図である。 本発明の実施形態に係る、ワイヤ部分を成形し、かつ成形ワイヤ部分をボンドする処理をさらに示す、ワイヤボンディング組立体の上方からの図である。 本発明の実施形態に係る、ワイヤ部分を成形し、かつ成形ワイヤ部分をボンドする処理をさらに示す、ワイヤボンディング組立体の上方からの図である。 本発明の実施形態に係る、ワイヤ部分を成形し、かつ成形ワイヤ部分をボンドする処理をさらに示す、ワイヤボンディング組立体の上方からの図である。 本発明の実施形態に係る導電性素子にワイヤセグメントをボンドする前に、金属ワイヤを形成する方法での段階を示す図である。 本発明の実施形態に係るマイクロ電子パッケージのカプセル化層を形成する方法における、一段階とそれに続く別の段階とを示す断面図である。 本発明の実施形態に係るマイクロ電子パッケージのカプセル化層を形成する方法における、一段階とそれに続く別の段階とを示す断面図である。 図１９に対応する段階を示す拡大断面図である。 本発明の実施形態に係るマイクロ電子パッケージのカプセル化層の製造段階を示す断面図である。 図２１Ａに示した段階に続くマイクロ電子パッケージのカプセル化層の製造段階を示す断面図である。 ワイヤボンドの非カプセル化部分がカプセル化層を介して突出する成形によって、カプセル化層を形成するさらに別の方法を示す。 ワイヤボンドの非カプセル化部分がカプセル化層を介して突出する成形によって、カプセル化層を形成するさらに別の方法を示す。 ワイヤボンドの非カプセル化部分がカプセル化層を介して突出する成形によって、カプセル化層を形成するさらに別の方法を示す。 ワイヤボンドの非カプセル化部分がカプセル化層を介して突出する成形によって、カプセル化層を形成するさらに別の方法を示す。 ワイヤボンドの非カプセル化部分がカプセル化層を介して突出する成形によって、カプセル化層を形成するさらに別の方法を示す。 別の実施形態に係るワイヤボンドを示す部分断面図である。 別の実施形態に係るワイヤボンドを示す部分断面図である。 別の実施形態に係るマイクロ電子パッケージの断面図である。 別の実施形態に係るマイクロ電子パッケージの断面図である。 別の実施形態に係るマイクロ電子パッケージの断面図である。 別の実施形態に係るマイクロ電子パッケージの断面図である。 別の実施形態に係るマイクロ電子パッケージの断面図である。 他の実施形態に係るマイクロ電子パッケージの実施形態の例を示す断面図である。 他の実施形態に係るマイクロ電子パッケージの実施形態の例を示す断面図である。 他の実施形態に係るマイクロ電子パッケージの実施形態の例を示す断面図である。 本開示の実施形態に係るマイクロ電子組立体を形成する工程中のマイクロ電子パッケージの様々な実施形態を示す。 本開示の実施形態に係るマイクロ電子組立体を形成する工程中のマイクロ電子パッケージの様々な実施形態を示す。 本開示の実施形態に係るマイクロ電子組立体を形成する工程中のマイクロ電子パッケージの様々な実施形態を示す。 本開示の実施形態に係るマイクロ電子組立体を形成する工程中のマイクロ電子パッケージの様々な実施形態を示す。 本開示の実施形態に係るマイクロ電子組立体を形成する工程中のマイクロ電子パッケージの別の実施形態を示す。 本開示の別の実施形態に係るマイクロ電子組立体を形成する工程中のマイクロ電子パッケージの実施形態を示す。 本開示の別の実施形態に係るマイクロ電子組立体を形成する工程中のマイクロ電子パッケージの実施形態を示す。 本開示の別の実施形態に係るマイクロ電子組立体を形成する工程中のマイクロ電子パッケージの実施形態を示す。 本開示の別の実施形態に係るマイクロ電子組立体を形成する工程中のマイクロ電子パッケージの実施形態を示す。 本開示の別の実施形態に係るマイクロ電子組立体を形成する工程中のマイクロ電子パッケージの実施形態を示す。 本開示の別の実施形態に係るマイクロ電子組立体を形成する工程中のマイクロ電子パッケージの実施形態を示す。 本開示の別の実施形態に係る方法の様々な段階における様々なワイヤボンドビアを形成するのに使用されてもよい機械の一部を示す。 本開示の別の実施形態に係る方法の様々な段階における様々なワイヤボンドビアを形成するのに使用されてもよい機械の一部を示す。 本開示の別の実施形態に係る方法にしたがって様々なワイヤボンドビアを形成するのに使用されてもよい機械の一部を示す。 本開示の実施形態に係るワイヤボンドを作るための方法において使用されてもよい機器の様々な形態を示す。 本開示の実施形態に係るワイヤボンドを作るための方法において使用されてもよい機器の様々な形態を示す。 本開示の実施形態に係るワイヤボンドを作るための方法において使用されてもよい機器の様々な形態を示す。 本開示の別の実施形態に係る方法にしたがって様々なワイヤボンドビアを形成するのに使用されてもよい機械の一部を示す。 本開示の別の実施形態に係る方法にしたがって様々なワイヤボンドビアを形成するのに使用されてもよい機械の一部を示す。 本開示の実施形態に係るマイクロ電子パッケージを製造する段階を示す断面図を示す。 本開示の実施形態に係るマイクロ電子パッケージを製造する段階を示す断面図を示す。 本開示の実施形態に係るマイクロ電子パッケージを製造する段階を示す断面図を示す。 本開示の実施形態に係るマイクロ電子パッケージを製造する段階を示す断面図を示す。 本開示の別の実施形態に係るマイクロ電子パッケージの製造段階を示す断面図を示す。 本開示の別の実施形態に係るマイクロ電子パッケージの製造段階を示す断面図を示す。 本開示の別の実施形態に係るマイクロ電子パッケージの製造段階を示す断面図を示す。 本開示の別の実施形態に係るマイクロ電子パッケージの製造段階を示す断面図を示す。 本開示の別の実施形態に係るマイクロ電子パッケージの製造段階を示す断面図を示す。
これより、同じ参照符号が同じ特徴を示すために使用された図面を参照して、図１に、本発明の実施形態に係るマイクロ電子組立体１０が示される。図１の実施形態は、コンピュータまたは他の電子アプリケーションで使用される半導体チップ組立体のようなパッケージ化マイクロ電子素子の形態における、マイクロ電子組立体である。
図１のマイクロ電子組立体１０は、第１面１４および第２面１６を有する基板１２を備える。基板１２は、典型的には、実質的に平坦である誘電体素子の形態である。誘電体素子は、シート状であってもよいし、薄くてもよい。特定の実施形態では、誘電体素子は、これらに限定しないが、ポリイミド、ポリテトラフルオロエチレン（「ＰＴＦＥ」）、エポキシ、エポキシ−ガラス、ＦＲ−４、ＢＴレジン、熱可塑性または熱硬化性プラスチック材料のような、有機誘電体材料または複合誘電体材料の１つ以上の層を備えることができる。基板は、回路パネル、例えば、回路基板と、さらなる電気的な相互接続のための端子を有するパッケージ基板であってもよい。あるいは、基板は、回路パネルまたは回路基板であってもよい。その一例において、基板は、デュアルインラインメモリモジュール（「ＤＩＭＭ」）のモジュール基板であってもよい。さらに別の変形例では、基板は、例えば、集積回路またはその他の形態で、複数の能動デバイスを具体化する半導体チップとなることができるかまたはその半導体チップを備えてもよいようなマイクロ電子素子であってもよい。
第１面１４および第２面１６は、好ましくは、実質的に互いに平行であり、基板１２の厚さを画定する面１４、１６に対して垂直な距離で離間されている。基板１２の厚さは、好ましくは、本出願にとって一般的に許容可能な厚さの範囲内にある。一実施形態では、第１面１４と第２面１６との間の距離は、約２５から５００μｍの間にある。この説明の目的のため、第１面１４は、第２面１６とは反対にまたは第２面から離れて配置されるように記述されてもよい。そのような素子の垂直方向または水平方向の位置を指す、本明細書で使用される素子の相対位置のこのような記述ならびになんらかの他の記述は、図面内の素子の位置に対応するように、例示の目的のみのためになされているが、限定されない。
好ましい実施形態では、基板１２は、第１領域１８および第２領域２０に分割されたものと考えられる。第１領域１８は、第２領域２０内にあり、基板１２の中央部分を含み、そこから外側に延びる。第２領域２０は、第１領域１８を実質的に囲み、そこから基板１２の外縁部へと外側に延びる。この実施形態では、基板自体の特定の特徴は、２つの領域を物理的に分割していない。しかし、これらの領域は、そこに加えられるまたはそこに含まれる処置または特徴に関する説明の目的のために、境界を画定されている。
マイクロ電子素子２２は、第１領域１８内の基板１２の第１面１４に取り付けることができる。マイクロ電子素子２２は、半導体チップまたは他の同等のデバイスとすることが可能である。図１の実施形態において、マイクロ電子素子２２は、従来のまたは「フェイスアップ」方式として知られているもので、第１面１４に取り付けられている。このような実施形態では、ワイヤリード２４は、第１面に露出した複数の導電性素子２８のいくつかにマイクロ電子素子２２を電気的に接続するために使用されることができる。ワイヤリード２４は、また、基板１２内のトレース（図示せず）または他の導電性特徴に結合されることができ、基板１２は、今度は導電性素子２８に接続される。
複数の導電性素子２８は、それぞれ、基板１２の第１面１４で露出された「接点」またはパッド３０を備える。本明細書において使用されるように、導電性素子が、誘電体構造を有する他の素子の面「で露出され」ているように記述される場合、それは、導電性構造が、誘電体構造の外部から誘電体構造の面に向かって誘電体構造の面に垂直な方向に移動する理論上の点との接触のために利用可能であることを、示す。したがって、誘電体構造の面で露出している、端子または他の導電性構造は、そのような面から突出してもよく、そのような面と同一平面であってもよく、または、そのような面に対して凹んで、誘電体の孔または凹部を介して露出されてもよい。導電性素子２８は、平坦で薄い素子となることができ、その素子において、パッド３０は、基板１２の第１面１４で露出される。１つの実施形態では、導電性素子２８は、実質的に円形となることができ、かつ、互いの間でまたはトレース（図示せず）によってマイクロ電子素子２２に相互接続されることができる。導電性素子２８は、少なくとも基板１２の第２領域２０内で、形成されることができる。加えて、特定の実施形態では、導電性素子２８は、また、第１領域１８内で形成されることができる。このような配置は、「フリップチップ」構成として知られているものにおいて基板１１２にマイクロ電子素子１２２（図３）を取り付ける場合に、特に有用である。ここで、マイクロ電子素子１２２の接点は、マイクロ電子素子１２２の下に配置されているハンダバンプ１２６などによって、第１領域１１８内で導電性素子１２８に接続されることができる。一実施形態では、導電性素子２８は、銅、金、ニッケル、または他の材料のような固体金属材料から形成され、他の材料は、このような適用に適した、銅、金、ニッケル、またはそれらの組み合わせを含む様々な合金を含む。
少なくともいくつかの導電性素子２８は、基板１２の第２面１６で露出された、導電性パッドのような、対応する第２導電性素子４０に相互接続されることができる。このような相互接続は、導電性素子２８および４０と同一の材料とすることができる導電性金属を用いて裏打ちまたは充填されることができる基板１２に形成されたビア４１を使用して、達成することができる。必要に応じて、導電性素子４０は、基板１２上のトレースによって、さらに相互接続されることができる。
マイクロ電子組立体１０は、少なくともいくつかの導電性素子２８に、例えば、そのパッド３０上で、結合された複数のワイヤボンド３２を、さらに備える。いくつかの例では、ワイヤボンド３２は、銅または銅合金、金、アルミニウムのワイヤで形成されてもよく、または、ベースワイヤ金属、例えば、銅、銅合金、金またはアルミニウムと、その上の、異なる金属の金属コーティング仕上げまたは層で形成されてもよく、異なる金属は、いくつかの場合に金またはパラジウムであってもよい。いくつかの場合、ワイヤは、１０マイクロメートルまでの範囲の直径を有してもよく、より具体的な例では、１７マイクロメートル、２５マイクロメートルまたはそれより大きい、例えば、３５マイクロメートル、または５０マイクロメートルとなることができる。マイクロ電子組立体１０が、多数の、相互接続、または入力接続または出力接続を必要とする場合、マイクロ電子組立体に、一例として、１０００から２０００のワイヤボンド３２があってもよい。
ワイヤボンド３２は、その縁面３７の一部に沿って、導電性素子２８にボンドされる。そのようなボンドの例は、ステッチボンディング、ウェッジボンディングなどを含む。以下でさらに詳細に説明するように、ワイヤボンディング工具は、毛細管におけるワイヤの供給からワイヤのステッチボンドされた端部を切断しながら、導電性素子２８にワイヤボンディングツールの毛細管から延びるワイヤのセグメントにステッチボンドするように、使用されることができる。ワイヤボンディングツールは、ワイヤボンドを形成する加工から生じるワイヤボンド３２の先端付近にマーク（図示せず）を残すことができる。マークは、ワイヤボンドのテーパ領域をもたらし、および／または、ボール形状を含む任意の幾何学的形状を有してもよい。
ワイヤボンドは、それらのそれぞれ「ベース」３４で、導電性素子２８にステッチボンドされている。以下では、そのようなステッチボンドされたワイヤボンド３２の「ベース」３４は、導電性素子２８との結合部を形成するワイヤボンドの一部を指す。代わりに、ワイヤボンドは、ボールボンドを用いて、少なくともいくつかの導電性素子に結合されることができ、ボールボンドの例は、その全開示が参照により本明細書に組み込まれている、同時係属中で、共通に割り当てられた米国特許出願に、示され、かつ説明されている。
縁ボンドの様々な形の組み込みは、本明細書に記載のように、導電性素子２８を、非ハンダマスク画定（「ＮＳＭＤ」）型導電性素子となることを許容できる。導電性素子、例えばハンダボールなどとの他の種類の接続を使用するパッケージでは、導電性素子は、ハンダマスク画定されている。すなわち、導電性素子は、ハンダマスク材料層に形成された開口内に露出されている。このような構成では、ハンダマスク層は、部分的に導電性素子の上に位置することができ、または、その縁に沿って導電性素子に接触できる。対照的に、ＮＳＭＤ導電性素子は、ハンダマスク層によって接触されていないものがある。例えば、導電性素子は、ハンダマスク層を有していない基板の面に露出されることができ、存在する場合、面上のハンダマスク層は、導電性素子から離間された縁を有する開口部を有することができる。このようなＮＳＭＤ導電性素子は、また、円形でない形状に形成されることができる。ハンダマスク画定パッドは、ハンダ塊を介して素子に対してボンドするように使用されることを意図される場合に、しばしば円形になることができ、そのような面上にほぼ円形の輪郭を形成する。例えば、導電性素子に対して取り付けるために縁ボンドを使用する場合、ボンドの輪郭自体は円形ではなく、非円形の導電性素子を許容できる。このような非円形の導電性素子は、例えば、楕円形、矩形、または角の丸い長方形になることができる。それらは、ワイヤボンドの幅方向に短くしながら、ボンドに対応するように、縁ボンドの方向に長くなるように、さらに構成されることができる。これは、基板１２のレベルでの微細なピッチを許容できる。一例では、導電性素子２８は、約１０％から、両方向のベース３４の意図された大きさよりも大きい２５％の間となることができる。これは、ベース３４が位置する精度における変動と、ボンディング処理における変動の変動とを許容できる。
いくつかの実施形態では、上述のように、ステッチボンドの形態となることができる、縁ボンドされたワイヤボンドは、ボールボンドと組み合わせることができる。図２３Ａに示されるように、ボールボンド１３３３は、導電性素子１３２８上に形成されることができ、ボールボンド１３７２にステッチボンドされたベース１３３８を有するワイヤボンド１３３２は、縁面１３３７の一部に沿って、形成されることができる。別の例では、ボールボンドの一般的な大きさおよび配置は、１３７２’で示されるようにすることができる。図２３Ｂに示される別の変形例では、ワイヤボンド１３３２は、上述したように、ステッチボンディングなどによって、導電性素子１３２８に沿ってボンドされた縁になることができる。ボールボンド１３７３は、次に、ワイヤボンド１３３４のベース１３３８の上に形成することができる。一例では、ボールボンドの大きさおよび配置は、１３７３’に示されるようにすることができる。ワイヤボンド３２のそれぞれは、そのようなワイヤボンドから離れ、かつ基板１２から離れた自由端３６にまで延びることができる。ワイヤボンド３２の端部３６は、それらが、マイクロ電子素子２２またはマイクロ電子組立体１０内の他の任意の導電性特徴に、電気的に接続されることなくあるいは結合されないという点で、自由であることを特徴としている。マイクロ電子組立体１０は、今度は、マイクロ電子素子２２に接続される。言い換えると、自由端３６は、組立体１０の外部の導電性特徴に対する、直接的または間接的に、ハンダボールまたは本明細書で説明される他の特徴を介するような、電気的接続のために利用可能である。端部３６が、例えば、カプセル化層４２によって所定位置に保持されるか、あるいは、別の導電性特徴に結合されるかまたは電気的に接続される。この別の導電性特徴は、それらが、任意のそのような特徴がマイクロ電子素子２２に電気的に接続されない限り、本明細書に記載されるように、「自由」ではないことを意味しない。逆に、ベース３４は、自由ではなく、実際は、本明細書に記載されるように、マイクロ電子素子２２に直接的にまたは間接的に電気的に接続される。図１に示されるように、ワイヤボンド３２のベース３４は、典型的には、それぞれの導電性素子２８との、それらのステッチボンドされた（または他の縁ボンドされた）結合部で、湾曲している。各ワイヤボンドは、そのベース３４とそのようなワイヤボンドの端部３６との間に延びる縁面３７を有する。ベース３４の特定の大きさおよび形状は、ワイヤボンド３２を形成するために使用される材料の種類、ワイヤボンド３２と導電性素子２８との間の接続の望ましい強度、またはワイヤボンド３２を形成するために使用される特定の処理に応じて、変化することができる。ワイヤボンド３２が、基板１２の第２面１６に露出した導電性素子４０に、追加的にまたは代わりに結合され、そこから離れて延びる代わりの実施形態が、可能である。
特定の例では、複数のワイヤボンド３２のうちの第１ワイヤボンドは、第１信号電位を伝達するように構成され、すなわち、基板上の他の毛細管に構築され、配置され、または電気的に結合されてもよい。複数のワイヤボンド３２のうちの第２ワイヤボンドは、第１信号電位とは異なる第２信号電位を同時に伝達するように、そのように構成されてもよい。このように、図１および図２に見られるようなマイクロ電子パッケージが通電される場合、第１ワイヤボンドおよび第２ワイヤボンドは、第１信号電位および異なる第２信号電位を同時に伝達することができる。
ワイヤボンド３２は、銅、銅合金、金のような導電性材料から作られることができる。さらに、ワイヤボンド３２は、材料の組み合わせから、例えば、銅またはアルミニウムのような導電性材料のコアから、例えば、コア上に塗布されたコーティングを用いて、作られることができる。コーティングは、アルミニウム、ニッケルなどのような第２導電性材料とすることができる。あるいは、コーティングは、断熱ジャケットのような絶縁材料とすることができる。
特定の実施形態では、ワイヤボンドは、１次金属のコアと、１次金属の上に位置する１次金属とは異なる２次金属を含むメタリック仕上げとを有してもよい。例えば、ワイヤボンドは、銅、銅合金、アルミニウムまたは金の１次金属コアを有してもよく、メタリック仕上げは、パラジウムを含んでもよい。パラジウムは、銅のようなコア金属の酸化を避けることができる。さらに、後述するように、ワイヤボンドの非カプセル化部分３９と他の部品との間のハンダ接合部における金のようなハンダ可溶性金属は、拡散を避けるための拡散障壁として機能してもよい。したがって、一実施形態では、ワイヤボンドは、ワイヤボンディングツールの毛細管を介して供給されてもよいパラジウム被覆銅ワイヤまたはパラジウム被覆金ワイヤで形成されることができる。
一実施形態では、ワイヤボンド３２を形成するために使用されるワイヤは、厚さ、すなわち、ワイヤの長さを横切る寸法において、約１５μｍから１５０μｍの間の厚さを有することができる。一般に、ワイヤボンドは、当技術分野で知られる特殊な機器を使用して、導電性素子２８、パッド、トレースなどのような導電性素子上に形成される。ワイヤボンド３２の自由端３６は、端面３８を有する。端面３８は、複数のワイヤボンド３２のそれぞれの端面３８によって形成された配列内の接点の少なくとも一部を形成することができる。図２は、端面３８によって形成されたこのような接点の配列に対する例示的なパターンを示す。このような配列は、領域配列構成において形成されることができる。領域配列構成の変形例は、本明細書に記載の構造を用いて実装されることができる。このような配列は、マイクロ電子組立体１０を、プリント回路基板（「ＰＣＢ」）、または他のパッケージ化マイクロ電子素子のような別のマイクロ電子構造に電気的および機械的に接続するために、使用されることができる。パッケージ化マイクロ電子素子の一例は、図６に示されている。このような積層配置では、ワイヤボンド３２と導電性素子２８および４０とは、それらを通して複数の電気信号を伝達することができ、複数の電気信号のそれぞれは、単一積層内の異なるマイクロ電子素子によって処理されるように、異なる信号を許容するように異なる信号電位を有する。ハンダ塊５２は、導電性素子４０に端面３８を電気的および機械的に取り付けることにより、このような積層内のマイクロ電子組立体を相互接続するために使用されることができる。
マイクロ電子組立体１０は、誘電体材料から形成されたカプセル化層４２を、さらに備える。図１の実施形態において、カプセル化層４２は、基板１２の第１面１４の部分上に形成される。この部分は、そうでなければ、マイクロ電子素子２２によって覆われないか、またはマイクロ電子素子２２によって占有されないか、または導電性素子２８ではない。同様に、そのパッド３０を備えるカプセル化層４２は、導電性素子２８の部分の上で形成され、その部分は、そうでなければ、ワイヤボンド３２によって覆われない。ベース３４および少なくともその縁面３７の一部を備えるカプセル化層４２は、また、マイクロ電子素子２２、ワイヤボンド３２を実質的に覆うことができる。ワイヤボンド３２の部分は、カプセル化層４２によって覆われないままにでき、また、非カプセル化部分３９と呼ばれることができ、それにより、カプセル化層４２の外側に位置する特徴または素子への電気的な接続を可能にするワイヤボンドを作る。一実施形態では、ワイヤボンド３２の端面３８は、カプセル化層４２の主面４４内のカプセル化層４２によって覆われないままである。端面３８をカプセル化層４２によって覆われないままにすることに加えてまたは代わりに、縁面３７の部分がカプセル化層４２によって覆われない他の実施形態が、可能である。言い換えると、カプセル化層４２は、端面３８、縁面３７またはその２つの組み合わせのような、ワイヤボンド３６の一部を除いて、第１面１４からかつ上方にマイクロ電子組立体１０の全てを覆うことができる。図に示される実施形態では、カプセル化層４２の主面４４のような面は、マイクロ電子素子２２を覆うのに十分大きな距離で基板１２の第１面１４から離間されることができる。したがって、ワイヤボンド３２の端部３８が面４４と同一平面にあるマイクロ電子組立体１０の実施形態は、マイクロ電子素子２２よりも高いワイヤボンド３２と、フリップチップ接続のための任意の下層のハンダバンプとを備える。しかし、カプセル化層４２のための他の構成が、可能である。例えば、カプセル化層は、様々な高さを有する複数の面を有することができる。このような構成では、その中に端部３８が配置された内面４４は、上向きの対向面であって、その対向面の下にマイクロ電子素子２２が配置されている対向面よりも、高くまたは低くすることができる。
カプセル化層４２は、マイクロ電子組立体１０内の他の素子、特に、ワイヤボンド３２を保護するのに役立つ。これは、その試験によって、または、マイクロ電子構造への輸送または組み立て中に、損傷されにくくなるような、より堅牢な構造を可能にする。カプセル化層４２は、参照により本明細書中に組み込まれている米国特許出願第２０１０／０２３２１２９に記載されているような、絶縁性を有する誘電体材料から形成されることができる。
図３は、端部１３６を有するワイヤボンド１３２を有するマイクロ電子組立体１１０の実施形態を示し、端部１３６は、そのそれぞれのベース３４の上方に直接的に配置されていない。それは、基板１１２の第１面１１４が２つの横方向に延びることを考慮すると、平面を実質的に画定するために、端部１３６または少なくとも１つのワイヤボンド１３２は、ベース１３４の対応する横方向からの少なくとも１つのこれらの横方向に、変位される。図３に示されるように、ワイヤボンド１３２は、図１の実施形態のように、その長手軸に沿って実質的に直線状となることができ、長手軸は、基板１１２の第１面１１４に対して角度１４６で傾斜する。図３の断面図のみが第１面１１４に垂直な第１平面を通る角度１４６を示しているにもかかわらず、ワイヤボンド１３２は、また、第１平面および第１面１１４の両方に対して垂直な別の面で第１面１１４に対して傾斜されることができる。このような角度は、実質的に、角度１４６と同一または異なるようにすることができる。すなわち、ベース１３４に対する端部１３６の変位は、２つの横方向においてなすことができ、これらの方向のそれぞれにおいて、同一または異なる距離にすることができる。
一実施形態では、複数のワイヤボンド１３２の様々なワイヤボンドは、組立体１１０の全体で、異なる方向で、異なる量だけ、変位されることができる。このような配置は、組立体１１０が、基板１２のレベルと比べて異なるように構成された面１４４のレベルに配列を有することを可能にする。例えば、配列は、より小さな領域全体を覆ったり、または基板１１２の第１面１１４にあるピッチと比べて、面１４４上に小さなピッチを有することができる。さらに、いくつかのワイヤボンド１３２は、異なる大きさのパッケージ化マイクロ電子素子の積層配置に対応するように、マイクロ電子素子１２２の上方に配置された端部１３８を有することができる。別の例では、ワイヤボンド１３２は、１つのワイヤボンドの端部が、第２ワイヤボンドのベースの上方に実質的に配置されるように構成されることができ、第２ワイヤボンドの端部は、他の位置に配置される。このような構成は、第２面１１６上の対応する接点配列の位置に比べて、接点の配列内の接点端面１３６の相対位置を変化させると呼ばれることができる。別の例では、図８に示されるように、ワイヤボンド１３２は、１つのワイヤボンド１３２Ａの端部１３６Ａが、他のワイヤボンド１３４Ｂのベース１３４Ｂの上方に実質的に配置されるように、構成されることができる。ワイヤボンド１３４Ｂの端部１３２Ｂは、他の位置に配置される。このような構成は、第２面１１６上の対応する接点配列の位置に比べて、接点の配列内の接点端面１３６の相対位置を変化させると呼ばれることができる。このような配列内では、接点端面の相対的な位置は、マイクロ電子組立体の適用または他の要件に応じて、所望に、変更または変化されることができる。図４は、ベース２３４に対して変位された横方向位置における端部２３６を有するワイヤボンド２３２を有するマイクロ電子サブ組立体２１０のさらなる実施形態を示す。図４の実施形態において、ワイヤボンド１３２は、その内部に湾曲部分２４８を備えることにより、この横方向変位を実現する。湾曲部分２４８は、ワイヤボンドの形成処理中の追加の工程で形成されることができ、例えば、ワイヤ部分が所望の長さに引き出されながら、実行することができる。この工程は、単一の機械の使用を含むことができる利用可能なワイヤボンディング機器を用いて行われることができる。
湾曲部分２４８は、ワイヤボンド２３２の端部２３６の所望の位置を達成するために、必要に応じて、様々な形状をとることができる。例えば、湾曲部分２４８は、図４に示される形状または（図５に示される形状のような）滑らかな形態のような、様々な形状のＳ湾曲として形成されることができる。さらに、湾曲部分２４８は、端部２３６によりもベース２３４に近く、またはその逆に配置されることができる。湾曲部分２４８は、また、螺旋またはループの形態にすることができ、または、複数の方向の湾曲または異なる形状または文字を備える合成物となることができる。
図２６に示されるさらなる例では、ワイヤボンド１３２は、ベース１３４がそのピッチを有する第１パターンで配置されるように、配置されることができる。ワイヤボンド１３２は、端面１３８を備えるその非カプセル化部分１３９が、パターンにおける位置に配置されることができる。このパターンは、複数のベース１３４の隣接するベース間の最小ピッチよりも大きな非カプセル化層の面４４に露出されたワイヤボンド３２の隣接する非カプセル化部分と、ベースが結合された導電性素子１２８との間に、最小のピッチを有する。これを達成するために、ワイヤボンドは、図２６に示されるような導電性素子への法線方向に対して１つ以上の角度に延びる部分を含むことができる。別の例では、ワイヤボンドは、端部２３８が上述したようにベース１３４から１つ以上の横方向に変位されるように、例えば、図４に示されるように、湾曲されることができる。さらに図２６に示されるように、導電性素子１２８および端部１３８は、それぞれの行または列に配置されることができる。基板上のそれぞれの導電性素子であって、それらが結合されている導電性素子からの、端部の１つの行におけるような、いくつかの位置での端面１３８の横方向変位は、それぞれの導電性素子であって、それらが接続されている導電性素子からの、他の位置での非カプセル化部分の横方向変位よりも、大きくすることができる。これを達成するために、ワイヤボンド１３２は、例えば、基板１１２の面１１６に対して異なる角度１４６Ａ、１４６Ｂとすることができる。
図５Ａは、ベース３３４と端部３３６との間の様々な相対的な横方向変位をもたらす様々な形状を有するワイヤボンド３３２の組み合わせを有するマイクロ電子パッケージ３１０の別の実施例を示している。ワイヤボンド３３２Ａのいくつかは、それらのそれぞれのベース３３４Ａの上方に配置された端部３３６Ａと実質的に直線状になることができ、一方、他のワイヤボンド３３２Ｂは、端部３３６Ｂとベース３３４Ｂとの間に多少のわずかな相対的な横方向変位につながる微細な湾曲部分３４８Ｂを備える。さらに、いくつかのワイヤボンド３３２Ｃは、端部３３４Ｂの湾曲部分よりも大きな距離で相対的なベース３３４Ｃから横方向に変位される端部３３６Ｃを生じる弧を描く形状を有する湾曲部分３４８Ｃを備える。図５は、また、基板レベルの配列の同じ行に配置されたベース３３４Ｃｉおよび３３４Ｃｉｉと、対応する面レベルの配列の異なる行に配置された端部３３６Ｃｉおよび３３６Ｃｉｉとを有するような、ワイヤボンド３３２Ｃｉと３３２Ｃｉｉの例示的な対を示している。いくつかの場合、ワイヤボンド３３２Ｃｉ、３３２Ｃｉｉにおける曲げ半径は、ワイヤボンドにおける湾曲が連続的に表れてもよいように、大きくされることができる。他の場合、曲げ半径は、比較的小さくてもよく、ワイヤボンドは、ワイヤボンドにおける湾曲間に直ワイヤ部分または相対的な直ワイヤ部分を有してさえよい。さらに、いくつかの場合、ワイヤボンドの非カプセル化部分は、基板の接点３２８間に少なくとも１つの最小ピッチだけそれらのベースから変位されることができる。他の場合、ワイヤボンドの非カプセル化部分は、少なくとも２００マイクロメートルだけ、それらのベースから変位されることができる。
ワイヤボンド３３２Ｄのさらなる変形例であって、ワイヤボンド３３２Ｄの側面４７上でカプセル化層３４２によって覆われないように構成された変形例が、示されている。しかし、示された実施形態では、自由端３３６Ｄが覆われておらず、縁面３３７Ｄの一部は、カプセル化層３４２によって、追加的にまたは代わりに覆われないことができる。このような構成は、適切な特徴への電気的接続によってマイクロ電子組立体１０の接地のために、または、マイクロ電子組立体３１０の側方に配置された他の特徴への機械的または電気的な接続のために、使用されることができる。加えて、図５は、主面３４２よりも基板１２に近く配置された凹面３４５を画定するように、エッチング除去され、成形され、または、形成された、カプセル化層３４２の領域を示す。ワイヤボンド３３２Ａのような１つ以上のワイヤボンドは、凹面３４５に沿った領域内で覆われないことができる。図５に示される例示的な実施形態では、端面３３８Ａと縁面３３７Ａの一部とは、カプセル化層３４２によって覆われていない。このような構成は、縁面３３７Ａに沿ってハンダを逃し、かつ端面３３８への結合に加えて、それに結合させることを許容することにより、別の導電体素子に、例えば、ハンダボールなどにより、接続を提供することができる。ワイヤボンドの一部が凹面３４５に沿ってカプセル化層３４２によって覆われないことができる他の構成が可能であり、これらの他の構成は、端面が凹面３４５と実質的に同一平面である構成、または、カプセル化層３４２の他の任意の面に対する本明細書に示された他の構成を含む。
同様に、ワイヤボンド３３２Ｄの一部が面３４７と一緒にカプセル化層３４２によって覆われない他の構成は、カプセル化層の主面の変動に対して、本明細書の他の箇所で説明された構成と同様とすることができる。
図５Ａは、マイクロ電子素子３５０がマイクロ電子素子３２２上にフェイスアップで積層された例示的な配置における、２つのマイクロ電子素子３２２および３５０を有するマイクロ電子組立体３１０を示している。この配置では、リード３２４は、基板３１２上の導電性特徴にマイクロ電子素子３２２を電気的に接続するために使用されている。様々なリードは、マイクロ電子組立体３１０の様々な他の特徴にマイクロ電子素子３５０を電子的に接続するために使用される。例えば、リード３８０は、基板３１２の導電性特徴にマイクロ電子素子３５０を電気的に接続し、リード３８２は、マイクロ電子素子３２２にマイクロ電子素子３５０を電気的に接続する。さらに、複数のワイヤボンド３３２のうちの様々なワイヤボンドに構造において同様であってもよいワイヤボンド３８４は、マイクロ電子素子３５０に電気的に接続されたカプセル化層３４２の面３４４上の接点面３８６を形成するために使用される。これは、カプセル化層３４２の上方からマイクロ電子素子３５０に別のマイクロ電子組立体の特徴を直接に電気的に接続するために使用されることができる。マイクロ電子素子３２２に接続されたようなリードも、含まれることができ、このようなマイクロ電子素子がその上に第２マイクロ電子素子３５０が取り付けられることなく、存在する場合を含む。開口部（図示せず）は、例えば、リード３８０に沿って、点へとその面３４４から延びるカプセル化層３４２に、形成されることができ、それによって面３４４の外側に位置する素子によってそこへの電気的接続のためのリード３８０へのアクセスを提供する。同様の開口部は、その端部３３６Ｃから離れた点でのワイヤボンド３３２Ｃの上のような、任意の他のリードまたはワイヤボンド３３２の上に形成されることができる。このような実施形態において、端部３３６Ｃは、それへの電気的接続のための唯一のアクセスを提供する開口部を伴って、面３４４の下方に配置されることができる。
複数のマイクロ電子素子を有するマイクロ電子パッケージのための追加の配置が、図２７Ａ−図２７Ｃに示されている。これらの配置は、例えば、図５Ａに示されるワイヤボンドの配置に接続して、かつ、以下でさらに説明される図６の積層パッケージ配置において、使用されることができる。具体的には、図２７Ａは、下側のマイクロ電子素子１６２２が、基板１６１２の面１６１４上の導電性素子１６２８にフリップチップボンドされた配置を示している。第２マイクロ電子素子１６５０は、第１マイクロ電子素子１６２２の上に位置し、例えば、ワイヤボンド１６８８を介して、基板上の追加の導電性素子１６２８にフェイスアップ接続されることができる。図２７Ｂは、第１マイクロ電子素子１７２２が、面１７１４にフェイスアップ取り付けされ、導電性素子１７２８にワイヤボンド１７８８を介して接続された配置を示す。第２マイクロ電子素子１７５０は、その面で露出した接点であって、基板と対向しない第１マイクロ電子素子１７２２の面で対応する接点に対向しかつ結合された接点を有することができる。第２マイクロ電子素子１７５０の接点１７２６のセットであって、第１マイクロ電子素子１７２２の前面の対応する接点に対向しかつ結合された接点１７２６のセットを介する。第２マイクロ電子素子の対応する接点に接合された第１マイクロ電子素子１７２２のこれらの接点は、今度は、第１マイクロ電子素子１７２２の回路パターンを介して接続されることができ、基板１７１２上の導電性素子１７２８にワイヤボンド１７８８によって接続されることができる。
図２７Ｃは、第１マイクロ電子素子１８２２および第２マイクロ電子素子１８５０が基板１８１２の面１８１４に沿った方向に互いに離間された例を示す。マイクロ電子素子（および追加のマイクロ電子素子）の一方または両方は、本明細書で説明したフェイスアップ構成またはフリップチップ構成で取り付けられることができる。さらに、このような配置に用いられるマイクロ電子素子のいずれかは、そのようなマイクロ電子素子の一方または両方の上に、または、基板の上に、または両方の上に、回路パターンを介して相互に接続されることができ、マイクロ電子素子が電気的に接続されたそれぞれの導電性素子１８２８を電気的に接続する。
図５Ｂは、上述の実施形態の変形例に係る構成を示す図である。この実施形態では、第２導電性素子４３は、カプセル化層４２の面４４に露出するかまたはその面４４から上方に突出するワイヤボンドの非カプセル化部分３９と接触して形成されることができる。第２導電性素子は、第１導電性素子２８（図１）と接触しない。図５Ｂに見られるような一実施形態では、第２導電性素子は、カプセル化層の面４４上に延びるパッド４５を備えることができ、このカプセル化層は、その部品のボンディング金属またはボンディング材料との結合用の面を提供することができる。
代わりに、図５Ｃに見られるように、第２導電性素子４８は、ワイヤボンドの非カプセル化部分３９に選択的に形成されたメタリック仕上げとすることができる。いずれの場合も、一例では、第２導電性素子４３または４８は、メッキなどにより、ワイヤボンドの非カプセル化部分に接触しかつワイヤボンドのコアの上に位置するニッケル層と、ニッケルの層の上に位置する金または銀の層とで、形成されることができる。別の例では、第２導電性素子は、基本的に単一の金属からなるモノリシックな金属層であってもよい。一例では、単一の金属層は、ニッケル、金、銅、パラジウムまたは銀となることができる。別の例では、第２導電性素子４３または４８は、ワイヤボンドの非カプセル化部分３９に接触する導電性ペーストを備えるか、またはその導電性ペーストから形成されることができる。例えば、ステンシル、ディスペンス、スクリーン印刷、制御された噴射、例えば、インクジェット印刷または転写成形と同様の処理は、ワイヤボンドの非カプセル化部分３９の上に第２導電性素子４３または４８を形成することができる。
図５Ｄは、上述の導電性素子４３、４８について説明したような金属または他の導電性材料で形成されることができる第２導電性素子４３Ｄをさらに示す。ここで、第２導電性素子４３Ｄは、カプセル化層４２の外面４４内に延びる開口部４９内に少なくとも部分的に形成される。一例では、開口部４９は、次にワイヤボンドの非カプセル化部分となるその下のワイヤボンドの一部を同時に露出させるように、カプセル化層を硬化または部分的に硬化させた後に、カプセル化層の一部を除去することにより、形成されることができる。例えば、開口部４９は、レーザアブレーション、エッチングにより形成されることができる。別の例では、可溶性物質は、カプセル化層を形成する前に開口部の位置に事前配置されることができ、事前配置された材料は、次に、開口部を形成するためのカプセル化層を形成した後に除去されることができる。
さらなる例では、図２４Ａ−図２４Ｂに見られるように、複数のワイヤボンド１４３２は、単一の導電性素子１４２８と結合されたベースを有することができる。このようなワイヤボンド１４３２の集合は、導電性素子１４２８と電気的に接続するためのカプセル化層１４４２の上に追加の接続点を作るために使用されることができる。共通して結合されたワイヤボンド１４３２の露出部分１４３９は、例えば、導電性素子１４２８自体の大きさの周りの領域、または、ワイヤボンド１４３２集合と外部接続するためのボンディング塊の所望の大きさに近似する別の領域において、カプセル化層１４４２の面１４４４に一緒に集められることができる。示されるように、このようなワイヤボンド１４３２は、上述したように、導電性素子１４２８上にボールボンドされるか（図２４Ａ）または縁ボンドされる（図２４Ｂ）ことができ、あるいは、図２３Ａまたは図２３Ｂまたはその両方に関して上述したように、導電性素子にボンドされることができる。
図２５Ａおよび２５Ｂに示されるように、ボールボンドされたワイヤボンド１５３２は、導電性素子１５２８の少なくともいくつかの上にスタッドバンプとして形成されることができる。本明細書に記載されるように、スタッドバンプは、ベース１５３４と端面１５３８との間に延びるワイヤのセグメントが、ボールボンドされたベース１５３４の直径の最大で３００％の長さを有するボールボンドされたワイヤボンドである。他の実施形態におけるように、端面１５３８とスタッドバンプの端面１５３７の任意の一部とは、カプセル化層１５４２によって非カプセル化されることができる。図２５Ｂに示されるように、このようなスタッドバンプ１５３２Ａは、そこからカプセル化層１５４２の面１５４４まで延びるワイヤセグメントを有する２つのボールボンドから構成されたワイヤボンド１５３２のベース１５３４を、基本的に形成するように、別のスタッドバンプ１５３２Ｂの上に形成されることができる。このようなワイヤボンド１５３２は、例えば、本開示の他の箇所で説明されたワイヤボンドよりも低い高さを有することができる。したがって、カプセル化層は、例えば、マイクロ電子素子１５２２と、主面１５４４のそれよりも低い高さで基板１５１２の面１５１４の上方に間隔を空けて配置された非主面１５４５との上に位置する領域における主面を備えることができる。このような構成は、また、別のマイクロ電子パッケージ１５８８上の接点１５４３を伴うワイヤボンド１５３２の非カプセル化部分１５３９を接続することができる導電性塊１５５２を収容しながら、位置合わせ特徴を形成するために、かつ、スタッドバンプ型のワイヤボンドを用いたパッケージの全体的な高さだけでなく、本明細書に開示された他の種類のワイヤボンドを減らすために、使用されることができる。
図６は、マイクロ電子組立体４１０および４８８の積層パッケージを示している。このような配置では、ハンダ塊４５２は、組立体４８８の導電性素子４４０に組立体４１０の端面４３８を電気的かつ機械的に接続する。積層パッケージは、追加の組立体を含むことができ、最終的には、電子デバイスで使用するためのＰＣＢ４９０などの上の接点４９２に取り付けられることができる。このような積層配置では、ワイヤボンド４３２および導電性素子４３０は、そこを通る複数の電気信号を伝達することができ、それぞれの電気信号は、異なる信号が、単一積層におけるマイクロ電子素子４２２またはマイクロ電子素子４８９のような異なるマイクロ電子素子によって処理されることを許容するように異なる信号電位を有する。
図６における例示的な構成では、ワイヤボンド４３２は、ワイヤボンド４３２の端部４３６の少なくともいくつかが、マイクロ電子素子４２２の主面４２４の上に位置する領域に延びるように、湾曲部分４４８で構成される。このような領域は、マイクロ電子素子４２２の外周面によって画定されることができ、そこから上方に延びる。このような構成の例は、図１８における基板４１２の第１面４１４に対向する図で示されている。ここで、ワイヤボンド４３２は、基板４１２にその前面４２５でフリップチップボンドされたマイクロ電子素子４２２の後主面の上に位置する。別の構成（図５）においては、マイクロ電子素子４２２は、基板３１２に対向しない前面３２５と、マイクロ電子素子３２２の前面の上に位置する少なくとも１つのワイヤボンド３３６とを伴って、基板３１２にフェイスアップで実装されることができる。一実施形態では、このようなワイヤボンド３３６は、マイクロ電子素子３２２に電気的に接続されない。基板３１２にボンドされたワイヤボンド３３６は、また、マイクロ電子素子３５０の前面または後面の上に位置してもよい。図７に示されるマイクロ電子組立体４１０の実施形態は、導電性素子４２８が、第１配列を形成するパターンで配置されるものである。第１配列では、導電性素子４２８は、マイクロ電子素子４２２を囲む行および列に配置され、かつ、個々の導電性素子４２８間に所定のピッチを有してもよい。ワイヤボンド４３２は、そのそれぞれのベース４３４が、導電性素子４２８によって設定された第１配列のパターンに従うように、導電性素子４２８に結合されている。しかし、ワイヤボンド４３２は、そのそれぞれの端部４３６がその第２配列構成に応じて異なるパターンで配置されることができるように、構成されることができる。示される一実施形態では、第２配列のピッチは、第１配列のピッチとは異なることができ、いくつかの場合には、第１配列のピッチよりも細かくなることができる。しかし、第２配列のピッチが第１配列よりも大きいか、または、導電性素子４２８が所定配列で配置されていないが、ワイヤボンド４３２の端部４３６がある他の実施形態が、可能である。さらに、導電性素子４２８は、基板４１２を通って配置された配列のセットで構成されることができ、ワイヤボンド４３２は、端部４３６が配列の異なるセットまたは単一配列にあるように、構成されることができる。
図６は、マイクロ電子素子４２２の面に沿って延びる絶縁層４２１をさらに示している。絶縁層４２１は、ワイヤボンドを形成する前に誘電体または他の電気絶縁材料から形成されることができる。絶縁層４２１は、マイクロ電子素子が、その上に延びているワイヤボンド４２３のいずれかと接触することから保護することができる。具体的には、絶縁層４２１は、ワイヤボンド間の電気的短絡とワイヤボンドとマイクロ電子素子４２２との間の電気的短絡を避けることができる。このように、絶縁層４２１は、ワイヤボンド４３２とマイクロ電子素子４２２との間の意図しない電気的接触による故障または起こりうる損傷を防ぐことができる。
図６および図７に示されるワイヤボンド構成は、例えば、マイクロ電子組立体４８８およびマイクロ電子素子４２２の相対的な大きさが、そうでなければ認められないであろう特定の場合に、マイクロ電子組立体４１０がマイクロ電子組立体４８８のような他のマイクロ電子組立体に接続することを可能にする。図６の実施形態において、マイクロ電子組立体４８８は、いくつかの接点パッド４４０が、マイクロ電子素子４２２の前面４２４または後面４２６の領域よりも小さい領域内の配列となるように、寸法決めされている。柱のような実質的に垂直な導電性特徴を有するマイクロ電子組立体では、ワイヤボンド４３２の代わりに、導電性素子４２８とパッド４４０との間の直接接続は、可能ではない。しかし、図６に示されるように、適切に構成された湾曲部分４４８を有するワイヤボンド４３２は、マイクロ電子組立体４１０とマイクロ電子組立体４８８との間の必要な電子的接続を行うために、適切な位置に端部４３６を有することができる。このような配置は、マイクロ電子組立体４１８が、例えば、所定のパッド配列を有するＤＲＡＭチップなどがある積層パッケージを製造するために使用されることができる。ここで、マイクロ電子素子４２２は、ＤＲＡＭチップを制御するように構成された論理チップである。これは、単一種類のＤＲＡＭチップ４３２が、様々な大きさのいくつかの異なる論理チップで使用されることを許容でき、ワイヤボンド４３６が、ＤＲＡＭチップで所望の接続を行うことが必要な場所に端部を位置決めできるので、ＤＲＡＭチップよりも大きなチップを備える。代替の一実施形態では、マイクロ電子パッケージ４１０は、別の構成において、プリント基板４９０に実装されることができる。ここで、ワイヤボンド４３２の非カプセル化面４３６は、回路基板４９０のパッド４９２に電気的に接続されている。さらに、このような実施形態では、パッケージ４８８の変形例のような他のマイクロ電子パッケージが、パッド４４０に結合されたハンダボール４５２によって、パッケージ４１０に取り付けられることができる。
図９および図１０は、ワイヤボンド５３２が、リードフレーム構造上に形成されたマイクロ電子組立体５１０のさらなる実施形態を示す。リードフレーム構造の例が、参照によって本明細書に組み込まれている米国特許出願第７，１７６，５０６号および同第６，７６５，２８７号で示され、かつ説明されている。一般に、リードフレームは、複数のリードを備えるセグメントにパターン化され、パドルおよびフレームをさらに備えることができる、銅のような導電性金属のシートから形成された構造である。フレームは、使用される場合、組立体の製造中に、リードおよびパドルを固定するために使用される。実施形態では、ダイまたはチップのようなマイクロ電子素子は、パドルにフェイスアップで結合され、かつワイヤボンドを使用してリードに電気的に接続されることができる。代わりに、マイクロ電子素子は、マイクロ電子素子の下に延びることができるリード上に直接取り付けられることができる。このような実施形態では、マイクロ電子素子の接点は、ハンダボールなどによりそれぞれのリードに電気的に接続されることができる。リードは、次に、マイクロ電子素子へのおよびマイクロ電子素子からの電気信号の電位を伝達するための様々な他の導電性構造に電気的接続を形成するために、用いられることができる。カプセル化層をその上に形成する工程を含む構造の組み立てが完了すると、フレームの仮設素子は、個々のリードを形成するように、リードフレームのリードおよびパドルから除去されることができる。本開示の目的のために、個々のリード５１３およびパドル５１５は、そこで一体的に形成されている部分に導電性素子５２８を備える基板５１２を集合的に形成するもののセグメント化された部分となると考えられる。さらに、本実施形態では、パドル５１５は、基板５１２の第１領域５１８内にあると考えられ、リード５１３は、第２領域５２０内にあると考えられる。図１０の立面図にも示されるワイヤボンド５２４は、リード線５１５の導電性素子５２８に、パドル５１５に担持されたマイクロ電子素子２２を、接続する。ワイヤボンド５３２は、そのベース５３４で、リード線５１５上の追加の導電性素子５２８にさらに結合されることができる。カプセル化層５４２は、ワイヤボンド５３２の端部５３８を、面５４４内の位置で覆われないままにする組立体５１０上に、形成されている。ワイヤボンド５３２は、本明細書の他の実施形態に関して説明された構造に対応する構造で、カプセル化層５４２によって覆われない、その付加的または代替的部分を有することができる。
図１１は、パッケージ６１０Ａのワイヤボンド６３２とその上に取り付けられた別のパッケージ６１０Ｂのハンダ塊６５２との間の結合部を、機械的に補強するためのアンダーフィル６２０の使用をさらに示す。図１１に示されるように、アンダーフィル６２０は、パッケージ６１０Ａ、６１０Ｂの対向面６４２、６４４間にのみ配置される必要があるにもかかわらず、アンダーフィル６２０は、パッケージ６１０Ａの縁面と接触することができ、かつ、パッケージ６１０が取り付けられている回路パネル６９０の第１面６９２と接触してもよい。さらに、パッケージ６１０Ａ、６１０Ｂの縁面に沿って延びるアンダーフィル６２０の部分は、あるとしても、その上にパッケージが配置された回路パネルの主面に対して０°から９０°の間の角度で配置されることができ、かつ、回路パネルに隣接するより大きな厚さから、回路パネルおよび隣接する１つ以上のパッケージの上方での高さにおいてより小さな厚さへと、傾斜されることができる。
図２８Ａ−図２８Ｄに示されるパッケージ配置は、アンダーフィル層を形成するための１つの手法で実装されることができ、特にその一部は、パッケージ１９１０Ａの面１９４２およびパッケージ１９１０Ｂの面１９１６のような、パッケージ１９１０Ａおよび１９１０Ｂの対向面間に配置されている。図２８Ａに示されるように、パッケージ１９１０Ａは、例えば、カプセル化層１９４２の面１９４４が、パッケージ１９１０Ｂの外側に露出されたその部分を有するように、パッケージ１９１０Ｂの縁面１９４７を越えて延びることができる。このような領域は、分配領域１９４９として使用されることができ、それにより、デバイスは、それに対して相対的な垂直位置から分配領域に流動可能な状態でアンダーフィル材料を堆積させることができる。このような構成では、分配領域１９４９は、アンダーフィル材料が、パッケージ１９１０Ｂの下で流動するのに十分な量に到達しながら、面の縁からこぼれることなく、面上に塊で堆積されることができるように、寸法決めされることができる。その面では、パッケージ１９１０Ａおよび１９１０Ｂの対向面間の領域に毛細管によって、引き込まれることができ、その領域は、ハンダ塊などのような、その間の任意の結合部の周りを含む。アンダーフィル材料が対向面間に引き込まれるので、追加の材料は、パッケージ１９１０Ａの縁の上に著しくこぼれることがない連続的な流れが達成されるように、分配領域上に堆積されることができる。図２８Ｂに示されるように、分配領域１９４９は、パッケージ１９１０Ｂを囲み、かつ、その両側に約１ミリメートル（１ｍｍ）のパッケージ１９１０Ｂの周縁部から離れる直交方向に、寸法Ｄを有することができる。このような配置は、連続的にまたは同時に、パッケージ１９１０Ｂの一方の側または複数の側に分配することを許容できる。代替の構成が、図２８Ｃに示されている。ここで、分配領域１９４９は、パッケージ１９１０Ｂの隣接する２辺のみに沿って延び、第２パッケージの周縁部から直交して離れる方向で、約１ｍｍの寸法Ｄ’を有する。分配領域１９４９が、パッケージ１９１０Ｂの片側に沿って延びる図２８Ｄは、パッケージの周縁部から離れる直交方向で、例えば、１．５ｍｍから２ｍｍの寸法Ｄ”を有してもよい。
マイクロ電子パッケージ２０１０Ａおよび２０１０Ｂが水平の輪郭において同様の大きさである構成では、対応ベゼル２０９９は、取り付け中に、例えば、ワイヤボンド２０３２の非カプセル化部分２０３９を備える素子との第２パッケージの端子の結合によって、例えば、パッケージ２０１０Ａおよび２０１０Ｂを一緒に結合するように、導電性塊２０５２の加熱または硬化、例えばハンダ塊をリフローすることによって、パッケージ２０１０Ａおよび２０１０Ｂを一緒に固定するために使用されることができる。このような構成は、パッケージ２０１０Ｂが、導電性塊２０５２、例えば、ハンダ塊を用いて、例えば、パッケージ２０１０Ｂ上の端子２０４３に結合されることによって、パッケージ２０１０Ａ上に組み立てられた図２９に、示されている。パッケージは、上述したように、パッケージ２０１０Ａのワイヤボンド２０３２の非カプセル化部分２０３９またはワイヤボンド２０３２の端面２０３８に結合された第２導電性素子と整列するように、位置合わせされることができる。ベゼル２０９９は、次に、加熱処理中にこのような位置合わせを維持するために、パッケージ２０１０Ａおよび２０１０Ｂの周りで組み立てられることができ、その加熱処理中に、第２パッケージの端子がワイヤボンド２０３２または第１パッケージの第２導電性素子に接合される。例えば、加熱処理は、ワイヤボンド２０３２または第２導電性素子に第２パッケージの端子をボンドするようにハンダ塊２０５２をリフローするために使用されることができる。ベゼル２０９９は、また、リフロー前とリフロー中のパッケージ間の接点を維持するために、パッケージ２０１０Ｂの面２０４４の部分に沿って、かつパッケージ２０１０Ａの面２０１６に沿って、内側に延びることができる。ベゼル２０９９は、ゴム、ＴＰＥ、ＰＴＦＥ（ポリテトラフルオロエチレン）、シリコーンなどのような弾性的に柔軟な材料であることができ、代わりに、圧縮力がベゼルによって加えられるように、組み立てられたパッケージの大きさに対して相対的に小型にされることができる。ベゼル２０９９は、また、アンダーフィル材料の適用中に所定の位置に残されることができ、そこを通ってそのような適用を収容するための開口部を備えることができる。対応ベゼル２０９９は、パッケージ組み立て後に除去されることができる。
追加的にまたは代わりに、マイクロ電子パッケージ２１１０Ａおよび２１１０Ｂの組立体は、図３０Ａ−図３０Ｆに示されるように、下側パッケージ２１１０Ａは、少なくとも１つの位置合わせ面２１５１を備えることができる。この一例は、位置合わせ面２１５１がパッケージ２１１０Ｂの隅の近くでカプセル化層２１４２に備えられた図３０Ａに示される。位置合わせ面は、主面に対して傾斜し、そこからいくつかの位置で主面２１４４に対して約０°から９０°を含む角度までの角度を画定する。位置合わせ面は、主面２１４４と、主面２１４４よりも大きい距離で基板２１１２の上方に間隔を空けて配置されたそれぞれの非主面２１４５とに近接した位置に延びる。非主面２１４５は、パッケージ２１１０Ａの隅に隣接して配置されることができ、その交差辺間に部分的に延びることができる。図３０Ｂに示されるように、位置合わせ面は、パッケージ２１１０Ａの交差辺と反対側の隅内に形成することができ、パッケージ２１１０Ａの、全ての隅、例えば四隅に沿って同様の形態で、含まれることができる。図３０Ｃに示されるように、位置合わせ面２１５１は、対応ワイヤボンド２１３２の非カプセル化部分から適切な距離に配置されることができ、突起、例えば、導電性塊またはそれに結合されたハンダボールのような導電性突起を有する第２パッケージ２１１０Ｂが、パッケージ２１１０Ａの上に積層され、位置合わせ面２１５１が、位置合わせ面２１５１に対応するワイヤボンド２１３２の非カプセル化部分の上にある適切な位置にハンダボールを案内するようになっている。ハンダボールは、次に、パッケージ２１１０Ａのワイヤボンド２１３２の非カプセル化部分と結合するように、リフローされることができる。
位置合わせ面２２５１を用いるさらなる配置は、図３１Ａ−図３１Ｃに示されている。ここで、位置合わせ面２２５１は、凸状内面２２４４から下側外面２２４５に延びる。このような配置では、内面２２４４は、マイクロ電子素子２２２２の上に位置することができ、それに応じて、基板２２１２の上方で離間して配置されることができる。外面２２４５は、基板の厚さ方向で基板２２１２に近づいて間隔を空けて配置されることができ、マイクロ電子素子２２２２の基板２２１２の面２２１４と基板２２１２の面２２２３との間に垂直に配置されることができる。ワイヤボンド２２３２の１つ以上の非カプセル化部分は、図３０Ａ−図３０Ｃに関して説明されたように、ハンダボール２２５２または他の導電性突起の位置合わせを達成するように、位置合わせ面２２５１に対して配置されることができる。上述したように、このような階段状の配置は、特定のボンド塊の大きさが与えられると、全体の低い組立体の高さを達成するように、説明された位置合わせ機能を用いて、または用いることなく、使用されることができる。さらに、凸状内面２２４４の組み込みは、パッケージ２２１０Ａの反りに対する抵抗の増加につながることができる。
図１２は、第１部品６１０Ａのワイヤボンド６３２と、マイクロ電子パッケージ６１０Ｂのような第２部品の対応するハンダ塊６５２との間の例示的な結合部を示す光画像である。図１２において、参照６２０は、アンダーフィルが配置されることができる場所を示す。
図１３Ａ、図１３Ｂ、図１３Ｃ、図１３Ｄ、図１３Ｅおよび図１３Ｆは、図１に関して上述したようなワイヤボンド３２の構造におけるいくつかの可能な変形例を示している。例えば、図１３Ａに見られるように、ワイヤボンド７３２Ａは、部分７３６の半径と同じ半径を有する端部７３８Ａで終端する上方に延びる部分７３６を有することができる。
図１３Ｂは、端部７３８Ｂが部分７３６に対して先細りに形成された先端部である変形例を示す。また、図１３Ｃに見られるように、ワイヤボンド７３２Ａのテーパ状先端部７３８Ｂは、それと一体のワイヤボンドの円筒部分の軸線から半径方向７４１にオフセットされた重心７４０を有していてもよい。このような形状は、以下でさらに説明するように、ワイヤボンドを形成する処理から生じるボンディングツールマークであってもよい。また、７３８Ｂに示されるように以外のボンディングツールマークは、ワイヤボンドの非カプセル化部分上に存在してもよい。さらに図１３Ａに見られるように、ワイヤボンドの非カプセル化部分７３９は、導電性素子７２８が配置された基板の面７３０に対して垂直に２５度以内の角度７５０で基板７１２から離れて突出してもよい。
図１３Ｄは、ワイヤボンド７３２Ｄの非カプセル化部分が、ボール形状部分７３８Ｄを備えることができることを、示している。パッケージ上のワイヤボンドの全てのいくつかは、このような構造を有することができる。図１３Ｄに見られるように、ボール形状部分７３８Ｄは、ワイヤボンド７３２Ｄの円筒部分７３６と一体となることができ、ボール形状部分とワイヤボンドの円筒部分の少なくともコアとは、銅、銅合金または金から、基本的に構成される。さらに後述されるように、ボール形状部分は、基板の導電性素子７２８にワイヤボンドをステッチボンドする前の事前成形処理中に、ボンディングツールの毛細管の開口部に露出するワイヤの一部を溶融することによって、形成されることができる。図１３Ｄに見られるように、ボール形状部分７３８Ｄの直径７４４は、それと一体である円筒ワイヤボンド部分７３６の直径７４６より大きくてもよい。図１３Ｄに示されるような特定の実施形態では、ボール形状部分７３８Ｄと一体であるワイヤボンド７３２Ｄの円筒部分は、パッケージのカプセル材層７５１の面７５２を越えて突出することができる。代わりに、図１３Ｅに見られるように、ワイヤボンド７３２Ｄの円筒部分は、カプセル材層によって完全に覆われてもよい。このような場合、図１３Ｅに見られるように、ワイヤボンド７３２Ｄのボール形状部分７３８Ｄは、いくつかの場合において、カプセル化層７５１によって部分的に覆われてもよい。
図１３Ｆは、１次金属のコア７３１を有するワイヤボンド７３２Ｆと、上述したようなパラジウムクラッド銅ワイヤまたはパラジウムクラッド金ワイヤのような１次金属の上に位置する２次金属を含むその上のメタリック仕上げ７３３とを、示している。別の例では、市販の「有機ハンダ付け性防腐剤」（ＯＳＰ）のような非金属材料の酸化保護層が、ワイヤボンドの非カプセル化部分に、その酸化を避けるために、ワイヤボンドの非カプセル化部分が別の部品の対応する接点に接合されるまで、形成されることができる。
図１４Ａは、方法を示している。その方法によって、本明細書に記載されるようなワイヤボンド３２（図１）は、ボンディング面に、例えば、本明細書でさらに説明されるように、基板上の導電性素子２８に、成形ワイヤ部分８００をボンドする前に、ボンディングツール８０４の面から、例えば、毛細管型のボンディングツール８０４の面から延びるワイヤ部分として成形されることができる。その中の段階Ａで見られるように、ワイヤの部分８００、例えば、金または銅ワイヤまたは図１に関して上述した上述したような複合ワイヤのような金属ワイヤの所定長さ８０２を有する一体部分は、ボンディングツール８０４の面８０６を越えて延びる。以下の例において、ボンディングツール８０４は、その面８０６に開口部を有する毛細管となることができ、ワイヤ部分は面８０６を超えて延びる。しかし、以下の例が、毛細管としてボンディングツールに関する間、特に断りのない限り、ボンディングツールは、毛細管または異なる種類のボンディングツールのいずれかとすることができ、異なる種類のボンディングツールは、例えば、超音波または熱圧着のボンディングツール、またはウェッジボンディングツールボンディングツールである。
毛細管面８０６を越えて外側に延びる金属ワイヤの所定長さを準備するために、初期ワイヤ長さは、処理の前段階で、例えば、ステッチボンディング法によって、またはリボンボンディング法によって、ボンディング面にワイヤをボンドするためのボンディングツール８０４を使用して、設定されることができる。一実施形態では、リボンボンディング法を用いた場合、リボンは、１つ以上の平坦面となることができ、矩形断面のような断面において、多角形となることができる。その後、ボンディングツールの面８０６は、ボンディングツール面８０６が、次に、このようなボンディング面が位置する平面の上方のより高い高さに配置され、かつ、所定長さを有するワイヤ部分が毛細管面８０６を超えて延びるように、このようなボンディング面に対して移動されることが可能である。このように、ボンディング面に対するボンディングツールの移動は、所定長さを有するワイヤ部分８００を、ボンディングツールから引き出されるようにすることができる。その後、ワイヤは、ボンディング面へのステッチボンドとワイヤ部分８００との境界で切断されることができる。この方法では、ワイヤ部分８００は、その端部８３８で切断される。一例では、ワイヤ部分８００を切断するために、ワイヤは、毛細管面の上方の位置でクランプされることができ、クランプされたワイヤは、次に、クランプされたワイヤをワイヤのボンドされた部分に隣接して破断させるように、張力を加えられることができ、それにより、ボンドされた第２ワイヤ部分からワイヤ部分８００の端部８３８を自由にする。ワイヤは、毛細管またはボンディング面の少なくとも一方に、他方に対して力を加えることによって、例えば、ワイヤが毛細管を通って延びている方向に対して少なくとも部分的に垂直な方向に毛細管を引くことによって、張力を加えられることができる。その時、ワイヤ部分８００は、毛細管の面８０６から離れて直線方向８０１に延びることができる。一例では、方向８０１は、毛細管８０６の面に垂直であってもよい。
ワイヤ部分８００を成形する場合、毛細管および形成面、例えば、形成素子８１０のチャネルまたは溝内の面８１２は、互いに対して配置され、毛細管面８０６を超えて延びるワイヤ部分８００の端部８３８が、毛細管面８０６から毛細管面より下の形成面８１２の深さ８０３よりも大きな深さ８０２で配置されるようになっている。形成素子８１０は、ワイヤ部分が基板の導電性要素にボンドされる前に、ワイヤ部分の形成、例えば成形に役立つのに適した面を一緒に有する、１つ以上のツールまたは素子になってもよい。
段階Ｂで見られるように、毛細管８０４または形成面８１２の少なくとも１つは、互いに対して移動されることができ、ワイヤ部分８００が、毛細管８０４に向けてワイヤ部分８００を曲げるように、形成面８１２に対して、それと平行な少なくとも第１方向８１４に移動するようになっている。例えば、図１４Ａに示されるように、第１形成面８１２に対する毛細管８０４の移動は、ワイヤ部分８００を、段階Ａで見られるように、初期方向８０１から湾曲させることができ、ワイヤ部分８００の少なくとも一部が、毛細管面８０６に沿って延びるようになっている。一例では、第１形成面８１２は、形成素子８１０に沿って第１方向８１４に延びる溝内の面となることができ、ここで、第１方向は、毛細管面８０６と平行となることができる。例えば、溝８１５は、毛細管面８０６に対向する形成素子の第２面８１３に開くことができる。成形または事前形成処理中の段階Ｂで見られるように、ワイヤ部分８００は、溝内に延びてもよく、面８１２と平行な、かつ、図１４Ａの段階Ｂに見られるように毛細管８０４の移動の方向８１４と平行な第１方向に延びていてもよい。
その後、段階Ｂ、段階Ｃにおいて実行されたワイヤ成形後、毛細管面８０６は、毛細管面８０６と平行な方向に対して横方向である第２方向８１７に移動されることができる。処理のこの段階中に、毛細管面８０６から離れて延びる毛細管の露出壁８２０は、第２形成面８６４に対向してもよい。このように、方向８１７における毛細管８０４の移動は、ワイヤ部分８００を、露出壁８２０に向かう方向に湾曲させることができる。一例では、第２形成面８６４は、形成素子８１０の面となることができ、第２形成面８６４は、第１形成面８１２から離れて延びる。一例では、第２形成面は、毛細管の露出壁が毛細管面８０６に対して延びる角度８６７と同一であってもよい、第１形成面８１２に対する角度８６５で、延びることができる。図１４Ａの段階Ｃに見られるように、毛細管の移動は、ワイヤ部分８００の一部を、毛細管の露出壁８２０に沿った方向８１８で上方に突出させることができる。毛細管またはボンドツール８０４は、そこでガイドワイヤに役立つための、露出壁上の、溝、平坦面または他のワイヤガイド特徴を有してもよい。第２形成面８６４は、ボンディングツールが（図３５に示されるように）垂直壁を有する場合、例えば、ボンディングツールの面に対して垂直な角度で、垂直となることができる。ワイヤ部分８００は、銅または銅合金から形成されてもよく、多数の入力／出力接続、例えば、パッケージあたり１０００−２０００となるように、例えば、２５マイクロメートルの比較的小さな直径を有することができる。
段階Ｃは、毛細管８０４の相対移動によるワイヤ部分８００のさらなる処理と、毛細管面８０６に対する横方向での、例えば、方向８１７での、または、毛細管の面８０６、形成面８２３に対して垂直な方向または両面に対して垂直な方向での、別の形成面８２３と、を示す。その目的の観点から、形成面８２３は、「圧印加工面」と考えることができる。完成に至るまで運ばれた場合、このような相対移動は、毛細管面８０６と圧印加工面８２３との間に配置されたワイヤ部分の一部８２５を圧印加工する。
図１４Ｂは、毛細管面８０６の下方の位置からの成形ワイヤ部分８００の部分平面図であり、図１４Ｃは、毛細管面８０６と圧印加工面８２３との間のワイヤ部分８００の位置と、以下でさらに説明されるであろうワイヤ部分の一部とをさらに示す断面図である。例えば、図１４Ｂは、圧印加工面８２３より下方でワイヤ部分８００の圧印加工部分８２５に向かう位置からの成形ワイヤ部分を示し、毛細管面８０６が、上方の、例えば、図１４Ｂにおけるワイヤ部分の圧印加工部分８２５の後ろの位置に表れるようになっている。毛細管面において、開口部８０８と整列したワイヤ部分８００の部品８２７もまた、図１４Ｂおよび図１４Ｃに示される。毛細管の露出壁８２０（図１４Ａ）に沿って毛細管面８０６から離れて延びるワイヤ部分８００の一部８３１は、また、図１４Ａ−図１４Ｂに示されている。ワイヤ部分の部品８２７および８３１は、図１４Ａに関連して上述した処理の後に、典型的には、円筒状の断面を保持し、ワイヤのこれらの部品８２７、８３１は、ワイヤ部分８００の部分８２５が毛細管面８０６と圧印加工面８２３との間で圧印加工された場合に、ワイヤの平坦化のいくつかを避けることができる。
圧印加工面８２３が平坦である場合、一例では、圧印加工面８２３に面するワイヤ部分の圧印加工部分８２５の面８３３の少なくとも一部は、また、平坦となることができる。この平坦面８３３は、次に、上述したような導電性素子２８のボンディング面に毛細管によってボンドされて、さらに利用可能になるであろう。
しかし、代わりに、圧印加工面８２３は、いくつかの場合、その内に凹凸特徴を有するように、パターン化されてもよい。このような場合、ワイヤ部分の圧印加工部分８２５の面８３３は、同様に、毛細管面８０６から離れて対向する凹凸特徴のパターン化面となってもよい。圧印加工部分８２５のこのようなパターン化面は、次に、導電性素子２８のボンディング面にボンドされて利用可能になるであろう。
このように、ワイヤ部分８００を事前成形した後、毛細管は、基板（図１）の導電性素子２８のボンディング面に事前成形ワイヤ部分８００をボンドするために使用されることができる。ワイヤボンドを形成するために、ワイヤは、これより、形成ユニット８１０から離れて移動され、基板の導電性素子２８（図１）に向かって移動され、そこで、毛細管は、次に、圧印加工ワイヤ部分８２５を導電性素子２８にステッチボンドし、ワイヤ部分の端部８３８（図１）は、導電性素子２８から遠く離れたワイヤボンドとなる。
平坦になる、または代わりに、パターン化されることができる下面８３３、または、部分的に平坦かつ部分的にパターン化された面を伴う圧印加工部分８２５を有するワイヤ部分８００を設けることは、成形ワイヤ部分８００と導電性部材２８のボンディング面との間の良好なボンドを形成するのに役立つことができる。図１４Ａから理解されることができるように、ボンディング面にボンドするための準備ができた場合、成形ワイヤ部分８００は、ワイヤの直径に対してかなり長く、ワイヤの長い伸長は、成形ワイヤ部分のほとんどが、ワイヤ部分がそれにボンドされている場合に導電性素子２８（図１）によるのを除いて支持されていないならば、多くなる。
ワイヤ部分の圧印加工を用いて、ワイヤ部分の安定性が、ワイヤ部分がボンディング面にボンドされている場合に、向上されることができる。例えば、ワイヤの圧印加工部分８２５の平坦化もしくはパターン化は、毛細管が、ワイヤ部分に、ワイヤ部分をボンディング面にボンドさせるように力を加えた場合に、圧印加工部分８２５の下面８３３とボンディング面との間の摩擦の増加に役立ちうるし、ボンディング力が加えられた場合に、ワイヤを旋回、回転またはその他の移動をさせる傾向を減少させうる。この方法では、ワイヤ部分の圧印加工部分８２５は、力がボンディング面にワイヤをボンドするように毛細管の面８０６によって加えられた場合に、元の円筒形状を有するワイヤが、旋回または回転するであろう可能性を克服することができる。図１５は、本発明の実施形態に係る方法で、形成素子８１０の面上での毛細管の移動の一例をさらに示す図である。そこに見られるように、特定の例では、形成素子８１０は、第１開口部または凹部８３０を有してもよく、第１開口部または凹部８３０に、毛細管８０４が、ワイヤ部分８００が毛細管の開口部８０８を超えて外側に延びる場合に、ワイヤ成形の初期段階（図１４Ａ、段階Ａ）に配置される。開口部８３０または凹部は、段階Ｂで面８１２上にワイヤ部分８００を案内するのに役立つことができる、テーパ部分、チャネルまたは溝８３２を備えてもよく、また、ワイヤ部分を面８１２の特定の部分に案内してもよい。このようなテーパ部分は、テーパ部分が、特定の位置にワイヤ部分を係合させかつ案内するのに役立つように、面８１２に向かう方向で小さくなるような方法で、先細りにされることができる。
形成ユニットは、処理の段階Ｂにセグメント８００を案内するためのチャネル８３４または溝を、さらに備えることができる。図１５にさらに示されるように、形成ユニットは、さらなる開口部または凹部または８４０を備えてもよく、開口部または凹部または８４０に、その内面８１６は、第２形成面として機能してもよく、第２形成面に沿って、毛細管が、処理の段階Ｃで、金属ワイヤセグメントを毛細管の露出壁８２０とは反対の方向８１８で湾曲させるように、移動する。一例では、開口部８１６または凹部内の第２形成面は、開口部８１６内の別の内面に対して凹んだチャネルまたは溝８１９を備えることができる。特定の例では、圧印加工面８２３は、開口部８１６内に配置されることができる。必要に応じて、溝が、溝８１９に加えてまたは代わりとして、ツール上または毛細管自体の上に、形成されてもよい。例えば、図１４Ｃに示されるように、溝８１１は、溝８１９に加えてまたは代わりとして、毛細管面８０６上に形成されることができる。
一実施形態では、図１４に示される毛細管の変形例は、垂直またはほぼ垂直な側壁２８２０を組み込んで使用されることができる。図３５に示されるように、毛細管２８０４の側壁２８２０は、実質的に垂直に、言い換えると、ワイヤセグメント２８００と平行に、または毛細管２８０４の面２８０６と垂直に、することができる。これは、図１４に示される毛細管のような、９０°よりも実質的に小さな測定値を有する角度を画定する毛細管の外側で側壁によって達成されるよりも、垂直に近い、すなわち、基板の第１面の面から離れた９０°の角度に近い、ワイヤボンド（図１における３２）の形成を可能にする。例えば、形成ツール２８１０を用いて、第１ワイヤ部分２８２２に対して、２５°から９０°の間、または約４５°から９０°の間、または約８０°から９０°の間で延びる第１部分からの角度で配置されたワイヤボンドが、達成されることができる。
別の変形例では、毛細管３８０４は、その面３８０６を越えて突出する面３８０８を備えることができる。この面３８０８は、例えば、側壁３８２０の端部の上に、備えられることができ、先端部を形成してもよい。ワイヤボンドを形成する方法（例えば、図１における３２）において、毛細管３８０４は、ワイヤセグメントの形成中に、例えば、毛細管が、面３８１２から離れる方向に延びる形成面３８１６に沿った方向に移動する場合に、ワイヤセグメント３８００の第１部分３８２２に対して押圧されることができる。この例では、面３８０８は、残りのワイヤセグメント３８００が延びる屈曲部付近の位置で、第１部分３８２２を押圧する。これは、ワイヤセグメント３８００が毛細管３８０４の壁３８２０を押圧し、かつ、一旦毛細管３８０４が除去されるといくぶんより垂直位置に移動するように、ワイヤセグメント３８００の変形を引き起こすことができる。他の例では、面３８０８からの変形は、毛細管３８０４が除去された場合に、ワイヤセグメント３８００の位置が実質的に保持されることができるように、なされることができる。
図１６Ａ−図１６Ｃは、ワイヤと、本発明の実施形態に係るワイヤボンドを形成する方法において、その中で使用される形成面のセットとの成形段階を示す。図１６Ａは、ワイヤ部分と基板のボンディング面との間にボンドを形成する前に、ボンディングツールの面を越えて延びるワイヤの部分の形成に使用されることができる形成素子８５０を示す。上述の例（図１４Ａ−図１４Ｃ）におけるように、ボンディングツールは、超音波接合ツールまたはウェッジボンディングツールのような毛細管型ツールまたは他のボンディングツールとすることができる。図１６Ａに見られるように、凹部８５２は、形成素子８５０の端部８５１から内側方向に延びてもよい。凹部８５２は、毛細管または他の種類のボンディングツールの面から延びるワイヤ部分のような、ボンディングツールの面から延びるワイヤの部分を受け入れるように構成されることができる。特定の実施形態では、凹部は、その中に成形されるワイヤの直径よりもいくぶん大きい幅８５５を有するテーパ部分またはチャネル８５４をさらに備えてもよい。テーパ部として、幅は、テーパ部分が、第１形成面８６０の特定領域８６２、例えば、中央領域に向けてワイヤの案内に役立つことができるように、第１形成面に向かう方向で小さくなることができる。第１形成面は、平坦になる、すなわち、第１横方向および第２横方向に延びる平面または実質的に平面となってもよく、第１形成面の領域８６２は、同様に平坦となることができる。このように、第１形成面は、図１４に見られるような段階Ｂで見られるような方法の段階におけるワイヤ部分を成形する場合に、ボンディングツールまたは毛細管の面と平行な方向に延びることができる。
形成素子８５０は、典型的には、第１形成面８６０から離れて延びる第２形成面８６４を備える。図１６Ａに見られる例では、第２形成面８６４は、第１形成面８６０から離れて延びている。第２形成面８６４は、形成素子の反対端部８５１の縁部８６１から内向きに延びる第２凹部８６６内に配置されてもよい。一例では、第２形成面８６４が、第１形成面８６０から離れて傾斜する角度８６５は、ボンディングツールの露出壁８６８が、図１４Ａに見られるようにボンディングツールの面から離れて傾斜する角度８６７と、同一であることができる。
形成素子８６０は、典型的には、「圧印加工」面となることができる追加の面を有する。「圧印加工」面８７０に対して、ボンディングツールまたは毛細管の面は、ボンディングツールの面８０６と圧印加工面８７０との間に配置されたワイヤの一部を圧印加工するように、ワイヤ成形工程中に、押圧されることができる。
図１６Ｂは、毛細管または他の種類のボンディングツール８０４が、ボンディングツールの面を越えて延びるワイヤ部分の成形がまさに開始しようとする位置に移動した場合の、ワイヤ部分８００の成形の段階（図１４Ａ）を示す。そのような時には、ワイヤ部分８００は、形成素子８５０の凹部８５２内に延びている。図１６Ｂは、図１４Ａに示された段階に類似したワイヤを成形する段階を示し、形成素子８５０に沿ったボンディングツールの移動の方向８１４をさらに示す。
図１６Ｃは、ボンディングツール８０４が、第１形成面８６０または８６２に沿って方向８１４に移動した場合の、ワイヤ部分８００の成形のさらなる段階（図１４Ａ）を示し、これらの面は、図１６Ａに関して上述されている。ワイヤ部分の一部８３１は、図１４Ａにおける段階Ｂに見られるワイヤ部分に類似するボンディングツールの開口部８０８から離れて延びるように示されている。
図１６Ｄは、図１４Ａの段階Ｃで見られる段階と類似したワイヤを成形する段階を示し、この段階で、ボンディングツール８０４は、形成素子内に第２凹部と整列した位置に移動している。このとき、開口部から離れて延びるワイヤ部分の部分８３１は、図１４Ａに関して示されかつ上述されたように、ボンディングツールの露出壁に向かって屈曲されることができる。また、このとき、図１４Ａの段階Ｃに関して示されかつ上述されたように、ボンディングツール８０４は、ボンディングツールの面と圧印加工面との間のワイヤ部分の一部を押圧することにより、ワイヤ部分を圧印加工することができ、圧印加工面８７０は、図１６Ａに示されるようになっている。図１６Ｅは、本明細書に記載の１つ以上の方法にしたがって形成されたワイヤボンド９３２が、それらのそれぞれのベース９３４からオフセットされた端部９３８を有することができることを示す概略図である。一例では、ワイヤボンドの端部９３８は、端部９３８が、それが接続された導電性素子の外縁を越えて基板の面に平行な方向で変位されるように、そのそれぞれのベースから変位されることができる。別の例では、ワイヤボンドの端部９３８は、端部９３８が、それが接続された導電性素子の外縁９３３を越えて基板の面に平行な方向で変位されるように、そのそれぞれのベース９３４から変位されることができる。
図１７Ａ−図１７Ｃは、形成ステーション８８０でワイヤ部分を成形するようにボンディングツール使用する例を示す。形成ステーションは、組み立てられ、例えば、ワイヤボンディングステーションがまた組み立てられた構造に取り付けられることができる。その結果、ワイヤ部分は、ボンディングツールによって形成ステーションで成形された後に、次に、ワイヤボンディングステーションにボンディングツールによって移動され、次に、基板、マイクロ電子素子または他の形成素子上のボンディング面にボンドされることができる。図１７Ａに見られるように、ボンドヘッド８４４のボンドツール８０４の部分は、まず、ワイヤ部分が上述したようなボンドツールの移動によって成形されることができる形成ステーション８８０に、移動されることができる。例えば、ボンドヘッド８４４またはボンドヘッドの一部は、形成ステーション８８０にボンディングツールを移動させる軸線の回りで旋回することができる。
形成素子８５０は、形成ステーションとワイヤボンディングステーションとの間のボンドヘッドまたはボンドツールによって必要とされる移動の程度を減少させるように、ワイヤボンディングステーションに対して特定の方法で、配向されることができる。図１７Ａに見られるように、一例では、形成ステーションで、形成素子８５０は、図１６Ａに関して上述された凹部８５２が、ワイヤボンディングステーションに対してかなり離れた位置にあってもよいように、かつ、圧印加工面８７０が、ワイヤボンディングステーションに近い位置、すなわち隣接した位置にあってもよいように、配向されることができる。別の例では、凹部８５２および圧印加工面８７０は、圧印加工面よりもワイヤボンディングステーションに近い凹部８５２と反対方向に配向されることができる。さらに別の例では、形成素子をワイヤ部分の成形中に一方向とすることが可能であり、次に、形成素子の向きは、ボンドするための最終位置に成形ワイヤ部分を移動させる前に、その成形ワイヤ部分と一緒のボンドツールの移動のより大きな自由度を許容するように、逆転されることができる。
図１７Ｂは、ワイヤ部分を成形することの完了時でのボンドツール８０４およびボンドヘッド８４４の位置を示し、ワイヤ部分を成形することは、上述したようにワイヤ部分を圧印加工することを備えてもよい。そのような時に、ボンディングツールは、次に、形成ステーション８８０（図１７Ｂ）での位置からワイヤボンディングステーション８８２の位置での位置（図１７Ｃ）に移動されることができ、そこで、次に、成形ワイヤ部分は、部品８８４上のボンディング面にボンドされる。
図１８Ａ−図１８Ｃは、別の変形例を示し、別の変形例では、上述したような形成素子８１０または８５０のようなボンドツール１８０４および形成素子１８１０が、共通ボンドヘッド１８４４に組み立てられることができる。一例では、形成素子１８１０は、ボンドヘッドの移動が、ボンディングツールだけでなく、それに取り付けられた形成素子１８１０を運ぶように、ボンドヘッド１８４４に担持されまたは運ばれることができる。しかし、形成素子１８１０は、ワイヤ部分のボンディングの前にワイヤ部分の成形に役立つように、ボンディングツールに対して移動されることができるが、次に、形成素子１８１０は、一旦ワイヤが、成形されてしまって、図１８Ｃに見られるように部品１８８４にボンドされる準備ができると、このような形成位置から離れるように移動されることができる。
一例では、形成素子１８１０は、ボンディングツール１８０４とアーム１８１２との間の相対運動のために、旋回可能に、または、可動アーム１８１２で運ばれることができる。あるいは、形成素子１８１０は、動作中の固定位置を有するアームに設けられてもよいし、代わりに、ボンディングツールは、形成素子に対して相対的に移動することができる。動作の例では、図１８Ａに示される処理の段階で、ボンディングツール１８０４および形成素子１８１０は、図１８Ａに示されるような位置に配置されることができ、図１８Ａにおいて、形成素子１８１０およびボンディングツールは、離間された位置にある。このように図１８Ａにおけるように配置された場合、成形ワイヤ部分は、部品１８８４上の導電性素子または他の特徴のボンディング面にボンドされることができる。
その後、図１８Ｂに見られるように、形成素子とボンディングツールとの間の相対運動は、ボンディングツールおよび形成素子を、ワイヤ部分が図１４−図１６の１つ以上に関して上述されたように成形された位置に、配置する。したがって、特定の例では、ワイヤ部分の成形中に、ボンディングツールは、ワイヤボンドされる部品１８８４の上方または近接した位置に留まることができ、部品１８８４上の特定のボンド場所の上方にまたは近接してもよい。このように、ボンドヘッドの移動は、低減されることができ、それによって、部品上のボンディング面にワイヤ部分をボンドする前に、ワイヤ部分を成形するのに必要な時間を低減することが可能であってもよい。
さらに図１８Ｃに見られるように、ワイヤ部分が成形されてしまった後に、形成素子１８１０は、図１８Ｃに見られるような第３位置に移動してもよい。形成素子が、そのような位置にある間に、ボンディングツールは、次に、部品に成形ワイヤ部分をボンドしてもよい。
図１９は、屈曲部を有するワイヤボンド３３２Ｃｉｉ（図５）を形成するのに使用されることができ、かつ、部分１０２２から横方向１０１４Ａで変位される端部１０３８を有する、上述した事前形成処理の変形例を示し、部分１０２２は、ワイヤボンドのベース１０３４で導電性要素にステッチボンドされるであろう。
図１９に見られるように、処理の３つの段階Ａ、Ｂ、およびＣは、図１４Ａを参照して上述されたのと同一になされることができる。次に、その中の段階ＣおよびＤを参照して、毛細管８０４の面８０６に隣接するワイヤボンドの部分１０２２Ａは、形成ユニットと統合されることができるツールによってクランプされる。クランプは、形成ユニット上の毛細管の運動の結果として、能動的または受動的に行われてもよい。一例では、クランプは、金属ワイヤセグメントの移動を防止するように、金属ワイヤセグメント８００の上に、その上に滑り止め面を有する板を押圧することによって行われることができる。
金属ワイヤセグメント８００がこのようにクランプされている間、段階Ｄでは、図１９に示されるように、毛細管またはボンドツール８０４が、形成ユニット１０１０の第３面１０１８に沿って方向１０１６で移動し、かつ、面１０１８に沿って移動された距離に相当する長さのワイヤを送り出す。その後、段階Ｅにおいて、毛細管は、ワイヤの一部が毛細管８０４の外面１０２０に沿って上方に屈曲されるように、形成ユニットの第３面１０２４に沿って下方に移動される。このように、ワイヤの上方突出部１０２６は、金属ワイヤの第３部分１０４８によって別の上方突出部１０３６に接続されることができる。
ワイヤボンド、特に、上述されたボールボンド型を形成するための、ワイヤセグメントの形成、かつ、導電性素子へのそのボンディングの後に、ワイヤボンド（例えば、図１における３２）は、次に、（図１４Ａにおける８０４のような）毛細管内のワイヤの残りの部分から分離される。これは、ワイヤボンド３２のベース３４から遠く離れた任意の位置で行われることができ、好ましくは、ワイヤボンド３２の所望の高さを画定するために、少なくとも十分な距離だけベース３４から遠く離れた位置で行われる。このような分離は、毛細管８０４内に配置された、または毛細管８０４の外側に配置された、面８０６とワイヤボンド３２のベース３４との間の機構によって、行われることができる。１つの方法では、ワイヤセグメント８００は、所望の分離点でワイヤ８００を介して効果的に燃焼させることにより、分離されることができ、それに火花または火炎を加えることによって、行われることができる。ワイヤボンドの高さにおけるより高い精度を達成するために、ワイヤセグメント８００を切断する異なる形態が、実現されることができる。本明細書で説明されるように、切断は、所望の位置でワイヤを弱めることができる部分的な切断と、または、残りのワイヤセグメント８００からのワイヤボンド３２の完全な分離のためにワイヤを介して完全に切断することとを、説明するために使用されることができる。
図３２に示される一例では、切断刃８０５は、毛細管８０４内のような、ボンドヘッド組立体内に組み込まれることができる。示されるように、開口部８０７は、毛細管８０４の側壁８２０内に備えられることができ、切断刃８０５は、毛細管８０４を介して延びることができる。切断刃８０５は、交互にワイヤ８００をそれを介して自由に通過させること、またはワイヤに係合することを許容するように、毛細管８０４の内部の内外に移動可能となることができる。したがって、ワイヤ８００は、引き出されることができ、ワイヤボンド３２が形成され、かつ、毛細管内部の外側の位置で切断刃８０５を有する導電性素子２８にボンドされる。ボンドの形成後、ワイヤセグメント８００は、ワイヤの位置を固定するためのボンドヘッド組立体に統合されたクランプ８０３を使用して、クランプされることができる。切断刃８０３は、次に、ワイヤを完全に切断するように、または、ワイヤを部分的に切断または弱めるように、移動されることができる。完全な切断は、ワイヤボンド３２の端面３８を形成することができ、ワイヤボンド３２の点で、毛細管８０４は、例えば、別のワイヤボンドを形成するために、ワイヤボンド３２から離れて移動されることができる。同様に、ワイヤセグメント８００が、切断刃８０５によって弱められた場合、ワイヤがワイヤクランプ８０３によって保持されながらのボンドヘッドユニットの移動は、部分的な切断によって弱められた領域でワイヤ８００を破断することによって分離を引き起こすことができる。
切断刃８０５の移動は、空気圧によって、またはオフセットカムを使用するサーボモータによって、作動されることができる。他の例では、切断刃８０５の移動は、バネまたはダイヤフラムによって作動されることができる。切断刃８０５の作動のためのトリガ信号は、ボールボンドの形成からカウントダウンされる時間遅延に基づいて実行されることができ、または、ワイヤボンドベース３４の上方の所定高さへの毛細管８０４の移動によって、作動されることができる。このような信号は、切断刃８０５の位置が、任意の後続のボンド形成の前にリセットされることができるように、ボンディング機械を作動させる他のソフトウェアにリンクされることができる。切断機構は、また、それらの間のワイヤを有する刃８０５と並置された位置で、１つ以上の第１刃および第２刃の他の第１刃および第２刃に対する移動、一例として、ワイヤの両側からの移動によってワイヤを切断するために、第２刃（図示せず）を備えることができる。
別の例では、レーザ８０９は、ボンドヘッドユニットに組み立てられ、ワイヤを切断するように配置されることができる。図３３に示されるように、レーザヘッド８０９は、例えば、そこに、または、毛細管８０４を備えるボンドヘッドユニット上の別の点に取り付けられることによって、毛細管８０４の外側に配置されることができる。レーザは、図３２における切断刃８０５に関して上述された切断刃のように、ワイヤ８００を切断するために、所望の時間で作動されることができ、ベース３４の上方で所望の高さにワイヤボンド３２の端面３８を形成する。他の実施態様では、レーザ８０９は、切断ビームを、毛細管８０４を介してまたは毛細管８０４自体の中に向けるように配置されることができ、ボンドヘッドユニットに内蔵されることができる。一例では、炭酸ガスレーザが使用されることができ、代わりとして、Ｎｄ：ＹＡＧまたはＣｕ蒸気レーザが、使用されることができるだろう。
別の実施形態では、図３４Ａ−図３４Ｃに示されるステンシルユニット８２４は、残りのワイヤセグメント８００からワイヤボンド３２を分離するために、使用されることができる。図３４Ａに示されるように、ステンシル８２４は、ワイヤボンド３２の所望の高さまたはその近くの上面８２６を画定する本体を有する構造とすることができる。ステンシル８２４は、導電性素子２８または基板１２の任意の位置または導電性素子２８間でそれに接続されたパッケージ構造に接触するように、構成されることができる。ステンシルは、ワイヤボンド３２に対する所望の位置に、例えば、導電性素子２８の上に、対応することができる複数の孔８２８を備える。孔８２８は、その中にボンドヘッドユニットの毛細管８０４を受け入れるように寸法決めされることができ、その結果、毛細管は、例えば、ボールボンディングなどによって、ベース３４を形成するために、導電性素子２８にワイヤ８００をボンドするための導電性素子２８に対する位置まで、孔内に延びることができる。一例では、ステンシルは、孔を有することができ、この孔を介して、複数の導電性素子のうちの個々の導電性素子が露出される。別の例では、複数の導電性素子は、ステンシルの単一の孔によって露出されることができる。例えば、孔は、ステンシル内のチャネル形状の開口部または凹部となることができ、開口部または凹部を介して、導電性素子の行または列が、ステンシルの上面８２６で露出される。
毛細管８０４は、次に、所望の長さまでワイヤセグメントを引き出しながら、孔８２８の外へ垂直に移動されることができる。一旦孔８２８から取り除かれると、ワイヤセグメントは、例えば、クランプ８０３によって、ボンドヘッドユニット内でクランプされることができ、毛細管８０４は、孔８２８の面とステンシル８２４の外側面８２６との交点によって画定されたステンシル８２４の端部８２９と接触するようにワイヤセグメント８００を移動させるために、（例えば、ステンシル８２４の面８２６と平行な）横方向で移動されことができる。このような移動は、まだ毛細管８０４内に保持されているワイヤセグメント８００の残りの部分からのワイヤボンド３２の分離を引き起こすことができる。この処理は、所望の位置に所望の数のワイヤボンド３２を形成するために、繰り返されることができる。実装において、毛細管は、残りのワイヤセグメントが後続のボールボンドを形成するのに十分な距離８０２だけ毛細管８０４の面８０６を超えて突出するように、ワイヤ分離の前に垂直に移動されることができる。図３４Ｂは、ステンシル８２４の変形例を示し、変形例において、孔８２８は、それらが、面８２６での第１直径から、面８２６から離れたより大きな直径に増加する直径を有するように、先細りにされることができる。別の変形例では、図３４Ｃに示されるように、基板１２から所望の距離で面８２６を離間するのに十分な厚さを有する外枠８２１を有するステンシルが、形成されることができる。フレーム８２１は、基板１２に隣接して位置決めされるように構成されたキャビティ８２３を少なくとも部分的に囲むことができ、ステンシル８２４の厚さが、面８２６と開口領域８２３との間に延び、孔８２８を備えるステンシル８２４の部分が、基板１２の上に配置される場合に、基板１２から離間して配置されるようになっている。
図２０Ａ−図２０Ｃは、ワイヤボンドの非カプセル化部分３９（図１）がカプセル化層４２の面４４を越えて突出するように成形することによってカプセル化層を形成する場合に、使用されることができる１つの技術を示す。このように、図２０Ａに見られるように、フィルムアシスト成形技術が、使用されることができる。フィルムアシスト成形技術により、仮フィルム１１０２が、金型の板１１１０とキャビティ１１１２との間に配置され、キャビティ１１１２内に、基板、それに結合されたワイヤボンド１１３２、およびマイクロ電子素子のような部品を備えるサブ組立体が、結合されてもよい。フィルム１１０２は、エチレンテトラフルオロエチレンから形成されてもよい。フィルム１１０２は、ワイヤボンドの長さの少なくとも１０％を覆ってもよいし、少なくとも５０マイクロメートルであってもよい。フィルムは、２００マイクロメートルよりも厚くまたは薄くすることができるが、一実施形態では、フィルム１１０２は、２００マイクロメートルであってもよい。図２０Ａは、第１板１１１０の反対側に配置されることができる金型の第２板１１１１を示す。
次に、図２０Ｂ−図２０Ｃに見られるように、型板１１１０、１１１１が一緒にされた場合、ワイヤボンド１１３２の端部１１３８は、仮フィルム１１０２内に突出することができる。モールドコンパウンドが、カプセル化層１１４２を形成するために、キャビティ１１１２に流される場合、ワイヤボンドの端部１１３８は仮フィルム１１０２によって覆われているため、モールドコンパウンドは、ワイヤボンドの端部１１３８に接触しない。この工程の後、型板１１１０、１１１１は、カプセル化層１１４２から除去され、仮フィルム１１０２は、これより、型面１１４４から除去されることができ、次に、カプセル化層の面１１４４を越えて突出するワイヤボンド１１３２の端部１１３８を残す。
フィルムアシスト成形技術は、大量生産によく適合されることができる。例えば、処理の一例では、仮フィルムの連続シートの一部は、型板に適用されることができる。次に、カプセル化層は、型板によって少なくとも部分的に画定されるキャビティ１１１２内に形成されることができる。次に、型板１１１０上の仮フィルム１１０２の現在の部分が、自動化手段により、仮フィルムの連続シートの他の部分と置き換えられることができる。フィルムアシスト成形技術の変形例では、上述したような取り外し可能なフィルムを使用する代わりに、水溶性フィルムは、カプセル化層を形成する前に、型板１１１０の内面上に配置されることができる。型板が除去される場合、水溶性フィルムは、上述したようなカプセル化層の面１１４４を越えて突出するワイヤボンドの端部を残すように、水溶性フィルムを洗い流すことによって、除去されることができる。
図２０Ａ−図２０Ｂの方法の一例では、カプセル化層１１４２の面１１４４上のワイヤボンド１１３２の高さは、図３７Ａに示されるように、ワイヤボンド１１３２間で変化することができる。ワイヤボンド１１３２が面１１４２を超えて実質的に均一な高さまで突出するようにパッケージ１１１０を処理する方法は、図３７Ｂ−図３７Ｄに示され、面１１４４上でのその適用により、ワイヤボンド１１３２の非カプセル化部分を覆うように形成されることができる犠牲材料層１１７８を利用する。犠牲層１１７８は、次に、ワイヤボンド１１３２に対する所望の高さに、その高さを低減するように平坦化されることができ、それは、ラッピング、研削、または研磨などにより行われることができる。また、図に示されるように、犠牲層１１７８の平坦化は、ワイヤボンド１１３２が犠牲層１１７８の面に露出されるようになる点で、その高さを低減させることによって、開始することができる。平坦化処理は、また、犠牲層１１７８と同時にワイヤボンド１１３２を平坦化することができ、犠牲層１１７８の高さが低減され続けられるので、ワイヤボンド１１３２の高さも低減されるようになっている。平坦化は、一旦ワイヤボンド１１３２に対する所望の高さが到達されると、停止されることができる。このような処理において、ワイヤボンド１１３２が、それらの高さが、不均一でありながら、標的均一な高さよりも全て大きくなるように、最初に形成されることができることに、留意すべきである。平坦化が所望の高さにワイヤボンド１１３２を低減させた後、犠牲層１１７８は、例えばエッチングなどによって除去されることができる。犠牲層１１７８は、カプセル材に著しい影響を与えないであろうエッチング液を用いたエッチングによる除去を許容できる材料から、形成されることができる。一例では、犠牲層１１７８は、水溶性のプラスチック材料から作られることができる。
図２１Ａおよび図２１Ｂは、カプセル化層の面を越えて突出するワイヤボンドの非カプセル化部分が形成されることができる別の方法を示す。このように、図２１Ａに見られる一例では、最初に、ワイヤボンド１２３２は、カプセル化層１２４２の面１２４４と同一平面であってもよいし、またはカプセル化層１２４２の面１２４４で露出さえされなくてもよい。次に、図２１Ｂに示されるように、カプセル化層、例えば、成形カプセル化層の一部は、端部１２３８を、修正されたカプセル化層の面１２４６を越えて突出させるように、除去されることができる。したがって、一例では、レーザアブレーションは、平らな凹面１２４６を形成するように均一にカプセル化層を凹ませるために、使用されることができる。代わりに、レーザアブレーションは、個々のワイヤボンドに隣接するカプセル化層の領域において選択的に行われることができる。
ワイヤボンドに対して選択的にカプセル化層の少なくとも一部を除去するために用いられることができる他の技術の中でも、「ウェットブラスト」技術を含む。ウェットブラストでは、液体媒体によって運ばれる研磨粒子の流れは、標的の面から材料を除去するように標的に向けられている。粒子の流れは、ときどき、化学エッチング液と組み合わせられることができる。化学エッチング液は、ウェットブラスト後に残るべきワイヤボンドのような他の構造に対して選択的に材料の除去を容易にしまたは加速してもよい。
図３８Ａおよび３８Ｂに示される例では、図２１Ａおよび図２１Ｂに示される方法の変形例において、一方の端部で導電性素子１２２８上にベース１２３４ａを有し、かつ、他方の端部１２３４ｂでマイクロ電子素子１２２２の面に取り付けられたワイヤボンドループ１２３２’が、形成されることができる。マイクロ電子素子１２２３へのワイヤボンドループ１２３２’の取り付けのために、マイクロ電子素子１２２３の面は、例えば、スパッタリング、化学蒸着、メッキなどによって、金属化されることができる。端部１２３２ｂがマイクロ電子素子１２２２に接合されることができるので、ベース１２３４ａは、示されるようにボールボンドされ、または縁ボンドされることができる。さらに図３８Ａに示されるように、誘電カプセル化層１２４２は、ワイヤボンドループ１２３２’を覆うように、基板１２１２上に形成されることができる。次に、カプセル化層１２４２は、その高さを低減するように、かつ、ワイヤボンド１２３２’を接続ワイヤボンド１２３２Ａおよび熱散逸ボンド１２３２Ｂに分離するために、例えば、研削、ラッピング、研磨、などによって、平坦化されることができる。接続ワイヤボンド１２３２Ａは、導電性素子１２２８に対する電気的接続のために、少なくとも、その端面１２３８で結合することが可能である。放熱ボンドは、マイクロ電子素子１２２２に結合されている。放熱ボンドは、それらがマイクロ電子素子１２２２の回路のいずれにも電気的に接続されていないが、マイクロ電子素子１２２２から離れてカプセル化層１２４２の面１２４４に熱的に伝達するように配置されるように、なされることができる。追加の処理方法は、本明細書の他の箇所に記載されるように、得られたパッケージ１２１０’に適用されることができる。
図２２Ａ−図２２Ｅは、成形によってカプセル化層を形成するさらに別の方法を示し、ここで、ワイヤボンドの非カプセル化部分は、カプセル化層を介して突出する。図２２Ａに示されるように、ワイヤボンド１３０２は、基板１３０４上に成形されている。ワイヤボンド１３０２は、ワイヤ１３０６およびベース１３０８を備えることができ、導電体素子、例えば、無電解ニッケル無電解パラジウム浸漬金（ＥＮＥＰＩＧ）材料に接続されてもよい。ワイヤ１３０６は、銅または銅合金を含む材料から形成されてもよい。ダムのような凸状材料領域１３１０は、例えば、領域１３１０によって囲まれたまたは少なくとも部分的に縁どられた領域内に配置されたワイヤボンド１３０２と一緒に、半導体領域の面１３１２の外縁部に沿って、基板１３０４の面１３１２で、または基板１３０４の面１３１２上に、形成されることができる。特定の例では、領域１３１０は、ハンダマスクのような光画像形成材料から形成されることができる。
図２２Ｂに示されるように、ある場合には、ワイヤ係止材料と呼ばれてもよい補強層１３１４は、基板１３０４の面１３１２上に堆積されることができ、領域１３１０によって完全にまたは少なくとも部分的に含まれることができる。このように、領域１３１０は、ワイヤ係止材料が面１３１２上に設けられるべき領域を、少なくとも部分的に画定することができる。ワイヤの長さは、上述されたようにすることができ、特定の例では、各ワイヤ１３０４は、おおよそ１５０から２００マイクロメートルの範囲内の長さを有してもよい。一例では、ワイヤ係止材料１３１４は、スピンオン処理を使用して、分散かつ分配されてもよい。堆積時のワイヤ係止材料１３１４は、基板１３０４の面１３１２からの距離を延びるワイヤ１３０６の一部を覆ってもよく、例えば、係止材料は、約５０マイクロメートル、またはワイヤの長さの約４分の１から３倍を覆ってもよい。ワイヤ係止材料１３１４は、ワイヤ１３０６の強度または剛性を増加させ、ワイヤの曲がりまたは湾曲を妨げる。一例では、ワイヤ係止材料は、シリカ充填液体カプセル材としてもよく、典型的には、商品名ＮｏＳＷＥＥＰＴＭの下で販売されているような、同等の非充填カプセル材である。
図２２Ｃに示されるように、カプセル化を形成する場合、ワイヤ１３０６は、取り外し可能フィルム１３１６に挿入されてもよく、取り外し可能フィルム１３１６は、図２０Ａ−図２０Ｃに関して上述された仮フィルム１１０２と同一または同等としてもよく、エチレンテトラフルオロエチレンから形成されてもよい。一実施形態では、フィルム１３１６は、ワイヤボンドの長さの少なくとも１０％を覆ってもよく、少なくとも５０マイクロメートルであってもよい。フィルムの厚さは２００マイクロメートルより大きいかまたは小さくなることができるが、一実施形態では、フィルム１３１６は、２００マイクロメートルの厚さを有してもよい。フィルム１３１６は、例えば、上述されたようなカプセル化層４２の形成中に、ワイヤ１３０６の端部１３０６ｅが、第２材料、例えば、モールドコンパウンドまたは他のカプセル材１３１８によって覆われることを、防止する。
図２０Ａおよび図２０Ｂに関して上述され、かつ図２２Ｄに示されるように、カプセル材１３１８は、金型の内部キャビティ内に、堆積されまたは流されてもよく、金型内に、基板および取り付けられたワイヤボンドが配置されていて、かつ、フィルム１３１６が、図２０Ａ−図２０Ｃに示されるフィルム１１０２と同様に設けられている。ワイヤの一部の周りでワイヤ係止材料１３１４を堆積させることによる、ワイヤ１３０６の強化および補強は、そうでない場合よりも少ないワイヤの移動を達成可能にして、フィルム１３１６内へのワイヤ１３０６の浸透を容易にする。ワイヤ１３０６の一部を覆うようにカプセル材１３１８を堆積させた後、フィルム１３１６が除去されて、図２２Ｅに見られるようなマイクロ電子組立体１３０２を形成するように、ワイヤの端部１３０６ｅを露出させてもよい。
所定高さにワイヤボンド２６３２を形成する別の方法は、図３９Ａ−図３９Ｃに示されている。このような方法では、犠牲カプセル化層２６７８は、基板２６１２の面２６１４上で、少なくともその第２領域２６２０に、形成されることができる。犠牲層２６７８は、また、上で、図１に関して説明されたカプセル化層と同様に、マイクロ電子素子２６２２を覆うように、基板２６１２の第１領域２６１８上に形成されることができる。犠牲層２６７８は、少なくとも１つの開口部２６７９と、いくつかの実施形態においては、導電性素子２６２８を露出させる複数の開口部２６７９とを、備える。開口部２６７９は、犠牲層２６７８の成形中、またはエッチング、ドリル加工などによる成形後に、形成されることができる。一実施形態では、大きな開口部２６７９は、全ての導電性素子２６２８を露出させるように形成されることができ、一方、他の実施形態では、複数の大きな開口部２６７９は、導電性素子２６２８のそれぞれの集合を露出させるように形成されることができる。さらなる実施形態では、個々の導電性素子２６２８に対応する開口部２６２９が、形成されることができる。ワイヤボンド２６３２に対して所望の高さで面２６７７を有する犠牲層２６７８が形成され、ワイヤボンド２６３２が、そのベース２６３４を導電性素子２６２８にボンドし、次に、犠牲層２６７８の面２６７７に到達するようにワイヤを引き出すことによって、形成されることができるようになっている。次に、ワイヤボンドは、犠牲層２６７８の面２６７７の一部の上に位置するように、開口部の横方向に、引き出されることができる。（図１４に示されるような毛細管８０４のような）ボンド形成機器の毛細管２６７７は、面２６７７と接触してワイヤセグメントを押圧するように移動されることができ、面２６７７と毛細管との間のワイヤ上の圧力は、図３９Ａに示されるように、面２６７７上でワイヤを切断させるようになっている。
犠牲層２６７８は、次に、エッチングまたは他の同様の処理によって、除去されることができる。一例では、犠牲層２６７８は、処理中ユニット２６１０”の他の部品に影響を与えることなく、水への露出によって除去されることができるように、水溶性のプラスチック材料から形成されることができる。別の実施形態では、犠牲層２６７８は、光源への露出によって除去されることができるように、フォトレジストのような光画像形成材料から作られることができる。犠牲層２６７８’の一部は、ハンダボール２６５２を囲むアンダーフィルとして機能することができ、マイクロ電子素子２６２２と基板２６１２の面２６１４との間に残ることができる。犠牲層２６７８の除去後、カプセル化層２６４２は、パッケージ２６１０を形成するように処理中ユニットの上に形成される。カプセル化層２６４２は、上述されたものと同様とすることができ、基板２６１２の面２６１４とマイクロ電子素子２６２２とを実質的に覆うことができる。カプセル化層２６４２は、ワイヤボンド２６３２をさらに支持し、かつ分離することができる。図２９Ｃに示されるパッケージ２６１０では、ワイヤボンドは、その端面２６３７の部分を備え、端面２６３７の部分は、カプセル材２６４２の面２６４４に露出され、かつ、それと実質的に平行に延びる。他の実施形態では、ワイヤボンド２６３２およびカプセル化層２６４２は、その上に露出され、かつそれと一緒に実質的に同一平面となる端面を有するワイヤボンドと一緒に、面２６４４を形成するように平坦化されることができる。
本発明の上述の実施形態および変形例は、具体的に上述された以外の方法で、組み合わせられることができる。本発明の範囲および精神内にあるそのような全ての変形例を包含することが、意図されている。

Claims (49)

  1. 基板に接続された複数のワイヤボンドを形成する方法であって、
    （ａ）ボンディングツールと前記ボンディングツールの面を超えて下方に延びるワイヤの一部との少なくとも１つ、または、形成面を、前記ボンディングツールの面を超えて下方に延びる前記ワイヤ部分の端部が前記ボンディングツール面から前記形成面よりも大きな深さに配置されるように、互いに対して位置決めする工程と、
    （ｂ）次に、前記ボンディングツールに向かって前記ワイヤ部分を屈曲させるように、前記ボンディングツールの面に平行な第１方向に前記第１形成面に沿って前記ボンディングツールを移動させる工程と、
    （ｃ）次に、前記ボンディングツール面から離れて延びる前記ボンディングツールの露出壁が、前記第１形成面から離れて延びる第２形成面に対向するように、前記ボンディングツール面を横切る第２方向に前記ボンディングツールを移動させる工程であって、それにより前記ワイヤ部分が前記ボンディングツールの前記露出壁に向かって曲げられる工程と、
    （ｄ）前記ボンディングツール面と圧印加工面との間の前記ワイヤ部分の一部を圧印加工する工程と、
    （ｅ）前記圧印加工部分から離れた前記ワイヤ部分の端部を非ボンドされたままにしながら、ワイヤボンドを形成するように前記基板の導電性ボンディング面に前記ワイヤ部分の前記圧印加工部分をボンドするために前記ボンディングツールを使用する工程と、
    （ｆ）前記ボンディング面の少なくとも１つに複数の前記ワイヤボンドを形成するように、工程（ａ）から工程（ｅ）を繰り返す工程と、を備える方法。
  2. 前記圧印加工面は、前記ワイヤ部分の直径よりも小さな深さを有する溝を備え、前記ワイヤ部分の前記圧印加工は、前記圧印加工面の前記溝を用いて、前記ワイヤ部分の前記一部を印圧加工するように実行される、請求項１に記載の方法。
  3. 前記ボンディングツールは、毛細管を備え、前記ワイヤ部分は、前記毛細管から延び、前記ボンディングツールの面は、前記毛細管の面である、請求項１に記載の方法。
  4. 前記ボンディングツールは、ウェッジボンディングツールである、請求項１に記載の方法。
  5. 前記ボンディングツールおよび前記形成面は、共通ボンドヘッドで組み合わされる、請求項１に記載の方法。
  6. 前記第１形成面および前記第２形成面は、形成ステーションに配置され、少なくとも工程（ｂ）、（ｃ）は、前記形成ステーションで実行され、少なくとも工程（ｅ）は、ボンディングステーションで実行され、前記ボンディングツールは、ボンドヘッドによって支持され、前記方法は、工程（ｄ）の前に、前記ボンドヘッドおよび前記ボンドヘッドに支持された前記ボンディングツールを、前記形成ステーションから前記ボンディングステーションに移動させる工程を、さらに備える、請求項５に記載の方法。
  7. 前記圧印加工面は、前記形成ステーションに配置され、工程（ｄ）は、前記形成ステーションで実行される、請求項５に記載の方法。
  8. 前記ワイヤ部分は、第１ワイヤ部分であり、工程（ａ）における前記第１ワイヤ部分の前記延長は、第２ボンディング面に前記ワイヤの第２部分をボンドする工程と、次に、前記第１ワイヤ部分が前記ボンディングツールの面を越えて外側に延ばされるように、前記ボンディングツール面を、前記第２ボンディング面が位置する平面の上方でより高い高さに移動させる工程と、次に、前記第２ワイヤ部分から前記第１ワイヤ部分を分離するためにワイヤを切断する工程とによって実行される、請求項１に記載の方法。
  9. 前記ワイヤを切断する工程は、前記ワイヤをクランプする工程と、前記クランプされたワイヤを前記第１ワイヤ部分および前記第２ワイヤ部分の間で破断させるために、前記クランプされたワイヤに張力を加える工程とを備える、請求項８に記載の方法。
  10. 前記ワイヤを切断する前記工程は、前記ワイヤをクランプする工程と、前記クランプされたワイヤを所定長さで破断させるために、前記クランプされたワイヤに張力を加える工程とを備える、請求項８に記載の方法。
  11. 前記切断する工程は、前記クランプされたワイヤを複数の異なる所定長さで破断させるために、複数のワイヤをクランプしかつ前記複数のワイヤに張力を加える工程を備える、請求項８に記載の方法。
  12. 前記第２形成面は、前記第１形成面に対して第１角度で第１形成面から傾斜し、前記露出ボンディングツール壁は、前記第１角度で前記ボンディングツール面から傾斜する、請求項１に記載の方法。
  13. 前記第２形成面は、少なくとも１つの第３面に対して凹まされたチャネルである、請求項１に記載の方法。
  14. 工程（ｄ）は、工程（ｅ）が、前記ボンディング面に前記ワイヤ部分をボンドするように実行された場合、前記横方向における移動に対する抵抗を有する前記圧印加工部分を形成する、請求項１に記載の方法。
  15. 工程（ｄ）は、工程（ｅ）が、前記ボンディング面に前記ワイヤ部分をボンドするように実行された場合、前記横方向における回転に対する抵抗を有する前記圧印加工部分を形成する、請求項１に記載の方法。
  16. 前記ワイヤ部分の前記圧印加工部分は、平坦面を有し、工程（ｅ）は、前記ボンディング面に前記圧印加工部分の前記平坦面をボンドする、請求項１４に記載の方法。
  17. 前記ワイヤ部分の前記圧印加工部分は、凹凸特徴のパターン化面を有し、工程（ｅ）は、前記ボンディング面に前記圧印加工部分のパターン化面をボンドする、請求項１４に記載の方法。
  18. 前記毛細管面は、溝を有し、前記圧印加工は、前記溝および前記毛細管面を用いて前記ワイヤ部分の前記一部に圧印加工する、請求項３に記載の方法。
  19. 前記圧印加工面は、ワイヤ部分の直径よりも小さな深さを有する溝を備え、前記ワイヤ部分の前記圧印加工は、前記圧印加工面の前記溝を用いて前記ワイヤ部分の前記一部を圧印加工するように実行される、請求項１８に記載の方法。
  20. 前記第１形成面は、溝を備え、工程（ｂ）は、前記ワイヤ部分の少なくとも一部が前記溝内に移動するように、前記溝の長さに沿って前記第１方向に前記ボンディングツール面を移動させる工程を備える、請求項１に記載の方法。
  21. 工程（ｆ）の後に、次に、１以上のボンディング面を覆うカプセル化層を形成する工程をさらに備え、前記カプセル化層は、前記ボンディング面および前記ワイヤボンドを少なくとも部分的に覆うように形成され、各ワイヤボンドの非カプセル化部分が、前記カプセル化層によって覆われないようなワイヤボンドの端面の、または前記カプセル化層によって覆われないようなワイヤボンドの縁面の、少なくとも一方によって画定されるようになっている、請求項１に記載の方法。
  22. 前記第１形成面は、その中に開口部を有する形成素子の面であり、工程（ａ）は、前記ワイヤ部分が前記開口部内に少なくとも部分的に延びるように、前記ボンディングツールを位置決めする工程を備える、請求項１に記載の方法。
  23. 前記開口部は、前記第１形成面に隣接するテーパ部分を備え、前記テーパ部分は、前記第１形成面の所定位置に向かって前記ワイヤ部分を案内するように構成されている、請求項２２に記載の方法。
  24. 前記第１形成面は、その中に開口部を有する形成素子の面であり、工程（ａ）は、前記ボンディングツールを位置決めする工程を備え、前記ワイヤ部分が、前記開口部内に少なくとも部分的に延び、前記開口部が、前記第１形成面に隣接するテーパ部分を備え、前記テーパ部分が、前記溝内に前記ワイヤ部分を案内するように構成されるようになっている、請求項２２に記載の方法。
  25. 前記第１形成面は、その中に開口部を有する形成素子の面であり、工程（ｃ）は、前記ワイヤ部分が、前記開口部内に少なくとも部分的に延びるように、前記開口部内に前記ボンディングツールを移動させる工程を備える、請求項１に記載の方法。
  26. 前記圧印加工面は、前記開口部内に配置される、請求項２５に記載の方法。
  27. 前記開口部は、第１開口部であり、前記形成素子は、第２開口部を備え、工程（ｃ）は、前記ワイヤ部分が前記第２開口部内に少なくとも部分的に延びるように、前記第２開口部内に前記ボンディングツールを移動させる工程を備える、請求項２２に記載の方法。
  28. 前記圧印加工面は、前記第２開口部内に配置される、請求項２７に記載の方法。
  29. 前記ワイヤボンドのうちの第１ワイヤボンドは、第１信号電位を伝達するように構成され、前記ワイヤボンドのうちの第２ワイヤボンドは、前記第１信号電位とは異なる第２信号電位を同時に伝達するように構成される、請求項１に記載の方法。
  30. 工程（ｅ）が、前記ボンディング面に前記圧印加工面をボンドするように実行された場合、前記ボンディング面は、基板の面に露出される、請求項１に記載の方法。
  31. マイクロ電子素子が、前記ワイヤボンドの少なくともいくつかと電気的に相互接続するように、前記基板に前記マイクロ電子素子を取り付けかつ電気的に相互接続する工程をさらに備える、請求項２５に記載の方法。
  32. 前記ワイヤボンドの少なくとも２つは、前記複数のボンディング面のうちの１つのボンディング面にボンドされる、請求項１に記載の方法。
  33. 面と、前記面上の複数の導電性素子とを有する部品と、
    前記導電性素子に結合された第１端部と、前記第１端部から離れた第２端部とを有する複数のワイヤボンドであって、これらのそれぞれの第１端部および第２端部の間に、長さを有する複数のワイヤボンドと、
    前記面の上に位置し、かつ各ワイヤボンドの前記長さの第１部分を覆う補強層と、
    前記部品の前記面の上方で前記補強層の上に位置し、かつ各ワイヤボンドの前記長さの第２部分を覆うカプセル化層であって、前記ワイヤボンドの第２端部は、前記補強層の上方かつ前記補強層から離れた前記カプセル化層の面で前記カプセル化層によって少なくとも部分的に覆われない、カプセル化層と、を備えるマイクロ電子パッケージ。
  34. 前記部品は、基板である、請求項３３に記載のマイクロ電子パッケージ。
  35. 前記部品の前記面と平行な少なくとも１つの方向に前記補強層に少なくとも部分的に隣接する凸状材料領域をさらに備える、請求項３３に記載のマイクロ電子パッケージ。
  36. 前記補強層は、前記ワイヤボンドの前記長さの少なくとも１０％を覆う、請求項３３に記載のマイクロ電子パッケージ。
  37. 前記補強層は、前記ワイヤボンドの前記長さの少なくとも５０マイクロメートルを覆う、請求項３３に記載のマイクロ電子パッケージ。
  38. 各ワイヤボンドは、各導電性素子の１つにステッチボンドされている、請求項３３に記載のマイクロ電子パッケージ。
  39. 前記ワイヤボンドは、その上に、前記ワイヤボンドの前記第２端部に隣接するボンディングツールマークを有する、請求項３３に記載のマイクロ電子パッケージ。
  40. 前記ワイヤボンドは、前記ワイヤボンドの前記第２端部に隣接する少なくとも１つの方向で先細りになっている、請求項３９に記載のマイクロ電子パッケージ。
  41. 前記ボンディングツールマークは、ボール形状領域である、請求項３９に記載のマイクロ電子パッケージ。
  42. 前記ワイヤの前記第２端部は、前記カプセル化層の前記面によって画定される平面に対して６５から９０度の角度で前記カプセル化層から離れて突出する、請求項３３に記載のマイクロ電子パッケージ。
  43. 部品を形成する方法であって、
    複数のワイヤボンドであって、それぞれが、部品の面で複数の導電性素子のうちの導電性素子にボンドされた第１端部を有する、複数のワイヤボンドを成形する工程であって、前記ワイヤボンドは、前記第１端部から離れた第２端部を有し、前記ワイヤボンドは、それらのそれぞれ第１端部および第２端部の間に長さを有する、工程と、
    前記マイクロ電子パッケージの前記面の上に位置する第１層を形成し、かつ各ボンドの前記長さの第１部分を覆う工程と、
    前記部品の前記面の上方で第１層の上に位置する第２層を形成し、かつ前記各ワイヤボンドの前記長さの第２部分を覆う工程と、を備え、
    前記ワイヤボンドの前記第２端部は、前記第１層の上方で第１層から離れた前記第２層の面で前記第２層によって覆われておらず、
    前記第１層は、前記第２層の前記形成中に前記ワイヤボンドの前記第２端部の移動を阻害する、方法。
  44. 前記第１層および前記第２層は、異なる材料特性を有する、請求項４３に記載の方法。
  45. 前記第１層の前記形成は、前記第１層を硬化させる工程を備え、前記第２層の前記形成は、前記第１層の前記形成後に発生する、請求項４３に記載の方法。
  46. 前記第１層は、補強層であり、前記第２層は、カプセル化されたものである、請求項４５に記載の方法。
  47. 前記第１層の前記形成の前に、凸状領域を設ける工程をさらに備え、前記凸状領域が、前記部品の前記面と平行な少なくとも１つの方向で前記第１層の材料を、少なくとも部分的に含むようになっている、請求項４３に記載の方法。
  48. 前記第２層の前記形成において前記第２層の材料を堆積させる前に、取り外し可能なフィルムに前記ワイヤボンドを挿入し、次に、前記取り外し可能なフィルムを取り除く工程を、さらに備える、請求項４３記載の方法。
  49. 前記取り外し可能なフィルムは、前記第２材料が前記ワイヤボンドの前記第２端部を覆うことを阻害する、請求項４８に記載の方法。
JP2015556174A 2013-02-01 2014-01-31 ワイヤボンドビアを有するマイクロ電子パッケージ、その製造方法、およびそのための補強層 Pending JP2016505222A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US13/757,673 US8940630B2 (en) 2013-02-01 2013-02-01 Method of making wire bond vias and microelectronic package having wire bond vias
US13/757,677 2013-02-01
US13/757,673 2013-02-01
US13/757,677 US9136254B2 (en) 2013-02-01 2013-02-01 Microelectronic package having wire bond vias and stiffening layer
PCT/US2014/014181 WO2014121090A1 (en) 2013-02-01 2014-01-31 Microelectronic package having wire bond vias, method of making and stiffening layer for same

Publications (2)

Publication Number Publication Date
JP2016505222A true JP2016505222A (ja) 2016-02-18
JP2016505222A5 JP2016505222A5 (ja) 2017-03-09

Family

ID=50151376

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015556174A Pending JP2016505222A (ja) 2013-02-01 2014-01-31 ワイヤボンドビアを有するマイクロ電子パッケージ、その製造方法、およびそのための補強層

Country Status (5)

Country Link
JP (1) JP2016505222A (ja)
KR (1) KR101994954B1 (ja)
CN (1) CN105074914B (ja)
TW (1) TWI570864B (ja)
WO (1) WO2014121090A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020535404A (ja) * 2017-09-29 2020-12-03 ディテクション テクノロジー オイ 統合型放射線検出器デバイス
US11990859B2 (en) 2018-05-28 2024-05-21 Borealis Ag Devices for a photovoltaic (PV) module

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9446943B2 (en) 2013-05-31 2016-09-20 Stmicroelectronics S.R.L. Wafer-level packaging of integrated devices, and manufacturing method thereof
US9802813B2 (en) 2014-12-24 2017-10-31 Stmicroelectronics (Malta) Ltd Wafer level package for a MEMS sensor device and corresponding manufacturing process
JP6271463B2 (ja) * 2015-03-11 2018-01-31 東芝メモリ株式会社 半導体装置
US10249515B2 (en) 2016-04-01 2019-04-02 Intel Corporation Electronic device package
US10002844B1 (en) * 2016-12-21 2018-06-19 Invensas Bonding Technologies, Inc. Bonded structures
CN110504172A (zh) * 2018-05-16 2019-11-26 中芯长电半导体（江阴）有限公司 垂直打线结构、堆叠芯片封装结构及方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5032196B1 (ja) * 1970-11-13 1975-10-18
JPS61102745A (ja) * 1984-10-26 1986-05-21 Toshiba Corp 半導体装置
JP2000058603A (ja) * 1998-08-10 2000-02-25 Fuji Electric Co Ltd 超音波ワイヤボンダ
JP2001118876A (ja) * 1999-08-12 2001-04-27 Fujitsu Ltd 半導体装置及びその製造方法
JP2003318216A (ja) * 2002-04-25 2003-11-07 Denso Corp ワイヤボンディング方法
JP2012256861A (ja) * 2011-05-17 2012-12-27 Shinkawa Ltd ワイヤボンディング装置及びボンディング方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6211574B1 (en) * 1999-04-16 2001-04-03 Advanced Semiconductor Engineering Inc. Semiconductor package with wire protection and method therefor
US6765287B1 (en) 2001-07-27 2004-07-20 Charles W. C. Lin Three-dimensional stacked semiconductor package
US7176506B2 (en) 2001-08-28 2007-02-13 Tessera, Inc. High frequency chip packages with connecting elements
JP3765778B2 (ja) * 2002-08-29 2006-04-12 ローム株式会社 ワイヤボンディング用キャピラリ及びこれを用いたワイヤボンディング方法
TWI255022B (en) * 2004-05-31 2006-05-11 Via Tech Inc Circuit carrier and manufacturing process thereof
US7371676B2 (en) * 2005-04-08 2008-05-13 Micron Technology, Inc. Method for fabricating semiconductor components with through wire interconnects
US7307348B2 (en) * 2005-12-07 2007-12-11 Micron Technology, Inc. Semiconductor components having through wire interconnects (TWI)
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US20070181645A1 (en) * 2006-01-13 2007-08-09 Ho Wing Cheung J Wire bonding method and apparatus
US7659612B2 (en) * 2006-04-24 2010-02-09 Micron Technology, Inc. Semiconductor components having encapsulated through wire interconnects (TWI)
US8598717B2 (en) * 2006-12-27 2013-12-03 Spansion Llc Semiconductor device and method for manufacturing the same
KR101057368B1 (ko) * 2007-01-31 2011-08-18 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치 및 그 제조 방법
JP4926787B2 (ja) * 2007-03-30 2012-05-09 アオイ電子株式会社 半導体装置の製造方法
JP2009088254A (ja) * 2007-09-28 2009-04-23 Toshiba Corp 電子部品パッケージ及び電子部品パッケージの製造方法
CN101971313B (zh) * 2008-01-30 2013-07-24 库力索法工业公司 导线环以及形成导线环的方法
JP5339800B2 (ja) * 2008-07-10 2013-11-13 三菱電機株式会社 半導体装置の製造方法
KR101128063B1 (ko) * 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8404520B1 (en) * 2011-10-17 2013-03-26 Invensas Corporation Package-on-package assembly with wire bond vias

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5032196B1 (ja) * 1970-11-13 1975-10-18
JPS61102745A (ja) * 1984-10-26 1986-05-21 Toshiba Corp 半導体装置
JP2000058603A (ja) * 1998-08-10 2000-02-25 Fuji Electric Co Ltd 超音波ワイヤボンダ
JP2001118876A (ja) * 1999-08-12 2001-04-27 Fujitsu Ltd 半導体装置及びその製造方法
JP2003318216A (ja) * 2002-04-25 2003-11-07 Denso Corp ワイヤボンディング方法
JP2012256861A (ja) * 2011-05-17 2012-12-27 Shinkawa Ltd ワイヤボンディング装置及びボンディング方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020535404A (ja) * 2017-09-29 2020-12-03 ディテクション テクノロジー オイ 統合型放射線検出器デバイス
US11990859B2 (en) 2018-05-28 2024-05-21 Borealis Ag Devices for a photovoltaic (PV) module

Also Published As

Publication number Publication date
KR101994954B1 (ko) 2019-07-01
CN105074914B (zh) 2018-06-01
KR20150113179A (ko) 2015-10-07
CN105074914A (zh) 2015-11-18
WO2014121090A1 (en) 2014-08-07
TW201448151A (zh) 2014-12-16
TWI570864B (zh) 2017-02-11

Similar Documents

Publication Publication Date Title
US11189595B2 (en) Package-on-package assembly with wire bond vias
US9601454B2 (en) Method of forming a component having wire bonds and a stiffening layer
US8940630B2 (en) Method of making wire bond vias and microelectronic package having wire bond vias
US9691679B2 (en) Method for package-on-package assembly with wire bonds to encapsulation surface
US9691731B2 (en) Package-on-package assembly with wire bonds to encapsulation surface
US9349706B2 (en) Method for package-on-package assembly with wire bonds to encapsulation surface
JP2016505222A (ja) ワイヤボンドビアを有するマイクロ電子パッケージ、その製造方法、およびそのための補強層

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170131

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170131

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20170419

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171204

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180709