JPS61102745A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61102745A JPS61102745A JP59224082A JP22408284A JPS61102745A JP S61102745 A JPS61102745 A JP S61102745A JP 59224082 A JP59224082 A JP 59224082A JP 22408284 A JP22408284 A JP 22408284A JP S61102745 A JPS61102745 A JP S61102745A
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- bonding wire
- length
- pad electrode
- junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4801—Structure
- H01L2224/48011—Length
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48455—Details of wedge bonds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/4917—Crossed wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85205—Ultrasonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の技術分野]
本発明は、半導体素子のボンディングパッド電極(以ト
バッド電極と呼ぶ)とボンディング線との接合部の構造
に関するもので、特に樹脂刺止形の電源用整流素子等の
半導体装置に使用される。
バッド電極と呼ぶ)とボンディング線との接合部の構造
に関するもので、特に樹脂刺止形の電源用整流素子等の
半導体装置に使用される。
[発明の技術的背狽]
半導体素子のパッド電極にボンディング線を接合するの
に熱11着法、超音波ボンディング法等が用いられる。
に熱11着法、超音波ボンディング法等が用いられる。
超音波ボンディング法は固相接合の一秤で、超音波振
動エネルギーで18合面の不純物を除去して新鮮な2つ
の金属面を圧接させる方法で、常温加工が可能な特徴を
有する。 この7.3音波ボンデイング法によりパッド
電極にワイヤボンディングした場合の接合の構造の従来
例について以下説明する。 第3図は従来の電源用整流
素子等の半導体装置にお(プる半導体素子のパッド電極
(アルミニウム)とボンディング線(アルミニウム)と
の接合の構造例を示すもので、第3図<a >、(b)
はそれぞれワイヤボンディングされた半導体素子の平面
図および側面図である。
動エネルギーで18合面の不純物を除去して新鮮な2つ
の金属面を圧接させる方法で、常温加工が可能な特徴を
有する。 この7.3音波ボンデイング法によりパッド
電極にワイヤボンディングした場合の接合の構造の従来
例について以下説明する。 第3図は従来の電源用整流
素子等の半導体装置にお(プる半導体素子のパッド電極
(アルミニウム)とボンディング線(アルミニウム)と
の接合の構造例を示すもので、第3図<a >、(b)
はそれぞれワイヤボンディングされた半導体素子の平面
図および側面図である。
第2図(a )、(b)はそれぞれ接合部のボンディン
グ線のつぶし長さおよびつぶし幅の範囲を図示した接合
部拡大図である。 1は素子基台、2は半導I*素子(
この例では整流素子)、2aは半導体素子のボンディン
グパッド電極(アルミニウム)、3は素子基台1ど半導
体素子2とを接合()る半田、4は外部リード、5はパ
ッド電gB 2 aと外部リード4とを接続するボンデ
ィング線(7′ルミニウム)である。
グ線のつぶし長さおよびつぶし幅の範囲を図示した接合
部拡大図である。 1は素子基台、2は半導I*素子(
この例では整流素子)、2aは半導体素子のボンディン
グパッド電極(アルミニウム)、3は素子基台1ど半導
体素子2とを接合()る半田、4は外部リード、5はパ
ッド電gB 2 aと外部リード4とを接続するボンデ
ィング線(7′ルミニウム)である。
祁昌波ボンディング法では接合部のボンディング線5(
よ塑11変形しパッド電1ル2aと接合づる。
よ塑11変形しパッド電1ル2aと接合づる。
この塑t’を変形は、ボンディング針の形状、ボンディ
ング間中、超音波振動の菜1′1、或いは加工時間等を
変更して調整されるが、塑性変形の程度を示り弔としC
第2図に示すようにボンディングつぶし艮81及びボン
ディングつぶし幅Wの2棒類の串を1重用する。 に釆
の半導体素子のパッド電極どボン7Cング線との接合て
゛はボンディングつぶし長さ[かボンi゛イング線の直
?I’ Dの 1.5〜2.018になる0のが使用さ
れでいる。
ング間中、超音波振動の菜1′1、或いは加工時間等を
変更して調整されるが、塑性変形の程度を示り弔としC
第2図に示すようにボンディングつぶし艮81及びボン
ディングつぶし幅Wの2棒類の串を1重用する。 に釆
の半導体素子のパッド電極どボン7Cング線との接合て
゛はボンディングつぶし長さ[かボンi゛イング線の直
?I’ Dの 1.5〜2.018になる0のが使用さ
れでいる。
]Iマq技術の問題点1
電源用整流本了どして使用される高’I+ *ダマオー
トの如く使用°電流が10数[八1を超える大きな11
白をとる。b1′に、1メいては索rのパ・ソド電捗と
ボン7Cング線との接合部の接触11[1i’j及び横
方向の抵抗がメ爪75−ひきくE くなる。 すなわら
ボンディングつ、S; L長さしがボンディング線の直
+M r)の 1.5〜2.0借ぐある従来の(14;
聞では、接合部の抵抗によるジL−ル熱等のため接合部
のオーブン(開放)不良が生じ易く、半導体装置の信頼
f’lが;ミ激(J低下する。 例えば8効率ダイオー
ドの平均順電流IC=20[A]とする熱疲労試験で、
aooo+tインルの繰り返しでオーブン不良が50%
も発生する。
トの如く使用°電流が10数[八1を超える大きな11
白をとる。b1′に、1メいては索rのパ・ソド電捗と
ボン7Cング線との接合部の接触11[1i’j及び横
方向の抵抗がメ爪75−ひきくE くなる。 すなわら
ボンディングつ、S; L長さしがボンディング線の直
+M r)の 1.5〜2.0借ぐある従来の(14;
聞では、接合部の抵抗によるジL−ル熱等のため接合部
のオーブン(開放)不良が生じ易く、半導体装置の信頼
f’lが;ミ激(J低下する。 例えば8効率ダイオー
ドの平均順電流IC=20[A]とする熱疲労試験で、
aooo+tインルの繰り返しでオーブン不良が50%
も発生する。
当初のI。−20[A ]、10000サイクル、A−
ブン不良なしの目標にははるかに達せず、信頼性に問題
がある。
ブン不良なしの目標にははるかに達せず、信頼性に問題
がある。
[発明の目的1 ′
本発明は、高効率ダイオードの如く使用電流が大電流(
例えばI、−20[A3以上)の半導体装置において、
半導体素子のパッド電極とボンディング線との接合部の
接触抵抗、横方向抵抗を無視できる程度に減少し、信頼
度の呂い例えば熱疲労試験 10000サイクルで接合
部のA−プン不良0%となる接合部構造を有する半導体
に芦を(♀供することを目的とする。
例えばI、−20[A3以上)の半導体装置において、
半導体素子のパッド電極とボンディング線との接合部の
接触抵抗、横方向抵抗を無視できる程度に減少し、信頼
度の呂い例えば熱疲労試験 10000サイクルで接合
部のA−プン不良0%となる接合部構造を有する半導体
に芦を(♀供することを目的とする。
[発明の概要1
前記問題点を解決するためにはパッド電極とボンディン
グ線との接合部の接触抵抗および横方向抵抗を減少する
ことが必要である。 本発明では接合部は接合面積を広
くしかつそれにより生産性を損う口とのない構造とした
。
グ線との接合部の接触抵抗および横方向抵抗を減少する
ことが必要である。 本発明では接合部は接合面積を広
くしかつそれにより生産性を損う口とのない構造とした
。
すなわら本発明は、半導体素子のボンディングパッド電
極と該電極に接合するボンディング線とを有する半導体
装置において、上記接合部におけるボンディング線のつ
ぶし長さがボンディング線の太さの3.0〜3 、54
flであることを特徴とする半導体装置である。
極と該電極に接合するボンディング線とを有する半導体
装置において、上記接合部におけるボンディング線のつ
ぶし長さがボンディング線の太さの3.0〜3 、54
flであることを特徴とする半導体装置である。
上記のボンディング線のつぶし長さは、超音波ボンディ
ング或いはサーモソニックボンディングの際の塑P[変
形等によりつぶされた接合部のボンディング線の長さで
ありLにて示1゜ また長さ1はボンi゛イング線とパ
ッド電極とが実質的に接合Yrる長さにIJぼ等しい。
ング或いはサーモソニックボンディングの際の塑P[変
形等によりつぶされた接合部のボンディング線の長さで
ありLにて示1゜ また長さ1はボンi゛イング線とパ
ッド電極とが実質的に接合Yrる長さにIJぼ等しい。
ボンディング線の太さく直【Y)をDとJると1−=
(3,0〜3.5) Dは多くの試行と試験の結束得ら
れたもので、Lが31〕以トの場合は接合面積が小さく
オーブン不良等を生ずるJ3それがあり、Lが3.5D
L;(上の場合は接触紙iメ【および1黄り面抵抗は充
分小となるが作業性等を4虞ししは3.5[)Illa
xが適当ぐある。
(3,0〜3.5) Dは多くの試行と試験の結束得ら
れたもので、Lが31〕以トの場合は接合面積が小さく
オーブン不良等を生ずるJ3それがあり、Lが3.5D
L;(上の場合は接触紙iメ【および1黄り面抵抗は充
分小となるが作業性等を4虞ししは3.5[)Illa
xが適当ぐある。
本発明はボンディング線とパッド電極との接合部のみな
らず、所望によりボンディング線と外部リードとの接合
部に適用することも可能である。
らず、所望によりボンディング線と外部リードとの接合
部に適用することも可能である。
[発明の実施例1
高効率ダイオードの大電流特性に合わせ、素子のパッド
電極とボンディング線との接合部の接触抵抗および接合
面近傍の横方向抵抗を7!!!視できる小さい値とする
ため、接合面積を拡大する+Ii /(の試行をおこな
った。 その一つは第4図に示すようにボンディング線
を2本管列に使用し接合面(6を従来の面積p2倍とし
た。 この素子の熱疲労試験結果は良好で、接合部のオ
ーブン不良率では本発明の接合部構造のものと特に差は
ない。 ただしボンディング線を2本使用するため作業
性が低下づる。 他の一つは第5図に示づように素子の
パッド電極とボンディング線とをステイフナ(S目jc
h )打ちで接合する構造のものである。
電極とボンディング線との接合部の接触抵抗および接合
面近傍の横方向抵抗を7!!!視できる小さい値とする
ため、接合面積を拡大する+Ii /(の試行をおこな
った。 その一つは第4図に示すようにボンディング線
を2本管列に使用し接合面(6を従来の面積p2倍とし
た。 この素子の熱疲労試験結果は良好で、接合部のオ
ーブン不良率では本発明の接合部構造のものと特に差は
ない。 ただしボンディング線を2本使用するため作業
性が低下づる。 他の一つは第5図に示づように素子の
パッド電極とボンディング線とをステイフナ(S目jc
h )打ちで接合する構造のものである。
このスティッチ打ちではオーブン不良率では特に差はな
く良好であるがスティッチレベルが安定せずめくり強度
不足など接合歩留りが悪くなる。
く良好であるがスティッチレベルが安定せずめくり強度
不足など接合歩留りが悪くなる。
第1図は本発明の半)8体表;1りの接合構造を示すも
ので、同図(a ) J’jよび(11)はそれぞれ平
面図および側面図てζ(りる!l ;112図<a
)、(b)はそれEれボンディング線のつぶし長さ11
5よびつボし幅の範囲を承り図である。 なよ夕第1図
ないし第5図において同−T:f号は同一部分をあられ
す。
ので、同図(a ) J’jよび(11)はそれぞれ平
面図および側面図てζ(りる!l ;112図<a
)、(b)はそれEれボンディング線のつぶし長さ11
5よびつボし幅の範囲を承り図である。 なよ夕第1図
ないし第5図において同−T:f号は同一部分をあられ
す。
本発明はボンティンクーtJ、i! 1.L 1本r接
合面積を従来のものに比し人さくしたしのである。 こ
の接合部LL植1)波ボンデインゲン大のボンディング
別の形状を改良しかつボンディング1°4・pを変更す
ることにより形成さ[しる。 第1表に従来の接合部と
本発明の接合部との比較の一例を示す。
合面積を従来のものに比し人さくしたしのである。 こ
の接合部LL植1)波ボンデインゲン大のボンディング
別の形状を改良しかつボンディング1°4・pを変更す
ることにより形成さ[しる。 第1表に従来の接合部と
本発明の接合部との比較の一例を示す。
第1表
注)D=ボンディング線の径、W=ボンディングつぶし
幅(第2図(b))、L=ボンディングつぶし長さく第
2図(a))、S=接合面積−WXL。
幅(第2図(b))、L=ボンディングつぶし長さく第
2図(a))、S=接合面積−WXL。
第1表に示すように高効率ダイオードの形式が2OAの
もので本発明の接合面積は従来の壌合面積に比し約1.
6倍となり、素子のパッド電極(アルミニウム)とボン
ディング線(アルミニウム)との接合部の接触抵抗およ
び横方向抵抗は大幅に減少する。
もので本発明の接合面積は従来の壌合面積に比し約1.
6倍となり、素子のパッド電極(アルミニウム)とボン
ディング線(アルミニウム)との接合部の接触抵抗およ
び横方向抵抗は大幅に減少する。
[発明の効果]
高効率ダイオードの20Δ形の半導体装置について、第
1表に示す従来の接合部を′c4TI′るものと本弁明
の接合部を右するものどの熱疲労−℃験におけるオープ
ン不良発生率の比較をおこなった結果の一例を第2表に
示ir0 第2表 第2表のR1東よりあきらかむように本発明の半導(A
菰首は接合部のA−ブン不良発牛率は0%で高い信頼性
を有する。 また従来の装置に比し作業1)1をそこな
うことなく歩留りを向上することができる。
1表に示す従来の接合部を′c4TI′るものと本弁明
の接合部を右するものどの熱疲労−℃験におけるオープ
ン不良発生率の比較をおこなった結果の一例を第2表に
示ir0 第2表 第2表のR1東よりあきらかむように本発明の半導(A
菰首は接合部のA−ブン不良発牛率は0%で高い信頼性
を有する。 また従来の装置に比し作業1)1をそこな
うことなく歩留りを向上することができる。
第1図は本発明の半導体装置の素子のパッド電極とボン
ディング線との接合構造を承りむので同図(,1)、r
; J:、ひ(b)はそれぞれ平面図および側面図、第
2図(a )、(b)はそれぞれ接合部のボンディング
長さおよびボンディング幅の範囲を示す拡大図、第3図
は従来の半導体装置の接合【;]iの構造を示すもので
同図(a )および(b)はされぞれ平面図および側面
図、第4図【よボンディング線2本を並列接合した試行
品の接合構造図、第5図はスティッチ打ちの試行品の接
合構造図である。 2・・・半導体素子、 2a・・・半導体素子のボンデ
ィングパッド電(ニ、 5・・・ボンディング線、1−
・・・ボンディング線のつぶし長さ。 特許出願人 株式会ネ] 東 芝 第1図 (d) (b) 第2図 (a) (bl 第3図 Cd) (b) 第4図 第5図
ディング線との接合構造を承りむので同図(,1)、r
; J:、ひ(b)はそれぞれ平面図および側面図、第
2図(a )、(b)はそれぞれ接合部のボンディング
長さおよびボンディング幅の範囲を示す拡大図、第3図
は従来の半導体装置の接合【;]iの構造を示すもので
同図(a )および(b)はされぞれ平面図および側面
図、第4図【よボンディング線2本を並列接合した試行
品の接合構造図、第5図はスティッチ打ちの試行品の接
合構造図である。 2・・・半導体素子、 2a・・・半導体素子のボンデ
ィングパッド電(ニ、 5・・・ボンディング線、1−
・・・ボンディング線のつぶし長さ。 特許出願人 株式会ネ] 東 芝 第1図 (d) (b) 第2図 (a) (bl 第3図 Cd) (b) 第4図 第5図
Claims (1)
- 1 半導体素子のボンディングパッド電極と該電極に接
合するボンディング線とを有する半導体装置において、
上記接合部におけるボンディング線のつぶし長さがボン
ディング線の太さの3.0〜3.5倍であることを特徴
とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59224082A JPS61102745A (ja) | 1984-10-26 | 1984-10-26 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59224082A JPS61102745A (ja) | 1984-10-26 | 1984-10-26 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61102745A true JPS61102745A (ja) | 1986-05-21 |
Family
ID=16808275
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59224082A Pending JPS61102745A (ja) | 1984-10-26 | 1984-10-26 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61102745A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009176995A (ja) * | 2008-01-25 | 2009-08-06 | Onamba Co Ltd | ワンチップ搭載型ダイオード |
JP2016505222A (ja) * | 2013-02-01 | 2016-02-18 | インヴェンサス・コーポレイション | ワイヤボンドビアを有するマイクロ電子パッケージ、その製造方法、およびそのための補強層 |
-
1984
- 1984-10-26 JP JP59224082A patent/JPS61102745A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009176995A (ja) * | 2008-01-25 | 2009-08-06 | Onamba Co Ltd | ワンチップ搭載型ダイオード |
JP2016505222A (ja) * | 2013-02-01 | 2016-02-18 | インヴェンサス・コーポレイション | ワイヤボンドビアを有するマイクロ電子パッケージ、その製造方法、およびそのための補強層 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6624059B2 (en) | Method of improving interconnect of semiconductor devices by utilizing a flattened ball bond | |
TWI358096B (ja) | ||
JPH06338504A (ja) | 半導体装置およびその製造方法 | |
JPS59208751A (ja) | バンプ形成方法 | |
JPS61102745A (ja) | 半導体装置 | |
JP3097383B2 (ja) | パワー半導体装置 | |
JPH01276729A (ja) | ワイヤボンディング方法 | |
JPS5948947A (ja) | 半導体装置 | |
JPH02114545A (ja) | ワイヤボンディング接続方法 | |
JPS5838694A (ja) | 半導体ダイボンデイング用はんだ | |
JPH0450741B2 (ja) | ||
JPS59172757A (ja) | 半導体装置 | |
JPH0428241A (ja) | 半導体装置の製造方法 | |
TW201810470A (zh) | 引線接合方法 | |
JP3293757B2 (ja) | 半導体装置製造用リードフレーム組立体の製造方法 | |
JP2009530872A (ja) | 細いアルミニウムワイヤのためのアルミニウムバンプボンディング | |
KR200313585Y1 (ko) | 반도체 패키지 제조용 본딩 툴 | |
JPS63219131A (ja) | 半導体装置の製造方法 | |
JPS62136843A (ja) | ワイヤボンデイング方法 | |
TWM579426U (zh) | Simple circuit board and chip package structure | |
JPS63217633A (ja) | ワイヤボンデイング方法 | |
JPH01115133A (ja) | ボンディングワイヤ | |
JPH03142940A (ja) | ワイヤボンディング方法 | |
JPH11288960A (ja) | ワイヤーボンド接続方法及びボンディング表面残渣除去用ツール | |
JPS6316632A (ja) | 半導体装置の製造方法 |