CN105074914B - 具有接线键合过孔的微电子封装体及其制作方法以及用于微电子封装体的加强层 - Google Patents

具有接线键合过孔的微电子封装体及其制作方法以及用于微电子封装体的加强层 Download PDF

Info

Publication number
CN105074914B
CN105074914B CN201480019865.0A CN201480019865A CN105074914B CN 105074914 B CN105074914 B CN 105074914B CN 201480019865 A CN201480019865 A CN 201480019865A CN 105074914 B CN105074914 B CN 105074914B
Authority
CN
China
Prior art keywords
bonding
wiring
connection part
bonded
bonding tool
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480019865.0A
Other languages
English (en)
Other versions
CN105074914A (zh
Inventor
P·达姆博格
赵志军
E·乔
R·阿拉托瑞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vertical Circuits Inc
Original Assignee
Vertical Circuits Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/757,673 external-priority patent/US8940630B2/en
Priority claimed from US13/757,677 external-priority patent/US9136254B2/en
Application filed by Vertical Circuits Inc filed Critical Vertical Circuits Inc
Publication of CN105074914A publication Critical patent/CN105074914A/zh
Application granted granted Critical
Publication of CN105074914B publication Critical patent/CN105074914B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45655—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45664—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1052—Wire or wire-like electrical connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

此处公开了微电子部件和形成这种微电子部件的方法。该微电子部件可以包括从基底12的键合表面30(诸如，在基底12的表面处的导电元件的表面)延伸的接线键合32形式的多个导电过孔。

Description

具有接线键合过孔的微电子封装体及其制作方法以及用于微 电子封装体的加强层
相关申请的交叉引用
本申请是2013年2月1日提交的美国申请第13/757,673号的继续申请，并且是2013年2月1日提交的美国申请第13/757,677的继续申请，其公开内容以引用的方式并入本文。
技术领域
本申请的主题涉及对微电子元件和相关的电路系统(circuitry)进行封装的方法，例如制作结构的方法，该结构例如是具有从基底的键合表面(诸如，在基底的表面处的导电元件的表面)延伸出来的接线键合形式的多个导电过孔(via)的微电子封装体。
背景技术
微电子装置诸如半导体芯片通常要求至其他电子部件的许多的输入和输出连接。半导体芯片或者其他堪比的器件的输入和输出接触一般设置成基本上覆盖器件的表面的网格状图案(通常称为“面积区域阵列(area array)”)，或者设置成可以与器件的正表面的每个边界平行延伸并且相邻的细长行，或者设置在正表面的中央中。通常，器件诸如芯片必须物理地安装在基底诸如印刷电路板上，并且器件的接触必须电连接至电路板的导电特征。
半导体芯片通常设置在封装体中，该封装体在芯片制造期间和在将芯片安装到外部基底诸如电路板或者其他电路面板上期间，方便对芯片进行处理。例如，将许多半导体芯片设置在适用于表面安装的封装体中。已经针对多种应用提出了这种通用类型的许多种封装体。最常见地，这种封装体包括介电元件，通常称为“芯片载体”，其中端子作为电镀或者蚀刻的金属结构形成在电介质上。这些端子通常通过诸如沿着芯片载体自身延伸的薄迹线等特征，并且通过在芯片的接触与端子或者迹线之间延伸的细引线或者接线，而连接至芯片自身的接触。在表面安装操作中，将封装体放置到电路板上，从而使得在封装体上的每个端子与在电路板上的对应接触焊盘对准。焊料或者其他键合材料设置在端子与接触焊盘之间。可以通过加热组件，以便熔化或者“回流”焊料或者活化键合材料，将封装体永久地键合在合适的位置中。
许多封装体包括焊球形式的焊料块，直径通常为大约0.1mm和大约0.8mm(5密耳和30密耳)，附接至封装体的端子。具有从其底表面突出的焊球的阵列的封装体，通常称为球栅阵列或者“BGA”封装体。称为连接盘栅阵列或者“LGA”封装体的其他封装体通过由焊料形成的薄层或者连接盘而紧固至基底。这种类型的封装体可以非常紧凑。通常称为“芯片级封装体”的特定封装体，占用的电路板的面积区域等于或者仅仅略大于包含在封装体中的器件的面积区域。这有利于减少组件的总大小，并且允许在基底上的各个器件之间使用短互连，该短互连又限制了在器件之间的信号传播时间，并且由此方便了对组件进行高速操作。
封装的半导体芯片通常设置成“堆叠的”布置，其中将一个封装体设置在例如电路板上，并且将另一个封装体安装在第一封装体的顶部上。这些布置可以使多个不同的芯片安装在电路板上的单个占用面积内，并且可以进一步方便通过在封装体之间提供短互连件来进行高速操作。通常，该互连距离仅仅略大于芯片自身的厚度。为了在芯片封装体的堆叠内实现互连，需要在每个封装体(除了最顶部的封装体之外)的两侧提供用于机械连接和电连接的结构。这已经通过例如在基底的安装有芯片的两侧提供接触焊盘或者连接盘得以实现，焊盘通过传导过孔等穿过基底而连接。已经将焊球等用于将在下基底的顶部上的接触至下一个更高基底的底部上的接触之间的间隙桥接。焊球必须高于芯片的高度，以便连接接触。在美国专利申请公开第2010/0232129(“'129公开”)号中提供了堆叠芯片布置和互连结构的示例，其公开内容以引用的方式全部并入本文。
细长立柱或者引脚形式的微接触元件可以用于将微电子封装体连接至电路板，并且用于在微电子封装中的其他连接。在一些情况下，已经通过对包括一个或者多个金属层的金属结构进行蚀刻来形成微接触，形成了微接触。蚀刻工艺限制了微接触的大小。常规的蚀刻工艺通常不能形成具有大的高度与最大宽度之比(此处称为“纵横比”)的微接触。已经难以或者不可能形成具有很大的高度并且在相邻的微接触之间具有非常小的间距或间隔的微接触的阵列。而且，通过常规蚀刻工艺形成的微接触的配置是有限的。
尽管在本领域有了所有前述进展，但是期望再进一步地改进制作和测试微电子封装体。
发明内容
此处公开了微电子元件和制造微电子元件的方法。
在一个实施例中，一种形成连接至基底的多个接线键合的方法可以包括：将键合工具和向下延伸超出键合工具的面的接线的部分或者形成表面中的至少一个相对于彼此定位，从而使向下延伸超出键合工具的面的接线部分的一端，与形成表面(formingsurface)相比，定位在距离键合工具面更大的深度处。接线部分可以是第一接线部分，并且第一接线部分的延伸可以通过以下步骤来执行：将接线的第二部分键合至第二键合表面，以及然后将键合工具面移动到在第二键合表面所处平面上方的更大高度，从而使第一接线部分向外延伸超出键合工具的面，并且然后，切断接线以使第一接线部分与第二接线部分开。切断接线的步骤可以包括：夹紧接线，并且拉紧被夹紧的接线，以使被夹紧的接线在第一接线部分与第二接线部分之间的边界处断开。切断接线的步骤可以包括：夹紧接线，并且拉紧被夹紧的接线以使被夹紧的接线在第一接线部分和第二接线部分之间断开，以在预定长度处断开，并且/或者可以包括：夹紧并且拉紧多个接线，以使夹紧的接线在多个不同的预定长度处断开。
键合工具可以在与键合工具的面平行的第一方向上沿着第一形成表面移动，以便使接线部分朝着键合工具弯曲。当执行使用键合工具的步骤以将模压的(coined)表面键合至键合表面时，键合表面可以暴露在基底的表面处。可以安装微电子元件并且将该微电子元件与基底电互连，从而使得微电子元件与接线键合中的至少一些电互连。
第一形成表面可以包括凹槽，并且沿着第一形成表面移动键合工具的步骤可以包括：沿着凹槽的长度在第一方向上移动键合工具面，从而使得接线部分的至少一部分在凹槽内移动。第一形成表面可以是在其中具有开口的形成元件的表面，并且定位的步骤可以包括：对键合工具进行定位，从而使得接线部分至少部分地延伸到开口中。开口可以包括与第一形成表面相邻的锥形部分，并且该锥形部分可以配置为朝着第一形成表面的预定位置引导接线部分。第一形成表面是形成元件的在其中具有开口的表面。定位的步骤可以包括：对键合工具进行定位，从而使得接线部分至少部分地延伸到开口中。开口可以包括与第一形成表面相邻的锥形部分，并且该锥形部分可以配置为将接线部分引导到凹槽中。
移动键合工具的步骤可以包括：将键合工具移动到开口中，从而使得接线部分至少部分地延伸到开口中。模压表面可以设置在开口内。模压表面可以包括具有小于接线部分的直径的深度的凹槽。开口可以是第一开口，并且形成元件包括第二开口。移动键合工具的步骤可以包括：将键合工具移动到第二开口中，从而使得接线部分至少部分地延伸到第二开口中。模压表面可以设置在第二开口内。
接线键合中的第一接线键合可以适合于传送第一信号电位，并且接线键合中的第二接线键合可以适合于同时传送与第一信号电位不同的第二信号电位。接线键合中的至少两个接线键合可以键合至多个键合表面中的单个键合表面。这可以改进接线键合的自由端的容差。例如，在所公开的实施例中，接线键合的自由端彼此之间的间距可以是150微米、200微米、300微米、或者400微米，并且在笛卡尔坐标系统的x或者y方向上可以不同。接线键合的自由端的间距可以是150或者200，并且可以具有3西格玛容差，即，与分布的中心相差三个标准偏差，对于自由端而言为小于+/-25微米。
然后，可以在横切键合工具面的第二方向上移动键合工具，从而使得延伸离开键合工具面的键合工具的外露壁与延伸离开第一形成表面的第二形成表面面对面。第一形成表面和第二形成表面可以设置在形成工位处，并且可以在形成工位处执行在第一方向上和第二方向上移动键合工具的步骤。第二形成表面可以以与第一形成表面成第一角度地倾斜离开第一形成表面，并且外露键合工具壁可以以第一角度倾斜离开键合工具面。第二形成表面是相对于至少一个第三表面凹陷的沟道。可以在键合工位处执行使用键合工具的步骤。键合工具可以由键合头承载，并且在对接线部分的部分进行模压之前，将键合头和由键合头承载的键合工具从形成工位移动至键合工位。接线部分可以朝着键合工具的外露壁弯曲。
可以对接线部分的在键合工具面与模压表面之间的部分进行模压。模压表面可以设置在形成工位处，并且可以在形成工位处执行对接线部分的在键合工具面与模压表面之间的部分进行模压的步骤。当执行使用键合工具以将接线部分键合至键合表面的步骤时，模压部分在横向方向上可以具有对移动的抵抗。接线部分的模压部分可以具有平整表面，并且使用键合工具的步骤可以将模压部分的平整表面键合至键合表面，并且可以在接线中放置永久性塑料扭结(plastic kink)。接线部分的模压部分可以具有凹凸特征的图案化面，并且使用键合工具的步骤可以将模压部分的图案化面键合至键合表面。
可以使用键合工具以将接线部分的模压部分键合至基底的导电键合表面以形成接线键合，而保持接线部分的远离模压部分的端部不键合。键合工具可以具有毛细管，接线部分从毛细管延伸出来，并且键合工具的面可以是毛细管的面。键合工具可以是超声键合工具，接线部分从超声键合工具延伸出来，并且超声键合工具的面是键合工具的面。超声键合工具是楔形键合工具。键合工具和形成表面可以与共用键合头组装在一起。可以重复这些步骤以形成至键合表面中的至少一个键合表面的多个接线键合。
在形成多个接线键合之后，可以形成覆在一个或者多个键合表面上的包封层。该包封层可以形成为至少部分地覆盖键合表面和接线键合。每个接线键合的未包封部分可以由该接线键合的端表面或者该接线键合的未被包封层覆盖的边界表面中的至少一个的部分限定。
微电子封装体可以包括部件诸如基底，具有第一表面和与第一表面相对的第二表面。部件的第一表面可以具有第一区域和第二区域。微电子元件可以覆在第一区域上面。导电元件可以暴露在部件的在第二区域内的第一表面或者第二表面中的至少一个处。包封层可以覆在部件的至少第二区域处上面。接线键合的未包封部分可以包括接线键合的端部。接线键合中的第一接线键合可以配置为传送第一信号电位，并且接线键合中的第二接线键合可以配置为同时传送与第一信号电位不同的第二信号电位。每个接线键合可以具有纵向地延伸至该接线键合的端部的边界表面，并且接线键合的未包封部分可以由接线键合的端部和边界表面的与未被包封层覆盖的与端部相邻的部分限定。接线键合中的至少一个的未包封部分可以覆在微电子元件的主表面上面。接线键合中的至少一个的一端可以在与基底的第一表面平行的方向上从其基部至少位移了等于在多个导电元件中的相邻导电元件之间的最小间距和100微米中的一个的距离。接线键合中的至少一个可以包括在其未包封部分与接合有至少一个接线键合的导电元件之间的至少一个弯曲。至少一个接线键合的弯曲远离其未包封部分和接合有至少一个接线键合的导电元件。至少一个接线键合的未包封部分可以覆在微电子元件的主表面上面。接线键合可以接合至在第一图案中的在导电元件中的相邻导电元件之间具有第一最小间距的位置处的导电元件。接线键合的未包封部分可以设置在第二图案中的在多个接线键合中的接线键合的相邻未包封部分之间具有第二最小间距的位置处。第二最小间距可以大于第一间距。该至少一个微电子元件可以包括覆在第一区域内的第一表面上面的第一微电子元件和第二微电子元件。导电元件中的至少一些可以与第一微电子元件电连接。导电元件中的至少一些可以与第二导电元件电连接。第一微电子元件和第二微电子元件可以在微电子封装体内彼此电连接。第一导电元件中的至少一个第一导电元件可以具有接合至该第一导电元件的接线键合中的至少两个接线键合。
至少一个微电子元件可以覆在第一表面上面。导电元件可以暴露在基底的第一表面或者第二表面中的至少一个处。导电元件中的至少一些可以与至少一个微电子元件电连接。多个接线键合中的每一个可以具有接合至多个导电元件中的一个导电元件的模压部分。未模压部分可以在纵向方向上延伸离开模压部分。过渡部分可以连接未模压部分和模压部分。模压部分可以在横切纵向方向的横向方向上具有比未模压部分的宽度更大的宽度。过渡部分可以具有随着接近未模压部分而减少的宽度。接线键合可以具有远离相应接线键合的模压部分和部件的端部。包封层可以从第一表面或者第二表面中的至少一个处延伸，并且可以覆盖接线键合的部分，从而使得接线键合的被覆盖的部分通过包封层而彼此分开。接线键合的未包封部分可以由接线键合的未被包封层覆盖的部分限定。未模压部分的至少部分可以具有圆柱形状。接线键合中的至少一些的端部可以未被包封层覆盖。
根据本发明的一个方面的微电子封装体可以包括：部件，其具有表面和在表面处的多个导电元件。多个接线键合可以具有接合至导电元件的第一端和远离第一端的第二端，接线键合在它们的相应第一端和第二端之间具有长度。加强层(stiffening layer)可以覆在表面上面并且覆盖每个接线键合的长度的第一部分。包封层可以覆在部件的表面上方的加强层上面，并且覆盖每个接线键合的长度的第二部分。接线键合的第二端至少部分地未被在包封层的在加强层上方并且远离加强层的表面处的包封层覆盖。
根据本发明的一个或者多个方面，部件可以是基底。微电子封装体可以进一步包括：凸起的材料区域，其在与部件的表面平行的至少一个方向上至少部分地与加强层毗接。
根据本发明的一个或者多个方面，加强层可以覆盖接线键合的长度的至少10％。在一个具体的方面中，加强层可以覆盖接线键合的长度的至少50微米。
根据本发明的一个或者多个方面，每个接线键合可以针脚式键合至导电元件中的一个。
根据本发明的一个或者多个方面，接线键合可以在其上具有与接线键合的第二端相邻的键合工具痕迹。
根据本发明的一个或者多个方面，键合工具痕迹可以是球形区域。
根据本发明的一个或者多个方面，接线键合可以在与接线键合的第二端相邻的至少一个方向上锥形化。根据本发明的一个或者多个方面，接线的第二端可以以相对于由包封层的表面限定的平面成65度至90度的角度突出离开包封层。
根据本发明的一个方面，一种形成微电子封装体的方法可以包括：形成多个接线键合，每个接线键合具有键合至在部件的表面处的多个导电元件中的导电元件的第一端。接线键合可以具有远离第一端的第二端，并且具有在它们的相应第一端与第二端之间的长度。可以形成第一层，该第一层覆在部件的表面上面并且覆盖每个接线键合的长度的第一部分。可以形成第二层，该第二层覆在部件的表面上方的第一层上面并且覆盖每个接线键合的长度的第二部分。在第二端在第二层的在第一层上方并且远离第一层的表面处，接线键合的第二端可以未被第二层覆盖。第一层可以阻止接线键合的第二端在第二层的形成期间移动。
根据本发明的一个或者多个具体方面，第一层和第二层可以具有不同的材料性质。第一层的形成可以包括固化第一层，以及其中第二层的形成可以发生在第一层的形成之后。
根据本发明的一个或者多个具体方面，第一层可以是加强层，并且第二层可以是包封体。
根据本发明的一个或者多个具体方面，在第一层的形成之前，设置凸起区域。在这种情况下，凸起区域可以在与部件的表面平行的至少一个方向上至少部分地包含第一层的材料。
根据本发明的一个或者多个具体方面，该方法可以进一步包括：在第二层的形成中，在沉积第二层的材料之前，将接线键合插入到可去除膜中，并且可以包括：然后，去除该可去除膜。根据一个或者多个方面，可去除膜可以阻止第二材料覆盖接线键合的第二端。
下面对本公开的这些实施例和其他实施例进行更加全面地描述。
附图说明
图1是描绘了根据本发明的一个实施例的微电子封装体的截面图；
图2示出了图1的微电子封装体的顶部平面图；
图3是描绘了根据在图1中示出的实施例的一个变型例的微电子封装体的截面图；
图4是描绘了根据在图1中示出的实施例的一个变型例的微电子封装体的截面图；
图5A是描绘了根据在图1中示出的实施例的一个变型例的微电子封装体的截面图；
图5B是描绘了根据本发明的一个实施例的形成在接线键合的未包封部分上的导电元件的局部截面图；
图5C是描绘了根据在图5B中示出的实施例的一个变型例的形成在接线键合的未包封部分上的导电元件的局部截面图；
图5D是描绘了根据在图5B中示出的实施例的一个变型例的形成在接线键合的未包封部分上的导电元件的局部截面图；
图6是图示了微电子组件的截面图，该微电子组件包括根据一个或者多个前述实施例的微电子封装体、以及另一微电子封装体和电连接至该另一微电子封装体的电路面板；
图7是图示了根据本发明的一个实施例的微电子封装体的顶部正视图；
图8是进一步图示了根据本发明的一个实施例的微电子封装体的局部顶部正视图；
图9是图示了根据本发明的一个实施例的包括引线框架型基底的微电子封装体的顶部正视图；
图10是在图9中示出的微电子封装体的对应截面图；
图11是根据在图6中示出的实施例的一个变型例的包括电连接在一起并且用底部填充剂增强的多个微电子封装体的微电子组件的截面图；
图12是表示具有在第一部件的接线键合与附接至第一部件的第二部件的焊料块之间的键合的组件的摄影图像；
图13A是图示了根据本发明的一个实施例的在微电子封装体中的接线键合过孔的局部截面图；
图13B是图示了根据本发明的一个实施例的在微电子封装体中的接线键合过孔的局部截面图；
图13C是图示了根据在图13B中示出的实施例的在微电子封装体中的接线键合过孔的放大局部截面图；
图13D是图示了根据本发明的一个实施例的在微电子封装体中的接线键合过孔的局部截面图；
图13E是图示了根据在图13D中示出的实施例的在微电子封装体中的接线键合过孔的放大局部截面图；
图13F是图示了根据本发明的一个实施例的在微电子封装体中的接线键合过孔的局部截面图；
图14A图示了根据本发明的一个实施例的在将接线段键合至导电元件之前形成金属接线段的方法中的多个阶段；
图14B是从在毛细管面之下的位置看到的成形的接线部分的局部平面图；
图14C是在毛细管面与模压表面之间的成形的接线部分的截面图；
图15进一步图示了如图14所描绘的方法和适合用于这种方法的形成单元；
图16A至图16D是图示了根据本发明的一个实施例的在接线部分的成形期间键合工具相对于形成元件的移动的平面图；
图16E是图示了根据本发明的一个实施例而形成的接线键合的顶部正视图；
图17A、图17B和图17C是从接线键合组件上方看到的视图，进一步图示了根据本发明的一个实施例的成形接线部分并且键合成形的接线部分的过程；
图18A、图18B和图18C是从接线键合组件上方看到的视图，进一步图示了根据本发明的一个实施例的成形接线部分并且键合成形的接线部分的过程；
图19图示了根据本发明的实施例的在将接线段键合至导电元件之前形成金属接线段的方法中的多个阶段；
图20A和图20B是图示了根据本发明的一个实施例的在形成微电子封装体的包封层的方法中的一个阶段和继该阶段之后的另一个阶段的截面图；
图20C是进一步图示了对应于图19的阶段的放大截面图；
图21A是图示了制作根据本发明的一个实施例的微电子封装体的包封层的一个阶段的截面图；
图21B是图示了继在图21A中示出的阶段之后制备微电子封装体的包封层的一个阶段的截面图；
图22A至图22E图示了通过模塑形成包封层的另一种方法，其中接线键合的未包封部分突出穿过包封层；
图23A和图23B是图示了根据另一实施例的接线键合的局部截面图；
图24A和图24B是根据又一实施例的微电子封装体的截面图；
图25A和图25B是根据又一实施例的微电子封装体的截面图；
图26示出了根据另一实施例的微电子封装体的截面图；
图27A至图27C是示出了根据另外的实施例的微电子封装体的实施例的示例的截面图；
图28A至图28D示出了根据本公开的一个实施例的在形成微电子组件的步骤期间微电子封装体的各个实施例；
图29示出了根据本公开的一个实施例的在形成微电子组件的步骤期间微电子封装体的另一实施例；
图30A至图30C示出了根据本公开的另一实施例的在形成微电子组件的步骤期间微电子封装体的实施例；
图31A至图31C示出了根据本公开的另一实施例的在形成微电子组件的步骤期间微电子封装体的实施例；
图32A和图32B示出了在根据本公开的另一实施例的方法的各个阶段中可以用于形成各个接线键合过孔的机器的部分；
图33示出了在根据本公开的另一实施例的方法中可以用于形成各个接线键合过孔的机器的部分；
图34A至图34C示出了在根据本公开的一个实施例的用于制作接线键合的方法中可以使用的各种形式的仪器；
图35示出了在根据本公开的另一实施例的方法中可以用于形成各个接线键合过孔的机器的部分；
图36示出了在根据本公开的另一实施例的方法中可以用于形成各个接线键合过孔的机器的部分。
图37A至图37D示出了截面图，这些截面图图示了制备根据本公开的一个实施例的微电子封装体的多个阶段；
图38A和图38B示出了截面图，这些截面图图示了制备根据本公开的另一实施例的微电子封装体的多个阶段；以及
图39A至图39C示出了截面图，这些截面图图示了制备根据本公开的另一实施例的微电子封装体的多个阶段。
具体实施方式
现在转向附图，在附图中，相似的附图标记用于指示相似的特征，在图1中示出的是根据本发明的一个实施例的微电子组件10。图1的实施例是封装的微电子元件形式的微电子组件，诸如，在计算机或者其他电子应用中使用的半导体芯片组件。
图1的微电子组件10包括具有第一表面14和第二表面16的基底12。基底12通常是基本上平整的介电元件的形式。介电元件可以是片状并且可以是薄的。在具体的实施例中，介电元件可以包括一层或者多层有机介电材料或者复合介电材料，诸如，但不限于：聚酰亚胺、聚四氟乙烯(“PTFE”)、环氧树脂、环氧玻璃、FR-4、BT树脂、热塑性塑料、或者热固性塑料等。基底可以是具有用于进一步与电路面板(例如，电路板)电互连的端子的封装体的基底。备选地，基底可以是电路面板或者电路板。在其一个示例中，基底可以是双列直插式存储器模块(“DIMM”)的模块板。在又一变型例中，基底可以是微电子元件，诸如，可以是或者包括包含多个有源器件的半导体芯片，例如，集成电路或者另外的形式。
第一表面14和第二表面16优选地彼此基本平行，并且间隔开与限定基底12的厚度的表面14、16垂直的距离。基底12的厚度优选地在针对本申请大体可接受的厚度范围内。在一个实施例中，在第一表面14与第二表面16之间的距离是在大约25μm与500μm之间。为了进行本论述，可以将第一表面14描述为与第二表面16相对或者背离第二表面16而定位。这种说明，以及此处使用的元件的相对位置(指该元件的竖直或者水平位置)的说明，仅出于图示之目的，以对应于在附图内的元件的位置，但不限于此。
在一个优选实施例中，可以考虑将基底12分成第一区域18和第二区域20。第一区域18位于在第二区域20之内，并且包括基底12的中央部分，并且从该中央部分向外延伸。第二区域20基本上围绕第一区域18，并且从第一区域18向外延伸至基底12的外边界。在本实施例中，没有将这两个区域物理地划分的基底本身的特定特征；然而，此处出于论述之目的，针对应用于其或者包含在其中的处理或者特征，对这些区域进行了区分。
微电子元件22可以安装至基底12的在第一区域18内的第一表面14。微电子元件22可以是半导体芯片或者另一堪比的器件。在图1的实施例中，微电子元件22以称为常规的或者“面朝上”的方式安装至第一表面14。在这种实施例中，可以使用接线引线24将微电子元件22电连接至暴露在第一表面14处的多个导电元件28中的一些。接线引线24也可以接合至在基底12内的迹线(未示出)或者其他导电特征，这些迹线或者导电特征又连接至导电元件28。
导电元件28包括暴露在基底12的第一表面14处的相应“接触”或者焊盘30。如在本说明中使用的，当将导电元件描述为“暴露在”另一个元件的具有介电结构的表面处时，表明导电结构可用于与在与介电结构的表面垂直的方向上从介电结构的外部朝着介电结构的表面移动的理论点接触。由此，暴露在介电结构的表面处的端子或者另一导电结构可以从该表面突出；可以与该表面齐平；或者可以相对于该表面凹陷并且通过在电介质中的孔或凹坑暴露出来。导电元件28可以是平整的薄的元件，在这种元件中，焊盘30暴露在基底12的第一表面14处。在一个实施例中，导电元件28可以是基本上环形的，并且可以通过迹线(未示出)而彼此互连或者互连至微电子元件22。导电元件28可以至少形成在基底12的第二区域20内。另外，在特定实施例中，导电元件28也可以形成在第一区域18内。这种布置在以称为“倒装芯片”的配置将微电子元件122(图3)安装至基底112时尤其有用，在这种配置中，在微电子元件122上的接触可以通过位于微电子元件122之下的焊料凸块126等而连接至在第一区域118内的导电元件128。在一个实施例中，导电元件28由固体金属材料形成，诸如，铜、金、镍、或者这种应用可接受的其他材料，包括各种合金，包括：铜、金、镍或者其组合中的一个或者多个。
导电元件28中的至少一些可以互连至暴露在基底12的第二表面16处的对应第二导电元件40，诸如，导电焊盘。这种互连可以通过使用形成在基底12中的过孔41来完成，这些过孔41可以用可以是与导电元件28和40相同的材料的导电金属做内衬或者填充。可选地，导电元件40可以通过在基底12上的迹线而进一步互连。
微电子组件10进一步包括：多个接线键合32，其接合至导电元件28中的至少一些，诸如，在其焊盘30上。在一些示例中，接线键合32可以由接线(例如，铜或者铜合金、金、铝的接线)形成，或者由基底接线金属与其上的不同金属(例如，在一些情况下可以是金或者钯)的金属涂覆外层(finish)或层(layer)的组合形成。在一些情况下，接线可以具有大于或等于10微米的范围的直径，并且在更加具体的示例中，可以是17微米、25微米、或者更大，例如，35微米或者50微米。在微电子组件10要求至微电子组件的大量互连或者输入或者输出连接的情况下，作为一个示例，可以存在1000至2000个接线键合32。
接线键合32沿着其边界表面37的部分，键合至导电元件28。这种键合的示例包括针脚式键合(stitch bonding)、楔形键合(wedge bonding)等。如下面将进一步详细描述的，可以使用接线键合工具来将从接线键合工具的毛细管延伸出来的接线的一段针脚式键合至导电元件28，而通过切断在毛细管中提供的接线来获得接线的针脚式键合的一端。接线键合工具可以在通过形成接线键合的工艺而形成的接线键合32尖端附近留下痕迹(未示出)。该痕迹可以导致接线键合的锥形区域，并且/或者可以具有任何几何形状，包括球形。
将接线键合在它们的相应“基部”34处，针脚式键合至导电元件28。之后，这种针脚式键合的接线键合32的“基部”34指接线键合的与导电元件28形成接合处(joint)的部分。备选地，可以通过使用球键合，将接线键合接合至导电元件中的至少一些，在共同受让的美国专利申请中示出和描述了球键合的示例，其全部公开内容以引用的方式并入本文。
包含的各种形式的边界键合(edge bond)，如此处所描述的，可以使导电元件28作为非焊料掩膜限定(“NSMD”)类型的导电元件。在使用至导电元件的其他类型的连接的封装体中，例如焊球等，导电元件是焊料掩膜限定的。即，导电元件暴露在形成在焊料掩膜材料层中的开口中。在这种布置中，焊料掩膜层可以部分地覆在导电元件上面，或者可以沿着其边界接触导电元件。相反地，NSMD导电元件是不被焊料掩膜层接触的一个导电元件。例如，导电元件可以暴露在基底的不具有焊料掩膜层的表面上，或者，若存在，在表面上的焊料掩膜层可以具有开口，该开口具有间隔离开导电元件的边界。这种NSMD导电元件也可以形成为不是圆形的形状。当焊料掩膜限定型焊盘旨在用于经由焊料块键合至元件时，焊料掩膜限定型焊盘通常可以是圆形的，其在该表面上形成大体圆形的轮廓。当使用例如边界键合以附接至导电元件时，键合轮廓自身不是圆形的，这可以实现非圆形的导电元件。这种非圆形的导电元件可以是例如椭圆形的、矩形的、或者带有圆化角部的矩形形状。它们可以进一步配置为在边界键合的方向上更长以提供该键合，而在接线键合的宽度的方向上更短。这就可以在基底12的水平面上实现更精细的间距。在一个示例中，导电元件28可以在两个方向上都比基部34的预期大小大了大约10％至25％。这可以实现定位基部34的精确度的偏差和键合工艺的偏差。
在一些实施例中，边界键合的接线键合，如上面所描述的，其可以是针脚式键合的形式，可以与球键合组合。如图23A所示，球键合1333可以形成在导电元件1328上，并且接线键合1332可以形成为其基部1338沿着边界表面1337的部分而针脚式键合至球键合1372。在另一示例中，球键合的普遍大小和放置可以如在1372'处所示。在图23B中示出的另一变型例中，接线键合1332可以是沿着导电元件1328边界键合，诸如通过针脚式键合，如上面所描述的。然后，球键合1373可以形成在接线键合1334的基部1338的顶部上。在一个示例中，球键合的大小和放置可以如在1373'处所示。每个接线键合32可以延伸至离开该接线键合的基部34并且离开基底12的自由端36。接线键合32的端部36的特征在于是自由的，因为这些端部不电连接或者接合至微电子元件22或者在微电子组件10内的任何其他又连接至微电子元件22的导电特征。换言之，自由端36可用于直接地或者如通过焊球或者此处论述的其他特征而间接地电连接至在组件10外部的导电特征。端部36通过例如包封层42而保持在预定位置中或者接合或者电连接至另一导电特征的事实，并不意味着这些端部不是“自由的”，如此处所描述的，只要任何这种特征不电连接至微电子元件22，如此处所描述的。相反地，因为基部34直接地或者间接地电连接至微电子元件22，所以基部34不是自由的，如此处所描述的。如图1所示，接线键合32的基部34通常在与相应的导电元件28针脚式键合(或者其他边界键合)的接合处弯曲。每个接线键合具有在其基部34与该接线键合的端部36之间延伸的边界表面37。基部34的具体大小和形状可以根据用于形成接线键合32的材料的类型、在接线键合32与导电元件28之间的连接的期望长度、或者用于形成接线键合32的具体工艺而变化。在接线键合32是附加地或者备选地接合至暴露在基底12的背离其延伸的第二表面16上的导电元件40的情况下，备选实施例是可能的。
在一个具体的示例中，接线键合32中的第一接线键合可以适合于，即，构成、布置、或者电耦合至在基底上的其他电路系统以便传送第一信号电位，并且接线键合32的第二接线键合可以如此适合于同时传送与第一信号电位不同的第二信号电位。由此，当在图1和图2中所见的微电子封装体被供电时，第一接线键合和第二接线键合可以同时传送不同的第一信号电位和第二信号电位。
接线键合32可以由导电材料制成，诸如，铜、铜合金、或者金。另外，接线键合32可以由各种材料的组合制成，诸如由导电材料的芯部(例如诸如铜或者铝)与涂覆在芯部之上的涂覆层制成。涂覆层可以是第二导电材料，诸如铝、镍等。备选地，涂覆层可以是绝缘材料，诸如绝缘护套。
在具体的实施例中，接线键合可以具有主要金属的芯部和包括与主要金属不同的覆在主要金属上面的第二金属的金属外层。例如，接线键合可以具有铜、铜合金、铝或者金的主要金属芯部，并且金属外层可以包括钯。钯可以避免芯部金属诸如铜的氧化，并且可以充当扩散阻挡层，以避免焊料可溶性金属诸如金扩散到接线键合的未包封部分39与如下面将进一步描述的另一部件之间的焊料接合处中。由此，在一个实施例中，接线键合可以由涂覆有钯的铜接线或者涂有钯的金接线形成，铜接线和金接线可以通过接线键合工具的毛细管供给。
在一个实施例中，用于形成接线键合32的接线可以具有厚度，即，在与接线的长度垂直的尺寸中，在大约15μm与150μm之间。一般而言，接线键合通过使用本领域已知的专用设备而形成在导电元件上，诸如，导电元件28、焊盘、迹线等上。接线焊盘32的自由端36具有端表面38。端表面38可以形成在由多个接线键合32的相应端表面38形成的阵列中的接触的至少一部分。图2示出了用于由端表面38形成的接触的这种阵列的示例性图案。这种阵列可以形成在面积区域阵列配置中，可以通过使用此处描述的结构来实施该配置的变化。可以使用这种阵列来将微电子组件10电连接并且机械连接至另一个微电子结构，诸如，连接至印刷电路板(“PCB”)，或者连接至其他经封装的微电子元件，在图6中示出了该微电子结构的一个示例。在这种堆叠布置中，接线键合32和导电元件28和40可以传送从其通过的多个电子信号，每个电子信号具有不同的信号电位以实现由单个堆叠中的不同微电子元件来对不同信号进行处理。可以使用焊料块52来互连在该堆叠中的微电子组件，诸如通过将端表面38电附接并且机械附接至导电元件40。
微电子组件10进一步包括由介电材料形成的包封层42。在图1的实施例中，包封层42形成在基底12的第一表面14的未被微电子元件22或者导电元件28覆盖或者占用的部分之上。相似地，包封层42形成在导电元件28(包括其焊盘30)的未被接线键合32覆盖的部分之上。包封层42也可以基本上覆盖微电子元件22、接线键合32(包括其基部34和边界表面37的至少部分)。接线键合32的部分可以保持不被包封层42覆盖，该部分也可以称为未包封部分39，从而使接线键合可用于电连接至位于包封层42外部的特征或者元件。在一个实施例中，接线键合32的端表面38在包封层42的主表面44内保持不被包封层42覆盖。除了或者备选地使端表面38保持不被包封层42覆盖之外边界表面37的部分未被包封层42覆盖的其他实施例也是可能的。换言之，包封层42可以从第一表面14以及上方，覆盖全部微电子组件10，除了接线键合36的部分(诸如端表面38、边界表面37或者两者的组合)之外。在附图中示出的实施例中，表面，诸如包封层42的主表面44，可以与基底12的第一表面14间隔开大得足以覆盖微电子元件22的距离。因此，接线键合32的端部38与表面44齐平的微电子组件10的实施例，将包括高于微电子元件22的接线键合32、以及用于倒装芯片连接的任何基底焊料凸块。然而，用于包封层42的其他配置也是可能的。例如，包封层可以具有高度可变的多个表面。在这种配置中，其内定位有端部38的表面44，可以高于或者低于面朝上的表面，微电子元件22位于该面朝上的表面之下。
包封层42用于保护在微电子组件10内的其他元件，特别是接线键合32。这实现了更加健壮的结构，该结构不大可能在对其进行测试或者在运输或者组装至其他微电子结构期间被损坏。包封层42可以由具有绝缘性质的介电材料形成，诸如在美国专利申请公开第2010/0232129号中所描述的，其以引用的方式并入本文。
图3示出了微电子组件110的一个实施例，该微电子组件110具有接线键合132，该接线键合132带有定位在其相应的基部34正上方的端部136。即，将基底112的第一表面114视为在两个横向方向上延伸，从而基本上限定出平面，端部136或者至少一个接线键合132在这些横向方向中的至少一个方向上从基部134的对应横向位置位移。如图3所示，接线键合132沿着其纵轴可以是基本笔直的，如在图1的实施例中，其中纵轴相对于基底112的第一表面114成角度146。虽然图3的截面图仅仅示出了通过与第一表面114垂直的第一平面的角度146，但是接线键合132也可以在与第一平面和第一表面114两者均垂直的另一个平面中相对于第一表面114成角度。该角度可以基本上等于角度146或者与角度146不同。即，端部136相对于基部134的位移可以在两个横向方向上，并且可以在这些方向中的每一个方向上位移相同或者不同的距离。
在一个实施例中，接线键合132中的各个接线键合可以在不同方向上位移，并且贯穿组件110可以位移不同的量。这种布置允许组件110与在基底12的水平面上相比，在表面144的水平面上具有不同的阵列。例如，阵列可以覆盖更小的总面积区域，或者在表面144上具有比在基底112的第一表面114处的间距更小的间距。进一步地，一些接线键合132可以具有，定位在微电子元件122上方以容纳由不同大小的封装微电子元件组成的堆叠布置的端部138。在另一示例中，接线键合132可以配置为使得一个接线键合的端部基本上定位在第二接线键合的基部上方，其中该第二接线键合的端部定位在其他地方。这种布置可以称为，与在第二表面116上的对应接触阵列的位置相比，改变接触端表面136在接触阵列内的相对位置。在另一示例中，如图8所示，接线键合132可以配置为使得一个接线键合132A的端部136A基本上定位在另一个接线键合134B的基部134B上方，该接线键合134B的端部132B定位在其他地方。这种布置可以称为，与在第二表面116上的对应接触阵列的位置相比，改变接触端表面136在接触阵列内的相对位置。在这种阵列内，若需要，可以根据微电子组件的应用或者其他条件，而改变或者变化接触端表面的相对位置。图4示出了微电子子组件210的又一实施例，该微电子子组件210具有接线键合232，该接线键合232具有在相对于基部234位移的横向位置中的端部236。在图4的实施例中，接线键合132通过在其中包括弯曲部分248来实现该横向位移。弯曲部分248可以形成在接线键合形成过程期间的另一步骤中，并且可以发生在例如将接线部分拉伸至期望长度时。可以通过使用可用的接线键合设备来执行该步骤，其可以包括使用单个机器。
若需要，弯曲部分248可以采用多种形状，以实现接线键合232的端部236的期望位置。例如，弯曲部分248可以形成为各种形状的S形弯曲，诸如在图4中示出的形状或者在更平滑的形式中(诸如在图5中示出的)。另外，弯曲部分248可以定位为比端部236更加靠近基部234，反之亦然。弯曲部分248也可以是螺旋或者环的形式，或者可以是包括在多个方向上的或者不同形状或者特征的曲线的复合物。
在图26中示出的又一示例中，接线键合132可以布置为使得基部134布置成具有其间距的第一图案。接线键合132可以配置为：使得其未包封部分139、包括端表面138，可以设置在按照在接线键合32的暴露在包封层表面44处的相邻未包封部分38之间具有最小间距的图案的位置处，该最小间距比在多个基部134中的相邻基部之间的最小间距更大，并且因此比在接合有基部的导电元件128之间的最小间距更大)。为了实现这点，接线键合可以包括相对于导电元件的法线方向成一个或者多个角度地延伸的部分，诸如26所示。在另一示例中，接线键合可以弯曲，例如，如图4所示，从而使得端部238在一个或者多个横向方向上从基部134位移，如上面所论述的。如图26进一步所示的，导电元件128和端部138可以布置成相应的行或者列，并且端表面138在一些位置处(诸如，在一行端部中)从其所接合的基底上的相应导电元件的横向位移，可以大于未包封部分在其他位置处从其所连接的相应导电元件的横向位移。为了实现这点，接线键合132例如可以相对于基底112的表面116而成不同的角度146A、146B。
图5A示出了微电子封装体310的又一示例性实施例，该微电子封装体310具有接线键合332的组合，这些接线键合332具有各种形状，从而引起在基部334与端部336之间的各种相对的横向位移。接线键合332A中的一些基本笔直具有定位在其相应基部334A上方的端部336A，而其他接线键合332B包括引起在端部336B与基部334B之间的略微的相对横向位移的略微弯曲部分348B。进一步地，一些接线键合332C包括具有扫掠形状(sweeping shape)的弯曲部分348C，这些弯曲部分348C导致端部336C从相对的基部334C横向地位移了比端部334B的距离更大的距离。图5A也示出了示例性一对这种接线键合332Ci和332Cii，接线键合332Ci和332Cii具有定位在基底水平面阵列的相同行中的基部334Ci和334Cii，并且端部336Ci和336Cii定位在对应表面水平面阵列的不同行中。在一些情况下，在接线键合332Ci、332Cii中的弯曲的半径可以是大的，从而使得在接线键合中的曲线可以连续地出现。在其他情况下，弯曲的半径可以较小，并且接线键合甚至可以在接线键合中的弯曲之间具有笔直部分或者较笔直部分。而且，在一些情况下，接线键合的未包封部分可以从它们的基部位移了在基底的接触328之间的至少一个最小间距。在其他情况下，接线键合的未包封部分可以从它们的基部位移了至少200微米。
示出了接线键合332D的又一变型例，该接线键合332D配置为在其侧表面47上不被包封层342覆盖。在示出的实施例中，自由端336D不被覆盖，然而，边界表面337D的部分可以另外地或者备选地不被包封层342覆盖。这种配置可以用于通过电连接至合适的特征来使微电子组件10接地，或者用于机械连接或者电连接至相对微电子组件310横向设置的其他特征。另外地，图5A示出了包封层342的已经被蚀刻掉、被模制或者被造型以限定出定位为比主表面342更加靠近基底12的凹陷表面345的面积区域。一个或者多个接线键合，诸如接线键合332A，在沿着凹陷表面345的面积区域内可以不被覆盖。在图5中示出的示例性实施例中，边界表面337A的部分和端表面338A不被包封层342覆盖。这种配置可以诸如通过焊球等，通过使焊球除了接合至端表面338之外并且还通过毛细作用沿边界表面337A输送并接合至边界表面337A，来提供至另一导电元件的连接。其中接线键合的部分可以沿着凹陷表面345不被包封层342覆盖的其他配置也是可能的，包括其中端表面与凹陷表面345基本齐平地配置的一些配置、或者关于包封层342的任何其他表面此处所示的其它配置。
相似地，其中接线键合332D的部分沿着侧表面347不被包封层342覆盖的其他配置，可以与关于包封层主表面的偏差在本文其它部分所论述的那些配置相似。
图5A进一步示出了在示例性布置中具有两个微电子元件322和350的微电子组件310，在该示例性布置中，微电子元件350面朝上地堆叠在微电子元件322上。在该布置中，引线324用于将微电子元件322电连接至在基底上的导电特征。各个引线用于将微电子元件350电连接至微电子组件310的各个其他特征。例如，引线380将微电子元件350电连接至基底312的导电特征，并且引线382将微电子元件350电连接至微电子元件322。进一步地，接线键合384(其在结构上可以与接线键合332中的各个接线键合相似)用于在电连接至微电子元件350的包封层342的表面344上形成接触表面386。这也可以用于将另一个微电子组件的特征从包封层342上方直接电连接至微电子元件350。这种引线也可以被包括作为连接至微电子元件322，包括当存在其上未粘附有第二微电子元件350的这种微电子元件时。开口(未示出)可以形成在包封层342中，从其表面344延伸至沿着例如引线380的点，从而提供至引线380的连接，以便通过定位在表面344外部的元件与其电连接。相似的开口可以形成在其他引线或者接线键合332中的任何一个之上，诸如，在离开其端部336C的点处的接线键合332C之上。在这种实施例中，端部336C可以定位在表面344下方，其中开口提供了用于与其电连接的唯一的通道。
在图27A至图27C中示出了用于具有多个微电子元件的微电子封装体的另外的布置。这些布置可以用于与例如在图5A中和在图6的堆叠封装体布置中示出的接线键合布置一起使用，如下面进一步论述的。具体地，图27A示出了下微电子元件1622倒装芯片键合至在基底1612的表面1614上的导电元件1628的布置。第二微电子元件1650可以覆在第一微电子元件1622上面，并且诸如通过接线键合1688，而面朝上地连接至在基底上的另外的导电元件1628。图27B示出了其中第一微电子元件1722面朝上地安装在表面1714上并且通过接线键合1788而连接至导电元件1728的布置。第二微电子元件1750可以具有接触，这些接触暴露在其面处，其通过第二微电子元件1750的面向并且接合至在第一微电子元件1722的正面的对应接触的一组接触1726，而面对并且接合至在第一微电子元件1722的背离衬底的面处的对应接触。第一微电子元件1722的接合至第二微电子元件的对应接触的这些接触，又可以通过第一微电子元件1722的电路图案、并且通过接线键合1788，而连接至在基底1712上的导电元件1728。
图27C示出了第一微电子元件1822和第二微电子元件1850在沿着基底1812的表面1814的方向上彼此间隔开的示例。微电子元件(和另外的微电子元件)中的一个或者两个都可以以此处描述的面朝上配置或者倒装芯片配置来安装。进一步地，在这种布置中采用的微电子元件中的任何一个可以通过在这种微电子元件中的一个或两者上的或者在基底上或者在微电子元件和基底两者上的电路图案而彼此连接，该电路图案与电连接有微电子元件的相应导电元件1828电连接。
图5B进一步图示了根据上述实施例的变型例的结构，在该结构中，第二导电元件43可以形成为与接线键合的暴露在包封层42的表面44处的或者突出在包封层42的表面44上方的未包封部分39接触，第二导电元件不接触第一导电元件28(图1)。在如图5B所见的一个实施例中，第二导电元件可以包括延伸到包封层的表面44上的焊盘45，该焊盘可以提供用于与连接至其的部件的键合金属或者键合材料接合的表面。
备选地，如图5C所见，第二导电元件48可以是选择性地形成在接线键合的未包封部分39上的金属外层。无论在哪种情况下，在一个示例中，可以通过诸如电镀，来形成接触接线键合的未包封部分并且覆在接线键合的芯部上面的镍层以及覆在镍层上面的金或者银层的第二导电元件43或者48。在另一示例中，第二导电元件可以是主要由单种金属组成的单金属层。在一个示例中，单金属层可以是镍、金、铜、钯或者银。在另一示例中，第二导电元件43或者48可以包括接触接线键合的未包封部分39的导电膏或者由接触接线键合的未包封部分39的导电膏形成。例如，可以使用漏印(stenciling)、点胶(dispesing)、丝网印刷(screen printing)、受控喷涂(controlled spraying)(例如，与喷墨印刷相似的工艺)、或者转移模制(transfer molding)，在接线键合的未包封部分39上形成第二导电元件43或者48。
图5D进一步图示了第二导电元件43D，该第二导电元件43D可以由金属或者如上面针对导电元件43、48所描述的其他导电材料形成，其中第二导电元件43D至少部分地形成在延伸到包封层42的外表面44中的开口49内。在一个示例中，开口49可以通过在固化或者部分地固化包封层之后去除包封层的部分而形成，以便同时使在其之下的接线键合的部分暴露出来，该部分然后变为接线键合的未包封部分。例如，可以通过激光烧蚀、蚀刻来形成开口49。在另一示例中，可以在形成包封层之前将可溶性材料预先放置在开口的位置处，并且然后，可以在形成包封层之后去除预先放置的材料以形成开口。
在又一示例中，如图24A至图24B所见，多个接线键合1432可以具有与单个导电元件1428接合的基部。这种接线键合1432的组可以用于在包封层1442之上制作另外的连接点，以便与导电元件1428电连接。共同接合的接线键合1432的暴露部分1439可以分组在一起在包封层1442的在例如大约是导电元件1428自身大小的面积区域中的或者在接近用于实现与接线键合1432组的外部接触的键合块的既定大小的另一个面积区域中的表面1444，以便制作与接线键合1432组的外部连接。如图所示，这种接线键合1432可以是在导电元件1428上的球键合(图24A)或者边界键合(图24B)，如上面所描述的，或者可以键合至如上面相对于图23A或者图23B或者两者所描述的导电元件。
如图25A和图25B所示，球键合式接线键合1532可以形成为在导电元件1528中的至少一些上的柱状凸块。如此处所描述的，柱状凸块是球键合式接线键合，其中在基部1534与端表面1538之间延伸的接线段具有是球键合式基部1534的直径的最多300％的长度。如在其他实施例中，端表面1538(以及可选地，柱状凸块的边界表面1537的部分)可以不被包封层1542包封。如图25B所示，这种柱状凸块1532A可以形成在另一个柱状凸块1532B的顶部上，以基本上形成接线键合1532的由两个球键合组成的基部1534，其中接线段从此处延伸上至包封层1542的表面1544。这种接线键合1532可以具有比例如在本公开中的其他地方描述的接线键合更小的高度。因此，包封层可以包括：在例如覆在微电子元件1522上面的面积区域中的主表面1544；以及以比主表面1544的高度更小的高度间隔在基底1512的表面1514上方的次表面1545。这种布置也可以用于形成对准特征，以及用于减小采用柱状凸块类型的接线键合以及此处公开的其他类型的接线键合的封装体的总高度，而同时容纳可以将接线键合1532的未包封部分1539与在另一微电子封装体1588上的接触1543连接的导电块1552。
图6示出了微电子组件410和488的堆叠封装体。在这种布置中，焊料块452将组件410的端表面438电连接并且机械连接至组件488的导电元件440。堆叠封装体可以包括另外的组件，并且可以最终附接至在PCB 490等上的接触492以便在电子装置中使用。在这种堆叠布置中，接线键合432和导电元件430可以传送从其通过的多个电子信号，每个电子信号具有不同的信号电位，以允许通过在单个堆叠中的不同微电子元件诸如微电子元件422或者微电子元件489来对不同信号进行处理。
在图6中的示例性配置中，接线键合432配置有弯曲部分448，从而使得接线键合432的端部436中的至少一些延伸到覆在微电子元件422的主表面424上面的面积区域中。该面积区域可以由微电子元件422的外围所限定并且从此处向上延伸。在图18中通过面朝的基底412的第一表面414的视图示出了这种配置的一个示例，其中接线键合432覆在微电子元件422的背主表面上面，该微电子元件422在其正面425处倒装芯片地键合至基底412。在另一配置(图5)中，微电子元件422可以面朝上地安装至基底312，其中正面325背离基底312并且至少一个接线键合336覆在微电子元件322的正面上面。在一个实施例中，该接线键合336不与微电子元件322电连接。键合至基底312的接线键合336也可以覆在微电子元件350的正面或者背面上面。在图7中示出的微电子组件410的实施例是将导电元件428布置成形成第一阵列的图案，在该第一阵列中，导电元件428围绕微电子元件422布置成行和列，并且可以在单独的导电元件428之间具有预定间距。接线键合432接合至导电元件428，从而使得其相应的基部434跟随如由导电元件428设置出的第一阵列的图案。然而，接线键合432配置为使得其相应的端部436可以根据第二阵列配置而布置成不同的图案。在示出的实施例中，第二阵列的间距可以与第一阵列的间距不同，并且在一些情况下，可以比第一阵列的间距更精细。然而，其中第二阵列的间距大于第一阵列的的其他实施例、或者其中不是导电元件428而是接线键合432的端部436定位在预定阵列中的其他实施例也是可能的。再进一步地，导电元件428可以配置成遍及基底412地定位的阵列的组中，并且接线键合432可以配置为使得端部436在不同的阵列的组中或者在单个阵列中。
图6进一步示出了沿着微电子元件422的表面延伸的绝缘层421。绝缘层421可以在形成接线键合之前由电介质或者其他电绝缘材料形成。绝缘层421可以保护微电子元件避免与在其之上延伸的接线键合423中的任何一个接触。具体而言，绝缘层421可以避免在接线键合之间的短路和在接线键合与微电子元件422之间的短路。通过这种方式，绝缘层421可以帮助避免由于在接线键合432与微电子元件422之间的非期望电接触而产生的故障或者可能的损坏。
在不允许例如微电子组件488与微电子元件422的另外的相对大小的特定情况下，在图6和图7中示出的接线键合配置可以实现将微电子组件410连接至另一微电子组件诸如微电子组件488。在图6的实施例中，微电子组件488的大小设计为使得接触焊盘440中的一些在与微电子元件422的正表面或背表面424或426的面积区域相比更小的面积区域内的阵列中。在用基本上竖直的导电特征，诸如立柱，替代接线键合432的微电子组件中，在导电元件428与焊盘440之间的直接连接是不可能的。然而，如图6所示，具有适当配置的弯曲部分448的接线键合432可以在适当位置处具有端部436，以在微电子组件410与微电子组件488之间实现必要的电连接。这种布置可以用于制作堆叠封装体，在这种堆叠封装体中，微电子组件418是例如具有预定焊盘阵列的DRAM芯片等，以及其中微电子元件422是配置为控制DRAM芯片的逻辑芯片。这可以允许单个类型的DRAM芯片与不同大小的多个不同的逻辑芯片一起使用，这种逻辑芯片包括大于DRAM芯片的逻辑芯片，这是因为接线键合432可以具有定位在实现与DRAM芯片的期望连接所需要的任何地方的端部436。在一个备选实施例中，微电子封装体410可以按照另一配置安装在印制电路板490上，在该配置中，接线键合432的未包封表面436电连接至电路板490的焊盘492。进一步地，在这种实施例中，另一微电子封装，诸如修改版本的封装体488，可以通过接合至焊盘440的焊球452而安装在封装体410上。
图9和图10示出了其中接线键合532形成在引线框架结构上的微电子组件510的又一实施例。在美国专利第7,176,506号和第6,765,287号中示出并且描述了引线框架结构的多个示例，其公开内容以引用的方式并入本文。一般而言，引线框架是由导电金属诸如铜的薄层形成的结构，该结构被图案化为：包括多个引线并且可以进一步包括桨状结构的多个段、和框架。在组件的制备期间，若使用框架，那么其用于紧固引线和桨状结构。在一个实施例中，微电子元件，诸如裸片或者芯片，可以面朝上地接合至桨状结构并且通过使用接线键合电连接至引线。备选地，微电子元件可以直接地安装到引线上，该引线可以在微电子元件之下延伸。在这种实施例中，在微电子元件上的接触可以通过焊球等电连接至相应的引线。然后，可以使用引线来形成至各个其他导电结构的电连接，以便向和从微电子元件传送电子信号电位。当完成结构的组装时(该组装可以包括在其之上形成包封层)，可以从引线框架的引线和桨状结构去除框架临时元件，以便形成单独的引线。出于本公开之目的，将单独的引线513和桨状结构515视为共同形成基底512的物体的分割开的部分，该基底包括有在用以一体地形成的部分中的导电元件528。进一步地，在本实施例中，将桨状结构515视为在基底512的第一区域518内，并且将引线513视为在第二区域520内。接线键合524，也在图10的立视图中得以示出，将承载在桨状结构515上的微电子元件22连接至引线515的导电元件528。接线键合532可以在其基部534处进一步接合至在引线515上的另外的导电元件528。包封层542形成到组件510上，使接线键合532的端部538在表面544内的位置处不被覆盖。接线键合532可以在对应于相对于此处其他实施例描述的结构的结构中具有其不被包封层542封盖的另外的部分或者备选的部分。
图11进一步图示了对用于对在一个封装体610A的接线键合632与安装在其上的另一封装体610B的焊料块652之间的接合处进行机械地增强的底部填充剂620的使用。如图11所示，虽然底部填充剂620仅仅需要设置在封装体610A、610B的面对面的表面642、644之间，但是底部填充剂620可以接触封装体610A的边界表面并且可以接触电路面板690的安装有封装体610的第一表面692。进一步地，底部填充剂620的沿着封装体610A、610B的边界表面延伸的部分(若存在)可以设置为相对于电路面板的在其之上设置有封装体的主表面成在0°至90°之间的角度，并且可以从与电路面板毗连的较大厚度，逐渐减小到在电路面板上方并且与一个或者多个封装体毗连的高度的较大厚度。
可以按照一种技术实施如图28A至图28D所示的封装体布置以便制作底部填充剂层，并且具体地，制作其设置在封装体1910A与1910B的面对面的面(诸如，封装体1910A的表面1942和封装体1910B的表面1916)之间的部分。如图28A所示，封装体1910A可以延伸超出封装体1910B的边界表面1947，从而使得，例如，包封层1942的表面1944具有暴露在封装体1910B外部的部分。该面积区域可以用作点胶面积区域1949，借助该面积区域，设备可以从其相对的竖直位置在点胶面积区域上沉积可流动状态的底部填充剂材料。在这种布置中，点胶面积区域1949的大小可以设计为使得底部填充剂材料可以大量沉积在表面上，而在达到足够的容积的同时不溢出表面的边界，以在封装体1910B下面流动，在该封装体1910B下面可以通过毛细结构将底部填充剂材料拉到在封装体1910A与1910B之间的面对面的表面之间的面积区域中，包括在其间的任何接合处(诸如焊料块等)周围。在底部填充剂材料被汲取在面对面的表面之间时，可以在点胶面积区域上沉积附加的材料，从而实现了连续流动，该流动并不明显地溢出封装体1910A的边界。如图28B所示，点胶面积区域1949可以围绕封装体1910B，并且在其每一侧在背离封装体1910B的外围边界的正交方向上具有约1毫米(1mm)的尺寸D。这种布置可以允许顺序地或者同时地在封装体1910B的一侧或者一侧以上进行点胶。在图28C中示出了备选布置，其中点胶面积区域1949沿着封装体1910B的仅仅两个相邻侧延伸，并且在正交地背离第二封装体的外围边界的方向上具有大约1mm的尺寸D'；以及在图28D中示出了备选布置，其中点胶面积区域1949沿着封装体1910B的单侧延伸，并且在离开封装体的外围边界的正交方向上可以具有例如1.5mm至2mm的尺寸D"。
在微电子封装体2010A和2010B在水平轮廓中的大小相似的布置中，可以使用柔性边框(compliant bezel)2099以便：在附接期间，通过例如将第二封装体的端子与包括接线键合2032的未包封部分2039的元件接合，例如，通过加热或者固化导电块2052，例如回流焊料块，而将封装体2010A和2010B紧固在一起，以将封装体2010A和2010B接合在一起。在图29中示出了这种布置，在这种布置中，封装体2010B组装在封装体2010A之上，其中导电块2052，例如焊料块，例如接合至在封装体2010B上的端子2043。可以将这些封装体对准，从而使得焊料块2052与封装体2010A的接线键合2032的未包封部分2039对准、或者同与接线键合2032的端表面2038接合的第二导电元件对准，如上面所描述的。从而，可以将边框2099组装在封装体2010A和2010B周围，以在使第二封装体的端子与接线键合2032或者第一封装体的第二导电元件接合的热处理期间，维持这种对准。例如，可以使用热处理将焊料块2052回流，以将第二封装体的端子与接线键合2032或者第二导电元件键合。边框2099可以也沿着封装体2010B的表面2044的部分并且沿着封装体2010A的表面2016向内延伸，以在回流之前和回流期间保持在封装体之间的接触。边框2099可以是弹性柔性材料，诸如橡胶、TPE、PTFE(聚四氟乙烯)、硅等，并且相对于组装后的封装体的大小可以较小，从而使得，当边框放置好后，通过边框来施加压紧力。在施加底部填充剂材料期间，也可以将边框2099保持在原处，并且可以包括开口以提供这种施加从其通过的空间。在封装体组装之后，可以去除柔性边框2099。
另外地或者备选地，微电子封装体2110A和2110B的组件，如图30A至图30F所示，下封装体2110A可以包括至少一个对准表面2151。在图30A中示出了该对准表面2151的一个示例，在该示例中，对准表面2151被包括在靠近封装体2110B的角部的包封层2142中。对准表面相对于主表面倾斜，从而在某些位置处相对于主表面2144限定出在大约0°上至并且包括90°之间的角度，对准表面的延伸位置接近主表面2144和相应的次表面2145，这些次表面2145在基底2112上方间隔开比主表面2144更大的距离。次表面2145可以设置为与封装体2110A的角部相邻，并且可以在其相交侧之间部分地延伸。如图30B所示，对准背面也可以形成与封装体2110A的相交侧相对的内部角部，并且可以沿着封装体2110A的所有角部(例如，四个角部)被包括在相似形式中。如图30C所示，对准表面2151可以定位在与对应接线键合2132的未包封部分相隔适当的距离处，从而使得，当具有突起(例如，导电突起，诸如，与其接合的导电块或者焊球)的第二封装体2110B堆叠在封装体2110A的顶部上时，对准表面2151会将焊球引导到覆在接线键合2132的与对准表面2151对应的未包封部分上面的合适位置中。然后，可以将焊球回流，以与封装体2110A的接线键合2132的未包封部分接合。
在图31A至图31C中示出了采用对准表面2251的又一布置，其中对准表面2251在凸起内表面2244至下外表面2245之间延伸。在这种布置中，内表面2244可以覆在微电子元件2222上面，并且因此可以间隔在基底2212上方。外表面2245可以在基底2212的厚度方向上间隔更加靠近基底，并且可以竖直地定位在基底2212的表面2214与微电子元件2222的表面2223之间。接线键合2232的一个或者多个未包封部分可以相对于对准表面2251定位，以实现焊球2252或者其他导电突出的对准，如相对于图30A至图30C所描述的。如上面所描述的，这种阶形布置可以与或者不与所描述的对准功能一起使用，以在给出特定键合块大小的情况下实现下组件的总高度。进一步地，包含凸起内表面2244可以导致封装体2210A对翘曲的耐受的增加。
图12是示出了在第一部件610A的接线键合632与第二部件诸如微电子封装体610B的对应焊料块652之间的示例性接合处的摄影图像。在图12中，附图标记620指示可以点胶底部填充剂的地方。
图13A、图13B、图13C、图13D、图13E和图13F图示了在如上面相对于图1所描述的接线键合32的结构中的一些可能的变型例。例如，如图13A所示，接线键合732A可以具有向上延伸的部分736，该部分736终止于具有与部分736的半径相同的半径的端部738A。
图13B图示了变型例，其中端部748B是相对于部分736成锥形的尖端。另外，如图13C所示，接线键合732A的锥形尖端738B可以具有质心(centroid)740，该质心740在半径方向741上偏离与其一体的接线键合的圆柱部分的轴线。这种形状可以是由于如下面将进一步描述的形成接线键合的过程而导致的键合工具痕迹。备选地，除了如在738B处所示的键合工具痕迹之外的键合工具痕迹，也可以存在于接线键合的未包封部分上。如图13A中进一步所示的，接线键合的未包封部分739可以以角度750背离基底712突出，该角度在与在其上设置有导电元件728的基底的表面730垂直的25度内。
图13D图示了，接线键合732D的未包封部分可以包括球形部分738D。在封装体上的所有接线键合中的一些可以具有这种结构。如图13D所示，球形部分738D可以与接线键合732D的圆柱部分736一体，其中接线键合的圆柱部分的至少芯部和球形部分主要由铜、铜合金或者金组成。如下面将进一步描述的，可以通过在将接线键合针脚式键合至基底的导电元件728之前的预成形过程期间、熔化接线的暴露在键合工具的毛细管的开口处的部分，来形成球形部分。如图13D所示，球形部分738D的直径744可以大于与其成为一体的接线键合圆柱部分736的直径746。在具体的实施例中，诸如如图13D所示，接线键合732D的与球形部分738D成为一体的圆柱部分可以突出封装体的包封层751的表面752。备选地，如从图13E可见，接线键合732D的圆柱部分可以被包封层完全覆盖。在这种情况下，如从图13E可见，接线键合732D的球形部分738D在一些情况下可以被包封层751部分地覆盖。
图13F进一步图示了具有主要金属的芯部731和在其上的金属外层733的接线键合732F，该金属外层733包括覆在主要金属上面的次级金属，诸如钯包铜接线或者钯包金接线，如上面所描述的。在另一示例中，非金属材料诸如市售“有机保焊剂”(organicsolderability preservative,OSP)的氧化保护层可以形成在接线键合的未包封部分上以避免其氧化，直到接线键合的未包封部分接合至另一部件的对应接触为止。
图14A图示了一种方法，通过该方法，可以在将成形的接线部分800键合至键合表面(例如，键合至在基底上的导电元件28)之前，将如此处描述的接线键合32(图1)成形为从键合工具804的面(例如，从毛细管类型的键合工具804的面806)延伸的接线部分，如此处将进一步描述的。如此处在阶段A中可见的，如上面相对于图1所描述的金属接线(诸如，金或者铜接线或者复合接线)的部分800(即，一体的具有预定长度802的部分)延伸超出键合工具804的面806。在之后的示例中，键合工具804可以是在其面806中具有开口的毛细管，接线部分延伸超出面806。然而，虽然下面的示例将键合工具称为毛细管，但是，除非另外指出，否则键合工具可以是毛细管或者不同类型的键合工具，例如诸如，超声波或者热声波键合工具或者楔形键合工具。
为了将金属接线的预定长度布置为向外延伸超出毛细管面806，可以在之前的处理阶段中，通过使用键合工具804(例如通过针脚式键合方法或者通过条带式键合方法)将接线键合至键合表面，来设置初始接线长度。在一个实施例中，当采用条带式键合方法时，条带可以是一个或者多个平整表面，并且在截面中可以是多边形的，诸如直角的截面。之后，可以相对于该键合表面移动键合工具的面806，从而使得键合工具面806然后设置在该键合表面所在平面上方更大的高度处，并且具有预定长度的接线部分延伸超出毛细管面806。由此，键合工具相对于键合表面的移动可以导致具有预定长度的键合部800被拉出键合工具。之后，可以在至键合表面的针脚式键合与接线部分800之间的边界处切断接线。通过这种方式，接线部分800在其端部838处被切断。在一个示例中，为了切断接线部分800，可以在毛细管面上方的位置处将接线夹紧，并且然后可以拉紧被夹紧的接线，以便使被夹紧的接线在与接线的键合部分相邻处断开，并且从而使接线部分800的端部838从键合的第二接线部分脱离。可以通过在毛细管或者相对于另一个的键合表面中的至少一个上施力，例如，诸如通过在相对于接线延伸通过毛细管的方向的至少部分竖直方向上拉动毛细管，来拉紧接线。此时，接线部分800可以在离开毛细管的面806的笔直方向801上延伸。在一个示例中，方向801可以与毛细管的面806垂直。
在成形接线部分800时，将毛细管和形成表面(例如，在形成元件810的沟道或者沟槽内的表面812)相对于彼此定位，从而使得接线部分800的延伸超出毛细管面806的端部838，距离毛细管面806定位在比在毛细管面下方的形成表面812的深度803更大的深度802处。形成元件810可以是一个或者多个工具或者元件，该工具或者元件共同具有这样的表面，该表面适用于在将接线部分键合至基底的导电元件之前辅助接线部分的形成(即，成形)。
如在阶段B处所示，可以使毛细管804或者形成表面812中的至少一个相对于彼此移动，从而使得接线部分800在与其平行的至少第一方向814上相对于形成表面812移动，以便使接线部分800朝着毛细管804弯曲。例如，如图14A所示，毛细管804相对于第一形成表面812的移动可以导致接线部分弯曲离开如在阶段A处所示的初始方向801，从而使得接线部分800的至少一部分沿着毛细管面806延伸。在一个示例中，第一形成表面812可以是在沿着形成元件810的第一方向814上延伸的凹槽内的表面，其中第一方向可以与毛细管面806平行。例如，凹槽815可以朝向形成元件的面对毛细管面806的第二表面813开口。如在阶段B所示，在成形或者预形成过程中，接线部分800可以延伸到凹槽中，并且可以在与表面812平行的并且与在图14A的阶段B处所示的毛细管804的移动方向814平行的第一方向上延伸。
之后，在阶段B中执行接线成形之后，在阶段C中，可以在横切于与毛细管面806平行的方向的第二方向817上移动毛细管804。在该处理阶段期间，毛细管的延伸离开毛细管面806的外露壁820可以面对第二形成表面864。通过这种方式，毛细管804在方向817上的移动可以导致接线部分800在朝着外露壁820的方向上弯曲。在一个示例中，第二形成表面864可以是形成元件810的表面，第二形成表面864延伸离开第一形成表面812。在一个示例中，第二形成表面可以相对于第一形成表面812成角度865地延伸，该角度865可以是与毛细管的外露壁相对于毛细管面806延伸的角度867相同的角度。如在图14A的阶段C处所示，毛细管的移动可以导致接线部分800的部分在沿着毛细管的外露壁820的方向818上向上突出。毛细管或者键合工具804可以具有凹槽、平整侧或者在其外露壁上的其他接线引导(wire-guiding)特征，以帮助在其处引导接线。当键合工具具有竖直壁(如图35所示)时，第二形成表面864可以是竖直的，即，与键合工具的表面成垂直的角度。接线部分800可以由铜或者铜合金形成，并且可以具有较小的直径，例如，25微米，从而使得每个封装体具有大量输入/输出连接(例如，1000至2000个)。
阶段C图示了通过在与毛细管面806横切的方向(例如，在方向817)上的、或者在与毛细管的面806、形成表面823垂直或者与两者均垂直的方向上的、毛细管804与另一形成表面823的相对移动，对接线部分800进行进一步处理。根据其目的，可以将形成表面823视为“模压表面”。当全部执行完成时，该相对移动对接线部分的设置在毛细管面806与模压表面823之间的部分825进行了模压。
图14B是从毛细管面806下方的位置看到的成形的接线部分800的局部平面图，并且图14C是进一步图示了接线部分800的在毛细管面806与模压表面823之间的位置和接线部分的部分的截面图，如下面将进一步描述的。例如，图14B图示了从模压表面823下方的位置并且朝着接线部分800的模压部分825看到的成形的接线部分，从而使得毛细管面806呈现在图14B中的接线部分的模压部分825的上方(即，在模压部分825的背面)的位置处。在图14B、图14C中也图示了与在毛细管面中的开口808对准的接线部分800的部分827。在图14A至图14B中也示出了沿着毛细管的外露壁820(图14A)延伸离开毛细管面806的接线部分800的部分831。接线部分的部分827和831通常在上面根据图14A所描述的过程之后保持圆柱截面，当将接线部分800的部分825在毛细管面806与模压表面823之间被模压时，接线的这些部分827、831有可能避免在一定程度上整平接线。
在一个示例中，当模压表面823是平整的时，面朝模压表面823的模压部分825的接线部分的面833的至少部分也可以是平整的。然后，该平整面833将进一步可用于通过毛细管键合至导电元件28键合表面，诸如上面所描述的。
然而，备选地，在一些情况下可以将模压表面823图案化，从而使得该模压表面823在其中具有凸起特征和凹陷特征。在这种情况下，接线部分的模压部分825的面833也可以是背离毛细管面806的凸起特征和凹陷特征的图案化面。然后，模压部分825的这种图案化面可用于键合至导电元件28的键合表面。
在通过这种方式预成形接线部分800之后，可以将毛细管用于将预成形的接线部分800键合至基底(图1)的导电元件28的键合表面。为了形成接线键合，现在使接线移动离开形成单元810并且朝着基底的导电元件28(图1)移动，在其处然后毛细管将模压的接线部分825针脚式键合至导电元件28，其中接线部分的端部838是接线键合的离开导电元件28的远端38(图1)。
提供具有模压部分825的接线部分800，其中该模压部分825具有可以是平整的或者备选地图案化的下表面833、或者部分平整和部分图案化的面，可以辅助在成形的接线部分800与导电元件28的键合表面之间形成良好键合。如通过图14A可以理解的，当准备好键合至键合表面时，成形的接线部分800相对于接线直径长得多，并且，当接线部分正在键合至键合表面时，作为成形的接线部分的很大部分(如果不是绝大部分的话)的接线长度延伸不被除了导电元件28(图1)的键合表面之外承载。
利用接线部分的模压，当接线部分正在键合至键合表面时，可以改进接线部分的稳定性。例如，接线的模压部分825的平整化或者图案化可以帮助当毛细管向接线部分施力以将其键合至键合表面时增加在模压部分825的下表面833与键合表面之间的摩擦，并且可以降低当施加键合力时接线转动(pivot)、滚动(roll)或者其它形式地移动的倾向。通过这种方式，接线部分的模压部分825可以在通过毛细管的面806施力以将接线键合至键合表面时，克服具有初始圆柱形状的接线会转动或者滚动的可能性。图15进一步图示了在根据本发明的一个实施例的方法中在形成元件810的表面之上的毛细管的移动的示例。如从该图可见的，在一个具体示例中，形成元件810可以具有第一开口或者凹坑830，在初始接线成形阶段(图14A，阶段A)中，当接线部分800向外延伸超出毛细管的开口808时，毛细管804布置在该凹坑830中。开口830或者凹坑可以包括锥形部分、沟道或者凹槽832，该锥形部分、沟道或者凹槽832可以在阶段B处帮助将接线部分800引导到表面812上并且也可以将接线部分引导至表面812的具体部分。该锥形部分可以以如下方式锥形化：锥形部分在朝着表面812的方向上变得更小，以帮助啮合接线部分并且将接线部分引导至具体位置。
形成单元可以进一步包括用于在该过程的阶段B中引导段800的沟道834或者凹槽。如在图15中进一步所示的，形成单元可以包括另一开口或者凹坑或者840，其中其内表面816可以用作第二形成表面，在该过程的阶段C中，毛细管沿着该第二形成表面移动，以导致金属接线段在方向818上紧靠毛细管的外壁820地弯曲。在一个示例中，在开口816或者凹坑内的第二形成表面可以包括沟道或者凹槽819，该沟道或者凹槽819相对于在开口816内的另一内表面凹陷。在一个具体的示例中，可以将模压表面823布置在开口816内。可选地，除了凹槽819之外或者替代凹槽819，可以在工具上或者在毛细管自身上形成凹槽。例如，如图14C所示，除了凹槽819之外或者替代凹槽819，可以在毛细管面806上形成凹槽811。
在一个实施例中，可以使用在图14中示出的毛细管的变型例，该变型例包含竖直的或者近乎竖直的侧壁2820。如图35所示，毛细管2804的侧壁2820可以是基本竖直的，或者换言之，与接线段2800平行或者与毛细管2804的面2806垂直。这可以允许接线键合(在图1中的32)形成为，与通过限定了具有实质上小于90°的测量值的角度的在毛细管(诸如在图14中示出的毛细管)的外部处的侧壁所实现的相比，更接近竖直地(即，更接近90°角度地)离开基底的第一表面。例如，通过使用形成工具2810，可以实现接线键合，该接线键合设置为与第一部分成角度，该相对于第一接线部分2822在25°与90°之间，或者在大约45°与90°之间或者在大约80°与90°之间延伸。
在另一变型例中，毛细管3804可以包括突出其面3806的表面3808。该表面3808可以被包括，例如，在侧壁3820的边界之上，并且可以形成唇部。在用于形成接线键合(例如，在图1中的32)的方法中，在形成接线段期间，例如，当毛细管在沿着在离开表面3812的方向上延伸的形成表面3816的方向上移动时，可以将毛细管3804挤压成紧靠接线段3800的第一部分3822。在该示例中，表面3808在接近剩余接线段3800从其延伸的弯曲的位置处压入到第一部分3822中。这可以导致接线段3800变形，从而使得其可以压成紧靠毛细管3804的壁3820，并且，一旦去除毛细管3804，便移动至在一定程度上更竖直的位置。在其他情况下，表面3808的变形可以使得当去除毛细管3804时可以基本保持接线段3800的位置。
图16A至图16C图示了在根据本发明的一个实施例的形成接线键合的方法中的成形接线的阶段和使用的一组形成表面。图16A示出了可以用于在基底的接线部与键合表面之间形成键合之前在成形接线的延伸超出键合工具的面的部分时的形成元件850。如在上述示例(图14A至图14C)中，键合工具可以是毛细管类型的工具或者其他键合工具，诸如，超声键合工具或者楔形键合工具。如图16A所示，凹槽852可以在向内方向上从形成元件850的边界851延伸。凹槽852可以配置为接收接线的从键合工具的面延伸的部分，诸如，从毛细管或者其他类型的键合工具的面延伸的接线部分。在一个具体的实施例中，凹槽可以另外地包括锥形部分或者沟道854，该锥形部分或者沟道854具有比待在其中成形的接线的直径略大的宽度855。作为锥形部分，宽度可以在朝着第一形成表面860的方向上变得更小，从而使得锥形部分可以帮助朝着第一形成表面的具体面积区域862(例如，中央面积区域)引导接线。第一形成表面可以是平整的(即，平面的或者基本上平面的)表面，该表面在第一横向方向和第二横向方向上延伸，并且第一形成表面的面积区域862可以也是平整的。通过这种方式，当在该方法中成形接线部分时，诸如如在图14中可见的阶段B中可见的，第一形成表面可以在与键合工具或者毛细管的面平行的方向上延伸。
形成元件850通常也包括第二形成表面864，该第二形成表面864延伸离开第一形成表面860。在图16A中可见的示例中，第二形成表面864延伸离开第一形成表面860。第二形成表面864可以设置在第二凹槽866中，该第二凹槽866从形成元件的相对边界851的边界861向内延伸。在一个示例中，第二形成表面864倾斜离开第一形成表面860的角度865可以与键合工具的外露壁868倾斜离开键合工具的面的角度867相同，如在图14A中可见的。
形成元件860通常具有另一表面，该另一表面可以是“模压”表面870，在接线成形过程期间，可以将键合工具或者毛细管的面压成紧靠“模压”表面870，以对接线的设置在键合工具的面806与模压表面870之间的部分进行模压。
图16B图示了当毛细管或者其他类型的键合工具804已经移动到即将开始成形延伸超出键合工具面的接线部分的位置中时的成形接线部分800(图14A)的阶段。此时，接线部分800延伸到形成元件850的凹槽852中。图16B图示了类似于在图14A中示出的阶段A的成形接线的阶段，该图其进一步示出了键合工具沿着形成元件850移动的方向814。
图16C图示了当键合工具804已经在沿着第一形成表面860或者862的方向814上移动时的成形接线部分800(图14A)的另一阶段，上面已经相对于图16A对这些表面进行了描述。接线部分的部分831示出为延伸离开键合工具的与在图14A中的阶段B中可见的接线部分相似的开口808。
图16D图示了与在图14A的阶段C中可见的相似的成形接线的阶段，其中键合工具804已经移动至与在形成元件中的第二凹槽对准的位置。此时，可以使接线部分的延伸离开开口的部分831朝着键合工具的外露壁弯曲，如上面相对于图14A所示出和描述的。另外，此时，如上面关于图14A的阶段C所示出和描述的，键合工具804可以通过按压接线部分的在键合工具的面与模压表面之间的部分来对接线部分进行模压，模压表面870如图16A所示。图16E是示出了根据此处描述的一种或者多种方法而形成的接线键合932可以具有偏离它们相应的基部934的端部938的示意图。在一个示例中，接线键合的端部938可以从其相应的基部位移，从而使得端部938在与基底的表面平行的方向上，位移超出其所连接的导电元件的外围。在另一示例中，接线键合的端部938可以从其相应的基部934位移，从而使得端部938在与基底的的表面平行的方向上，位移超出其所连接的导电元件的外围933。
图17A至图17C图示了在形成工位(station)880处使用键合工具成形接线部分的示例。形成工位可以组装有，例如安装至，也组装有接线键合工位的结构，从而使得在通过键合工具在形成工位处成形接线部分之后，可以然后由键合工具将接线部分移动至接线键合工位并且然后键合至在基底、微电子元件或者其他部件上的键合表面。如图17A所示，首先可以将键合头844的键合工具804部分移动至形成工位880，在该形成工位880处，可以通过键合工具的移动来成形接线部分，如上面所描述的。例如，键合头844或者键合头的部分可以围绕轴线转动，以将键合工具移动至形成工位880。
可以按照相对于接线工位的特定方式，来对形成元件850定向，以降低键合头或者键合工具在形成工位与接线键合工位之间所需的移动程度。如图17A所示，在一个示例中，可以对在形成工位处的形成元件850定向，从而使得上面相对于图16A所描述的凹槽852可以在相对于接线键合工位的远距离位置处，并且模压表面870可以在更加靠近接线键合工位的位置处，即，与接线键合工位相邻。在另一示例中，可以按照相反的方式，对凹槽852和模压表面870定向，其中凹槽852比模压表面更加靠近接线键合工位。在又一示例中，形成元件有可能在接线部分的成形期间在一个取向上，并且然后，在将成形的接线部分移动到用于键合的最终位置中之前，可以反转形成元件的取向，以允许在其上具有成形的接线部分的键合工具具有更大的移动自由度。
图17B图示了键合工具804和键合头844在对接线部分进行的成形完成时的位置，对接线部分进行的成形可以包括对接线部分进行模压，如上面所描述的。此时，然后可以将键合工具从在形成工位880(图17B)处的位置移动到在接线键合工位882处的位置(图17C)中，在其处然后将成形的接线部分键合至在部件884上的键合表面。
图18A至图18C图示了键合工具1804和形成元件1810(诸如，上面所描述的形成元件810或者850)可以组装有共用键合头1844的另一变型例。在一个示例中，形成元件1810可以粘附至或者承载在键合头1844上，从而使得键合头的移动运送附接至其的形成元件1810以及键合工具。然而，形成元件1810可以相对于键合工具移动，以便在键合接线部分之前辅助接线部分的成形，但是然后，一旦接线已经成形并且准备好键合至部件1884，便可以将形成元件1810移动离开该形成位置，如在18C中可见的。
在一个示例中，形成元件1810可以承载在可转动的或者可移动的臂1812上，以便在键合工具1804与臂1812之间相对移动。备选地，形成元件1810可以设置在于操作期间具有固定位置的臂上，并且键合工具可以替代地相对于形成元件移动。在一个操作示例中，在图18A中示出的处理阶段中，可以将键合工具1804和形成元件1810布置在图18A中示出的位置中，在该位置中，形成元件1810和键合工具在间隔开的位置处。当如在图18A中的这样布置时，可以将成形的接线部分键合至在部件1884上的导电元件或者其他特征的键合表面。
之后，如在图18B中可见的，在形成元件与键合工具之间的相对运动，将键合工具和形成元件放置在可以成形接线部分的位置处，诸如上面相对于图14至图16中的一个或者多个图所描述的。由此，在一个具体的示例中，在接线部分的成形期间，键合工具可以保留在待接线键合的部件1884上方或者非常靠近部件1884的位置处，该位置可以在部件1884上的具体键合部位上方或者非常靠近该具体键合部位。通过这种方式，可以减少键合头的移动，并且从而可以减少在将接线部分键合至在部件上的键合表面之前成形接线部分所需的时间量。
如在图18C中进一步可见的，在已经成形了接线部分之后，形成元件1810可以移动至在图18C中可见的第三位置，并且在形成元件也在该位置中时，键合工具可以然后将成形的接线部分键合至部件。
图19图示了上述预形成工艺的变型例，该变型例可以用于形成具有弯曲的接线键合332Cii(图5)，并且该变型例使端部1038在横向方向1014A上从待针脚式键合至作为接线键合的基部1034的导电元件的部分1022位移。
如在图19中可见的，该过程的头三个阶段A、B和C可以与上面参考图14A所描述的相同。然后，参照在该过程中的阶段C和D，通过可以与形成单元一体化的工具，来夹紧接线键合的与毛细管804的面806相邻的部分1022A。该夹紧可以主动地执行，或者作为毛细管在形成单元之上的运动的结果而被动地执行。在一个示例中，可以通过将在其上具有非滑动表面的板按压到金属接线段800上，来执行该夹紧，以防止金属接线段的移动。
虽然通过这种方式来夹紧金属接线段800，但是在图19中示出的阶段D中，毛细管或者键合工具804在沿着形成单元1010的第三表面1018的方向1016上移动，并且进给等于沿着表面1018移动的距离的长度的接线。之后，在阶段E中，使毛细管沿着形成单元的第三表面1024向下移动，以使接线的部分沿着毛细管804的外表面1020向上弯曲。通过这种方式，接线的向上突出部1026可以通过金属接线的第三部分1048而连接至另一个向上突出部1036。
在形成接线段并且将其键合至导电元件以形成接线键合(尤其是上面所论述的球键合类型的接线键合)之后，然后使接线键合(在图1中的32，例如)与接线的在毛细管(诸如，在图14A中的804)内的剩余部分开。这可以在离开接线键合32的基部34的任何位置处完成，并且优选地，在离开基部34至少足够限定出接线键合32的期望高度的距离的位置处完成。这种分开可以在接线键合32的面806与基部34之间，通过设置在毛细管804内的或者设置在毛细管804外部的机构来执行。在一种方法中，可以通过有效地烧穿在期望分开点处的接线800来使接线段800分开，这可以通过向其应用火花或者火焰而完成。为了实现接线键合高度的更大精确度，可以对接线段800实施不同形式的切割。如此处所描述的，可以使用“切割”来描述可以弱化在期望位置处的接线的部分切割，或者完全地切断接线以便使接线键合32与剩余的接线段800完全分离。
在图32中示出的一个示例，可以将切割刀片805集成到键合头组件中，诸如在毛细管804内。如图所示，开口807可以被包括在毛细管804的可以延伸穿过有切割刀片805的侧壁820中。切割刀片805可以移入或者移出毛细管804的内部，从而使得其可以交替地允许接线800自由地从其穿过或者对接线800进行处理。因此，可以拉出接线800，并且接线键合32形成并且键合至导电元件28，其中切割刀片805在毛细管内部外面的位置中。在键合形成之后，可以通过使用集成在键合头组件中的夹具803来夹紧接线段800，以紧固接线的位置。然后，可以将切割刀片803移动到接线段中，以完全地切割接线、或者部分地切割或者弱化接线。完全切割可以形成接线键合32的端表面38，在该端表面38处，可以将毛细管804移动离开接线键合32，以例如形成另一接线键合。相似地，如果通过切割刀片805来弱化接线段800，那么，键合头单元的在接线仍然由接线夹具803保持的同时移动，可以通过使接线800在被部分切割弱化的面积区域处断开而导致分开。
切割刀片805的移动可以通过气动装置或者通过使用偏置凸轮的伺服马达来致动。在其他示例中，切割刀片805的移动可以通过弹簧或者膜片来致动。用于切割刀片805的致动的触发信号可以基于从形成球键合开始倒计时的时间延迟或者可以通过毛细管804的移动至在接线键合基部34上方的预定高度而致动。该信号可以链接至操作键合机的其他软件，从而使得可以在任何随后的键合形成之前重置切割刀片805的位置。切割机构也可以包括在与刀片805并置并且具有接线介于其间的位置处的第二刀片(未示出)，以便通过第一刀片和第二刀片中的一个或者多个刀片相对于第一刀片和第二刀片中的其他刀片的移动(诸如，在一个示例中，从接线的相对侧)，来切割接线。
在另一示例中，激光器809可以与键合头单元组装在一起并且定位为切割接线。如图33所示，可以将激光头809定位在毛细管804外部，诸如，通过将激光头809安装至毛细管804或者安装至在包括毛细管804的键合头单元上的另一点。可以在期望时间处，诸如上面相对于在图32中的切割刀片805所论述的时间处，致动激光器以切割接线800，从而在基部34上方的预定高度处形成接线键合32的端表面38。在其他实施方式中，激光器809可以定位为将切割光束引导穿过或者引导入毛细管804自身，并且可以在键合头单元的内部。在一个示例中，可以使用二氧化碳激光器，或者作为备选，可以使用Nd:YAG或者Cu蒸汽激光器。
在另一实施例中，如图34A至图34C所示的模板单元824可以用于使接线键合32与剩余的接线段800分开。如图34A所示，模板824可以是具有在接线键合32的期望高度处或者在期望高度处附近限定出上表面826的主体的结构。模板824可以配置为接触导电元件28或者基底12或者与其连接的封装体结构的在导电元件28之间的任何部分。模板包括可以对应于用于接线键合32的期望位置的多个孔828，诸如，在导电元件28之上。孔828的大小可以设计为将键合头单元的毛细管804接受在其中，从而使得毛细管可以延伸到孔中到达相对于导电元件28的位置，以将接线800键合至导电元件28，以诸如通过球键合等来形成基部34。在一个示例中，模板可以具有孔，导电元件中的单独的导电元件从这些孔暴露出来。在另一示例中，可以通过模板的单个孔将多个导电元件暴露出来。例如，孔可以是在模板中的沟道形状的开口或者凹槽，一行或者一列导电元件通过该孔暴露在模板的顶表面826处。
然后，可以在将接线段拉出到期望长度的同时将毛细管804竖直地移出孔828。一旦从孔828清除，可以在键合头单元内夹紧接线段，诸如通过夹具803，并且可以在横向方向(诸如，与模板824的表面826平行)上移动毛细管804以将接线段800移动到与模板824的由孔828的表面和模板824的外表面826相交而限定出来的边界829接触。这种移动可以导致接线键合32与接线段800的仍然保持在毛细管804内的剩余部分开。可以重复该过程，以在期望位置中形成期望数量的接线键合32。在一个实施方式中，可以在接线分开之前竖直地移动毛细管，从而使得剩余的接线段突出毛细管804的面806足够形成随后的球键合的距离802。图34B示出了模板824的一个变型例，在该变型例中，孔828可以为锥形，从而使得它们具有从在表面826处的第一直径增加到离开表面826的更大直径的直径。在另一变型例中，如图34C所示，可以将模板形成为具有外框架821，该外框架821具有足够在将表面826从基底12间隔开期望距离的厚度。框架821可以至少部分地围绕空腔823，该空腔823配置为与基底12相邻地定位，其中模板824的厚度在表面826与开口面积区域823之间延伸，从而使得，当将模板824的包括孔828的部分定位在基底12上时，该部分与基底12间隔开。
图20A至图20C图示了当通过模制来形成包封层以便使接线键合的未包封部分39(图1)突出包封层42的表面44时可以使用的一种技术。由此，如在图20A中可见的，可以使用膜辅助模制技术，通过该技术，可以将临时膜1102放置在模具的板1110与空腔1112之间，包括基底、接合至其的接线键合1132、和部件诸如微电子元件的子组件可以在该空腔1112中被接合。膜1102可以由乙烯四氟乙烯(ethylene tetrafluroethylene)形成。膜1102可以覆盖接线键合的长度的至少10％，并且可以是至少50微米。在一个实施例中，膜1102可以是200微米，虽然该膜可以比200微米更厚或者更薄。图20A进一步示出了模具的第二板1111，该第二板1111可以与第一板1110相对设置。
然后，如在图20B至图20C中可见的，当将模具板1110、1111放在一起时，接线键合1132的端部1138可以突出到临时膜1102中。当模制用料在空腔1112中流动以形成包封层1142时，模制用料不接触接线键合的端部1138，这是因为它们被临时膜1102覆盖。在该步骤之后，从包封层1142去除了模具板1110、1111，现在可以从模具表面1144去除临时膜1102，这会使接线键合1132的突出包封层的表面1144的端部1138保留下来。
膜辅助模制技术可以很好地适合于批量生产。例如，在该过程的一个示例中，可以向模具板应用临时膜的连续薄层的部分。然后，可以在至少部分地由模具板限定的空腔1112中形成包封层。然后，可以通过自动化装置，用临时膜的连续薄层的另一部分替代临时膜1102的在模具板1110上的当前部分。在膜辅助模制技术的一个变型例中，不是使用如上面所描述的可去除膜，而是可以在形成包封层之前将水溶性膜放置在模具板1110的内表面上。当去除模具板时，水溶性膜可以通过将其洗去而去除，以便使接线键合的突出包封层的表面1144的端部保留下来，如上面所描述的。
在图20A至图20B的方法的一个示例中，接线键合1132在包封层1142的表面1144上方的高度可以在多个接线键合1132之间变化，如图37A所示。在图37B至图37D中示出了用于进一步处理封装体1110从而使得接线键合1132在表面1142上方突出基本均匀的高度的方法，并且该方法利用了牺牲材料层1178，该牺牲材料层1178可以形成为通过在表面1144之上应用该牺牲材料层1178来覆盖接线键合1132的未包封部分。然后，可以使牺牲层1178平面化，以将其高度减小至用于接线键合1132的期望高度，这可以通过研磨或者抛光等来完成。同样如图所示，牺牲层1178的平面化可以通过将其高度减小至接线键合1132变为在牺牲层1178的表面处暴露出来的位置而开始。然后，平面化过程可以也使接线键合1132与牺牲层1178同时平面化，从而使得随着继续减小牺牲层1178的高度，也减小了接线键合1132的高度。一旦达到用于接线键合1132的期望高度，可以停止平面化。注意，在该过程中，可以首先将接线键合1132形成为使得它们的高度虽然不均匀但是都大于目标均匀高度。在平面化将接线键合1132减小至期望高度之后，可以通过诸如蚀刻等去除牺牲层1178。牺牲层1178可以由可以通过使用不明显影响包封材料的蚀刻剂进行蚀刻而被去除的材料形成。在一个示例中，牺牲层1178可以由水溶性塑料材料制成。
图21A和图21B图示了另一种方法，通过该方法，可以形成突出包封层的表面的、接线键合的未包封部分。由此，在图21A中可见的示例中，首先，接线键合1232可以与包封层1242的表面1244齐平或者甚至不可以暴露在包封层1242的表面1244处。然后，如图21B所示，可以去除包封层(例如模制的包封层)的部分，以使端部1238突出被修改的包封层表面1246。由此，在一个示例中，可以使用激光烧蚀来使包封层均匀地凹陷，以形成平面的凹陷表面1246。备选地，可以选择性地在邻接单独的接线键合的包封层的面积区域中，执行激光烧蚀。
可以用于向接线键合选择性地去除包封层的至少部分技术，包括“湿喷砂”技术等等。在湿喷砂中，将由液体介质运载的磨料颗粒流朝着目标引导，以从目标的表面去除材料。颗粒流有时可以与化学蚀刻剂组合，该化学蚀刻剂可以促进或者加速对于其他结构(诸如，会在湿喷砂之后保留下来的接线键合)选择性地去除材料。
在图38A和图38B中示出的示例中，在图21A和图21B中示出的方法的一个变型例中，接线键合环1232’可以形成为具有在一端位于导电元件1228上的基部1234a，并且在另一端1234b附接至微电子元件1222的表面。为了将接线键合环1232’附接至微电子元件1222，可以通过诸如溅射、化学汽相沉积、电镀等来使微电子元件1223的表面金属化。可以将基部1234a球键合，如图所示，或者边界键合，如接合至微电子元件1222的端部1232b可以的一样。如在图38A中进一步所示的，可以在基底1212之上形成介电包封层1242以覆盖接线键合环1232’。然后，可以通过诸如研磨、抛光等，使包封层1242平面化，以减小其高度并且使接线键合环1232’分为连接接线键合1232A和散热键合1232B，该连接接线键合1232A可用于至少接合至其用于与导电元件1228电连接的端表面1238，该散热键合1232B接合至微电子元件1222。散热键合可以如下：它们不电连接至微电子元件1222的任何电路系统，而是定位为将热量从微电子元件1222热传导至包封层1242的表面1244。可以向所得的封装体1210’应用另外的处理方法，如此处其他地方所描述的。
图22A至图22E图示了通过模制来形成包封层的另一种方法，其中接线键合的未包封部分突出穿过包封层。如图22A所示，将接线键合1302模制到基底1304上。接线键合1302可以包括接线1306和基部1308，接线键合1302可以连接至导电元件，诸如无电镀镍钯浸金(ENEPIG)材料。接线1306可以由包括铜或者铜合金的材料形成。凸起材料区域1310，诸如隔障，可以形成在基底1304的面1312处或者在面1312上，例如，沿着半导体区域的面1312的周长，其中接线键合1302定位在由区域1310围绕或者至少部分地定界的面积区域内。在一个具体的示例中，区域1310可以由可光致可成像(photoimageable)材料(诸如，焊料掩膜)形成。
如图22B所示，可以将加强层1314(在一种情况下，可以称为接线固定(locking)材料1314)沉积到基底1304的面1312上，并且可以由区域1310完全地或者至少部分地包含。通过这种方式，区域1310可以至少部分地限定在其中待将接线固定材料设置在表面1312上的面积区域。接线长度可以如上面所描述，并且在一个具体的示例中，每个接线1304可以具有在150微米至200微米的大致范围内的长度。在一个示例中，可以使用旋涂工艺来分散和分布接线固定材料1314。当沉积接线固定材料1314时，接线固定材料1314可以覆盖接线1306的延伸离开基底1304的面1312一定距离的部分，例如，固定材料可以覆盖接线的长度的大致50微米或者大致四分之一至三分之一。接线固定材料1314增加了接线1306的硬度或者刚度，从而阻止了使接线屈曲或者弯曲。在一个示例中，接线固定材料可以是填充有硅化物的液体包封剂，这种填充有硅化物的液体包封剂通常比等效的非填充包封剂更硬，诸如以NoSWEEPTM商标名称出售的包封剂。
如图22C所示，当形成包封时，可以将接线1306插入到可去除膜1316中，该可去除膜1316可以与上面相对于图20A至图20C所描述的临时膜1102相同或者相似，并且可以由乙烯四氟乙烯形成。在一个实施例中，膜1316可以覆盖接线键合的长度的至少10％，并且可以是至少50微米。在一个实施例中，膜1316可以具有为200微米的厚度，虽然膜厚度也可以大于或者小于200微米。诸如在如上面描述的包封层42的形成期间，膜1316防止接线1306的端部1306e被第二材料(例如，模制用料或者其他包封剂1318)覆盖。
如上面相对于图20A和图20B所描述的，并且如图22D所示，可以使包封剂1318在模具的在其中已经放置有基底和附接的接线键合的内部空腔内沉积或者流动，并且已经提供了与在图20A至图20C示出的膜1102相似的膜1316。通过在接线的部分周围沉积接线固定材料1314来对接线1306进行的增强和加强，有助于接线1306通过采用与其他情况下相比更小的接线移动，来穿透到膜1316中。在沉积包封剂1318以覆盖接线1306的部分之后，可以去除膜1316，从而使接线的端部1306e暴露出来，以形成微电子组件1302，如在图22E中可见的。
在图39A至图39C中示出了用于将接线键合2632形成至预定高度的另一种方法。在这种方法中，可以在基底2612的表面1614之上，至少在其第二区域2620中，形成牺牲包封层2678。也可以在基底2612的第一区域2618之上形成牺牲层2678，以按照与上面相对于图1所描述的包封层相似的方式来覆盖微电子元件2622。牺牲层2678包括至少一个开口2678并且在一些实施例中包括多个开口2679，以使导电元件2628暴露出来。可以在模制牺牲层2678期间，或者在进行模制之后通过蚀刻、钻孔等，形成开口2679。在一个实施例中，可以形成大的开口2679，以使所有导电元件2628暴露出来，而在其他实施例中，可以形成多个大开口2679以使相应组的导电元件2628暴露出来。在另外的实施例中，可以形成对应于单独的导电元件2628的开口2629。牺牲层2678形成为具有在用于接线键合2632的期望高度处的表面2677，从而使得可以通过将其基部2634键合至导电元件2628并且然后拉出接线到达牺牲层2678的表面2677，来形成接线键合2632。然后，可以从开口横向地拉出接线键合，以覆在牺牲层2678的表面2677的部分上面。可以移动键合形成仪器的毛细管(诸如，如图14所示的毛细管804)，以将接线段按压成与表面2677接触，从而使得在表面2677与毛细管之间的接线上的压力使得接线在表面2677上切断，如图39A所示。
然后，可以通过蚀刻或者另一相似的工艺去除牺牲层2678。在一个示例中，牺牲层2678可以由水溶性塑料材料形成，从而使得其可以通过暴露于水来去除，而不影响在处理(in-process)单元2610”的其他部件。在另一实施例中，牺牲层2678可以由可光致可成像材料制成，诸如光致抗蚀剂，从而使得其可以通过曝光于光源来去除。牺牲层2678'的部分可以保留在微电子元件2622与基底2612的表面2614之间，该部分可以用作围住焊球2652的底部填充剂。在去除牺牲层2678之后，在在处理单元之上形成包封层2642以形成封装体2610。包封层2642可以与上面所描述的包封层相似，并且可以基本覆盖基底2612的表面2614和微电子元件2622。包封层2642可以进一步支撑并且分开接线键合2632。在图29C中示出的封装体2610中，接线键合包括其边界表面2637的暴露在包封剂2642的表面2644处并且基本与其平行延伸的部分。在其他实施例中，可以将接线键合2632和包封层2642平面化，以形成具有接线键合的表面2644，这些接线键合具有暴露在其上并且与其基本齐平的端表面。
本发明的上述实施例和变型例可以按照与上面具体描述的方式不同的方式来组合。旨在涵盖处于本发明的范围和精神内的所有这种变型例。

Claims (42)

1.一种形成连接至基底的多条接线键合的方法，包括：
(a)将下列各项中的至少一项相对于彼此定位：键合工具以及向下延伸超出所述键合工具的面的接线的部分、或者第一形成表面；从而使得向下延伸超出所述键合工具的面的所述接线部分的端部，被定位成低于所述键合工具的所述面，并且与所述第一形成表面相比，定位在距离所述键合工具面更大的深度处；
(b)然后，在与所述键合工具面平行的第一方向上沿着所述第一形成表面移动所述键合工具，以便使所述接线部分以及所述接线部分的所述端部朝着所述键合工具弯曲；
(c)然后，在横切所述键合工具面的第二方向上移动所述键合工具，从而使得延伸离开所述键合工具面的所述键合工具的外露壁与延伸离开所述第一形成表面的第二形成表面面对面，借此使所述接线部分和所述接线部分的所述端部朝着所述键合工具的所述外露壁弯曲，并且使所述接线部分的所述端部被定位成高于所述键合工具的所述面；
(d)对所述接线部分的在所述键合工具面与模压表面之间的部分进行模压；
(e)使用所述键合工具，将所述接线部分的经模压的所述部分键合至所述基底的导电键合表面以形成接线键合，同时保留所述接线部分的远离所述经模压部分的所述端部不键合；以及
(f)重复步骤(a)至步骤(e)，以形成至所述键合表面中的至少一个键合表面的多个所述接线键合。
2.根据权利要求1所述的方法，其中所述模压表面包括具有小于所述接线部分的直径的深度的凹槽，并且执行对所述接线部分的所述模压以用所述模压表面的所述凹槽来对所述接线部分的所述部分进行模压。
3.根据权利要求1所述的方法，其中所述键合工具具有毛细管，所述接线部分从所述毛细管延伸出来，并且所述键合工具面是所述毛细管的面。
4.根据权利要求1所述的方法，其中所述键合工具是楔形键合工具。
5.根据权利要求1所述的方法，其中所述键合工具和所述形成表面与共用键合头组装在一起。
6.根据权利要求5所述的方法，其中所述第一形成表面和所述第二形成表面设置在形成工位处，并且至少步骤(b)、(c)在所述形成工位处执行，并且至少步骤(e)在键合工位处执行，其中所述键合工具由键合头支撑，并且所述方法进一步包括：在步骤(d)之前，将所述键合头和由所述键合头支撑的所述键合工具从所述形成工位移动到所述键合工位。
7.根据权利要求5所述的方法，其中所述模压表面设置在所述形成工位处，并且步骤(d)在所述形成工位处执行。
8.根据权利要求1所述的方法，其中所述接线部分是第一接线部分，并且步骤(a)中的所述第一接线部分的所述延伸通过如下方式执行：将所述接线的第二接线部分键合至第二键合表面，并且然后将所述键合工具面移动到在所述第二键合表面所处平面上方的更大高度，从而使所述第一接线部分向外延伸超出所述键合工具面，然后切断所述接线，以使所述第一接线部分与所述第二接线部分分开。
9.根据权利要求8所述的方法，其中切断所述接线的所述步骤包括：夹紧所述接线，并且拉紧被夹紧的所述接线，以使被夹紧的所述接线在所述第一接线部分与所述第二接线部分之间断开。
10.根据权利要求8所述的方法，其中切断所述接线包括：夹紧所述接线，并且拉紧被夹紧的所述接线，以使被夹紧的所述接线在预定长度处断开。
11.根据权利要求8所述的方法，其中所述切断包括：夹紧并且拉紧多个接线，以使被夹紧的所述接线在多个不同的预定长度处断开。
12.根据权利要求1所述的方法，其中所述第二形成表面以对于所述第一形成表面的第一角度，倾斜离开所述第一形成表面，并且所述外露键合工具壁以所述第一角度，倾斜离开所述键合工具面。
13.根据权利要求1所述的方法，其中所述第二形成表面是相对于至少一个第三表面凹陷的沟道。
14.根据权利要求1所述的方法，其中步骤(d)形成所述经模压部分，所述经模压部分在执行步骤(e)以将所述接线部分键合至所述键合表面时在横向方向上具有对移动的抵抗。
15.根据权利要求1所述的方法，其中步骤(d)形成所述经模压部分，所述经模压部分在执行步骤(e)以将所述接线部分键合至所述键合表面时在横向方向上具有对滚动的抵抗。
16.根据权利要求14所述的方法，其中所述接线部分的所述经模压部分具有平整表面，并且步骤(e)将所述经模压部分的所述平整表面键合至所述键合表面。
17.根据权利要求14所述的方法，其中所述接线部分的所述经模压部分具有凹凸特征的图案化的面，并且步骤(e)将所述经模压部分的所述图案化面键合至所述键合表面。
18.根据权利要求3所述的方法，其中所述毛细管面具有凹槽，并且所述模压通过使用所述凹槽和所述毛细管面来对所述接线部分的所述部分进行模压。
19.根据权利要求18所述的方法，其中所述模压表面包括具有小于所述接线部分的直径的深度的凹槽，并且执行对所述接线部分的所述模压以通过使用所述模压表面的所述凹槽来对所述接线部分的所述部分进行模压。
20.根据权利要求1所述的方法，其中所述第一形成表面包括凹槽，并且步骤(b)包括：沿着所述凹槽的长度在所述第一方向上移动所述键合工具面，从而使所述接线部分的至少一部分在所述凹槽内移动。
21.根据权利要求1所述的方法，进一步包括：在步骤(f)之后，然后形成覆在所述一个或者多个键合表面上的包封层，其中所述包封层形成为至少部分地覆盖所述键合表面和所述接线键合，从而使得每个接线键合的未被包封的部分由所述接线键合的端部表面或者所述接线键合的未被所述包封层覆盖的边界表面中的至少一个的部分限定。
22.根据权利要求1所述的方法，其中所述第一形成表面是形成元件的在其中具有开口的表面，其中步骤(a)包括对所述键合工具进行定位，从而使得所述接线部分至少部分地延伸到所述开口中。
23.根据权利要求22所述的方法，其中所述开口包括与所述第一形成表面相邻的锥形部分，所述锥形部分配置为朝着所述第一形成表面的预定位置引导所述接线部分。
24.根据权利要求2所述的方法，其中所述第一形成表面是形成元件的在其中具有开口的表面，其中步骤(a)包括对所述键合工具进行定位，从而使得所述接线部分至少部分地延伸到所述开口中，并且所述开口包括与所述第一形成表面相邻的锥形部分，所述锥形部分配置为将所述接线部分引导到所述凹槽中。
25.根据权利要求1所述的方法，其中所述第一形成表面是形成元件的在其中具有开口的表面，其中步骤(c)包括：将所述键合工具移动到所述开口中，从而使得所述接线部分至少部分地延伸到所述开口中。
26.根据权利要求25所述的方法，其中所述模压表面设置在所述开口内。
27.根据权利要求22所述的方法，其中所述开口是第一开口，并且所述形成元件包括第二开口，其中步骤(c)包括将所述键合工具移动到所述第二开口中，从而使得所述接线部分至少部分地延伸到所述第二开口中。
28.根据权利要求27所述的方法，其中所述模压表面设置在所述第二开口内。
29.根据权利要求1所述的方法，其中所述接线键合中的第一接线键合适合于携带第一信号电位，并且所述接线键合中的第二接线键合适合于携带与所述第一信号电位不同的第二信号电位。
30.根据权利要求1所述的方法，其中当执行步骤(e)以将所述模压表面键合至所述键合表面时，所述键合表面暴露在基底的表面处。
31.根据权利要求25所述的方法，进一步包括：将微电子元件与所述基底安装并且电连接在一起，从而使得所述微电子元件与所述接线键合中的至少一些电互连。
32.根据权利要求1所述的方法，其中所述接线键合中的至少两个接线键合键合至多个所述键合表面中的单个键合表面。
33.一种微电子封装体，包括：
部件，具有表面以及在所述表面处的多个传导元件；
多个接线键合，具有接合至所述传导元件的第一端部和远离所述第一端部的第二端部，所述接线键合具有在它们的相应第一端部和第二端部之间的长度；
介电加强层，覆在所述传导元件和所述表面上面，并且覆盖所述接线键合中的每一个的所述长度的第一部分；以及
包封层，覆在所述部件的所述表面上方的所述介电加强层上面，并且覆盖所述接线键合中的每一个的所述长度的第二部分，其中所述介电加强层比所述包封层更硬并且不同于所述包封层，其中所述接线键合的第二端部在所述包封层的在所述介电加强层上方的并且远离所述介电加强层的表面处至少部分地未被所述包封层覆盖。
34.根据权利要求33所述的微电子封装体，其中所述部件是基底。
35.根据权利要求33所述的微电子封装体，进一步包括：凸起的材料区域，所述凸起的材料区域不同于所述包封层和所述介电加强层，所述凸起的材料区域(i)在从所述部件的所述表面延伸的方向上、以及与所述部件的所述表面平行的至少一个方向上，至少部分地与所述介电加强层毗接，并且(ii)至少部分地与所述部件的所述表面的如下这样的面积区域毗接，在所述面积区域处所述接线键合的所述第一端分别与所述传导元件接合。
36.根据权利要求33所述的微电子封装体，其中所述介电加强层覆盖所述接线键合的所述长度的至少10％。
37.根据权利要求33所述的微电子封装体，其中所述介电加强层覆盖所述接线键合的所述长度的至少50微米。
38.根据权利要求33所述的微电子封装体，其中所述接线键合中的每一个针脚式键合至所述传导元件中的一个。
39.根据权利要求33所述的微电子封装体，其中所述接线键合在其上具有与所述接线键合的所述第二端部相邻的键合工具痕迹。
40.根据权利要求39所述的微电子封装体，其中所述接线键合与所述接线键合的所述第二端部相邻处在至少一个方向上锥形化。
41.根据权利要求39所述的微电子封装体，其中所述键合工具痕迹是球形区域。
42.根据权利要求33所述的微电子封装体，其中所述接线键合的所述第二端部以相对于由所述包封层的所述表面限定的平面成65°至90°的角度突出离开所述包封层。
CN201480019865.0A 2013-02-01 2014-01-31 具有接线键合过孔的微电子封装体及其制作方法以及用于微电子封装体的加强层 Active CN105074914B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US13/757,673 2013-02-01
US13/757,673 US8940630B2 (en) 2013-02-01 2013-02-01 Method of making wire bond vias and microelectronic package having wire bond vias
US13/757,677 2013-02-01
US13/757,677 US9136254B2 (en) 2013-02-01 2013-02-01 Microelectronic package having wire bond vias and stiffening layer
PCT/US2014/014181 WO2014121090A1 (en) 2013-02-01 2014-01-31 Microelectronic package having wire bond vias, method of making and stiffening layer for same

Publications (2)

Publication Number Publication Date
CN105074914A CN105074914A (zh) 2015-11-18
CN105074914B true CN105074914B (zh) 2018-06-01

Family

ID=50151376

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480019865.0A Active CN105074914B (zh) 2013-02-01 2014-01-31 具有接线键合过孔的微电子封装体及其制作方法以及用于微电子封装体的加强层

Country Status (5)

Country Link
JP (1) JP2016505222A (zh)
KR (1) KR101994954B1 (zh)
CN (1) CN105074914B (zh)
TW (1) TWI570864B (zh)
WO (1) WO2014121090A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9446943B2 (en) 2013-05-31 2016-09-20 Stmicroelectronics S.R.L. Wafer-level packaging of integrated devices, and manufacturing method thereof
US9802813B2 (en) 2014-12-24 2017-10-31 Stmicroelectronics (Malta) Ltd Wafer level package for a MEMS sensor device and corresponding manufacturing process
JP6271463B2 (ja) 2015-03-11 2018-01-31 東芝メモリ株式会社 半導体装置
US10249515B2 (en) 2016-04-01 2019-04-02 Intel Corporation Electronic device package
US10002844B1 (en) * 2016-12-21 2018-06-19 Invensas Bonding Technologies, Inc. Bonded structures
EP3462494B1 (en) * 2017-09-29 2021-03-24 Detection Technology OY Integrated radiation detector device
CN110504172A (zh) * 2018-05-16 2019-11-26 中芯长电半导体（江阴）有限公司 垂直打线结构、堆叠芯片封装结构及方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101026111A (zh) * 2006-01-13 2007-08-29 先进自动器材有限公司 导线键合的方法和装置
CN101971313A (zh) * 2008-01-30 2011-02-09 库力索法工业公司 导线环以及形成导线环的方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5032196B1 (zh) * 1970-11-13 1975-10-18
JPS61102745A (ja) * 1984-10-26 1986-05-21 Toshiba Corp 半導体装置
JP2000058603A (ja) * 1998-08-10 2000-02-25 Fuji Electric Co Ltd 超音波ワイヤボンダ
US6211574B1 (en) * 1999-04-16 2001-04-03 Advanced Semiconductor Engineering Inc. Semiconductor package with wire protection and method therefor
JP4526651B2 (ja) * 1999-08-12 2010-08-18 富士通セミコンダクター株式会社 半導体装置
US6765287B1 (en) 2001-07-27 2004-07-20 Charles W. C. Lin Three-dimensional stacked semiconductor package
US7176506B2 (en) 2001-08-28 2007-02-13 Tessera, Inc. High frequency chip packages with connecting elements
JP3767512B2 (ja) * 2002-04-25 2006-04-19 株式会社デンソー ワイヤボンディング方法
JP3765778B2 (ja) 2002-08-29 2006-04-12 ローム株式会社 ワイヤボンディング用キャピラリ及びこれを用いたワイヤボンディング方法
TWI255022B (en) * 2004-05-31 2006-05-11 Via Tech Inc Circuit carrier and manufacturing process thereof
US7371676B2 (en) * 2005-04-08 2008-05-13 Micron Technology, Inc. Method for fabricating semiconductor components with through wire interconnects
US7307348B2 (en) * 2005-12-07 2007-12-11 Micron Technology, Inc. Semiconductor components having through wire interconnects (TWI)
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US7659612B2 (en) * 2006-04-24 2010-02-09 Micron Technology, Inc. Semiconductor components having encapsulated through wire interconnects (TWI)
US8598717B2 (en) * 2006-12-27 2013-12-03 Spansion Llc Semiconductor device and method for manufacturing the same
CN101617400A (zh) * 2007-01-31 2009-12-30 富士通微电子株式会社 半导体器件及其制造方法
JP4926787B2 (ja) * 2007-03-30 2012-05-09 アオイ電子株式会社 半導体装置の製造方法
JP2009088254A (ja) * 2007-09-28 2009-04-23 Toshiba Corp 電子部品パッケージ及び電子部品パッケージの製造方法
JP5339800B2 (ja) 2008-07-10 2013-11-13 三菱電機株式会社 半導体装置の製造方法
KR101128063B1 (ko) * 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
JP5734236B2 (ja) * 2011-05-17 2015-06-17 株式会社新川 ワイヤボンディング装置及びボンディング方法
US9105483B2 (en) * 2011-10-17 2015-08-11 Invensas Corporation Package-on-package assembly with wire bond vias

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101026111A (zh) * 2006-01-13 2007-08-29 先进自动器材有限公司 导线键合的方法和装置
CN101971313A (zh) * 2008-01-30 2011-02-09 库力索法工业公司 导线环以及形成导线环的方法

Also Published As

Publication number Publication date
TWI570864B (zh) 2017-02-11
WO2014121090A1 (en) 2014-08-07
KR20150113179A (ko) 2015-10-07
JP2016505222A (ja) 2016-02-18
KR101994954B1 (ko) 2019-07-01
CN105074914A (zh) 2015-11-18
TW201448151A (zh) 2014-12-16

Similar Documents

Publication Publication Date Title
CN105074914B (zh) 具有接线键合过孔的微电子封装体及其制作方法以及用于微电子封装体的加强层
US11735563B2 (en) Package-on-package assembly with wire bond vias
US9601454B2 (en) Method of forming a component having wire bonds and a stiffening layer
US8940630B2 (en) Method of making wire bond vias and microelectronic package having wire bond vias
US9691679B2 (en) Method for package-on-package assembly with wire bonds to encapsulation surface
US9685365B2 (en) Method of forming a wire bond having a free end
TWI460845B (zh) 具有區域陣列單元連接器之可堆疊模製微電子封裝
EP2705533A1 (en) Package-on-package assembly with wire bonds to encapsulation surface

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant