JP7521092B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP7521092B2
JP7521092B2 JP2023172797A JP2023172797A JP7521092B2 JP 7521092 B2 JP7521092 B2 JP 7521092B2 JP 2023172797 A JP2023172797 A JP 2023172797A JP 2023172797 A JP2023172797 A JP 2023172797A JP 7521092 B2 JP7521092 B2 JP 7521092B2
Authority
JP
Japan
Prior art keywords
oxide semiconductor
layer
film
transistor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023172797A
Other languages
English (en)
Other versions
JP2023178336A (ja
Inventor
舜平 山崎
純一 肥塚
行徳 島
肇 徳永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2023178336A publication Critical patent/JP2023178336A/ja
Application granted granted Critical
Publication of JP7521092B2 publication Critical patent/JP7521092B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本明細書等で開示する発明は、半導体装置及び半導体装置の作製方法に関する。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、電気光学装置、画像表示装置、半導体回路及び電子機器は全て半導体装置で
ある。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が
注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（単に表示装置とも
表記する）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導
体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半
導体が注目されている。
例えば、酸化物半導体として、酸化亜鉛、又は、Ｉｎ－Ｇａ－Ｚｎ系酸化物半導体を用い
てトランジスタを作製する技術が開示されている（特許文献１及び特許文献２参照）。
また、非特許文献１には、組成の異なる酸化物半導体を積層させた構造を含むトランジス
タが開示されている。
特開２００７－１２３８６１号公報 特開２００７－９６０５５号公報
Ｍａｓａｓｈｉ Ｏｎｏ ｅｔ ａｌ．， "Ｎｏｖｅｌ Ｈｉｇｈ Ｐｅｒｆｏｒｍａｎｃｅ ＩＧＺＯ－ＴＦＴ ｗｉｔｈ Ｈｉｇｈ Ｍｏｂｉｌｉｔｙ ｏｖｅｒ ４０ ｃｍ２／Ｖｓ ａｎｄ Ｈｉｇｈ Ｐｈｏｔｏｓｔａｂｉｌｉｔｙ Ｉｎｃｏｒｐｏｒａｔｅｄ Ｏｘｙｇｅｎ Ｄｉｆｆｕｓｉｏｎ"， ＩＤＷ’１１ Ｌａｔｅ－Ｎｅｗｓ Ｐａｐｅｒ， ｐｐ． １６８９－１６９０
酸化物半導体を用いたトランジスタにおいて、酸化物半導体層と該酸化物半導体層に接す
る層との界面に捕獲準位（界面準位ともよぶ）が存在すると、トランジスタの電気特性（
例えば、しきい値電圧、又は、サブスレッショルド係数（Ｓ値））の変動の原因となる。
例えば、ボトムゲート型のトランジスタにおいて、ソース電極層及びドレイン電極層の構
成元素が酸化物半導体層のバックチャネルに拡散すると、該構成元素が捕獲準位を形成す
ることで、トランジスタの電気特性が変動する。また、酸化物半導体層とゲート絶縁層と
の界面に捕獲準位が存在することで、トランジスタの電気特性の変動を引き起こす場合も
ある。
そこで、本発明の一態様は、酸化物半導体を用いた半導体装置において、電気特性の変動
を抑制し、信頼性の高い半導体装置を提供することを課題の一とする。
本発明の一態様は、酸化物半導体を含有するボトムゲート型のトランジスタにおいて、少
なくとも、ソース電極層及びドレイン電極層と接する第１の酸化物半導体層と、該第１の
酸化物半導体層とゲート絶縁層との間に設けられた第２の酸化物半導体層との積層構造を
有する。上記において、第２の酸化物半導体層をトランジスタの主な電流経路（チャネル
）とし、第１の酸化物半導体層をソース電極層及びドレイン電極層の構成元素の拡散を抑
制するためのバッファ層として用いることで、トランジスタの電気特性の変動を抑制する
ことが可能となる。より具体的には、例えば以下の構成とすることができる。
本発明の一態様は、ゲート電極層と、ゲート電極層上のゲート絶縁層と、ゲート絶縁層を
介してゲート電極層と重畳する酸化物半導体積層と、酸化物半導体積層と電気的に接続す
るソース電極層及びドレイン電極層と、を有し、酸化物半導体積層は、ソース電極層及び
ドレイン電極層と接する第１の酸化物半導体層と、第１の酸化物半導体層とゲート絶縁層
との間に設けられた第２の酸化物半導体層と、を含み、第１の酸化物半導体層は、少なく
ともインジウム及びガリウムを含み、且つ、インジウムの組成は、ガリウムの組成以下で
あり、第２の酸化物半導体層は、少なくともインジウム及びガリウムを含み、且つ、イン
ジウムの組成は、ガリウムの組成よりも大きく、第１の酸化物半導体層は、ソース電極層
及びドレイン電極層の構成元素を不純物として含む半導体装置である。
また、本発明の他の一態様は、ゲート電極層と、ゲート電極層上のゲート絶縁層と、ゲー
ト絶縁層を介してゲート電極層と重畳する酸化物半導体積層と、酸化物半導体積層と電気
的に接続するソース電極層及びドレイン電極層と、を有し、酸化物半導体積層は、ソース
電極層及びドレイン電極層と接する第１の酸化物半導体層と、ゲート絶縁層と接する第３
の酸化物半導体層と、第１の酸化物半導体層と第３の酸化物半導体層の間に設けられた第
２の酸化物半導体層を含み、第１の酸化物半導体層及び第３の酸化物半導体層は、少なく
ともインジウム及びガリウムを含み、且つ、インジウムの組成は、ガリウムの組成以下で
あり、第２の酸化物半導体層は、少なくともインジウム及びガリウムを含み、且つ、イン
ジウムの組成は、ガリウムの組成よりも大きく、第１の酸化物半導体層は、ソース電極層
及びドレイン電極層の構成元素を不純物として含む半導体装置である。
また、本発明の他の一態様は、ゲート電極層と、ゲート電極層上のゲート絶縁層と、ゲー
ト絶縁層を介してゲート電極層と重畳する酸化物半導体積層と、酸化物半導体積層と電気
的に接続するソース電極層及びドレイン電極層と、を有し、酸化物半導体積層は、ソース
電極層及びドレイン電極層と接する第１の酸化物半導体層と、ゲート絶縁層と接する第３
の酸化物半導体層と、第１の酸化物半導体層と第３の酸化物半導体層の間に設けられた第
２の酸化物半導体層を含み、第１の酸化物半導体層及び第３の酸化物半導体層は、少なく
ともインジウム及びガリウムを含み、且つ、インジウムの組成は、ガリウムの組成以下で
あり、第２の酸化物半導体層は、少なくともインジウム及びガリウムを含み、且つ、イン
ジウムの組成は、ガリウムの組成よりも大きく、第１の酸化物半導体層は、ソース電極層
及びドレイン電極層の構成元素を不純物として含み、第３の酸化物半導体層は、ゲート絶
縁層の構成元素を不純物として含む半導体装置である。
上記の半導体装置のいずれか一において、ソース電極層及びドレイン電極層は、銅を含む
ことが好ましい。
また、上記の半導体装置のいずれか一において、ゲート絶縁層は、窒化シリコン膜を含ん
でいてもよい。
本発明の一態様に係る構成の効果は、以下のように説明することができる。但し、以下は
あくまでも一考察に過ぎないことを付記する。
本発明の一態様のトランジスタは、ソース電極層及びドレイン電極層と接する第１の酸化
物半導体層と、トランジスタの主な電流経路（チャネル）となる第２の酸化物半導体層と
を含んで構成される。ここで、第１の酸化物半導体層は、ソース電極層及びドレイン電極
層の構成元素がチャネルまで拡散することを抑制するためのバッファ層として機能する。
第１の酸化物半導体層を設けることで、第１の酸化物半導体層と第２の酸化物半導体層と
の界面、及び、第２の酸化物半導体層中への該構成元素の拡散を抑制することができる。
また、第１の酸化物半導体層に適用する金属酸化物のエネルギーギャップ（バンドギャッ
プ）を第２の酸化物半導体層に適用する金属酸化物のエネルギーギャップよりも大きくす
ることで、第２の酸化物半導体層と第１の酸化物半導体層との間に伝導帯バンドオフセッ
トを形成しうるため好ましい。酸化物半導体積層において伝導帯バンドオフセットが存在
すると、キャリアが第１の酸化物半導体層界面及び第１の酸化物半導体層中を移動せずに
、第２の酸化物半導体層を流れるため、バックチャネル側に金属元素の拡散に起因する捕
獲準位が存在する場合であっても、該捕獲準位の影響を受けにくい。よって、トランジス
タの電気特性を安定化させることができる。
また、本発明の一態様のトランジスタは、上述の第１の酸化物半導体層及び第２の酸化物
半導体層に加えて、第２の酸化物半導体層とゲート絶縁層との間に設けられ、ゲート絶縁
層に接する第３の酸化物半導体層を含んで構成されることがより好ましい。第３の酸化物
半導体層は、第２の酸化物半導体層の構成元素から選択される一又は複数の金属元素を含
んで構成され、第２の酸化物半導体層と同質性を有する。よって、第３の酸化物半導体層
を設けることで、チャネルとして機能する第２の酸化物半導体層のゲート絶縁層側界面を
安定化させることができる。すなわち、第３の酸化物半導体層は、該界面の劣化を防止す
るためのバッファ層として機能する。特に、チャネルのゲート絶縁層側界面でのキャリア
の捕獲を抑制することで、トランジスタの光劣化（例えば、光負バイアス劣化）を低減す
ることができ、信頼性の高いトランジスタを得ることができる。
また、第１の酸化物半導体層と同様に、第３の酸化物半導体層に適用する金属酸化物のエ
ネルギーギャップを第２の酸化物半導体層に適用する金属酸化物のエネルギーギャップよ
りも大きくすることで、第３の酸化物半導体層と第２の酸化物半導体層との間に伝導帯バ
ンドオフセットを形成しうるため好ましい。通常のＭＩＳＦＥＴにおいてもゲート絶縁層
と半導体との界面には、捕獲準位等が発生し、ＦＥＴの電気特性を劣化させるが、第３の
酸化物半導体層を設けることで、キャリアがゲート絶縁層から離れた領域を流れる構造（
いわゆる埋め込みチャネル）となるため、上記界面の影響を低減することができる。
第１の酸化物半導体、第２の酸化物半導体、及び第３の酸化物半導体として、同一の構成
元素によって構成され、組成の異なる金属酸化物を適用する場合、例えば、第１の酸化物
半導体、第２の酸化物半導体、及び第３の酸化物半導体として、少なくともインジウム及
びガリウムを含有する金属酸化物を用いることができる。ここで、他の金属元素に対する
インジウムの組成の割合が大きいほど、電界効果移動度の高い金属酸化物となり、他の金
属元素に対するガリウムの割合が大きいほど、エネルギーギャップの大きい金属酸化物と
なる。従って、チャネル形成領域となる、第２の酸化物半導体としては、インジウムの組
成がガリウムの組成よりも大きい金属酸化物を用いることが好ましく、バッファ層として
機能する第１の酸化物半導体及び第３の酸化物半導体としては、インジウムの組成がガリ
ウムの組成以下である金属酸化物を用いることが好ましい。
本発明の一態様により、酸化物半導体を含むトランジスタにおいて、電気特性の変動を抑
制することができ、信頼性の高い半導体装置を提供することが可能となる。
半導体装置の一態様を示す平面図及び断面図。 半導体装置の一態様を示す平面図、断面図及びバンド図。 半導体装置の作製方法の一例を示す図。 半導体装置の一態様を説明する図。 半導体装置の一態様を説明する図。 半導体装置の一態様を説明する図。 半導体装置の一態様を説明する図。 電子機器を示す図。 電子機器を示す図。 半導体装置の一態様を示す断面図。 半導体装置の一態様を説明する図。 実施例のＳＩＭＳの測定結果を示す図。 半導体装置の一態様を説明する図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。但し、本発明は以
下の説明に限定されず、その形態及び詳細を様々に変更し得ることは、当業者であれば容
易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈され
るものではない。
なお、以下に説明する本発明の構成において、同一部分又は同様の機能を有する部分には
同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様
の機能を有する部分を指す場合には、ハッチパターンを同じくし、特に符号を付さない場
合がある。
なお、本明細書で説明する各図において、各構成の大きさ、膜の厚さ、又は領域は、明瞭
化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
なお、本明細書等において、第１、第２等として付される序数詞は、便宜上用いるもので
あり、工程順又は積層順を示すものではない。また、本明細書等において発明を特定する
ための事項として固有の名称を示すものではない。
また、本明細書において、「平行」とは、二つの直線が－１０°以上１０°以下の角度で
配置されている状態をいう。従って、－５°以上５°以下の場合も含まれる。また、「垂
直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従
って、８５°以上９５°以下の場合も含まれる。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す
。
（実施の形態１）
本実施の形態では、半導体装置及び半導体装置の作製方法の一形態を、図１乃至図３を用
いて説明する。本実施の形態では、半導体装置の一例として、酸化物半導体層を有するボ
トムゲート型のトランジスタを示す。
図１（Ａ）乃至図１（Ｃ）にトランジスタ３００の構成例を示す。図１（Ａ）は、トラン
ジスタ３００の平面図であり、図１（Ｂ）は、図１（Ａ）中の鎖線Ｘ１－Ｙ１における断
面図であり、図１（Ｃ）は、図１（Ａ）中の鎖線Ｖ１－Ｗ１における断面図である。
トランジスタ３００は、絶縁表面を有する基板４００上に設けられたゲート電極層４０２
と、ゲート電極層４０２上のゲート絶縁層４０４と、ゲート絶縁層４０４上に接し、ゲー
ト電極層４０２と重畳する酸化物半導体積層４０８と、酸化物半導体積層４０８と電気的
に接続するソース電極層４１０ａ及びドレイン電極層４１０ｂと、を含む。なお、ソース
電極層４１０ａ及びドレイン電極層４１０ｂを覆い、酸化物半導体積層４０８と接する絶
縁層４１２をトランジスタ３００の構成要素に含めてもよい。
トランジスタ３００において、酸化物半導体積層４０８はソース電極層４１０ａ及びドレ
イン電極層４１０ｂと接する酸化物半導体層４０８ａと、酸化物半導体層４０８ｂとゲー
ト絶縁層４０４との間に設けられた酸化物半導体層４０８ｂと、を含んで構成される。
酸化物半導体積層４０８において、酸化物半導体層４０８ｂは、トランジスタ３００のチ
ャネルを形成する領域である。また、酸化物半導体層４０８ｂのバックチャネル側に設け
られた酸化物半導体層４０８ａは、ソース電極層４１０ａ及びドレイン電極層４１０ｂの
構成元素が酸化物半導体層４０８ｂへと拡散することを防止するバッファ層として機能す
る。すなわち、酸化物半導体層４０８ａは、ソース電極層４１０ａ及びドレイン電極層４
１０ｂの構成元素を不純物として含む。該バッファ層を設けることで、トランジスタ３０
０のチャネルにおいて捕獲準位が形成されることを抑制することができるため、捕獲準位
に起因するＳ値の増大を抑制することができる。よって、トランジスタの電気特性のばら
つき、又は経時劣化を抑制して、信頼性の高い半導体装置を提供することが可能となる。
酸化物半導体層４０８ａ及び酸化物半導体層４０８ｂは、構成元素の異なる酸化物半導体
を用いてもよいし、構成元素を同一とし、両者の組成を異ならせてもよい。但し、トラン
ジスタ３００のチャネルとして機能する酸化物半導体層４０８ｂとしては、電界効果移動
度の高い酸化物半導体を適用することが好ましい。
例えば、酸化物半導体層４０８ａ及び酸化物半導体層４０８ｂの構成元素を同一とし、少
なくともインジウム及びガリウムを含有する酸化物半導体を用いる場合、酸化物半導体層
４０８ｂとしてインジウムの組成がガリウムの組成よりも大きい酸化物半導体を用いるこ
とが好ましく、酸化物半導体層４０８ａとしては、インジウムの組成がガリウムの組成以
下である酸化物半導体を用いることが好ましい。
酸化物半導体では、主として重金属のｓ軌道がキャリア伝導に寄与しており、インジウム
の含有率を多くすることによりｓ軌道のオーバーラップが多くなる傾向がある。よって、
酸化物半導体層４０８ｂにおいて、インジウムの組成をガリウムの組成よりも大きくする
ことで、インジウムの組成がガリウムの組成以下である酸化物と比較して高い電界効果移
動度を備えることが可能となる。
また、他の金属元素に対するガリウムの割合が大きいほど、エネルギーギャップの大きい
金属酸化物となるため、インジウムの組成をガリウムの組成以下とすることで、酸化物半
導体層４０８ａは酸化物半導体層４０８ｂよりも大きなエネルギーギャップを有する。よ
って、酸化物半導体層４０８ｂと酸化物半導体層４０８ａとの間に伝導帯バンドオフセッ
トを形成しうるため好ましい。また、ガリウムはインジウムと比較して酸素欠損の形成エ
ネルギーが大きく酸素欠損が生じにくいため、インジウムの組成がガリウムの組成以下で
ある金属酸化物はインジウムの組成がガリウムの組成より大きい金属酸化物と比較して安
定した特性を備える。よって、トランジスタ３００のバックチャネル側をより安定化する
ことが可能となる。
例えば、酸化物半導体層４０８ａ及び酸化物半導体層４０８ｂとして、Ｉｎ－Ｇａ－Ｚｎ
系酸化物半導体を用いる場合、酸化物半導体層４０８ａには、Ｉｎ：Ｇａ：Ｚｎ＝１：１
：１（＝１／３：１／３：１／３）、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２（＝１／６：３／６
：２／６）、Ｉｎ：Ｇａ：Ｚｎ＝２：４：３（＝２／９：４／９：３／９）、あるいはＩ
ｎ：Ｇａ：Ｚｎ＝１：５：３（＝１／９：５／９：３／９）の組成（原子数比）のＩｎ－
Ｇａ－Ｚｎ系酸化物やその組成の近傍の金属酸化物を用いることができる。酸化物半導体
層４０８ｂには、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２（＝３／６：１／６：２／６）、Ｉｎ：
Ｇａ：Ｚｎ＝４：２：３（＝４／９：２／９：３／９）、Ｉｎ：Ｇａ：Ｚｎ＝５：１：３
（＝５／９：１／９：３／９）、Ｉｎ：Ｇａ：Ｚｎ＝５：３：４（＝５／１２：３／１２
：４／１２）、Ｉｎ：Ｇａ：Ｚｎ＝６：２：４（＝６／１２：２／１２：４／１２）、あ
るいはＩｎ：Ｇａ：Ｚｎ＝７：１：３（＝７／１１：１／１１：３／１１）の組成（原子
数比）のＩｎ－Ｇａ－Ｚｎ系酸化物やその組成の近傍の金属酸化物を用いることができる
。
なお、例えば、Ｉｎ、Ｇａ、Ｚｎの組成がＩｎ：Ｇａ：Ｚｎ＝ａ：ｂ：ｃ（ａ＋ｂ＋ｃ＝
１）である酸化物の組成が、組成がＩｎ：Ｇａ：Ｚｎ＝Ａ：Ｂ：Ｃ（Ａ＋Ｂ＋Ｃ＝１）の
酸化物の組成の近傍であるとは、ａ、ｂ、ｃが、（ａ－Ａ）２＋（ｂ－Ｂ）２＋（ｃ－Ｃ
）２≦ｒ２を満たすことをいう。ｒとしては、例えば、０．０５とすればよい。
なお、酸化物半導体積層４０８に適用する金属酸化物としては、これらに限られず、必要
とする電気的特性（電界効果移動度、しきい値、ばらつき等）に応じて適切な組成のもの
を用いればよい。また、必要とする電気的特性を得るために、キャリア濃度や不純物濃度
、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが
好ましい。例えば、ガリウムに代えて他の金属元素を含有してもよい。または、亜鉛を含
まない金属酸化物を用いることも可能である。但し、適用する金属酸化物中に組成として
亜鉛を含む場合、形成される酸化物半導体層を比較的容易に後述するＣＡＡＣ－ＯＳ（Ｃ
Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄ
ｕｃｔｏｒ）膜とすることができるため好ましい。
なお、酸化物半導体層は、スパッタリング法によって形成することができ、スパッタリン
グターゲットにインジウムを含有すると成膜時のパーティクルの発生を低減することがで
きる。よって、インジウムを含む酸化物半導体層４０８ａ及びインジウムを含む酸化物半
導体層４０８ｂとすることがより好ましい。
以下では、酸化物半導体層の構造について説明する。
酸化物半導体層は、単結晶酸化物半導体層と非単結晶酸化物半導体層とに大別される。非
単結晶酸化物半導体層とは、非晶質酸化物半導体層、微結晶酸化物半導体層、多結晶酸化
物半導体層、ＣＡＡＣ－ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ
Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜などをいう。
非晶質酸化物半導体層は、膜中における原子配列が不規則であり、結晶成分を有さない酸
化物半導体層である。微小領域においても結晶部を有さず、膜全体が完全な非晶質構造の
酸化物半導体層が典型である。
微結晶酸化物半導体層は、例えば、１ｎｍ以上１０ｎｍ未満の大きさの微結晶（ナノ結晶
ともいう。）を含む。従って、微結晶酸化物半導体層は、非晶質酸化物半導体層よりも原
子配列の規則性が高い。そのため、微結晶酸化物半導体層は、非晶質酸化物半導体層より
も欠陥準位密度が低いという特徴がある。
ＣＡＡＣ－ＯＳ膜は、複数の結晶部を有する酸化物半導体層の一つであり、ほとんどの結
晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。従って、ＣＡＡＣ－Ｏ
Ｓ膜に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体内
に収まる大きさの場合も含まれる。ＣＡＡＣ－ＯＳ膜は、微結晶酸化物半導体層よりも欠
陥準位密度が低いという特徴がある。以下、ＣＡＡＣ－ＯＳ膜について詳細な説明を行う
。
ＣＡＡＣ－ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔ
ｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、結晶部同士の明確な境界、即ち結
晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡ
ＡＣ－ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
ＣＡＡＣ－ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察
）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子
の各層は、ＣＡＡＣ－ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸
を反映した形状であり、ＣＡＡＣ－ＯＳ膜の被形成面または上面と平行に配列する。
一方、ＣＡＡＣ－ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥ
Ｍ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列しているこ
とを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られな
い。
断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ－ＯＳ膜の結晶部は配向性を有して
いることがわかる。
ＣＡＡＣ－ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ－Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装
置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ－ＯＳ膜
のｏｕｔ－ｏｆ－ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが
現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属される
ことから、ＣＡＡＣ－ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概
略垂直な方向を向いていることが確認できる。
一方、ＣＡＡＣ－ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ－ｐｌ
ａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは
、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ４の単結晶酸化
物半導体層であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）と
して試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に
帰属されるピークが６本観察される。これに対し、ＣＡＡＣ－ＯＳ膜の場合は、２θを５
６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
以上のことから、ＣＡＡＣ－ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は不
規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行
な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に配
列した金属原子の各層は、結晶のａｂ面に平行な面である。
なお、結晶部は、ＣＡＡＣ－ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行
った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ－ＯＳ膜の被形成面また
は上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ－ＯＳ膜の形
状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ－ＯＳ膜の被形成面
または上面の法線ベクトルと平行にならないこともある。
また、ＣＡＡＣ－ＯＳ膜中の結晶化度が均一でなくてもよい。例えば、ＣＡＡＣ－ＯＳ膜
の結晶部が、ＣＡＡＣ－ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上面
近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、ＣＡＡ
Ｃ－ＯＳ膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部分
的に結晶化度の異なる領域が形成されることもある。
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ－ＯＳ膜のｏｕｔ－ｏｆ－ｐｌａｎｅ法
による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れ
る場合がある。２θが３６°近傍のピークは、ＣＡＡＣ－ＯＳ膜中の一部に、ｃ軸配向性
を有さない結晶が含まれることを示している。ＣＡＡＣ－ＯＳ膜は、２θが３１°近傍に
ピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
ＣＡＡＣ－ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動
が小さい。よって、当該トランジスタは、信頼性が高い。
なお、酸化物半導体層は、例えば、非晶質酸化物半導体層、微結晶酸化物半導体層、ＣＡ
ＡＣ－ＯＳ膜のうち、二種以上を有する積層膜であってもよい。
ＣＡＡＣ－ＯＳ膜は、例えば、多結晶である金属酸化物ターゲットを用い、スパッタリン
グ法によって成膜する。当該スパッタリング用ターゲットにイオンが衝突すると、スパッ
タリング用ターゲットに含まれる結晶領域がａ－ｂ面から劈開し、ａ－ｂ面に平行な面を
有する平板状またはペレット状のスパッタリング粒子として剥離することがある。この場
合、当該平板状のスパッタリング粒子が、結晶状態を維持したまま基板に到達することで
、ＣＡＡＣ－ＯＳ膜を成膜することができる。
また、ＣＡＡＣ－ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制でき
る。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素および窒素など）を
低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が
－８０℃以下、好ましくは－１００℃以下である成膜ガスを用いる。
また、成膜時の基板加熱温度を高めることで、基板付着後にスパッタリング粒子のマイグ
レーションが起こる。具体的には、基板加熱温度を１００℃以上７４０℃以下、好ましく
は２００℃以上５００℃以下として成膜する。成膜時の基板加熱温度を高めることで、平
板状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり、
スパッタリング粒子の平らな面が基板に付着する。
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージ
を軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体
積％とする。
スパッタリング用金属酸化物ターゲットの一例として、Ｉｎ－Ｇａ－Ｚｎ－Ｏ化合物ター
ゲットについて以下に示す。
ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末を所定の比率で混合し、加圧処理後、１
０００℃以上１５００℃以下の温度で加熱処理をすることで多結晶であるＩｎ－Ｇａ－Ｚ
ｎ－Ｏ化合物ターゲットとする。なお、Ｘ、ＹおよびＺは任意の正数である。ここで、所
定のｍｏｌ数比は、例えば、ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末が、２：２
：１、８：４：３、３：１：１、１：１：１、４：２：３または３：１：２である。なお
、粉末の種類、およびその混合するｍｏｌ数比は、作製するスパッタリング用ターゲット
によって適宜変更すればよい。
なお、酸化物半導体層４０８ａと酸化物半導体層４０８ｂとは、異なる結晶性を有してい
てもよい。但し、トランジスタ３００のチャネルとして機能する酸化物半導体層４０８ｂ
には、ＣＡＡＣ－ＯＳ膜を適用することが好ましい。また、酸化物半導体層４０８ｂがＣ
ＡＡＣ－ＯＳ膜である場合、酸化物半導体層４０８ｂ上に接して設けられる酸化物半導体
層４０８ａに、プリカーサの整列が起き、所謂秩序性を持たせることで、酸化物半導体層
４０８ａをＣＡＡＣ－ＯＳ膜とすることができる場合がある。バックチャネル側に設けら
れる酸化物半導体層４０８ａは非晶質酸化物半導体であると、ソース電極層４１０ａ及び
ドレイン電極層４１０ｂ形成時のエッチング処理により酸素欠損が生じ、ｎ型化されやす
い。よって、酸化物半導体層４０８ａに結晶性を有する酸化物半導体を適用することは好
ましい。
なお、本実施の形態において、酸化物半導体層４０８ａと酸化物半導体層４０８ｂとは同
一の構成元素によって形成された酸化物半導体積層とする。このとき、材料や成膜条件に
よっては、各酸化物半導体層同士の界面が不明確になる場合もある。よって、図１におい
ては、酸化物半導体層４０８ａと酸化物半導体層４０８ｂの界面を模式的に点線で図示し
ている。これは以降の各図面においても同様である。
図２（Ａ）乃至図２（Ｃ）にトランジスタ３１０の構成例を示す。図２（Ａ）は、トラン
ジスタ３１０の平面図であり、図２（Ｂ）は、図２（Ａ）中の鎖線Ｘ２－Ｙ２における断
面図であり、図２（Ｃ）は、図２（Ａ）中の鎖線Ｖ２－Ｗ２における断面図である。図２
（Ａ）乃至図２（Ｃ）に示すトランジスタ３１０は、図１のトランジスタ３００と同様に
、絶縁表面を有する基板４００上に設けられたゲート電極層４０２と、ゲート電極層４０
２上のゲート絶縁層４０４と、ゲート絶縁層４０４と接し、ゲート電極層４０２と重畳す
る酸化物半導体積層４０８と、酸化物半導体積層４０８と電気的に接続するソース電極層
４１０ａ及びドレイン電極層４１０ｂと、を含む。また、ソース電極層４１０ａ及びドレ
イン電極層４１０ｂを覆い、酸化物半導体積層４０８と接する絶縁層４１２をトランジス
タ３１０の構成要素としてもよい。
トランジスタ３１０は、酸化物半導体層４０８ｂとゲート絶縁層４０４との間に、酸化物
半導体層４０８ｃを有する点において、トランジスタ３００と相違する。すなわち、トラ
ンジスタ３１０では、酸化物半導体積層４０８が、酸化物半導体層４０８ａ、酸化物半導
体層４０８ｂ及び酸化物半導体層４０８ｃの積層構造を含んで構成される。
なお、トランジスタ３１０において、酸化物半導体層４０８ｃ以外の構成は、トランジス
タ３００と同様であり、トランジスタ３００についての説明を参酌することができる。
トランジスタ３１０において、チャネルが形成される酸化物半導体層４０８ｂと、ゲート
絶縁層４０４との間に酸化物半導体層４０８ｃを設けることで、キャリアがゲート絶縁層
４０４から離れた領域を流れる構造（いわゆる埋め込みチャネル）となる。よって、ゲー
ト絶縁層４０４とチャネルとの界面を安定化することができ、該界面に捕獲準位が形成さ
れることを抑制することができる。これにより、トランジスタの劣化、特に光負バイアス
劣化等の光劣化を防止し、信頼性の高いトランジスタとすることができる。
インジウムとガリウムを含有する金属酸化物において、他の金属元素に対するガリウムの
組成の割合が大きい程、エネルギーギャップは大きくなる。また、酸化物半導体層４０８
ｃと酸化物半導体層４０８ｂのバンドギャップの差によって、伝導帯バンドオフセットが
形成される。従って、酸化物半導体層４０８ｃとしてインジウムの組成がガリウムの組成
以下である金属酸化物を用いると、酸化物半導体層４０８ｂに効果的にチャネルを形成す
ることができるため好ましい。
酸化物半導体層４０８ｃとして、Ｉｎ－Ｇａ－Ｚｎ系酸化物半導体を用いる場合、Ｉｎ：
Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２
（＝１／６：３／６：２／６）、Ｉｎ：Ｇａ：Ｚｎ＝２：４：３（＝２／９：４／９：３
／９）、あるいはＩｎ：Ｇａ：Ｚｎ＝１：５：３（＝１／９：５／９：３／９）の組成（
原子数比）のＩｎ－Ｇａ－Ｚｎ系酸化物やその組成の近傍の酸化物を用いることができる
。なお、酸化物半導体層４０８ａと酸化物半導体層４０８ｃは、ともにインジウムの組成
がガリウムの組成以下である金属酸化物を用いることが好ましい。ここで、酸化物半導体
層４０８ａの組成と、酸化物半導体層４０８ｃの組成とは、同一であっても異なっていて
もよい。
また、一般的に、酸化物半導体層は、スパッタリング法を用いて成膜されることが多い。
一方で、酸化物半導体層のスパッタリングの際にイオン化された希ガス元素（例えば、ア
ルゴン）や、スパッタリングターゲット表面からはじき飛ばされた粒子が、ゲート絶縁層
などの酸化物半導体層の被形成面となる膜の粒子をはじき飛ばしてしまうことがある。こ
のようにして被形成面となる膜からはじき飛ばされた粒子は、酸化物半導体層に不純物元
素として取り込まれてしまい、特に酸化物半導体層の被形成面近傍には、不純物元素が高
い濃度で取り込まれる恐れがある。又、不純物元素が酸化物半導体層の被形成面近傍に残
存すると、当該酸化物半導体層が高抵抗化してしまい、トランジスタの電気特性の低下の
要因となる。
しかしながら、図２（Ａ）乃至図２（Ｃ）に示すトランジスタ３１０においては、チャネ
ルが形成される酸化物半導体層４０８ｂと、ゲート絶縁層４０４との間に酸化物半導体層
４０８ｃを有することで、ゲート絶縁層４０４の構成元素がチャネルまで拡散することを
抑制することができる。すなわち、酸化物半導体層４０８ｃは、ゲート絶縁層４０４の構
成元素（例えば、シリコン）を不純物として含む場合がある。酸化物半導体層４０８ｃを
含むことで、トランジスタ３１０の電気特性をより安定化することができ、信頼性の高い
半導体装置を提供することができる。
また、図２（Ｄ）は、図２（Ｂ）における膜厚方向（Ｄ－Ｄ’間）のエネルギーバンド図
である。本実施の形態では、酸化物半導体層４０８ａ乃至酸化物半導体層４０８ｃを、Ｉ
ｎ－Ｇａ－Ｚｎ系酸化物半導体を用いて形成するものとする。また、酸化物半導体層４０
８ａ及び酸化物半導体層４０８ｃには、インジウムの組成が、ガリウムの組成以下である
金属酸化物を適用し、酸化物半導体層４０８ｂには、インジウムの組成が、ガリウムの組
成よりも大きい金属酸化物を適用する。これによって本実施の形態で示す酸化物半導体積
層４０８は、図２（Ｄ）に示すエネルギーバンド図のように、所謂埋め込みチャネルを構
成することが可能となる。
以下に、図３を用いてトランジスタ３１０の作製方法の一例を示す。
まず、絶縁表面を有する基板４００上に、ゲート電極層４０２（これと同じ層で形成され
る配線を含む）を形成する。
絶縁表面を有する基板４００に使用することができる基板に大きな制約はないが、少なく
とも後の熱処理に耐えられる程度の耐熱性を有することが必要となる。例えば、バリウム
ホウケイ酸ガラスやアルミノホウケイ酸ガラス等のガラス基板、セラミック基板、石英基
板、サファイヤ基板などを用いることができる。また、シリコンや炭化シリコン等の単結
晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ
基板等を適用することができ、これらの基板に半導体素子が設けられたものを基板４００
として用いてもよい。また、基板４００上に下地絶縁層を形成してもよい。
ゲート電極層４０２の材料は、モリブデン、チタン、タンタル、タングステン、アルミニ
ウム、銅、クロム、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金
材料を用いて形成することができる。また、ゲート電極層４０２としてリン等の不純物元
素をドーピングした多結晶シリコン膜に代表される半導体膜、ニッケルシリサイド等のシ
リサイド膜を用いてもよい。ゲート電極層４０２は単層構造としてもよいし、積層構造と
してもよい。ゲート電極層４０２はテーパ形状としてもよく、例えばテーパ角を１５°以
上７０°以下とすればよい。ここで、テーパ角とは、テーパ形状を有する層の側面と、当
該層の底面との間の角度を指す。
また、ゲート電極層４０２の材料は、酸化インジウム酸化スズ、酸化タングステンを含む
インジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むイ
ンジウム酸化物、酸化チタンを含むインジウムスズ酸化物、酸化インジウム酸化亜鉛、酸
化ケイ素を添加したインジウムスズ酸化物等の導電性材料を適用することもできる。
または、ゲート電極層４０２の材料として、窒素を含むＩｎ－Ｇａ－Ｚｎ系酸化物、窒素
を含むＩｎ－Ｓｎ系酸化物、窒素を含むＩｎ－Ｇａ系酸化物、窒素を含むＩｎ－Ｚｎ系酸
化物、窒素を含むＳｎ系酸化物、窒素を含むＩｎ系酸化物、金属窒化物膜（窒化インジウ
ム膜、窒化亜鉛膜、窒化タンタル膜、窒化タングステン膜など）を用いてもよい。これら
の材料は、５電子ボルト以上の仕事関数を有するため、これらの材料を用いてゲート電極
層４０２を形成することでトランジスタのしきい値電圧をプラスにすることができ、ノー
マリオフのスイッチングトランジスタを実現できる。
次いで、ゲート電極層４０２を覆うようにゲート電極層４０２上にゲート絶縁層４０４を
形成する（図３（Ａ）参照）。ゲート絶縁層４０４としては、プラズマＣＶＤ法、スパッ
タリング法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化
シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコ
ニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸
化セリウム膜および酸化ネオジム膜を一種以上含む絶縁膜を、単層で、または積層で用い
る。
なお、ゲート絶縁層４０４において、後に形成される酸化物半導体積層４０８と接する領
域は、酸化物絶縁層であることが好ましく、酸素過剰領域を有することがより好ましい。
ゲート絶縁層４０４に酸素過剰領域を設けるには、例えば、酸素雰囲気下にてゲート絶縁
層４０４を形成すればよい。又は、成膜後のゲート絶縁層４０４に酸素を導入して、酸素
過剰領域を形成してもよい。酸素の導入方法としては、イオン注入法、イオンドーピング
法、プラズマイマージョンイオン注入法、プラズマ処理等を用いることができる。
次いで、ゲート絶縁層４０４上に、酸化物半導体層４０８ｃとなる酸化物半導体膜、酸化
物半導体層４０８ｂとなる酸化物半導体膜、及び酸化物半導体層４０８ａとなる酸化物半
導体膜を順に成膜し、フォトリソグラフィ法を用いたエッチング処理によって島状に加工
して、酸化物半導体積層４０８を形成する（図３（Ｂ）参照）。
酸化物半導体層４０８ｃ、酸化物半導体層４０８ｂ及び酸化物半導体層４０８ａはそれぞ
れ、非晶質酸化物半導体であってもよいし、結晶性酸化物半導体であってもよい。但し、
トランジスタ３１０のチャネルとして機能する酸化物半導体層４０８ｂは結晶性酸化物半
導体とすることが好ましい。なお、非晶質酸化物半導体に熱処理を加えることで、結晶性
酸化物半導体としてもよい。非晶質酸化物半導体を結晶化させる熱処理の温度は、２５０
℃以上７００℃以下、好ましくは４００℃以上、より好ましくは５００℃以上、さらに好
ましくは５５０℃以上とする。当該熱処理は、作製工程における他の熱処理と兼ねること
も可能である。
各酸化物半導体膜の成膜方法は、スパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅ
ａｍ Ｅｐｉｔａｘｙ）法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ Ｌ
ａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を適宜用いることができる。
酸化物半導体膜を成膜する際、できる限り膜中に含まれる水素濃度を低減させることが好
ましい。水素濃度を低減させるには、例えば、スパッタリング法を用いて成膜を行う場合
には、スパッタリング装置の成膜室内に供給する雰囲気ガスとして、水素、水、水酸基又
は水素化物などの不純物が除去された高純度の希ガス（代表的にはアルゴン）、酸素、及
び希ガスと酸素との混合ガスを適宜用いる。
また、成膜室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し
て成膜を行うことで、成膜された酸化物半導体膜の水素濃度を低減させることができる。
成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ
、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、ターボ
分子ポンプにコールドトラップを加えたものであってもよい。クライオポンプは、例えば
、水素分子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化
合物も）等の排気能力が高いため、クライオポンプを用いて排気した成膜室で成膜した膜
中に含まれる不純物の濃度を低減できる。
なお、ゲート絶縁層４０４及び酸化物半導体膜は、大気開放せずに連続的に成膜すること
が好ましい。ゲート絶縁層４０４及び酸化物半導体膜の成膜を大気開放せずに連続的に行
うことで、酸化物半導体膜表面への水素又は水素化合物の付着（例えば、吸着水など）を
防止することができるため、不純物の混入を抑制することができる。
また、酸化物半導体膜をスパッタリング法で成膜する場合、成膜に用いる金属酸化物ター
ゲットの相対密度（充填率）は９０％以上１００％以下、好ましくは９５％以上９９．９
％以下とする。相対密度の高い金属酸化物ターゲットを用いることにより、成膜される膜
を緻密な膜とすることができる。
なお、基板４００を高温に保持した状態で酸化物半導体膜を形成することも、酸化物半導
体膜中に含まれうる不純物濃度を低減するのに有効である。基板４００を加熱する温度と
しては、１５０℃以上４５０℃以下とすればよく、好ましくは基板温度が２００℃以上３
５０℃以下とすればよい。また、成膜時に基板を高温で加熱することで、結晶性酸化物半
導体膜を形成することができる。
酸化物半導体層（例えば、酸化物半導体層４０８ｂ）としてＣＡＡＣ－ＯＳ膜を適用する
場合、該ＣＡＡＣ－ＯＳ膜を得る方法としては、例えば、成膜温度を２００℃以上４５０
℃以下として酸化物半導体膜の成膜を行い、表面に概略垂直にｃ軸配向させる方法がある
。または、酸化物半導体膜を薄い膜厚で成膜した後、２００℃以上７００℃以下の熱処理
を行い、表面に概略垂直にｃ軸配向させてもよい。または、一層目として薄い膜厚で成膜
した後、２００℃以上７００℃以下の熱処理を行い、二層目の成膜を行い、表面に概略垂
直にｃ軸配向させてもよい。
酸化物半導体層４０８ａ乃至酸化物半導体層４０８ｃに用いる酸化物半導体としては、少
なくともインジウム（Ｉｎ）を含む。特に、インジウムと亜鉛（Ｚｎ）を含むことが好ま
しい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすための
スタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。
また、上述のように、捕獲準位の影響を低減するためのバッファ層として機能する酸化物
半導体層４０８ａ及び酸化物半導体層４０８ｃとしては、インジウムの組成がガリウムの
組成以下である金属酸化物を用いることが好ましく、チャネル形成領域となる酸化物半導
体層４０８ｂとしては、インジウムの組成がガリウムの組成よりも大きい金属酸化物を用
いることが好ましい。
なお、スタビライザーとして、ガリウム（Ｇａ）に代えて、又はガリウム（Ｇａ）に加え
て、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、ジルコニウム（Ｚｒ）
のいずれか一種または複数種を有していてもよい。また、他のスタビライザーとして、ラ
ンタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオ
ジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テ
ルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）
、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種また
は複数種を有してもよい。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化
物であるＩｎ－Ｚｎ系酸化物、Ｉｎ－Ｍｇ系酸化物、Ｉｎ－Ｇａ系酸化物、三元系金属の
酸化物であるＩｎ－Ｇａ－Ｚｎ系酸化物、Ｉｎ－Ａｌ－Ｚｎ系酸化物、Ｉｎ－Ｓｎ－Ｚｎ
系酸化物、Ｉｎ－Ｈｆ－Ｚｎ系酸化物、Ｉｎ－Ｌａ－Ｚｎ系酸化物、Ｉｎ－Ｃｅ－Ｚｎ系
酸化物、Ｉｎ－Ｐｒ－Ｚｎ系酸化物、Ｉｎ－Ｎｄ－Ｚｎ系酸化物、Ｉｎ－Ｓｍ－Ｚｎ系酸
化物、Ｉｎ－Ｅｕ－Ｚｎ系酸化物、Ｉｎ－Ｇｄ－Ｚｎ系酸化物、Ｉｎ－Ｔｂ－Ｚｎ系酸化
物、Ｉｎ－Ｄｙ－Ｚｎ系酸化物、Ｉｎ－Ｈｏ－Ｚｎ系酸化物、Ｉｎ－Ｅｒ－Ｚｎ系酸化物
、Ｉｎ－Ｔｍ－Ｚｎ系酸化物、Ｉｎ－Ｙｂ－Ｚｎ系酸化物、Ｉｎ－Ｌｕ－Ｚｎ系酸化物、
四元系金属の酸化物であるＩｎ－Ｓｎ－Ｇａ－Ｚｎ系酸化物、Ｉｎ－Ｈｆ－Ｇａ－Ｚｎ系
酸化物、Ｉｎ－Ａｌ－Ｇａ－Ｚｎ系酸化物、Ｉｎ－Ｓｎ－Ａｌ－Ｚｎ系酸化物、Ｉｎ－Ｓ
ｎ－Ｈｆ－Ｚｎ系酸化物、Ｉｎ－Ｈｆ－Ａｌ－Ｚｎ系酸化物を用いることができる。
例えば、Ｉｎ－Ｇａ－Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物
という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の
金属元素が入っていてもよい。
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）
で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、ＭｎおよびＣｏから選ばれ
た一の金属元素または複数の金属元素を示す。また、酸化物半導体として、Ｉｎ２ＳｎＯ
５（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。
酸化物半導体積層４０８に対して、膜中に含まれる過剰な水素（水や水酸基を含む）を除
去（脱水化又は脱水素化）するための熱処理を行うことが好ましい。熱処理の温度は、３
００℃以上７００℃以下、又は基板の歪み点未満とする。熱処理は減圧下又は窒素雰囲気
下などで行うことができる。この熱処理によって、ｎ型の導電性を付与する不純物である
水素を除去することができる。
なお、脱水化又は脱水素化のための熱処理は、酸化物半導体膜の成膜後であればトランジ
スタの作製工程においてどのタイミングで行ってもよい。また、脱水化又は脱水素化のた
めの熱処理は、複数回行ってもよく、他の熱処理と兼ねてもよい。
熱処理においては、窒素、又はヘリウム、ネオン、アルゴン等の希ガスに、水、水素など
が含まれないことが好ましい。又は、熱処理装置に導入する窒素、又はヘリウム、ネオン
、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．
９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）と
することが好ましい。
また、熱処理で酸化物半導体層（又は酸化物半導体積層）を加熱した後、加熱温度を維持
、又はその加熱温度から徐冷しながら同じ炉に高純度の酸素ガス、高純度の一酸化二窒素
ガス、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点
計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で－５５℃）以下、好ましくは
１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下の空気）を導入してもよい。酸素ガス又は
一酸化二窒素ガスに、水、水素などが含まれないことが好ましい。又は、熱処理装置に導
入する酸素ガス又は一酸化二窒素ガスの純度を、６Ｎ以上好ましくは７Ｎ以上（即ち、酸
素ガス又は一酸化二窒素ガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以
下）とすることが好ましい。酸素ガス又は一酸化二窒素ガスの作用により、脱水化又は脱
水素化処理による不純物の排除工程によって同時に減少してしまった酸化物半導体を構成
する主成分材料である酸素を供給することによって、酸化物半導体層を高純度化及びｉ型
（真性）化することができる。
また、脱水化又は脱水素化処理によって酸素が同時に脱離して減少してしまうおそれがあ
るため、脱水化又は脱水素化処理を行った酸化物半導体層に、酸素（少なくとも、酸素ラ
ジカル、酸素原子、酸素イオン、のいずれかを含む）を導入して膜中に酸素を供給しても
よい。
脱水化又は脱水素化処理を行った酸化物半導体層に、酸素を導入して膜中に酸素を供給す
ることによって、酸化物半導体層を高純度化、及びｉ型（真性）化することができる。高
純度化し、ｉ型（真性）化した酸化物半導体を有するトランジスタは、電気特性変動が抑
制されており、電気的に安定である。
酸化物半導体層に酸素導入する場合、酸化物半導体層に直接導入してもよいし、後に形成
される絶縁層を通過して酸化物半導体層へ導入してもよい。酸素（少なくとも、酸素ラジ
カル、酸素原子、酸素イオンのいずれかを含む）の導入方法としては、イオン注入法、イ
オンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理等を用いることが
できる。また、酸素導入処理には、酸素を含むガスを用いることができる。酸素を含むガ
スとしては、酸素、一酸化二窒素、二酸化窒素、二酸化炭素、一酸化炭素などを用いるこ
とができる。また、酸素導入処理において、酸素を含むガスに希ガスを含ませてもよい。
例えば、イオン注入法で酸化物半導体層へ酸素イオンの注入を行う場合、ドーズ量を１×
１０１３ｉｏｎｓ／ｃｍ２以上５×１０１６ｉｏｎｓ／ｃｍ２以下とすればよい。
酸化物半導体層への酸素の供給は、酸化物半導体膜の成膜後であれば、そのタイミングは
特に限定されない。また、酸素の導入は複数回行ってもよい。
次いで、酸化物半導体積層４０８上に導電膜を形成し、これを加工してソース電極層４１
０ａ及びドレイン電極層４１０ｂ（これと同じ層で形成される配線を含む）を形成する（
図３（Ｃ）参照）。
ソース電極層４１０ａ及びドレイン電極層４１０ｂとしては、例えば、Ａｌ、Ｃｒ、Ｃｕ
、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を含む金属膜、または上述した元素を成分とす
る金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いるこ
とができる。また、Ａｌ、Ｃｕなどの金属膜の下側又は上側の一方または双方にＴｉ、Ｍ
ｏ、Ｗなどの高融点金属膜またはそれらの金属窒化物膜（窒化チタン膜、窒化モリブデン
膜、窒化タングステン膜）を積層させた構成としてもよい。また、ソース電極層４１０ａ
及びドレイン電極層４１０ｂを、導電性の金属酸化物で形成してもよい。導電性の金属酸
化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ
）、酸化インジウム酸化スズ（Ｉｎ２Ｏ３－ＳｎＯ２）、酸化インジウム酸化亜鉛（Ｉｎ
２Ｏ３－ＺｎＯ）またはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いる
ことができる。
また、ソース電極層４１０ａ及びドレイン電極層４１０ｂとして窒素を含むＩｎ－Ｇａ－
Ｚｎ－Ｏ膜、窒素を含むＩｎ－Ｓｎ－Ｏ膜、窒素を含むＩｎ－Ｇａ－Ｏ膜、窒素を含むＩ
ｎ－Ｚｎ－Ｏ膜、窒素を含むＳｎ－Ｏ膜、窒素を含むＩｎ－Ｏ膜等の金属窒化物膜を用い
ることができる。これらの膜は、酸化物半導体積層４０８と同じ構成元素を含むため、酸
化物半導体積層４０８との界面を安定化させることができる。
なお、ソース電極層４１０ａ及びドレイン電極層４１０ｂとして、銅を含む導電膜を適用
すると、配線抵抗を低減することができるため好ましい。一般に、銅は半導体中や酸化シ
リコン膜中で拡散し易く、半導体装置の動作を不安定にし、歩留まりを著しく低下させて
しまう恐れがある。しかしながら、トランジスタ３１０では、ソース電極層４１０ａ及び
ドレイン電極層４１０ｂと接して、該電極層の構成元素（ここでは、銅）の拡散を抑制す
るためのバッファ層として機能する酸化物半導体層４０８ａを有するため、銅の拡散によ
るバックチャネル側の捕獲準位の影響を低減、好ましくはなくすことができる。
次いで、ソース電極層４１０ａ、ドレイン電極層４１０ｂ及び露出した酸化物半導体積層
４０８を覆うように、絶縁層４１２を形成する（図３（Ｄ）参照）。
絶縁層４１２としてはプラズマＣＶＤ法、スパッタリング法により形成することができ、
酸化シリコン膜、酸化ガリウム膜、酸化アルミニウム膜、窒化シリコン膜、酸化窒化シリ
コン膜、酸化窒化アルミニウム膜、または窒化酸化シリコン膜等を単層で、又は積層して
用いることができる。但し、絶縁層４１２として、酸化物絶縁層を形成すると、該酸化物
絶縁層によって酸化物半導体積層４０８へ酸素を供給することが可能となるため、好まし
い。
絶縁層４１２を形成後、熱処理を行ってもよい。熱処理の温度は、２００℃以上が好まし
く、例えば２２０℃とすればよい。
以上によって、本実施の形態のトランジスタ３１０を形成することができる。
本実施の形態で示すトランジスタは、ソース電極層又はドレイン電極層の構成元素がチャ
ネルに拡散することを抑制するバッファ層として機能する第１の酸化物半導体層と、チャ
ネルとして機能する第２の酸化物半導体層と、を含んで構成される。これによって、トラ
ンジスタのバックチャネル側に形成されうる界面準位の影響を低減することができる。ま
た、本実施の形態で示すトランジスタは、チャネルとして機能する酸化物半導体層とゲー
ト絶縁層との間に設けられ、チャネルのゲート絶縁層側界面の劣化を防止するためのバッ
ファ層として機能する第３の酸化物半導体層を含むことがより好ましい。第３の酸化物半
導体層を含むことで、トランジスタの光劣化（例えば、光負バイアス劣化）を低減するこ
とができ、信頼性の高い半導体装置を提供することが可能となる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、実施の形態１と異なる半導体装置の一形態を、図１０を用いて説明す
る。具体的には、実施の形態１で示したトランジスタとゲート絶縁層の構成の異なるトラ
ンジスタについて説明する。
図１０（Ａ）に、トランジスタ３２０の構成例を示す。図１０（Ａ）に示すトランジスタ
３２０は、図２のトランジスタ３１０と同様に、絶縁表面を有する基板４００上に設けら
れたゲート電極層４０２と、ゲート電極層４０２上のゲート絶縁層４０３、４０６と、ゲ
ート絶縁層４０６と接し、ゲート電極層４０２と重畳する酸化物半導体積層４０８と、酸
化物半導体積層４０８と電気的に接続するソース電極層４１０ａ及びドレイン電極層４１
０ｂと、を含む。トランジスタ３２０において、酸化物半導体積層４０８は、ゲート絶縁
層４０６に接する酸化物半導体層４０８ｃと、酸化物半導体層４０８ｃ上に接する酸化物
半導体層４０８ｂと、酸化物半導体層４０８ｂ上に接し、ソース電極層４１０ａ及びドレ
イン電極層４１０ｂと接する酸化物半導体層４０８ａと、を含む。また、ソース電極層４
１０ａ及びドレイン電極層４１０ｂを覆い、酸化物半導体積層４０８と接する絶縁層４１
２をトランジスタ３２０の構成要素としてもよい。
トランジスタ３２０は、ゲート絶縁層として、ゲート電極層４０２側から、ゲート絶縁層
４０３ａ、ゲート絶縁層４０３ｂ及びゲート絶縁層４０３ｃを含む第１のゲート絶縁層４
０３と、第２のゲート絶縁層４０６との積層構造を含む点で、トランジスタ３１０と相違
する。
なお、トランジスタ３２０において、ゲート絶縁層以外の構成は、トランジスタ３１０と
同様であり、トランジスタ３１０についての説明を参酌することができる。
トランジスタ３２０において、第１のゲート絶縁層４０３としては窒素を含むシリコン膜
を適用する。窒素を含むシリコン膜は、酸化シリコン膜と比較して比誘電率が高く、同等
の静電容量を得るのに必要な膜厚が大きいため、ゲート絶縁層を物理的に厚膜化すること
ができる。よって、トランジスタ３２０の絶縁耐圧の低下を抑制、さらには絶縁耐圧を向
上させて、半導体装置の静電破壊を抑制することができる。
また、酸化物半導体積層４０８と接する第２のゲート絶縁層４０６としては、酸化シリコ
ン膜、酸化ガリウム膜、酸化アルミニウム膜等の酸素を含む絶縁層を適用する。第２のゲ
ート絶縁層４０６は化学量論的組成よりも過剰に酸素を含む領域（酸素過剰領域）を含む
ことがより好ましい。酸化物半導体積層４０８と接する絶縁層が酸素過剰領域を含むこと
で、酸化物半導体積層４０８へ酸素を供給することが可能となり、酸化物半導体積層４０
８からの酸素の脱離を防止するとともに酸素欠損を補填することが可能となるためである
。第２のゲート絶縁層４０６に酸素過剰領域を設けるには、例えば、酸素雰囲気下にて第
２のゲート絶縁層４０６を形成すればよい。又は、成膜後の第２のゲート絶縁層４０６に
酸素を導入して、酸素過剰領域を形成してもよい。
第１のゲート絶縁層４０３に適用する窒素を含むシリコン膜としては、例えば、窒化シリ
コン膜、窒化酸化シリコン膜、酸化窒化シリコン膜が挙げられるが、酸素に対する窒素の
含有量が多い程高い比誘電率を有するため、窒化シリコン膜を適用することが好ましい。
また、酸化シリコンのエネルギーギャップが８ｅＶであるのに対して窒化シリコンのエネ
ルギーギャップは５．５ｅＶと小さく、それに応じて固有抵抗も小さいため、窒化シリコ
ン膜を用いることでより高いＥＳＤ（Ｅｌｅｃｔｒｏ－Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇ
ｅ）耐性を付与することが可能となる。なお、本明細書中において、酸化窒化シリコン膜
とは、その組成として、窒素よりも酸素の含有量が多い膜を指し、窒化酸化シリコン膜と
は、その組成として、酸素よりも窒素の含有量が多い膜を指す。
ゲート電極層４０２と接するゲート絶縁層４０３ａは、アンモニアの含有量が、少なくと
もゲート絶縁層４０３ｂよりも低い窒素を含むシリコン膜とする。アンモニアは、窒素原
子上の孤立電子対の働きにより、金属錯体の配位子となる。よって、例えば、ゲート電極
層４０２として銅を用いる場合、アンモニアの含有量が多いゲート絶縁層を該ゲート電極
層と接する態様で設けると以下式（１）に示す反応によって、銅がゲート絶縁層中に拡散
する恐れがある。
トランジスタ３２０では、アンモニアの含有量が低い（少なくとも、ゲート絶縁層４０３
ｂよりも低い）ゲート絶縁層４０３ａをゲート電極層４０２と接する態様で設けることで
、ゲート電極層４０２の材料（例えば、銅）が第１のゲート絶縁層４０３中へ拡散するこ
とを抑制することができる。即ち、ゲート絶縁層４０３ａは、ゲート電極層４０２を構成
する金属材料に対するバリア膜として機能することができる。ゲート絶縁層４０３ａを設
けることで、トランジスタの信頼性をより向上させることができる。
ゲート絶縁層４０３ｂは、ゲート絶縁層４０３ａよりも厚い膜厚を有し、膜中欠陥が低減
された窒素を含むシリコン膜とする。例えば、ゲート絶縁層４０３ｂの膜厚を３００ｎｍ
以上４００ｎｍ以下とする。また、電子スピン共鳴法（ＥＳＲ：Ｅｌｅｃｔｒｏｎ Ｓｐ
ｉｎ Ｒｅｓｏｎａｎｃｅ）によって計測される信号においてＮｃセンター（ｇ値が２．
００３）に現れる信号のスピン密度が、好ましくは１×１０１７ｓｐｉｎｓ／ｃｍ３以下
、より好ましくは５×１０１６ｓｐｉｎｓ／ｃｍ３以下である窒素を含むシリコン膜を適
用する。このように、膜中欠陥が低減された窒素を含むシリコン膜を厚い膜厚（例えば、
３００ｎｍ以上）で設けることにより、ゲート絶縁層４０３ｂのＥＳＤ耐性を、例えば３
００Ｖ以上とすることが可能である。
また、ゲート絶縁層４０３ｃは、含有水素濃度の低減された窒素を含むシリコン膜とする
。ゲート絶縁層４０３ｃの水素濃度は、少なくともゲート絶縁層４０３ｂよりも低い濃度
とする。例えば、プラズマＣＶＤ法によりゲート絶縁層４０３ｃを成膜する場合に、供給
ガス中に含まれる水素濃度をゲート絶縁層４０３ｂの成膜に用いる供給ガスより低下させ
ることで、ゲート絶縁層４０３ｃの水素濃度をゲート絶縁層４０３ｂよりも低減すること
ができる。具体的には、ゲート絶縁層４０３ｂ及びゲート絶縁層４０３ｃとして窒化シリ
コン膜を形成する場合には、ゲート絶縁層４０３ｂ成膜のための供給ガスよりもアンモニ
ア流量を低減、またはアンモニアを用いずにゲート絶縁層４０３ｃを成膜すればよい。
ゲート絶縁層４０３ｃとして含有水素濃度が低減された窒化シリコン膜を設けることで、
第２のゲート絶縁層４０６及び酸化物半導体積層４０８への水素、又は水素化合物（例え
ば、水）の混入を低減することができる。水素は酸化物半導体と結合することによって一
部がドナーとなり、キャリアである電子を生じさせてトランジスタのしきい値電圧をマイ
ナス方向に変動（シフト）させる要因となるため、水素濃度の低減された窒化シリコン膜
をゲート絶縁層４０３ｃとして設けることで、トランジスタの電気特性を安定化させるこ
とができる。また、水素濃度の低減された窒化シリコン膜をゲート絶縁層４０３ｃとして
設けることで、ゲート絶縁層４０３ｂに含有される水素又は水素化合物等の不純物の酸化
物半導体積層４０８への拡散を防止するバリア膜としての効果も奏する。
本実施の形態では、第１のゲート絶縁層４０３を構成するゲート絶縁層４０３ａ、ゲート
絶縁層４０３ｂ及びゲート絶縁層４０３ｃとして窒化シリコン膜を用い、第２のゲート絶
縁層４０６として酸化窒化シリコン膜を用い、各ゲート絶縁層はプラズマＣＶＤ法によっ
て連続的に形成するものとする。具体的には、シラン（ＳｉＨ４）と窒素（Ｎ２）の混合
ガスを供給してゲート絶縁層４０３ａとなる窒化シリコン膜を成膜した後、供給ガスをシ
ラン（ＳｉＨ４）、窒素（Ｎ２）及びアンモニア（ＮＨ３）の混合ガスに切り替えて、ゲ
ート絶縁層４０３ｂとなる窒化シリコン膜を成膜し、その後、供給ガスを、シラン（Ｓｉ
Ｈ４）と窒素（Ｎ２）の混合ガスに切り替えて、ゲート絶縁層４０３ｃとなる窒化シリコ
ン膜を成膜し、その後、供給ガスをシラン（ＳｉＨ４）及び一酸化二窒素（Ｎ２Ｏ）に切
り替えて、第２のゲート絶縁層４０６となる酸化窒化シリコン膜を成膜する。
ゲート絶縁層４０３ａの膜厚は、３０ｎｍ以上１００ｎｍ以下、好ましくは３０ｎｍ以上
５０ｎｍ以下とすることが好ましい。また、トランジスタの静電破壊対策として設けるゲ
ート絶縁層４０３ｂの膜厚は３００ｎｍ以上４００ｎｍ以下とすることが好ましく、酸化
物半導体積層４０８への水素の拡散を防止するバリア膜として機能するゲート絶縁層４０
３ｃの膜厚は、２５ｎｍ以上１５０ｎｍ以下とすることが好ましい。また、第２のゲート
絶縁層４０６の膜厚は、２５ｎｍ以上１００ｎｍ以下とすることが好ましい。但し、第１
のゲート絶縁層４０３の膜厚（ゲート絶縁層４０３ａ、ゲート絶縁層４０３ｂ及びゲート
絶縁層４０３ｃの膜厚の合計）と、第２のゲート絶縁層４０６の膜厚の合計を、３５５ｎ
ｍ以上５５０ｎｍ以下とするように、各ゲート絶縁層の膜厚を適宜調整することが好まし
い。
なお、図１０（Ｂ）に示すトランジスタ３３０のように、第１のゲート絶縁層４０３と第
２のゲート絶縁層４０６との積層を含むゲート絶縁層を、酸化物半導体層４０８ｂ及び酸
化物半導体層４０８ａの積層よりなる酸化物半導体積層４０８と組み合わせて用いること
も可能である。
本実施の形態で示すトランジスタは、ソース電極層又はドレイン電極層の構成元素がチャ
ネルに拡散することを抑制するバッファ層として機能する第１の酸化物半導体層と、チャ
ネルとして機能する第２の酸化物半導体層と、を含んで構成される。これによって、トラ
ンジスタのバックチャネル側に形成されうる界面準位の影響を低減することができる。ま
た、本実施の形態で示すトランジスタは、チャネルとして機能する酸化物半導体層とゲー
ト絶縁層との間に設けられ、チャネルのゲート絶縁層側界面の劣化を防止するためのバッ
ファ層として機能する第３の酸化物半導体層を含むことがより好ましい。第３の酸化物半
導体層を含むことで、トランジスタの光劣化（例えば、光負バイアス劣化）を低減するこ
とができ、信頼性の高い半導体装置を提供することが可能となる。
また、本実施の形態で示すトランジスタは、ゲート絶縁層として、ゲート電極層の構成元
素（例えば、銅）に対するバリア膜として機能する窒素を含むシリコン膜、厚膜（例えば
、膜厚３００ｎｍ）の膜中欠陥の低減された窒素を含むシリコン膜、及び、水素濃度が低
減され、水素に対するブロッキング性を有する窒素を含むシリコン膜を含む第１のゲート
絶縁層と、酸素を含む第２のゲート絶縁層との積層構造を有するトランジスタである。よ
って、本実施の形態のトランジスタは、電気特性変動が抑制され、且つ静電破壊が抑制さ
れている。このようなトランジスタを含むことで、信頼性の高い半導体装置を歩留まりよ
く提供することができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
（実施の形態３）
実施の形態１又は２に示したトランジスタを用いて表示機能を有する半導体装置（表示装
置ともいう）を作製することができる。また、トランジスタを含む駆動回路の一部又は全
体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
図４（Ａ）において、基板４００１上に設けられた画素部４００２を囲むようにして、シ
ール材４００５が設けられ、基板４００６によって封止されている。図４（Ａ）において
は、基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、Ｉ
Ｃチップ、又は別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された
走査線駆動回路４００４、信号線駆動回路４００３が実装されている。また信号線駆動回
路４００３と走査線駆動回路４００４を通して画素部４００２に与えられる各種信号及び
電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）４０１８ａ、４
０１８ｂから供給されている。
図４（Ｂ）及び図４（Ｃ）において、基板４００１上に設けられた画素部４００２と、走
査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画
素部４００２と、走査線駆動回路４００４の上に基板４００６が設けられている。よって
画素部４００２と、走査線駆動回路４００４とは、基板４００１とシール材４００５と基
板４００６とによって、表示素子と共に封止されている。図４（Ｂ）及び（Ｃ）において
は、基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、Ｉ
Ｃチップ、又は別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された
信号線駆動回路４００３が実装されている。図４（Ｂ）及び図４（Ｃ）においては、信号
線駆動回路４００３と走査線駆動回路４００４を通して画素部４００２に与えられる各種
信号及び電位は、ＦＰＣ４０１８から供給されている。
また図４（Ｂ）及び図４（Ｃ）においては、信号線駆動回路４００３を別途形成し、基板
４００１に実装している例を示しているが、この構成に限定されない。走査線駆動回路を
別途形成して実装してもよいし、信号線駆動回路の一部又は走査線駆動回路の一部のみを
別途形成して実装してもよい。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈ
ｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法、或いはＴＡＢ（Ｔａｐｅ Ａ
ｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。図４（Ａ）は、Ｃ
ＯＧ方法により信号線駆動回路４００３、走査線駆動回路４００４を実装する例であり、
図４（Ｂ）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図４（Ｃ
）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
なお、表示装置とは、表示素子が封止された状態にあるパネルと、該パネルにコントロー
ラを含むＩＣ等を実装した状態にあるモジュールとを含む。すなわち、本明細書中におけ
る表示装置とは、画像表示デバイス、表示デバイス、もしくは光源（照明装置含む）を指
す。また、表示素子が封止された状態にあるパネルだけでなく、コネクター、例えばＦＰ
ＣもしくはＴＣＰが取り付けられたモジュール、ＴＣＰの先にプリント配線板が設けられ
たモジュール、又は表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装されたモジ
ュールも全て表示装置に含むものとする。
また基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有しており、
実施の形態１又は２に示したトランジスタを適用することができる。
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（
発光表示素子ともいう）を用いることができる。発光素子は、電流又は電圧によって輝度
が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕ
ｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インク表示装置（電子ペー
パー）など、電気的作用によりコントラストが変化する表示媒体も適用することができる
。
半導体装置の一形態について、図４及び図５を用いて説明する。図５は、図４（Ｂ）のＭ
－Ｎにおける断面図に相当する。図５では表示素子として液晶素子を用いた液晶表示装置
の例を示す。
但し、表示装置は、画素部４００２に設けられたトランジスタ４０１０が表示素子と電気
的に接続して構成され、該表示素子としては表示を行うことができれば特に限定されず、
様々な表示素子を用いることができる。
図４及び図５で示すように、半導体装置は接続端子電極４０１５及び端子電極４０１６を
有しており、接続端子電極４０１５及び端子電極４０１６はＦＰＣ４０１８（４０１８ａ
、４０１８ｂ）が有する端子と異方性導電層４０１９を介して、電気的に接続されている
。
接続端子電極４０１５は、第１の電極層４０３４と同じ導電層から形成され、端子電極４
０１６は、トランジスタ４０１０、４０１１のソース電極層及びドレイン電極層と同じ導
電層で形成されている。
また基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、トラン
ジスタを複数有しており、図４及び図５では、画素部４００２に含まれるトランジスタ４
０１０と、走査線駆動回路４００４に含まれるトランジスタ４０１１とを例示している。
図５では、トランジスタ４０１０、４０１１上には絶縁層４０３２が設けられている。
トランジスタ４０１０、４０１１としては、実施の形態１又は２に示したトランジスタを
適用することができる。本実施の形態では、実施の形態１で示したトランジスタ３１０と
同様な構造を有するトランジスタを適用する例を示す。トランジスタ４０１０、４０１１
は、ボトムゲート構造のトランジスタである。
トランジスタ４０１０、４０１１は、ソース電極層又はドレイン電極層の構成元素がチャ
ネルに拡散することを抑制するバッファ層として機能する第１の酸化物半導体層と、チャ
ネルとして機能する第２の酸化物半導体層と、チャネルとして機能する酸化物半導体層と
ゲート絶縁層との間に設けられ、チャネルのゲート絶縁層側界面の劣化を防止するための
バッファ層として機能する第３の酸化物半導体層と、を含んで構成される。よって、トラ
ンジスタ４０１０、４０１１はバックチャネル側に形成されうる界面準位の影響を低減さ
れるとともに、トランジスタの光劣化（例えば、光負バイアス劣化）を低減された信頼性
の高いトランジスタである。
また、駆動回路用のトランジスタ４０１１の酸化物半導体層のチャネル形成領域と重なる
位置にさらに導電層を設けてもよい。導電層を酸化物半導体層のチャネル形成領域と重な
る位置に設けることによって、トランジスタ４０１１のしきい値電圧の変化量をさらに低
減することができる。また、導電層は、電位がトランジスタ４０１１のゲート電極層と同
じでもよいし、異なっていても良く、第２のゲート電極層として機能させることもできる
。また、導電層の電位がフローティング状態であってもよい。
また、該導電層は外部の電場を遮蔽する、すなわち外部の電場が内部（トランジスタを含
む回路部）に作用しないようにする機能（特に静電気に対する静電遮蔽機能）も有する。
導電層の遮蔽機能により、静電気などの外部の電場の影響によりトランジスタの電気的な
特性が変動することを防止することができる。
図５において、液晶素子４０１３は、第１の電極層４０３４、第２の電極層４０３１、及
び液晶層４００８を含む。なお、液晶層４００８を挟持するように配向膜として機能する
絶縁層４０３８、４０３３が設けられている。第２の電極層４０３１は基板４００６側に
設けられ、第１の電極層４０３４と第２の電極層４０３１とは液晶層４００８を介して積
層する構成となっている。
第１の電極層４０３４、第２の電極層４０３１は、酸化タングステンを含むインジウム酸
化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化
物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物
、酸化ケイ素を添加したインジウム錫酸化物、グラフェンなどの透光性を有する導電性材
料を用いることができる。
また、第１の電極層４０３４、第２の電極層４０３１はタングステン（Ｗ）、モリブデン
（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎ
ｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタ
ン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の金属、
又はその合金、若しくはその金属窒化物から一つ、又は複数種を用いて形成することがで
きる。
また、第１の電極層４０３４、第２の電極層４０３１として、導電性高分子（導電性ポリ
マーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子として
は、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリン又
はその誘導体、ポリピロール又はその誘導体、ポリチオフェン又はその誘導体、若しくは
アニリン、ピロールおよびチオフェンの２種以上からなる共重合体若しくはその誘導体な
どがあげられる。
またスペーサ４０３５は絶縁層を選択的にエッチングすることで得られる柱状のスペーサ
であり、液晶層４００８の膜厚（セルギャップ）を制御するために設けられている。なお
球状のスペーサを用いていてもよい。
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、強誘電性液晶、反強誘
電性液晶等を用いることができる。これらの液晶材料は、低分子化合物でも高分子化合物
でもよい。これらの液晶材料（液晶組成物）は、条件により、コレステリック相、スメク
チック相、キュービック相、カイラルネマチック相、等方相等を示す。
また、液晶層４００８に、配向膜を用いないブルー相を発現する液晶組成物を用いてもよ
い。この場合、液晶層４００８と、第１の電極層４０３４及び第２の電極層４０３１とは
接する構造となる。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していく
と、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は、液晶
及びカイラル剤を混合させた液晶組成物を用いて発現させることができる。また、ブルー
相が発現する温度範囲を広げるために、ブルー相を発現する液晶組成物に重合性モノマー
及び重合開始剤などを添加し、高分子安定化させる処理を行って液晶層を形成することも
できる。ブルー相を発現する液晶組成物は、応答速度が短く、光学的等方性であるため配
向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビン
グ処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止すること
ができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表
示装置の生産性を向上させることが可能となる。
また、液晶材料の固有抵抗は、１×１０９Ω・ｃｍ以上であり、好ましくは１×１０１１
Ω・ｃｍ以上であり、さらに好ましくは１×１０１２Ω・ｃｍ以上である。なお、本明細
書における固有抵抗の値は、２０℃で測定した値とする。
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリー
ク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。保持容量の大
きさは、トランジスタのオフ電流等を考慮して設定すればよい。本明細書に開示する酸化
物半導体層を有するトランジスタを用いることにより、各画素における液晶容量に対して
１／３以下、好ましくは１／５以下の容量の大きさを有する保持容量を設ければ充分であ
る。
本明細書に開示する酸化物半導体層を用いたトランジスタは、オフ状態における電流値（
オフ電流値）を低く制御することができる。よって、画像信号等の電気信号の保持時間を
長くすることができ、書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度
を少なくすることができるため、消費電力を抑制する効果を奏する。
また、本明細書に開示する酸化物半導体層を用いたトランジスタは、比較的高い電界効果
移動度が得られるため、高速駆動が可能である。例えば、このようなトランジスタを液晶
表示装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用する
ドライバートランジスタを同一基板上に形成することができる。また、画素部においても
、このようなトランジスタを用いることで、高画質な画像を提供することができる。
液晶表示装置には、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ－Ｐ
ｌａｎｅ－Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔ
ｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ
Ｍｉｃｒｏ－ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂ
ｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉ
ｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑ
ｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した
透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、
例えば、ＭＶＡ（Ｍｕｌｔｉ－Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）
モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード
、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モードなどを用いることができる
。また、ＶＡ型の液晶表示装置にも適用することができる。ＶＡ型の液晶表示装置とは、
液晶表示パネルの液晶分子の配列を制御する方式の一種である。ＶＡ型の液晶表示装置は
、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である
。また、画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方向
に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわれ
る方法を用いることができる。
また、表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射
防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板及び位相差基
板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用
いてもよい。
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いる
ことができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは
赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す）
、又はＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、
色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明
はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用する
こともできる。
図１１に、図５に示す表示装置において、基板４００６に設けられた第２の電極層４０３
１と電気的に接続するための共通接続部（パッド部）を、基板４００１上に形成する例を
示す。
共通接続部は、基板４００１と基板４００６とを接着するためのシール材と重なる位置に
配置され、シール材に含まれる導電性粒子を介して第２の電極層４０３１と電気的に接続
される。又は、シール材と重ならない箇所（但し、画素部を除く）に共通接続部を設け、
共通接続部に重なるように導電性粒子を含むペーストをシール材とは別途設けて第２の電
極層４０３１と電気的に接続してもよい。
図１１（Ａ）は、共通接続部の断面図であり、図１１（Ｂ）に示す上面図のＧ１－Ｇ２に
相当する。
共通電位線４９１は、ゲート絶縁層４０２０上に設けられ、図５に示すトランジスタ４０
１０、４０１１のソース電極層又はドレイン電極層と同じ材料及び同じ工程で作製される
。
また、共通電位線４９１は、絶縁層４０３２で覆われ、絶縁層４０３２は、共通電位線４
９１と重なる位置に複数の開口部を有している。この開口部は、トランジスタ４０１０の
ソース電極層又はドレイン電極層の一方と、第１の電極層４０３４とを接続するコンタク
トホールと同じ工程で作製される。
また、共通電極４９２は、絶縁層４０３２上に設けられ、接続端子電極４０１５や、画素
部の第１の電極層４０３４と同じ材料及び同じ工程で作製される。
このように、画素部４００２のスイッチング素子の作製工程と共通させて共通接続部を作
製することができる。
共通電極４９２は、シール材に含まれる導電性粒子と接触する電極であり、基板４００６
の第２の電極層４０３１と電気的に接続が行われる。
また、図１１（Ｃ）に示すように、共通電位線４９１を、トランジスタ４０１０、４０１
１のゲート電極層と同じ材料、同じ工程で作製してもよい。
図１１（Ｃ）に示す共通接続部において、共通電位線４９１は、ゲート絶縁層４０２０及
び絶縁層４０３２の下層に設けられ、ゲート絶縁層４０２０及び絶縁層４０３２は、共通
電位線４９１と重なる位置に複数の開口部を有する。該開口部は、トランジスタ４０１０
のソース電極層又はドレイン電極層の一方と第１の電極層４０３４とを接続するコンタク
トホールと同じ工程で絶縁層４０３２をエッチングした後、さらにゲート絶縁層４０２０
を選択的にエッチングすることで形成される。
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素
子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材料
が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機Ｅ
Ｌ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。本実施の形態では、発光素子として有
機ＥＬ素子を用いる例を示す。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分
類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー－ア
クセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明す
る。
発光素子は発光を取り出すために少なくとも一対の電極の一方が透光性であればよい。そ
して、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出
す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の
面から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用す
ることができる。
図６（Ａ）（Ｂ）、及び図１３に表示素子として発光素子を用いた発光装置の例を示す。
図６（Ａ）は発光装置の平面図であり、図６（Ａ）中の一点鎖線Ｓ１－Ｔ１、Ｓ２－Ｔ２
、及びＳ３－Ｔ３で切断した断面が図６（Ｂ）に相当する。また、図１３は、図６（Ａ）
の一点鎖線Ｓ４－Ｔ４で切断した断面図に相当する。なお、図６（Ａ）の平面図において
は、電界発光層５４２及び第２の電極層５４３は省略してあり図示していない。
図６に示す発光装置は、基板５００上に、トランジスタ５１０、容量素子５２０、配線層
交差部５３０を有しており、トランジスタ５１０は発光素子５４０と電気的に接続してい
る。なお、図６は基板５００を通過して発光素子５４０からの光を取り出す、下面射出型
構造の発光装置である。
トランジスタ５１０としては、実施の形態１又は２に示したトランジスタを適用すること
ができる。本実施の形態では、実施の形態２で示したトランジスタ３３０と同様な構造を
有するトランジスタを適用する例を示す。トランジスタ５１０は、ボトムゲート構造のト
ランジスタである。
トランジスタ５１０はゲート電極層５１１ａ、５１１ｂ、ゲート絶縁層５０２ａ、５０２
ｂ、５０２ｃを含むゲート絶縁層５０２、酸化物半導体層５１２ｂ、酸化物半導体層５１
２ａを含む酸化物半導体積層５１２、ソース電極層又はドレイン電極層として機能する導
電層５１３ａ、５１３ｂを含む。また、トランジスタ５１０上には絶縁層５２５が形成さ
れている。
容量素子５２０は、導電層５２１ａ、５２１ｂ、ゲート絶縁層５０２、酸化物半導体層５
２２ｂ、酸化物半導体層５２２ａを含む酸化物半導体積層５２２、導電層５２３を含み、
導電層５２１ａ、５２１ｂと導電層５２３とで、ゲート絶縁層５０２及び酸化物半導体積
層５２２を挟む構成とすることで容量を形成する。
配線層交差部５３０は、ゲート電極層５１１ａ、５１１ｂと、導電層５３３との交差部で
あり、ゲート電極層５１１ａ、５１１ｂと、導電層５３３とは、間にゲート絶縁層５０２
を介して交差する。
本実施の形態においては、ゲート電極層５１１ａ及び導電層５２１ａとして膜厚３０ｎｍ
のチタン膜を用い、ゲート電極層５１１ｂ及び導電層５２１ｂとして膜厚２００ｎｍの銅
膜を用いる。よって、ゲート電極層はチタン膜と銅膜との積層構造となる。
トランジスタ５１０は、チャネルとして機能する酸化物半導体層５１２ｂと、導電層５１
３ａ及び導電層５１３ｂの構成元素がチャネルに拡散することを抑制するバッファ層とし
て機能する酸化物半導体層５１２ａとを含んで構成される。よって、トランジスタ５１０
はバックチャネル側に形成されうる界面準位の影響を低減された、信頼性の高いトランジ
スタである。
また、トランジスタ５１０は、ゲート絶縁層５０２ｃとしてアンモニアの含有量の低減さ
れた銅のバリア膜として機能する窒素を含むシリコン膜を含み、ゲート絶縁層５０２ａと
して厚膜（例えば、膜厚３００ｎｍ）の膜中欠陥の低減された窒素を含むシリコン膜を含
み、ゲート絶縁層５０２ｂとして、水素濃度の低減された窒素を含むシリコン膜を有する
トランジスタである。このような構成とすることで、トランジスタ５１０の電気特性を良
好とすることができ、またトランジスタ５１０の静電破壊を防止することができる。よっ
て、信頼性の高い半導体装置を歩留まりよく提供することが可能となる。
トランジスタ５１０、容量素子５２０、及び配線層交差部５３０上には層間絶縁層５０４
が形成され、層間絶縁層５０４上において発光素子５４０と重畳する領域にカラーフィル
タ層５０５が設けられている。層間絶縁層５０４及びカラーフィルタ層５０５上には平坦
化絶縁層として機能する絶縁層５０６が設けられている。
絶縁層５０６上に第１の電極層５４１、電界発光層５４２、第２の電極層５４３の順に積
層した積層構造を含む発光素子５４０が設けられている。発光素子５４０とトランジスタ
５１０とは、導電層５１３ａに達する絶縁層５０６及び層間絶縁層５０４に形成された開
口において、第１の電極層５４１及び導電層５１３ａが接することによって電気的に接続
されている。なお、第１の電極層５４１の一部及び該開口を覆うように隔壁５０７が設け
られている。
絶縁層５０６には膜厚１５００ｎｍの感光性のアクリル膜、隔壁５０７には膜厚１５００
ｎｍの感光性のポリイミド膜を用いることができる。
カラーフィルタ層５０５としては、例えば有彩色の透光性樹脂を用いることができる。有
彩色の透光性樹脂としては、感光性、非感光性の有機樹脂を用いることができるが、感光
性の有機樹脂層を用いるとレジストマスク数を削減することができるため、工程が簡略化
し好ましい。
有彩色は、黒、灰、白などの無彩色を除く色であり、カラーフィルタ層は、着色された有
彩色の光のみを透過する材料で形成される。有彩色としては、赤色、緑色、青色などを用
いることができる。また、シアン、マゼンダ、イエロー（黄）などを用いてもよい。着色
された有彩色の光のみを透過するとは、カラーフィルタ層における透過光は、その有彩色
の光の波長にピークを有するということである。カラーフィルタ層は、含ませる着色材料
の濃度と光の透過率の関係に考慮して、最適な膜厚を適宜制御するとよい。例えば、カラ
ーフィルタ層５０５の膜厚は１５００ｎｍ以上２０００ｎｍ以下とすればよい。
隔壁５０７は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光性の樹脂材
料を用い、第１の電極層５４１上に開口部を形成し、その開口部の側壁が連続した曲率を
持って形成される傾斜面となるように形成することが好ましい。
電界発光層５４２は、単数の層で構成されていても、複数の層が積層されるように構成さ
れていてもどちらでもよい。
発光素子５４０に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層５
４３及び隔壁５０７上に保護膜を形成してもよい。保護膜としては、窒化シリコン膜、窒
化酸化シリコン膜、ＤＬＣ膜等を形成することができる。
また、発光素子５４０に酸素、水素、水分、二酸化炭素等が侵入しないように、発光素子
５４０を覆う有機化合物を含む層を蒸着法により形成してもよい。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、
位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
また、表示装置として、電子インクを駆動させる電子ペーパーを提供することも可能であ
る。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）とも呼ばれており、紙
と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能と
いう利点を有している。
電気泳動表示装置は、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒子と
、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒に複数分散された
ものであり、マイクロカプセルに電界を印加することによって、マイクロカプセル中の粒
子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するものである。
なお、第１の粒子又は第２の粒子は染料を含み、電界がない場合において移動しないもの
である。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を含む）とする。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものである。カ
ラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
また、平坦化絶縁層として機能する絶縁層５０６は、アクリル樹脂、ポリイミド、ベンゾ
シクロブテン系樹脂、ポリアミド、エポキシ樹脂等の、耐熱性を有する有機材料を用いる
ことができる。また上記有機材料の他に、シロキサン系樹脂、ＰＳＧ（リンガラス）、Ｂ
ＰＳＧ（リンボロンガラス）等の低誘電率材料（ｌｏｗ－ｋ材料）を用いることができる
。なお、これらの材料で形成される絶縁層を複数積層させることで、絶縁層５０６を形成
してもよい。
絶縁層５０６の形成法は、特に限定されず、その材料に応じて、スパッタリング法、スピ
ンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法）、スクリーン印刷
、オフセット印刷等を用いることができる。
第１の電極層５４１、第２の電極層５４３としては、図５に示す表示装置の第１の電極層
４０３４、第２の電極層４０３１と同様の材料を適用することができる。
本実施の形態においては、図６に示す発光装置は下面射出型なので、第１の電極層５４１
は透光性、第２の電極層５４３は反射性を有する。よって、第１の電極層５４１に金属膜
を用いる場合は透光性を保てる程度膜厚を薄く、第２の電極層５４３に透光性を有する導
電層を用いる場合は、反射性を有する導電層を積層するとよい。
また、駆動回路保護用の保護回路を設けてもよい。保護回路は、非線形素子を用いて構成
することが好ましい。
以上のように実施の形態１又は２で示したトランジスタを適用することで、様々な機能を
有する半導体装置を提供することができる。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み
合わせて用いることができる。
（実施の形態４）
実施の形態１又は２に示したトランジスタを用いて、対象物の情報を読み取るイメージセ
ンサ機能を有する半導体装置を作製することができる。
図７（Ａ）に、イメージセンサ機能を有する半導体装置の一例を示す。図７（Ａ）はフォ
トセンサの等価回路であり、図７（Ｂ）はフォトセンサの一部を示す断面図である。
フォトダイオード６０２は、一方の電極がフォトダイオードリセット信号線６５８に、他
方の電極がトランジスタ６４０のゲートに電気的に接続されている。トランジスタ６４０
は、ソース又はドレインの一方がフォトセンサ基準信号線６７２に、ソース又はドレイン
の他方がトランジスタ６５６のソース又はドレインの一方に電気的に接続されている。ト
ランジスタ６５６は、ゲートがゲート信号線６５９に、ソース又はドレインの他方がフォ
トセンサ出力信号線６７１に電気的に接続されている。
なお、本明細書における回路図において、酸化物半導体層を用いるトランジスタと明確に
判明できるように、酸化物半導体層を用いるトランジスタの記号には「ＯＳ」と記載して
いる。図７（Ａ）において、トランジスタ６４０、トランジスタ６５６は実施の形態１又
は２に示したトランジスタが適用でき、酸化物半導体層を用いるトランジスタである。本
実施の形態では、実施の形態１で示したトランジスタ３２０と同様な構造を有するトラン
ジスタを適用する例を示す。トランジスタ６４０は、ボトムゲート構造のトランジスタで
ある。
図７（Ｂ）は、フォトセンサにおけるフォトダイオード６０２及びトランジスタ６４０に
示す断面図であり、絶縁表面を有する基板６０１（素子基板）上に、センサとして機能す
るフォトダイオード６０２及びトランジスタ６４０が設けられている。フォトダイオード
６０２、トランジスタ６４０の上には接着層６０８を用いて基板６１３が設けられている
。
トランジスタ６４０上には絶縁層６３２、層間絶縁層６３３、層間絶縁層６３４が設けら
れている。フォトダイオード６０２は、層間絶縁層６３３上に形成された電極層６４１ｂ
と、電極層６４１ｂ上に順に積層された第１半導体膜６０６ａ、第２半導体膜６０６ｂ、
及び第３半導体膜６０６ｃと、層間絶縁層６３４上に設けられ、第１乃至第３の半導体膜
を介して電極層６４１ｂと電気的に接続する電極層６４２と、電極層６４１ｂと同じ層に
設けられ、電極層６４２と電気的に接続する電極層６４１ａと、を有している。
電極層６４１ｂは、層間絶縁層６３４に形成された導電層６４３と電気的に接続し、電極
層６４２は電極層６４１ａを介して導電層６４５と電気的に接続している。導電層６４５
は、トランジスタ６４０のゲート電極層と電気的に接続しており、フォトダイオード６０
２はトランジスタ６４０と電気的に接続している。
ここでは、第１半導体膜６０６ａとしてｐ型の導電型を有する半導体膜と、第２半導体膜
６０６ｂとして高抵抗な半導体膜（ｉ型半導体膜）、第３半導体膜６０６ｃとしてｎ型の
導電型を有する半導体膜を積層するｐｉｎ型のフォトダイオードを例示している。
第１半導体膜６０６ａはｐ型半導体膜であり、ｐ型を付与する不純物元素を含むアモルフ
ァスシリコン膜により形成することができる。第１半導体膜６０６ａの形成には１３族の
不純物元素（例えばボロン（Ｂ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法に
より形成する。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓ
ｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。ま
た、不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入
法を用いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等に
より不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。こ
の場合にアモルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法、
又はスパッタリング法等を用いればよい。第１半導体膜６０６ａの膜厚は１０ｎｍ以上５
０ｎｍ以下となるよう形成することが好ましい。
第２半導体膜６０６ｂは、ｉ型半導体膜（真性半導体膜）であり、アモルファスシリコン
膜により形成する。第２半導体膜６０６ｂの形成には、半導体材料ガスを用いて、アモル
ファスシリコン膜をプラズマＣＶＤ法により形成する。半導体材料ガスとしては、シラン
（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、Ｓ
ｉＣｌ４、ＳｉＦ４等を用いてもよい。第２半導体膜６０６ｂの形成は、ＬＰＣＶＤ法、
気相成長法、スパッタリング法等により行ってもよい。第２半導体膜６０６ｂの膜厚は２
００ｎｍ以上１０００ｎｍ以下となるように形成することが好ましい。
第３半導体膜６０６ｃは、ｎ型半導体膜であり、ｎ型を付与する不純物元素を含むアモル
ファスシリコン膜により形成する。第３半導体膜６０６ｃの形成には、１５族の不純物元
素（例えばリン（Ｐ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法により形成す
る。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、
ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。また、不純物
元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入法を用いて
該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等により不純物
元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合にア
モルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法、又はスパッ
タリング法等を用いればよい。第３半導体膜６０６ｃの膜厚は２０ｎｍ以上２００ｎｍ以
下となるよう形成することが好ましい。
また、第１半導体膜６０６ａ、第２半導体膜６０６ｂ、及び第３半導体膜６０６ｃは、ア
モルファス半導体ではなく、多結晶半導体を用いて形成してもよいし、微結晶（セミアモ
ルファス（Ｓｅｍｉ Ａｍｏｒｐｈｏｕｓ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：ＳＡＳ））半
導体を用いて形成してもよい。
また、光電効果で発生した正孔の移動度は電子の移動度に比べて小さいため、ｐｉｎ型の
フォトダイオードはｐ型の半導体膜側を受光面とする方がよい特性を示す。ここでは、ｐ
ｉｎ型のフォトダイオードが形成されている基板６０１の面からフォトダイオード６０２
が受ける光を電気信号に変換する例を示す。また、受光面とした半導体膜側とは逆の導電
型を有する半導体膜側からの光は外乱光となるため、電極層は遮光性を有する導電層を用
いるとよい。また、ｎ型の半導体膜側を受光面として用いることもできる。
トランジスタ６４０は、ソース電極層又はドレイン電極層の構成元素がチャネルに拡散す
ることを抑制するバッファ層として機能する第１の酸化物半導体層と、チャネルとして機
能する第２の酸化物半導体層と、チャネルとして機能する酸化物半導体層とゲート絶縁層
６３１との間に設けられ、チャネルのゲート絶縁層６３１側界面の劣化を防止するための
バッファ層として機能する第３の酸化物半導体層と、を含んで構成される。よって、トラ
ンジスタ６４０はバックチャネル側に形成されうる界面準位の影響を低減されるとともに
、トランジスタの光劣化（例えば、光負バイアス劣化）を低減された信頼性の高いトラン
ジスタである。
絶縁層６３２、層間絶縁層６３３、層間絶縁層６３４としては、絶縁性材料を用いて、そ
の材料に応じて、スパッタリング法、プラズマＣＶＤ法、スピンコート、ディップ、スプ
レー塗布、液滴吐出法（インクジェット法）、スクリーン印刷、オフセット印刷等を用い
て形成することができる。
層間絶縁層６３３、６３４としては、表面凹凸を低減するため平坦化絶縁層として機能す
る絶縁層が好ましい。層間絶縁層６３３、６３４としては、例えばポリイミド、アクリル
樹脂、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ樹脂等の、耐熱性を有する有機
絶縁材料を用いることができる。また上記有機絶縁材料の他に、低誘電率材料（ｌｏｗ－
ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等
の単層、又は積層を用いることができる。
フォトダイオード６０２に入射する光を検出することによって、被検出物の情報を読み取
ることができる。なお、被検出物の情報を読み取る際にバックライトなどの光源を用いる
ことができる。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み
合わせて用いることができる。
（実施の形態５）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用すること
ができる。電子機器としては、テレビジョン装置（テレビ、又はテレビジョン受信機とも
いう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタ
ルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、遊技機
（パチンコ機、スロットマシン等）、ゲーム筐体が挙げられる。これらの電子機器の具体
例を図８に示す。
図８（Ａ）は、表示部を有するテーブル９０００を示している。テーブル９０００は、筐
体９００１に表示部９００３が組み込まれており、表示部９００３により映像を表示する
ことが可能である。なお、４本の脚部９００２により筐体９００１を支持した構成を示し
ている。また、電力供給のための電源コード９００５を筐体９００１に有している。
上記実施の形態のいずれかに示す半導体装置は、表示部９００３に用いることが可能であ
り、電子機器に高い信頼性を付与することができる。
表示部９００３は、タッチ入力機能を有しており、テーブル９０００の表示部９００３に
表示された表示ボタン９００４を指などで触れることで、画面操作や、情報を入力するこ
とができ、また他の家電製品との通信を可能とする、又は制御を可能とすることで、画面
操作により他の家電製品をコントロールする制御装置としてもよい。例えば、実施の形態
３に示したイメージセンサ機能を有する半導体装置を用いれば、表示部９００３にタッチ
入力機能を持たせることができる。
また、筐体９００１に設けられたヒンジによって、表示部９００３の画面を床に対して垂
直に立てることもでき、テレビジョン装置としても利用できる。狭い部屋においては、大
きな画面のテレビジョン装置は設置すると自由な空間が狭くなってしまうが、テーブルに
表示部が内蔵されていれば、部屋の空間を有効に利用することができる。
図８（Ｂ）は、テレビジョン装置９１００を示している。テレビジョン装置９１００は、
筐体９１０１に表示部９１０３が組み込まれており、表示部９１０３により映像を表示す
ることが可能である。なお、ここではスタンド９１０５により筐体９１０１を支持した構
成を示している。
テレビジョン装置９１００の操作は、筐体９１０１が備える操作スイッチや、別体のリモ
コン操作機９１１０により行うことができる。リモコン操作機９１１０が備える操作キー
９１０９により、チャンネルや音量の操作を行うことができ、表示部９１０３に表示され
る映像を操作することができる。また、リモコン操作機９１１０に、当該リモコン操作機
９１１０から出力する情報を表示する表示部９１０７を設ける構成としてもよい。
図８（Ｂ）に示すテレビジョン装置９１００は、受信機やモデムなどを備えている。テレ
ビジョン装置９１００は、受信機により一般のテレビ放送の受信を行うことができ、さら
にモデムを介して有線又は無線による通信ネットワークに接続することにより、一方向（
送信者から受信者）又は双方向（送信者と受信者間、あるいは受信者間同士など）の情報
通信を行うことも可能である。
上記実施の形態のいずれかに示す半導体装置は、表示部９１０３、９１０７に用いること
が可能であり、テレビジョン装置、及びリモコン操作機に高い信頼性を付与することがで
きる。
図８（Ｃ）はコンピュータであり、本体９２０１、筐体９２０２、表示部９２０３、キー
ボード９２０４、外部接続ポート９２０５、ポインティングデバイス９２０６等を含む。
上記実施の形態のいずれかに示す半導体装置は、表示部９２０３に用いることが可能であ
り、コンピュータに高い信頼性を付与することができる。
図９（Ａ）及び図９（Ｂ）は２つ折り可能なタブレット型端末である。図９（Ａ）は、開
いた状態であり、タブレット型端末は、筐体９６３０、表示部９６３１ａ、表示部９６３
１ｂ、表示モード切り替えスイッチ９０３４、電源スイッチ９０３５、省電力モード切り
替えスイッチ９０３６、留め具９０３３、操作スイッチ９０３８、を有する。
上記実施の形態のいずれかに示す半導体装置は、表示部９６３１ａ、表示部９６３１ｂに
用いることが可能であり、信頼性の高いタブレット型端末とすることが可能となる。
表示部９６３１ａは、一部をタッチパネルの領域９６３２ａとすることができ、表示され
た操作キー９６３８にふれることでデータ入力をすることができる。なお、表示部９６３
１ａにおいては、一例として半分の領域が表示のみの機能を有する構成、もう半分の領域
がタッチパネルの機能を有する構成を示しているが該構成に限定されない。表示部９６３
１ａの全ての領域がタッチパネルの機能を有する構成としても良い。例えば、表示部９６
３１ａの全面をキーボードボタン表示させてタッチパネルとし、表示部９６３１ｂを表示
画面として用いることができる。
また、表示部９６３１ｂにおいても表示部９６３１ａと同様に、表示部９６３１ｂの一部
をタッチパネルの領域９６３２ｂとすることができる。また、タッチパネルのキーボード
表示切り替えボタン９６３９が表示されている位置に指やスタイラスなどでふれることで
表示部９６３１ｂにキーボードボタン表示することができる。
また、タッチパネルの領域９６３２ａとタッチパネルの領域９６３２ｂに対して同時にタ
ッチ入力することもできる。
また、表示モード切り替えスイッチ９０３４は、縦表示又は横表示などの表示の向きを切
り替え、白黒表示やカラー表示の切り替えなどを選択できる。省電力モード切り替えスイ
ッチ９０３６は、タブレット型端末に内蔵している光センサで検出される使用時の外光の
光量に応じて表示の輝度を最適なものとすることができる。タブレット型端末は光センサ
だけでなく、ジャイロ、加速度センサ等の傾きを検出するセンサなどの他の検出装置を内
蔵させてもよい。
また、図９（Ａ）では表示部９６３１ｂと表示部９６３１ａの表示面積が同じ例を示して
いるが特に限定されず、一方のサイズともう一方のサイズが異なっていてもよく、表示の
品質も異なっていてもよい。例えば一方が他方よりも高精細な表示を行える表示パネルと
してもよい。
図９（Ｂ）は、閉じた状態であり、タブレット型端末は、筐体９６３０、太陽電池９６３
３、充放電制御回路９６３４を有する。なお、図９（Ｂ）では充放電制御回路９６３４の
一例としてバッテリー９６３５、ＤＣＤＣコンバータ９６３６を有する構成について示し
ている。
なお、タブレット型端末は２つ折り可能なため、未使用時に筐体９６３０を閉じた状態に
することができる。従って、表示部９６３１ａ、表示部９６３１ｂを保護できるため、耐
久性に優れ、長期使用の観点からも信頼性の優れたタブレット型端末を提供できる。
また、この他にも図９（Ａ）及び図９（Ｂ）に示したタブレット型端末は、様々な情報（
静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付又は時刻などを表
示部に表示する機能、表示部に表示した情報をタッチ入力操作又は編集するタッチ入力機
能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有することが
できる。
タブレット型端末の表面に装着された太陽電池９６３３によって、電力をタッチパネル、
表示部、又は映像信号処理部等に供給することができる。なお、太陽電池９６３３は、筐
体９６３０の片面又は両面に設けることができ、バッテリー９６３５の充電を効率的に行
う構成とすることができる。なおバッテリー９６３５としては、リチウムイオン電池を用
いると、小型化を図れる等の利点がある。
また、図９（Ｂ）に示す充放電制御回路９６３４の構成、及び動作について図９（Ｃ）に
ブロック図を示し説明する。図９（Ｃ）には、太陽電池９６３３、バッテリー９６３５、
ＤＣＤＣコンバータ９６３６、コンバータ９６３７、スイッチＳＷ１乃至ＳＷ３、表示部
９６３１について示しており、バッテリー９６３５、ＤＣＤＣコンバータ９６３６、コン
バータ９６３７、スイッチＳＷ１乃至ＳＷ３が、図９（Ｂ）に示す充放電制御回路９６３
４に対応する箇所となる。
まず外光により太陽電池９６３３により発電がされる場合の動作の例について説明する。
太陽電池で発電した電力は、バッテリー９６３５を充電するための電圧となるようＤＣＤ
Ｃコンバータ９６３６で昇圧又は降圧がなされる。そして、表示部９６３１の動作に太陽
電池９６３３からの電力が用いられる際にはスイッチＳＷ１をオンにし、コンバータ９６
３７で表示部９６３１に必要な電圧に昇圧又は降圧をすることとなる。また、表示部９６
３１での表示を行わない際には、ＳＷ１をオフにし、ＳＷ２をオンにしてバッテリー９６
３５の充電を行う構成とすればよい。
なお太陽電池９６３３については、発電手段の一例として示したが、特に限定されず、圧
電素子（ピエゾ素子）や熱電変換素子（ペルティエ素子）などの他の発電手段によるバッ
テリー９６３５の充電を行う構成であってもよい。例えば、無線（非接触）で電力を送受
信して充電する無接点電力伝送モジュールや、また他の充電手段を組み合わせて行う構成
としてもよい。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み
合わせて用いることができる。
本実施例では、酸化物半導体層を積層させたトランジスタにおいて、各酸化物半導体層に
含有されるソース電極層又はドレイン電極層の構成元素の濃度の測定結果を示す。具体的
には、ソース電極層及びドレイン電極層として銅膜を含む電極層を形成し、各酸化物半導
体層における銅濃度の測定した結果を示す。銅濃度は、裏面からのＳＩＭＳ（Ｓｅｃｏｎ
ｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）によって測定した。
本実施例において、測定に用いたトランジスタの作製方法を以下に説明する。本実施例に
おいては、実施の形態１のトランジスタ３００と同様の構成を有するトランジスタを作製
した。以下では、トランジスタ３００と同じ符号を用いて説明する。
まず、基板４００上にゲート電極層４０２として、膜厚１００ｎｍのタングステン膜を形
成した。
次いで、ゲート電極層４０２を覆うゲート絶縁層４０４として、プラズマＣＶＤ法によっ
て膜厚５０ｎｍの窒化シリコン膜と膜厚２００ｎｍの酸化窒化シリコン膜を連続的に形成
した。
窒化シリコン膜は、プラズマＣＶＤ装置の処理室の圧力を６０Ｐａに制御し、２７．１２
ＭＨｚの高周波電源で１５０Ｗの電力を供給して、基板温度を３５０℃として、シランと
窒素の混合ガス（ＳｉＨ４：Ｎ２＝５０ｓｃｃｍ：５０００ｓｃｃｍ）を供給して成膜し
た。なお、該プラズマＣＶＤ装置は電極面積が６０００ｃｍ２である平行平板型のプラズ
マＣＶＤ装置である。また、酸化窒化シリコン膜の成膜は、同じ処理室内において、圧力
を４０Ｐａとし、高周波電源の電力及び基板温度を維持したまま、シランと一酸化二窒素
の混合ガス（ＳｉＨ４：Ｎ２Ｏ＝２０ｓｃｃｍ：３０００ｓｃｃｍ）を供給して成膜した
。
次いで、ゲート絶縁層４０４上に、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］の金属酸
化物ターゲットを用いたスパッタリング法により、膜厚１０ｎｍの酸化物半導体層４０８
ｂを形成した。成膜条件は、酸素５０％雰囲気下、圧力０．６Ｐａ、電源電力５ｋＷ、基
板温度１７０℃とした。
その後、酸化物半導体層４０８ｂ上に、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２［原子数比］の金
属酸化物ターゲットを用いたスパッタリング法により、膜厚３０ｎｍの酸化物半導体層４
０８ａを形成した。成膜条件は、酸素５０％雰囲気下、圧力０．６Ｐａ、電源電力５ｋＷ
、基板温度１７０℃とした。
島状の酸化物半導体積層４０８に加工後、酸化物半導体積層４０８を窒素雰囲気下で４５
０℃、１時間の加熱処理を行った後、窒素及び酸素雰囲気下で４５０℃、１時間の加熱処
理を行った。
次いで、酸化物半導体積層４０８に接するソース電極層４１０ａ及びドレイン電極層４１
０ｂを形成した。
本実施例では、ゲート絶縁層４０４及び酸化物半導体積層４０８上に、膜厚３５ｎｍのチ
タン膜と、膜厚２００ｎｍの銅膜を積層させ、該チタン膜及び銅膜の一部を選択的にエッ
チングすることで、ソース電極層４１０ａ及びドレイン電極層４１０ｂとした。
その後、酸化物半導体積層４０８、ソース電極層４１０ａ及びドレイン電極層４１０ｂを
覆う絶縁層４１２として、膜厚４００ｎｍの酸化窒化シリコン膜を、プラズマＣＶＤ法に
よって成膜した。
酸化窒化シリコン膜の成膜条件は、プラズマＣＶＤ装置の処理室の圧力を２００Ｐａに制
御し、２７．１２ＭＨｚの高周波電源で１５００Ｗの電力を供給して、基板温度を２２０
℃として、シランと一酸化二窒素の混合ガス（ＳｉＨ４：Ｎ２Ｏ＝１６０ｓｃｃｍ：４０
００ｓｃｃｍ）を供給した。
窒素及び酸素雰囲気下で３００℃、１時間の加熱処理を行った後、平坦化膜として、アク
リル樹脂膜を膜厚１．５μｍで形成した。この後、窒素雰囲気下で２５０℃、１時間の加
熱処理を行った。
以上によって、本実施例のトランジスタを作製した。
作製したトランジスタに含まれる酸化物半導体積層４０８の銅濃度を裏面から（ここでは
、基板４００側から）ＳＩＭＳによって測定した。図１２にＳＩＭＳの測定結果を示す。
なお、測定は、ソース電極層４１０ａ及びドレイン電極層４１０ｂの間の領域（チャネル
が形成される領域）について行った。
図１２より、酸化物半導体積層４０８内に、ソース電極層４１０ａ及びドレイン電極層４
１０ｂの構成元素である銅の拡散が見られるものの、該銅の拡散は、酸化物半導体層４０
８ａ内にとどまっており、トランジスタの電流経路（チャネル）として機能する酸化物半
導体層４０８ｂへは到達していないことが確認された。
以上より、酸化物半導体積層４０８において、電流経路となる酸化物半導体層４０８ｂの
バックチャネル側に酸化物半導体層４０８ａを設けることで、該酸化物半導体層４０８ａ
をソース電極層４１０ａ及びドレイン電極層４１０ｂの構成元素の拡散を抑制するための
バッファ層として機能させることが可能であることが示された。よって、酸化物半導体積
層４０８を含むトランジスタの電気特性の変動を抑制することが可能であることが示唆さ
れる。
３００ トランジスタ
３１０ トランジスタ
３２０ トランジスタ
３３０ トランジスタ
４００ 基板
４０２ ゲート電極層
４０３ ゲート絶縁層
４０３ａ ゲート絶縁層
４０３ｂ ゲート絶縁層
４０３ｃ ゲート絶縁層
４０４ ゲート絶縁層
４０６ ゲート絶縁層
４０８ 酸化物半導体積層
４０８ａ 酸化物半導体層
４０８ｂ 酸化物半導体層
４０８ｃ 酸化物半導体層
４１０ａ ソース電極層
４１０ｂ ドレイン電極層
４１２ 絶縁層
４９１ 共通電位線
４９２ 共通電極
５００ 基板
５０２ ゲート絶縁層
５０２ａ ゲート絶縁層
５０２ｂ ゲート絶縁層
５０２ｃ ゲート絶縁層
５０４ 層間絶縁層
５０５ カラーフィルタ層
５０６ 絶縁層
５０７ 隔壁
５１０ トランジスタ
５１１ａ ゲート電極層
５１１ｂ ゲート電極層
５１２ 酸化物半導体積層
５１２ａ 酸化物半導体層
５１２ｂ 酸化物半導体層
５１３ａ 導電層
５１３ｂ 導電層
５２０ 容量素子
５２１ａ 導電層
５２１ｂ 導電層
５２２ 酸化物半導体積層
５２２ａ 酸化物半導体層
５２２ｂ 酸化物半導体層
５２３ 導電層
５２５ 絶縁層
５３０ 配線層交差部
５３３ 導電層
５４０ 発光素子
５４１ 電極層
５４２ 電界発光層
５４３ 電極層
６０１ 基板
６０２ フォトダイオード
６０６ａ 半導体膜
６０６ｂ 半導体膜
６０６ｃ 半導体膜
６０８ 接着層
６１３ 基板
６３１ ゲート絶縁層
６３２ 絶縁層
６３３ 層間絶縁層
６３４ 層間絶縁層
６４０ トランジスタ
６４１ａ 電極層
６４１ｂ 電極層
６４２ 電極層
６４３ 導電層
６４５ 導電層
６５６ トランジスタ
６５８ フォトダイオードリセット信号線
６５９ ゲート信号線
６７１ フォトセンサ出力信号線
６７２ フォトセンサ基準信号線
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１０ トランジスタ
４０１１ トランジスタ
４０１３ 液晶素子
４０１５ 接続端子電極
４０１６ 端子電極
４０１８ ＦＰＣ
４０１９ 異方性導電層
４０２０ ゲート絶縁層
４０３１ 電極層
４０３２ 絶縁層
４０３３ 絶縁層
４０３４ 電極層
４０３５ スペーサ
４０３８ 絶縁層
９０００ テーブル
９００１ 筐体
９００２ 脚部
９００３ 表示部
９００４ 表示ボタン
９００５ 電源コード
９０３３ 留め具
９０３４ スイッチ
９０３５ 電源スイッチ
９０３６ スイッチ
９０３８ 操作スイッチ
９１００ テレビジョン装置
９１０１ 筐体
９１０３ 表示部
９１０５ スタンド
９１０７ 表示部
９１０９ 操作キー
９１１０ リモコン操作機
９２０１ 本体
９２０２ 筐体
９２０３ 表示部
９２０４ キーボード
９２０５ 外部接続ポート
９２０６ ポインティングデバイス
９６３０ 筐体
９６３１ 表示部
９６３１ａ 表示部
９６３１ｂ 表示部
９６３２ａ 領域
９６３２ｂ 領域
９６３３ 太陽電池
９６３４ 充放電制御回路
９６３５ バッテリー
９６３６ ＤＣＤＣコンバータ
９６３７ コンバータ
９６３８ 操作キー
９６３９ ボタン

Claims (3)

  1. 複数の画素を有し、
    前記画素の少なくとも一は、トランジスタと、前記トランジスタと電気的に接続された画素電極と、を有する表示装置であって、
    前記トランジスタのゲート電極としての機能を有する第１の導電層と、
    前記第１の導電層上に位置し、窒化シリコンを有する第１の絶縁層と、
    前記第１の絶縁層上に位置し、酸化シリコンを有する第２の絶縁層と、
    前記第２の絶縁層上に位置する第１の酸化物半導体層と、
    前記第１の酸化物半導体層上に位置する第２の酸化物半導体層と、
    前記第２の酸化物半導体層の上面と接する領域を有し、前記トランジスタのソース電極又はドレイン電極としての機能を有する第２の導電層と、を有し、
    前記第１の酸化物半導体層は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３またはその近傍で、ＩｎとＧａとＺｎとを有し、
    前記第１の酸化物半導体層は、Ｓｎを有し、
    前記第２の酸化物半導体層は、Ｉｎと、Ｇａと、Ｚｎとを有し、
    前記第２の酸化物半導体層は、１ｎｍ以上１０ｎｍ未満の大きさの結晶を有する領域を有し、
    前記第１の絶縁層の膜厚は、前記第２の絶縁層の膜厚より大きく、
    前記第２の導電層は、前記画素電極と接する領域を有する、表示装置。
  2. 複数の画素を有し、
    前記画素の少なくとも一は、トランジスタと、前記トランジスタと電気的に接続された画素電極と、を有する表示装置であって、
    前記トランジスタのゲート電極としての機能を有する第１の導電層と、
    前記第１の導電層上に位置し、窒化シリコンを有する第１の絶縁層と、
    前記第１の絶縁層上に位置し、酸化シリコンを有する第２の絶縁層と、
    前記第２の絶縁層上に位置する第１の酸化物半導体層と、
    前記第１の酸化物半導体層上に位置する第２の酸化物半導体層と、
    前記第２の酸化物半導体層の上面と接する領域を有し、前記トランジスタのソース電極又はドレイン電極としての機能を有する第２の導電層と、を有し、
    前記第１の酸化物半導体層は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３またはその近傍で、ＩｎとＧａとＺｎとを有し、
    前記第２の酸化物半導体層は、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１またはその近傍で、ＩｎとＧａとＺｎとを有し、
    前記第１の酸化物半導体層は、Ｓｎを有し、
    前記第２の酸化物半導体層は、Ｉｎと、Ｇａと、Ｚｎとを有し、
    前記第２の酸化物半導体層は、１ｎｍ以上１０ｎｍ未満の大きさの結晶を有する領域を有し、
    前記第１の絶縁層の膜厚は、前記第２の絶縁層の膜厚より大きく、
    前記第２の導電層は、前記画素電極と接する領域を有する、表示装置。
  3. 請求項１又は２において、
    前記第１の酸化物半導体層は、１ｎｍ以上１０ｎｍ未満の大きさの結晶を有する領域を有する、表示装置。
JP2023172797A 2012-05-31 2023-10-04 表示装置 Active JP7521092B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012125432 2012-05-31
JP2012125432 2012-05-31
JP2021108364A JP7135168B2 (ja) 2012-05-31 2021-06-30 半導体装置
JP2022137603A JP7362861B2 (ja) 2012-05-31 2022-08-31 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2022137603A Division JP7362861B2 (ja) 2012-05-31 2022-08-31 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2024110745A Division JP2024150522A (ja) 2012-05-31 2024-07-10 半導体装置

Publications (2)

Publication Number Publication Date
JP2023178336A JP2023178336A (ja) 2023-12-14
JP7521092B2 true JP7521092B2 (ja) 2024-07-23

Family

ID=49669122

Family Applications (8)

Application Number Title Priority Date Filing Date
JP2013114033A Active JP6227282B2 (ja) 2012-05-31 2013-05-30 半導体装置
JP2017197320A Active JP6460610B2 (ja) 2012-05-31 2017-10-11 半導体装置
JP2018240440A Withdrawn JP2019062233A (ja) 2012-05-31 2018-12-24 半導体装置の作製方法
JP2019008223A Active JP6694976B2 (ja) 2012-05-31 2019-01-22 トランジスタ
JP2020074488A Active JP6907377B2 (ja) 2012-05-31 2020-04-20 半導体装置
JP2021108364A Active JP7135168B2 (ja) 2012-05-31 2021-06-30 半導体装置
JP2022137603A Active JP7362861B2 (ja) 2012-05-31 2022-08-31 半導体装置
JP2023172797A Active JP7521092B2 (ja) 2012-05-31 2023-10-04 表示装置

Family Applications Before (7)

Application Number Title Priority Date Filing Date
JP2013114033A Active JP6227282B2 (ja) 2012-05-31 2013-05-30 半導体装置
JP2017197320A Active JP6460610B2 (ja) 2012-05-31 2017-10-11 半導体装置
JP2018240440A Withdrawn JP2019062233A (ja) 2012-05-31 2018-12-24 半導体装置の作製方法
JP2019008223A Active JP6694976B2 (ja) 2012-05-31 2019-01-22 トランジスタ
JP2020074488A Active JP6907377B2 (ja) 2012-05-31 2020-04-20 半導体装置
JP2021108364A Active JP7135168B2 (ja) 2012-05-31 2021-06-30 半導体装置
JP2022137603A Active JP7362861B2 (ja) 2012-05-31 2022-08-31 半導体装置

Country Status (6)

Country Link
US (3) US9496408B2 (ja)
JP (8) JP6227282B2 (ja)
KR (3) KR102316107B1 (ja)
CN (2) CN104380473B (ja)
TW (7) TWI691083B (ja)
WO (1) WO2013180040A1 (ja)

Families Citing this family (297)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013179922A1 (en) 2012-05-31 2013-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102113160B1 (ko) * 2012-06-15 2020-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8901557B2 (en) 2012-06-15 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102161077B1 (ko) 2012-06-29 2020-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9190525B2 (en) 2012-07-06 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor layer
JP6134598B2 (ja) 2012-08-02 2017-05-24 株式会社半導体エネルギー研究所 半導体装置
IN2015DN01663A (ja) 2012-08-03 2015-07-03 Semiconductor Energy Lab
US9929276B2 (en) 2012-08-10 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN104584229B (zh) 2012-08-10 2018-05-15 株式会社半导体能源研究所 半导体装置及其制造方法
US9245958B2 (en) 2012-08-10 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102171650B1 (ko) 2012-08-10 2020-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP6220597B2 (ja) 2012-08-10 2017-10-25 株式会社半導体エネルギー研究所 半導体装置
KR102099261B1 (ko) 2012-08-10 2020-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
TWI595659B (zh) 2012-09-14 2017-08-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
WO2014046222A1 (en) 2012-09-24 2014-03-27 Semiconductor Energy Laboratory Co., Ltd. Display device
TWI709244B (zh) 2012-09-24 2020-11-01 日商半導體能源研究所股份有限公司 半導體裝置
KR102094568B1 (ko) 2012-10-17 2020-03-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그의 제작 방법
KR102227591B1 (ko) 2012-10-17 2021-03-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102220279B1 (ko) 2012-10-19 2021-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막을 포함하는 다층막 및 반도체 장치의 제작 방법
JP6300489B2 (ja) 2012-10-24 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI608616B (zh) 2012-11-15 2017-12-11 半導體能源研究所股份有限公司 半導體裝置
TWI624949B (zh) 2012-11-30 2018-05-21 半導體能源研究所股份有限公司 半導體裝置
KR102207028B1 (ko) 2012-12-03 2021-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2014103901A1 (en) 2012-12-25 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9391096B2 (en) 2013-01-18 2016-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI618252B (zh) 2013-02-12 2018-03-11 半導體能源研究所股份有限公司 半導體裝置
US9231111B2 (en) 2013-02-13 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9190527B2 (en) 2013-02-13 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
KR102238682B1 (ko) 2013-02-28 2021-04-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
KR102153110B1 (ko) 2013-03-06 2020-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체막 및 반도체 장치
US10304859B2 (en) 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
TWI620324B (zh) 2013-04-12 2018-04-01 半導體能源研究所股份有限公司 半導體裝置
KR102222344B1 (ko) 2013-05-02 2021-03-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2014181785A1 (en) 2013-05-09 2014-11-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
DE102014208859B4 (de) 2013-05-20 2021-03-11 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
KR102282108B1 (ko) 2013-06-13 2021-07-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US20150008428A1 (en) 2013-07-08 2015-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP6018607B2 (ja) 2013-07-12 2016-11-02 株式会社半導体エネルギー研究所 半導体装置
JP2015053477A (ja) 2013-08-05 2015-03-19 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
TWI646690B (zh) 2013-09-13 2019-01-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9425217B2 (en) 2013-09-23 2016-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE102014220672A1 (de) 2013-10-22 2015-05-07 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
DE112014005486B4 (de) * 2013-12-02 2024-08-22 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung
JP6537264B2 (ja) 2013-12-12 2019-07-03 株式会社半導体エネルギー研究所 半導体装置
TWI666770B (zh) 2013-12-19 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置
WO2015097596A1 (en) * 2013-12-26 2015-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104867981B (zh) * 2014-02-21 2020-04-21 株式会社半导体能源研究所 半导体膜、晶体管、半导体装置、显示装置以及电子设备
TWI663726B (zh) 2014-05-30 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 半導體裝置、模組及電子裝置
US9971193B2 (en) 2014-09-05 2018-05-15 Sharp Kabushiki Kaisha Liquid crystal display panel
US9991393B2 (en) * 2014-10-16 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, module, and electronic device
US10134910B2 (en) 2014-11-28 2018-11-20 Sharp Kabushiki Kaisha Semiconductor device and production method therefor
US10164118B2 (en) 2014-11-28 2018-12-25 Sharp Kabushiki Kaisha Semiconductor device and method for producing same
JP6259120B2 (ja) 2014-11-28 2018-01-10 シャープ株式会社 半導体装置およびその製造方法
US10700210B2 (en) 2014-11-28 2020-06-30 Sharp Kabushiki Kaisha Semiconductor device, and manufacturing method for same
US10141453B2 (en) 2014-12-25 2018-11-27 Sharp Kabushiki Kaisha Semiconductor device
US10396210B2 (en) * 2014-12-26 2019-08-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with stacked metal oxide and oxide semiconductor layers and display device including the semiconductor device
US10386670B2 (en) 2014-12-26 2019-08-20 Sharp Kabushiki Kaisha Display device
WO2016104216A1 (ja) * 2014-12-26 2016-06-30 シャープ株式会社 半導体装置、表示装置および半導体装置の製造方法
WO2016128854A1 (en) 2015-02-12 2016-08-18 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US9818880B2 (en) * 2015-02-12 2017-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
TWI718125B (zh) * 2015-03-03 2021-02-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR102526654B1 (ko) 2015-03-03 2023-04-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막, 상기 산화물 반도체막을 포함하는 반도체 장치, 및 상기 반도체 장치를 포함하는 표시 장치
WO2016148067A1 (ja) 2015-03-19 2016-09-22 シャープ株式会社 液晶表示パネル
KR20160114511A (ko) 2015-03-24 2016-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9842938B2 (en) 2015-03-24 2017-12-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including semiconductor device
US10096715B2 (en) 2015-03-26 2018-10-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, and electronic device
WO2016157016A1 (en) * 2015-03-27 2016-10-06 Semiconductor Energy Laboratory Co., Ltd. Transistor and electronic device
US9806200B2 (en) 2015-03-27 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20160308067A1 (en) * 2015-04-17 2016-10-20 Ishiang Shih Metal oxynitride transistor devices
CN104916703B (zh) * 2015-05-07 2018-07-31 京东方科技集团股份有限公司 一种氧化物薄膜晶体管、阵列基板和显示装置
US10276593B2 (en) 2015-06-05 2019-04-30 Sharp Kabushiki Kaisha Active matrix substrate and method for manufacturing same, display device using active matrix substrate
WO2017002724A1 (ja) * 2015-06-30 2017-01-05 シャープ株式会社 液晶表示装置
WO2017018241A1 (ja) 2015-07-24 2017-02-02 シャープ株式会社 表示装置およびその駆動方法
CN107851668B (zh) 2015-07-27 2021-08-06 夏普株式会社 半导体装置及其制造方法
US20170040158A1 (en) * 2015-08-06 2017-02-09 Applied Materials, Inc. Low temperature ald on semiconductor and metallic surfaces
JP6524858B2 (ja) * 2015-08-24 2019-06-05 オムロンヘルスケア株式会社 脈波測定装置
WO2017037564A1 (en) * 2015-08-28 2017-03-09 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor, transistor, and semiconductor device
US10340392B2 (en) 2015-09-24 2019-07-02 Sharp Kabushiki Kaisha Semiconductor device including mark portion and production method for same
US10720701B2 (en) 2015-10-09 2020-07-21 Sharp Kabushiki Kaisha Scanning antenna and method for driving same
WO2017061527A1 (ja) 2015-10-09 2017-04-13 シャープ株式会社 Ｔｆｔ基板、それを用いた走査アンテナ、およびｔｆｔ基板の製造方法
CN108140675B (zh) 2015-10-14 2020-12-25 夏普株式会社 半导体装置及其制造方法
CN108140946B (zh) 2015-10-15 2020-08-25 夏普株式会社 扫描天线及其制造方法
CN108174620B (zh) 2015-10-15 2020-08-28 夏普株式会社 扫描天线及其制造方法
WO2017065255A1 (ja) 2015-10-15 2017-04-20 シャープ株式会社 走査アンテナおよびその製造方法
JP6389341B2 (ja) 2015-10-19 2018-09-12 シャープ株式会社 シフトレジスタおよびそれを備える表示装置
WO2017069213A1 (ja) 2015-10-22 2017-04-27 シャープ株式会社 液晶表示パネルおよびその駆動方法
WO2017069193A1 (ja) 2015-10-22 2017-04-27 シャープ株式会社 液晶表示パネルおよびその修正方法
CN108292685B (zh) 2015-11-24 2020-10-30 夏普株式会社 半导体装置和半导体装置的制造方法
WO2017094548A1 (ja) * 2015-12-01 2017-06-08 シャープ株式会社 アクティブマトリクス基板およびそれを備える液晶表示パネル
US10497330B2 (en) 2015-12-02 2019-12-03 Sharp Kabushiki Kaisha Display device that performs pause driving
WO2017099024A1 (ja) * 2015-12-09 2017-06-15 シャープ株式会社 アクティブマトリクス基板およびそれを備える液晶表示パネル
US10714633B2 (en) 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
US10903247B2 (en) 2015-12-28 2021-01-26 Sharp Kabushiki Kaisha Scanning antenna and method for manufacturing same
KR20180099725A (ko) 2015-12-29 2018-09-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 금속 산화물막 및 반도체 장치
WO2017119338A1 (ja) 2016-01-04 2017-07-13 シャープ株式会社 表示装置
KR102419913B1 (ko) 2016-01-18 2022-07-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 금속 산화물막, 반도체 장치, 및 표시 장치
JP6568957B2 (ja) 2016-01-20 2019-08-28 シャープ株式会社 液晶表示パネルおよびその製造方法
CN108496244B (zh) 2016-01-27 2021-04-13 夏普株式会社 半导体装置及其制造方法
WO2017131078A1 (ja) * 2016-01-28 2017-08-03 シャープ株式会社 アクティブマトリクス基板およびその製造方法
CN108496277B (zh) 2016-01-29 2020-09-08 夏普株式会社 扫描天线
US10177444B2 (en) 2016-01-29 2019-01-08 Sharp Kabushiki Kaisha Scanning antenna
WO2017134495A1 (ja) 2016-02-05 2017-08-10 株式会社半導体エネルギー研究所 金属酸化物膜、半導体装置、及び半導体装置の作製方法
JP6970511B2 (ja) 2016-02-12 2021-11-24 株式会社半導体エネルギー研究所 トランジスタ
CN109121438B (zh) 2016-02-12 2022-02-18 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
CN108604735B (zh) 2016-02-16 2020-02-07 夏普株式会社 扫描天线
US10985469B2 (en) 2016-02-19 2021-04-20 Sharp Kabushiki Kaisha Scanning antenna and method for manufacturing same
CN108701719A (zh) 2016-02-22 2018-10-23 夏普株式会社 半导体装置和半导体装置的制造方法
CN108713225B (zh) 2016-03-02 2021-04-13 夏普株式会社 有源矩阵基板以及具备有源矩阵基板的液晶显示装置
CN108780818B (zh) 2016-03-04 2023-01-31 株式会社半导体能源研究所 半导体装置、该半导体装置的制造方法以及包括该半导体装置的显示装置
KR20180123028A (ko) 2016-03-11 2018-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장비, 상기 반도체 장치의 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
WO2017155084A1 (ja) 2016-03-11 2017-09-14 シャープ株式会社 走査アンテナならびに走査アンテナの検査方法
US10656483B2 (en) 2016-03-14 2020-05-19 Sharp Kabushiki Kaisha Semiconductor apparatus and method for manufacturing semiconductor apparatus
US10816865B2 (en) 2016-03-15 2020-10-27 Sharp Kabushiki Kaisha Active matrix substrate
KR20240027878A (ko) 2016-03-22 2024-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 상기 반도체 장치를 포함하는 표시 장치
WO2017170133A1 (ja) 2016-03-29 2017-10-05 シャープ株式会社 走査アンテナ、走査アンテナの検査方法および走査アンテナの製造方法
WO2017170219A1 (ja) 2016-03-31 2017-10-05 シャープ株式会社 アクティブマトリクス基板、その製造方法および表示装置
US10942408B2 (en) 2016-04-01 2021-03-09 Semiconductor Energy Laboratory Co., Ltd. Composite oxide semiconductor, semiconductor device using the composite oxide semiconductor, and display device including the semiconductor device
US10388738B2 (en) 2016-04-01 2019-08-20 Semiconductor Energy Laboratory Co., Ltd. Composite oxide semiconductor and method for manufacturing the same
US11302717B2 (en) * 2016-04-08 2022-04-12 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the same
CN115332356A (zh) 2016-04-13 2022-11-11 株式会社半导体能源研究所 半导体装置及包括该半导体装置的显示装置
KR20170126398A (ko) * 2016-05-09 2017-11-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 상기 반도체 장치를 갖는 표시 장치
US10573641B2 (en) 2016-05-16 2020-02-25 Sharp Kabushiki Kaisha TFT substrate, scanning antenna provided with TFT substrate, and method for producing TFT substrate
US10043659B2 (en) 2016-05-20 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device or display device including the same
CN109075209B (zh) 2016-05-20 2022-05-27 株式会社半导体能源研究所 半导体装置或包括该半导体装置的显示装置
CN109196716B (zh) * 2016-05-27 2021-01-01 夏普株式会社 扫描天线及扫描天线的制造方法
CN109314316B (zh) 2016-05-30 2020-10-23 夏普株式会社 扫描天线
US10461197B2 (en) 2016-06-03 2019-10-29 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, oxide semiconductor, oxynitride semiconductor, and transistor
WO2017212363A1 (en) 2016-06-06 2017-12-14 Semiconductor Energy Laboratory Co., Ltd. Sputtering apparatus, sputtering target, and method for forming semiconductor film with the sputtering apparatus
WO2017213084A1 (ja) 2016-06-09 2017-12-14 シャープ株式会社 Ｔｆｔ基板、ｔｆｔ基板を備えた走査アンテナ、およびｔｆｔ基板の製造方法
US10811770B2 (en) 2016-06-10 2020-10-20 Sharp Kabushiki Kaisha Scanning antenna
CN109564944B (zh) * 2016-07-19 2021-12-28 夏普株式会社 Tft基板、具备tft基板的扫描天线、以及tft基板的制造方法
CN109478727B (zh) 2016-07-26 2021-03-09 夏普株式会社 扫描天线及扫描天线的制造方法
CN109478719B (zh) 2016-07-27 2020-12-08 夏普株式会社 扫描天线及扫描天线的驱动方法以及液晶设备
WO2018021310A1 (ja) 2016-07-28 2018-02-01 シャープ株式会社 走査アンテナ
WO2018021247A1 (ja) 2016-07-29 2018-02-01 シャープ株式会社 Ｔｆｔ基板、ｔｆｔ基板を備えた走査アンテナ、およびｔｆｔ基板の製造方法
WO2018030180A1 (ja) 2016-08-08 2018-02-15 シャープ株式会社 走査アンテナ
WO2018030298A1 (ja) 2016-08-12 2018-02-15 シャープ株式会社 アクティブマトリクス基板および表示装置
CN109643848B (zh) 2016-08-12 2021-04-13 夏普株式会社 扫描天线
CN109643849B (zh) 2016-08-26 2021-03-09 夏普株式会社 扫描天线
CN109690661B (zh) 2016-09-02 2021-01-01 夏普株式会社 有源矩阵基板和具备有源矩阵基板的显示装置
CN109643713A (zh) * 2016-09-05 2019-04-16 夏普株式会社 半导体装置
CN109661696B (zh) 2016-09-05 2021-04-13 夏普株式会社 有源矩阵基板及其制造方法
CN115857237A (zh) 2016-09-12 2023-03-28 株式会社半导体能源研究所 显示装置及电子设备
JP6618628B2 (ja) 2016-09-27 2019-12-11 シャープ株式会社 半導体装置およびその製造方法
TW201817014A (zh) 2016-10-07 2018-05-01 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
US10825843B2 (en) 2016-10-19 2020-11-03 Sharp Kabushiki Kaisha Active matrix substrate and method for producing same
US10833197B2 (en) 2016-10-19 2020-11-10 Sharp Kabushiki Kaisha TFT substrate having compensation capacitance unit for change in capacitance formed between gate electrode and drain electrode
WO2018079350A1 (ja) 2016-10-27 2018-05-03 シャープ株式会社 Ｔｆｔ基板、ｔｆｔ基板を備えた走査アンテナ、およびｔｆｔ基板の製造方法
CN109891560B (zh) 2016-11-09 2021-09-21 夏普株式会社 Tft基板、具备tft基板的扫描天线以及tft基板的制造方法
KR102661122B1 (ko) * 2016-11-21 2024-04-26 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN109997071B (zh) 2016-11-29 2022-03-29 夏普株式会社 液晶装置、液晶装置的求出残留dc电压值的方法、液晶装置的驱动方法以及液晶装置的制造方法
US10748862B2 (en) 2016-12-08 2020-08-18 Sharp Kabushiki Kaisha TFT substrate, scanning antenna comprising TFT substrate, and TFT substrate production method
WO2018105589A1 (ja) 2016-12-09 2018-06-14 シャープ株式会社 Ｔｆｔ基板、ｔｆｔ基板を備えた走査アンテナ、およびｔｆｔ基板の製造方法
CN110121765B (zh) 2016-12-27 2023-04-28 夏普株式会社 半导体装置的制造方法和成膜装置
CN110121785A (zh) 2016-12-27 2019-08-13 夏普株式会社 具备氧化物半导体tft的半导体装置
CN110140221B (zh) 2016-12-28 2022-03-08 夏普株式会社 Tft基板、具备tft基板的扫描天线以及tft基板的制造方法
JP6640759B2 (ja) * 2017-01-11 2020-02-05 株式会社アルバック 真空処理装置
WO2018131635A1 (ja) 2017-01-13 2018-07-19 シャープ株式会社 走査アンテナおよび走査アンテナの製造方法
JP6718988B2 (ja) 2017-01-27 2020-07-08 シャープ株式会社 アクティブマトリクス基板およびそれを用いた表示装置
US11262629B2 (en) 2017-02-06 2022-03-01 Sharp Kabushiki Kaisha Active matrix substrate and liquid crystal display apparatus
CN110226219B (zh) 2017-02-07 2023-12-08 株式会社半导体能源研究所 半导体装置以及半导体装置的制造方法
US10950705B2 (en) 2017-02-15 2021-03-16 Sharp Kabushiki Kaisha Active matrix substrate
CN110312962A (zh) 2017-02-20 2019-10-08 夏普株式会社 有源矩阵基板和液晶显示装置
CN110326114B (zh) 2017-02-28 2022-04-22 夏普株式会社 Tft基板、具备tft基板的扫描天线以及tft基板的制造方法
CN110392930B (zh) 2017-03-03 2023-06-30 夏普株式会社 Tft基板和具备tft基板的扫描天线
TWI778959B (zh) 2017-03-03 2022-10-01 日商半導體能源硏究所股份有限公司 半導體裝置及半導體裝置的製造方法
WO2018163997A1 (ja) 2017-03-09 2018-09-13 シャープ株式会社 アクティブマトリクス基板およびその製造方法
US11043599B2 (en) 2017-03-14 2021-06-22 Sharp Kabushiki Kaisha Semiconductor device and method for producing same
US11107429B2 (en) 2017-03-27 2021-08-31 Sharp Kabushiki Kaisha Active matrix substrate, liquid crystal display device, and organic EL display device
WO2018180723A1 (ja) 2017-03-27 2018-10-04 シャープ株式会社 アクティブマトリクス基板およびその製造方法
US10818766B2 (en) 2017-03-30 2020-10-27 Sharp Kabushiki Kaisha Active matrix substrate and liquid crystal display panel
WO2018186281A1 (ja) 2017-04-06 2018-10-11 シャープ株式会社 Ｔｆｔ基板およびｔｆｔ基板を備えた走査アンテナ
CN110462841B (zh) 2017-04-07 2023-06-02 夏普株式会社 Tft基板、具备tft基板的扫描天线以及tft基板的制造方法
CN110462842B (zh) 2017-04-07 2022-05-17 夏普株式会社 Tft基板、具备tft基板的扫描天线以及tft基板的制造方法
US11145268B2 (en) 2017-04-10 2021-10-12 Sharp Kabushiki Kaisha Active matrix substrate including setting thin film transistor and resetting thin film transistor and display device including same
WO2018199037A1 (ja) * 2017-04-28 2018-11-01 シャープ株式会社 アクティブマトリクス基板およびその製造方法
WO2018212100A1 (ja) 2017-05-18 2018-11-22 シャープ株式会社 アクティブマトリクス基板およびその製造方法
CN110651358A (zh) 2017-05-19 2020-01-03 株式会社半导体能源研究所 半导体装置、显示装置以及半导体装置的制造方法
US11239370B2 (en) 2017-05-31 2022-02-01 Sharp Kabushiki Kaisha TFT substrate and scanning antenna provided with TFT substrate
US11069722B2 (en) 2017-05-31 2021-07-20 Sharp Kabushiki Kaisha Active matrix substrate and method of manufacturing same
US11145766B2 (en) 2017-06-08 2021-10-12 Sharp Kabushiki Kaisha Active-matrix substrate and display device
US11112628B2 (en) 2017-06-16 2021-09-07 Sharp Kabushiki Kaisha Liquid crystal display device including common electrode control circuit
WO2019044546A1 (ja) 2017-08-29 2019-03-07 シャープ株式会社 アクティブマトリクス基板および表示装置
JP2019049590A (ja) 2017-09-08 2019-03-28 シャープ株式会社 アクティブマトリクス基板およびデマルチプレクサ回路
JP2019050323A (ja) 2017-09-12 2019-03-28 シャープ株式会社 アクティブマトリクス基板およびデマルチプレクサ回路
JP6578334B2 (ja) 2017-09-27 2019-09-18 シャープ株式会社 Ｔｆｔ基板およびｔｆｔ基板を備えた走査アンテナ
JP2019062090A (ja) 2017-09-27 2019-04-18 シャープ株式会社 Ｔｆｔ基板、ｔｆｔ基板を備えた走査アンテナ、およびｔｆｔ基板の製造方法
JP2019066505A (ja) 2017-09-28 2019-04-25 シャープ株式会社 液晶表示装置
JP6684769B2 (ja) 2017-09-28 2020-04-22 シャープ株式会社 アクティブマトリクス基板、液晶表示装置、有機ｅｌ表示装置およびアクティブマトリクス基板の製造方法
JP2019087552A (ja) 2017-11-01 2019-06-06 シャープ株式会社 薄膜トランジスタの製造方法、及び、薄膜トランジスタ
CN111357086A (zh) 2017-11-02 2020-06-30 株式会社半导体能源研究所 半导体装置
JP2019091794A (ja) 2017-11-14 2019-06-13 シャープ株式会社 半導体装置
JP2019091835A (ja) 2017-11-16 2019-06-13 シャープ株式会社 Ｔｆｔ基板、ｔｆｔ基板を備えた走査アンテナ、およびｔｆｔ基板の製造方法
US11349032B2 (en) 2017-12-22 2022-05-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20200101964A (ko) 2018-01-05 2020-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102588958B1 (ko) 2018-01-19 2023-10-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP2019134032A (ja) 2018-01-30 2019-08-08 シャープ株式会社 Ｔｆｔ基板、ｔｆｔ基板を備えた走査アンテナ、およびｔｆｔ基板の製造方法
KR102579601B1 (ko) 2018-02-08 2023-09-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN111788664B (zh) 2018-03-01 2024-04-16 株式会社半导体能源研究所 半导体装置的制造方法
JP2019153656A (ja) 2018-03-02 2019-09-12 シャープ株式会社 アクティブマトリクス基板およびデマルチプレクサ回路
KR20200138224A (ko) 2018-03-02 2020-12-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP6706638B2 (ja) 2018-03-07 2020-06-10 シャープ株式会社 半導体装置およびその製造方法
CN112005383A (zh) 2018-03-12 2020-11-27 株式会社半导体能源研究所 金属氧化物以及包含金属氧化物的晶体管
WO2019175708A1 (ja) 2018-03-16 2019-09-19 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
US10756116B2 (en) 2018-03-20 2020-08-25 Sharp Kabushiki Kaisha Active matrix substrate having thin film transistors that each include copper gate electrode and oxide semiconductor layer
JP7397789B2 (ja) 2018-03-23 2023-12-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6757352B2 (ja) 2018-03-28 2020-09-16 シャープ株式会社 アクティブマトリクス基板および表示装置
JP6757353B2 (ja) 2018-03-28 2020-09-16 シャープ株式会社 アクティブマトリクス基板および表示装置
US11482626B2 (en) 2018-03-29 2022-10-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
JP6753885B2 (ja) 2018-04-16 2020-09-09 シャープ株式会社 アクティブマトリクス基板、表示装置およびアクティブマトリクス基板の欠陥修正方法
WO2019202430A1 (ja) 2018-04-20 2019-10-24 株式会社半導体エネルギー研究所 半導体装置
KR102551354B1 (ko) * 2018-04-20 2023-07-04 삼성전자 주식회사 반도체 발광 소자 및 그 제조 방법
WO2019220278A1 (ja) 2018-05-17 2019-11-21 株式会社半導体エネルギー研究所 表示装置、及び電子機器
KR20210027366A (ko) 2018-06-29 2021-03-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
DE102019004521A1 (de) 2018-07-02 2020-01-02 Sharp Kabushiki Kaisha Aktivmatrixsubstrat und verfahren zur herstellung eines aktivmatrixsubstrats
WO2020012276A1 (ja) 2018-07-09 2020-01-16 株式会社半導体エネルギー研究所 半導体装置
TW202032242A (zh) 2018-08-03 2020-09-01 日商半導體能源研究所股份有限公司 半導體裝置
US11069796B2 (en) 2018-08-09 2021-07-20 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP6799123B2 (ja) 2018-09-19 2020-12-09 シャープ株式会社 アクティブマトリクス基板およびその製造方法
JP6804603B2 (ja) 2018-09-19 2020-12-23 シャープ株式会社 アクティブマトリクス基板の製造方法、およびアクティブマトリクス基板を用いたタッチセンサ付き液晶表示装置の製造方法
JP6868069B2 (ja) 2018-09-19 2021-05-12 シャープ株式会社 アクティブマトリクス基板およびアクティブマトリクス基板を用いたタッチセンサ付き液晶表示装置
JP2020053759A (ja) 2018-09-25 2020-04-02 シャープ株式会社 走査アンテナおよびｔｆｔ基板
WO2020074993A1 (ja) 2018-10-10 2020-04-16 株式会社半導体エネルギー研究所 半導体装置
JPWO2020089762A1 (ja) 2018-11-02 2020-05-07
JPWO2020089726A1 (ja) 2018-11-02 2021-11-18 株式会社半導体エネルギー研究所 半導体装置
JP7475282B2 (ja) 2018-11-02 2024-04-26 株式会社半導体エネルギー研究所 半導体装置
KR20210098981A (ko) 2018-12-06 2021-08-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 표시 장치의 제작 방법
US11616305B2 (en) 2018-12-12 2023-03-28 Sharp Kabushiki Kaisha Scanning antenna and method for manufacturing scanning antenna
WO2020121876A1 (ja) 2018-12-12 2020-06-18 シャープ株式会社 走査アンテナおよび走査アンテナの製造方法
CN113196457B (zh) 2018-12-12 2023-06-13 夏普株式会社 扫描天线和扫描天线的制造方法
US10921669B2 (en) 2019-01-18 2021-02-16 Sharp Kabushiki Kaisha Display device and active matrix substrate
CN109888019B (zh) * 2019-01-29 2021-04-02 中山大学 一种基于准调制掺杂效应的异质结构氧化物薄膜晶体管
KR20210127183A (ko) 2019-02-15 2021-10-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP7531478B2 (ja) 2019-02-22 2024-08-09 株式会社半導体エネルギー研究所 金属酸化物膜の評価方法
US20220149201A1 (en) 2019-03-01 2022-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2020178651A1 (ja) 2019-03-01 2020-09-10 株式会社半導体エネルギー研究所 半導体装置
JP7284613B2 (ja) 2019-03-29 2023-05-31 シャープ株式会社 アクティブマトリクス基板およびその製造方法
CN110112074A (zh) * 2019-05-08 2019-08-09 深圳市华星光电半导体显示技术有限公司 氧化物薄膜晶体管器件及其制造方法
JPWO2020229917A1 (ja) 2019-05-10 2020-11-19
CN113785344A (zh) 2019-05-10 2021-12-10 株式会社半导体能源研究所 半导体装置及半导体装置的工作方法
US11431106B2 (en) 2019-06-04 2022-08-30 Sharp Kabushiki Kaisha TFT substrate, method for manufacturing TFT substrate, and scanned antenna
CN112054031B (zh) * 2019-06-06 2023-06-27 夏普株式会社 有源矩阵基板及其制造方法
US10976626B2 (en) 2019-06-14 2021-04-13 Sharp Kabushiki Kaisha Display device
KR20220024154A (ko) 2019-06-28 2022-03-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US11314136B2 (en) 2019-06-28 2022-04-26 Sharp Kabushiki Kaisha Active matrix substrate and display device
KR20210010333A (ko) 2019-07-19 2021-01-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN112305819B (zh) 2019-07-26 2024-04-02 夏普株式会社 液晶显示装置
US11476282B2 (en) 2019-08-09 2022-10-18 Sharp Kabushiki Kaisha Active matrix substrate and method for manufacturing same
WO2021028750A1 (ja) 2019-08-09 2021-02-18 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
KR20210022187A (ko) * 2019-08-19 2021-03-03 삼성디스플레이 주식회사 표시 장치
KR20210035553A (ko) * 2019-09-24 2021-04-01 삼성전자주식회사 도메인 스위칭 소자 및 그 제조방법
JPWO2021070009A1 (ja) 2019-10-11 2021-04-15
US11682681B2 (en) 2019-10-17 2023-06-20 Sharp Kabushiki Kaisha Active matrix substrate and method for manufacturing same
US11079636B2 (en) 2019-10-25 2021-08-03 Sharp Kabushiki Kaisha Active matrix substrate, liquid crystal display device with touch sensor using active matrix substrate, and method for manufacturing active matrix substrate
JP7393927B2 (ja) * 2019-11-29 2023-12-07 シャープ株式会社 液晶表示パネル
CN112987382B (zh) 2019-12-13 2023-11-07 夏普株式会社 液晶显示装置
JP7471075B2 (ja) 2019-12-17 2024-04-19 シャープ株式会社 アクティブマトリクス基板およびその製造方法
JP7372832B2 (ja) 2019-12-26 2023-11-01 シャープ株式会社 液晶表示装置およびその製造方法
JP7299834B2 (ja) 2019-12-26 2023-06-28 シャープ株式会社 アクティブマトリクス基板、アクティブマトリクス基板を備えたインセルタッチパネル型液晶表示装置、およびアクティブマトリクス基板の製造方法
US11637132B2 (en) 2020-02-07 2023-04-25 Sharp Kabushiki Kaisha Active matrix substrate and method for manufacturing same
US11557679B2 (en) 2020-03-02 2023-01-17 Sharp Kabushiki Kaisha Active matrix substrate and display device
TW202414057A (zh) 2020-03-20 2024-04-01 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US11631704B2 (en) 2020-04-21 2023-04-18 Sharp Kabushiki Kaisha Active matrix substrate and display device
US11502115B2 (en) 2020-04-21 2022-11-15 Sharp Kabushiki Kaisha Active matrix substrate and method for manufacturing same
JP2021192406A (ja) 2020-06-05 2021-12-16 シャープ株式会社 アクティブマトリクス基板およびその製造方法
JP2022014107A (ja) 2020-07-06 2022-01-19 シャープ株式会社 アクティブマトリクス基板およびその製造方法
JP2022014108A (ja) * 2020-07-06 2022-01-19 シャープ株式会社 アクティブマトリクス基板およびその製造方法
JP7502965B2 (ja) 2020-10-29 2024-06-19 シャープ株式会社 液晶表示装置
JP2022072419A (ja) 2020-10-29 2022-05-17 シャープ株式会社 液晶表示装置
JPWO2022106953A1 (ja) 2020-11-17 2022-05-27
US12100711B2 (en) 2020-12-04 2024-09-24 Sharp Kabushiki Kaisha Active matrix substrate and method for manufacturing same
KR20220079442A (ko) 2020-12-04 2022-06-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 표시 장치의 제작 방법
JPWO2022130086A1 (ja) 2020-12-15 2022-06-23
US11581340B2 (en) 2020-12-15 2023-02-14 Sharp Kabushiki Kaisha Active matrix substrate
JP2022100714A (ja) 2020-12-24 2022-07-06 シャープ株式会社 アクティブマトリクス基板およびその製造方法
JP2022109618A (ja) * 2021-01-15 2022-07-28 株式会社ジャパンディスプレイ 半導体装置の製造方法
CN114883340A (zh) 2021-02-05 2022-08-09 夏普株式会社 有源矩阵基板
JP2022158302A (ja) 2021-04-01 2022-10-17 シャープ株式会社 液晶表示装置およびその製造方法
KR20230169179A (ko) 2021-04-16 2023-12-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP2022167632A (ja) 2021-04-23 2022-11-04 シャープディスプレイテクノロジー株式会社 アクティブマトリクス基板、アクティブマトリクス基板の製造方法、およびアクティブマトリクス基板を用いたタッチセンサ付き液晶表示装置
US20240213335A1 (en) 2021-05-13 2024-06-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display apparatus, and manufacturing method of the semiconductor device
JP2022178523A (ja) 2021-05-20 2022-12-02 シャープディスプレイテクノロジー株式会社 アクティブマトリクス基板および液晶表示装置
JP2023007092A (ja) 2021-07-01 2023-01-18 シャープディスプレイテクノロジー株式会社 アクティブマトリクス基板およびその製造方法
US11644715B2 (en) 2021-07-08 2023-05-09 Sharp Display Technology Corporation Liquid crystal display device comprising a plurality of pixels each having a reflective region with a reflective electrode and a transmissive region with a transparent electrode
JP2023038651A (ja) 2021-09-07 2023-03-17 シャープディスプレイテクノロジー株式会社 アクティブマトリクス基板および液晶表示装置
CN113809163B (zh) * 2021-09-17 2023-11-24 武汉天马微电子有限公司 金属氧化物晶体管、显示面板及显示装置
JP2023076275A (ja) 2021-11-22 2023-06-01 シャープディスプレイテクノロジー株式会社 アクティブマトリクス基板および液晶表示装置
US20230170603A1 (en) * 2021-11-26 2023-06-01 Innolux Corporation Electronic device
US11830454B2 (en) 2022-02-07 2023-11-28 Sharp Display Technology Corporation Active matrix substrate and display device
US12040399B2 (en) * 2022-03-17 2024-07-16 Renesas Electronics Corporation Semiconductor device
US20230335605A1 (en) 2022-04-15 2023-10-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2023163521A (ja) 2022-04-28 2023-11-10 シャープディスプレイテクノロジー株式会社 液晶表示装置
US20230378372A1 (en) * 2022-05-19 2023-11-23 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method of manufacturing semiconductor device
US12078903B2 (en) 2022-09-09 2024-09-03 Sharp Display Technology Corporation Active matrix substrate and liquid crystal display device
JP2024046379A (ja) 2022-09-22 2024-04-03 シャープディスプレイテクノロジー株式会社 アクティブマトリクス基板および液晶表示装置
KR102524042B1 (ko) 2022-11-07 2023-04-21 (주)루슨트코리아 속도변경 및 그에 따른 효율구간 변경이 가능한 전동기 또는 발전기
US12117697B2 (en) 2022-11-29 2024-10-15 Sharp Display Technology Corporation Liquid crystal display device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030047785A1 (en) 2001-09-10 2003-03-13 Masahi Kawasaki Thin film transistor and matrix display device
JP2008166716A (ja) 2006-12-05 2008-07-17 Canon Inc ボトムゲート型薄膜トランジスタ、ボトムゲート型薄膜トランジスタの製造方法及び表示装置
WO2010098101A1 (ja) 2009-02-27 2010-09-02 株式会社アルバック トランジスタ、トランジスタの製造方法及びその製造装置
US20110062992A1 (en) 2009-09-16 2011-03-17 Semiconductor Energy Laboratory Co., Ltd. Logic circuit, light emitting device, semiconductor device, and electronic device
US20110136301A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20120064650A1 (en) 2010-09-13 2012-03-15 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor and liquid crystal display device
JP2012059860A (ja) 2010-09-08 2012-03-22 Fujifilm Corp 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置

Family Cites Families (167)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
KR100399556B1 (ko) * 1998-12-14 2003-10-17 엘지.필립스 엘시디 주식회사 배선, 이를 사용한 박막 트랜지스터 기판, 및 그제조방법과 액정표시장치
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP2002270617A (ja) 2001-12-28 2002-09-20 Seiko Instruments Inc 半導体装置
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CA2708335A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5084160B2 (ja) * 2006-03-20 2012-11-28 キヤノン株式会社 薄膜トランジスタ及び表示装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5377940B2 (ja) * 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
CN103258857B (zh) * 2007-12-13 2016-05-11 出光兴产株式会社 使用了氧化物半导体的场效应晶体管及其制造方法
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
EP2146379B1 (en) * 2008-07-14 2015-01-28 Samsung Electronics Co., Ltd. Transistor comprising ZnO based channel layer
JP2010040552A (ja) * 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP5345359B2 (ja) * 2008-09-18 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
CN102386236B (zh) 2008-10-24 2016-02-10 株式会社半导体能源研究所 半导体器件和用于制造该半导体器件的方法
TWI536577B (zh) 2008-11-13 2016-06-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101034686B1 (ko) 2009-01-12 2011-05-16 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
KR101648927B1 (ko) 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
JP5512144B2 (ja) * 2009-02-12 2014-06-04 富士フイルム株式会社 薄膜トランジスタ及びその製造方法
US8247276B2 (en) 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
TWI535023B (zh) * 2009-04-16 2016-05-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
JP5564331B2 (ja) 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
WO2011013596A1 (en) * 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011027656A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
CN102549757A (zh) 2009-09-30 2012-07-04 佳能株式会社 薄膜晶体管
KR101877149B1 (ko) * 2009-10-08 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체층, 반도체 장치 및 그 제조 방법
KR101933841B1 (ko) 2009-10-16 2018-12-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 이를 구비한 전자 장치
JP5604081B2 (ja) * 2009-11-11 2014-10-08 出光興産株式会社 酸化物半導体を用いた、高移動度の電界効果型トランジスタ
JP5596963B2 (ja) * 2009-11-19 2014-09-24 出光興産株式会社 スパッタリングターゲット及びそれを用いた薄膜トランジスタ
KR20190093705A (ko) 2009-11-27 2019-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
WO2011065210A1 (en) * 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
KR101329849B1 (ko) * 2009-11-28 2013-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP5497417B2 (ja) 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
WO2011070929A1 (en) * 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
KR101097322B1 (ko) * 2009-12-15 2011-12-23 삼성모바일디스플레이주식회사 산화물 반도체 박막 트랜지스터, 그 제조방법 및 산화물 반도체 박막 트랜지스터를 구비한 유기전계 발광소자
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
KR101603246B1 (ko) * 2009-12-31 2016-03-15 엘지디스플레이 주식회사 박막 트랜지스터
JP5251889B2 (ja) * 2010-01-12 2013-07-31 トヨタ自動車株式会社 減速支援システム
JP2011187506A (ja) * 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
KR101878206B1 (ko) * 2010-03-05 2018-07-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막의 제작 방법 및 트랜지스터의 제작 방법
US9147768B2 (en) 2010-04-02 2015-09-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor and a metal oxide film
US9196739B2 (en) 2010-04-02 2015-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor film and metal oxide film
US8884282B2 (en) 2010-04-02 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102436902B1 (ko) 2010-04-02 2022-08-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN105810752B (zh) 2010-04-02 2019-11-19 株式会社半导体能源研究所 半导体装置
US9190522B2 (en) 2010-04-02 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor
KR101465192B1 (ko) 2010-04-09 2014-11-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5606787B2 (ja) * 2010-05-18 2014-10-15 富士フイルム株式会社 薄膜トランジスタの製造方法、並びに、薄膜トランジスタ、イメージセンサー、ｘ線センサー及びｘ線デジタル撮影装置
KR20130077839A (ko) 2010-05-21 2013-07-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011145634A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102971857A (zh) * 2010-07-02 2013-03-13 合同会社先端配线材料研究所 薄膜晶体管
WO2012002573A1 (ja) * 2010-07-02 2012-01-05 合同会社先端配線材料研究所 半導体装置
US8759820B2 (en) * 2010-08-20 2014-06-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5806043B2 (ja) 2010-08-27 2015-11-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8603841B2 (en) * 2010-08-27 2013-12-10 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of semiconductor device and light-emitting display device
US8797487B2 (en) * 2010-09-10 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Transistor, liquid crystal display device, and manufacturing method thereof
US8835917B2 (en) * 2010-09-13 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, power diode, and rectifier
KR20180124158A (ko) * 2010-09-15 2018-11-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 그 제작 방법
JP2012094853A (ja) * 2010-09-30 2012-05-17 Kobe Steel Ltd 配線構造
JP2012160679A (ja) 2011-02-03 2012-08-23 Sony Corp 薄膜トランジスタ、表示装置および電子機器
JP5052693B1 (ja) * 2011-08-12 2012-10-17 富士フイルム株式会社 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置
WO2013179922A1 (en) 2012-05-31 2013-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102113160B1 (ko) 2012-06-15 2020-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8901557B2 (en) 2012-06-15 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030047785A1 (en) 2001-09-10 2003-03-13 Masahi Kawasaki Thin film transistor and matrix display device
JP2003086808A (ja) 2001-09-10 2003-03-20 Masashi Kawasaki 薄膜トランジスタおよびマトリクス表示装置
JP2008166716A (ja) 2006-12-05 2008-07-17 Canon Inc ボトムゲート型薄膜トランジスタ、ボトムゲート型薄膜トランジスタの製造方法及び表示装置
US20100051936A1 (en) 2006-12-05 2010-03-04 Canon Kabushiki Kaisha Bottom gate type thin film transistor, method of manufacturing the same, and display apparatus
WO2010098101A1 (ja) 2009-02-27 2010-09-02 株式会社アルバック トランジスタ、トランジスタの製造方法及びその製造装置
US20110062992A1 (en) 2009-09-16 2011-03-17 Semiconductor Energy Laboratory Co., Ltd. Logic circuit, light emitting device, semiconductor device, and electronic device
JP2011086929A (ja) 2009-09-16 2011-04-28 Semiconductor Energy Lab Co Ltd 論理回路、発光装置、半導体装置、及び電子機器
US20110136301A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2011139050A (ja) 2009-12-04 2011-07-14 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2012059860A (ja) 2010-09-08 2012-03-22 Fujifilm Corp 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
US20120064650A1 (en) 2010-09-13 2012-03-15 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor and liquid crystal display device
JP2012084866A (ja) 2010-09-13 2012-04-26 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ及び液晶表示装置の作製方法

Also Published As

Publication number Publication date
TW201921699A (zh) 2019-06-01
JP6227282B2 (ja) 2017-11-08
TWI750814B (zh) 2021-12-21
JP2014007399A (ja) 2014-01-16
JP6907377B2 (ja) 2021-07-21
KR102071545B1 (ko) 2020-01-30
US20170309751A1 (en) 2017-10-26
JP6694976B2 (ja) 2020-05-20
JP6460610B2 (ja) 2019-01-30
KR102388690B1 (ko) 2022-04-19
JP2021170655A (ja) 2021-10-28
TW201405818A (zh) 2014-02-01
JP2019062233A (ja) 2019-04-18
CN107591316B (zh) 2021-06-08
JP2018019098A (ja) 2018-02-01
CN104380473A (zh) 2015-02-25
TWI810740B (zh) 2023-08-01
TW202230809A (zh) 2022-08-01
TWI573272B (zh) 2017-03-01
KR20210128038A (ko) 2021-10-25
CN107591316A (zh) 2018-01-16
US20130320334A1 (en) 2013-12-05
US9899536B2 (en) 2018-02-20
KR20150027116A (ko) 2015-03-11
WO2013180040A1 (en) 2013-12-05
JP2019096889A (ja) 2019-06-20
US9741865B2 (en) 2017-08-22
KR20190016611A (ko) 2019-02-18
TW202414840A (zh) 2024-04-01
TW202103326A (zh) 2021-01-16
JP2022173216A (ja) 2022-11-18
TWI691083B (zh) 2020-04-11
KR102316107B1 (ko) 2021-10-21
TWI637519B (zh) 2018-10-01
US9496408B2 (en) 2016-11-15
CN104380473B (zh) 2017-10-13
JP2023178336A (ja) 2023-12-14
TW201909428A (zh) 2019-03-01
JP7362861B2 (ja) 2023-10-17
JP7135168B2 (ja) 2022-09-12
TW201727909A (zh) 2017-08-01
US20170033229A1 (en) 2017-02-02
JP2020127035A (ja) 2020-08-20
TWI707476B (zh) 2020-10-11

Similar Documents

Publication Publication Date Title
JP7521092B2 (ja) 表示装置
JP7513821B2 (ja) 半導体装置
JP6567150B2 (ja) 半導体装置
JP6227287B2 (ja) 半導体装置
CN107403840B (zh) 半导体装置
JP2024150522A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240611

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240710

R150 Certificate of patent or registration of utility model

Ref document number: 7521092

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150