CN107591316A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN107591316A
CN107591316A CN201710788148.XA CN201710788148A CN107591316A CN 107591316 A CN107591316 A CN 107591316A CN 201710788148 A CN201710788148 A CN 201710788148A CN 107591316 A CN107591316 A CN 107591316A
Authority
CN
China
Prior art keywords
oxide semiconductor
semiconductor layer
layer
oxide
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710788148.XA
Other languages
English (en)
Other versions
CN107591316B (zh
Inventor
山崎舜平
肥塚纯
肥塚纯一
岛行德
德永肇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN107591316A publication Critical patent/CN107591316A/zh
Application granted granted Critical
Publication of CN107591316B publication Critical patent/CN107591316B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

本发明的一个方式的目的之一是提供一种在使用氧化物半导体的半导体装置中防止电特性变动的可靠性高的半导体装置。本发明的一个方式的目的之一是提供一种半导体装置，包括：接触于源电极层及漏电极层的第一氧化物半导体层；以及成为晶体管的主要电流路径(沟道)的第二氧化物半导体层。第一氧化物半导体层用作用来防止源电极层及漏电极层的构成元素扩散到沟道的缓冲层。通过设置第一氧化物半导体层，可以防止该构成元素扩散到第一氧化物半导体层与第二氧化物半导体层的界面及第二氧化物半导体层中。

Description

半导体装置
本申请是同名发明名称的中国专利申请第201380028160.0号的分案申请，原案国际申请号为PCT/JP2013/064555，国际申请日为2013年5月20日。
技术领域
在本说明书等中公开的发明涉及一种半导体装置及半导体装置的制造方法。
在本说明书等中，半导体装置是指通过利用半导体特性而能够工作的所有类型的装置，因此电光装置、图像显示装置、半导体电路以及电子设备都是半导体装置。
背景技术
使用形成在具有绝缘表面的衬底上的半导体薄膜构成晶体管的技术受到关注。该晶体管被广泛地应用于电子装置如集成电路(IC)、图像显示装置(也简称为显示装置)等。作为可以应用于晶体管的半导体薄膜的材料，硅类半导体材料被广泛地周知，而作为其他材料，氧化物半导体受到注目。
例如，公开了作为氧化物半导体使用氧化锌或In-Ga-Zn类氧化物半导体来制造晶体管的技术(参照专利文献1及专利文献2)。
另外，在非专利文献1中已公开有具有层叠有组成不同的氧化物半导体的结构的晶体管。
[参考文献]
[专利文献]
[专利文献1]日本专利申请公开2007-123861号公报
[专利文献2]日本专利申请公开2007-096055号公报
[非专利文献]
[非专利文献1]Masashi Ono et al.,“Novel High Performance IGZO-TFT withHigh Mobility over 40cm2/Vs and High Photostability Incorporated OxygenDiffusion”,IDW’11Late-News Paper,pp.1689-1690
发明内容
在使用氧化物半导体的晶体管中，当在氧化物半导体层与接触于该氧化物半导体层的层的界面存在有陷阱能级(也称为界面态)时，成为晶体管的电特性(例如，阈值电压或亚阈值摆幅值(S值))变动的原因。
例如，在底栅型晶体管中，当源电极层及漏电极层的构成元素扩散到氧化物半导体层的背沟道时，该构成元素形成陷阱能级，使晶体管的电特性变动。此外，通过在氧化物半导体层与栅极绝缘层之间的界面存在陷阱能级，也有时引起晶体管的电特性的变动。
于是，本发明的一个方式的目的之一是提供一种防止电特性的变动而使可靠性得到提高的包含氧化物半导体的半导体装置。
在本发明的一个方式中，在包含氧化物半导体的底栅型晶体管中，至少具有接触于源电极层及漏电极层的第一氧化物半导体层和设置在该第一氧化物半导体层与栅极绝缘层之间的第二氧化物半导体层的叠层结构。在上述结构中，通过将第二氧化物半导体层用作晶体管的主要的电流路径(沟道)且将第一氧化物半导体层用作用来防止源电极层及漏电极层的构成元素的扩散的缓冲层，由此可以防止晶体管的电特性变动。更具体地说，例如可以采用以下结构。
本发明的一个方式是一种半导体装置，包括：栅电极层；栅电极层上的栅极绝缘层；隔着栅极绝缘层重叠于栅电极层的氧化物半导体叠层；以及电连接于氧化物半导体叠层的源电极层及漏电极层，其中，氧化物半导体叠层包括接触于源电极层及漏电极层的第一氧化物半导体层和设置在第一氧化物半导体层与栅极绝缘层之间的第二氧化物半导体层，第一氧化物半导体层至少包含铟及镓且铟的含量为镓的含量以下，第二氧化物半导体层至少包含铟及镓且铟的含量大于镓的含量，并且，第一氧化物半导体层作为杂质包含源电极层及漏电极层的构成元素。
本发明的另一个方式是一种半导体装置，包括：栅电极层；栅电极层上的栅极绝缘层；隔着栅极绝缘层重叠于栅电极层的氧化物半导体叠层；以及电连接于氧化物半导体叠层的源电极层及漏电极层，其中，氧化物半导体叠层包括接触于源电极层及漏电极层的第一氧化物半导体层、接触于栅极绝缘层的第三氧化物半导体层及设置在第一氧化物半导体层与第三氧化物半导体层之间的第二氧化物半导体层，第一氧化物半导体层及第三氧化物半导体层至少包含铟及镓且铟的含量为镓的含量以下，第二氧化物半导体层至少包含铟及镓且铟的含量大于镓的含量，并且，第一氧化物半导体层作为杂质包含源电极层及漏电极层的构成元素。
本发明的另一个方式是一种半导体装置，包括：栅电极层；栅电极层上的栅极绝缘层；隔着栅极绝缘层重叠于栅电极层的氧化物半导体叠层；以及电连接于氧化物半导体叠层的源电极层及漏电极层，其中，氧化物半导体叠层包括接触于源电极层及漏电极层的第一氧化物半导体层、接触于栅极绝缘层的第三氧化物半导体层及设置在第一氧化物半导体层与第三氧化物半导体层之间的第二氧化物半导体层，第一氧化物半导体层及第三氧化物半导体层至少包含铟及镓且铟的含量为镓的含量以下，第二氧化物半导体层至少包含铟及镓且铟的含量大于镓的含量，第一氧化物半导体层作为杂质包含源电极层及漏电极层的构成元素，并且，第三氧化物半导体层作为杂质包含栅极绝缘层的构成元素。
在上述半导体装置中的任一个中，源电极层及漏电极层优选包含铜。
在上述半导体装置中的任一个中，栅极绝缘层也可以包括氮化硅膜。
根据本发明的一个方式的结构的效果可以如下所述那样说明。注意，以下说明只不过是一个考察而已。
本发明的一个方式的晶体管包括：接触于源电极层及漏电极层的第一氧化物半导体层；以及成为晶体管的主要的电流路径(沟道)的第二氧化物半导体层。在此，第一氧化物半导体层用作用来防止源电极层及漏电极层的构成元素扩散到沟道的缓冲层。通过设置第一氧化物半导体层，可以防止该构成元素扩散到第一氧化物半导体层与第二氧化物半导体层的界面及第二氧化物半导体层中。
此外，通过使应用于第一氧化物半导体层的金属氧化物的能隙(带隙)大于应用于第二氧化物半导体层的金属氧化物的能隙，可以在第二氧化物半导体层与第一氧化物半导体层之间形成导带偏移(conduction band offset)，所以是优选的。当在氧化物半导体叠层中存在有导带偏移时，在第二氧化物半导体层中载流子流过，而不使载流子流过第一氧化物半导体层及其界面，由此即使当在背沟道一侧存在有起因于金属元素的扩散的陷阱能级时，氧化物半导体叠层也不容易受到该陷阱能级的影响。由此，可以实现晶体管的电特性的稳定化。
另外，本发明的一个方式的晶体管优选除了上述第一氧化物半导体层及第二氧化物半导体层之外还包括设置在第二氧化物半导体层与栅极绝缘层之间并接触于栅极绝缘层的第三氧化物半导体层。第三氧化物半导体层包含选自第二氧化物半导体层的构成元素中的一个或多个金属元素并具有与第二氧化物半导体层相同的性质。因此，通过设置第三氧化物半导体层，可以使用作沟道的第二氧化物半导体层的栅极绝缘层一侧的界面稳定化。就是说，第三氧化物半导体层用作用来防止该界面的劣化的缓冲层。尤其是，通过防止在沟道的栅极绝缘层一侧的界面载流子被捕捉，可以减少晶体管的光劣化(例如，光负偏压温度应力劣化)，而可以得到可靠性高的晶体管。
此外，与应用于第一氧化物半导体层的金属氧化物同样，优选使应用于第三氧化物半导体层的金属氧化物的能隙大于应用于第二氧化物半导体层的金属氧化物的能隙，可以在第三氧化物半导体层与第二氧化物半导体层之间形成导带偏移，所以是优选的。在通常的MISFET中，在栅极绝缘层与半导体的界面也产生陷阱能级等，而使FET的电特性劣化。但是，通过设置第三氧化物半导体层，MISFET具有使载流子流过离栅极绝缘层远的区域的结构(所谓埋入沟道)，由此可以降低上述界面的影响。
当作为第一氧化物半导体、第二氧化物半导体及第三氧化物半导体应用由相同构成元素构成并具有不同组成的金属氧化物时，例如，作为第一氧化物半导体、第二氧化物半导体及第三氧化物半导体可以使用至少含有铟及镓的金属氧化物。在此，相对于其他金属元素的铟的含量的比率越大，金属氧化物的场效应迁移率越高，并且对其他金属元素的镓的含量越大，金属氧化物的能隙越大。因此，作为成为沟道形成区的第二氧化物半导体，优选使用铟的含量大于镓的含量的金属氧化物，并且作为用作缓冲层的第一氧化物半导体及第三氧化物半导体，优选使用铟的含量为镓的含量以下的金属氧化物。
根据本发明的一个方式，可以提供一种在包含氧化物半导体的晶体管中可以防止电特性的变动的可靠性高的半导体装置。
附图说明
图1A至图1C是示出半导体装置的一个方式的平面图及截面图；
图2A至图2D是示出半导体装置的一个方式的平面图、截面图及能带图；
图3A至图3D是示出半导体装置的制造方法的一个例子的图；
图4A至图4C是说明半导体装置的一个方式的图；
图5是说明半导体装置的一个方式的图；
图6A和图6B是说明半导体装置的一个方式的图；
图7A和图7B是说明半导体装置的一个方式的图；
图8A至图8C是示出电子设备的图；
图9A至图9C是示出电子设备的图；
图10A和图10B是示出半导体装置的一个方式的截面图；
图11A至图11C是说明半导体装置的一个方式的图；
图12是示出实施例中的SSDP-SIMS的测量结果的图；
图13是说明半导体装置的一个方式的图。
具体实施方式
下面，参照附图对本发明的实施方式及实施例进行详细说明。但是，所属技术领域的普通技术人员可以很容易地理解一个事实，就是本发明的方式及详细内容可以被变换为各种各样的形式而不局限于以下说明。因此，本发明不应该被解释为仅局限在以下所示的实施方式及实施例所记载的内容中。
另外，在以下说明的本发明的结构中，在不同的附图之间共同使用相同的附图标记来表示相同的部分或具有相同功能的部分，而省略其重复说明。另外，当表示具有相同功能的部分时有时使用相同的阴影线，而不特别附加附图标记。
另外，在本说明书所说明的每个附图中，每个构成要素的大小、膜的厚度或区域为了清晰可见而有时被夸大。因此，它们不一定局限于附图中所示的尺度。
注意，在本说明书等中，为了方便起见，附加了“第一”、“第二”等序数词，而其并不表示工序顺序或叠层顺序。此外，其在本说明书等中不表示用来特定发明的事项的固有名称。
注意，在本说明书中，“平行”是指两条直线形成的角度为-10°以上且10°以下，因此也包括角度为-5°以上且5°以下的情况。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下，因此也包括角度为85°以上且95°以下的情况。
在本说明书中，六方晶系包括三方晶系和菱方晶系。
实施方式1
在本实施方式中，参照图1A至图3D对半导体装置及半导体装置的制造方法的一个方式进行说明。在本实施方式中，作为半导体装置的一个例子示出包括氧化物半导体层的底栅型晶体管。
图1A至图1C示出晶体管300的结构实例。图1A是晶体管300的平面图，图1B是沿着图1A的点划线X1-Y1的截面图，并且图1C是沿着图1A的点划线V1-W1的截面图。
晶体管300包括：设置在具有绝缘表面的衬底400上的栅电极层402；栅电极层402上的栅极绝缘层404；在栅极绝缘层404上并与其接触的重叠于栅电极层402的氧化物半导体叠层408；以及电连接于氧化物半导体叠层408的源电极层410a及漏电极层410b。另外，晶体管300的构成要素也可以包括覆盖源电极层410a及漏电极层410b并接触于氧化物半导体叠层408的绝缘层412。
在晶体管300中，氧化物半导体叠层408包括：接触于源电极层410a及漏电极层410b的氧化物半导体层408a；以及设置在氧化物半导体层408b与栅极绝缘层404之间的氧化物半导体层408b。
在氧化物半导体叠层408中，氧化物半导体层408b是形成晶体管300的沟道的区域。此外，设置在氧化物半导体层408b的背沟道一侧的氧化物半导体层408a用作防止源电极层410a及漏电极层410b的构成元素扩散到氧化物半导体层408b的缓冲层。就是说，氧化物半导体层408a作为杂质包含源电极层410a及漏电极层410b的构成元素。通过设置该缓冲层，可以防止在晶体管300的沟道中形成陷阱能级，由此可以防止起因于陷阱能级的S值的增大。因此，通过防止晶体管的电特性的改变或随时间的劣化，可以提供可靠性高的半导体装置。
氧化物半导体层408a及氧化物半导体层408b既可以使氧化物半导体层408a与氧化物半导体层408b的构成元素彼此不同，又可以使两者的构成元素相同但组成不同。但是，作为用作晶体管300的沟道的氧化物半导体层408b，优选应用场效应迁移率高的氧化物半导体。
例如，当使氧化物半导体层408a及氧化物半导体层408b的构成元素相同并使用至少含有铟及镓的氧化物半导体时，作为氧化物半导体层408b优选使用铟的含量大于镓的含量的氧化物半导体，作为氧化物半导体层408a，优选使用铟的含量为镓的含量以下的氧化物半导体。
在氧化物半导体中，重金属的s轨道主要有助于载流子传导，并通过使铟的含有率增多来呈现s轨道的重叠较多的倾向。因此，通过在氧化物半导体层408b中使铟的含量大于镓的含量，氧化物半导体层408b可以与铟的含量低于镓的含量的氧化物相比具有高场效应迁移率。
另外，由于金属氧化物中相对于其他金属元素的镓的比率越大，金属氧化物的能隙越大，所以通过在氧化物半导体层408a中使铟的含量为镓的含量以下而使氧化物半导体层408a具有比氧化物半导体层408b大的能隙。因此，可以在氧化物半导体层408b与氧化物半导体层408a之间形成导带偏移，所以上述结构是优选的。此外，由于镓的氧空位的形成能量比铟大，所以与铟相比，镓不容易产生氧空位。由此，与铟的含量大于镓的含量的金属氧化物相比，铟的含量为镓的含量以下的金属氧化物具有稳定的特性。由此，可以使晶体管300的背沟道一侧进一步稳定化。
例如，在将In-Ga-Zn类氧化物半导体用于氧化物半导体层408a及氧化物半导体层408b时，作为氧化物半导体层408a，可以使用具有In:Ga:Zn＝1:1:1(＝1/3:1/3:1/3)、In:Ga:Zn＝1:3:2(＝1/6:3/6:2/6)、In:Ga:Zn＝2:4:3(＝2/9:4/9:3/9)或In:Ga:Zn＝1:5:3(＝1/9:5/9:3/9)的原子数比的In-Ga-Zn类氧化物或与该原子数比相似的金属氧化物。作为氧化物半导体层408b，可以使用具有In:Ga:Zn＝3:1:2(＝3/6:1/6:2/6)、In:Ga:Zn＝4:2:3(＝4/9:2/9:3/9)、In:Ga:Zn＝5:1:3(＝5/9:1/9:3/9)、In:Ga:Zn＝5:3:4(＝5/12:3/12:4/12)、In:Ga:Zn＝6:2:4(＝6/12:2/12:4/12)或In:Ga:Zn＝7:1:3(＝7/11:1/11:3/11)的原子数比的In-Ga-Zn类氧化物或与该原子数比相似的金属氧化物。
注意，例如表述“In、Ga、Zn的原子数比为In：Ga：Zn＝a：b：c(a+b+c＝1)的氧化物的组成近似于原子数比为In：Ga：Zn＝A：B：C(A+B+C＝1)的氧化物的组成”是指a、b、c满足式(a-A)2+(b-B)2+(c-C)2≤r2的关系。r例如可以为0.05。
注意，应用于氧化物半导体叠层408的金属氧化物不局限于此，根据所需要的电特性(场效应迁移率、阈值、偏差等)而使用适当的组成的材料即可。另外，优选采用适当的载流子浓度、杂质浓度、缺陷密度、金属元素及氧的原子数比、原子间距离以及密度等，以得到所需要的电特性。例如，可以包含其他金属元素来代替镓。或者，也可以使用不包含锌的金属氧化物。但是，在所应用的金属氧化物的组成中包含锌时，较容易使后面形成的氧化物半导体层成为CAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor：c轴取向结晶氧化物半导体)膜，所以是优选的。
另外，氧化物半导体层可以利用溅射法形成，通过使溅射靶材包含铟，可以防止在成膜时产生微粒。由此，优选使氧化物半导体层408a及氧化物半导体层408b包含铟。
下面，对氧化物半导体层的结构进行说明。
氧化物半导体层大致分为单晶氧化物半导体层和非单晶氧化物半导体层。非单晶氧化物半导体层包括非晶氧化物半导体层、微晶氧化物半导体层、多晶氧化物半导体层及c轴取向结晶氧化物半导体(CAAC-OS)膜等。
非晶氧化物半导体层具有无序的原子排列并不具有结晶成分。其典型例子是在微小区域中也不具有结晶部而膜整体具有非晶结构的氧化物半导体层。
微晶氧化物半导体层例如包括1nm以上且小于10nm的尺寸的微晶(也称为纳米晶体)。因此，微晶氧化物半导体层的原子排列的有序度比非晶氧化物半导体层高。因此，微晶氧化物半导体层的缺陷态密度低于非晶氧化物半导体层。
CAAC-OS膜是包含多个结晶部的氧化物半导体层之一，大部分的结晶部的尺寸为能够容纳于单边短于100nm的立方体内的尺寸。因此，有时包括在CAAC-OS膜中的结晶部的尺寸为能够容纳于单边短于10nm、短于5nm或短于3nm的立方体内的尺寸。CAAC-OS膜的缺陷态密度低于微晶氧化物半导体层。下面，对CAAC-OS膜进行详细的说明。
在CAAC-OS膜的透射电子显微镜(TEM：Transmission Electron Microscope)图像中，观察不到结晶部与结晶部之间的明确的边界，即晶界(grain boundary)。因此，在CAAC-OS膜中，不容易发生起因于晶界的电子迁移率的降低。
根据从大致平行于样品面的方向观察的CAAC-OS膜的TEM图像(截面TEM图像)可知在结晶部中金属原子排列为层状。各金属原子层具有反映形成CAAC-OS膜的表面(也称为形成表面)或CAAC-OS膜的顶面的形态并以平行于CAAC-OS膜的形成表面或顶面的方式排列。
另一方面，根据从大致垂直于样品面的方向观察的CAAC-OS膜的TEM图像(平面TEM图像)可知在结晶部中金属原子排列为三角形状或六角形状。但是，在不同的结晶部之间金属原子的排列没有规律性。
由截面TEM图像及平面TEM图像可知，CAAC-OS膜的结晶部具有取向性。
使用X射线衍射(XRD:X-Ray Diffraction)装置对CAAC-OS膜进行结构分析。例如，当利用out-of-plane法分析包括InGaZnO4结晶的CAAC-OS膜时，在衍射角(2θ)为31°附近时出现峰值。由于该峰值来源于InGaZnO4结晶的(009)面，由此可以确认CAAC-OS膜中的结晶具有c轴取向性，并且c轴取向于大致垂直于CAAC-OS膜的形成表面或顶面的方向。
另一方面，当利用从大致垂直于c轴的方向使X射线入射到样品的in-plane法分析CAAC-OS膜时，在2θ为56°附近时出现峰值。该峰值来源于InGaZnO4结晶的(110)面。在此，将2θ固定为56°附近并在以样品面的法线向量为轴(φ轴)旋转样品的条件下进行分析(φ扫描)。当该样品是InGaZnO4的单晶氧化物半导体层时，出现六个峰值。该六个峰值来源于相当于(110)面的结晶面。另一方面，当该样品是CAAC-OS膜时，即使在将2θ固定为56°附近的状态下进行φ扫描也不能观察到明确的峰值。
由上述结果可知，在具有c轴取向的CAAC-OS膜中，虽然a轴及b轴的方向在结晶部之间不同，但是c轴都取向平行于形成表面或顶面的法线向量的方向。因此，在上述截面TEM图像中观察到的排列为层状的各金属原子层相当于与结晶的a-b面平行的面。
注意，结晶部在形成CAAC-OS膜或进行加热处理等结晶处理时形成。如上所述，结晶的c轴朝向平行于CAAC-OS膜的形成表面或顶面的法线向量的方向。由此，例如，当CAAC-OS膜的形状因蚀刻等而发生改变时，结晶的c轴不一定平行于CAAC-OS膜的形成表面或顶面的法线向量。
此外，CAAC-OS膜中的结晶度不一定均匀。例如，当CAAC-OS膜的结晶部是由CAAC-OS膜的顶面近旁的结晶成长而形成时，有时顶面附近的结晶度高于形成表面附近的结晶度。另外，当对CAAC-OS膜添加杂质时，添加了杂质的区域的结晶度改变，所以有时CAAC-OS膜中的结晶度根据区域而不同。
注意，当利用out-of-plane法分析包括InGaZnO4结晶的CAAC-OS膜时，除了在2θ为31°附近的峰值之外，有时还在2θ为36°附近观察到峰值。2θ为36°附近的峰值意味着CAAC-OS膜的一部分中含有不具有c轴取向的结晶。优选的是，在CAAC-OS膜中在2θ为31°附近时出现峰值而在2θ为36°附近时不出现峰值。
在使用CAAC-OS膜的晶体管中，起因于可见光或紫外光的照射的电特性的变动小。因此，该晶体管具有高可靠性。
注意，氧化物半导体层例如也可以是包括非晶氧化物半导体层、微晶氧化物半导体层和CAAC-OS膜中的两种以上的叠层膜。
CAAC-OS膜例如可以通过使用多晶的金属氧化物溅射靶材的溅射法形成。当离子碰撞到该溅射用靶材时，有时包含在溅射用靶材中的结晶区域从靶材沿a-b面劈开，即，具有平行于a-b面的面的平板状或颗粒状的溅射粒子从溅射靶材中剥离。此时，通过该平板状的溅射粒子保持结晶状态到达衬底，可以形成CAAC-OS膜。
另外，为了形成CAAC-OS膜，优选应用如下条件。
通过降低形成CAAC-OS膜时的杂质的混入量，可以防止因杂质导致的结晶状态损坏。例如，可以降低存在于成膜室内的杂质(氢、水、二氧化碳及氮等)的浓度。另外，可以降低成膜气体中的杂质浓度。具体而言，使用露点为-80℃以下，优选为-100℃以下的成膜气体。
另外，通过提高成膜时的衬底加热温度，在溅射粒子附着到衬底表面之后可能发生溅射粒子的迁移。具体而言，在将衬底加热温度设定为100℃以上且740℃以下，优选为200℃以上且500℃以下的状态下进行成膜。通过提高成膜时的衬底加热温度，当平板状的溅射粒子到达衬底时，在衬底表面上发生迁移，平板状溅射粒子的平坦的面附着到衬底。
另外，优选的是，通过增高成膜气体中的氧比例并对电力进行最优化，以减轻成膜时的等离子体损伤。将成膜气体中的氧比例设定为30vol％以上，优选为100vol％。
以下，作为溅射用金属氧化物靶材的一个例子，示出In-Ga-Zn-O化合物靶材。
将InOX粉末、GaOY粉末及ZnOZ粉末以预定的比率混合，进行加压处理，然后在1000℃以上且1500℃以下的温度下进行加热处理，由此得到作为多晶的In-Ga-Zn-O化合物靶材。另外，X、Y及Z为任意正数。在此，InOX粉末、GaOY粉末及ZnOZ粉末的预定的摩尔数比例如为2:2:1、8:4:3、3:1:1、1:1:1、4:2:3或3:1:2。另外，粉末的种类及其混合摩尔数比可以根据所需要的溅射用靶材适当地改变。
另外，也可以使氧化物半导体层408a的结晶性与氧化物半导体层408b不同。但是，作为用作晶体管300的沟道的氧化物半导体层408b，优选应用CAAC-OS膜。此外，在氧化物半导体层408b使用CAAC-OS膜形成时，在氧化物半导体层408b上并与其接触的氧化物半导体层408a中发生前体(precursor)的取向，即，通过使该前体具有所谓秩序性，有时可以使氧化物半导体层408a成为CAAC-OS膜。在设置在背沟道一侧的氧化物半导体层408a由非晶氧化物半导体形成的情况下，由于形成源电极层410a及漏电极层410b时的蚀刻处理而产生氧空位而容易使氧化物半导体层408a成为n型。因此，优选将具有结晶性的氧化物半导体应用于氧化物半导体层408a。
此外，在本实施方式中，氧化物半导体层408a和氧化物半导体层408b是使用相同构成元素形成的氧化物半导体叠层。此时，根据氧化物半导体层的材料或成膜条件的不同，各氧化物半导体层之间的界面有时不明确。因此，在图1A至图1C中，以虚线示意性地示出氧化物半导体层408a和氧化物半导体层408b的界面。这是与后面的各附图同样。
图2A至图2C示出晶体管310的结构实例。图2A是晶体管310的平面图，图2B是沿着图2A的点划线X2-Y2的截面图，图2C是沿着图2A的点划线V2-W2的截面图。与图1A至图1C所示的晶体管300同样，图2A至图2C所示的晶体管310包括：设置在具有绝缘表面的衬底400上的栅电极层402；栅电极层402上的栅极绝缘层404；接触于栅极绝缘层404上并重叠于栅电极层402的氧化物半导体叠层408；以及电连接于氧化物半导体叠层408的源电极层410a及漏电极层410b。另外，晶体管310的构成要素也可以包括覆盖源电极层410a及漏电极层410b并接触于氧化物半导体叠层408的绝缘层412。
晶体管310与晶体管300不同之处是：晶体管310在氧化物半导体层408b与栅极绝缘层404之间包括氧化物半导体层408c。就是说，在晶体管310中，氧化物半导体叠层408具有氧化物半导体层408a、氧化物半导体层408b及氧化物半导体层408c的叠层结构。
注意，除了氧化物半导体层408c之外，晶体管310的结构与晶体管300相同，因而可以参照关于晶体管300的说明。
通过在晶体管310中的形成沟道的氧化物半导体层408b与栅极绝缘层404之间设置氧化物半导体层408c，使晶体管310具有载流子流过离栅极绝缘层404远的区域的结构(所谓埋入沟道)。由此，可以使栅极绝缘层404与沟道的界面稳定化，而可以防止在该界面形成陷阱能级。由此，防止晶体管的劣化，尤其是光负偏压温度应力劣化等光劣化，从而可以制造可靠性高的晶体管。
在含有铟和镓的金属氧化物中，相对于其他金属元素的镓的含量的比率越大，能隙越大。此外，由于氧化物半导体层408c与氧化物半导体层408b之间的带隙之差形成导带偏移。因此，当作为氧化物半导体层408c使用铟的含量为镓的含量以下的金属氧化物时，在氧化物半导体层408b中能够有效地形成沟道，所以是优选的。
在将In-Ga-Zn类氧化物半导体用于氧化物半导体层408c时，作为氧化物半导体层408c，可以使用具有In:Ga:Zn＝1:1:1(＝1/3:1/3:1/3)、In:Ga:Zn＝1:3:2(＝1/6:3/6:2/6)、In:Ga:Zn＝2:4:3(＝2/9:4/9:3/9)或In:Ga:Zn＝1:5:3(＝1/9:5/9:3/9)的原子数比的In-Ga-Zn类氧化物或与该原子数比相似的氧化物。另外，作为氧化物半导体层408a和氧化物半导体层408c优选都使用铟的含量为镓的含量以下的金属氧化物。在此，氧化物半导体层408a的组成与氧化物半导体层408c的组成既可以是相同，又可以是不同。
一般而言，氧化物半导体层的大部分利用溅射法形成。另一方面，当利用溅射法形成氧化物半导体层时，有时被离子化的稀有气体元素(例如，氩)或从溅射靶材表面弹出的粒子将栅极绝缘层等的成为氧化物半导体层的形成表面的膜的粒子弹出。因此，从成为氧化物半导体层的形成表面的膜弹出的粒子作为杂质元素进入到氧化物半导体层。尤其是，有高浓度的杂质元素进入到形成表面附近的氧化物半导体层中的担忧。另外，当杂质元素残留在形成表面附近的氧化物半导体层中时，该氧化物半导体层的电阻增高而成为晶体管的电特性下降的原因。
然而，在图2A至图2C所示的晶体管310中，通过在形成沟道的氧化物半导体层408b与栅极绝缘层404之间包括氧化物半导体层408c，可以防止栅极绝缘层404的构成元素扩散到沟道中。就是说，氧化物半导体层408c有时作为杂质包含栅极绝缘层404的构成元素(例如，硅)。通过包括氧化物半导体层408c，可以使晶体管310的电特性进一步稳定化，从而可以提供可靠性高的半导体装置。
另外，图2D是示出图2B中的厚度方向(D-D’间)上的能带图。在本实施方式中，使用In-Ga-Zn类氧化物半导体形成氧化物半导体层408a至氧化物半导体层408c。此外，作为氧化物半导体层408a及氧化物半导体层408c应用铟的含量为镓的含量以下的金属氧化物，作为氧化物半导体层408b应用铟的含量大于镓的含量的金属氧化物。由此，如图2D的能带图所示，本实施方式所示的氧化物半导体叠层408能够具有所谓埋入沟道。
以下，使用图3A至图3D示出晶体管310的制造方法的一个例子。
首先，在具有绝缘表面的衬底400上形成栅电极层402(包括用与此相同的层形成的布线)。
对可用作具有绝缘表面的衬底400的衬底没有特别的限制，但是衬底400至少需要具有能够承受后面进行的热处理的程度的耐热性。例如，可以使用玻璃衬底如硼硅酸钡玻璃和硼硅酸铝玻璃等、陶瓷衬底、石英衬底、或蓝宝石衬底等。另外，作为衬底400，可以采用以硅或碳化硅等为材料的单晶半导体衬底或多晶半导体衬底、以硅锗等为材料的化合物半导体衬底、SOI衬底等，并且也可以使用在这些衬底上设置有半导体元件的衬底400。此外，也可以在衬底400上形成基底绝缘层。
可以使用诸如钼、钛、钽、钨、铝、铜、铬、钕、钪等的金属材料或以这些材料为主要成分的合金材料来形成栅电极层402。此外，栅电极层402可以使用以掺杂有磷等杂质元素的多晶硅膜为代表的半导体膜、或镍硅化物膜等硅化物膜。栅电极层402既可以是单层结构，又可以是叠层结构。也可以使栅电极层402具有锥形形状，例如可以将锥角设定为15°以上且70°以下。在此，锥角是指具有锥形形状的层的侧面与该层的底面之间的角度。
另外，作为栅电极层402的材料还可以使用氧化铟氧化锡、含有氧化钨的氧化铟、含有氧化钨的氧化铟锌、含有氧化钛的氧化铟、含有氧化钛的氧化铟锡、氧化铟氧化锌、或添加有氧化硅的氧化铟锡等导电材料。
或者，作为栅电极层402的材料还可以使用含有氮的In-Ga-Zn类氧化物、含有氮的In-Sn类氧化物、含有氮的In-Ga类氧化物、含有氮的In-Zn类氧化物、含有氮的Sn类氧化物、含有氮的In类氧化物、或金属氮化物膜(氮化铟膜、氮化锌膜、氮化钽模、或氮化钨膜等)。由于上述材料具有5eV以上的功函数，所以通过使用上述材料形成栅电极层402，可以使晶体管的阈值电压成为正值，由此可以实现常关型(normally-off)的开关晶体管。
接着，以覆盖栅电极层402的方式在栅电极层402上形成栅极绝缘层404(参照图3A)。作为栅极绝缘层404，通过等离子体CVD法、溅射法等以单层或叠层形成包含选自氧化硅膜、氧氮化硅膜、氮氧化硅膜、氮化硅膜、氧化铝膜、氧化铪膜、氧化钇膜、氧化锆膜、氧化镓膜、氧化钽膜、氧化镁膜、氧化镧膜、氧化铈膜和氧化钕膜中的一种以上的膜。
另外，在栅极绝缘层404中，接触于后面形成的氧化物半导体叠层408的区域优选使用氧化物绝缘层形成，更优选包括氧过剩区。为了在栅极绝缘层404设置氧过剩区，例如在氧气氛下形成栅极绝缘层404即可。或者，也可以将氧引入到成膜后的栅极绝缘层404中而形成氧过剩区。作为氧的引入方法，可以使用离子注入法、离子掺杂法、等离子体浸没式离子注入法、等离子体处理等。
接着，在栅极绝缘层404上依次形成成为氧化物半导体层408c的氧化物半导体膜、成为氧化物半导体层408b的氧化物半导体膜及成为氧化物半导体层408a的氧化物半导体膜，通过利用光刻法的蚀刻处理将这些氧化物半导体膜加工为岛状，来形成氧化物半导体叠层408(参照图3B)。
氧化物半导体层408c、氧化物半导体层408b及氧化物半导体层408a分别既可以是非晶氧化物半导体，又可以是结晶氧化物半导体。但是，作为用作晶体管310的沟道的氧化物半导体层408b，优选使用结晶氧化物半导体。此外，通过对非晶氧化物半导体进行热处理，可以形成结晶氧化物半导体。将使非晶氧化物半导体晶化的热处理的温度设定为250℃以上且700℃以下，优选为400℃以上，更优选为500℃以上，进一步优选为550℃以上。该热处理也可以兼作制造工序中的其他加热处理。
作为各氧化物半导体膜的成膜方法，可以适当地利用溅射法、MBE(MolecularBeam Epitaxy：分子束外延)法、CVD法、脉冲激光沉积法、ALD(Atomic Layer Deposition：原子层堆积)法等。
当形成氧化物半导体膜时，优选尽可能地降低膜中的氢浓度。为了降低氢浓度，例如，在通过溅射法进行成膜时，作为供应到溅射装置的成膜室内的气氛气体适当地使用：如氢、水、羟基或者氢化物等杂质被去除的高纯度的稀有气体(典型的有氩)、氧、稀有气体和氧的混合气体。
另外，通过在去除残留在成膜室内的水分的同时引入去除了氢及水分的溅射气体来进行成膜，可以降低形成的氧化物半导体膜的氢浓度。为了去除残留在成膜室内的水分，优选使用吸附型真空泵，例如，低温泵、离子泵、钛升华泵。此外，真空泵也可以使用具备冷阱的涡轮分子泵。由于低温泵对如氢分子、水(H2O)等包含氢原子的化合物(优选还包括包含碳原子的化合物)等进行排出的能力较高，所以可以降低使用该低温泵进行排气的成膜室中形成的氧化物半导体膜中的杂质浓度。
另外，优选以不暴露于大气的方式连续地形成栅极绝缘层404和氧化物半导体膜。通过以不暴露于大气的方式连续地形成栅极绝缘层404和氧化物半导体膜，可以防止氢或氢化合物(例如，吸附水等)附着于氧化物半导体膜表面，所以可以防止杂质的混入。
另外，在通过溅射法形成氧化物半导体膜的情况下，使用于成膜的金属氧化物靶材的相对密度(填充率)为90％以上且100％以下，优选为95％以上且99.9％以下。通过使用相对密度高的金属氧化物靶材，可以形成致密的膜。
另外，为了降低有可能包含在氧化物半导体膜中的杂质的浓度，在将衬底400保持为高温的状态下形成氧化物半导体膜也是有效的。将加热衬底400的温度设定为150℃以上且450℃以下，优选将衬底温度设定为200℃以上且350℃以下即可。另外，通过在进行成膜时以高温加热衬底，可以形成结晶氧化物半导体膜。
当作为氧化物半导体层(例如，氧化物半导体层408b)使用CAAC-OS膜时，作为获得该CAAC-OS膜的方法，可以使用以下任何方法，例如可以将成膜温度设定为200℃以上且450℃以下来形成氧化物半导体膜，而实现大致垂直于其表面的c轴取向。或者，也可以在形成薄的氧化物半导体膜之后，进行200℃以上且700℃以下的加热处理，而实现大致垂直于其表面的c轴取向。或者，也可以在形成薄的第一层氧化物半导体膜之后，进行200℃以上且700℃以下的加热处理，然后形成第二层氧化物半导体膜，而实现大致垂直于其表面的c轴取向。
用于氧化物半导体层408a至氧化物半导体层408c的氧化物半导体至少含有铟(In)。尤其优选含有铟及锌(Zn)。此外，作为用来减小使用该氧化物半导体的晶体管的电特性的改变的稳定剂(stabilizer)，优选除了上述元素以外还含有镓(Ga)。
另外，如上所述，作为用作用来降低陷阱能级的影响的缓冲层的氧化物半导体层408a及氧化物半导体层408c，优选使用铟的含量为镓的含量以下的金属氧化物，作为成为沟道形成区的氧化物半导体层408b，优选使用铟的含量大于镓的含量的金属氧化物。
此外，作为稳定剂，也可以代替镓(Ga)或除了镓(Ga)以外还包含锡(Sn)、铪(Hf)、铝(Al)和锆(Zr)中的一种或多种。另外，作为其它稳定剂，也可以含有镧(La)等镧系元素、铈(Ce)、镨(Pr)、钕(Nd)、钐(Sm)、铕(Eu)、钆(Gd)、铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)、铥(Tm)、镱(Yb)、镥(Lu)中的一种或多种。
例如，作为氧化物半导体，可以使用：作为一元金属氧化物的氧化铟、氧化锡、氧化锌等；作为二元金属氧化物的In-Zn类氧化物、In-Mg类氧化物、In-Ga类氧化物等；作为三元金属氧化物的In-Ga-Zn类氧化物、In-Al-Zn类氧化物、In-Sn-Zn类氧化物、In-Hf-Zn类氧化物、In-La-Zn类氧化物、In-Ce-Zn类氧化物、In-Pr-Zn类氧化物、In-Nd-Zn类氧化物、In-Sm-Zn类氧化物、In-Eu-Zn类氧化物、In-Gd-Zn类氧化物、In-Tb-Zn类氧化物、In-Dy-Zn类氧化物、In-Ho-Zn类氧化物、In-Er-Zn类氧化物、In-Tm-Zn类氧化物、In-Yb-Zn类氧化物、In-Lu-Zn类氧化物等；以及作为四元金属氧化物的In-Sn-Ga-Zn类氧化物、In-Hf-Ga-Zn类氧化物、In-Al-Ga-Zn类氧化物、In-Sn-Al-Zn类氧化物、In-Sn-Hf-Zn类氧化物、In-Hf-Al-Zn类氧化物等。
例如，In-Ga-Zn类氧化物是指作为主要成分含有In、Ga、Zn的氧化物，对In、Ga、Zn的比率没有限制。此外，也可以含有In、Ga、Zn以外的金属元素。
另外，作为氧化物半导体，也可以使用以InMO3(ZnO)m(m>0，且m不是整数)表示的材料。注意，M表示选自Ga、Fe、Mn和Co中的一种金属元素或多种金属元素。另外，作为氧化物半导体，也可以使用以In2SnO5(ZnO)n(n>0，且n是自然数)表示的材料。
优选对氧化物半导体叠层408进行用来去除过剩的氢(包括水及羟基)的加热处理(脱水化或脱氢化)。将加热处理的温度设定为300℃以上且700℃以下或低于衬底的应变点。加热处理可以在减压下或氮气氛下等进行。通过进行该加热处理可以去除赋予n型导电性的杂质的氢。
另外，用于脱水化或脱氢化的加热处理只要在形成氧化物半导体膜之后就可以在晶体管的制造工序中的任何时序进行。另外，用于脱水化或脱氢化的加热处理也可以多次进行，还可以兼作其他加热处理。
在加热处理中，氮或氦、氖、氩等稀有气体优选不包含水、氢等。另外，优选将引入到加热处理装置中的氮或氦、氖、氩等稀有气体的纯度设定为6N(99.9999％)以上，优选设定为7N(99.99999％)以上(即，将杂质浓度设定为1ppm以下，优选设定为0.1ppm以下)。
另外，可以在通过加热处理对氧化物半导体层(或氧化物半导体叠层)进行加热之后，在维持该加热温度的状态下或在从该加热温度降温的过程中，对相同炉内引入高纯度的氧气体、高纯度的一氧化二氮气体或超干燥空气(使用CRDS(Cavity Ring Down laserSpectroscopy：光腔衰荡光谱法)方式的露点计进行测试时的水分量是20ppm(换算为露点-55℃)以下，优选的是1ppm以下，更优选的是10ppb以下的空气)。优选不使氧气体或一氧化二氮气体包含水、氢等。或者，优选将引入到加热处理装置中的氧气体或一氧化二氮气体的纯度设定为6N以上，优选为7N以上(也就是说，将氧气体或一氧化二氮气体中的杂质浓度设定为1ppm以下，优选设定为0.1ppm以下)。即使在利用脱水化处理或脱氢化处理的杂质排出工序中氧化物半导体的主要构成要素的氧减少，也可以通过利用氧气体或一氧化二氮气体供给氧，来使氧化物半导体层高纯度化且电性i型(本征)化。
另外，当进行脱水化处理或脱氢化处理时氧有可能脱离而减少，所以可以对经过脱水化处理或脱氢化处理的氧化物半导体层引入氧(包括氧自由基、氧原子和氧离子中的至少一种)来对该层供应氧。
通过对经过脱水化处理或脱氢化处理的氧化物半导体层引入氧而供应氧，可以使氧化物半导体层高纯度化且i型(本征)化。包含高纯度化且i型(本征)化的氧化物半导体的晶体管的电特性变动被抑制，所以该晶体管在电性上稳定。
当对氧化物半导体层引入氧时，既可以对氧化物半导体层直接引入氧，又可以以透过在后面形成的绝缘层的方式对氧化物半导体层引入氧。作为氧(包括氧自由基、氧原子和氧离子中的至少一种)的引入方法，可以使用离子注入法、离子掺杂法、等离子体浸没式离子注入法、等离子体处理等。另外，可以使用含有氧的气体进行氧的引入处理。作为含有氧的气体，可以使用氧、一氧化二氮、二氧化氮、二氧化碳、一氧化碳等。此外，在氧的引入处理中，也可以使含有氧的气体包含稀有气体。
例如当通过离子注入法对氧化物半导体层注入氧离子时，可以将剂量设定为1×1013ions/cm2以上且5×1016ions/cm2以下。
另外，对氧化物半导体层供应氧的工序只要在形成氧化物半导体膜之后就可以在晶体管的制造工序中的任何时序进行。另外，向氧化物半导体层的氧的引入也可以多次进行。
接着，在氧化物半导体叠层408上形成导电膜并对其进行加工来形成源电极层410a及漏电极层410b(包括用与此相同的层形成的布线)(参照图3C)。
作为源电极层410a及漏电极层410b，例如可以使用含有选自Al、Cr、Cu、Ta、Ti、Mo和W中的元素的金属膜或以上述元素为成分的金属氮化物膜(氮化钛膜、氮化钼膜、或氮化钨膜)等。另外，还可以在Al、Cu等的金属膜的下侧和上侧中的一方或双方上层叠Ti、Mo、W等的高熔点金属膜或它们的金属氮化物膜(氮化钛膜、氮化钼膜、或氮化钨膜)。另外，源电极层410a及漏电极层410b也可以使用导电金属氧化物形成。导电金属氧化物例如可以使用氧化铟(In2O3)、氧化锡(SnO2)、氧化锌(ZnO)、氧化铟氧化锡(In2O3-SnO2)、氧化铟氧化锌(In2O3-ZnO)或者使这些金属氧化物材料含有氧化硅的材料。
另外，作为源电极层410a及漏电极层410b可以使用含有氮的In-Ga-Zn-O膜、含有氮的In-Sn-O膜、含有氮的In-Ga-O膜、含有氮的In-Zn-O膜、含有氮的Sn-O膜、含有氮的In-O膜等金属氮化物膜。由于这些膜含有与氧化物半导体叠层408相同的构成元素，所以可以使源电极层410a或漏电极层410b与氧化物半导体叠层408之间的界面稳定。
此外，当作为源电极层410a及漏电极层410b应用包含铜的导电膜时可以降低布线电阻，所以是优选的。一般而言，由于铜容易扩散到半导体或氧化硅膜中，所以有可能使半导体装置的操作不稳定而使成品率明显降低。但是，由于晶体管310包括接触于源电极层410a及漏电极层410b并用作用来防止该电极层的构成元素(在此，为铜)扩散的缓冲层的氧化物半导体层408a，所以可以降低因铜的扩散而产生的背沟道一侧的陷阱能级的影响，优选的是完全防止背沟道一侧的陷阱能级的影响。
接着，以覆盖源电极层410a、漏电极层410b以及露出的氧化物半导体叠层408的方式形成绝缘层412(参照图3D)。
绝缘层412可以利用等离子体CVD法、或溅射法并使用氧化硅膜、氧化镓膜、氧化铝膜、氮化硅膜、氧氮化硅膜、氧氮化铝膜或者氮氧化硅膜等的单层或叠层形成。注意，当作为绝缘层412形成氧化物绝缘层时，能够利用该氧化物绝缘层将氧供应到氧化物半导体叠层408，所以是优选的。
可以在形成绝缘层412之后进行加热处理。将加热处理的温度优选设定为200℃以上，例如可以设定为220℃。
通过上述步骤可以形成本实施方式的晶体管310。
本实施方式所示的晶体管包括：用作防止源电极层或漏电极层的构成元素扩散到沟道中的缓冲层的第一氧化物半导体层；以及用作沟道的第二氧化物半导体层。通过该结构，可以降低能够在晶体管的背沟道一侧形成的界面态的影响。另外，更优选的是，本实施方式所示的晶体管包括设置在用作沟道的氧化物半导体层与栅极绝缘层之间并用作用来防止沟道的栅极绝缘层一侧的界面的劣化的缓冲层的第三氧化物半导体层。通过包括第三氧化物半导体层，可以减少晶体管的光劣化(例如，光负偏压温度应力劣化)，从而可以提供可靠性高的半导体装置。
本实施方式所示的结构、方法等可以与其他实施方式所示的结构、方法等适当地组合而使用。
实施方式2
在本实施方式中，参照图10A和图10B说明与实施方式1不同的半导体装置的一个方式。具体而言，说明具有与实施方式1所示的晶体管不同的栅极绝缘层的结构的晶体管。
图10A示出晶体管320的结构实例。与图2A至图2D所示的晶体管310同样，图10A所示的晶体管320包括：设置在具有绝缘表面的衬底400上的栅电极层402；栅电极层402上的栅极绝缘层403、406；接触于栅极绝缘层406并重叠于栅电极层402的氧化物半导体叠层408；以及电连接于氧化物半导体叠层408的源电极层410a及漏电极层410b。在晶体管320中，氧化物半导体叠层408包括：接触于栅极绝缘层406的氧化物半导体层408c；在氧化物半导体层408c上并与其接触的氧化物半导体层408b；在氧化物半导体层408b上并与其接触的接触于源电极层410a及漏电极层410b的氧化物半导体层408a。另外，晶体管320的构成要素也可以包括覆盖源电极层410a及漏电极层410b并接触于氧化物半导体叠层408的绝缘层412。
晶体管320与晶体管310的不同之处是：栅极绝缘层具有第一栅极绝缘层403与第二栅极绝缘层406的叠层结构，该第一栅极绝缘层403从栅电极层402一侧包括栅极绝缘层403a、栅极绝缘层403b及栅极绝缘层403c。
注意，除了栅极绝缘层之外，晶体管320的结构与晶体管310相同，而可以参照关于晶体管310的说明。
在晶体管320中，作为第一栅极绝缘层403应用包含氮的硅膜。由于包含氮的硅膜的相对介电常数比氧化硅膜高而在获得与氧化硅膜相等的静电电容时包含氮的硅膜需要的厚度比氧化硅膜大，所以可以使栅极绝缘层在物理上厚膜化。由此，可以防止晶体管320的耐受电压的下降。再者，通过提高耐受电压可以防止半导体装置的静电损坏。
此外，作为接触于氧化物半导体叠层408的第二栅极绝缘层406，应用包含氧的绝缘层如氧化硅膜、氧化镓膜、或氧化铝膜等。第二栅极绝缘层406优选包括包含超过化学计量组成的氧的区域(氧过剩区)。这是因为如下缘故：通过与氧化物半导体叠层408接触的绝缘层包括氧过剩区域，可以向氧化物半导体叠层408供应氧，由此可以防止氧从氧化物半导体叠层408脱离并填补氧化物半导体叠层408中的氧空位。为了在第二栅极绝缘层406设置氧过剩区，例如在氧气氛下形成第二栅极绝缘层406即可。或者，也可以将氧引入到成膜后的第二栅极绝缘层406中而形成氧过剩区。
虽然作为应用于第一栅极绝缘层403的含有氮的硅膜例如可以举出氮化硅膜、氮氧化硅膜、氧氮化硅膜，但是由于相对于氧的氮含量越多，相对介电常数越高，所以优选采用氮化硅膜。此外，由于与氧化硅的能隙8eV相比氮化硅的能隙低，为5.5eV，相应的氧化硅的电阻率也低，所以通过使用氮化硅膜可以提高耐ESD(Electro-Static Discharge；静电放电)性能。注意，在本说明书中，“氧氮化硅膜”是指在其组成中氧含量多于氮含量的膜，而“氮氧化硅膜”是指在其组成中氮含量多于氧含量的膜。
接触于栅电极层402的栅极绝缘层403a是氨含量至少小于栅极绝缘层403b的硅膜。由于氮原子上的孤对电子的作用，氨用作金属配合物的配体。因此，例如在将铜用于栅电极层402的情况下，如果以与该栅电极层接触的方式形成氨含量多的栅极绝缘层，则通过如下式(1)所示的反应，铜有可能扩散到栅极绝缘层中。
在晶体管320中，通过以与栅电极层402接触的方式形成氨含量低(至少比栅极绝缘层403b低)的栅极绝缘层403a，可以防止栅电极层402的材料(例如，铜)扩散到第一栅极绝缘层403中。换句话说，栅极绝缘层403a可以用作栅电极层402中包含的金属材料的阻挡膜。通过设置栅极绝缘层403a，可以进一步提高晶体管的可靠性。
栅极绝缘层403b是具有比栅极绝缘层403a厚的膜厚且减少膜中缺陷数量的包含氮的硅膜。例如，将栅极绝缘层403b的厚度设定为300nm以上且400nm以下。另外，在用作栅极绝缘层403b的包含氮的硅膜中，在通过电子自旋共振(ESR：Electron Spin Resonance)法测量的信号中在Nc中心(g值为2.003)出现的信号的自旋密度为1×1017spins/cm3以下，优选为5×1016spins/cm3以下。如此，通过作为栅极绝缘层403b使用减少膜中缺陷数量且厚度大(例如，300nm以上)的包含氮的硅膜，例如可以将栅极绝缘层403b的ESD耐性提高到300V以上。
此外，栅极绝缘层403c使用减少氢浓度的包含氮的硅膜。将栅极绝缘层403c的氢浓度设定为至少比栅极绝缘层403b低的浓度。例如，在利用等离子体CVD法形成栅极绝缘层403c的情况下，通过使包含在供应气体中的氢浓度低于用来形成栅极绝缘层403b的供应气体中的氢浓度，可以使栅极绝缘层403c的氢浓度低于栅极绝缘层403b。具体而言，当作为栅极绝缘层403b及栅极绝缘层403c形成氮化硅膜时，使用来形成栅极绝缘层403c的供应气体中的氨流量低于用来形成栅极绝缘层403b的供应气体中的氨流量，或者在不使用氨的情况下形成栅极绝缘层403c即可。
作为栅极绝缘层403c设置减少氢浓度的氮化硅膜，这样可以防止氢或氢化合物(例如，水)混入到第二栅极绝缘层406及氧化物半导体叠层408。由于通过使氢与氧化物半导体键合，氢的一部分成为供体，生成作为载流子的电子，而有可能成为使晶体管的阈值电压向负方向改变(转移)的要因，所以通过作为栅极绝缘层403c设置减少氢浓度的氮化硅膜，可以使晶体管具有稳定的电特性。另外，通过作为栅极绝缘层403c设置减少氢浓度的氮化硅膜，栅极绝缘层403c还用作防止栅极绝缘层403b所含有的氢或氢化合物等杂质扩散到氧化物半导体叠层408中的阻挡膜。
在本实施方式中，作为构成第一栅极绝缘层403的栅极绝缘层403a、栅极绝缘层403b及栅极绝缘层403c使用氮化硅膜，作为第二栅极绝缘层406使用氧氮化硅膜，各栅极绝缘层利用等离子体CVD法连续地形成。具体而言，在供应硅烷(SiH4)与氮(N2)的混合气体而形成用作栅极绝缘层403a的氮化硅膜之后，将供应气体转换为硅烷(SiH4)、氮(N2)及氨(NH3)的混合气体而形成用作栅极绝缘层403b的氮化硅膜，然后将供应气体转换为硅烷(SiH4)与氮(N2)的混合气体，形成用作栅极绝缘层403c的氮化硅膜，然后将供应气体转换为硅烷(SiH4)与一氧化二氮(N2O)的混合气体，形成用作第二栅极绝缘层406的氧氮化硅膜。
优选将栅极绝缘层403a的厚度设定为30nm以上且100nm以下，更优选设定为30nm以上且50nm以下。另外，优选将用来防止晶体管的静电破坏而设置的栅极绝缘层403b的厚度设定为300nm以上且400nm以下，优选将用作防止氢扩散到氧化物半导体叠层408中的阻挡膜的栅极绝缘层403c的厚度设定为25nm以上且150nm以下。此外，优选将第二栅极绝缘层406的厚度设定为25nm以上且100nm以下。注意，优选适当地调节各栅极绝缘层的厚度，来使第一栅极绝缘层403的厚度(栅极绝缘层403a、栅极绝缘层403b及栅极绝缘层403c的厚度的总和)与第二栅极绝缘层406的厚度的总和为355nm以上且550nm以下。
另外，如图10B所示的晶体管330所示，也可以组合包括第一栅极绝缘层403及第二栅极绝缘层406的叠层的栅极绝缘层和包括氧化物半导体层408b及氧化物半导体层408a的叠层的氧化物半导体叠层408而使用。
本实施方式所示的晶体管包括：用作防止源电极层和漏电极层的构成元素扩散到沟道中的缓冲层的第一氧化物半导体层；以及用作沟道的第二氧化物半导体层。通过该结构，可以降低能够在晶体管的背沟道一侧形成的界面态的影响。另外，更优选的是，本实施方式所示的晶体管还包括设置在用作沟道的氧化物半导体层与栅极绝缘层之间并用作用来防止沟道的栅极绝缘层一侧的界面的劣化的缓冲层的第三氧化物半导体层。通过包括第三氧化物半导体层，可以减少晶体管的光劣化(例如，光负偏压温度应力劣化)，而可以提供可靠性高的半导体装置。
另外，本实施方式所示的晶体管作为栅极绝缘层包括具有包含氮的硅膜的第一栅极绝缘层以及包含氧的第二栅极绝缘层的叠层。该第一栅极绝缘层包括：用作对栅电极层的构成元素(例如，铜)的阻挡膜的包含氮的硅膜；厚度大(例如，300nm厚)且减少膜中缺陷数的包含氮的硅膜；以及对氢具有阻挡性的包含氮的硅膜。因此，本实施方式的晶体管的电特性变动及静电破坏得到抑制。通过使用这种晶体管，可以以高成品率地制造高可靠性的半导体装置。
本实施方式所示的结构、方法等可以与其他实施方式所示的结构、方法等适当地组合而使用。
实施方式3
通过使用实施方式1或2所示的晶体管可以制造具有显示功能的半导体装置(也称为显示装置)。此外，通过将包括晶体管的驱动电路的一部分或全部与像素部一体地形成在相同的衬底上，可以形成系统整合型面板(system-on-panel)。
在图4A中，以围绕设置在衬底4001上的像素部4002的方式设置密封剂4005，像素部4002使用衬底4006进行密封。在图4A中，在衬底4001上的与由密封剂4005围绕的区域不同的区域中安装有使用单晶半导体膜或多晶半导体膜形成在IC芯片或另行准备的衬底上的扫描线驱动电路4004、信号线驱动电路4003。此外，通过信号线驱动电路4003和扫描线驱动电路4004供应到像素部4002的各种信号及电位由FPC(Flexible printed circuit：柔性印刷电路)4018a及4018b供应。
在图4B和图4C中，以围绕设置在衬底4001上的像素部4002和扫描线驱动电路4004的方式设置有密封剂4005。此外，在像素部4002和扫描线驱动电路4004上设置有衬底4006。因此，像素部4002、扫描线驱动电路4004与显示元件一起由衬底4001、密封剂4005以及衬底4006密封。在图4B和图4C中，在衬底4001上的与由密封剂4005围绕的区域不同的区域中安装有使用单晶半导体膜或多晶半导体膜形成在IC芯片或另行准备的衬底上的信号线驱动电路4003。在图4B和图4C中，通过信号线驱动电路4003和扫描线驱动电路4004供应到像素部4002的各种信号及电位由FPC4018供应。
此外，图4B和图4C示出另行形成信号线驱动电路4003并且将该信号线驱动电路4003安装到衬底4001的例子，但是不局限于该结构。既可以另行形成扫描线驱动电路并进行安装，又可以仅另行形成信号线驱动电路的一部分或者扫描线驱动电路的一部分并进行安装。
另外，对另行形成的驱动电路的连接方法没有特别的限制，而可以采用COG(ChipOn Glass：玻璃上芯片)方法、引线键合方法、TAB(Tape Automated Bonding：卷带式自动接合)方法等。图4A是通过COG方法安装信号线驱动电路4003、扫描线驱动电路4004的例子，图4B是通过COG方法安装信号线驱动电路4003的例子，图4C是通过TAB方法安装信号线驱动电路4003的例子。
此外，显示装置包括显示元件处于密封状态的面板和在该面板中安装有包括控制器的IC等状态的模块。注意，本说明书中的显示装置是指图像显示装置、显示装置或光源(包括照明装置)。另外，显示装置除了密封有显示元件的面板之外还包括：安装有诸如FPC或TCP等连接器的模块；在TCP的端部设置有印刷线路板的模块；或者通过COG方法将IC(集成电路)直接安装到显示元件的模块。
此外，设置在衬底上的像素部及扫描线驱动电路具有多个晶体管，可以应用实施方式1或2所示的晶体管。
作为设置在显示装置中的显示元件，可以使用液晶元件(也称为液晶显示元件)、发光元件(也称为发光显示元件)。发光元件包括由电流或电压控制亮度的元件，具体而言，包括无机EL(Electro Luminescence：电致发光)、有机EL等。此外，也可以应用电子墨水显示装置(电子纸)等的对比度因电作用而发生变化的显示媒介。
使用图4A至图5对半导体装置的一个方式进行说明。图5相当于沿着图4B的线M-N的截面图。图5示出将液晶元件用作显示元件的液晶显示装置的例子。
但是，只要显示装置以设置在像素部4002中的晶体管4010电连接到显示元件的方式构成，并且只要该显示元件能够进行显示就没有特别的限制，而可以使用各种各样的显示元件。
如图4A至图5所示那样，半导体装置包括连接端子电极4015及端子电极4016，连接端子电极4015及端子电极4016通过各向异性导电层4019电连接到FPC4018(4018a、4018b)所具有的端子。
连接端子电极4015由与第一电极层4034相同的导电层形成，并且，端子电极4016由与晶体管4010、4011的源电极层及漏电极层相同的导电层形成。
此外，设置在衬底4001上的像素部4002和扫描线驱动电路4004具有多个晶体管，图4A至图5例示出像素部4002所包括的晶体管4010以及扫描线驱动电路4004所包括的晶体管4011。在图5中，在晶体管4010、4011上设置有绝缘层4032。
作为晶体管4010、4011，可以使用实施方式1或2所示的晶体管。在本实施方式中示出应用具有与实施方式1所示的晶体管310相同的结构的晶体管的例子。晶体管4010、4011是底栅结构的晶体管。
晶体管4010、4011包括：用作用来防止源电极层和漏电极层的构成元素扩散到沟道的缓冲层的第一氧化物半导体层；用作沟道的第二氧化物半导体层；以及设置在用作沟道的氧化物半导体层与栅极绝缘层之间并用作用来防止沟道与栅极绝缘层的界面劣化的缓冲层的第三氧化物半导体层。因此，晶体管4010、4011是降低有可能形成在背沟道一侧的界面态的影响并减少晶体管的光劣化(例如光负偏压温度应力劣化)的可靠性高的晶体管。
此外，可以在与驱动电路用的晶体管4011的氧化物半导体层的沟道形成区域重叠的位置还设置导电层。通过将导电层设置在与氧化物半导体层的沟道形成区域重叠的位置，可以进一步降低晶体管4011的阈值电压的变化量。此外，导电层的电位可以与晶体管4011的栅电极层的电位相同或不同，并且，还可以将导电层用作第二栅电极层。此外，导电层的电位可以处于浮动状态。
此外，该导电层还具有遮蔽外部的电场，即不使外部的电场影响到内部(包括晶体管的电路部)的功能(尤其是，遮蔽静电的静电遮蔽功能)。通过利用导电层的遮蔽功能，可以防止由于静电等外部电场的影响而使晶体管的电特性变动。
在图5中，液晶元件4013包括第一电极层4034、第二电极层4031以及液晶层4008。另外，以夹持液晶层4008的方式设置有用作取向膜的绝缘层4038、4033。第二电极层4031设置在衬底4006一侧，第一电极层4034和第二电极层4031隔着液晶层4008而层叠。
作为第一电极层4034、第二电极层4031，可以使用含有氧化钨的铟氧化物、含有氧化钨的铟锌氧化物、含有氧化钛的铟氧化物、含有氧化钛的铟锡氧化物、铟锡氧化物、铟锌氧化物、添加有氧化硅的铟锡氧化物、石墨烯等具有透光性的导电材料。
此外，第一电极层4034、第二电极层4031可以使用钨(W)、钼(Mo)、锆(Zr)、铪(Hf)、钒(V)、铌(Nb)、钽(Ta)、铬(Cr)、钴(Co)、镍(Ni)、钛(Ti)、铂(Pt)、铝(Al)、铜(Cu)、银(Ag)等金属、其合金或者其金属氮化物中的一种或多种来形成。
此外，第一电极层4034、第二电极层4031可以使用包括导电高分子(也称为导电聚合体)的导电组合物来形成。作为导电高分子，可以使用所谓的π电子共轭导电高分子。例如，可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物或者由苯胺、吡咯和噻吩中的两种以上构成的共聚物或其衍生物等。
此外，间隔物4035是通过对绝缘层进行选择性地蚀刻而获得的柱状间隔物，并且它是为了控制液晶层4008的厚度(单元间隙(cell gap))而设置的。另外，也可以使用球状间隔物。
当作为显示元件使用液晶元件时，可以使用热致液晶、铁电液晶、反铁电液晶等。上述液晶材料既可以是低分子化合物又可以是高分子化合物。上述液晶材料(液晶组合物)根据条件而呈现胆甾相、近晶相、立方相、手征向列相、各向同性相等。
另外，也可以作为液晶层4008使用不使用取向膜的呈现蓝相的液晶组合物。此时，液晶层4008与第一电极层4034及第二电极层4031接触。蓝相是液晶相的一种，是指当使胆甾相液晶的温度上升时即将从胆甾相转变到各向同性相之前出现的相。使用混合了液晶及手性试剂的液晶组合物可以呈现蓝相。此外，为了扩大呈现蓝相的温度范围，通过对呈现蓝相的液晶组合物添加聚合性单体及聚合引发剂等，并进行高分子稳定化处理可以形成液晶层。由于呈现蓝相的液晶组合物的响应时间短，并且其具有光学各向同性，所以不需要取向处理，且视角依赖性小。另外，由于不需要设置取向膜而不需要摩擦处理，因此可以防止由于摩擦处理而引起的静电放电损伤，并可以降低制造工序中的液晶显示装置的不良、破损。因此，可以提高液晶显示装置的生产率。
此外，液晶材料的电阻率为1×109Ω·cm以上，优选为1×1011Ω·cm以上，更优选为1×1012Ω·cm以上。另外，本说明书中的电阻率为在20℃下测量的值。
考虑到配置在像素部中的晶体管的泄漏电流等而以能够在规定期间保持电荷的方式设定设置在液晶显示装置中的存储电容器的大小。根据晶体管的关态电流(off-statecurrent)等设定存储电容器的大小即可。通过使用具有本说明书所公开的氧化物半导体层的晶体管，设置具有各像素中的液晶电容的1/3以下，优选为1/5以下的电容的存储电容器，就足够了。
使用本说明书所公开的氧化物半导体层的晶体管可以将关断状态下的电流值(关态电流值)控制为低。因此，可以延长图像信号等电信号的保持时间，也可以延长写入间隔。因此，可以降低刷新工作的频度，所以有抑制耗电量的效果。
此外，使用本说明书所公开的氧化物半导体层的晶体管可以得到较高的场效应迁移率，所以能够高速驱动电路。例如，通过将这种晶体管用于液晶显示装置，可以在同一衬底上形成像素部的开关晶体管及用于驱动电路部的驱动晶体管。另外，在像素部中也通过使用这种晶体管，可以提供高质量的图像。
液晶显示装置可以采用TN(Twisted Nematic：扭曲向列)模式、IPS(In-Plane-Switching：平面内转换)模式、FFS(Fringe Field Switching：边缘场转换)模式、ASM(Axially Symmetric aligned Micro-cell：轴对称排列微单元)模式、OCB(OpticalCompensated Birefringence：光学补偿弯曲)模式、FLC(Ferroelectric Liquid Crystal：铁电性液晶)模式、AFLC(Anti Ferroelectric Liquid Crystal：反铁电性液晶)模式等。
此外，也可以使用常黑型液晶显示装置，例如采用垂直配向(VA)模式的透射型液晶显示装置。作为垂直配向模式，可以举出几个例子，例如可以使用MVA(Multi-DomainVertical Alignment：多域垂直取向)模式、PVA(Patterned Vertical Alignment：图案化垂直取向)模式、ASV(Advanced Super View：高级超视觉)模式等。另外，也可以用于VA型液晶显示装置。VA型液晶显示装置是一种控制液晶显示面板的液晶分子的排列的方式。VA型液晶显示装置是在不被施加电压时液晶分子朝向垂直于面板表面的方向的方式。此外，也可以使用将像素(pixel)分成几个区域(子像素)并且使分子在各自的区域内分别取向于不同方向的被称为多域化或多域设计的方法。
此外，在显示装置中，适当地设置黑矩阵(遮光层)、偏振构件、相位差构件、抗反射构件等的光学构件(光学衬底)等。例如，也可以使用利用偏振衬底以及相位差衬底而得到的圆偏振。此外，作为光源，也可以使用背光灯、侧光灯等。
此外，作为像素部中的显示方式，可以采用逐行扫描方式或隔行扫描方式等。此外，作为当进行彩色显示时在像素中控制的颜色因素，不局限于R、G、B(R表示红色，G表示绿色，B表示蓝色)这三种颜色。例如，也可以采用R、G、B、W(W表示白色)或对R、G、B追加黄色(yellow)、青色(cyan)、品红色(magenta)等中的一种以上的颜色。另外，各个色素的点的显示区域的大小可以不同。但是，所公开的发明一个方式不局限于彩色显示的显示装置，而也可以应用于单色显示的显示装置。
图11A至图11C示出在图5所示的显示装置中将用来电连接于设置在衬底4006上的第二电极层4031的共同连接部(焊盘部)形成在衬底4001上的例子。
共同连接部配置在与用来粘合衬底4001和衬底4006的密封剂重叠的位置，并且通过密封剂所包含的导电粒子与第二电极层4031电连接。或者，也可以在不与密封剂重叠的位置(但是在像素部以外)设置共同连接部，并且，以与共同连接部重叠的方式将包括导电粒子的膏剂与密封剂分开设置，而使共同连接部与第二电极层4031电连接。
图11A是共同连接部的截面图，图11A相当于沿着图11B所示的俯视图中的线G1-G2的截面。
共同电位线491设置在栅极绝缘层4020上并利用与图5所示的晶体管4010、4011的源电极层和漏电极层相同的材料及工序制造。
此外，共同电位线491由绝缘层4032覆盖，并且绝缘层4032在与共同电位线491重叠的位置具有多个开口部。该开口部通过与连接晶体管4010的源电极层和漏电极层中的一方与第一电极层4034的接触孔相同的工序来形成。
另外，共同电极492设置在绝缘层4032上，并利用与连接端子电极4015和像素部的第一电极层4034相同的材料及工序而形成。
如此，可以利用像素部4002的开关元件的制造工序来形成共同连接部。
共同电极492是与包括在密封剂中的导电粒子接触的电极，与衬底4006的第二电极层4031电连接。
另外，如图11C所示，共同电位线491可以利用与晶体管4010、4011的栅电极层相同的材料及工序而形成。
在图11C所示的共同连接部中，共同电位线491设置在栅极绝缘层4020及绝缘层4032的下层中，并且栅极绝缘层4020及绝缘层4032在与共同电位线491重叠的位置具有多个开口部。该开口部在通过与连接晶体管4010的源电极层和漏电极层中的一方与第一电极层4034的接触孔相同的工序对绝缘层4032进行蚀刻之后，对栅极绝缘层4020选择性地进行蚀刻来形成。
此外，作为显示装置所包括的显示元件，可以应用利用电致发光的发光元件。利用电致发光的发光元件根据发光材料是有机化合物还是无机化合物来区分，一般地，前者被称为有机EL元件，而后者被称为无机EL元件。
在有机EL元件中，通过对发光元件施加电压，电子及空穴分别从一对电极注入到包括发光性有机化合物的层，于是电流流过。并且，通过这些载流子(电子及空穴)的重新结合，发光性有机化合物形成激发态，当从该激发态回到基态时发光。由于这种机理，这种发光元件被称为电流激发型发光元件。在本实施方式中，示出作为发光元件使用有机EL元件的例子。
无机EL元件根据其元件结构而分类为分散型无机EL元件和薄膜型无机EL元件。分散型无机EL元件具有发光材料的粒子分散在粘合剂中的发光层，其发光机理是利用供体能级和受体能级的供体-受体重新结合型发光。薄膜型无机EL元件具有发光层夹在介电层之间且该介电层由电极夹住的结构，其发光机理是利用金属离子的内壳层电子跃迁的定域型发光(localized type light emission)。在此，作为发光元件使用有机EL元件进行说明。
为了从发光元件取出发光，使发光元件的一对电极中的至少一个具有透光性即可。作为发光元件，有：从与衬底相反一侧的表面取出发光的顶部发射结构的发光元件；从衬底一侧的表面取出发光的底部发射结构的发光元件；以及从衬底一侧及与衬底相反一侧的表面取出发光的双面发射结构的发光元件，可以应用上述任一种发射结构的发光元件。
图6A、图6B及图13示出作为显示元件使用发光元件的发光装置的例子。
图6A是发光装置的截面图，图6A中的以点划线S1-T1、S2-T2及S3-T3切断的截面相当于图6B。另外，图13相当于图6A中的以点划线S4-T4切断的截面图。另外，在图6A的平面图中，省略场致发光层542及第二电极层543而未图示。
图6A和图6B所示的发光装置在衬底500上具有晶体管510、电容元件520、布线层交叉部530，晶体管510与发光元件540电连接。另外，图6A和图6B示出经过衬底500从发光元件540取光的底面发射型结构的发光装置。
作为晶体管510，可以使用实施方式1或2所示的晶体管。在本实施方式中示出应用具有与实施方式2所示的晶体管330相同的结构的晶体管的例子。晶体管510是底栅结构的晶体管。
晶体管510包括：栅电极层511a、栅电极层511b；包括栅极绝缘层502a、栅极绝缘层502b及栅极绝缘层502c的栅极绝缘层502；包括氧化物半导体层512b及氧化物半导体层512a的氧化物半导体叠层512；以及用作源电极层和漏电极层的导电层513a、导电层513b。另外，在晶体管510上形成有绝缘层525。
电容元件520包括：导电层521a、导电层521b；栅极绝缘层502；包括氧化物半导体层522b及氧化物半导体层522a的氧化物半导体叠层522；以及导电层523。并且，以由导电层521a、导电层521b以及导电层523夹着栅极绝缘层502及氧化物半导体叠层522的结构来形成电容器。
布线层交叉部530是栅电极层511a、栅电极层511b和导电层533的交叉部，并且栅电极层511a、栅电极层511b和导电层533隔着栅极绝缘层502交叉。
在本实施方式中，作为栅电极层511a及导电层521a使用30nm厚的钛膜，作为栅电极层511b及导电层521b使用200nm厚的铜膜。因此，栅电极层具有钛膜和铜膜的叠层结构。
晶体管510包括：用作沟道的氧化物半导体层512b；以及用作用来防止导电层513a及导电层513b的构成元素扩散到沟道的缓冲层的氧化物半导体层512a。因此，晶体管510是降低有可能形成在背沟道一侧的界面态的影响的可靠性高的晶体管。
此外，晶体管510包括：用作栅极绝缘层502c的氨的含量少的用作阻挡铜的阻挡膜的含有氮的硅膜；用作栅极绝缘层502a的厚度大(例如，300nm厚)且缺陷少的含有氮的硅膜；以及用作栅极绝缘层502b的氢浓度低的含有氮的硅膜。通过采用上述结构，可以改善晶体管510的电特性，还可以防止晶体管510的静电破坏。由此，可以以高成品率制造高可靠性的半导体装置。
在晶体管510、电容元件520、布线层交叉部530上形成有层间绝缘层504，并且在层间绝缘层504上的与发光元件540重叠的区域设置有彩色滤光层505。在层间绝缘层504及彩色滤光层505上设置有用作平坦化绝缘层的绝缘层506。
在绝缘层506上设置有包含依次层叠第一电极层541、场致发光层542、第二电极层543的叠层结构的发光元件540。通过在到达导电层513a且在形成在绝缘层506及层间绝缘层504的开口中第一电极层541与导电层513a彼此接触，发光元件540与晶体管510电连接。此外，以覆盖第一电极层541的一部分及该开口的方式设置有隔壁507。
作为绝缘层506可以使用1500nm厚的感光性丙烯酸膜，作为隔壁507可以使用1500nm厚的感光性聚酰亚胺膜。
作为彩色滤光层505，例如可以使用彩色的透光树脂。作为彩色透光树脂，可以使用感光性有机树脂、非感光性有机树脂。当使用感光性有机树脂层时，可以减少抗蚀剂掩模数量而简化工序，所以是优选的。
彩色是指如黑色、灰色和白色等非彩色以外的颜色。彩色滤光层由只使彩色光透过的材料形成。至于彩色，可以使用红色、绿色、蓝色等。另外，还可以使用青色(cyan)、品红色(magenta)、黄色(yellow)等。“只使彩色光透过”意味着：透过彩色滤光层的光在其彩色光的波长中具有峰值。关于彩色滤光层的厚度，可以根据所包含的着色材料的浓度与光的透射率的关系适当地控制为最适合的膜厚度。例如，将彩色滤光层505的厚度设定为1500nm以上且2000nm以下即可。
隔壁507可使用有机绝缘材料或无机绝缘材料形成。尤其是，隔壁507优选使用感光树脂材料形成，且在第一电极层541上形成开口部，并且将该开口部的侧壁形成为具有连续曲率的倾斜面。
场致发光层542可以使用一个层构成，也可以使用多个层的叠层构成。
为了防止氧、氢、水分、二氧化碳等侵入到发光元件540中，也可以在第二电极层543及隔壁507上形成保护膜。作为保护膜，可以形成氮化硅膜、氮氧化硅膜、DLC膜等。
另外，为了不使氧、氢、水分、二氧化碳等侵入到发光元件540，也可以通过蒸镀法形成覆盖发光元件540的包含有机化合物的层。
另外，如果需要，也可以在发光元件的射出表面上适当地设置诸如偏振片或者圆偏振片(包括椭圆偏振片)、相位差板(λ/4板，λ/2板)、彩色滤光片等的光学薄膜。此外，也可以在偏振片或圆偏振片上设置防反射膜。例如，可以进行抗眩光处理，该处理是利用表面的凹凸来扩散反射光而可以降低眩光的处理。
此外，作为显示装置，也可以提供驱动电子墨水的电子纸。电子纸也称为电泳显示装置(电泳显示器)，并具有如下优点：与纸同样水平的易读性；其耗电量比其他显示装置的耗电量低；形状薄且轻。
作为电泳显示装置，可以有各种各样的形式，它是包括多个具有正电荷的第一粒子和具有负电荷的第二粒子的微囊分散在溶剂中，并且，通过对微囊施加电场，使微囊中的粒子向彼此相反的方向移动，只显示集合在一侧的粒子的颜色的装置。另外，第一粒子和第二粒子都包括色素，当没有电场时不移动。此外，第一粒子的颜色和第二粒子的颜色不同(包括无色)。
分散有上述微囊的溶剂被称为电子墨水。还可以通过使用彩色滤光片、具有色素的粒子来进行彩色显示。
另外，作为用作平坦化绝缘层的绝缘层506，可以使用丙烯酸树脂、聚酰亚胺树脂、苯并环丁烯类树脂、聚酰胺树脂、环氧树脂等具有耐热性的有机材料。此外，除了上述有机材料以外，还可以使用硅氧烷类树脂、PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)等低介电常数材料(low-k材料)。另外，也可以通过层叠多个由上述材料形成的绝缘层形成绝缘层506。
对绝缘层506的形成方法没有特别的限制，可以根据其材料利用溅射法、旋涂法、浸渍法、喷涂法、液滴喷射法(喷墨法等)、印刷法(丝网印刷、胶版印刷等)等。
作为第一电极层541、第二电极层543，可以应用与图5所示的显示装置的第一电极层4034、第二电极层4031相同的材料。
在本实施方式中，图6A和图6B所示的发光装置具有底部发射型结构，所以第一电极层541具有透光性，第二电极层543具有反射性。因此，当作为第一电极层541使用金属膜时，将该金属膜的厚度优选形成得薄到具有透光性的程度。当作为第二电极层543使用具有透光性的导电层时，可以层叠具有反射性的导电层。
此外，也可以设置驱动电路保护用的保护电路。保护电路优选使用非线性元件构成。
如上所述，通过应用实施方式1或2所示的晶体管，可以提供具有各种各样的功能的半导体装置。
本实施方式所示的结构、方法等可以与其他实施方式所示的结构、方法等适当地组合而实施。
实施方式4
通过使用实施方式1或2所示的晶体管，可以制造具有读取对象物的信息的图像传感器功能的半导体装置。
图7A示出具有图像传感器功能的半导体装置的一个例子。图7A是光电传感器的等效电路，而图7B是示出光电传感器的一部分的截面图。
光电二极管602的一个电极电连接到光电二极管复位信号线658，而光电二极管602的另一个电极电连接到晶体管640的栅极。晶体管640的源极和漏极中的一个电连接到光电传感器基准信号线672，而晶体管640的源极和漏极中的另一个电连接到晶体管656的源极和漏极中的一个。晶体管656的栅极电连接到栅极信号线659，晶体管656的源极和漏极中的另一个电连接到光电传感器输出信号线671。
注意，在本说明书的电路图中，为了使使用氧化物半导体层的晶体管一目了然，将使用氧化物半导体层的晶体管的符号表示为“OS”。在图7A中，晶体管640、656可以应用实施方式1或2所示的晶体管，是使用氧化物半导体层的晶体管。在本实施方式中示出应用具有与实施方式1所示的晶体管320相同结构的晶体管的例子。晶体管640是底栅结构的晶体管。
图7B是示出光电传感器中的光电二极管602和晶体管640的截面图，其中在具有绝缘表面的衬底601(元件衬底)上设置有用作传感器的光电二极管602和晶体管640。通过使用粘合层608，在光电二极管602和晶体管640上设置有衬底613。
在晶体管640上设置有绝缘层632、层间绝缘层633以及层间绝缘层634。光电二极管602具有：形成在层间绝缘层633上的电极层641b；在电极层641b上依次层叠的第一半导体膜606a、第二半导体膜606b、第三半导体膜606c；设置在层间绝缘层634上的通过第一半导体膜至第三半导体膜与电极层641b电连接的电极层642；以及设置在与电极层641b同样的层中的与电极层642电连接的电极层641a。
电极层641b与形成在层间绝缘层634中的导电层643电连接，并且电极层642通过电极层641a与导电层645电连接。导电层645与晶体管640的栅电极层电连接，并且光电二极管602与晶体管640电连接。
在此，例示出一种pin型光电二极管，其中层叠用作第一半导体膜606a的具有p型导电型的半导体膜、用作第二半导体膜606b的高电阻的半导体膜(i型半导体膜)、用作第三半导体膜606c的具有n型导电型的半导体膜。
第一半导体膜606a是p型半导体膜，可以使用包含赋予p型导电型的杂质元素的非晶硅膜形成。使用包含属于周期表中的第13族的杂质元素(例如，硼(B))的半导体材料气体通过等离子体CVD法来形成第一半导体膜606a。作为半导体材料气体，可以使用硅烷(SiH4)。另外，可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等。另外，也可以使用如下方法：在形成不包含杂质元素的非晶硅膜之后，使用扩散法或离子注入法将杂质元素导入到该非晶硅膜。优选在使用离子注入法等导入杂质元素之后进行加热等来使杂质元素扩散。在此情况下，作为形成非晶硅膜的方法，可以使用LPCVD法、化学气相沉积法或溅射法等。优选将第一半导体膜606a的厚度设定为10nm以上且50nm以下。
第二半导体膜606b是i型半导体膜(本征半导体膜)，使用非晶硅膜形成。为了形成第二半导体膜606b，通过等离子体CVD法使用半导体材料气体来形成非晶硅膜。作为半导体材料气体，可以使用硅烷(SiH4)。或者，也可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。也可以通过LPCVD法、化学气相沉积法、溅射法等形成第二半导体膜606b。优选将第二半导体膜606b的厚度设定为200nm以上且1000nm以下。
第三半导体膜606c是n型半导体膜，使用包含赋予n型导电型的杂质元素的非晶硅膜形成。使用包含属于周期表中的第15族的杂质元素(例如，磷(P))的半导体材料气体通过等离子体CVD法形成第三半导体膜606c。作为半导体材料气体，可以使用硅烷(SiH4)。或者，也可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。另外，也可以使用如下方法：在形成不包含杂质元素的非晶硅膜之后，使用扩散法或离子注入法将杂质元素导入到该非晶硅膜。优选在使用离子注入法等导入杂质元素之后进行加热等来使杂质元素扩散。在此情况下，作为形成非晶硅膜的方法，可以使用LPCVD法、化学气相沉积法或溅射法等。优选将第三半导体膜606c的厚度设定为20nm以上且200nm以下。
此外，第一半导体膜606a、第二半导体膜606b以及第三半导体膜606c也可以不使用非晶半导体形成，而使用多晶半导体或微晶半导体(Semi Amorphous Semiconductor：SAS)形成。
此外，由于通过光电效应生成的空穴的迁移率低于电子的迁移率，因此当将p型半导体膜侧的表面用作光接收面时，pin型光电二极管具有较好的特性。在此示出将光电二极管602从形成有pin型光电二极管的衬底601的面接收的光转换为电信号的例子。此外，来自其导电型与用作光接收面的半导体膜的导电型相反的半导体膜的光是干扰光，因此，电极层优选使用具有遮光性的导电层。另外，也可以将n型半导体膜一侧的表面用作光接收面。
晶体管640包括：用作用来防止源电极层和漏电极层的构成元素扩散到沟道的缓冲层的第一氧化物半导体层；用作沟道的第二氧化物半导体层；以及设置在用作沟道的氧化物半导体层与栅极绝缘层631之间并用作用来防止沟道与栅极绝缘层631的界面劣化的缓冲层的第三氧化物半导体层。因此，晶体管640是降低有可能形成在背沟道一侧的界面态的影响并减少晶体管的光劣化(例如光负偏压温度应力劣化)的可靠性高的晶体管。
通过使用绝缘材料且根据其材料使用溅射法、等离子体CVD法、旋涂法、浸渍法、喷涂法、液滴喷射法(例如喷墨法等)、印刷法(例如丝网印刷、胶版印刷)等，可以形成绝缘层632、层间绝缘层633、634。
作为层间绝缘层633、634，优选采用用来减少表面粗糙度的用作平坦化绝缘层的绝缘层。作为层间绝缘层633、634，例如可以使用聚酰亚胺树脂、丙烯酸树脂、苯并环丁烯类树脂、聚酰胺树脂、环氧树脂等具有耐热性的有机绝缘材料。此外，除了上述有机绝缘材料以外，还可以使用低介电常数材料(low-k材料)、硅氧烷类树脂、PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)等的单层或叠层。
通过检测入射到光电二极管602的光，可以读取检测对象的信息。另外，在读取检测对象的信息时，可以使用背光灯等的光源。
本实施方式所示的结构、方法等可以与其他实施方式所示的结构、方法等适当地组合而实施。
实施方式5
本说明书所公开的半导体装置可以应用于各种电子设备(也包括游戏机)。作为电子设备，可以举出电视装置(也称为电视或电视接收机)、用于计算机等的显示器、数码相机和数码摄像机等影像拍摄装置、数码相框、移动电话机、便携式游戏机、便携式信息终端、声音再现装置、游戏机(弹珠机(pachinko machine)或投币机(slot machine)等)、框体游戏机。图8A至图8C示出上述电子设备的具体例子。
图8A示出具有显示部的桌子9000。在桌子9000中，框体9001组装有显示部9003，利用显示部9003可以显示映像。另外，示出利用四个桌腿部9002支撑框体9001的结构。另外，框体9001具有用于供应电力的电源供应线9005。
可以将上述实施方式中任一个所示的半导体装置用于显示部9003，由此可以对电子设备赋予高可靠性。
显示部9003具有触屏输入功能，使用者通过用手指等按触显示于桌子9000的显示部9003中的显示按钮9004可以进行屏面操作和信息输入。当桌子能够与其他家电产品进行通信的功能或能够控制其他家电产品的功能，桌子9000也可以用作控制装置，通过屏面操作控制家电产品。例如，通过使用实施方式3所示的具有图像传感器功能的半导体装置，可以使显示部9003具有触屏输入功能。
另外，利用设置于框体9001的铰链也可以将显示部9003的屏面以垂直于地板的方式立起来，从而也可以将桌子9000用作电视装置。虽然当在小房间里设置大屏面的电视装置时自由使用的空间变小，但是若在桌子内安装有显示部则可以有效地利用房间的空间。
图8B示出电视装置9100的一个例子。在电视装置9100中，框体9101组装有显示部9103，并且利用显示部9103可以显示映像。此外，在此示出利用支架9105支撑框体9101的结构。
通过利用框体9101所具备的操作开关、另外提供的遥控操作机9110，可以进行电视装置9100的控制。通过利用遥控操作机9110所具备的操作键9109，可以进行频道及音量的控制，并可以对在显示部9103上显示的映像进行操作。此外，也可以采用在遥控操作机9110中设置用于显示从该遥控操作机9110输出的信息的显示部9107的结构。
图8B所示的电视装置9100具备接收机及调制解调器等。电视装置9100可以利用接收机接收一般的电视广播。再者，电视装置9100通过调制解调器连接到有线或无线方式的通信网络，也可以进行单向(从发送者到接收者)或双向(发送者和接收者之间或接收者之间等)的信息通信。
可以将上述实施方式中任一个所示的半导体装置用于显示部9103、9107，而能够对电视装置及遥控操作机赋予高可靠性。
图8C示出计算机，该计算机包括主体9201、框体9202、显示部9203、键盘9204、外部连接端口9205、指向装置9206等。
可以将上述实施方式中任一个所示的半导体装置用于显示部9203，而能够对计算机赋予高可靠性。
图9A和图9B是能够折叠的平板终端。图9A是平板终端打开的状态，并且平板终端包括框体9630、显示部9631a、显示部9631b、显示模式切换开关9034、电源开关9035、省电模式切换开关9036、扣环9033以及操作开关9038。
可以将上述实施方式中任一个所示的半导体装置用于显示部9631a、9631b，而能够实现可靠性高的平板终端。
在显示部9631a中，可以将其一部分用作触摸屏的区域9632a，并且可以通过按触所显示的操作键9638来输入数据。此外，作为一个例子，图9A示出：显示部9631a的一半区域只具有显示的功能，并且另一半区域具有触摸屏的功能，但是显示部9631a不局限于该结构。也可以采用显示部9631a的全部区域具有触摸屏的功能的结构。例如，可以使显示部9631a的整个面显示键盘按钮来将其用作触摸屏，并且将显示部9631b用作显示屏面。
此外，显示部9631b也与显示部9631a同样，可以将其一部分用作触摸屏的区域9632b。此外，通过使用手指或触屏笔等按触触摸屏的显示键盘显示切换按钮9639的位置，可以在显示部9631b上显示键盘按钮。
此外，也可以对触摸屏的区域9632a和触摸屏的区域9632b同时进行按触输入。
另外，显示模式切换开关9034能够进行竖屏显示和横屏显示等显示方向的切换以及黑白显示和彩色显示等的切换等。根据内置于平板终端中的光传感器所检测的使用平板终端时的外部光量，省电模式切换开关9036可以将显示的亮度设定为最适合的亮度。平板终端除了光传感器以外还可以内置陀螺仪和加速度传感器等检测倾斜度的传感器等其他检测装置。
此外，图9A示出显示部9631b的显示面积与显示部9631a的显示面积相同的例子，但是不局限于此，一方的尺寸和另一方的尺寸可以不同，并且它们的显示质量也可以不同。例如显示部9631a和显示部9631b中的一方可以进行比另一方更高精细的显示。
图9B是平板终端合上的状态，并且平板终端包括框体9630、太阳能电池9633、充放电控制电路9634。此外，在图9B中，作为充放电控制电路9634的一个例子示出具有电池9635和DCDC转换器9636的结构。
此外，平板终端可以折叠，因此不使用时可以合上框体9630。因此，可以保护显示部9631a和显示部9631b，而可以提供一种具有良好的耐久性且从长期使用的观点来看具有良好的可靠性的平板终端。
此外，图9A和图9B所示的平板终端还可以具有如下功能：显示各种各样的信息(静态图像、动态图像、文字图像等)；将日历、日期或时刻等显示在显示部上；对显示在显示部上的信息进行操作或编辑的触摸输入；通过各种各样的软件(程序)控制处理等。
通过利用安装在平板终端的表面上的太阳能电池9633，可以将电力供应到触摸屏、显示部或图像信号处理部等。注意，太阳能电池9633可以设置在框体9630的一面或两面，因此可以进行高效的电池9635的充电。另外，当作为电池9635使用锂离子电池时，有可以实现小型化等的优点。
另外，参照图9C所示的方框图对图9B所示的充放电控制电路9634的结构和工作进行说明。图9C示出太阳能电池9633、电池9635、DCDC转换器9636、转换器9637、开关SW1至SW3以及显示部9631，电池9635、DCDC转换器9636、转换器9637、开关SW1至SW3对应于图9B所示的充放电控制电路9634。
首先，说明在利用外部光使太阳能电池9633发电时的工作的例子。使用DCDC转换器9636对太阳能电池9633所产生的电力进行升压或降压以使它成为用来对电池9635进行充电的电压。并且，当利用来自太阳能电池9633的电力使显示部9631工作时使开关SW1开启，并且，利用转换器9637将其升压或降压到显示部9631所需要的电压。另外，当不进行显示部9631中的显示时，可以使SW1关闭而SW2开启来对电池9635进行充电的结构。
注意，作为发电单元的一个例子示出太阳能电池9633，但是电池9635的充电方式不局限于此，也可以使用压电元件(piezoelectric element)或热电转换元件(珀耳帖元件(Peltier element))等其他发电单元进行电池9635的充电。例如，也可以使用能够以无线(不接触)的方式收发电力来进行充电的不接触电力传输模块或组合其他充电方法进行充电。
本实施方式所示的结构、方法等可以与其他实施方式所示的结构、方法等适当地组合而实施。
实施例
在本实施例中，示出在层叠有氧化物半导体层的晶体管中对各氧化物半导体层所含有的源电极层或漏电极层的构成元素的浓度进行测量的结果。具体而言，示出作为源电极层及漏电极层形成包括铜膜的电极层并对各氧化物半导体层中的铜的浓度进行测量的结果。利用SSDP-SIMS(Substrate Side Depth Profile Secondary Ion MassSpectrometry：衬底侧深度分布的二次离子质谱)测量铜浓度。
以下说明在本实施例中用于测量的晶体管的制造方法。在本实施例中，制造具有与实施方式1的晶体管300相同的结构的晶体管。以下，使用与晶体管300相同的符号进行说明。
首先，在衬底400上作为栅电极层402形成厚度为100nm的钨膜。
接着，作为覆盖栅电极层402的栅极绝缘层404，利用等离子体CVD法连续地形成50nm厚的氮化硅膜和200nm厚的氧氮化硅膜。
通过将等离子体CVD装置的处理室的压力控制为60Pa，用27.12MHz的高频电源供应150W的功率，将衬底温度设定为350℃，供应硅烷和氮的混合气体(SiH4:N2＝50sccm:5000sccm)，来形成氮化硅膜。另外，该等离子体CVD装置是电极面积为6000cm2的平行平板型等离子体CVD装置。另外，通过在相同的处理室内将压力设定为40Pa，在维持高频电源的功率及衬底温度的状态下供应硅烷和一氧化二氮的混合气体(SiH4:N2O＝20sccm:3000sccm)，来形成氧氮化硅膜。
接着，通过利用使用In:Ga:Zn＝1:1:1[原子数比]的金属氧化物靶材的溅射法，在栅极绝缘层404上形成厚度为10nm的氧化物半导体层408b。成膜条件为如下：含氧50％的气氛下；压力为0.6Pa；功率为5kW；衬底温度为170℃。
然后，通过利用使用In:Ga:Zn＝3:1:2[原子数比]的金属氧化物靶材的溅射法，在氧化物半导体层408b上形成厚度为30nm的氧化物半导体层408a。成膜条件为如下：含氧50％的气氛下；压力为0.6Pa；功率为5kW；衬底温度为170℃。
在将氧化物半导体层408a及氧化物半导体层408b加工为岛状的氧化物半导体叠层408之后，在氮气氛下以450℃的温度对氧化物半导体叠层408进行1小时的加热处理，然后在含有氮及氧的气氛下以450℃的温度对氧化物半导体叠层408进行1小时的加热处理。
接着，形成接触于氧化物半导体叠层408的源电极层410a及漏电极层410b。
在本实施例中，通过在栅极绝缘层404及氧化物半导体叠层408上层叠厚度为35nm的钛膜和厚度为200nm的铜膜并对该钛膜的一部分及铜膜的一部分选择性地进行蚀刻，来形成源电极层410a及漏电极层410b。
然后，作为覆盖氧化物半导体叠层408、源电极层410a及漏电极层410b的绝缘层412，通过等离子体CVD法形成厚度为400nm的氧氮化硅膜。
通过将等离子体CVD装置的处理室的压力控制为200Pa，用27.12MHz的高频电源供应1500W的功率，将衬底温度设定为220℃，供应硅烷和一氧化二氮的混合气体(SiH4:N2O＝160sccm:4000sccm)，来形成氧氮化硅膜。
在含有氮及氧的气氛下以300℃的温度进行1小时的加热处理，然后作为平坦化膜形成厚度为1.5μm的丙烯酸树脂膜。此后，在氮气氛下以250℃的温度进行1小时的加热处理。
通过上述步骤制造本实施例的晶体管。
使用SSDP-SIMS测量包含在所制造的晶体管中的氧化物半导体叠层408的铜的浓度。图12示出SSDP-SIMS的测量结果。注意，对源电极层410a与漏电极层410b之间的区域(形成沟道的区域)进行测量。
由图12可知，虽然观察到源电极层410a及漏电极层410b的构成元素的铜扩散到氧化物半导体叠层408内，但是该铜没有扩散到氧化物半导体层408a外部，由此确认该铜没有到达用作晶体管的电流路径(沟道)的氧化物半导体层408b。
如上所述，通过在氧化物半导体叠层408中的成为电流路径的氧化物半导体层408b的背沟道一侧设置氧化物半导体层408a，可以将该氧化物半导体层408a用作用来防止源电极层410a及漏电极层410b的构成元素扩散的缓冲层。由此可知，可以防止包括氧化物半导体叠层408的晶体管的电特性变动。
符号说明
300：晶体管；310：晶体管；320：晶体管；330：晶体管；400：衬底；402：栅电极层；403：栅极绝缘层；403a：栅极绝缘层；403b：栅极绝缘层；403c：栅极绝缘层；404：栅极绝缘层；406：栅极绝缘层；408：氧化物半导体叠层；408a：氧化物半导体层；408b：氧化物半导体层；408c：氧化物半导体层；410a：源电极层；410b：漏电极层；412：绝缘层；491：共同电位线；492：共同电极；500：衬底；502：栅极绝缘层；502a：栅极绝缘层；502b：栅极绝缘层；502c：栅极绝缘层；504：层间绝缘层；505：彩色滤光层；506：绝缘层；507：隔壁；510：晶体管；511a：栅电极层；511b：栅电极层；512：氧化物半导体叠层；512a：氧化物半导体层；512b：氧化物半导体层；513a：导电层；513b：导电层；520：电容元件；521a：导电层；521b：导电层；522：氧化物半导体叠层；522a：氧化物半导体层；522b：氧化物半导体层；523：导电层；525：绝缘层；530：布线层交叉部；533：导电层；540：发光元件；541：电极层；542：场致发光层；543：电极层；601：衬底；602：光电二极管；606a：半导体膜；606b：半导体膜；606c：半导体膜；608：粘合层；613：衬底；631：栅极绝缘层；632：绝缘层；633：层间绝缘层；634：层间绝缘层；640：晶体管；641a：电极层；641b：电极层；642：电极层；643：导电层；645：导电层；656：晶体管；658：光电二极管复位信号线；659：栅极信号线；671：光电传感器输出信号线；672：光电传感器基准信号线；4001：衬底；4002：像素部；4003：信号线驱动电路；4004：扫描线驱动电路；4005：密封剂；4006：衬底；4008：液晶层；4010：晶体管；4011：晶体管；4013：液晶元件；4015：连接端子电极；4016：端子电极；4018：FPC；4019：各向异性导电层；4020：栅极绝缘层；4031：电极层；4032：绝缘层；4033：绝缘层；4034：电极层；4035：间隔物；4038：绝缘层；9000：桌子；9001：框体；9002：桌腿部；9003：显示部；9004：显示按钮；9005：电源供应线；9033：扣环；9034：开关；9035：电源开关；9036：开关；9038：操作开关；9100：电视装置；9101：框体；9103：显示部；9105：支架；9107：显示部；9109：操作键；9110：遥控操作机；9201：主体；9202：框体；9203：显示部；9204：键盘；9205：外部连接端口；9206：指向装置；9630：框体；9631：显示部；9631a：显示部；9631b：显示部；9632a：区域；9632b：区域；9633：太阳能电池；9634：充放电控制电路；9635：电池；9636：DCDC转换器；9637：转换器；9638：操作键；9639：按钮。
本申请基于2012年5月31日提交到日本专利局的日本专利申请No.2012-125432，通过引用将其完整内容并入在此。

Claims (16)

1.一种半导体装置的制造方法，包括以下步骤：
形成栅电极层；
使用包含含硅气体和含氮气体的第一混合气体形成第一栅极绝缘层；
使用包含含硅气体和含有一氧化二氮的气体的第二混合气体形成第二栅极绝缘层；
在所述第二栅极绝缘层上形成第一氧化物半导体层；
在所述第一氧化物半导体层上形成第二氧化物半导体层；
在所述第二氧化物半导体层上形成源电极层；以及
在所述第二氧化物半导体层上形成漏电极层，
其中，所述第一氧化物半导体层包含铟、镓和锌中的一种或多种，
所述第二氧化物半导体层包含铟、镓和锌中的一种或多种，
并且，所述第二氧化物半导体层的能隙大于所述第一氧化物半导体层的能隙。
2.一种半导体装置的制造方法，包括以下步骤：
形成栅电极层；
使用包含含硅气体和含氮气体的第一混合气体形成第一栅极绝缘层；
使用包含含硅气体和含有一氧化二氮的气体的第二混合气体形成第二栅极绝缘层；
在所述第二栅极绝缘层上形成第一氧化物半导体层；
在所述第一氧化物半导体层上形成第二氧化物半导体层；
在所述第二氧化物半导体层上形成源电极层；以及
在所述第二氧化物半导体层上形成漏电极层，
其中，所述第一氧化物半导体层包含铟、镓和锌中的一种或多种，
所述第二氧化物半导体层包含铟、镓和锌中的一种或多种，
所述第二氧化物半导体层的能隙大于所述第一氧化物半导体层的能隙，
并且，所述源电极层及所述漏电极层的每一个包含铜。
3.一种半导体装置的制造方法，包括以下步骤：
形成栅电极层；
使用包含含硅气体和含氮气体的第一混合气体形成第一栅极绝缘层；
使用包含含硅气体和含有一氧化二氮的气体的第二混合气体形成第二栅极绝缘层；
在所述第二栅极绝缘层上形成第一氧化物半导体层；
在所述第一氧化物半导体层上形成第二氧化物半导体层；
在所述第二氧化物半导体层上形成源电极层；以及
在所述第二氧化物半导体层上形成漏电极层，
其中，所述第二氧化物半导体层是结晶氧化物半导体层，
所述第一氧化物半导体层包含铟、镓和锌中的一种或多种，
并且，所述第二氧化物半导体层包含铟、镓和锌中的一种或多种。
4.一种半导体装置的制造方法，包括以下步骤：
形成栅电极层；
使用包含含硅气体和含氮气体的第一混合气体形成第一栅极绝缘层；
使用包含含硅气体和含有一氧化二氮的气体的第二混合气体形成第二栅极绝缘层；
在所述第二栅极绝缘层上形成第一氧化物半导体层；
在所述第一氧化物半导体层上形成第二氧化物半导体层；
在所述第一氧化物半导体层上形成第三氧化物半导体层；
在所述第二氧化物半导体层上形成源电极层；以及
在所述第二氧化物半导体层上形成漏电极层，
其中，所述第三氧化物半导体层是结晶氧化物半导体层，
所述第一氧化物半导体层包含铟、镓和锌中的一种或多种，
所述第二氧化物半导体层包含铟、镓和锌中的一种或多种，
并且，所述第三氧化物半导体层包含铟、镓和锌中的一种或多种。
5.根据权利要求1至4任一项所述的半导体装置的制造方法，还包括在供应所述第一混合气体之后，供应包含含硅气体、含氮气体和含氨气体的第三混合气体，以形成所述第一栅极绝缘层的步骤。
6.根据权利要求5所述的半导体装置的制造方法，还包括在供应所述第三混合气体之后，供应包含含硅气体和含氮气体的第四混合气体，以形成所述第一栅极绝缘层的步骤。
7.根据权利要求1至4任一项所述的半导体装置的制造方法，其中，所述第一栅极绝缘层和所述第二栅极绝缘层的每一个通过等离子体CVD法形成。
8.根据权利要求1至4任一项所述的半导体装置的制造方法，其中，所述第一栅极绝缘层包括氮化硅膜。
9.根据权利要求1至4任一项所述的半导体装置的制造方法，其中，所述第二栅极绝缘层包含超过化学计量组成的氧。
10.根据权利要求1、2和4任一项所述的半导体装置的制造方法，其中，所述第二氧化物半导体层是结晶氧化物半导体层。
11.根据权利要求1至3任一项所述的半导体装置的制造方法，其中，在所述第一氧化物半导体层中所述铟的含量大于所述镓的含量，
并且，在所述第二氧化物半导体层中所述铟的含量为所述镓的含量以下。
12.根据权利要求3或4所述的半导体装置的制造方法，其中，所述第一氧化物半导体层是结晶氧化物半导体层。
13.根据权利要求3所述的半导体装置的制造方法，其中，所述第二氧化物半导体层的能隙大于所述第一氧化物半导体层的能隙。
14.根据权利要求4所述的半导体装置的制造方法，
其中，所述第一氧化物半导体层是结晶氧化物半导体层，
并且，所述第二氧化物半导体层是结晶氧化物半导体层。
15.根据权利要求4所述的半导体装置的制造方法，其中，所述第一氧化物半导体层的能隙和所述第三氧化物半导体层的能隙分别大于所述第二氧化物半导体层的能隙。
16.根据权利要求4所述的半导体装置的制造方法，其中，
在所述第一氧化物半导体层中所述铟的含量为所述镓的含量以下，
在所述第二氧化物半导体层中所述铟的含量大于所述镓的含量，
并且，在所述第三氧化物半导体层中所述铟的含量为所述镓的含量以下。
CN201710788148.XA 2012-05-31 2013-05-20 半导体装置 Active CN107591316B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012-125432 2012-05-31
JP2012125432 2012-05-31
CN201380028160.0A CN104380473B (zh) 2012-05-31 2013-05-20 半导体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201380028160.0A Division CN104380473B (zh) 2012-05-31 2013-05-20 半导体装置

Publications (2)

Publication Number Publication Date
CN107591316A true CN107591316A (zh) 2018-01-16
CN107591316B CN107591316B (zh) 2021-06-08

Family

ID=49669122

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201710788148.XA Active CN107591316B (zh) 2012-05-31 2013-05-20 半导体装置
CN201380028160.0A Active CN104380473B (zh) 2012-05-31 2013-05-20 半导体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201380028160.0A Active CN104380473B (zh) 2012-05-31 2013-05-20 半导体装置

Country Status (6)

Country Link
US (3) US9496408B2 (zh)
JP (8) JP6227282B2 (zh)
KR (3) KR102071545B1 (zh)
CN (2) CN107591316B (zh)
TW (6) TWI573272B (zh)
WO (1) WO2013180040A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109888019A (zh) * 2019-01-29 2019-06-14 中山大学 一种基于准调制掺杂效应的异质结构氧化物薄膜晶体管
CN110112074A (zh) * 2019-05-08 2019-08-09 深圳市华星光电半导体显示技术有限公司 氧化物薄膜晶体管器件及其制造方法

Families Citing this family (281)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102119914B1 (ko) 2012-05-31 2020-06-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8901557B2 (en) 2012-06-15 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2014027263A (ja) * 2012-06-15 2014-02-06 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR102161077B1 (ko) 2012-06-29 2020-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6310194B2 (ja) 2012-07-06 2018-04-11 株式会社半導体エネルギー研究所 半導体装置
JP6134598B2 (ja) 2012-08-02 2017-05-24 株式会社半導体エネルギー研究所 半導体装置
SG11201505225TA (en) 2012-08-03 2015-08-28 Semiconductor Energy Lab Oxide semiconductor stacked film and semiconductor device
JP6220597B2 (ja) 2012-08-10 2017-10-25 株式会社半導体エネルギー研究所 半導体装置
KR20150043307A (ko) 2012-08-10 2015-04-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
US9245958B2 (en) 2012-08-10 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2014024808A1 (en) 2012-08-10 2014-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102171650B1 (ko) 2012-08-10 2020-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9929276B2 (en) 2012-08-10 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI595659B (zh) 2012-09-14 2017-08-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
WO2014046222A1 (en) 2012-09-24 2014-03-27 Semiconductor Energy Laboratory Co., Ltd. Display device
TWI746200B (zh) 2012-09-24 2021-11-11 日商半導體能源研究所股份有限公司 半導體裝置
WO2014061762A1 (en) 2012-10-17 2014-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2014061535A1 (en) 2012-10-17 2014-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102220279B1 (ko) 2012-10-19 2021-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막을 포함하는 다층막 및 반도체 장치의 제작 방법
US9287411B2 (en) 2012-10-24 2016-03-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI608616B (zh) 2012-11-15 2017-12-11 半導體能源研究所股份有限公司 半導體裝置
TWI582993B (zh) 2012-11-30 2017-05-11 半導體能源研究所股份有限公司 半導體裝置
KR102207028B1 (ko) 2012-12-03 2021-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2014103901A1 (en) 2012-12-25 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9391096B2 (en) 2013-01-18 2016-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI618252B (zh) 2013-02-12 2018-03-11 半導體能源研究所股份有限公司 半導體裝置
US9190527B2 (en) 2013-02-13 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
US9231111B2 (en) 2013-02-13 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102238682B1 (ko) 2013-02-28 2021-04-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
KR102153110B1 (ko) 2013-03-06 2020-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체막 및 반도체 장치
TWI620324B (zh) 2013-04-12 2018-04-01 半導體能源研究所股份有限公司 半導體裝置
US10304859B2 (en) 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
KR102222344B1 (ko) 2013-05-02 2021-03-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN105190902B (zh) 2013-05-09 2019-01-29 株式会社半导体能源研究所 半导体装置及其制造方法
DE102014208859B4 (de) 2013-05-20 2021-03-11 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
KR102282108B1 (ko) 2013-06-13 2021-07-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US20150008428A1 (en) 2013-07-08 2015-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP6018607B2 (ja) 2013-07-12 2016-11-02 株式会社半導体エネルギー研究所 半導体装置
JP2015053477A (ja) 2013-08-05 2015-03-19 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
TWI646690B (zh) 2013-09-13 2019-01-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9425217B2 (en) * 2013-09-23 2016-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE102014220672A1 (de) 2013-10-22 2015-05-07 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
WO2015083034A1 (en) * 2013-12-02 2015-06-11 Semiconductor Energy Laboratory Co., Ltd. Display device
US9627413B2 (en) 2013-12-12 2017-04-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
TWI666770B (zh) 2013-12-19 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置
WO2015097596A1 (en) * 2013-12-26 2015-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN111524967A (zh) * 2014-02-21 2020-08-11 株式会社半导体能源研究所 半导体膜、晶体管、半导体装置、显示装置以及电子设备
TWI663726B (zh) 2014-05-30 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 半導體裝置、模組及電子裝置
US9971193B2 (en) 2014-09-05 2018-05-15 Sharp Kabushiki Kaisha Liquid crystal display panel
US9991393B2 (en) * 2014-10-16 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, module, and electronic device
CN107004718B (zh) 2014-11-28 2021-02-19 夏普株式会社 半导体装置及其制造方法
CN107004719B (zh) 2014-11-28 2020-07-03 夏普株式会社 半导体装置及其制造方法
US10700210B2 (en) 2014-11-28 2020-06-30 Sharp Kabushiki Kaisha Semiconductor device, and manufacturing method for same
US10164118B2 (en) 2014-11-28 2018-12-25 Sharp Kabushiki Kaisha Semiconductor device and method for producing same
CN107112365A (zh) 2014-12-25 2017-08-29 夏普株式会社 半导体装置
US10396210B2 (en) * 2014-12-26 2019-08-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with stacked metal oxide and oxide semiconductor layers and display device including the semiconductor device
CN107111179B (zh) * 2014-12-26 2020-10-23 夏普株式会社 显示装置
US10386684B2 (en) 2014-12-26 2019-08-20 Sharp Kabushiki Kaisha Semiconductor device, display apparatus, and method of manufacturing semiconductor device
US9818880B2 (en) * 2015-02-12 2017-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
KR20230141954A (ko) 2015-02-12 2023-10-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
TWI718125B (zh) * 2015-03-03 2021-02-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR102526654B1 (ko) 2015-03-03 2023-04-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막, 상기 산화물 반도체막을 포함하는 반도체 장치, 및 상기 반도체 장치를 포함하는 표시 장치
WO2016148067A1 (ja) 2015-03-19 2016-09-22 シャープ株式会社 液晶表示パネル
US9842938B2 (en) 2015-03-24 2017-12-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including semiconductor device
KR20160114511A (ko) 2015-03-24 2016-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US10096715B2 (en) 2015-03-26 2018-10-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, and electronic device
WO2016157016A1 (en) * 2015-03-27 2016-10-06 Semiconductor Energy Laboratory Co., Ltd. Transistor and electronic device
US9806200B2 (en) 2015-03-27 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20160308067A1 (en) * 2015-04-17 2016-10-20 Ishiang Shih Metal oxynitride transistor devices
CN104916703B (zh) * 2015-05-07 2018-07-31 京东方科技集团股份有限公司 一种氧化物薄膜晶体管、阵列基板和显示装置
US10276593B2 (en) 2015-06-05 2019-04-30 Sharp Kabushiki Kaisha Active matrix substrate and method for manufacturing same, display device using active matrix substrate
US10197874B2 (en) 2015-06-30 2019-02-05 Sharp Kabushiki Kaisha Liquid crystal display device
US10262616B2 (en) 2015-07-24 2019-04-16 Sharp Kabushiki Kaisha Display device and drive method therefor
US10283645B2 (en) 2015-07-27 2019-05-07 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
US20170040158A1 (en) * 2015-08-06 2017-02-09 Applied Materials, Inc. Low temperature ald on semiconductor and metallic surfaces
JP6524858B2 (ja) * 2015-08-24 2019-06-05 オムロンヘルスケア株式会社 脈波測定装置
WO2017037564A1 (en) * 2015-08-28 2017-03-09 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor, transistor, and semiconductor device
JP6526215B2 (ja) 2015-09-24 2019-06-05 シャープ株式会社 半導体装置およびその製造方法
US10720701B2 (en) 2015-10-09 2020-07-21 Sharp Kabushiki Kaisha Scanning antenna and method for driving same
JP6139043B1 (ja) 2015-10-09 2017-05-31 シャープ株式会社 Ｔｆｔ基板、それを用いた走査アンテナ、およびｔｆｔ基板の製造方法
WO2017065199A1 (ja) * 2015-10-14 2017-04-20 シャープ株式会社 半導体装置およびその製造方法
CN108174620B (zh) 2015-10-15 2020-08-28 夏普株式会社 扫描天线及其制造方法
WO2017065255A1 (ja) 2015-10-15 2017-04-20 シャープ株式会社 走査アンテナおよびその製造方法
CN108140946B (zh) 2015-10-15 2020-08-25 夏普株式会社 扫描天线及其制造方法
US10657917B2 (en) 2015-10-19 2020-05-19 Sharp Kabushiki Kaisha Shift register and display device including same
CN108140353B (zh) 2015-10-22 2020-09-01 夏普株式会社 液晶显示面板及其驱动方法
WO2017069193A1 (ja) 2015-10-22 2017-04-27 シャープ株式会社 液晶表示パネルおよびその修正方法
US10243083B2 (en) 2015-11-24 2019-03-26 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing semiconductor device
US10976627B2 (en) * 2015-12-01 2021-04-13 Sharp Kabushiki Kaisha Active matrix substrate and liquid crystal display panel comprising same
US10497330B2 (en) 2015-12-02 2019-12-03 Sharp Kabushiki Kaisha Display device that performs pause driving
WO2017099024A1 (ja) * 2015-12-09 2017-06-15 シャープ株式会社 アクティブマトリクス基板およびそれを備える液晶表示パネル
US10714633B2 (en) 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
CN108432047B (zh) 2015-12-28 2020-11-10 夏普株式会社 扫描天线及其制造方法
KR20180099725A (ko) 2015-12-29 2018-09-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 금속 산화물막 및 반도체 장치
US10705395B2 (en) 2016-01-04 2020-07-07 Sharp Kabushiki Kaisha Display device
CN108474106B (zh) 2016-01-18 2021-02-26 株式会社半导体能源研究所 金属氧化物膜、半导体装置以及显示装置
JP6568957B2 (ja) 2016-01-20 2019-08-28 シャープ株式会社 液晶表示パネルおよびその製造方法
US10651209B2 (en) 2016-01-27 2020-05-12 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
WO2017131078A1 (ja) * 2016-01-28 2017-08-03 シャープ株式会社 アクティブマトリクス基板およびその製造方法
US10498019B2 (en) 2016-01-29 2019-12-03 Sharp Kabushiki Kaisha Scanning antenna
WO2017130489A1 (ja) 2016-01-29 2017-08-03 シャープ株式会社 走査アンテナ
US10546960B2 (en) 2016-02-05 2020-01-28 Semiconductor Energy Laboratory Co., Ltd. Metal oxide film, semiconductor device, and manufacturing method of semiconductor device
CN114284364A (zh) 2016-02-12 2022-04-05 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
JP6970511B2 (ja) * 2016-02-12 2021-11-24 株式会社半導体エネルギー研究所 トランジスタ
JP6554224B2 (ja) 2016-02-16 2019-07-31 シャープ株式会社 走査アンテナ
CN109155460B (zh) 2016-02-19 2021-03-09 夏普株式会社 扫描天线及其制造方法
CN108701719A (zh) 2016-02-22 2018-10-23 夏普株式会社 半导体装置和半导体装置的制造方法
WO2017150443A1 (ja) 2016-03-02 2017-09-08 シャープ株式会社 アクティブマトリクス基板、およびアクティブマトリクス基板を備えた液晶表示装置
WO2017149428A1 (en) 2016-03-04 2017-09-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device including the semiconductor device
WO2017153882A1 (en) 2016-03-11 2017-09-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device including the semiconductor device
US11081790B2 (en) 2016-03-11 2021-08-03 Sharp Kabushiki Kaisha Scanned antenna and method of inspecting scanned antenna
CN108780758A (zh) 2016-03-14 2018-11-09 夏普株式会社 半导体装置和半导体装置的制造方法
US10816865B2 (en) 2016-03-15 2020-10-27 Sharp Kabushiki Kaisha Active matrix substrate
CN115241045A (zh) 2016-03-22 2022-10-25 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
US10637141B2 (en) 2016-03-29 2020-04-28 Sharp Kabushiki Kaisha Scanning antenna, method for inspecting scanning antenna, and method for manufacturing scanning antenna
US10690975B2 (en) 2016-03-31 2020-06-23 Sharp Kabushiki Kaisha Active matrix substrate, manufacturing method therefor and display device
US10388738B2 (en) 2016-04-01 2019-08-20 Semiconductor Energy Laboratory Co., Ltd. Composite oxide semiconductor and method for manufacturing the same
JP6668455B2 (ja) 2016-04-01 2020-03-18 株式会社半導体エネルギー研究所 酸化物半導体膜の作製方法
US11302717B2 (en) * 2016-04-08 2022-04-12 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the same
CN115332356A (zh) 2016-04-13 2022-11-11 株式会社半导体能源研究所 半导体装置及包括该半导体装置的显示装置
KR20170126398A (ko) 2016-05-09 2017-11-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 상기 반도체 장치를 갖는 표시 장치
JP6618616B2 (ja) 2016-05-16 2019-12-11 シャープ株式会社 Ｔｆｔ基板、ｔｆｔ基板を備えた走査アンテナ、およびｔｆｔ基板の製造方法
US10043659B2 (en) 2016-05-20 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device or display device including the same
CN109075209B (zh) 2016-05-20 2022-05-27 株式会社半导体能源研究所 半导体装置或包括该半导体装置的显示装置
WO2017204114A1 (ja) * 2016-05-27 2017-11-30 シャープ株式会社 走査アンテナおよび走査アンテナの製造方法
JP6589058B2 (ja) 2016-05-30 2019-10-09 シャープ株式会社 走査アンテナ
US10461197B2 (en) 2016-06-03 2019-10-29 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, oxide semiconductor, oxynitride semiconductor, and transistor
WO2017212363A1 (en) 2016-06-06 2017-12-14 Semiconductor Energy Laboratory Co., Ltd. Sputtering apparatus, sputtering target, and method for forming semiconductor film with the sputtering apparatus
WO2017213084A1 (ja) 2016-06-09 2017-12-14 シャープ株式会社 Ｔｆｔ基板、ｔｆｔ基板を備えた走査アンテナ、およびｔｆｔ基板の製造方法
CN109314317B (zh) 2016-06-10 2020-10-23 夏普株式会社 扫描天线
US10847875B2 (en) * 2016-07-19 2020-11-24 Sharp Kabushiki Kaisha TFT substrate, scanning antenna provided with TFT substrate and method for producing TFT substrate
WO2018021093A1 (ja) 2016-07-26 2018-02-01 シャープ株式会社 走査アンテナおよび走査アンテナの製造方法
CN109478719B (zh) 2016-07-27 2020-12-08 夏普株式会社 扫描天线及扫描天线的驱动方法以及液晶设备
CN109478718B (zh) 2016-07-28 2021-01-15 夏普株式会社 扫描天线
CN109478515B (zh) 2016-07-29 2021-12-28 夏普株式会社 Tft基板、具备tft基板的扫描天线、及tft基板的制造方法
WO2018030180A1 (ja) 2016-08-08 2018-02-15 シャープ株式会社 走査アンテナ
US11367965B2 (en) 2016-08-12 2022-06-21 Sharp Kabushiki Kaisha Scanned antenna
US10957268B2 (en) 2016-08-12 2021-03-23 Sharp Kabushiki Kaisha Active-matrix substrate and display device
US10756440B2 (en) 2016-08-26 2020-08-25 Sharp Kabushiki Kaisha Scanning antenna and method of manufacturing scanning antenna
WO2018043643A1 (ja) 2016-09-02 2018-03-08 シャープ株式会社 アクティブマトリクス基板およびアクティブマトリクス基板を備えた表示装置
CN109643713A (zh) * 2016-09-05 2019-04-16 夏普株式会社 半导体装置
US10714552B2 (en) 2016-09-05 2020-07-14 Sharp Kabushiki Kaisha Active matrix substrate having plurality of circuit thin film transistors and pixel thin film transistors
KR102403389B1 (ko) 2016-09-12 2022-06-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
WO2018061969A1 (ja) 2016-09-27 2018-04-05 シャープ株式会社 半導体装置およびその製造方法
KR20180038987A (ko) 2016-10-07 2018-04-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
WO2018074324A1 (ja) 2016-10-19 2018-04-26 シャープ株式会社 アクティブマトリクス基板およびその製造方法
CN109844912B (zh) 2016-10-19 2021-11-02 夏普株式会社 Tft基板
CN109891598B (zh) 2016-10-27 2021-09-28 夏普株式会社 Tft基板、具备tft基板的扫描天线以及tft基板的制造方法
WO2018088278A1 (ja) 2016-11-09 2018-05-17 シャープ株式会社 Ｔｆｔ基板、ｔｆｔ基板を備えた走査アンテナ、およびｔｆｔ基板の製造方法
KR20180057760A (ko) * 2016-11-21 2018-05-31 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US11041891B2 (en) 2016-11-29 2021-06-22 Sharp Kabushiki Kaisha Liquid crystal device, method for measuring residual DC voltage in liquid crystal device, method for driving liquid crystal device, and method for manufacturing liquid crystal device
CN110050350B (zh) 2016-12-08 2021-12-07 夏普株式会社 Tft基板、具备tft基板的扫描天线以及tft基板的制造方法
WO2018105589A1 (ja) 2016-12-09 2018-06-14 シャープ株式会社 Ｔｆｔ基板、ｔｆｔ基板を備えた走査アンテナ、およびｔｆｔ基板の製造方法
CN110121765B (zh) 2016-12-27 2023-04-28 夏普株式会社 半导体装置的制造方法和成膜装置
CN110121785A (zh) 2016-12-27 2019-08-13 夏普株式会社 具备氧化物半导体tft的半导体装置
WO2018123696A1 (ja) 2016-12-28 2018-07-05 シャープ株式会社 Ｔｆｔ基板、ｔｆｔ基板を備えた走査アンテナ、およびｔｆｔ基板の製造方法
JP6640759B2 (ja) * 2017-01-11 2020-02-05 株式会社アルバック 真空処理装置
CN110192306B (zh) 2017-01-13 2021-02-05 夏普株式会社 扫描天线和扫描天线的制造方法
DE112018000567T5 (de) 2017-01-27 2019-10-17 Sharp Kabushiki Kaisha Aktivmatrixsubstrat und anzeigevorrichtung, die dieses verwendet
US11262629B2 (en) 2017-02-06 2022-03-01 Sharp Kabushiki Kaisha Active matrix substrate and liquid crystal display apparatus
JP7154136B2 (ja) 2017-02-07 2022-10-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN110291644B (zh) 2017-02-15 2022-11-01 夏普株式会社 有源矩阵基板
WO2018151085A1 (ja) 2017-02-20 2018-08-23 シャープ株式会社 アクティブマトリクス基板および液晶表示装置
US11342666B2 (en) 2017-02-28 2022-05-24 Sharp Kabushiki Kaisha TFT substrate, scanning antenna provided with TFT substrate, and method for manufacturing TFT substrate
US10833422B2 (en) 2017-03-03 2020-11-10 Sharp Kabushiki Kaisha TFT substrate and scanning antenna provided with TFT substrate
TWI778959B (zh) 2017-03-03 2022-10-01 日商半導體能源硏究所股份有限公司 半導體裝置及半導體裝置的製造方法
WO2018163997A1 (ja) 2017-03-09 2018-09-13 シャープ株式会社 アクティブマトリクス基板およびその製造方法
WO2018168639A1 (ja) 2017-03-14 2018-09-20 シャープ株式会社 半導体装置およびその製造方法
WO2018180723A1 (ja) 2017-03-27 2018-10-04 シャープ株式会社 アクティブマトリクス基板およびその製造方法
WO2018180617A1 (ja) 2017-03-27 2018-10-04 シャープ株式会社 アクティブマトリクス基板、液晶表示装置および有機ｅｌ表示装置
US10818766B2 (en) 2017-03-30 2020-10-27 Sharp Kabushiki Kaisha Active matrix substrate and liquid crystal display panel
WO2018186281A1 (ja) 2017-04-06 2018-10-11 シャープ株式会社 Ｔｆｔ基板およびｔｆｔ基板を備えた走査アンテナ
US10937812B2 (en) 2017-04-07 2021-03-02 Sharp Kabushiki Kaisha TFT substrate, scanning antenna provided with TFT substrate, and method for producing TFT substrate
WO2018186311A1 (ja) 2017-04-07 2018-10-11 シャープ株式会社 Ｔｆｔ基板、ｔｆｔ基板を備えた走査アンテナ、およびｔｆｔ基板の製造方法
US11145268B2 (en) 2017-04-10 2021-10-12 Sharp Kabushiki Kaisha Active matrix substrate including setting thin film transistor and resetting thin film transistor and display device including same
WO2018199037A1 (ja) * 2017-04-28 2018-11-01 シャープ株式会社 アクティブマトリクス基板およびその製造方法
US11302718B2 (en) 2017-05-18 2022-04-12 Sharp Kabushiki Kaisha Active matrix substrate and production method therefor
WO2018211351A1 (en) 2017-05-19 2018-11-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and method for manufacturing semiconductor device
US11239370B2 (en) 2017-05-31 2022-02-01 Sharp Kabushiki Kaisha TFT substrate and scanning antenna provided with TFT substrate
US11069722B2 (en) 2017-05-31 2021-07-20 Sharp Kabushiki Kaisha Active matrix substrate and method of manufacturing same
CN110730984B (zh) 2017-06-08 2021-12-03 夏普株式会社 有源矩阵基板和显示装置
US11112628B2 (en) 2017-06-16 2021-09-07 Sharp Kabushiki Kaisha Liquid crystal display device including common electrode control circuit
WO2019044546A1 (ja) 2017-08-29 2019-03-07 シャープ株式会社 アクティブマトリクス基板および表示装置
JP2019049590A (ja) 2017-09-08 2019-03-28 シャープ株式会社 アクティブマトリクス基板およびデマルチプレクサ回路
JP2019050323A (ja) 2017-09-12 2019-03-28 シャープ株式会社 アクティブマトリクス基板およびデマルチプレクサ回路
JP2019062090A (ja) 2017-09-27 2019-04-18 シャープ株式会社 Ｔｆｔ基板、ｔｆｔ基板を備えた走査アンテナ、およびｔｆｔ基板の製造方法
JP6578334B2 (ja) 2017-09-27 2019-09-18 シャープ株式会社 Ｔｆｔ基板およびｔｆｔ基板を備えた走査アンテナ
JP6684769B2 (ja) 2017-09-28 2020-04-22 シャープ株式会社 アクティブマトリクス基板、液晶表示装置、有機ｅｌ表示装置およびアクティブマトリクス基板の製造方法
JP2019066505A (ja) 2017-09-28 2019-04-25 シャープ株式会社 液晶表示装置
JP2019087552A (ja) 2017-11-01 2019-06-06 シャープ株式会社 薄膜トランジスタの製造方法、及び、薄膜トランジスタ
US11424334B2 (en) 2017-11-02 2022-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2019091794A (ja) 2017-11-14 2019-06-13 シャープ株式会社 半導体装置
JP2019091835A (ja) 2017-11-16 2019-06-13 シャープ株式会社 Ｔｆｔ基板、ｔｆｔ基板を備えた走査アンテナ、およびｔｆｔ基板の製造方法
US11349032B2 (en) 2017-12-22 2022-05-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN111602253A (zh) 2018-01-05 2020-08-28 株式会社半导体能源研究所 半导体装置以及半导体装置的制造方法
WO2019142080A1 (ja) 2018-01-19 2019-07-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2019134032A (ja) 2018-01-30 2019-08-08 シャープ株式会社 Ｔｆｔ基板、ｔｆｔ基板を備えた走査アンテナ、およびｔｆｔ基板の製造方法
WO2019155318A1 (ja) 2018-02-08 2019-08-15 株式会社半導体エネルギー研究所 表示装置
CN111788664A (zh) 2018-03-01 2020-10-16 株式会社半导体能源研究所 半导体装置的制造方法
JP2019153656A (ja) 2018-03-02 2019-09-12 シャープ株式会社 アクティブマトリクス基板およびデマルチプレクサ回路
US11349006B2 (en) 2018-03-02 2022-05-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
JP6706638B2 (ja) 2018-03-07 2020-06-10 シャープ株式会社 半導体装置およびその製造方法
JP7228564B2 (ja) 2018-03-12 2023-02-24 株式会社半導体エネルギー研究所 金属酸化物
US11799032B2 (en) 2018-03-16 2023-10-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US10756116B2 (en) 2018-03-20 2020-08-25 Sharp Kabushiki Kaisha Active matrix substrate having thin film transistors that each include copper gate electrode and oxide semiconductor layer
US11430897B2 (en) 2018-03-23 2022-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6757353B2 (ja) 2018-03-28 2020-09-16 シャープ株式会社 アクティブマトリクス基板および表示装置
JP6757352B2 (ja) 2018-03-28 2020-09-16 シャープ株式会社 アクティブマトリクス基板および表示装置
WO2019186315A1 (ja) 2018-03-29 2019-10-03 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP6753885B2 (ja) 2018-04-16 2020-09-09 シャープ株式会社 アクティブマトリクス基板、表示装置およびアクティブマトリクス基板の欠陥修正方法
JP7275112B2 (ja) 2018-04-20 2023-05-17 株式会社半導体エネルギー研究所 半導体装置
KR102551354B1 (ko) * 2018-04-20 2023-07-04 삼성전자 주식회사 반도체 발광 소자 및 그 제조 방법
JP7247176B2 (ja) 2018-05-17 2023-03-28 株式会社半導体エネルギー研究所 表示装置、及び電子機器
US11581427B2 (en) 2018-06-29 2023-02-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
DE102019004521A1 (de) 2018-07-02 2020-01-02 Sharp Kabushiki Kaisha Aktivmatrixsubstrat und verfahren zur herstellung eines aktivmatrixsubstrats
WO2020012276A1 (ja) 2018-07-09 2020-01-16 株式会社半導体エネルギー研究所 半導体装置
TW202032242A (zh) 2018-08-03 2020-09-01 日商半導體能源研究所股份有限公司 半導體裝置
US11069796B2 (en) 2018-08-09 2021-07-20 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP6799123B2 (ja) 2018-09-19 2020-12-09 シャープ株式会社 アクティブマトリクス基板およびその製造方法
JP6804603B2 (ja) 2018-09-19 2020-12-23 シャープ株式会社 アクティブマトリクス基板の製造方法、およびアクティブマトリクス基板を用いたタッチセンサ付き液晶表示装置の製造方法
JP6868069B2 (ja) 2018-09-19 2021-05-12 シャープ株式会社 アクティブマトリクス基板およびアクティブマトリクス基板を用いたタッチセンサ付き液晶表示装置
JP2020053759A (ja) 2018-09-25 2020-04-02 シャープ株式会社 走査アンテナおよびｔｆｔ基板
US11894466B2 (en) 2018-10-10 2024-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JPWO2020089726A1 (ja) 2018-11-02 2021-11-18 株式会社半導体エネルギー研究所 半導体装置
CN113016090A (zh) 2018-11-02 2021-06-22 株式会社半导体能源研究所 半导体装置
US11392004B2 (en) 2018-12-06 2022-07-19 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the display device
CN113196457B (zh) 2018-12-12 2023-06-13 夏普株式会社 扫描天线和扫描天线的制造方法
WO2020121876A1 (ja) 2018-12-12 2020-06-18 シャープ株式会社 走査アンテナおよび走査アンテナの製造方法
US11616305B2 (en) 2018-12-12 2023-03-28 Sharp Kabushiki Kaisha Scanning antenna and method for manufacturing scanning antenna
US10921669B2 (en) 2019-01-18 2021-02-16 Sharp Kabushiki Kaisha Display device and active matrix substrate
US20220102534A1 (en) 2019-02-15 2022-03-31 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating semiconductor device
TW202104086A (zh) 2019-02-22 2021-02-01 日商半導體能源研究所股份有限公司 金屬氧化物膜、半導體裝置及金屬氧化物膜的評價方法
CN113519065A (zh) 2019-03-01 2021-10-19 株式会社半导体能源研究所 半导体装置
CN113508468A (zh) 2019-03-01 2021-10-15 株式会社半导体能源研究所 半导体装置
JP7284613B2 (ja) 2019-03-29 2023-05-31 シャープ株式会社 アクティブマトリクス基板およびその製造方法
US11626052B2 (en) 2019-05-10 2023-04-11 Semiconductor Energy Laboratory Co., Ltd. Display device
CN113785344A (zh) 2019-05-10 2021-12-10 株式会社半导体能源研究所 半导体装置及半导体装置的工作方法
US11431106B2 (en) 2019-06-04 2022-08-30 Sharp Kabushiki Kaisha TFT substrate, method for manufacturing TFT substrate, and scanned antenna
CN112054031B (zh) * 2019-06-06 2023-06-27 夏普株式会社 有源矩阵基板及其制造方法
US10976626B2 (en) 2019-06-14 2021-04-13 Sharp Kabushiki Kaisha Display device
CN114097083A (zh) 2019-06-28 2022-02-25 株式会社半导体能源研究所 显示装置
US11314136B2 (en) 2019-06-28 2022-04-26 Sharp Kabushiki Kaisha Active matrix substrate and display device
KR20210010333A (ko) 2019-07-19 2021-01-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN112305819B (zh) 2019-07-26 2024-04-02 夏普株式会社 液晶显示装置
WO2021028750A1 (ja) 2019-08-09 2021-02-18 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
US11476282B2 (en) 2019-08-09 2022-10-18 Sharp Kabushiki Kaisha Active matrix substrate and method for manufacturing same
KR20210022187A (ko) * 2019-08-19 2021-03-03 삼성디스플레이 주식회사 표시 장치
JPWO2021070009A1 (zh) 2019-10-11 2021-04-15
US11682681B2 (en) 2019-10-17 2023-06-20 Sharp Kabushiki Kaisha Active matrix substrate and method for manufacturing same
US11079636B2 (en) 2019-10-25 2021-08-03 Sharp Kabushiki Kaisha Active matrix substrate, liquid crystal display device with touch sensor using active matrix substrate, and method for manufacturing active matrix substrate
JP7393927B2 (ja) 2019-11-29 2023-12-07 シャープ株式会社 液晶表示パネル
CN112987382B (zh) 2019-12-13 2023-11-07 夏普株式会社 液晶显示装置
JP2021097126A (ja) 2019-12-17 2021-06-24 シャープ株式会社 アクティブマトリクス基板およびその製造方法
JP7299834B2 (ja) 2019-12-26 2023-06-28 シャープ株式会社 アクティブマトリクス基板、アクティブマトリクス基板を備えたインセルタッチパネル型液晶表示装置、およびアクティブマトリクス基板の製造方法
JP7372832B2 (ja) 2019-12-26 2023-11-01 シャープ株式会社 液晶表示装置およびその製造方法
US11637132B2 (en) 2020-02-07 2023-04-25 Sharp Kabushiki Kaisha Active matrix substrate and method for manufacturing same
US11557679B2 (en) 2020-03-02 2023-01-17 Sharp Kabushiki Kaisha Active matrix substrate and display device
TW202204995A (zh) 2020-03-20 2022-02-01 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US11502115B2 (en) 2020-04-21 2022-11-15 Sharp Kabushiki Kaisha Active matrix substrate and method for manufacturing same
US11631704B2 (en) 2020-04-21 2023-04-18 Sharp Kabushiki Kaisha Active matrix substrate and display device
JP2021192406A (ja) 2020-06-05 2021-12-16 シャープ株式会社 アクティブマトリクス基板およびその製造方法
JP2022014107A (ja) 2020-07-06 2022-01-19 シャープ株式会社 アクティブマトリクス基板およびその製造方法
JP2022014108A (ja) * 2020-07-06 2022-01-19 シャープ株式会社 アクティブマトリクス基板およびその製造方法
JP2022072419A (ja) 2020-10-29 2022-05-17 シャープ株式会社 液晶表示装置
JP2022072418A (ja) 2020-10-29 2022-05-17 シャープ株式会社 液晶表示装置
WO2022106953A1 (ja) 2020-11-17 2022-05-27 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
KR20220079442A (ko) 2020-12-04 2022-06-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 표시 장치의 제작 방법
US11581340B2 (en) 2020-12-15 2023-02-14 Sharp Kabushiki Kaisha Active matrix substrate
US20240038898A1 (en) 2020-12-15 2024-02-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2022100714A (ja) 2020-12-24 2022-07-06 シャープ株式会社 アクティブマトリクス基板およびその製造方法
JP2022158302A (ja) 2021-04-01 2022-10-17 シャープ株式会社 液晶表示装置およびその製造方法
JPWO2022219449A1 (zh) 2021-04-16 2022-10-20
JP2022167632A (ja) 2021-04-23 2022-11-04 シャープディスプレイテクノロジー株式会社 アクティブマトリクス基板、アクティブマトリクス基板の製造方法、およびアクティブマトリクス基板を用いたタッチセンサ付き液晶表示装置
KR20240007175A (ko) 2021-05-13 2024-01-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치, 및 반도체 장치의 제작 방법
JP2022178523A (ja) 2021-05-20 2022-12-02 シャープディスプレイテクノロジー株式会社 アクティブマトリクス基板および液晶表示装置
JP2023007092A (ja) 2021-07-01 2023-01-18 シャープディスプレイテクノロジー株式会社 アクティブマトリクス基板およびその製造方法
US11644715B2 (en) 2021-07-08 2023-05-09 Sharp Display Technology Corporation Liquid crystal display device comprising a plurality of pixels each having a reflective region with a reflective electrode and a transmissive region with a transparent electrode
US20230170603A1 (en) * 2021-11-26 2023-06-01 Innolux Corporation Electronic device
US11830454B2 (en) 2022-02-07 2023-11-28 Sharp Display Technology Corporation Active matrix substrate and display device
US20230299197A1 (en) * 2022-03-17 2023-09-21 Renesas Electronics Corporation Semiconductor device
US20230335605A1 (en) 2022-04-15 2023-10-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010073881A (ja) * 2008-09-18 2010-04-02 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP2011124360A (ja) * 2009-12-10 2011-06-23 Fujifilm Corp 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
JP2011135061A (ja) * 2009-11-27 2011-07-07 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
JP2011243745A (ja) * 2010-05-18 2011-12-01 Fujifilm Corp 薄膜トランジスタの製造方法、並びに、薄膜トランジスタ、イメージセンサー、ｘ線センサー及びｘ線デジタル撮影装置
JP2012059860A (ja) * 2010-09-08 2012-03-22 Fujifilm Corp 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置

Family Cites Families (169)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6956236B1 (en) * 1998-12-14 2005-10-18 Lg. Phillips Lcd Co., Ltd. Wiring, TFT substrate using the same and LCD
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP2002270617A (ja) 2001-12-28 2002-09-20 Seiko Instruments Inc 半導体装置
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN1998087B (zh) 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
KR20070085879A (ko) 2004-11-10 2007-08-27 캐논 가부시끼가이샤 발광 장치
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CN101057338B (zh) 2004-11-10 2011-03-16 佳能株式会社 采用无定形氧化物的场效应晶体管
CN101057339B (zh) 2004-11-10 2012-12-26 佳能株式会社 无定形氧化物和场效应晶体管
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI390735B (zh) 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5084160B2 (ja) * 2006-03-20 2012-11-28 キヤノン株式会社 薄膜トランジスタ及び表示装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5305630B2 (ja) * 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5377940B2 (ja) * 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
US8384077B2 (en) * 2007-12-13 2013-02-26 Idemitsu Kosan Co., Ltd Field effect transistor using oxide semicondutor and method for manufacturing the same
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
EP2146379B1 (en) * 2008-07-14 2015-01-28 Samsung Electronics Co., Ltd. Transistor comprising ZnO based channel layer
JP2010040552A (ja) * 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
CN102386236B (zh) 2008-10-24 2016-02-10 株式会社半导体能源研究所 半导体器件和用于制造该半导体器件的方法
TWI502739B (zh) 2008-11-13 2015-10-01 Semiconductor Energy Lab 半導體裝置及其製造方法
KR101034686B1 (ko) 2009-01-12 2011-05-16 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
KR101648927B1 (ko) 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
JP5512144B2 (ja) * 2009-02-12 2014-06-04 富士フイルム株式会社 薄膜トランジスタ及びその製造方法
US8247276B2 (en) 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
WO2010098101A1 (ja) * 2009-02-27 2010-09-02 株式会社アルバック トランジスタ、トランジスタの製造方法及びその製造装置
TWI535023B (zh) * 2009-04-16 2016-05-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
JP5564331B2 (ja) 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
KR101967480B1 (ko) * 2009-07-31 2019-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011027656A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
WO2011034012A1 (en) * 2009-09-16 2011-03-24 Semiconductor Energy Laboratory Co., Ltd. Logic circuit, light emitting device, semiconductor device, and electronic device
CN102549757A (zh) 2009-09-30 2012-07-04 佳能株式会社 薄膜晶体管
CN102484139B (zh) * 2009-10-08 2016-07-06 株式会社半导体能源研究所 氧化物半导体层及半导体装置
CN102576518A (zh) 2009-10-16 2012-07-11 株式会社半导体能源研究所 液晶显示设备以及具有其的电子装置
JP5604081B2 (ja) * 2009-11-11 2014-10-08 出光興産株式会社 酸化物半導体を用いた、高移動度の電界効果型トランジスタ
JP5596963B2 (ja) * 2009-11-19 2014-09-24 出光興産株式会社 スパッタリングターゲット及びそれを用いた薄膜トランジスタ
KR20220107336A (ko) * 2009-11-28 2022-08-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011065210A1 (en) * 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
KR102117506B1 (ko) * 2009-12-04 2020-06-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011070929A1 (en) * 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
KR101097322B1 (ko) * 2009-12-15 2011-12-23 삼성모바일디스플레이주식회사 산화물 반도체 박막 트랜지스터, 그 제조방법 및 산화물 반도체 박막 트랜지스터를 구비한 유기전계 발광소자
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
KR101603246B1 (ko) * 2009-12-31 2016-03-15 엘지디스플레이 주식회사 박막 트랜지스터
JP5251889B2 (ja) * 2010-01-12 2013-07-31 トヨタ自動車株式会社 減速支援システム
JP2011187506A (ja) * 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
KR101878206B1 (ko) * 2010-03-05 2018-07-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막의 제작 방법 및 트랜지스터의 제작 방법
US8884282B2 (en) 2010-04-02 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9147768B2 (en) 2010-04-02 2015-09-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor and a metal oxide film
US9196739B2 (en) 2010-04-02 2015-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor film and metal oxide film
US9190522B2 (en) 2010-04-02 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor
KR20220119771A (ko) 2010-04-02 2022-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102276768B1 (ko) 2010-04-02 2021-07-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101884798B1 (ko) 2010-04-09 2018-08-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011145634A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011145632A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
WO2012002573A1 (ja) * 2010-07-02 2012-01-05 合同会社先端配線材料研究所 半導体装置
JP5453663B2 (ja) * 2010-07-02 2014-03-26 合同会社先端配線材料研究所 薄膜トランジスタ
US8759820B2 (en) * 2010-08-20 2014-06-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5806043B2 (ja) 2010-08-27 2015-11-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8603841B2 (en) * 2010-08-27 2013-12-10 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of semiconductor device and light-emitting display device
US8797487B2 (en) * 2010-09-10 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Transistor, liquid crystal display device, and manufacturing method thereof
US8546161B2 (en) * 2010-09-13 2013-10-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor and liquid crystal display device
US8835917B2 (en) * 2010-09-13 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, power diode, and rectifier
KR20130106398A (ko) * 2010-09-15 2013-09-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 그 제작 방법
JP2012094853A (ja) * 2010-09-30 2012-05-17 Kobe Steel Ltd 配線構造
JP2012160679A (ja) 2011-02-03 2012-08-23 Sony Corp 薄膜トランジスタ、表示装置および電子機器
JP5052693B1 (ja) * 2011-08-12 2012-10-17 富士フイルム株式会社 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置
KR102119914B1 (ko) 2012-05-31 2020-06-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP2014027263A (ja) 2012-06-15 2014-02-06 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US8901557B2 (en) 2012-06-15 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010073881A (ja) * 2008-09-18 2010-04-02 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP2011135061A (ja) * 2009-11-27 2011-07-07 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
JP2011124360A (ja) * 2009-12-10 2011-06-23 Fujifilm Corp 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
JP2011243745A (ja) * 2010-05-18 2011-12-01 Fujifilm Corp 薄膜トランジスタの製造方法、並びに、薄膜トランジスタ、イメージセンサー、ｘ線センサー及びｘ線デジタル撮影装置
JP2012059860A (ja) * 2010-09-08 2012-03-22 Fujifilm Corp 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109888019A (zh) * 2019-01-29 2019-06-14 中山大学 一种基于准调制掺杂效应的异质结构氧化物薄膜晶体管
CN109888019B (zh) * 2019-01-29 2021-04-02 中山大学 一种基于准调制掺杂效应的异质结构氧化物薄膜晶体管
CN110112074A (zh) * 2019-05-08 2019-08-09 深圳市华星光电半导体显示技术有限公司 氧化物薄膜晶体管器件及其制造方法

Also Published As

Publication number Publication date
JP2014007399A (ja) 2014-01-16
JP6460610B2 (ja) 2019-01-30
TW202103326A (zh) 2021-01-16
KR20150027116A (ko) 2015-03-11
US20130320334A1 (en) 2013-12-05
KR102388690B1 (ko) 2022-04-19
KR20210128038A (ko) 2021-10-25
JP7362861B2 (ja) 2023-10-17
US9496408B2 (en) 2016-11-15
TW201405818A (zh) 2014-02-01
TWI691083B (zh) 2020-04-11
TW201909428A (zh) 2019-03-01
CN104380473B (zh) 2017-10-13
WO2013180040A1 (en) 2013-12-05
JP7135168B2 (ja) 2022-09-12
JP2019062233A (ja) 2019-04-18
JP6227282B2 (ja) 2017-11-08
US20170309751A1 (en) 2017-10-26
JP2022173216A (ja) 2022-11-18
CN104380473A (zh) 2015-02-25
TW201921699A (zh) 2019-06-01
JP2020127035A (ja) 2020-08-20
KR20190016611A (ko) 2019-02-18
TWI810740B (zh) 2023-08-01
JP2023178336A (ja) 2023-12-14
JP2018019098A (ja) 2018-02-01
US9741865B2 (en) 2017-08-22
JP6907377B2 (ja) 2021-07-21
JP2021170655A (ja) 2021-10-28
TWI637519B (zh) 2018-10-01
CN107591316B (zh) 2021-06-08
JP2019096889A (ja) 2019-06-20
JP6694976B2 (ja) 2020-05-20
TW202230809A (zh) 2022-08-01
KR102316107B1 (ko) 2021-10-21
US20170033229A1 (en) 2017-02-02
US9899536B2 (en) 2018-02-20
KR102071545B1 (ko) 2020-01-30
TW201727909A (zh) 2017-08-01
TWI707476B (zh) 2020-10-11
TWI750814B (zh) 2021-12-21
TWI573272B (zh) 2017-03-01

Similar Documents

Publication Publication Date Title
CN104380473B (zh) 半导体装置
CN104395991B (zh) 半导体装置
CN103178118B (zh) 半导体装置的制造方法
CN104285302B (zh) 半导体装置
CN103137496B (zh) 半导体装置及半导体装置的制造方法
KR102105519B1 (ko) 반도체 장치
CN103066112B (zh) 半导体装置及半导体装置的制造方法
CN103066126B (zh) 半导体装置
CN103187262B (zh) 半导体装置及其制造方法
KR20140002496A (ko) 반도체 장치
TW201401514A (zh) 半導體裝置
CN107275411A (zh) 半导体装置及半导体装置的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant