KR20220079442A - 표시 장치 및 표시 장치의 제작 방법 - Google Patents
표시 장치 및 표시 장치의 제작 방법 Download PDFInfo
- Publication number
- KR20220079442A KR20220079442A KR1020210157484A KR20210157484A KR20220079442A KR 20220079442 A KR20220079442 A KR 20220079442A KR 1020210157484 A KR1020210157484 A KR 1020210157484A KR 20210157484 A KR20210157484 A KR 20210157484A KR 20220079442 A KR20220079442 A KR 20220079442A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- metal
- oxide film
- metal oxide
- film
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 239000004065 semiconductor Substances 0.000 claims abstract description 272
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 219
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 219
- 229910052751 metal Inorganic materials 0.000 claims abstract description 191
- 239000002184 metal Substances 0.000 claims abstract description 176
- 239000000758 substrate Substances 0.000 claims abstract description 63
- 238000000034 method Methods 0.000 claims description 117
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 51
- 229910052760 oxygen Inorganic materials 0.000 claims description 51
- 239000001301 oxygen Substances 0.000 claims description 51
- 239000011701 zinc Substances 0.000 claims description 49
- 229910052738 indium Inorganic materials 0.000 claims description 43
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 42
- 229910052733 gallium Inorganic materials 0.000 claims description 19
- 238000001039 wet etching Methods 0.000 claims description 19
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 18
- 229910052725 zinc Inorganic materials 0.000 claims description 18
- 238000001312 dry etching Methods 0.000 claims description 16
- 239000000203 mixture Substances 0.000 claims description 16
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims description 14
- 239000010936 titanium Substances 0.000 claims description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 6
- 229910052718 tin Inorganic materials 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 5
- 229910052750 molybdenum Inorganic materials 0.000 claims description 5
- 239000011733 molybdenum Substances 0.000 claims description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 755
- 239000010408 film Substances 0.000 description 316
- 238000010438 heat treatment Methods 0.000 description 50
- 238000005530 etching Methods 0.000 description 39
- 125000004429 atom Chemical group 0.000 description 37
- 239000012535 impurity Substances 0.000 description 37
- 239000000463 material Substances 0.000 description 37
- 230000015572 biosynthetic process Effects 0.000 description 33
- 238000010586 diagram Methods 0.000 description 26
- 238000012545 processing Methods 0.000 description 24
- 239000007789 gas Substances 0.000 description 21
- 230000008569 process Effects 0.000 description 21
- 229910052739 hydrogen Inorganic materials 0.000 description 19
- 239000001257 hydrogen Substances 0.000 description 18
- 150000002500 ions Chemical class 0.000 description 13
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 12
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 12
- 239000000872 buffer Substances 0.000 description 12
- 238000004544 sputter deposition Methods 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 210000001508 eye Anatomy 0.000 description 11
- 238000009832 plasma treatment Methods 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 239000010409 thin film Substances 0.000 description 11
- 229910052581 Si3N4 Inorganic materials 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 10
- 230000000694 effects Effects 0.000 description 10
- 230000001965 increasing effect Effects 0.000 description 10
- 239000002096 quantum dot Substances 0.000 description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 10
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 8
- 230000005669 field effect Effects 0.000 description 8
- 230000003287 optical effect Effects 0.000 description 8
- 239000011241 protective layer Substances 0.000 description 8
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 7
- 229910052796 boron Inorganic materials 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000010949 copper Chemical group 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 7
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000000903 blocking effect Effects 0.000 description 6
- 150000002431 hydrogen Chemical class 0.000 description 6
- 229910052757 nitrogen Inorganic materials 0.000 description 6
- 229910052756 noble gas Inorganic materials 0.000 description 6
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000004040 coloring Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 229910000449 hafnium oxide Inorganic materials 0.000 description 5
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 5
- 150000002894 organic compounds Chemical class 0.000 description 5
- 238000005070 sampling Methods 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- -1 thickness Substances 0.000 description 5
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 229910052735 hafnium Inorganic materials 0.000 description 4
- 210000003128 head Anatomy 0.000 description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 4
- 229910010272 inorganic material Inorganic materials 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 239000011777 magnesium Chemical group 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 238000002310 reflectometry Methods 0.000 description 4
- 239000011787 zinc oxide Substances 0.000 description 4
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 3
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical group [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical group [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 239000012790 adhesive layer Substances 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 239000003086 colorant Substances 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 3
- 229910001882 dioxygen Inorganic materials 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000010894 electron beam technology Methods 0.000 description 3
- 239000001307 helium Substances 0.000 description 3
- 229910052734 helium Inorganic materials 0.000 description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 3
- 150000002484 inorganic compounds Chemical class 0.000 description 3
- 229910052749 magnesium Chemical group 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 229960001730 nitrous oxide Drugs 0.000 description 3
- 235000013842 nitrous oxide Nutrition 0.000 description 3
- 238000004151 rapid thermal annealing Methods 0.000 description 3
- 238000005477 sputtering target Methods 0.000 description 3
- 238000001771 vacuum deposition Methods 0.000 description 3
- 229910052724 xenon Inorganic materials 0.000 description 3
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910052684 Cerium Inorganic materials 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical group [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- HBBGRARXTFLTSG-UHFFFAOYSA-N Lithium ion Chemical compound [Li+] HBBGRARXTFLTSG-UHFFFAOYSA-N 0.000 description 2
- 229910020994 Sn-Zn Inorganic materials 0.000 description 2
- 229910009069 Sn—Zn Inorganic materials 0.000 description 2
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 210000005252 bulbus oculi Anatomy 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical group [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 229910001195 gallium oxide Inorganic materials 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910003437 indium oxide Inorganic materials 0.000 description 2
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910052743 krypton Inorganic materials 0.000 description 2
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 2
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 229910001416 lithium ion Inorganic materials 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- PLDDOISOJJCEMH-UHFFFAOYSA-N neodymium(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Nd+3].[Nd+3] PLDDOISOJJCEMH-UHFFFAOYSA-N 0.000 description 2
- 229910052754 neon Inorganic materials 0.000 description 2
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 2
- 150000002835 noble gases Chemical class 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 238000004549 pulsed laser deposition Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000011593 sulfur Substances 0.000 description 2
- 229910052717 sulfur Inorganic materials 0.000 description 2
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 229910052727 yttrium Inorganic materials 0.000 description 2
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical group [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 2
- 229910001111 Fine metal Inorganic materials 0.000 description 1
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical group [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 229910052790 beryllium Inorganic materials 0.000 description 1
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical group [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 description 1
- 210000000481 breast Anatomy 0.000 description 1
- OJIJEKBXJYRIBZ-UHFFFAOYSA-N cadmium nickel Chemical compound [Ni].[Cd] OJIJEKBXJYRIBZ-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000007687 exposure technique Methods 0.000 description 1
- 210000000744 eyelid Anatomy 0.000 description 1
- YZZNJYQZJKSEER-UHFFFAOYSA-N gallium tin Chemical compound [Ga].[Sn] YZZNJYQZJKSEER-UHFFFAOYSA-N 0.000 description 1
- 239000011245 gel electrolyte Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical group [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical group [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 230000004886 head movement Effects 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- BDVZHDCXCXJPSO-UHFFFAOYSA-N indium(3+) oxygen(2-) titanium(4+) Chemical compound [O-2].[Ti+4].[In+3] BDVZHDCXCXJPSO-UHFFFAOYSA-N 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical group [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 210000004185 liver Anatomy 0.000 description 1
- 239000000395 magnesium oxide Substances 0.000 description 1
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 1
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical group [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910000652 nickel hydride Inorganic materials 0.000 description 1
- QELJHCBNGDEXLD-UHFFFAOYSA-N nickel zinc Chemical compound [Ni].[Zn] QELJHCBNGDEXLD-UHFFFAOYSA-N 0.000 description 1
- 238000007645 offset printing Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000005416 organic matter Substances 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 238000005488 sandblasting Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- BSWGGJHLVUUXTL-UHFFFAOYSA-N silver zinc Chemical compound [Zn].[Ag] BSWGGJHLVUUXTL-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical group [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- GPPXJZIENCGNKB-UHFFFAOYSA-N vanadium Chemical group [V]#[V] GPPXJZIENCGNKB-UHFFFAOYSA-N 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
- 210000000707 wrist Anatomy 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 1
- OPCPDIFRZGJVCE-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) titanium(4+) Chemical compound [O-2].[Zn+2].[In+3].[Ti+4] OPCPDIFRZGJVCE-UHFFFAOYSA-N 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H01L51/56—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H01L27/3244—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
- H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
Abstract
본 발명은 고속 동작이 가능한 회로와 화소를 동일 기판 위에 형성하는 것이다.
제 1 절연층 위에 제 1 금속 산화물막, 제 1 금속막, 섬 형상의 제 1 레지스트 마스크를 형성한다. 다음으로, 섬 형상의 제 1 금속층과 섬 형상의 제 1 산화물 반도체층을 형성하는 것과 동시에 제 1 절연층의 상면의 일부를 노출시키고, 제 1 레지스트 마스크를 제거한다. 다음으로, 제 1 금속층 및 제 1 절연층 위에 제 2 금속 산화물막, 제 2 금속막, 섬 형상의 제 2 레지스트 마스크를 형성한다. 다음으로, 섬 형상의 제 2 금속층과 섬 형상의 제 2 산화물 반도체층을 형성하고, 제 2 레지스트 마스크를 제거한다. 그리고, 제 1 금속층 및 제 2 금속층을 제거한다.
제 1 절연층 위에 제 1 금속 산화물막, 제 1 금속막, 섬 형상의 제 1 레지스트 마스크를 형성한다. 다음으로, 섬 형상의 제 1 금속층과 섬 형상의 제 1 산화물 반도체층을 형성하는 것과 동시에 제 1 절연층의 상면의 일부를 노출시키고, 제 1 레지스트 마스크를 제거한다. 다음으로, 제 1 금속층 및 제 1 절연층 위에 제 2 금속 산화물막, 제 2 금속막, 섬 형상의 제 2 레지스트 마스크를 형성한다. 다음으로, 섬 형상의 제 2 금속층과 섬 형상의 제 2 산화물 반도체층을 형성하고, 제 2 레지스트 마스크를 제거한다. 그리고, 제 1 금속층 및 제 2 금속층을 제거한다.
Description
본 발명의 일 형태는 반도체 장치에 관한 것이다. 본 발명의 일 형태는 표시 장치에 관한 것이다. 본 발명의 일 형태는 표시 장치의 제작 방법에 관한 것이다.
또한 본 발명의 일 형태는 상술한 기술분야에 한정되지 않는다. 본 명세서 등에 개시(開示)되는 본 발명의 일 형태의 기술분야의 일례로서는 반도체 장치, 표시 장치, 발광 장치, 축전 장치, 기억 장치, 전자 기기, 조명 장치, 입력 장치, 입출력 장치, 이들의 구동 방법, 또는 이들의 제조 방법을 들 수 있다. 반도체 장치는 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 가리킨다.
표시 장치의 구동 회로는 표시부의 고정세(高精細)화 및 다계조화에 대응하기 위하여 높은 성능이 요구되고 있다. 그러므로, 표시 장치의 구동 회로, 특히 소스 드라이버에는 단결정 기판을 사용하여 제작된 IC(Integrated Circuit)(이하, 드라이버 IC라고도 함)가 채용되고 있다.
드라이버 IC는 시프트 레지스터, 래치, 레벨 시프터, 디지털 아날로그 변환 회로(DAC라고도 함), 아날로그 버퍼 등으로 구성된다. 시프트 레지스터 및 래치는 디지털 신호를 취급하는 회로이고, 레벨 시프터 및 DAC는 디지털 신호를 아날로그 신호로 변환하는 회로이고, 아날로그 버퍼는 계조 전압을 생성 및 출력하는 회로이다. 특히 디지털 신호를 취급하는 회로는 고속 동작이 요구된다.
또한 표시 장치의 표시부에 제공되는 트랜지스터에 적용 가능한 반도체 재료로서 금속 산화물을 사용한 산화물 반도체가 주목을 받고 있다. 예를 들어 특허문헌 1에는, 복수의 산화물 반도체층을 적층하고, 이 복수의 산화물 반도체층 중에서 채널이 되는 산화물 반도체층이 인듐 및 갈륨을 포함하고, 또한 인듐의 비율을 갈륨의 비율보다 높게 함으로써 전계 효과 이동도를 높인 반도체 장치가 개시되어 있다.
금속 산화물은 스퍼터링법 등을 사용하여 형성할 수 있으므로, 대형 표시 장치를 구성하는 트랜지스터의 반도체층에 사용할 수 있다. 또한 다결정 실리콘, 비정질 실리콘을 사용한 트랜지스터의 생산 설비의 일부를 개량하여 이용할 수 있기 때문에 설비 투자를 줄일 수 있다. 또한 금속 산화물을 사용한 트랜지스터는 비정질 실리콘을 사용한 경우와 비교하여 높은 전계 효과 이동도를 가지므로 게이트 드라이버가 제공된 고성능의 표시 장치를 실현할 수 있다.
본 발명의 일 형태는 고속 동작이 가능한 회로를 가지는 표시 장치를 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 화소와 구동 회로를 동일 기판 위에 형성하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 화소와 소스 드라이버의 적어도 일부를 동일 기판 위에 형성하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 동일 기판 위에 상이한 트랜지스터를 개별적으로 형성하는 것을 과제 중 하나로 한다.
또한 이들 과제의 기재는 다른 과제의 존재를 방해하는 것은 아니다. 또한 본 발명의 일 형태는 이들 과제 모두를 해결할 필요는 없다. 또한 이들 외의 과제는 명세서, 도면, 및 청구항 등의 기재로부터 추출될 수 있다.
본 발명의 일 형태는 제 1 산화물 반도체층을 가지는 제 1 트랜지스터 및 제 2 산화물 반도체층을 가지는 제 2 트랜지스터를 가지는 표시 장치의 제작 방법이며 다음과 같은 공정을 가진다. 즉, 제 1 기판 위에 제 1 절연층을 형성하고, 제 1 절연층 위에 제 1 금속 산화물막을 형성하고, 제 1 금속 산화물막 위에 제 1 금속막을 형성하고, 제 1 금속막 위에 섬 형상의 제 1 레지스트 마스크를 형성한다. 다음으로, 제 1 금속막 및 제 1 금속 산화물막에서 제 1 레지스트 마스크로 덮이지 않는 부분을 제거하여 섬 형상의 제 1 금속층과 섬 형상의 제 1 산화물 반도체층을 형성하는 것과 동시에 제 1 절연층의 상면의 일부를 노출시킨다. 다음으로, 제 1 레지스트 마스크를 제거하고, 제 1 금속층 및 제 1 절연층 위에 제 2 금속 산화물막을 형성하고, 제 2 금속 산화물막 위에 제 2 금속막을 형성하고, 제 2 금속막 위에서 제 1 금속막과 중첩되지 않는 영역에 섬 형상의 제 2 레지스트 마스크를 형성한다. 다음으로, 제 2 금속막 및 제 2 금속 산화물막에서 제 2 레지스트 마스크로 덮이지 않는 부분을 제거하여 섬 형상의 제 2 금속층과 섬 형상의 제 2 산화물 반도체층을 형성하고, 제 2 레지스트 마스크를 제거한다. 그리고 제 1 금속층 및 제 2 금속층을 제거한다.
또한 본 발명의 다른 일 형태는 제 1 산화물 반도체층을 가지는 제 1 트랜지스터와 제 2 산화물 반도체층을 가지는 제 2 트랜지스터를 가지는 표시 장치의 제작 방법이며 다음과 같은 공정을 가진다. 즉, 제 1 기판 위에 제 1 절연층을 형성하고, 제 1 절연층 위에 제 1 금속 산화물막을 형성하고, 제 1 금속 산화물막 위에 제 1 금속막을 형성하고, 제 1 금속막 위에 섬 형상의 제 1 레지스트 마스크를 형성한다. 이어서, 제 1 금속막에서 제 1 레지스트 마스크로 덮이지 않는 부분을 제거하여 섬 형상의 제 1 금속층을 형성하고, 제 1 레지스트 마스크를 제거한다. 다음으로, 제 1 금속 산화물막에서 제 1 금속막으로 덮이지 않는 부분을 제거하여 섬 형상의 제 1 산화물 반도체층을 형성하는 것과 동시에 제 1 절연층의 상면의 일부를 노출시킨다. 다음으로, 제 1 금속층 및 제 1 절연층 위에 제 2 금속 산화물막을 형성하고, 제 2 금속 산화물막 위에 제 2 금속막을 형성하고, 제 2 금속막 위에서 제 1 금속막과 중첩되지 않는 영역에 섬 형상의 제 2 레지스트 마스크를 형성한다. 다음으로, 제 2 금속막에서 제 2 레지스트 마스크로 덮이지 않는 부분을 제거하여 섬 형상의 제 2 금속층을 형성하고, 제 2 레지스트 마스크를 제거한다. 다음으로, 제 2 금속 산화물막에서 제 2 금속막으로 덮이지 않는 부분을 제거하여 섬 형상의 제 2 산화물 반도체층을 형성한다. 그리고 제 1 금속층 및 제 2 금속층을 제거한다.
또한 상술한 구성에 있어서, 제 1 금속 산화물막은 인듐, 아연, 및 갈륨을 포함하고, 제 2 금속 산화물막은 인듐을 포함하고, 제 2 금속 산화물막은 함유되는 금속 원소의 원자수에 대한 인듐의 원자수의 비율이 제 1 금속 산화물막보다 높게 되도록 형성되는 것이 바람직하다.
또는 상술한 구성에 있어서, 제 2 금속 산화물막은 인듐, 아연, 및 갈륨을 포함하고, 제 1 금속 산화물막은 인듐을 포함하고, 제 1 금속 산화물막은 함유되는 금속 원소의 원자수에 대한 인듐의 원자수의 비율이 제 2 금속 산화물막보다 높게 되도록 형성되는 것이 바람직하다.
또한 상술한 구성에 있어서, 제 1 금속막은 드라이 에칭법에 의하여 에칭되고, 제 1 금속 산화물막은 웨트 에칭법에 의하여 에칭되는 것이 바람직하다. 또한 제 2 금속막은 드라이 에칭법에 의하여 에칭되고, 제 2 금속 산화물막은 웨트 에칭법에 의하여 에칭되는 것이 바람직하다. 또한 제 1 금속층 및 제 2 금속층은 웨트 에칭법에 의하여 에칭되는 것이 바람직하다.
또한 상술한 구성에 있어서, 제 1 금속막 및 제 2 금속막에 텅스텐, 몰리브데넘, 또는 타이타늄을 사용하는 것이 바람직하다.
또한 본 발명의 다른 일 형태는 제 1 기판 위에 표시부를 가지고, 표시부의 외측에 제 1 회로를 가지는 표시 장치이다. 표시부는 표시 소자와 제 1 트랜지스터를 가진다. 제 1 회로는 제 2 트랜지스터를 가진다. 제 1 트랜지스터는 제 1 반도체층과, 제 1 게이트 절연층과, 제 1 게이트 전극을 가진다. 제 2 트랜지스터는 제 2 반도체층과, 제 2 게이트 절연층과, 제 2 게이트 전극을 가진다. 제 1 기판 위에 제 1 절연층이 제공된다. 제 1 반도체층 및 제 2 반도체층은 제 1 절연층의 상면에 접하여 제공된다. 제 1 게이트 절연층과 제 2 게이트 절연층은 동일한 막을 가공하여 형성되고, 즉 동일한 조성을 가진다. 제 1 게이트 전극과 제 2 게이트 전극은 동일한 막을 가공하여 형성되고, 즉 동일한 조성을 가진다. 제 1 반도체층과 제 2 반도체층은 각각 상이한 막을 가공하여 형성된다. 제 1 반도체층은 인듐, 아연, 갈륨, 및 산소를 포함하고, 제 2 반도체층은 인듐 및 산소를 포함한다. 제 2 반도체층은 함유되는 금속 원소의 원자수에 대한 인듐의 원자수의 비율이 제 1 반도체층보다 높다.
또한 상술한 구성에 있어서, 제 2 반도체층은 아연을 포함하고, 또한 함유되는 금속 원소의 원자수에 대한 인듐의 원자수의 비율이 50atomic% 이상인 것이 바람직하다.
또한 상술한 구성 중 어느 것에 있어서, 제 2 반도체층은 주석을 더 포함하는 것이 바람직하다. 또한 제 2 반도체층은 갈륨을 더 포함하는 것이 바람직하다.
또한 상술한 구성 중 어느 것에 있어서, 게이트 드라이버로서 기능하는 제 2 회로와, 복수의 제 1 트랜지스터가 제공되는 것이 바람직하다. 이때, 제 2 회로는 제 1 트랜지스터를 가지는 것이 바람직하다.
또한 상술한 구성 중 어느 것에 있어서, 제 1 회로는 소스 드라이버 또는 디멀티플렉서로서의 기능을 가지는 것이 바람직하다.
또한 상술한 구성 중 어느 것에 있어서, 표시 소자는 유기 EL 소자인 것이 바람직하다.
본 발명의 일 형태에 의하여, 고속 동작이 가능한 회로를 가지는 표시 장치를 제공할 수 있다. 또는 화소와 구동 회로를 동일 기판 위에 형성할 수 있다. 또는 화소와 소스 드라이버의 적어도 일부를 동일 기판 위에 형성할 수 있다. 또는 동일 기판 위에 상이한 트랜지스터를 개별적으로 형성할 수 있다.
또한 이들 효과의 기재는 다른 효과의 존재를 방해하는 것은 아니다. 또한 본 발명의 일 형태는 이들 효과 모두를 반드시 가질 필요는 없다. 또한 이들 외의 효과는 명세서, 도면, 및 청구항 등의 기재로부터 추출될 수 있다.
도 1의 (A) 및 (B)는 반도체 장치의 구성예를 나타낸 도면이다.
도 2의 (A) 및 (B)는 반도체 장치의 구성예를 나타낸 도면이다.
도 3의 (A) 및 (B)는 반도체 장치의 구성예를 나타낸 도면이다.
도 4의 (A) 및 (B)는 반도체 장치의 구성예를 나타낸 도면이다.
도 5의 (A) 내지 (F)는 반도체 장치의 제작 방법예를 나타낸 도면이다.
도 6의 (A) 내지 (F)는 반도체 장치의 제작 방법예를 나타낸 도면이다.
도 7의 (A) 내지 (E)는 반도체 장치의 제작 방법예를 나타낸 도면이다.
도 8의 (A) 및 (B)는 반도체 장치의 구성예를 나타낸 도면이다.
도 9는 표시 장치의 구성예를 나타낸 도면이다.
도 10의 (A) 및 (B)는 표시 장치의 구성예를 나타낸 도면이다.
도 11은 표시 장치의 구성예를 나타낸 도면이다.
도 12의 (A) 내지 (C)는 표시 장치의 구성예를 나타낸 도면이다.
도 13의 (A) 내지 (C)는 표시 장치의 구성예를 나타낸 도면이다.
도 14는 표시 장치의 단면 구성예를 나타낸 도면이다.
도 15의 (A) 내지 (F)는 전자 기기의 구성예를 나타낸 도면이다.
도 16의 (A) 및 (B)는 표시 모듈의 구성예를 나타낸 도면이다.
도 17의 (A) 및 (B)는 전자 기기의 구성예를 나타낸 도면이다.
도 18의 (A) 내지 (E)는 전자 기기의 구성예를 나타낸 도면이다.
도 19의 (A) 내지 (G)는 전자 기기의 구성예를 나타낸 도면이다.
도 20의 (A) 내지 (D)는 전자 기기의 구성예를 나타낸 도면이다.
도 2의 (A) 및 (B)는 반도체 장치의 구성예를 나타낸 도면이다.
도 3의 (A) 및 (B)는 반도체 장치의 구성예를 나타낸 도면이다.
도 4의 (A) 및 (B)는 반도체 장치의 구성예를 나타낸 도면이다.
도 5의 (A) 내지 (F)는 반도체 장치의 제작 방법예를 나타낸 도면이다.
도 6의 (A) 내지 (F)는 반도체 장치의 제작 방법예를 나타낸 도면이다.
도 7의 (A) 내지 (E)는 반도체 장치의 제작 방법예를 나타낸 도면이다.
도 8의 (A) 및 (B)는 반도체 장치의 구성예를 나타낸 도면이다.
도 9는 표시 장치의 구성예를 나타낸 도면이다.
도 10의 (A) 및 (B)는 표시 장치의 구성예를 나타낸 도면이다.
도 11은 표시 장치의 구성예를 나타낸 도면이다.
도 12의 (A) 내지 (C)는 표시 장치의 구성예를 나타낸 도면이다.
도 13의 (A) 내지 (C)는 표시 장치의 구성예를 나타낸 도면이다.
도 14는 표시 장치의 단면 구성예를 나타낸 도면이다.
도 15의 (A) 내지 (F)는 전자 기기의 구성예를 나타낸 도면이다.
도 16의 (A) 및 (B)는 표시 모듈의 구성예를 나타낸 도면이다.
도 17의 (A) 및 (B)는 전자 기기의 구성예를 나타낸 도면이다.
도 18의 (A) 내지 (E)는 전자 기기의 구성예를 나타낸 도면이다.
도 19의 (A) 내지 (G)는 전자 기기의 구성예를 나타낸 도면이다.
도 20의 (A) 내지 (D)는 전자 기기의 구성예를 나타낸 도면이다.
이하에서 실시형태에 대하여 도면을 참조하면서 설명한다. 다만 실시형태는 많은 상이한 형태에서 실시하는 것이 가능하고, 취지 및 그 범위에서 벗어남이 없이 그 형태 및 상세한 사항을 다양하게 변경할 수 있는 것은 통상의 기술자라면 용이하게 이해할 수 있다. 따라서, 본 발명은 이하의 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다.
또한 이하에서 설명되는 발명의 구성에 있어서, 동일 부분 또는 같은 기능을 가지는 부분에는 동일한 부호를 상이한 도면 사이에서 공통적으로 사용하고, 그 반복 설명은 생략한다. 또한 같은 기능을 가지는 부분을 가리키는 경우에는, 같은 해치 패턴으로 하고, 특별히 부호를 붙이지 않는 경우가 있다.
또한 본 명세서에서 설명되는 각 도면에서, 각 구성 요소의 크기, 층 두께, 또는 영역은, 명료화를 위하여 과장되어 있는 경우가 있다. 따라서 반드시 그 스케일에 한정되지는 않는다.
또한 본 명세서 등에서의 "제 1", "제 2" 등의 서수사는 구성 요소의 혼동을 피하기 위하여 붙이는 것이고, 수적으로 한정하는 것은 아니다.
트랜지스터는 반도체 소자의 일종이며, 전류 또는 전압을 증폭하는 기능, 및 도통 또는 비도통을 제어하는 스위칭 동작 등을 실현할 수 있다. 본 명세서에서의 트랜지스터는 IGFET(Insulated Gate Field Effect Transistor) 및 박막 트랜지스터(TFT: Thin Film Transistor)를 포함한다.
또한 "소스"와 "드레인"의 기능은 상이한 극성의 트랜지스터를 사용하는 경우, 또는 회로 동작에서 전류의 방향이 변화되는 경우 등에는 교체되는 경우가 있다. 따라서 본 명세서에서는 "소스"와 "드레인"이라는 용어는 서로 바꿔서 사용할 수 있는 것으로 한다.
또한 본 명세서 등에서 트랜지스터의 소스 및 드레인 중 어느 한쪽을 "제 1 전극"이라고 부르고, 소스 및 드레인 중 다른 쪽을 "제 2 전극"이라고 부르는 경우도 있다. 또한 게이트에 대해서는 "게이트" 또는 "게이트 전극"이라고도 부른다.
또한 본 명세서 등에서 "전기적으로 접속"에는, "어떠한 전기적 작용을 가지는 것"을 통하여 접속되어 있는 경우가 포함된다. 여기서, "어떠한 전기적 작용을 가지는 것"은 접속 대상 간에서의 전기 신호의 주고받음을 가능하게 하는 것이면 특별한 제한을 받지 않는다. 예를 들어, "어떠한 전기적 작용을 가지는 것"에는 전극 또는 배선을 비롯하여 트랜지스터 등의 스위칭 소자, 저항 소자, 코일, 용량 소자, 이들 외 각종 기능을 가지는 소자 등이 포함된다.
또한 본 명세서 등에서, "막"이라는 용어와 "층"이라는 용어는 서로 바꿀 수 있다. 예를 들어 "도전층" 또는 "절연층"이라는 용어는 "도전막" 또는 "절연막"이라는 용어로 상호적으로 교환하는 것이 가능한 경우가 있다.
또한 본 명세서에 있어서, EL층이란 발광 소자의 한 쌍의 전극 사이에 제공되고, 적어도 발광성의 물질을 포함하는 층(발광층이라고도 함), 또는 발광층을 포함하는 적층체를 가리키는 것으로 한다.
본 명세서 등에서 표시 장치의 일 형태인 표시 패널은 표시면에 화상 등을 표시(출력)하는 기능을 가지는 것이다. 따라서 표시 패널은 출력 장치의 일 형태이다.
또한 본 명세서 등에서는, 표시 패널의 기판에 예를 들어 FPC(Flexible Printed Circuit) 또는 TCP(Tape Carrier Package) 등의 커넥터가 장착된 것, 또는 기판에 COG(Chip On Glass) 방식 등에 의하여 IC가 실장된 것을 표시 패널 모듈, 표시 모듈, 또는 단순히 표시 패널 등이라고 부르는 경우가 있다.
(실시형태 1)
본 실시형태에서는 본 발명의 일 형태의 표시 장치에 적용할 수 있는 반도체 장치의 구성예, 및 상기 반도체 장치의 제작 방법의 일례에 대하여 설명한다.
본 발명의 일 형태의 표시 장치는 표시부와, 제 1 회로부와, 제 2 회로부를 가진다. 표시부는 표시 소자와 상기 표시 소자를 구동하기 위한 화소 회로를 가진다. 제 1 회로부는 게이트 드라이버(게이트선 구동 회로 또는 주사선 구동 회로라고도 함)로서 기능하는 회로를 가진다. 또한 제 2 회로부는 소스 드라이버(소스선 구동 회로 또는 신호선 구동 회로라고도 함)로서 기능하는 회로, 또는 소스 드라이버와 표시부 사이에 제공되는 디멀티플렉서 회로를 가진다.
또한 표시 장치는 기판 위에 적어도 2종류의 트랜지스터(제 1 트랜지스터, 제 2 트랜지스터)를 가진다. 제 1 트랜지스터는 표시부가 가지는 화소 회로와 제 1 회로부를 구성하는 트랜지스터에 적용된다. 또한 제 2 트랜지스터는 제 2 회로부를 구성하는 트랜지스터에 적용된다.
제 1 트랜지스터는 제 1 산화물 반도체층에 채널이 형성되는 트랜지스터이다. 또한 제 2 트랜지스터는 제 2 산화물 반도체층에 채널이 형성되는 트랜지스터이다. 제 1 산화물 반도체층과 제 2 산화물 반도체층은 조성, 두께, 결정성, 및 막질 중 하나 이상이 상이한 금속 산화물막을 포함한다. 특히, 제 1 산화물 반도체층과 제 2 산화물 반도체층은 조성이 상이한 금속 산화물막을 포함하는 것이 바람직하다.
제 2 트랜지스터는 제 1 트랜지스터와 비교하여 전계 효과 이동도가 높은 트랜지스터로 하는 것이 바람직하다. 이에 의하여, 빠른 스위칭 동작이 요구되는 소스 드라이버 또는 디멀티플렉서 회로를 실현할 수 있다. 나아가서는, 화소 회로, 제 1 회로, 및 제 2 회로를 동일 기판 위에 형성하는 것, 즉 온 패널화를 실현할 수 있다.
한편, 화소 회로 및 게이트 드라이버는 소스 드라이버 또는 디멀티플렉서 회로에 비하여 빠른 스위칭 동작이 덜 요구되기 때문에, 제 2 트랜지스터로 이들을 구성하는 경우에는 적절한 전기 특성을 얻기 위하여 트랜지스터의 크기를 크게(예를 들어 채널 길이를 길게) 할 필요가 있어, 회로의 점유 면적이 커진다. 그래서, 제 2 트랜지스터보다 전계 효과 이동도가 낮은 제 1 트랜지스터로 화소 회로 및 게이트 드라이버를 구성함으로써, 화소 회로 및 게이트 드라이버의 점유 면적을 축소할 수 있다. 화소 회로의 점유 면적을 축소할 수 있으므로 고정세 표시 장치를 실현할 수 있다. 또한 게이트 드라이버의 점유 면적을 축소할 수 있으므로 베젤이 좁은 표시 장치를 실현할 수 있다.
제 1 산화물 반도체층과 제 2 산화물 반도체층은 다음과 같이 형성할 수 있다. 우선, 제 1 절연층 위에 제 1 산화물 반도체층이 되는 제 1 금속 산화물막을 형성하고, 그 위에 제 1 금속막을 형성한다. 다음으로, 제 1 금속막 위에 제 1 레지스트 마스크를 포토리소그래피법 등에 의하여 형성하고, 제 1 레지스트 마스크로 덮이지 않는 부분의 제 1 금속막과 금속 산화물막을 에칭하여 섬 형상의 제 1 금속층과 섬 형상의 제 1 산화물 반도체층의 적층체를 형성하는 것과 동시에 제 1 절연층의 상면의 일부를 노출시킨다. 이때, 제 1 금속막은 드라이 에칭법에 의하여 가공함으로써, 에칭으로 인한 패턴 축소를 억제할 수 있기 때문에 바람직하다. 또한 제 1 금속 산화물막은 웨트 에칭법에 의하여 가공함으로써, 에칭으로 인한 대미지를 완화할 수 있기 때문에 바람직하다. 제 1 레지스트 마스크는 섬 형상의 제 1 산화물 반도체층을 형성한 후에 제거하여도 좋고, 섬 형상의 제 1 금속층을 형성한 후이며 제 1 금속 산화물막을 가공하기 전에 제거하여도 좋다.
다음으로, 제 1 절연층의 상면과 제 1 금속층 및 제 1 산화물 반도체층 위에 제 2 금속 산화물막과 제 2 금속막을 적층한다. 다음으로, 제 2 금속막 위에서 제 1 금속층과 중첩되지 않는 영역에 제 2 레지스트 마스크를 형성한 후, 상기와 같은 식으로 제 2 금속막과 제 2 금속 산화물막을 에칭하여 섬 형상의 제 2 금속층과 섬 형상의 제 2 금속 산화물층을 형성한다. 이때, 제 1 금속 산화물층 위에 제 1 금속층이 제공된 상태에서 제 2 금속 산화물층의 에칭을 수행하면, 제 1 금속 산화물층이 에칭되는 것을 제 1 금속층에 의하여 방지할 수 있다. 제 2 레지스트 마스크에 대해서도 상기와 같은 식으로 섬 형상의 제 2 산화물 반도체층을 형성한 후에 제거하여도 좋고, 섬 형상의 제 2 금속층을 형성한 후이며 제 2 금속 산화물막을 가공하기 전에 제거하여도 좋다.
마지막으로, 제 1 금속층과 제 2 금속층을 제거한다. 이때, 웨트 에칭법에 의하여 이들을 에칭함으로써, 제 1 산화물 반도체층 및 제 2 산화물 반도체층에 대한 에칭 대미지를 저감할 수 있다. 특히, 이들은 트랜지스터의 채널 형성 영역에 사용하는 층이기 때문에, 가능한 한 대미지가 적은 조건으로 제거하는 것이 바람직하다.
또한 제 2 금속막을 형성하지 않고, 제 2 금속 산화물막 위에 제 2 레지스트 마스크를 직접 형성할 수도 있다. 이때, 제 2 레지스트 마스크로 덮이지 않는 제 2 금속 산화물막을 에칭하여 섬 형상의 제 2 산화물 반도체층을 형성한다. 이때, 제 1 산화물 반도체층은 제 1 금속막으로 덮이기 때문에, 에칭되는 것을 방지할 수 있다. 이어서, 제 1 금속층을 제거한 후에 제 2 레지스트 마스크를 제거한다. 또는 제 2 레지스트 마스크를 제거한 후에 제 1 금속층을 제거한다.
이상과 같이 함으로써, 제 1 절연층의 상면에 접하는 제 1 산화물 반도체층과 제 2 산화물 반도체층을 나란히 형성할 수 있다. 또한 상기 공정을 반복함으로써, 3종류 이상의 산화물 반도체층을 동일 표면 위에 접하여 개별적으로 형성할 수 있다. 따라서, 본 발명의 일 형태는 상이한 산화물 반도체가 적용된 3종류 이상의 트랜지스터가 동일 면 위에 형성된 반도체 장치, 표시 장치, 또는 전자 기기, 및 이들의 제작 방법을 포함하는 것이다.
또한 3종류 이상의 산화물 반도체층을 동일 표면 위에 접하여 형성하는 경우, 마지막에 형성하는 산화물 반도체층의 금속 산화물막은 상술한 바와 같이 금속막을 형성하지 않고 가공하여도 좋다.
이하에서는 더 구체적인 예에 대하여 도면을 참조하여 설명한다.
[구성예 1]
도 1의 (A)에는 기판(102) 위에 제공된 트랜지스터(100) 및 트랜지스터(200)의 채널 길이 방향의 단면 개략도를 도시하였다. 또한 도 1의 (B)에는 트랜지스터(100) 및 트랜지스터(200)의 채널 폭 방향의 단면 개략도를 도시하였다.
트랜지스터(100)는 기판(102) 위에 제공되고, 절연층(103), 반도체층(108), 절연층(110), 금속 산화물층(114), 도전층(112), 절연층(118) 등을 가진다. 섬 형상의 반도체층(108)은 절연층(103) 위에 접하여 제공된다. 절연층(110)은 절연층(103)의 상면, 그리고 반도체층(108)의 상면 및 측면에 접하여 제공된다. 금속 산화물층(114) 및 도전층(112)은 절연층(110) 위에 이 순서대로 적층되어 제공되고, 반도체층(108)과 중첩되는 부분을 가진다. 절연층(118)은 절연층(110)의 상면, 금속 산화물층(114)의 측면, 및 도전층(112)의 상면을 덮어 제공된다.
트랜지스터(200)는 기판(102) 위에 제공되고, 절연층(103), 반도체층(208), 절연층(110), 금속 산화물층(214), 도전층(212), 절연층(118) 등을 가진다. 섬 형상의 반도체층(208)은 절연층(103) 위에 접하여 제공된다. 절연층(110)은 절연층(103)의 상면, 그리고 반도체층(208)의 상면 및 측면에 접하여 제공된다. 금속 산화물층(214) 및 도전층(212)은 절연층(110) 위에 이 순서대로 적층되어 제공되고, 반도체층(208)과 중첩되는 부분을 가진다. 절연층(118)은 절연층(110)의 상면, 금속 산화물층(214)의 측면, 및 도전층(212)의 상면을 덮어 제공된다.
또한 도 1의 (A)에 도시된 바와 같이 트랜지스터(100)는 절연층(118) 위에 도전층(120a) 및 도전층(120b)을 가져도 좋다. 도전층(120a) 및 도전층(120b)은 소스 전극 또는 드레인 전극으로서 기능한다. 도전층(120a) 및 도전층(120b)은 각각 절연층(118) 및 절연층(110)에 제공된 개구부(141a) 또는 개구부(141b)를 통하여 반도체층(108)이 가지는 저저항 영역(108n)과 전기적으로 접속된다.
또한 트랜지스터(200)는 절연층(118) 위에 도전층(220a) 및 도전층(220b)을 가져도 좋다. 도전층(220a) 및 도전층(220b)은 소스 전극 또는 드레인 전극으로서 기능한다. 도전층(220a) 및 도전층(220b)은 각각 절연층(118) 및 절연층(110)에 제공된 개구부(141c) 또는 개구부(141d)를 통하여 반도체층(208)이 가지는 저저항 영역(208n)과 전기적으로 접속된다.
트랜지스터(100)가 가지는 반도체층(108)과 트랜지스터(200)가 가지는 반도체층(208)은 상이한 조성의 금속 산화물막을 포함한다. 또한 반도체층(108)과 반도체층(208)은 상이한 금속 산화물막을 가공하여 형성된 막으로 구성되어 있다.
또한 반도체층(108)과 반도체층(208)에는 조성이 상이한 금속 산화물막뿐만 아니라 두께, 결정성, 캐리어 농도, 및 막질 중 하나 이상이 상이한 금속 산화물막을 사용할 수도 있다. 이때, 트랜지스터(200)의 전계 효과 이동도가 트랜지스터(100)의 전계 효과 이동도보다 높아지도록 조성, 두께, 또는 성막 조건 등을 다르게 하는 것이 바람직하다.
여기서, 반도체층(108) 및 반도체층(208)의 조성에 대하여 설명한다. 반도체층(108)과 반도체층(208)에 조성이 상이한 금속 산화물막을 사용하는 경우에는, 반도체층(108)은 적어도 인듐, 갈륨, 아연, 및 산소를 포함하는 금속 산화물을 포함하는 것이 바람직하다. 한편, 반도체층(208)은 적어도 인듐과 산소를 포함하는 금속 산화물을 포함하는 것이 바람직하다. 또한 반도체층(208)은 이들에 더하여 아연을 포함하여도 좋다. 또한 반도체층(208)은 주석을 포함하여도 좋다. 또한 반도체층(208)은 갈륨을 포함하여도 좋다. 또한 반도체층(108)은 타이타늄을 포함하여도 좋다.
반도체층(108)에는 인듐 갈륨 아연 산화물(In-Ga-Zn 산화물, IGZO라고도 표기함) 등을 사용할 수 있다. 또한 반도체층(208)에는, 대표적으로 산화 인듐, 인듐 아연 산화물(In-Zn 산화물), 인듐 주석 산화물(In-Sn 산화물), 인듐 타이타늄 산화물(In-Ti 산화물), 인듐 주석 아연 산화물(In-Sn-Zn 산화물), 인듐 타이타늄 아연 산화물(In-Ti-Zn 산화물), 인듐 갈륨 아연 산화물(In-Ga-Zn 산화물, IGZO라고도 표기함), 인듐 갈륨 주석 아연 산화물(In-Ga-Sn-Zn 산화물) 등을 사용할 수 있다. 또는 실리콘을 포함하는 인듐 주석 산화물 등을 사용할 수도 있다.
또한 상기 갈륨 대신에 원소 M(M은 알루미늄, 실리콘, 붕소, 이트륨, 구리, 바나듐, 베릴륨, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 및 마그네슘에서 선택된 1종류 또는 복수 종류)을 사용한 경우에도 적용할 수 있다. 특히 M은 알루미늄 및 이트륨 중에서 선택된 1종류 또는 복수 종류로 하는 것이 바람직하다.
여기서, 반도체층(108) 및 반도체층(208)의 조성은 트랜지스터(100) 또는 트랜지스터(200)의 전기적 특성 및 신뢰성에 큰 영향을 미친다. 예를 들어, 반도체층(208) 내의 인듐의 함유량이 늘어나면, 캐리어 이동도가 향상되어 전계 효과 이동도가 높은 트랜지스터를 실현할 수 있다.
반도체층(208)에 In-Zn 산화물을 사용한 경우, In의 원자수의 비율이 Zn의 원자수의 비율 이상인 금속 산화물막을 적용하는 것이 바람직하다. 예를 들어 금속 원소의 원자수비가 In:Zn=1:1, In:Zn=2:1, In:Zn=3:1, In:Zn=4:1, In:Zn=5:1, In:Zn=7:1, In:Zn=10:1, 또는 이들의 근방인 금속 산화물막을 사용할 수 있다.
또한 반도체층(208)에 In-Sn 산화물을 사용한 경우, In의 원자수의 비율이 Sn의 원자수의 비율 이상인 금속 산화물막을 적용하는 것이 바람직하다. 예를 들어 금속 원소의 원자수비가 In:Sn=1:1, In:Sn=2:1, In:Sn=3:1, In:Sn=4:1, In:Sn=5:1, In:Sn=7:1, In:Sn=10:1, 또는 이들의 근방인 금속 산화물막을 사용할 수 있다.
또한 반도체층(208)에 In-Sn-Zn 산화물을 사용한 경우, 금속 원소의 원자수에 대한 In의 원자수의 비율이 Sn 및 Zn의 원자수의 비율보다 높은 금속 산화물막을 적용할 수 있다. 또한 Zn의 원자수의 비율이 Sn의 원자수의 비율보다 높은 금속 산화물막을 사용하는 것이 더 바람직하다. 바꿔 말하면, 금속 원소의 원자수의 비율이 In>Sn, In>Zn, 또한 Zn>Sn을 충족시키는 금속 산화물막을 반도체층(208)에 적용하는 것이 바람직하다.
또한 반도체층(208)에 In-Ga-Zn 산화물을 사용한 경우, 금속 원소의 원자수에 대한 In의 원자수의 비율이 Ga의 원자수의 비율보다 높은 금속 산화물막을 적용할 수 있다. 또한 Zn의 원자수의 비율이 Ga의 원자수의 비율보다 높은 금속 산화물막을 사용하는 것이 더 바람직하다. 바꿔 말하면, 금속 원소의 원자수의 비율이 In>Ga 또한 Zn>Ga을 충족시키는 금속 산화물막을 반도체층(208)에 적용하는 것이 바람직하다.
예를 들어, 반도체층(208)으로서 금속 원소의 원자수비가 In:Ga:Zn=2:1:3, In:Ga:Zn=3:1:2, In:Ga:Zn=4:2:3, In:Ga:Zn=4:2:4.1, In:Ga:Zn=5:1:3, In:Ga:Zn=10:1:3, In:Ga:Zn=5:1:6, In:Ga:Zn=5:1:7, In:Ga:Zn=5:1:8, In:Ga:Zn=6:1:6, In:Ga:Zn=5:2:5, 또는 이들의 근방인 금속 산화물막을 사용할 수 있다.
특히, 인듐과 아연을 포함하는 금속 산화물 중에서도, 함유되는 금속 원소의 원자수에 대한 인듐의 원자수의 비율이 50atomic% 이상, 바람직하게는 60atomic% 이상, 더 바람직하게는 70atomic% 이상인 금속 산화물막을 반도체층(208)에 적용하는 것이 바람직하다.
반도체층(108)과 반도체층(208)의 양쪽에 In-Ga-Zn 산화물을 사용하는 경우, 반도체층(208)에는 반도체층(108)과 비교하여 금속 원소의 원자수에 대한 In의 원자수의 비율이 높은 금속 산화물막을 사용할 수 있다.
또한 반도체층(108)에 In-Ga-Zn 산화물을 사용하고 반도체층(208)에 In-Ga-Zn 산화물 외의 인듐을 포함한 금속 산화물을 사용한 경우도 마찬가지로, 반도체층(208)에는 반도체층(108)과 비교하여 금속 원소의 원자수에 대한 In의 원자수의 비율이 높은 금속 산화물막을 사용할 수 있다.
또한 반도체층(108)에 In-Ga-Zn 산화물 외의 인듐을 포함한 금속 산화물을 사용할 수도 있다. 이때도 마찬가지로, 반도체층(208)에는 반도체층(108)과 비교하여 금속 원소의 원자수에 대한 In의 원자수의 비율이 높은 금속 산화물막을 사용할 수 있다.
트랜지스터(100)와 트랜지스터(200)에서는 반도체층 외의 구성 요소를 동일한 공정에 의하여 동시에 형성할 수 있다. 이에 의하여, 2종류의 트랜지스터를 혼재(混載)한 경우에도 공정 수의 증가를 억제할 수 있다.
즉, 금속 산화물층(114)과 금속 산화물층(214)은 동일한 금속 산화물막을 가공하여 형성된다. 또한 도전층(112)과 도전층(212)은 동일한 도전막을 가공하여 형성된다. 또한 도전층(120a), 도전층(120b), 도전층(220a), 및 도전층(220b)은 동일한 도전막을 가공하여 형성된다.
도전층(112) 및 도전층(212)의 일부는 각각 게이트 전극으로서 기능한다. 절연층(110)의 일부는 게이트 절연층으로서 기능한다. 트랜지스터(100) 및 트랜지스터(200)는 반도체층 위에 게이트 전극이 제공된, 소위 톱 게이트형 트랜지스터이다.
도전층(112)과 금속 산화물층(114)은 상면 형상이 서로 대략 일치하도록 가공된다. 또한 도전층(212)과 금속 산화물층(214)은 상면 형상이 서로 대략 일치하도록 가공된다.
또한 본 명세서 등에서 "상면 형상이 대략 일치"란, 적층된 층과 층 사이에서 적어도 윤곽의 일부가 중첩되는 것을 말한다. 예를 들어 위층과 아래층이 동일한 마스크 패턴, 또는 일부가 동일한 마스크 패턴을 사용하여 가공된 경우를 그 범주에 포함한다. 다만, 엄밀하게 말하면 윤곽이 중첩되지 않고 위층이 아래층 내측에 위치하거나 또는 위층이 아래층 외측에 위치하는 경우도 있고, 이 경우도 "상면 형상이 대략 일치"라고 한다.
이하에서는 금속 산화물층(114)에 대하여 설명한다. 또한 금속 산화물층(214)에 대해서도 금속 산화물층(114)과 같은 기능 및 작용 효과를 나타내기 때문에 아래의 기재를 참작할 수 있다.
절연층(110)과 도전층(112) 사이에 위치하는 금속 산화물층(114)은 절연층(110)에 포함되는 산소가 도전층(112) 측으로 확산되는 것을 방지하는 배리어막으로서 기능한다. 또한 금속 산화물층(114)은 도전층(112)에 포함되는 수소, 물이 절연층(110) 측으로 확산되는 것을 방지하는 배리어막으로서도 기능한다. 금속 산화물층(114)에는 예를 들어 적어도 절연층(110)보다 산소 및 수소를 투과시키기 어려운 재료를 사용하는 것이 바람직하다.
금속 산화물층(114)에 의하여, 도전층(112)에 알루미늄, 구리 등의 산소를 흡인하기 쉬운 금속 재료를 사용한 경우에도 절연층(110)으로부터 도전층(112)으로 산소가 확산되는 것을 방지할 수 있다. 또한 도전층(112)이 수소를 포함하는 경우에도, 절연층(110)을 통하여 도전층(112)으로부터 반도체층(108)으로 수소가 확산되는 것을 방지할 수 있다. 그 결과, 반도체층(108)의 채널 형성 영역의 캐리어 밀도를 매우 낮은 것으로 할 수 있다.
금속 산화물층(114)으로서는 절연성 재료 또는 도전성 재료를 사용할 수 있다. 금속 산화물층(114)이 절연성을 가지는 경우에는 금속 산화물층(114)은 게이트 절연층의 일부로서 기능한다. 한편, 금속 산화물층(114)이 도전성을 가지는 경우에는 금속 산화물층(114)은 게이트 전극의 일부로서 기능한다.
금속 산화물층(114)으로서 산화 실리콘보다 유전율이 높은 절연성 재료를 사용하는 것이 바람직하다. 특히 산화 알루미늄막, 산화 하프늄막, 또는 하프늄 알루미네이트막 등을 사용하면 구동 전압을 저감할 수 있어 바람직하다.
금속 산화물층(114)으로서 예를 들어 산화 인듐, 인듐 주석 산화물(ITO), 또는 실리콘을 포함한 인듐 주석 산화물 등의 도전성 산화물을 사용할 수도 있다. 특히, 인듐을 포함한 도전성 산화물은 도전성이 높아 바람직하다.
또한 금속 산화물층(114)으로서 반도체층(108) 또는 반도체층(208)과 동일한 원소를 하나 이상 포함한 산화물 재료를 사용하는 것이 바람직하다. 특히 상기 반도체층(108) 또는 반도체층(208에 적용할 수 있는 산화물 반도체 재료를 사용하는 것이 바람직하다. 이때, 금속 산화물층(114)으로서 반도체층(108) 또는 반도체층(208과 같은 스퍼터링 타깃을 사용하여 형성한 금속 산화물막을 적용함으로써 장치를 공통화시킬 수 있어 바람직하다.
또한 금속 산화물층(114)은 스퍼터링 장치를 사용하여 형성하는 것이 바람직하다. 예를 들어 스퍼터링 장치를 사용하여 산화물막을 형성하는 경우, 산소 가스를 포함한 분위기하에서 형성함으로써 절연층(110) 및 반도체층(108)에 산소를 적합하게 첨가할 수 있다.
반도체층(108)은 도전층(112)과 중첩되는 영역, 및 이 영역을 끼우는 한 쌍의 저저항 영역(108n)을 가진다. 반도체층(108)에서 도전층(112)과 중첩되는 영역은 트랜지스터(100)의 채널 형성 영역으로서 기능한다. 한편, 한 쌍의 저저항 영역(108n)은 트랜지스터(100)의 소스 영역 및 드레인 영역으로서 기능한다. 마찬가지로, 반도체층(208)은 도전층(212)과 중첩되는 채널 형성 영역, 및 이 영역을 끼우는 한 쌍의 저저항 영역(208n)을 가진다.
또한 저저항 영역(108n) 및 저저항 영역(208n)은 채널 형성 영역보다 저저항인 영역, 캐리어 농도가 높은 영역, 산소 결함 밀도가 높은 영역, 불순물 농도가 높은 영역, 또는 n형인 영역이라고도 할 수 있다.
저저항 영역(108n) 및 저저항 영역(208n)은 불순물 원소를 포함한 영역이다. 상기 불순물 원소로서는 예를 들어 수소, 붕소, 탄소, 질소, 플루오린, 인, 황, 비소, 알루미늄, 또는 희가스 등을 들 수 있다. 또한 희가스의 대표적인 예로서는 헬륨, 네온, 아르곤, 크립톤, 및 제논 등이 있다. 특히 붕소 또는 인을 포함하는 것이 바람직하다. 또한 이들 원소를 2종류 이상 포함하여도 좋다.
후술하는 바와 같이, 저저항 영역(108n) 및 저저항 영역(208n)에 불순물을 첨가하는 처리는 도전층(112) 또는 도전층(212)을 마스크로 하여 절연층(110)을 통하여 수행할 수 있다.
저저항 영역(108n) 및 저저항 영역(208n)은 불순물 농도가 1×1019atoms/cm3 이상 1×1023atoms/cm3 이하, 바람직하게는 5×1019atoms/cm3 이상 5×1022atoms/cm3 이하, 더 바람직하게는 1×1020atoms/cm3 이상 1×1022atoms/cm3 이하인 영역을 포함하는 것이 바람직하다.
저저항 영역(108n) 및 저저항 영역(208n)에 포함되는 불순물의 농도는 예를 들어 이차 이온 질량 분석법(SIMS: Secondary Ion Mass Spectrometry), X선 광전자 분광법(XPS: X-ray Photoelectron Spectroscopy) 등의 분석법으로 분석할 수 있다. XPS 분석을 사용하는 경우에는, 표면 측 또는 뒷면 측으로부터의 이온 스퍼터링과 XPS 분석을 조합함으로써 깊이 방향의 농도 분포를 알 수 있다.
절연층(118)은 트랜지스터(100)를 보호하는 보호층으로서 기능한다. 절연층(110)으로서는 예를 들어 산화물 또는 질화물 등의 무기 절연 재료를 사용할 수 있다. 더 구체적인 예로서 산화 실리콘, 산화질화 실리콘, 질화 실리콘, 질화산화 실리콘, 산화 알루미늄, 산화질화 알루미늄, 질화 알루미늄, 산화 하프늄, 하프늄 알루미네이트 등의 무기 절연 재료를 사용할 수 있다.
[구성예 2]
도 2의 (A)는 트랜지스터(100A) 및 트랜지스터(200A)의 채널 길이 방향의 단면도이고, 도 2의 (B)는 채널 폭 방향의 단면도이다.
트랜지스터(100A)는 기판(102)과 절연층(103) 사이에 도전층(106)을 가지는 점에서 트랜지스터(100)와 주로 상이하다. 마찬가지로, 트랜지스터(200A)는 도전층(206)을 가지는 점에서 트랜지스터(200)와 주로 상이하다. 도전층(106)은 반도체층(108) 및 도전층(112)과 중첩되는 영역을 가지고, 도전층(206)은 반도체층(208) 및 도전층(212)과 중첩되는 영역을 가진다.
도전층(112) 및 도전층(212)은 제 2 게이트 전극(톱 게이트 전극이라고도 함)으로서의 기능을 가지고, 도전층(106) 및 도전층(206)은 제 1 게이트 전극(보텀 게이트 전극이라고도 함)으로서의 기능을 가진다. 또한 절연층(110)의 일부는 각각 트랜지스터의 제 2 게이트 절연층으로서 기능하고, 절연층(103)의 일부는 각각 트랜지스터의 제 1 게이트 절연층으로서 기능한다.
반도체층(108)에서 도전층(112) 및 도전층(106) 중 적어도 한쪽과 중첩되는 부분은 채널 형성 영역으로서 기능한다. 또한 이하에서는 설명을 용이하게 하기 위하여, 반도체층(108)에서 도전층(112)과 중첩되는 부분을 채널 형성 영역이라고 부르는 경우가 있지만, 실제로는 도전층(112)과 중첩되지 않고 도전층(106)과 중첩되는 부분(저저항 영역(108n)을 포함한 부분)에도 채널이 형성될 수 있다. 또한 트랜지스터(200)의 반도체층(208)에 대해서도 마찬가지이다.
또한 도 2의 (B)에 도시된 바와 같이 도전층(106)은 금속 산화물층(114), 절연층(110), 및 절연층(103)에 제공된 개구부(142a)를 통하여 도전층(112)과 전기적으로 접속되어도 좋다. 이에 의하여, 도전층(106)과 도전층(112)에는 같은 전위를 공급할 수 있다. 또한 트랜지스터(200A)에서도 마찬가지로 도전층(206)과 도전층(212)이 전기적으로 접속된다.
도전층(106) 및 도전층(206)에는 도전층(112), 도전층(120a), 또는 도전층(120b)과 같은 재료를 사용할 수 있다. 특히 도전층(106)에 구리를 포함한 재료를 사용하면 배선 저항을 낮출 수 있어 바람직하다.
또한 도 2의 (B)에 도시된 바와 같이, 채널 폭 방향에 있어서 도전층(112) 및 도전층(106)이 반도체층(108)의 단부보다 외측으로 돌출하는 것이 바람직하다. 이때, 도 2의 (B)에 도시된 바와 같이, 반도체층(108)의 채널 폭 방향의 전체가 절연층(110)과 절연층(103)을 개재(介在)하여 도전층(112)과 도전층(106)으로 덮인 구성이 된다. 마찬가지로, 반도체층(208)도 도전층(212)과 도전층(206)으로 덮인 구성이 된다.
이와 같은 구성으로 함으로써 반도체층을 한 쌍의 게이트 전극에 의하여 생기는 전계로 전기적으로 둘러쌀 수 있다. 이때 특히 한 쌍의 게이트 전극에 같은 전위를 공급하는 것이 바람직하다. 이로써, 채널을 유발시키기 위한 전계를 반도체층에 효과적으로 인가할 수 있기 때문에 트랜지스터(100A) 및 트랜지스터(200A)의 온 전류를 증대시킬 수 있다. 그러므로 트랜지스터(100A) 및 트랜지스터(200A)를 미세화할 수도 있게 된다.
또한 한 쌍의 게이트 전극을 접속시키지 않는 구성으로 하여도 좋다. 이때, 한 쌍의 게이트 전극의 한쪽에 정전위를 공급하고, 다른 쪽에 트랜지스터(100A) 또는 트랜지스터(200A)를 구동하기 위한 신호를 공급하여도 좋다. 이때 한쪽 게이트 전극에 공급하는 전위에 의하여, 트랜지스터(100A) 또는 트랜지스터(200A)를 다른 쪽 게이트 전극으로 구동할 때의 문턱 전압을 제어할 수도 있다.
또한 트랜지스터(100A) 및 트랜지스터(200A)의 제작 공정에 있어서, 트랜지스터(100) 및 트랜지스터(200)를 동일 기판 위에 동시에 제작할 수 있다. 그러므로 트랜지스터(100), 트랜지스터(100A), 트랜지스터(200), 및 트랜지스터(200A)의 4종류의 트랜지스터를 혼재한 표시 장치를 실현할 수 있다. 또는 트랜지스터(100) 및 트랜지스터(100A) 중 어느 한쪽 또는 양쪽과, 트랜지스터(200) 및 트랜지스터(200A) 중 어느 한쪽 또는 양쪽을 혼재한 표시 장치를 실현할 수 있다.
[구성예 3]
도 3의 (A)는 트랜지스터(100B) 및 트랜지스터(200B)의 채널 길이 방향의 단면도이고, 도 3의 (B)는 채널 폭 방향의 단면도이다.
트랜지스터(100B) 및 트랜지스터(200B)는 상기 트랜지스터(100) 및 트랜지스터(200)와 절연층(110)의 형상이 주로 상이하다.
이하에서 절연층(110)에 대하여 설명한다. 여기서는 트랜지스터(100B)에 대하여 설명하지만, 트랜지스터(200B)도 같은 작용 효과를 나타낸다.
절연층(110)은 상면 형상이 도전층(112) 및 금속 산화물층(114)과 대략 일치하도록 가공된다. 절연층(110)은 예를 들어 도전층(112) 및 금속 산화물층(114)을 가공하기 위한 레지스트 마스크를 사용하여 가공함으로써 형성할 수 있다.
절연층(118)은 반도체층(108)의 도전층(112), 금속 산화물층(114), 및 절연층(110)으로 덮여 있지 않은 상면 및 측면에 접하여 제공된다. 또한 절연층(118)은 절연층(103)의 상면, 절연층(110)의 측면, 금속 산화물층(114)의 측면, 및 도전층(112)의 상면 및 측면을 덮어 제공된다.
절연층(118)은 저저항 영역(108n)을 저저항화시키는 기능을 가진다. 이러한 절연층(118)으로서는, 절연층(118)의 성막 시 또는 성막 후에 가열함으로써 저저항 영역(108n) 내에 불순물을 공급할 수 있는 절연막을 사용할 수 있다. 또는, 절연층(118)의 성막 시 또는 성막 후에 가열함으로써 저저항 영역(108n) 내에 산소 결손이 생기게 할 수 있는 절연막을 사용할 수 있다.
예를 들어, 절연층(118)으로서 저저항 영역(108n)에 불순물을 공급하는 공급원으로서 기능하는 절연막을 사용할 수 있다. 이때, 절연층(118)은 가열에 의하여 수소를 방출하는 막인 것이 바람직하다. 이러한 절연층(118)을 반도체층(108)에 접하여 형성함으로써, 저저항 영역(108n)에 수소 등의 불순물을 공급하여 저저항 영역(108n)을 저저항화시킬 수 있다.
절연층(118)은 성막 시에 사용되는 성막 가스로서 수소 원소 등의 불순물 원소를 포함한 가스를 사용하여 성막되는 막인 것이 바람직하다.
절연층(118)으로서는, 예를 들어 질화 실리콘, 질화산화 실리콘, 산화질화 실리콘, 질화 알루미늄, 질화산화 알루미늄 등의 질화물을 포함한 절연막을 적합하게 사용할 수 있다. 특히 질화 실리콘은 수소, 산소에 대한 차단성을 가지기 때문에, 외부로부터 반도체층으로의 수소 확산, 및 반도체층으로부터 외부로의 산소 이탈의 양쪽을 방지할 수 있어 신뢰성이 높은 트랜지스터를 실현할 수 있다.
또한 절연층(118)으로서 산화 실리콘, 산화질화 실리콘, 산화 알루미늄, 산화 하프늄 등의 산화물막을 사용할 수도 있다.
[구성예 4]
도 4의 (A)는 트랜지스터(100C) 및 트랜지스터(200C)의 채널 길이 방향의 단면도이고, 도 4의 (B)는 채널 폭 방향의 단면도이다.
트랜지스터(100C)는 구성예 3에서 예시한 트랜지스터(100B)에, 구성예 2에서 예시한 제 1 게이트 전극으로서 기능하는 도전층(106)을 제공한 경우의 예이다. 마찬가지로, 트랜지스터(200C)는 트랜지스터(200B)에 도전층(206)을 제공한 경우의 예이다.
이러한 구성으로 함으로써, 온 전류가 높은 트랜지스터로 할 수 있다. 또는 문턱 전압을 제어할 수 있는 트랜지스터로 할 수 있다.
[제작 방법예]
이하에서는 본 발명의 일 형태의 트랜지스터의 제작 방법예에 대하여 설명한다. 여기서는 구성예 2에서 예시한 트랜지스터(100A) 및 트랜지스터(200A)를 예로 들어 설명한다.
또한 반도체 장치를 구성하는 박막(절연막, 반도체막, 도전막 등)은 스퍼터링법, 화학 기상 퇴적(CVD: Chemical Vapor Deposition)법, 진공 증착법, 펄스 레이저 퇴적(PLD: Pulsed Laser Deposition)법, 원자층 퇴적(ALD: Atomic Layer Deposition)법 등을 사용하여 형성할 수 있다. CVD법으로서는 플라스마 화학 기상 퇴적(PECVD: Plasma Enhanced CVD)법, 열 CVD법 등이 있다. 또한 열 CVD법의 한 종류로서 유기 금속 화학 기상 퇴적(MOCVD: Metal Organic CVD)법이 있다.
또한 반도체 장치를 구성하는 박막(절연막, 반도체막, 도전막 등)은 스핀 코팅, 딥, 스프레이 도포, 잉크젯, 디스펜스, 스크린 인쇄, 오프셋 인쇄 등의 방법, 닥터 나이프, 슬릿 코터, 롤 코터, 커튼 코터, 나이프 코터 등을 사용하여 형성할 수 있다.
또한 반도체 장치를 구성하는 박막을 가공할 때는 포토리소그래피법 등을 사용하여 가공할 수 있다. 그 외에 나노임프린트법, 샌드 블라스트법, 리프트 오프법 등에 의하여 박막을 가공하여도 좋다. 또한 메탈 마스크 등의 차폐 마스크를 사용하는 성막 방법에 의하여 섬 형상의 박막을 직접 형성하여도 좋다.
포토리소그래피법으로서 대표적으로는 다음 2가지 방법이 있다. 하나는 가공하고자 하는 박막 위에 레지스트 마스크를 형성하고, 에칭 등에 의하여 상기 박막을 가공하고, 레지스트 마스크를 제거하는 방법이다. 다른 하나는 감광성을 가지는 박막을 형성한 후에, 노광 및 현상을 수행하여 상기 박막을 원하는 형상으로 가공하는 방법이다.
포토리소그래피법에서 노광에 사용되는 광으로서는 예를 들어 i선(파장 365nm), g선(파장 436nm), h선(파장 405nm), 또는 이들을 혼합시킨 광을 사용할 수 있다. 이 외에 자외선, KrF 레이저광, 또는 ArF 레이저광 등을 사용할 수도 있다. 또한 액침 노광 기술에 의하여 노광을 수행하여도 좋다. 또한 노광에 사용되는 광으로서 극단 자외(EUV: Extreme Ultra-violet)광, X선을 사용하여도 좋다. 또한 노광에 사용되는 광 대신에 전자 빔을 사용할 수도 있다. 극단 자외광, X선, 또는 전자 빔을 사용하면, 매우 미세하게 가공할 수 있기 때문에 바람직하다. 또한 전자 빔 등의 빔을 주사하여 노광을 수행하는 경우에는 포토마스크는 불필요하다.
박막의 에칭에는 드라이 에칭법, 웨트 에칭법, 샌드 블라스트법 등을 사용할 수 있다.
도 5의 (A) 내지 도 7의 (E)에는 구성예 2에서 예시한 트랜지스터(100A) 및 트랜지스터(200A)의 제작 공정의 각 단계에서의 채널 길이 방향의 단면 개략도를 나란히 도시하였다.
또한 이하에서는, 동일 공정에 의하여 형성할 수 있는 트랜지스터(100A)와 트랜지스터(200A)의 구성 요소(도전층(106)과 도전층(206), 도전층(112)과 도전층(212) 등) 간에서 공통되는 사항에 대해서는 동일한 기능 및 작용 효과를 나타내는 것으로 하여 한쪽의 설명만 하고, 다른 쪽의 설명은 생략하는 경우가 있다.
[도전층(106), 도전층(206)의 형성]
기판(102) 위에 도전막을 형성하고 이를 에칭에 의하여 가공하여, 게이트 전극으로서 기능하는 도전층(106) 및 도전층(206)을 형성한다(도 5의 (A) 참조).
이때, 도 5의 (A)에 도시된 바와 같이 도전층(106) 및 도전층(206)의 단부가 테이퍼 형상이 되도록 가공하는 것이 바람직하다. 이로써, 다음에 형성하는 절연층(103)의 단차 피복성을 높일 수 있다.
또한 도전층(106) 및 도전층(206)이 되는 도전막으로서 구리를 포함한 도전막을 사용함으로써 배선 저항을 작게 할 수 있다. 예를 들어 대형 표시 장치에 적용하는 경우 또는 해상도가 높은 표시 장치로 하는 경우에는, 구리를 포함한 도전막을 사용하는 것이 바람직하다. 또한 도전층(106) 등에 구리를 포함한 도전막을 사용한 경우에도, 절연층(103)에 의하여 구리가 반도체층(108) 등 측으로 확산되는 것이 억제되므로 신뢰성이 높은 트랜지스터를 실현할 수 있다.
[절연층(103)의 형성]
이어서, 기판(102), 도전층(106), 및 도전층(206)을 덮어 절연층(103)을 형성한다(도 5의 (B) 참조). 절연층(103)은 PECVD법, ALD법, 스퍼터링법 등을 사용하여 형성할 수 있다.
특히 절연층(103)은 PECVD법에 의하여 형성하는 것이 바람직하다.
절연층(103)은 2개 이상의 절연막을 적층한 적층 구조를 가지는 것이 바람직하다. 이때, 도전층(106) 측에 위치하는 절연막으로서는 질소를 포함하는 절연막을 사용하는 것이 바람직하다. 구체적으로는, 도전층(106) 측에 위치하는 절연막으로서는 예를 들어 질화 실리콘막, 질화산화 실리콘막, 질화 알루미늄막, 질화 하프늄막 등 질소를 포함하는 절연막을 사용할 수 있다.
한편, 반도체층(108) 및 반도체층(208)과 접하는 절연막으로서는 산소를 포함하는 절연막을 사용하는 것이 바람직하다. 예를 들어 산화 실리콘막, 산화질화 실리콘막, 질화산화 실리콘막, 산화 알루미늄막, 산화 하프늄막, 산화 이트륨막, 산화 지르코늄막, 산화 갈륨막, 산화 탄탈럼막, 산화 마그네슘막, 산화 란타넘막, 산화 세륨막, 및 산화 네오디뮴막 중에서 1종류 이상을 포함한 절연층을 사용할 수 있다.
또한 절연층(103)을 구성하는 각 절연막은 각각 플라스마 CVD 장치를 사용하여, 대기에 노출시키지 않고 연속적으로 성막하는 것이 바람직하다.
절연층(103)을 형성한 후에 절연층(103)에 대하여 산소를 공급하는 처리를 수행하여도 좋다. 예를 들어 산소 분위기하에서의 플라스마 처리 또는 가열 처리 등을 수행할 수 있다. 또는 플라스마 이온 도핑법 혹은 이온 주입법에 의하여 절연층(103)에 산소를 공급하여도 좋다.
[금속 산화물막(108f)의 형성]
다음으로, 절연층(103) 위에 금속 산화물막(108f)을 형성한다(도 5의 (C) 참조).
금속 산화물막(108f)은 금속 산화물 타깃을 사용한 스퍼터링법에 의하여 형성하는 것이 바람직하다.
금속 산화물막(108f)은 가능한 한 결함이 적으며 치밀한 막으로 하는 것이 바람직하다. 또한 금속 산화물막(108f)은 가능한 한 수소, 물 등의 불순물이 저감되고 고순도의 막인 것이 바람직하다. 특히, 금속 산화물막(108f)으로서 결정성을 가지는 금속 산화물막을 사용하는 것이 바람직하다.
또한 금속 산화물막을 형성할 때, 산소 가스와 불활성 가스(예를 들어 헬륨 가스, 아르곤 가스, 또는 제논 가스 등)를 혼합시켜도 좋다. 또한 금속 산화물막을 형성할 때의 성막 가스 전체에서 차지하는 산소 가스의 비율(이후 산소 유량비라고도 함)이 높을수록 금속 산화물막의 결정성을 높일 수 있어 신뢰성이 높은 트랜지스터를 실현할 수 있다. 한편, 산소 유량비가 낮을수록 금속 산화물막의 결정성이 낮아져 온 전류가 높아진 트랜지스터로 할 수 있다.
금속 산화물막을 형성할 때 기판 온도가 높을수록 결정성이 높고 치밀한 금속 산화물막으로 할 수 있다. 한편, 기판 온도가 낮을수록 결정성이 낮고 전기 전도성이 높은 금속 산화물막으로 할 수 있다.
금속 산화물막의 성막 조건으로서는 기판 온도를 실온 이상 250℃ 이하, 바람직하게는 실온 이상 200℃ 이하, 더 바람직하게는 실온 이상 140℃ 이하로 하면 좋다. 예를 들어 기판 온도를 실온 이상 140℃ 미만으로 하면 생산성이 높아져 바람직하다. 또한 기판 온도를 실온으로 하거나 또는 의도적으로 가열하지 않는 상태에서 금속 산화물막을 형성함으로써 결정성을 낮게 할 수 있다.
또한 금속 산화물막(108f)을 형성하기 전에 절연층(103) 표면에 흡착된 물, 수소, 유기물 등을 이탈시키기 위한 처리, 및 절연층(103) 내에 산소를 공급하는 처리 중 적어도 하나를 수행하는 것이 바람직하다. 예를 들어 감압 분위기하에서 70℃ 이상 200℃ 이하의 온도에서 가열 처리를 수행할 수 있다. 또는 산소를 포함한 분위기하에서 플라스마 처리를 수행하여도 좋다. 또는 일산화 이질소(N2O) 등의 산화성 기체를 포함한 분위기하에서의 플라스마 처리에 의하여 절연층(103)에 산소를 공급하여도 좋다. 일산화 이질소 가스를 포함한 플라스마 처리를 수행하면 절연층(103) 표면의 유기물을 적합하게 제거하면서 산소를 공급할 수 있다. 이와 같은 처리를 수행한 후, 절연층(103) 표면을 대기에 노출시키지 않고 연속하여 금속 산화물막(108f)을 형성하는 것이 바람직하다.
또한 반도체층(108)으로서, 복수의 반도체층을 적층한 적층 구조로 하는 경우에는, 먼저 형성하는 금속 산화물막을 형성한 후에, 그 표면을 대기에 노출시키지 않고 연속적으로 다음 금속 산화물막을 형성하는 것이 바람직하다.
[금속막(131f)의 형성]
다음으로, 금속 산화물막(108f) 위에 금속막(131f)을 형성한다(도 5의 (D) 참조).
금속막(131f)은 스퍼터링법, 진공 증착법 등의 성막 방법에 의하여 형성할 수 있다. 금속막(131f)은 금속 산화물막(108f)을 형성한 후에, 대기에 노출시키지 않고 연속하여 성막하는 것이 바람직하다.
금속막(131f)에는, 금속 산화물막(108f)을 구성하는 산화물 반도체로 확산되기 어려운 금속을 사용하는 것이 바람직하다. 이에 의하여, 추후에 형성되는 반도체층(108)의 캐리어 농도를 저감할 수 있다. 또한 금속막(131f)에는 금속 산화물막(108f)에 대한 에칭 속도의 선택비가 높은 재료를 사용하는 것이 바람직하다. 특히 금속막(131f)에는, 드라이 에칭법에 의한 에칭과, 추후의 금속층(131) 제거 시의 웨트 에칭법에 의한 에칭을 수행하기 위하여, 어느 쪽 방법에 대해서도 금속 산화물막(108f)에 대한 에칭 속도의 선택비를 높게 할 수 있는 재료를 사용하는 것이 바람직하다. 이와 같이, 산화물 반도체로 확산되기 어려우며 에칭 속도의 선택비가 높은 금속막(131f)으로서는 텅스텐막, 몰리브데넘막, 또는 타이타늄막 등의 고융점 금속의 막을 적합하게 사용할 수 있다.
[금속층(131), 반도체층(108)의 형성]
다음으로, 금속막(131f) 위에 레지스트 마스크(135)를 형성한다(도 5의 (E) 참조).
다음으로, 먼저 레지스트 마스크(135)로 덮이지 않는 영역의 금속막(131f)을 에칭에 의하여 제거하여 금속 산화물막(108f)의 상면의 일부를 노출시킨다. 이에 의하여 먼저 섬 형상의 금속층(131)이 형성된다.
금속막(131f)의 에칭은 드라이 에칭법에 의하여 수행하는 것이 바람직하다. 특히, 이방성이 높은 드라이 에칭법을 사용하는 것이 바람직하다. 이에 의하여, 금속층(131)의 측면이 에칭되어 금속층(131)의 패턴이 레지스트 마스크(135)의 패턴보다 축소되는 현상을 방지할 수 있다.
다음으로, 금속층(131)으로 덮이지 않는 영역의 금속 산화물막(108f)을 에칭에 의하여 제거하여 절연층(103)의 상면의 일부를 노출시킨다(도 5의 (F) 참조). 금속 산화물막(108f)의 에칭에는 드라이 에칭법을 사용할 수도 있지만, 웨트 에칭법을 사용하면 반도체층(108)의 에칭 대미지를 저감할 수 있기 때문에 바람직하다.
이에 의하여, 섬 형상의 금속층(131)과 섬 형상의 반도체층(108)이 형성된다.
그 후, 레지스트 마스크(135)를 제거한다(도 6의 (A) 참조). 레지스트 마스크(135)는 웨트 에칭법 또는 드라이 에칭법에 의하여 제거할 수 있다.
또한 레지스트 마스크(135)를 금속층(131) 형성 후이며 금속 산화물막(108f) 에칭 전에 제거하여도 좋다. 이때, 금속층(131)을 에칭을 위한 마스크(하드 마스크라고도 함)로서 사용하여 금속 산화물막(108f)을 에칭할 수 있다. 이에 의하여, 반도체층(108)의 측면이 레지스트 마스크(135)의 에칭에 노출되지 않으므로 반도체층(108)에 대한 대미지를 억제할 수 있다.
[금속 산화물막(208f)의 형성]
다음으로 금속층(131), 반도체층(108), 및 절연층(103) 위에 금속 산화물막(208f)을 형성한다.
금속 산화물막(208f)은 상기 금속 산화물막(108f)과는 상이한 스퍼터링 타깃을 사용하여 형성할 수 있다. 금속 산화물막(208f)의 형성에 관한 자세한 내용에 대해서는 상기 금속 산화물막(108f)의 기재를 원용할 수 있다.
[금속막(132f)의 형성]
다음으로, 금속 산화물막(208f) 위에 금속막(132f)을 형성한다(도 6의 (B) 참조).
금속막(132f)은 금속막(131f)과 동일한 재료 및 동일한 조건으로 형성하는 것이 바람직하다. 또한 금속막(132f)은 금속막(131f)과 같은 두께가 되도록 형성하는 것이 바람직하다. 이에 의하여, 추후에 금속층(131)과 금속층(132)을 따로따로 제거할 필요가 없어 공정을 공통화할 수 있다.
[금속층(132), 반도체층(208)의 형성]
다음으로, 금속막(132f) 위에서 금속층(131)과 중첩되지 않는 영역에 레지스트 마스크(136)를 형성한다(도 6의 (C) 참조).
다음으로, 레지스트 마스크(136)로 덮이지 않는 영역의 금속막(132f)을 에칭에 의하여 제거하여 금속 산화물막(208f)의 상면의 일부를 노출시킨다. 이에 의하여 먼저 섬 형상의 금속층(132)이 형성된다.
상기 금속막(131f)과 마찬가지로 금속막(132f)의 에칭은 드라이 에칭법에 의하여 수행하는 것이 바람직하다.
다음으로, 금속층(132)으로 덮이지 않는 영역의 금속 산화물막(208f)을 에칭에 의하여 제거하여 금속층(131)의 상면, 반도체층(108)의 측면, 및 절연층(103)의 상면을 노출시킨다(도 6의 (D) 참조). 상기 금속 산화물막(108f)과 마찬가지로 금속 산화물막(208f)의 에칭은 웨트 에칭에 의하여 수행하는 것이 바람직하다.
이때, 금속층(131)은 금속 산화물막(208f) 에칭 시에 반도체층(108)이 에칭되는 것을 방지하기 위한 보호층으로서 기능한다. 그러므로, 금속막(132f)과 금속 산화물막(208f)은 같은 조건을 사용하여 일괄적으로 에칭하는 것이 아니라, 금속막(132f) 에칭 시에 금속 산화물막(208f)에 대한 에칭 속도의 선택비가 높은 조건으로 에칭하여 따로따로 에칭하는 것이 바람직하다. 이에 의하여, 금속 산화물막(208f)의 에칭 조건으로서 금속층(131)에 대한 에칭 속도의 선택비가 높은 조건을 사용할 수 있기 때문에, 금속 산화물막(208f) 에칭 시에 보호층으로서 기능하는 금속층(131)이 에칭되는 것을 방지할 수 있다.
그 후, 레지스트 마스크(136)를 제거한다(도 6의 (E) 참조).
또한 레지스트 마스크(136)도 상기 레지스트 마스크(135)와 마찬가지로 금속층(132) 형성 후이며 금속 산화물막(208f) 에칭 전에 제거하여도 좋다. 이때, 금속층(132)을 에칭을 위한 마스크(하드 마스크라고도 함)로서 사용하여 금속 산화물막(208f)을 에칭할 수 있다. 이에 의하여, 반도체층(208) 및 반도체층(108)의 측면이 레지스트 마스크(136)의 에칭에 노출되지 않으므로 반도체층(108) 및 반도체층(208)에 대한 대미지를 억제할 수 있다.
[금속층(131), 금속층(132)의 제거]
다음으로, 금속층(131) 및 금속층(132)을 에칭에 의하여 제거한다(도 6의 (F) 참조).
금속층(131)과 금속층(132)을 동일한 조건으로 형성하면 하나의 공정으로 이들을 동시에 제거할 수 있다.
금속층(131)과 금속층(132)은 웨트 에칭법에 의하여 제거하는 것이 바람직하다. 드라이 에칭법에 의하여 제거하는 경우, 반도체층(108) 및 반도체층(208)이 플라스마로 인한 대미지를 받아 막질이 변화될 우려가 있다. 웨트 에칭법을 사용함으로써, 전기 특성이 양호하며 신뢰성이 높은 트랜지스터를 제작할 수 있다.
상술한 공정에 의하여, 조성이 상이한 반도체층(108)과 반도체층(208)을 동일 면 위에 나란히 형성할 수 있다.
또한 여기서는 반도체층(108)을 먼저 형성하고 반도체층(208)을 추후에 형성하였지만, 그 순서는 불문한다. 즉, 반도체층(208)을 먼저 형성하고 반도체층(108)을 후추에 형성하여도 좋다.
[가열 처리]
반도체층(108) 및 반도체층(208) 형성 후에 가열 처리를 수행하는 것이 바람직하다. 가열 처리에 의하여, 반도체층(108) 내 및 반도체층(208) 내에 포함되거나 또는 이들의 표면에 흡착된 수소 또는 물을 제거할 수 있다. 또한 가열 처리에 의하여 반도체층(108) 및 반도체층(208)의 막질이 향상되는(예를 들어 결함 저감, 결정성 향상 등) 경우가 있다.
또한 가열 처리에 의하여 절연층(103)으로부터 반도체층(108) 및 반도체층(208)에 산소를 공급할 수도 있다.
가열 처리의 온도는 대표적으로는 150℃ 이상 기판 변형점 미만, 또는 200℃ 이상 500℃ 이하, 또는 250℃ 이상 450℃ 이하, 또는 300℃ 이상 450℃ 이하로 할 수 있다.
가열 처리는 희가스 또는 질소를 포함한 분위기에서 수행할 수 있다. 또는 상기 분위기에서 가열한 후, 산소를 포함한 분위기에서 가열하여도 좋다. 또는 건조 공기 분위기에서 가열하여도 좋다. 또한 상기 가열 처리 분위기에 수소, 물 등이 가능한 한 포함되지 않는 것이 바람직하다. 상기 가열 처리에는 전기로 또는 RTA(Rapid Thermal Anneal) 장치 등을 사용할 수 있다. RTA 장치를 사용함으로써 가열 처리 시간을 단축할 수 있다.
또한 상기 가열 처리는 불필요하면 수행하지 않아도 된다. 또한 여기서는 가열 처리를 수행하지 않고, 추후의 공정에서 수행되는 가열 처리로 상기 가열 처리를 겸하여도 좋다. 또한 추후의 공정에서의 고온하의 처리(예를 들어 성막 공정 등) 등으로 상기 가열 처리를 겸할 수 있는 경우도 있다.
[절연층(110)의 형성]
다음으로, 절연층(103), 반도체층(108), 및 반도체층(208)을 덮어 절연층(110)을 형성한다.
절연층(110)은 PECVD법에 의하여 형성하는 것이 바람직하다.
또한 절연층(110) 성막 전에 반도체층(108) 및 반도체층(208)의 표면에 대하여 플라스마 처리를 수행하는 것이 바람직하다. 상기 플라스마 처리에 의하여 반도체층(108) 및 반도체층(208)의 표면에 흡착된 물 등의 불순물을 저감할 수 있다. 그러므로, 반도체층(108) 및 반도체층(208)과 절연층(110) 사이의 계면의 불순물을 저감시킬 수 있기 때문에 신뢰성이 높은 트랜지스터를 실현할 수 있다. 특히 반도체층(108) 및 반도체층(208)의 형성 공정부터 절연층(110)의 성막 공정까지 사이에 반도체층(108) 및 반도체층(208)의 표면이 대기에 노출되는 경우에는 적합하다. 플라스마 처리는 예를 들어 산소, 오존, 질소, 일산화 이질소, 아르곤 등의 분위기하에서 수행할 수 있다. 또한 플라스마 처리와 절연층(110) 성막은 대기에 노출시키지 않고 연속하여 수행되는 것이 바람직하다.
여기서, 절연층(110)을 성막한 후에 가열 처리를 수행하는 것이 바람직하다. 가열 처리에 의하여, 절연층(110) 내에 포함되거나 또는 표면에 흡착된 수소 또는 물을 제거할 수 있다. 또한 절연층(110) 내의 결함을 저감할 수 있다.
가열 처리의 조건에 대해서는 상술한 내용을 원용할 수 있다.
또한 상기 가열 처리는 불필요하면 수행하지 않아도 된다. 또한 여기서는 가열 처리를 수행하지 않고, 추후의 공정에서 수행되는 가열 처리로 상기 가열 처리를 겸하여도 좋다. 또한 추후의 공정에서의 고온하의 처리(예를 들어 성막 공정 등) 등으로 상기 가열 처리를 겸할 수 있는 경우도 있다.
[금속 산화물막(114f)의 형성]
다음으로, 절연층(110) 위에 금속 산화물막(114f)을 형성한다.
금속 산화물막(114f)은 예를 들어 산소를 포함한 분위기하에서 성막하는 것이 바람직하다. 특히 산소를 포함한 분위기하에서 스퍼터링법으로 형성하는 것이 바람직하다. 이로써 금속 산화물막(114f) 성막 시에 절연층(110)에 산소를 공급할 수 있다. 또한 금속 산화물막(114f) 성막 시에 반도체층(108) 또는 반도체층(208)에 산소가 공급되어도 좋다.
금속 산화물막(114f)을 상기 반도체층(108) 또는 반도체층(208)의 경우와 마찬가지로 금속 산화물을 포함한 산화물 타깃을 사용한 스퍼터링법으로 형성하는 경우에는 상술한 반도체층(108)의 내용을 원용할 수 있다.
예를 들어 금속 산화물막(114f)의 성막 조건으로서, 성막 가스에 산소를 사용하고 금속 타깃을 사용한 반응성 스퍼터링법으로 금속 산화물막을 형성하여도 좋다. 금속 타깃으로서 예를 들어 알루미늄을 사용한 경우에는 산화 알루미늄막을 형성할 수 있다.
금속 산화물막(114f) 성막 시에 성막 장치의 성막실 내에 도입하는 성막 가스의 유량 전체에 대한 산소 유량의 비율(산소 유량비) 또는 성막실 내의 산소 분압이 높을수록 절연층(110) 내에 공급되는 산소를 증가시킬 수 있다. 산소 유량비 또는 산소 분압은 예를 들어 50% 이상 100% 이하, 바람직하게는 65% 이상 100% 이하, 더 바람직하게는 80% 이상 100% 이하, 더욱 바람직하게는 90% 이상 100% 이하로 한다. 특히 산소 유량비를 100%로 하고, 성막실 내의 산소 분압을 가능한 한 100%에 가깝게 하는 것이 바람직하다.
이와 같이, 산소를 포함한 분위기하에서 스퍼터링법으로 금속 산화물막(114f)을 형성함으로써, 금속 산화물막(114f) 성막 시에 절연층(110)에 산소를 공급하면서 절연층(110)으로부터 산소가 이탈되는 것을 방지할 수 있다. 결과적으로 절연층(110)에 매우 많은 산소를 가둘 수 있다.
금속 산화물막(114f) 성막 후에 가열 처리를 수행하는 것이 바람직하다. 가열 처리에 의하여, 절연층(110)에 포함되는 산소를 반도체층(108) 및 반도체층(208)에 공급할 수 있다. 금속 산화물막(114f)이 절연층(110)을 덮은 상태로 가열함으로써, 절연층(110)으로부터 외부에 산소가 이탈되는 것을 방지하여 반도체층(108) 및 반도체층(208)에 많은 산소를 공급할 수 있다. 결과적으로 반도체층(108) 및 반도체층(208) 내의 산소 결손을 저감시킬 수 있어 신뢰성이 높은 트랜지스터를 실현할 수 있다.
가열 처리의 조건에 대해서는 상술한 내용을 원용할 수 있다.
또한 상기 가열 처리는 불필요하면 수행하지 않아도 된다. 또한 여기서는 가열 처리를 수행하지 않고, 추후의 공정에서 수행되는 가열 처리로 상기 가열 처리를 겸하여도 좋다. 또한 추후의 공정에서의 고온하의 처리(예를 들어 성막 공정 등) 등으로 상기 가열 처리를 겸할 수 있는 경우도 있다.
또한 금속 산화물막(114f) 성막 후 또는 상기 가열 처리 후에 금속 산화물막(114f)을 제거하여도 좋다.
[개구부(142)의 형성]
다음으로, 금속 산화물막(114f), 절연층(110), 및 절연층(103)의 일부를 에칭함으로써, 도전층(106) 또는 도전층(206)에 도달하는 개구부(142a) 또는 개구부(142b)를 형성한다(도시 생략). 이에 의하여, 도전층(106) 또는 도전층(206)과, 추후에 형성하는 도전층(112) 또는 도전층(212)을 개구부(142a) 또는 개구부(142b)를 통하여 전기적으로 접속할 수 있다.
[도전층(112), 도전층(212), 금속 산화물층(114), 금속 산화물층(214)의 형성]
다음으로, 금속 산화물막(114f) 위에 도전층(112)이 되는 도전막(112f)을 형성한다(도 7의 (A) 참조).
도전막(112f)으로서는 저저항의 금속 또는 합금 재료를 사용하는 것이 바람직하다. 또한 도전막(112f)으로서 수소를 방출하기 어렵고 또한 산소가 확산되기 어려운 재료를 사용하는 것이 바람직하다. 또한 도전막(112f)으로서 산화되기 어려운 재료를 사용하는 것이 바람직하다.
예를 들어 도전막(112f)은 금속 또는 합금을 포함한 스퍼터링 타깃을 사용한 스퍼터링법에 의하여 성막하는 것이 바람직하다.
예를 들어 도전막(112f)은 산화되기 어렵고 수소가 확산되기 어려운 도전막과 저저항의 도전막을 적층한 적층막으로 하는 것이 바람직하다.
다음으로, 도전막(112f) 및 금속 산화물막(114f)의 일부를 에칭함으로써 도전층(112), 도전층(212), 금속 산화물층(114), 및 금속 산화물층(214)을 형성한다(도 7의 (B) 참조). 도전막(112f) 및 금속 산화물막(114f)은 각각 같은 레지스트 마스크를 사용하여 가공하는 것이 바람직하다. 또는 에칭 후의 도전층(112)을 하드 마스크로서 사용하여 금속 산화물막(114f)을 에칭하여도 좋다.
도전막(112f) 및 금속 산화물막(114f)의 에칭에는 특히 웨트 에칭법을 사용하는 것이 바람직하다.
이로써, 상면 형상이 대략 일치한 도전층(112) 및 금속 산화물층(114)과, 도전층(212) 및 금속 산화물층(214)을 각각 형성할 수 있다.
이와 같이, 절연층(110)을 에칭하지 않고 반도체층(108)의 상면 및 측면, 반도체층(208)의 상면 및 측면, 그리고 절연층(103)을 덮은 구조로 함으로써, 도전막(112f) 등을 에칭할 때 반도체층(108), 반도체층(208), 절연층(103) 등이 에칭되어 박막화되는 것을 방지할 수 있다.
[불순물 원소의 공급 처리]
다음으로, 도전층(112) 및 도전층(212)을 마스크로 하여, 절연층(110)을 통하여 반도체층(108) 및 반도체층(208)에 불순물 원소(140)를 공급(첨가 또는 주입이라고도 함)하는 처리를 수행한다(도 7의 (C) 참조). 이로써, 반도체층(108)의 도전층(112)으로 덮이지 않는 영역에 저저항 영역(108n)을 형성할 수 있다. 마찬가지로 반도체층(208) 내에 저저항 영역(208n)을 형성할 수 있다. 이때, 반도체층(108)에서 도전층(112)과 중첩되는 영역 및 반도체층(208)에서 도전층(212)과 중첩되는 영역에 불순물 원소(140)가 가능한 한 공급되지 않도록, 마스크가 되는 도전층(112) 및 도전층(212) 등의 재료 및 두께 등을 고려하여 불순물 원소(140)의 공급 처리의 조건을 결정하는 것이 바람직하다. 이로써, 반도체층(108)에서 도전층(112)과 중첩되는 영역 및 반도체층(208)에서 도전층(212)과 중첩되는 영역에, 불순물 농도가 충분히 저감된 채널 형성 영역을 형성할 수 있다.
불순물 원소(140)의 공급에는 플라스마 이온 도핑법 또는 이온 주입법을 적합하게 사용할 수 있다. 이들 방법은 깊이 방향의 농도 프로파일을 이온의 가속 전압과 도즈양 등에 의하여 높은 정밀도로 제어할 수 있다. 플라스마 이온 도핑법을 사용함으로써 생산성을 높일 수 있다. 또한 질량 분리를 사용한 이온 주입법을 사용함으로써, 공급되는 불순물 원소의 순도를 높일 수 있다.
불순물 원소(140)의 공급 처리에서, 반도체층(108)과 절연층(110)의 계면, 또는 반도체층(108) 내에서 상기 계면에 가까운 부분, 또는 절연층(110) 내에서 상기 계면에 가까운 부분의 농도가 가장 높게 되도록 처리 조건을 제어하는 것이 바람직하다. 이로써 한 번의 처리에서 반도체층(108)과 절연층(110)의 양쪽에 최적 농도의 불순물 원소(140)를 공급할 수 있다.
불순물 원소(140)로서는 수소, 붕소, 탄소, 질소, 플루오린, 인, 황, 비소, 알루미늄, 마그네슘, 실리콘, 또는 희가스 등을 들 수 있다. 또한 희가스의 대표적인 예로서는 헬륨, 네온, 아르곤, 크립톤, 및 제논 등이 있다. 특히 붕소, 인, 알루미늄, 마그네슘, 또는 실리콘을 사용하는 것이 바람직하다.
불순물 원소(140)의 원료 가스로서 상기 불순물 원소를 포함한 가스를 사용할 수 있다. 붕소를 공급하는 경우에는 대표적으로는 B2H6 가스 또는 BF3 가스 등을 사용할 수 있다. 또한 인을 공급하는 경우에는 대표적으로는 PH3 가스를 사용할 수 있다. 또한 이들 원료 가스를 희가스로 희석한 혼합 가스를 사용하여도 좋다.
이 외에, 원료 가스로서 CH4, N2, NH3, AlH3, AlCl3, SiH4, Si2H6, F2, HF, H2, (C5H5)2Mg, 및 희가스 등을 사용할 수 있다. 또한 이온원은 기체에 한정되지 않고 고체 또는 액체를 가열하여 기화시킨 것을 사용하여도 좋다.
절연층(110) 및 반도체층(108)의 조성, 밀도, 및 두께 등을 고려하여 가속 전압 또는 도즈양 등의 조건을 설정함으로써, 불순물 원소(140)의 첨가를 제어할 수 있다.
예를 들어 이온 주입법 또는 플라스마 이온 도핑법으로 붕소 또는 인을 첨가하는 경우, 도즈양은 예를 들어 1×1013ions/cm2 이상 1×1017ions/cm2 이하, 바람직하게는 1×1014ions/cm2 이상 5×1016ions/cm2 이하, 더 바람직하게는 1×1015ions/cm2 이상 3×1016ions/cm2 이하의 범위로 할 수 있다.
또한 불순물 원소(140)의 공급 방법은 이에 한정되지 않고, 예를 들어 가열에 의한 열 확산을 이용하는 처리 또는 플라스마 처리 등을 사용하여도 좋다. 플라스마 처리법의 경우, 첨가하는 불순물 원소를 포함한 가스 분위기에서 플라스마를 발생시키고, 플라스마 처리를 수행함으로써 불순물 원소를 첨가할 수 있다. 상기 플라스마를 발생시키는 장치로서는 드라이 에칭 장치, 애싱 장치, 플라스마 CVD 장치, 고밀도 플라스마 CVD 장치 등을 사용할 수 있다.
본 발명의 일 형태에서는 불순물 원소(140)를, 절연층(110)을 통하여 반도체층(108) 및 반도체층(208)에 공급할 수 있다. 그러므로, 반도체층(108) 또는 반도체층(208)이 결정성을 가지는 경우에도 불순물 원소(140)를 공급할 때 반도체층(108) 및 반도체층(208)이 받는 대미지가 경감되고, 결정성이 저하되는 것을 억제할 수 있다. 그래서 결정성의 저하로 인하여 전기 저항이 높아지는 경우에는 적합하다.
[절연층(118)의 형성]
다음으로, 절연층(110), 금속 산화물층(114), 도전층(112), 금속 산화물층(214), 및 도전층(212)을 덮어 절연층(118)을 형성한다(도 7의 (D) 참조).
절연층(118)을 플라스마 CVD법으로 형성하는 경우, 성막 온도가 지나치게 높으면 저저항 영역(108n) 등에 포함되는 불순물이 반도체층(108)의 채널 형성 영역을 포함한 주변부로 확산되거나 또는 저저항 영역(108n)의 전기 저항이 높아지는 등의 우려가 있다. 그러므로, 절연층(118)의 성막 온도는 이들 점을 고려하여 결정하면 좋다.
예를 들어 절연층(118)의 성막 온도로서는 예를 들어 150℃ 이상 400℃ 이하, 바람직하게는 180℃ 이상 360℃ 이하, 더 바람직하게는 200℃ 이상 250℃ 이하로 한다. 절연층(118)을 저온으로 성막함으로써, 채널 길이가 짧은 트랜지스터의 경우에도 양호한 전기 특성을 가질 수 있다.
또한 절연층(118) 형성 후에 가열 처리를 수행하여도 좋다. 상기 가열 처리에 의하여 저저항 영역(108n)을 더 안정하게 저저항으로 할 수 있는 경우가 있다. 예를 들어 가열 처리를 수행함으로써 불순물 원소(140)가 적절히 확산되고 국소적으로 균일화되고, 이상적인 불순물 원소의 농도 구배를 가지는 저저항 영역(108n)이 형성될 수 있다. 또한 가열 처리의 온도가 지나치게 높으면(예를 들어 500℃ 이상), 불순물 원소(140)가 채널 형성 영역 내까지 확산되고, 트랜지스터의 전기 특성 및 신뢰성의 악화를 초래할 우려가 있다.
가열 처리의 조건에 대해서는 상술한 내용을 원용할 수 있다.
또한 상기 가열 처리는 불필요하면 수행하지 않아도 된다. 또한 여기서는 가열 처리를 수행하지 않고, 추후의 공정에서 수행되는 가열 처리로 상기 가열 처리를 겸하여도 좋다. 또한 추후의 공정에서의 고온하의 처리(예를 들어 성막 공정 등) 등으로 상기 가열 처리를 겸할 수 있는 경우도 있다.
[개구부(141a) 내지 개구부(141d)의 형성]
다음으로, 절연층(118) 및 절연층(110)의 일부를 에칭함으로써, 저저항 영역(108n)에 도달하는 개구부(141a) 및 개구부(141b), 그리고 저저항 영역(208n)에 도달하는 개구부(141c) 및 개구부(141d)를 형성한다.
[도전층(120a), 도전층(120b), 도전층(220a), 도전층(220b)의 형성]
다음으로, 개구부(141a) 내지 개구부(141d)를 덮도록 절연층(118) 위에 도전막을 형성하고, 상기 도전막을 원하는 형상으로 가공함으로써 도전층(120a), 도전층(120b), 도전층(220a), 및 도전층(220b)을 형성한다(도 7의 (E) 참조).
상술한 공정에 의하여 트랜지스터(100A) 및 트랜지스터(200A)를 제작할 수 있다. 예를 들어 트랜지스터(100A)를 표시 장치의 화소에 적용하는 경우에는, 추후에 보호 절연층, 평탄화층, 화소 전극, 및 배선 중 하나 이상을 형성하는 공정을 추가하면 좋다.
여기까지가 제작 방법예에 대한 설명이다.
[제작 방법의 변형예]
위에서는 반도체층의 위쪽에 게이트 전극이 제공된 구성에 대하여 설명하였지만, 반도체층의 아래쪽에 게이트 전극을 가지는, 소위 보텀 게이트형 트랜지스터도 제작할 수 있다.
우선, 상기 제작 방법예와 마찬가지로 기판(102) 위에 도전층(106), 도전층(206), 절연층(103), 반도체층(108), 및 반도체층(208)을 형성한다(도 6의 (F) 참조).
다음으로 반도체층(108), 반도체층(208), 및 절연층(103) 위에 도전막을 형성한다. 그 후, 반도체층(108) 위에서 도전층(106)과 중첩되는 영역 및 반도체층(208) 위에서 도전층(206)과 중첩되는 영역에서 도전막을 에칭함으로써 도전층(130a), 도전층(130b), 도전층(230a), 및 도전층(230b)을 형성한다(도 8의 (A) 참조).
도전층(130a), 도전층(130b), 도전층(230a), 및 도전층(230b)은 각각 트랜지스터의 소스 전극 또는 드레인 전극으로서 기능한다.
이와 같이 하여, 각각 보텀 게이트형인 트랜지스터(100D)와 트랜지스터(200D)를 동일 면 위에 나란히 형성할 수 있다.
그 후, 반도체층(108), 반도체층(208), 도전층(130a), 도전층(130b), 도전층(230a), 및 도전층(230b)을 덮어 절연층(119)을 형성하는 것이 바람직하다(도 8의 (B) 참조). 절연층(119)은 상기 절연층(118)과 같은 방법에 의하여 형성할 수 있다.
여기까지가 변형예에 대한 설명이다.
본 실시형태는 적어도 그 일부를 본 명세서 중에 기재하는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 2)
본 실시형태에서는 실시형태 1에서 예시한 트랜지스터를 사용할 수 있는 표시 패널의 구성예에 대하여 설명한다.
[구성예]
도 9에 표시 패널(10)의 블록도를 도시하였다. 표시 패널(10)은 표시부(11), 제 1 구동 회로(12), 및 제 2 구동 회로(13)를 가진다.
표시부(11)에는 복수의 화소(PIX)가 매트릭스상으로 배치된다. 화소는 적어도 하나의 표시 소자와 하나의 트랜지스터를 포함한다. 표시 소자로서는 대표적으로는 유기 EL 소자 또는 액정 소자 등을 사용할 수 있다.
제 1 구동 회로(12)는 소스 드라이버로서 기능하는 회로를 포함한다. 제 1 구동 회로(12)는 외부로부터 입력된 비디오 신호를 바탕으로 계조 신호를 생성하여 표시부(11)가 가지는 화소에 공급하는 기능을 가진다.
제 2 구동 회로(13)는 게이트 드라이버로서 기능하는 회로를 포함한다. 제 2 구동 회로(13)는 외부로부터 입력된 신호를 바탕으로 선택 신호를 생성하여 표시부(11)가 가지는 화소에 공급하는 기능을 가진다.
표시부(11)의 화소(PIX) 및 제 2 구동 회로(13)에는 실시형태 1에서 예시한 트랜지스터(100) 등을 적용할 수 있다. 또한 제 1 구동 회로(12)에는 실시형태 1에서 예시한 트랜지스터(200) 등을 적용할 수 있다. 또한 필요에 따라, 화소(PIX) 및 제 2 구동 회로(13)에 트랜지스터(200) 등을 사용하여도 좋고, 제 1 구동 회로(12)에 트랜지스터(100)를 사용하여도 좋다.
또한 표시부(11)에는 제 1 구동 회로(12)에 접속되는 복수의 소스선(SL)과, 제 2 구동 회로(13)에 접속되는 복수의 게이트선(GL)이 제공된다.
[제 1 구동 회로의 구성예]
이하에서는, 표시 패널(10)이 가지는 제 1 구동 회로(12)의 더 구체적인 구성예에 대하여 설명한다.
제 1 구동 회로(12)는 시프트 레지스터 회로(31), 래치 회로부(41), 레벨 시프터 회로부(42), D-A 변환부(43), 및 아날로그 버퍼 회로부(44) 등을 가진다.
래치 회로부(41)는 복수의 래치 회로(32)와 복수의 래치 회로(33)를 가진다. 레벨 시프터 회로부(42)는 복수의 레벨 시프터 회로(34)를 가진다. D-A 변환부(43)는 복수의 DAC 회로(35)를 가진다. 아날로그 버퍼 회로부(44)는 복수의 아날로그 버퍼 회로(36)를 가진다.
시프트 레지스터 회로(31)에는 클록 신호(CLK) 및 스타트 펄스 신호(SP)가 입력된다. 시프트 레지스터 회로(31)는 클록 신호(CLK) 및 스타트 펄스 신호(SP)에 따라, 펄스가 순차적으로 시프트하는 타이밍 신호를 생성하여 래치 회로부(41)의 각 래치 회로(32)에 출력한다.
래치 회로부(41)에는 비디오 신호(S0) 및 래치 신호(LAT)가 입력된다.
래치 회로(32)에 타이밍 신호가 입력되면 상기 타이밍 신호에 포함되는 펄스 신호에 따라 비디오 신호(S0)가 샘플링되어 각 래치 회로(32)에 순차적으로 기록된다. 이때, 모든 래치 회로(32)에 대한 비디오 신호(S0)의 기록이 종료될 때까지의 기간을 라인 기간이라고 부를 수 있다.
1라인 기간이 종료되면, 각 래치 회로(33)에 입력되는 래치 신호(LAT)의 펄스에 따라, 각 래치 회로(32)에 유지된 비디오 신호가 각 래치 회로(33)에 일제히 기록되고 유지된다. 래치 회로(33)에 대한 비디오 신호의 공급이 종료된 래치 회로(32)에는 시프트 레지스터 회로(31)로부터의 타이밍 신호에 따라 다음 비디오 신호가 다시 순차적으로 기록된다. 이 두 번째의 라인 기간에서, 래치 회로(33)에 기록되고 유지된 비디오 신호가 레벨 시프터 회로부(42)의 각 레벨 시프터 회로(34)에 출력된다.
레벨 시프터 회로부(42)의 각 레벨 시프터 회로(34)에 입력된 비디오 신호는 레벨 시프터 회로(34)에 의하여 그 신호의 전압의 진폭이 증폭된 후, D-A 변환부(43) 내의 각 DAC 회로(35)에 공급된다. DAC 회로(35)에 입력된 일군의 비디오 신호는 아날로그 변환되고 하나의 아날로그 신호로서 아날로그 버퍼 회로부(44)에 출력된다. 아날로그 버퍼 회로부(44)에 입력된 비디오 신호는 각 아날로그 버퍼 회로(36)를 통하여 각 소스선(SL)에 출력된다.
한편, 제 2 구동 회로(13)는 각 게이트선(GL)을 순차적으로 선택한다. 제 1 구동 회로(12)로부터 소스선(SL)을 통하여 표시부(11)에 입력된 비디오 신호는 제 2 구동 회로(13)에 의하여 선택된 게이트선(GL)에 접속되는 각 화소(PIX)에 입력된다.
또한 시프트 레지스터 회로(31) 대신에, 펄스가 순차적으로 시프트하는 신호를 출력할 수 있는 다른 회로를 사용하여도 좋다.
[제 1 구동 회로의 변형예]
도 9에서 예시한 제 1 구동 회로(12)는 디지털 신호를 아날로그 신호로 변환하여 표시부(11)에 출력하는 구성을 가지지만, 입력 신호로서 아날로그 신호를 사용함으로써 제 1 구동 회로(12)의 구성을 더 간소화할 수 있다.
도 10의 (A)에 도시된 제 1 구동 회로(12a)는 시프트 레지스터 회로(31), 래치 회로부(41), 및 소스 폴로어 회로부(45)를 가진다. 소스 폴로어 회로부(45)는 복수의 소스 폴로어 회로(37)를 가진다.
래치 회로(32)는 시프트 레지스터 회로(31)로부터의 타이밍 신호에 따라 아날로그의 비디오 신호(S0)를 아날로그 데이터로서 샘플링한다. 또한 각 래치 회로(32)는 래치 신호(LAT)에 따라, 각 래치 회로(33)에 유지된 비디오 신호를 일제히 출력한다.
래치 회로(33)에 유지된 비디오 신호는 소스 폴로어 회로(37)를 통하여 하나의 소스선(SL)에 출력된다. 또한 소스 폴로어 회로(37) 대신에 상기 아날로그 버퍼 회로를 사용하여도 좋다.
도 10의 (B)에 도시된 제 1 구동 회로(12b)는 시프트 레지스터 회로(31)와 디멀티플렉서 회로(46)를 가진다.
디멀티플렉서 회로(46)는 복수의 샘플링 회로(38)를 가진다. 각 샘플링 회로(38)는 복수의 배선으로부터 복수의 아날로그의 비디오 신호(S0)가 입력되고, 시프트 레지스터 회로(31)로부터 입력되는 타이밍 신호에 따라 복수의 소스선(SL)에 비디오 신호를 동시에 출력한다. 시프트 레지스터 회로(31)는 복수의 샘플링 회로(38)를 순차적으로 선택하도록 타이밍 신호를 출력한다.
예를 들어, 표시부(11)에 접속되는 소스선(SL)의 개수를 2160개로 하고 비디오 신호(S0)가 공급되는 배선의 개수를 54개로 한 경우, 디멀티플렉서 회로(46)에 40개의 샘플링 회로(38)를 제공함으로써, 1라인 기간을 40개로 분할하고, 각각의 기간 내에서 54개의 소스선(SL)에 비디오 신호를 동시에 출력할 수 있다.
여기까지가 제 1 구동 회로에 대한 설명이다.
[표시부의 구성예]
표시부(11)는 적어도 하나의 표시 소자와 하나의 트랜지스터를 가지는 복수의 화소(PIX)가 매트릭스상으로 배치된 구성으로 할 수 있다.
도 11에는 표시 소자로서 발광 소자를 적용한 경우의 표시부(11)의 회로도의 예를 나타내었다. 도 11에 도시된 표시부(11)에는 m(m은 2 이상의 정수)개의 게이트선(GL)과 n(n은 2 이상의 정수)개의 소스선(SL)이 접속된다.
표시부(11)가 가지는 화소(PIX)는 트랜지스터(51), 트랜지스터(52), 용량 소자(53), 및 발광 소자(54)를 가진다. 또한 화소(PIX)에는 소스선(SL), 게이트선(GL), 그리고 전원 전위가 공급되는 배선(VL1) 및 배선(VL2)이 접속된다.
트랜지스터(51) 및 트랜지스터(52)에는 실시형태 1에서 예시한 트랜지스터(100) 등을 적용할 수 있다. 또한 필요에 따라, 트랜지스터(51) 및 트랜지스터(52) 중 한쪽으로서 실시형태 1에서 예시한 트랜지스터(200) 등을 사용하여도 좋다.
트랜지스터(51)는 게이트가 게이트선(GL)에 접속되고, 소스 및 드레인 중 한쪽이 소스선(SL)에 접속되고, 다른 쪽이 용량 소자(53)의 한쪽 전극 및 트랜지스터(52)의 게이트에 접속된다. 트랜지스터(52)는 소스 및 드레인 중 한쪽이 발광 소자(54)의 한쪽 전극에 접속되고, 다른 쪽이 배선(VL1)에 접속된다. 용량 소자(53)는 다른 쪽 전극이 배선(VL1)에 접속된다. 발광 소자(54)는 다른 쪽 전극이 배선(VL2)에 접속된다.
화소(PIX)는 게이트선(GL)으로부터 공급되는 신호에 의하여 선택된다. 또한 소스선(SL)으로부터 트랜지스터(51)를 통하여 트랜지스터(52)의 게이트가 접속되는 노드에 기록되는 전위에 의하여 발광 소자(54)에 흐르는 전류를 제어함으로써, 발광 소자(54)의 발광 휘도를 제어할 수 있다.
발광 소자(54)로서 대표적으로는 유기 일렉트로루미네선스 소자(유기 EL 소자라고도 함) 등을 사용할 수 있다. 또한 발광 소자(54)로서는 이에 한정되지 않고, 무기 재료를 포함하는 무기 EL 소자, 발광 다이오드 등을 사용하여도 좋다.
여기까지가 표시부의 구성예에 대한 설명이다.
[발광 소자의 구성예]
이하에서는 표시 패널 및 발광 소자의 구성예에 대하여 설명한다.
도 12의 (A)에 본 발명의 일 형태의 표시 장치(240)의 상면 개략도를 도시하였다. 표시 장치(240)는 적색을 나타내는 발광 소자(250R), 녹색을 나타내는 발광 소자(250G), 및 청색을 나타내는 발광 소자(250B)를 각각 복수로 가진다. 도 12의 (A)에서는 각 발광 소자를 쉽게 구별하기 위하여, 각 발광 소자의 발광 영역 내에 R, G, B의 부호를 부여하였다.
발광 소자(250R), 발광 소자(250G), 및 발광 소자(250B)는 각각 매트릭스상으로 배열된다. 도 12의 (A)에서는 한 방향으로 동일한 색의 발광 소자가 배열되는, 소위 스트라이프 배열을 나타내었다. 또한 발광 소자의 배열 방법은 이에 한정되지 않고, 델타 배열, 지그재그 배열 등의 배열 방법을 적용하여도 좋고, 펜타일 배열을 사용할 수도 있다.
발광 소자(250R), 발광 소자(250G), 및 발광 소자(250B)로서는 OLED(Organic Light Emitting Diode) 또는 QLED(Quantum-dot Light Emitting Diode) 등의 EL 소자를 사용하는 것이 바람직하다. EL 소자가 가지는 발광 물질로서는, 형광을 발하는 물질(형광 재료), 인광을 발하는 물질(인광 재료), 열 활성화 지연 형광을 나타내는 물질(열 활성화 지연 형광(Thermally activated delayed fluorescence: TADF) 재료), 또는 무기 화합물(퀀텀닷(quantum dot) 재료 등) 등을 들 수 있다.
도 12의 (B)는 도 12의 (A)에서의 일점쇄선 A1-A2에 대응하는 단면 개략도이다.
도 12의 (B)에는 발광 소자(250R), 발광 소자(250G), 및 발광 소자(250B)의 단면을 도시하였다. 발광 소자(250R), 발광 소자(250G), 및 발광 소자(250B)는 각각 기판(251) 위에 제공되며 화소 전극(261) 및 공통 전극(263)을 가진다.
발광 소자(250R)는 화소 전극(261)과 공통 전극(263) 사이에 EL층(262R)을 가진다. EL층(262R)은 적어도 적색의 파장 대역에 강도를 가지는 광을 발하는 발광성 유기 화합물을 가진다. 발광 소자(250G)가 가지는 EL층(262G)은 적어도 녹색의 파장 대역에 강도를 가지는 광을 발하는 발광성 유기 화합물을 가진다. 발광 소자(250B)가 가지는 EL층(262B)은 적어도 청색의 파장 대역에 강도를 가지는 광을 발하는 발광성 유기 화합물을 가진다.
EL층(262R), EL층(262G), 및 EL층(262B)은 각각 발광성 유기 화합물을 포함하는 층(발광층) 외에 전자 주입층, 전자 수송층, 정공 주입층, 및 정공 수송층 중 하나 이상을 가져도 좋다.
화소 전극(261)은 발광 소자마다 제공된다. 또한 공통 전극(263)은 각 발광 소자에서 공통되며 연속된 층으로서 제공된다. 화소 전극(261) 및 공통 전극(263) 중 어느 한쪽에 가시광에 대하여 투과성을 가지는 도전막을 사용하고, 다른 쪽에 반사성을 가지는 도전막을 사용한다. 화소 전극(261)에 투과성을 부여하고 공통 전극(263)에 반사성을 부여함으로써 하면 사출형(보텀 이미션형) 표시 장치로 할 수 있고, 이와 반대로 화소 전극(261)에 반사성을 부여하고 공통 전극(263)에 투과성을 부여함으로써 상면 사출형(톱 이미션형) 표시 장치로 할 수 있다. 또한 화소 전극(261)과 공통 전극(263)의 양쪽에 투과성을 부여함으로써 양면 사출형(듀얼 이미션형) 표시 장치로 할 수도 있다.
화소 전극(261)의 단부를 덮어 절연층(272)이 제공된다. 절연층(272)의 단부는 테이퍼 형상인 것이 바람직하다.
EL층(262R), EL층(262G), 및 EL층(262B)은 각각 화소 전극(261)의 상면에 접하는 영역과 절연층(272)의 표면에 접하는 영역을 가진다. 또한 EL층(262R), EL층(262G), 및 EL층(262B)의 단부는 절연층(272) 위에 위치한다.
도 12의 (B)에 도시된 바와 같이 상이한 색의 발광 소자 간에서 2개의 EL층 사이에 틈이 있다. 이와 같이 EL층(262R), EL층(262G), 및 EL층(262B)은 서로 접하지 않도록 제공되는 것이 바람직하다. 이에 의하여, 인접한 2개의 EL층을 통하여 전류가 흘러 의도하지 않은 발광이 일어나는 것(크로스토크라고도 함)을 적합하게 방지할 수 있다. 그러므로, 콘트라스트를 높일 수 있어 표시 품질이 높은 표시 장치를 실현할 수 있다.
EL층(262R), EL층(262G), 및 EL층(262B)은 메탈 마스크 등의 섀도 마스크를 사용한 진공 증착법 등에 의하여 개별적으로 형성할 수 있다. 또는 포토리소그래피법에 의하여 이들을 개별적으로 형성하여도 좋다. 포토리소그래피법을 사용하면, 메탈 마스크를 사용한 경우에 실현하기 어려운 높은 정세도의 표시 장치를 실현할 수 있다.
또한 본 명세서 등에서, 메탈 마스크 또는 FMM(파인 메탈 마스크, 고정세 메탈 마스크)을 사용하여 제작되는 디바이스를 MM(메탈 마스크) 구조의 디바이스라고 부르는 경우가 있다. 또한 본 명세서 등에서 메탈 마스크 또는 FMM을 사용하지 않고 제작되는 디바이스를 MML(메탈 마스크리스) 구조의 디바이스라고 부르는 경우가 있다.
또한 공통 전극(263) 위에는 발광 소자(250R), 발광 소자(250G), 및 발광 소자(250B)를 덮어 보호층(271)이 제공된다. 보호층(271)은 위쪽으로부터 각 발광 소자로 물 등의 불순물이 확산되는 것을 방지하는 기능을 가진다.
보호층(271)은 예를 들어 적어도 무기 절연막을 포함하는 단층 구조 또는 적층 구조로 할 수 있다. 무기 절연막으로서는 예를 들어 산화 실리콘막, 산화질화 실리콘막, 질화산화 실리콘막, 질화 실리콘막, 산화 알루미늄막, 산화질화 알루미늄막, 산화 하프늄막 등의 산화물막 또는 질화물막을 들 수 있다. 또는 보호층(271)에 인듐 갈륨 산화물, 인듐 갈륨 아연 산화물 등의 반도체 재료를 사용하여도 좋다.
도 12의 (C)는 상술한 것과는 다른 예를 나타낸 것이다.
도 12의 (C)에서는 백색의 광을 나타내는 발광 소자(250W)가 포함된다. 발광 소자(250W)는 화소 전극과 공통 전극(263) 사이에 백색의 광을 나타내는 EL층(262W)을 가진다.
EL층(262W)은 예를 들어 각각의 발광색이 보색의 관계가 되도록 선택된 2개 이상의 발광층을 적층한 구성으로 할 수 있다. 또한 발광층 간에 전하 발생층이 끼워진 적층형 EL층으로 하여도 좋다.
도 12의 (C)에는 나란히 배치된 3개의 발광 소자(250W)를 도시하였다. 왼쪽 발광 소자(250W)의 상부에는 착색층(264R)이 제공된다. 착색층(264R)은 적색의 광을 투과시키는 대역 필터로서 기능한다. 마찬가지로, 중앙의 발광 소자(250W)의 상부에는 녹색의 광을 투과시키는 착색층(264G)이 제공되고, 오른쪽 발광 소자(250W)의 상부에는 청색의 광을 투과시키는 착색층(264B)이 제공된다. 이에 의하여, 표시 장치는 컬러 화상을 표시할 수 있다.
여기서, 인접한 2개의 발광 소자(250W) 간에서 EL층(262W) 및 공통 전극(263)은 각각 분리되어 있다. 이에 의하여, 인접한 2개의 발광 소자(250W) 간에서 EL층(262W)을 통하여 전류가 흘러 의도하지 않은 발광이 일어나는 것을 적합하게 방지할 수 있다. 특히, EL층(262W)으로서 2개의 발광층 사이에 전하 발생층이 제공되는 적층형 EL층을 사용한 경우에는, 정세도가 높을수록, 즉 인접 화소 간의 거리가 작을수록 크로스토크의 영향이 현저해지고 콘트라스트가 저하되는 등의 문제가 있다. 그러므로, 이러한 구성으로 함으로써, 높은 정세도 및 높은 콘트라스트를 겸비하는 표시 장치를 실현할 수 있다.
EL층(262W) 및 공통 전극(263)의 분리는 포토리소그래피법에 의하여 수행하는 것이 바람직하다. 이로써, 발광 소자 간의 간격을 좁힐 수 있으므로, 예를 들어 메탈 마스크 등의 섀도 마스크를 사용한 경우와 비교하여 개구율이 높은 표시 장치를 실현할 수 있다.
또한 보텀 이미션형 발광 소자의 경우, 화소 전극(261)과 기판(251) 사이에 착색층을 제공하면 좋다.
여기까지가 발광 소자에 대한 설명이다.
본 실시형태에서 예시한 구성예 및 그들에 대응하는 도면 등은 적어도 그 일부를 다른 구성예 또는 도면 등과 적절히 조합할 수 있다.
(실시형태 3)
본 실시형태에서는, 본 발명의 일 형태의 트랜지스터를 사용하여 제작할 수 있는 표시 장치의 구성예에 대하여 설명한다.
도 13의 (A)는 표시 장치(700)의 상면 개략도이다. 표시 장치(700)는 가요성을 가지는 기판(762)을 가진다. 기판(762)에는 표시부(702), 한 쌍의 회로부(763), 회로부(764), 배선(704), 접속 단자(703a), 및 접속 단자(703b)가 제공된다.
회로부(763) 및 회로부(764)는 표시부(702)를 구동하는 기능을 가진다. 회로부(763)는 표시부(702)를 사이에 끼우고 2개 제공된다. 회로부(764)는 표시부(702)와 배선(704) 사이에 제공된다. 회로부(763)는 예를 들어 게이트 드라이버로서의 기능을 가지고, 회로부(764)는 예를 들어 소스 드라이버 또는 그 일부로서의 기능을 가진다. 예를 들어 회로부(764)는 버퍼 회로 또는 디멀티플렉서 회로를 포함하여도 좋다.
표시부(702)에 제공되는 표시 소자로서는 예를 들어 액정 소자 또는 발광 소자 등 상술한 각종 표시 소자를 적용할 수 있다. 특히, 표시 소자로서 유기 EL 소자를 사용하는 것이 바람직하다.
기판(762)은 배선(704), 접속 단자(703a), 및 접속 단자(703b)가 제공되는 부분이 다른 부분보다 돌출된 상면 형상을 가진다. 바꿔 말하면, 기판(762)의 상기 부분의 폭이 표시부(702)가 제공되는 부분의 폭보다 작은 형상을 가진다.
또한 기판(762)의 돌출부는 배선(704)과 중첩되는 영역에 있어서 만곡시킬 수 있는 영역(만곡부(761a))을 가진다. 또한 기판(762)은 표시부(702)가 제공되는 영역에 있어서 만곡시킬 수 있는 한 쌍의 영역(만곡부(761b))을 가진다. 도 13의 (A)에 도시된 바와 같이 기판(762)의 일부가 돌출된 형상을 가짐으로써, 만곡부(761a)의 만곡 방향과 만곡부(761b)의 만곡 방향은 교차할 수 있다.
접속 단자(703a)는 FPC(Flexible Printed Circuit)가 접속되는 단자로서 기능하고, 접속 단자(703b)는 IC가 접속되는 단자로서 기능한다.
도 13의 (B), (C)에는 만곡부(761a)와 만곡부(761b)에서, 표시면 측과는 반대 측으로 기판(762)을 만곡시킨 경우의 표시 장치(700)의 사시도를 도시하였다. 도 13의 (B)는 표시면 측을 포함한 사시도이고, 도 13의 (C)는 표시면 측과는 반대 측을 포함한 사시도이다. 또한 도 13의 (C)에서는 접속 단자(703a)에 접속된 FPC(706)와, 접속 단자(703b)에 접속된 IC(707)를 명시하였다.
도 13의 (B)에 도시된 바와 같이, 표시부(702)의 양측을 각각 만곡시킴으로써 전자 기기에 표시 장치(700)를 제공할 때 전자 기기의 양측부에 만곡된 표시부를 제공할 수 있다. 이에 의하여 기능성이 높은 전자 기기를 실현할 수 있다.
또한 도 13의 (B), (C)에 도시된 바와 같이 만곡부(761a)에 의하여 기판(762)의 일부를 표시면 측과는 반대 측으로 접을 수 있다. 구체적으로는 배선(704)이 외측이 되도록 기판(762)의 돌출부를 접을 수 있다. 이로써, 접속 단자(703a) 및 접속 단자(703b)를 표시면 측과는 반대 측에 배치할 수 있고, 나아가서는 FPC(706)를 표시면 측과는 반대 측에 배치할 수 있다. 이에 의하여, 표시 장치(700)를 전자 기기에 제공할 때 비표시부의 면적을 축소할 수 있다.
또한 기판(762)에는 노치부(765)가 제공된다. 노치부(765)는 예를 들어 전자 기기가 가지는 카메라의 렌즈, 광학 센서 등의 각종 센서, 조명 장치, 또는 디자인 등을 배치할 수 있는 부분이다. 표시부(702)의 일부의 노치에 의하여 디자인성이 더 높은 전자 기기를 실현할 수 있다. 또한 이에 의하여, 하우징 표면에 대한 화면의 점유율을 높일 수 있다.
[단면 구성예]
이하에서는 표시 장치의 단면 구성예에 대하여 설명한다.
[구성예 1]
도 14는 표시 장치(700)의 단면 개략도이다. 도 14에는 도 13의 (A)에 도시된 표시 장치(700)의 표시부(702)와, 회로부(763)와, 회로부(764)와, 접속 단자(703a)를 포함한 단면을 도시하였다. 표시부(702)에는 트랜지스터(750) 및 용량 소자(790)가 제공된다. 회로부(763)에는 트랜지스터(752)가 제공된다. 회로부(764)에는 트랜지스터(754)가 제공된다.
트랜지스터(750) 및 트랜지스터(752)로서는 실시형태 1에서 예시한 트랜지스터(100) 등을 사용할 수 있다. 또한 트랜지스터(754)로서는 실시형태 1에서 예시한 트랜지스터(200) 등을 사용할 수 있다.
본 실시형태에서 사용하는 트랜지스터는 고순도화되고 산소 결손의 형성이 억제된 산화물 반도체층을 가진다. 상기 트랜지스터는 오프 전류를 매우 낮게 할 수 있다. 그러므로, 이와 같은 트랜지스터가 적용된 화소는 화상 신호 등의 전기 신호의 유지 시간을 길게 할 수 있고, 화상 신호 등의 기록 간격도 길게 설정할 수 있다. 따라서, 리프레시 동작의 빈도를 적게 할 수 있어 소비 전력을 저감할 수 있다.
또한 본 실시형태에서 사용하는 트랜지스터는 비교적 높은 전계 효과 이동도를 얻을 수 있기 때문에 고속 구동이 가능하다. 예를 들어 이와 같은 고속 구동이 가능한 트랜지스터를 표시 장치에 사용함으로써, 화소의 스위칭 트랜지스터와 회로부에 사용되는 드라이버 트랜지스터를 동일 기판 위에 형성할 수 있다. 즉, 실리콘 웨이퍼 등으로 형성된 구동 회로를 적용하지 않는 구성도 가능하기 때문에 표시 장치의 부품 점수를 삭감할 수 있다. 또한 화소에 있어서도 고속 구동이 가능한 트랜지스터를 사용함으로써 고화질의 화상을 제공할 수 있다.
용량 소자(790)는 트랜지스터(750)가 가지는 제 1 게이트 전극과 동일한 막을 가공하여 형성되는 하부 전극, 및 반도체층과 동일한 금속 산화물막을 가공하여 형성되는 상부 전극을 가진다. 상부 전극은 트랜지스터(750)의 소스 영역 및 드레인 영역과 마찬가지로 저저항화되어 있다. 또한 하부 전극과 상부 전극 사이에는 트랜지스터(750)의 제 1 게이트 절연층으로서 기능하는 절연막의 일부가 제공된다. 즉, 용량 소자(790)는 한 쌍의 전극 사이에 유전체막으로서 기능하는 절연막이 끼워진 적층형 구조를 가진다. 또한 상부 전극에는 트랜지스터(750)의 소스 전극 및 드레인 전극과 동일한 막을 가공하여 형성되는 배선이 접속된다.
또한 트랜지스터(750), 트랜지스터(752), 트랜지스터(754), 및 용량 소자(790) 위에는 평탄화막으로서 기능하는 절연층(770)이 제공된다.
표시부(702)가 가지는 트랜지스터(750), 회로부(763)가 가지는 트랜지스터(752), 및 회로부(764)가 가지는 트랜지스터(754)로서는 상이한 구조를 가지는 트랜지스터를 사용하여도 좋다. 예를 들어, 어느 하나에 톱 게이트형 트랜지스터를 적용하고, 다른 어느 하나에 보텀 게이트형 트랜지스터를 적용한 구성으로 하여도 좋다.
또한 트랜지스터(750), 트랜지스터(752), 및 트랜지스터(754)의 구성에 대해서는 상기 실시형태 1을 원용할 수 있다.
접속 단자(703a)는 배선(704)의 일부를 가진다. 접속 단자(703a)는 접속층(780)을 통하여 FPC(706)와 전기적으로 접속된다. 접속층(780)으로서는 예를 들어 이방성 도전 재료 등을 사용할 수 있다.
표시 장치(700)는 각각이 지지 기판으로서 기능하는 기판(762)과 기판(740)을 가진다. 기판(762) 및 기판(740)으로서는, 예를 들어 유리 기판 또는 플라스틱 기판 등 가요성을 가지는 기판을 사용할 수 있다.
트랜지스터(750), 트랜지스터(752), 트랜지스터(754), 용량 소자(790) 등은 절연층(744) 위에 제공된다. 기판(762)과 절연층(744)은 접착층(742)에 의하여 접합된다.
또한 표시 장치(700)는 발광 소자(782), 착색층(736), 차광층(738) 등을 가진다.
발광 소자(782)는 도전층(772), EL층(786), 및 도전층(788)을 가진다. 도전층(772)은 트랜지스터(750)가 가지는 소스 전극 또는 드레인 전극과 전기적으로 접속된다. 도전층(772)은 절연층(770) 위에 제공되며 화소 전극으로서 기능한다. 또한 도전층(772)의 단부를 덮어 절연층(730)이 제공되고, 절연층(730) 및 도전층(772) 위에 EL층(786)과 도전층(788)이 적층되어 제공된다.
도전층(772)에는 가시광에 대하여 반사성을 가지는 재료를 사용할 수 있다. 예를 들어 알루미늄, 은 등을 포함한 재료를 사용할 수 있다. 또한 도전층(788)에는 가시광에 대하여 투과성을 가지는 재료를 사용할 수 있다. 예를 들어 인듐, 아연, 주석 등을 포함하는 산화물 재료를 사용하는 것이 좋다. 그러므로, 발광 소자(782)는 피형성면과는 반대 측(기판(740) 측)에 광을 사출하는 톱 이미션형 발광 소자이다.
EL층(786)은 유기 화합물 또는 퀀텀닷 등의 무기 화합물을 가진다. EL층(786)은 전류가 흘렀을 때 광을 나타내는 발광 재료를 포함한다.
발광 재료로서는 형광 재료, 인광 재료, 열 활성화 지연 형광(Thermally activated delayed fluorescence: TADF) 재료, 무기 화합물(퀀텀닷 재료 등) 등을 사용할 수 있다. 퀀텀닷에 사용할 수 있는 재료로서는 콜로이드상 퀀텀닷 재료, 합금형 퀀텀닷 재료, 코어·셸형 퀀텀닷 재료, 코어형 퀀텀닷 재료 등을 들 수 있다.
차광층(738)과 착색층(736)은 절연층(746)의 한쪽 면에 제공된다. 착색층(736)은 발광 소자(782)와 중첩되는 위치에 제공된다. 또한 차광층(738)은 표시부(702)에서 발광 소자(782)와 중첩되지 않는 영역에 제공된다. 또한 차광층(738)은 회로부(763) 등과도 중첩되어 제공되어도 좋다.
기판(740)은 절연층(746)의 다른 쪽 면에 접착층(747)에 의하여 접합된다. 또한 기판(740)과 기판(762)은 밀봉층(732)에 의하여 접합된다.
여기서는, 발광 소자(782)가 가지는 EL층(786)에 백색 발광을 나타내는 발광 재료가 사용된다. 발광 소자(782)가 발하는 백색 발광은 착색층(736)에 의하여 착색되어 외부로 사출된다. EL층(786)은 상이한 색을 나타내는 화소에 걸쳐 제공된다. 표시부(702)에, 적색(R), 녹색(G), 및 청색(B) 중 어느 것을 투과시키는 착색층(736)이 제공된 화소를 매트릭스상으로 배치함으로써, 표시 장치(700)는 풀 컬러 표시를 수행할 수 있다.
또한 여기서는 EL층(786)의 일부가 분단된 예를 나타내었다. 이에 의하여, 인접 화소 간에서 EL층(786)을 통하여 전류가 흘러 의도하지 않은 발광이 일어나는 것을 적합하게 억제할 수 있다.
또한 도전층(788)으로서 투과성 및 반사성을 가지는 도전막을 사용하여도 좋다. 이때, 도전층(772)과 도전층(788) 사이에서 미소 공진기(마이크로캐비티) 구조를 실현하고, 특정 파장의 광을 강하게 하여 사출하는 구성으로 할 수 있다. 또한 이때 도전층(772)과 도전층(788) 사이에 광학 거리를 조정하기 위한 광학 조정층을 배치하고, 상이한 색의 화소 간에서 상기 광학 조정층의 두께를 다르게 함으로써, 각 화소로부터 사출되는 광의 색 순도를 높이는 구성으로 하여도 좋다.
또한 EL층(786)을 화소마다 섬 형상으로, 또는 화소 열마다 줄무늬 형상으로 형성하는 경우, 즉 개별 도포하여 형성하는 경우에는, 착색층(736) 및 상술한 광학 조정층을 제공하지 않는 구성으로 하여도 좋다.
여기서, 절연층(744)과 절연층(746)에는 각각 투습성이 낮은 배리어막으로서 기능하는 무기 절연막을 사용하는 것이 바람직하다. 이와 같이 절연층(744)과 절연층(746) 사이에 발광 소자(782) 및 트랜지스터(750) 등이 끼워진 구성으로 함으로써, 이들의 열화가 억제되고 신뢰성이 높은 표시 장치를 실현할 수 있다.
본 실시형태에서 예시한 구성예, 및 그들에 대응하는 도면 등은 적어도 그 일부를 다른 구성예 또는 도면 등과 적절히 조합할 수 있다.
(실시형태 4)
본 실시형태에서는 본 발명의 일 형태의 전자 기기의 일례로서, 표시 장치가 적용된 헤드 마운트 디스플레이에 대하여 설명한다.
도 15의 (A) 및 (B)에는 헤드 마운트 디스플레이(8300)의 외관을 도시하였다.
헤드 마운트 디스플레이(8300)는 하우징(8301), 표시부(8302), 조작 버튼(8303), 및 밴드상 고정구(8304)를 갖는다.
조작 버튼(8303)은 전원 버튼 등의 기능을 갖는다. 또한 조작 버튼(8303) 이외의 버튼을 가져도 좋다.
또한 도 15의 (C)에 도시된 바와 같이, 표시부(8302)와 사용자의 눈 위치 사이에 렌즈(8305)를 가져도 좋다. 렌즈(8305)에 의하여 사용자는 표시부(8302)를 확대하여 볼 수 있기 때문에 임장감이 더 높아진다. 이때, 도 15의 (C)에 도시된 바와 같이 시도(視度) 조절을 위하여 렌즈의 위치를 변화시키는 다이얼(8306)을 가져도 좋다.
표시부(8302)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다. 본 발명의 일 형태의 표시 장치는 정세도가 매우 높기 때문에, 도 15의 (C)와 같이 렌즈(8305)를 사용하여 확대하더라도, 사용자에게 화소가 인식되지 않고 현실감이 더 높은 영상을 표시할 수 있다.
도 15의 (A) 내지 (C)에는 1장의 표시부(8302)를 갖는 경우의 예를 나타내었다. 이와 같은 구성으로 함으로써 부품 점수를 삭감할 수 있다.
표시부(8302)는 좌우 2개의 영역에 각각 오른쪽 눈용 화상과 왼쪽 눈용 화상의 2개의 화상을 나란히 표시할 수 있다. 이로써, 양안 시차를 사용한 입체 영상을 표시할 수 있다.
또한 표시부(8302)의 전역에 걸쳐, 양쪽 눈으로 시인 가능한 하나의 화상을 표시하여도 좋다. 이로써, 시야의 양단에 걸쳐 파노라마 영상을 표시할 수 있게 되어 현실감이 높아진다.
여기서, 헤드 마운트 디스플레이(8300)는 사용자의 머리 크기 또는 눈 위치 등에 따라 표시부(8302)의 곡률을 적절한 값으로 변화시키는 기구를 가지는 것이 바람직하다. 예를 들어, 표시부(8302)의 곡률을 조정하기 위한 다이얼(8307)을 조작함으로써, 사용자가 스스로 표시부(8302)의 곡률을 조정하여도 좋다. 또는, 사용자의 머리 크기 또는 눈 위치 등을 검출하는 센서(예를 들어 카메라, 접촉식 센서, 비접촉식 센서 등)를 하우징(8301)에 제공하고, 센서의 검출 데이터에 기초하여 표시부(8302)의 곡률을 조정하는 기구가 포함되어도 좋다.
또한 렌즈(8305)를 사용하는 경우에는, 표시부(8302)의 곡률과 동기하여 렌즈(8305)의 위치 및 각도를 조정하는 기구가 포함되는 것이 바람직하다. 또는 다이얼(8306)이 렌즈의 각도를 조정하는 기능을 가져도 좋다.
도 15의 (E) 및 (F)에는 표시부(8302)의 곡률을 제어하는 구동부(8308)가 포함되는 예를 나타내었다. 구동부(8308)는 표시부(8302)의 적어도 일부에 고정되어 있다. 구동부(8308)는 표시부(8302)에 고정되는 부분이 변형 또는 이동함으로써, 표시부(8302)를 변형시키는 기능을 가진다.
도 15의 (E)에는 머리가 비교적 큰 사용자(8310)가 하우징(8301)을 장착하는 경우의 모식도를 도시하였다. 이때, 표시부(8302)의 형상은 곡률이 비교적 작게(곡률 반경이 크게) 되도록 구동부(8308)에 의하여 조정된다.
한편, 도 15의 (F)에는 사용자(8310)와 비교하여 머리가 작은 사용자(8311)가 하우징(8301)을 장착하는 경우를 나타내었다. 또한 사용자(8311)는 사용자(8310)와 비교하여 양쪽 눈의 간격이 좁다. 이때, 표시부(8302)의 형상은 표시부(8302)의 곡률이 크게(곡률 반경이 작게) 되도록 구동부(8308)에 의하여 조정된다. 도 15의 (F)에 있어서는 도 15의 (E)에서의 표시부(8302)의 위치 및 형상을 파선으로 나타내었다.
이와 같이, 헤드 마운트 디스플레이(8300)는 표시부(8302)의 곡률을 조정하는 기구를 가짐으로써 남녀노소 다양한 사용자에게 최적의 표시를 제공할 수 있다.
또한 표시부(8302)에 표시하는 콘텐츠에 따라 표시부(8302)의 곡률을 변화시킴으로써 사용자가 높은 임장감을 느끼게 할 수도 있다. 예를 들어 표시부(8302)의 곡률을 진동시킴으로써 흔들림을 표현할 수 있다. 이와 같이, 콘텐츠 내의 장면에 맞추어 다양한 연출을 할 수 있고, 사용자에게 새로운 체험을 제공할 수 있다. 또한 이때, 하우징(8301)에 제공된 진동 모듈과 연동시킴으로써, 임장감이 더 높은 표시가 가능해진다.
또한 헤드 마운트 디스플레이(8300)는 도 15의 (D)에 도시된 바와 같이 2개의 표시부(8302)를 가져도 좋다.
2개의 표시부(8302)를 가짐으로써, 사용자는 한쪽 눈마다 하나의 표시부를 볼 수 있다. 이로써, 시차를 사용한 3차원 표시 등을 수행하는 경우에도 높은 해상도의 영상을 표시할 수 있다. 또한 표시부(8302)는 사용자의 눈을 대략 중심으로 한 원호 형상으로 만곡되어 있다. 이로써, 사용자의 눈으로부터 표시부의 표시면까지의 거리가 일정하게 되므로, 사용자는 더 자연스러운 영상을 볼 수 있다. 또한 표시부로부터의 광의 휘도 및 색도가 보는 각도에 따라 변화되는 경우에도, 표시부의 표시면의 법선 방향으로 사용자의 눈이 위치하기 때문에 실질적으로 그 영향을 무시할 수 있어, 더 현실감이 있는 영상을 표시할 수 있다.
본 실시형태에서 예시한 구성예, 및 그들에 대응하는 도면 등은 적어도 그 일부를 다른 구성예 또는 도면 등과 적절히 조합할 수 있다.
(실시형태 5)
본 실시형태에서는 본 발명의 일 형태를 사용하여 제작할 수 있는 표시 모듈에 대하여 설명한다.
도 16의 (A)에 도시된 표시 모듈(6000)은 상부 커버(6001)와 하부 커버(6002) 사이에 FPC(6005)가 접속된 표시 장치(6006), 프레임(6009), 인쇄 기판(6010), 및 배터리(6011)를 가진다.
예를 들어 본 발명의 일 형태를 사용하여 제작된 표시 장치를 표시 장치(6006)에 사용할 수 있다. 표시 장치(6006)에 의하여 소비 전력이 매우 낮은 표시 모듈을 실현할 수 있다.
상부 커버(6001) 및 하부 커버(6002)는 표시 장치(6006)의 크기에 맞추어 형상 및 치수를 적절히 변경할 수 있다.
표시 장치(6006)는 터치 패널로서의 기능을 가져도 좋다.
프레임(6009)은 표시 장치(6006)의 보호 기능, 인쇄 기판(6010)의 동작에 의하여 발생하는 전자기파를 차단하는 기능, 방열판으로서의 기능 등을 가져도 좋다.
인쇄 기판(6010)은 전원 회로, 비디오 신호 및 클록 신호를 출력하기 위한 신호 처리 회로, 배터리 제어 회로 등을 가진다.
도 16의 (B)는 광학식 터치 센서를 구비하는 표시 모듈(6000)의 단면 개략도이다.
표시 모듈(6000)은 인쇄 기판(6010)에 제공된 발광부(6015) 및 수광부(6016)를 가진다. 또한 상부 커버(6001)와 하부 커버(6002)로 둘러싸인 영역에 한 쌍의 도광부(도광부(6017a), 도광부(6017b))를 가진다.
표시 장치(6006)는 프레임(6009)을 개재하여 인쇄 기판(6010) 및 배터리(6011)와 중첩되어 제공된다. 표시 장치(6006)와 프레임(6009)은 도광부(6017a), 도광부(6017b)에 고정되어 있다.
발광부(6015)로부터 방출된 광(6018)은 도광부(6017a)에 의하여 표시 장치(6006) 상부를 경유하고, 도광부(6017b)를 통과하여 수광부(6016)에 도달한다. 예를 들어 손가락 또는 스타일러스 등의 피검지체에 의하여 광(6018)이 차단됨으로써 터치 조작을 검출할 수 있다.
발광부(6015)는 예를 들어 표시 장치(6006)의 인접한 2변을 따라 복수로 제공된다. 수광부(6016)는 발광부(6015)와 대향되는 위치에 복수로 제공된다. 이로써 터치 조작이 행해진 위치의 정보를 취득할 수 있다.
발광부(6015)에는 예를 들어 LED 소자 등의 광원을 사용할 수 있고, 특히 적외선을 발하는 광원을 사용하는 것이 바람직하다. 수광부(6016)에는 발광부(6015)가 발하는 광을 수광하여 전기 신호로 변환하는 광전 소자를 사용할 수 있다. 바람직하게는 적외선을 수광할 수 있는 포토다이오드를 사용할 수 있다.
광(6018)을 투과시키는 도광부(6017a), 도광부(6017b)를 사용함으로써, 발광부(6015)와 수광부(6016)를 표시 장치(6006) 아래 측에 배치할 수 있고, 외광이 수광부(6016)에 도달하여 터치 센서가 오동작하는 것을 억제할 수 있다. 특히 가시광을 흡수하고 적외선을 투과시키는 수지를 사용하면 터치 센서의 오동작을 더 효과적으로 억제할 수 있다.
본 실시형태는 적어도 그 일부를 본 명세서 중에 기재하는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 6)
본 실시형태에서는 본 발명의 일 형태의 표시 장치를 적용할 수 있는 전자 기기의 예에 대하여 설명한다.
도 17의 (A)에 도시된 전자 기기(6500)는 스마트폰으로서 사용할 수 있는 휴대 정보 단말기이다.
전자 기기(6500)는 하우징(6501), 표시부(6502), 전원 버튼(6503), 버튼(6504), 스피커(6505), 마이크로폰(6506), 카메라(6507), 및 광원(6508) 등을 가진다. 표시부(6502)는 터치 패널 기능을 가진다.
표시부(6502)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다.
도 17의 (B)는 하우징(6501)의 마이크로폰(6506) 측의 단부를 포함한 단면 개략도이다.
하우징(6501)의 표시면 측에는 투광성을 가지는 보호 부재(6510)가 제공되고, 하우징(6501)과 보호 부재(6510)로 둘러싸인 공간 내에 표시 패널(6511), 광학 부재(6512), 터치 센서 패널(6513), 인쇄 기판(6517), 배터리(6518) 등이 배치된다.
보호 부재(6510)에는 표시 패널(6511), 광학 부재(6512), 및 터치 센서 패널(6513)이 접착층(도시 생략)에 의하여 고정되어 있다.
또한 표시부(6502)보다 외측의 영역에서 표시 패널(6511)의 일부가 접혀 있다. 또한 이 접힌 부분에 FPC(6515)가 접속되어 있다. FPC(6515)에는 IC(6516)가 실장되어 있다. 또한 FPC(6515)는 인쇄 기판(6517)에 제공된 단자에 접속되어 있다.
표시 패널(6511)에는 본 발명의 일 형태의 플렉시블 디스플레이 패널을 적용할 수 있다. 그러므로 매우 가벼운 전자 기기를 실현할 수 있다. 또한 표시 패널(6511)이 매우 얇기 때문에 전자 기기의 두께를 억제하면서 대용량 배터리(6518)를 탑재할 수도 있다. 또한 표시 패널(6511)의 일부를 접어 화소부의 이면에 FPC(6515)와의 접속부를 배치함으로써 슬림 베젤의 전자 기기를 실현할 수 있다.
본 실시형태는 적어도 그 일부를 본 명세서 중에 기재하는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 7)
본 실시형태에서는 본 발명의 일 형태를 사용하여 제작된 표시 장치를 구비하는 전자 기기에 대하여 설명한다.
이하에서 예시하는 전자 기기는 표시부에 본 발명의 일 형태의 표시 장치를 구비한 것이다. 따라서, 높은 해상도가 실현된 전자 기기이다. 또한 높은 해상도와 큰 화면이 양립된 전자 기기로 할 수 있다.
본 발명의 일 형태는 표시 장치와, 안테나, 배터리, 하우징, 카메라, 스피커, 마이크로폰, 터치 센서, 및 조작 버튼 중 적어도 하나를 가진다.
본 발명의 일 형태인 전자 기기는 이차 전지를 가져도 좋고, 비접촉 전력 전송(傳送)을 사용하여 이차 전지를 충전할 수 있는 것이 바람직하다.
이차 전지로서는 예를 들어 겔 형상의 전해질을 사용하는 리튬 폴리머 전지(리튬 이온 폴리머 전지) 등의 리튬 이온 이차 전지, 니켈 수소 전지, 니켈 카드뮴 전지, 유기 라디칼 전지, 납 축전지, 공기 이차 전지, 니켈 아연 전지, 은 아연 전지 등이 있다.
본 발명의 일 형태의 전자 기기는 안테나를 가져도 좋다. 안테나로 신호를 수신함으로써, 표시부에 영상, 정보 등을 표시할 수 있다. 또한 전자 기기가 안테나 및 이차 전지를 가지는 경우, 안테나를 비접촉 전력 전송에 사용하여도 좋다.
본 발명의 일 형태의 전자 기기의 표시부에는 예를 들어 풀 하이비전, 4K2K, 8K4K, 16K8K, 또는 그 이상의 해상도를 가지는 영상을 표시할 수 있다.
전자 기기로서는 예를 들어 텔레비전 장치, 노트북형 퍼스널 컴퓨터, 모니터 장치, 디지털 사이니지, 파칭코기, 게임기 등 비교적 큰 화면을 가지는 전자 기기 외에, 디지털 카메라, 디지털 비디오 카메라, 디지털 포토 프레임, 휴대 전화기, 휴대용 게임기, 휴대 정보 단말기, 음향 재생 장치 등이 있다.
본 발명의 일 형태가 적용된 전자 기기는 가옥, 또는 빌딩 등의 건물의 내벽 또는 외벽, 자동차 등의 내장 또는 외장 등이 가지는 평면 또는 곡면을 따라 제공할 수 있다.
도 18의 (A)는 파인더(8100)가 장착된 상태의 카메라(8000)의 외관을 도시한 도면이다.
카메라(8000)는 하우징(8001), 표시부(8002), 조작 버튼(8003), 셔터 버튼(8004) 등을 가진다. 또한 카메라(8000)에는 탈착 가능한 렌즈(8006)가 장착되어 있다.
또한 카메라(8000)는 렌즈(8006)와 하우징이 일체화되어도 좋다.
카메라(8000)는 셔터 버튼(8004)을 누르거나 터치 패널로서 기능하는 표시부(8002)를 터치함으로써 촬상할 수 있다.
하우징(8001)은 전극을 가지는 마운트를 가지고, 파인더(8100) 외에 스트로보 장치 등을 접속할 수 있다.
파인더(8100)는 하우징(8101), 표시부(8102), 버튼(8103) 등을 가진다.
하우징(8101)은 카메라(8000)의 마운트와 결합하는 마운트에 의하여 카메라(8000)에 장착되어 있다. 파인더(8100)는 카메라(8000)로부터 수신한 영상 등을 표시부(8102)에 표시시킬 수 있다.
버튼(8103)은 전원 버튼 등으로서의 기능을 가진다.
카메라(8000)의 표시부(8002), 및 파인더(8100)의 표시부(8102)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다. 또한 파인더가 내장된 카메라(8000)이어도 좋다.
도 18의 (B)는 헤드 마운트 디스플레이(8200)의 외관을 도시한 도면이다.
헤드 마운트 디스플레이(8200)는 장착부(8201), 렌즈(8202), 본체(8203), 표시부(8204), 케이블(8205) 등을 가진다. 또한 장착부(8201)에는 배터리(8206)가 내장되어 있다.
케이블(8205)은 배터리(8206)로부터 본체(8203)에 전력을 공급한다. 본체(8203)는 무선 수신기 등을 가지고, 수신한 영상 정보를 표시부(8204)에 표시시킬 수 있다. 또한 본체(8203)는 카메라를 가지고, 사용자의 안구 또는 눈꺼풀의 움직임의 정보를 입력 수단으로서 사용할 수 있다.
또한 장착부(8201)는 사용자와 접하는 위치에 사용자의 안구의 움직임에 따라 흐르는 전류를 검지할 수 있는 복수의 전극이 제공되고, 시선을 인식하는 기능을 가져도 좋다. 또한 전극을 흐르는 전류에 의하여 사용자의 맥박을 모니터링하는 기능을 가져도 좋다. 또한 장착부(8201)는 온도 센서, 압력 센서, 가속도 센서 등의 각종 센서를 가져도 좋고, 사용자의 생체 정보를 표시부(8204)에 표시하는 기능, 사용자의 머리 움직임에 맞추어 표시부(8204)에 표시되는 영상을 변화시키는 기능 등을 가져도 좋다.
표시부(8204)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다.
도 18의 (C), (D), 및 (E)는 헤드 마운트 디스플레이(8300)의 외관을 도시한 도면이다. 헤드 마운트 디스플레이(8300)는 하우징(8301), 표시부(8302), 밴드상의 고정구(8304), 및 한 쌍의 렌즈(8305)를 가진다.
사용자는 렌즈(8305)를 통하여 표시부(8302)의 표시를 시인할 수 있다. 또한 표시부(8302)를 만곡시켜 배치하면, 사용자가 높은 임장감을 느낄 수 있어 바람직하다. 또한 표시부(8302)의 상이한 영역에 표시된 다른 화상을 렌즈(8305)를 통하여 시인함으로써 시차를 사용한 3차원 표시 등을 할 수도 있다. 또한 하나의 표시부(8302)를 제공하는 구성에 한정되지 않고, 2개의 표시부(8302)를 제공하여 사용자의 한쪽 눈마다 하나의 표시부를 배치하여도 좋다.
또한 표시부(8302)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다. 본 발명의 일 형태의 반도체 장치를 가지는 표시 장치는 정세도가 매우 높기 때문에, 도 18의 (E)와 같이 렌즈(8305)를 사용하여 확대한 경우에도 사용자에게 화소가 시인되지 않고, 현실감이 더 높은 영상을 표시할 수 있다.
도 19의 (A) 내지 (G)에 도시된 전자 기기는 하우징(9000), 표시부(9001), 스피커(9003), 조작 키(9005)(전원 스위치 또는 조작 스위치를 포함함), 접속 단자(9006), 센서(9007)(힘, 변위, 위치, 속도, 가속도, 각속도, 회전수, 거리, 광, 액체, 자기, 온도, 화학 물질, 음성, 시간, 경도, 전기장, 전류, 전압, 전력, 방사선, 유량, 습도, 경사도, 진동, 냄새, 또는 적외선을 측정하는 기능을 포함하는 것), 마이크로폰(9008) 등을 가진다.
도 19의 (A) 내지 (G)에 도시된 전자 기기는 다양한 기능을 가진다. 예를 들어, 다양한 정보(정지 화상, 동영상, 텍스트 화상 등)를 표시부에 표시하는 기능, 터치 패널 기능, 달력, 날짜, 또는 시각 등을 표시하는 기능, 다양한 소프트웨어(프로그램)에 의하여 처리를 제어하는 기능, 무선 통신 기능, 기록 매체에 기록되는 프로그램 또는 데이터를 판독하여 처리하는 기능 등을 가질 수 있다. 또한 전자 기기의 기능은 이들에 한정되지 않고, 다양한 기능을 가질 수 있다. 전자 기기는 복수의 표시부를 가져도 좋다. 또한 전자 기기는 카메라 등이 제공되고, 정지 화상 또는 동영상을 촬영하고 기록 매체(외부 기록 매체 또는 카메라에 내장된 기록 매체)에 저장하는 기능, 촬영한 화상을 표시부에 표시하는 기능 등을 가져도 좋다.
도 19의 (A) 내지 (G)에 도시된 전자 기기의 상세한 사항에 대하여 아래에서 설명한다.
도 19의 (A)는 텔레비전 장치(9100)를 도시한 사시도이다. 텔레비전 장치(9100)는 대화면, 예를 들어 50인치 이상 또는 100인치 이상의 표시부(9001)를 제공할 수 있다.
도 19의 (B)는 휴대 정보 단말기(9101)를 도시한 사시도이다. 휴대 정보 단말기(9101)는 예를 들어 스마트폰으로서 사용할 수 있다. 또한 휴대 정보 단말기(9101)에는 스피커(9003), 접속 단자(9006), 센서(9007) 등을 제공하여도 좋다. 또한 휴대 정보 단말기(9101)는 문자, 화상 정보 등을 그 복수의 면에 표시할 수 있다. 도 19의 (B)에는 3개의 아이콘(9050)을 표시한 예를 도시하였다. 또한 파선의 직사각형으로 나타낸 정보(9051)를 표시부(9001)의 다른 면에 표시할 수도 있다. 정보(9051)의 예로서는 전자 메일, SNS, 전화 등의 착신의 알림, 전자 메일 또는 SNS 등의 제목, 송신자명, 일시, 시각, 배터리의 잔량, 안테나 수신의 강도 등이 있다. 또는 정보(9051)가 표시되는 위치에는 아이콘(9050) 등을 표시하여도 좋다.
도 19의 (C)는 휴대 정보 단말기(9102)를 도시한 사시도이다. 휴대 정보 단말기(9102)는 표시부(9001)의 3면 이상에 정보를 표시하는 기능을 가진다. 여기서는 정보(9052), 정보(9053), 정보(9054)가 각각 상이한 면에 표시되어 있는 예를 나타내었다. 예를 들어, 사용자는 옷의 가슴 포켓에 휴대 정보 단말기(9102)를 수납한 상태에서, 휴대 정보 단말기(9102) 위쪽에서 볼 수 있는 위치에 표시된 정보(9053)를 확인할 수도 있다. 사용자는 휴대 정보 단말기(9102)를 포켓으로부터 꺼내지 않고 표시를 확인하고, 예를 들어 전화를 받을지 여부를 판단할 수 있다.
도 19의 (D)는 손목시계형 휴대 정보 단말기(9200)를 도시한 사시도이다. 또한 표시부(9001)는 그 표시면이 만곡되어 제공되고, 만곡된 표시면을 따라 표시를 할 수 있다. 또한 휴대 정보 단말기(9200)는 예를 들어 무선 통신이 가능한 헤드세트와의 상호 통신에 의하여 핸즈프리로 통화를 할 수도 있다. 또한 휴대 정보 단말기(9200)는 접속 단자(9006)에 의하여 다른 정보 단말기와 상호로 데이터를 주고받고 하거나 또는 충전할 수도 있다. 또한 무선 급전에 의하여 충전하여도 좋다.
도 19의 (E), (F), 및 (G)는 접을 수 있는 휴대 정보 단말기(9201)를 도시한 사시도이다. 또한 도 19의 (E)는 휴대 정보 단말기(9201)가 펼쳐진 상태의 사시도이고, 도 19의 (G)는 접힌 상태의 사시도이고, 도 19의 (F)는 도 19의 (E) 및 (G) 중 하나로부터 다른 하나로 변화되는 도중의 상태의 사시도이다. 휴대 정보 단말기(9201)는 접힌 상태에서는 휴대성이 우수하고, 펼쳐진 상태에서는 이음매가 없는 넓은 표시 영역에 의하여 표시의 일람성이 우수하다. 휴대 정보 단말기(9201)가 가지는 표시부(9001)는 힌지(9055)에 의하여 연결된 3개의 하우징(9000)으로 지지된다. 예를 들어, 표시부(9001)는 곡률 반경 1mm 이상 150mm 이하로 구부릴 수 있다.
도 20의 (A)에 텔레비전 장치의 일례를 도시하였다. 텔레비전 장치(7100)는 하우징(7101)에 표시부(7500)가 제공되어 있다. 여기서는 스탠드(7103)에 의하여 하우징(7101)을 지지한 구성을 도시하였다.
도 20의 (A)에 도시된 텔레비전 장치(7100)의 조작은 하우징(7101)이 구비하는 조작 스위치, 또는 별체의 리모트 컨트롤러(7111)에 의하여 수행할 수 있다. 또는, 표시부(7500)에 터치 패널을 적용하고 이를 터치함으로써 텔레비전 장치(7100)를 조작하여도 좋다. 리모트 컨트롤러(7111)는 조작 버튼 외에 표시부를 가져도 좋다.
또한 텔레비전 장치(7100)는 텔레비전 방송의 수신기, 또는 네트워크 접속을 위한 통신 장치를 가져도 좋다.
도 20의 (B)에 노트북형 퍼스널 컴퓨터(7200)를 도시하였다. 노트북형 퍼스널 컴퓨터(7200)는 하우징(7211), 키보드(7212), 포인팅 디바이스(7213), 외부 접속 포트(7214) 등을 가진다. 하우징(7211)에 표시부(7500)가 제공된다.
도 20의 (C) 및 (D)에 디지털 사이니지(Digital Signage: 전자 간판)의 일례를 도시하였다.
도 20의 (C)에 도시된 디지털 사이니지(7300)는 하우징(7301), 표시부(7500), 및 스피커(7303) 등을 가진다. 또한 LED 램프, 조작 키(전원 스위치 또는 조작 스위치를 포함함), 접속 단자, 각종 센서, 마이크로폰 등을 가질 수 있다.
또한 도 20의 (D)는 원기둥 형상의 기둥(7401)에 장착된 디지털 사이니지(7400)이다. 디지털 사이니지(7400)는 기둥(7401)의 곡면을 따라 제공된 표시부(7500)를 가진다.
표시부(7500)가 넓을수록 한번에 제공할 수 있는 정보량을 증가시킬 수 있고 또한 사람의 눈에 띄기 쉽기 때문에, 예를 들어 광고의 홍보 효과를 높이는 효과가 있다.
표시부(7500)에 터치 패널을 적용하고, 사용자가 조작할 수 있는 구성으로 하는 것이 바람직하다. 이에 의하여, 광고 용도뿐만 아니라, 노선 정보, 교통 정보, 또는 상용 시설의 안내 정보 등, 사용자가 원하는 정보를 제공하기 위한 용도에도 사용할 수 있다.
또한 도 20의 (C) 및 (D)에 도시된 바와 같이, 디지털 사이니지(7300) 또는 디지털 사이니지(7400)는 사용자가 소유하는 스마트폰 등의 정보 단말기(7311)와 무선 통신에 의하여 연계할 수 있는 것이 바람직하다. 예를 들어, 표시부(7500)에 표시되는 광고의 정보를 정보 단말기(7311)의 화면에 표시시킬 수 있다. 또한 정보 단말기(7311)를 조작함으로써 표시부(7500)의 표시를 전환할 수 있다.
또한 디지털 사이니지(7300) 또는 디지털 사이니지(7400)에 정보 단말기(7311)를 조작 수단(컨트롤러)으로 한 게임을 실행시킬 수도 있다. 이로써, 불특정 다수의 사용자가 동시에 게임에 참가하여 즐길 수 있다.
도 20의 (A) 내지 (D)에서의 표시부(7500)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다.
본 실시형태의 전자 기기는 표시부를 가지는 구성으로 하였지만, 표시부를 가지지 않는 전자 기기에도 본 발명의 일 형태를 적용할 수 있다.
본 실시형태는 적어도 그 일부를 본 명세서 중에 기재하는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
10: 표시 패널
11: 표시부
12, 12a, 12b: 제 1 구동 회로
13: 제 2 구동 회로
31: 시프트 레지스터 회로
32, 33: 래치 회로
34: 레벨 시프터 회로
35: DAC 회로
36: 아날로그 버퍼 회로
37: 소스 폴로어 회로
38: 샘플링 회로
41: 래치 회로부
42: 레벨 시프터 회로부
43: D-A 변환부
44: 아날로그 버퍼 회로부
45: 소스 폴로어 회로부
46: 디멀티플렉서 회로
51, 52: 트랜지스터
53: 용량 소자
54: 발광 소자
100, 100A 내지 100D: 트랜지스터
102: 기판
103: 절연층
106: 도전층
108f: 금속 산화물막
108n: 저저항 영역
108: 반도체층
110: 절연층
112f: 도전막
112: 도전층
114f: 금속 산화물막
114: 금속 산화물층
118: 절연층
119: 절연층
120a, 120b: 도전층
130a, 130b: 도전층
131f, 132f: 금속막
131, 132: 금속층
135, 136: 레지스트 마스크
140: 불순물 원소
141a 내지 141d: 개구부
142a, 142b: 개구부
200: 트랜지스터
200A 내지 200D: 트랜지스터
206: 도전층
208f: 금속 산화물막
208n: 저저항 영역
208: 반도체층
212: 도전층
214: 금속 산화물층
220a, 220b: 도전층
230a, 230b: 도전층
240: 표시 장치
250W: 발광 소자
251: 기판
250B: 발광 소자
250G: 발광 소자
250R: 발광 소자
261: 화소 전극
262R, 252G, 262B, 262W: EL층
263: 공통 전극
264R, 264G, 264B: 착색층
271: 보호층
272: 절연층
11: 표시부
12, 12a, 12b: 제 1 구동 회로
13: 제 2 구동 회로
31: 시프트 레지스터 회로
32, 33: 래치 회로
34: 레벨 시프터 회로
35: DAC 회로
36: 아날로그 버퍼 회로
37: 소스 폴로어 회로
38: 샘플링 회로
41: 래치 회로부
42: 레벨 시프터 회로부
43: D-A 변환부
44: 아날로그 버퍼 회로부
45: 소스 폴로어 회로부
46: 디멀티플렉서 회로
51, 52: 트랜지스터
53: 용량 소자
54: 발광 소자
100, 100A 내지 100D: 트랜지스터
102: 기판
103: 절연층
106: 도전층
108f: 금속 산화물막
108n: 저저항 영역
108: 반도체층
110: 절연층
112f: 도전막
112: 도전층
114f: 금속 산화물막
114: 금속 산화물층
118: 절연층
119: 절연층
120a, 120b: 도전층
130a, 130b: 도전층
131f, 132f: 금속막
131, 132: 금속층
135, 136: 레지스트 마스크
140: 불순물 원소
141a 내지 141d: 개구부
142a, 142b: 개구부
200: 트랜지스터
200A 내지 200D: 트랜지스터
206: 도전층
208f: 금속 산화물막
208n: 저저항 영역
208: 반도체층
212: 도전층
214: 금속 산화물층
220a, 220b: 도전층
230a, 230b: 도전층
240: 표시 장치
250W: 발광 소자
251: 기판
250B: 발광 소자
250G: 발광 소자
250R: 발광 소자
261: 화소 전극
262R, 252G, 262B, 262W: EL층
263: 공통 전극
264R, 264G, 264B: 착색층
271: 보호층
272: 절연층
Claims (17)
- 제 1 산화물 반도체층을 포함하는 제 1 트랜지스터 및 제 2 산화물 반도체층을 포함하는 제 2 트랜지스터를 포함하는 표시 장치의 제작 방법으로서,
제 1 기판 위에 제 1 절연층을 형성하는 단계;
상기 제 1 절연층 위에 제 1 금속 산화물막을 형성하는 단계;
상기 제 1 금속 산화물막 위에 제 1 금속막을 형성하는 단계;
상기 제 1 금속막 위에 섬 형상의 제 1 레지스트 마스크를 형성하는 단계;
상기 제 1 금속막 및 상기 제 1 금속 산화물막에서 상기 제 1 레지스트 마스크로 덮이지 않는 부분을 제거하여 섬 형상의 제 1 금속층 및 섬 형상의 제 1 산화물 반도체층을 형성하고 상기 제 1 절연층의 상면의 일부를 노출시키는 단계;
상기 제 1 레지스트 마스크를 제거하는 단계;
상기 제 1 금속층 및 상기 제 1 절연층 위에 제 2 금속 산화물막을 형성하는 단계;
상기 제 2 금속 산화물막 위에 제 2 금속막을 형성하는 단계;
상기 제 2 금속막 위에서 상기 제 1 금속막과 중첩되지 않는 영역에 섬 형상의 제 2 레지스트 마스크를 형성하는 단계;
상기 제 2 금속막 및 상기 제 2 금속 산화물막에서 상기 제 2 레지스트 마스크로 덮이지 않는 부분을 제거하여 섬 형상의 제 2 금속층 및 섬 형상의 제 2 산화물 반도체층을 형성하는 단계;
상기 제 2 레지스트 마스크를 제거하는 단계; 및
상기 제 1 금속층 및 상기 제 2 금속층을 제거하는 단계를 포함하는, 표시 장치의 제작 방법. - 제 1 항에 있어서,
상기 제 1 금속 산화물막은 인듐, 아연, 및 갈륨을 포함하고,
상기 제 2 금속 산화물막은 인듐을 포함하고,
상기 제 2 금속 산화물막에서의 금속 원소의 원자수에 대한 인듐의 원자수의 비율이 상기 제 1 금속 산화물막보다 높은, 표시 장치의 제작 방법. - 제 1 항에 있어서,
상기 제 2 금속 산화물막은 인듐, 아연, 및 갈륨을 포함하고,
상기 제 1 금속 산화물막은 인듐을 포함하고,
상기 제 1 금속 산화물막에서의 금속 원소의 원자수에 대한 인듐의 원자수의 비율이 상기 제 2 금속 산화물막보다 높은, 표시 장치의 제작 방법. - 제 1 항에 있어서,
상기 제 1 금속막은 드라이 에칭법에 의하여 에칭되고, 상기 제 1 금속 산화물막은 웨트 에칭법에 의하여 에칭되고,
상기 제 2 금속막은 드라이 에칭법에 의하여 에칭되고, 상기 제 2 금속 산화물막은 웨트 에칭법에 의하여 에칭되고,
상기 제 1 금속층 및 상기 제 2 금속층은 웨트 에칭법에 의하여 에칭되는, 표시 장치의 제작 방법. - 제 1 항에 있어서,
상기 제 1 금속막 및 상기 제 2 금속막에 텅스텐, 몰리브데넘, 또는 타이타늄이 사용되는, 표시 장치의 제작 방법. - 제 1 산화물 반도체층을 포함하는 제 1 트랜지스터 및 제 2 산화물 반도체층을 포함하는 제 2 트랜지스터를 포함하는 표시 장치의 제작 방법으로서,
제 1 기판 위에 제 1 절연층을 형성하는 단계;
상기 제 1 절연층 위에 제 1 금속 산화물막을 형성하는 단계;
상기 제 1 금속 산화물막 위에 제 1 금속막을 형성하는 단계;
상기 제 1 금속막 위에 섬 형상의 제 1 레지스트 마스크를 형성하는 단계;
상기 제 1 금속막에서 상기 제 1 레지스트 마스크로 덮이지 않는 부분을 제거하여 섬 형상의 제 1 금속층을 형성하는 단계;
상기 제 1 레지스트 마스크를 제거하는 단계;
상기 제 1 금속 산화물막에서 상기 제 1 금속막으로 덮이지 않는 부분을 제거하여 섬 형상의 제 1 산화물 반도체층을 형성하고 상기 제 1 절연층의 상면의 일부를 노출시키는 단계;
상기 제 1 금속층 및 상기 제 1 절연층 위에 제 2 금속 산화물막을 형성하는 단계;
상기 제 2 금속 산화물막 위에 제 2 금속막을 형성하는 단계;
상기 제 2 금속막 위에서 상기 제 1 금속막과 중첩되지 않는 영역에 섬 형상의 제 2 레지스트 마스크를 형성하는 단계;
상기 제 2 금속막에서 상기 제 2 레지스트 마스크로 덮이지 않는 부분을 제거하여 섬 형상의 제 2 금속층을 형성하는 단계;
상기 제 2 레지스트 마스크를 제거하는 단계;
상기 제 2 금속 산화물막에서 상기 제 2 금속막으로 덮이지 않는 부분을 제거하여 섬 형상의 제 2 산화물 반도체층을 형성하는 단계; 및
상기 제 1 금속층 및 상기 제 2 금속층을 제거하는 단계를 포함하는, 표시 장치의 제작 방법. - 제 6 항에 있어서,
상기 제 1 금속 산화물막은 인듐, 아연, 및 갈륨을 포함하고,
상기 제 2 금속 산화물막은 인듐을 포함하고,
상기 제 2 금속 산화물막에서의 금속 원소의 원자수에 대한 인듐의 원자수의 비율이 상기 제 1 금속 산화물막보다 높은, 표시 장치의 제작 방법. - 제 6 항에 있어서,
상기 제 2 금속 산화물막은 인듐, 아연, 및 갈륨을 포함하고,
상기 제 1 금속 산화물막은 인듐을 포함하고,
상기 제 1 금속 산화물막에서의 금속 원소의 원자수에 대한 인듐의 원자수의 비율이 상기 제 2 금속 산화물막보다 높은, 표시 장치의 제작 방법. - 제 6 항에 있어서,
상기 제 1 금속막은 드라이 에칭법에 의하여 에칭되고, 상기 제 1 금속 산화물막은 웨트 에칭법에 의하여 에칭되고,
상기 제 2 금속막은 드라이 에칭법에 의하여 에칭되고, 상기 제 2 금속 산화물막은 웨트 에칭법에 의하여 에칭되고,
상기 제 1 금속층 및 상기 제 2 금속층은 웨트 에칭법에 의하여 에칭되는, 표시 장치의 제작 방법. - 제 6 항에 있어서,
상기 제 1 금속막 및 상기 제 2 금속막에 텅스텐, 몰리브데넘, 또는 타이타늄이 사용되는, 표시 장치의 제작 방법. - 표시 장치로서,
제 1 기판 위에 표시부를 포함하고 상기 표시부의 외측에 제 1 회로를 포함하고,
상기 표시부는 표시 소자 및 제 1 트랜지스터를 포함하고,
상기 제 1 회로는 제 2 트랜지스터를 포함하고,
상기 제 1 트랜지스터는 제 1 반도체층, 제 1 게이트 절연층, 및 제 1 게이트 전극을 포함하고,
상기 제 2 트랜지스터는 제 2 반도체층, 제 2 게이트 절연층, 및 제 2 게이트 전극을 포함하고,
상기 제 1 기판 위에 제 1 절연층이 제공되고,
상기 제 1 반도체층 및 상기 제 2 반도체층은 상기 제 1 절연층의 상면과 접하여 제공되고,
상기 제 1 게이트 절연층 및 상기 제 2 게이트 절연층은 같은 조성을 가지고,
상기 제 1 게이트 전극 및 상기 제 2 게이트 전극은 같은 조성을 가지고,
상기 제 1 반도체층은 인듐, 아연, 갈륨, 및 산소를 포함하고,
상기 제 2 반도체층은 인듐 및 산소를 포함하고,
상기 제 2 반도체층에서의 금속 원소의 원자수에 대한 인듐의 원자수의 비율이 상기 제 1 반도체층보다 높은, 표시 장치. - 제 11 항에 있어서,
상기 제 2 반도체층은 아연을 포함하고,
상기 제 2 반도체층에서의 금속 원소의 원자수에 대한 인듐의 원자수의 비율이 50atomic% 이상인, 표시 장치. - 제 11 항에 있어서,
상기 제 2 반도체층은 주석을 더 포함하는, 표시 장치. - 제 11 항에 있어서,
상기 제 2 반도체층은 갈륨을 더 포함하는, 표시 장치. - 제 11 항에 있어서,
게이트 드라이버로서 기능하는 제 2 회로; 및
복수의 제 1 트랜지스터를 더 포함하고,
상기 제 2 회로는 상기 제 1 트랜지스터들을 포함하는, 표시 장치. - 제 11 항에 있어서,
상기 제 1 회로는 소스 드라이버 또는 디멀티플렉서로서의 기능을 가지는, 표시 장치. - 제 11 항에 있어서,
상기 표시 소자는 유기 EL 소자인, 표시 장치.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2020-201868 | 2020-12-04 | ||
| JP2020201868 | 2020-12-04 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20220079442A true KR20220079442A (ko) | 2022-06-13 |
Family
ID=81849514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020210157484A KR20220079442A (ko) | 2020-12-04 | 2021-11-16 | 표시 장치 및 표시 장치의 제작 방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20220181492A1 (ko) |
| JP (1) | JP2022089787A (ko) |
| KR (1) | KR20220079442A (ko) |
| CN (1) | CN114664864A (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014007399A (ja) | 2012-05-31 | 2014-01-16 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
-
2021
- 2021-11-16 KR KR1020210157484A patent/KR20220079442A/ko unknown
- 2021-11-23 US US17/533,588 patent/US20220181492A1/en active Pending
- 2021-12-02 JP JP2021196109A patent/JP2022089787A/ja active Pending
- 2021-12-02 CN CN202111461741.6A patent/CN114664864A/zh active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014007399A (ja) | 2012-05-31 | 2014-01-16 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2022089787A (ja) | 2022-06-16 |
| CN114664864A (zh) | 2022-06-24 |
| US20220181492A1 (en) | 2022-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7344707B2 (ja) | 半導体装置の作製方法 | |
| JPWO2020089726A1 (ja) | 半導体装置 | |
| JP2023060293A (ja) | 半導体装置 | |
| JP2023166508A (ja) | 半導体装置の作製方法 | |
| KR20200077532A (ko) | 반도체 장치 | |
| JP2023118763A (ja) | 半導体装置の作製方法 | |
| CN113016090A (zh) | 半导体装置 | |
| JP2024037777A (ja) | 半導体装置の作製方法 | |
| JPWO2019135137A1 (ja) | 半導体装置、及び半導体装置の作製方法 | |
| WO2021028750A1 (ja) | 半導体装置、および半導体装置の作製方法 | |
| KR20220079442A (ko) | 표시 장치 및 표시 장치의 제작 방법 | |
| KR20210010333A (ko) | 반도체 장치 | |
| JP7275112B2 (ja) | 半導体装置 | |
| WO2022130086A1 (ja) | 半導体装置 | |
| WO2022106943A1 (ja) | 半導体装置、表示装置、表示モジュール、及び電子機器 | |
| WO2023199153A1 (ja) | 半導体装置 | |
| CN111788664B (zh) | 半导体装置的制造方法 | |
| WO2023203425A1 (ja) | 半導体装置及び半導体装置の作製方法 | |
| CN117480881A (zh) | 显示装置、显示装置的制造方法、显示模块及电子设备 | |
| CN117178361A (zh) | 半导体装置及半导体装置的制造方法 | |
| CN116583896A (zh) | 显示系统 | |
| CN116670743A (zh) | 显示装置的制造方法 |