CN114664864A - 显示装置及显示装置的制造方法 - Google Patents

显示装置及显示装置的制造方法 Download PDF

Info

Publication number
CN114664864A
CN114664864A CN202111461741.6A CN202111461741A CN114664864A CN 114664864 A CN114664864 A CN 114664864A CN 202111461741 A CN202111461741 A CN 202111461741A CN 114664864 A CN114664864 A CN 114664864A
Authority
CN
China
Prior art keywords
metal
layer
film
metal oxide
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111461741.6A
Other languages
English (en)
Inventor
山崎舜平
保坂泰靖
增山光男
冈崎健一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN114664864A publication Critical patent/CN114664864A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]

Abstract

在显示装置中，在同一衬底上制造可以高速工作的电路和像素。显示装置的制造方法如下所述。在第一绝缘层上形成第一金属氧化物膜、第一金属膜及岛状的第一抗蚀剂掩模。接着，在形成岛状的第一金属层和岛状的第一氧化物半导体层的同时使第一绝缘层的顶面的一部分露出，去除第一抗蚀剂掩模。接着，在第一金属层及第一绝缘层上形成第二金属氧化物膜、第二金属膜及岛状的第二抗蚀剂掩模。接着，形成岛状的第二金属层和岛状的第二氧化物半导体层，去除第二抗蚀剂掩模。然后，去除第一金属层及第二金属层。

Description

显示装置及显示装置的制造方法
技术领域
本发明的一个方式涉及一种半导体装置。本发明的一个方式涉及一种显示装置。本发明的一个方式涉及一种显示装置的制造方法。
注意，本发明的一个方式不局限于上述技术领域。作为本说明书等所公开的本发明的一个方式的技术领域的例子，可以举出半导体装置、显示装置、发光装置、蓄电装置、存储装置、电子设备、照明装置、输入装置、输入输出装置、这些装置的驱动方法或这些装置的制造方法。半导体装置是指能够通过利用半导体特性而工作的所有装置。
背景技术
显示装置的驱动电路为了实现显示部的高清晰化及多灰度化而被要求高性能化。因此，作为显示装置的驱动电路，尤其作为源极驱动器，采用使用单晶衬底制造的IC(Integrated Circuit：集成电路)(以下还称为驱动器IC)。
驱动器IC包括移位寄存器、锁存器、电平转换器、数字模拟转换电路(也称为DAC)及模拟缓冲器等。移位寄存器及锁存器为处理数字信号的电路，电平转换器及DAC为将数字信号转换为模拟信号的电路，模拟缓冲器为生成并输出灰度电压的电路。尤其是处理数字信号的电路被要求高速进行工作。
作为可用于设置在显示装置的显示部的晶体管的半导体材料，使用金属氧化物的氧化物半导体受到瞩目。例如，专利文献1公开了如下半导体装置：层叠有多个氧化物半导体层，在该多个氧化物半导体层中，被用作沟道的氧化物半导体层包含铟及镓，并且通过使铟的比率比镓的比率高从而使场效应迁移率得到提高的半导体装置。
由于金属氧化物可以利用溅射法等形成，所以可以被用于构成大型显示装置的晶体管的半导体层。此外，因为可以将使用多晶硅或非晶硅的晶体管的生产设备的一部分改良而利用，所以还可以抑制设备投资。此外，与使用非晶硅的晶体管相比，使用金属氧化物的晶体管具有高场效应迁移率，所以可以实现设置有栅极驱动器的高性能显示装置。
[专利文献1]日本专利申请公开第2014-7399号公报
发明内容
本发明的一个方式的目的之一是提供一种包括可以高速工作的电路的显示装置。本发明的一个方式的目的之一是在同一衬底上制造像素及驱动电路。本发明的一个方式的目的之一是在同一衬底上制造像素和源极驱动器的至少一部分。本发明的一个方式的目的之一是在同一衬底上分开制造不同的晶体管。
注意，这些目的的记载不妨碍其他目的的存在。注意，本发明的一个方式并不需要实现所有上述目的。另外，可以从说明书、附图、权利要求书等的记载抽出上述以外的目的。
本发明的一个方式是一种显示装置的制造方法，该显示装置包括：包括第一氧化物半导体层的第一晶体管以及包括第二氧化物半导体层的第二晶体管，该制造方法具有如下工序。即，在第一衬底上形成第一绝缘层，在第一绝缘层上形成第一金属氧化物膜，在第一金属氧化物膜上形成第一金属膜，在第一金属膜上形成岛状的第一抗蚀剂掩模。接着，去除第一金属膜及第一金属氧化物膜中没有被第一抗蚀剂掩模覆盖的部分，在形成岛状的第一金属层和岛状的第一氧化物半导体层的同时使第一绝缘层的顶面的一部分露出。接着，去除第一抗蚀剂掩模，在第一金属层及第一绝缘层上形成第二金属氧化物膜，在第二金属氧化物膜上形成第二金属膜，在第二金属膜上且不与第一金属膜重叠的区域形成岛状的第二抗蚀剂掩模。接着，去除第二金属膜及第二金属氧化物膜中没有被第二抗蚀剂掩模覆盖的部分，形成岛状的第二金属层和岛状的第二氧化物半导体层，并去除第二抗蚀剂掩模。然后，去除第一金属层及第二金属层。
另外，本发明的另一个方式是一种显示装置的制造方法，该显示装置包括：包括第一氧化物半导体层的第一晶体管以及包括第二氧化物半导体层的第二晶体管，该制造方法具有如下工序。即，在第一衬底上形成第一绝缘层，在第一绝缘层上形成第一金属氧化物膜，在第一金属氧化物膜上形成第一金属膜，在第一金属膜上形成岛状的第一抗蚀剂掩模。接着，去除第一金属膜中没有被第一抗蚀剂掩模覆盖的部分，形成岛状的第一金属层并去除第一抗蚀剂掩模。接着，去除第一金属氧化物膜中没有被第一金属膜覆盖的部分，在形成岛状的第一氧化物半导体层的同时使第一绝缘层的顶面的一部分露出。接着，在第一金属层及第一绝缘层上形成第二金属氧化物膜，在第二金属氧化物膜上形成第二金属膜，在第二金属膜上且不与第一金属膜重叠的区域形成岛状的第二抗蚀剂掩模。接着，去除第二金属膜中没有被第二抗蚀剂掩模覆盖的部分，形成岛状的第二金属层，并去除第二抗蚀剂掩模。接着，去除第二金属氧化物膜中没有被第二金属膜覆盖的部分，形成岛状的第二氧化物半导体层。然后，去除第一金属层及第二金属层。
另外，在上述制造方法中，优选的是，第一金属氧化物膜包含铟、锌及镓，第二金属氧化物膜包含铟，以相对于所包含的金属元素的原子数的铟的原子数的比率比第一金属氧化物膜大的方式形成第二金属氧化物膜。
另外，在上述制造方法中，优选的是，第二金属氧化物膜包含铟、锌及镓，第一金属氧化物膜包含铟，以相对于所包含的金属元素的原子数的铟的原子数的比率比第二金属氧化物膜大的方式形成第一金属氧化物膜。
另外，在上述制造方法中，优选的是，第一金属膜通过干蚀刻法进行蚀刻，第一金属氧化物膜通过湿蚀刻法进行蚀刻。再者，优选的是，第二金属膜通过干蚀刻法进行蚀刻，第二金属氧化物膜通过湿蚀刻法进行蚀刻。再者，优选的是，第一金属层及第二金属层通过湿蚀刻法进行蚀刻。
另外，在上述制造方法中，作为第一金属膜及第二金属膜优选使用钨、钼或钛。
另外，本发明的另一个方式是一种显示装置，该显示装置在第一衬底上包括显示部及显示部外侧的第一电路。显示部包括显示元件及第一晶体管。第一电路包括第二晶体管。第一晶体管包括第一半导体层、第一栅极绝缘层及第一栅电极。第二晶体管包括第二半导体层、第二栅极绝缘层及第二栅电极。在第一衬底上包括第一绝缘层。以与第一绝缘层的顶面接触的方式设置第一半导体层及第二半导体层。第一栅极绝缘层及第二栅极绝缘层通过加工相同的膜而形成，也就是说二者具有相同的组成。第一栅电极及第二栅电极通过加工相同的膜而形成，也就是说二者具有相同的组成。第一半导体层及第二半导体层分别通过加工不同的膜而形成。第一半导体层包含铟、锌、镓及氧，第二半导体层包含铟及氧。第二半导体层中的相对于所包含的金属元素的原子数的铟的原子数的比率比第一半导体层大。
另外，在上述显示装置中，优选的是，第二半导体层包含锌，并且相对于所包含的金属元素的原子数的铟的原子数的比率为50原子％以上。
另外，在上述任一个中，第二半导体层优选还包含锡。另外，第二半导体层优选还包含镓。
另外，在上述任一个中，被用作栅极驱动器的第二电路优选包括多个第一晶体管。此时，第二电路优选包括第一晶体管。
另外，在上述任一个中，第一电路优选被用作源极驱动器或解复用器。
此外，在上述任一个中，显示元件优选为有机EL元件。
根据本发明的一个方式，可以提供一种包括能够高速工作的电路的显示装置。另外，可以在同一衬底上制造像素及驱动电路。另外，可以在同一衬底上制造像素和源极驱动器的至少一部分。此外，可以在同一衬底上分开制造不同的晶体管。
注意，这些效果的记载不妨碍其他效果的存在。此外，本发明的一个方式并不需要具有所有上述效果。另外，可以从说明书、附图、权利要求书等的记载抽出上述以外的效果。
附图说明
图1A及图1B是示出半导体装置的结构例子的图；
图2A及图2B是示出半导体装置的结构例子的图；
图3A及图3B是示出半导体装置的结构例子的图；
图4A及图4B是示出半导体装置的结构例子的图；
图5A至图5F是示出半导体装置的制造方法例的图；
图6A至图6F是示出半导体装置的制造方法例的图；
图7A至图7E是示出半导体装置的制造方法例的图；
图8A及图8B是示出半导体装置的结构例子的图；
图9是示出显示装置的结构例子的图；
图10A及图10B是示出显示装置的结构例子的图；
图11是示出显示装置的结构例子的图；
图12A至图12C是示出显示装置的结构例子的图；
图13A至图13C是示出显示装置的结构例子的图；
图14是示出显示装置的截面结构例子的图；
图15A至图15F是示出电子设备的结构例子的图；
图16A及图16B是示出显示模块的结构例子的图；
图17A及图17B是示出电子设备的结构例子的图；
图18A至图18E是示出电子设备的结构例子的图；
图19A至图19G是示出电子设备的结构例子的图；
图20A至图20D是示出电子设备的结构例子的图。
具体实施方式
以下，参照附图对实施方式进行说明。但是，实施方式可以以多个不同方式来实施，所属技术领域的普通技术人员可以很容易地理解一个事实，就是其方式和详细内容可以被变换为各种各样的形式而不脱离本发明的宗旨及其范围。因此，本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。
注意，在以下说明的发明的结构中，在不同的附图之间共同使用相同的附图标记来表示相同的部分或具有相同功能的部分，而省略其重复说明。此外，当表示具有相同功能的部分时有时使用相同的阴影线，而不特别附加附图标记。
注意，在本说明书所说明的各个附图中，有时为了明确起见，夸大表示各构成要素的大小、层的厚度、区域。因此，本发明并不局限于附图中的尺寸。
在本说明书等中使用的“第一”、“第二”等序数词是为了避免构成要素的混淆而附记的，而不是为了在数目方面上进行限定的。
晶体管是半导体元件的一种，并且可以实现放大电流或电压的功能、控制导通或非导通的开关工作等。本说明书中的晶体管包括IGFET(Insulated Gate Field EffectTransistor：绝缘栅场效应晶体管)和薄膜晶体管(TFT：Thin Film Transistor)。
另外，在使用极性不同的晶体管的情况或电路工作的电流方向变化的情况等下，“源极”及“漏极”的功能有时被互相调换。因此，在本说明书中，可以互相调换使用“源极”和“漏极”。
在本说明书等中，在一些情形下，晶体管的源极与漏极中的一个称作“第一电极”，而源极与漏极中的另一个称作“第二电极”。要注意，栅极也被称作“栅极”或“栅电极”。
另外，在本说明书等中，“电连接”包括隔着“具有某种电作用的物质”连接的情况。这里，“具有某种电作用的物质”只要可以进行连接对象间的电信号的授受，就对其没有特别的限制。例如，“具有某种电作用的物质”除了电极或布线以外还包括晶体管等开关元件、电阻元件、线圈、电容元件、其他具有各种功能的元件等。
在本说明书等中，“膜”和“层”可以相互调换。例如，有时可以将“导电层”变换为“导电膜”，将来“绝缘层”变换为“绝缘膜”。
注意，在本说明书中，EL层是指设置在发光元件的一对电极之间且至少包括发光物质的层(也称为发光层)或包括发光层的叠层体。
在本说明书等中，显示装置的一个方式的显示面板是指能够在显示面显示(输出)图像等的面板。因此，显示面板是输出装置的一个方式。
在本说明书等中，有时将显示面板的衬底上安装有例如FPC(Flexible PrintedCircuit：柔性印刷电路)或TCP(Tape Carrier Package：载带封装)等连接器的结构或在衬底上以COG(Chip On Glass：玻璃覆晶封装)方式等直接安装IC的结构称为显示面板模块或显示模块，或者也简称为显示面板等。
实施方式1
在本实施方式中，说明可用于本发明的一个方式的显示装置的半导体装置的结构例子及该半导体装置的制造方法的一个例子。
本发明的一个方式的显示装置包括显示部、第一电路部及第二电路部。显示部包括显示元件及用来驱动该显示元件的像素电路。第一电路部包括被用作栅极驱动器(也称为栅极线驱动电路或扫描线驱动电路)的电路。另外，第二电路部包括被用作源极驱动器(也称为源极线驱动电路或信号线驱动电路)的电路，或者设于源极驱动器与显示部之间的解复用器电路。
另外，显示装置在衬底上至少包括两种晶体管(第一晶体管及第二晶体管)。第一晶体管被用于构成包括显示部的像素电路和第一电路部的晶体管。另外，第二晶体管被用于构成第二电路部的晶体管。
第一晶体管是第一氧化物半导体层中形成有沟道的晶体管。另外，第二晶体管是第二氧化物半导体层中形成有沟道的晶体管。第一氧化物半导体层和第二氧化物半导体层包括组成、厚度、结晶性和膜质量中的一个以上是不同的金属氧化物膜。尤其是，第一氧化物半导体层和第二氧化物半导体层优选包括组成不同的金属氧化物膜。
第二晶体管优选为场效应迁移率比第一晶体管高的晶体管。由此，可以实现被要求进行高速的开关工作的源极驱动器或解复用器电路。再者，可以在同一面板上制造像素电路、第一电路及第二电路，即集成在面板上。
另一方面，与源极驱动器或解复用器电路相比，像素电路及栅极驱动器不需要进行高速的开关工作，因此在它们由第二晶体管构成时，为了得到适当的电特性，需要增大晶体管的尺寸(例如增长沟道长度)，而电路的占有面积变大。在此，通过使用场效应迁移率比第二晶体管低的第一晶体管构成像素电路及栅极驱动器，可以缩小像素电路及栅极驱动器的占有面积。由于可以缩小像素电路的占有面积，所以可以实现高清晰显示装置。另外，由于可以缩小栅极驱动器的占有面积，可以实现窄边框的显示装置。
可以以如下方式形成第一氧化物半导体层和第二氧化物半导体层。首先，在第一绝缘层上形成成为第一氧化物半导体层的第一金属氧化物膜，在其上形成第一金属膜。接着，在第一金属膜上利用光刻法等形成第一抗蚀剂掩模，对没有被第一抗蚀剂掩模覆盖的部分的第一金属膜和金属氧化物膜进行蚀刻来形成岛状的第一金属层与岛状的第一氧化物半导体层的叠层体，与此同时使第一绝缘层的顶面的一部分露出。此时，通过利用干蚀刻法加工第一金属膜可以抑制因蚀刻而引起的图案缩小，所以是优选的。另外，通过利用湿蚀刻法加工第一金属氧化物可以减缓因蚀刻而引起的损伤，所以是优选的。既可以在形成岛状的第一氧化物半导体层后去除第一抗蚀剂掩模，也可以在形成岛状的第一金属层后且加工第一金属氧化物膜前去除第一抗蚀剂掩模。
接着，在第一绝缘层的顶面、第一金属层及第一氧化物半导体层上层叠第二金属氧化物膜及第二金属膜。然后在第二金属膜上且不与第一金属层重叠的区域形成第二抗蚀剂掩模后，与上述同样地对第二金属膜和第二金属氧化物膜进行蚀刻，形成岛状的第二金属层和岛状的第二金属氧化物层。此时，通过在第一金属氧化物层上设置有第一金属层的状态下进行第二金属氧化物层的蚀刻，第一金属氧化物层可以防止第一金属层被蚀刻。既可以与上述同样地在形成岛状的第二氧化物半导体层后去除第二抗蚀剂掩模，也可以在形成岛状的第二金属层后且加工第二金属氧化物膜前去除第二抗蚀剂掩模。
最后去除第一金属层和第二金属层。此时，通过利用湿蚀刻法对它们进行蚀刻，可以减少因蚀刻而引起的对第一氧化物半导体层及第二氧化物半导体层的损伤。特别是，第一金属层和第二金属层是被用作晶体管的沟道形成区域的层，因此尤其优选在损伤极少的条件下进行去除。
注意，也可以不形成第二金属膜而直接在第二金属氧化物膜上形成第二抗蚀剂掩模。此时，对没有被第二抗蚀剂掩模覆盖的第二金属氧化物膜进行蚀刻来形成岛状的第二氧化物半导体层。此时，由于第一氧化物半导体层被第一金属膜覆盖，所以可以防止其被蚀刻。然后，在去除第一金属层之后去除第二抗蚀剂掩模。或者，在去除第二抗蚀剂掩模之后去除第一金属层。
如上所述，可以并列形成与第一绝缘层的顶面接触的第一氧化物半导体层和第二氧化物半导体层。注意，通过反复进行上述工序，可以以与同一表面接触的方式分开制造三种以上的氧化物半导体层。因此，本发明的一个方式包括在同一面上形成的使用不同氧化物半导体的三种以上的晶体管的半导体装置、显示装置或电子设备以及它们的制造方法。
在以与同一表面接触的方式形成三种以上的氧化物半导体层的情况下，最后形成的氧化物半导体层的金属氧化物膜可以如上所述不形成金属膜而进行加工。
下面参照附图对更具体的例子进行说明。
[结构例子1]
图1A示出设置在衬底102上的晶体管100及晶体管200的沟道长度方向的截面示意图。图1B示出晶体管100及晶体管200的沟道宽度方向的截面示意图。
晶体管100设置在衬底102上，并包括绝缘层103、半导体层108、绝缘层110、金属氧化物层114、导电层112、绝缘层118等。岛状的半导体层108以与其接触的方式设置在绝缘层103上。以与绝缘层103的顶面及半导体层108的顶面及侧面接触的方式设置绝缘层110。金属氧化物层114及导电层112依次设置在绝缘层110上，并具有与半导体层108重叠的部分。以覆盖绝缘层110的顶面、金属氧化物层114的侧面及导电层112的顶面的方式设置绝缘层118。
晶体管200设置在衬底102上，并包括绝缘层103、半导体层208、绝缘层110、金属氧化物层214、导电层212、绝缘层118等。岛状的半导体层208以与其接触的方式设置在绝缘层103上。绝缘层110以与绝缘层103的顶面及半导体层208的顶面及侧面接触的方式设置。金属氧化物层214及导电层212依次设置在绝缘层110上，并具有与半导体层208重叠的部分。绝缘层118以覆盖绝缘层110的顶面、金属氧化物层214的侧面及导电层212的顶面的方式设置。
如图1A所示，晶体管100也可以在绝缘层118上包括导电层120a及导电层120b。导电层120a及导电层120b被用作源电极及漏电极。导电层120a及导电层120b通过设置在绝缘层118及绝缘层110中的开口部141a及开口部141b与半导体层108中的低电阻区域108n电连接。
晶体管200也可以在绝缘层118上包括导电层220a及导电层220b。导电层220a及导电层220b被用作源电极及漏电极。导电层220a及导电层220b通过设置在绝缘层118及绝缘层110中的开口部141c及开口部141d与半导体层208中的低电阻区域208n电连接。
晶体管100中的半导体层108与晶体管200中的半导体层208包括组成互不相同的金属氧化物膜。另外，半导体层108和半导体层208由对互不相同的金属氧化物膜加工而形成的膜构成。
半导体层108和半导体层208不仅可以使用组成不同的金属氧化物膜，还可以使用厚度、结晶性、载流子浓度和膜质量中的一种以上不同的金属氧化物膜。此时，优选使组成、厚度或形成条件等不同，以使晶体管200的场效应迁移率高于晶体管100的场效应迁移率。
在此，说明半导体层108及半导体层208的组成。在作为半导体层108和半导体层208使用组成不同的金属氧化物膜时，半导体层108优选包含至少含有铟、镓、锌及氧的金属氧化物。另一方面，半导体层208优选包含至少含有铟和氧的金属氧化物。另外，半导体层208除了这些以外还可以包含锌。半导体层208也可以包含锡。半导体层208也可以包含镓。此外，半导体层108也可以包含钛。
作为半导体层108，可以使用铟镓锌氧化物(也记作In-Ga-Zn氧化物或IGZO)等。另外，作为半导体层208，典型地可以使用氧化铟、铟锌氧化物(In-Zn氧化物)、铟锡氧化物(In-Sn氧化物)、铟钛氧化物(In-Ti氧化物)、铟锡锌氧化物(In-Sn-Zn氧化物)、铟钛锌氧化物(In-Ti-Zn氧化物)、铟镓锌氧化物(也记作In-Ga-Zn氧化物或IGZO)、铟镓锡锌氧化物(In-Ga-Sn-Zn氧化物)等。也可以使用包含硅的铟锡氧化物等。
注意，也可以应用于使用元素M(M为铝、硅、硼、钇、锡、铜、钒、铍、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁中的一种或多种)代替上述镓的情况。尤其是，M优选为铝和钇中的一种或多种。
这里，半导体层108及半导体层208的组成给晶体管100或晶体管200的电特性及可靠性带来很大的影响。例如，通过增加半导体层208中的铟的含量，可以提高载流子迁移率，因此可以实现场效应迁移率高的晶体管。
在作为半导体层208使用In-Zn氧化物的情况下，优选使用In的原子数比为Zn的原子数比以上的金属氧化物膜。例如，可以使用金属元素的原子数比为In：Zn＝1：1、In：Zn＝2：1、In：Zn＝3：1、In：Zn＝4：1、In：Zn＝5：1、In：Zn＝7：1、In：Zn＝10：1及其附近的金属氧化物膜。
在作为半导体层208使用In-Sn氧化物的情况下，优选使用In的原子数比为Sn的原子数比以上的金属氧化物膜。例如，可以使用金属元素的原子数比为In：Sn＝1：1、In：Sn＝2：1、In：Sn＝3：1、In：Sn＝4：1、In：Sn＝5：1、In：Sn＝7：1、In：Sn＝10：1及其附近的金属氧化物膜。
另外，在作为半导体层208使用In-Sn-Zn氧化物的情况下，可以使用相对于金属元素的原子数的In的原子数比大于Sn及Zn的原子数比的金属氧化物膜。更优选使用Zn的原子数比大于Sn的原子数比的金属氧化物膜。换言之，优选将金属元素的原子数比满足In>Sn、In>Zn且Zn>Sn的金属氧化物膜用于半导体层208。
另外，在作为半导体层208使用In-Ga-Zn氧化物的情况下，可以使用相对于金属元素的原子数的In的原子数比大于Ga的原子数比的金属氧化物膜。更优选使用Zn的原子数比大于Ga的原子数比的金属氧化物膜。换言之，优选将金属元素的原子数比满足In>Ga且Zn>Ga的金属氧化物膜用于半导体层208。
例如，作为半导体层208，可以使用金属元素的原子数比为In：Ga：Zn＝2：1：3、In：Ga：Zn＝3：1：2、In：Ga：Zn＝4：2：3、In：Ga：Zn＝4：2：4.1、In：Ga：Zn＝5：1：3、In：Ga：Zn＝10：1：3、In：Ga：Zn＝5：1：6、In：Ga：Zn＝5：1：7、In：Ga：Zn＝5：1：8、In：Ga：Zn＝6：1：6、In：Ga：Zn＝5：2：5及其附近的金属氧化物膜。
尤其是，作为半导体层208，优选使用包含铟及锌的金属氧化物中的相对于所包含的金属元素的原子数的铟的原子数的比率为50原子％以上，优选为60原子％以上，更优选为70原子％以上的金属氧化物膜。
在作为半导体层108和半导体层208都使用In-Ga-Zn氧化物的情况下，作为半导体层208，可以使用与半导体层108相比相对于金属元素的原子数的In的原子数比更大的金属氧化物膜。
另外，同样地，在作为半导体层108使用In-Ga-Zn氧化物而作为半导体层208使用除了In-Ga-Zn氧化物以外的包含铟的金属氧化物的情况下，作为半导体层208，可以使用与半导体层108相比相对于金属元素的原子数的In的原子数比更大的金属氧化物膜。
另外，作为半导体层108，也可以使用除了In-Ga-Zn氧化物以外的包含铟的金属氧化物。同样地，此时作为半导体层208，可以使用与半导体层108相比相对于金属元素的原子数的In的原子数比更大的金属氧化物膜。
晶体管100和晶体管200可以通过同一工序同时形成除了半导体层以外的构成要素。由此，即使混合安装两种晶体管，也可以抑制工序数增加。
就是说，金属氧化物层114和金属氧化物层214通过对同一金属氧化物膜进行加工而形成。另外，导电层112和导电层212通过对同一导电膜加工而形成。此外，导电层120a、导电层120b、导电层220a及导电层220b通过对同一导电膜加工而形成。
导电层112及导电层212的一部分被用作栅电极。绝缘层110的一部分被用作栅极绝缘层。晶体管100及晶体管200是在半导体层上设置有栅电极的所谓顶栅晶体管。
将导电层112及金属氧化物层114加工为具有大致一致的顶面形状。此外，将导电层212及金属氧化物层214加工为具有大致一致的顶面形状。
在本说明书等中，“顶面形状大致一致”是指叠层中的每一个层的边缘的至少一部分重叠。例如，是指上层及下层的一部分或全部通过同一的掩模图案被加工的情况。但是，实际上有边缘不重叠的情况，例如，上层位于下层的内侧或者上层位于下层的外侧，这种情况也可以说“顶面形状大致一致”。
以下说明金属氧化物层114。注意，金属氧化物层214也具有与金属氧化物层114同样的功能及作用效果，因此可以参照下述记载。
位于绝缘层110与导电层112之间的金属氧化物层114被用作防止绝缘层110所包含的氧扩散到导电层112一侧的阻挡膜。再者，金属氧化物层114还被用作防止导电层112所包含的氢或水扩散到绝缘层110一侧的阻挡膜。金属氧化物层114例如优选使用至少与绝缘层110相比不容易使氧及氢透过的材料。
借助于金属氧化物层114，即使将如铝或铜等容易抽吸氧的金属材料用于导电层112，也可以防止氧从绝缘层110扩散到导电层112。此外，即使导电层112包含氢，也可以防止氢从导电层112通过绝缘层110扩散到半导体层108。其结果是，可以使半导体层108的沟道形成区域中的载流子密度极低。
作为金属氧化物层114，可以使用绝缘材料或导电材料。当金属氧化物层114具有绝缘性时，该金属氧化物层114被用作栅极绝缘层的一部分。另一方面，当金属氧化物层114具有导电性时，该金属氧化物层114被用作栅电极的一部分。
尤其是，作为金属氧化物层114，优选使用其介电常数比氧化硅高的绝缘材料。尤其是，由于可以降低驱动电压，所以使用氧化铝膜、氧化铪膜或铝酸铪膜等是优选的。
作为金属氧化物层114，例如可以使用氧化铟、铟锡氧化物(ITO)或含有硅的铟锡氧化物等导电氧化物。尤其是，优选使用包含铟的导电氧化物，因为其导电性高。
此外，作为金属氧化物层114，优选使用包含一个以上的与半导体层108或半导体层208相同的元素的氧化物材料。尤其是，优选使用可应用于上述半导体层108或半导体层208的氧化物半导体材料。此时，通过使用利用与半导体层108或半导体层208相同的溅射靶材而形成的金属氧化物膜作为金属氧化物层114，可以共用设备，所以这是优选的。
此外，金属氧化物层114优选利用溅射装置形成。例如，在利用溅射装置形成氧化物膜时，通过在包含氧气体的气氛下形成该氧化物膜，可以适当地对绝缘层110及半导体层108中添加氧。
半导体层108包括与导电层112重叠的区域及夹着该区域的一对低电阻区域108n。半导体层108的与导电层112重叠的区域被用作晶体管100的沟道形成区域。另一方面，一对低电阻区域108n被用作晶体管100的源区域及漏区域。同样地，半导体层208包括与导电层212重叠的沟道形成区域及夹着该区域的一对低电阻区域208n。
此外，低电阻区域108n及低电阻区域208n也可以说是与沟道形成区域相比电阻更低的区域、载流子浓度更高的区域、氧空位密度更高的区域、杂质浓度更高的区域或呈现n型的区域。
低电阻区域108n及低电阻区域208n是包含杂质元素的区域。作为该杂质元素，例如，可以举出氢、硼、碳、氮、氟、磷、硫、砷、铝或稀有气体元素等。作为稀有气体元素的典型例子，也可以包含氦、氖、氩、氪及氙等。特别是，优选包含硼或磷。此外，也可以包含这些元素中的两种以上。
如后面说明，可以以导电层112或导电层212为掩模通过绝缘层110对低电阻区域108n及低电阻区域208n添加杂质。
低电阻区域108n及低电阻区域208n优选包含杂质浓度为1×1019atoms/cm3以上且1×1023atoms/cm3以下，优选为5×1019atoms/cm3以上且5×1022atoms/cm3以下，更优选为1×1020atoms/cm3以上且1×1022atoms/cm3以下的区域。
例如，可以利用二次离子质谱分析技术(SIMS：Secondary Ion MassSpectrometry)、X射线光电子能谱技术(XPS：X-ray Photoelectron Spectroscopy)等分析技术分析出低电阻区域108n及低电阻区域208n所包含的杂质的浓度。在利用XPS分析技术的情况下，通过组合来自表面一侧或背面一侧的离子溅射和XPS分析，可以得知深度方向上的浓度分布。
绝缘层118被用作保护晶体管100的保护层。作为绝缘层110，例如可以使用氧化物或氮化物等无机绝缘材料。更具体而言，可以使用氧化硅、氧氮化硅、氮化硅、氮氧化硅、氧化铝、氧氮化铝、氮化铝、氧化铪、铝酸铪等无机绝缘材料。
[结构例子2]
图2A是晶体管100A及晶体管200A的沟道长度方向的截面图，图2B是沟道宽度方向的截面图。
晶体管100A与晶体管100的主要不同之处在于在衬底102与绝缘层103之间包括导电层106。与此相同，晶体管200A与晶体管200的主要不同之处在于包括导电层206。导电层106具有与半导体层108及导电层112重叠的区域，导电层206具有与半导体层208及导电层212重叠的区域。
导电层112及导电层212被用作第二栅电极(也称为顶栅电极)，导电层106及导电层206被用作第一栅电极(也称为底栅电极)。此外，绝缘层110的一部分被用作各晶体管的第二栅极绝缘层，绝缘层103的一部分被用作各晶体管的第一栅极绝缘层。
半导体层108的与导电层112及导电层106中的至少一个重叠的部分被用作沟道形成区域。下面为了便于说明，有时将半导体层108的与导电层112重叠的部分称为沟道形成区域，但是实际上有时沟道还形成在不与导电层112重叠而与导电层106重叠的部分(包括低电阻区域108n的部分)。注意，晶体管200中的半导体层208也是同样的。
此外，如图2B所示，导电层106可以通过设置在金属氧化物层114、绝缘层110以及绝缘层103中的开口部142a电连接到导电层112。由此，可以对导电层106和导电层112供应同一电位。另外，与此相同，晶体管200A中的导电层206电连接到导电层212。
作为导电层106及导电层206，可以使用与导电层112、导电层120a或导电层120b相同的材料。尤其是，当将包含铜的材料用于导电层106时，可以降低布线电阻，所以是优选的。
此外，如图2B所示，优选在沟道宽度方向上导电层112及导电层106突出到半导体层108端部的外侧。此时，如图2B所示，导电层112及导电层106隔着绝缘层110及绝缘层103覆盖整个半导体层108的沟道宽度方向。与此相同，半导体层208也被导电层212和导电层206覆盖。
通过采用上述结构，可以利用由一对栅电极产生的电场电围绕半导体层。此时，尤其优选对一对栅电极供应同一电位。由此，可以对半导体层有效地施加用来诱发沟道的电场，而可以增大晶体管100A及晶体管200A的通态电流(on-state current)。因此，可以实现晶体管100A及晶体管200A的微型化。
此外，也可以不连接一对栅电极。此时，可以对一对栅电极中的一个供应固定电位，对另一个供应用来驱动晶体管100A或晶体管200A的信号。此时，可以通过利用供应给一个栅电极的电位控制用另一个栅电极驱动晶体管100A或晶体管200A时的阈值电压。
注意，在晶体管100A及晶体管200A的制造工序中，可以在同一衬底上同时制造晶体管100及晶体管200。因此，可以实现混合安装有晶体管100、晶体管100A、晶体管200及晶体管200A这四种晶体管的显示装置。此外，可以实现混合安装有晶体管100和晶体管100A中的任一个或两个以及晶体管200和晶体管200A中的任一个或两个的显示装置。
[结构例子3]
图3A是晶体管100B及晶体管200B的沟道长度方向的截面图，图3B是沟道宽度方向的截面图。
晶体管100B及晶体管200B与上述晶体管100及晶体管200的主要不同之处在于绝缘层110的形状不同。
以下说明绝缘层110。在此，虽然对晶体管100B进行说明，但是晶体管200B也具有相同的作用效果。
将绝缘层110加工为具有与导电层112及金属氧化物层114的顶面形状大致一致的顶面形状。绝缘层110例如可以通过使用用来加工导电层112及金属氧化物层114的抗蚀剂掩模来形成。
绝缘层118以与半导体层108的不被导电层112、金属氧化物层114及绝缘层110覆盖的顶面及侧面接触的方式设置。绝缘层118以覆盖绝缘层103的顶面、绝缘层110的侧面、金属氧化物层114的侧面及导电层112的顶面及侧面的方式设置。
绝缘层118具有使低电阻区域108n低电阻化的功能。这种绝缘层118使用通过形成绝缘层118时或形成之后进行加热对低电阻区域108n中供应杂质的绝缘膜形成。或者，可以使用通过在形成绝缘层118时或形成之后进行加热而能够在低电阻区域108n中产生氧空位的绝缘膜形成。
例如，作为绝缘层118，可以使用被用作对低电阻区域108n供应杂质的供应源的绝缘膜。此时，绝缘层118优选为通过加热释放氢的膜。当这种绝缘层118以与半导体层108接触的方式形成，可以对低电阻区域108n供应氢等杂质，由此可以使低电阻区域108n低电阻化。
绝缘层118优选为使用包含氢元素等杂质元素的成膜气体形成的膜。
作为绝缘层118，例如可以适当地使用氮化硅、氮氧化硅、氧氮化硅、氮化铝、氮氧化铝等含氮化物的绝缘膜。尤其是，氮化硅具有对氢及氧的阻挡性，因此可以防止从外部向半导体层的氢的扩散及从半导体层向外部的氧的脱离的双方，由此可以实现可靠性高的晶体管。
另外，作为绝缘层118，也可以使用氧化硅、氧氮化硅、氧化铝、氧化铪等氧化物膜。
[结构例子4]
图4A是晶体管100C及晶体管200C的沟道长度方向的截面图，图4B是沟道宽度方向的截面图。
晶体管100C是对结构例子3所示的晶体管100B设置结构例子2所示的被用作第一栅电极的导电层106的例子。与此同样，晶体管200C是对晶体管200B设置导电层206时的例子。
通过采用这种结构，可以实现通态电流高的晶体管。或者，可以提供能够控制阈值电压的晶体管。
[制造方法例]
以下，对本发明的一个方式的晶体管的制造方法的例子进行说明。这里，以结构例子2所示的晶体管100A及晶体管200A为例进行说明。
注意，构成半导体装置的薄膜(绝缘膜、半导体膜、导电膜等)可以利用溅射法、化学气相沉积(CVD：Chemical Vapor Deposition)法、真空蒸镀法、脉冲激光沉积(PLD：Pulsed Laser Deposition)法、原子层沉积(ALD：Atomic Layer Deposition)法等形成。作为CVD法有等离子体增强化学气相沉积(PECVD：Plasma Enhanced CVD)法、热CVD法等。作为热CVD法的方法之一，可以举出有机金属化学气相沉积(MOCVD：Metal Organic CVD)法。
此外，构成半导体装置的薄膜(绝缘膜、半导体膜、导电膜等)可以利用旋涂法、浸渍法、喷涂法、喷墨法、分配器法、丝网印刷法、胶版印刷法、刮刀(doctor knife)法、狭缝式涂布法、辊涂法、帘式涂布法、刮刀式涂布法等方法形成。
此外，当对构成半导体装置的薄膜进行加工时，可以利用光刻法等进行加工。除了上述方法以外，还可以利用纳米压印法、喷砂法、剥离法等对薄膜进行加工。此外，可以利用金属掩模等遮蔽掩模的成膜方法直接形成岛状的薄膜。
光刻法典型地有如下两种方法。一个是在要进行加工的薄膜上形成抗蚀剂掩模，通过蚀刻等对该薄膜进行加工，并去除抗蚀剂掩模的方法。另一个是在形成感光性薄膜之后，进行曝光及显影来将该薄膜加工为所希望的形状的方法。
在光刻法中，作为用于曝光的光，例如可以使用i线(波长为365nm)、g线(波长为436nm)、h线(波长为405nm)或将这些光混合而成的光。此外，还可以使用紫外光、KrF激光或ArF激光等。此外，也可以利用液浸曝光技术进行曝光。作为用于曝光的光，也可以使用极紫外光(EUV：Extreme Ultra-Violet)或X射线。此外，也可以使用电子束代替用于曝光的光。当使用极紫外光、X射线或电子束时，可以进行极其微细的加工，所以是优选的。此外，在通过电子束等光束的扫描进行曝光时，不需要光掩模。
作为薄膜的蚀刻方法，可以利用干蚀刻法、湿蚀刻法及喷砂法等。
图5A至图7E示出结构例子2中的晶体管100A及晶体管200A的制造工序的各阶段的沟道长度方向的截面示意图。
注意，在以下说明中，有时将晶体管100A和晶体管200A中能够通过同一工序形成的构成要素(导电层106与导电层206、导电层112与导电层212等)看作具有相同的功能及作用效果，仅对其中一方进行说明并参考该说明而省略另一方的说明。
[导电层106及导电层206的形成]
在衬底102上形成导电膜，对其进行蚀刻加工形成被用作栅电极的导电层106及导电层206(图5A)。
此时，如图5A所示，优选以导电层106及导电层206的端部具有锥形形状的方式进行加工。由此，可以提高接下来形成的绝缘层103的台阶覆盖性。
当将成为导电层106及导电层206的导电膜使用含铜的导电膜时，可以减少布线电阻。例如在制造大型显示装置或分辨率高的显示装置的情况下优选使用含铜的导电膜。即使作为导电层106等使用含铜的导电膜，也可以由绝缘层103抑制铜扩散到半导体层108等一侧，由此可以得到可靠性高的晶体管。
[绝缘层103的形成]
接着，以覆盖衬底102、导电层106及导电层206的方式形成绝缘层103(图5B)。绝缘层103可以利用PECVD法、ALD法、溅射法等形成。
尤其是，绝缘层103优选利用PECVD法形成。
绝缘层103优选采用层叠有两个以上的绝缘膜的叠层结构。此时，作为位于导电层106一侧的绝缘膜，优选使用包含氮的绝缘膜。具体而言，作为位于导电层106一侧的绝缘膜，例如可以使用氮化硅膜、氮氧化硅膜、氮化铝膜、氮化铪膜等包含氮的绝缘膜。
另一方面，作为与半导体层108及半导体层208接触的绝缘膜，优选使用包含氧的绝缘膜。例如可以使用包含氧化硅膜、氧氮化硅膜、氮氧化硅膜、氧化铝膜、氧化铪膜、氧化钇膜、氧化锆膜、氧化镓膜、氧化钽膜、氧化镁膜、氧化镧膜、氧化铈膜和氧化钕膜中的一种以上的绝缘层。
构成绝缘层103的各绝缘膜优选利用等离子体CVD装置以不接触于大气的方式连续地形成。
在形成绝缘层103之后，也可以对绝缘层103进行氧供应处理。例如，可以在氧气氛下进行等离子体处理或加热处理等。或者，也可以利用等离子体离子掺杂法或离子注入法对绝缘层103供应氧。
[金属氧化物膜108f的形成]
接着，在绝缘层103上形成金属氧化物膜108f(图5C)。
金属氧化物膜108f优选通过使用金属氧化物靶材的溅射法形成。
金属氧化物膜108f优选为缺陷尽可能少的致密的膜。金属氧化物膜108f优选为高纯度的膜，其中尽可能降低氢及水等杂质。尤其是，作为金属氧化物膜108f，优选使用具有结晶性的金属氧化物膜。
在形成金属氧化物膜时，也可以混合氧气体和惰性气体(例如，氦气体、氩气体、氙气体等)。注意，在形成金属氧化物膜时的成膜气体整体中所占的氧气体的比例(以下，也称为氧流量比)越高，金属氧化物膜的结晶性可以越高，可以实现具有高可靠性的晶体管。另一方面，氧流量比越低，金属氧化物膜的结晶性越低，可以实现通态电流高的晶体管。
在形成金属氧化物膜时，随着衬底温度变高，可以形成结晶性更高的致密的金属氧化物膜。另一方面，随着衬底温度变低，可以形成结晶性更低且导电性更高的金属氧化物膜。
金属氧化物膜在衬底温度为室温以上且250℃以下，优选为室温以上且200℃以下，更优选为室温以上且140℃以下的条件下形成。例如，衬底温度优选为室温以上且低于140℃，由此可以提高生产性。通过在衬底温度为室温或不进行意图性的加热的状态下形成金属氧化物膜时，可以降低结晶性。
在形成金属氧化物膜108f之前，优选进行用来脱离在绝缘层103的表面吸附的水、氢、有机物等的处理和对绝缘层103供应氧的处理中的至少一个。例如，可以在减压气氛下以70℃以上且200℃以下的温度进行加热处理。或者，也可以进行含氧的气氛下的等离子体处理。或者，通过进行包含一氧化二氮(N2O)等含氧化性气体的气氛下的等离子体处理，也可以将氧供应给绝缘层103。当进行使用一氧化二氮气体的等离子体处理时，可以适当地去除绝缘层103的表面的有机物且可以将氧供应给绝缘层103。优选的是，在这种处理之后，以不使绝缘层103的表面暴露于大气的方式连续地形成金属氧化物膜108f。
注意，在半导体层108具有层叠多个半导体层的叠层结构的情况下，优选的是，在形成下方的金属氧化物膜之后，以不使其表面暴露于大气的方式连续地形成上方的金属氧化物膜。
[金属膜131f的形成]
接着，在金属氧化物膜108f上形成金属膜131f(图5D)。
金属膜131f可以利用溅射法、真空蒸镀法等成膜方法形成。金属膜131f优选在形成金属氧化物膜108f后以不暴露于大气的方式连续形成。
作为金属膜131f，优选使用难以扩散到构成金属氧化物膜108f的氧化物半导体的金属。由此，可以降低后面的半导体层108的载流子浓度。再者，金属膜131f优选使用与金属氧化物膜108f的蚀刻速度的选择比大的材料。尤其是，由于金属膜131f利用干蚀刻法进行蚀刻并在去除后面的金属层131时利用湿蚀刻法进行蚀刻，无论利用哪种方法，都优选使用能够提高与金属氧化物膜108f的蚀刻速度的选择比的材料。如此，作为不易扩散到氧化物半导体且蚀刻速度的选择比大的金属膜131f，可以适当地使用钨膜、钼膜或钛膜等高熔点金属的膜。
[金属层131及半导体层108的形成]
接着，在金属膜131f上形成抗蚀剂掩模135(图5E)。
然后，首先通过蚀刻去除不被抗蚀剂掩模135覆盖的区域的金属膜131f，从而使金属氧化物膜108f的顶面的一部分露出。由此，首先形成岛状的金属层131。
优选利用干蚀刻法进行金属膜131f的蚀刻。特别是，优选使用各向异性高的干蚀刻法。由此，可以防止金属层131的侧面被蚀刻而金属层131的图案比抗蚀剂掩模135的图案缩小的现象。
接着，通过蚀刻去除不被金属层131覆盖的区域的金属氧化物膜108f，从而使绝缘层103的顶面的一部分露出(图5F)。虽然金属氧化物膜108f的蚀刻也可以利用干蚀刻法，但是通过利用湿蚀刻法可以降低半导体层108的蚀刻损伤，所以是优选的。
由此，可以形成岛状的金属层131和岛状的半导体层108。
然后，去除抗蚀剂掩模135(图6A)。可以利用湿蚀刻法或干蚀刻法去除抗蚀剂掩模135。
注意，也可以在形成金属层131后且蚀刻金属氧化物膜108f前去除抗蚀剂掩模135。此时，可以使用用来蚀刻金属层131的掩模(也称为硬掩模)对金属氧化物膜108f进行蚀刻。由此，由于半导体层108的侧面不会暴露于抗蚀剂掩模135的蚀刻中，所以可以抑制半导体层108的损伤。
[金属氧化物膜208f的形成]
接着，在金属层131、半导体层108及绝缘层103上形成金属氧化物膜208f。
可以使用与上述金属氧化物膜108f不同的溅射靶材形成金属氧化物膜208f。关于形成金属氧化物膜208f的详细内容可以参照上述金属氧化物膜108f的记载。
[金属膜132f的形成]
接着，在金属氧化物膜208f上形成金属膜132f(图6B)。
金属膜132f优选与金属膜131f使用同一材料并在同一条件下形成。再者，金属膜132f优选以与金属膜131f相同的厚度形成。由此，无需在后面分别去除金属层131和金属层132，从而可以共用工序。
[金属层132、半导体层208的形成]
接着，在金属膜132f上且不与金属层131重叠的区域形成抗蚀剂掩模136(图6C)。
接着，通过蚀刻去除不被抗蚀剂掩模136覆盖的区域的金属膜132f，从而使金属氧化物膜208f的顶面的一部分露出。由此，首先形成岛状的金属层132。
与上述金属膜131f同样，优选利用干蚀刻法进行金属膜132f的蚀刻。
接着，通过蚀刻去除不被金属层132覆盖的区域的金属氧化物膜208f，从而使金属层131的顶面、半导体层108的侧面及绝缘层103的顶面露出(图6D)。与上述金属氧化物膜108f同样，优选通过湿蚀刻进行金属氧化物膜208f的蚀刻。
此时，金属层131被用作在对金属氧化物膜208f进行蚀刻时防止半导体层108被蚀刻的保护层。因此，优选的是，金属膜132f与金属氧化物膜208f不在相同的条件下一起进行蚀刻，而是在对金属膜132f进行蚀刻时以与金属氧化物膜208f的蚀刻速度的选择比大的条件进行蚀刻，分别进行上述蚀刻。由此，作为金属氧化物膜208f的蚀刻条件，可以利用与金属层131的蚀刻速度的选择比大的条件，因此在对金属氧化物膜208f进行蚀刻时，可以防止被用作保护层的金属层131被蚀刻。
然后，去除抗蚀剂掩模136(图6E)。
注意，与上述抗蚀剂掩模135同样，也可以在形成金属层132后且对金属氧化物膜208f进行蚀刻前去除抗蚀剂掩模136。此时，可以使用金属层132作为蚀刻的掩模(也称为硬掩模)来对金属氧化物膜208f进行蚀刻。由此，半导体层208及半导体层108的侧面不会被暴露于抗蚀剂掩模136的蚀刻中，因此可以抑制半导体层108及半导体层208的损伤。
[金属层131及金属层132的去除]
接着，通过蚀刻去除金属层131及金属层132(图6F)。
通过以同一条件形成金属层131和金属层132，可以在一个工序中同时去除它们。
优选利用湿蚀刻法去除金属层131和金属层132。在利用干蚀刻法进行去除的情况下，半导体层108及半导体层208有可能因等离子体受到损伤而膜质量发生变化。通过利用湿蚀刻法，可以制造电特性良好且可靠性高的晶体管。
通过上述工序，可以在同一面上并列形成组成不同的半导体层108和半导体层208。
注意，虽然在此先形成半导体层108而后形成半导体层208，但对其顺序没有限制。也就是说，也可以先形成半导体层208而后形成半导体层108。
[加热处理]
优选在形成半导体层108及半导体层208之后进行加热处理。通过加热处理，可以去除包含在半导体层108中及半导体层208中或附着在半导体层108及半导体层208的表面的氢或水。此外，通过加热处理，有时半导体层108及半导体层208的膜质量得到提高(例如，缺陷的降低、结晶性的提高等)。
此外，通过加热处理，可以将氧从绝缘层103供应给半导体层108及半导体层208。
典型的是，可以在150℃以上且低于衬底的应变点、200℃以上且500℃以下、250℃以上且450℃以下、300℃以上且450℃以下的温度下进行加热处理。
加热处理可以在含稀有气体或氮的气氛下进行。或者，在该气氛中进行加热处理，然后在含氧的气氛中进行加热处理。或者，也可以在干燥空气气氛中进行加热。优选的是，在上述加热处理的气氛中尽可能不包含氢或水等。该加热处理可以使用电炉或RTA(RapidThermal Anneal：气体快速热退火)装置等。通过使用RTA装置，可以缩短加热处理时间。
注意，并不一定需要进行该加热处理。也可以在该工序中不进行加热处理而将在后面的工序中进行的加热处理用作在该工序中的加热处理。有时，也可以将在后面的工序中的高温下的处理(例如，膜形成工序)等用作该工序中的加热处理。
[绝缘层110的形成]
接着，以覆盖绝缘层103、半导体层108及半导体层208的方式形成绝缘层110。
绝缘层110优选利用PECVD法形成。
优选的是，在形成绝缘层110之前对半导体层108及半导体层208的表面进行等离子体处理。通过该等离子体处理，可以降低附着在半导体层108及半导体层208的表面的水等杂质。因此，可以降低半导体层108、半导体层208与绝缘层110的界面的杂质，可以实现具有高可靠性的晶体管。在半导体层108及半导体层208的形成到绝缘层110的形成中半导体层108及半导体层208的表面暴露于大气的情况下，等离子体处理是尤其优选的。等离子体处理可以在氧、臭氧、氮、一氧化二氮或氩等的气氛下进行。等离子体处理与绝缘层110的形成优选以不暴露于大气的方式连续地进行。
在形成绝缘层110之后，优选进行加热处理。通过加热处理，可以去除包含在绝缘层110中或吸附到其表面的氢或水。同时，可以降低绝缘层110中的缺陷。
加热处理的条件可以参照上述记载。
注意，并不一定需要进行该加热处理。也可以在该工序中不进行加热处理而将在后面的工序中进行的加热处理用作在该工序中的加热处理。有时，也可以将在后面的工序中的高温下的处理(例如，膜形成工序)等用作该工序中的加热处理。
[金属氧化物膜114f的形成]
接着，在绝缘层110上形成金属氧化物膜114f。
金属氧化物膜114f例如优选在包含氧的气氛下形成。尤其是，优选在包含氧的气氛下利用溅射法形成。由此，可以在形成金属氧化物膜114f时对绝缘层110供应氧。另外，也可以在形成金属氧化物膜114f时对半导体层108或半导体层208供应氧。
在与上述半导体层108或半导体层208同样通过使用包含金属氧化物的氧化物靶材的溅射法形成金属氧化物膜114f的情况下，可以参照上述半导体层108的记载。
例如，作为金属氧化物膜114f的形成条件，可以作为成膜气体使用氧，通过使用金属靶材的反应性溅射法形成金属氧化物膜。在作为金属靶材例如使用铝的情况下，可以形成氧化铝膜。
当形成金属氧化物膜114f时，引入到沉积装置的沉积室内的成膜气体的总流量中的氧流量的比率(氧流量比)或沉积室内的氧分压越高，越可以增大供应给绝缘层110中的氧量。氧流量比或氧分压例如为50％以上且100％以下，优选为65％以上且100％以下，更优选为80％以上且100％以下，进一步优选为90％以上且100％以下。尤其是，优选将氧流量比设定为100％，来使沉积室中的氧分压尽量接近于100％。
如此，通过在包含氧的气氛下利用溅射法形成金属氧化物膜114f，可以当形成金属氧化物膜114f时在对绝缘层110供应氧的同时防止氧从绝缘层110脱离。其结果是，可以将极多的氧封闭在绝缘层110中。
在形成金属氧化物膜114f之后，优选进行加热处理。通过加热处理，可以将包含在绝缘层110中的氧供应给半导体层108及半导体层208。当在金属氧化物膜114f覆盖绝缘层110的状态下进行加热时，可以防止从绝缘层110向外部脱离氧，可以将多量的氧供应给半导体层108及半导体层208。其结果是，可以降低半导体层108及半导体层208中的氧空位，因此实现可靠性高的晶体管。
加热处理的条件可以参照上述记载。
注意，并不一定需要进行该加热处理。也可以在该工序中不进行加热处理而将在后面的工序中进行的加热处理用作在该工序中的加热处理。有时，也可以将在后面的工序中的高温下的处理(例如，膜形成工序)等用作该工序中的加热处理。
此外，在金属氧化物膜114f的形成或该加热处理之后，也可以去除金属氧化物膜114f。
[开口部142的形成]
接着，通过对金属氧化物膜114f、绝缘层110及绝缘层103部分地进行蚀刻，形成到达导电层106或导电层206的开口部142a及开口部142b(未图示)。由此，可以使导电层106或导电层206与后面形成的导电层112或导电层212通过开口部142a或开口部142b电连接。
[导电层112、导电层212、金属氧化物层114及金属氧化物层214的形成]
接着，在金属氧化物膜114f上形成将成为导电层112的导电膜112f(图7A)。
作为导电膜112f，优选使用低电阻的金属或低电阻的合金材料。优选的是，导电膜112f使用不容易释放氢且不容易扩散氢的材料形成。此外，作为导电膜112f优选使用不容易氧化的材料。
例如，导电膜112f优选通过使用包含金属或合金的溅射靶材的溅射法形成。
例如，导电膜112f优选为层叠有不容易氧化且不容易扩散氢的导电膜和低电阻的导电膜的叠层膜。
接着，通过对导电膜112f及金属氧化物膜114f部分地进行蚀刻，形成导电层112、导电层212、金属氧化物层114及金属氧化物层214(图7B)。优选使用相同的抗蚀剂掩模对导电膜112f及金属氧化物膜114f进行加工。或者，也可以通过使用被蚀刻过的导电层112作为硬掩模，对金属氧化物膜114f进行蚀刻。
尤其是，作为导电膜112f及金属氧化物膜114f的蚀刻，优选使用湿蚀刻。
由此，可以分别形成顶面形状大致一致的导电层112及金属氧化物层114、导电层212及金属氧化物层214。
像这样，当在绝缘层110不被蚀刻而覆盖半导体层108的顶面及侧面、半导体层208的顶面及侧面以及绝缘层103时，可以防止在蚀刻导电膜112f等时半导体层108、半导体层208以及绝缘层103等被蚀刻而变薄。
[杂质元素的供应处理]
接着，以导电层112及导电层212为掩模进行通过绝缘层110对半导体层108及半导体层208供应(也称为添加或注入)杂质元素140的处理(图7C)。由此，可以在半导体层108的不被导电层112覆盖的区域中形成低电阻区域108n。同样地，可以在半导体层208中形成低电阻区域208n。此时，优选以在半导体层108的与导电层112重叠的区域以及半导体层208的与导电层212重叠的区域中尽可能不供应杂质元素140的方式根据作为掩模的导电层112及导电层212等的材料及厚度等决定杂质元素140的供应处理的条件。由此，可以在半导体层108的与导电层112重叠的区域以及半导体层208的与导电层212重叠的区域中形成杂质浓度得到充分降低的沟道形成区域。
杂质元素140的供应可以适当地使用等离子体掺杂法或离子注入法。通过使用这些方法，可以根据离子加速电压及剂量等以高准确度控制深度方向上的浓度轮廓。通过使用等离子体掺杂法，可以提高生产率。此外，通过使用利用质量分离的离子注入法，可以提高被供应的杂质元素的纯度。
在杂质元素140的供应处理中，优选以半导体层108与绝缘层110的界面、半导体层108中接近该界面的部分或者绝缘层110中接近该界面的部分成为最高浓度的方式控制处理条件。由此，可以将具有最合适的浓度的杂质元素140通过一次的处理供应到半导体层108及绝缘层110的双方。
作为杂质元素140，可以举出氢、硼、碳、氮、氟、磷、硫、砷、铝、镁、硅或稀有气体等。作为稀有气体的典型例，可以举出氦、氖、氩、氪及氙等。尤其是，优选使用硼、磷、铝、镁或硅。
作为杂质元素140的源气体，可以使用包含上述杂质元素的气体。当供应硼时，典型地可以使用B2H6气体或BF3气体等。此外，当供应磷时，典型地可以使用PH3气体等。此外，也可以使用由稀有气体稀释这些源气体的混合气体。
除了上述以外，作为源气体，可以使用CH4、N2、NH3、AlH3、AlCl3、SiH4、Si2H6、F2、HF、H2、(C5H5)2Mg以及稀有气体等。此外，离子源不局限于气体，也可以使用对固体或液体加热而被汽化了的。
通过根据绝缘层110及半导体层108的组成、密度、厚度等设定加速电压或剂量等的条件，可以控制杂质元素140的添加。
当使用离子注入法或等离子体离子掺杂法添加硼或磷时，剂量例如可以为1×1013ions/cm2以上且1×1017ions/cm2以下，优选为1×1014ions/cm2以上且5×1016ions/cm2以下，更优选为1×1015ions/cm2以上且3×1016ions/cm2以下。
注意，杂质元素140的供应方法不局限于此，例如也可以进行利用因加热而引起的热扩散的处理或等离子体处理等。在采用等离子体处理法的情况下，通过首先在包含所添加的杂质元素的气体气氛下产生等离子体，再进行等离子体处理，可以添加杂质元素。作为产生上述等离子体的装置，可以使用干蚀刻装置、灰化装置、等离子体CVD装置或高密度等离子体CVD装置等。
在本发明的一个方式中，可以将杂质元素140通过绝缘层110供应到半导体层108及半导体层208。由此，即使在半导体层108或半导体层208具有结晶性的情况下，也可以抑制在供应杂质元素140时半导体层108及半导体层208受到的损伤，因此可以抑制结晶性损失。由此，适合用于由结晶性降低导致电阻增大等的情况。
[绝缘层118的形成]
接着，以覆盖绝缘层110、金属氧化物层114、导电层112、金属氧化物层214及导电层212的方式形成绝缘层118(图7D)。
在沉积温度过高的情况下通过等离子体CVD法形成绝缘层118时，包含在低电阻区域108n等的杂质有可能扩散到包括半导体层108的沟道形成区域的周围部，或者低电阻区域108n的电阻有可能上升。因此，绝缘层118的沉积温度考虑到这些因素来决定。
例如，绝缘层118优选在沉积温度为150℃以上且400℃以下，优选为180℃以上且360℃以下，更优选为200℃以上且250℃以下的条件下形成。通过以低温形成绝缘层118，即使是沟道长度短的晶体管，也可以具有良好的电特性。
也可以在形成绝缘层118之后进行加热处理。通过该加热处理，有时可以使低电阻区域108n更稳定且低电阻。例如，通过加热处理，可以使杂质元素140适当地扩散而局部性地被均匀化，来得到具有理想的杂质元素的浓度梯度的低电阻区域108n。注意，当加热处理的温度过高(例如为500℃以上)时，杂质元素140扩散到沟道形成区域内，这可能导致晶体管的电特性及可靠性的降低。
加热处理的条件可以参照上述记载。
注意，并不一定需要进行该加热处理。也可以在该工序中不进行加热处理而将在后面的工序中进行的加热处理用作在该工序中的加热处理。有时，也可以将在后面的工序中的高温下的处理(例如，膜形成工序)等用作该工序中的加热处理。
[开口部141a至开口部141d的形成]
接着，通过对绝缘层118及绝缘层110部分地进行蚀刻，形成到达低电阻区域108n的开口部141a及开口部141b、以及到达低电阻区域208n的开口部141c及开口部141d。
[导电层120a、导电层120b、导电层220a及导电层220b的形成]
接着，以覆盖开口部141a至开口部141d的方式在绝缘层118上形成导电膜，将该导电膜加工为所希望的形状，来形成导电层120a、导电层120b、导电层220a及导电层220b(图7E)。
通过上述工序，可以制造晶体管100A及晶体管200A。例如，在将晶体管100A应用于显示装置的像素的情况下，后面可以追加形成保护绝缘层、平坦化层、像素电极和布线中的一个以上的工序。
以上为制造方法例的说明。
[制造方法的变形例子]
上面说明了在半导体层的上方具备栅电极的结构，但是也可以制造在半导体层的下方具备栅电极的所谓底栅极型晶体管。
首先，与上述制造方法例同样地在衬底102上形成导电层106、导电层206、绝缘层103、半导体层108及半导体层208(参照图6F)。
接着，在半导体层108、半导体层208及绝缘层103上形成导电膜。之后，通过在半导体层108上且与导电层106重叠的区域及半导体层208上且与导电层206重叠的区域对导电膜进行蚀刻，形成导电层130a、导电层130b、导电层230a及导电层230b(图8A)。
导电层130a、导电层130b、导电层230a及导电层230b被用作晶体管的源电极或漏电极。
如此，可以在同一面上形成底栅极型晶体管100D及晶体管200D。
然后，优选以覆盖半导体层108、半导体层208、导电层130a、导电层130b、导电层230a及导电层230b的方式形成绝缘层119(图8B)。绝缘层119可以以与上述绝缘层118相同的方法形成。
以上为变形例子的说明。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
实施方式2
在本实施方式中，说明可以使用实施方式1所示的晶体管的显示面板的结构例子。
[结构例子]
图9示出显示面板10的方框图。显示面板10包括显示部11、第一驱动电路12及第二驱动电路13。
在显示部11中，多个像素PIX被配置为矩阵状。像素至少包括一个显示元件及一个晶体管。作为显示元件，典型地可以使用有机EL元件或液晶元件等。
第一驱动电路12包括被用作源极驱动器的电路。第一驱动电路12具有根据从外部输入的视频信号生成灰度信号并将其供应到显示部11中的像素的功能。
第二驱动电路13包括被用作栅极驱动器的电路。第二驱动电路13具有根据从外部输入的信号生成选择信号并将其供应到显示部11中的像素的功能。
作为显示部11的像素PIX及第二驱动电路13，可以使用实施方式1所示的晶体管100等。另外，作为第一驱动电路12，可以使用实施方式1所示的晶体管200等。注意，根据需要，既可以将晶体管200等用于像素PIX及第二驱动电路13，也可以将晶体管100用于第一驱动电路12。
此外，显示部11设置有与第一驱动电路12连接的多个源极线SL以及与第二驱动电路13连接的多个栅极线GL。
[第一驱动电路的结构例子]
以下说明显示面板10中的第一驱动电路12的更具体的结构例子。
第一驱动电路12包括移位寄存器电路31、锁存电路部41、电平转换电路部42、D-A转换部43及模拟缓冲电路部44等。
锁存电路部41包括多个锁存电路32及多个锁存电路33。电平转换电路部42包括多个电平转换电路34。D-A转换部43包括多个DAC电路35。模拟缓冲电路部44包括多个模拟缓冲电路36。
时钟信号CLK及起始脉冲信号SP被输入到移位寄存器电路31。在移位寄存器电路31中，根据时钟信号CLK及起始脉冲信号SP生成脉冲依次移位的时序信号并将其输出到锁存电路部41的各锁存电路32。
视频信号S0及锁存器信号LAT被输入到锁存电路部41。
当时序信号被输入到锁存电路32时，根据该时序信号所包含的脉冲信号对视频信号S0进行采样并依次写入到各锁存电路32。此时，可以将直到完成向所有锁存电路32写入视频信号S0的期间称作行期间。
当一个行期间结束时，各锁存电路32保持的视频信号根据输入到各锁存电路33的锁存器信号LAT的脉冲被一起写入并保持在各锁存电路33。将视频信号发送至锁存电路33的锁存电路32再次根据来自移位寄存器电路31的时序信号依次进行下个视频信号的写入。在该第二次的一个行期间中，被写入并保持在锁存电路33的视频信号被输入到电平转换电路部42的各电平转换电路34。
由电平转换电路34放大被输入到电平转换电路部42的各电平转换电路34的视频信号的电压的振幅后，该信号被发送到D-A转换部43内的各DAC电路35。输入到DAC电路35的一组视频信号被进行模拟转换，并作为一个模拟信号输出到模拟缓冲电路部44。输入到模拟缓冲电路部44的视频信号通过各模拟缓冲电路36被输出到各源极线SL。
另外，第二驱动电路13依次选择各栅极线GL。从第一驱动电路12通过源极线SL被输入到显示部11的视频信号被输入到与由第二驱动电路13选择的栅极线GL连接的各像素PIX。
注意，也可以使用其他能够输出脉冲依次移位的信号的电路代替移位寄存器电路31。
[第一驱动电路的变形例子]
虽然在图9中第一驱动电路12将数字信号转换为模拟信号并将其输出到显示部11，但是通过作为输入信号使用模拟信号可以进一步简化第一驱动电路12的结构。
图10A所示的第一驱动电路12a包括移位寄存器电路31、锁存电路部41及源极跟随电路部45。源极跟随电路部45包括多个源极跟随电路37。
锁存电路32根据来自移位寄存器电路31的时序信号将模拟的视频信号S0作为模拟数据进行采样。另外，各锁存电路32根据锁存器信号LAT一起输出各锁存电路33所保持的视频信号。
锁存电路33所保持的视频信号通过源极跟随电路37被输出到一个源极线SL。注意，也可以使用上述模拟缓冲电路代替源极跟随电路37。
图10B所示的第一驱动电路12b包括移位寄存器电路31及解复用器电路46。
解复用器电路46包括多个采样电路38。多个模拟的视频信号S0被从多个布线输入到各采样电路38，根据从移位寄存器电路31输入的时序信号向多个源极线SL同时输出视频信号。移位寄存器电路31以依次选择多个采样电路38的方式输出时序信号。
例如，当与显示部11连接的源极线SL为2160根、被供应视频信号S0的布线为54根时，通过在解复用器电路46设置40个采样电路38，可以将一个行期间均分为40份，并在各个期间内向54根源极线SL同时输出视频信号。
以上为第一驱动电路的说明。
[显示部的结构例子]
显示部11可以将至少包括一个显示元件和一个晶体管的多个像素PIX配置为矩阵状。
图11示出作为显示元件使用发光元件时的显示部11的电路图的例子。图11所示的显示部11与m(m为2以上的整数)根栅极线GL及n(n为2以上的整数)根源极线SL连接。
显示部11中的像素PIX包括晶体管51、晶体管52、电容器53及发光元件54。像素PIX与源极线SL、栅极线GL及被供应电源电位的布线VL1以及布线VL2连接。
作为晶体管51及晶体管52，可以使用实施方式1所示的晶体管100等。根据需要也可以将实施方式1所示的晶体管200等用作晶体管51和晶体管52中的一个。
在晶体管51中，栅极与栅极线GL连接，源极和漏极中的一个与源极线SL连接，源极和漏极中的另一个与电容器53的一个电极及晶体管52的栅极连接。在晶体管52中，源极和漏极中的一个与发光元件54的一个电极连接，源极和漏极中的另一个与布线VL1连接。电容器53的另一个电极与布线VL1连接。发光元件54的另一个电极与布线VL2连接。
根据从栅极线GL供应的信号选择像素PIX。另外，通过根据从源极线SL通过晶体管51写入到晶体管52的栅极所连接的节点的电位来控制流过发光元件54的电流，可以控制发光元件54的发光亮度。
作为发光元件54，典型地可以使用有机电致发光元件(也称为有机EL元件)等。注意，作为发光元件54不局限于此，也可以使用包含无机材料的无机EL元件或发光二极管等。
以上为显示部的结构例子的说明。
[发光元件的结构例子]
以下说明显示面板及发光元件的结构例子。
图12A示出本发明的一个方式的显示装置240的顶面示意图。显示装置240包括多个呈现红色的发光元件250R、多个呈现绿色的发光元件250G及多个呈现蓝色的发光元件250B。在图12A中为了便于区别各发光元件，在各发光元件的发光区域内附上符号“R”、“G”、“B”。
发光元件250R、发光元件250G及发光元件250B排列为矩阵状。图12A示出在一个方向上排列相同颜色的发光元件的所谓条形排列的状态。注意，发光元件的排列方法不局限于此，既可以还使用Delta排列或锯齿形(zigzag)排列等排列方法，也可以使用Pentile排列。
作为发光元件250R、发光元件250G及发光元件250B，优选使用有机发光二极管(Organic Light Emitting Diode：OLED)或量子点发光二极管(Quantum-dot LightEmitting Diode：QLED)等EL元件。作为EL元件所包含的发光物质，可以举出发射荧光的物质(荧光材料)、发射磷光的物质(磷光材料)、呈现热活化延迟荧光的物质(热活化延迟荧光(Thermally activated delayed fluorescence：TADF)材料)或无机化合物(量子点材料等)等。
图12B为对应于图12A中的点划线A1-A2的截面示意图。
图12B示出发光元件250R、发光元件250G及发光元件250B的截面。发光元件250R、发光元件250G及发光元件250B设置在衬底251上并包括像素电极261及公共电极263。
发光元件250R在像素电极261与公共电极263之间包括EL层262R。EL层262R包含发射至少在红色波长区域具有强度的光的发光性有机化合物。发光元件250G中的EL层262G包含发射至少在绿色波长区域具有强度的光的发光性有机化合物。发光元件250B中的EL层262B包含发射至少在蓝色波长区域具有强度的光的发光性有机化合物。
除了包含发光性有机化合物的层(发光层)以外，EL层262R、EL层262G及EL层262B各自还可以包括电子注入层、电子传输层、空穴注入层及空穴传输层中的一个以上。
每个发光元件都设置有像素电极261。另外，公共电极263为各发光元件共同使用的一个层。像素电极261和公共电极263中的任一个使用对可见光具有透光性的导电膜，另一个使用具有反射性的导电膜。通过使像素电极261具有透光性而公共电极263具有反射性，可以制造底面发射型(底部发射结构)的显示装置，另一方面，通过使像素电极261具有反射性而公共电极263具有透光性，可以制造顶面发射型(顶部发射结构)的显示装置。注意，也可以通过使像素电极261和公共电极263都具有透光性，从而制造双面发射型(双面发射结构)的显示装置。
以覆盖像素电极261的端部的方式设置绝缘层272。绝缘层272的端部优选为锥形形状。
EL层262R、EL层262G及EL层262B各自包括与像素电极261的顶面接触的区域以及与绝缘层272的表面接触的区域。另外，EL层262R、EL层262G及EL层262B的端部位于绝缘层272上。
如图12B所示，在颜色不同的发光元件之间，在两个EL层之间设置间隙。如此，优选以互不接触的方式设置EL层262R、EL层262G及EL层262B。由此，可以适当地防止电流流过相邻的两个EL层而产生非意图性发光(也称为串扰)。因此，可以提高对比度并实现显示品质高的显示装置。
可以利用使用金属掩模等的遮蔽掩模的真空蒸镀法等分开制造EL层262R、EL层262G及EL层262B。另外，也可以通过光刻法分开制造上述EL层。通过利用光刻法，可以实现在使用金属掩模时难以实现的高清晰度的显示装置。
注意，在本说明书等中，有时将使用金属掩模或FMM(Fine Metal Mask，高精细金属掩模)的器件称为MM(Metal Mask)结构。另外，在本说明书等中，有时将不使用金属掩模或FMM的器件称为MML(Metal Mask Less)结构。
此外，以覆盖发光发光元件250R、发光元件250G及发光元件250B的方式在公共电极263上设置保护层271。保护层271具有防止水等杂质从上方扩散到各发光元件的功能。
保护层271例如可以采用至少包括无机绝缘膜的单层结构或叠层结构。作为无机绝缘膜，例如可以举出氧化硅膜、氧氮化硅膜、氮氧化硅膜、氮化硅膜、氧化铝膜、氧氮化铝膜、氧化铪膜等氧化物膜或氮化物膜。另外，作为保护层271也可以使用铟镓氧化物、铟镓锌氧化物等半导体材料。
图12C示出与上述说明不同的例子。
图12C所示的例子包括呈现白色光的发光元件250W。发光元件250W在像素电极与公共电极263之间包括呈现白色光的EL层262W。
作为EL层262W，例如可以采用层叠有以各自的发光颜色成为补色关系的方式选择的两个以上的发光层的结构。也可以使用在发光层之间夹着电荷产生层的叠层型EL层。
图12C并列地示出三个发光元件250W。左边的发光元件250W的上部设置有着色层264R。着色层264R被用作使红色光透过的带通滤光片。同样地，中间的发光元件250W的上部设置有使绿色光透过的着色层264G，右边的发光元件250W的上部设置有使蓝色光透过的着色层264B。由此，可以使显示装置显示彩色图像。
在此，在相邻的两个发光元件250W之间，EL层262W与公共电极263彼此分开。由此，可以适当地防止在相邻的两个发光元件250W中电流通过EL层262W流过而产生非意图性发光。特别是在作为EL层262W使用两个发光层之间设有电荷产生层的叠层型EL层时具有如下问题：当清晰度越高，即相邻的像素间的距离越小时，串扰的影响越明显，而对比度降低。因此，通过采用这种结构，可以实现兼具高清晰度和高对比度的显示装置。
优选利用光刻法分开EL层262W及公共电极263。由此，可以缩小发光元件之间的间隙，例如与使用金属掩模等遮蔽掩模时相比，可以实现具有高开口率的显示装置。
注意，底部发射结构的发光元件在像素电极261与衬底251之间设置着色层即可。
以上为发光元件的说明。
本实施方式所示的结构例子及与其对应的附图等的至少一部分可以与其他结构例子或附图等适当地组合。
实施方式3
在本实施方式中说明可以使用本发明的一个方式的晶体管制造的显示装置的结构例子。
图13A是显示装置700的俯视示意图。显示装置700包括具有柔性的衬底762。衬底762设置有显示部702、一对电路部763、电路部764、布线704、连接端子703a及连接端子703b。
电路部763及电路部764具有驱动显示部702的功能。两个电路部763以其间夹着显示部702的方式设置。电路部764设置在显示部702和布线704之间。电路部763例如被用作栅极驱动器，电路部764例如被用作源极驱动器或其一部分。例如，电路部764也可以包括缓冲器电路或解复用器电路。
作为设置于显示部702的显示元件，例如可以使用液晶元件或发光元件等上述各种显示元件。特别是，作为显示元件优选使用有机EL元件。
在衬底762的俯视形状中，设置有布线704、连接端子703a及连接端子703b的部分比其他部分突出。换言之，衬底762的该部分的宽度比设置有显示部702的部分的宽度小。
衬底762的突出部在重叠于布线704的区域中包括能够弯曲的区域(弯曲部761a)。此外，衬底762在设置有显示部702的区域中包括能够弯曲的一对区域(弯曲部761b)。如图13A所示，衬底762具有其一部分突出的形状，从而弯曲部761a的弯曲方向和弯曲部761b的弯曲方向可以为彼此交叉的方向。
连接端子703a被用作连接有FPC(Flexible Printed Circuit)的端子，连接端子703b被用作连接有IC的端子。
图13B、图13C示出在弯曲部761a及弯曲部761b中使衬底762向与显示面相反一侧弯曲的情况下的显示装置700的立体图。图13B是包括显示面一侧的立体图，图13C是包括与显示面相反一侧的立体图。此外，图13C示出与连接端子703a连接的FPC706及与连接端子703b连接的IC707。
如图13B所示，通过使显示部702的两侧弯曲，可以在将显示装置700安装于电子设备中时在电子设备的两侧部设置弯曲的显示部。由此，可以实现功能性高的电子设备。
此外，如图13B、图13C所示，由于弯曲部761a因此可以使衬底762的一部分向与显示面相反一侧折叠。具体而言，可以以布线704朝向外侧的方式使衬底762的突出部折叠。由此，可以将连接端子703a及连接端子703b配置在与显示面相反一侧，而且可以将FPC706配置在与显示面相反一侧。因此，可以在将显示装置700安装于电子设备中时缩小非显示部的面积。
此外，衬底762设置有槽口部765。槽口部765例如是能够配置电子设备所包括的照相机的镜头、光学传感器等各种传感器、照明装置或设计等的部分。显示部702的一部分具有槽口，从而可以实现设计性更高的电子设备。此外，由此可以提高相对于外壳表面的屏幕的占有率。
[截面结构例子]
下面说明显示装置的截面结构例子。
[结构例子1]
图14示出显示装置700的截面示意图。图14示出包括图13A所示的显示装置700的显示部702、电路部763、电路部764及连接端子703a的截面。显示部702设置有晶体管750及电容器790。电路部763设置有晶体管752。电路部764设置有晶体管754。
可以将实施方式1所示的晶体管100等用于晶体管750及晶体管752。另外，可以将实施方式1所示的晶体管200等用于晶体管754。
本实施方式使用的晶体管包括高度纯化且氧空位的形成被抑制的氧化物半导体层。该晶体管可以具有极小的关态电流。因此，使用了这种晶体管的像素可以延长图像信号等电信号的保持时间，可以延长图像信号等的写入间隔。因此，可以降低刷新工作的频率，由此可以降低功耗。
此外，在本实施方式中使用的晶体管能够得到较高的场效应迁移率，因此能够进行高速驱动。例如，通过将这种能够进行高速驱动的晶体管用于显示装置，可以在同一衬底上形成像素的开关晶体管及用于电路部的驱动晶体管。即，可以采用不采用由硅片等形成的驱动电路的结构，由此可以减少显示装置的构件数。此外，通过在像素部中也使用能够进行高速驱动的晶体管，可以提供高质量的图像。
电容器790包括通过对与晶体管750所包括的第一栅电极相同的膜进行加工形成的下部电极以及通过对与半导体层相同的金属氧化物膜进行加工形成的上部电极。上部电极与晶体管750的源区域及漏区域同样地被低电阻化。此外，在下部电极与上部电极之间设置有用作晶体管750的第一栅极绝缘层的绝缘膜的一部分。也就是说，电容器790具有在一对电极间夹有用作电介质膜的绝缘膜的叠层结构。此外，上部电极电连接于通过对与晶体管750的源电极及漏电极相同的膜进行加工形成的布线。
此外，晶体管750、晶体管752、晶体管754及电容器790上设置有被用作平坦化膜的绝缘层770。
显示部702所包括的晶体管750、电路部763所包括的晶体管752及电路部764所包括的晶体管754也可以使用不同结构的晶体管。例如，可以采用任一个使用顶栅极型晶体管而其他任一个使用底栅极型晶体管的结构。
另外，晶体管750、晶体管752及晶体管754的结构可以参照上述实施方式1。
连接端子703a包括布线704的一部分。连接端子703a通过连接层780与FPC706电连接。作为连接层780，例如可以使用各向异性导电材料等。
显示装置700包括各被用作支撑衬底的衬底762及衬底740。作为衬底762及衬底740，例如可以使用玻璃衬底或塑料衬底等具有柔性的衬底。
晶体管750、晶体管752、晶体管754及电容器790等设置在绝缘层744上。衬底762和绝缘层744由粘合层742贴合。
此外，显示装置700包括发光元件782、着色层736、遮光层738等。
发光元件782包括导电层772、EL层786及导电层788。导电层772与晶体管750所包括的源电极或漏电极电连接。导电层772设置在绝缘层770上并被用作像素电极。此外，以覆盖导电层772的端部的方式设置有绝缘层730，并且绝缘层730及导电层772上层叠地设置有EL层786及导电层788。
作为导电层772可以使用对可见光具有反射性的材料。例如，可以使用包含铝、银等的材料。此外，作为导电层788可以使用对可见光具有透光性的材料。例如，优选使用包含铟、锌、锡等的氧化物材料。因此，发光元件782是向与被形成面的相反一侧(衬底740一侧)发射光的顶部发射型发光元件。
EL层786包括有机化合物或量子点等无机化合物。EL层786包括在电流流过时呈现光的发光材料。
作为发光材料，可以使用荧光材料、磷光材料、热活化延迟荧光材料、无机化合物(量子点材料等)等。作为能够用于量子点的材料，可以举出胶状量子点、合金型量子点、核壳(Core Shell)型量子点、核型量子点等。
遮光层738和着色层736设置在绝缘层746的一个面上。着色层736设置在重叠于发光元件782的位置上。遮光层738设置在显示部702中的不重叠于发光元件782的区域中。此外，遮光层738还可以与电路部763等重叠地设置。
衬底740由粘合层747贴合于绝缘层746的另一个面上。此外，衬底740和衬底762由密封层732彼此贴合。
在此，作为发光元件782所包括的EL层786使用呈现白色光的发光材料。发光元件782所发射的白色光被着色层736着色而被发射到外部。EL层786以跨着呈现不同颜色的像素的方式设置。通过在显示部702中以矩阵状配置设置有使红色(R)、绿色(G)和蓝色(B)中的任一个透过的着色层736的像素，显示装置700可以进行全彩色显示。
在此示出EL层786的一部分被分开的例子。由此，可以适当地防止电流通过EL层786流过相邻的像素之间而产生非意图性发光。
此外，作为导电层788也可以使用具有透过性及反射性的导电膜。此时，可以在导电层772和导电层788之间实现微小共振器(微腔)结构来增强并发射特定波长的光。此外，此时也可以通过在导电层772和导电层788之间配置用来调整光学距离的光学调整层并使不同颜色的像素中的该光学调整层的厚度不同，提高各像素所发射的光的色纯度。
另外，在每个像素中将EL层786形成为岛状或在每个像素列中将EL层786形成为条状时，即，通过分别涂布形成EL层786时，也可以不设置着色层736及上述光学调整层。
在此，作为绝缘层744及绝缘层746，优选使用被用作透湿性低的阻挡膜的无机绝缘膜。通过在这样绝缘层744和绝缘层746之间夹有发光元件782及晶体管750等来抑制它们的劣化，从而可以实现可靠性高的显示装置。
本实施方式所示的结构例子及与其对应的附图等的至少一部分可以与其他结构例子或附图等适当地组合。
实施方式4
在本实施方式中，作为本发明的一个方式的电子设备的一个例子，说明使用显示装置的头戴显示器的例子。
图15A和图15B示出头戴显示器8300的外观。
头戴显示器8300包括外壳8301、两个显示部8302、操作按钮8303以及带状固定工具8304。
操作按钮8303具有电源按钮等的功能。另外，也可以包括操作按钮8303以外的按钮。
另外，如图15C所示，可以在显示部8302与使用者的眼睛之间设置透镜8305。使用者可以用透镜8305看放大了的显示部8302上的影像，因此临场感得到提高。此时，如图15C所示，也可以设置为了目镜调焦改变透镜的位置的刻度盘8306。
可以将本发明的一个方式的显示装置用于显示部8302。因为本发明的一个方式的显示装置具有极高的清晰度，所以即使如图15C那样地使用透镜8305放大映像，也可以不使使用者看到像素而可以显示现实感更高的映像。
图15A至图15C示出包括一个显示部8302的例子。通过采用这种结构，可以减少构件个数。
显示部8302在左右两个区域分别并排显示右眼用图像和左眼用图像这两个图像。由此可以显示利用两眼视差的立体影像。
另外，也可以在显示部8302的整个区域显示可用两个眼睛看的一个图像。由此，可以显示跨视野的两端的全景影像，因此现实感得到提高。
在此，作为头戴显示器8300优选的是，可以根据使用者的头部的大小或眼睛的位置等将显示部8302的曲率改为适当的值。例如，使用者也可以通过操作用来调整显示部8302的曲率的刻度盘8307来自己调整显示部8302的曲率。另外，也可以在外壳8301设置检测使用者的头部的大小或眼睛的位置等的传感器(例如照相机、接触式传感器、非接触式传感器等)，根据传感器的检测数据调整显示部8302的曲率。
在使用透镜8305的情况下，优选具备同步显示部8302的曲率并调整透镜8305的位置及角度的结构。另外，刻度盘8306也可以具有调整透镜的角度的功能。
图15E及图15F示出具备控制显示部8302的曲率的驱动部8308的结构。驱动部8308与显示部8302的至少一部分固定。驱动部8308具有通过改变或移动与显示部8302固定的部分而使显示部8302变形的功能。
图15E示出头部较大的使用者8310穿戴外壳8301时的示意图。此时，驱动部8308以曲率变得较小(曲率半径变得较大)的方式调整显示部8302的形状。
另一方面，图15F示出与使用者8310相比头部较小的使用者8311穿戴外壳8301时的情况。另外，与使用者8310相比使用者8311双眼的间距较窄。此时，驱动部8308以显示部8302的曲率变大(曲率半径变小)的方式调整其形状。在图15F中，用虚线示出图15E中的显示部8302的位置及形状。
如此，头戴显示器8300通过采用调整显示部8302的曲率的结构，可以向男女老少各种使用者提供最佳的显示。
此外，通过根据显示部8302所显示的内容改变显示部8302的曲率，可以向使用者提供高临场感。例如，可以使显示部8302的曲率振动来表现晃动。如此，可以根据内容中的场景进行各种演出，从而为使用者提供新体验。再者，此时，通过与设置在外壳8301中的振动模块联动，可以实现临场感更高的显示。
注意，头戴显示器8300也可以如图15D所示包括两个显示部8302。
由于包括两个显示部8302，因此使用者可以用两个眼睛看到不同的显示部。由此，即使在用视差进行三维显示等的情况下，也可以显示高分辨率的映像。另外，显示部8302成大概以使用者的眼睛为中心弯曲成圆弧状。由此，可以使从使用者的眼睛到显示部的显示面的距离为一定，所以使用者可以看到更自然的映像。由于使用者的眼睛位于显示部的显示面的法线方向上，因此在来自显示部的光的亮度及色度根据看显示部的角度而变化的情况下，实质上也可以忽略其影响，所以可以显示更有现实感的影像。
本实施方式所示的结构例子及与其对应的附图等的至少一部分可以与其他结构例子或附图等适当地组合。
实施方式5
在本实施方式中，对可以使用本发明的一个方式制造的显示模块进行说明。
图16A所示的显示模块6000在上盖6001与下盖6002之间包括与FPC6005连接的显示装置6006、框架6009、印刷电路板6010及电池6011。
例如，可以将使用本发明的一个方式制造的显示装置用作显示装置6006。通过利用显示装置6006，可以实现功耗极低的显示模块。
上盖6001及下盖6002可以根据显示装置6006的尺寸适当地改变其形状及尺寸。
显示装置6006也可以具有作为触摸面板的功能。
框架6009具有保护显示装置6006的功能、遮断因印刷电路板6010的工作而产生的电磁波的功能以及散热板的功能等。
印刷电路板6010具有电源电路以及用来输出视频信号及时钟信号的信号处理电路、电池控制电路等。
图16B是具备光学触摸传感器的显示模块6000的截面示意图。
显示模块6000包括设置在印刷电路板6010上的发光部6015及受光部6016。另外，由上盖6001与下盖6002围绕的区域设置有一对导光部(导光部6017a、导光部6017b)。
显示装置6006隔着框架6009与印刷电路板6010、电池6011重叠。显示装置6006及框架6009固定在导光部6017a、导光部6017b。
从发光部6015发射的光6018经过导光部6017a、显示装置6006的顶部及导光部6017b到达受光部6016。例如，当光6018被指头或触屏笔等被检测体阻挡时，可以检测触摸操作。
例如，多个发光部6015沿着显示装置6006的相邻的两个边设置。多个受光部6016配置在与发光部6015对置的位置。由此，可以取得触摸操作的位置的信息。
作为发光部6015例如可以使用LED元件等光源，尤其是，优选使用发射红外线的光源。作为受光部6016可以使用接收发光部6015所发射的光且将其转换为电信号的光电元件。优选使用能够接收红外线的光电二极管。
通过使用使光6018透过的导光部6017a及导光部6017b，可以将发光部6015及受光部6016配置在显示装置6006中的下侧，可以抑制外光到达受光部6016而导致触摸传感器的错误工作。尤其优选使用吸收可见光且透过红外线的树脂，由此可以更有效地抑制触摸传感器的错误工作。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
实施方式6
在本实施方式中对能够使用本发明的一个方式的显示装置的电子设备的例子进行说明。
图17A所示的电子设备6500是可以用作智能手机的便携式信息终端设备。
电子设备6500的外壳6501中包括显示部6502、电源按钮6503、按钮6504、扬声器6505、麦克风6506、照相机6507及光源6508等。显示部6502具有触摸面板功能。
显示部6502可以使用本发明的一个方式的显示装置。
图17B是包括外壳6501的麦克风6506一侧的端部的截面示意图。
外壳6501的表示面一侧设置有具有透光性的保护构件6510，被外壳6501及保护构件6510包围的空间内设置有显示面板6511、光学构件6512、触摸传感器面板6513、印刷电路板6517、电池6518等。
显示面板6511、光学构件6512及触摸传感器面板6513使用没有图示的粘合层固定到保护构件6510。
另外，在显示部6502外侧的区域中，显示面板6511的一部分被折叠。另外，该被折叠的部分与FPC6515连接。FPC6515安装有IC6516。此外，FPC6515与设置于印刷电路板6517的端子连接。
显示面板6511可以使用本发明的一个方式的柔性显示器面板。由此，可以实现极轻量的电子设备。另外，由于显示面板6511极薄，所以可以在抑制电子设备的厚度的情况下搭载大容量的电池6518。另外，通过折叠显示面板6511的一部分以在像素部的背面设置与FPC6515的连接部，可以实现窄边框的电子设备。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
实施方式7
在本实施方式中，对具备使用本发明的一个方式制造的显示装置的电子设备进行说明。
以下所例示的电子设备是在显示部中包括本发明的一个方式的显示装置的电子设备，因此是实现高分辨率的电子设备。此外，可以同时实现高分辨率及大屏幕的电子设备。
本发明的一个方式包括显示装置以及天线、电池、外壳、照相机、扬声器、麦克风、触摸传感器和操作按钮中的至少一个。
本发明的一个方式的电子设备也可以包括二次电池，优选通过非接触电力传送对二次电池进行充电。
作为二次电池，例如可以举出使用凝胶状电解质的锂聚合物电池(锂离子聚合物电池)等锂离子二次电池、镍氢电池、镍镉电池、有机自由基电池、铅蓄电池、空気二次电池、镍锌电池、银锌电池等。
本发明的一个方式的电子设备也可以包括天线。通过使用天线接收信号，可以在显示部上显示影像、信息等。另外，在电子设备包括天线及二次电池时，可以将天线用于非接触电力传送。
在本发明的一个方式的电子设备的显示部上例如可以显示具有全高清、4K2K、8K4K、16K8K或更高的分辨率的影像。
作为电子设备，例如除了电视装置、笔记本型个人计算机、显示器装置、数字标牌、弹珠机、游戏机等具有比较大的屏幕的电子设备之外，还可以举出数码相机、数码摄像机、数码相框、移动电话机、便携式游戏机、便携式信息终端、声音再现装置等。
使用了本发明的一个方式的电子设备可以沿着房屋或楼房等建筑的内壁或外壁、汽车等的内部装饰或外部装饰等的平面或曲面组装。
图18A是安装有取景器8100的照相机8000的外观图。
照相机8000包括外壳8001、显示部8002、操作按钮8003、快门按钮8004等。此外，照相机8000安装有可装卸的镜头8006。
在照相机8000中，镜头8006和外壳也可以被形成为一体。
通过按下快门按钮8004或者触摸用作触摸面板的显示部8002，照相机8000可以进行成像。
外壳8001包括具有电极的嵌入器，除了可以与取景器8100连接以外，还可以与闪光灯装置等连接。
取景器8100包括外壳8101、显示部8102以及按钮8103等。
外壳8101通过嵌合到照相机8000的嵌入器的嵌入器安装到照相机8000。取景器8100可以将从照相机8000接收的图像等显示到显示部8102上。
按钮8103被用作电源按钮等。
本发明的一个方式的显示装置可以用于照相机8000的显示部8002及取景器8100的显示部8102。此外，也可以在照相机8000中内置有取景器。
图18B是头戴显示器8200的外观图。
头戴显示器8200包括安装部8201、透镜8202、主体8203、显示部8204以及电缆8205等。此外，在安装部8201中内置有电池8206。
通过电缆8205，将电力从电池8206供应到主体8203。主体8203具备无线接收器等，能够将所接收的图像信息等显示到显示部8204上。此外，主体8203具有相机，由此作为输入方法可以利用使用者的眼球或眼睑的动作的信息。
此外，也可以对安装部8201的被使用者接触的位置设置多个电极，以检测出根据使用者的眼球的动作而流过电极的电流，由此实现识别使用者的视线的功能。此外，还可以具有根据流过该电极的电流监视使用者的脉搏的功能。安装部8201可以具有温度传感器、压力传感器、加速度传感器等各种传感器，也可以具有将使用者的生物信息显示在显示部8204上的功能或与使用者的头部的动作同步地使显示在显示部8204上的图像变化的功能等。
可以将本发明的一个方式的显示装置用于显示部8204。
图18C、图18D及图18E是头戴显示器8300的外观图。头戴显示器8300包括外壳8301、显示部8302、带状固定工具8304以及一对透镜8305。
使用者可以通过透镜8305看到显示部8302上的显示。优选弯曲配置显示部8302，这是因为使用者可以感受高真实感。此外，通过透镜8305分别看到显示在显示部8302的不同区域上的不同图像，可以进行利用视差的三维显示等。此外，本发明的一个方式不局限于设置有一个显示部8302的结构，也可以以对使用者的一个眼睛配置一个显示部的方式设置两个显示部8302。
可以将本发明的一个方式的显示装置用于显示部8302。因为包括本发明的一个方式的半导体装置的显示装置具有极高的清晰度，所以即使如图18E那样地使用透镜8305放大，也可以不使使用者看到像素而可以显示现实感更高的影像。
图19A至图19G所示的电子设备包括外壳9000、显示部9001、扬声器9003、操作键9005(包括电源开关或操作开关)、连接端子9006、传感器9007(该传感器具有测量如下因素的功能：力、位移、位置、速度、加速度、角速度、转速、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线)、麦克风9008等。
图19A至图19G所示的电子设备具有各种功能。例如，可以具有如下功能：将各种信息(静态图像、动态图像、文字图像等)显示在显示部上的功能；触摸面板的功能；显示日历、日期或时间等的功能；通过利用各种软件(程序)控制处理的功能；进行无线通信的功能；读出储存在存储介质中的程序或数据来处理的功能；等。注意，电子设备的功能不局限于上述功能，而可以具有各种功能。电子设备可以包括多个显示部。此外，也可以在该电子设备中设置照相机等而使其具有如下功能：拍摄静态图像或动态图像来将所拍摄的图像储存在存储介质(外部存储介质或内置于照相机的存储介质)中的功能；将所拍摄的图像显示在显示部上的功能；等。
下面，详细地说明图19A至图19G所示的电子设备。
图19A是示出电视装置9100的立体图。可以将例如是50英寸以上或100英寸以上的大型显示部9001组装到电视装置9100。
图19B是示出便携式信息终端9101的立体图。便携式信息终端9101例如可以用作智能手机。便携式信息终端9101也可以设置有扬声器9003、连接端子9006、传感器9007等。此外，便携式信息终端9101可以将文字或图像信息等显示在其多个面上。图19B示出显示三个图标9050的例子。此外，也可以将由虚线矩形表示的信息9051显示在显示部9001的另一个面上。作为信息9051的一个例子，可以举出提示收到电子邮件、SNS或电话等的信息；电子邮件或SNS等的标题或发送者姓名；日期；时间；电池余量；以及天线接收信号强度等。或者，可以在显示有信息9051的位置上显示图标9050等。
图19C是示出便携式信息终端9102的立体图。便携式信息终端9102具有将信息显示在显示部9001的三个以上的面上的功能。在此，示出信息9052、信息9053、信息9054分别显示于不同的面上的例子。例如，使用者也可以在将便携式信息终端9102放在上衣口袋里的状态下确认显示在能够从便携式信息终端9102的上方观察到的位置上的信息9053。使用者可以确认到该显示而无需从口袋里拿出便携式信息终端9102，由此能够判断例如是否接电话。
图19D是示出手表型便携式信息终端9200的立体图。此外，显示部9001的显示面被弯曲，能够在所弯曲的显示面上进行显示。例如，通过与可进行无线通信的耳麦相互通信，便携式信息终端9200可以进行免提通话。此外，便携式信息终端9200包括连接端子9006，可以与其他信息终端进行数据的交换或者进行充电。此外，充电工作也可以利用无线供电进行。
图19E、图19F及图19G是示出能够折叠的便携式信息终端9201的立体图。此外，图19E是便携式信息终端9201为展开状态的立体图，图19G是便携式信息终端9201为折叠状态的立体图，并且图19F是便携式信息终端9201为从图19E和图19G中的一个状态变为另一个状态的中途的状态的立体图。便携式信息终端9201在折叠状态下可携带性好，在展开状态下因为具有无缝拼接的较大的显示区域而其显示的一览性优异。便携式信息终端9201所包括的显示部9001由铰链9055所连接的三个外壳9000来支撑。例如，可以以1mm以上且150mm以下的曲率半径使显示部9001弯曲。
图20A示出电视装置的一个例子。电视装置7100的显示部7500被组装在外壳7101中。在此示出利用支架7103支撑外壳7101的结构。
可以通过利用外壳7101所具备的操作开关或另外提供的遥控操作机7111进行图20A所示的电视装置7100的操作。此外，也可以将触摸面板应用于显示部7500，通过触摸显示部7500可以进行电视装置7100的操作。遥控操作机7111也可以除了具备操作按钮以外还具备显示部。
此外，电视装置7100也可以具备电视广播的接收机或用来连接到通信网络的通信设备。
图20B示出笔记型个人计算机7200。笔记型个人计算机7200包括外壳7211、键盘7212、指向装置7213、外部连接端口7214等。在外壳7211中组装有显示部7500。
图20C及图20D示出数字标牌(Digital Signage)的一个例子。
图20C所示的数字标牌7300包括外壳7301、显示部7500及扬声器7303等。此外，还可以包括LED灯、操作键(包括电源开关或操作开关)、连接端子、各种传感器以及麦克风等。
此外，图20D示出设置于圆柱状柱子7401上的数字标牌7400。数字标牌7400包括沿着柱子7401的曲面设置的显示部7500。
显示部7500越大，一次能够提供的信息量越多，并且容易吸引人的注意，由此例如可以提高广告宣传效果。
优选将触摸面板用于显示部7500，使得使用者能够操作。由此，不仅可以用于广告，还可以用于提供路线信息、交通信息或商用设施的指南等使用者需要的信息。
如图20C和图20D所示，数字标牌7300或数字标牌7400优选通过无线通信可以与使用者所携带的智能手机等信息终端设备7311联动。例如，显示在显示部7500上的广告的信息可以显示在信息终端设备7311的屏幕上。另外，通过操作信息终端设备7311，还可以切换显示部7500的显示。
此外，可以在数字标牌7300或数字标牌7400上以信息终端设备7311为操作单元(控制器)执行游戏。由此，不特定多个使用者可以同时参加游戏，享受游戏的乐趣。
本发明的一个方式的显示装置可以应用于图20A至图20D所示的显示部7500。
虽然本实施方式的电子设备采用具有显示部的结构，但是本发明的一个实施方式也可以用于不具有显示部的电子设备。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。

Claims (17)

1.一种显示装置的制造方法，所述显示装置包括含有第一氧化物半导体层的第一晶体管以及含有第二氧化物半导体层的第二晶体管，所述制造方法包括如下步骤：
在第一衬底上形成第一绝缘层；
在所述第一绝缘层上形成第一金属氧化物膜；
在所述第一金属氧化物膜上形成第一金属膜；
在所述第一金属膜上形成岛状的第一抗蚀剂掩模；
去除所述第一金属膜及所述第一金属氧化物膜中没有被所述第一抗蚀剂掩模覆盖的部分，从而形成岛状的第一金属层和岛状的第一氧化物半导体层，使所述第一绝缘层的顶面的一部分露出；
去除所述第一抗蚀剂掩模；
在所述第一金属层及所述第一绝缘层上形成第二金属氧化物膜；
在所述第二金属氧化物膜上形成第二金属膜；
在所述第二金属膜上的不与所述第一金属膜重叠的区域形成岛状的第二抗蚀剂掩模；
去除所述第二金属膜及所述第二金属氧化物膜中没有被所述第二抗蚀剂掩模覆盖的部分，从而形成岛状的第二金属层和岛状的第二氧化物半导体层；
去除所述第二抗蚀剂掩模；以及
去除所述第一金属层及所述第二金属层。
2.根据权利要求1所述的显示装置的制造方法，
其中所述第一金属氧化物膜包含铟、锌及镓，
所述第二金属氧化物膜包含铟，
并且所述第二金属氧化物膜中的相对于金属元素的原子数的铟的原子数的比率高于所述第一金属氧化物膜的该比率。
3.根据权利要求1所述的显示装置的制造方法，
其中所述第二金属氧化物膜包含铟、锌及镓，
所述第一金属氧化物膜包含铟，
并且所述第一金属氧化物膜中的相对于金属元素的原子数的铟的原子数的比率高于所述第二金属氧化物膜的该比率。
4.根据权利要求1所述的显示装置的制造方法，
其中所述第一金属膜通过干蚀刻法进行蚀刻，所述第一金属氧化物膜通过湿蚀刻法进行蚀刻，
所述第二金属膜通过干蚀刻法进行蚀刻，所述第二金属氧化物膜通过湿蚀刻法进行蚀刻，
并且所述第一金属层和所述第二金属层通过湿蚀刻法进行蚀刻。
5.根据权利要求1所述的显示装置的制造方法，
其中钨、钼或钛被用于所述第一金属膜和所述第二金属膜。
6.一种显示装置的制造方法，所述显示装置包括含有第一氧化物半导体层的第一晶体管以及含有第二氧化物半导体层的第二晶体管，所述制造方法包括如下步骤：
在第一衬底上形成第一绝缘层；
在所述第一绝缘层上形成第一金属氧化物膜；
在所述第一金属氧化物膜上形成第一金属膜；
在所述第一金属膜上形成岛状的第一抗蚀剂掩模；
去除所述第一金属膜中没有被所述第一抗蚀剂掩模覆盖的部分，从而形成岛状的第一金属层；
去除所述第一抗蚀剂掩模；
去除所述第一金属氧化物膜中没有被所述第一金属膜覆盖的部分，从而形成岛状的第一氧化物半导体层，使所述第一绝缘层的顶面的一部分露出；
在所述第一金属层及所述第一绝缘层上形成第二金属氧化物膜；
在所述第二金属氧化物膜上形成第二金属膜；
在所述第二金属膜上的不与所述第一金属膜重叠的区域形成岛状的第二抗蚀剂掩模；
去除所述第二金属膜中没有被所述第二抗蚀剂掩模覆盖的部分，从而形成岛状的第二金属层；
去除所述第二抗蚀剂掩模；
去除所述第二金属氧化物膜中没有被所述第二金属膜覆盖的部分，从而形成岛状的第二氧化物半导体层；以及
去除所述第一金属层及所述第二金属层。
7.根据权利要求6所述的显示装置的制造方法，
其中所述第一金属氧化物膜包含铟、锌及镓，
所述第二金属氧化物膜包含铟，
并且所述第二金属氧化物膜中的相对于金属元素的原子数的铟的原子数的比率高于所述第一金属氧化物膜的该比率。
8.根据权利要求6所述的显示装置的制造方法，
其中所述第二金属氧化物膜包含铟、锌及镓，
所述第一金属氧化物膜包含铟，
并且所述第一金属氧化物膜中的相对于金属元素的原子数的铟的原子数的比率高于所述第二金属氧化物膜的该比率。
9.根据权利要求6所述的显示装置的制造方法，
其中所述第一金属膜通过干蚀刻法进行蚀刻，所述第一金属氧化物膜通过湿蚀刻法进行蚀刻，
所述第二金属膜通过干蚀刻法进行蚀刻，所述第二金属氧化物膜通过湿蚀刻法进行蚀刻，
并且所述第一金属层及所述第二金属层通过湿蚀刻法进行蚀刻。
10.根据权利要求6所述的显示装置的制造方法，
其中作为所述第一金属膜及所述第二金属膜使用钨、钼或钛。
11.一种显示装置，在第一衬底上包括显示部及所述显示部外侧的第一电路，
其中，所述显示部包括显示元件及第一晶体管，
所述第一电路包括第二晶体管，
所述第一晶体管包括第一半导体层、第一栅极绝缘层及第一栅电极，
所述第二晶体管包括第二半导体层、第二栅极绝缘层及第二栅电极，
在所述第一衬底上设置第一绝缘层，
以与所述第一绝缘层的顶面接触的方式设置所述第一半导体层及所述第二半导体层，
所述第一栅极绝缘层及所述第二栅极绝缘层具有相同的组成，
所述第一栅电极及所述第二栅电极具有相同的组成，
所述第一半导体层包含铟、锌、镓及氧，
所述第二半导体层包含铟及氧，
并且，所述第二半导体层中的相对于金属元素的原子数的铟的原子数的比率高于所述第一半导体层的该比率。
12.根据权利要求11所述的显示装置，
其中所述第二半导体层包含锌，
并且所述第二半导体层中的相对于金属元素的原子数的铟的原子数的比率为50原子％以上。
13.根据权利要求11所述的显示装置，
其中所述第二半导体层还包含锡。
14.根据权利要求11任一项所述的显示装置，
其中所述第二半导体层还包含镓。
15.根据权利要求11所述的显示装置，还包括：
被用作栅极驱动器的第二电路；以及
多个所述第一晶体管，
其中所述第二电路包括所述第一晶体管。
16.根据权利要求11所述的显示装置，
其中所述第一电路被用作源极驱动器或解复用器。
17.根据权利要求11所述的显示装置，
其中所述显示元件为有机EL元件。
CN202111461741.6A 2020-12-04 2021-12-02 显示装置及显示装置的制造方法 Pending CN114664864A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-201868 2020-12-04
JP2020201868 2020-12-04

Publications (1)

Publication Number Publication Date
CN114664864A true CN114664864A (zh) 2022-06-24

Family

ID=81849514

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111461741.6A Pending CN114664864A (zh) 2020-12-04 2021-12-02 显示装置及显示装置的制造方法

Country Status (4)

Country Link
US (1) US20220181492A1 (zh)
JP (1) JP2022089787A (zh)
KR (1) KR20220079442A (zh)
CN (1) CN114664864A (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104380473B (zh) 2012-05-31 2017-10-13 株式会社半导体能源研究所 半导体装置

Also Published As

Publication number Publication date
US20220181492A1 (en) 2022-06-09
KR20220079442A (ko) 2022-06-13
JP2022089787A (ja) 2022-06-16

Similar Documents

Publication Publication Date Title
TWI782595B (zh) 顯示裝置及電子裝置
CN112117285A (zh) 显示装置、显示模块、电子设备及显示装置的制造方法
JP7344707B2 (ja) 半導体装置の作製方法
CN112997335A (zh) 半导体装置
JP2023166508A (ja) 半導体装置の作製方法
JP2023118763A (ja) 半導体装置の作製方法
CN111357086A (zh) 半导体装置
CN113016090A (zh) 半导体装置
JP2024037777A (ja) 半導体装置の作製方法
CN114730807A (zh) 半导体装置、显示装置及电子设备
CN111602253A (zh) 半导体装置以及半导体装置的制造方法
CN114664864A (zh) 显示装置及显示装置的制造方法
CN114207832A (zh) 半导体装置及半导体装置的制造方法
CN112242448A (zh) 半导体装置
US20230413630A1 (en) Semiconductor Device, Display Device, Display Module, and Electronic Device
WO2022130086A1 (ja) 半導体装置
JP7275112B2 (ja) 半導体装置
WO2023199153A1 (ja) 半導体装置
WO2024069340A1 (ja) 半導体装置、及び、半導体装置の作製方法
CN117178361A (zh) 半导体装置及半导体装置的制造方法
CN116685901A (zh) 半导体装置
CN116670743A (zh) 显示装置的制造方法
TW202407445A (zh) 顯示裝置及電子裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination