CN116685901A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN116685901A
CN116685901A CN202180079563.2A CN202180079563A CN116685901A CN 116685901 A CN116685901 A CN 116685901A CN 202180079563 A CN202180079563 A CN 202180079563A CN 116685901 A CN116685901 A CN 116685901A
Authority
CN
China
Prior art keywords
insulating layer
layer
film
transistor
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180079563.2A
Other languages
English (en)
Inventor
神长正美
井口贵弘
佐藤来
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority claimed from PCT/IB2021/061155 external-priority patent/WO2022130086A1/ja
Publication of CN116685901A publication Critical patent/CN116685901A/zh
Pending legal-status Critical Current

Links

Abstract

提供一种电特性良好的半导体装置。提供一种可靠性高的半导体装置。提供一种电特性稳定的半导体装置。半导体装置包括半导体层、栅极绝缘层、栅电极、第一绝缘层、第二绝缘层及导电层。栅极绝缘层与半导体层的顶面及侧面接触,栅电极隔着栅极绝缘层具有与半导体层重叠的区域。第一绝缘层包含无机材料且与栅极绝缘层的顶面以及栅电极的顶面及侧面接触。栅极绝缘层及第一绝缘层在与半导体层重叠的区域具有第一开口。第二绝缘层包含有机材料且在第一开口的内侧具有第二开口。此外,第二绝缘层与第一绝缘层的顶面及侧面以及栅极绝缘层的侧面接触。导电层通过第二开口与半导体层电连接。

Description

半导体装置
技术领域
本发明的一个方式涉及半导体装置及其制造方法。本发明的一个方式涉及显示装置。
注意,本发明的一个方式不局限于上述技术领域。作为本说明书等所公开的本发明的一个方式的技术领域的例子,可以举出半导体装置、显示装置、发光装置、蓄电装置、存储装置、电子设备、照明装置、输入装置、输入输出装置、这些装置的驱动方法或这些装置的制造方法。半导体装置是指能够通过利用半导体特性而工作的所有装置。
背景技术
作为可用于晶体管的半导体材料,使用金属氧化物的氧化物半导体受到瞩目。例如,专利文献1公开了如下半导体装置:层叠有多个氧化物半导体层,在该多个氧化物半导体层中,被用作沟道的氧化物半导体层包含铟及镓,并且铟的比例比镓的比例高,使得场效应迁移率(有时,简称为迁移率或μFE)得到提高的半导体装置。
由于能够用于半导体层的金属氧化物可以利用溅射法等形成,所以可以被用于构成大型显示装置的晶体管的半导体层。此外,因为可以将使用多晶硅或非晶硅的晶体管的生产设备的一部分改良而利用,所以还可以抑制设备投资。此外,与使用非晶硅的晶体管相比,使用金属氧化物的晶体管具有高场效应迁移率,所以可以实现设置有驱动电路的高性能的显示装置。
[先行技术文献]
[专利文献]
[专利文献1]日本专利申请公开第2014-7399号公报
发明内容
发明所要解决的技术问题
本发明的一个方式的目的之一是提供一种电特性良好的半导体装置。本发明的一个方式的目的之一是提供一种可靠性高的半导体装置。本发明的一个方式的目的之一是提供一种电特性稳定的半导体装置。本发明的一个方式的目的之一是提供一种新颖的半导体装置。本发明的一个方式的目的之一是提供一种可靠性高的显示装置。本发明的一个方式的目的之一是提供一种新颖的显示装置。
注意,这些目的的记载不妨碍其他目的的存在。注意,本发明的一个方式并不需要实现所有上述目的。此外,可以从说明书、附图、权利要求书等的记载抽取上述以外的目的。
解决技术问题的手段
本发明的一个方式是一种包括半导体层、栅极绝缘层、栅电极、第一绝缘层、第二绝缘层及导电层的半导体装置。栅极绝缘层与半导体层的顶面及侧面接触,栅电极隔着栅极绝缘层具有与半导体层重叠的区域。第一绝缘层包含无机材料且与栅极绝缘层的顶面以及栅电极的顶面及侧面接触。栅极绝缘层及第一绝缘层在与半导体层重叠的区域具有第一开口。第二绝缘层包含有机材料且在第一开口的内侧具有第二开口。此外,第二绝缘层与第一绝缘层的顶面及侧面以及栅极绝缘层的侧面接触。导电层通过第二开口与半导体层电连接。
本发明的一个方式是一种包括半导体层、栅极绝缘层、栅电极、第一绝缘层、第二绝缘层及导电层的半导体装置。栅极绝缘层与半导体层的顶面接触,栅电极隔着栅极绝缘层具有与半导体层重叠的区域。第一绝缘层包含无机材料且与半导体层的顶面及侧面、栅极绝缘层的侧面以及栅电极的顶面及侧面接触。第一绝缘层在与半导体层重叠的区域具有第一开口。第二绝缘层包含有机材料且在第一开口的内侧具有第二开口。此外,第二绝缘层与第一绝缘层的顶面及侧面接触。导电层通过第二开口与半导体层电连接。
在上述半导体装置中,第二绝缘层的侧面与半导体层的顶面所形成的角度优选为45度以上且小于90度。
在上述半导体装置中,第二绝缘层优选具有与半导体层的顶面接触的区域。此外,区域的宽度优选为50nm以上且3000nm以下。
在上述半导体装置中,在200nm以上且350nm以下的波长区域的第二绝缘层的透过率优选为0.01%以上且70%以下。
在上述半导体装置中,在200nm以上且350nm以下的波长区域的有机材料的透过率优选为0.01%以上且70%以下。
在上述半导体装置中,有机材料优选包含丙烯酸树脂、聚酰亚胺树脂、环氧树脂、聚酰胺树脂、聚酰亚胺酰胺树脂、硅氧烷树脂、苯并环丁烯类树脂、酚醛树脂、酚醛清漆树脂及这些树脂的前体中的一个或多个。
在上述半导体装置中,优选包括第三绝缘层。第三绝缘层优选包含无机材料且在第二开口的内侧具有第三开口。此外,第三绝缘层优选与第二绝缘层的顶面及侧面接触。
发明效果
根据本发明的一个方式,可以提供一种电特性良好的半导体装置。此外,可以提供一种可靠性高的半导体装置。此外,可以提供一种电特性稳定的半导体装置。此外,可以提供一种新颖的半导体装置。此外,可以提供一种可靠性高的显示装置。此外,可以提供一种新颖的显示装置。
注意,这些效果的记载不妨碍其他效果的存在。另外,本发明的一个方式并不需要具有所有上述效果。另外,可以从说明书、附图、权利要求书等的记载抽取上述以外的效果。
附图说明
图1A至图1C是示出晶体管的结构例子的图。
图2是示出晶体管的结构例子的图。
图3A及图3B是示出晶体管的结构例子的图。
图4A及图4B是示出晶体管的结构例子的图。
图5A及图5B是示出比较例的图。
图6A及图6B是示出晶体管的结构例子的图。
图7是示出晶体管的结构例子的图。
图8A至图8C是示出晶体管的结构例子的图。
图9A及图9B是示出晶体管的结构例子的图。
图10是示出晶体管的结构例子的图。
图11A及图11B是示出晶体管的结构例子的图。
图12A及图12B是示出晶体管的结构例子的图。
图13A至图13C是示出晶体管的结构例子的图。
图14A及图14B是示出晶体管的结构例子的图。
图15A及图15B是示出晶体管的结构例子的图。
图16A至图16C是示出晶体管的结构例子的图。
图17A及图17B是示出晶体管的结构例子的图。
图18A至图18C是示出晶体管的结构例子的图。
图19是示出晶体管的结构例子的图。
图20A及图20B是示出晶体管的结构例子的图。
图21A至图21D是示出晶体管的制造方法的图。
图22A至图22D是说明晶体管的制造方法的图。
图23A至图23C是说明晶体管的制造方法的图。
图24A至图24C是说明晶体管的制造方法的图。
图25A至图25D是说明晶体管的制造方法的图。
图26A至图26C是说明晶体管的制造方法的图。
图27A至图27C是说明晶体管的制造方法的图。
图28A至图28C是说明晶体管的制造方法的图。
图29A及图29B是说明晶体管的制造方法的图。
图30A至图30C是说明晶体管的制造方法的图。
图31A至图31C是说明晶体管的制造方法的图。
图32A至图32C是显示装置的俯视图。
图33是显示装置的截面图。
图34是显示装置的截面图。
图35是显示装置的截面图。
图36是显示装置的截面图。
图37A及图37B是示出显示装置的结构例子的图。
图38A是显示装置的方框图。图38B及图38C是显示装置的电路图。
图39A、图39C及图39D是显示装置的电路图。图39B是时序图。
图40A及图40B是示出显示模块的结构例子的图。
图41A及图41B是示出电子设备的结构例子的图。
图42A至图42E是示出电子设备的结构例子的图。
图43A至图43G是示出电子设备的结构例子的图。
图44A至图44D是示出电子设备的结构例子的图。
图45A至图45C是示出根据实施例的样品的结构的示意图。
图46是示出根据实施例的样品的电阻的图。
图47是示出根据实施例的样品的透过率的图。
图48是示出根据实施例的样品的透过率的图。
图49A至图49C是示出根据实施例的样品的结构的图。
图50是示出根据实施例的晶体管的阈值电压的图。
图51是示出根据实施例的晶体管的Id-Vg特性的图。
图52A及图52B是根据实施例的样品的截面STEM图像。
图53A及图53B是根据实施例的样品的截面STEM图像。
图54A及图54B是根据实施例的样品的截面STEM图像。
图55A及图55B是示出根据实施例的样品的透过率的图。
图56是示出根据实施例的样品的电阻的图。
图57是示出根据实施例的样品的电阻的图。
图58是示出根据实施例的样品的电阻的图。
具体实施方式
以下,参照附图对实施方式进行说明。但是,实施方式可以以多个不同方式来实施,所属技术领域的普通技术人员可以很容易地理解一个事实,就是其方式和详细内容可以被变换为各种各样的形式而不脱离本发明的宗旨及其范围。因此,本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。
在本说明书所说明的附图中,为便于清楚地说明,有时夸大表示各构成要素的大小、层的厚度或区域。
本说明书等所使用的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混淆而附加的,而不是为了在数目方面上进行限定的。
在本说明书等中,为了方便起见,使用“上”、“下”等表示配置的词句以参照附图说明构成要素的位置关系。此外,构成要素的位置关系根据描述各结构的方向适当地改变。因此,不局限于说明书中所说明的词句,根据情况可以适当地换词句。
在本说明书等中,在采用晶体管的极性不同的晶体管或电路工作中的电流方向变化的情况等下,晶体管所包括的源极及漏极的功能有时相互调换。因此,“源极”和“漏极”可以相互调换。
注意,在本说明书等中,晶体管的沟道长度方向是指与以最短距离连接源区域和漏区域的直线平行的方向中的一个。也就是说,沟道长度方向相当于在晶体管处于开启状态时流过半导体层中的电流的方向之一。此外,沟道宽度方向是指与该沟道长度方向正交的方向。此外,根据晶体管的结构或形状,沟道长度方向及沟道宽度方向有时不限于一个方向。
在本说明书等中,“电连接”包括通过“具有某种电作用的元件”连接的情况。在此,“具有某种电作用的元件”只要可以进行连接对象间的电信号的授受,就对其没有特别的限制。例如,“具有某种电作用的元件”不仅包括电极或布线,而且还包括晶体管等的开关元件、电阻元件、电感器、电容器、其他具有各种功能的元件等。
在本说明书等中,可以将“膜”和“层”相互调换。例如,有时可以将“导电层”变换为“导电膜”。此外,例如,有时可以将“绝缘层”变换为“绝缘膜”。
在本说明书等中,在没有特别的说明的情况下,关态电流(off-state current)是指晶体管处于关闭状态(也称为非导通状态、遮断状态)时的漏极电流。在没有特别的说明的情况下,在n沟道晶体管中,关闭状态是指栅极与源极间的电压Vgs低于阈值电压Vth(p沟道型晶体管中Vgs高于Vth)的状态。
在本说明书等中,显示装置的一个方式的显示面板是指能够在显示面显示(输出)图像等的面板。因此,显示面板是输出装置的一个方式。
在本说明书等中,有时将在显示面板的衬底上安装有例如FPC(Flexible PrintedCircuit:柔性印刷电路)或TCP(Tape Carrier Package:载带封装)等连接器的结构或在衬底上以COG(Chip On Glass:玻璃覆晶封装)方式等直接安装IC(Integrated Circuit:集成电路)的结构称为显示面板模块或显示模块,或者也简称为显示面板等。
注意,在本说明书等中,显示装置的一个方式的触摸面板具有如下功能:在显示面显示图像等的功能;以及检测出被检测体接触、按压或靠近显示面的作为触摸传感器的功能。因此,触摸面板是输入输出装置的一个方式。作为被检测体,可以举出指头或触屏笔等。
触摸面板例如也可以称为具有触摸传感器的显示面板(或显示装置)、具有触摸传感器功能的显示面板(或显示装置)。触摸面板也可以包括显示面板及触摸传感器面板。或者,也可以具有在显示面板内部或表面具有触摸传感器的功能的结构。
在本说明书等中,有时将在触摸面板的衬底上安装有连接器或IC中一个以上的结构称为触摸面板模块、显示模块,或者简称为触摸面板等。
(实施方式1)
在本实施方式中,对本发明的一个方式的半导体装置及其制造方法进行说明。尤其是,在本实施方式中,作为半导体装置的一个例子对在形成沟道的半导体层中使用氧化物半导体的晶体管进行说明。
本发明的一个方式是一种包括半导体层、栅极绝缘层、栅电极、第一绝缘层、第二绝缘层及导电层的晶体管。半导体层优选包含示出半导体特性的金属氧化物(以下,也称为氧化物半导体)而构成。栅极绝缘层与半导体层的顶面及侧面接触,栅电极隔着栅极绝缘层具有与半导体层重叠的区域。
第一绝缘层优选包含无机材料且与栅极绝缘层的顶面以及栅电极的顶面及侧面接触。此外,栅极绝缘层及第一绝缘层在与半导体层重叠的区域具有第一开口。
第二绝缘层优选在第一开口的内侧具有第二开口。此外,第二绝缘层与第一绝缘层的顶面及侧面以及栅极绝缘层的侧面接触。也就是说,第二绝缘层以覆盖第一绝缘层及栅极绝缘层的方式设置。第二绝缘层的紫外光(也称为紫外线)的透过率优选低。第二绝缘层例如可以适当地使用有机材料。
用作源电极或漏电极的导电层通过第二开口与半导体层电连接。导电层具有与第二绝缘层接触的区域。另一方面,导电层优选不具有与第一绝缘层和栅极绝缘层接触的区域。
在此,当形成成为导电层的导电膜时,在成膜装置内有时产生紫外光。在该紫外光到达沟道形成区域时,有时对晶体管的电特性及可靠性带来负面影响。本发明的一个方式的晶体管在紫外光的透过率低的第二绝缘层中覆盖第一绝缘层及栅极绝缘层,由此可以减少到达沟道形成区域的紫外光量。由此,可以实现具有良好的电特性及可靠性的晶体管。
以下,对更具体的晶体管的结构例子进行说明。
<结构例子1>
图1A是晶体管100的俯视图,图1B是沿着图1A所示的点划线A1-A2切断的截面图,图1C是沿着图1A所示的点划线B1-B2切断的截面图。注意,在图1A中,省略晶体管100的构成要素的一部分(栅极绝缘层等)。点划线A1-A2方向相当于沟道长度方向,点划线B1-B2方向相当于沟道宽度方向。在后面的晶体管的俯视图中也与图1A同样地省略构成要素的一部分。此外,图2示出图1B中的以点划线围绕的区域P的放大图。
晶体管100设置在衬底102上且包括半导体层108、绝缘层110、导电层112、绝缘层118、绝缘层130等。岛状半导体层108设置在衬底102上。绝缘层110以与衬底102的顶面以及半导体层108的顶面及侧面接触的方式设置。导电层112设置在绝缘层110上且具有与半导体层108重叠的区域。绝缘层110被用作栅极绝缘层。导电层112被用作栅电极。晶体管100是在半导体层108上设置有栅电极的所谓的顶栅型晶体管。
半导体层108包含示出半导体特性的金属氧化物(以下,也称为氧化物半导体)。半导体层108优选至少包含铟及氧。通过半导体层108包含铟的氧化物,可以提高载流子迁移率。例如可以实现与使用非晶硅的情况相比能够流过大电流的晶体管。
半导体层108的与导电层112重叠的区域被用作沟道形成区域。此外,半导体层108优选夹着沟道形成区域包括一对低电阻区域108N。低电阻区域108N为其载流子浓度比沟道形成区域高的区域,并被用作源区域及漏区域。
低电阻区域108N也可以说是与沟道形成区域相比低电阻的区域、载流子浓度高的区域、氧空位量多的区域、氢浓度高的区域、杂质浓度高的区域或者n型的区域。
如图1A、图1B、图1C及图2所示,绝缘层118以覆盖绝缘层110的顶面以及导电层112的顶面及侧面的方式设置。绝缘层110及绝缘层118在与低电阻区域108N重叠的区域具有开口141a及开口141b。
绝缘层118被用作保护晶体管100的保护层。绝缘层118可以适当地使用无机材料。作为无机材料,例如可以适当地使用氧化物或氮化物等。更具体地,绝缘层118可以使用氧化硅、氧氮化硅、氮化硅、氮氧化硅、氧化铝、氧氮化铝、氮化铝、氧化铪及铝酸铪中的一个或多个。绝缘层118也可以层叠上述多个材料而使用。
注意,在本说明书中,“氧氮化物”是指在其组成中氧含量多于氮含量的材料,而“氮氧化物”是指在其组成中氮含量多于氧含量的材料。例如,在记载为“氧氮化硅”时指在其组成中氧含量多于氮含量的材料,而在记载为“氮氧化硅”时指在其组成中氮含量多于氧含量的材料。
在本说明书中,当记载有各自包含相同元素的氧氮化物和氮氧化物时,氧氮化物包含满足如下条件中的一方或双方的材料:与氮氧化物相比氧含量多;与氮氧化物相比氮含量少。同样地,氮氧化物包含满足如下条件中的一方或双方的材料:与氧氮化物相比氧含量少;与氧氮化物相比氮含量多。例如,当记载有氧氮化硅和氮氧化硅时,氧氮化硅包含与氮氧化硅相比氧含量多且氮含量少的材料。同样地,氮氧化硅包含与氧氮化硅相比氧含量少且氮含量多的材料。
绝缘层118例如可以利用溅射法、化学气相沉积(CVD:Chemical VaporDeposition)法、真空蒸镀法、脉冲激光沉积(PLD:Pulsed Laser Deposition)法、原子层沉积(ALD:Atomic Layer Deposition)法等形成。作为CVD法有等离子体增强化学气相沉积(PECVD:Plasma Enhanced CVD)法、热CVD法等。此外,作为热CVD法之一,有有机金属化学气相沉积(MOCVD:Metal Organic CVD)法。
尤其是,绝缘层118优选利用PECVD法形成。
图1A、图1B、图1C及图2示出绝缘层110的顶面形状与绝缘层118的顶面形状大致一致的例子。
在本说明书等中,“顶面形状大致一致”是指叠层中的每一个层的边缘的至少一部分重叠。例如,是指上层及下层的一部或全部通过同一的掩模图案被加工的情况。但是,实际上有边缘不重叠的情况,例如,上层位于下层的内侧或者上层位于下层的外侧,这种情况也可以说“顶面形状大致一致”。
绝缘层130以覆盖绝缘层118的顶面及侧面以及绝缘层110的侧面的方式设置。绝缘层130被用作保护晶体管100的保护层。绝缘层130具有开口143a及开口143b。此外,开口143a位于开口141a的内侧,开口143b位于开口141b的内侧。并且,绝缘层130也可以具有与半导体层108的顶面接触的区域。绝缘层130也可以说在半导体层108上具有端部。
晶体管100也可以在绝缘层130上包括导电层120a及导电层120b。导电层120a及导电层120b被用作源电极及漏电极。导电层120a及导电层120b通过设置在绝缘层130中的开口143a及开口143b与低电阻区域108N电连接。导电层120a及导电层120b分别具有与绝缘层130接触的区域。此外,导电层120a及导电层120b都不具有与绝缘层110接触的区域且不具有与绝缘层118接触的区域。
在此,对成为导电层120a及导电层120b的导电膜的成膜进行说明。当在绝缘层130上形成成为导电层120a及导电层120b的导电膜时,在成膜装置内产生紫外光,该紫外光到达半导体层108,由此在半导体层108中有时形成氧空位VO。此外,在半导体层108中存在氢时,有时形成氢进入氧空位VO中的状态(以下,记为VOH)。VOH成为载流子产生源,有时对晶体管的电特性及可靠性带来负面影响。尤其是,沟道形成区域中的氧空位VO及VOH优选少。
此外,在处理时产生紫外光的装置例如有在处理室产生等离子体的装置。具体而言,作为在处理时产生紫外光的装置,可以举出干蚀刻装置、溅射装置、等离子体CVD装置等。
绝缘层130的紫外光的透过率优选低。通过紫外光的透过率低的绝缘层130覆盖绝缘层118及绝缘层110,可以减少到达半导体层108的紫外光量。由此,可以抑制沟道形成区域中的氧空位VO及VOH的增加,从而可以实现电特性及可靠性良好的晶体管。
注意,在本说明书等中,紫外光是指在200nm以上且400nm以下的波长区域内具有一个以上的峰的光。
绝缘层130优选包含紫外光的透过率低的材料。例如,绝缘层130可以适当地使用吸收紫外光的材料。
绝缘层130可以适当地使用有机材料。绝缘层130尤其优选使用紫外光的透过率低的有机材料。绝缘层130例如可以使用光固化树脂和热固化树脂中的一个以上。更具体地,绝缘层130可以使用丙烯酸树脂、聚酰亚胺树脂、环氧树脂、聚酰胺树脂、聚酰亚胺酰胺树脂、硅氧烷树脂、苯并环丁烯类树脂、酚醛树脂、酚醛清漆树脂及上述树脂的前体等中的一个或多个。绝缘层130也可以层叠上述多个材料而使用。此外,绝缘层130也可以具有上述有机材料与无机材料的叠层结构。
此外,用于绝缘层130的材料的紫外光的透过率越低越好,所以不需要特别地设定透过率的下限值。但是,在设定下限值的情况下,例如,用于绝缘层130的材料的紫外光的透过率优选为0.01%以上。
用于在200nm以上且400nm以下的波长区域的绝缘层130的材料的透过率优选为0.01%以上且80%以下,更优选为0.01%以上且75%以下,进一步优选为0.01%以上且70%以下。
并且,用于在200nm以上且350nm以下的波长区域的绝缘层130的材料的透过率优选为0.01%以上且70%以下,更优选为0.01%以上且60%以下,更优选为0.01%以上且50%以下,更优选为0.01%以上且40%以下,更优选为0.01%以上且30%以下,更优选为0.01%以上且20%以下,更优选为0.01%以上且10%以下。
在绝缘层130具有叠层结构时,所构成的层中的至少一个的透过率优选在上述范围内。
此外,因为材料的厚度越厚透过率越低,所以在本说明书等中材料的透过率使用厚度为2μm时的透过率。在此,在材料的厚度小于2μm时的透过率为某个值的情况下,可以说厚度为2μm时的透过率为该值以下。
图3A及图3B示出开口141a、开口143a及其附近的放大图。图3A是俯视图,图3B是沿着图3A所示的点划线D1-D2切断的截面图。注意,为了避免附图过于繁琐,在图3B中省略阴影。开口141b及开口143b可以参照开口141a及开口143a的记载,所以省略详细说明。
在横跨开口141a及开口143a的任意直线中,开口143a的底部的宽度143W的值优选小于开口141a的底部的宽度141W的值。并且,在电阻区域108N中,绝缘层130接触的区域的宽度151优选为50nm以上且3000nm以下,更优选为100nm以上且2500nm以下,更优选为200nm以上且2000nm以下,更优选为300nm以上且1500nm以下,更优选为300nm以上且1200nm以下,更优选为300nm以上且1000nm以下,更优选为400nm以上且1000nm以下,更优选为400nm以上且800nm以下,更优选为450nm以上且800nm以下。
当宽度151的值小时,降低紫外光的效果不足,因此有时晶体管100的电特性及可靠性恶化。另一方面,当宽度151的值大时,有时晶体管100的尺寸变大。通过使宽度151的值在上述范围内,可以实现具有良好的电特性及可靠性且微细的晶体管。此外,考虑用来形成绝缘层130的装置的位置对准的精度来决定宽度151的值即可。
此外,通过将紫外光的透过率低的材料用于绝缘层130,当宽度151的值小时也可以减少到达半导体层108的紫外光量。在可以增大宽度151的值的情况下,也可以将紫外光的透过率高的材料用于绝缘层130。此外,也可以对应用于绝缘层130的材料的透过率来决定宽度151的值。也可以对应宽度151的值来决定用于绝缘层130的材料。
在200nm以上且400nm以下的波长区域的绝缘层130的透过率优选为0.01%以上且80%以下,更优选为0.01%以上且75%以下,进一步优选为0.01%以上且70%以下。
并且,在200nm以上且350nm以下的波长区域的绝缘层130的透过率优选为0.01%以上且70%以下,更优选为0.01%以上且60%以下,更优选为0.01%以上且50%以下,更优选为0.01%以上且40%以下,更优选为0.01%以上且30%以下,更优选为0.01%以上且20%以下,更优选为0.01%以上且10%以下。
因为透过绝缘层130的紫外光量越少越好,所以在开口141a中绝缘层130的厚度最小的区域的透过率优选在上述范围内,同样的,在开口141b中绝缘层130的厚度最小的区域的透过率优选在上述范围内。
绝缘层110的端部优选为锥形形状。具体而言,绝缘层110的端部的角θ1优选小于90度。角θ1优选为45度以上且小于90度,更优选为50度以上且85度以下,更优选为55度以上且85度以下,更优选为60度以上且85度以下,更优选为60度以上且80度以下,更优选为65度以上且80度以下,更优选为70度以上且80度以下。通过使绝缘层110的端部的角θ1在上述范围内,在绝缘层110上所形成的层(例如,绝缘层130)的台阶覆盖性得到提高,可以抑制在该层中产生断开或空洞等不良。
同样地,绝缘层130的端部优选为锥形形状。具体而言,绝缘层130的端部的角θ2优选小于90度。角θ2优选为45度以上且小于90度,更优选为50度以上且85度以下,更优选为55度以上且85度以下,更优选为60度以上且85度以下,更优选为60度以上且80度以下,更优选为65度以上且80度以下,更优选为70度以上且80度以下。通过使绝缘层130的端部的角θ2在上述范围内,在绝缘层130上所形成的层(例如,导电层120a及导电层120b)的台阶覆盖性得到提高,可以抑制在该层中产生断开或空洞等不良。
注意,在本说明书等中,层的端部的角是指该层的侧面与该层的被形成面所形成的角。
在此,对半导体层108的紫外光的影响进行说明。
图4A示出形成导电层120a及导电层120b之前的晶体管100的截面图。图4B示出图4A中的以点划线围绕的区域Q的放大图。在图4B中,以轮廓箭头表示在形成成为导电层120a及导电层120b的导电膜时在成膜装置内产生的紫外光,而示意性地示出紫外光进入开口141a及开口143a内的情况。
如图4B所示,在紫外光进入开口143a内的情况下,通过入射到绝缘层130,紫外光被绝缘层130吸收,因此抑制其到达半导体层108。由此,只有开口143a中的直接入射到半导体层108露出的区域的紫外光到达半导体层108,因此可以减少到达半导体层108的紫外光量。
图5A及图5B示出比较例的晶体管。图5A是比较例的晶体管的截面图。图5B示出图5A中的以点划线围绕的区域R的放大图。
图5A及图5B所示的比较例的晶体管中,绝缘层130中的开口143a及开口143b设置在绝缘层118上。比较例的晶体管与本发明的一个方式的晶体管不同,绝缘层130不覆盖绝缘层110的侧面及绝缘层118的侧面,并在开口143a及开口143b中绝缘层110的侧面及绝缘层118的侧面露出。
如图5B所示,入射到开口141a内的紫外光透过绝缘层110或绝缘层118。并且,由于绝缘层110、绝缘层118或半导体层108的界面的折射,该紫外光有时到达半导体层108。因此,与本发明的一个方式的晶体管相比,在比较例的晶体管中到达半导体层108的紫外光量增大。
在本发明的一个方式的晶体管100中,通过绝缘层130覆盖绝缘层110的侧面及绝缘层118的侧面,可以减少到达半导体层108的紫外光量,因此可以实现电特性及可靠性良好的晶体管。
图1A等示出开口143a及开口143b各自中的宽度151为大致相同的值的例子,但是本发明的一个方式不局限于此。开口143a中的宽度151也可以具有不同的值。同样地,开口143b中的宽度151也可以具有不同值。
图6A及图6B示出开口141a、开口143a及其附近的放大图。图6A是俯视图,图6B是沿着图6A所示的点划线D1-D2切断的截面图。注意,为了避免附图过于繁琐,在图6B中省略阴影。
如图6A及图6B所示,开口143a中的宽度151也可以具有不同的值。注意,在开口143a及开口143b中,各自最小的宽度151的值优选在上述范围内。此外,开口143a与开口143b中的宽度151的值也可以不同。
图3B示出绝缘层110的端部的角θ1与绝缘层130的端部的角θ2为大致相同的值的例子,但是本发明的一个方式不局限于此。角θ1与角θ2也可以具有不同的值。
图7示出开口141a、开口143a及其附近的放大图。俯视图可以参照图3A。图7是沿着图3A所示的点划线D1-D2切断的截面图。注意,为了避免附图过于繁琐,在图7中省略阴影。
如图7所示,绝缘层110的端部的角θ1与绝缘层130的端部的角θ2也可以具有不同的值。例如,角θ2的值可以大于角θ1。通过角θ2的值大于角θ1,在绝缘层130上所形成的层(例如,导电层120a)的台阶覆盖性得到提高,可以抑制在该层中产生断开或空洞等不良。
此外,图1A等示出开口141a、开口141b、开口143a及开口143b的平面视时的形状是角部为円弧状的矩形的例子,本发明的一个方式不局限于此。开口141a、开口141b、开口143a及开口143b的形状也可以为矩形、多角形、圆形或椭圆形。此外,开口141a、开口141b、开口143a及开口143b的形状也可以为曲线和直线组合的形状。
对用于半导体层108的半导体材料的结晶性没有特别的限制,可以使用非晶半导体、单晶半导体或者单晶半导体以外的具有结晶性的半导体(微晶半导体、多晶半导体或其一部分具有结晶区域的半导体)。当使用单晶半导体或具有结晶性的半导体时可以抑制晶体管的特性劣化,所以是优选的。
半导体层108优选使用金属氧化物(也称为氧化物半导体)。此外,半导体层108也可以包含硅。作为硅,可以举出非晶硅、结晶硅(低温多晶硅、单晶硅等)等。
当作为半导体层108使用金属氧化物时,例如半导体层108优选包含铟、元素M(元素M为选自镓、铝、硅、硼、钇、锡、铜、钒、铍、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁中的一种或多种)和锌。尤其是,元素M优选为选自铝、镓、钇和锡中的一种或多种。
尤其是,作为半导体层108,优选使用包含铟(In)、镓(Ga)及锌(Zn)的氧化物(以下,也记为IGZO)。
作为半导体层108,也可以使用除了铟、镓及锌以外还包含铝、硅、硼、钇、锡、铜、钒、铍、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁中的一种或多种的氧化物。尤其是,在作为半导体层使用除了铟、镓及锌以外还包含锡、铝和硅中的一个或多个的氧化物的情况下,可以实现具有高场效应迁移率的晶体管,所以是优选的。
当半导体层108为In-M-Zn氧化物时,优选相对于元素M的In原子个数比为1以上。具体而言,可以举出In:M:Zn=1:1:1、In:M:Zn=1:1:1.2、In:M:Zn=2:1:3、In:M:Zn=3:1:2、In:M:Zn=4:2:3、In:M:Zn=4:2:4.1、In:M:Zn=5:1:3、=In:M:Zn=5:1:6、In:M:Zn=5:1:7、In:M:Zn=5:1:8、In:M:Zn=6:1:6、In:M:Zn=5:2:5、In:M:Zn=10:1:3、In:M:Zn=10:1:6、In:M:Zn=10:1:8等。注意,在上述中,当作为元素M包含两种以上的元素时,上述原子个数比中的M的比例对应于该两种以上的金属元素的原子个数的总和。
当记载为原子个数比为In:M:Zn=4:2:3或其附近时包括如下情况:In的原子个数比为4时,M的原子个数比为1以上且3以下,Zn的原子个数比为2以上且4以下。此外,当记载为原子个数比为In:M:Zn=5:1:6或其附近时包括如下情况:In为5时,M大于0.1且为2以下,Zn为5以上且7以下。此外,当记载为原子个数比为In:M:Zn=1:1:1或其附近时包括如下情况:In为1时,M大于0.1且为2以下,Zn大于0.1且为2以下。
这里,对半导体层108的组成进行说明。半导体层108优选至少包括包含铟及氧的金属氧化物。此外,半导体层108还可以包含锌。半导体层108也可以包含镓。
这里,半导体层108的组成给晶体管100的电特性及可靠性带来很大的影响。例如,通过增加半导体层108中的铟的含量,可以提高载流子迁移率,因此可以实现场效应迁移率高的晶体管。
这里,作为评价晶体管的可靠性的指标之一,有保持对栅极施加的电场的栅极偏置应力测试(GBT:Gate Bias Stress Test)。其中,相对于源极电位及漏极电位,对栅极施加正电位的状态下在高温下保持的测试称为PBTS(Positive Bias Temperature Stress)测试,对栅极施加负电位的状态下在高温下保持的测试称为NBTS(Negative BiasTemperature Stress)测试。此外,将在照射白色LED光等的光的状态下进行的PBTS测试及NBTS测试分别称为PBTIS(Positive Bias Temperature Illumination Stress)测试及NBTIS(Negative Bias Temperature Illumination Stress)测试。
尤其是,在使用氧化物半导体的n型晶体管中,使晶体管处于开启状态(流过电流的状态)时对栅极施加正电位,因此PBTS测试的阈值电压的变动量是作为晶体管的可靠性指标要着眼的重要因素之一。
这里,作为半导体层108的组成,使用不包含镓或镓的含有率低的金属氧化物膜,由此可以减少PBTS测试中的阈值电压的变动量。此外,在包含镓时,作为半导体层108的组成,优选使镓的含量比铟的含量小。由此,可以实现可靠性高的晶体管。
作为PBTS测试中的阈值电压的变动的原因之一,可以举出在半导体层和栅极绝缘层的界面或界面附近的缺陷态。缺陷态密度越大,PBTS测试中的劣化越显著。通过减少半导体层的与栅极绝缘层接触的部分的镓的含量,可以抑制该缺陷态的生成。
通过不包含镓或减少镓的含量可以抑制PBTS劣化的理由例如为如下。包含在半导体层108中的镓与其他金属元素(例如铟或锌)相比更容易吸引氧。因此,在包含更多的镓的金属氧化物膜与包含氧化物的绝缘层110的界面,通过镓与绝缘层110中的过剩氧键合,容易产生载流子(这里是电子)陷阱位点(trap site)。因此,当对栅极施加正电位时,在半导体层与栅极绝缘层的界面载流子被俘获,阈值电压会变动。
更具体而言,在作为半导体层108使用In-Ga-Zn氧化物的情况下,可以将In的原子个数比大于Ga的原子个数比的金属氧化物膜用于半导体层108。更优选使用Zn的原子个数比大于Ga的原子个数比的金属氧化物膜。换言之,将金属元素的原子个数比满足In>Ga且Zn>Ga的金属氧化物膜用于半导体层108。
例如,作为半导体层108,可以使用金属元素的原子个数比为In:Ga:Zn=2:1:3、In:Ga:Zn=3:1:2、In:Ga:Zn=4:2:3、In:Ga:Zn=4:2:4.1、In:Ga:Zn=5:1:3、=In:Ga:Zn=5:1:6、In:Ga:Zn=5:1:7、In:Ga:Zn=5:1:8、In:Ga:Zn=6:1:6、In:Ga:Zn=10:1:3、In:Ga:Zn=10:1:6、In:Ga:Zn=10:1:8、In:Ga:Zn=5:2:5及其附近的金属氧化物膜。
在作为半导体层108使用包含铟及镓的金属氧化物膜时,包含在金属氧化物中的相对于金属元素的原子个数的镓的原子个数的比率(原子个数比)大于0且小于50%,优选为0.05%以上且30%以下,更优选为0.1%以上且15%以下,进一步优选为0.1%以上且5%以下。注意,在半导体层108包含镓时,不容易产生氧空位。
作为半导体层108,也可以使用不包含镓的金属氧化物膜。例如,可以将In-Zn氧化物用于半导体层108。此时,当提高包含在金属氧化物膜中的相对于金属元素的原子个数的In的原子个数比时,可以提高晶体管的场效应迁移率。另一方面,当提高包含在金属氧化物中的相对于金属元素的原子个数的Zn的原子个数比时,金属氧化物膜具有高结晶性,因此晶体管的电特性的变动得到抑制,可以提高可靠性。此外,作为半导体层108可以使用氧化铟等的不包含镓及锌的金属氧化物膜。通过使用不包含镓的金属氧化物膜,尤其是可以使PBTS测试中的阈值电压的变动极为小。
例如,可以将包含铟及锌的氧化物用于半导体层108。此时,可以使用金属元素的原子个数比例如为In:Zn=2:3、In:Zn=4:1或其附近的金属氧化物膜。
在本发明的一个方式的晶体管100中,作为半导体层108使用镓的含量小的金属氧化物膜或不包含镓的金属氧化物膜,作为与半导体层108的顶面接触的绝缘层110,使用通过给半导体层108带来的损伤得到降低的成膜方法形成的膜。因此,可以降低半导体层108与绝缘层110的界面的缺陷态密度,由此晶体管100可以具有高可靠性。
虽然说明镓作为例子,但是相同的内容也可以应用于使用元素M(M为铝、硅、硼、钇、锡、铜、钒、铍、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁中的一种或多种)代替镓的情况。尤其是,M优选为镓、铝、钇和锡中的一种或多种。
尤其是,作为半导体层108优选使用In的原子个数比高于元素M的原子个数比的金属氧化物膜。此外,优选使用Zn的原子个数比高于元素M的原子个数比的金属氧化物膜。
作为半导体层108优选使用具有结晶性的金属氧化物膜。例如,可以使用具有后面说明的CAAC(c-axis aligned crystal)结构、nc(nano crystal)结构、多晶结构、微晶结构等的金属氧化物膜。通过将具有结晶性的金属氧化物膜用于半导体层108,可以降低半导体层108中的缺陷态密度,由此可以实现可靠性高的半导体装置。
半导体层108具有越高的结晶性,该膜中的缺陷态密度越低。另一方面,通过使用结晶性低的金属氧化物膜,可以实现能够流过大电流的晶体管。
在利用溅射法形成金属氧化物膜时,形成膜时的衬底温度(载物台温度)越高,金属氧化物膜的结晶性可以越提高。相对于在形成膜中使用的成膜气体整体的氧气体的流量比例(也称为氧流量比)越高,金属氧化物膜的结晶性越提高。如此,可以通过衬底温度及成膜气体中的氧流量比控制所形成的金属氧化物膜的结晶性。
半导体层108的低电阻区域108N也可以是包含杂质元素的区域。作为该杂质元素,例如,可以举出氢、硼、碳、氮、氟、磷、硫、砷、铝或稀有气体元素等。作为稀有气体元素的典型例子,也可以包含氦、氖、氩、氪及氙等。特别是,低电阻区域108N优选包含硼或磷。此外,也可以包含这些元素中的两种以上。
可以以导电层112为掩模通过绝缘层110对低电阻区域108N添加杂质。
低电阻区域108N优选包含杂质浓度为1×1019atoms/cm3以上且1×1023atoms/cm3以下,优选为5×1019atoms/cm3以上且5×1022atoms/cm3以下,更优选为1×1020atoms/cm3以上且1×1022atoms/cm3以下的区域。
例如,可以利用二次离子质谱分析技术(SIMS:Secondary Ion MassSpectrometry)、X射线光电子能谱技术(XPS:X-ray Photoelectron Spectroscopy)等分析技术分析出低电阻区域108N所包含的杂质的浓度。在利用XPS分析技术的情况下,通过组合来自表面一侧或背面一侧的离子溅射和XPS分析,可以分析出深度方向上的浓度分布。
低电阻区域108N中的杂质元素优选在被氧化的状态下存在。例如,作为杂质元素,优选使用硼、磷、镁、铝、硅等容易被氧化的元素。这种容易被氧化的元素可以在与半导体层108中的氧键合而被氧化了的状态下稳定地存在,因此,即使在后面的工序中被施加高温(例如为400℃以上、600℃以上、800℃以上),也可以抑制脱离。此外,杂质元素夺取半导体层108中的氧,由此在低电阻区域108N中产生很多氧空位。该氧空位与膜中的氢键合而成为载流子供给源,使得低电阻区域108N成为极低电阻状态。
例如,在使用硼作为杂质元素的情况下,包含在低电阻区域108N中的硼可以以与氧键合的状态存在。通过在XPS分析中观察到起因于B2O3键合的光谱峰可以确认这一点。此外,在XPS分析中,观察不到起因于硼元素单独存在的状态的光谱峰或者其峰强度极小到埋在观察到检测下限附近的背景噪声中的程度。
用作栅极绝缘层的绝缘层110包括与半导体层108的沟道形成区域接触的区域,即与导电层112重叠的区域。此外,绝缘层110包括与半导体层108的低电阻区域108N接触且不与导电层112重叠的区域。
与半导体层108接触的绝缘层110优选具有氧化物绝缘膜。此外,绝缘层110更优选具有含有超过化学计量组成的氧的区域。换言之,绝缘层110优选是能够释放氧的绝缘膜。例如,通过在包含氧的气氛下形成绝缘层110;通过对形成后的绝缘层110在包含氧的气氛下进行热处理、等离子体处理等;或者通过在绝缘层110上在包含氧的气氛下形成氧化物膜等,可以将氧供应到绝缘层110中。
绝缘层110可以利用形成绝缘层118的方法形成。尤其是,绝缘层110优选利用PECVD法形成。
绝缘层110的与低电阻区域108N重叠的区域有时包含上述杂质元素。此时,与低电阻区域108N同样地,绝缘层110中的杂质元素也优选在与氧键合的状态下存在。这种容易被氧化的元素可以在与绝缘层110中的氧键合而被氧化了的状态下稳定地存在,因此,即使在后面的工序中被施加高温,也可以抑制脱离。尤其是,在绝缘层110中含有能够通过加热脱离的氧(也称为过剩氧)的情况下,该过剩氧与杂质元素键合而被稳定化,由此可以抑制氧从绝缘层110供应给低电阻区域108N。此外,由于包含被氧化的杂质元素的绝缘层110的一部分中不容易扩散氧,所以抑制氧从绝缘层110的上方通过该绝缘层110供应给低电阻区域108N,也可以防止低电阻区域108N的高电阻化。
当作为导电层112使用包含金属或合金的导电膜时,可以抑制电阻,所以是优选的。注意,也可以作为导电层112使用包含氧化物的导电膜。
与形成成为导电层120a及导电层120b的导电膜时同样地,在形成成为导电层112的导电膜时有时在成膜装置内产生紫外光。在该紫外光透过绝缘层110而到达半导体层108时,有时半导体层108中的氧空位VO及VOH增加。尤其是,沟道形成区域中的氧空位VO及VOH有时对晶体管的电特性及可靠性带来负面影响。由此,在形成成为导电层112的导电膜时,到达半导体层108的紫外光量优选少。
图8A示出形成成为导电层112的导电膜之前的晶体管100的截面图。在图8A中,以轮廓箭头表示在形成成为导电层112的导电膜时在成膜装置内产生的紫外光,而示意性地示出紫外光透过绝缘层110而到达半导体层108的情况。
到达半导体层108的紫外光量由紫外光的强度(也称为照度)与该紫外光到达半导体层108的时间之积决定。也就是说,在紫外光的强度高时到达半导体层108的紫外光量增大,此外,在紫外光到达半导体层108的时间长时紫外光量增大。在形成成为导电层112的导电膜的成膜装置内产生紫外光时,导电层112优选使用紫外光的透过率低的材料。通过将透过率低的材料适用于导电层112,在半导体层108上形成一定程度的厚度的成为导电层112的导电膜时,紫外光被该导电膜遮蔽,可以减少到达半导体层108的紫外光量。
图8B是示意性地示出成为导电层112的导电膜112m的厚度不到可能遮蔽紫外光的厚度的成膜初始期的状态的图。在导电膜112m的厚度不到可能遮蔽紫外光的厚度的期间,紫外光透过导电膜112m而到达半导体层108。图8C是示意性的示出导电膜112m的厚度到达可能遮蔽紫外光的厚度以后的状态的图。在导电膜112m的厚度到达可能遮蔽紫外光的厚度以后,紫外光被导电膜112m遮蔽,不到达半导体层108。
接着,对导电膜的成膜条件进行说明。在导电膜的成膜时的功率高时,产生的紫外光的强度有时得到提高。但是,通过提高成膜时的功率成膜速度变块,所以可以缩短形成可能遮蔽紫外光的厚度的导电膜的所需时间。由此,紫外光到达半导体层108的时间缩短,可以减少到达半导体层108的紫外光量。
此外,在导电膜的成膜时的功率低时成膜速度变慢,因此形成可能遮蔽紫外光的厚度的导电膜的所需时间有时变长。但是,通过降低成膜时的功率产生的紫外线的强度下降,到达半导体层108的紫外光量有时减少。由此,考虑产生的紫外光的强度及成膜速度而以到达半导体层108的紫外光量变少的方式设定成膜时的功率即可。在此以成膜时的功率为例进行说明,但是功率以外的条件(例如,压力)也同样优选考虑产生的紫外线的强度及成膜速度而设定。
对在导电层112为叠层结构的情况进行说明。这里,以如下结构为例进行说明:导电层112为两层的叠层结构,即成为导电层112的导电膜为第一导电膜与第一导电膜上的第二导电膜的叠层结构。
如上所述,第一导电膜优选使用到达半导体层108的紫外光量变少的条件成膜。此外,第一导电膜优选采用可能遮蔽紫外光的材料及厚度。通过在第二导电膜的成膜时第一导电膜遮蔽紫外光,可以减少到达半导体层108的紫外光量。第一导电膜也可以使用选自铬、铜、铝、金、银、锌、钼、钽、钛、钨、锰、镍、铁、钴的金属元素、以上述金属元素为成分的合金或组合上述金属元素的合金中的一个或多个。
第一导电膜的紫外光的透过率越低越好,所以不需要特别设定透过率的下限值。但是在设定下限值的情况下,例如,第一导电膜的紫外光的透过率优选为0.01%以上。
在200nm以上且400nm以下的波长区域中的第一导电膜的透过率优选为0.01%以上且80%以下,更优选为0.01%以上且75%以下,更优选为0.01%以上且70%以下。
并且,在200nm以上且350nm以下的波长区域中的第一导电膜的透过率优选为0.01%以上且70%以下,更优选为0.01%以上且60%以下,更优选为0.01%以上且50%以下,更优选为0.01%以上且40%以下,更优选为0.01%以上且30%以下,更优选为0.01%以上且20%以下,更优选为0.01%以上且10%以下。
第一导电膜的厚度优选以紫外光的透过率在上述范围内的方式设定。并且,第一导电膜的厚度优选以考虑用作栅电极的导电层112所需要的电阻的方式设定。此外,在使第一导电膜变厚时,导电层112变厚,因此有时在导电层112上所形成的绝缘层118中产生断开或空洞等不良。第一导电膜的厚度优选为20nm以上且200nm以下,更优选为30nm以上且150nm以下,更优选为40nm以上且120nm以下,更优选为50nm以上且100nm以下,更优选为70nm以上且100nm以下。通过使第一导电膜的厚度在上述范围内,可以减少到达半导体层108的紫外光量并且绝缘层118的台阶覆盖性得到提高,因此可以抑制在绝缘层118中产生断开或空洞等不良。
对与上述的结构例子1的一部分结构不同的晶体管的结构例子进行说明。注意,以下有时省略与结构例子1重复的部分的说明。此外,在以下所示的附图中,对具有与结构例子1相同的功能的部分使用相同的阴影线,而有时不附加附图标记。
<结构例子2>
图9A是晶体管100A的俯视图,图9B是晶体管100A的沟道长度方向的截面图。注意,晶体管100A的沟道宽度方向的截面图可以参照图1C。此外,图10示出图9B中以点划线围绕的区域S的放大图。
晶体管100A与图1A等所示的晶体管100的主要不同之处在于绝缘层110的顶面形状与绝缘层118的顶面形状不一致。
绝缘层110在与低电阻区域108N重叠的区域具有开口145a及开口145b。绝缘层118在与低电阻区域108N重叠的区域具有开口147a及开口147b。此外,开口145a位于开口147a的内侧,开口145b位于开口147b的内侧。
绝缘层130以覆盖绝缘层118的顶面及侧面以及绝缘层110的顶面及侧面的方式设置。绝缘层130具有开口143a及开口143b,开口143a位于开口145a的内侧,开口143b位于开口145b的内侧。
图11A及图11B示出开口143a、开口145a、开口147a及其附近的放大图。图11A是俯视图,图11B是沿着图11A所示的点划线D1-D2切断的截面图。注意,为了避免附图过于繁琐,在图11B中省略阴影。
在横跨开口143a、开口145a及开口147a的任意直线中,开口145a的底部的宽度145W的值优选小于开口147a的底部的宽度147W的值。通过具有这种结构,在绝缘层118及绝缘层110上所形成的层(例如,绝缘层130)的台阶覆盖性得到提高,可以抑制在该层中产生断开或空洞等不良。此外,开口143a的底部的宽度143W的值优选小于开口145a的底部的宽度145W的值。
角θ1、角θ2及宽度151可以参照上述记载,所以省略详细说明。
<结构例子3>
图12A是晶体管100B的沟道长度方向的截面图,图12B是晶体管100B的沟道宽度方向的截面图。此外,晶体管100B的俯视图可以参照图1A。
晶体管100B与图1所示的晶体管100的主要不同之处在于绝缘层110的结构。
绝缘层110具有从衬底102一侧依次层叠有绝缘膜110a、绝缘膜110b及绝缘膜110c的叠层结构。绝缘膜110a具有与半导体层108的沟道形成区域接触的区域。绝缘膜110c具有与导电层112接触的区域。绝缘膜110b位于绝缘膜110a与绝缘膜110c之间。
绝缘膜110a、绝缘膜110b及绝缘膜110c优选分别为包含氧化物的绝缘膜。此时,绝缘膜110a、绝缘膜110b及绝缘膜110c优选在同一成膜装置中连续形成。
作为绝缘膜110a、绝缘膜110b及绝缘膜110c,例如可以使用包含氧化硅膜、氧氮化硅膜、氮氧化硅膜、氧化铝膜、氧化铪膜、氧化钇膜、氧化锆膜、氧化镓膜、氧化钽膜、氧化镁膜、氧化镧膜、氧化铈膜和氧化钕膜中的一种以上的绝缘层。
与半导体层108接触的绝缘层110优选具有氧化物绝缘膜的叠层结构。此外,绝缘层110更优选具有含有超过化学计量组成的氧的区域。换言之,绝缘层110包含能够释放氧的绝缘膜。例如,通过在包含氧的气氛下形成绝缘层110;通过形成绝缘层110之后在包含氧的气氛下进行热处理;通过形成绝缘层110之后在包含氧的气氛下进行等离子体处理等;或者通过在绝缘层110上在包含氧的气氛下形成氧化物膜等,可以将氧供应到绝缘层110中。此外,在上述供应氧的各处理中,既可以使用氧化气体而代替氧,也可以除了氧之外还使用该氧化气体。例如,氧化气体有一氧化二氮、臭氧等。此外,可以使用多种氧化气体。
例如可以利用溅射法、CVD法、真空蒸镀法、PLD法、ALD法等形成绝缘膜110a、绝缘膜110b及绝缘膜110c。
尤其是,优选利用等离子体CVD法形成绝缘膜110a、绝缘膜110b及绝缘膜110c。
绝缘膜110a由于形成于半导体层108上,所以优选为尽可能在不给半导体层108带来损伤的条件下形成的膜。例如,可以在成膜速度(也称为成膜率)充分低的条件下形成。
例如,在作为绝缘膜110a利用等离子体CVD法形成氧氮化硅膜时,通过在低功率的条件下形成,可以使给半导体层108带来的损伤极小。
作为用于氧氮化硅膜的形成的成膜气体例如可以使用包含硅烷、乙硅烷等含硅的成膜气体以及氧、臭氧、一氧化二氮、二氧化氮等氧化气体的源气体。此外,除了源气体以外也可以包含氩、氦或氮等稀释气体。
例如,通过减小相对于成膜气体的总流量的成膜气体的流量的比例(以下,简称为流量比),可以降低成膜速度,因此可以形成致密且缺陷少的膜。
绝缘膜110b优选为在其成膜速度比绝缘膜110a高的条件下形成的膜。由此,可以提高生产率。
例如,当采用与绝缘膜110a相比增加成膜气体的流量比的条件时,绝缘膜110b可以在提高成膜速度的条件下形成。
绝缘膜110c优选为其表面缺陷得到降低且不容易吸附水等包含在大气中的杂质的极为致密的膜。例如,与绝缘膜110a同样地,可以在成膜速度充分低的条件下形成。
由于绝缘膜110c形成于绝缘膜110b上,所以与绝缘膜110a相比在形成绝缘膜110c时给半导体层108带来的影响很小。因此,绝缘膜110c可以与绝缘膜110a相比在高功率的条件下形成。通过降低成膜气体的流量比且在较高的功率下形成,可以实现致密且其表面缺陷得到降低的膜。
换言之,可以将在绝缘膜110b的成膜速度最高且绝缘膜110a、绝缘膜110c的成膜速度依次降低的条件下形成的叠层膜用于绝缘层110。此外,在绝缘层110中,在湿蚀刻或干蚀刻的同一条件下,绝缘膜110b的蚀刻速度最高,绝缘膜110a、绝缘膜110c的蚀刻速度依次降低。
绝缘膜110b的厚度优选形成为比绝缘膜110a及绝缘膜110c厚。通过使成膜速度最快的绝缘膜110b形成得厚,可以缩短绝缘层110的形成工序所需要的时间。
这里,由于绝缘膜110a与绝缘膜110b的边界及绝缘膜110b与绝缘膜110c的边界有时不清楚,所以在图12A等中以虚线表示这些边界。注意,由于绝缘膜110a与绝缘膜110b的膜密度不同,所以有时在绝缘层110的截面的透射电子显微镜图像等中,以对比度的不同而可以观察到这些边界。同样地,有时以对比度的不同而可以观察到绝缘膜110b和绝缘膜110c的边界。
在本发明的一个方式的晶体管100B中,作为半导体层108优选使用镓的含量小的金属氧化物膜或不包含镓的金属氧化物膜。并且,作为与半导体层108的顶面接触的绝缘膜110a,优选使用通过给半导体层108带来的损伤得到降低的成膜方法形成的膜。因此,可以降低半导体层108与绝缘层110的界面的缺陷态密度,由此晶体管100B可以具有高可靠性。
<结构例子4>
图13A是晶体管100C的俯视图,图13B是晶体管100C的沟道长度方向的截面图,图13C是晶体管100C的沟道长度方向的截面图。
晶体管100C与图1等所示的晶体管100的主要不同之处在于在衬底102与半导体层108之间包括导电层106及绝缘层103。导电层106隔着半导体层108具有与导电层112重叠的区域。
在晶体管100C中,导电层112被用作第二栅电极(也称为顶栅电极),导电层106被用作第一栅电极(也称为底栅电极)。此外,绝缘层110的一部分被用作第二栅极绝缘层,绝缘层103的一部分被用作第一栅极绝缘层。
半导体层108的与导电层112及导电层106中的至少一个重叠的部分被用作沟道形成区域。下面,为了便于说明,有时将半导体层108的与导电层112重叠的部分称为沟道形成区域,但是实际上有时沟道还形成在不与导电层112重叠而与导电层106重叠的部分(包括低电阻区域108N的部分)。
如图13C所示,导电层106可以通过设置在绝缘层110以及绝缘层103中的开口142电连接到导电层112。由此,可以对导电层106和导电层112供应同一电位。通过对导电层112和导电层106供应同一电位,可以增大在晶体管100C处于开启状态时能够流过的电流。
作为导电层106,可以使用与导电层112、导电层120a或导电层120b相同的材料。尤其是,当将包含铜的材料用于导电层106时,可以降低布线电阻,所以是优选的。
如图13A及图13C所示,优选在沟道宽度方向上导电层112及导电层106突出到半导体层108端部的外侧。此时,如图13C所示,导电层112及导电层106隔着绝缘层110及绝缘层103覆盖整个半导体层108的沟道宽度方向。
通过采用上述结构,可以利用由一对栅电极产生的电场电围绕半导体层108。此时,尤其优选对导电层106和导电层112供应同一电位。由此,可以对半导体层108有效地施加用来引起沟道的电场,而可以增大晶体管100C的通态电流。因此,可以实现晶体管100C的微型化。
此外,导电层112也可以不与导电层106连接。此时,可以对一对栅电极中的一个供应固定电位,对另一个供应用来驱动晶体管100C的信号。此时,可以通过利用供应给一个栅电极的电位控制用另一个栅电极驱动晶体管100C时的阈值电压。
导电层106也可以与导电层120a或导电层120b电连接。此时,采用导电层120a或导电层120b通过设置在绝缘层118、绝缘层110及绝缘层103中的开口电连接到导电层106的结构即可。
绝缘层103可以利用形成绝缘层118的方法形成。尤其是,绝缘层103优选利用PECVD法形成。
被用作第二栅极绝缘层的绝缘层103优选满足如下特征中的至少一个,更优选满足如下特征的全部:耐压高,低应力,不容易释放氢,不容易释放水,缺陷少,抑制包含在导电层106中的金属元素的扩散。
图13B及图13C示出绝缘层103具有绝缘膜103a与绝缘膜103a上的绝缘膜103b的叠层结构的例子。与导电层106接触的绝缘膜103a优选使用不容易扩散导电层106所包含的金属元素的绝缘膜。绝缘膜103a优选使用例如氮化硅膜、氮氧化硅膜、氧化铝膜或氧化铪膜。与半导体层108接触的绝缘膜103b优选使用包含氧的绝缘膜。绝缘膜103b优选使用例如氧化硅膜或氧氮化硅膜。
此外,在图13B及图13C中作为绝缘层103示出绝缘膜103a及绝缘膜103b的两层结构,但是本发明的一个方式不局限于此。绝缘层103也可以具有单层结构,又可以具有三层以上的叠层结构。此外,绝缘膜103a及绝缘膜103b也可以分别具有两层以上的叠层结构。
在绝缘层103为叠层结构的情况下,绝缘层103所包括的各绝缘膜优选以不暴露于大气的方式连续地形成。例如,绝缘层103所包括的各绝缘膜优选利用等离子体CVD装置以不暴露于大气的方式连续地形成。
<结构例子5>
图14A是晶体管100D的沟道长度方向的截面图,图14B是晶体管100D的沟道长度方向的截面图。此外,晶体管100D的俯视图可以参照图13A。
晶体管100D与图13等所示的晶体管100C的主要不同之处在于在绝缘层110与导电层112之间包括金属氧化物层114。
导电层112及金属氧化物层114被加工为具有大致一致的顶面形状。金属氧化物层114例如可以通过使用用来加工导电层112的抗蚀剂掩模进行加工来形成。
金属氧化物层114具有对绝缘层110中供应氧的功能。此外,当作为导电层112使用包含容易氧化的金属或合金的导电膜时,也可以使金属氧化物层114用作防止因绝缘层110中的氧导致导电层112被氧化的阻挡层。注意,也可以通过在形成导电层112之前去除金属氧化物层114,使导电层112与绝缘层110接触。注意,不需要时也可以不设置金属氧化物层114。
位于绝缘层110与导电层112之间的金属氧化物层114被用作防止绝缘层110所包含的氧扩散到导电层112一侧的阻挡膜。再者,金属氧化物层114还被用作防止导电层112所包含的包含氢的杂质扩散到绝缘层110一侧的阻挡膜。此外,包含氢元素的杂质,例如有氢或水等。金属氧化物层114例如优选使用至少与绝缘层110相比不容易使氧及氢透过的材料。
借助于金属氧化物层114,即使将容易吸收氧的金属材料用于导电层112,也可以防止氧从绝缘层110扩散到导电层112。此外,即使导电层112包含氢,也可以防止氢从导电层112通过绝缘层110扩散到半导体层108。其结果是,可以使半导体层108的沟道形成区域中的载流子浓度极低。注意,作为容易吸收氧的金属材料,例如有铝或铜等。
金属氧化物层114可以使用绝缘材料或导电材料。当金属氧化物层114具有绝缘性时,该金属氧化物层114被用作栅极绝缘层的一部分。另一方面,当金属氧化物层114具有导电性时,该金属氧化物层114被用作栅电极的一部分。
尤其是,作为金属氧化物层114,优选使用其介电常数比氧化硅高的绝缘材料。尤其是,优选使用氧化铝膜、氧化铪膜或铝酸铪膜等,因为可以降低驱动电压。
作为金属氧化物层114,例如可以使用氧化铟、铟锡氧化物(ITO)或含有硅的铟锡氧化物(ITSO)等导电氧化物。尤其是,优选使用包含铟的导电氧化物,因为其导电性高。
作为金属氧化物层114,优选使用包含一个以上的与半导体层108相同的元素的氧化物材料。尤其是,优选使用可应用于上述半导体层108的氧化物半导体材料。此时,通过使用利用与半导体层108相同的溅射靶材而形成的金属氧化物膜作为金属氧化物层114,可以共用设备,所以这是优选的。
金属氧化物层114优选利用溅射装置形成。例如,在利用溅射装置形成氧化物膜时,通过在包含氧气体的气氛下形成该氧化物膜,可以适当地对绝缘层110或半导体层108中的一方或双方中添加氧。
另外,也可以在形成可用于金属氧化物层114的金属氧化物膜并对绝缘层110供应氧之后去除该金属氧化物膜。另外,在不需要时也可以不设置金属氧化物层114或可用于金属氧化物层114的金属氧化物膜。
<结构例子6>
图15A是晶体管100E的沟道长度方向的截面图,图15B是晶体管100E的沟道长度方向的截面图。此外,晶体管100E的俯视图可以参照图13A。
晶体管100E与图13等所示的晶体管100C的主要不同之处在于绝缘层110的结构。
绝缘层110被加工为顶面形状与导电层112大致一致。绝缘层110例如可以通过使用用来加工导电层112的抗蚀剂掩模进行加工来形成。
绝缘层118与半导体层108的顶面及侧面、绝缘层110的侧面、以及导电层112的顶面及侧面接触。绝缘层118在与半导体层108重叠的区域具有开口141a及开口141b。
绝缘层118的端部优选为锥形形状。绝缘层118的端部的角可以参照上述关于角θ1的记载,所以省略详细说明。
绝缘层130、导电层120a及导电层120b可以参照上述记载,所以省略详细说明。
<结构例子7>
图16A是晶体管100F的俯视图,图16B是晶体管100F的沟道长度方向的截面图,图16C是晶体管100F的沟道长度方向的截面图。
晶体管100F与图15等所示的晶体管100E的主要不同之处在于绝缘层110的结构。
导电层112的端部位于绝缘层110的端部的内侧。换言之,绝缘层110至少在半导体层108上具有突出到导电层112的端部的外侧的部分。
半导体层108包括夹着沟道形成区域的一对区域108L及其外侧的一对低电阻区域108N。区域108L是半导体层108中的与绝缘层110重叠且不与导电层112重叠的区域。
区域108L具有用来缓和漏极电场的缓冲区域的功能。由于区域108L不与导电层112重叠,因此在对导电层112供应栅极电压时也几乎不形成沟道。区域108L中的载流子浓度优选高于沟道形成区域。由此可以使区域108L用作LDD(Lightly Doped Drain:轻掺杂漏极)区域。
区域108L也可以说是与沟道形成区域相比电阻相等或低的区域、载流子浓度相等或高的区域、氧空位密度相等或高的区域、杂质浓度相等或高的区域。
区域108L也可以说是与低电阻区域108N相比电阻相等或高的区域、载流子浓度相等或低的区域、氧空位密度相等或低的区域、杂质浓度相等或低的区域。
如此,通过在沟道形成区域与用作源极区域或漏极区域的低电阻区域108N之间设置用作LDD区域的区域108L,可以实现兼有高漏极耐压及高通态电流且可靠性高的晶体管。
低电阻区域108N被用作源极区域或漏极区域,是与半导体层108中的其他区域相比电阻最低的区域。此外,低电阻区域108N也可以说是与半导体层108中的其他区域相比载流子浓度最高的区域、氧空位密度高的区域或杂质浓度最高的区域。
低电阻区域108N的电阻越低越好,例如低电阻区域108N的薄层电阻的值优选为1Ω/□以上且低于1×103Ω/□,更优选为1Ω/□以上且8×102Ω/□以下。
在没形成沟道状态下的沟道形成区域的电阻越高越好。例如,沟道形成区域的薄层电阻的值优选为1×109Ω/□以上,更优选为5×109Ω/□以上,更优选为1×1010Ω/□以上。
因为在没形成沟道状态下的沟道形成区域的电阻越高越好,所以不需要特别设定上限值。但是,在设定上限值的情况下,例如,沟道形成区域的薄层电阻的值优选为1×109Ω/□以上且1×1012Ω/□以下,更优选为5×109Ω/□以上且1×1012Ω/□以下,更优选为1×1010Ω/□以上且1×1012Ω/□以下。
区域108L的薄层电阻的值例如可以为1×103Ω/□以上且1×109Ω/□以下,优选为1×103Ω/□以上且1×108Ω/□以下,更优选为1×103Ω/□以上1×107Ω/□。通过设定这种电阻范围,可以实现电特性良好且可靠性高的晶体管。此外,薄层电阻可以根据电阻值算出。通过这种区域108L设置在低电阻区域108N与沟道形成区域之间,可以提高晶体管100F的源极-漏极耐压。
在没形成沟道状态下的沟道形成区域的电阻可以为低电阻区域108N的电阻的1×106倍以上且1×1012倍以下,优选为1×106倍以上且1×1011倍以下,更优选为1×106倍以上且1×1010倍以下。
在没形成沟道状态下的沟道形成区域的电阻可以为区域108L的电阻的1×100倍以上且1×109倍以下,优选为1×101倍以上且1×108倍以下,更优选为1×102倍以上且1×107倍以下。
区域108L的电阻可以为低电阻区域108N的电阻的1×100倍以上且1×109倍以下,优选为1×101倍以上且1×108倍以下,更优选为1×101倍以上且1×107倍以下。
此外,优选的是,半导体层108中的载流子浓度具有按沟道形成区域、区域108L、低电阻区域108N的顺序依次增高的分布。通过在沟道形成区域和低电阻区域108N之间设置区域108L,例如即使在制造工序中氢等杂质从低电阻区域108N扩散,也可以将沟道形成区域中的载流子浓度保持为极低。
用作沟道形成区域的沟道形成区域中的载流子浓度越低越好,优选为1×1018cm-3以下,更优选为1×1017cm-3以下,更优选为1×1016cm-3以下,更优选为1×1013cm-3以下,进一步优选为1×1012cm-3以下。此外,沟道形成区域中的载流子浓度的下限值没有特别的限定,但是例如可以为1×10-9cm-3
另一方面,低电阻区域108N中的载流子浓度例如可以为5×1018cm-3以上,优选为1×1019cm-3以上,更优选为5×1019cm-3以上。低电阻区域108N中的载流子浓度的上限值没有特别的限定,但是例如可以为5×1021cm-3或1×1022cm-3等。
区域108L中的载流子浓度可以为沟道形成区域与低电阻区域108N之间的值。例如,可以为1×1014cm-3以上且低于1×1020cm-3的范围的值。
注意,区域108L中的载流子浓度也可以不均匀,有时具有从低电阻区域108N一侧越靠近沟道形成区域一侧越低的梯度。例如,也可以具有区域108L中的氢浓度和氧空位浓度中的一方或双方从低电阻区域108N一侧越靠近沟道形成区域一侧越低的梯度。
绝缘层110的端部的一部位于半导体层108上。绝缘层110与导电层112重叠且具有用作栅极绝缘层的区域及不与导电层112重叠的区域(就是,与区域108L重叠的区域)。
<结构例子8>
图17A是晶体管100G的沟道长度方向的截面图,图17B是晶体管100G的沟道长度方向的截面图。此外,晶体管100G的俯视图可以参照图13A。
晶体管100G与图15等所示的晶体管100E的主要不同之处在于包括绝缘层116。
绝缘层116以与半导体层108的不由导电层112及绝缘层110覆盖的顶面及侧面接触的方式设置。绝缘层116以覆盖绝缘层103的顶面、绝缘层110的侧面及导电层112的顶面及侧面的方式设置。
绝缘层116具有降低低电阻区域108N的电阻的功能。绝缘层116使用通过形成绝缘层116时或形成之后进行加热对低电阻区域108N中供应杂质的绝缘膜形成。或者,可以使用通过在形成绝缘层116时或形成之后进行加热,能够在低电阻区域108N中产生氧空位的绝缘膜形成。
例如,作为绝缘层116,可以使用被用作对低电阻区域108N供应杂质的供应源的绝缘膜。此时,绝缘层116优选为通过加热释放氢的膜。当这种绝缘层116以与半导体层108接触的方式形成,可以对低电阻区域108N供应氢等杂质,由此可以降低低电阻区域108N的电阻。
绝缘层116优选为使用包含氢元素等杂质元素的成膜气体形成的膜。此外,绝缘层116的成膜温度越低,越可以有效地对半导体层108供应很多杂质元素。绝缘层116的成膜温度例如优选为200℃以上且500℃以下,更优选为220℃以上且450℃以下,更优选为230℃以上且400℃以下。
当在进行加热的同时在减压下形成绝缘层116时,可以促进从半导体层108中的成为低电阻区域108N的区域脱离氧。当对形成很多氧空位的半导体层108供应氢等杂质时,提高低电阻区域108N中的载流子密度,可以进一步有效地降低低电阻区域108N降低电阻。
绝缘层116例如可以适当地使用氮化硅、氮氧化硅、氧氮化硅、氮化铝、氮氧化铝等含氮化物的绝缘膜。尤其是,氮化硅具有对氢和氧的双方的阻挡性,因此可以防止从外部向半导体层的氢的扩散及从半导体层向外部的氧的脱离的双方,由此可以实现可靠性高的晶体管。
绝缘层116可以为具有吸收半导体层108中的氧且产生氧空位的功能的绝缘膜。尤其是,作为绝缘层116例如优选使用氮化铝等金属氮化物。
在将金属氮化物用于绝缘层116的情况下,优选使用铝、钛、钽、钨、铬或钌的氮化物。例如,特别优选包含铝或钛。例如,关于利用使用铝作为溅射靶材且使用包含氮的气体作为成膜气体的反应性溅射法形成的氮化铝膜,通过适当地控制相对于成膜气体的总流量的氮气的流量比,可以形成兼具极高绝缘性及对氢和氧的双方的极高阻挡性的膜。因此,通过与半导体层接触地设置包含这种金属氮化物的绝缘膜,不但可以实现降低半导体层的电阻而且还可以有效地防止氧从半导体层脱离或者氢扩散到半导体层。
在使用氮化铝作为金属氮化物的情况下,包含该氮化铝的绝缘层的厚度优选为5nm以上。就算是这么薄的膜,也可以兼具对氢及氧的高阻挡性及使半导体层低电阻化的功能。此外,对该绝缘层的厚度没有限制,但是考虑到生产率,优选为500nm以下,更优选为200nm以下,进一步优选为50nm以下。
在使用氮化铝膜作为绝缘层116的情况下,优选使用其组成式满足AlNx(x为大于0且2以下的实数,x优选为大于0.5且1.5以下的实数)的膜。因此,可以形成具有高绝缘性及高热传导率的膜,由此可以提高在驱动晶体管100B时产生的热的散热性。
或者,作为绝缘层116,可以使用氮化铝钛膜、氮化钛膜等。
由于这种绝缘层116以与低电阻区域108N接触的方式设置,因此绝缘层116吸收低电阻区域108N中的氧,可以在低电阻区域108N中产生氧空位。此外,当形成这种绝缘层116之后进行加热处理时,可以在低电阻区域108N中形成更多的氧空位,可以进一步降低电阻。在作为绝缘层116使用包含金属氧化物的膜的情况下,绝缘层116吸收半导体层108中的氧,由此有时在绝缘层116与低电阻区域108N之间形成包括包含在绝缘层116中的金属元素(例如铝)的氧化物的层。
这里,在作为半导体层108使用含铟的金属氧化物膜的情况下,有时在低电阻区域108N的绝缘层116一侧的界面附近形成析出氧化铟的区域或铟浓度高的区域。由此,可以形成极低的电阻的低电阻区域108N。这种区域例如有时通过X射线光电子能谱(XPS)等分析法观察。
注意,虽然在此示出将绝缘层116用作使半导体层108的一部分低电阻化的膜的例子,但是也可以通过将绝缘层118接触于半导体层108的一部分来使半导体层108的一部分低电阻化。也就是说,也可以采用不设置绝缘层116的结构。此时,作为接触于半导体层108的一部分的绝缘层118,也可以使用氧化硅膜、氧氮化硅膜等包含氧化物的绝缘膜。
<结构例子9>
图18A是晶体管100H的俯视图,图18B是晶体管100H的沟道长度方向的截面图,图18C是晶体管100H的沟道长度方向的截面图。此外,图19示出图18B中以点划线围绕的区域T的放大图。
晶体管100H与图13所示的晶体管100C的主要不同之处在于包括绝缘层132。
绝缘层132以覆盖绝缘层130的顶面及侧面的方式设置。绝缘层132在开口143a的内侧具有开口149a,在开口143b的内侧具有开口149b。并且,绝缘层132也可以具有与半导体层108的顶面接触的区域。
导电层120a及导电层120b通过设置在绝缘层132中的开口149a或开口149b与低电阻区域108N电连接。
绝缘层132可以使用可用于绝缘层118的材料。通过导电层120a及导电层120b与绝缘层130之间设置绝缘层132而具有导电层120a及导电层120b与绝缘层132接触的结构,可以提高导电层120a及导电层120b的密接性。此外,绝缘层132也可以采用其他的结构例子。
图20A及图20B示出开口149a、开口143a、开口141a及其附近的放大图。图20A是俯视图,图20B是沿着图20A所示的点划线D1-D2切断的截面图。注意,为了避免附图过于繁琐,在图20B中省略阴影。
在横跨开口149a、开口143a及开口141a的任意直线中,开口143a的底部的宽度143W的值优选小于开口141a的底部的宽度141W的值。此外,开口149a的底部的宽度149W的值优选小于开口143a的底部的宽度143W的值。
角θ1、角θ2及宽度151可以参照上述记载,所以省略详细说明。
<制造方法例子1>
以下,对本发明的一个方式的晶体管的制造方法的例子进行说明。这里,以图13所示的晶体管100C为例进行说明。
构成半导体装置的薄膜(绝缘膜、半导体膜、导电膜等)可以利用溅射法、化学气相沉积(CVD:Chemical Vapor Deposition)法、真空蒸镀法、脉冲激光沉积(PLD:PulsedLaser Deposition)法、原子层沉积(ALD:Atomic Layer Deposition)法等形成。作为CVD法有等离子体增强化学气相沉积(PECVD:Plasma Enhanced CVD)法、热CVD法等。此外,作为热CVD法之一,有MOCVD法。
构成半导体装置的薄膜(绝缘膜、半导体膜、导电膜等)可以利用旋涂法、浸渍法、喷涂法、喷墨法、分配器法、丝网印刷法、胶版印刷法、刮刀(doctor knife)法、狭缝式涂布法、辊涂法、帘式涂布法、刮刀式涂布法等方法形成。
当对构成半导体装置的薄膜进行加工时,可以利用光刻法等进行加工。除了上述方法以外,还可以利用纳米压印法、喷砂法、剥离法等对薄膜进行加工。此外,可以利用金属掩模等遮蔽掩模的形成方法直接形成岛状的薄膜。
光刻法典型地有如下两种方法。一个是在要进行加工的薄膜上形成抗蚀剂掩模,通过蚀刻等对该薄膜进行加工,并去除抗蚀剂掩模的方法。另一个是在形成感光性薄膜之后,进行曝光及显影来将该薄膜加工为所希望的形状的方法。
在光刻法中,作为用于曝光的光,例如可以使用i线(波长为365nm)、g线(波长为436nm)、h线(波长为405nm)或将这些光混合而成的光。此外,还可以使用紫外光、KrF激光或ArF激光等。此外,也可以利用液浸曝光技术进行曝光。作为用于曝光的光,也可以使用极紫外光(EUV:Extreme Ultra-violet)或X射线。此外,也可以使用电子束代替用于曝光的光。当使用极紫外光、X射线或电子束时,可以进行极其微细的加工,所以是优选的。此外,在通过电子束等光束的扫描进行曝光时,不需要光掩模。
作为薄膜的蚀刻方法,可以利用干蚀刻法、湿蚀刻法及喷砂法等。
图21A至图24C各自示出晶体管100C的制造工序的各阶段的沟道长度方向及沟道宽度方向的截面。
〔导电层106的形成〕
在衬底102上形成导电膜,对其进行蚀刻加工形成被用作栅电极的导电层106(图21A)。
此时,如图21A所示,导电层106的端部优选以具有锥形形状的方式进行加工。由此,可以提高接着形成的绝缘层103的台阶覆盖性。
当将成为导电层106的导电膜使用含铜的导电膜时,可以减少布线电阻。例如在制造大型显示装置或分辨率高的显示装置的情况下优选使用含铜的导电膜。即使作为导电层106使用含铜的导电膜,也可以由绝缘层103抑制铜扩散到半导体层108一侧,由此可以得到可靠性高的晶体管。
〔绝缘层103的形成〕
接着,以覆盖衬底102及导电层106的方式形成绝缘层103(图21B)。绝缘层103可以利用PECVD法、ALD法、溅射法等形成。
这里,绝缘层103通过层叠绝缘膜103a及绝缘膜103b形成。尤其是,构成绝缘层103的各绝缘膜优选利用PECVD法形成。
作为绝缘膜103a,例如可以使用氮化硅膜、氮氧化硅膜、氮化铝膜、氮化铪膜等含氮的绝缘膜。尤其是,作为绝缘膜103a,优选使用利用PECVD装置形成的致密氮化硅膜。通过使用这种含氮的绝缘膜,即使厚度薄也可以适当地抑制从被形成面一侧的杂质的扩散。
当作为绝缘膜103a使用含氮的绝缘膜时,可以抑制因绝缘膜103b中的氧向导电层106等扩散而绝缘膜103b所包含的氧减少及导电层106等被氧化。
接触于半导体层108的绝缘膜103b优选使用包含氧化物的绝缘膜形成。尤其是,作为绝缘膜103b优选使用氧化物膜。作为绝缘膜103b,优选使用水等杂质不容易吸附到其表面的致密的绝缘膜。此外,绝缘膜103b优选使用其缺陷尽可能少且包含氢元素的杂质得到减少的绝缘膜。
作为绝缘膜103b,例如可以使用包含氧化硅膜、氧氮化硅膜、氮氧化硅膜、氧化铝膜、氧化铪膜、氧化钇膜、氧化锆膜、氧化镓膜、氧化钽膜、氧化镁膜、氧化镧膜、氧化铈膜和氧化钕膜中的一种以上的绝缘膜。尤其是,作为绝缘膜103b优选使用氧化硅膜或氧氮化硅膜。
绝缘膜103b更优选具有含有超过化学计量组成的氧的区域。换言之,绝缘膜103b优选为通过加热能够释放氧的绝缘膜。例如,通过在包含氧的气氛下形成绝缘膜103b,对形成后的绝缘膜103b在包含氧的气氛下进行加热处理,在形成绝缘膜103b之后在包含氧的气氛下进行等离子体处理等或者在绝缘膜103b上在包含氧的气氛下形成氧化物膜等,可以将氧供应到绝缘膜103b中。此外,在上述供应氧的各处理中,代替氧或者除了氧以外还可以使用氧化气体。或者,也可以在将通过加热能够释放氧的绝缘膜形成在绝缘膜103b上之后进行加热处理来从该绝缘膜对绝缘膜103b中供应氧。或者,也可以利用等离子体离子掺杂法或离子注入法对绝缘膜103b供应氧。
在此,绝缘膜103b优选厚于绝缘膜103a。由此,通过加热会从绝缘膜103b释放的氧量增大,而从绝缘膜103a释放的氢量得到减少。因此,可以在抑制向在后面工序中制造的半导体层108供应氢的同时向该半导体层108供应较多的氧,由此可以实现可靠性高的晶体管。绝缘膜103b的厚度优选为绝缘膜103a的2倍以上且50倍以下,更优选为3倍以上且30倍以下,进一步优选为5倍以上且20倍以下,更进一步优选为7倍以上且15倍以下,典型的为10倍左右。
当在包含氧的气氛下利用溅射法形成成为半导体层108的金属氧化物膜时,可以对绝缘膜103b中供应氧。并且,也可以在形成成为半导体层的金属氧化物膜之后进行加热处理。通过进行加热处理,可以将绝缘膜103b中的氧更有效地供应到该金属氧化物膜中,而可以降低金属氧化物膜中的氧空位。
在利用PECVD装置形成绝缘层103时,也可以在形成绝缘层103之后在处理室内进行使用低于形成绝缘层103时的电力的等离子体处理来去除在衬底102中积累的静电。该等离子体处理可以称为除电处理。除电处理可以使用含有氮、一氧化二氮、二氧化氮、氢、氨或稀有气体中的一种以上的气氛。例如,除电处理可以适当地使用氩气体气氛。此外,除电处理也可以使用上述包含多个气体的混合气体。
在形成绝缘层103之后,也可以去除绝缘层103的表面。由于上述除电处理,有时在绝缘层103的表面发生缺陷。当在用作晶体管100C的第一栅极绝缘层的绝缘层103中存在缺陷时,成为载流子的陷阱位点,因此有时晶体管100C的可靠性变恶化。于是,通过去除具有缺陷的绝缘层103的表面,可以提高晶体管100C的可靠性。在去除绝缘层103的表面时,例如可以利用使用包含氢氟酸的洗涤液的洗涤。
在形成绝缘层103之后,也可以进行加热处理。由于加热处理,可以降低绝缘层103中的缺陷。此外,可以降低绝缘层103中的包含氢元素的杂质。包含氢元素的杂质例如有氢及水。
加热处理的温度优选为150℃以上且低于衬底的应变点,更优选为250℃以上且450℃以下,更优选为300℃以上且450℃以下。加热处理可以在包含稀有气体、氮和氧中的一种以上的气氛下进行。作为包含氮的气氛或包含氧的气氛,可以使用干燥空气(CDA:Clean Dry Air)。注意,该气氛中的氢或水等的含量优选为尽可能少。作为该气氛,优选使用露点为-60℃以下,优选为-100℃以下的高纯度气体。通过使用氢、水等的含量尽可能少的气氛,可以抑制氢、水等被绝缘层103吸收。加热处理可以使用烘箱、快速热退火(RTA:Rapid Thermal Annealing)装置等。通过使用RTA装置,可以缩短加热处理时间。
该加热处理也可以在去除上述绝缘层103的表面之后进行。
接着,也可以进行对绝缘层103供应氧的处理。氧的供应处理中,利用离子掺杂法、离子注入法、等离子体处理等对绝缘层103供应氧自由基、氧原子、氧原子离子、氧分子离子等。另外,也可以在绝缘层103上形成抑制氧脱离的膜之后,经过该膜对绝缘层103添加氧。优选在添加氧之后去除该膜。作为上述抑制氧脱离的膜,可以使用含有铟、锌、镓、锡、铝、铬、钽、钛、钼、镍、铁、钴和钨的一种以上的导电膜或半导体膜。
〔半导体层108的形成〕
接着,在绝缘层103上形成金属氧化物膜108f(图21D)。
金属氧化物膜108f优选通过使用金属氧化物靶材的溅射法形成。
金属氧化物膜108f优选为缺陷尽可能少的致密的膜。金属氧化物膜108f优选为高纯度的膜,其中尽可能降低包含氢元素的杂质。尤其是,作为金属氧化物膜108f,优选使用具有结晶性的金属氧化物膜。
在形成金属氧化物膜108f时优选使用氧气体。图21C示出在绝缘层103上形成金属氧化物膜108f时的溅射装置内部的截面示意图。图21C示意性地示出设置在溅射装置内部的靶材193及形成在靶材193的下方的等离子体194。通过在形成金属氧化物膜108f时使用氧气体,可以对绝缘层103中适当地供应氧。例如,在绝缘膜103a使用氧化物的情况下,可以对绝缘膜103a中适当地供应氧。注意,在图21C中,以箭头表示对绝缘层103供应的氧。
通过对绝缘层103供应氧,在后面的工序中对半导体层108供应氧,因此可以降低半导体层108中的氧空位VO及VOH。
在形成金属氧化物膜时,也可以混合氧气体和惰性气体(例如,氦气体、氩气体、氙气体等)。注意,在形成金属氧化物膜时的成膜气体整体中所占的氧气体的比例(以下,也称为氧流量比)越高,金属氧化物膜的结晶性可以越高,可以实现具有高可靠性的晶体管。另一方面,氧流量比越低,金属氧化物膜的结晶性越低,可以实现通态电流(on-statecurrent)高的晶体管。
在形成金属氧化物膜时,衬底温度较高时,可以形成结晶性更高的致密的金属氧化物膜。另一方面,在衬底温度较低时,可以形成结晶性更低且导电性更高的金属氧化物膜。
金属氧化物膜在衬底温度为室温以上且250℃以下,优选为室温以上且200℃以下,更优选为室温以上且140℃以下的条件下形成。例如,衬底温度优选为室温以上且低于140℃,由此可以提高生产性。通过在衬底温度为室温或不进行加热衬底的状态下形成金属氧化物膜时,可以降低结晶性。
在形成金属氧化物膜108f之前,优选进行用来脱离在绝缘层103的表面吸附的水、氢、有机物等的处理和对绝缘层103供应氧的处理中的至少一个。例如,可以在减压气氛下以70℃以上且200℃以下的温度进行加热处理。或者,也可以进行含氧的气氛下的等离子体处理。或者,通过进行包含一氧化二氮(N2O)等含氧化性气体的气氛下的等离子体处理,也可以将氧供应给绝缘层103。当进行使用一氧化二氮气体的等离子体处理时,可以适当地去除绝缘层103的表面的有机物且可以将氧供应给绝缘层103。优选的是,在这种处理之后,以不使绝缘层103的表面暴露于大气的方式连续地形成金属氧化物膜108f。
注意,在半导体层108具有层叠多个半导体层的叠层结构的情况下,优选的是,在形成下方的金属氧化物膜之后,以不使其表面暴露于大气的方式连续地形成上方的金属氧化物膜。
接着,通过部分地蚀刻金属氧化物膜108f,形成岛状的半导体层108(图22A)。
金属氧化物膜108f通过湿蚀刻法及/或干蚀刻法进行加工。此时,有时不与半导体层108重叠的绝缘层103的一部分被蚀刻来变薄。例如,有时通过蚀刻消失绝缘层103的绝缘膜103b,露出绝缘膜103a的表面。
这里,优选在形成金属氧化物膜108f或将金属氧化物膜108f加工为半导体层108之后进行加热处理。通过加热处理,可以去除包含在金属氧化物膜108f或半导体层108中或附着在金属氧化物膜108f或半导体层108的表面的氢或水。此外,通过加热处理,有时金属氧化物膜108f或半导体层108的膜质得到提高(例如,缺陷的降低、结晶性的提高等)。
通过加热处理,可以将氧从绝缘层103供应给金属氧化物膜108f或半导体层108。此时,更优选的是,在加工成半导体层108之前进行加热处理。
典型的是,可以在150℃以上且低于衬底的应变点、200℃以上且500℃以下、250℃以上且450℃以下、300℃以上且450℃以下的温度下进行加热处理。
加热处理可以在含稀有气体或氮的气氛下进行。或者,在该气氛中进行加热处理,然后在含氧的气氛中进行加热处理。或者,也可以在干燥空气气氛中进行加热。优选的是,在上述加热处理的气氛中尽可能不包含氢或水等。该加热处理可以使用电炉或RTA装置等。通过使用RTA装置,可以缩短加热处理时间。
注意,该加热处理并不一定需要进行。在该工序中不需要进行加热处理,也可以将在后面的工序中进行的加热处理用作在该工序中的加热处理。有时,在后面的工序中的高温下的处理(例如,膜形成工序)等可以用作该工序中的加热处理。
〔绝缘层110的形成〕
接着,以覆盖绝缘层103及半导体层108的方式形成绝缘层110(图22B)。
这里,绝缘层110通过层叠绝缘膜110a、绝缘膜110b及绝缘膜110c形成。
尤其是,优选包括在绝缘层110中的各绝缘膜通过PECVD法形成。作为包括在绝缘层110中的各绝缘膜的形成方法,可以参照上述结构例子3的记载。
优选的是,在形成绝缘层110之前对半导体层108的表面进行等离子体处理。通过该等离子体处理,可以降低附着在半导体层108的表面的水等杂质。因此,可以降低半导体层108与绝缘层110的界面的杂质,可以实现具有高可靠性的晶体管。在半导体层108的形成到绝缘层110的形成中半导体层108的表面暴露于大气的情况下,等离子体处理是尤其优选的。等离子体处理可以在氧、臭氧、氮、一氧化二氮或氩等的气氛下进行。等离子体处理与绝缘层110的形成优选以不暴露于大气的方式连续地进行。
在形成绝缘层110之后,优选进行加热处理。通过加热处理,可以去除包含在绝缘层110中或吸附到其表面的氢或水。同时,可以降低绝缘层110中的缺陷。
加热处理的条件可以参照上述记载。
注意,该加热处理并不一定需要进行。在该工序中不需要进行加热处理,也可以将在后面的工序中进行的加热处理用作在该工序中的加热处理。有时,在后面的工序中的高温下的处理(例如,膜形成工序)等可以用作该工序中的加热处理。
〔开口142的形成〕
接着,通过对绝缘层110及绝缘层103部分地进行蚀刻,形成到达导电层106的开口142(图22C)。由此,可以使导电层106与后面形成的导电层112通过开口142电连接。
〔导电层112的形成〕
接着,在绝缘层110上形成将成为导电层112的导电膜112f(图22D)。
导电膜112f优选使用低电阻的金属或低电阻的合金材料。优选的是,导电膜112f使用不容易释放氢且不容易扩散氢的材料形成。此外,作为导电膜112f优选使用不容易氧化的材料。
例如,导电膜112f优选通过使用包含金属或合金的溅射靶材的溅射法形成。
例如,导电膜112f优选为包括不容易氧化且不容易扩散氢的导电膜和低电阻的导电膜的叠层膜。
接着,通过对导电膜112f部分地进行蚀刻,形成导电层112(图23A)。作为导电膜112f的加工,使用湿蚀刻和干蚀刻中的一方或双方,即可。
像这样,当在绝缘层110不被蚀刻而覆盖半导体层108的顶面及侧面以及绝缘层103时,可以防止在蚀刻导电膜112f等时半导体层108以及绝缘层103的一部分被蚀刻而变薄。
〔杂质元素的供应处理〕
接着,以导电层112为掩模进行通过绝缘层110对半导体层108供应(也称为添加或注入)杂质元素140的处理(图23B)。由此,可以在半导体层108的不被导电层112覆盖的区域中形成低电阻区域108N。此时,优选以在半导体层108的与导电层112重叠的区域中尽可能不供应杂质元素140的方式根据作为掩模的导电层112等的材料及厚度等决定杂质元素140的供应处理的条件。由此,可以在半导体层108的与导电层112重叠的区域中形成杂质浓度得到充分降低的沟道形成区域。
杂质元素140的供应可以适当地使用等离子体掺杂法或离子注入法。通过使用这些方法,可以根据离子加速电压及剂量等以高准确度控制深度方向上的浓度轮廓。通过使用等离子体掺杂法,可以提高生产率。此外,通过使用利用质量分离的离子注入法,可以提高被供应的杂质元素的纯度。
在杂质元素140的供应处理中,优选以半导体层108与绝缘层110的界面、半导体层108中接近该界面的部分或者绝缘层110中接近该界面的部分成为最高浓度的方式控制处理条件。由此,可以将具有最合适的浓度的杂质元素140通过一次的处理供应到半导体层108及绝缘层110的双方。
作为杂质元素140,可以举出氢、硼、碳、氮、氟、磷、硫、砷、铝、镁、硅或稀有气体等。作为稀有气体的典型例,可以举出氦、氖、氩、氪及氙等。尤其是,优选使用硼、磷、铝、镁或硅。
作为杂质元素140的源气体,可以使用包含上述杂质元素的气体。当供应硼时,典型地可以使用B2H6气体或BF3气体中的一个以上。此外,当供应磷时,典型地可以使用PH3气体等。此外,也可以使用由稀有气体稀释这些源气体的混合气体。
除了上述以外,作为源气体,可以使用CH4、N2、NH3、AlH3、AlCl3、SiH4、Si2H6、F2、HF、H2、(C5H5)2Mg以及稀有气体等。此外,离子源不局限于气体,也可以使用对固体或液体加热而被汽化了的。
通过根据绝缘层110及半导体层108的组成、密度及厚度等设定加速电压及剂量等的条件,可以控制杂质元素140的添加。
当使用离子注入法或等离子体离子掺杂法添加硼时,加速电压例如可以为5kV以上且100kV以下,优选为7kV以上且70kV以下,更优选为10kV以上且50kV以下。此外,剂量例如可以为1×1013ions/cm2以上且1×1017ions/cm2以下,优选为1×1014ions/cm2以上且5×1016ions/cm2以下,更优选为1×1015ions/cm2以上且3×1016ions/cm2以下。
当使用离子注入法或等离子体离子掺杂法添加磷离子时,加速电压例如可以为10kV以上且100kV以下,优选为30kV以上且90kV以下,更优选为40kV以上且80kV以下。此外,剂量例如可以为1×1013ions/cm2以上且1×1017ions/cm2以下,优选为1×1014ions/cm2以上且5×1016ions/cm2以下,更优选为1×1015ions/cm2以上且3×1016ions/cm2以下。
注意,杂质元素140的供应方法不局限于此,例如也可以进行等离子体处理或利用因加热而引起的热扩散的处理等。在采用等离子体处理法的情况下,通过首先在包含所添加的杂质元素的气体气氛下产生等离子体,再进行等离子体处理,可以添加杂质元素。作为产生上述等离子体的装置,可以使用干蚀刻装置、灰化装置、等离子体CVD装置或高密度等离子体CVD装置等。
例如,通过利用等离子体CVD装置在包含氢气体的气氛下进行等离子体处理,可以对不与导电层112重叠的区域的半导体层108供应氢作为杂质元素140。此外,通过作为杂质元素140的供应处理及绝缘层118的形成利用等离子体CVD装置,可以在装置内连续地进行杂质元素140的供应处理及绝缘层118的形成,因此可以提高生产率。
在本发明的一个方式中,可以将杂质元素140通过绝缘层110供应到半导体层108。由此,即使在半导体层108具有结晶性的情况下,也可以抑制在供应杂质元素140时半导体层108受到的损伤,因此可以抑制结晶性损失。由此,适合用于由结晶性降低导致电阻增大等的情况。
〔绝缘层118的形成〕
接着,以覆盖绝缘层110及导电层112的方式形成绝缘层118(图23C)。
在绝缘层118的成膜温度过高的情况下,包含在低电阻区域108N等的杂质有可能扩散到包括半导体层108的沟道形成区域的周围部或低电阻区域108N的电阻上升。因此,绝缘层118的成膜温度考虑到这些因素来决定。
例如,绝缘层118优选在成膜温度为150℃以上且400℃以下,优选为180℃以上且360℃以下,更优选为200℃以上且250℃以下的条件下形成。通过以低温形成绝缘层118,即使是沟道长度短的晶体管,也可以具有良好的电特性。
此外,也可以在形成绝缘层118之后进行加热处理。通过该加热处理,有时可以使低电阻区域108N更稳定且低电阻。例如,通过加热处理,可以使杂质元素140适当地扩散而局部性地被均匀化,来得到具有理想的杂质元素的浓度梯度的低电阻区域108N。注意,当加热处理的温度过高(例如为500℃以上)时,杂质元素140扩散到沟道形成区域,这可能导致晶体管的电特性及可靠性的降低。
加热处理的条件可以参照上述记载。
注意,该加热处理并不一定需要进行。在该工序中不需要进行加热处理,也可以将在后面的工序中进行的加热处理用作在该工序中的加热处理。有时,在后面的工序中的高温下的处理(例如,膜形成工序)等可以用作该工序中的加热处理。
〔开口141a、开口141b的形成〕
接着,通过对绝缘层118及绝缘层110部分地进行蚀刻,形成到达低电阻区域108N的开口141a及开口141b(图24A)。
〔绝缘层130的形成〕
接着,在绝缘层118上以覆盖开口141a及开口141b的方式形成绝缘层130(图24B)。
绝缘层130具有开口143a及开口143b,以开口143a位于开口141a的内侧且开口143b位于开口141b的内侧的方式形成绝缘层130。
例如,在绝缘层130使用感光性有机材料时,在利用旋涂法涂敷含有机材料的组成物之后,选择性地进行曝光、显影,由此可以形成绝缘层130。作为其他形成方法,可以利用溅射法、蒸镀法、液滴喷出法(喷墨法)、丝网印刷和胶版印刷中的一个或多个。
在此,在形成绝缘层130之后,优选进行加热处理。在绝缘层130使用有机材料时,可以通过加热处理使有机材料固化。
加热处理的温度优选低于有机材料的耐热温度。例如,加热处理的温度优选为150℃以上且350℃以下,更优选为180℃以上且300℃以下,更优选为200℃以上且270℃以下,更优选为200℃以上且250℃以下,更优选为220℃以上且250℃以下。
加热处理可以在含稀有气体或氮的气氛下进行。或者,也可以在干燥空气气氛中进行加热。优选的是,在上述加热处理的气氛中尽可能不包含氢或水等。该加热处理可以使用电炉或RTA装置等。
〔导电层120a、导电层120b的形成〕
接着,以覆盖开口143a及开口143b的方式在绝缘层130上形成导电膜,将该导电膜加工为所希望的形状,来形成导电层120a及导电层120b(图24C)。
通过上述工序,可以制造晶体管100A。例如,在将晶体管100C应用于显示装置的像素的情况下,后面可以追加形成保护绝缘层、平坦化层、像素电极和布线中的一个以上的工序。
以上是制造方法例子1的说明。
注意,在制造结构例子1所示的晶体管100的情况下,可以省略上述制造方法例子1中的导电层106的形成工序、绝缘层103的形成工序及开口142的形成工序。晶体管100和晶体管100C可以通过同一工序形成在同一衬底上。
<制造方法例子2>
对图14A及图14B所示的晶体管100D的制造方法进行说明。注意,省略与上述重复的内容,而对不同的内容进行说明。
注意,省略与制造方法例子1重复的内容,而对不同的内容进行详细说明。
首先,与制造方法例子1同样地,形成至绝缘层110的层(图22B)。直到绝缘层110的形成可以参照上述记载,所以省略详细说明。
〔金属氧化物膜114f的形成〕
接着,在绝缘层110上形成金属氧化物膜114f(图25B)。
金属氧化物膜114f例如优选在包含氧的气氛下形成。尤其是,优选在包含氧的气氛下利用溅射法形成。图25A示出在绝缘层110上形成金属氧化物膜114f时的溅射装置内部的截面示意图。图25A示意性地示出设置在溅射装置内部的靶材195及形成在靶材195的下方的等离子体196。通过在形成金属氧化物膜114f时使用氧气体,可以对绝缘层110中适当地供应氧。注意,在图25A中,以箭头表示对绝缘层110供应的氧。
通过对绝缘层110供应氧,在后面的工序中对半导体层108供应氧,因此可以降低半导体层108中的氧空位VO及VOH。
在与半导体层108同样地通过使用包含金属氧化物的氧化物靶材的溅射法形成金属氧化物膜114f的情况下,可以援用上述记载。
例如,作为金属氧化物膜114f的形成条件,可以作为成膜气体使用氧,通过使用金属靶材的反应性溅射法形成金属氧化物膜。在作为金属靶材例如使用铝的情况下,可以形成氧化铝膜。
当形成金属氧化物膜114f时,引入到成膜装置的沉积室内的成膜气体的总流量中的氧流量的比率(氧流量比)或沉积室内的氧分压越高,越可以增大供应给绝缘层110中的氧量。氧流量比或氧分压例如为50%以上且100%以下,优选为65%以上且100%以下,更优选为80%以上且100%以下,进一步优选为90%以上且100%以下。尤其是,优选将氧流量比设定为100%,来使沉积室中的氧分压尽量接近于100%。
如此,通过在包含氧的气氛下利用溅射法形成金属氧化物膜114f,可以当形成金属氧化物膜114f时在对绝缘层110供应氧的同时防止氧从绝缘层110脱离。其结果是,可以将很多的氧封闭在绝缘层110中。
在形成金属氧化物膜114f之后,优选进行加热处理。通过加热处理,可以将包含在绝缘层110中的氧供应给半导体层108。当在金属氧化物膜114f覆盖绝缘层110的状态下进行加热时,可以防止从绝缘层110向外部脱离氧,可以将多量的氧供应给半导体层108。因此,可以降低半导体层108中的氧空位,因此实现可靠性高的晶体管。
加热处理的条件可以参照上述记载。
注意,该加热处理并不一定需要进行。在该工序中不需要进行加热处理,也可以将在后面的工序中进行的加热处理用作在该工序中的加热处理。有时,在后面的工序中的高温下的处理(例如,膜形成工序)等可以用作该工序中的加热处理。
在金属氧化物膜114f的形成或该加热处理之后,也可以去除金属氧化物膜114f。
〔开口142的形成〕
接着,通过对金属氧化物膜114f、绝缘层110及绝缘层103部分地进行蚀刻,形成到达导电层106的开口142(图25C)。
〔导电层112的形成〕
接着,在金属氧化物膜114f上形成将成为导电层112的导电膜112f(图25D)。导电膜112f可以参照上述记载,所以省略详细说明。
接着,通过对导电膜112f及金属氧化物膜114f部分地进行蚀刻,形成导电层112及金属氧化物层114(图26A)。优选使用相同的抗蚀剂掩模对导电膜112f及金属氧化物膜114f进行加工。或者,也可以通过使用被蚀刻过的导电层112作为硬掩模,对金属氧化物膜114f进行蚀刻。
尤其是,作为导电膜112f及金属氧化物膜114f的蚀刻,优选使用湿蚀刻。
由此,可以形成顶面形状大致一致的导电层112及金属氧化物层114。
〔杂质元素的供应处理〕
接着,以导电层112为掩模进行通过绝缘层110对半导体层108供应(也称为添加或注入)杂质元素140的处理(图26B)。由此,可以在半导体层108的不被导电层112覆盖的区域中形成低电阻区域108N。杂质元素的供应处理可以参照上述记载,所以省略详细说明。
〔绝缘层118的形成〕
接着,以覆盖绝缘层110、金属氧化物层114及导电层112的方式形成绝缘层118(图26C)。绝缘层118的形成可以参照上述记载,所以省略详细说明。
在绝缘层118的形成之后,也可以进行加热处理。该加热处理可以参照上述记载,所以省略详细说明。
〔开口141a、开口141b的形成〕
接着,通过对绝缘层118及绝缘层110部分地进行蚀刻,形成到达低电阻区域108N的开口141a及开口141b(图27A)。
〔绝缘层130的形成〕
接着,以覆盖开口141a及开口141b的方式在绝缘层118上形成绝缘层130(图27B)。绝缘层130的形成可以参照上述记载,所以省略详细说明。
〔导电层120a、导电层120b的形成〕
接着,以覆盖开口143a及开口143b的方式在绝缘层130上形成导电膜,将该导电膜加工为所希望的形状,来形成导电层120a及导电层120b(图27C)。
通过上述工序,可以制造晶体管100D。
<制造方法例子3>
对图17A及图17B所示的晶体管100G的制造方法进行说明。注意,省略与上述重复的内容,而对不同的内容进行说明。
首先,与制造方法例子1同样地,形成至导电膜112f的层(图22D)。直到导电膜112f的形成可以参照上述记载,所以省略详细说明。
接着,对导电膜112f部分地进行蚀刻形成导电层112,还对绝缘层110部分地进行蚀刻,由此使半导体层108的一部分露出(图28A)。由此,可以形成顶面形状大致一致的导电层112及绝缘层110。
绝缘层110优选使用用来蚀刻导电膜112f的抗蚀剂掩模进行蚀刻。绝缘层110可以与导电膜112f的蚀刻在同一工序中进行蚀刻或者可以在对导电膜112f进行蚀刻之后以不同的蚀刻方法进行蚀刻。
例如,通过湿蚀刻对导电膜112f进行蚀刻,然后可以通过干蚀刻法对绝缘层110进行蚀刻。尤其是,当通过干蚀刻法对导电膜112f进行加工时,因包含金属的反应生成物的产生导致半导体层108或绝缘层110被污染。因此,在对绝缘层110进行蚀刻之前,优选通过湿蚀刻法对导电膜112f进行加工。
根据蚀刻条件,有时导电层112及绝缘层110的端部不一致。例如,有时导电层112的端部位于绝缘层110的端部的内侧或外侧。
在绝缘层110的蚀刻中,有时被露出的半导体层108的一部分被蚀刻而薄膜化。此时,半导体层108有时具有低电阻区域108N的厚度比沟道形成区域的厚度薄的形状。
在绝缘层110的蚀刻中,有时不被半导体层108覆盖的绝缘层103的一部分被蚀刻而薄膜化。例如有时不被半导体层108覆盖的区域的绝缘膜103b消失。
〔绝缘层116、绝缘层118的形成〕
接着,与半导体层108的露出的部分接触地形成绝缘层116,接着形成绝缘层118(图28B)。通过形成绝缘层116,半导体层108的露出的部分的电阻降低,由此形成低电阻区域108N。
作为绝缘层116,可以使用释放具有使半导体层108低电阻化的功能的杂质元素的绝缘膜。尤其是,优选使用能够释放氢的氮化硅膜、氮氧化硅膜、氧氮化硅膜等无机绝缘膜。此时,通过使用含氢的成膜气体的等离子体CVD法,可以在形成绝缘层116时也对半导体层108供应氢,所以是优选的。
在绝缘层116使用氮化硅的情况下,优选采用使用硅烷等的含硅的气体、含氮的气体的混合气体作为成膜气体的PECVD法。此时,优选的是形成的氮化硅膜包含氢。由此,通过绝缘层116中的氢扩散到半导体层108,可以容易使半导体层108的一部分低电阻化。注意,包含氮的气体例如有氨或一氧化二氮等。
绝缘层116可以使用具有在半导体层108中产生氧空位的功能的绝缘膜。尤其是,优选使用含金属氮化物的绝缘膜。例如,优选采用使用含金属的溅射靶材且作为成膜气体使用氮气体及为稀释气体的稀有气体等的混合气体的反应性溅射法。由此,通过控制成膜气体的流量比,可以容易控制绝缘层116的膜质。
在绝缘层116使用通过使用铝靶材的反应性溅射形成的氮化铝膜的情况下,相对于成膜气体的总流量的氮气体的流量为30%以上且100%以下,优选为40%以上且100%以下,更优选为50%以上且100%以下。
这里,绝缘层116及绝缘层118优选以不暴露于大气的方式连续地形成。
注意,在以接触于半导体层108的方式设置绝缘层118的情况下,省略上述绝缘层116的形成工序即可。
在绝缘层116的形成或绝缘层118的形成之后,也可以进行加热处理。通过加热处理,可以促进低电阻区域108N的低电阻化。
加热处理的条件可以参照上述记载。
注意,该加热处理并不一定需要进行。在该工序中不需要进行加热处理,也可以将在后面的工序中进行的加热处理用作在该工序中的加热处理。有时,在后面的工序中的高温下的处理(例如,膜形成工序)等可以用作该工序中的加热处理。
〔开口141a、开口141b的形成〕
接着,在绝缘层118及绝缘层116形成到达低电阻区域108N的开口141a及开口141b(图28C)。
〔绝缘层130的形成〕
接着,以覆盖开口141a及开口141b的方式在绝缘层118上形成绝缘层130(图29A)。绝缘层130的形成可以参照上述记载,所以省略详细说明。
〔导电层120a、导电层120b的形成〕
接着,以覆盖开口143a及开口143b的方式在绝缘层130上形成导电膜,将该导电膜加工为所希望的形状,来形成导电层120a及导电层120b(图29B)。
通过上述工序,可以制造晶体管100G。
此外,通过省略绝缘层116的形成,可以制造图15A及图15B所示的晶体管100E。
<制造方法例子4>
对图16所示的晶体管100F的制造方法进行说明。注意,省略与上述重复的内容,而对不同的内容进行说明。
首先,与制造方法例子3同样地,形成至导电膜112f的层(图22D)。直到导电膜112f的形成可以参照上述记载,所以省略详细说明。
〔绝缘层110、导电层112的形成〕
接着,在导电膜112f上形成抗蚀剂掩模115(图30A)。然后,在不被抗蚀剂掩模115覆盖的区域,去除导电膜112f,形成导电层112(图30B)。
在形成导电层112时,以导电层112的端部位于抗蚀剂掩模115的边缘的内侧的方式进行加工。在形成导电层112时,可以适合地使用湿蚀刻法。作为湿蚀刻法,例如可以使用包含过氧化氢的蚀刻剂。例如,可以使用包含磷酸、醋酸、硝酸、盐酸、硫酸中的一个以上的蚀刻剂。尤其是,在作为导电层112使用包含铜的材料的情况下,优选使用包含磷酸、醋酸、硝酸的蚀刻剂。通过调节蚀刻时间,可以控制区域108L的宽度。
在形成导电层112时,也可以在使用各向异性蚀刻法对导电膜112f进行蚀刻,然后利用各向同性蚀刻法对导电膜112f的侧面进行蚀刻来使端面缩退(也称为侧面蚀刻)。由此,可以形成在俯视时其端部位于绝缘层110的内侧的导电层112。
接着,去除在不被抗蚀剂掩模115覆盖的区域中的绝缘层110来形成绝缘层110(参照图30C)。在形成绝缘层110时,可以使用湿蚀刻法及干蚀刻法中的任一方或双方。注意,可以在抗蚀剂掩模115被去除之后形成绝缘层110,但是通过不去除抗蚀剂掩模115可以抑制导电层112的膜厚度减薄。
在形成绝缘层110之后,去除抗蚀剂掩模115。
〔等离子体处理〕
接着,也可以进行等离子体处理。通过进行等离子体处理,可以在不与导电层112重叠的区域的半导体层108中形成氧空位VO
等离子体处理可以使用在含有氮、氢或稀有气体中的一种以上的气氛。例如,等离子体处理可以适当地使用氩气体气氛。此外,等离子体处理也可以使用上述包含多个气体的混合气体。例如,等离子体处理可以适当地使用氩气体和氮气体的混合气体气氛。
在半导体层108中所形成的氧空位VO由半导体层108中的氢成为VOH,不与导电层112重叠的区域的半导体层108的载流子浓度得到提高。也就是说,通过进行等离子体处理,可以降低区域108L及成为低电阻区域108N的区域的电阻(参照图16B)。
因为区域108L隔着绝缘层110进行等离子体处理,所以所形成的氧空位VO量与低电阻区域108N相比为相同程度或少。由此,区域108L是与低电阻区域108N相比其载流子浓度为相同程度或低的区域。
在利用PECVD装置形成绝缘层118时,可以使用相同装置进行该等离子体处理。并且,可以在形成绝缘层118的处理室连续地进行该等离子体处理及绝缘层118的形成。
接着,形成绝缘层118。形成绝缘层118以后可以参照上述制造方法例子3的记载,所以省略详细说明。
通过上述工序,可以制造晶体管100F。
<制造方法例子5>
对图18A至图18C所示的晶体管100H的制造方法进行说明。注意,省略与上述重复的内容,而对不同的内容进行说明。
首先,与制造方法例子1同样地,形成至绝缘层130的层(图24B)。直到绝缘层130的形成可以参照上述记载,所以省略详细说明。
〔绝缘层132的形成〕
接着,以覆盖开口143a及开口143b的方式在绝缘层118上形成绝缘层132(图31A)。
绝缘层132的成膜温度优选低于有机材料的耐热温度。例如,加热处理的温度优选为150℃以上且350℃以下,更优选为180℃以上且300℃以下,更优选为200℃以上且270℃以下,更优选为200℃以上且250℃以下,更优选为220℃以上且250℃以下。
〔开口149a、开口149b的形成〕
接着,在绝缘层132形成到达低电阻区域108N的开口149a及开口149b(图31B)。
〔导电层120a、导电层120b的形成〕
接着,以覆盖开口149a及开口149b的方式在绝缘层132上形成导电膜,将该导电膜加工为所希望的形状,来形成导电层120a及导电层120b(图31C)。
通过上述工序,可以制造晶体管100H。
<半导体装置的构成要素>
以下,对包括在本实施方式的半导体装置中的构成要素进行说明。
〔衬底〕
虽然对衬底102的材料等没有特别的限制,但是至少需要具有能够承受后续的加热处理的耐热性。例如,可以使用以硅或碳化硅为材料的单晶半导体衬底或多晶半导体衬底、硅锗等化合物半导体衬底、SOI衬底、玻璃衬底、陶瓷衬底、石英衬底、蓝宝石衬底等作为衬底102。此外,也可以将在上述衬底上设置有半导体元件的衬底用作衬底102。
衬底102也可以使用柔性衬底,并且在柔性衬底上直接形成半导体装置等。或者,也可以在衬底102与半导体装置等之间设置剥离层。当剥离层上制造半导体装置的一部分或全部,然后将其从衬底102分离并转置到其他衬底上时可以使用剥离层。此时,也可以将半导体装置等转置到耐热性低的衬底或柔性衬底上。
〔导电膜〕
作为用作栅电极的导电层112及导电层106、用作源电极和漏电极中的一个的导电层120a及用作另一个的导电层120b,可以使用选自铬、铜、铝、金、银、锌、钼、钽、钛、钨、锰、镍、铁、钴的金属元素、以上述金属元素为成分的合金或者组合上述金属元素的合金中的一个或多个来分别形成。
作为导电层112、导电层106、导电层120a以及导电层120b,可以使用In-Sn氧化物、In-W氧化物、In-W-Zn氧化物、In-Ti氧化物、In-Ti-Sn氧化物、In-Zn氧化物、In-Sn-Si氧化物、In-Ga-Zn氧化物等的氧化物导电体或者金属氧化物。
这里,对氧化物导电体(OC:Oxide Conductor)进行说明。例如,通过在具有半导体特性的金属氧化物中形成氧空位并对该氧空位添加氢来在导带附近形成施主能级。由此,金属氧化物的导电性增高变为导电体,也可以将变为导电体的金属氧化物称为氧化物导电体。
作为导电层112等,也可以采用含有上述氧化物导电体(金属氧化物)的导电膜、含有金属或合金的导电膜的叠层结构。通过使用含有金属或合金的导电膜,可以降低布线电阻。这里,优选作为用作栅极绝缘层的绝缘层接触的一侧使用含有氧化物导电体的导电膜。
导电层112、导电层106、导电层120a、导电层120b尤其优选包含选自上述金属元素中的钛、钨、钽和钼中的任一个或多个。尤其是,优选使用氮化钽膜。该氮化钽膜具有导电性,并对铜、氧或氢具有高阻挡性,且从氮化钽膜本身释放的氢少,由此可以作为与半导体层108接触的导电膜或半导体层108附近的导电膜适合地使用氮化钽膜。
〔半导体层〕
当半导体层108为In-M-Zn氧化物时,作为用来形成In-M-Zn氧化物的溅射靶材中的金属元素的原子个数比,可以举出In:M:Zn=1:1:1、In:M:Zn=1:1:1.2、In:M:Zn=2:1:3、In:M:Zn=3:1:2、In:M:Zn=4:2:3、In:M:Zn=4:2:4.1、In:M:Zn=5:1:3、In:M:Zn=5:1:6、In:M:Zn=5:1:7、In:M:Zn=5:1:8、In:M:Zn=6:1:6、In:M:Zn=5:2:5、In:M:Zn=10:1:3、In:M:Zn=10:1:6、In:M:Zn=10:1:8等。注意,在上述中,当作为元素M包含两种以上的元素时,上述原子个数比中的M的比例对应于该两种以上的金属元素的原子个数的总和。
溅射靶材优选使用含有多晶氧化物的靶材,由此可以易于形成具有结晶性的半导体层108,所以是优选的。注意,所形成的半导体层108的原子个数比分别包含上述溅射靶材中的金属元素的原子个数比的±40%的范围内。例如,在被用于半导体层108的溅射靶材的组成为In:Ga:Zn=4:2:4.1[原子个数比]时,所形成的半导体层108的组成有时为In:Ga:Zn=4:2:3[原子个数比]或其附近。
半导体层108的能隙为2eV以上,优选为2.5eV以上。如此,通过使用能隙比硅宽的金属氧化物,可以减少晶体管的关态电流。
半导体层108优选具有非单晶结构。非单晶结构例如包括后述的CAAC结构、多晶结构、微晶结构或非晶结构。在非单晶结构中,非晶结构的缺陷态密度最高,CAAC结构的缺陷态密度最低。
下面对CAAC(c-axis aligned crystal)进行说明。CAAC表示结晶结构的一个例子。
CAAC结构是指包括多个纳米晶(最大直径小于10nm的结晶区域)的薄膜等的结晶结构之一,具有如下特征:各纳米晶的c轴在特定方向上取向,其a轴及b轴不具有取向性,纳米晶彼此不形成晶界而连续地连接。尤其是,在具有CAAC结构的薄膜中,各纳米晶的c轴容易在薄膜的厚度方向、被形成面的法线方向或者薄膜表面的法线方向上取向。
CAAC-OS(Oxide Semiconductor:氧化物半导体)是结晶性高的氧化物半导体。在CAAC-OS中观察不到明确的晶界,因此不容易发生起因于晶界的电子迁移率的下降。此外,氧化物半导体的结晶性有时因杂质的混入或缺陷的生成等而降低,因此可以说CAAC-OS是杂质或缺陷(氧空位等)少的氧化物半导体。因此,包含CAAC-OS的氧化物半导体的物理性质稳定。因此,包含CAAC-OS的氧化物半导体具有高耐热性及高可靠性。
在此,在晶体学的单位晶格中,一般以构成单位晶格的a轴、b轴、c轴这三个轴(晶轴)中较特殊的轴为c轴。尤其是,在具有层状结构的结晶中,一般来说,与层的面方向平行的两个轴为a轴及b轴,与层交叉的轴为c轴。作为这种具有层状结构的结晶的典型例子,有分类为六方晶系的石墨,其单位晶格的a轴及b轴平行于劈开面,c轴正交于劈开面。例如,为层状结构的具有YbFe2O4型结晶结构的InGaZnO4的结晶可分类为六方晶系,其单位晶格的a轴及b轴平行于层的面方向,c轴正交于层(即,a轴及b轴)。
具有微晶结构的氧化物半导体膜(微晶氧化物半导体膜)在利用TEM观察到的图像中有时不能明确地确认到结晶部。微晶氧化物半导体膜中含有的结晶部的尺寸大多为1nm以上且100nm以下或1nm以上且10nm以下。尤其是,将具有尺寸为1nm以上且10nm以下或1nm以上且3nm以下的微晶的纳米晶体(nc:nanocrystal)的氧化物半导体膜称为nc-OS(nanocrystalline Oxide Semiconductor:纳米晶氧化物半导体)膜。例如,在使用TEM观察nc-OS膜时,有时不能明确地确认到晶界。
在nc-OS膜中,微小的区域(例如1nm以上且10nm以下的区域,特别是1nm以上且3nm以下的区域)中的原子排列具有周期性。此外,nc-OS膜在不同的结晶部之间观察不到晶体取向的规律性。因此,在膜整体中观察不到取向性。所以,有时nc-OS膜在某些分析方法中与非晶氧化物半导体膜没有差别。例如,在通过其中利用使用其束径比结晶部大的X射线的XRD装置的out-of-plane法对nc-OS膜进行结构分析时,检测不出表示结晶面的峰值。此外,在使用其束径比结晶部大(例如,50nm以上)的电子射线获得的nc-OS膜的电子衍射图案(也称为选区电子衍射图案)中,观察到光晕图案。另一方面,在对nc-OS膜进行使用其电子束径接近结晶部的大小或者比结晶部小(例如,1nm以上且30nm以下)的电子射线的电子衍射(也称为纳米束电子衍射)时,观察到亮度高的呈圈状的区域,有时该环状区域内观察到多个斑点。
nc-OS膜比非晶氧化物半导体膜的缺陷态密度低。但是,nc-OS膜在不同的结晶部之间观察不到晶体取向的规律性。所以,nc-OS膜的缺陷态密度比CAAC-OS膜高。因此,nc-OS膜有时具有比CAAC-OS膜高的载流子浓度及电子迁移率。所以,使用nc-OS膜的晶体管有时具有较高的场效应迁移率。
nc-OS膜可以以比CAAC-OS膜形成时更小的氧流量比形成。此外,nc-OS膜可以以比CAAC-OS膜形成时更低的衬底温度形成。例如,nc-OS膜可以在衬底温度为较低的低温(例如130℃以下的温度)的状态或不对衬底进行加热的状态下形成,因此适用于大型玻璃衬底、树脂衬底等,可以提高生产率。
下面,对金属氧化物的结晶结构的一个例子进行说明。使用In-Ga-Zn氧化物靶材(In:Ga:Zn=4:2:4.1[原子个数比])在衬底温度为100℃以上且130℃以下的条件下利用溅射法形成的金属氧化物易于具有nc(nano crystal)结构和CAAC结构中的任一方的结晶结构或其混在的结构。在衬底温度为室温的条件下形成的金属氧化物易于具有nc结晶结构。注意,这里的室温是指包括对衬底不进行加热时的温度。
<金属氧化物的构成>
以下,对可用于在本发明的一个方式中公开的晶体管的CAC(Cloud-AlignedComposite)-OS的构成进行说明。
注意,CAAC(c-axis aligned crystal)是指结晶结构的一个例子,CAC(Cloud-Aligned Composite)是指功能或材料构成的一个例子。
CAC-OS或CAC-metal oxide在材料的一部分中具有导电性的功能,在材料的另一部分中具有绝缘性的功能,作为材料的整体具有半导体的功能。此外,在将CAC-OS或CAC-metal oxide用于晶体管的活性层的情况下,导电性的功能是使被用作载流子的电子(或空穴)流过的功能,绝缘性的功能是不使被用作载流子的电子流过的功能。通过导电性的功能和绝缘性的功能的互补作用,可以使CAC-OS或CAC-metal oxide具有开关功能(控制开启/关闭的功能)。通过在CAC-OS或CAC-metal oxide中使各功能分离,可以最大限度地提高各功能。
CAC-OS或CAC-metal oxide包括导电性区域及绝缘性区域。导电性区域具有上述导电性的功能,绝缘性区域具有上述绝缘性的功能。此外,在材料中,导电性区域和绝缘性区域有时以纳米粒子级分离。此外,导电性区域和绝缘性区域有时在材料中不均匀地分布。此外,有时导电性区域被观察为其边缘模糊且以云状连接。
在CAC-OS或CAC-metal oxide中,有时导电性区域及绝缘性区域以0.5nm以上且10nm以下,优选为0.5nm以上且3nm以下的尺寸分散在材料中。
CAC-OS或CAC-metal oxide由具有不同带隙的成分构成。例如,CAC-OS或CAC-metal oxide由具有起因于绝缘性区域的宽隙的成分及具有起因于导电性区域的窄隙的成分构成。在该结构中,当使载流子流过时,载流子主要在具有窄隙的成分中流过。此外,具有窄隙的成分与具有宽隙的成分互补作用,与具有窄隙的成分联动地在具有宽隙的成分中载流子流过。因此,在将上述CAC-OS或CAC-metal oxide用于晶体管的沟道形成区域时,在晶体管的导通状态中可以得到高电流驱动力,即大通态电流及高场效应迁移率。
就是说,也可以将CAC-OS或CAC-metal oxide称为基质复合材料(matrixcomposite)或金属基质复合材料(metal matrix composite)。
以上是金属氧化物的构成的说明。
本实施方式所示的结构例子及对应于这些例子的附图等的至少一部分可以与其他结构例子或附图等适当地组合而实施。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
(实施方式2)
在本实施方式中,对包括上述实施方式所示的晶体管的显示装置的一个例子进行说明。
<结构例子>
图32A示出显示装置700的俯视图。显示装置700包括利用密封剂712贴合在一起的第一衬底701和第二衬底705。在被第一衬底701、第二衬底705及密封剂712密封的区域中,第一衬底701上设置有像素部702、源极驱动电路部704及栅极驱动电路部706。像素部702设置有多个显示元件。
第一衬底701的不与第二衬底705重叠的部分中设置有与FPC716(FPC:Flexibleprinted circuit)连接的FPC端子部708。利用FPC716通过FPC端子部708及信号线710分别对像素部702、源极驱动电路部704及栅极驱动电路部706提供各种信号等。
可以设置多个栅极驱动电路部706。此外,栅极驱动电路部706及源极驱动电路部704分别另行形成在半导体衬底等上,也可以采用被封装的IC芯片的方式。该IC芯片可以安装在第一衬底701上或安装到FPC716。
像素部702、源极驱动电路部704及栅极驱动电路部706包括的晶体管可以使用为本发明的一个方式的半导体装置的晶体管。
作为设置在像素部702中的显示元件,可以举出液晶元件、发光元件等。液晶元件可以采用透射型液晶元件、反射型液晶元件、半透射型液晶元件等。此外,作为发光元件可以举出LED(Light Emitting Diode:发光二极管)、OLED(Organic LED:有机发光二极管)、QLED(Quantum-dot LED:量子点发光二极管)、半导体激光器等自发光性的发光元件。此外,可以使用快门方式或光干涉方式的MEMS(Micro Electro Mechanical Systems:微电子机械系统)元件或采用微囊方式、电泳方式、电润湿方式或电子粉流体(注册商标)方式等的显示元件等。
图32B所示的显示装置700A是使用具有柔性的树脂层743代替第一衬底701的能够用作柔性显示器的显示装置的例子。
显示装置700A的像素部702不是矩形而是角部具有圆弧形的形状。此外,如图32B中的区域P1所示,像素部702及树脂层743的一部分具有切断的缺口部。一对栅极驱动电路部706夹着像素部702设置在两侧。栅极驱动电路部706在像素部702的角部沿着圆弧形的边缘内侧设置。
树脂层743的设置有FPC端子部708的部分突出。树脂层743的包括FPC端子部708的一部分可以沿着图32B中的区域P2折到背面。通过将树脂层743的一部分折到背面,可以在FPC716与像素部702的背面重叠配置的状态下将显示装置700A安装到电子设备,由此可以节省电子设备的空间。
与显示装置700A连接的FPC716安装有IC717。IC717例如具有源极驱动电路的功能。这里,显示装置700A中的源极驱动电路部704可以采用至少包括保护电路、缓冲器电路、解复用器电路等中的一种的结构。
图32C所示的显示装置700B是适用于具有大画面的电子设备的显示装置。例如,适用于电视装置、显示器装置、个人计算机(包括笔记本型或台式)、平板终端、数字标牌等。
显示装置700B包括多个源极驱动器IC721和一对栅极驱动电路部722。
多个源极驱动器IC721分别安装在FPC723上。此外,多个FPC723的一个端子与第一衬底701连接,另一个端子与印刷电路板724连接。通过使FPC723弯曲,可以将印刷电路板724配置在像素部702的背面,安装在电子设备中,而可以减小用来设置电子设备的空间。
另一方面,栅极驱动电路部722形成在第一衬底701上。由此,可以实现窄边框的电子设备。
通过采用上述结构,可以实现大型且高清晰显示装置。例如,可以实现屏幕尺寸为对角线30英寸以上、40英寸以上、50英寸以上或60英寸以上的显示装置。此外,可以实现4K2K、8K4K等极为高分辨率的显示装置。
<截面结构例子>
下面参照图33至图36对作为显示元件使用液晶元件及EL元件的结构进行说明。图33至图35是分别沿着图32A所示的显示装置700中的点划线Q-R的截面图。图36是沿着图32B所示的显示装置700A中的点划线S-T的截面图。图33及图34是作为显示元件使用液晶元件的结构,图35及图36是使用EL元件的结构。
〔显示装置的相同部分的说明〕
图33至图36所示的显示装置包括引绕布线部711、像素部702、源极驱动电路部704及FPC端子部708。引绕布线部711包括信号线710。像素部702包括晶体管750及电容器790。源极驱动电路部704包括晶体管752。图34示出不包括电容器790的情况。
晶体管750及晶体管752可以使用实施方式1所示的晶体管。
本实施方式使用的晶体管包括高度纯化且氧空位的形成被抑制的氧化物半导体膜。该晶体管可以具有低关态电流。因此,可以延长图像信号等电信号的保持时间,可以延长图像信号等的写入间隔。因此,可以降低刷新工作的频度,由此可以发挥降低功耗的效果。
在本实施方式中使用的晶体管能够得到较高的场效应迁移率,因此能够进行高速驱动。例如,通过将这种能够进行高速驱动的晶体管用于显示装置,可以在同一衬底上形成像素部的开关晶体管及用于驱动电路部的驱动晶体管。即,可以采用不采用由硅片等形成的驱动电路的结构,由此可以减少显示装置的构件数。此外,通过在像素部中也使用能够进行高速驱动的晶体管,可以提供高质量的图像。
图33、图35及图36所示的电容器790包括通过对与晶体管750包括的第一栅电极为同一膜的膜进行加工形成的下部电极以及通过对与半导体层相同的金属氧化物进行加工形成的上部电极。上部电极与晶体管750的源区域或漏区域同样地被低电阻化。此外,在下部电极与上部电极之间设置有用作晶体管750的第一栅极绝缘层的绝缘膜的一部分。也就是说,电容器790具有在一对电极间夹有用作电介质膜的绝缘膜的叠层结构。此外,上部电极电连接于通过对与晶体管的源电极及漏电极相同的膜进行加工形成的布线。
晶体管750、晶体管752及电容器790上设置有平坦化绝缘膜770。
此外,像素部702所包括的晶体管750与源极驱动电路部704所包括的晶体管752也可以使用不同结构的晶体管。例如,可以采用其中一方使用顶栅极型晶体管而另一方使用底栅极型晶体管的结构。注意,与源极驱动电路部704同样,在上述栅极驱动电路部706中可以使用与晶体管750相同的结构或不同的结构的晶体管。
信号线710与晶体管750或晶体管752的源电极及漏电极等由同一导电膜形成。这里,优选使用含有铜元素的材料等低电阻材料,由此可以减少起因于布线电阻的信号延迟等,从而可以实现大屏幕显示。
FPC端子部708包括其一部分用作连接电极的布线760、各向异性导电膜780及FPC716。布线760通过各向异性导电膜780与FPC716的端子电连接。在此,布线760是由与晶体管750或晶体管752的源电极及漏电极等为同一导电膜的膜形成。
第一衬底701及第二衬底705例如可以使用玻璃衬底或塑料衬底等具有柔性的衬底。当作为第一衬底701使用具有柔性的衬底时,优选在第一衬底701与晶体管750等之间设置对包含氢的杂质具有阻挡性的绝缘层。
第二衬底705一侧设置有遮光膜738、着色膜736以及与它们接触的绝缘膜734。
〔使用液晶元件的显示装置的结构例子〕
图33所示的显示装置700包括液晶元件775。液晶元件775包括导电层772、导电层774以及导电层772与导电层774之间的液晶层776。导电层774设置在第二衬底705一侧,用作公共电极。此外,导电层772与晶体管750所包括的源电极或漏电极电连接。导电层772形成在平坦化绝缘膜770上,用作像素电极。
导电层772可以使用对可见光具有透光性的材料或具有反射性的材料。透光性材料例如可以使用含有铟、锌、锡等的氧化物材料。反射性材料例如可以使用含有铝、银等材料。
当作为导电层772使用反射性材料时,显示装置700为反射型液晶显示装置。当作为导电层772使用透光性材料时,显示装置700为透射型液晶显示装置。当为反射型液晶显示装置的情况下,在观看侧设置偏振片。当为透射型液晶显示装置的情况下,以夹着液晶元件的方式设置一对偏振片。
第一衬底701与第二衬底705之间设置有结构体778。结构体778为柱状的间隔物且被设置为用来控制第一衬底701与第二衬底705之间的距离(单元间隙)。此外,作为结构体778也可以使用球状的间隔物。
图34所示的显示装置700示出使用横向电场方式(例如,FFS模式)的液晶元件775的例子。导电层772上隔着绝缘层773设置有用作公共电极的导电层774。可以通过导电层772与导电层774间产生的电场控制液晶层776的取向状态。
在图34中,可以以导电层774、绝缘层773、导电层772的叠层结构构成存储电容器。因此,不需要另外设置电容器,可以提高开口率。
虽然图33及图34中没有进行图示,也可以采用设置与液晶层776接触的取向膜。此外,可以适当地设置偏振构件、相位差构件、抗反射构件等的光学构件(光学衬底)及背光、侧光等光源。
液晶层776可以使用热致液晶、低分子液晶、高分子液晶、高分子分散型液晶(PDLC:Polymer Dispersed Liquid Crystal)、高分子网络型液晶(PNLC:Polymer NetworkLiquid Crystal)、铁电液晶、反铁电液晶等。此外,在采用横向电场方式的情况下,也可以使用不需要取向膜的呈现蓝相的液晶。
液晶元件的模式可以采用TN(Twisted Nematic:扭曲向列)模式、VA(VerticalAlignment:垂直取向)模式、IPS(In-Plane-Switching:平面内转换)模式、FFS(FringeField Switching:边缘电场转换)模式、ASM(Axially Symmetric aligned Micro-cell:轴对称排列微单元)模式、OCB(Optically Compensated Birefringence:光学补偿弯曲)模式、ECB(Electrically Controlled Birefringence:电控双折射)模式、宾主模式等。
液晶层776可以采用使用高分子分散型液晶、高分子网络型液晶等的散乱型液晶。此时,可以采用不设置着色膜736进行黑白色显示的结构,也可以采用使用着色膜736进行彩色显示的结构。
作为液晶元件的驱动方法,可以应用利用继时加法混色法进行彩色显示的分时显示方式(也称为场序制列驱动方式)。在该情况下,可以采用不设置着色膜736的结构。当采用分时显示方式的情况下,例如无需设置分别呈现R(红色)、G(绿色)、B(蓝色)的子像素,因此具有可以提高像素的开口率、清晰度等优点。
〔使用发光元件的显示装置〕
图35所示的显示装置700包括发光元件782。发光元件782包括导电层772、EL层786及导电膜788。EL层786包括有机化合物或无机化合物等发光材料。
发光材料可以举出荧光材料、磷光材料、热活化延迟荧光(Thermally activateddelayed fluorescence:TADF)材料、无机化合物(量子点材料等)等。
图35所示的显示装置700在平坦化绝缘膜770上设置有覆盖导电层772的一部分的绝缘膜730。在此,发光元件782包括透光性导电膜788为顶部发射型发光元件。此外,发光元件782也可以采用从导电层772侧射出光的底部发射结构或者从导电层772一侧及导电膜788一侧的双方射出光的双面发射结构。
着色膜736设置在与发光元件782重叠的位置。此外,遮光膜738设置在与绝缘膜730重叠的位置、引绕布线部711及源极驱动电路部704中。此外,着色膜736及遮光膜738由绝缘膜734覆盖。此外,发光元件782与绝缘膜734之间由密封膜732充填。此外,当通过在各像素中将EL层786形成为岛状或者在各像素列中将EL层786形成为条状,也就是说,通过分开涂布来形成EL层786时,也可以采用不设置着色膜736的结构。
图36示出适用于柔性显示器的显示装置的结构。图36是沿着图32B所示的显示装置700A中的点划线S-T的截面图。
图36所示的显示装置700A采用支撑衬底745、粘合层742、树脂层743及绝缘层744的叠层结构代替图35所示的第一衬底701。晶体管750、电容器790等设置在设置在树脂层743上的绝缘层744上。
支撑衬底745是包含有机树脂或玻璃等的具有柔性的薄衬底。树脂层743是包含聚酰亚胺树脂、丙烯酸树脂等的有机树脂的层。绝缘层744包含氧化硅、氧氮化硅、氮化硅等的无机绝缘膜。树脂层743与支撑衬底745通过粘合层742贴合在一起。树脂层743优选比支撑衬底745薄。
图36所示的显示装置700A包括保护层740代替图35所示的第二衬底705。保护层740与密封膜732贴合在一起。保护层740可以使用玻璃衬底或树脂薄膜等。此外,保护层740也可以使用偏振片、散射板等光学构件、触摸传感器面板等输入装置或上述两个以上的叠层结构。
发光元件782包括的EL层786在绝缘膜730及导电层772上以岛状设置。通过以各子像素中的EL层786的发光色都不同的方式分开形成EL层786,可以在不使用着色膜736的情况下实现彩色显示。此外,覆盖发光元件782设置有保护层741。保护层741可以防止水等杂质扩散到发光元件782中。保护层741优选使用无机绝缘膜。此外,更优选的是采用无机绝缘膜和有机绝缘膜各为一个以上的叠层结构。
图36中示出能够折叠的区域P2。区域P2中包括不设置有支撑衬底745、粘合层742以及绝缘层744等无机绝缘膜的部分。此外,在区域P2中,覆盖布线760设置有树脂层746。通过尽可能不在能够折叠的区域P2中设置无机绝缘膜而采用仅层叠含有金属或合金的导电层、含有有机材料的层的结构,可以防止在使其弯曲时产生裂缝。此外,通过不在区域P2设置支撑衬底745,可以使显示装置700A的一部分以极小的曲率半径弯曲。
此外,也可以对图33至图36所示的显示装置700或显示装置700A设置输入装置。作为该输入装置,例如,可以举出触摸传感器等。
例如,传感器的方式可以利用静电电容式、电阻膜式、表面声波式、红外线式、光学式、压敏式等各种方式。此外,可以组合使用上述方式中的两个以上。
此外,触摸面板有如下结构:输入装置形成在一对衬底之间的所谓的In-Cell型触摸面板;输入装置形成在显示装置700上的所谓的On-Cell型触摸面板;将输入装置与显示装置700贴合的所谓的Out-Cell型触摸面板;等等。
〔变形例子〕
以下,对与上述显示装置部分结构不同的变形例子进行说明。
图37A是显示装置800的截面示意图。显示装置800包括在衬底801上的发光元件820R、发光元件820G及发光元件820B。发光元件820R是呈现红色的发光元件,发光元件820G是呈现绿色的发光元件,发光元件820B是呈现蓝色的发光元件。注意,有时将发光元件820R、发光元件820G及发光元件820B统称为发光元件820。
衬底801可以使用包括晶体管或布线等的电路板。例如,可以适当地使用实施方式1所示的半导体装置。注意,在可以采用无源矩阵方式或分段方式的情况下,衬底801可以使用玻璃衬底等绝缘衬底。另外,衬底801是设置有用来驱动各发光元件的电路(也称为像素电路)或者用作驱动该像素电路的驱动电路的半导体电路的衬底。
发光元件820R包括导电层811、反射层812、绝缘层813、导电层814R、EL层815及导电层816。发光元件820G包括导电层811、反射层812、绝缘层813、导电层814G、EL层815及导电层816。发光元件820B包括导电层811、反射层812、绝缘层813、导电层814B、EL层815及导电层816。注意,有时将导电层814R、导电层814G及导电层814B统称为导电层814。
导电层811被用作下部电极,导电层816被用作上部电极。在导电层811上设置的反射层812具有反射可见光的功能。绝缘层813及导电层814具有透过可见光的功能,导电层816对可见光具有透过性及反射性。EL层815包含发光化合物。
各发光元件820所包括的导电层814具有在各发光元件之间不同的厚度。在三个导电层814中,导电层814B的厚度最薄,导电层814R的厚度最厚。在此,如图37A所示,当各发光元件中的反射层812的顶面与导电层816的底面(即,导电层816与EL层815的界面)的距离分别为距离DR、距离DG及距离DB时,距离DR最大,距离DB最小。距离DR、距离DG及距离DB的差异相当于各发光元件中的光学距离(光路长度)的差异。
在三个发光元件中,发光元件820R具有最长的光路长度,由此发射最长波长的光得到增强的光R。另一方面,发光元件820B具有最短的光路长度,由此发射最短波长的光得到增强的光B。发光元件820G发射其中间波长的光得到增强的光G。例如,光R可以是红光得到增强的光,光G可以是绿光得到增强的光,并且光B可以是蓝光得到增强的光。
通过采用这种结构,不需要按照每个不同颜色的发光元件分别形成发光元件820所包括的EL层,从而可以使用具有同一结构的元件进行颜色再现性高的彩色显示。此外,可以以极高密度配置发光元件820。例如,可以实现清晰度超过5000ppi的显示装置。
衬底801与发光元件820的导电层811通过插头831电连接。插头831以嵌入设置在绝缘层821的开口中的方式形成。另外,导电层811以与插头831的顶面接触的方式设置。
在显示装置800中,在相邻的不同颜色的发光元件之间,EL层815与导电层816分离。由此,可以防止在相邻的不同颜色的发光元件之间通过EL层815流过的泄漏电流。因此,可以抑制因该泄漏电流而产生的发光,而可以实现对比度较高的显示。再者,即使提高清晰度,也可以将导电性较高的材料用于EL层815,由此可以扩大材料的选择范围,容易实现效率的提高、功耗的降低以及可靠性的提高。
作为EL层815及导电层816也可以通过使用金属掩模等荫罩的沉积而形成岛状图案,但尤其优选采用不使用金属掩模的加工方法。由此,由于可以形成极微细的图案,所以可以与使用金属掩模的形成方法相比提高清晰度及开口率。这种加工方法典型地可以采用光刻法。除此之外,也可以采用纳米压印法、喷砂法等形成方法。
在本说明书等中,有时将使用金属掩模或FMM(Fine Metal Mask:高精细金属掩模)的器件称为MM(Metal Mask)结构。此外,在本说明书等中,有时将不使用金属掩模或FMM的器件称为MML(Metal Mask Less)结构。
作为显示装置800的制造方法,首先在不使用金属掩模沉积EL层815及导电层816之后,导电层816上形成抗蚀剂掩模。然后,通过蚀刻而去除EL层815及导电层816的没有被该抗蚀剂掩模覆盖的部分,然后去除抗蚀剂掩模。最后,形成绝缘层118。由此,可以制造显示装置800。
在显示装置800中,以覆盖发光元件820B、发光元件820G及发光元件820R的方式设置绝缘层818。在相邻的发光元件之间,绝缘层818的一部分与绝缘层817的顶面接触。绝缘层818被用作防止水等杂质扩散到发光元件的保护层。绝缘层818优选使用氧化硅膜、氮化硅膜或氧化铝膜等透湿性低的无机绝缘膜。
图37B所示的显示装置800A与上述显示装置800的主要不同之处在于插头830的存在及导电层814R、导电层814G及导电层814B的结构。
显示装置800A在分开形成的导电层811上依次层叠有反射层812、绝缘层813及导电层814。导电层814的各发光元件的厚度不同。因为导电层814通过插头830与导电层811电连接,所以不需要以大于导电层811的方式设置导电层814。通过具有这种结构,用作像素电极的导电层811可以以更大的方式设置,而且不需要设置导电层814与导电层811之间的接触孔,由此可以提高像素的开口率。
注意,在图37B中示出绝缘层813及反射层812中嵌入插头830的结构,但是本发明的一个方式不局限于此。也可以采用插头830嵌入在绝缘层813中且与反射层812接触的结构。此时,可以采用不设置导电层811而反射层812与插头830接触的结构,但是在反射层812薄的情况下在绝缘层813中形成用来形成插头830的开口时,有可能贯通反射层812,所以优选设置导电层811。
在显示装置800及显示装置800A中,在相同颜色的像素之间EL层815及导电层816优选以没有分离而连续的方式被加工。例如,可以将EL层815及导电层816加工为条纹状。由此,可以在不使所有发光元件的导电层816成为浮动状态的情况下供应规定电位。
注意,在图37A及图37B中示出EL层815采用R、G、B的像素各自发射不同的颜色的结构(也称为SBS(Side By Side)结构),但是本发明的一个方式不局限于此。例如,也可以采用如下结构:R、G、B的各像素包括白色发光的EL层;在从该白色发光的EL层发射的一侧设置有着色层(所谓的滤色片)。此外,作为白色发光的EL层,也可以使用多个发光单元隔着中间层(电荷产生层)串联连接的结构(也称为串联结构)。通过采用串联结构,可以实现能够以高亮度发光的发光元件。在本说明书等中,有时将包括白色发光的EL层的发光元件称为白色发光元件。
在对上述白色发光元件(单结构或串联结构)和SBS结构的发光元件进行比较的情况下,可以使SBS结构的发光元件的功耗比白色发光元件低。在想要降低功耗时优选采用SBS结构的发光元件。另一方面,白色发光元件的制造工艺比SBS结构的发光元件简单,由此可以降低制造成本或者提高制造成品率,所以是优选的。
以上是变形例子的说明。
本实施方式所示的结构例子及对应于这些例子的附图等的至少一部分可以与其他结构例子或附图等适当地组合而实施。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
(实施方式3)
在本实施方式中参照图38A至图38C对包括本发明的一个方式的半导体装置的显示装置进行说明。
图38A所示的显示装置包括像素部502、驱动电路部504、保护电路506及端子部507。注意,也可以采用不设置保护电路506的结构。
对像素部502所包括的晶体管及驱动电路部504所包括的晶体管可以使用本发明的一个方式的晶体管。此外,也可以对保护电路506使用本发明的一个方式的晶体管。
像素部502包括配置为X行Y列(X、Y为分别独立的2以上的自然数)的多个像素电路501。各像素电路501都包括驱动显示元件的电路。
驱动电路部504包括对栅极线GL_1至栅极线GL_X输出扫描信号的栅极驱动器504a、对数据线DL_1至数据线DL_Y供应数据信号的源极驱动器504b等的驱动电路。栅极驱动器504a采用至少包括移位寄存器的结构即可。此外,源极驱动器504b例如由多个模拟开关等构成。此外,也可以由移位寄存器等构成源极驱动器504b。
端子部507是指设置有用来从外部的电路对显示装置输入电源、控制信号及图像信号等的端子的部分。
保护电路506是在自身所连接的布线被供应一定的范围之外的电位时使该布线与其他布线之间处于导通状态的电路。图38A所示的保护电路506例如与栅极驱动器504a和像素电路501之间的布线的栅极线GL、或者与源极驱动器504b和像素电路501之间的布线的数据线DL等的各种布线连接。另外,在图38A中,为了区别保护电路506和像素电路501而对保护电路506附加阴影线。
此外,既可以采用栅极驱动器504a及源极驱动器504b各自设置在与像素部502相同的衬底上的结构,又可以采用形成有栅极驱动电路或源极驱动电路的衬底(例如,使用单晶半导体或多晶半导体形成的驱动电路板)以COG或TAB(Tape Automated Bonding:卷带自动结合)安装于设置有像素部502的衬底的结构。
图38A所示的多个像素电路501例如可以为图38B或图38C所示的结构。
图38B所示的像素电路501包括液晶元件570、晶体管550及电容器560。此外,与像素电路501连接有数据线DL_n、栅极线GL_m及电位供应线VL等。
根据像素电路501的规格适当地设定液晶元件570的一对电极中的一个电极的电位。根据被写入的数据设定液晶元件570的取向状态。此外,也可以对多个像素电路501的每一个所具有的液晶元件570的一对电极中的一个电极供应公共电位。此外,也可以对各行的像素电路501的每一个所具有的液晶元件570的一对电极中的一个电极供应不同的电位。
图38C所示的像素电路501包括晶体管552、晶体管554、电容器562以及发光元件572。此外,与像素电路501连接有数据线DL_n、栅极线GL_m、电位供应线VL_a及电位供应线VL_b等。
此外,电位供应线VL_a和电位供应线VL_b中的一个被施加高电源电位VDD,电位供应线VL_a和电位供应线VL_b中的另一个被施加低电源电位VSS。根据晶体管554的栅极被施加的电位,流过发光元件572中的电流被控制,从而来自发光元件572的发光亮度被控制。
本实施方式所示的结构例子及对应于这些例子的附图等的至少一部分可以与其他结构例子或附图等适当地组合而实施。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
(实施方式4)
下面对备有用来校正像素所显示的灰度的存储器的像素电路以及具有该像素电路的显示装置进行说明。实施方式1中例示出的晶体管可以用于下文中例示出的像素电路所使用的晶体管。
<电路结构>
图39A示出像素电路400的电路图。像素电路400包括晶体管M1、晶体管M2、电容器C1及电路401。此外,像素电路400连接有布线S1、布线S2、布线G1及布线G2。
晶体管M1的栅极与布线G1连接,源极和漏极中的一个与布线S1连接,源极和漏极中的另一个与电容器C1的一个电极连接。晶体管M2的栅极与布线G2连接,源极和漏极中的一个与布线S2连接,源极和漏极中的另一个与电容器C1的另一个电极及电路401连接。
电路401至少包括一个显示元件。显示元件可以使用各种各样的元件,典型地有有机EL元件或LED元件等发光元件、液晶元件或MEMS(Micro Electro Mechanical Systems)元件等。
将连接晶体管M1与电容器C1的节点记作节点N1,将连接晶体管M2与电路401的节点记作节点N2。
像素电路400通过使晶体管M1变为关闭状态可以保持节点N1的电位。此外,通过使晶体管M2变为关闭状态可以保持节点N2的电位。此外,通过在晶体管M2处于关闭状态的状态下通过晶体管M1对节点N1写入规定的电位,由于通过电容器C1的电容耦合,可以使节点N2的电位对应节点N1的电位变化而发生改变。
在此,作为晶体管M1、晶体管M2中的一方或双方可以使用实施方式1中例示出的使用氧化物半导体的晶体管。由于该晶体管具有极低的关态电流,因此可以长时间地保持节点N1或节点N2的电位。此外,当各节点的电位保持期间较短时(具体而言,帧频为30Hz以上时等)也可以采用使用了硅等半导体的晶体管。
<驱动方法例>
接着,参照图39B对像素电路400的工作方法的一个例子进行说明。图39B是像素电路400的工作的时序图。注意,这里为了便于说明,不考虑布线电阻等各种电阻、晶体管或布线等的寄生电容及晶体管的阈值电压等的影响。
在图39B所示的工作中,将1个帧期间分为期间T1和期间T2。期间T1是对节点N2写入电位的期间,期间T2是对节点N1写入电位的期间。
〔期间T1〕
在期间T1,对布线G1和布线G2的双方供给使晶体管变为导通状态的电位。此外,对布线S1提供为固定电位的电位Vref,对布线S2提供第一数据电位Vw
节点N1通过晶体管M1从布线S1被供给电位Vref。此外,节点N2通过晶体管M2从布线S2被供给第一数据电位Vw。因此,电容器C1变为保持电位差Vw-Vref的状态。
〔期间T2〕
接着,在期间T2,布线G1被供应使晶体管M1变为导通状态的电位,布线G2被供应使晶体管M2变为关闭状态的电位,布线S1被提供第二数据电位Vdata。此外,可以对布线S2提供预定的恒电位或使成为浮动状态。
节点N1通过晶体管M1从布线S1被供应第二数据电位Vdata。此时,由于通过电容器C1的电容耦合,对应第二数据电位Vdata节点N2的电位发生变化,其变化量为电位dV。也就是说,电路401被输入将第一数据电位Vw和电位dV加在一起的电位。注意,虽然图39B示出电位dV为正的值,但是其也可以为负的值。也就是说,第二数据电位Vdata也可以比电位Vref低。
这里,电位dV基本由电容器C1的电容值及电路401的电容值决定。当电容器C1的电容值充分大于电路401的电容值时,电位dV成为接近第二数据电位Vdata的电位。
如上所述,由于像素电路400可以组合两种数据信号生成供应给包括显示元件的电路401的电位,所以可以在像素电路400内进行灰度校正。
像素电路400可以生成超过可对与布线S1及布线S2连接的源极驱动器供给的最大电位的电位。例如,在使用发光元件的情况下,可以进行高动态范围(HDR)显示等。此外,在使用液晶元件的情况下,可以实现过驱动等。
<应用例>
〔使用液晶元件的例子〕
图39C所示的像素电路400LC包括电路401LC。电路401LC包括液晶元件LC及电容器C2。
液晶元件LC的一个电极与节点N2及电容器C2的一个电极连接,另一个电极与被供应电位Vcom2的布线连接。电容器C2的另一个电极与被供应电位Vcom1的布线连接。
电容器C2用作存储电容器。此外,当不需要时可以省略电容器C2。
由于像素电路400LC可以对液晶元件LC提供高电压,所以例如可以通过过驱动实现高速显示,可以采用驱动电压高的液晶材料等。此外,通过对布线S1或布线S2提供校正信号,可以根据使用温度或液晶元件LC的劣化状态等进行灰度校正。
〔使用发光元件的例子〕
图39D所示的像素电路400EL包括电路401EL。电路401EL包括发光元件EL、晶体管M3及电容器C2。
晶体管M3的栅极与节点N2及电容器C2的一个电极连接,源极和漏极中的一个与被供应电位VH的布线连接,源极和漏极中的另一个与发光元件EL的一个电极连接。电容器C2的另一个电极与被供应电位Vcom的布线连接。发光元件EL的另一个电极与被供应电位VL的布线连接。
晶体管M3具有控制对发光元件EL供应的电流的功能。电容器C2用作存储电容器。不需要时也可以省略电容器C2。
此外,虽然这里示出发光元件EL的阳极一侧与晶体管M3连接的结构,但是也可以采用阴极一侧与晶体管M3连接的结构。此时,可以适当地改变电位VH与电位VL的值。
像素电路400EL可以通过对晶体管M3的栅极施加高电位使大电流流过发光元件EL,所以可以实现HDR显示等。此外,通过对布线S1或布线S2提供校正信号可以对晶体管M3及发光元件EL的电特性偏差进行校正。
此外,不局限于图39C及图39D所示的电路,也可以采用另外附加晶体管或电容器等的结构。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
(实施方式5)
在本实施方式中,对可以使用本发明的一个方式制造的显示模块进行说明。
图40A所示的显示模块6000在上盖6001与下盖6002之间包括与FPC6005连接的显示装置6006、框架6009、印刷电路板6010及电池6011。
例如,可以将使用本发明的一个方式制造的显示装置用作显示装置6006。通过利用显示装置6006,可以实现功耗极低的显示模块。
上盖6001及下盖6002可以根据显示装置6006的尺寸适当地改变其形状或尺寸。
显示装置6006也可以具有作为触摸面板的功能。
框架6009具有保护显示装置6006的功能、遮断因印刷电路板6010的工作而产生的电磁波的功能以及散热板的功能等。
印刷电路板6010具有电源电路以及用来输出视频信号及时钟信号的信号处理电路、电池控制电路等。
图40B是具备光学触摸传感器的显示模块6000的截面示意图。
显示模块6000包括设置在印刷电路板6010上的发光部6015及受光部6016。此外,由上盖6001与下盖6002围绕的区域设置有一对导光部(导光部6017a、导光部6017b)。
显示装置6006隔着框架6009与印刷电路板6010及电池6011重叠。显示装置6006及框架6009固定在导光部6017a、导光部6017b。
从发光部6015发射的光6018经过导光部6017a、显示装置6006的顶部及导光部6017b到达受光部6016。例如,当光6018被指头或触屏笔等被检测体阻挡时,可以检测触摸操作。
例如,多个发光部6015沿着显示装置6006的相邻的两个边设置。多个受光部6016配置在与发光部6015对置的位置。由此,可以取得触摸操作的位置的信息。
作为发光部6015例如可以使用LED元件等光源,尤其是,优选使用发射红外线的光源。作为受光部6016可以使用接收发光部6015所发射的光且将其转换为电信号的光电元件。优选使用能够接收红外线的光电二极管。
通过使用使光6018透过的导光部6017a及导光部6017b,可以将发光部6015及受光部6016配置在显示装置6006中的下侧,可以抑制外光到达受光部6016而导致触摸传感器的错误工作。尤其优选使用吸收可见光且透过红外线的树脂,由此可以更有效地抑制触摸传感器的错误工作。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
(实施方式6)
在本实施方式中对能够使用本发明的一个方式的显示装置的电子设备的例子进行说明。
图41A所示的电子设备6500是可以用作智能手机的便携式信息终端设备。
电子设备6500的外壳6501中包括显示部6502、电源按钮6503、按钮6504、扬声器6505、麦克风6506、照相机6507及光源6508等。显示部6502具有触摸面板功能。
显示部6502可以使用本发明的一个方式的显示装置。
图41B是包括外壳6501的麦克风6506一侧的端部的截面示意图。
外壳6501的显示面一侧设置有具有透光性的保护构件6510,被外壳6501及保护构件6510包围的空间内设置有显示面板6511、光学构件6512、触摸传感器面板6513、印刷电路板6517、电池6518等。
显示面板6511、光学构件6512及触摸传感器面板6513使用没有图示的粘合层固定到保护构件6510。
在显示部6502外侧的区域中,显示面板6511的一部分被折叠。此外,该被折叠的部分与FPC6515连接。FPC6515安装有IC6516。此外,FPC6515与设置于印刷电路板6517的端子连接。
显示面板6511可以使用本发明的一个方式的柔性显示器面板。由此,可以实现极轻量的电子设备。此外,由于显示面板6511极薄,所以可以在抑制电子设备的厚度的情况下搭载大容量的电池6518。此外,通过折叠显示面板6511的一部分以在像素部的背面设置与FPC6515的连接部,可以实现窄边框的电子设备。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
(实施方式7)
在本实施方式中对包括使用本发明的一个方式制造的显示装置的电子设备进行说明。
以下所例示的电子设备是在显示部中包括本发明的一个方式的显示装置的电子设备,因此是可以实现高清晰的电子设备。此外,可以同时实现高清晰及大屏幕的电子设备。
在本发明的一个方式的电子设备的显示部上例如可以显示具有全高清、4K2K、8K4K、16K8K或更高的分辨率的影像。
作为电子设备,例如除了电视装置、笔记本型个人计算机、显示器装置、数字标牌、弹珠机、游戏机等大型的具有比较大的屏幕的电子设备之外,还可以举出数码相机、数码摄像机、数码相框、移动电话机、便携式游戏机、便携式信息终端、声音再现装置等。
使用了本发明的一个方式的电子设备可以沿着房屋或楼的内壁或外壁、汽车等的内部装饰或外部装饰等的平面或曲面组装。
图42A是安装有取景器8100的照相机8000的外观图。
照相机8000包括外壳8001、显示部8002、操作按钮8003、快门按钮8004等。此外,照相机8000安装有可装卸的镜头8006。
在照相机8000中,镜头8006和外壳也可以被形成为一体。
照相机8000通过按下快门按钮8004或者触摸用作触摸面板的显示部8002,可以进行成像。
外壳8001包括具有电极的嵌入器,除了可以与取景器8100连接以外,还可以与闪光灯装置等连接。
取景器8100包括外壳8101、显示部8102以及按钮8103等。
外壳8101通过嵌合到照相机8000的嵌入器的嵌入器装到照相机8000。取景器8100可以将从照相机8000接收的图像等显示到显示部8102上。
按钮8103被用作电源按钮等。
本发明的一个方式的显示装置可以用于照相机8000的显示部8002及取景器8100的显示部8102。此外,也可以在照相机8000中内置有取景器。
图42B是头戴显示器8200的外观图。
头戴显示器8200包括安装部8201、透镜8202、主体8203、显示部8204以及电缆8205等。此外,在安装部8201中内置有电池8206。
通过电缆8205,将电力从电池8206供应到主体8203。主体8203具备无线接收器等,能够将所接收的图像信息等显示到显示部8204上。此外,主体8203具有相机,由此可以利用使用者的眼球或眼睑的动作作为输入方法。
此外,也可以对安装部8201的被使用者接触的位置设置多个电极,以检测出根据使用者的眼球的动作而流过电极的电流,由此实现识别使用者的视线的功能。此外,还可以具有根据流过该电极的电流监视使用者的脉搏的功能。安装部8201可以具有温度传感器、压力传感器、加速度传感器等各种传感器,也可以具有将使用者的生物信息显示在显示部8204上的功能或与使用者的头部的动作同步地使显示在显示部8204上的图像变化的功能中的一个以上。
可以将本发明的一个方式的显示装置用于显示部8204。
图42C、图42D及图42E是头戴显示器8300的外观图。头戴显示器8300包括外壳8301、显示部8302、带状固定工具8304以及一对透镜8305。
使用者可以通过透镜8305看到显示部8302上的显示。优选的是,弯曲配置显示部8302。因为使用者可以感受高真实感。此外,通过透镜8305分别看到显示在显示部8302的不同区域上的图像,来可以进行利用视差的三维显示等。此外,本发明的一个方式不局限于设置有一个显示部8302的结构,也可以设置两个显示部8302以对使用者的一对眼睛分别配置两个不同的显示部。
可以将本发明的一个方式的显示装置用于显示部8302。因为包括本发明的一个方式的半导体装置的显示装置具有极高的分辨率,所以即使如图42E那样地使用透镜8305放大,也可以不使使用者看到像素而可以显示现实感更高的影像。
图43A至图43G所示的电子设备包括外壳9000、显示部9001、扬声器9003、操作键9005(包括电源开关或操作开关)、连接端子9006、传感器9007(该传感器具有测量如下因素的功能:力、位移、位置、速度、加速度、角速度、转速、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线)、麦克风9008等。
图43A至图43G所示的电子设备具有各种功能。例如,可以具有如下功能:将各种信息(静态图像、动态图像、文字图像等)显示在显示部上的功能;触摸面板的功能;显示日历、日期或时间等的功能;通过利用各种软件(程序)控制处理的功能;进行无线通信的功能;读出储存在存储介质中的程序或数据来处理的功能;等。注意,电子设备的功能不局限于上述功能,而可以具有各种功能。电子设备可以包括多个显示部。此外,也可以在该电子设备中设置照相机等而使其具有如下功能:拍摄静态图像或动态图像来将所拍摄的图像储存在存储介质(外部存储介质或内置于照相机的存储介质)中的功能;将所拍摄的图像显示在显示部上的功能;等。
下面,详细地说明图43A至图43G所示的电子设备。
图43A是示出电视装置9100的立体图。可以将例如是50英寸以上或100英寸以上的大型显示部9001组装到电视装置9100。
图43B是示出便携式信息终端9101的立体图。便携式信息终端9101例如可以用作智能手机。便携式信息终端9101也可以设置有扬声器9003、连接端子9006、传感器9007等。此外,便携式信息终端9101可以将文字或图像信息中的一个以上显示在其多个面上。图43B示出显示三个图标9050的例子。此外,也可以将由虚线矩形表示的信息9051显示在显示部9001的另一个面上。作为信息9051的一个例子,可以举出提示收到电子邮件、SNS或电话等的信息;电子邮件或SNS等的标题;发送者姓名;日期;时间;电池余量;以及天线接收信号强度等。或者,可以在显示有信息9051的位置上显示图标9050等。
图43C是示出便携式信息终端9102的立体图。便携式信息终端9102具有将信息显示在显示部9001的三个以上的面上的功能。在此,示出信息9052、信息9053、信息9054分别显示于不同的面上的例子。例如,使用者也可以在将便携式信息终端9102放在上衣口袋里的状态下确认显示在能够从便携式信息终端9102的上方观察到的位置上的信息9053。使用者可以确认到该显示而无需从口袋里拿出便携式信息终端9102,由此能够判断例如是否接电话。
图43D是示出手表型便携式信息终端9200的立体图。此外,显示部9001的显示面被弯曲,能够在所弯曲的显示面上进行显示。例如,通过与可进行无线通信的耳麦相互通信,便携式信息终端9200可以进行免提通话。此外,便携式信息终端9200包括连接端子9006,可以与其他信息终端进行数据的交换或者进行充电。此外,充电工作也可以利用无线供电进行。
图43E、图43F及图43G是示出能够折叠的便携式信息终端9201的立体图。此外,图43E是便携式信息终端9201为展开状态的立体图,图43G是便携式信息终端9201为折叠状态的立体图,并且图43F是便携式信息终端9201为从图43E和图43G中的一个状态变为另一个状态的中途的状态的立体图。便携式信息终端9201在折叠状态下可携带性好,在展开状态下因为具有无缝拼接的较大的显示区域而其显示的一览性优异。便携式信息终端9201所包括的显示部9001由铰链9055所连接的三个外壳9000来支撑。例如,可以以1mm以上且150mm以下的曲率半径使显示部9001弯曲。
图44A示出电视装置的一个例子。电视装置7100的显示部7500被组装在外壳7101中。在此示出利用支架7103支撑外壳7101的结构。
可以通过利用外壳7101所具备的操作开关或另外提供的遥控操作机7111进行图44A所示的电视装置7100的操作。此外,也可以将触摸面板应用于显示部7500,通过触摸显示部7500可以进行电视装置7100的操作。此外,遥控操作机7111也可以除了具备操作按钮以外还具备显示部。
此外,电视装置7100也可以具备电视广播的接收机或用来连接到通信网络的通信设备。
图44B示出笔记型个人计算机7200。笔记型个人计算机7200包括外壳7211、键盘7212、指向装置7213、外部连接端口7214等。在外壳7211中组装有显示部7500。
图44C及图44D示出数字标牌(Digital Signage)的一个例子。
图44C所示的数字标牌7300包括外壳7301、显示部7500及扬声器7303等。此外,还可以包括LED灯、操作键(包括电源开关或操作开关)、连接端子、各种传感器以及麦克风等。
图44D示出设置于圆柱状柱子7401上的数字标牌7400。数字标牌7400包括沿着柱子7401的曲面设置的显示部7500。
显示部7500越大,一次能够提供的信息量越多,并且容易吸引人的注意,由此例如可以提高广告宣传效果。
优选将触摸面板用于显示部7500,使得使用者能够操作。由此,不仅可以用于广告,还可以用于提供路线信息或交通信息、商用设施的指南等使用者需要的信息。
如图44C和图44D所示,数字标牌7300或数字标牌7400优选通过无线通信可以与使用者所携带的智能手机等信息终端设备7311联动。例如,显示在显示部7500上的广告的信息可以显示在信息终端设备7311的屏幕。例如,通过操作信息终端设备7311,可以切换显示部7500的显示。
可以在数字标牌7300或数字标牌7400上以信息终端设备7311为操作单元(控制器)执行游戏。由此,不特定多个使用者可以同时参加游戏,享受游戏的乐趣。
本发明的一个方式的显示装置可以应用于图44A至图44D所示的显示部7500。
虽然本实施方式的电子设备采用具有显示部的结构,但是本发明的一个实施方式也可以用于不具有显示部的电子设备。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
[实施例1]
在本实施例中,评价对金属氧化物膜的紫外光的影响。在本实施例中制造包括金属氧化物膜的三种样品(样品1A、样品1B及样品1C)。图45A示出样品1A的截面的示意图,图45B示出样品1B的截面的示意图,图45C示出样品1C的截面的示意图。
<样品的制造>
首先,在衬底902上形成厚度为30nm的第一金属氧化物膜908。第一金属氧化物膜908通过使用In-Ga-Zn氧化物靶材(In:Ga:Zn=4:2:4.1[原子数比])的溅射法形成。成膜时的压力为0.6Pa,电源功率为2.5kW,衬底温度为室温。作为成膜气体使用氧气体和氩气体的混合气体,氧流量比为10%。作为衬底902使用玻璃衬底。
接着,在氮气体气氛下以370℃进行1小时的加热处理之后,在氮气体和氧气体的混合气氛下以370℃进行1小时的加热处理。氮气体和氧气体的混合气氛为氮气体:氧气体=4:1(体积比)。加热处理利用烘箱装置。
接着,在第一金属氧化物膜908上形成厚度为140nm的氧氮化硅膜910。
接着,在氮气体气氛下以370℃进行1小时的加热处理。加热处理利用烘箱装置。
接着,在氧氮化硅膜910上形成厚度为20nm的第二金属氧化物膜。第二金属氧化物膜通过使用In-Ga-Zn氧化物靶材(In:Ga:Zn=4:2:4.1[原子数比])的溅射法形成。成膜时的压力为0.8Pa,电源功率为3.5kW,衬底温度为室温。作为成膜气体使用氧气体(氧流量比100%)。
接着,在氮气体和氧气体的混合气氛下以370℃进行1小时的加热处理。氮气体和氧气体的混合气氛为氮气体:氧气体=4:1(体积比)。加热处理利用烘箱装置。
接着,去除第二金属氧化物膜。
接着,在氮气体气氛下以370℃进行1小时的加热处理。加热处理利用烘箱装置。
接着,样品1B及样品1C利用干蚀刻装置进行等离子体处理。等离子体处理使用四氯化碳气体,ICP电源功率为6000W,偏压功率为500W,压力为0.67Pa。此外,在等离子体处理时在样品1B及样品1C上分别设置掩模,由此样品1B及样品1C不暴露于等离子体。在样品1B中,将石英衬底920用于掩模。样品1C使用在石英衬底920上设置有遮光膜930的掩模,由此不暴露于紫外光。作为遮光膜930使用厚度为200nm的铝膜。
图45B示出样品1B的等离子体处理时的截面示意图,图45C示出等离子体处理时的样品1C的截面示意图。图45B及图45C示意性地示出在等离子体中产生的紫外光940。
注意,样品1A不进行等离子体处理。
接着,去除氧氮化硅膜910,使第一金属氧化物膜908露出。
<薄层电阻测量>
接着,测量上述所制造的样品的薄层电阻,评价第一金属氧化物膜908的电阻。
图46示出各样品中的第一金属氧化物膜908的薄层电阻的值。在图46中,横轴表示样品名字、等离子体处理的有无、等离子体处理时使用的掩模的条件,纵轴表示第一金属氧化物膜908的薄层电阻(Rs)。
如图46所示,与不进行等离子体处理且不暴露于紫外光的样品1A相比,由等离子体处理被暴露于紫外光的样品1B的电阻更低。另一方面,在等离子体处理时不暴露于紫外光的样品1C的电阻与样品1A的电阻相等。
从以上结果可确认到在等离子体处理中产生的紫外光使金属氧化物膜的电阻降低。此外,可确认到:在进行等离子体处理时通过使金属氧化物膜不暴露于紫外光,可以抑制金属氧化物膜的电阻的降低。
[实施例2]
在本实施例中,对可用于本发明的一个方式的有机材料的透过率进行评价。在本实施例中,制造有机材料不同的八种样品(样品2A至样品2H)。
<样品的制造>
样品2A中,在玻璃衬底上形成厚度为1.5μm的有机材料A。作为有机材料A使用丙烯酸树脂(JSR公司制造的JEM-549)。
样品2B中,在玻璃衬底上形成厚度为1.5μm的有机材料B。作为有机材料B使用聚酰亚胺树脂(东丽株式会社制造的DL-1603)。
样品2C中,在玻璃衬底上形成厚度为1.5μm的有机材料C。作为有机材料C使用酚醛清漆树脂(默克公司制造的RG-300)。有机材料C为例如也可以用作光刻工序中的抗蚀剂的材料。
样品2D中,在玻璃衬底上形成厚度为1.2μm的有机材料D。作为有机材料D使用酚醛清漆树脂(东京应化工业株式会社制造的TELR-P003PM)。有机材料D呈现茶色。
样品2E中,在玻璃衬底上形成厚度为0.6μm的有机材料E。作为有机材料E使用丙烯酸树脂(东京应化工业株式会社制造的BK-4611)。有机材料E呈现黑色,例如也可以用于遮光层。
样品2F中,在玻璃衬底上形成厚度为1.5μm的有机材料F。作为有机材料F使用丙烯酸树脂(富士胶片电子材料有限公司制造的CR-7001W)。有机材料F呈现红色,例如也可以用于红色的着色层。
样品2G中,在玻璃衬底上形成厚度为1.5μm的有机材料G。作为有机材料G使用丙烯酸树脂(富士胶片电子材料有限公司制造的CG-7001W)。注意,有机材料G呈现绿色,例如也可以用于绿色的着色层。
样品2H中,在玻璃衬底上形成厚度为1.5μm的有机材料H。作为有机材料H使用丙烯酸树脂(富士胶片电子材料有限公司制造的CB-7001W)。注意,有机材料H呈现蓝色,例如也可以用于蓝色的着色层。
接着,样品2A至样品2H以250℃进行加热处理。加热处理利用烘箱装置。样品2A至样品2C以及样品2F至样品2H在氮气体气氛下且处理时间为1小时。样品2D在大气气氛下且处理时间为1小时。样品2E在氮气体气氛下且处理时间为30分钟。所有样品的加热处理都利用烘箱装置。
作为比较样品,准备样品2I及样品2J。样品2I使用玻璃衬底。样品2J使用石英衬底。
<透过率测量>
接着,测量上述所制造的样品的透过率。
图47及图48示出各样品的透过率的测量结果。在图47及图48中横轴表示波长λ,纵轴表示透过率T。
如图47及图48所示,可确认到样品2A至样品2H在紫外光的波长区域中透过率低。
[实施例3]
在本实施例中,制造晶体管而评价其电特性。
在本实施例中,制造本发明的一个方式的晶体管的样品3A以及比较例的晶体管的样品3B及样品3C。样品3A的结构可以参照实施方式1、图1A至图1C所示的晶体管100的记载。
图49A示出比较例的样品3B的沟道方向上的截面示意图。样品3B与样品3A不同之处在于:绝缘层130中的开口143a及开口143b位于绝缘层110及绝缘层118中的开口141a及开口141b的外侧;导电层120a及导电层120b与绝缘层110的侧面及绝缘层118的侧面接触。
图49B示出比较例的样品3C的沟道方向上的截面示意图。样品3C与样品3A不同之处在于:不包括绝缘层130;导电层120a及导电层120b与绝缘层110的侧面及绝缘层118的侧面接触。
<样品的制造>
首先,在衬底102上形成厚度大约为30nm的金属氧化物膜。金属氧化物膜通过使用金属元素的原子数比为In:Ga:Zn=1:1:1的溅射靶材的溅射法成膜。衬底102使用玻璃衬底。
接着,在干燥空气气氛下以340℃进行2小时的加热处理。加热处理利用烘箱装置。
接着,形成金属氧化物膜,且对该金属氧化物膜进行加工来得到半导体层108。
接着,作为用作栅极绝缘层的绝缘层110,利用等离子体CVD法形成厚度大约为140nm的氧氮化硅膜。
接着,在干燥空气气氛下,以340℃进行1小时的加热处理。加热处理利用烘箱装置。
接着,利用溅射法分别形成厚度大约为50nm的钛膜、厚度大约为200nm的铝膜、厚度大约为50nm的钛膜。然后,加工各导电膜而得到用作栅电极的导电层112。
接着,在氢气氛下进行等离子体处理之后,作为绝缘层118形成厚度大约为300nm的氮氧化硅膜。利用等离子体CVD装置连续地进行等离子体处理及氮氧化硅膜的形成。通过进行等离子体处理,在不与半导体层108的导电层112重叠的区域中形成低电阻区域108N。
接着,通过蚀刻而去除绝缘层110及绝缘层118的一部分来形成开口141a及开口141b。
接着,在样品3A及样品3B中,形成绝缘层130。作为绝缘层130,使用厚度为1.5μm的聚酰亚胺树脂。此时,在本发明的一个方式的晶体管的样品3A中,如图1B所示,以绝缘层130中的开口143a位于开口141a的内侧且绝缘层130中的开口143b位于开口141b的内侧的方式形成绝缘层130。通过采用这种方法,得到在低电阻区域108N中绝缘层110的侧面及绝缘层118的侧面被绝缘层130覆盖的结构。
在比较例的样品3B中,如图49A所示,以绝缘层130中的开口143a位于开口141a的外侧且绝缘层130中的开口143b位于开口141b的外侧的方式形成绝缘层130。通过采用这种方法,得到在低电阻区域108N上绝缘层110的侧面及绝缘层118的侧面不被绝缘层130覆盖的结构。在样品3C中,如图49B所示,没形成绝缘层130。
接着,在氮气体气氛下以250℃进行1小时的加热处理。加热处理利用烘箱装置。
接着,利用溅射法分别形成厚度大约为50nm的钛膜、厚度大约为300nm的铝膜、厚度大约为50nm的钛膜。然后,加工各导电膜而得到用作源电极及漏电极的导电层120a及导电层120b。
通过以上的工序,得到样品3A至样品3C。
<晶体管的Id-Vg特性>
接着,测量上述所制造的样品3A至样品3C的晶体管的Id-Vg特性。
晶体管的Id-Vg特性在如下条件下进行测量:对栅电极施加的电压(以下也称为栅极电压(VG))以从-15V到+15V每隔0.25V的方式施加。此外,将施加到源电极的电压(以下也称为源极电压(VS))设定为0V(comm),将施加到漏电极的电压(以下也称为漏极电压(VD))设定为0.1V和10V。
在此,对具有6μm的设计沟道长度、100μm的设计沟道宽度的晶体管进行测量。另外,每个样品的测量个数为20。
图50示出样品3A至样品3C的晶体管的阈值电压Vth。在图50中,横轴表示样品名字,纵轴表示阈值电压Vth。
如图50所示,可确认到:与不设置绝缘层130的样品3C相比,设置有绝缘层130的样品3B的阈值电压Vth在更靠近正一侧。此外,可确认到:与样品3B相比,包括本发明的一个方式的晶体管的样品3A的阈值电压Vth在更靠近正一侧且具有常关闭良好的电特性。
[实施例4]
在本实施例中,制造晶体管而评价其电特性。
在本实施例中,制造本发明的一个方式的晶体管的样品4A及样品4B以及比较例的晶体管的样品4C。样品4A及样品4B的结构可以参照实施方式1、图13A至图13C所示的晶体管100C的记载。
图49C示出比较例的样品4C的沟道方向上的截面示意图。样品4C与样品4A及样品4B不同之处在于:绝缘层130中的开口143a及开口143b位于绝缘层110及绝缘层118中的开口141a及开口141b的外侧;导电层120a及导电层120b与绝缘层110的侧面及绝缘层118的侧面接触。
<样品的制造>
首先,利用溅射法在玻璃衬底上形成厚度大约为100nm的钨膜,且对该钨膜进行加工来得到用作第一栅电极的导电层106。
接着,形成用作第一栅极绝缘层的绝缘层103。绝缘层103具有绝缘膜103a与绝缘膜103b的叠层结构。绝缘膜103a使用厚度大约为30nm的氮化硅膜与厚度大约为280nm的氮氧化硅膜的叠层结构。绝缘膜103b使用厚度大约为20nm的氧氮化硅膜。
接着,形成厚度大约为30nm的金属氧化物膜。金属氧化物膜通过使用金属元素的原子数比为In:Ga:Zn=1:1:1的溅射靶材的溅射法成膜。
接着,在干燥空气气氛下以340℃进行2小时的加热处理。加热处理利用烘箱装置。
接着,形成金属氧化物膜,且对该金属氧化物膜进行加工来得到半导体层108。
接着,作为用作第二栅极绝缘层的绝缘层110,利用等离子体CVD法形成厚度大约为140nm的氧氮化硅膜。
接着,在干燥空气气氛下,以340℃进行1小时的加热处理。加热处理利用烘箱装置。
接着,利用溅射法分别形成厚度大约为50nm的钛膜、厚度大约为200nm的铝膜、厚度大约为50nm的钛膜。然后,加工各导电膜而得到用作第二栅电极的导电层112。
接着,在氢气氛下进行等离子体处理之后,作为绝缘层118形成厚度大约为300nm的氮氧化硅膜。利用等离子体CVD装置连续地进行等离子体处理及氮氧化硅膜的形成。通过进行等离子体处理,在不与半导体层108的导电层112重叠的区域中形成低电阻区域108N。
接着,通过蚀刻而去除绝缘层110及绝缘层118的一部分来形成开口141a及开口141b。
接着,形成绝缘层130。样品4A及样品4C中,作为绝缘层130使用厚度为2.0μm的聚酰亚胺树脂。样品4B中,作为绝缘层130使用厚度为2.0μm的丙烯酸树脂。此时,在本发明的一个方式的晶体管的样品4A及样品4B中,如图13B所示,以绝缘层130中的开口143a位于开口141a的内侧且绝缘层130中的开口143b位于开口141b的内侧的方式形成绝缘层130。通过采用这种方法,得到在低电阻区域108N中绝缘层110的侧面及绝缘层118的侧面被绝缘层130覆盖的结构。
在比较例的样品4C中,如图49C所示,以绝缘层130中的开口143a位于开口141a的外侧且绝缘层130中的开口143b位于开口141b的外侧的方式形成绝缘层130。通过采用这种方法,得到在低电阻区域108N上绝缘层110的侧面及绝缘层118的侧面不被绝缘层130覆盖的结构。
接着,在氮气体气氛下以250℃进行1小时的加热处理。加热处理利用烘箱装置。
接着,利用溅射法分别形成厚度大约为50nm的钛膜、厚度大约为300nm的铝膜、厚度大约为50nm的钛膜。然后,加工各导电膜而得到用作源电极及漏电极的导电层120a及导电层120b。
通过以上的工序,得到样品4A至样品4C。
<晶体管的Id-Vg特性>
接着,测量上述所制造的样品4A至样品4C的晶体管的Id-Vg特性。
晶体管的Id-Vg特性在如下条件下进行测量:对栅电极施加的电压(以下也称为栅极电压(VG))以从-15V到+15V每隔0.25V的方式施加。此外,将施加到源电极的电压(以下也称为源极电压(VS))设定为0V(comm),将施加到漏电极的电压(以下也称为漏极电压(VD))设定为0.1V和10V。另外,通过对第一栅电极及第二栅电极供应相同栅极电压,测量Id-Vg特性。
在此,对具有3μm的设计沟道长度、50μm的设计沟道宽度的晶体管进行测量。另外,每个样品的测量个数为20。
图51示出样品4A至样品4C的Id-Vg特性。在图51中,重叠示出20个晶体管的Id-Vg特性结果。此外,图51还示出各样品的阈值电压Vth的平均值(ave.)及标准偏差(3σ)。
如图51所示,可确认到:与比较例的样品4C相比,本发明的一个方式的样品4A及样品4B的阈值电压Vth在更靠近正一侧。此外,可确认到:与样品4B相比,样品4A的阈值电压Vth在更靠近正一侧且具有常关闭良好的电特性。
<截面观察>
接着,利用聚焦离子束(FIB:Focused Ion Beam)对样品进行薄片化,利用扫描透射电子显微镜(STEM:Scanning Transmission Electron Microscopy)观察截面。
图52A及图52B示出样品4A的截面的STEM图像。图53A及图53B示出样品4B的截面的STEM图像。图54A及图54B示出样品4C的截面的STEM图像。图52A、图53A及图54A是倍率8,000倍的透射电子(TE:Transmitted Electron)图像。图52B、图53B及图54B是放大开口143a及其附近的倍率25,000倍的透射电子(TE)图像。
如图52A至图54B所示,可确认到各样品具有良好的形状。此外,作为绝缘层130中与半导体层108(低电阻区域108N)接触的区域的宽度151,在样品4A中大约为490nm(图52B的左边)及大约为460nm(图52B的右边),在样品4B中大约为630nm(图53B的左边)及大约为650nm(图53B的右边)。
[实施例5]
在本实施例中,对可用于本发明的一个方式的导电膜的透过率进行评价。
<样品的制造>
利用溅射法在石英衬底上形成钛膜。在本实施例中,作为导电膜使用钛膜,制造钛膜的厚度不同的六种(20nm、35nm、50nm、70nm、100nm及200nm)样品。
<透过率测量>
接着,测量上述所制造的样品的透过率。
图55A示出各样品的透过率的测量结果。图55B示出放大图55A的纵轴的图表。在图55A及图55B中横轴表示波长λ,纵轴表示透过率T。
如图55A及图55B所示,可确认到钛膜的厚度越厚紫外光的透过率越低。
[实施例6]
在本实施例中,评价对金属氧化物膜的形成导电膜时的紫外光的影响。在本实施例中,制造在金属氧化物膜上所形成的导电膜的厚度不同的六种样品。此外,作为参照样品制造一种不形成导电膜的样品。
<样品的制造>
首先,在玻璃衬底上形成厚度为120nm的氮化硅膜。
接着,形成厚度为150nm的第一氧氮化硅膜。
接着,形成厚度为30nm的金属氧化物膜。金属氧化物膜通过使用In-Ga-Zn氧化物靶材(In:Ga:Zn=5:1:3[原子数比])的溅射法形成。成膜时的压力为0.4Pa,电源功率为1.0kW,衬底温度为室温。作为成膜气体使用氧气体和氩气体的混合气体,氧流量比为50%。
接着,在干燥空气(CDA)气氛下,以320℃进行1小时的加热处理之后,以340℃进行1小时的加热处理。加热处理利用烘箱装置。
接着,形成厚度为140nm的第二氧氮化硅膜。
接着,在干燥空气(CDA)气氛下,以340℃进行加热处理为1小时。加热处理利用烘箱装置。
接着,利用溅射法在第二氧氮化硅膜上形成导电膜。该导电膜为第一钛膜、第一钛膜上的铝膜与该铝膜上的第二钛膜的叠层结构。这里,制造第一钛膜的厚度不同的六种(20nm、35nm、50nm、70nm、100nm及200nm)样品。铝膜的厚度为200nm,第二钛膜的厚度为50nm。另外,一种样品不形成导电膜。
接着,去除导电膜。导电膜的去除利用湿蚀刻法。
接着,去除第二氧氮化硅膜,使金属氧化物膜露出。第二氧氮化硅膜的去除利用干蚀刻法。
<薄层电阻测量>
接着,测量上述所制造的样品的薄层电阻,评价金属氧化物膜的电阻。
图56示出各样品中的金属氧化物膜的薄层电阻的值。在图56中,横轴表示第一钛膜的厚度,纵轴表示金属氧化物膜的薄层电阻(Rs)。注意,不形成导电膜的样品的图56的横轴记为“无”。
如图56所示,可确认到通过形成导电膜,金属氧化物膜的电阻下降。此外,第一钛膜的厚度越厚金属氧化物膜的电阻越低,第一钛膜的厚度为70nm以上时,金属氧化物膜的电阻没有差别。可以考虑如下:导电膜的形成中,在成膜初始期通过紫外光到达金属氧化物膜而金属氧化物膜的电阻下降,但是在导电膜的厚度变厚时,通过由该导电膜遮蔽紫外光,金属氧化物膜的电阻没有差别。
[实施例7]
在本实施例中,评价对金属氧化物膜的形成导电膜时的紫外光的影响。在本实施例中,制造在金属氧化物膜上所形成的导电膜的成膜条件不同的九种样品。此外,作为参照样品制造一种不形成导电膜的样品。
<样品的制造>
首先,在玻璃衬底上上形成厚度为120nm的氮化硅膜。
接着,形成厚度为150nm的第一氧氮化硅膜。
接着,形成厚度为30nm的金属氧化物膜。金属氧化物膜通过使用In-Ga-Zn氧化物靶材(In:Ga:Zn=5:1:3[原子数比])的溅射法形成。成膜时的压力为0.4Pa,电源功率为1.0kW,衬底温度为室温。作为成膜气体使用氧气体和氩气体的混合气体,氧流量比为50%。
接着,在干燥空气(CDA)气氛下以320℃进行1小时的加热处理之后,在氮气体和氧气体的混合气氛下以340℃进行1小时的加热处理。加热处理利用烘箱装置。
接着,形成厚度为140nm的第二氧氮化硅膜。
接着,在干燥空气(CDA)气氛下,以340℃进行加热处理为1小时。加热处理利用烘箱装置。
接着,在第二氧氮化硅膜上通过溅射法形成导电膜。该导电膜为第一钛膜、第一钛膜上的铝膜与该铝膜上的第二钛膜的叠层结构。第一钛膜的厚度为50nm,铝膜的厚度为200nm,第二钛膜的厚度为50nm。这里,制造第一钛膜的成膜条件不同的九种样品。第一钛膜的成膜条件包括压力的三个条件(0.3Pa、0.6Pa及0.85Pa)及功率的三个条件(8kW、29kW及58kW)。另外,一种样品不形成导电膜。
接着,去除导电膜。导电膜的去除时使用湿蚀刻法。
接着,去除第二氧氮化硅膜,使金属氧化物膜露出。第二氧氮化硅膜的去除时使用干蚀刻法。
<薄层电阻测量>
接着,测量上述所制造的样品的薄层电阻,评价金属氧化物膜的电阻。
图57示出各样品中的金属氧化物膜的薄层电阻的值。在图57中,横轴表示第一钛膜的成膜条件,纵轴表示金属氧化物膜的薄层电阻(Rs)。注意,不形成导电膜的样品的图57的横轴记为“无”。
如图57所示,可确认到通过形成导电膜,金属氧化物膜的电阻下降。此外,可确认到通过提高第一钛膜的成膜时的功率,金属氧化物膜的电阻得到提高。可以考虑:通过第一钛膜的成膜时的功率高时成膜速度变快而紫外光到达金属氧化物膜的时间缩短,其结果是,到达金属酸化物膜的紫外线量减少,由此抑制金属氧化物膜的电阻下降。另外,由于第一钛膜的成膜时的压力金属氧化物膜的电阻没有变差。
[实施例8]
在本实施例中,评价对金属氧化物膜的形成导电膜时的紫外光的影响。在本实施例中,制造在金属氧化物膜上所形成的导电膜的成膜条件不同的九种样品。此外,作为参照样品制造一种不形成导电膜的样品。
<样品的制造>
首先,在玻璃衬底上上形成厚度为120nm的氮化硅膜。
接着,形成厚度为150nm的第一氧氮化硅膜。
接着,形成厚度为30nm的金属氧化物膜。金属氧化物膜通过使用In-Ga-Zn氧化物靶材(In:Ga:Zn=5:1:3[原子数比])的溅射法形成。成膜时的压力为0.4Pa,电源功率为1.0kW,衬底温度为室温。作为成膜气体使用氧气体和氩气体的混合气体,氧流量比为50%。
接着,在干燥空气(CDA)气氛下以320℃进行1小时的加热处理之后,在氮气体和氧气体的混合气氛下以340℃进行1小时的加热处理。加热处理利用烘箱装置。
接着,形成厚度为140nm的第二氧氮化硅膜。
接着,在干燥空气(CDA)气氛下,以340℃进行加热处理为1小时。加热处理利用烘箱装置。
接着,在第二氧氮化硅膜上通过溅射法形成导电膜。该导电膜为第一钛膜、第一钛膜上的铝膜与该铝膜上的第二钛膜的叠层结构。第一钛膜的厚度为50nm,铝膜的厚度为200nm,第二钛膜的厚度为50nm。这里,制造铝膜的成膜条件不同的九种样品。铝膜的成膜条件包括压力的三个条件(0.3Pa、0.6Pa及0.85Pa)及功率的三个条件(10kW、36kW及78kW)。另外,一种样品不形成导电膜。
接着,去除导电膜。导电膜的去除时使用湿蚀刻法。
接着,去除第二氧氮化硅膜,使金属氧化物膜露出。第二氧氮化硅膜的去除时使用干蚀刻法。
<薄层电阻测量>
接着,测量上述所制造的样品的薄层电阻,评价金属氧化物膜的电阻。
图58示出各样品中的金属氧化物膜的薄层电阻的值。在图58中,横轴表示铝膜的成膜条件,纵轴表示金属氧化物膜的薄层电阻(Rs)。注意,不形成导电膜的样品的图58的横轴记为“无”。
如图58所示,可确认到通过形成导电膜,金属氧化物膜的电阻下降。此外,可确认到通过提高铝膜的成膜时的功率,金属氧化物膜的电阻得到提高。可以考虑:通过铝膜的成膜时的功率高时成膜速度变快而紫外光到达金属氧化物膜的时间缩短,其结果是,到达金属酸化物膜的紫外线量减少,由此抑制金属氧化物膜的电阻下降。另外,由于铝膜的成膜时的压力金属氧化物膜的电阻没有变差。
[符号说明]
DL_1:数据线、DL_n:数据线、DL_Y:数据线、DL:数据线、GL_1:栅极线、GL_m:栅极线、GL_X:栅极线、GL:栅极线、LC:液晶元件、VL_a:电位供应线、VL_b:电位供应线、100A:晶体管、100B:晶体管、100C:晶体管、100D:晶体管、100E:晶体管、100F:晶体管、100G:晶体管、100H:晶体管、100:晶体管、102:衬底、103a:绝缘膜、103b:绝缘膜、103:绝缘层、106:导电层、108f:金属氧化物膜、108L:区域、108N:低电阻区域、108:半导体层、110a:绝缘膜、110b:绝缘膜、110c:绝缘膜、110:绝缘层、112f:导电膜、112:导电层、112m:导电膜、114f:金属氧化物膜、114:金属氧化物层、116:绝缘层、118:绝缘层、120a:导电层、120b:导电层、130:绝缘层、132:绝缘层、140:杂质元素、141a:开口、141b:开口、141W:宽度、142:开口、143a:开口、143b:开口、143W:宽度、145a:开口、145b:开口、145W:宽度、147a:开口、147b:开口、147W:宽度、149a:开口、149b:开口、149W:宽度、151:宽度、193:靶材、194:等离子体、195:靶材、196:等离子体、400EL:像素电路、400LC:像素电路、400:像素电路、401EL:电路、401LC:电路、401:电路、501:像素电路、502:像素部、504a:栅极驱动器、504b:源极驱动器、504:驱动电路部、506:保护电路、507:端子部、550:晶体管、552:晶体管、554:晶体管、560:电容器、562:电容器、570:液晶元件、572:发光元件、700A:显示装置、700B:显示装置、700:显示装置、701:第一衬底、702:像素部、704:源极驱动电路部、705:第二衬底、706:栅极驱动电路部、708:FPC端子部、710:信号线、711:引绕布线部、712:密封剂、716:FPC、717:IC、721:源极驱动器IC、722:栅极驱动电路部、723:FPC、724:印刷电路板、730:绝缘膜、732:密封膜、734:绝缘膜、736:着色膜、738:遮光膜、740:保护层、741:保护层、742:粘合层、743:树脂层、744:绝缘层、745:支撑衬底、746:树脂层、750:晶体管、752:晶体管、760:布线、770:平坦化绝缘膜、772:导电层、773:绝缘层、774:导电层、775:液晶元件、776:液晶层、778:粘合层、780:各向异性导电膜、782:发光元件、786:EL层、788:导电膜、790:电容器、800A:显示装置、800:显示装置、801:衬底、811:导电层、812:反射层、813:绝缘层、814B:导电层、814G:导电层、814R:导电层、814:导电层、815:EL层、816:导电层、817:绝缘层、818:绝缘层、820B:发光元件、820G:发光元件、820R:发光元件、820:发光元件、821:绝缘层、830:插头、831:插头、902:衬底、908:第一金属氧化物膜、910:氧氮化硅膜、920:石英衬底、930:遮光膜、940:紫外光、6000:显示模块、6001:上盖、6002:下盖、6005:FPC、6006:显示装置、6009:框架、6010:印刷电路板、6011:电池、6015:发光部、6016:受光部、6017a:导光部、6017b:导光部、6018:光、6500:电子设备、6501:外壳、6502:显示部、6503:电源按钮、6504:按钮、6505:扬声器、6506:麦克风、6507:照相机、6508:光源、6510:保护构件、6511:显示面板、6512:光学构件、6513:触摸传感器面板、6515:FPC、6516:IC、6517:印刷电路板、6518:电池、7100:电视装置、7101:外壳、7103:支架、7111:遥控操作机、7200:笔记型个人计算机、7211:外壳、7212:键盘、7213:指向装置、7214:外部连接端口、7300:数字标牌、7301:外壳、7303:扬声器、7311:信息终端设备、7400:数字标牌、7401:柱子、7500:显示部、8000:照相机、8001:外壳、8002:显示部、8003:操作按钮、8004:快门按钮、8006:镜头、8100:取景器、8101:外壳、8102:显示部、8103:按钮、8200:头戴显示器、8201:安装部、8202:透镜、8203:主体、8204:显示部、8205:电缆、8206:电池、8300:头戴显示器、8301:外壳、8302:显示部、8304:固定工具、8305:透镜、9000:外壳、9001:显示部、9003:扬声器、9005:操作键、9006:连接端子、9007:传感器、9008:麦克风、9050:图标、9051:信息、9052:信息、9053:信息、9054:信息、9055:铰链、9100:电视装置、9101:便携式信息终端、9102:便携式信息终端、9200:便携式信息终端、9201:便携式信息终端

Claims (8)

1.一种半导体装置,包括:
半导体层;
栅极绝缘层;
栅电极;
第一绝缘层;
第二绝缘层;以及
导电层,
其中,所述栅极绝缘层与所述半导体层的顶面及侧面接触,
所述栅电极隔着所述栅极绝缘层具有与所述半导体层重叠的区域,
所述第一绝缘层包含无机材料,
所述第一绝缘层与所述栅极绝缘层的顶面以及所述栅电极的顶面及侧面接触,
所述栅极绝缘层及所述第一绝缘层在与所述半导体层重叠的区域具有第一开口,
所述第二绝缘层包含有机材料,
所述第二绝缘层在所述第一开口的内侧具有第二开口,
所述第二绝缘层与所述第一绝缘层的顶面及侧面以及所述栅极绝缘层的侧面接触,
并且,所述导电层通过所述第二开口与所述半导体层电连接。
2.一种半导体装置,包括:
半导体层;
栅极绝缘层;
栅电极;
第一绝缘层;
第二绝缘层;以及
导电层,
其中,所述栅极绝缘层与所述半导体层的顶面接触,
所述栅电极隔着所述栅极绝缘层具有与所述半导体层重叠的区域,
所述第一绝缘层包含无机材料,
所述第一绝缘层与所述半导体层的顶面及侧面、所述栅极绝缘层的侧面以及所述栅电极的顶面及侧面接触,
所述第一绝缘层在与所述半导体层重叠的区域具有第一开口,
所述第二绝缘层包含有机材料,
所述第二绝缘层在所述第一开口的内侧具有第二开口,
所述第二绝缘层与所述第一绝缘层的顶面及侧面接触,
并且,所述导电层通过所述第二开口与所述半导体层电连接。
3.根据权利要求1或2所述的半导体装置,
其中所述第二绝缘层的侧面与所述半导体层的顶面所形成的角度为45度以上且小于90度。
4.根据权利要求1至3中任一项所述的半导体装置,
其中所述第二绝缘层具有与所述半导体层的顶面接触的区域,
并且所述区域的宽度为50nm以上且3000nm以下。
5.根据权利要求1至4中任一项所述的半导体装置,
其中在200nm以上且350nm以下的波长区域的所述第二绝缘层的透过率为0.01%以上且70%以下。
6.根据权利要求1至5中任一项所述的半导体装置,
其中在200nm以上且350nm以下的波长区域中的所述有机材料的透过率为0.01%以上且70%以下。
7.根据权利要求1至6中任一项所述的半导体装置,
其中所述有机材料包含丙烯酸树脂、聚酰亚胺树脂、环氧树脂、聚酰胺树脂、聚酰亚胺酰胺树脂、硅氧烷树脂、苯并环丁烯类树脂、酚醛树脂、酚醛清漆树脂及这些树脂的前体中的一个或多个。
8.根据权利要求1至7中任一项所述的半导体装置,还包括:
第三绝缘层,
其中所述第三绝缘层包含无机材料,
所述第三绝缘层在所述第二开口的内侧具有第三开口,
并且所述第三绝缘层与所述第二绝缘层的顶面及侧面接触。
CN202180079563.2A 2020-12-15 2021-12-01 半导体装置 Pending CN116685901A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2020-207485 2020-12-15
JP2021-145106 2021-09-07
JP2021145106 2021-09-07
PCT/IB2021/061155 WO2022130086A1 (ja) 2020-12-15 2021-12-01 半導体装置

Publications (1)

Publication Number Publication Date
CN116685901A true CN116685901A (zh) 2023-09-01

Family

ID=87782338

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180079563.2A Pending CN116685901A (zh) 2020-12-15 2021-12-01 半导体装置

Country Status (1)

Country Link
CN (1) CN116685901A (zh)

Similar Documents

Publication Publication Date Title
JP7462391B2 (ja) 半導体装置
JP7344707B2 (ja) 半導体装置の作製方法
CN112997335A (zh) 半导体装置
JP2023166508A (ja) 半導体装置の作製方法
JP7475282B2 (ja) 半導体装置
CN111357086A (zh) 半导体装置
JP2023017043A (ja) 半導体装置
CN111788664B (zh) 半导体装置的制造方法
JP2024037777A (ja) 半導体装置の作製方法
CN112242448A (zh) 半导体装置
CN114207832A (zh) 半导体装置及半导体装置的制造方法
WO2020074993A1 (ja) 半導体装置
CN116685901A (zh) 半导体装置
WO2022130086A1 (ja) 半導体装置
JP7275112B2 (ja) 半導体装置
WO2020012276A1 (ja) 半導体装置
TW202410452A (zh) 半導體裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination