CN111602253A - 半导体装置以及半导体装置的制造方法 - Google Patents

半导体装置以及半导体装置的制造方法 Download PDF

Info

Publication number
CN111602253A
CN111602253A CN201880081313.0A CN201880081313A CN111602253A CN 111602253 A CN111602253 A CN 111602253A CN 201880081313 A CN201880081313 A CN 201880081313A CN 111602253 A CN111602253 A CN 111602253A
Authority
CN
China
Prior art keywords
layer
region
insulating layer
semiconductor
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880081313.0A
Other languages
English (en)
Inventor
肥塚纯一
生内俊光
神长正美
黑崎大辅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN111602253A publication Critical patent/CN111602253A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/2636—Bombardment with radiation with high-energy radiation for heating, e.g. electron beam heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

提供一种电特性良好的半导体装置。提供一种电特性稳定的半导体装置。提供一种可靠性高的半导体装置。半导体装置包括半导体层、第一绝缘层及第一导电层。半导体层具有岛状的顶面形状。第一绝缘层以与半导体层的顶面及侧面接触的方式设置。第一导电层位于第一绝缘层上并具有与半导体层重叠的部分。另外，半导体层包含金属氧化物，第一绝缘层包含氧化物。半导体层具有与第一导电层重叠的第一区域以及不与第一导电层重叠的第二区域。第一绝缘层具有与第一导电层重叠的第三区域以及不与第一导电层重叠的第四区域。另外，第二区域及第四区域包含磷或硼。

Description

半导体装置以及半导体装置的制造方法
技术领域
本发明的一个方式涉及一种半导体装置。本发明的一个方式涉及一种显示装置。本发明的一个方式涉及一种半导体装置或显示装置的制造方法。
注意，本发明的一个方式不局限于上述技术领域。作为本说明书等所公开的本发明的一个方式的技术领域的例子，可以举出半导体装置、显示装置、发光装置、蓄电装置、存储装置、电子设备、照明装置、输入装置、输入输出装置、这些装置的驱动方法或这些装置的制造方法。半导体装置是指能够通过利用半导体特性而工作的所有装置。
背景技术
作为可用于晶体管的半导体材料，使用金属氧化物的氧化物半导体受到瞩目。例如，专利文献1公开了如下半导体装置：层叠有多个氧化物半导体层，在该多个氧化物半导体层中，被用作沟道的氧化物半导体层包含铟及镓，并且铟的比例比镓的比例高，使得场效应迁移率(有时，简称为迁移率或μFE)得到提高的半导体装置。
由于能够用于半导体层的金属氧化物可以利用溅射法等形成，所以可以被用于构成大型显示装置的晶体管的半导体层。此外，因为可以将使用多晶硅或非晶硅的晶体管的生产设备的一部分改良而利用，所以可以抑制设备投资。此外，与使用非晶硅的晶体管相比，使用金属氧化物的晶体管具有高场效应迁移率，所以可以实现设置有驱动电路的高性能的显示装置。
此外，专利文献2公开了一种应用氧化物半导体膜的薄膜晶体管，其中，在源区域及漏区域中包括包含铝、硼、镓、铟、钛、硅、锗、锡和铅中的至少一种作为掺杂剂的低电阻区域。
[先行技术文献]
[专利文献]
[专利文献1]日本专利申请公开第2014-7399号公报
[专利文献2]日本专利申请公开第2011-228622号公报
发明内容
发明所要解决的技术问题
本发明的一个方式的目的之一是提供一种电特性良好的半导体装置。另外，本发明的一个方式的目的之一是提供一种电特性稳定的半导体装置。另外，本发明的一个方式的目的之一是提供一种可靠性高的半导体装置。
注意，这些目的的记载不妨碍其他目的的存在。注意，本发明的一个方式并不需要实现所有上述目的。此外，可以从说明书、附图、权利要求书等的记载抽取上述以外的目的。
解决技术问题的手段
本发明的一个方式是一种包括半导体层、第一绝缘层及第一导电层的半导体装置。半导体层具有岛状的顶面形状。第一绝缘层以与半导体层的顶面及侧面接触的方式设置。第一导电层位于第一绝缘层上并具有与半导体层重叠的部分。另外，半导体层包含金属氧化物，第一绝缘层包含氧化物。半导体层具有与第一导电层重叠的第一区域以及不与第一导电层重叠的第二区域。第一绝缘层具有与第一导电层重叠的第三区域以及不与第一导电层重叠的第四区域。另外，第二区域及第四区域包含第一元素。另外，第一元素优选为磷、硼、镁、铝或硅。另外，上述第一元素优选以与氧键合的状态存在。
此外，在上述结构中，优选的是，在X射线光电子能谱中，观察到第二区域或第四区域的起因于第一元素的氧化状态的峰。
此外，在上述结构中，第二区域优选具有第一元素的浓度高于第四区域的区域。
此外，在上述结构中，优选的是，在第二区域中，第一元素具有越接近第一绝缘层浓度越高的浓度梯度。
此外，在上述结构中，优选的是，在第四区域中，第一元素具有越接近半导体层浓度越高的浓度梯度。
此外，在上述结构中，半导体层优选具有第一元素的浓度为1×1020atoms/cm3以上且1×1022atoms/cm3以下的区域。
此外，在上述结构中，优选还包括第二绝缘层。此时，半导体层优选以与第二绝缘层上接触的方式设置。此外，第一绝缘层优选在不与半导体层重叠的区域中具有与第二绝缘层接触的部分。另外，第二绝缘层优选具有不与半导体层重叠并包含第一元素的第五区域。
此外，在上述结构中，优选还包括第二导电层。此时，第二导电层优选位于第二绝缘层的下侧并具有与半导体层及第一导电层重叠的区域。
此外，在上述结构中，优选在第一绝缘层和第一导电层之间包括金属氧化物层。此时，金属氧化物层优选包含一种以上的与半导体层相同的元素。
另外，本发明的其他一个方式是一种半导体装置的制造方法，包括如下步骤：形成包含金属氧化物的岛状半导体层的第一工序；在岛状半导体层上形成包含氧化物的第一绝缘层的第二工序；在第一绝缘层上形成与半导体层的一部分重叠的第一导电层的第三工序；以及在不被第一导电层覆盖的区域中对第一绝缘层及半导体层中供应第一元素的第四工序。另外，第一元素优选为磷、硼、镁、铝或硅。
另外，在上述第四工序中，优选以具有半导体层中的浓度越接近第一绝缘层越高的浓度分布的方式供应第一元素。
另外，优选的是，在上述第四工序中，利用等离子体离子掺杂法或离子注入法供应第一元素。
此外，在上述结构中，优选在第四工序以后包括进行加热处理的第五工序。此时，该加热处理优选在200℃以上且400℃以下的温度范围内进行。
发明效果
根据本发明的一个方式可以提供一种电特性良好的半导体装置。另外，根据本发明的一个方式可以提供一种电特性稳定的半导体装置。另外，根据本发明的一个方式可以提供一种可靠性高的显示装置。
注意，这些效果的记载不妨碍其他效果的存在。此外，本发明的一个方式并不需要具有所有上述效果。此外，可以从说明书、附图、权利要求书等的记载抽取上述以外的效果。
附图说明
[图1]晶体管的结构例子。
[图2]晶体管的结构例子。
[图3]晶体管的结构例子。
[图4]晶体管的结构例子。
[图5]说明晶体管的制造方法的图。
[图6]说明晶体管的制造方法的图。
[图7]显示装置的俯视图。
[图8]显示装置的截面图。
[图9]显示装置的截面图。
[图10]显示装置的截面图。
[图11]显示装置的方框图及电路图。
[图12]显示装置的电路图。
[图13]显示模块的结构例子。
[图14]电子设备的结构例子。
[图15]电子设备的结构例子。
[图16]电子设备的结构例子。
[图17]杂质浓度的计算结果。
[图18]薄层电阻的测量结果。
[图19]薄层电阻的测量结果。
[图20]薄层电阻的测量结果。
[图21]杂质浓度的测量结果。
[图22]晶体管的电特性。
[图23]晶体管的电特性。
[图24]晶体管的电特性及可靠性评价结果。
[图25]TDS分析结果。
[图26]TDS分析结果。
[图27]XPS分析结果。
[图28]XPS分析结果。
[图29]晶体管的电特性。
具体实施方式
以下，参照附图对实施方式进行说明。但是，实施方式可以以多个不同方式来实施，所属技术领域的普通技术人员可以很容易地理解一个事实，就是其方式和详细内容可以被变换为各种各样的形式而不脱离本发明的宗旨及其范围。因此，本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。
在本说明书所说明的附图中，为便于清楚地说明，有时夸大表示各结构的大小、层的厚度或区域。
本说明书所使用的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混淆而附加的，而不是为了在数目方面上进行限定的。
在本说明书中，为了方便起见，使用“上”、“下”等表示配置的词句以参照附图说明构成要素的位置关系。此外，构成要素的位置关系根据描述各结构的方向适当地改变。因此，不局限于说明书中所说明的词句，根据情况可以适当地换词句。
此外，在本说明书等中，在采用极性不同的晶体管或电路工作中的电流方向变化的情况等下，晶体管所包括的源极及漏极的功能有时相互调换。因此，“源极”和“漏极”可以相互调换。
注意，在本说明书等中，晶体管的沟道长度方向是指与以最短距离连接源区域和漏区域的直线平行的方向中的一个。也就是说，沟道长度方向相当于在晶体管处于开启状态时流过半导体层中的电流的方向之一。此外，沟道宽度方向是指与该沟道长度方向正交的方向。此外，根据晶体管的结构及形状，沟道长度方向及沟道宽度方向有时不限于一个方向。
在本说明书等中，“电连接”包括通过“具有某种电作用的元件”连接的情况。在此，“具有某种电作用的元件”只要可以进行连接对象间的电信号的授受，就对其没有特别的限制。例如，“具有某种电作用的元件”不仅包括电极和布线，而且还包括晶体管等的开关元件、电阻器、电感器、电容器、其他具有各种功能的元件等。
此外，在本说明书等中，可以将“膜”和“层”相互调换。例如，有时可以将“导电层”变换为“导电膜”。此外，例如，有时可以将“绝缘层”变换为“绝缘膜”。
此外，在本说明书等中，在没有特别的说明的情况下，关态电流(off-statecurrent)是指晶体管处于关闭状态(也称为非导通状态、遮断状态)时的漏极电流。在没有特别的说明的情况下，在n沟道型晶体管中，关闭状态是指栅极与源极间的电压Vgs低于阈值电压Vth(p沟道型晶体管中Vgs高于Vth)的状态。
在本说明书等中，显示装置的一个方式的显示面板是指能够在显示面显示(输出)图像等的面板。因此，显示面板是输出装置的一个方式。
此外，在本说明书等中，有时将在显示面板的衬底上安装有例如FPC(FlexiblePrinted Circuit：柔性印刷电路)或TCP(Tape Carrier Package：载带封装)等连接器的结构或在衬底上以COG(Chip On Glass：玻璃覆晶封装)方式等直接安装IC(集成电路)的结构称为显示面板模块或显示模块，或者也简称为显示面板等。
注意，在本说明书等中，显示装置的一个方式的触摸面板具有如下功能：在显示面上显示图像等的功能；以及检测出手指或触屏笔等被检测体接触、按压或靠近显示面的作为触摸传感器的功能。因此，触摸面板是输入输出装置的一个方式。
触摸面板例如也可以称为具有触摸传感器的显示面板(或显示装置)、具有触摸传感器功能的显示面板(或显示装置)。触摸面板也可以包括显示面板及触摸传感器面板。或者，也可以具有在显示面板内部或表面具有触摸传感器的功能的结构。
此外，在本说明书等中，有时将在触摸面板的衬底上安装有连接器或IC的结构称为触摸面板模块、显示模块，或者简称为触摸面板等。
(实施方式1)
在本实施方式中，说明本发明的一个方式的半导体装置、显示装置及其制造方法。
本发明的一个方式是一种晶体管，该晶体管在被形成面上包括形成有沟道的半导体层、半导体层上的栅极绝缘层(也称为第一绝缘层)、以及栅极绝缘层上的被用作栅电极的导电层(也称为第一导电层)。半导体层优选包含呈现半导体特性的金属氧化物(以下，也称为氧化物半导体)。
栅极绝缘层优选以与被加工为岛状的半导体层的顶面及侧面接触的方式设置。此外，尤其是，当将金属氧化物用于半导体层时，栅极绝缘层优选包含氧化物。
半导体层具有会形成沟道的沟道形成区域、以及被用作源区域及漏区域的一对低电阻区域。沟道形成区域是半导体层中的与栅电极重叠的区域。此外，一对低电阻区域是以夹着沟道形成区域的方式设置的具有比沟道形成区域低的电阻的区域。
一对低电阻区域优选包含杂质元素。作为杂质元素，可以举出氢、硼、碳、氮、氟、磷、硫、砷、铝、镁、硅或稀有气体等。作为稀有气体的典型例，有氦、氖、氩、氪及氙等。尤其是，优选包含使用硼或磷。
尤其是，一对低电阻区域优选包含容易与氧键合的杂质元素。例如，可以举出硼、磷、铝、镁、硅等。
包含在一对低电阻区域中的杂质元素优选具有越接近栅极绝缘层浓度越高的浓度梯度。
此外，由于制造工序中施加的热的影响等，因此低电阻区域所包含的上述杂质元素的一部分有时扩散到沟道形成区域。此时，沟道形成区域中的杂质元素的浓度优选为低电阻区域中的浓度的十分之一以下，更优选为百分之一以下。
另外，优选栅极绝缘层中的与一对低电阻区域接触的部分，即不与栅电极重叠的部分也包含上述杂质元素。另外，优选栅极绝缘层中的与沟道形成区域接触的部分，即与栅电极重叠的部分没添加有上述杂质。
在与半导体层的顶面接触地设置有包含氧化物的栅极绝缘层的状态下，进行加热处理，由此可以将从栅极绝缘层释放的氧供应到半导体层。因此，可以填补半导体层中的氧空位，可以实现一种可靠性高的晶体管。
另一方面，当低电阻区域被供应氧时，有时载流子密度降低而电阻增高。但是，在本发明的一个方式中，栅极绝缘层的与低电阻区域接触的部分添加有上述杂质元素。通过对会因加热而释放氧的氧化物膜添加上述杂质元素，可以降低被释放的氧量。其结果是，抑制氧从栅极绝缘层供应到低电阻区域，低电阻区域可以维持电阻低的状态。
通过采用这样的结构，可以实现一种包括氧空位充分得到降低且载流子密度极低的沟道形成区域、以及电阻极低的源区域及漏区域，并具有良好的电特性以及高可靠性的半导体装置。
例如，将栅电极用作掩模，进行对栅极绝缘层及半导体层供应上述杂质元素的处理，然后进行加热处理，由此可以制造这种晶体管。
此时，优选利用等离子体离子掺杂法或离子注入法进行杂质元素的供应。因为在这些方法中容易调节添加离子的深度，所以容易以包含栅极绝缘层和半导体层的区域瞄准添加离子。
另外，在添加杂质元素时，优选以半导体层的栅极绝缘层一侧的区域或半导体层和栅极绝缘层的界面附近的杂质浓度最高的方式设定离子的供应条件。由此，可以在一次的工序中对半导体层和栅极绝缘层的双方添加适当浓度的杂质元素。并且，通过对低电阻区域的上部添加高浓度的杂质元素来使其低电阻化，可以进一步降低低电阻区域与源电极或漏电极的接触电阻。另外，通过在栅极绝缘层的接近低电阻区域的部分形成杂质元素的浓度高的区域，有效地降低该部分的氧扩散性，可以更有效地抑制栅极绝缘层中的氧扩散到低电阻区域一侧。
例如，半导体层的低电阻区域优选具有杂质浓度为1×1019atoms/cm3以上且1×1023atoms/cm3以下、优选为1×1020atoms/cm3以上且1×1022atoms/cm3以下的区域。另外，半导体层的低电阻区域优选具有杂质浓度高于栅极绝缘层的与低电阻区域接触的区域的区域。由此，可以实现电阻极低的低电阻区域。
另外，栅极绝缘层的不与栅电极重叠的区域优选具有杂质浓度低于低电阻区域且高于与栅电极重叠的部分的区域。
另外，在作为杂质元素使用容易与氧键合的元素的情况下，杂质元素以与半导体中的氧键合的状态存在。就是说，因为杂质元素夺取半导体层中的氧所以在半导体层中产生氧空位，该氧空位与膜中的氢键合而产生载流子。并且，半导体层中的杂质元素以氧化状态稳定地存在，因此不会因工序中施加的热等而脱离，所以可以实现一种稳定地具有低电阻的低电阻区域。例如，即使在工序中施加400℃以上、600℃以上或800℃以上的温度，也可以维持稳定的低电阻区域。
在此，一般而言，在作为半导体层使用硅膜的情况下，作为杂质使用向半导体供应电子的供体或者向半导体供应空穴的受体，该供体或受体取代硅原子，由此可以使半导体层具有N型或P型的导电性。另一方面，如上所述，在本发明的一个方式中，包含在氧化物半导体中的杂质元素只要具有夺取氧化物半导体中的氧而在半导体层中产生氧空位的功能即可，杂质元素本身不需要具有产生载流子的功能。从这一点来看，可以说，本发明的一个方式中的半导体层的低电阻化的机理与硅等的情况完全不同。
另外，作为栅极绝缘层优选使用包含氧化物的绝缘膜。并且，栅极绝缘层优选包含通过加热而脱离的氧(也称为过剩氧)。此时，栅极绝缘层中的杂质元素以与栅极绝缘层中的过剩氧键合的状态存在。在过剩氧与杂质元素键合而稳定化时，被添加杂质元素的区域处于即使进行加热也几乎没有氧脱离的状态。此外，处于氧不容易扩散的状态。因此，可以在防止从栅极绝缘层向低电阻区域的氧供应所导致的高电阻化的同时，因为沟道形成区域被供应氧所以可以降低氧空位。其结果是，可以实现电特性良好且可靠性高的晶体管。
作为杂质元素优选使用与半导体层及栅极绝缘层中的氧键合而稳定化的元素。例如，优选使用在氧化物处于标准状态下会以固体存在的元素。特别优选的元素可以从稀有气体、氢以外的典型非金属元素、典型金属元素以及过渡金属元素中选择。尤其是，优选使用硼、磷、铝、镁、硅等。
以下，参照附图对更具体的例子进行说明。
[结构例子1]
图1A是晶体管100的俯视图，图1B相当于沿着图1A所示的点划线A1-A2的截面图，图1C相当于沿着图1A所示的点划线B1-B2的截面图。在图1A中，省略晶体管100的构成要素的一部分(栅极绝缘层等)。另外，有时点划线A1-A2方向相当于沟道长度方向，点划线B1-B2方向相当于沟道宽度方向。此外，在后面的晶体管的俯视图中也与图1A同样地省略构成要素的一部分。
晶体管100设置在衬底102上，并包括绝缘层103、半导体层108、绝缘层110、金属氧化物层114、导电层112、绝缘层116及绝缘层118等。岛状半导体层108设置在绝缘层103上。绝缘层110以与绝缘层103的顶面、半导体层108的顶面及侧面接触的方式设置。绝缘层110上依次层叠有金属氧化物层114及导电层112，并具有与半导体层108重叠的部分。绝缘层116以覆盖绝缘层110的顶面、金属氧化物层114的侧面及导电层112的顶面的方式设置。绝缘层118以覆盖绝缘层116的方式设置。
导电层112的一部分被用作栅电极。绝缘层110的一部分被用作栅极绝缘层。晶体管100是在半导体层108上设置有栅电极的所谓顶栅型晶体管。
此外，如图1A及图1B所示，晶体管100也可以在绝缘层118上包括导电层120a及导电层120b。导电层120a及导电层120b被用作源电极或漏电极。导电层120a及导电层120b分别通过设置在绝缘层118、绝缘层116及绝缘层110中的开口部141a及开口部141b电连接于后续的区域108n。
半导体层108优选包含金属氧化物。
例如，半导体层108优选包含铟、M(M为选自镓、铝、硅、硼、钇、锡、铜、钒、铍、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨或镁中的一种或多种)和锌。尤其是，M优选为选自铝、镓、钇和锡中的一种或多种。
尤其是，作为半导体层108，优选使用包含铟、镓及锌的氧化物。
半导体层108也可以采用层叠有组成不同的层、结晶性不同的层或杂质浓度不同的层的叠层结构。
另外，导电层112及金属氧化物层114以其顶面形状彼此大致一致的方式被加工。
在本说明书等中，“顶面形状大致一致”是指叠层中的每一个层的轮廓的至少一部分重叠。例如，是指上层及下层的一部或全部通过同一掩模图案被加工的情况。但是，实际上有轮廓不重叠的情况，例如，上层位于下层的内侧或者上层位于下层的外侧，这种情况也可以说“顶面形状大致一致”。
位于绝缘层110与导电层112之间的金属氧化物层114被用作防止绝缘层110所包含的氧扩散到导电层112一侧的阻挡膜。再者，金属氧化物层114还被用作防止导电层112所包含的氢或水扩散到绝缘层110一侧的阻挡膜。金属氧化物层114例如可以使用至少与绝缘层110相比不容易使氧及氢透过的材料。
借助于金属氧化物层114，即使将如铝或铜等容易抽吸氧的材料用于导电层112，也可以抑制氧从绝缘层110扩散到导电层112。此外，即使导电层112包含氢，也可以抑制氢从导电层112通过绝缘层110扩散到半导体层108。其结果是，可以使半导体层108的沟道形成区域中的载流子密度极低。
作为金属氧化物层114，可以使用绝缘材料或导电材料。当金属氧化物层114具有绝缘性时，该金属氧化物层114被用作栅极绝缘层的一部分。另一方面，当金属氧化物层114具有导电性时，该金属氧化物层114被用作栅电极的一部分。
作为金属氧化物层114，优选使用其介电常数比氧化硅高的绝缘材料。尤其是，优选使用氧化铝膜、氧化铪膜或铝酸铪膜等，因为可以降低驱动电压。
作为金属氧化物层114，例如可以使用氧化铟、铟锡氧化物(ITO)或含有硅的铟锡氧化物(ITSO)等导电氧化物。尤其是，优选使用包含铟的导电氧化物，因为其导电性高。
此外，作为金属氧化物层114，优选使用包含一个以上的与半导体层108相同的元素的氧化物材料。尤其是，优选使用可应用于上述半导体层108的氧化物半导体材料。此时，通过使用利用与半导体层108相同的溅射靶材而形成的金属氧化物膜作为金属氧化物层114，可以共用设备，所以这是优选的。
此外，在半导体层108和金属氧化物层114的双方都使用包含铟及镓的金属氧化物材料的情况下，通过使用其镓组成(含有比率)高于半导体层108的材料，可以提高对氧的阻挡性，所以这是优选的。此时，通过将其铟组成高于金属氧化物层114的材料用于半导体层108，可以提高晶体管100的场效应迁移率。
此外，金属氧化物层114优选利用溅射装置形成。例如，在利用溅射装置形成氧化物膜时，通过在包含氧气体的气氛下形成该氧化物膜，可以适当地对绝缘层110或半导体层108中添加氧。
半导体层108包括与导电层112重叠的区域以及夹着该区域的一对低电阻区域108n。半导体层108的与导电层112重叠的区域被用作晶体管100的沟道形成区域。另一方面，区域108n被用作晶体管100的源区域或漏区域。
此外，区域108n也可以说是与沟道形成区域相比电阻更低的区域、载流子浓度更高的区域、氧缺陷密度更高的区域、杂质浓度更高的区域或呈现n型的区域。
半导体层108的区域108n是包含杂质元素的区域。作为该杂质元素，例如，可以举出氢、硼、碳、氮、氟、磷、硫、砷、铝或稀有气体等。作为稀有气体的典型例子，有氦、氖、氩、氪及氙等。特别是，优选包含硼或磷。此外，也可以包含这些元素中的两种以上。
绝缘层110具有与半导体层108的沟道形成区域接触的区域，即与导电层112重叠的区域。此外，绝缘层110还具有与半导体层108的电阻低的区域108n接触且不与导电层112重叠的区域。
此外，与半导体层108的沟道形成区域接触的绝缘层103及绝缘层110优选使用氧化物膜。例如，可以使用氧化硅膜、氧氮化硅膜、氧化铝膜等氧化物膜。由此，通过晶体管100的制造工序中的热处理等，从绝缘层103或绝缘层110脱离的氧被供应到半导体层108的沟道形成区域，由此可以降低半导体层108中的氧空位。
图2是放大了图1B中的点划线所围绕的区域P的截面图。
绝缘层110具有包含上述杂质元素的区域110d。区域110d至少位于与区域108n的界面附近。此外，区域110d在没设置有半导体层108且不与导电层112重叠的区域中至少位于与绝缘层103的界面附近。此外，如图1B、图1C及图2所示，区域110d优选没设置在与半导体层108的沟道形成区域接触的部分中。
此外，绝缘层103在与绝缘层110接触的界面附近包括包含上述杂质元素的区域103d。如图2所示，区域103d还设置在与区域108n接触的界面附近。此时，与区域108n重叠的部分的杂质浓度比与绝缘层110接触的部分的杂质浓度低。
这里，区域108n的杂质浓度优选具有越接近绝缘层110浓度越高的浓度梯度。由此，越靠近区域108n的上部，电阻越低，从而可以更有效地降低与导电层120a(或导电层120b)之间的接触电阻。此外，与整个区域108n的浓度均匀的情况相比，可以进一步降低区域108n的杂质元素的总量，由此可以将因制造工序中加热的影响等而有可能扩散到沟道形成区域的杂质量保持较低水平。
此外，区域110d的杂质浓度优选具有越接近半导体层108浓度越高的浓度梯度。在使用能够通过加热释放氧的氧化物膜的绝缘层110中，被添加上述杂质元素的区域110d与其他区域相比可以抑制氧的释放。由此，位于绝缘层110的与区域108n的界面附近的区域110d被用作氧阻挡层，从而可以有效地减少供应给区域108n的氧。
如下所述，可以以导电层112为掩模对区域108n及区域110d添加杂质元素。由此，可以在形成区域108n的同时以自对准的方式形成区域110d。
在图2等中，为了夸张表示绝缘层110的高杂质浓度部分位于与半导体层108的界面附近，只在绝缘层110中的半导体层108附近以阴影线示出区域110d，但是实际上在整个绝缘层110的厚度方向上会含有上述杂质元素。
区域108n及区域110d优选分别包含杂质浓度为1×1019atoms/cm3以上且1×1023atoms/cm3以下，优选为5×1019atoms/cm3以上且5×1022atoms/cm3以下，更优选为1×1020atoms/cm3以上且1×1022atoms/cm3以下的区域。此外，区域108n优选具有其杂质浓度高于绝缘层110的区域110d的部分，由此可以更有效地降低区域108n的电阻。
例如，可以利用二次离子质谱分析(SIMS：Secondary Ion Mass Spectrometry)、X射线光电子能谱(XPS：X-ray Photoelectron Spectroscopy)等分析法分析出区域108n及区域110d所包含的杂质的浓度。在利用XPS分析的情况下，通过组合来自表面一侧或背面一侧的离子溅射和XPS分析，可以得知深度方向上的浓度分布。
此外，区域108n中的杂质元素优选以氧化状态存在。例如，作为杂质元素，优选使用硼、磷、镁、铝、硅等容易被氧化的元素。这种容易被氧化的元素可以在与半导体层108中的氧键合而以氧化状态稳定地存在，因此，即使在后面的工序中被施加高温(例如为400℃以上、600℃以上、800℃以上)，也可以抑制脱离。此外，杂质元素夺取半导体层108中的氧，由此在区域108n中产生很多氧空位。该氧空位与膜中的氢键合而成为载流子供给源，使得区域108n成为极低电阻状态。
此外，当在后面的工序中进行高温处理时，有时多量的氧从外部或区域108n附近的膜被供应到区域108n，有时会导致电阻上升。因此，优选在被氧阻挡性高的绝缘层116覆盖的状态下进行高温处理。
此外，区域110d中的杂质元素也优选以氧化状态存在。这种容易被氧化的元素可以在与绝缘层110中的氧键合而以氧化状态稳定地存在，因此，即使在后面的工序中被施加高温，也可以抑制脱离。尤其是，在绝缘层110中含有能够通过加热脱离的氧(也称为过剩氧)的情况下，该过剩氧与杂质元素键合而被稳定化，由此可以抑制氧从区域110d被供应给区域108n。此外，包含被氧化了的状态下的杂质元素的区域110d处于氧不容易扩散的状态，由此也可以防止氧从区域110d上方通过该区域110d被供应给区域108n。
例如，在使用硼作为杂质元素的情况下，包含在区域108n及区域110d中的硼以与氧键合的状态存在。通过在XPS分析中观察到起因于B2O3键合的光谱峰可以确认这一点。此外，在XPS分析中，观察不到起因于硼元素单独存在的状态的峰或者其峰强度极小到埋在检测下限的背景噪声中的程度。
绝缘层116和绝缘层118被用作保护晶体管100的保护层。此外，绝缘层116和绝缘层118中的任一个优选具有防止有可能从绝缘层110释放的氧扩散到外部的功能。例如可以使用氧化物或氮化物等无机绝缘材料。更具体而言，可以使用氮化硅、氮氧化硅、氧氮化硅、氧化铝、氧氮化铝、氮化铝、氧化铪、铝酸铪等无机绝缘材料。
注意，在此示出了作为保护层采用绝缘层116和绝缘层118的叠层结构的情况，但是如果不需要则可以不设置绝缘层116和绝缘层118中的任一个。
在此，对半导体层108以及有可能形成在半导体层108中的氧空位进行说明。
形成在半导体层108中的氧空位对晶体管特性造成影响而引起问题。例如，当在半导体层108中形成有氧空位时，该氧空位有时与氢键合而成为载流子供应源。当在半导体层108中产生载流子供应源时，晶体管100的电特性发生变动，典型为阈值电压的漂移。因此，在半导体层108中，氧空位越少越好。
于是，在本发明的一个方式中，半导体层108附近的绝缘膜，具体而言，位于半导体层108上方的绝缘层110及位于半导体层108下方的绝缘层103包含氧化物膜。通过利用制造工序中的加热等将氧从绝缘层103及绝缘层110移动到半导体层108，可以减少半导体层108中的氧空位。
此外，半导体层108优选包括In的原子个数比大于M的原子个数比的区域。In的原子个数比越大，越可以提高晶体管的场效应迁移率。
在此，在包含In、Ga及Zn的金属氧化物中，In与氧的键合力比Ga与氧的键合力弱，因此在In的原子个数比较大的情况下，氧空位容易形成在金属氧化物膜中。此外，在使用上述M所示的金属元素代替Ga的情况下，也有同样的倾向。当在金属氧化物膜中存在较多的氧空位时，晶体管的电特性及可靠性下降。
但是，在本发明的一个方式中，能够对包含金属氧化物的半导体层108中供应极多的氧，由此可以使用In的原子个数比大的金属氧化物材料。因此，可以实现一种具有极高的场效应迁移率、稳定的电特性以及高可靠性的晶体管。
例如，可以适当地使用In的原子个数比为M的原子个数比的1.5倍以上、2倍以上、3倍以上、3.5倍以上或4倍以上的金属氧化物。
尤其是，半导体层108的In、M及Zn的原子个数比优选为In:M:Zn＝5:1:6或其附近(在In为5的情况下，包括M为0.5以上且1.5以下，Zn为5以上且7以下的情况)。此外，In、M及Zn的原子个数比优选为In:M:Zn＝4:2:3或其附近。此外，在半导体层108的组成中，半导体层108的In、M及Zn的原子个数比也可以大致相等。也就是说，半导体层108可以包含In、M及Zn的原子个数比为In:M:Zn＝1:1:1或其附近的材料。
例如，通过将上述场效应迁移率高的晶体管用于生成栅极信号的栅极驱动器，可以提供一种边框宽度窄(也称为窄边框)的显示装置。此外，通过将上述场效应迁移率高的晶体管用于源极驱动器(尤其是，与源极驱动器所包括的移位寄存器的输出端子连接的解复用器)，可以提供一种与显示装置连接的布线数较少的显示装置。
注意，即使半导体层108包括In的原子个数比大于M的原子个数比的区域，也在半导体层108的结晶性较高时，有时场效应迁移率降低。半导体层108的结晶性例如可以通过X射线衍射(XRD：X-Ray Diffraction)或透射电子显微镜(TEM：Transmission ElectronMicroscope)进行分析。
在此，混入半导体层108中的氢或水分等杂质对晶体管特性造成影响而引起问题。因此，在半导体层108中，氢或水分等杂质越少越好。通过使用杂质浓度低且缺陷态密度低的金属氧化物膜，可以制造具有良好的电特性的晶体管，所以是优选的。通过使杂质浓度低且使缺陷态密度低(使氧空位少)，可以降低膜中的载流子密度。将该金属氧化物膜用于半导体层的晶体管很少具有负阈值电压的电特性(也称为常开启特性)。此外，使用该金属氧化物膜的晶体管具有关态电流极低的特性。
另外，半导体层108也可以具有两层以上的叠层结构。
例如，可以使用层叠组成不同的两个以上的金属氧化物膜而成的半导体层108。例如，当使用In-M-Zn氧化物时，优选层叠利用如下溅射靶材形成的膜中的两个以上而使用，该溅射靶材的In、M及Zn的原子数的比例为In:M:Zn＝5:1:6、In:M:Zn＝4:2:3、In:M:Zn＝1:1:1、In:M:Zn＝2:2:1、In:M:Zn＝1:3:4、In:M:Zn＝1:3:2或其附近。
此外，也可以层叠结晶性不同的两个以上的金属氧化物膜而成的半导体层108。在此情况下，优选使用相同的氧化物靶材在不同的沉积条件下以不暴露于大气的方式连续地形成该金属氧化物膜。
例如，将先形成的第一金属氧化物膜的成膜时的氧流量比设定为比后形成的第二金属氧化物膜的成膜时的氧流量比小。或者，采用在第一金属氧化物膜的成膜时不引入氧的条件。由此，可以在第二金属氧化物膜的成膜时有效地供应氧。此外，第一金属氧化物膜可以具有比第二金属氧化物膜低的结晶性以及比第二金属氧化物膜高的导电性。另一方面，通过使设置在上部的第二金属氧化物膜的结晶性高于第一金属氧化物膜的结晶性，可以抑制在半导体层108的加工时或绝缘层110的成膜时造成的损伤。
更具体而言，第一金属氧化物膜的成膜时的氧流量比为0％以上且低于50％，优选为0％以上且30％以下，更优选为0％以上且20％以下，典型为10％。第二金属氧化物膜的成膜时的氧流量比为50％以上且100％以下，优选为60％以上且100％以下，更优选为80％以上且100％以下，进一步优选为90％以上且100％以下，典型为100％。此外，虽然可以使第一金属氧化物膜与第二金属氧化物膜的成膜时的压力、温度、功率等的条件不同，但是通过使氧流量比以外的条件相同，可以缩短成膜工序所需要的时间，所以是优选的。
通过采用上述结构，可以实现电特性良好且可靠性高的晶体管100。
以上是结构例子1的说明。
[结构例子2]
以下，对其一部分的结构与上述结构例子1不同的晶体管的结构例子进行说明。下面，有时省略与上述结构例子1重复的部分的说明。此外，在以下所示的附图中，关于具有与上述结构例子1相同的功能的部分使用相同的阴影线，而有时不附加附图标记。
图3A是晶体管100A的俯视图，图3B是晶体管100A的沟道长度方向上的截面图，图3C是晶体管100A的沟道宽度方向上的截面图。
晶体管100A的与结构例子1不同之处主要在于：在衬底102与绝缘层103之间包括导电层106。导电层106具有与半导体层108及导电层112重叠的区域。
在晶体管100A中，导电层106具有第一栅电极(也称为底栅电极)的功能，导电层112具有第二栅电极(也称为顶栅电极)的功能。此外，绝缘层103的一部分被用作第一栅极绝缘层，绝缘层110的一部分被用作第二栅极绝缘层。
半导体层108的与导电层112及导电层106中的至少一个重叠的部分被用作沟道形成区域。下面，为了便于说明，有时将半导体层108的与导电层112重叠的部分称为沟道形成区域，但是实际上有时沟道还形成在不与导电层112重叠而与导电层106重叠的部分(包括区域108n的部分)。
此外，如图3C所示，导电层106可以通过设置在金属氧化物层114、绝缘层110以及绝缘层103中的开口部142电连接到导电层112。由此，可以对导电层106和导电层112供应同一电位。
作为导电层106，可以使用与导电层112、导电层120a或导电层120b相同的材料。尤其是，通过将包含铜的材料用于导电层106，可以降低布线电阻，所以是优选的。
此外，如图3A及图3C所示，优选在沟道宽度方向上导电层112及导电层106突出到半导体层108的端部的外侧。此时，如图3C所示，导电层112及导电层106隔着绝缘层110及绝缘层103覆盖半导体层108的沟道宽度方向的整体。
通过采用上述结构，可以利用由一对栅电极产生的电场电围绕半导体层108。此时，尤其优选对导电层106和导电层112供应同一电位。由此，可以有效地施加用来感生半导体层108中的沟道的电场，而可以增大晶体管100A的通态电流。因此，可以实现晶体管100A的微型化。
此外，导电层112也可以不与导电层106连接。此时，可以对一对栅电极中的一个供应固定电位，对另一个供应用来驱动晶体管100A的信号。此时，可以通过利用供应给一个电极的电位控制用另一个电极驱动晶体管100A时的阈值电压。
以上是结构例子2的说明。
[应用例子]
以下，说明将包含杂质的半导体膜用作电容器的一个电极且在同一面上形成晶体管和电容器的例子。
在图4A所示的截面图中，与结构例子1中例示出的晶体管100排列地设置有电容器130A。
另外，在图4B所示的截面图中，与结构例子2中例示出的晶体管100A排列地设置有电容器130A。
电容器130A具有在半导体层108c和导电层120b之间设置有被用作电介质的绝缘层110、绝缘层116及绝缘层118的结构。
半导体层108c与半导体层108设置在同一面上。例如，半导体层108c可以在对与半导体层108相同的金属氧化物膜进行加工之后添加与区域108n相同的杂质元素来形成。
通过采用这样的结构，可以制造电容器130A而无需增加工序。
图4C所示的电容器130B具有在导电层106c和半导体层108c之间设置有被用作电介质的绝缘层103的结构。
导电层106c与导电层106设置在同一面上。导电层106c可以对与导电层106相同的导电膜进行加工来形成。
电容器130B中的电介质的厚度可以比电容器130A小，因此可以实现电容更大的电容器。
以上是应用例子的说明。
[半导体装置的构成要素]
下面对本实施方式的半导体装置所包括的构成要素进行详细说明。
[衬底]
虽然对衬底102的材料等没有特别的限制，但是至少需要具有能够承受后续的加热处理的耐热性。例如，可以使用以硅或碳化硅为材料的单晶半导体衬底或多晶半导体衬底、硅锗等化合物半导体衬底、SOI衬底、玻璃衬底、陶瓷衬底、石英衬底、蓝宝石衬底等作为衬底102。此外，也可以将设置有半导体元件的上述衬底用作衬底102。
此外，作为衬底102，也可以使用柔性衬底，并且在柔性衬底上直接形成晶体管100等。或者，也可以在衬底102与晶体管100等之间设置剥离层。当剥离层上制造半导体装置的一部分或全部，然后将其从衬底102分离并转置到其他衬底上时可以使用剥离层。此时，也可以将晶体管100等转置到耐热性低的衬底或柔性衬底上。
[绝缘层103]
绝缘层103可以适当地使用溅射法、CVD法、蒸镀法、脉冲激光沉积(PLD)法等而形成。绝缘层103例如可以使用氧化物绝缘膜或氮化物绝缘膜的单层或叠层形成。注意，为了提高绝缘层103与半导体层108的界面特性，绝缘层103中的至少与半导体层108接触的区域优选使用氧化物绝缘膜形成。此外，绝缘层103优选使用通过加热释放氧的膜。
绝缘层103例如可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝、氧化铪、氧化镓或者Ga-Zn氧化物等，并且以叠层或单层设置。
此外，当在绝缘层103的与半导体层108接触一侧使用氮化硅膜等氧化物膜以外的膜时，优选对与半导体层108接触的表面进行氧等离子体处理等预处理使该表面或表面附近氧化。
[导电膜]
作为用作栅电极的导电层112及导电层106、用作源电极的导电层120a及用作漏电极的导电层120b，可以使用选自铬、铜、铝、金、银、锌、钼、钽、钛、钨、锰、镍、铁、钴的金属元素或以上述金属元素为成分的合金或者组合上述金属元素的合金等来分别形成。
此外，作为导电层112、导电层106、导电层120a以及导电层120b，可以使用In-Sn氧化物、In-W氧化物、In-W-Zn氧化物、In-Ti氧化物、In-Ti-Sn氧化物、In-Zn氧化物、In-Sn-Si氧化物、In-Ga-Zn氧化物等氧化物导电体或者金属氧化物膜。
这里，对氧化物导电体(OC：OxideConductor)进行说明。例如，通过在具有半导体特性的金属氧化物中形成氧空位并对该氧空位添加氢来在导带附近形成施主能级。由此，金属氧化物的导电性增高变为导电体，也可以将变为导电体的金属氧化物称为氧化物导电体。
此外，作为导电层112等，也可以采用含有上述氧化物导电体(金属氧化物)的导电膜、含有金属或合金的导电膜的叠层结构。通过使用含有金属或合金的导电膜，可以降低布线电阻。此时，优选作为与用作栅极绝缘膜的绝缘层接触一侧使用含有氧化物导电体的导电膜。
此外，导电层112、导电层106、导电层120a、导电层120b尤其优选包含选自上述金属元素中的钛、钨、钽和钼中的任一个或多个。尤其是，优选使用氮化钽膜。该氮化钽膜具有导电性，并对铜、氧或氢具有高阻挡性，且从氮化钽膜本身释放的氢少，由此可以作为与半导体层108接触的导电膜或半导体层108附近的导电膜适合地使用该氮化钽膜。
[绝缘层110]
用作晶体管100等的栅极绝缘膜的绝缘层110可以使用PECVD法、溅射法等而形成。作为绝缘层110，可以使用包含氧化硅膜、氧氮化硅膜、氮氧化硅膜、氮化硅膜、氧化铝膜、氧化铪膜、氧化钇膜、氧化锆膜、氧化镓膜、氧化钽膜、氧化镁膜、氧化镧膜、氧化铈膜和氧化钕膜中的一种以上的绝缘层。绝缘层110可以采用两层的叠层结构或三层以上的叠层结构。
此外，与半导体层108接触的绝缘层110优选为氧化物绝缘膜，更优选具有氧含量超过化学计量组成的区域。换言之，绝缘层110为能够释放氧的绝缘膜。例如，通过在氧气氛下形成绝缘层110，对形成后的绝缘层110在氧气氛下进行热处理、等离子体处理等或者在绝缘层110上在氧气氛下形成氧化物膜等，可以将氧供应到绝缘层110中。
作为绝缘层110，也可以使用相对介电常数比氧化硅或氧氮化硅高的氧化铪等材料。由此，可以增加绝缘层110的厚度以抑制由隧道电流导致的泄漏电流。尤其是，优选使用具有结晶性的氧化铪，因为其相对介电常数比非晶氧化铪高。
[半导体层]
当半导体层108为In-M-Zn氧化物时，优选用来形成In-M-Zn氧化物的溅射靶材中的In的原子个数比为M的原子个数比以上。作为这种溅射靶材的金属元素的原子个数比，可以举出In:M:Zn＝1:1:1、In:M:Zn＝1:1:1.2、In:M:Zn＝2:1:3、In:M:Zn＝3:1:2、In:M:Zn＝4:2:4.1、In:M:Zn＝5:1:6、In:M:Zn＝5:1:7、In:M:Zn＝5:1:8、In:M:Zn＝6:1:6、In:M:Zn＝5:2:5等。
此外，作为溅射靶材优选使用含有多晶氧化物的靶材，由此可以易于形成具有结晶性的半导体层108。注意，所形成的半导体层108的原子个数比分别在上述溅射靶材中的金属元素的原子个数比的±40％的范围内变动。例如，在被用于半导体层108的溅射靶材的组成为In:Ga:Zn＝4:2:4.1[原子个数比]时，所形成的半导体层108的组成有时为In:Ga:Zn＝4:2:3[原子个数比]或其附近。
当记载为原子个数比为In:Ga:Zn＝4:2:3或其附近时包括如下情况：当In的原子个数比为4时，Ga的原子个数比为1以上且3以下，Zn的原子个数比为2以上且4以下。此外，当记载为原子个数比为In:Ga:Zn＝5:1:6或其附近时包括如下情况：当In的原子个数比为5时，Ga的原子个数比大于0.1且为2以下，Zn的原子个数比为5以上且7以下。此外，当记载为原子个数比为In:Ga:Zn＝1:1:1或其附近时包括如下情况：当In的原子个数比为1时，Ga的原子个数比大于0.1且为2以下，Zn的原子个数比大于0.1且为2以下。
此外，半导体层108的能隙为2eV以上，优选为2.5eV以上。如此，通过使用能隙比硅宽的金属氧化物，可以减少晶体管的关态电流。
此外，半导体层108优选具有非单晶结构。非单晶结构例如包括后述的CAAC结构、多晶结构、微晶结构或非晶结构。在非单晶结构中，非晶结构的缺陷态密度最高，CAAC结构的缺陷态密度最低。
下面对CAAC(c-axis aligned crystal)进行说明。CAAC表示结晶结构的一个例子。
CAAC结构是指包括多个纳米晶(最大直径小于10nm的结晶区域)的薄膜等的结晶结构之一，具有如下特征：各纳米晶的c轴在特定方向上取向，其a轴及b轴不具有取向性，纳米晶彼此不形成晶界而连续地连接。尤其是，在具有CAAC结构的薄膜中，各纳米晶的c轴容易在薄膜的厚度方向、被形成面的法线方向或者薄膜表面的法线方向上取向。
CAAC-OS(Oxide Semiconductor：氧化物半导体)是结晶性高的氧化物半导体。在CAAC-OS中观察不到明确的晶界，因此不容易发生起因于晶界的电子迁移率的下降。此外，氧化物半导体的结晶性有时因杂质的混入或缺陷的生成等而降低，因此可以说CAAC-OS是杂质或缺陷(氧空位等)少的氧化物半导体。因此，包含CAAC-OS的氧化物半导体的物理性质稳定。因此，包含CAAC-OS的氧化物半导体具有高耐热性及高可靠性。
在此，在晶体学的单位晶格中，一般以构成单位晶格的a轴、b轴、c轴这三个轴(晶轴)中较特殊的轴为c轴。尤其是，在具有层状结构的结晶中，一般来说，与层的面方向平行的两个轴为a轴及b轴，与层交叉的轴为c轴。作为这种具有层状结构的结晶的典型例子，有分类为六方晶系的石墨，其单位晶格的a轴及b轴平行于劈开面，c轴正交于劈开面。例如，为层状结构的具有YbFe2O4型结晶结构的InGaZnO4的结晶可分类为六方晶系，其单位晶格的a轴及b轴平行于层的面方向，c轴正交于层(即，a轴及b轴)。
对金属氧化物的结晶结构的一个例子进行说明。注意，以使用In-Ga-Zn氧化物靶材(In:Ga:Zn＝4:2:4.1[原子个数比])且通过溅射法形成的金属氧化物为一个例子进行说明。使用上述靶材在衬底温度为100℃以上且130℃以下的条件下利用溅射法形成的金属氧化物易于具有nc(nano crystal)结构和CAAC结构中的任一方的结晶结构或其混在的结构。在衬底温度为室温(R.T.)的条件下利用溅射法形成的金属氧化物易于具有nc结晶结构。注意，这里的室温(R.T.)包括对衬底不进行意图性的加热时的温度。
[制造方法例子]
以下对本发明的一个方式的晶体管的制造方法的例子进行说明。在此，以上述结构例子2示出的晶体管100A为例进行说明。
构成半导体装置的薄膜(绝缘膜、半导体膜、导电膜等)可以利用溅射法、化学气相沉积(CVD：Chemical Vapor Deposition)法、真空蒸镀法、脉冲激光沉积(PLD：Pulse LaserDeposition)法、原子层沉积(ALD：Atomic Layer Deposition)法等形成。作为CVD法有等离子体增强化学气相沉积(PECVD：Plasma Enhanced CVD)法、热CVD法等。此外，作为热CVD法之一，有有机金属化学气相沉积(MOCVD：Metal Organic CVD)法。
此外，构成半导体装置的薄膜(绝缘膜、半导体膜、导电膜等)可以利用旋涂法、浸渍法、喷涂法、喷墨法、分配器法、丝网印刷法、胶版印刷法、刮刀(doctor knife)法、狭缝式涂布法、辊涂法、帘式涂布法、刮刀式涂布法等方法形成。
此外，当对构成半导体装置的薄膜进行加工时，可以利用光刻法等进行加工。除了上述方法以外，还可以利用纳米压印法、喷砂法、剥离法等对薄膜进行加工。此外，可以通过利用金属掩模等遮蔽掩模的成膜方法直接形成岛状的薄膜。
光刻法典型地有如下两种方法。一个是在要进行加工的薄膜上形成抗蚀剂掩模，通过蚀刻等对该薄膜进行加工，并去除抗蚀剂掩模的方法。另一个是在形成感光性薄膜之后，进行曝光及显影来将该薄膜加工为所希望的形状的方法。
在光刻法中，作为用于曝光的光，例如可以使用i线(波长为365nm)、g线(波长为436nm)、h线(波长为405nm)或将这些光混合而成的光。此外，还可以使用紫外光、KrF激光或ArF激光等。此外，也可以利用液浸曝光技术进行曝光。作为用于曝光的光，也可以使用极紫外光(EUV：Extreme Ultra-violet)或X射线。此外，也可以使用电子束代替用于曝光的光。当使用极紫外光、X射线或电子束时，可以进行极其微细的加工，所以是优选的。此外，在通过电子束等光束的扫描进行曝光时，不需要光掩模。
作为薄膜的蚀刻方法，可以利用干蚀刻法、湿蚀刻法及喷砂法等。
在图5及图6所示的各附图中，并排示出晶体管100A的制造工序的各阶段的沟道长度方向的截面及沟道宽度方向的截面。
[导电层106的形成]
在衬底102上形成导电膜，对其进行蚀刻加工得到用作栅电极的导电层106。
[绝缘层103的形成]
接着，以覆盖衬底102及导电层106的方式形成绝缘层103(图5A)。绝缘层103可以利用PECVD法、ALD法、溅射法等形成。
在形成绝缘层103之后，也可以对绝缘层103进行氧供应处理。例如，可以在氧气氛下进行等离子体处理或加热处理等。或者，也可以利用等离子体掺杂法或离子注入法对绝缘层103供应氧。
[半导体层108的形成]
接着，在绝缘层103上形成金属氧化物膜，对其进行加工来形成岛状半导体层108(图5B)。
金属氧化物膜优选通过使用金属氧化物靶材的溅射法形成。
此外，当形成金属氧化物膜时，可以除了氧气体以外还混合惰性气体(例如，氦气体、氩气体、氙气体等)。在形成金属氧化物膜时的沉积气体整体中氧气体所占的比率(以下也称为氧流量比)越高，金属氧化物膜的结晶性可以越高，由此可以实现高可靠性晶体管。另一方面，氧流量比越低，金属氧化物膜的结晶性越低，由此可以获得通态电流高的晶体管。
此外，作为金属氧化物膜的沉积条件，衬底温度可以为室温以上且200℃以下，优选为室温以上且140℃以下。例如，衬底温度优选为室温以上且低于140℃，这是因为可以提高生产率的缘故。此外，通过在衬底温度为室温或者没进行意图性的加热的状态下形成金属氧化物膜，可以降低结晶性。
此外，优选在形成金属氧化物膜之前进行用来使附着于绝缘层103表面的水、氢、有机物等脱离的处理或者进行将氧供应到绝缘层103的处理。例如，可以在减压气氛下以70℃以上且200℃以下的温度进行加热处理。或者，也可以进行含氧的气氛下的等离子体处理。此外，通过在包含一氧化氮气体的气氛下进行等离子体处理，可以合适地去除绝缘层103表面的有机物。在进行这种处理之后，优选在使绝缘层103的表面不暴露于大气的状态下连续形成金属氧化物膜。
当对金属氧化物膜进行加工时，可以使用湿蚀刻法和干蚀刻法中的一个或两个。此时，有时不与半导体层108重叠的绝缘层103的一部分被蚀刻而变薄。
此外，也可以在形成金属氧化物膜之后或者将该金属氧化物膜加工为半导体层108之后进行用来去除金属氧化物膜或半导体层108中的氢或水的加热处理。典型地，加热处理的温度可以为150℃以上且低于衬底的应变点、250℃以上且450℃以下、或者300℃以上且450℃以下。
可以在包含稀有气体或氮的气氛中进行加热处理。或者，也可以在该气氛中进行加热之后在包含氧的气氛中进行加热。此外，上述加热处理的气氛优选不包含氢、水等。该加热处理可以使用电炉、RTA装置等。通过使用RTA装置，可以缩短加热处理时间。
[绝缘层110、金属氧化物膜114f的形成]
接着，以覆盖绝缘层103及半导体层108的方式层叠形成绝缘层110以及金属氧化物膜114f(图5C)。
作为绝缘层110，例如优选通过使用等离子体增强化学气相沉积装置(也称为PECVD装置或者等离子体CVD装置)形成氧化硅膜或氧氮化硅膜等氧化物膜。此外，绝缘层110可以通过利用微波的PECVD法形成。
金属氧化物膜114f例如优选在包含氧的气氛下形成。尤其是，优选在包含氧的气氛下利用溅射法形成。由此，可以在形成金属氧化物膜114f时对绝缘层110供应氧。
在与上述半导体层108同样通过使用包含金属氧化物的氧化物靶材的溅射法形成金属氧化物膜114f的情况下，可以援用上述方法。
例如，作为金属氧化物膜114f的形成条件，也可以作为沉积气体使用氧，通过使用金属靶材的反应性溅射法形成金属氧化物膜。在作为金属靶材例如使用铝的情况下，可以形成氧化铝膜。
当形成金属氧化物膜114f时，引入到沉积装置的沉积室内的沉积气体的总流量中的氧流量的比率(氧流量比)或沉积室内的氧分压越高，越可以增大供应给绝缘层110中的氧量。氧流量比或氧分压例如为50％以上且100％以下，优选为65％以上且100％以下，更优选为80％以上且100％以下，进一步优选为90％以上且100％以下。尤其是，优选将氧流量比设定为100％，来使氧分压尽量接近于100％。
如此，通过在包含氧的气氛下利用溅射法形成金属氧化物膜114f，当形成金属氧化物膜114f时可以在对绝缘层110供应氧的同时防止氧从绝缘层110脱离。其结果是，可以将极多的氧封闭在绝缘层110中。并且，可以通过后面的加热处理对半导体层108供应较多的氧。其结果是，可以减少半导体层108中的氧空位，而可以实现可靠性高的晶体管。
此外，也可以在形成金属氧化物膜114f之后进行加热处理，将氧从绝缘层110供应到半导体层108。例如，也可以在包含氮、氧、稀有气体中的一个以上的气氛下以200℃以上且400℃以下的温度进行加热处理。
接着，在形成金属氧化物膜114f之后，通过对金属氧化物膜114f、绝缘层110及绝缘层103的一部分进行蚀刻，来形成到达导电层106的开口。由此，可以将后面形成的导电层112与导电层106通过该开口电连接。
[导电层112、金属氧化物层114的形成]
接着，在金属氧化物膜114f上形成用作导电层112的导电膜112f(图5D)。导电膜112f优选通过使用金属或合金的溅射靶材的溅射法形成。
接着，对导电膜112f及金属氧化物膜114f的一部分进行蚀刻，以形成导电层112、金属氧化物层114(图5E)。优选使用相同的抗蚀剂掩模对导电膜112f及金属氧化物膜114f进行加工。或者，也可以通过使用被蚀刻过的导电层112作为硬掩模，对金属氧化物膜114f进行蚀刻。
由此，可以形成顶面形状大致一致的导电层112及金属氧化物层114。
像这样，通过在绝缘层110不被蚀刻而覆盖半导体层108的顶面及侧面以及绝缘层103的状态下对导电层112等进行蚀刻，可以防止半导体层108或绝缘层103的一部分被蚀刻而变薄。
[杂质元素的供应处理]
接着，以导电层112为掩模进行对绝缘层110、半导体层108供应(也称为添加或注入)杂质元素140的处理，以形成区域108n、区域110d以及区域103d(图6A)。因为导电层112为掩模，所以半导体层108及绝缘层110中的与导电层112重叠的区域不被供应杂质元素140。
杂质元素140的供应可以适当地使用等离子体离子掺杂法或离子注入法。通过使用这些方法，可以根据离子加速电压及剂量等以高准确度控制深度方向上的浓度分布。通过使用等离子体离子掺杂法，可以提高生产率。此外，通过使用利用质量分离的离子注入法，可以提高被供应的杂质元素的纯度。
在杂质元素140的供应处理中，优选以半导体层108与绝缘层110的界面、半导体层108中接近界面的部分或者绝缘层110中接近该界面的部分成为最高浓度的方式控制处理条件。由此，可以将具有最合适的浓度的杂质元素140通过一次的处理供应到半导体层108以及绝缘层110的双方。
作为杂质元素140，可以举出氢、硼、碳、氮、氟、磷、硫、砷、铝、镁、硅或稀有气体等。作为稀有气体的典型例，有氦、氖、氩、氪及氙等。尤其是，优选使用硼、磷、铝、镁或硅。
作为杂质元素140的源气体，可以使用包含上述杂质元素的气体。当供应硼时，典型地可以使用B2H6气体或BF3气体等。此外，当供应磷时，典型地可以使用PH3气体等。此外，也可以使用由稀有气体稀释这些源气体的混合气体。
除了上述以外，作为源气体，可以使用CH4、N2、NH3、AlH3、AlCl3、SiH4、Si2H6、F2、HF、H2、(C5H5)2Mg以及稀有气体等。此外，离子源不局限于气体，也可以使用对固体或液体加热而被汽化了的。
通过考虑绝缘层110及半导体层108的组成、密度、厚度等设定加速电压或剂量等的条件，可以控制杂质元素140的添加。
当使用离子注入法或等离子体离子掺杂法添加硼时，加速电压例如可以为5kV以上且100kV以下，优选为7kV以上且70kV以下，更优选为10kV以上且50kV以下的范围内。此外，剂量例如可以为1×1013ions/cm2以上且1×1017ions/cm2以下，优选为1×1014ions/cm2以上且5×1016ions/cm2以下，更优选为1×1015ions/cm2以上且3×1016ions/cm2以下的范围内。
此外，当使用离子注入法或等离子体离子掺杂法添加磷离子时，加速电压例如可以为10kV以上且100kV以下，优选为30kV以上且90kV以下，更优选为40kV以上且80kV以下的范围内。此外，剂量例如可以为1×1013ions/cm2以上且1×1017ions/cm2以下，优选为1×1014ions/cm2以上且5×1016ions/cm2以下，更优选为1×1015ions/cm2以上且3×1016ions/cm2以下的范围内。
注意，杂质元素140的供应方法不局限于此，例如也可以进行等离子体处理或利用因加热而引起的热扩散的处理等。在采用等离子体处理法的情况下，通过首先在包含所添加的杂质元素的气体气氛下产生等离子体，再进行等离子体处理，可以添加杂质元素。作为产生上述等离子体的装置，可以使用干蚀刻装置、灰化装置、等离子体CVD装置或高密度等离子体CVD装置等。
在本发明的一个方式中，可以将杂质元素140通过绝缘层110供应到半导体层108。由此，即使在半导体层108具有结晶性的情况下，也可以抑制在供应杂质元素140时结晶性损失。由此，适合用于由结晶性降低导致电阻增大等的情况。
[绝缘层116、绝缘层118的形成]
接着，依次形成绝缘层116及绝缘层118(图6B)。
在使用等离子体CVD法形成绝缘层116或绝缘层118的情况下，当沉积温度过高时，包含在区域108n等中的杂质有可能扩散到包括半导体层108的沟道形成区域的周围部或者使区域108n的电阻上升。绝缘层116或绝缘层118的成膜温度例如优选为150℃以上且400℃以下，更优选为180℃以上且360℃以下，进一步优选为200℃以上且250℃以下。通过在低温下形成绝缘层116或绝缘层118，即使是沟道长度短的晶体管，也可以得到良好的电特性。
[加热处理]
在形成绝缘层116或绝缘层118之后，进行加热处理。优选在包含氮、氧、稀有气体中的一个以上的气氛下以150℃以上且450℃以下，优选为200℃以上且400℃以下的温度进行加热处理。通过进行该加热处理，可以形成更稳定的低电阻区域108n。例如，通过在上述温度下进行加热处理，可以使杂质元素140适当地扩散而局部性地被均匀化，来形成具有理想的杂质元素的浓度梯度的区域108n及区域110d。此外，当加热处理的温度过高(例如为500℃以上)时，杂质元素140扩散到沟道形成区域内，这可能导致晶体管的电特性或可靠性的降低。
此外，通过进行加热处理，有时可以修复在将杂质元素140供应到区域108n时产生在半导体层108或绝缘层110中的缺陷。
此外，通过进行加热处理，可以将氧从绝缘层110供应到半导体层108的沟道形成区域。此时，因为在绝缘层110中的与区域108n的界面附近形成有被供应了杂质元素140的区域110d，所以可以抑制从绝缘层110释放的氧扩散到区域108n。其结果是，可以有效地防止区域108n再次被高电阻化。再加上，此时，因为在绝缘层110中的与半导体层108的沟道形成区域重叠的部分没形成有区域110d，所以可以将从绝缘层110释放的氧选择性地供应到该沟道形成区域。
此外，因为与沟道形成区域相比在区域108n中存在着较多的氧空位，所以可以期待借助于加热处理可以使该氧空位发挥对包含在沟道形成区域中的氢进行吸杂的作用。由此，可以降低包含在沟道形成区域中的氢的浓度，可以实现可靠性更高的晶体管。此外，因为从沟道形成区域被供应的氢与区域108n中的氧空位键合而成为载流子生成源，所以可以实现得到更低电阻化的区域108n。
此外，虽然可以在形成绝缘层116之前进行加热处理，但是更优选在形成绝缘层116或绝缘层118之后进行加热处理。例如，通过将不容易扩散氧的绝缘膜用于绝缘层116或绝缘层118，可以防止因加热处理而从绝缘层110释放的氧扩散到外部，可以增加能够被供应到半导体层108的沟道形成区域的氧量。
[开口部141a、开口部141b的形成]
接着，利用光刻法在绝缘层118的所希望的位置形成掩模，然后，对绝缘层118、绝缘层116及绝缘层110的一部分进行蚀刻，来形成到达区域108n的开口部141a及开口部141b。
[导电层120a、导电层120b的形成]
接着，以覆盖开口部141a、开口部141b的方式在绝缘层118上形成导电膜，将该导电膜加工为所希望的形状，来形成导电层120a、导电层120b(图6C)。
通过上述工序，可以制造晶体管100A。例如，在将晶体管100A应用于显示装置的像素的情况下，后面可以追加形成保护绝缘层、平坦化层、像素电极以及布线中的一个以上的工序。
以上是制造方法的例子的说明。
本实施方式所示的结构例子、制造方法例子及对应于这些例子的附图等的至少一部分可以与其他结构例子、制造方法例子或附图等适当地组合而实施。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
(实施方式2)
在本实施方式中对具有上述实施方式例示的晶体管的显示装置的一个例子进行说明。
[结构例子]
图7A示出显示装置700的俯视图。显示装置700包括利用密封剂712贴合在一起的第一衬底701和第二衬底705。在被第一衬底701、第二衬底705及密封剂712密封的区域中，第一衬底701上设置有像素部702、源极驱动电路部704及栅极驱动电路部706。像素部702设置有多个显示元件。
此外，第一衬底701的不与第二衬底705重叠的部分中设置有与FPC716(FPC：Flexible printed circuit，柔性印刷电路)连接的FPC端子部708。利用FPC716通过FPC端子部708及信号线710分别对像素部702、源极驱动电路部704及栅极驱动电路部706提供各种信号等。
可以设置多个栅极驱动电路部706。此外，栅极驱动电路部706及源极驱动电路部704分别另行形成在半导体衬底等上，也可以采用被封装的IC芯片的方式。该IC芯片可以安装在第一衬底701上或安装到FPC716。
像素部702、源极驱动电路部704及栅极驱动电路部706包括的晶体管可以使用为本发明的一个方式的半导体装置的晶体管。
作为设置在像素部702中的显示元件，可以举出液晶元件、发光元件等。作为液晶元件，可以采用透射型液晶元件、反射型液晶元件、半透射型液晶元件等。此外，作为发光元件可以举出LED(Light Emitting Diode：发光二极管)、OLED(Organic LED：有机LED)、QLED(Quantum-dot LED：量子点发光二极管)、半导体激光等自发光性的发光元件。此外，可以使用快门方式或光干涉方式的MEMS(Micro Electro Mechanical Systems：微电子机械系统)元件或采用微囊方式、电泳方式、电润湿方式或电子粉流体(注册商标)方式等的显示元件等。
图7B所示的显示装置700A是可以适用于具有大屏幕的电子设备的显示装置。例如，显示装置700A可以适用于电视装置、显示器装置、个人计算机(包括笔记本型或台式)、平板终端、数字标牌等。
显示装置700A包括多个源极驱动器IC721和一对栅极驱动电路部722。
多个源极驱动器IC721分别安装到FPC723。此外，多个FPC723的一个端子与第一衬底701连接，另一个端子与印刷电路板724连接。通过使FPC723弯曲，可以将印刷电路板724配置在像素部702的背面，安装在电子设备中，而可以减小用来设置电子设备的空间。
另一方面，栅极驱动电路部722形成在第一衬底701上。由此，可以实现窄边框的电子设备。
通过采用上述结构，可以实现大型且高清晰显示装置。例如，可以应用于屏幕尺寸为对角线30英寸以上、40英寸以上、50英寸以上或60英寸以上的显示装置。此外，可以实现4K2K、8K4K等极为高分辨率的显示装置。
[截面结构例子]
下面参照图8至图10对作为显示元件使用液晶元件及EL元件的结构进行说明。图8至图10是分别沿着图7A所示的点划线Q-R的截面图。图8及图9是作为显示元件使用液晶元件的结构，图10是使用EL元件的结构。
[显示装置的相同部分的说明]
图8至图10所示的显示装置700包括引绕布线部711、像素部702、源极驱动电路部704及FPC端子部708。引绕布线部711包括信号线710。像素部702包括晶体管750及电容器790。源极驱动电路部704包括晶体管752。图9示出不包括电容器790的情况。
作为晶体管750及晶体管752可以使用实施方式1所示的晶体管。
本实施方式使用的晶体管包括高度纯化且氧空位的形成被抑制的氧化物半导体膜。该晶体管可以具有低关态电流。因此，可以延长图像信号等电信号的保持时间，在电源开启的状态下可以延长图像信号等的写入间隔。因此，可以降低刷新工作的频度，由此可以发挥降低功耗的效果。
此外，在本实施方式中使用的晶体管能够得到较高的场效应迁移率，因此能够进行高速驱动。例如，通过将这种能够进行高速驱动的晶体管用于显示装置，可以在同一衬底上形成像素部的开关晶体管及用于驱动电路部的驱动晶体管。也就是说，因为作为驱动电路不需要另行使用由硅片等形成的半导体装置，所以可以缩减显示装置的构件数。此外，通过在像素部中也使用能够进行高速驱动的晶体管，可以提供高质量的图像。
图8及图10所示的电容器790包括通过对与晶体管750所包括的半导体层相同的膜进行加工形成且低电阻化的下部电极、以及通过对与源电极或漏电极相同的导电膜进行加工形成的上部电极。此外，在下部电极与上部电极之间设置有覆盖晶体管750的两层的绝缘膜。也就是说，电容器790具有在一对电极间夹有用作电介质膜的绝缘膜的叠层结构。
此外，晶体管750、晶体管752及电容器790上设置有平坦化绝缘膜770。
此外，像素部702所包括的晶体管750与源极驱动电路部704所包括的晶体管752也可以使用不同结构的晶体管。例如，可以采用其中一方使用顶栅极型晶体管而另一方使用底栅极型晶体管的结构。另外，也可以将上述源极驱动电路部704称为栅极驱动部。
信号线710与晶体管750、752的源电极及漏电极等由同一导电膜形成。这里，优选使用含有铜元素的材料等低电阻材料，由此可以减少起因于布线电阻的信号延迟等，从而可以实现大屏幕显示。
FPC端子部708包括连接电极760、各向异性导电膜780及FPC716。连接电极760通过各向异性导电膜780与FPC716的端子电连接。在此，连接电极760与晶体管750、752的源电极及漏电极等由同一导电膜形成。
作为第一衬底701及第二衬底705，例如可以使用玻璃衬底或塑料衬底等具有柔性的衬底。
此外，第二衬底705一侧设置有遮光膜738、着色膜736以及与它们接触的绝缘膜734。
[使用液晶元件的显示装置的结构例子]
图8所示的显示装置700包括液晶元件775。液晶元件775包括导电层772、导电层774以及导电层772与导电层774之间的液晶层776。导电层774设置在第二衬底705一侧，用作共通电极。此外，导电层772与晶体管750所包括的源电极或漏电极电连接。导电层772形成在平坦化绝缘膜770上并被用作像素电极。
导电层772可以使用对可见光具有透光性的材料或具有反射性的材料。作为透光性材料，例如，可以使用含有铟、锌、锡等的氧化物材料。作为反射性材料，例如，可以使用含有铝、银等的材料。
当作为导电层772使用反射性材料时，显示装置700为反射型液晶显示装置。另一方面，当作为导电层772使用透光性材料时，显示装置700为透射型液晶显示装置。当为反射型液晶显示装置的情况下，在观看侧设置偏振片。当为透射型液晶显示装置的情况下，以夹着液晶元件的方式设置一对偏振片。
图9所示的显示装置700示出使用横向电场方式(例如，FFS模式)的液晶元件775的例子。导电层772上隔着绝缘层773设置有用作共通电极的导电层774。可以通过导电层772与导电层774间产生的电场控制液晶层776的取向状态。
在图9中，可以以导电层774、绝缘层773、导电层772的叠层结构构成存储电容器。因此，不需要另外设置电容器，可以提高开口率。
此外，虽然图8及图9中没有进行图示，也可以采用设置与液晶层776接触的取向膜的结构。此外，可以适当地设置偏振构件、相位差构件、抗反射构件等光学构件(光学衬底)及背光、侧光等光源。
液晶层776可以使用热致液晶、低分子液晶、高分子液晶、高分子分散型液晶、高分子网络型液晶、铁电液晶、反铁电液晶等。此外，在采用横向电场方式的情况下，也可以使用不需要取向膜的呈现蓝相的液晶。
此外，作为液晶元件的模式，可以采用TN(Twisted Nematic：扭曲向列)模式、VA(Vertical Alignment：垂直取向)模式、IPS(In-Plane-Switching：平面内转换)模式、FFS(Fringe Field Switching：边缘电场转换)模式、ASM(Axially Symmetric alignedMicro-cell：轴对称排列微单元)模式、OCB(Optical Compensated Birefringence：光学补偿弯曲)模式、ECB(Electrically Controlled Birefringence：电控双折射)模式、宾主模式等。
[使用发光元件的显示装置]
图10所示的显示装置700包括发光元件782。发光元件782包括导电层772、EL层786及导电膜788。EL层786具有有机化合物或量子点等无机化合物。
作为可用于有机化合物的材料，可以举出荧光性材料或磷光性材料等。此外，作为可用于量子点的材料，可以举出胶状量子点材料、合金型量子点材料、核壳(Core Shell)型量子点材料、核型量子点材料等。
图10所示的显示装置700在平坦化绝缘膜770上设置有覆盖导电层772的一部分的绝缘膜730。在此，发光元件782为包括透光性导电膜788的顶部发射型发光元件。此外，发光元件782也可以采用从导电层772侧射出光的底部发射结构或者从导电层772一侧及导电膜788一侧的双方射出光的双面发射结构。
此外，着色膜736设置在与发光元件782重叠的位置，遮光膜738设置在引绕布线部711及源极驱动电路部704中的与绝缘膜730重叠的位置。此外，着色膜736及遮光膜738由绝缘膜734覆盖。此外，发光元件782与绝缘膜734之间由密封膜732充填。此外，当通过在各像素中将EL层786形成为岛状或者在各像素列中将EL层786形成为条状，也就是说，通过分开涂布来形成EL层786时，也可以采用不设置着色膜736的结构。
[在显示装置中设置输入装置的结构例子]
此外，也可以对图8至图10所示的显示装置700设置输入装置。作为该输入装置，例如，可以举出触摸传感器等。
例如，作为传感器的方式，可以利用静电电容式、电阻膜式、表面声波式、红外线式、光学式、压敏式等各种方式。此外，可以组合使用上述方式中的两个以上。
此外，触摸面板有如下结构：输入装置形成在一对衬底的内侧的所谓的In-Cell型触摸面板；输入装置形成在显示装置700上的所谓的On-Cell型触摸面板；与显示装置700贴合的所谓的Out-Cell型触摸面板；等。
本实施方式所示的结构例子及对应于这些例子的附图等的至少一部分可以与其他结构例子或附图等适当地组合而实施。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
(实施方式3)
在本实施方式中参照图11对包括本发明的一个方式的半导体装置的显示装置进行说明。
图11A所示的显示装置包括像素部502、驱动电路部504、保护电路506及端子部507。注意，也可以采用不设置保护电路506的结构。
对像素部502或驱动电路部504所包括的晶体管可以使用本发明的一个方式的晶体管。此外，也可以对保护电路506使用本发明的一个方式的晶体管。
像素部502包括驱动配置为X行Y列(X、Y为分别独立的2以上的自然数)的多个显示元件的多个像素电路501。
驱动电路部504包括对栅极线GL_1至GL_X输出扫描信号的栅极驱动器504a、对数据线DL_1至DL_Y供应数据信号的源极驱动器504b等的驱动电路。栅极驱动器504a采用至少包括移位寄存器的结构即可。此外，源极驱动器504b例如由多个模拟开关等构成。此外，也可以由移位寄存器等构成源极驱动器504b。
端子部507是指设置有用来从外部的电路对显示装置输入电源、控制信号及图像信号等的端子的部分。
保护电路506是在自身所连接的布线被供应一定的范围之外的电位时使该布线与其他布线之间处于导通状态的电路。图11A所示的保护电路506例如与栅极驱动器504a和像素电路501之间的布线的扫描线GL、或者与源极驱动器504b和像素电路501之间的布线的数据线DL等各种布线连接。
此外，既可以采用栅极驱动器504a及源极驱动器504b各自设置在与像素部502相同的衬底上的结构，又可以采用形成有栅极驱动电路或源极驱动电路的另一衬底(例如，使用单晶半导体膜、多晶半导体膜形成的驱动电路板)以COG或TAB(Tape AutomatedBonding：卷带自动结合)安装于衬底上的结构。
此外，图11A所示的多个像素电路501例如可以采用与图11B及图11C所示的结构。
图11B所示的像素电路501包括液晶元件570、晶体管550及电容器560。此外，像素电路501连接有数据线DL_n、扫描线GL_m及电位供应线VL等。
根据像素电路501的规格适当地设定液晶元件570的一对电极中的一个电极的电位。根据被写入的数据设定液晶元件570的取向状态。此外，也可以对多个像素电路501的每一个所具有的液晶元件570的一对电极中的一个电极供应公共电位。此外，也可以对各行的像素电路501的每一个的液晶元件570的一对电极中的一个电极供应不同的电位。
此外，图11C所示的像素电路501包括晶体管552、554、电容器562以及发光元件572。此外，像素电路501连接有数据线DL_n、扫描线GL_m、电位供应线VL_a及电源供应线VL_b等。
此外，电位供应线VL_a和电位供应线VL_b中的一个被施加高电源电位VDD，电位供应线VL_a和电位供应线VL_b中的另一个被施加低电源电位VSS。根据晶体管554的栅极被施加的电位，流过发光元件572中的电流被控制，从而来自发光元件572的发光亮度被控制。
本实施方式所示的结构例子及对应于这些例子的附图等的至少一部分可以与其他结构例子或附图等适当地组合而实施。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
(实施方式4)
下面对备有用来校正像素所显示的灰度的存储器的像素电路以及具有该像素电路的显示装置进行说明。实施方式1中例示出的晶体管可以用于下文中例示出的像素电路所使用的晶体管。
[电路结构]
图12A示出像素电路400的电路图。像素电路400包括晶体管M1、晶体管M2、电容器C1及电路401。此外，像素电路400连接有布线S1、布线S2、布线G1及布线G2。
晶体管M1的栅极与布线G1连接，源极和漏极中的一个与布线S1连接，源极和漏极中的另一个与电容器C1的一个电极连接。晶体管M2的栅极与布线G2连接，源极和漏极中的一个与布线S2连接，源极和漏极中的另一个与电容器C1的另一个电极及电路401连接。
电路401至少包括一个显示元件。显示元件可以使用各种各样的元件，典型地可以使用有机EL元件或LED元件等发光元件、液晶元件或MEMS(Micro Electro MechanicalSystems)元件等。
将连接晶体管M1与电容器C1的节点记作N1，将连接晶体管M2与电路401的节点记作N2。
像素电路400通过使晶体管M1变为关闭状态可以保持节点N1的电位。另外，通过使晶体管M2变为关闭状态可以保持节点N2的电位。另外，当在晶体管M2处于关闭状态的状态下通过晶体管M1对节点N1写入规定的电位时，由于通过电容器C1的电容耦合，可以使节点N2的电位对应节点N1的电位变化而发生改变。
在此，作为晶体管M1、晶体管M2中的一方或双方可以使用实施方式1中例示出的使用氧化物半导体的晶体管。由于该晶体管具有极低的关态电流，因此可以长时间地保持节点N1及节点N2的电位。另外，当各节点的电位保持期间较短时(具体而言，帧频为30Hz以上时等)也可以采用使用硅等半导体的晶体管。
[驱动方法例]
接着，参照图12B对像素电路400的工作方法的一个例子进行说明。图12B是像素电路400的工作的时序图。注意，这里为了便于说明，不考虑布线电阻等各种电阻、晶体管或布线等的寄生电容及晶体管的阈值电压等的影响。
在图12B所示的工作中，将1个帧期间分为期间T1和期间T2。期间T1是对节点N2写入电位的期间，期间T2是对节点N1写入电位的期间。
[期间T1]
在期间T1，对布线G1和布线G2的双方供给使晶体管变为导通状态的电位。另外，对布线S1提供为固定电位的电位Vref，对布线S2提供第一数据电位Vw。
节点N1通过晶体管M1从布线S1被供给电位Vref。另外，节点N2通过晶体管M2被供给第一数据电位Vw。因此，电容器C1变为保持电位差Vw-Vref的状态。
[期间T2]
接着，在期间T2，布线G1被供应使晶体管M1变为导通状态的电位，布线G2被供应使晶体管M2变为关闭状态的电位。布线S1被提供第二数据电位Vdata。另外，可以对布线S2提供预定的恒电位或使其成为浮动状态。
节点N1通过晶体管M1被供应第二数据电位Vdata。此时，由于通过电容器C1的电容耦合，对应第二数据电位Vdata节点N2的电位发生变化，其变化量为电位dV。也就是说，电路401被输入将第一数据电位Vw和电位dV加在一起的电位。注意，虽然图12B示出dV为正的值，但是其也可以为负的值。也就是说，电位Vdata也可以比电位Vref低。
这里，电位dV基本由电容器C1的电容值及电路401的电容值决定。当电容器C1的电容值充分大于电路401的电容值时，电位dV成为接近第二数据电位Vdata的电位。
如上所述，由于像素电路400可以组合两种数据信号生成供应给包括显示元件的电路401的电位，所以可以在像素电路400内进行灰度校正。
另外，像素电路400可以生成超过可对布线S1及布线S2供给的最大电位的电位。例如，在使用发光元件的情况下，可以进行高动态范围(HDR)显示等。另外，在使用液晶元件的情况下，可以实现过驱动等。
[应用例子]
[使用液晶元件的例子]
图12C所示的像素电路400LC包括电路401LC。电路401LC包括液晶元件LC及电容器C2。
液晶元件LC的一个电极与节点N2及电容器C2的一个电极连接，另一个电极与被供应电位Vcom2的布线连接。电容器C2的另一个电极与被供应电位Vcom1的布线连接。
电容器C2用作存储电容器。另外，当不需要时可以省略电容器C2。
由于像素电路400LC可以对液晶元件LC提供高电压，所以例如可以通过过驱动实现高速显示，可以采用驱动电压高的液晶材料等。另外，通过对布线S1或布线S2提供校正信号，可以根据使用温度或液晶元件LC的劣化状态等进行灰度校正。
[使用发光元件的例子]
图12D所示的像素电路400EL包括电路401EL。电路401EL包括发光元件EL、晶体管M3及电容器C2。
晶体管M3的栅极与节点N2及电容器C2的一个电极连接，源极和漏极中的一个与被供应电位VH的布线连接，源极和漏极中的另一个与发光元件EL的一个电极连接。电容器C2的另一个电极与被供应电位Vcom的布线连接。发光元件EL的另一个电极与被供应电位VL的布线连接。
晶体管M3具有控制对发光元件EL供应的电流的功能。电容器C2用作存储电容器。不需要时也可以省略电容器C2。
另外，虽然这里示出发光元件EL的阳极一侧与晶体管M3连接的结构，但是也可以采用阴极一侧与晶体管M3连接的结构。当采用阴极一侧与晶体管M3连接的结构时，可以适当地改变电位VH与电位VL的值。
在像素电路400EL中，可以通过对晶体管M3的栅极施加高电位使大电流流过发光元件EL，所以可以实现HDR显示等。另外，此外，通过对布线S1或布线S2提供校正信号可以对晶体管M3及发光元件EL的电特性偏差进行校正。
另外，不局限于图12C及图12D所示的电路，也可以采用另外附加晶体管或电容器等的结构。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
(实施方式5)
在本实施方式中，对可以使用本发明的一个方式制造的显示模块进行说明。
图13A所示的显示模块6000在上盖6001与下盖6002之间包括与FPC6005连接的显示装置6006、框架6009、印刷电路板6010及电池6011。
例如，可以将使用本发明的一个方式制造的显示装置用作显示装置6006。通过利用显示装置6006，可以实现功耗极低的显示模块。
上盖6001及下盖6002可以根据显示装置6006的尺寸适当地改变其形状或尺寸。
显示装置6006也可以具有作为触摸面板的功能。
框架6009具有保护显示装置6006的功能、遮断因印刷电路板6010的工作而产生的电磁波的功能以及散热板的功能等。
印刷电路板6010具有电源电路以及用来输出视频信号及时钟信号的信号处理电路、电池控制电路等。
图13B是具备光学触摸传感器的显示模块6000的截面示意图。
显示模块6000包括设置在印刷电路板6010上的发光部6015及受光部6016。此外，由上盖6001与下盖6002围绕的区域设置有一对导光部(导光部6017a、导光部6017b)。
显示装置6006隔着框架6009与印刷电路板6010、电池6011重叠。显示装置6006及框架6009固定在导光部6017a、导光部6017b。
从发光部6015发射的光6018经过导光部6017a、显示装置6006的顶部及导光部6017b到达受光部6016。例如，当光6018被指头或触屏笔等被检测体阻挡时，可以检测触摸操作。
例如，多个发光部6015沿着显示装置6006的相邻的两个边设置。多个受光部6016配置在与发光部6015对置的位置。由此，可以取得触摸操作的位置的信息。
作为发光部6015例如可以使用LED元件等光源，尤其是，优选使用发射红外线的光源。作为受光部6016可以使用接收发光部6015所发射的光且将其转换为电信号的光电元件。优选使用能够接收红外线的光电二极管。
通过使用使光6018透过的导光部6017a及导光部6017b，可以将发光部6015及受光部6016配置在显示装置6006中的下侧，可以抑制外光到达受光部6016而导致触摸传感器的错误工作。尤其是，在使用吸收可见光且透过红外线的树脂时，可以更有效地抑制触摸传感器的错误工作。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
(实施方式6)
在本实施方式中，对具备使用本发明的一个方式制造的显示装置的电子设备进行说明。
以下所例示的电子设备是在显示部中包括本发明的一个方式的显示装置的电子设备，因此是实现高分辨率的电子设备。此外，可以同时实现高清晰及大屏幕的电子设备。
在本发明的一个方式的电子设备的显示部上例如可以显示具有全高清、4K2K、8K4K、16K8K或更高的分辨率的影像。
作为电子设备，例如除了电视装置、笔记本型个人计算机、显示器装置、数字标牌、弹珠机、游戏机等具有比较大的屏幕的电子设备之外，还可以举出数码相机、数码摄像机、数码相框、移动电话机、便携式游戏机、便携式信息终端、声音再现装置等。
使用了本发明的一个方式的电子设备可以沿着房屋或楼的内壁或外壁、汽车等的内部装饰或外部装饰等的平面或曲面组装。
图14A是安装有取景器8100的照相机8000的外观图。
照相机8000包括外壳8001、显示部8002、操作按钮8003、快门按钮8004等。此外，照相机8000安装有可装卸的镜头8006。
在照相机8000中，镜头8006和外壳也可以被形成为一体。
通过按下快门按钮8004或者触摸用作触摸面板的显示部8002，照相机8000可以进行成像。
外壳8001包括具有电极的嵌入器，除了可以与取景器8100连接以外，还可以与闪光灯装置等连接。
取景器8100包括外壳8101、显示部8102以及按钮8103等。
外壳8101通过嵌合到照相机8000的嵌入器的嵌入器安装到照相机8000。取景器8100可以将从照相机8000接收的图像等显示到显示部8102上。
按钮8103被用作电源按钮等。
本发明的一个方式的显示装置可以用于照相机8000的显示部8002及取景器8100的显示部8102。此外，也可以在照相机8000中内置有取景器。
图14B是头戴显示器8200的外观图。
头戴显示器8200包括安装部8201、透镜8202、主体8203、显示部8204以及电缆8205等。此外，在安装部8201中内置有电池8206。
通过电缆8205，将电力从电池8206供应到主体8203。主体8203具备无线接收器等，能够将所接收的图像信息等显示到显示部8204上。此外，主体8203具有相机，由此可以利用使用者的眼球及眼睑的动作作为输入方法。
此外，也可以对安装部8201的被使用者接触的位置设置多个电极，以检测出根据使用者的眼球的动作而流过电极的电流，由此实现识别使用者的视线的功能。此外，还可以具有根据流过该电极的电流监视使用者的脉搏的功能。安装部8201可以具有温度传感器、压力传感器、加速度传感器等各种传感器，也可以具有将使用者的生物信息显示在显示部8204上的功能或与使用者的头部的动作同步地使显示在显示部8204上的图像变化的功能。
可以将本发明的一个方式的显示装置用于显示部8204。
图14C、图14D及图14E是头戴显示器8300的外观图。头戴显示器8300包括外壳8301、显示部8302、带状固定工具8304以及一对透镜8305。
使用者可以通过透镜8305看到显示部8302上的显示。优选弯曲配置显示部8302，这是因为使用者可以感受高真实感。此外，通过透镜8305分别看到显示在显示部8302的不同区域上的不同图像，可以进行利用视差的三维显示等。此外，本发明的一个方式不局限于设置有一个显示部8302的结构，也可以以对使用者的一个眼睛配置一个显示部的方式设置两个显示部8302。
可以将本发明的一个方式的显示装置用于显示部8302。因为包括本发明的一个方式的半导体装置的显示装置具有极高的分辨率，所以即使如图14E那样地使用透镜8305放大，也可以不使使用者看到像素而可以显示现实感更高的影像。
图15A至图15G所示的电子设备包括外壳9000、显示部9001、扬声器9003、操作键9005(包括电源开关或操作开关)、连接端子9006、传感器9007(该传感器具有测量如下因素的功能：力、位移、位置、速度、加速度、角速度、转速、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线)、麦克风9008等。
图15A至图15G所示的电子设备具有各种功能。例如，可以具有如下功能：将各种信息(静态图像、动态图像、文字图像等)显示在显示部上的功能；触摸面板的功能；显示日历、日期或时间等的功能；通过利用各种软件(程序)控制处理的功能；进行无线通信的功能；读出储存在存储介质中的程序或数据来处理的功能；等。注意，电子设备的功能不局限于上述功能，而可以具有各种功能。电子设备可以包括多个显示部。此外，也可以在该电子设备中设置照相机等而使其具有如下功能：拍摄静态图像或动态图像来将所拍摄的图像储存在存储介质(外部存储介质或内置于照相机的存储介质)中的功能；将所拍摄的图像显示在显示部上的功能；等。
下面，详细地说明图15A至图15G所示的电子设备。
图15A是示出电视装置9100的立体图。可以将例如是50英寸以上或100英寸以上的大型显示部9001组装到电视装置9100。
图15B是示出便携式信息终端9101的立体图。便携式信息终端9101例如可以用作智能手机。便携式信息终端9101也可以设置有扬声器9003、连接端子9006、传感器9007等。此外，便携式信息终端9101可以将文字或图像信息显示在其多个面上。图15B示出显示三个图标9050的例子。此外，也可以将由虚线矩形表示的信息9051显示在显示部9001的另一个面上。作为信息9051的一个例子，可以举出提示收到电子邮件、SNS或电话等的信息；电子邮件或SNS等的标题或发送者姓名；日期；时间；电池余量；以及天线接收信号强度等。或者，可以在显示有信息9051的位置上显示图标9050等。
图15C是示出便携式信息终端9102的立体图。便携式信息终端9102具有将信息显示在显示部9001的三个以上的面上的功能。在此，示出信息9052、信息9053、信息9054分别显示于不同的面上的例子。例如，使用者也可以在将便携式信息终端9102放在上衣口袋里的状态下确认显示在能够从便携式信息终端9102的上方观察到的位置上的信息9053。使用者可以确认到该显示而无需从口袋里拿出便携式信息终端9102，由此能够判断例如是否接电话。
图15D是示出手表型便携式信息终端9200的立体图。便携式信息终端9200例如可以用作智能手表。此外，显示部9001的显示面被弯曲，能够在所弯曲的显示面上进行显示。例如，通过与可进行无线通信的耳麦相互通信，便携式信息终端9200可以进行免提通话。此外，便携式信息终端9200包括连接端子9006，可以与其他信息终端进行数据的交换或者进行充电。此外，充电工作也可以利用无线供电进行。
图15E、图15F及图15G是示出能够折叠的便携式信息终端9201的立体图。此外，图15E是便携式信息终端9201为展开状态的立体图，图15G是便携式信息终端9201为折叠状态的立体图，并且图15F是便携式信息终端9201为从图15E和图15G中的一个状态变为另一个状态的中途的状态的立体图。便携式信息终端9201在折叠状态下可携带性好，在展开状态下因为具有无缝拼接的较大的显示区域而其显示的一览性优异。便携式信息终端9201所包括的显示部9001由铰链9055所连接的三个外壳9000来支撑。例如，可以以1mm以上且150mm以下的曲率半径使显示部9001弯曲。
图16A示出电视装置的一个例子。电视装置7100的显示部7500被组装在外壳7101中。在此示出利用支架7103支撑外壳7101的结构。
可以通过利用外壳7101所具备的操作开关或另外提供的遥控操作机7111进行图16A所示的电视装置7100的操作。此外，也可以将触摸面板应用于显示部7500，通过触摸显示部7500可以进行电视装置7100的操作。遥控操作机7111也可以除了具备操作按钮以外还具备显示部。
此外，电视装置7100也可以具备电视广播的接收机或用来连接到通信网络的通信设备。
图16B示出笔记型个人计算机7200。笔记型个人计算机7200包括外壳7211、键盘7212、指向装置7213、外部连接端口7214等。在外壳7211中组装有显示部7500。
图16C及图16D示出数字标牌(Digital Signage)的一个例子。
图16C所示的数字标牌7300包括外壳7301、显示部7500及扬声器7303等。此外，还可以包括LED灯、操作键(包括电源开关或操作开关)、连接端子、各种传感器以及麦克风等。
此外，图16D示出设置于圆柱状柱子7401上的数字标牌7400。数字标牌7400包括沿着柱子7401的曲面设置的显示部7500。
显示部7500越大，一次能够提供的信息量越多，并且容易吸引人的注意，由此例如可以提高广告宣传效果。
优选将触摸面板用于显示部7500，使得使用者能够操作。由此，不仅可以用于广告，还可以用于提供路线信息或交通信息、商用设施的指南等使用者需要的信息。
如图16C和图16D所示，数字标牌7300或数字标牌7400优选通过无线通信可以与使用者所携带的智能手机等信息终端设备7311联动。例如，显示在显示部7500上的广告的信息可以显示在信息终端设备7311的屏幕，并且通过操作信息终端设备7311，可以切换显示部7500的显示。
此外，可以在数字标牌7300或数字标牌7400上以信息终端设备7311为操作单元(控制器)执行游戏。由此，不特定多个使用者可以同时参加游戏，享受游戏的乐趣。
本发明的一个方式的显示装置可以应用于图16A至图16D所示的显示部7500。
虽然本实施方式的电子设备采用具有显示部的结构，但是本发明的一个实施方式也可以用于不具有显示部的电子设备。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
[实施例1]
在本实施例中，对被添加杂质而低电阻化的氧化物半导体膜的薄层电阻进行测量。另外，对该氧化物半导体膜进行供应氧的处理，评价薄层电阻的变化。
[模拟]
首先，关于被用作杂质元素的硼及磷，计算出深度方向上的杂质元素的注入量。
在计算中，使用用来以蒙特卡罗法进行离子注入过程的计算的软件TRIM(Transport of Ion in Matter)。
作为用于计算的被注入膜采用叠层膜，其中依次层叠有作为第二绝缘膜的厚度为100nm的氧化硅膜、作为氧化物半导体膜的厚度为40nm的InGaZnO4膜以及作为第一绝缘膜的厚度为100nm的氧化硅膜。作为杂质元素，对硼及磷这两种进行计算。各剂量是5×1015cm-2。另外，关于硼，作为射束能量采用10keV、15keV、20keV、30keV及40keV的五个条件，关于磷，作为射束能量采用50keV、60keV及70keV的三个条件。
图17A示出硼(11B)的计算结果，图17B示出磷(31P)的计算结果。纵轴表示硼或磷的体积浓度(concentration)，横轴表示深度(depth)。
根据图17A可以确认到，射束能量越高，氧化物半导体膜中的杂质浓度越高。另外，可以确认到，射束能量越高，杂质浓度最高的峰的位置越深，分布越宽。另外，可以确认到，在射束能量为20keV的条件下，氧化物半导体膜(IGZO)和第一绝缘膜(左边的SiO2)的界面附近的杂质浓度最高。
根据图17B可以确认到，射束能量越高，氧化物半导体膜中的杂质浓度越高。此外，在计算的三个条件下，都可以确认到氧化物半导体膜和第一绝缘膜的界面附近能够形成杂质浓度最高的区域。
[薄层电阻的评价]
以下，说明对在氧化物半导体膜上层叠氧化物绝缘膜而成的膜添加杂质，测量薄层电阻的结果。
[评价方法]
评价通过如下步骤进行。
首先，在玻璃衬底上形成厚度大约为40nm至50nm的氧化物半导体膜。氧化物半导体膜通过利用原子个数比为In:Ga:Zn＝1:1:1.2的金属氧化物靶材的溅射法形成。
接着，在氧化物半导体膜上形成厚度大约为100nm的氧化硅膜。氧化硅膜通过作为沉积气体使用硅烷气体和一氧化二氮气体的等离子体CVD法形成。将沉积时的衬底温度设定为350℃。
接着，进行对氧化物半导体膜供应氧的处理。在供应氧的处理中，在包含氧的气氛下通过溅射法在氧化硅膜上形成金属氧化物膜，对氧化硅膜供应氧，然后以400℃进行1小时的加热处理，从氧化硅膜向氧化物半导体膜供应氧。然后，通过蚀刻去除金属氧化物膜。金属氧化物膜在与上述氧化物半导体膜相同的条件下形成。
接着，进行杂质添加。使用不包括质量分离机构的等离子体离子掺杂装置以及包括质量分离机构的离子注入装置这两种装置进行杂质添加。另外，作为用来供应硼的气体，在离子掺杂装置中使用B2H6气体且在离子注入装置中使用BF3气体。另一方面，作为用来供应磷的气体，使用PH3气体。制造等离子体离子掺杂装置中的杂质的剂量及加速电压不同且离子注入装置中的剂量及射束能量不同的多个样品。另外，作为比较，还制造没有进行杂质添加的样品。
接着，再次进行上述对氧化物半导体膜供应氧的处理。在此，制造四种样品，即形成金属氧化物膜之后的加热处理的温度不同(250℃、350℃、400℃的三个条件)的样品、以及不进行加热处理的样品。
最后，去除氧化硅膜，在利用溅射法形成钛电极之后进行薄层电阻的测量。
[薄层电阻]
图18的各附图示出通过等离子体掺杂法掺杂硼的样品的薄层电阻的结果。图18A是加速电压为20kV时的结果，图18B是加速电压为40kV时的结果，图18C是加速电压为60kV时的结果。另外，在各附图中，示出剂量为1×1015cm-2至1.5×1016cm-2的各条件。另外，排列不进行加热处理时的结果以及在各温度下进行加热处理时的结果，并示出各剂量。
如图18A至图18C所示，可以确认到，通过添加硼，氧化物半导体膜低电阻化。另外，与加速电压为20kV的条件相比，在40kV及60kV的条件下，剂量越高，薄层电阻越增高。因此，通过与在图17A中示出的利用TRIM的模拟结果汇总起来，可以确认到，通过以氧化物半导体膜和其上的氧化物绝缘膜的界面附近的杂质浓度最高的方式添加杂质，氧化物半导体膜稳定地处于低电阻状态。
另外，除了剂量最低的条件(1×1015cm-2的条件)以外，在添加硼的样品中，几乎确认不到加热处理导致高电阻化的现象，加热处理前后维持低电阻状态。
图19A、图19B是通过等离子体掺杂法掺杂磷的样品的薄层电阻的结果。图19A是加速电压为60kV时的结果，图19B是加速电压为70kV时的结果。
可以确认到，在作为杂质元素添加磷的情况下，氧化物半导体膜也低电阻化。另外，有剂量越高电阻越高的倾向，可以确认最合适的剂量范围存在。
接着，示出利用包括质量分离机构的离子注入装置添加杂质元素时的薄层电阻的评价结果。与等离子体掺杂法相比，离子注入法因为是质量分离机构所以目标离子以外的杂质离子的混入更少，因此是可以进行更精密的控制的方法。
图20A示出添加硼(11B)时的结果，图20B示出添加磷(31P)时的结果。此外，图20A和图20B还示出不进行杂质元素的添加的样品的结果。
可以确认到，在使用离子注入装置的情况下，也呈现与上述等离子体掺杂法相同的倾向。
另外，确认到，与离子注入法相比，等离子体离子掺杂法在剂量较低时有电阻值更低而更容易稳定化的倾向。这有可能是因为：等离子体离子掺杂装置不包括质量分析机构，因此目标离子以外的杂质离子给氧化物半导体膜的电阻值带来影响。
[杂质浓度的评价]
以下，说明使用上述所制造的样品测量杂质元素的深度方向上的浓度分布的结果。利用二次离子质谱分析(SIMS：Secondary Ion Mass Spectrometry)进行测量。作为样品，使用对氧化物半导体膜利用离子注入装置添加硼(11B)的样品以及添加磷(31P)的样品这两种。作为硼的添加条件，将射束能量设定为20keV，将剂量设定为5×1015cm-2。作为磷的添加条件，将射束能量设定为60keV，将剂量设定为5×1015cm-2。
图21A示出添加硼的样品的SIMS分析结果，图21B示出添加磷的样品的SIMS分析结果。另外，在各附图中，示出以氧化硅膜(SiO2)为标准样品而进行定量时的分布、以及使用氧化物半导体膜(IGZO)进行定量时的分布这两个分布。
根据图21A可知，在氧化硅膜中，具有越接近与氧化物半导体膜的界面硼的浓度越高的浓度梯度。另一方面，可知，在氧化物半导体膜中，具有越接近与氧化硅膜的界面硼的浓度越高的浓度梯度。就是说，可以确认到硼的浓度最高的区域位于它们的界面附近。另外，可知，氧化物半导体膜中的浓度梯度的倾斜度比氧化硅膜大。
图21B所示的添加磷的样品也呈现与图21A几乎相同的倾向。就是说，可知，在添加磷的样品中，磷的浓度最高的区域位于氧化硅膜和氧化物半导体膜的界面附近，并且氧化物半导体膜中的浓度梯度的倾斜度比氧化硅膜大。
根据以上结果，可以确认到，通过将硼或磷等杂质元素隔着氧化物绝缘膜添加到氧化物半导体层，可以形成具有极低的电阻且稳定的氧化物半导体膜。另外，可以确认到，通过在氧化物绝缘膜和氧化物半导体膜的界面附近设置浓度最高的区域，即使进行对氧化物半导体膜供应氧的处理也没有电阻值的上升。根据这结果可以推测：通过对氧化物绝缘膜添加硼或磷等杂质元素，使氧化物绝缘膜具有对氧的阻挡性，而处于氧不容易扩散的状态。
[实施例2]
以下制造了本发明的一个方式的晶体管并对其电特性进行了评价。
[样品的制造]
作为所制造的晶体管的结构，可以援用实施方式1及图3中例示出的晶体管100A。另外，在此，作为杂质元素使用硼及磷，制造添加条件互不相同的多个样品。此外，作为比较，还制造没有添加杂质元素的样品。
首先，在玻璃衬底上利用溅射法形成厚度大约为100nm的钨膜，对其进行加工来得到第一栅电极。接着，作为第一栅极绝缘层，使用通过等离子体CVD法形成的厚度大约为240nm的氮化硅膜、厚度大约为60nm的氮化硅膜及厚度大约为5nm的氧氮化硅膜的叠层膜。
接着，在第一栅极绝缘层上形成厚度大约为40nm的金属氧化物膜，对其进行加工来得到半导体层。金属氧化物膜通过使用In-Ga-Zn氧化物靶材(In:Ga:Zn＝1:1:1.2[原子个数比])的溅射法形成。然后，在氮气氛下以400℃的温度进行1小时的加热处理，接下来在氧和氮的混合气氛下以400℃进行1小时的加热处理。
接着，通过等离子体CVD法形成成为第二栅极绝缘层的厚度大约为100nm的氧氮化硅膜。然后，在氮气氛下以400℃进行1小时的加热处理。接着，作为氧供应处理，在包含氧的气氛下进行等离子体处理。
接着，在第二栅极绝缘层上通过溅射法形成厚度大约为20nm的金属氧化物膜。金属氧化物膜通过使用In-Ga-Zn氧化物靶材(In:Ga:Zn＝1:1:1.2[原子个数比])的溅射法形成。
接着，在金属氧化物膜上通过溅射法层叠厚度大约为100nm的钼膜。然后，通过蚀刻去除钼膜和金属氧化物膜的一部分，得到第二栅电极及金属氧化物层。
接着，以第二栅电极为掩模进行杂质元素的添加处理。杂质的添加使用等离子体离子掺杂装置。另外，作为用来供应硼的气体使用B2H6气体，作为用来供应磷的气体使用PH3气体。制造杂质的剂量及加速电压互不相同的多个样品。另外，作为比较，还制造没有进行杂质的添加的样品。
接着，作为覆盖晶体管的保护绝缘层，利用等离子体CVD法形成厚度大约为300nm的氧氮化硅膜。将氧氮化硅膜的沉积温度设定为220℃。然后，在氮气氛下以350℃的温度进行1小时的加热处理。接着，在覆盖晶体管的绝缘层及第二栅极绝缘层的一部分形成开口，利用溅射法形成钼膜，然后对其进行加工得到源电极及漏电极。然后，作为平坦化层形成厚度大约为1.5μm的丙烯酸树脂膜，在氮气氛下以250℃的温度进行1小时的加热处理。
通过上述工序，得到形成在玻璃衬底上的晶体管。
[晶体管的Id-Vg特性]
接着，测量所制造的上述晶体管的Id-Vg特性。
作为晶体管的Id-Vg特性的测量条件，施加到第一栅电极的电压(以下也称为栅极电压(Vg))以及施加到第二栅电极的电压(以下也称为(Vbg))从-15V每隔0.25V变化到+20V。此外，将施加到源电极的电压(以下也称为源极电压(Vs))设定为0V(comm)，将施加到漏电极的电压(以下也称为漏极电压(Vd))设定为0.1V和20V。
图22示出添加硼(B-Dope)的晶体管的Id-Vg特性，图23示出添加磷的晶体管的Id-Vg特性。在图22及图23中，在横方向上并排示出杂质添加条件不同的条件的结果。另外，在各附图中，还示出没有进行杂质添加(Non Dope)的晶体管的结果。图22及图23示出晶体管的沟道宽度为50μm且沟道长度为2μm、3μm、6μm的三种晶体管的结果。
如图22所示，可知，与没有进行杂质添加的晶体管相比，更大的电流可以流过添加硼的晶体管。这意味着可以充分降低了源区域及漏区域的电阻。另外，在加速电压为20kV的条件下，即使是沟道长度短的晶体管，即为2μm的晶体管，也呈现良好的特性而与剂量无关。另一方面，在加速电压高的60kV的条件下，有电流值比其他条件低的倾向。这倾向与上述实施例1的薄层电阻等的结果中确认到的倾向一致。
另外，如图23所示，添加磷的晶体管与硼的情况同样地呈现良好的电特性。注意，在剂量高的条件下，在沟道长度短的晶体管的结果中，向负侧波动的阈值电压随处可见。
注意，这里，作为用于杂质元素的添加的装置，使用不包括质量分离机构的等离子体离子掺杂装置，因此除了目的元素以外氢也有可能被添加。因此，图22及图23的沟道长度短的晶体管中确认到的阈值电压的负向漂移有可能是因受该氢的影响而导致的。因此，可推测为：通过使用包括质量分离机构的离子注入装置，可以制造呈现更良好的电特性的晶体管。
[实施例3]
以下，制造本发明的一个方式的晶体管并进行可靠性评价。
进行可靠性评价的晶体管可以援用上述实施例2中例示出的制造工序。作为杂质元素使用硼，利用等离子体离子掺杂装置进行杂质元素的添加。将加速电压设定为20kV，将剂量设定为5×1015cm-2。另外，将被用作保护层的氧氮化硅膜的沉积温度设定为350℃。
图24A示出所制造的晶体管的Id-Vg特性。作为晶体管的尺寸，沟道长度为3μm，沟道宽度为50μm。
接着，作为可靠性评价，使用上述晶体管进行了栅极偏置应力测试(GBT测试)。在GBT测试中，将形成有晶体管的衬底保持为60℃且对晶体管的源极和漏极施加0V的电压，对栅极施加20V或-20V的电压，保持该状态1小时。此时，将在昏暗的测试环境下对栅极施加正电压的测试记为PBTS，将对栅极施加负电压的测试记为NBTS。此外，将在对样品照射光的状态下的PBTS及NBTS分别记为PBITS及NBITS。当照射光时，使用10000lx左右的白色LED光。
图24B示出栅极偏置应力测试前及测试后的阈值电压的变动值(△Vth)。如图24B所示，所制造的晶体管的阈值电压的变动都极小。
因此，可确认到本发明的一个方式的晶体管具有优良的电特性及高可靠性。
[实施例4]
在本实施例中，使用热脱附谱法(TDS：Thermal Desorption Spectroscopy)对包含添加有杂质元素的氧化物的绝缘膜的氧阻挡性进行评价。
[评价1]
在此，制造在进行向氧化物半导体膜上的氧化物绝缘膜供应氧的处理之后进行杂质供应而成的样品，进行TDS测量。
[样品的制造]
首先，在玻璃衬底上形成厚度大约为40nm的氧化物半导体膜。氧化物半导体膜通过利用原子个数比为In:Ga:Zn＝1:1:1.2的金属氧化物靶材的溅射法形成。
接着，在氧化物半导体膜上形成厚度大约为100nm的氧化硅膜。氧化硅膜通过作为沉积气体使用硅烷气体和一氧化二氮气体的等离子体CVD法形成。将沉积时的衬底温度设定为350℃。
接着，进行对氧化物半导体膜供应氧的处理。在供应氧的处理中，在包含氧的气氛下通过溅射法在氧化硅膜上形成金属氧化物膜，对氧化硅膜供应氧，然后以400℃进行1小时的加热处理，从氧化硅膜向氧化物半导体膜供应氧。然后，通过蚀刻去除金属氧化物膜。金属氧化物膜在与上述氧化物半导体膜相同的条件下形成。
接着，进行杂质添加。使用包括质量分离机构的离子注入装置进行杂质添加。在此，制造作为杂质分别注入硼(11B)、磷(31P)及氩(40Ar)的样品。此外，作为比较样品，还制造没有进行杂质注入的样品。
在以离子经过氧化硅膜到达氧化物半导体膜的方式最优化的条件下进行杂质注入。作为硼的注入条件，将射束能量设定为20keV，将剂量设定为5×1015cm-2。作为磷的注入条件，将射束能量设定为60keV，将剂量设定为5×1015cm-2。作为氩的注入条件，将射束能量设定为70keV，将剂量设定为5×1015cm-2。
[TDS分析结果]
图25示出氧分子(质量电荷比(M/z)32)的TDS分析结果。在各附图中，纵轴表示检测强度，横轴表示衬底温度。
可知，在没有进行离子注入的样品中，在衬底温度为150℃至300℃左右时，氧被释放。另一方面，可知，在注入硼的样品及注入磷的样品中，几乎没有氧的释放。根据这结果可知，通过注入硼及磷，氧化硅膜中的过剩氧变稳定，可以抑制向外扩散。
另一方面，在注入氩的样品中氧的释放很明显，可以确认到氩的氧抑制的向外扩散的效果很低。此外，虽然在此未图示，但是得到如下结果：在注入氩的样品中，除了氧以外，氩(M/z＝20及M/z＝40)也在衬底温度为250℃至430℃左右的范围内被释放。根据这结果，可推测为：稀有气体的氩的与氧化硅中的氧的相互作用小，不怎么期待使过剩氧稳定的作用。
[评价2]
在此，在供应氧的处理的第一氧化物绝缘膜上形成第二氧化物绝缘膜，对第二氧化物绝缘膜进行杂质供应来制造样品，通过TDS测量对第二氧化物绝缘膜的氧阻挡性进行评价。
[样品的制造]
首先，在玻璃衬底上作为第一氧化物绝缘膜形成厚度大约为150nm的氧化硅膜。在与上述评价1相同的条件下形成氧化硅膜。
接着，进行对第一氧化物绝缘膜供应氧的处理。在供应氧的处理中，在包含氧的气氛下通过溅射法在氧化硅膜上形成金属氧化物膜，对氧化硅膜中供应氧。然后，通过蚀刻去除金属氧化物膜。金属氧化物膜使用包含硅的铟锡氧化物靶材形成。
接着，作为第二氧化物绝缘膜，通过与上述相同的方法形成厚度大约为100nm的氧化硅膜。
接着，进行杂质添加。使用包括质量分离机构的离子注入装置进行杂质添加。在此，与评价1同样地制造作为杂质分别注入硼(11B)、磷(31P)及氩(40Ar)的样品。此外，作为比较样品，还制造没有进行杂质注入的样品。
在以离子只注入到第二氧化硅膜的方式最优化的条件下进行杂质注入。作为硼的注入条件，将射束能量设定为5keV，将剂量设定为5×1015cm-2。作为磷的注入条件，将射束能量设定为10keV，将剂量设定为5×1015cm-2。作为氩的注入条件，将射束能量设定为10keV，将剂量设定为5×1015cm-2。
[TDS分析结果]
图26示出TDS分析结果。
可知，在没有进行离子注入的样品中，在衬底温度为250℃至450℃左右时，氧被释放。另一方面，可知，在注入硼的样品及注入磷的样品中，几乎没有氧的释放。根据这结果可知，通过注入硼及磷，氧化硅膜中的过剩氧变稳定，可以抑制向外扩散。
另一方面，可以确认到，在注入氩的样品中，与没有进行离子注入的样品相比，更低的温度(150℃附近)下氧被释放。这有可能起因于：在注入离子时，在第二氧化物绝缘膜中产生损伤，处于容易发生氧的脱离或扩散的状态。
根据以上结果可知，通过对氧化物绝缘膜注入硼及磷，处于过剩氧不容易脱离的状态。并且，可以确认到，通过注入硼或磷，可以使氧化物绝缘膜具有阻挡氧的扩散的功能。
[实施例5]
在本实施例中，说明制造进行离子注入的样品并进行XPS分析的结果。
在此，制造以下的两种样品，进行分析。第一个样品是对氧化物半导体膜直接注入离子的样品，第二个样品是对在氧化物半导体膜上层叠氧化物绝缘膜而成的叠层膜注入离子的样品。
[样品的制造]
首先，说明上述第一个样品。在玻璃衬底上形成厚度大约为40nm的氧化物半导体膜。可以援用实施例4的形成方法。接着，利用离子注入法对氧化物半导体膜注入硼(11B)。作为硼的注入条件，将射束能量设定为5keV，将剂量设定为1×1016cm-2。
关于第二个样品，除了离子注入条件以外，可以援用实施例4的评价1的记载。在以硼(11B)到达氧化物半导体膜的方式最优化的条件下利用离子注入法进行离子注入。作为硼的注入条件，将射束能量设定为20keV，将剂量设定为1×1016cm-2。
[XPS分析]
对上述制造的两种样品进行XPS分析。作为XPS测量的X射线源使用Mg-Kα(1253.6eV)。在XPS分析中，通过与溅射组合进行深度方向上的分析。在溅射中，使用氩离子，将加速电压设定为2.0kV。溅射速率大约为5nm/min(换算为SiO2)。
图27A是对氧化物半导体膜直接注入离子而得的样品的通过XPS分析得到的深度分布。横轴表示溅射时间(sputter time)，纵轴表示原子个数比(composition ratio)。
如图27所示，在氧化物半导体膜(IGZO)的表面附近检测出几原子％的浓度的硼。
图27B示出氧化物半导体(IGZO)中的可以得到有关硼的1s轨道的峰的能量范围的XPS光谱。横轴表示结合能量(Binding Energy)，纵轴表示光电子的强度(intensity)。在192eV附近观察到峰且在188eV附近观察不到峰，由此可知氧化物半导体膜中的硼以氧化状态存在，而几乎没有存在硼单体。
图27C示出可以得到有关铟的3d5/2轨道的峰的能量范围的XPS光谱。在443eV附近确认到峰，由此可知存在金属状态的铟。由此可推测，硼夺取与铟键合的氧而造成氧空位。
图28A是通过在氧化物半导体膜上层叠氧化物绝缘膜而成的叠层膜注入离子而得的样品的通过XPS分析得到的深度分布。在氧化物绝缘膜(SiON)和氧化物半导体膜(IGZO)的界面附近检出几原子％的浓度的硼。
图28B示出氧化物绝缘膜(SiON)中的可以得到有关硼的1s轨道的峰的能量范围的XPS光谱。可知，在氧化物绝缘膜中，与氧化物半导体膜同样，硼以氧化状态存在，而几乎没有存在硼单体。由此可知，硼与氧化物绝缘膜中的氧键合。
根据以上结果可以确认到：注入到氧化物半导体膜及氧化物绝缘膜中的硼与膜中的氧键合而以氧化物的状态存在。
[实施例6]
在本实施例中，制造本发明的一个方式的晶体管并进行电特性评价。
[样品的制造]
首先，利用与实施例2所示的方法相同的方法在玻璃衬底上形成第一栅电极、第一栅极绝缘层、半导体层及第二栅极绝缘层。接着，在第二栅极绝缘层上利用溅射法形成厚度大约为10nm的氧化铝膜，然后依次形成厚度大约为5nm的钛膜、厚度大约为300nm的铝膜及厚度大约为50nm的钛膜，利用蚀刻去除这些金属膜和氧化铝膜的一部分，得到第二栅电极及金属氧化物层。
接着，以第二栅电极为掩模，利用离子注入法注入杂质元素。在此，制造注入硼(11B)的样品以及注入磷(31P)的样品这两种。作为硼的注入条件，将射束能量设定为15keV，将剂量设定为3×1015cm-2。作为磷的注入条件，将射束能量设定为45keV，将剂量设定为1×1015cm-2。
然后，通过与实施例2相同的方法形成保护绝缘层，进行加热处理。作为源电极及漏电极，使用利用溅射法形成的厚度大约为50nm的钨膜、厚度大约为400nm的铝膜以及厚度大约为100nm的钛膜的叠层膜。接着，与实施例2同样，形成平坦化层，进行加热处理。
通过以上的工序，得到作为杂质元素使用硼或磷的两种样品。
[晶体管的Id-Vg特性]
接着，测量所制造的上述晶体管的Id-Vg特性。可以援用实施例2的测量条件。
图29示出作为杂质元素使用硼的晶体管以及使用磷的晶体管的Id-Vg特性。在图29中，示出晶体管的沟道宽度为50μm且沟道长度为2μm、3μm、6μm的三种晶体管的结果。各晶体管的测量数为20。
根据图29可确认到：添加硼的晶体管以及添加磷的晶体管都呈现极好的电特性。
[符号说明]
100、100A：晶体管、102：衬底、103、110、116、118：绝缘层、103d、108n、110d：区域、106、106c、112、120a、120b：导电层、108、108c：半导体层、112f：导电膜、114：金属氧化物层、114f：金属氧化物膜、130A、130B：电容器、140：杂质元素、141a、141b、142：开口部

Claims (13)

1.一种半导体装置，包括：
半导体层、第一绝缘层及第一导电层，
其中，所述半导体层具有岛状的顶面形状，
所述第一绝缘层以与所述半导体层的顶面及侧面接触的方式设置，
所述第一导电层位于所述第一绝缘层上并具有与所述半导体层重叠的部分，
所述半导体层包含金属氧化物，
所述第一绝缘层包含氧化物，
所述半导体层具有与所述第一导电层重叠的第一区域以及不与所述第一导电层重叠的第二区域，
所述第一绝缘层具有与所述第一导电层重叠的第三区域以及不与所述第一导电层重叠的第四区域，
所述第二区域及所述第四区域包含第一元素，
所述第一元素为磷、硼、镁、铝或硅，
并且，所述第一元素以与氧键合的状态存在。
2.根据权利要求1所述的半导体装置，其中在X射线光电子能谱中，观察到所述第二区域或所述第四区域的起因于所述第一元素的氧化状态的峰。
3.根据权利要求1或2所述的半导体装置，其中所述第二区域具有所述第一元素的浓度高于所述第四区域的区域。
4.根据权利要求1至3中任一项所述的半导体装置，其中在所述第二区域中，所述第一元素具有越接近所述第一绝缘层浓度越高的浓度梯度。
5.根据权利要求1至4中任一项所述的半导体装置，其中在所述第四区域中，所述第一元素具有越接近所述半导体层浓度越高的浓度梯度。
6.根据权利要求1至5中任一项所述的半导体装置，其中所述半导体层具有所述第一元素的浓度为1×1020atoms/cm3以上且1×1022atoms/cm3以下的区域。
7.根据权利要求1至6中任一项所述的半导体装置，还包括第二绝缘层，
其中所述半导体层以与所述第二绝缘层上接触的方式设置，
所述第一绝缘层在不与所述半导体层重叠的区域中具有与所述第二绝缘层接触的部分，
并且所述第二绝缘层具有不与所述半导体层重叠并包含所述第一元素的第五区域。
8.根据权利要求7所述的半导体装置，还包括第二导电层，
其中所述第二导电层位于所述第二绝缘层的下侧并具有与所述半导体层及所述第一导电层重叠的区域。
9.根据权利要求1至8中任一项所述的半导体装置，
其中在所述第一绝缘层和所述第一导电层之间包括金属氧化物层，
并且所述金属氧化物层包含一种以上的与所述半导体层相同的元素。
10.一种半导体装置的制造方法，包括如下步骤：
形成包含金属氧化物的岛状半导体层的第一工序；
在所述岛状半导体层上形成包含氧化物的第一绝缘层的第二工序；
在所述第一绝缘层上形成与所述半导体层的一部分重叠的第一导电层的第三工序；以及
在不被所述第一导电层覆盖的区域中对所述第一绝缘层及所述半导体层中供应第一元素的第四工序，
其中，所述第一元素为磷、硼、镁、铝或硅。
11.根据权利要求10所述的半导体装置的制造方法，
其中在所述第四工序中，以具有所述半导体层中的浓度越接近所述第一绝缘层越高的浓度分布的方式供应所述第一元素。
12.根据权利要求10或11所述的半导体装置的制造方法，
其中在所述第四工序中，利用等离子体离子掺杂法或离子注入法供应所述第一元素。
13.根据权利要求10至12中任一项所述的半导体装置的制造方法，在所述第四工序以后还包括进行加热处理的第五工序，
其中所述加热处理在200℃以上且400℃以下的温度范围内进行。
CN201880081313.0A 2018-01-05 2018-12-19 半导体装置以及半导体装置的制造方法 Pending CN111602253A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2018000501 2018-01-05
JP2018-000501 2018-01-05
JP2018-021912 2018-02-09
JP2018021912 2018-02-09
PCT/IB2018/060299 WO2019135137A1 (ja) 2018-01-05 2018-12-19 半導体装置、及び半導体装置の作製方法

Publications (1)

Publication Number Publication Date
CN111602253A true CN111602253A (zh) 2020-08-28

Family

ID=67144018

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880081313.0A Pending CN111602253A (zh) 2018-01-05 2018-12-19 半导体装置以及半导体装置的制造方法

Country Status (5)

Country Link
US (3) US11322442B2 (zh)
JP (2) JP7194122B2 (zh)
KR (1) KR20200101964A (zh)
CN (1) CN111602253A (zh)
WO (1) WO2019135137A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11322442B2 (en) * 2018-01-05 2022-05-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor with oxide semiconductor and method for manufacturing the semiconductor device
KR20200139701A (ko) 2018-03-30 2020-12-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011146694A (ja) * 2009-12-18 2011-07-28 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
JP2013211538A (ja) * 2012-02-29 2013-10-10 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2015188079A (ja) * 2014-03-14 2015-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN105960712A (zh) * 2014-02-07 2016-09-21 株式会社半导体能源研究所 半导体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP5708910B2 (ja) 2010-03-30 2015-04-30 ソニー株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
JP2012209543A (ja) 2011-03-11 2012-10-25 Semiconductor Energy Lab Co Ltd 半導体装置
CN103290371B (zh) 2011-06-08 2015-02-25 株式会社半导体能源研究所 溅射靶材、溅射靶材的制造方法及薄膜形成方法
CN104380473B (zh) 2012-05-31 2017-10-13 株式会社半导体能源研究所 半导体装置
KR102361966B1 (ko) * 2013-12-02 2022-02-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 제조방법
US9837547B2 (en) 2015-05-22 2017-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide conductor and display device including the semiconductor device
US9852926B2 (en) 2015-10-20 2017-12-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for semiconductor device
KR20180084819A (ko) 2015-11-20 2018-07-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 상기 반도체 장치를 가지는 표시 장치, 및 상기 반도체 장치를 가지는 전자 기기
JPWO2019107046A1 (ja) 2017-11-28 2020-12-17 Ａｇｃ株式会社 半導体化合物、半導体化合物の層を有する半導体素子、積層体、およびターゲット
US11322442B2 (en) * 2018-01-05 2022-05-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor with oxide semiconductor and method for manufacturing the semiconductor device
US11527657B2 (en) 2018-02-28 2022-12-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2022038209A (ja) 2020-08-26 2022-03-10 キオクシア株式会社 半導体装置
JP2022174557A (ja) 2021-05-11 2022-11-24 株式会社ジャパンディスプレイ 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011146694A (ja) * 2009-12-18 2011-07-28 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
JP2013211538A (ja) * 2012-02-29 2013-10-10 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
CN105960712A (zh) * 2014-02-07 2016-09-21 株式会社半导体能源研究所 半导体装置
JP2015188079A (ja) * 2014-03-14 2015-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法

Also Published As

Publication number Publication date
US20200321280A1 (en) 2020-10-08
KR20200101964A (ko) 2020-08-28
US20220310517A1 (en) 2022-09-29
JP2023017043A (ja) 2023-02-02
JPWO2019135137A1 (ja) 2020-12-24
US11322442B2 (en) 2022-05-03
JP7194122B2 (ja) 2022-12-21
WO2019135137A1 (ja) 2019-07-11
US20240014137A1 (en) 2024-01-11
US11810858B2 (en) 2023-11-07

Similar Documents

Publication Publication Date Title
CN112514079B (zh) 半导体装置
US11972945B2 (en) Method for manufacturing semiconductor device
US20240136442A1 (en) Semiconductor device and method for manufacturing semiconductor device
CN112997335A (zh) 半导体装置
CN112385021A (zh) 半导体装置的制造方法
US20240014137A1 (en) Semiconductor device and method for manufacturing the semiconductor device
US11935963B2 (en) Semiconductor device
CN113016090A (zh) 半导体装置
TWI849170B (zh) 半導體裝置
CN114207832A (zh) 半导体装置及半导体装置的制造方法
TWI851611B (zh) 半導體裝置
TWI852820B (zh) 半導體裝置
CN118866977A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination