CN110112074A - 氧化物薄膜晶体管器件及其制造方法 - Google Patents
氧化物薄膜晶体管器件及其制造方法 Download PDFInfo
- Publication number
- CN110112074A CN110112074A CN201910381390.4A CN201910381390A CN110112074A CN 110112074 A CN110112074 A CN 110112074A CN 201910381390 A CN201910381390 A CN 201910381390A CN 110112074 A CN110112074 A CN 110112074A
- Authority
- CN
- China
- Prior art keywords
- layer
- channel
- film transistor
- thin film
- transistor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 55
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 239000004065 semiconductor Substances 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 229910052751 metal Inorganic materials 0.000 claims description 46
- 239000002184 metal Substances 0.000 claims description 46
- 239000000126 substance Substances 0.000 claims description 17
- 229910007541 Zn O Inorganic materials 0.000 claims description 10
- 230000037361 pathway Effects 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 2
- 241000416536 Euproctis pseudoconspersa Species 0.000 claims 1
- 150000002927 oxygen compounds Chemical class 0.000 claims 1
- 239000010410 layer Substances 0.000 description 146
- 238000000034 method Methods 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 230000008569 process Effects 0.000 description 10
- 239000000463 material Substances 0.000 description 6
- 239000002356 single layer Substances 0.000 description 6
- 229910052681 coesite Inorganic materials 0.000 description 5
- 229910052906 cristobalite Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 229910052682 stishovite Inorganic materials 0.000 description 5
- 229910052905 tridymite Inorganic materials 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 4
- 229920001621 AMOLED Polymers 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 3
- 229910020923 Sn-O Inorganic materials 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 229920000915 polyvinyl chloride Polymers 0.000 description 3
- 239000004800 polyvinyl chloride Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本揭示提供一种氧化物薄膜晶体管器件及其制造方法,所述氧化物薄膜晶体管器件的制造方法包括在基板上沉积缓冲层,在所述缓冲层上方沉积由宽能隙氧化物半导体构成的第一沟道层,在所述第一沟道层上方沉积由高迁移率氧化物半导体构成的第二沟道层,其可提升器件电子迁移率,并改善器件可靠度。
Description
【技术领域】
本揭示涉及显示技术领域,具体涉及氧化物薄膜晶体管(Oxide TFT)器件及其制造方法。
【背景技术】
为满足现有主动矩阵有机发光二极管(Active-matrix organic light-emittingdiode,AMOLED)驱动电路的运作需求,驱动薄膜晶体管(driving TFT)常需使用具有高电子迁移率的沟道材料,然而,电子迁移率较高的沟道材料通常氧缺陷较多,容易导致器件可靠度变差。
故,有需要提供一种氧化物薄膜晶体管器件及其制造方法,以解决现有技术存在的问题。
【发明内容】
为解决上述问题,本揭示提出一种氧化物薄膜晶体管器件及其制造方法,其可提升器件整体电子迁移率,并改善器件可靠度。
为达成上述目的,本揭示提供一种氧化物薄膜晶体管器件的制造方法。所述氧化物薄膜晶体管器件包括：在基板上沉积缓冲层,在所述缓冲层上方沉积由宽能隙氧化物半导体构成的第一沟道层,在所述第一沟道层上方沉积由高迁移率氧化物半导体构成的第二沟道层,在所述第二沟道层上方沉积闸极介电质层,在所述闸极介电质层上方沉积闸极金属层以定义所述氧化物薄膜晶体管器件的闸极区域,在所述缓冲层、所述第一沟道层、所述第二沟道层、所述闸极介电质层、以及所述闸极金属层上方沉积介电质层,在所述介电质层形成连通所述第二沟道层的源极通道及汲极通道,以及在所述介电质层上方沉积源极金属层与汲极金属层,以定义氧化物薄膜晶体管器件的源极区域与汲极区域。
于本揭示其中的一实施例中,所述宽能隙氧化物半导体包含Hf-In-Zn-O系半导体。
于本揭示其中的一实施例中,所述高迁移率氧化物包含IGTO、ITZO。
其中，IGTO是指In-Ga-Sn-O系氧化物半导体；ITZO是指In-Sn-Zn-O系氧化物半导体，
于本揭示其中的一实施例中,其特征在于,所述第一沟道层的厚度比所述第二沟道层的厚度厚。
于本揭示其中的一实施例中,其特征在于,所述闸极金属层下方还设置有闸极金属通道,所述闸极介电质层下方还设置有闸极介电通道，以形成自我对准闸结构。
为达成上述目的,本揭示还提供一种氧化物薄膜晶体管器件。所述氧化物薄膜晶体管器件包括基板、缓冲层、第一沟道层、第二沟道层、闸极介电质层、闸极金属层、介电质层以及源极金属层与汲极金属层。所述缓冲层配置于基板上。所述第一沟道层被配置在所述缓冲层上方,所述第一沟道层由宽能隙氧化物半导体构成。所述第二沟道层被配置在所述第一沟道层上方,所述第二沟道层由高迁移率氧化物半导体构成。所述闸极介电质层被配置在所述第二沟道层上方。所述闸极金属层被配置在所述闸极介电质层上方,以定义所述氧化物薄膜晶体管器件闸极位置。所述介电质层被配置在所述缓冲层、所述第一沟道层、所述第二沟道层、所述闸极介电质层、以及所述闸极金属层上方。所述源极通道及汲极通道,被配置在介电质层内,与第二沟道层连通。所述源极金属层与汲极金属层被配置在所述介电质层上方,以定义氧化物薄膜晶体管器件的源极区域与汲极区域。
于本揭示其中的一实施例中,所述宽能隙氧化物半导体包含Hf-In-Zn-O,所述宽能隙氧化物半导体包含Hf-In-Zn-O。
于本揭示其中的一实施例中,所述高迁移率氧化物包含IGTO、ITZO。
于本揭示其中的一实施例中,所述第一沟道层的厚度比所述第二沟道层的厚度厚。
于本揭示其中的一实施例中,所述闸极金属层下方还设置有闸极金属通道,所述闸极介电质层下方还设置有闸极介电通道以形成自我对准闸结构。
由于本揭示的实施例中的氧化物薄膜晶体管器件及其制造方法,所述氧化物薄膜晶体管器件的制造方法包括在基板上沉积缓冲层,在所述缓冲层上方沉积由宽能隙氧化物半导体构成的第一沟道层,在所述第一沟道层上方沉积由高迁移率氧化物半导体构成的第二沟道层,其可提升器件电子迁移率,并减少光照影响,改善器件可靠度,除此之外,还可节省光罩的使用,有利于降低氧化物薄膜晶体管器件的生产成本。
为让本揭示的上述内容能更明显易懂,下文特举优选实施例,并配合所附图式,作详细说明如下：
【附图说明】
图1显示根据本揭示的一实施例的氧化物薄膜晶体管器件制作方法的流程示意图；
图2显示根据本揭示的一实施例的氧化物薄膜晶体管器件的结构示意图；
图3显示根据本揭示的一实施例的氧化物薄膜晶体管器件的结构示意图。
【具体实施方式】
以下实施例的说明是参考附加的图示,用以例示本揭示可用以实施的特定实施例。本揭示所提到的方向用语,例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等,仅是参考附加图式的方向。因此,使用的方向用语是用以说明及理解本揭示,而非用以限制本揭示。
在图中,结构相似的单元是以相同标号表示。
请参照图1,其为本揭示的一实施例的氧化物薄膜晶体管制作方法的流程图,如图所示,其包含：
流程S1：在基板上沉积缓冲层。
其中,于本揭示其中的一实施例中,所述基板包含玻璃、聚酰亚胺(Polyimide,PI)。
其中,于本揭示其中的一实施例中,所述缓冲层包含SiO2。
其中,于本揭示的一实施例中,在执行流程S1之前,基板可预先透过一种基板处理方式进行预处理,以提升本揭示的氧化物薄膜晶体管生产良率,举例而言,基板处理方式包含：对基板进行烘烤及/或烘烤使所沉积的缓冲层材料更容易贴附于基板上,进一步增加缓冲层材料的利用率。
流程S2：在所述缓冲层上方沉积由宽能隙氧化物半导体构成的第一沟道层。
其中,于本揭示其中的一实施例中,所选用的宽能隙氧化物半导体的能隙约为3.5电子伏特,举例而言,其中宽能隙氧化物半导体包含Hf-In-Zn-O系氧化物半导体。
流程S3：在所述第一沟道层上方沉积由高迁移率氧化物半导体构成的第二沟道层。
其中,于本揭示其中的一实施例中,所述高迁移率氧化物包含IGTO和ITZO的至少其一。其中，IGTO是指In-Ga-Sn-O系氧化物半导体；ITZO是指In-Sn-Zn-O系氧化物半导体。
更详细而言,在本揭示的氧化物薄膜晶体管中,通过使所述第一沟道层厚度比所述第二沟道层的厚度厚,使本揭示的氧化物薄膜晶体管提高迁移率的同时兼顾可靠度。
其中,于本揭示其中的一实施例中,所述第一沟道层厚度较佳在30nm至50nm之间。
其中,于本揭示其中的一实施例中,所述第二沟道层厚度较佳在5nm至10nm之间。
流程S4：在所述第二沟道层上方沉积闸极介电质层(Gate Insulator,GI)。
其中,于本揭示其中的一实施例中,所述闸极介电质层包含单层SiNx、单层SiO2、或是双层膜结构。
流程S5：在所述闸极介电质层上方沉积闸极金属层以定义所述氧化物薄膜晶体管器件的闸极区域。
流程S6：在所述缓冲层、所述第一沟道层、所述第二沟道层、所述闸极介电质层、以及所述闸极金属层上方沉积介电质层(interlayer dielectric,ILD)。
于本揭示其中的一实施例中,所述介电质层包含单层SiNx、单层SiO2。
流程S7：在所述介电质层形成连通所述第二沟道层的源极通道及汲极通道。
流程S8：在所述介电质层上方沉积上源极金属层与汲极金属层,以定义氧化物薄膜晶体管器件的源极区域与汲极区域。
其中,于本揭示其中的一实施例中,所述闸极金属层、汲极金属层、源极金属层包含Mo、Al和Cu至少其一。
其中,于本揭示其中的一实施例中,在所述闸极金属层被沉积后,还通过向下蚀刻金属层、闸极介电质层,形成自我对准闸(self-aligned gate)结构,进一步减少本揭示的氧化物薄膜晶体管闸极和源极之间,以及闸极和汲极之间的寄生电容。
于本揭示其中的一实施例中,在制造本揭示氧化物薄膜晶体管器件后,通过依次完成保护层、平坦层、铟锡氧化物(indium-tin oxide,ITO)电极与像素定义层,进一步完成包含本揭示氧化物薄膜晶体管器件的背板。
请参照图2,其为本揭示的一实施例的氧化物薄膜晶体管器件的结构示意图。在所述实施例中,所述氧化物薄膜晶体管器件包括基板10、缓冲层20、第一沟道层30、第二沟道层40、闸极介电质层50、闸极金属层60、介电质层70、源极通道81、源极金属层82、汲极通道91以及汲极金属层92。
其中,所述缓冲层20配置于基板10上。所述第一沟道层30被配置在所述缓冲层20上方,所述第一沟道层30由宽能隙氧化物半导体构成。所述第二沟道层40被配置在所述第一沟道层30上方,所述第二沟道层40由高迁移率氧化物半导体构成。所述闸极介电质层50被配置在所述第二沟道层40上方。所述闸极金属层60被配置在所述闸极介电质层50上方,以定义所述氧化物薄膜晶体管器件闸极位置。所述介电质层50被配置在所述缓冲层20、所述第一沟道层30、所述第二沟道层40、所述闸极介电质层50、以及所述闸极金属层60上方。所述源极通道81及汲极通道82,被配置在介电质层70内,与第二沟道层40连通。所述源极金属层82与汲极金属层92被配置在所述介电质层70上方,以定义氧化物薄膜晶体管器件的源极区域与汲极区域。
其中,于本揭示其中的一实施例中,基板10包含玻璃、聚酰亚胺(Polyimide,PI)。
其中,于本揭示其中的一实施例中,缓冲层20包含SiO2。
其中,于本揭示的一实施例中,基板10可预先透过一种基板处理方式进行预处理,以提升本揭示的氧化物薄膜晶体管生产良率,举例而言,基板10的预处理方式包含：对基板10进行烘烤及/或烘烤使所沉积的缓冲层材料更容易贴附于基板10上,进一步增加缓冲层材料的利用率。
其中,于本揭示其中的一实施例中,所选用的宽能隙氧化物半导体的能隙约为3.5电子伏特,举例而言,其中宽能隙氧化物半导体包含Hf-In-Zn-O系氧化物半导体。
其中,于本揭示其中的一实施例中,所述高迁移率氧化物包含IGTO和ITZO中至少其一。其中，IGTO是指In-Ga-Sn-O系氧化物半导体；ITZO是指In-Sn-Zn-O系氧化物半导体。
详细而言,在本揭示的氧化物薄膜晶体管中,通过使所述第一沟道层30厚度比所述第二沟道层40的厚度厚,使本揭示的氧化物薄膜晶体管提高迁移率的同时兼顾可靠度。
其中,于本揭示其中的一实施例中,所述第一沟道层30厚度较佳在30nm至50nm之间。
其中,于本揭示其中的一实施例中,所述第二沟道层40厚度较佳在5nm至10nm之间。
其中,于本揭示其中的一实施例中,所述闸极介电质层50包含单层SiNx、单层SiO2、或是双层膜结构。
其中,于本揭示其中的一实施例中,所述闸极金属层60、源极金属层82及汲极金属层92包含Mo、Al和Cu中至少其一。
其中,于本揭示其中的一实施例中,所述闸极金属层60下方还设置有闸极金属通道,所述闸极介电质层70下方还设置为有闸极介电通道,以形成自我对准闸(self-alignedgate)结构,进一步减少本揭示的氧化物薄膜晶体管闸极和源极之间,以及闸极和汲极之间的寄生电容。
请参照图3,其为本揭示的一实施例的氧化物薄膜晶体管器件的结构示意图。其与图2揭示的实施例差异在于,在介电质层70、源极金属层82、汲极金属层92、以及还配置有保护层100,通过保护层100的配置,提升氧化物薄膜晶体管器件的稳固性。
于本揭示其中的一实施例中,所述保护层100包含聚氯乙烯(Polyvinylchloride,PVC)。
进一步而言,在制造本揭示氧化物薄膜晶体管器件后,依次完成保护层、平坦层、铟锡氧化物(indium-tin oxide,ITO)电极与像素定义层,进一步得以生产包含本揭示氧化物薄膜晶体管器件的背板。
综上所述,由于本揭示的实施例中的氧化物薄膜晶体管器件及其制造方法,所述氧化物薄膜晶体管器件的制造方法包括在基板上沉积缓冲层,在所述缓冲层上方沉积由宽能隙氧化物半导体构成的第一沟道层,在所述第一沟道层上方沉积由高迁移率氧化物半导体构成的第二沟道层,其可提升器件电子迁移率,并减少光照影响,改善器件可靠度,除此之外,还可节省生产时光罩的使用,有利于降低氧化物薄膜晶体管器件的生产成本。
尽管已经相对于一个或多个实现方式示出并描述了本揭示,但是本领域技术人员基于对本说明书和附图的阅读和理解将会想到等价变型和修改。本揭示包括所有这样的修改和变型,并且仅由所附权利要求的范围限制。特别地关于由上述组件执行的各种功能,用于描述这样的组件的术语旨在对应于执行所述组件的指定功能(例如其在功能上是等价的)的任意组件(除非另外指示),即使在结构上与执行本文所示的本说明书的示范性实现方式中的功能的公开结构不等同。此外,尽管本说明书的特定特征已经相对于若干实现方式中的仅一个被公开,但是这种特征可以与如可以对给定或特定应用而言是期望和有利的其他实现方式的一个或多个其他特征组合。而且,就术语“包括”、“具有”、“含有”或其变形被用在具体实施方式或权利要求中而言,这样的术语旨在以与术语“包含”相似的方式包括。
以上仅是本揭示的优选实施方式,应当指出,对于本领域普通技术人员,在不脱离本揭示原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本揭示的保护范围。
Claims (10)
1.一种氧化物薄膜晶体管器件的制造方法,其特征在于,包括:
在基板上沉积缓冲层；
在所述缓冲层上方沉积由宽能隙氧化物半导体构成的第一沟道层；
在所述第一沟道层上方沉积由高迁移率氧化物半导体构成的第二沟道层；
在所述第二沟道层上方沉积闸极介电质层；
在所述闸极介电质层上方沉积闸极金属层以定义氧化物薄膜晶体管器件的闸极区域；
在所述缓冲层、所述第一沟道层、所述第二沟道层、所述闸极介电质层、以及所述闸极金属层上方沉积介电质层；
在所述介电质层形成连通所述第二沟道层的源极通道及汲极通道；以及
在所述介电质层上方沉积源极金属层与汲极金属层,以定义所述氧化物薄膜晶体管器件的源极区域与汲极区域。
2.如权利要求1所述的氧化物薄膜晶体管器件的制造方法,其特征在于,所述宽能隙氧化物半导体包含Hf-In-Zn-O。
3.如权利要求1所述的氧化物薄膜晶体管器件的制造方法,其特征在于,所述高迁移率氧化物包含IGTO和ITZO的至少其一。
4.如权利要求1所述的氧化物薄膜晶体管器件的制造方法,其特征在于,所述第一沟道层的厚度比所述第二沟道层的厚度厚。
5.如权利要求1所述的氧化物薄膜晶体管器件的制造方法,其特征在于,在所述闸极金属层被沉积后,还通过向下蚀刻所述闸极金属层、所述闸极介电质层,形成自我对准闸结构。
6.一种氧化物薄膜晶体管器件,其特征在于,包括:
基板；
缓冲层,配置于所述基板上；
第一沟道层,配置在所述缓冲层上方,所述第一沟道层由宽能隙氧化物半导体构成；
第二沟道层,配置在所述第一沟道层上方,所述第二沟道层由高迁移率氧化物半导体构成；
闸极介电质层,配置在所述第二沟道层上方；
闸极金属层,配置在所述闸极介电质层上方以定义氧化物薄膜晶体管器件的闸极区域；
介电质层,配置在所述缓冲层、所述第一沟道层、所述第二沟道层、所述闸极介电质层、以及所述闸极金属层上方；
源极通道及汲极通道,配置在所述介电质层内,与所述第二沟道层连通；以及
源极金属层与汲极金属层,分别配置在所述源极通道与所述汲极通道上方,以定义所述氧化物薄膜晶体管器件的源极区域与汲极区域。
7.如权利要求6所述的氧化物薄膜晶体管器件,其特征在于,所述宽能隙氧化物半导体包含Hf-In-Zn-O。
8.如权利要求6所述的氧化物薄膜晶体管器件,其特征在于,所述高迁移率氧化物包含IGTO和ITZO的至少其一。
9.如权利要求6所述的氧化物薄膜晶体管器件,其特征在于,所述第一沟道层的厚度比所述第二沟道层的厚度厚。
10.如权利要求6所述的氧化物薄膜晶体管器件,其特征在于,所述闸极金属层下方还设置有闸极金属通道,所述闸极介电质层下方还设置有闸极介电通道，以形成自我对准闸结构。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910381390.4A CN110112074A (zh) | 2019-05-08 | 2019-05-08 | 氧化物薄膜晶体管器件及其制造方法 |
| PCT/CN2019/088058 WO2020224011A1 (zh) | 2019-05-08 | 2019-05-23 | 氧化物薄膜晶体管器件及其制造方法 |
| US16/620,028 US20210359133A1 (en) | 2019-05-08 | 2019-05-23 | Oxide thin-film transistor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910381390.4A CN110112074A (zh) | 2019-05-08 | 2019-05-08 | 氧化物薄膜晶体管器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110112074A true CN110112074A (zh) | 2019-08-09 |
Family
ID=67488950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910381390.4A Pending CN110112074A (zh) | 2019-05-08 | 2019-05-08 | 氧化物薄膜晶体管器件及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20210359133A1 (zh) |
| CN (1) | CN110112074A (zh) |
| WO (1) | WO2020224011A1 (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107591316A (zh) * | 2012-05-31 | 2018-01-16 | 株式会社半导体能源研究所 | 半导体装置 |
| CN108269760A (zh) * | 2016-12-30 | 2018-07-10 | 乐金显示有限公司 | 薄膜晶体管及其制造方法以及包括其的有机发光显示装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101562198A (zh) * | 2009-05-27 | 2009-10-21 | 友达光电股份有限公司 | 薄膜电晶体结构及其制造方法 |
| US9209314B2 (en) * | 2010-06-16 | 2015-12-08 | Semiconductor Energy Laboratory Co., Ltd. | Field effect transistor |
| JP5897910B2 (ja) * | 2011-01-20 | 2016-04-06 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| CN103715268B (zh) * | 2013-12-27 | 2016-04-06 | 合肥京东方光电科技有限公司 | 氧化物薄膜晶体管及显示装置 |
-
2019
- 2019-05-08 CN CN201910381390.4A patent/CN110112074A/zh active Pending
- 2019-05-23 US US16/620,028 patent/US20210359133A1/en not_active Abandoned
- 2019-05-23 WO PCT/CN2019/088058 patent/WO2020224011A1/zh active Application Filing
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107591316A (zh) * | 2012-05-31 | 2018-01-16 | 株式会社半导体能源研究所 | 半导体装置 |
| CN108269760A (zh) * | 2016-12-30 | 2018-07-10 | 乐金显示有限公司 | 薄膜晶体管及其制造方法以及包括其的有机发光显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2020224011A1 (zh) | 2020-11-12 |
| US20210359133A1 (en) | 2021-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10403757B2 (en) | Top-gate self-aligned metal oxide semiconductor TFT and method of making the same | |
| US9837446B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| US8653515B2 (en) | Thin film transistor and thin film transistor array panel | |
| JP5410764B2 (ja) | 表示基板およびこれを含む表示装置 | |
| WO2018153089A1 (en) | Array substrate and manufacturing method thereof, display panel and display device | |
| TWI535034B (zh) | 畫素結構及其製作方法 | |
| TWI539554B (zh) | 陣列基板及其製造方法 | |
| KR102380647B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| US20120199891A1 (en) | Semiconductor device and method for manufacturing same | |
| US9391212B2 (en) | Thin film transistor array panel and organic light emitting diode display including the same | |
| US20150102337A1 (en) | Tft array substrate, manufacturing method thereof and display panel | |
| US10020324B2 (en) | Display device | |
| TWI478344B (zh) | 電晶體與其製造方法 | |
| US10121883B2 (en) | Manufacturing method of top gate thin-film transistor | |
| WO2019134257A1 (zh) | 一种p型薄膜晶体管及其制备方法 | |
| US8889444B2 (en) | Method of manufacturing transistor, transistor, array substrate and display device | |
| WO2015180349A1 (zh) | 柔性显示基板及其制备方法、柔性显示装置 | |
| US10930720B2 (en) | Display device and manufacturing method thereof | |
| CN110112074A (zh) | 氧化物薄膜晶体管器件及其制造方法 | |
| CN103715268B (zh) | 氧化物薄膜晶体管及显示装置 | |
| CN110224031A (zh) | 改善金属氧化物tft特性的结构与其制作方法 | |
| US11785811B2 (en) | Array substrate comprising an interlay insulation layer including at least two inorganic insulation layers and at least one organic insulation layer laminated one on another | |
| WO2019080254A1 (zh) | 背沟道蚀刻型氧化物半导体tft基板及其制作方法 | |
| CN103545380A (zh) | 薄膜晶体管及其制作方法 | |
| CN110321031B (zh) | 一种内嵌式触控面板及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190809 |
|
| RJ01 | Rejection of invention patent application after publication |