TW503464B - IC card - Google Patents

IC card Download PDF

Info

Publication number
TW503464B
TW503464B TW089120934A TW89120934A TW503464B TW 503464 B TW503464 B TW 503464B TW 089120934 A TW089120934 A TW 089120934A TW 89120934 A TW89120934 A TW 89120934A TW 503464 B TW503464 B TW 503464B
Authority
TW
Taiwan
Prior art keywords
card
chip
integrated circuit
aforementioned
protection element
Prior art date
Application number
TW089120934A
Other languages
English (en)
Inventor
Hirotaka Nishizawa
Yosuke Yugawa
Takashi Totsuka
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Application granted granted Critical
Publication of TW503464B publication Critical patent/TW503464B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07735—Physical layout of the record carrier the record carrier comprising means for protecting against electrostatic discharge
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07732—Physical layout of the record carrier the record carrier having a housing or construction similar to well-known portable memory devices, such as SD cards, USB or memory sticks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5388—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates for flat cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/922—Active solid-state devices, e.g. transistors, solid-state diodes with means to prevent inspection of or tampering with an integrated circuit, e.g. "smart card", anti-tamper

Description

經濟部智慧財產局員工消費合作社印製 503464 A7 ___Β7 _ 五、發明說明（1 ) 【發明所屬之技術領域】 本發明係關於抑制被構裝於I C卡之半導體積體電路 晶片之靜電破壞（也稱爲E S D ( Electrostatic Discharge )破壞）之技術，例如關於適用於多媒體卡等之記憶體卡 有效之技術。 【習知技術】 作爲多媒體之資料儲存用提供實現小型輕量化之種種 之記憶卡。例如，提供：在卡基板搭載記憶體與記憶體控 制器，以少數之信號使得可以與主機裝置進行介面轉接爲 特徵之多媒體卡。 此種記憶卡以小型輕量化爲優先之故，使被接續於主 機裝置之接續端子由卡基板露出，沒有設置特別之端子保 護蓋等之機構。因此，由主機裝置使記憶卡脫離時，如與 露出端子一接觸，有接續於該露出端子之半導體積體電路 晶片被破壞之虞。通常，防止輸入電路之靜電破壞用之輸 入保護電路被一齊集成於半導體積體電路晶片。輸入保護 電路係將對於輸入端子之輸入信號振幅電壓成爲逆接續狀 態之二極體等之元件配置於與電源端子之間而構成。但是 ，此種記憶卡也可預測單體被運搬、由主機裝置被頻繁裝 置脫離之情形，由本發明者發現強化靜電破壞防止之有用 性。 此處，雖然與上述記憶卡爲技術領域不同’但是在強 化對於靜電破壞之輸入保護技術’有特開平 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -4 - --------訂-------！線 (請先閱讀背面之注意事項再填寫本頁) 503464 A7 _____B7 五、發明說明（2 ) 1 0 - 2 0 9 3 7 9號公報記載之技術。此係藉由對於半 導體基板上之電極層，隔以靜電可以放電之間隔（放電間 隔）以形成金屬配線層’靜電進入電極層時’使該靜電朝 向金屬配線層放電，以防止進入電極層之靜電進入半導體 元件內部。又，在特開平7 - 2 7 1 9 3 7號公報顯示在 半導體積體電路晶片之外，採用靜電破壞防止用之外加 Μ〇S F E T之閘極、源極電極間保護二極體之電路。 又，由各種電路之過電壓保護之觀點，提供利用半導 體陶瓷之變阻器。 【發明摘要】 本發明者由強化關於露出接續端子之記憶卡等之1 c 卡之靜電破壞防止之觀點，進行以下之檢討。 第1 :爲了獲得有助於靜電破壞防止之強化之能量耐 力一將元件尺寸大之基納二極體等集成於半導體積體電路 晶片，電源元件在被微細化之中，面積效率變差’很淸楚 會顯著增加成本。 第2 :在半導體積體電路晶片外加過電壓保護用之元 件，以講求靜電破壞防止強化對策之情形’如不考慮與被 內藏於半導體積體電路晶片之過電壓保護電路之特性或能 力之關係，無法提升靜電破壞防止之實效’又’外加電路 元件過大、過多，很淸楚有使I C卡之尺寸或厚度變大之 虞。在上述習知技術中，並未顯示此種觀點。於本詳細說 明書中，所謂過電壓係意指靜電發生之湧浪電壓或過渡電 紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -5 - ---------丨——燦 (請先閱讀背面之注意事項再填寫本頁) 訂---------線一· 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 503464 A7 __ B7 _ 五、發明說明（3 ) 壓。 第3 :即使講究藉由外加電路元件之靜電破壞防止強 化對策，即使在接受由於處理者之無知等所導致之未預期 之處理之情形，也無法保證可以絕對免於破壞之故，有必 要期待更萬全之策。 第4 :即使半導體積體電路晶片之輸入電路被靜電破 壞，也可以想像只有記憶體之資料無事之情形，在那時， 使記憶卡之資料復原成爲可能在資料之救濟之觀點而言， 爲優異，也可以增加作爲記憶卡之記憶媒體之安全性。 第5 :如講究藉由外加電路元件之靜電破壞防止對策 ，至少只有該部份，卡基板上之空區域減少’於那種情形 ，也需要避免由於信號線之非所期望之洩漏所導致之成爲 誤動作之原因之配線圖案之密集或銲線之密集之工夫。此 在使記憶卡之記憶容量增加時，也需要加以考慮。 本發明之目的在於提供··不增加半導體積體電路晶片 之成本，可以強化對於其之靜電破壞防止之1 C卡。 本發明之其它之目的在於提供：不使卡之尺寸或厚度 大爲改變，在半導體積體電路晶片外加過電壓保護元件’ 能夠強化靜電破壞防止之I C卡。 本發明之其它之目的在於提供：也可以期待起因於由 於處理者之無知等所導致之未預期之處理之靜電破壞之預 防之I C卡。 本發明之其它之目的在於提供：即使半導體積體電路 晶片之輸入電路被靜電破壞，在記憶體之資料無事之情形 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） _ 6 - --------------------訂---------線-^r (請先閱讀背面之注意事項再填寫本頁) 503464 Α7 Β7 五、發明說明（4 ) ’可以容易復原記憶卡之資料之I c卡。 (請先閱讀背面之注意事項再填寫本頁) 本發明之其它之目的在於提供：藉由外加電路元件之 靜電破壞防止強化對策，卡基板上之空區域即使減少，也 可以避免由於信號線之非所期望之洩漏所導致之成爲誤動 作之原因之配線圖案之密集或銲線之密集之I c卡。 本發明之進而之其它目的在於提供：以比較小之尺寸 可以具有比較大之記憶容量之I C卡。 本發明之前述以及其它之目的與新的特徵，由本詳細 說明書之記述以及所附圖面理應可以變淸楚。 於本申請案所揭示之發明之中，如簡單說明代表性者 之槪要，則如下述。 【1】考慮與被集成於半導體積體電路晶片之第1過 電壓保護元件之關係，將可以強化靜電破壞防止之第2過 電壓保護元件外加於半導體積體電路晶片。即，一種在卡 基板具有半導體積體電路晶片，使複數個之接續端子露出 之I C卡，前述接續端子被接續於前述半導體積體電路晶 片之指定之外部端子，接續於前述外部端子之第1過電壓 η 經濟部智慧財產局員工消費合作社印製 保護元件被集成於前述半導體積體電路晶片，接續於前述 接續端子之第2過電壓保護元件被構裝於前述卡基板。 此時，如依據第1觀點，前述第2過電壓保護元件係 具有超過前述第1過電壓保護元件之電流容許能力之可變 電阻元件。 如依據第2觀點，藉由於前述第2過電壓保護元件施 加比額定電壓還大之電壓，流過指定之脈衝電流所必要之 -7 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 503464 A7 B7 五、發明說明（） 施加電壓對於前述第1過電壓保護元件，係只能流過比前 述指定之脈衝電流還少之電流之電壓。 (請先閲讀背面之注意事項再填寫本頁) 如依據第3觀點，前述第2過電壓保護元件係具有比 前述第1過電壓保護元件還大之破壞電壓之可變電阻元件 0 如依據第4觀點，前述第2過電壓保護元件係具有比 述第1過電壓保護兀件迪大之谷里之兀件。 藉由此，可以以低電阻使高速湧浪脈衝旁通（by-pass )〇 如依據第5觀點，前述第2過電壓保護元件之破壞電 壓係比前述第1過電壓保護元件之破壞電壓還小。 如依據第6觀點，前述第2過電壓保護元件之破壞電 壓係比藉由前述第1過電壓保護元件被保護之電路之破壞 電壓還小。 於上述任何之觀點中，第2過電壓保護元件由於考慮 到與被內藏於半導體積體電路晶片之第1過電壓保護兀件 之特性或能力之關係之故，可以使藉由其之靜電破壞防止 具有實效。 經濟部智慧財產局員工消費合作社印製 前述第2過電壓保護元件係可以將一端接續於卡基板 之電源用接續端子，將另一端接續於信號用接續端子。此 信號用接續端子被接續於半導體積體電路晶片之對應外部 端子。此時，由前述信號用接續端子至對應之第2過電壓 保護元件爲止之信號傳播距離比由前述信號用接續端子至 半導體積體電路晶片之對應外部端子爲止之信號傳播距離 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -8 - 經濟部智慧財產局員工消費合作社印製 503464 A7 __B7__ 五、發明說明（6 ) 短，藉由此，可以阻止在由於過電壓而第2過電壓保護元 件產生機能之前，半導體積體電路晶片直接受到由於過電 壓之破壞性影響。 前述第2過電壓保護元件可以採用以半導體陶瓷爲主 體之面構裝型之變阻器、晶片二極體陣列、晶片電容器或 晶片電晶體。此可以使第2過電壓保護元件之構裝面積或 佔有面積小。藉由面構裝可以降低製造成本。 I C卡在假定爲多媒體卡之類的記憶卡時，前述半導 體晶片係控制器晶片，被接續於此控制器晶片之單數或複 數個之記憶體晶片（例如，不揮發性記憶體晶片）進而被 搭載於前述卡基板。前述控制器晶片具有依循由外部來之 指示，控制對於前述記憶體晶片之讀出、寫入動作之記憶 體控制機能。 在考慮資料安全性或著作權保護等之情形，前述控制 器晶片也可以採用：對於寫入前述記憶體晶片之資料進行 加密，對於由前述記憶體晶片讀出之資料進行解密之機密 保護機能。 於I C卡之製造過程中，如也考慮靜電破壞之防止， 可以將接續於前述接續端子之第2過電壓保護元件先構裝 於前述卡基板，之後，於前述接續端子接續前述半導體積 體電路晶片之指定之外部端子。藉由此’在接續前述半導 體積體電路晶片之工程中，可以受到藉由第2過電壓保護 元件之保護。 【2】關於於卡基板具有半導體積體電路晶片，複數 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) _ 9 - " ' -I , I I -------""訂------ (請先閱讀背面之注意事項再填寫本頁) 線'· 503464 A7 _ B7 五、發明說明（7) (請先閱讀背面之注咅？事項再填寫本頁) 個之接續端子被露出，前述半導體積體電路晶片之指定之 外部端子被接續於前述接續端子，接續於前述外部端子之 第1過電壓保護元件被集成於前述半導體積體電路晶片， 接續於前述接續端子之第2過電壓保護元件被構裝於前述 卡基板之I C卡，前述第2過電壓保護元件可以以面構裝 接續於被形成在卡基板之導電圖案。可以降低第2過電壓 保護元件之構裝成本。 I C卡在假定爲多媒體卡之類的記憶卡時，前述半導 體晶片係控制器晶片，被接續於此控制器晶片之單數或複 數個之記憶體晶片（例如，不揮發性記憶體晶片）進而被 搭載於前述卡基板。此時，在前述接續端子與控制器晶片 之外部端子之接續係採用銲線，在前述控制器晶片與記憶 體晶片之接續係使用銲線。藉由此，也可以不將與藉由前 述銲線之接續相同機能之多數之配線圖案密集於卡基板而 形成。可以將控制器晶片或記憶體晶片之上方空間利用於 配線。因此，能夠有助於卡基板之成本降低。 經濟部智慧財產局員工消費合作社印製 在將複數個之記憶體晶片以銲線並聯接續於控制器晶 片時，由使銲線之迴繞長度變短之觀點，可以在使個別之 外部端子露出地錯開位置複數個重疊前述記憶體晶片之狀 態，構裝於前述卡基板。藉由此，與不重疊個別之記憶體 晶片而配置之情形相比，與控制器晶片之距離變短，銲線 之迴繞長度變短。因此，可以降低銲線之非所期望之接觸 或斷線之虞。特別是在此時’前述卡基板之述一面之表 面積如保持比前述記憶體晶片以及控制器晶片之延伸面積 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） -1 〇謹 503464 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（8 ) 還大之條件即可。此係爲了使在卡基板確保在只於卡基板 之一面形成配線層之限制條件也可以充分對應之充裕空間 用之考慮。與單純只使卡基板之面積變小而重疊構裝記憶 體晶片爲不同之想法。 【3】關於將複數個之記憶體晶片與控制前述記憶體 晶片之控制器晶片構裝於卡基板之一面而成之I C卡，前 述記憶體晶片在露出個別之外部端子地錯開位置而被複數 個重疊之狀態，被構裝於前述卡基板時，將由前述控制器 晶片接受相互相同之信號之記憶體晶片之外部端子以銲線 順序串連接續。採用所謂之縫紉縫合之銲接手法。與由控 制器晶片以銲線分別接續於各外部端子之情形相比，整體 而言可使銲線變短，關於此點，也可以降低由於銲線之密 集所導致之非所希望之接觸或斷線之虞。 又，關於將複數個之記憶體晶片與控制前述記憶體晶 片之控制器晶片構裝於卡基板之一面而成之I C卡，在前 述記憶體晶片在露出個別之外部端子地錯開位置而被複數 個重疊之狀態，被構裝於前述卡基板時，使前述記憶體晶 片之晶片選擇信號輸入用之外部端子位於不揮發性記憶體 晶片之外部端子排列之端，分別個別地以銲線接續於前述 控制器晶片。在複數個之記憶體晶片分別應被晶片選擇之 構成中，晶片選擇信號輸入用之外部端子不得不分別接續 於控制器晶片之晶片選擇信號輸出用外部端子，雖然無法 採用前述縫紉銲接之手法，但是晶片選擇用外部端子被配 置於記憶體晶片之端之故，不受其它之銲線所妨礙可以容 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -11- ----------丨！--------訂---------線. (請先閱讀背面之注音？事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 503464 A7 JB7 五、發明說明（9 ) 易採用必要之接續。 【4】關於被構裝於卡即板之記憶體晶片以及控制器 晶片等之排列，可以採用列狀之排列。即，記憶體晶片被 接續於控制器晶片，被形成於卡基板之接續端子被接續於 前述控制器晶片之指定之外部端子，接續於前述外部端子 之第1過電壓保護元件被集成於前述控制器晶片，接續於 前述接續端子之第2過電壓保護元件被構裝於前述卡基板 。而且，使由前述接續端子分離之距離以前述第2過電壓 保護元件、控制器晶片、複數個之記憶體晶片之順序而變 大，將其由前述卡基板之一邊朝向對向邊而列狀排列。藉 由此列狀排列，最終避免過電壓用之第2過電壓保護元件 最接近過電壓施加端之接續端子，儲存資料之記憶體晶片 變得最遠，由半導體晶片之靜電破壞防止之觀點，而且， 資料保護之觀點，可以獲得高信賴性。 於此情形也與前述相同地，也可以使前述記憶體晶片 在使個別之外部端子露出地錯開位置被重疊之狀態下，構 裝於前述卡基板。 被構裝於卡基板之記憶體晶片以及控制器晶片等之排 列並不限定爲列狀排列。沿著前述卡基板之鄰接2邊之內 之一方之邊，前述複數個之接續端子被排列時，於前述鄰 接2邊之另一方之邊沿著長度方向配置記憶體控制器’使 前述複數個之記憶體晶片在與前述接續端子之排列方向略 直角之方向並列。由卡基板被露出之接續端子被接續於前 述控制器晶片之指定之外部端子，接續於前述外部端子之 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -12- ----------------------訂---------線 _ (請先閱讀背面之注咅？事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 503464 A7 __ι_Β7_ 五、發明說明（1Q) 第1過電壓保護元件被集成於前述控制器晶片，前述記憶 體晶片被接續於前述控制器晶片。如依據使接續端子與控 制器晶片沿著卡基板之鄰接2邊配置之佈置構成，可以容 易增加記憶體晶片之構裝密度或構裝個數。如前述記憶體 晶片在被分開爲於露出個別之外部端子地錯開位置之狀態 被複數重疊之第1群，以及同樣被複數個重疊之第2群之 狀態而並列，也可以容易抑制I C卡之高度。將接續於前 述接續端子之第2過電壓保護元件沿著前述接續端子之排 列方向構裝於前述卡基板即可。 【5】在卡基板之兩面形成導電圖案以構成I C卡之 情形，於導電圖案之接續一般可以使用貫穿卡基板之通孔 。此時，前述通孔如配置在與前述半導體積體電路晶片一 齊地覆蓋卡基板之另一面之鑄模區域外即可。在施加壓力 進行鑄模時，可以排除鑄模樹脂透過通孔洩漏於卡基板之 裏側之虞。 在由I C卡露出之接續端子形成通孔之情形，將該通 孔形成於對於前述接續端子之滑動面偏離之位置即可。藉 由此，即使將I C卡由裝置插槽脫離，插槽之端子不與通 孔滑接，沒有作用機械力之故，可以防患碎塊由通孔進入 接續端子之圖案而引起損傷之虞於未然。 關於複數個之接續端子被露出於卡基板之一面’半導 體積體電路晶片被構裝於前述卡基板之另一面’前述半導 體積體電路晶片之指定之外部端子被接續於前述接續端子 ，接續於前述外部端子之第1過電壓保護元件被集成於前 ----------：------------訂---------線. (請先閱讀背面之注音？事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -13- 503464 A7 B7 五、發明說明（11) (請先閱讀背面之注音？事項再填寫本頁) 述半導體積體電路晶片，接續於前述接續端子之第2過電 壓保護元件被構裝於前述卡基板之另一面之I C卡，與前 述半導體積體電路晶片以及第2過電壓保護元件一齊地以 金屬蓋覆蓋卡基板之另一面即可。又，又，此金屬蓋可以 以鈑金之引伸、鍛造法、模鑄法形成。藉由此，與樹脂蓋 相比’成爲 EM I ( Electro Magnetic Interference :電磁 波妨礙）對策，藉由機械之鎖緊之密封或高溫之蓋密封也 成爲可能。於樹脂蓋中，也可以混合鐵氧體（ferrite )等 之電磁波吸收材料。作爲E S D對策可以混合碳等之導電 粒子。 經濟部智慧財產局員工消費合作社印製 爲了緩和由於在卡基板附近產生之靜電放電之影響， 卡基板可以採用導電性屏蔽圖案。即，一種複數個之接續 麵子被露出於卡基板之一'面，半導體積體電路晶片被構裝 於前述卡基板之另一面之I C卡，前述接續端子被接續於 前述半導體積體電路晶片之指定之外部端子，接續於前述 外部端子之第1過電壓保護元件被集成於前述半導體積體 電路晶片，接續於前述接續端子之第2過電壓保護元件被 構裝於前述卡基板之另一面，於前述卡基板之一面除了前 述接續端子之區域形成導電性屏蔽圖案，將前述導電性屏 蔽圖案接續於接地電源供給用之前述接續端子’或與任何 之接續端子都非接觸。前述導電性屏蔽圖案使靜電分散° 【6】由受到由於I C卡處理者之無知等之未預期之 處理時之靜電破壞之預防之觀點，在使複數個之接續端子 露出，構裝半導體積體電路晶片之I C卡之表面設置明示 -14- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 503464 A7 B7 五、發明說明（12) 以手指持有該I C卡之位置用之顯示（例如，印刷於在裝 置脫離時以手指持有之位置之手指之形狀之顯示）。又， 在I C卡之表面設置不接觸前述接續端子地敦促注意之文 字。進而，在包裝I C卡之包裝材料設置不與I C卡之前 述接續端子接觸地敦促注意之文字。 【7】著眼於記憶資料之復原之觀點之I c卡係使複 數個之接續端子露出，在卡基板構裝複數個之記憶體晶片 與控制前述記憶體晶片之控制器晶片，前述接續端子被接 續於前述控制器晶片之第1群之外部端子，前述記憶體晶 片被接續於前述控制器晶片之第2群之外部端子，使接續 於前述第2群之外部端子之資料評價用端子形成於前述卡 基板。 如依據上述，控制器晶片在由於靜電破壞等而成爲記 憶體控制器動作不能時，由外部透過前述資料評價用端子 ，可以直接存取控制前述記憶體晶片。藉由此，控制器晶 片即使被破壞，如在記憶體晶片殘留資料，可以使其容易 復原。 在將被包含於前述控制器晶片之第2群之外部端子之 輸出端子控制於高輸出阻抗狀態之控制端子進而設置於前 述卡基板即可。被破壞之控制器晶片在被設爲非所期望之 信號輸出狀態之情形，可以容易將其消除。 前述控制器晶片有具有對於寫入前述記憶體晶片之資 料進行加密，對於由前述記憶體晶片讀出之資料進行解密 之機密保護機能之情形。在此情形，資料之復原在i c卡 丨111丨丨丨丨丨丨. I丨丨丨丨丨丨丨丨丨丨 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -15- 經濟部智慧財產局員工消費合作社印製 503464 A7 B7 五、發明說明（13 ) 之製造商或獲得其之許可者等解密由記憶體晶片讀出之資 料，可以謀求資料之復原。 【8】對於具備前述資料δ平價用端子之I C卡之貧料 復原之最簡單之手法係包含：使藉由前述控制器晶片之記 憶體晶片之控制成爲不可能之狀態之第1處理，以及由前 述資料評價用端子控制記憶體晶片’讀出資料之第2處理 。在假定控制器晶片具有前述機密保護機能之情形時之資 料復原方法係包含：使被包含於前述控制器晶片之前述第 2群之外部端子之輸出端子控制爲高輸出阻抗狀態之第1 處理，以及由前述資料評價用端子控制記憶體，讀出資料 之第2處理，以及解碼在前述第2處理讀出之資料之第3 處理，以及將在前述第3處理解碼之資料寫入別的I C卡 之第4處理。 藉由此，半導體積體電路晶片之輸入電路即使被靜電 破壞，在記憶體之資料無事之情形，可以容易復原記憶卡 之資料。 【發明之實施形態】 《藉由變阻器之靜電破壞防止機能之強化》 首先，說明藉由變阻器等之外加電路元件以強化對於 半導體積體電路之靜電破壞防止機能用之原理構成。 圖1係本發明之I C卡之一例關於1個之接續端子被 顯示著。同圖所示之I C卡係在卡基板1具有半導體積體 電路晶片2，使代表性被顯示之接續端子3露出。接續端 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -16: ---------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 503464 經濟部智慧財產局員工消費合作社印製 Α7 Β7 五、發明說明（14)
子3係在I C卡被安裝脫離之主機裝置電氣地導通該I C 卡用之介面端子。 前述接續端子3係被接續於前述半導體積體電路晶片 2之指定之外部端子4。外部端子4例如爲輸入端子，透 過信號線5例如被接續於輸入電路初段之C Μ 0 S反相器 。C Μ 0 S反相器係藉由被串列配置於電路之接地端子 V s s與電源端子V c c之間之ρ通道型之場效電晶體（ 也稱爲單位MO S電晶體）Q 1以及η通道型之MO S電 晶體Q 2所構成。接續於前述外部端子4之作爲第1過電 壓保護元件之二極體7、8、晶閘管（thyristor ) 9以及 箝制Μ〇S電晶體Q 5被集成於前述半導體積體電路晶片 2，接續於前述接續端子3之作爲第2過電壓保護元件之 變阻器1 1被構裝於前述卡基板1。前述二極體7、8、 晶閘管以及箝制Μ 0 S電晶體Q 5構成輸入保護電路6。 又，Μ 0 S電晶體之陰極以及汲極雖係因應動作電壓 之方向而相對地決定之槪念，在本詳細說明書中，爲了方 便將以藉由動作電源V s s、V c c之通常動作狀態所決 定之名稱當成端子之名稱使用。 前述二極體7之陽極被接續於輸入信號線4，陰極被 接續於電源端子V c c ，另一方之二極體8之陰極被接續 於輸入信號線4，陽極被接續於接地端子V s s。晶閘管 係藉由Ρ η ρ電晶體Q 3與η ρ η電晶體Q 4等效地被構 成，陽極被接續於輸入信號線4，陰極被接續於接地端子 V s s。Μ 0 S電晶體Q 5係閘極•源極被接續於接地端 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） •17- I----------------------訂·---------線 (請先閱讀背面之注意事項再填寫本頁) 503464 Α7 Β7 五、發明說明（） 子V s s ，汲極被接續於輸入信號線4之所謂之二極體接 續形態之箝制Μ 0 S電晶體。 1 2、1 3係輸入保護電阻。Q 6、Q 7係閘極•源 極被接續之所謂二極體接續形式之Ρ通道型箝制Μ 0 s電 晶體、η通道型箝制Μ 0 S電晶體。前述箝制Μ 0 S電晶 體Q6、Q7係具有對應由前述輸入保護電路6有過電壓 洩漏而至之情形之補助機能之電路元件，單獨雖然無法成 爲第1過電壓保護元件，但是與其它之電路元件協同動作 可以成爲過電壓保護元件者。 在正常狀態中，具有由接地電壓V s s至電源電壓 V c c之間之電壓振幅之信號被輸入於接續端子3。此時 ，前述二極體7、8、晶閘管、箝制Μ 0 S電晶體Q 5、 Q 6、Q 7全部成爲逆接續狀態。 由於靜電放電，正極性之過電壓一被施加於接續端子 3，二極體7成爲順向接續狀態，又，晶閘管之陽極超過 順向元件電壓而成爲導通狀態，藉由此，過電壓流入電源 電壓V c c、接地電壓V s s ，往後段之傳達被阻止或緩 和。箝制Μ 0 S電晶體Q 6在即使其之正極性之過電壓稍 稍洩漏而至而成爲導通狀態，使其流入電源電壓V c c。 另一方面，由於靜電放電，負極性之過電壓一被施加 於接續端子3，此次，二極體8成爲順向接續狀態，又， 箝制Μ 0 S電晶體Q 5成爲導通狀態，藉由此，過電壓流 入接地電壓V s s，往後段之傳達被阻止或緩和。箝制 Μ〇S電晶體Q 7係在該負極性之過電壓即使稍稍洩漏而 C請先閱讀背面之注咅？事項再填寫本頁} ---------訂---------線- 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -18- 503464 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（16) 至而成導通動作，使其流入接地電壓V s s。 前述變阻器1 1在輸入保護元件6之上述過電壓元件 動作到達界限之前，被設定爲可以進入過電壓元件動作之 電路元件，爲強化靜電破壞防止機能或過電壓保護機能者 。前述變阻器1 1可以與將基納二極體等以背對背接續之 電路等效或替換。 在此處，變阻器1 1係採用利用半導體陶瓷之積層晶 片變阻器。此變阻器1 1如圖2之縱剖面圖所示般地，呈 現可以面構裝之小的片狀，兩端具有導電性之側面電極 2 0、2 1 ，在一方之側面電極2 0朝向另一方之側面電 極2 1設置一對之層間電極2 2、2 3，在另一方之側面 電極2 1朝向前述一方之側面電極2 0設置位於前述一對 之層間電極2 2、2 3之間之別的層間電極2 4，側面電 極2 0、2 1以及層間電極2 2、2 3、2 4之間以半導 體陶瓷2 5充滿。 圖3係顯示前述變阻器1 1之特性。變阻器1 1係可 變電阻元件，具有圖3之電流一電壓（I 一 V )特性，在 通常之正常使用狀態中，在5 0 /z A之漏電流以下動作， 不會對實際使用，極由接續端子3來之信號輸入產生影響 。此狀態藉由在記載於作爲裝置被種種提供之變阻器之資 料表等之固有之額定電壓（也被稱爲使用電壓）Vwm以 下使用而可以獲得。異常之高電壓一開始進入半導體積體 電路晶片，在比較低之電壓下，半導體積體電路晶片內部 之輸入保護電路雖然開始動作，但是，對於過電壓，輸入 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -19- ------1 —---：--I - ------訂---------線/ (請先閱讀背面之注音？事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 503464 A7 __Β7 17 五、發明說明（） 保護電路之二極體等之過電壓保護元件之電流容許能量變 得不足，電流飽和。藉由此，變阻器1 1之動作電流開始 流過。如此一來，過電壓一到達破壞電壓（V b )附近’ 電壓與電流無關，成爲幾乎成爲一定之低電阻，對於其以 上之過渡大電壓，使箝制電壓（V c )爲理論上之界限’ 以高的能量容許値防止半導體積體電路晶片2之靜電破壞 〇 例如，假設在外加能量耐受等級爲0 . 2 J (焦耳） 之變阻器1 1之I C卡以1 0 0 0 A、1 〇奈秒（1 0 n s )施加遠超過內藏半導體積體電路晶片之靜電破壞耐 性之數百伏特〜2千伏特之1 0千伏特（1 0 k V )之情 形。此時之能量爲10kVxl000Axl0ns = 0 . 1 J ，此能量在變阻器1 1之前述能量耐性等級以下 之故，靜電破壞被防止。 圖3中，箝制電壓V c可以限定爲：限定脈衝電流例 如爲8 . 2 0秒流過1 A時之端子電壓（側面電極間之電 壓），破壞電壓V b例如爲流過1 m A之電流時之端子電 壓。如定性地說明，破壞電壓V b可以定義爲即使在該範 圍施加直流，也可以容易維持I - V特性之可逆性之電壓 。箝制電壓V c可以定義爲如幾次超過其，導致破壞之可 能性極爲高或導致破壞之電壓。 上述變阻器1 1之特性如考慮輸入保護電路6之過電 壓保護元件之特性，可以如下述般地限定之。 第1 :變阻器1 1可以限定爲具有超過輸入保護電路 (請先閱讀背面之注意事項再填寫本頁) ill---—訂·--------· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -20 - 503464 A7 B7 五、發明說明（18) 6之二極體7、8、晶閘管、箝制Μ〇S電晶體Q 5 ，進 而箝制Μ〇S電晶體Q 6、Q 7之電流容許能力之可變電 阻元件。 <請先閱讀背面之注意事項再填寫本頁) 第2 :藉由對前述變阻器1 1施加比額定電壓還大之 電壓，流過規定之脈衝電流所必要之施加電壓，例如破壞 電壓V b或其之附近之電壓係對於前述輸入保護電路6之 二極體7、8、晶閘管、箝制Μ〇S電晶體Q 5 ，進而箝 制Μ 0 S電晶體Q 6、Q 7，如假定不破壞，只能流過比 前述規定之脈衝電流還少之電流之電壓。 第3 :前述變阻器1 1係具有比前述輸入保護電路6 之二極體7、8、晶閘管、箝制Μ〇S電晶體Q 5 ，進而 箝制Μ〇S電晶體Q 6、Q 7還大之破壞電壓之可變電阻 元件。 經濟部智慧財產局員工消費合作社印製 第4 :前述變阻器1 1係具有比前述輸入保護電路6 之二極體7、8、晶閘管、箝制Μ 0 S電晶體Q 5，進而 箝制Μ 0 S電晶體Q 6、Q 7還大之浮游電容之可變電阻 元件。由圖2之構造可以明白地，使用於電源端子之情形 ，半導體陶瓷雖然非電介質，但是很淸出具有比較大之電 容性。此種浮游電容成分作用爲緩和過渡電壓之變化之故 ，大者有助於靜電破壞防止。使用於信號端子之情形，可 以回應高速之信號地，有必要在容許範圍內之低電容化。 第5 :前述變阻器1 1之破壞電壓比前述輸入保護電 路6之二極體7、8、晶閘管、箝制Μ〇S電晶體Q 5 ， 進而箝制Μ 0 S電晶體Q 6、Q 7之破壞電壓還小。變阻 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -21 - 503464 Α7 Β7 五、發明說明（19) 器1 1在輸入保護電路6破換之前降伏，可以避過過電壓 〇 (請先閱讀背面之注音？事項再填寫本頁) 第6 :前述變阻器1 1之破壞電壓比由藉由前述輸入 保護電路6之二極體7、8、晶閘管、箝制Μ〇S電晶體 Q 5，進而箝制Μ 0 S電晶體Q 6、Q 7被保護之電路， 例如MOS電晶體Ql、Q2所形成之CMOS反相器電 路之破壞電壓還小。 如上述說明般地，變阻器1 1係被考慮到與構成被內 藏於半導體積體電路晶片2之輸入保護電路6之二極體7 、8等之過電壓保護元件之特性或能力之關係之故，可以 使藉由變阻器1 1之靜電破壞防止效果具有實效。 由前述接續端子3至變阻器1 1爲止之信號傳播距離 比由前述接續端子3至半導體積體電路晶片2之對應外部 端子4爲止之信號傳播距離還短。藉由此，可以阻止由於 過電壓，變阻器1 1產生機能之前，半導體積體電路晶片 2直接受到由於過電壓之破壞性影響。 經濟部智慧財產局員工消費合作社印製 前述變阻器1 1係採用以半導體陶瓷爲主體之面構裝 '型之變阻器之故，可以使變阻器1 1之構裝面積或佔有面 積變小。由於此面構裝，可以降低I C卡之製造成本。 《對多媒體卡之適用》 1 接著，說明使利用前述變阻器1 1之I C卡適用於多 媒體卡之具體例。 圖4係顯示對於多媒體卡之接續端子之變阻器乏接續 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -22 - 經濟部智慧財產局員工消費合作社印製 503464 A7 B7 五、發明說明（2C)) 形態。多媒體卡如依據其之標準化團體之規格，具有2 4 mmx 3 2mmx 1 . 4mm之卡尺寸。卡基板1作爲接 續端子具有：輸入晶片選擇信號C S之接續端子3 a、輸 入指令C M D之接續端子3 b、輸入時脈信號C L K之接 續端子3 c、輸入資料D A T之接續端子3 d、電源電壓 V c c被供給之接續端子3 e、以及接地電壓V s s被供 給之2個之接續端子3 f、3 g。這些接續端子3 a〜 3 g被接續於省略被構裝在圖之3 0所示之區域之圖示之 控制器晶片或不揮發性記憶體晶片。又，圖4之接續端子 3 a〜3 g之配置係與實際之多媒體卡不同地圖示。 在前述卡基板1 ，個別之變阻器1 1 a〜1 1 e被構 裝於前述接續端子3 a〜3 e與接續端子3 e、3 g之間 。圖4中，變阻器雖然1個1個被設置於對應端子，但是 也可以使用複數個串聯接續。 特別被配置於接受電源電壓V c c之接續端子3 e之 變阻器1 1 e係作爲旁通電容器之機能者之故，置換爲旁 通電容器，或如圖4般地，進而使旁通電容器3 1並列亦 可° 圖5係以電路元件構裝狀態爲主，平面地顯示前述多 媒體卡之構成。圖6係其之縱剖面圖。卡基板1係以玻璃 環氧樹脂等構成，前述接續端子3 a〜3 g以導電圖案被 形成在該卡基板1 ·之裏面。透過配線圖案或導電圖案前述 變阻器1 1 a〜1 1 e、控制器晶片3 3、不揮發性記憶 體晶片34a、34b被構裝於卡基板1之表面。圖中， 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -23- --------------------訂---------線-^11· (請先閱讀背面之注意事項再填寫本頁) 503464 A7 B7 五、發明說明（21) (請先閱讀背面之注意事項再填寫本頁) 3 6係透過通孔4 0被接續於對應之接續端子3 a〜3 g 之導電圖案’ 3 5係使變阻器1 1 a〜1 1 e之一端接續 於接地電壓V s s用之配線圖案。變阻器1 1 a〜1 1 e 係被直接面構裝於配線圖案3 5與接續端子3 a〜3 e。 圖中，3 8、3 9係銲接圖案，3 7係接續對應之銲 接圖案3 8與導電圖案3 6之配線圖案。前述導電圖案 3 8與控制器晶片3 3之對應之外部端子5 0以銲線4 1 被接續，控制器晶片3 3之外部端子5 1與對應之銲接圖 案3 9以銲線4 2被接續。銲接圖案3 9與一方之不揮發 性記憶體晶片3 4 a之對應外部端子5 2 a之接續係以銲 線4 3 a被接續，銲線3 9與另一方之不揮發性控制器晶 片3 4 b之對應外部端子5 2 b之接續係以銲線4 3 b被 接續。半導體積體電路晶片係所謂之裸晶片，其之前述外 部端子5 0、5 1、5 2 a、5 2 b係鋁、鋁合金或銅等 之銲墊。 經濟部智慧財產局員工消費合作社印製 前述不揮發性記憶體晶片3 4 a、3 4 b例如爲可以 電氣重寫之快閃記憶體晶片。快閃記憶體晶片例如具有將 具備控制閘極、浮動閘極、源極以及汲極之不揮發性記憶 體單元電晶體做矩陣配置之記憶體單元陣列，依循由外部 被供給之指令與位址，進行資料讀出、抹除、寫入、確認 等之動作。以此快閃記憶體晶片形成之不揮發性記憶體晶 片34a、34b作爲外部端子52a、52b具有··指 示晶片選擇之晶片啓動信號（也稱爲晶片選擇信號）/ C E之輸入端子、指示寫入動作之寫入啓動信號/w E之 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -24 - 經濟部智慧財產局員工消費合作社印製 503464 A7 B7 22 五、發明說明（） 輸入端子、輸入輸出端子I /〇0〜I /0 7、指示使輸 入輸出端子I /〇0〜I /〇 7使用於指令•資料之輸入 輸出或位址之輸入之哪一種之輸出啓動信號/0 E之輸入 端子、指示資料栓鎖時機之時脈信號/ s C之輸入端子' 將是否寫入動作中指示於外部之待機（ready ) •忙線信號 R/B之輸出端子、重置信號/RE S之輸入端子。 前述控制器晶片3 3係依循由外部來之指示’控制對 於前述不揮發性記憶體晶片3 4 a、3 4 b之讀取•寫入 動作，進而，考慮資料安全性或著作權保護等’具備對於 寫入前述不揮發性記憶體晶片3 4 a、3 4 b之資料進行 加密，對於由前述不揮發性記憶體晶片3 4 a、3 4 b讀 出之資料進行解密之機密保護機能。 控制器晶片3 3之外部端子5 0對應接續端子3 a〜 3 g之輸入輸出機能，被設爲：指示多媒體卡之選擇動作 之選擇信號C S之輸入端子、串列輸入指示多媒體卡之動 作之指令C M D之輸入端子、被視爲外部端子5 0之信號 輸入輸出動作之同步信號之時脈信號C L Κ之輸入端子、 以串列輸入輸出資料D A Τ之端子、以及電源電壓V c c 與接地電壓V s s之輸入端子。在前述外部端子5 0之內 ，對應輸入端子在圖1說明之輸入保護電路6以及箝制 Μ〇S電晶體Q 6、Q 7也被集成於控制器晶片3 3。 作爲控制器晶片3 3之記憶體存取用之外部端子5 1 ，具有：對於不揮發性記憶體晶片3 4 a之晶片選擇信號 / C E 〇之輸出端子、對於不揮發性記憶體晶片3 4 b之 n n -ϋ n i.— ϋ I— n n ϋ n n 1 1 __1 n 0«. ϋ I— n I n I n I . (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） _ 25 - 503464 A7 B7 五、發明說明（23) (請先閱讀背面之注音？事項再填寫本頁) 晶片選擇信號/ C E 1之輸出端子，進而，具備被對應於 前述不揮發性記憶體晶片3 4 a、3 4 b之外部端子，而 且與其輸入輸出方向相反之外部端子。 《銲線接續》 如上述般地，藉由在前述接續端子3 a〜3 g與控制 器晶片3 3之外部端子5 0之接續使用銲線4 1 ，在前述 控制器晶片3 3與不揮發性記憶體晶片3 4 a、3 4 b之 接續使用銲線4 3 a、4 3 b，可以不使與藉由前述銲線 之接續相同之機能之多數之配線圖案密集形成於卡基板1 。控制器晶片3 3或不揮發性記憶體晶片3 4 a、3 4 b 之上方空間可以利用於配線。總之，藉由銲線之空中配線 ，可以簡略化基板配線。因此，能夠有助於卡基板1之成 本降低。 《錯開重疊構裝》 經濟部智慧財產局員工消費合作社印製 在圖5之構成中，以銲線將2個之不揮發性記憶體晶 片3 4 a、3 4 b並聯接續於控制器晶片3 3。此時，在 個別之外部端子5 2 a、5 2 b露出地，錯開位置重疊前 述不揮發性記憶體晶片3 4 a、3 4 b之狀態構裝於前述 卡基板1。藉由此，與不重疊個別之不揮發性記憶體晶片 3 4 a、3 4 b而配置之情形相比，與控制器晶片3 3之 距離變短，銲線4 3 a、4 3 b之迴繞長度變短。因此， 可以減低銲線之非所希望之接觸或斷線之虞。積層複數個 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -26 - 經濟部智慧財產局員工消費合作社印製 503464 A7 B7
OA 五、發明說明（） 之不揮發性記憶體晶片時之錯開量以在上層之銲線用外部 端子之下可以存在1個之下層之晶片之範圍決定即可。在 銲線用外部端子之下如不存在下層之晶片’存在由於銲線 時之機械力之晶片損傷之虞。 特別是在此時，滿足前述卡基板1之前述一面之表面 積比前述不揮發性記憶體晶片3 4 a、3 4 b以及控制器 晶片3 3之延伸面積還大之條件。此係使之在卡基板1可 以確保也可以充分對應只在卡基板之一面形成配線層之限 制條件之充裕空間之考慮。此與單純只要使卡基板1之面 積變小，重疊構裝不揮發性記憶體晶片爲不同之想法。 《列狀佈置》 在圖5之例中，關於被構裝於卡基板1之不揮發性記 憶體晶片3 4 a 、3 4 b以及控制器晶片3 3等之排列係 採用列狀之排列。即，依變阻器1 1 a〜1 1 e、控制器 晶片3 3、複數個之記憶體晶片3 4 a、3 4 b之順序， 使由前述多媒體卡之接續端子3 a〜3 g分離之距離變大 ，將其由前述卡基板1之一邊朝向對向邊列狀排列。藉由 此列狀排列，最終避免過電壓用之第2變阻器1 1 a〜 1 1 e最接近過電壓施加端之接續端子3 a〜3 g，儲存 資料之不揮發性記憶體晶片3 4 a、3 4 b變得最遠，在 高速脈衝之湧浪吸收具有效果之故，在藉由前述變阻器 1 1 a〜1 1 e之控制器晶片3 3之靜電破壞防止之強化 之點，而且，不揮發性記憶體晶片3 4 a、3 4 b之記憶 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -27- -------1-------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 503464 A7 B7_ 五、發明說明（25 ) 資料保護之點，可以獲得高信賴性。 《對於接續端子之通孔之偏離》 如圖5所示般地，通孔4 0被設置爲對於接續端子 3 a〜3 g爲偏離之位置。即，如圖7 ( A )詳細例式般 地’在由I C卡露出之接續端子3 a形成通孔4 0之情形 ’使該通孔4 0形成在對於前述接續端子3 a之滑動面爲 偏離之位置。偏離之位置也可以爲圖7 ( B )。藉由此， 即使由裝置I C卡之插槽裝置脫離，插槽之端子4 0 A不 滑接於通孔4 0，於通孔4 0沒有作用機械力之故，可以 防患碎塊由通孔4 0進入接續端子3 a之圖案，通孔周邊 磨耗等而損傷之虞於未然。 《通孔形成在鑄模區域外》 圖6中，前述控制器晶片3 3以及不揮發性記憶體晶 片3 4 a、3 4 b全體以熱硬化性樹脂5 5被模鑄。變阻 罨元件可以被拿進模鑄內，也可以設置於模鑄外。此時， 在藉由熱硬化性樹脂5 5之模鑄區域不包含通孔4 0。因 此，可以排除施加壓力進行模鑄時，模鑄樹脂5 5透過通 孔4 0洩漏於卡基板1之裏側，產生模鑄不良之虞。 .《金屬蓋》 圖6中，在模鑄外設置變阻器之情形之變阻器1 1 a 〜1 1 e、控制器晶片3 3以及不揮發性記憶體晶片 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -28 - ---— ^ — ------------訂---------線· (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 503464 A7 ___B7___ 五、發明說明（26 ) 3 4 a、3 4 b被構裝之卡基板1之表面被以金屬蓋5 6 覆蓋。藉由此，與樹脂蓋相比，成爲Ε Μ I ( Electro Magnetic Interference :電磁波妨礙）對策，藉由機械鎖緊 之密封或高溫之蓋密封也變成可能。 圖25係顯示數種類之前述金屬蓋56之構造。（A )係顯示1個1個分離以鍛造被製造之情形，標籤黏貼用 之稍許之段差部也被形成。（B )係顯示鍛造後以沖壓1 個1個分離製造之情形。（C )係顯示以鈑金引伸製造之 情形。（D )係由內側觀看以（C )之鈑金引伸所被製造 之金屬蓋之斜視圖。角落部在引伸加工時產生皺紋之故， 預先缺口被形成。 《縫紉銲接》 圖8係部份顯示在不揮發性記憶體晶片之接續上適用 縫紉銲接之多媒體卡。圖9係縫紉銲接部份之縱剖面圖。 與圖5相同地，前述不揮發性記憶體晶片3 4 a、3 4 b 在分別使外部端子5 2 a、5 2 b露出地錯開位置’複數 個被重疊之狀態，被構裝於前述卡基板1 ，此時’將由前 述控制器晶片3 3相互接受相同之信號之不揮發性記憶體 晶片之外部端子5 2 a、5 2 b以銲線5 7依序串聯接續 。採用所謂縫紉縫合之銲接手法，即縫紉銲接。如圖5般 地，與由控制器晶片3 3分別以銲線4 3 a、4 3 b接續 於各外部端子5 2 a、5 2 b之情形相比，可以使銲線全 體變短，而且，可以減少在銲接圖案區域之銲線數’關於 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -29 - ---------------------訂---------線 --^ (請先閱讀背面之注音？事項再填寫本頁) 503464 A7 B7 五、發明說明（27) 此點，也可以降低由於銲線之密集所導致之非所期望之接 觸或斷線之虞。又，對於不揮發性gH憶體晶片3 4 a、 (請先閱讀背面之注意事項再填寫本頁) 3 4 b之晶片選擇必須個別進行之故，在傳達晶片選擇信 號/ CEO、/CEl用之銲線43a、43b無法採用 縫紉銲接，與圖5相同，維持爲銲線形式之原樣。 進行縫紉銲接之情形，依據使用之黏晶機之銲線形式 ，對於銲墊5 2 a之銲線方法不同。圖1 0之（A )係利 用釘頭銲之情形，此時，黏晶機之構造上，銲線終端爲弦 月狀切細之故，下一銲線基點必須設定在不同於終點之別 的位置。因此，必然藉由被分成複數條之銲線5 7、5 7 而完了縫紉銲接。相對於此，圖1 0 ( B )係利用楔形銲 接之情形，如使用支援此之黏晶機，可以不於中途切斷銲 線，陸續在別的位置進行銲接。因此，如依據此方式，可 以以1條之銲線5 7進行縫紉銲接。 經濟部智慧財產局員工消費合作社印製 圖1 1係平面顯示不揮發性記憶體晶片之4個堆疊構 造之多媒體卡之構成。圖1 2係其之縱剖面圖。4個堆疊 之情形也視在使外部端子5 2 a、5 2 b露出地錯開位置 重疊不揮發性記憶體晶片3 4 a、3 4 b之狀態，被構裝 在前述卡基板1。此時，由前述控制器晶片3 3相互接受 同一信號之不揮發性記憶體晶片3 4 a〜3 4 d之外部端 子5 2 a〜5 2 d與前述縫紉銲接相同地，以銲線6 0依 序串聯接續。又，對於不揮發性記憶體晶片3 4 a〜 3 4 d之晶片選擇必須個別進行之故，在傳達晶片選擇信 號/CEO〜/CE 3用之銲線43 a〜43 d不採用縫 -30- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 503464 A7 B7 五、發明說明（28) 紉銲接，與圖5相同地，被設爲維持銲接形式之原樣。但 是，如將晶片選擇信號I D指令化，也可能縫紉銲接化。 (請先閱讀背面之注咅？事項再填寫本頁) 《屏蔽圖案》 在圖1 1之構成中，爲了更緩和由於在卡基板1之附 近所產生之靜電放電之影響’在卡基板1採用圖1 2所示 之導電性屏蔽圖案6 1。即，在卡基板1之接續端子3 a 〜3 g之露出面形成寬幅之導電性屏蔽圖案6 1。此屏蔽 圖案6 1雖無特別限制，被接續於接地電源V s s供給用 之前述接續端子3 ί、3 g ’或表面積比較大之故，也可 以維持原樣地使其浮動。此導電性屏蔽圖案6 1可以使靜 電分散。 《晶片端配置c S輸入端子》 經濟部智慧財產局員工消費合作社印製 如圖1 1所示般地，於錯開複數個之不揮發性記憶體 晶片3 4 a〜3 4 d作成堆疊構造中，前述不揮發性記憶 體晶片3 4 a〜3 4 d之外部端子5 2 a〜5 2 d之中， 使晶片選擇信號/ C E 0〜/ C E 3之輸入端子位於不揮 發性記憶體晶片3 4 a〜3 4 d之個別之外部端子排列之 端部，分別以銲線4 3 a〜4 3 d接續於前述控制器晶片 3 3之外部端子5 1。圖8之堆疊構造也完全相同。如圖 8以及圖1 1所示般地，複數個之不揮發性記憶體晶片在 應個別晶片選擇之構成中’不揮發性記憶體晶片之外部端 子之中，晶片選擇信號輸入用之外部端子必須個別被接續 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）_ 31 - 503464 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（29) 於控制器晶片3 3之晶片選擇信號輸出用外部端子5 1 ， 在此部份即使無法採用前述縫紉銲接之手法，但是如前述 般地，晶片選擇信號輸入用之外部端子被配置於不揮發性 記憶體晶片之端部之故，不會妨礙其它之銲線，可以容易 採用必要之接續。不揮發性記憶體晶片之堆疊數愈多，其 效果愈顯著。又，如圖5般地，不揮發性記憶體晶片之堆 疊數爲2個時，如利用精度高之黏晶機，在由1個之銲接 圖案容易並列引出2條之銲線之情形，即使在不採用縫紉 銲接時，採用在晶片端配置晶片選擇信號輸入用外部端子 之構成，也不會有任何之不良。 《堆疊之不揮發性記憶體晶片之複數群組化構裝》 圖1 3係顯示多媒體卡之進而之別的例子。圖1 4係 其之部份之縱剖面圖。圖1 3所示之多媒體卡係將不揮發 性記憶體晶片2個2個堆疊者2組構裝於卡基板1 ，利用 只在一面與前述接續端子一齊地形成配線圖案以及銲接圖 案之單相配線之卡基板1而構成者。此構造係適用在基板 構裝半導體裸晶片之所謂之C Ο B ( Chip On Board )構造 ο 圖1 3中’接線端子3 a〜3 g、配線0案3 5、 3 7、銲接圖案3 8、銲接圖案3 9 A、3 9 C以及配線 圖案3 9 B全部被形成在卡基板1之搭載側。前述接續端 子3 a〜3 g與配線圖案3 5由形成在卡基板1之開口露 出於表面，成爲可以接續變阻器1 1 a〜1 1 e。同樣地 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -32- ---------------------訂---------線 <請先閱讀背面之注意事項再填寫本頁) 503464 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（3Q) ’前述靜接圖案38、39A、39C也由形成在卡基板 1之開口露出於表面，可以銲接於控制器晶片3 3之外部 端子5 0、5 1、不揮發性記憶體晶片3 4 a〜3 4 d之 外部端子52a〜52d。在圖13中，銲接圖案39A 與不揮發性記憶體晶片3 4 a、3 4 b之外部端子5 2 a 、5 2 b之銲接，而且銲接圖案3 9 C與不揮發性記憶體 晶片3 4 c、3 4 d之外部端子5 2 c、5 2 d之銲接雖 然未採用縫紉銲接，但是，也可以除了晶片選擇信號，採 用與圖8同樣之縫紉銲接。 如圖1 3般地，如將不揮發性記憶體晶片各2個堆疊 者2組構裝於卡基板1 ，與如圖1 1之4個堆疊構造相比 ，可以使厚度尺寸變小。因此，如將不揮發性記憶體晶片 4個4個堆疊者2組構裝於卡基板1 ，在與如圖1 1之4 個堆疊構造相同厚度下，可以獲得2倍之記憶容量。 進而，複數個之接續端子3 a〜3 g沿著卡基板1之 一邊被排列時，在其之相鄰之邊沿著長度方向配置卡控制 器3 3，在與前述接續端子3 a〜3 g之排列方向略直角 之方向如並列前述不揮發性記憶體晶片，對於卡基板1之 板面，可以有效率地做不揮發性記憶體晶片之構裝。 藉由前述分割堆疊構造，而且沿著卡基板1之2邊配 置接續端子3 a〜3 g與控制器晶片3 3之構造，在規定 尺寸之卡基板可以提升構裝不揮發性記憶體晶片之密度， 或容易增加構裝個數。 圖1 5係顯示適用前述分割堆疊構造與沿著卡基板之 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -33- ---：----1-------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 503464 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（31) 相鄰2邊配置接續端子與控制器晶片之構造之別的多媒體 卡之例。同圖之例在卡基板1之兩面與前述接續端子一齊 地形成配線圖案以及銲接圖案之點，以及堆疊之不揮發性 記憶體晶片之方向一致之點係與圖1 3不同。 圖1 5中，接續端子3 a〜3 g、配線圖案3 9 B係 被形成在卡基板之裏面，配線圖案3 5、3 7、銲接圖案 3 8、銲接圖案3 9A、3 9 C係被形成在卡基板1之表 面。在前述配線圖案3 9 B與銲接圖案3 9A、3 9 C之 接續係使用通孔4 0 A。圖1 5也與圖1 3相同地，雖然 未採用縫紉銲接，但是也可以除了晶片選擇信號，採用與 圖8相同之縫紉銲接。 圖1 5之多媒體卡也與圖1 3相同地，藉由前述分割 堆疊構造，而且沿著卡基板1之2邊配置接續端子3 a〜 3 g與控制器晶片3 3之構造，在規定尺寸之卡基板可以 提升構裝不揮發性記憶體晶片之密度，或容易增加構裝個 數。 — 此時，鑄模內部之通孔也可以採用以導電膏、焊料保 護層等埋住孔部，對應鑄模樹脂之洩漏之構造。 《記憶體晶片、控制器晶片之堆疊構造》 圖1 6以及圖1 7係顯示在記憶體晶片之上載置控制 器晶片，堆疊兩者之例。在圖1 6中，控制器晶片3 3之 外部端子5 1與不揮發性記憶體晶片3 4之外部端子5 2 雖然以銲線7 0以直接晶片間銲接接續，但是爲了使對不 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -34 - —丨！ .1 丨 hh:------------訂---------線#·· (請先閱讀背面之注咅？事項再填寫本頁) 503464 A7 B7 五、發明說明（32) (請先閲讀背面之注意事項再填寫本頁) 揮發性記憶體晶片3 4之動作電源V s s、V c c之供電 電阻變小之故，在卡基板1之裏面形成電源配線圖案 7 1 A、7 2 A，以銲線7 1 C、7 2 C接續以通孔 7 ID、72D被接續之銲接圖案7 1B、72B與不揮 發性記憶體晶片3 4。但是，在對不揮發性記憶體晶片 3 4之供電電阻相當低之情形，也可以以端子5 1與端子 52供電Vc c、Vs s。變阻器1 1 a〜1 1 e之構裝 構造等係與前述相同，對具有與圖1 5相同之機能之電路 要素賦予相同之參考標號，省略其之詳細說明。 經濟部智慧財產局員工消費合作社印製 圖1 7係顯示利用L〇C ( Lead On Chip )堆疊記憶 體晶片與控制器晶片之構造。以7 3 a〜7 3 g顯示者係 分別顯示L 0 C用之導線架之導線之一部份。電源V c c 、V s s用之導線7 3 e、7 3 f例如分別延伸爲鉤形形 成傳送桿7 4 A、7 4 B。不揮發性記憶體晶片3 4被固 定於該傳送桿7 4 A、7 4 B，控制器晶片3 3被固定於 不揮發性記憶體晶片3 4。控制器晶片3 3之外部端子 5 0以銲線4被接續於導線7 3 a〜7 3 g。又，控制器 晶片3 3之外部端子5 1與不揮發性記霞體晶片3 4之外 部端子5 2雖然藉由銲線7 0以直接晶片間銲接被接續， 但是對不揮發性記憶體晶片3 4之動作電源V s s、 V c c之供電，爲了使供電電阻變小之故’以銲線7 5、 7 5接續前述傳送桿7 4 A、7 4 B與不揮發性記憶體晶 片34。變阻器1 1 a〜1 1 e藉由Ag膏等之導電膏被 面構裝於對應之導線之間。 -35- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 503464 A7 B7__ 五、發明說明（） 圖1 8係顯示適用C〇B構造之I C卡之別的例子。 圖1 9係其之I C卡之縱剖面圖，圖2 0係被形成在圖 1 8之I C卡之卡基板底面之導電圖案之說明圖。導電圖 案8 0 a〜8 0 g被形成在卡基板8 4之底面，開口 8 1 a〜8 1 g分別對應之而被形成在卡基板8 4。'前述 導電圖案8 0 a〜8 0 f構成由I C卡被露出之接續端子 。不揮發性記憶體晶片8 3透過前述開口 8 1 g被接續於 導電圖案8 0 f ，基板電位係被供給接地電位V s s。構 成不揮發性記憶體晶片8 3之外部端子之銲墊8 5 a〜 8 5 ί透過開口 8 1 a〜8 1 f以銲線8 6被接續於接續 電極8 0 a〜8 0 f 。而且，與前述相同地，爲了強化對 於不揮發性記憶體晶片8 3之靜電破壞之防止，以半導體 陶瓷爲主體之變阻器8 2 a〜8 2 e透過開口 8 1 a〜 8 1 g，以A g膏等之導電性膏被面構裝於接續電極 80 a〜80 f與導電圖案80g之間。 《注意文字》 圖2 1係顯不具有靜電破壞防止用之注意文字之I C 卡等。在使複數個之接續端子露出，構裝不揮發性記憶體 晶片之前述多媒體卡等之I C卡之表面如圖2 1之（A) 所示般地，設置不要接觸前述接續端子3 a〜3 g之敦促 注意文字9 0，例如「不要接觸接續端子」之注意文字。 又，也可以在本區域寫入製造管理碼。又，如圖2 1之（ B )所示般地，設置明示以手指持有I C卡之位置用之表 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -36 · 丨丨丨丨-一丨」：—--------訂---------線«r (請先閲讀背面之注意事項再填寫本頁) 503464 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（34) 示’例如，印刷在裝置脫離時以手指持有之位置之手指之 形狀之注意表示9 1。進而，如圖2 1 ( B )所示般地， 也可以在包裝I C卡之貼合薄膜、紙箱、塑膠殼等之包裝 材料9 2設置不要接觸I C卡之前述接續端子3 a〜3 g 之敦促注意文字9 3。 上述注意文字9 0、9 3或表示9 1有助於預防由於 Ϊ C卡處理者之無知等之非預期之處理，I c卡被靜電破 壞。 《I C卡之組裝方法》 圖2 2係顯示被顯示於圖4以及圖5等之I C卡之組 裝方法。首先，於P C B基板或帶狀基板等之卡基板之指 定導電圖案構裝變阻器（S 1 )。在構裝上使用焊錫膏或 銀高等。其後，進行膏之硬化（烘烤）（S 2 )，將必要 個數之不揮發性記憶體晶片做晶粒銲接（黏晶）於基板上 之導電圖案（S 3 )。而且，以電漿洗淨進行洗淨卡基板 之表面（S 4 )。之後，利用金銲線以熱超音波銲接黏晶 完成之不揮發性記憶體晶片之銲墊與導電圖案（S 5 )。 而且，對於不揮發性記憶體晶片與銲線進行樹脂封裝密封 (S 6 )，藉由樹脂烘烤使樹脂硬化（S 7 )，最後，由 其上方將金屬蓋黏著固定於卡基板，或以塑膠嵌入鑄模固 定。 如上述般地，將變阻器先構裝於基板，之後’進行前 述不揮發性記憶體晶片之黏晶或銲線銲接之故’在I C卡 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -37- 丨丨 i:— l·—I i ------ 訂 i—丨^ — 1 (請先閱讀背面之注意事項再填寫本頁) 503464 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（35) 之組裝時，受到藉由變阻器之保護，可以提升I C卡之良 率。但是，由於溫度條件等之製造上之情況，也可以在之 後構裝變阻器。 《資料復原端子》 圖2 3係顯示著眼於資料復原之觀點之I C卡。基板 構成與圖5係相同，不同點爲具有複數個之資料復原端子 。在圖2 3中，爲了強調資料復原端子之接續狀態’關於 控制器晶片3 3與不揮發性記憶體晶片3 4 a 、3 4 b之 接續狀態，簡略化其圖示。於圖2 3中，對於具有與圖5 相同機能之電路要素，賦予相同標號，省略其之詳細說明 0 控制器晶片3 3雖然在圖5省略圖示，但是作爲外部 端子5 1之一，在內部具有加上負載之測試信號/ T E S T之輸入端子（也單純記爲測試端子/ T E S T )。此測 試端子/ T E S T在被輸入低位準時，控制與不揮發性記 憶體晶片3 4 a、3 4 b之介面端子，特別是輸出端子以 及輸入輸出端子爲高輸出阻抗狀態，或不能做輸入輸出動 作之狀態。 在卡基板1形成以配線9 1 一對一對應被接續於前述 控制器晶片3 3之記憶體介面側之全部之外部端子5 1之 資料復原端子9 2。又，前述控制器晶片3 3之卡介面側 之外部端子5 0之中，以配線9 5被接續於接地電源 V s s用之外部端子之資料復原用接地端子9 6 ，與同樣 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -38 - — illllllll — I I I I I I I ^^* — 111 — 瞧 I (請先閱讀背面之注音3事項再填寫本頁) 503464 經濟部智慧財產局員工消費合作社印製 A7 B7 __ 五、發明說明（36) 在前述控制器晶片3 3之卡介面側之外部端子5 0之中 以配線9 3被接續於電源電壓v c c用之外部端子之資料 復原用電源端子9 4被設置著。圖2 3中，以9 0所示者 係靜電破壞防止用被追加於卡基板1之保護環。此保護環 9 0環繞卡基板1，被接續於電路之接地電源端子。 資料評價用端子9 2、9 4、9 6被形成在前述卡基 板1之故，控制器晶片3 3由於靜電破壞等，在記憶體控 制器動作不能時，由外部透過前述資料評價用端子9 2、 9 4、9 6，可以直接存取前述不揮發性記憶體晶片 3 4 a、3 4 b。藉由此，控制器晶片3 3即使被破壞， 如在不揮發性記憶體晶片3 4 a、3 4 b殘留資料，也可 以容易使其復原。 前述控制器晶片3 3在具有對於寫入前述不揮發性記 憶體之資料進行加密，對於由前述不揮發性記憶體讀出之 資料進行解密之機密保護機能之情形，資料之復原係I C 卡之製造商或獲得其之許可者等解密由不揮發性記憶體晶 片讀出之資料，謀求資料之復原。 《資料復原方法》 圖2 4係顯示對於具備前述資料評價用端子之I C卡 之資料復原之處理順序。 將藉由前述輸入保護電路或變阻器無法免於靜電破壞 等，控制器變成動作不良之多媒體卡（Μ M C )等作爲資 料復原之對象（S 1 〇 )。其它，也可以將物理地接續端 ------------—------訂—-----線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -39 - 經濟部智慧財產局員工消費合作社印製 503464 A7 B7 37 五、發明說明（） 子破壞之MMC當成資料復原對象。首先，由對象MMC 拆除蓋5 6 ( S 1 1 ) ’將測試機等之探針接觸資料評價 用端子9 2、9 4、9 6 ( S 1 2 )。而且’將測試信號 / T E S T之輸入端子固定於低位準’控制控制器晶片 3 3之記憶體介面用端子爲高阻抗狀態（不能做輸入輸出 動作之狀態）（S 1 3 )。藉由此’ Μ M C內藏之不揮發 性記憶體晶片由控制器晶片之控制被解放’可以由資料評 價用端子9 2、9 4、9 6直接存取’在此狀態’由不揮 發性記憶體晶片讀出資料（S 1 4 )。此處，前述控制器 晶片3 3具有對於寫入前述不揮發性記憶體晶片之資料進 行加密，對於由前述不揮發性記憶體晶片讀出之資料進行 解密之機密保護機能之故，對於不經過控制器晶片3 3被 讀出之資料，進行密碼解讀。如此被密碼解讀之資料透過 通常之接續端子3 a〜3 g被寫入新的MMC ( S 1 5 ) 。藉由此，資料被復原之新的Μ M C被提供給使用者（ S 1 6 )。此時，控制器晶片之密碼規格可以藉由卡之製 造追蹤碼或寫入不揮發性記憶體之製造碼而加以確定。 藉由此，控制器晶片3 3之輸入電路即使被靜電破壞 ，在不揮發性記憶體晶片3 4 a、3 4 b之資料無事之情 形，可以容易復原記憶卡之資料。 《快閃記憶體晶片》 此處，說明前述快閃記憶體晶片。圖2 6係顯示快閃 記憶體晶片之一例。同圖中，以1 〇 3顯示者係記憶體陣 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -40 - i — 1 — l· 丨丨 4--------訂-------------線· (請先閱讀背面之注意事項再填寫本頁) 503464 A7 B7 五、發明說明（38) (請先閱讀背面之注意事項再填寫本頁) 列，具有記憶體墊、資料栓鎖電路以及讀出栓鎖電路。記 憶體墊1 0 3係多數具有可以電氣地抹除以及寫入之不揮 發性之記憶體單元電晶體。記憶體單元電晶體例如如圖 2 7所示般地，係具有被形成在半導體基板或記憶體井 S U B之源極S以及汲極D，以及透過隧道氧化膜被形成 在通道區域之浮動閘極F G，而且透過層間絕緣膜被重疊 於浮動閘極之控制閘極C G而構成。控制閘極C G被接續 於字元線1 0 6，汲極D被接續於位元線1 0 5，源極S 被接續於省略圖示之源極線。 外部輸入輸出端子I /〇0〜I / 〇 7兼用爲位址輸 入端子、資料輸入端子、資料輸出端子、指令輸入端子。 由外部輸入輸出端子1/00〜1/07被輸入之X位址 信號透過多路傳輸器1 0 7被供給於X位址緩衝器1 0 8 。X位址解碼器1 0 9解碼由X位址緩衝器1 0 8被輸出 之內部輔助位址信號，驅動字元線。 經濟部智慧財產局員工消費合作社印製 在前述位元線1 0 5之一端側設置省略圖示之讀出栓 鎖電路，在另一端設置省略圖示之資料栓鎖電路。位元線 1 0 5依據由Y位址解碼器1 1 1被輸出之選擇信號，以 Y閘極陣列電路1 1 3被選擇。由外部輸入輸出端子I / 0 0〜I /〇7被輸入之Y位址信號被預先設定於Y位址 計數器1 1 2，以預先設定値爲起點，依序被增量之位址 信號被給予前述Y位址解碼器1 1 1。 在Y閘極陣列電路1 1 3被選擇之位元線在資料輸出 動作時’被導通於輸出緩衝器1 1 5之輸入端子，在資料 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -41 - 503464 A7 B7 五、發明說明（39) (請先閱讀背面之注音？事項再填寫本頁) 輸入動作時，透過資料控制電路1 1 6被導通於輸入緩衝 器1 1 7之輸出端子。輸出緩衝器1 1 5、輸入緩衝器 1 1 7與前述輸入輸出端子I /〇〇〜I /〇 7之接續係 以前述多路傳輸器1 〇 7被控制。由輸入輸出端子I /〇 〇〜I /〇7被供給之指令透過多路傳輸器1 〇 7以及輸 入緩衝器1 1 7被給予模式控制電路1 1 8。前述資料控 制電路1 1 6在由輸入輸出端子I / 〇 〇〜I / 〇 7被供 給之資料外，使依循模式控制電路1 1 8之控制之邏輯値 之資料可以供給於記憶體陣列1 〇 3。 經濟部智慧財產局員工消費合作社印製 作爲存取控制fg $虎卽述晶片啓動信號/ C E、輸出啓 動信號/〇E、寫入啓動信號/W E、指示資料栓鎖時機 之信號/ S C、重置信號/ R E S以及指令•資料啓動信 號/ C D E被供給於控制信號緩衝器電路1 1 9。模式控 制電路1 1 8因應這些信號之狀態，控制與外部之介面機 能等，又，依循指令碼控制內部動作。對於輸入輸出端子 I / 0 0〜I / 0 7之指令或資料輸入之情形，前述信號 / C D E被主張，如係指令，進行信號/ w E被主張，如 係資料，信號/ W E被設爲無效。如係位址輸入，前述信 號/ C D E被設爲無效，信號/W E被主張。藉由此，模 式控制電路1 1 8可以區別由輸入輸出端子I / 0 〇〜I /〇7被多路傳輸輸入之指令、資料以及位址。模式控制 電路1 1 8在抹除或寫入動作中，主張待機•忙線信號R / B，可以使其狀態讓外部知悉。 內部電源電路1 2 0產生寫入、抹除、確認、讀出等 -42- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 503464 A7 B7_ 五、發明說明（4Q) 用之各種動作電源1 2 1，供給於前述X位址解碼器 1 0 9或記憶體單元陣列1 0 3。 (請先閱讀背面之注音？事項再填寫本頁) 前述模式控制電路1 1 8依循指令，全體地控制快閃 記憶體。快閃記憶體之動作基本上藉由指令而被決定。被 分配於快閃記憶體之指令被設爲讀出、抹除、寫入等之指 令。 快閃記憶體爲了顯示其之內部狀態，具有狀態寄存器 1 2 2 ，其內容係可以藉由主張信號/〇E，由輸入輸出 端子1/〇0〜I/O 7讀出。 以上雖然依據實施形態具體說明藉由本發明者完成之 發明，但是本發明並不限定於此，在不脫離其之要旨之範 圍，不用說可以有種種之變形。 經濟部智慧財產局員工消費合作社印製 例如，本發明在多媒體卡以外之記憶卡，例如緻密快 閃記憶體等也可以適用。又，錯開記憶體晶片成爲堆疊之 構造、對於I C卡之接續端子使通孔偏離之構造、於鑄模 區域外形成通孔之構造、對於被堆疊之半導體積體電路晶 片之縫紉銲接、晶片之端部之配置C S輸入端子之構造、 將堆疊之不揮發性記憶體分成複數群組而夠裝之I C卡、 具有注意文字、而且，資料復原端子之I C卡不一定限定 在適用於具有變阻器之構成。被夠裝於本發明之I C卡之 記憶體並不限定於不揮發性記憶體，也可以爲揮發性記憶 體（SRAM、DRAM等）。又，也可以爲搭載不揮發 性記憶體與揮發性記憶體之雙方之I C卡。 在以上之說明中，雖就將藉由本發明者所完成之發明 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -43 - 503464 A7 B7 五、發明說明（4 ) 適用於成爲其背景之利用領域之記憶卡之情形做說明’但 是本發明並不限定於此，也可以適用於摺子、信用卡、 (請先閱讀背面之注意事項再填寫本頁) I D卡等之I c卡之用途。 【發明之效果】 於本申請專利案所揭示之發明之中’如簡單說明由代 表性者所獲得之效果，則如下述。 即，可以提供不增加半導體積體電路晶片之成本’可 以強化對於其之靜電破壞防止之I C卡。 不使I C卡之卡的尺寸或厚度大爲變化’於半導體積 體電路晶片外加過電壓保護元件’可以強化靜電破壞防止 〇 也可以期待起因於由於處理者之無知等之未預期之處 理之I C卡之靜電破壞之預防。 可以提供半導體積體電路晶片之輸入電路即使被靜電 破壞，在記憶體之資料無事之情形，可以容易復原記憶卡 之資料之I c卡。 經濟部智慧財產局員工消費合作社印製 藉由變阻器等之外加電路元件之靜電破壞防止強化對 策，即使I c卡之卡基板上之空區域減少’也可以避免由 於信號線之非所期望之拽漏所導致之成爲誤動作之原因之 配線圖案之密集或銲線之密集。 可以實現在比較小之尺寸能夠具有比較大之記憶容量 之I C卡。 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐）-44 - 經濟部智慧財產局員工消費合作社印製 503464 A7 B7_— ___ 五、發明說明（42 ) 【圖面之簡單說明】 圖1係將本發明之I c卡之一例關於1個之接纟賈端子 而圖示之電路圖。 圖2係顯示變阻器之剖面構造之一例之軸剖面圖。 圖3係顯示變阻器之特性之I 一 V線圖。 圖4係以對於多媒體卡之接續端子之變阻器之接續形 態爲例所示之說明圖。 圖5以平面地顯不以電路元件構裝狀態爲主之多媒體 卡之構成之說明圖。 圖6係多媒體卡之縱剖面圖。 圖顯示對於多媒體卡之接續端子使通孔偏離之狀 態之說明圖。 圖8係部份顯示於不揮發性記憶體晶片之接續使用縫 紉銲接之多媒體卡之平面圖。 圖9係縫紉銲接部份之縱剖面圖。 圖1 (f係顯示利用釘頭銲之情形與楔形銲接之情形之 銲線銲接狀態之說明圖。 圖1 1係平面地顯示不揮發性記憶體晶片之4個堆疊 構造之多媒體卡之構成之說明圖。 圖1 2係顯示圖1 1之多媒體卡之剖面構造之縱剖面 圖。 圖1 3係顯示適用記憶體晶片之分割堆疊構造與沿著 卡基板之鄰接2邊配置接續端子與控制器晶片之構造之多 媒體卡之平面圖。 ---p:-丨卜：------------訂---------線· (請先閱讀背面之注音？事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 45- 經濟部智慧財產局員工消費合作社印製 503464 A7 B7 五、發明說明（43) 圖1 4係圖1 3之多媒體卡之部份縱剖面圖。 圖1 5係顯市適用記憶體晶片之分割堆暨構k與彳口者 卡基板之鄰接2邊配置接續端子與控制器晶片之構造之別 的多媒體卡之平面圖。 圖1 6係顯示在記憶體晶片上搭載控制器晶片’使兩 者堆疊之記憶體卡之平面圖。 圖1 7係顯示利用L 0 C，堆疊記憶體晶片與控制器 晶片之折彎卡之平面圖。 圖1 8係顯示適用C〇B構造之I C卡之別的例之平 面圖。 圖1 9係圖1 8之I C卡之縱剖面圖。 圖2 0係被形成於圖1 8之I C卡之卡基板底面之導 電圖案之說明圖。 圖係顯示具有靜電破壞防止用之注意說明或注意 表示之I C卡之說明圖。 圖2 2係顯示構裝變阻器之I C卡之組裝方法之流程 圖。 圖2 3係著眼於資料復原之觀點之I C卡之平面圖。 圖2 4係顯示對於具備資料評價用端子之I C卡之資 料復原處g順序之流程圖。 圖2 5係數種類顯示金屬蓋之構造之說明圖。 圖2 6係顯示快閃記憶體晶片之構成之方塊圖。 圖2 7係槪略地顯示快閃記憶體晶片用之不揮發性記 憶體單元電晶體之構造之剖面圖。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -46 - I---^----- l·------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 503464 A7 _B7 五、發明說明（44 ) 主要元件對照表 1 卡 基 板 2 半 導 體 積 體 電 路 晶 片 3 接 續 端 子 4 外 部 端 子 5 信 號 線 7 8 二 極 體 9 晶 閘 體 1 1 變 阻 器 1 2 、1 3 輸 入 保 護 電阻 2 0 、2 1 側 面 電 極 2 2. 2 3. 2 4 層間電極 25 半導體陶瓷 33 控制器晶片 3 4a. 34b 不揮發性記憶體晶片 4 0 通孔 4 3 a、4 3 b 靜線 I---Γ l·--- l·------------訂-----I----線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 47-

Claims (1)

  1. 503464
    年tip 修正MM A8 B8 C8 D8 六、申請專利範圍 第89 1 20934號專利申請案 中文申請專利範圍修正本 (請先閲讀背面之注意事項再填寫本頁) 民國90年10月修正 1 · 一種1C卡，其係一種在卡基板具有半導體積體 電路晶片，使複數個之接續端子露出之IC卡，其特徵爲 前述接續端子被接續於前述半導體積體電路晶片之指 定之外部端子，接續於前述外部端子之第1過電壓保護元 件被集成於前述半導體積體電路晶片，接續於前述接續端 子之第2過電壓保護元件被構裝於前述卡基板， 前述第2過電壓保護元件係具有超過前述第1過電壓 保護元件έ電流容許能力之可變¥阻元件。................................... 2 · —種I C卡，其係一種在卡基板具有半導體積體 電路晶片，使複數個之接續端子露出之I C卡，其特徵爲 經濟部智慧財產局員工消費合作社印製 前述接續端子被接續於前述半導體積體電路晶片之指. 定之外部端子，接續於前述外部端子之第1過電壓保護元 件被集成於前述半導體積體電路晶片，接續於前述接續端 子之第2過電壓保護元件被構裝於前·述卡基板，. 藉由於前述第2過電壓保護元件施加比定格電壓還大 之電壓而使流過規定之脈衝電流時所必要之施加電壓，對 於前述第1過電壓保護元件而言，爲只能流過比'前述規定 之脈衝電流還少之電流之電壓。 本紙張尺度逋用中國國家標準（CNS ) A4規格（210χ297公釐） 503464 A8 B8 C8 D8 六、申請專利範圍 3 . —種I C卡，其係一種在卡基板具有半導體積體 電路晶片，使複數個之接續端子露出之I C卡，其特徵爲 前述接續端子被接續於前述半導體積體電路晶片之指 定之外部端子，接續於前述外部端子之第1過電壓保護元 件被集成於前述半導體積體電路晶片，接續於前述接續端 子之第2過電壓保護元件被構裝於前述卡基板， 前述第2過電壓保護元件係具有比前述第1過電壓保 護元件還大之破壞電壓之可變電阻元件。 4. 一種IC卡，其係一種在卡基板具有半導體積體 電路晶片，使複數個之接續端子露出之I C卡，其特徵爲 前述接續端子被接續於前述半導體積體電路晶片之H 定之外部端子，接續於前述外部端子之第1過電壓保護元 件被集成於前述半導體積體電路晶片，接續於前述接續端 子之第2過電壓保護元件被構裝於前述卡基板， 前述第2過電壓保護元件係具有比前述第1過電壓保. 護元件還大之容量之元件。 5. —種IC卡，其係一種在卡基板具有半導體積體 電路晶片，使複數個之接續端子露出之I C卡.，其特徵爲 前述接續端子被接續於前述半導體積體電路晶片之指 定之外部端子，接續於前述外部端子之第1過電壓保護元 件被集成於前述半導體積體電路晶片，接續於前述接續端 本紙張尺度適用中國國家標準(CNS ) A4規格（210X297公釐)> ： • 2嗎 ml In— n··— _^nn ^mt HM— n·— —HI— m (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 503464 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 子之第2過電壓保護元件被構裝於前述卡基板， 前述第2過電壓保護元件之破壞電壓係比前述第1過 電壓保護元件之破壞電壓還小。 6 . —種I C卡，其係一種在卡基板具有半導體積體 電路晶片，使複數個之接續端子露出之IC卡，其特徵爲 前述接續端子被接續於前述半導體積體電路晶片之指 定之外部端子，接續於前述外部端子之第1過電壓保護元 件被集成於前述半導體積體電路晶片，接續於前述接續端 子之第2過電壓保護元件被構裝於前述卡基板， 前述第2過電壓保護元件之破壞電壓係比藉由前述第 1過電壓保護元件被保護之電路之破壞電壓還小。 7 . —種I C卡，其係在卡基板具有半1體積體電路 晶片，使電路之電源用接續端子以及信號用接續端子露出 之I C卡，其特徵爲： 前述電源用接續端子以及信號用接續端子被接續於前 述半導體積體電路晶片之指定之外部端子，接續於前述外 部端子之第1過電壓保護元件被集成於前述半導體積體電 路晶片，一端接續於前述電源用接續端子，另一端接續於 信號用接續端子之第2過電壓保護元件被構裝.於前述卡基 板， 由前述信號用接續端子至對應之第2過電壓保護元件 爲止之信號傳輸距離比由前述信號用接續端子至半導體積 體電路晶片之對應外部端子爲止之信號傳輸距離短。 本紙張尺度適用中國國家揉準（CNS ) A4規格(210X297^*1 ： "" ·~- Γ.——------訂 —一----- (請先閲讀背面之注意事項再填寫本頁) -3- 503464 A8 B8 C8 D8 々、申請專利範圍 8 ·如申請專利範圍第1至第7項—之其中任何一項記 載之I C卡，其中前述第2過電壓保護元件係以半導體陶 瓷爲主體之面構裝型之變阻器。 9 ·如申請專利範圍第1記載之I C卡，其中前述半 導體積體電路晶片爲控制器晶片，進而在前述卡基板具有 被接續於前述控制器晶片之單數或複數個之不揮發性記憶 體晶片，前述控制器晶片具有依循由外部來之指示，控制 對於前述不揮發性記憶體晶片之讀出•寫入動作之記億體 控制機能。 1〇·如申請專利範圍第9記載之IC卡，其中前述 控制器晶片係具有：對於寫入前述不揮發性記憶體晶片之 資料進行加密，對於由前述不揮發性記憶體晶片讀出之資 料進行解密之襪密_保護機1。 1 1 · 一種I C卡之製造方法，其係在具有接續於外 部端子之第1過電壓保護元件與其它之電路被集成之半導 體積體電路晶片之卡基板使複數個之接續端子露出之IC 卡之製造方法，其特徵爲： 將接續於前述接續端子之第2過電壓保護元件先構裝 於前述卡基板，之後，將則述半導體積體電路晶片之指定 之外部端子接續於前述接續端子。 . 1 2 . —種I c卡，其係一種在卡基板具有半導體積 體電路晶片，使複數個之接續端子露出之I C卡，其特徵 爲： 前述接續端子被接續於前述半導體積體電路晶片之指 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） .—,--Γ.----- (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -4 - 503464 A8 B8 C8 D8 六、申請專利範圍 定之外部端子，接續於前述外部端子之第1過電壓保護元 件被集成於前述半導體積體電路晶片，.接續於前述接續端 子之弟2過電壓保護兀件被構裝於前述卡基板， 前述第2過電壓保護元件係以面構裝被接續於被形成 在卡基板之導電圖案。 1 3 ·如申請專利範圍第1 2項記載之I C卡，其中 前述半導體積體電路晶片係控制器晶片，進而在前述卡基 板具有被接續於前述控制器晶片之單數或複數個之不揮發 性記憶體晶片，前述控制器晶片具有依循由外部來之指示 ,控制對於前述不揮發性記憶體晶片之讀出•寫入動作之 記憶體控制機能， 前述接續端子與控制器晶片之外部端子係透過銲線被 接續，_ …———…… … ― 前述控制器晶片與不揮發性記憶體晶片係透過銲線被 接續。 14·一種IC卡，其係在卡基板之一面構裝複數個 之記憶體晶片與控制前述記億體晶片之控制器晶片而成之 I C卡，其特徵爲： 前述卡基板之前述一面之表面積比前述記憶體晶片以 及控制器晶片之延伸面積還大， 前述記憶體晶片在使個別之外部端子露出地錯開位置 被複數個重疊之狀態，被構裝於前述卡基板。 1 5 . —種I C卡，其係在卡基板之一面構裝複數個 之記億體晶片與控制前述記億體晶片之控制器晶片而成之 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂 Μ 經濟部智慧財產局員工消費合作社印製 -5- 503464 A8 B8 C8 D8 七、申請專利範圍 I c卡，其特徵爲· 前述記億體晶片在使個別之外部端子露出地錯開位置 被複數個重疊之狀態，被構裝於前述卡基板， 由前述控制器晶片相互接受相同信號之記億體晶片之 外部端子以銲線依序被串列接續。 16.—種IC卡，其係在卡基板之一面構裝複數個 之記憶體晶片與控制前述記憶體晶片之控制器晶片而成之 I C卡，其特徵爲： 前述記憶體晶片在使個別之外部端子露出地錯開位置 被複數個重疊之狀態，被構裝於前述卡基板， 前述記憶體晶片之晶片選擇信號輸入用之外部端子被 位於記憶體晶片之外部端子排列之端部，個別以銲線被接 續於前述控制器晶片。................................................................................. ~ 1 7 . —種I C卡，其係在卡基板構裝複數個之記憶 體晶片與控制前述記億體晶片之控制器晶片，使複數個之 接續端子露出之I C卡，其特徵爲： 前述記憶體晶片係被接續於前述控制器晶片， 前述接續端子係被接續於前述控制器晶片之指定之外 部端子， 接續於前述外部端子之第1過電壓保護元.件被集成於 前述控制器晶片， 接續於前述接續端子之第2過電壓保護元件被構裝於 前述卡基板， 使由前述接續端子分離之距離依前述第2過電壓保護 本紙張尺度適用中國國家揉準（CNS ) A4规格（210X297公釐） ----—ί--Γ.---- (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -6- 503464 A8 B8 C8 D8 六、申請專利範圍 元件、控制器晶片、複數個之記憶體晶片之順序變大，彼 等由前述卡基板之一邊朝向對向邊呈列狀被配置。 1 8 ·如申請專利範圍第1 7項記載之I C卡，其中 前述記憶體晶片係在使個別之外部端子露出地錯開位置被 重疊之狀態，被構裝於前述卡基板。 1 9 · 一種I C卡，其係在卡基板構裝複數個之記憶 體晶片與控制前述記憶體晶片之控制器晶片，使複數個之 接續端子露出之I C卡，其特徵爲： 沿著前述卡基板之相鄰2邊之內之一方之邊，前述複 數個之接續端子被排列， 記憶體控制器沿著長度方向被配置於前述相鄰2邊之 另一方之邊， 前述複數個之記憶體晶片被並列於與前ϋϋ子之 排列方向略直角之方向， 前述接續端子被接續於前述控制器晶片之指定之外部 端子， 接續於前述外部端子之第1過電壓保護元件被集成於. 前述控制器晶片， 前述記億體晶片係被接續於前述控制器晶片。 2 0 .如申請專利範圍第1 9項記載之I. C卡，其中 接續於前述接續端子之第2過電壓保護元件沿著前述接續 端子之排列方向被構裝於前述卡基板。 2 1 ·如申請專利範圍第1 9項記載之I C卡，其中 前述記憶體晶片係在被分成：在使個別之外部端子露出地 本紙張尺度逋用中國國家標準（CNS〉Α4規格（210X297公釐） ---!—1丨^----- (請先閲讀背面之注意事項再填寫本頁) 、1Τ 經濟部智慧財產局員工消費合作社印製 503464 A8 B8 C8 D8 六、申請專利範圍 錯開位置之狀態被複數個重疊之第1群-組，以及被同樣複 數個重疊之.第2群組之狀態而被並列。 2 2 · —種I C卡，其係在卡基板之一面形成複數個 之接續端子，前述接續端子透過通孔被接續於前述卡基板 之另一面之導電圖案，半導體積體電路晶片之外部接續端 子被接續於前述導電圖案，前述半導體積體電路晶片被構 裝於前述卡基板之另一面之I C卡，其特徵爲： 前述通孔係被配置於與前述半導體積體電路晶片一齊 地覆蓋卡基板之另一面之鑄模區域之外。 2 3 ·如申請專利範圍第2 2項記載之I C卡，其中 前述通孔係被形成在對於前述接續端子之滑動面爲偏離之 位置。 2 4 · —種I C卡，~其係複數個之接續端子被形成在 卡基板之一面，半導體積體電路晶片被構裝在前述卡基板 之另一面之1C卡，其特徵爲： 前述接續端子被接續於前述半導體積體電路晶片之指 定之外部端子，接續於前述外部端子之第1過電壓保護元. 件被集成在前述半導體積體電路晶片，接續於前述接續端 子之第2過電壓保護元件被構裝於前述卡基板之另一面， 與前述半導體積體電路晶片以及第2過電壓保護元件一齊 地，卡基板之另一面以金屬蓋被覆蓋著。 2 5 · —種I C卡，其係複數個之接續端子被形成在 卡基板之一面，半導體積體電路晶片被構裝在前述卡基板 之另一面之Ϊ C卡，其特徵爲： 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ： -8嶋 — ----l· — rl· — ^―-- (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 503464 A8 B8 C8 D8 六、申請專利範圍 前述接續端子被接續於前述半導體讀體電路晶片之指 定之外部端子.，接續於前述外部端子之第1過電壓保護元 件被集成在前述半導體積體電路晶片，接續於前述接續端 子之第2過電壓保護元件被構裝於前述卡基板之另一面， 在前述卡基板之一面除了前述接續端子之區域，形成導電 性屏蔽圖案，前述導電性屏蔽圖案被接續於接地電源供給 用之前述接續端子，或與任何一個之接續端子都沒有接觸 〇 2 6 . —種I C卡，其係一種在卡基板具有半導體積 體電路晶片，使複數個之接續端子露出之IC卡，其特徵 爲： 前述接續端子被接續於前述半導體積體電路晶片之指 定之外部端子，接續於前述外部端子之第1過電壓保護元 件被集成於前述半導體積體電路晶片，接續於前述接續端 子之第2過電壓保護元件被構裝於前述卡基板，進而在 I C卡之表面具有明示以手指持有該I C卡之位置用之表 示。 2 7 · —種I C卡，其係一種在卡基板具有半導體積 體電路晶片，使複數個之接續端子露出之I C卡，其特徵 爲· . 前述接續端子被接續於前述半導體積體電路晶片之指 定之外部端子，接續於前述外部端子之第1過電壓保護元 件被集成於前述半導體積體電路晶片，接續於前述接續端 子之第2過電壓保護元件被構裝於前述卡基板，進而在 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ： -9 - nn a·—— nl·· —L·^— i -n^— nil I n (請先閲讀背面之注意事項再填寫本頁) 訂 L# 經濟部智慧財產局員工消費合作社印製 503464 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 I c卡之表面具有不要接觸前述接續端-子之敦促注意文字 〇 28· —種1C卡，其特徵爲： 在卡基板具有半導體積體電路晶片，具有使複數個之 接續端子露出之I C卡，以及包裝前述I c卡之包裝材料 前述接續端子被接續於前述半導體積體電路晶片之指 定之外部端子，接續於前述外部端子之第1過電壓保護元 件被集成於前述半導體積體電路晶片，接續於前述接續端 子之第2過電壓保護元件被構裝於前述卡基板， 前述包裝材料具有不要接觸前述接續端子之敦促注意 文字。 2 9 · —種I C卡，其係在卡基板構裝複數個之記憶 體晶片與控制前述記憶體晶片之控制器晶片，使複數個之 接續端子露出之I C卡，其特徵爲： 前述接續端子被接續於前述控制器晶片之第1群之外 部端子， 前述記億體晶片被接續於前述控制器晶片之第2群之 外部端子， 將接續於前述第2群之外部端子之資料評.價用端子形 成於前述卡基板。 3 〇 .如申請專利範圍第2 9項記載之I C卡，其中 更於前述卡基板設置將被包含於前述控制器晶片之第2群 之外部端子之輸出端子控制爲高輸出阻抗狀態之控制端子 本^張尺度適用中國國家揉準（CNS ) A4規格（210X297公釐) ' ' ----- ----------------—訂一-----0 f請先閲讀背面之注意事項再填寫本頁} -10- 503464 A8 B8 C8 D8 六、申請專利範圍 〇 (請先閲讀背面之注意事項再填寫本頁) 3 1 ·如申請專利範圍第2 9或3 0項記載之I C卡 ，其中前述控制器晶片具有對於寫入前述記憶體晶片之資 料進行加密，對於由前述記憶體晶片讀出之資料進行解密 之機密保護機能。 3 2 · —種資料復原方法，其係針對複數個之接續端 子被露出，在卡基板構裝記憶體晶片與控制前述記憶體晶 片之控制器晶片，前述接續端子被接續於前述控制器晶片 之第1群之外部端子，前述記憶體晶片被接續於前述控制 器晶片之第2群之外部端子，接續於前述第2群之外部端 子之資料評價用端子被形成於前述卡基板之IC卡之資料 復原方法，其特徵爲包含： 使藉由前述控制器晶片之記憶體晶片之控制成爲不可 能之狀態之第1處理；以及 控制記億體晶片，由前述資料評價用端子讀出資料之 第2處理。 經濟部智慧財產局員工消費合作社印製 3 3 . —種資料復原方法，其係針對複數個之接續端. 子被露出，在卡基板構裝記憶體晶片與控制前述記憶體晶 片之控制器晶片，前述控制器晶片具有對於寫入前述記憶 體晶片之資料進行加密，對於由前述記憶體晶.片讀出之資 料進行解密之機密保護機能，前述接續端子被接續於前述 控制器晶片之第1群之外部端子，前述記億體晶片被接續 於前述控制器晶片之第2群之外部端子，接續於前述第2 群之外部端子之資料評價用端子被形成於前述卡基板之 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -11 - 503464 A8 B8 C8 __ D8 _ 六、申請專利範圍 I C卡之資料復原方法，其特徵爲包含Γ 控制被包含於前述控制器晶片之前述第2群之外部端 子之輸出端子成爲高輸出阻抗狀態之第1處理；以及 控制記憶體晶片，由前述資料評價用端子讀出資料之 第2處理；以及 解密在前述第2處理讀出之資料之第3處理；以及 將在前述第3處理解密之資料寫入別的I C卡之第4 處理。 » II I........- 1.I--J n- I11 1..-L ................- 11 —II I (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -12-
TW089120934A 1999-12-03 2000-10-06 IC card TW503464B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34431099A JP3822768B2 (ja) 1999-12-03 1999-12-03 Ｉｃカードの製造方法

Publications (1)

Publication Number Publication Date
TW503464B true TW503464B (en) 2002-09-21

Family

ID=18368260

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089120934A TW503464B (en) 1999-12-03 2000-10-06 IC card

Country Status (4)

Country Link
US (8) US6573567B1 (zh)
JP (1) JP3822768B2 (zh)
KR (10) KR100859389B1 (zh)
TW (1) TW503464B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI681695B (zh) * 2019-01-31 2020-01-01 瑞昱半導體股份有限公司 可避免搭配運作的記憶體晶片效能降級的信號處理電路

Families Citing this family (170)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6001672A (en) * 1997-02-25 1999-12-14 Micron Technology, Inc. Method for transfer molding encapsulation of a semiconductor die with attached heat sink
US7830666B2 (en) * 2000-01-06 2010-11-09 Super Talent Electronics, Inc. Manufacturing process for single-chip MMC/SD flash memory device with molded asymmetric circuit board
US7872871B2 (en) * 2000-01-06 2011-01-18 Super Talent Electronics, Inc. Molding methods to manufacture single-chip chip-on-board USB device
US20080185694A1 (en) * 1999-08-04 2008-08-07 Super Talent Electronics, Inc. Processes of Manufacturing Portable Electronic Storage Devices Utilizing Lead Frame Connectors
JP3822768B2 (ja) * 1999-12-03 2006-09-20 株式会社ルネサステクノロジ Ｉｃカードの製造方法
JP3815936B2 (ja) * 2000-01-25 2006-08-30 株式会社ルネサステクノロジ Ｉｃカード
US6641049B2 (en) * 2000-08-31 2003-11-04 Pacusma Company, Ltd. Integrated circuit card with multiple integral electronic modules
JP2002124626A (ja) * 2000-10-16 2002-04-26 Hitachi Ltd 半導体装置
KR100348102B1 (ko) * 2001-01-17 2002-08-09 삼성전자 주식회사 광학적 문자 인식을 통한 반도체 제품의 마킹 결함 검사방법
US7352199B2 (en) * 2001-02-20 2008-04-01 Sandisk Corporation Memory card with enhanced testability and methods of making and using the same
US6858925B2 (en) * 2001-04-02 2005-02-22 Renesas Technology Corp. Semiconductor device and a method of manufacturing the same
US7220615B2 (en) * 2001-06-11 2007-05-22 Micron Technology, Inc. Alternative method used to package multimedia card by transfer molding
US20040135241A1 (en) * 2002-11-18 2004-07-15 Storcard, Inc. Secure transaction card with a large storage volume
JP2003060046A (ja) * 2001-08-09 2003-02-28 Murata Mfg Co Ltd 半導体集積回路およびそれを用いた電子装置
US6843421B2 (en) * 2001-08-13 2005-01-18 Matrix Semiconductor, Inc. Molded memory module and method of making the module absent a substrate support
US6680219B2 (en) * 2001-08-17 2004-01-20 Qualcomm Incorporated Method and apparatus for die stacking
US6798693B2 (en) * 2001-09-18 2004-09-28 Kilopass Technologies, Inc. Semiconductor memory cell and memory array using a breakdown phenomena in an ultra-thin dielectric
JP4599059B2 (ja) * 2001-09-18 2010-12-15 キロパス テクノロジー インコーポレイテッド 超薄膜誘電体のブレークダウン現象を利用した半導体メモリセルセル及びメモリアレイ
US6766960B2 (en) 2001-10-17 2004-07-27 Kilopass Technologies, Inc. Smart card having memory using a breakdown phenomena in an ultra-thin dielectric
US6700151B2 (en) * 2001-10-17 2004-03-02 Kilopass Technologies, Inc. Reprogrammable non-volatile memory using a breakdown phenomena in an ultra-thin dielectric
JP2003188262A (ja) * 2001-12-14 2003-07-04 Mitsubishi Electric Corp 半導体素子
KR20030083306A (ko) * 2002-04-20 2003-10-30 삼성전자주식회사 메모리 카드
US6992925B2 (en) * 2002-04-26 2006-01-31 Kilopass Technologies, Inc. High density semiconductor memory cell and memory array using a single transistor and having counter-doped poly and buried diffusion wordline
US6898116B2 (en) * 2002-04-26 2005-05-24 Kilopass Technologies, Inc. High density semiconductor memory cell and memory array using a single transistor having a buried N+ connection
US6940751B2 (en) * 2002-04-26 2005-09-06 Kilopass Technologies, Inc. High density semiconductor memory cell and memory array using a single transistor and having variable gate oxide breakdown
US6777757B2 (en) * 2002-04-26 2004-08-17 Kilopass Technologies, Inc. High density semiconductor memory cell and memory array using a single transistor
TWI299559B (en) * 2002-06-19 2008-08-01 Inpaq Technology Co Ltd Ic substrate with over voltage protection function and method for manufacturing the same
JP4102800B2 (ja) * 2002-08-16 2008-06-18 富士通株式会社 取引端末装置および取引端末制御方法
EP1540581A2 (en) * 2002-09-17 2005-06-15 Axalto S.A. Hybrid card
US7042772B2 (en) * 2002-09-26 2006-05-09 Kilopass Technology, Inc. Methods and circuits for programming of a semiconductor memory cell and memory array using a breakdown phenomenon in an ultra-thin dielectric
US7031209B2 (en) * 2002-09-26 2006-04-18 Kilopass Technology, Inc. Methods and circuits for testing programmability of a semiconductor memory cell and memory array using a breakdown phenomenon in an ultra-thin dielectric
JP3866178B2 (ja) * 2002-10-08 2007-01-10 株式会社ルネサステクノロジ Ｉｃカード
US20040084766A1 (en) * 2002-10-30 2004-05-06 Pei-Ying Shieh System-in-a-package device
KR100616057B1 (ko) * 2002-11-29 2006-08-28 가부시끼가이샤 도시바 반도체 집적 회로 장치
JP2004214258A (ja) * 2002-12-27 2004-07-29 Renesas Technology Corp 半導体モジュール
EP1447809A1 (fr) * 2003-02-14 2004-08-18 SCHLUMBERGER Systèmes Carte à multi-puce
JP4128473B2 (ja) * 2003-03-07 2008-07-30 松下電器産業株式会社 半導体装置
US6791891B1 (en) 2003-04-02 2004-09-14 Kilopass Technologies, Inc. Method of testing the thin oxide of a semiconductor memory cell that uses breakdown voltage
KR20100107057A (ko) * 2003-07-03 2010-10-04 르네사스 일렉트로닉스 가부시키가이샤 반도체 카드 디바이스
US6924664B2 (en) * 2003-08-15 2005-08-02 Kilopass Technologies, Inc. Field programmable gate array
JP4330411B2 (ja) * 2003-09-24 2009-09-16 三洋電機株式会社 回路装置
US7126219B2 (en) * 2003-10-09 2006-10-24 Kingpak Technology Inc. Small memory card
JP4272968B2 (ja) * 2003-10-16 2009-06-03 エルピーダメモリ株式会社 半導体装置および半導体チップ制御方法
US7253517B2 (en) * 2003-10-28 2007-08-07 Raytheon Company Method and apparatus for combining multiple integrated circuits
JP2007041629A (ja) * 2003-11-04 2007-02-15 Renesas Technology Corp メモリカード及び半導体装置
JP2005150154A (ja) * 2003-11-11 2005-06-09 Sharp Corp 半導体モジュールとその実装方法
US7095104B2 (en) * 2003-11-21 2006-08-22 International Business Machines Corporation Overlap stacking of center bus bonded memory chips for double density and method of manufacturing the same
JP2007066922A (ja) * 2003-11-28 2007-03-15 Renesas Technology Corp 半導体集積回路装置
US8998620B2 (en) * 2003-12-02 2015-04-07 Super Talent Technology, Corp. Molding method for COB-EUSB devices and metal housing package
US8102657B2 (en) 2003-12-02 2012-01-24 Super Talent Electronics, Inc. Single shot molding method for COB USB/EUSB devices with contact pad ribs
JP4361380B2 (ja) * 2004-01-23 2009-11-11 富士通株式会社 光モジュール
US7064973B2 (en) * 2004-02-03 2006-06-20 Klp International, Ltd. Combination field programmable gate array allowing dynamic reprogrammability
US6972986B2 (en) * 2004-02-03 2005-12-06 Kilopass Technologies, Inc. Combination field programmable gate array allowing dynamic reprogrammability and non-votatile programmability based upon transistor gate oxide breakdown
US20050218929A1 (en) * 2004-04-02 2005-10-06 Man Wang Field programmable gate array logic cell and its derivatives
US7402855B2 (en) 2004-05-06 2008-07-22 Sidense Corp. Split-channel antifuse array architecture
US9123572B2 (en) 2004-05-06 2015-09-01 Sidense Corporation Anti-fuse memory cell
US8735297B2 (en) 2004-05-06 2014-05-27 Sidense Corporation Reverse optical proximity correction method
US7755162B2 (en) 2004-05-06 2010-07-13 Sidense Corp. Anti-fuse memory cell
US7310242B2 (en) * 2004-05-21 2007-12-18 General Motors Corporation Self-shielding high voltage distribution box
US7164290B2 (en) * 2004-06-10 2007-01-16 Klp International, Ltd. Field programmable gate array logic unit and its cluster
US20050275427A1 (en) * 2004-06-10 2005-12-15 Man Wang Field programmable gate array logic unit and its cluster
US6903935B1 (en) * 2004-07-16 2005-06-07 Tien-Tzu Chen Memory card with a static electricity conducting board
US7135886B2 (en) * 2004-09-20 2006-11-14 Klp International, Ltd. Field programmable gate arrays using both volatile and nonvolatile memory cell properties and their control
US7348661B2 (en) * 2004-09-24 2008-03-25 Intel Corporation Array capacitor apparatuses to filter input/output signal
KR101117957B1 (ko) * 2004-09-24 2012-02-16 엘지이노텍 주식회사 인너팩의 보호회로모듈
TW200612347A (en) * 2004-10-06 2006-04-16 Advanced Flash Memory Card Technology Co Ltd Structure of memory card and producing method thereof
JP4710496B2 (ja) * 2004-10-26 2011-06-29 株式会社デンソー 回路基板及び電子回路装置
KR100585163B1 (ko) * 2004-11-27 2006-06-01 삼성전자주식회사 메모리 카드 및 그 제조방법
US7397646B2 (en) 2004-11-30 2008-07-08 Tdk Corporation Surge absorption circuit
JP2006155521A (ja) 2004-12-01 2006-06-15 Oki Electric Ind Co Ltd Ｉｃカード
JP2006172122A (ja) 2004-12-15 2006-06-29 Toshiba Corp カード状記憶装置
CN100405880C (zh) * 2004-12-24 2008-07-23 鸿富锦精密工业（深圳）有限公司 引脚连接结构及其脚位定义的修改方法
KR100761755B1 (ko) * 2005-02-28 2007-09-28 삼성전자주식회사 입출력 비트구조를 조절할 수 있는 반도체 메모리 장치
DE102005014176B4 (de) * 2005-03-29 2009-08-20 Infineon Technologies Ag Verfahren zum Erstellen einer Schutzanordnung zum Schutz eines Elektronikbausteins vor elektrostatischen Entladungen und entsprechend ausgebildeter Elektronikbaustein
JP4309368B2 (ja) * 2005-03-30 2009-08-05 エルピーダメモリ株式会社 半導体記憶装置
US7193436B2 (en) * 2005-04-18 2007-03-20 Klp International Ltd. Fast processing path using field programmable gate array logic units
US7719845B1 (en) * 2005-04-26 2010-05-18 Amkor Technology, Inc. Chamfered memory card module and method of making same
JP2007004775A (ja) * 2005-05-23 2007-01-11 Toshiba Corp 半導体メモリカード
JP2007026421A (ja) * 2005-06-15 2007-02-01 Toshiba Corp 携帯型記憶装置
JP2007019415A (ja) * 2005-07-11 2007-01-25 Renesas Technology Corp 半導体装置およびその製造方法
US7317630B2 (en) * 2005-07-15 2008-01-08 Atmel Corporation Nonvolatile semiconductor memory apparatus
JP4715371B2 (ja) 2005-07-29 2011-07-06 Ｔｄｋ株式会社 サージ吸収素子及びサージ吸収回路
US7429785B2 (en) * 2005-10-19 2008-09-30 Littelfuse, Inc. Stacked integrated circuit chip assembly
US7515391B2 (en) * 2005-10-19 2009-04-07 Littlefuse, Inc. Linear low capacitance overvoltage protection circuit
US7489488B2 (en) * 2005-10-19 2009-02-10 Littelfuse, Inc. Integrated circuit providing overvoltage protection for low voltage lines
US20070102529A1 (en) * 2005-11-08 2007-05-10 Macsema, Inc. Information devices
JP2007183776A (ja) * 2006-01-06 2007-07-19 Renesas Technology Corp 半導体装置
JP2007205908A (ja) * 2006-02-02 2007-08-16 Matsushita Electric Ind Co Ltd 重量センサ
WO2007123143A1 (ja) * 2006-04-21 2007-11-01 Panasonic Corporation メモリカード
TW200743035A (en) * 2006-05-09 2007-11-16 Siliconware Precision Industries Co Ltd Circuit card module and method for fabricating the same
FR2902213B1 (fr) * 2006-06-08 2008-10-17 Thomson Licensing Sas Carte electronique dotee de fonctions securitaires
KR100828956B1 (ko) * 2006-06-27 2008-05-13 하나 마이크론(주) Ｕｓｂ 메모리 패키지 및 그 제조 방법
TWI301984B (en) * 2006-07-04 2008-10-11 Orient Semiconductor Elect Ltd Memory card with electrostatic discharge protection
US7659608B2 (en) * 2006-09-15 2010-02-09 Stats Chippac Ltd. Stacked die semiconductor device having circuit tape
JP2008078367A (ja) * 2006-09-21 2008-04-03 Renesas Technology Corp 半導体装置
JP2008084263A (ja) * 2006-09-29 2008-04-10 Renesas Technology Corp メモリカードおよびその製造方法
US7859814B2 (en) * 2006-10-19 2010-12-28 Littelfuse, Inc. Linear low capacitance overvoltage protection circuit using a blocking diode
US20080106415A1 (en) * 2006-11-08 2008-05-08 Macsema, Inc. Information tag
US7691668B2 (en) * 2006-12-19 2010-04-06 Spansion Llc Method and apparatus for multi-chip packaging
KR101221807B1 (ko) * 2006-12-29 2013-01-14 페어차일드코리아반도체 주식회사 전력 소자 패키지
US8079528B2 (en) * 2007-01-10 2011-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Input/output pads placement for a smart card chip
TWI380427B (en) * 2007-01-16 2012-12-21 Advanced Semiconductor Eng Substrate and the semiconductor package comprising the same
KR100851549B1 (ko) 2007-02-01 2008-08-11 삼성전자주식회사 메모리 모듈
US8446750B2 (en) 2007-02-01 2013-05-21 Samsung Electronics Co., Ltd. Memory module using optical signal
US7709278B2 (en) * 2007-02-26 2010-05-04 Sandisk Corporation Method of making PCB circuit modification from multiple to individual chip enable signals
US7778057B2 (en) * 2007-02-26 2010-08-17 Sandisk Corporation PCB circuit modification from multiple to individual chip enable signals
JP4913640B2 (ja) * 2007-03-19 2012-04-11 ルネサスエレクトロニクス株式会社 半導体装置
JP5137179B2 (ja) * 2007-03-30 2013-02-06 ルネサスエレクトロニクス株式会社 半導体装置
TW200846797A (en) * 2007-05-28 2008-12-01 Wen-Jyh Sah Circuit board and display apparatus
CN101689252A (zh) * 2007-06-15 2010-03-31 松下电器产业株式会社 存储卡及其制造方法
US8399973B2 (en) * 2007-12-20 2013-03-19 Mosaid Technologies Incorporated Data storage and stackable configurations
US7867819B2 (en) * 2007-12-27 2011-01-11 Sandisk Corporation Semiconductor package including flip chip controller at bottom of die stack
TWI421996B (zh) * 2008-01-10 2014-01-01 Ind Tech Res Inst 靜電放電防護架構
JP2009266258A (ja) 2008-04-22 2009-11-12 Hitachi Ltd 半導体装置
US8816486B2 (en) * 2008-05-12 2014-08-26 Taiwan Semiconductor Manufacturing Co., Ltd. Pad structure for 3D integrated circuit
DE102008024479A1 (de) * 2008-05-21 2009-12-03 Epcos Ag Elektrische Bauelementanordnung
JP2010003290A (ja) * 2008-05-22 2010-01-07 Panasonic Corp リムーバブルメモリカード
EP2133915A1 (de) * 2008-06-09 2009-12-16 Micronas GmbH Halbleiteranordnung mit besonders gestalteten Bondleitungen und Verfahren zum Herstellen einer solchen Anordnung
JP5253901B2 (ja) 2008-06-20 2013-07-31 株式会社東芝 メモリシステム
JP2010021449A (ja) * 2008-07-11 2010-01-28 Toshiba Corp 半導体装置
TW201007917A (en) * 2008-08-05 2010-02-16 Kun Yuan Technology Co Ltd Method for fabricating package structure of stacked chips
KR20100021856A (ko) * 2008-08-18 2010-02-26 삼성전자주식회사 관통 전극을 갖는 반도체장치의 형성방법 및 관련된 장치
USD794641S1 (en) * 2009-01-07 2017-08-15 Samsung Electronics Co., Ltd. Memory device
USD794643S1 (en) * 2009-01-07 2017-08-15 Samsung Electronics Co., Ltd. Memory device
USD794034S1 (en) * 2009-01-07 2017-08-08 Samsung Electronics Co., Ltd. Memory device
USD795262S1 (en) * 2009-01-07 2017-08-22 Samsung Electronics Co., Ltd. Memory device
USD794642S1 (en) * 2009-01-07 2017-08-15 Samsung Electronics Co., Ltd. Memory device
USD795261S1 (en) * 2009-01-07 2017-08-22 Samsung Electronics Co., Ltd. Memory device
USD794644S1 (en) * 2009-01-07 2017-08-15 Samsung Electronics Co., Ltd. Memory device
US20100182092A1 (en) * 2009-01-19 2010-07-22 Tremblay John C Power sensitive variable attenuator
KR101555637B1 (ko) * 2009-03-27 2015-09-24 삼성전자주식회사 스마트 카드
KR20100109243A (ko) * 2009-03-31 2010-10-08 삼성전자주식회사 반도체 패키지
KR20100129600A (ko) * 2009-06-01 2010-12-09 삼성전자주식회사 반도체 장치 및 이를 포함하는 데이터 저장 장치
JP2010288233A (ja) * 2009-06-15 2010-12-24 Toshiba Corp 暗号処理装置
US8476749B2 (en) * 2009-07-22 2013-07-02 Oracle America, Inc. High-bandwidth ramp-stack chip package
JP2011048756A (ja) * 2009-08-28 2011-03-10 Toshiba Corp メモリモジュール
USD628202S1 (en) 2009-10-20 2010-11-30 Sandisk Corporation MicroSD memory card with different color surfaces
US8690283B2 (en) 2009-10-20 2014-04-08 Sandisk Il Ltd. Method and system for printing graphical content onto a plurality of memory devices and for providing a visually distinguishable memory device
USD638431S1 (en) 2009-10-20 2011-05-24 Sandisk Corporation MicroSD memory card with a semi-transparent color surface
JP5297992B2 (ja) 2009-12-15 2013-09-25 ルネサスエレクトロニクス株式会社 外部記憶装置
JP5413189B2 (ja) * 2009-12-28 2014-02-12 ソニー株式会社 カード型装置
JP2012043372A (ja) * 2010-08-23 2012-03-01 Fujitsu Component Ltd カードモジュール及びカードモジュールの製造方法
TWI452665B (zh) 2010-11-26 2014-09-11 矽品精密工業股份有限公司 具防靜電破壞及防電磁波干擾之封裝件及其製法
US8681546B2 (en) * 2011-02-22 2014-03-25 Apple Inc. Variable impedance control for memory devices
FR2975528B1 (fr) * 2011-05-17 2014-02-28 Alstom Transport Sa Dispositif d'isolation electrique d'un plan conducteur presentant un premier potentiel electrique par rapport a un deuxieme potentiel, comprenant des moyens de diminution de la valeur du champ electrostatique en un point du bord peripherique du plan conducteur
JP2013025691A (ja) * 2011-07-25 2013-02-04 Japan Radio Co Ltd カード型電子装置
JP2013030712A (ja) * 2011-07-29 2013-02-07 Toshiba Corp 半導体モジュールおよび半導体モジュールの製造方法
US8368192B1 (en) * 2011-09-16 2013-02-05 Powertech Technology, Inc. Multi-chip memory package with a small substrate
KR101900423B1 (ko) * 2011-09-19 2018-09-21 삼성전자주식회사 반도체 메모리 장치
US9082632B2 (en) 2012-05-10 2015-07-14 Oracle International Corporation Ramp-stack chip package with variable chip spacing
JP5740372B2 (ja) * 2012-09-12 2015-06-24 株式会社東芝 半導体メモリカード
KR101540147B1 (ko) * 2012-10-31 2015-07-28 삼성전기주식회사 오작동 방지 기능이 구비된 전력 모듈 및 그 제어 방법
KR102084553B1 (ko) 2013-01-03 2020-03-04 삼성전자주식회사 메모리 시스템
TW201507076A (zh) * 2013-08-02 2015-02-16 Toshiba Kk 半導體裝置
US20150049448A1 (en) * 2013-08-13 2015-02-19 Kabushiki Kaisha Toshiba Semiconductor device
JP6235423B2 (ja) * 2014-06-30 2017-11-22 東芝メモリ株式会社 半導体装置
KR101608226B1 (ko) * 2014-11-20 2016-04-14 주식회사 아모텍 감전보호소자 및 이를 구비한 휴대용 전자장치
KR20160068546A (ko) * 2014-12-05 2016-06-15 에스케이하이닉스 주식회사 반도체 장치의 입력 회로 및 이를 이용한 반도체 시스템
DE102016205966A1 (de) * 2016-04-11 2017-10-12 Zf Friedrichshafen Ag Elektronische Einheit mit ESD-Schutzanordnung
JP6790705B2 (ja) * 2016-10-13 2020-11-25 セイコーエプソン株式会社 回路装置、発振器、電子機器及び移動体
US9953930B1 (en) * 2016-10-20 2018-04-24 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same
JP2018202026A (ja) * 2017-06-08 2018-12-27 株式会社オリンピア 遊技機
KR102440366B1 (ko) * 2018-01-04 2022-09-05 삼성전자주식회사 메모리 카드 및 이를 포함하는 전자 장치
JP2020053655A (ja) * 2018-09-28 2020-04-02 キオクシア株式会社 半導体装置及び半導体装置の製造方法
US11166363B2 (en) * 2019-01-11 2021-11-02 Tactotek Oy Electrical node, method for manufacturing electrical node and multilayer structure comprising electrical node
US10892236B2 (en) * 2019-04-30 2021-01-12 Qualcomm Incorporated Integrated circuit having a periphery of input/output cells
FR3102642B1 (fr) * 2019-10-23 2022-07-15 Safran Electronics & Defense Carte électronique comprenant un premier plan de masse et un deuxième plan de masse
CN110867435A (zh) * 2019-10-30 2020-03-06 北京新忆科技有限公司 存储器
US11329035B2 (en) * 2020-04-16 2022-05-10 International Business Machines Corporation Tetherless chip module
JP2022147368A (ja) * 2021-03-23 2022-10-06 キオクシア株式会社 メモリデバイス

Family Cites Families (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2567970B1 (fr) 1984-07-23 1989-04-28 Normetex Pompe a vide integralement seche et etanche a mouvement rectiligne de compression alternative
US4918631A (en) * 1984-09-07 1990-04-17 Casio Computer Co., Ltd. Compact type electronic information card
JPS61193283A (ja) 1985-02-20 1986-08-27 Matsushita Electric Ind Co Ltd Ｉｃカ−ド
JPH0755587B2 (ja) 1985-10-21 1995-06-14 日立マクセル株式会社 Ｉｃカ−ド
JPH0682405B2 (ja) 1986-01-14 1994-10-19 カシオ計算機株式会社 テストプログラム起動方式
JPH06104394B2 (ja) * 1986-06-11 1994-12-21 株式会社東芝 携帯可能記憶媒体
JPS63149191A (ja) * 1986-12-15 1988-06-21 日立マクセル株式会社 Ｉｃカ−ド
US4861656A (en) * 1986-12-24 1989-08-29 Tdk Corporation Optical recording medium
JPS63211049A (ja) 1987-02-27 1988-09-01 Toshiba Corp 携帯可能電子装置
JPS6444171A (en) 1987-08-12 1989-02-16 Ricoh Kk Picture signal processor
US4896058A (en) * 1988-04-26 1990-01-23 North American Philips Corp. TTL circuit having ramped current output
US5048510A (en) 1988-08-29 1991-09-17 American Medical Systems, Inc. Inflatable penile prosthesis with satellite reservoir
JPH02240792A (ja) * 1989-03-15 1990-09-25 Matsushita Electric Ind Co Ltd Ｉｃカード用端末装置
JPH02249088A (ja) 1989-03-22 1990-10-04 Toshiba Corp メモリカードシステム
JPH03144823A (ja) * 1989-10-31 1991-06-20 N T T Data Tsushin Kk Ｉｃカードとホスト装置間の通信制御装置
JP3104795B2 (ja) 1990-04-26 2000-10-30 株式会社日立製作所 半導体装置及びその製造方法
EP0454447A3 (en) 1990-04-26 1993-12-08 Hitachi Ltd Semiconductor device assembly
JPH04302164A (ja) 1991-03-29 1992-10-26 Fujitsu Ltd 半導体装置
JPH0521714A (ja) 1991-07-10 1993-01-29 Fujitsu Ltd 過電圧保護回路
JP3006208B2 (ja) 1991-08-23 2000-02-07 株式会社村田製作所 チップ型バリスタの製造方法
JPH05324949A (ja) * 1992-05-20 1993-12-10 Mitsubishi Electric Corp Ｉｃカード入出力制御回路
FR2694840B1 (fr) * 1992-08-13 1994-09-09 Commissariat Energie Atomique Module multi-puces à trois dimensions.
CH686325A5 (de) * 1992-11-27 1996-02-29 Esec Sempac Sa Elektronikmodul und Chip-Karte.
GB9307623D0 (en) * 1993-04-13 1993-06-02 Jonhig Ltd Data writing to eeprom
JPH07271937A (ja) 1994-03-29 1995-10-20 Sony Corp 情報カード
US5451763A (en) * 1994-07-05 1995-09-19 Alto Corporation Personal medical IC card and read/write unit
JPH0830747A (ja) * 1994-07-20 1996-02-02 Sony Corp メモリカード
JPH08129627A (ja) 1994-11-01 1996-05-21 Fujitsu Ltd メモリカード及び集積回路
JP3559322B2 (ja) 1994-11-14 2004-09-02 株式会社東芝 薄型複合ｉｃカードの製造方法
JPH08167017A (ja) * 1994-12-14 1996-06-25 Mitsubishi Electric Corp Ｉｃカード
JP3059349B2 (ja) 1994-12-19 2000-07-04 シャープ株式会社 Ｉｃカード、及びフラッシュメモリの並列処理方法
JPH08190615A (ja) 1995-01-09 1996-07-23 Seiko Epson Corp メモリーカード
US5684291A (en) * 1995-06-01 1997-11-04 American Express Trs Refundable prepaid telephone card
US5506499A (en) * 1995-06-05 1996-04-09 Neomagic Corp. Multiple probing of an auxilary test pad which allows for reliable bonding to a primary bonding pad
WO1997004376A1 (en) * 1995-07-20 1997-02-06 Dallas Semiconductor Corporation Secure module with microprocessor and co-processor
JP2734424B2 (ja) 1995-08-16 1998-03-30 日本電気株式会社 半導体装置
US6002177A (en) * 1995-12-27 1999-12-14 International Business Machines Corporation High density integrated circuit packaging with chip stacking and via interconnections
JPH09282900A (ja) * 1996-04-11 1997-10-31 Oki Electric Ind Co Ltd メモリモジュール
US5815426A (en) * 1996-08-13 1998-09-29 Nexcom Technology, Inc. Adapter for interfacing an insertable/removable digital memory apparatus to a host data part
US5837153A (en) * 1997-01-15 1998-11-17 Kawan; Joseph C. Method and system for creating and using a logotype contact module with a smart card
JP4100732B2 (ja) 1997-01-22 2008-06-11 ローム株式会社 半導体装置
JPH10203066A (ja) * 1997-01-28 1998-08-04 Hitachi Ltd 非接触ｉｃカード
JPH10214232A (ja) * 1997-01-30 1998-08-11 Rohm Co Ltd Ｉｃカードおよびｉｃカードの運用方法
JP4212068B2 (ja) * 1997-05-19 2009-01-21 ローム株式会社 Ｉｃカードおよびｉｃチップモジュール
US5987357A (en) 1997-07-30 1999-11-16 Intermedics Inc. Stackable microelectronic components with self-addressing scheme
GB9720148D0 (en) * 1997-09-22 1997-11-26 Innes John Centre Innov Ltd Gene silencing materials and methods
JP3901811B2 (ja) * 1997-10-15 2007-04-04 カルソニックカンセイ株式会社 積算装置および積算方法
JPH11168185A (ja) * 1997-12-03 1999-06-22 Rohm Co Ltd 積層基板体および半導体装置
JP3481444B2 (ja) 1998-01-14 2003-12-22 シャープ株式会社 半導体装置及びその製造方法
JP2865102B2 (ja) 1998-01-19 1999-03-08 株式会社日立製作所 マルチチップモジュール
JPH11273400A (ja) 1998-03-24 1999-10-08 Hitachi Ltd 記憶装置
JPH11296430A (ja) 1998-04-08 1999-10-29 Hitachi Ltd 記憶装置およびフラッシュメモリ
US6315195B1 (en) * 1998-04-17 2001-11-13 Diebold, Incorporated Transaction apparatus and method
US6040622A (en) 1998-06-11 2000-03-21 Sandisk Corporation Semiconductor package using terminals formed on a conductive layer of a circuit board
WO2000007143A1 (fr) * 1998-07-31 2000-02-10 Matsushita Electronics Corporation Element portable a utilisation bidirectionnelle, systeme de communication, procede de communication, terminal, support lisible par un ordinateur et comportant un programme enregistre
JP4097403B2 (ja) 1998-12-02 2008-06-11 株式会社ルネサステクノロジ 半導体装置
US7093991B2 (en) * 1999-05-25 2006-08-22 Silverbrook Research Pty Ltd Combined printer and binder
JP3822768B2 (ja) 1999-12-03 2006-09-20 株式会社ルネサステクノロジ Ｉｃカードの製造方法
US6376904B1 (en) * 1999-12-23 2002-04-23 Rambus Inc. Redistributed bond pads in stacked integrated circuit die package
US6621155B1 (en) * 1999-12-23 2003-09-16 Rambus Inc. Integrated circuit device having stacked dies and impedance balanced transmission lines
JP3768761B2 (ja) * 2000-01-31 2006-04-19 株式会社日立製作所 半導体装置およびその製造方法
CN1218276C (zh) * 2000-04-28 2005-09-07 株式会社日立制作所 集成电路卡
US6858925B2 (en) * 2001-04-02 2005-02-22 Renesas Technology Corp. Semiconductor device and a method of manufacturing the same
US6900528B2 (en) * 2001-06-21 2005-05-31 Micron Technology, Inc. Stacked mass storage flash memory package
US6843421B2 (en) * 2001-08-13 2005-01-18 Matrix Semiconductor, Inc. Molded memory module and method of making the module absent a substrate support
JP4564215B2 (ja) * 2001-09-26 2010-10-20 株式会社東芝 フラッシュメモリ書き替え回路、ｉｃカード用ｌｓｉ、ｉｃカード及びフラッシュメモリ書き替え方法
US6731011B2 (en) * 2002-02-19 2004-05-04 Matrix Semiconductor, Inc. Memory module having interconnected and stacked integrated circuits
JP4497874B2 (ja) * 2002-12-13 2010-07-07 株式会社ルネサステクノロジ 半導体集積回路及びｉｃカード
US20050067694A1 (en) * 2003-09-30 2005-03-31 Pon Florence R. Spacerless die stacking
US7064430B2 (en) * 2004-08-31 2006-06-20 Stats Chippac Ltd. Stacked die packaging and fabrication method
US20060267173A1 (en) * 2005-05-26 2006-11-30 Sandisk Corporation Integrated circuit package having stacked integrated circuits and method therefor
US20070287824A1 (en) * 2006-06-08 2007-12-13 Johnson Mitchell T Waterbased polyurethane floor coating composition
JP4302164B2 (ja) 2006-12-15 2009-07-22 三洋電機株式会社 照明装置及び投写型映像表示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI681695B (zh) * 2019-01-31 2020-01-01 瑞昱半導體股份有限公司 可避免搭配運作的記憶體晶片效能降級的信號處理電路
US10856404B2 (en) 2019-01-31 2020-12-01 Realtek Semiconductor Corp. Signal processing circuit capable of avoiding cooperating memory chip from performance degradation

Also Published As

Publication number Publication date
US7538418B2 (en) 2009-05-26
KR100750944B1 (ko) 2007-08-22
KR20050121642A (ko) 2005-12-27
KR20050121643A (ko) 2005-12-27
US20100277963A1 (en) 2010-11-04
US6573567B1 (en) 2003-06-03
US20010011766A1 (en) 2001-08-09
KR100685270B1 (ko) 2007-02-22
US7224052B2 (en) 2007-05-29
US7547961B2 (en) 2009-06-16
JP3822768B2 (ja) 2006-09-20
KR20050121647A (ko) 2005-12-27
KR100883243B1 (ko) 2009-02-10
KR100859389B1 (ko) 2008-09-22
US6431456B2 (en) 2002-08-13
US7267287B2 (en) 2007-09-11
US8018038B2 (en) 2011-09-13
US20070102799A1 (en) 2007-05-10
KR20050121645A (ko) 2005-12-27
KR20050121648A (ko) 2005-12-27
KR20080010370A (ko) 2008-01-30
KR100750945B1 (ko) 2007-08-22
US20070102798A1 (en) 2007-05-10
KR100845065B1 (ko) 2008-07-09
US20070102530A1 (en) 2007-05-10
US7768110B2 (en) 2010-08-03
JP2001160125A (ja) 2001-06-12
KR20050121646A (ko) 2005-12-27
KR100883242B1 (ko) 2009-02-10
KR100871959B1 (ko) 2008-12-08
US20030209793A1 (en) 2003-11-13
KR20080092316A (ko) 2008-10-15
KR100900106B1 (ko) 2009-06-01
KR20050121644A (ko) 2005-12-27
KR100749398B1 (ko) 2007-08-14
US20080023562A1 (en) 2008-01-31
KR20010060270A (ko) 2001-07-06

Similar Documents

Publication Publication Date Title
TW503464B (en) IC card
US10789992B2 (en) Non-volatile memory with capacitors using metal under pads
JP2006164302A (ja) 不揮発性記憶装置
US11508654B2 (en) Non-volatile memory with capacitors using metal under signal line or above a device capacitor
JP2008305429A (ja) 不揮発性記憶装置
US11393540B2 (en) Adjacent memory cell interference mitigation

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees