JPH02249088A - メモリカードシステム - Google Patents
メモリカードシステムInfo
- Publication number
- JPH02249088A JPH02249088A JP1069835A JP6983589A JPH02249088A JP H02249088 A JPH02249088 A JP H02249088A JP 1069835 A JP1069835 A JP 1069835A JP 6983589 A JP6983589 A JP 6983589A JP H02249088 A JPH02249088 A JP H02249088A
- Authority
- JP
- Japan
- Prior art keywords
- memory card
- ground terminal
- terminal
- main device
- main body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015556 catabolic process Effects 0.000 claims abstract description 12
- 230000006378 damage Effects 0.000 claims description 14
- 230000002265 prevention Effects 0.000 claims description 12
- 230000003014 reinforcing effect Effects 0.000 claims description 8
- 238000009434 installation Methods 0.000 claims description 5
- 230000005611 electricity Effects 0.000 abstract description 12
- 230000003068 static effect Effects 0.000 abstract description 12
- 230000001681 protective effect Effects 0.000 abstract 3
- 239000004020 conductor Substances 0.000 description 29
- 239000011111 cardboard Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
この発明は、メモリ用集積回路を搭載したメモリカード
と、これを装着してメモリ用集積回路への所定情報の書
込み及び読出しを行う本体電子機器との組み合わせから
成るメモリカードシステムに係り、特に、静電気による
メモリ用集積回路の破壊を防止すると共に、本体機器へ
の装着時には、本体機器内の回路素子へ静電気が流れな
いようにしたものである。
と、これを装着してメモリ用集積回路への所定情報の書
込み及び読出しを行う本体電子機器との組み合わせから
成るメモリカードシステムに係り、特に、静電気による
メモリ用集積回路の破壊を防止すると共に、本体機器へ
の装着時には、本体機器内の回路素子へ静電気が流れな
いようにしたものである。
(従来の技術)
メモリカード、別称、TGカードを使用したシステムが
、銀行、病院等の各種機関におけるサービス管理に利用
されている。また、メモリカードは、例えば電子スチル
カメラの記録媒体として一般家庭用としても汎用される
傾向にある。
、銀行、病院等の各種機関におけるサービス管理に利用
されている。また、メモリカードは、例えば電子スチル
カメラの記録媒体として一般家庭用としても汎用される
傾向にある。
メモリカードは、メモリ素子とこれをコントロールする
コントローラ用IC等が搭載され、これらは絶縁素材で
被覆され、外装補強される。メモリ素子等からの所定端
子は、本体機器側の受入端子と接続可能となるように、
例えば外面に露出された外部接続用端子に接続される。
コントローラ用IC等が搭載され、これらは絶縁素材で
被覆され、外装補強される。メモリ素子等からの所定端
子は、本体機器側の受入端子と接続可能となるように、
例えば外面に露出された外部接続用端子に接続される。
外部接続用端子は、カードの1辺に集約され、本体機器
へのカ−ド装肴時に本体機器側の受入端子と一括接続さ
れる。尚、外部接続用端子の形式は、カードエツジタイ
プと2ピース]ネクタタイプがある。
へのカ−ド装肴時に本体機器側の受入端子と一括接続さ
れる。尚、外部接続用端子の形式は、カードエツジタイ
プと2ピース]ネクタタイプがある。
このようにメモリカードの場合、メモ=り用rCの所定
端子が外部に露出するので、携帯に際して書込み内容及
びIC自体が静電気によって破壊される虞れがある。こ
の対策として、実開昭5940955公報等には、抵抗
器による静電破壊防止素子を外部接続用端子に接続する
ことが提案されている。
端子が外部に露出するので、携帯に際して書込み内容及
びIC自体が静電気によって破壊される虞れがある。こ
の対策として、実開昭5940955公報等には、抵抗
器による静電破壊防止素子を外部接続用端子に接続する
ことが提案されている。
第4図は上記実開昭59−40955公報に記載された
メモリカードを示す。
メモリカードを示す。
第4図において、1はカード基板、2,2はメモリ素子
、3A、3八・・・はメモリ素子2,2間を電気接続す
る配線導体、3B、3B・・・は所定の配線導体3Aを
外部接続用端子に接続する配線導体、4.4・・・は、
配線導体3B 、3Bの端部に形成された接続用部であ
る。ここで、前記配線導体3Bは、配線導体3Aと直接
接続されておらず、それぞれ静電破壊防止用チップ抵抗
器5,5・・・を介して接続される。
、3A、3八・・・はメモリ素子2,2間を電気接続す
る配線導体、3B、3B・・・は所定の配線導体3Aを
外部接続用端子に接続する配線導体、4.4・・・は、
配線導体3B 、3Bの端部に形成された接続用部であ
る。ここで、前記配線導体3Bは、配線導体3Aと直接
接続されておらず、それぞれ静電破壊防止用チップ抵抗
器5,5・・・を介して接続される。
尚、前記接続用部4.4・・・は、外部接続用りド?e
36.6・・・を介して外部接続端子用コネクタクに配
線される。また、図示しないが、外装補強板は、全体を
覆い、配線導体3^、3B・・・のうl)のアース導体
に電気的に接触した構成になっている。
36.6・・・を介して外部接続端子用コネクタクに配
線される。また、図示しないが、外装補強板は、全体を
覆い、配線導体3^、3B・・・のうl)のアース導体
に電気的に接触した構成になっている。
この例は、いわゆる2ピースコネクタタイプを示し、コ
ネクタ7側を本体機器の受入端子に装着して使用づる。
ネクタ7側を本体機器の受入端子に装着して使用づる。
外部から触れることができるコネクタ7の導体部は、抵
抗器5,5・・・でメモリ素子2.2とは直接接続され
た形でないため、外装補強板が帯電しても、それによる
静電気は抵抗器5で阻止されるわりである。
抗器5,5・・・でメモリ素子2.2とは直接接続され
た形でないため、外装補強板が帯電しても、それによる
静電気は抵抗器5で阻止されるわりである。
このほか、静電破壊を防止する対策として、外部接続用
端子のうら、電源端子と共通端子(アース端子等)との
間に、並列にツェナダイオード及びコンデンサを接続す
る方法もある。
端子のうら、電源端子と共通端子(アース端子等)との
間に、並列にツェナダイオード及びコンデンサを接続す
る方法もある。
しかしながら、外装補強板をアース導体に接続すると、
メモリカードを本体機器に装看ツるどぎ、外装補強板の
静電気は本体機器側の回路素子に流入し、これを破壊し
てしまう虞れがあった。
メモリカードを本体機器に装看ツるどぎ、外装補強板の
静電気は本体機器側の回路素子に流入し、これを破壊し
てしまう虞れがあった。
(発明が解決しようとする課題)
従来のメモリカードシステムは、メモリ素子を静電気に
よって破壊させないために、外装補強板をアース電位点
に接続するNmを講じている。
よって破壊させないために、外装補強板をアース電位点
に接続するNmを講じている。
このため、カード使用時に本体機器側の回路素子を静電
気に−一って破壊してしまう、という虞れがあった。
気に−一って破壊してしまう、という虞れがあった。
この発明は上記問題点を除去し、カードに帯電によるカ
ード側回路素子及び本体機器側回路素子を静電気破壊か
ら防止する手段の提供を目的とする。
ード側回路素子及び本体機器側回路素子を静電気破壊か
ら防止する手段の提供を目的とする。
[発明の構成]
(課題を解決するだめの手段)
この発明は、メモリカードとその本体機器がら成るシス
テムにおいて、メモリカード側の外部接続用端子及び本
体機器側の受入端子のうち少なくとも一方に、装着初期
の段階で前記メモリカード側のアース端子と本体機器側
アース端子とが静電破壊防止素子を介して接続され、完
全装着時には前記メモリカード側ア〜ス喘子と本体機器
側アース端子とが直結される接続手段を設【プたことを
特徴とりる。
テムにおいて、メモリカード側の外部接続用端子及び本
体機器側の受入端子のうち少なくとも一方に、装着初期
の段階で前記メモリカード側のアース端子と本体機器側
アース端子とが静電破壊防止素子を介して接続され、完
全装着時には前記メモリカード側ア〜ス喘子と本体機器
側アース端子とが直結される接続手段を設【プたことを
特徴とりる。
(作用)
このような構成によれば、メモリカードを装着するとき
、メモリカード側のアース導体と本体機器側のアース端
子とが、最初は静電破壊防止素子を介して接続され、本
体機器側の回路素子が静電気によって破壊されることは
ない。また、完全装着後は、メモリカード側と本体機器
側とはアースが直結される。
、メモリカード側のアース導体と本体機器側のアース端
子とが、最初は静電破壊防止素子を介して接続され、本
体機器側の回路素子が静電気によって破壊されることは
ない。また、完全装着後は、メモリカード側と本体機器
側とはアースが直結される。
(実施例)
以下、この発明を図示の実施例によって詳細に説明する
。
。
第1図はこの発明に係るメモリカードシステムの一実施
例を示す斜視図であり、(a)は装着初期の状態を示し
、(b)は完全装着時の状態を示す。
例を示す斜視図であり、(a)は装着初期の状態を示し
、(b)は完全装着時の状態を示す。
また、第2図は第1図の実施例に用いるメモリカードの
斜視図である。
斜視図である。
先ず、第2図において、10はメモリカード本体を示J
。メモリカード10は、絶縁素材で構成されたカード基
板11に、所定の配線導体13^−1〜13A−5及び
配線導体13ト1〜13ト4が形成される。
。メモリカード10は、絶縁素材で構成されたカード基
板11に、所定の配線導体13^−1〜13A−5及び
配線導体13ト1〜13ト4が形成される。
配線導体13A−1〜13八−5は、メ[り素子12.
12間を接続する導体であり、配線導体13B−1〜1
3B−4は外部(本体機器)接続用の導体である。これ
らのうち、導体13^−5と13B−1は、アース導体
である。
12間を接続する導体であり、配線導体13B−1〜1
3B−4は外部(本体機器)接続用の導体である。これ
らのうち、導体13^−5と13B−1は、アース導体
である。
141 、142 、143 、144は外部接続用端
子である。前記外部接続用の配線導体のうら、アース導
体13B−1と導体13B−2〜13ト4は、それぞれ
チップ抵抗器による静電破壊防止素子15を介して外部
接続用端子141〜144と接続される。但し、アース
導体13A−5は、前記外部接続用端子141〜144
と共に直線上に位置する端子16が形成され、さらにこ
の端子16よりエツジ側に寄って孤立した端子16′
が形成されている。これら端子16. IG’ 間は、
静電破壊防止素子15′ にて接続されている。
子である。前記外部接続用の配線導体のうら、アース導
体13B−1と導体13B−2〜13ト4は、それぞれ
チップ抵抗器による静電破壊防止素子15を介して外部
接続用端子141〜144と接続される。但し、アース
導体13A−5は、前記外部接続用端子141〜144
と共に直線上に位置する端子16が形成され、さらにこ
の端子16よりエツジ側に寄って孤立した端子16′
が形成されている。これら端子16. IG’ 間は、
静電破壊防止素子15′ にて接続されている。
また、本メモリカード10は、外装補強板18にて被覆
される。この外装補強板18は、接続用ばね材17によ
ってアース導体13A−5とコンタクトされる。
される。この外装補強板18は、接続用ばね材17によ
ってアース導体13A−5とコンタクトされる。
尚、外部接続用端子141〜14牛及び端子16.16
’は、外部に露出している。
’は、外部に露出している。
次に、本体機器21は、カード挿入口22に連通したカ
ード収容部の奥側に、メモリカード10の外部端子部を
受ける受入端子部23が形成される。この端子部23に
は、メモリカード側外部接続用端子141〜14牛に対
向した端子241〜244が形成される。残りの端子2
45は、メモリカード側の端子16゜16′ と接続す
る端子である。
ード収容部の奥側に、メモリカード10の外部端子部を
受ける受入端子部23が形成される。この端子部23に
は、メモリカード側外部接続用端子141〜14牛に対
向した端子241〜244が形成される。残りの端子2
45は、メモリカード側の端子16゜16′ と接続す
る端子である。
本実施例のメモリカード10側ムは以上のように構成さ
れ、次にその作用を説明する。
れ、次にその作用を説明する。
先ず、メモリカード携帯時は、外部接続用端子141〜
144等が露出していても、静電気は、静電破壊防止素
子15・・・によって阻止され、メモリ素子12、12
は書込み内容の破壊や静電破壊が防止される。
144等が露出していても、静電気は、静電破壊防止素
子15・・・によって阻止され、メモリ素子12、12
は書込み内容の破壊や静電破壊が防止される。
次に、メモリカード10の使用時、本体機器21への装
着初期の段階では、第1図aに示すように、外部接続用
端子141〜144と受入端子241〜244とは接続
されず、エツジ側に寄った端子16′ が受入端子24
5と接続される。この時、メモリカード10側からの静
電気は、静電破壊防止素子15′ ににって阻止され、
本体機器21側の回路素子が静電破壊されることはない
。
着初期の段階では、第1図aに示すように、外部接続用
端子141〜144と受入端子241〜244とは接続
されず、エツジ側に寄った端子16′ が受入端子24
5と接続される。この時、メモリカード10側からの静
電気は、静電破壊防止素子15′ ににって阻止され、
本体機器21側の回路素子が静電破壊されることはない
。
メモリカード10をさらに奥側に押Jと、第1図すに示
すような完全装着状態になる。この状態では、外部接続
用端子141〜144と受入端子241〜24牛がそれ
ぞれ接続され、また、端子16と受入端子245とが接
続される。これににす、アース導体13A−5と13B
−1とは本体機器21のアース電位点と直結されること
になり、アース接続が従来と同じになる。
すような完全装着状態になる。この状態では、外部接続
用端子141〜144と受入端子241〜24牛がそれ
ぞれ接続され、また、端子16と受入端子245とが接
続される。これににす、アース導体13A−5と13B
−1とは本体機器21のアース電位点と直結されること
になり、アース接続が従来と同じになる。
第3図a、bは、−ト記初期段階と完全装着時の接続状
態を電気的に表現した回路図・であり、第3図aが第1
図aに相当し、第3図すが第1図すに相当覆る。即ち、
装着初期段階では第3図aに示ずように、端子16′
と245の接続状態を示すスイッチS5のみが導通し、
その他の端子141〜144と241〜244との接続
状態を示づスイッチ81〜S4は聞いている。つまり、
アース導体13A−5が静電破壊防止素子15′ を介
し゛C本体機器21の)ノース電位点と接続されるので
、メモリカード10の帯電ににる本体機器側回路素子の
破壊を防止覆ることかできる。完全装着状態では、第3
図すに示すにうに、全てのスイッチ81〜S5が導通し
、アース導体13A−5がスイッチS1を介して本体機
器21のアース電位点ど接続され、本体機器21とメモ
リカード10とのアース電位が同一になる。
態を電気的に表現した回路図・であり、第3図aが第1
図aに相当し、第3図すが第1図すに相当覆る。即ち、
装着初期段階では第3図aに示ずように、端子16′
と245の接続状態を示すスイッチS5のみが導通し、
その他の端子141〜144と241〜244との接続
状態を示づスイッチ81〜S4は聞いている。つまり、
アース導体13A−5が静電破壊防止素子15′ を介
し゛C本体機器21の)ノース電位点と接続されるので
、メモリカード10の帯電ににる本体機器側回路素子の
破壊を防止覆ることかできる。完全装着状態では、第3
図すに示すにうに、全てのスイッチ81〜S5が導通し
、アース導体13A−5がスイッチS1を介して本体機
器21のアース電位点ど接続され、本体機器21とメモ
リカード10とのアース電位が同一になる。
上記の構成によって、メモリカードに書込まれた情報の
破壊とカード自体の静電破壊及びカード装着時における
本体機器側の静電破壊が防止される。
破壊とカード自体の静電破壊及びカード装着時における
本体機器側の静電破壊が防止される。
上記実施例は、静電破壊を防止する接続手段をカード側
に設りたが、同様の構成て゛本体機器側に設(プるよう
にしても良い。
に設りたが、同様の構成て゛本体機器側に設(プるよう
にしても良い。
また、実施例はカードエツジタイプで説明したが、第4
図の2ピースタイプに適用することは容易である。
図の2ピースタイプに適用することは容易である。
[発明の効果]
以上説明したようにこの発明によれば、ノJ−ド側素子
及び本体機器が素子の両方を静電破壊から保護すること
ができる。
及び本体機器が素子の両方を静電破壊から保護すること
ができる。
第1図はこの発明に係るメモリカードシスデムの一実施
例を示す斜視図、第2図は第1図の実施例に用いるメモ
リカードを示1斜視図、第3図はこの発明と等価な回路
動作を説明する回路図、第4図は従来のメモリカードを
示づ斜視図である。 10・・・メモリカード、11・・・カード基板、12
・・・メモリ素子、13A−1〜13A−5、13B−
1〜13B−4・・・配線導体、141〜14牛、 1
6.16’ ・・・外部接続用端子、15、15’ ・
・・静電破壊防止素子、17・・・接続用ばね拐、18
・・・外装補強板、21・・・本体機器、23・・・受
入端子部、241〜245・・・受入端子。 代理人 弁理士 伊 藤 進
例を示す斜視図、第2図は第1図の実施例に用いるメモ
リカードを示1斜視図、第3図はこの発明と等価な回路
動作を説明する回路図、第4図は従来のメモリカードを
示づ斜視図である。 10・・・メモリカード、11・・・カード基板、12
・・・メモリ素子、13A−1〜13A−5、13B−
1〜13B−4・・・配線導体、141〜14牛、 1
6.16’ ・・・外部接続用端子、15、15’ ・
・・静電破壊防止素子、17・・・接続用ばね拐、18
・・・外装補強板、21・・・本体機器、23・・・受
入端子部、241〜245・・・受入端子。 代理人 弁理士 伊 藤 進
Claims (1)
- 【特許請求の範囲】 静電破壊防止素子が各外部接続用端子に接続され、外
装補強板が前記外部接続用端子中のアース端子に接続さ
れたメモリカードと、 このメモリカードが装着される本体機器とから成るメモ
リカードシステムにおいて、 前記メモリカード側及び本体機器側の少なくとも一方に
、装着初期の段階で前記メモリカード側の前記アース端
子と本体機器側アース端子とが静電破壊防止素子を介し
て接続され、完全装着時には前記メモリカード側アース
端子と本体機器側アース端子とが直結される接続手段を
設けたことを特徴とするメモリカードシステム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1069835A JPH02249088A (ja) | 1989-03-22 | 1989-03-22 | メモリカードシステム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1069835A JPH02249088A (ja) | 1989-03-22 | 1989-03-22 | メモリカードシステム |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02249088A true JPH02249088A (ja) | 1990-10-04 |
Family
ID=13414247
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1069835A Pending JPH02249088A (ja) | 1989-03-22 | 1989-03-22 | メモリカードシステム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02249088A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7224052B2 (en) | 1999-12-03 | 2007-05-29 | Renesas Technology Corp. | IC card with controller and memory chips |
-
1989
- 1989-03-22 JP JP1069835A patent/JPH02249088A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7224052B2 (en) | 1999-12-03 | 2007-05-29 | Renesas Technology Corp. | IC card with controller and memory chips |
KR100750944B1 (ko) * | 1999-12-03 | 2007-08-22 | 가부시끼가이샤 르네사스 테크놀로지 | Ic 카드 |
KR100750945B1 (ko) * | 1999-12-03 | 2007-08-22 | 가부시끼가이샤 르네사스 테크놀로지 | Ic 카드 |
US7538418B2 (en) | 1999-12-03 | 2009-05-26 | Renesas Technology Corp. | IC card |
US7547961B2 (en) | 1999-12-03 | 2009-06-16 | Renesas Technology Corp. | IC card with bonding wire connections of different lengths |
US7768110B2 (en) | 1999-12-03 | 2010-08-03 | Renesas Technology Corp. | Nonvolatile memory apparatus |
US8018038B2 (en) | 1999-12-03 | 2011-09-13 | Renesas Electronics Corporation | IC card with terminals for direct access to internal components |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5210442A (en) | Portable type memory device | |
CA1314304C (en) | Electrostatic discharge protection for electronic packages | |
US4313148A (en) | Grounding apparatus | |
US4695914A (en) | Electronic card connecting circuit | |
JPH0499699A (ja) | 携帯形半導体記憶装置 | |
JPH02249088A (ja) | メモリカードシステム | |
US4916626A (en) | Coupling circuit for non-volatile memories in an electronic machine, and franking machine applying said circuit | |
JPH1166246A (ja) | コネクタの不完全装着検出装置 | |
JPS6142085A (ja) | Icカ−ド | |
JPH01276286A (ja) | メモリカード及びそのコネクタ | |
JP2607649B2 (ja) | メモリカード | |
JPH01198394A (ja) | 情報カード | |
JPS61282981A (ja) | Icカ−ド | |
JP3328255B2 (ja) | エミュレーションプローブ | |
JPH0245971Y2 (ja) | ||
JPH0526908Y2 (ja) | ||
JPH0457281A (ja) | 電子機器 | |
JPS58151299A (ja) | 照合カ−ド | |
JPS61224191A (ja) | カセツト状磁気バブルメモリ | |
JPH0744468B2 (ja) | 無線選択呼出受信機の記憶素子接続構造 | |
JP2941082B2 (ja) | Icメモリカード処理装置 | |
JPS5828677B2 (ja) | 記憶装置 | |
JPS61175991A (ja) | カセツト形磁気バブルメモリ装置 | |
JPH0213393B2 (ja) | ||
JPS6311396A (ja) | Icカ−ド |